Fitter report for LimeSDR-USB_lms7_trx
Thu May 21 11:28:47 2020
Quartus Prime Version 15.1.2 Build 193 02/01/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Incremental Compilation Routing Preservation
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. Dual Purpose and Dedicated Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. altmemphy Summary
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Non-Global High Fan-Out Signals
 30. Fitter RAM Summary
 31. |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_oc_mem:oc_mem|altsyncram:the_altsyncram|altsyncram_75c1:auto_generated|ALTSYNCRAM
 32. Routing Usage Summary
 33. LAB Logic Elements
 34. LAB-wide Signals
 35. LAB Signals Sourced
 36. LAB Signals Sourced Out
 37. LAB Distinct Inputs
 38. I/O Rules Summary
 39. I/O Rules Details
 40. I/O Rules Matrix
 41. Fitter Device Options
 42. Operating Settings and Conditions
 43. Estimated Delay Added for Hold Timing Summary
 44. Estimated Delay Added for Hold Timing Details
 45. Fitter Messages
 46. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu May 21 11:28:46 2020       ;
; Quartus Prime Version              ; 15.1.2 Build 193 02/01/2016 SJ Lite Edition ;
; Revision Name                      ; LimeSDR-USB_lms7_trx                        ;
; Top-level Entity Name              ; lms7_trx_top                                ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE40F23C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 29,220 / 39,600 ( 74 % )                    ;
;     Total combinational functions  ; 23,118 / 39,600 ( 58 % )                    ;
;     Dedicated logic registers      ; 19,666 / 39,600 ( 50 % )                    ;
; Total registers                    ; 19981                                       ;
; Total pins                         ; 224 / 329 ( 68 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 832,160 / 1,161,216 ( 72 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 232 ( 0 % )                             ;
; Total PLLs                         ; 4 / 4 ( 100 % )                             ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE40F23C8        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM             ; Normal                                ;
; Placement Effort Multiplier                                                ; 4.0                 ; 1.0                                   ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS        ;                                       ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                  ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                  ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit        ; Auto Fit                              ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Enable input tri-state on active configuration pins in user mode           ; On                  ; Off                                   ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                 ; Off                                   ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.4%      ;
;     Processors 3-4         ;   5.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; LMS_FCLK1        ; Missing slew rate                    ;
; LMS_TXNRX1       ; Missing drive strength and slew rate ;
; LMS_DIQ1_IQSEL   ; Missing slew rate                    ;
; LMS_DIQ1_D[0]    ; Missing slew rate                    ;
; LMS_DIQ1_D[1]    ; Missing slew rate                    ;
; LMS_DIQ1_D[2]    ; Missing slew rate                    ;
; LMS_DIQ1_D[3]    ; Missing slew rate                    ;
; LMS_DIQ1_D[4]    ; Missing slew rate                    ;
; LMS_DIQ1_D[5]    ; Missing slew rate                    ;
; LMS_DIQ1_D[6]    ; Missing slew rate                    ;
; LMS_DIQ1_D[7]    ; Missing slew rate                    ;
; LMS_DIQ1_D[8]    ; Missing slew rate                    ;
; LMS_DIQ1_D[9]    ; Missing slew rate                    ;
; LMS_DIQ1_D[10]   ; Missing slew rate                    ;
; LMS_DIQ1_D[11]   ; Missing slew rate                    ;
; LMS_FCLK2        ; Missing drive strength and slew rate ;
; LMS_TXNRX2       ; Missing drive strength and slew rate ;
; LMS_RESET        ; Missing drive strength and slew rate ;
; LMS_TXEN         ; Missing drive strength and slew rate ;
; LMS_RXEN         ; Missing drive strength and slew rate ;
; LMS_CORE_LDO_EN  ; Missing drive strength and slew rate ;
; FX3_CTL0         ; Missing drive strength and slew rate ;
; FX3_CTL1         ; Missing drive strength and slew rate ;
; FX3_CTL2         ; Missing drive strength and slew rate ;
; FX3_CTL3         ; Missing drive strength and slew rate ;
; FX3_CTL7         ; Missing drive strength and slew rate ;
; FX3_CTL12        ; Missing drive strength and slew rate ;
; FX3_CTL11        ; Missing drive strength and slew rate ;
; DDR2_1_RAS_N     ; Missing slew rate                    ;
; DDR2_1_CAS_N     ; Missing slew rate                    ;
; DDR2_1_WE_N      ; Missing slew rate                    ;
; DDR2_1_ADDR[0]   ; Missing slew rate                    ;
; DDR2_1_ADDR[1]   ; Missing slew rate                    ;
; DDR2_1_ADDR[2]   ; Missing slew rate                    ;
; DDR2_1_ADDR[3]   ; Missing slew rate                    ;
; DDR2_1_ADDR[4]   ; Missing slew rate                    ;
; DDR2_1_ADDR[5]   ; Missing slew rate                    ;
; DDR2_1_ADDR[6]   ; Missing slew rate                    ;
; DDR2_1_ADDR[7]   ; Missing slew rate                    ;
; DDR2_1_ADDR[8]   ; Missing slew rate                    ;
; DDR2_1_ADDR[9]   ; Missing slew rate                    ;
; DDR2_1_ADDR[10]  ; Missing slew rate                    ;
; DDR2_1_ADDR[11]  ; Missing slew rate                    ;
; DDR2_1_ADDR[12]  ; Missing slew rate                    ;
; DDR2_1_BA[0]     ; Missing slew rate                    ;
; DDR2_1_BA[1]     ; Missing slew rate                    ;
; DDR2_1_BA[2]     ; Missing slew rate                    ;
; DDR2_1_CKE[0]    ; Missing slew rate                    ;
; DDR2_1_CS_N[0]   ; Missing slew rate                    ;
; DDR2_1_DM[0]     ; Missing slew rate                    ;
; DDR2_1_DM[1]     ; Missing slew rate                    ;
; DDR2_1_ODT[0]    ; Missing slew rate                    ;
; DDR2_2_RAS_N     ; Missing slew rate                    ;
; DDR2_2_CAS_N     ; Missing slew rate                    ;
; DDR2_2_WE_N      ; Missing slew rate                    ;
; DDR2_2_ADDR[0]   ; Missing slew rate                    ;
; DDR2_2_ADDR[1]   ; Missing slew rate                    ;
; DDR2_2_ADDR[2]   ; Missing slew rate                    ;
; DDR2_2_ADDR[3]   ; Missing slew rate                    ;
; DDR2_2_ADDR[4]   ; Missing slew rate                    ;
; DDR2_2_ADDR[5]   ; Missing slew rate                    ;
; DDR2_2_ADDR[6]   ; Missing slew rate                    ;
; DDR2_2_ADDR[7]   ; Missing slew rate                    ;
; DDR2_2_ADDR[8]   ; Missing slew rate                    ;
; DDR2_2_ADDR[9]   ; Missing slew rate                    ;
; DDR2_2_ADDR[10]  ; Missing slew rate                    ;
; DDR2_2_ADDR[11]  ; Missing slew rate                    ;
; DDR2_2_ADDR[12]  ; Missing slew rate                    ;
; DDR2_2_BA[0]     ; Missing slew rate                    ;
; DDR2_2_BA[1]     ; Missing slew rate                    ;
; DDR2_2_BA[2]     ; Missing slew rate                    ;
; DDR2_2_CKE[0]    ; Missing slew rate                    ;
; DDR2_2_CS_N[0]   ; Missing slew rate                    ;
; DDR2_2_DM[0]     ; Missing slew rate                    ;
; DDR2_2_DM[1]     ; Missing slew rate                    ;
; DDR2_2_ODT[0]    ; Missing slew rate                    ;
; FPGA_SPI0_SCLK   ; Missing drive strength and slew rate ;
; FPGA_SPI0_MOSI   ; Missing drive strength and slew rate ;
; FPGA_SPI0_LMS_SS ; Missing drive strength and slew rate ;
; FPGA_SPI1_SCLK   ; Missing drive strength               ;
; FPGA_SPI1_MOSI   ; Missing drive strength               ;
; FPGA_SPI1_DAC_SS ; Missing drive strength               ;
; FPGA_SPI1_ADF_SS ; Missing drive strength               ;
; BRDG_SPI_MISO    ; Missing drive strength               ;
; FPGA_LED1_R      ; Missing drive strength               ;
; FPGA_LED1_G      ; Missing drive strength               ;
; FPGA_LED2_G      ; Missing drive strength               ;
; FPGA_LED2_R      ; Missing drive strength               ;
; FX3_LED_G        ; Missing drive strength               ;
; FX3_LED_R        ; Missing drive strength               ;
; FAN_CTRL         ; Missing drive strength               ;
; TX2_2_LB_L       ; Missing drive strength and slew rate ;
; TX2_2_LB_H       ; Missing drive strength and slew rate ;
; TX2_2_LB_AT      ; Missing drive strength and slew rate ;
; TX2_2_LB_SH      ; Missing drive strength and slew rate ;
; TX1_2_LB_L       ; Missing drive strength and slew rate ;
; TX1_2_LB_H       ; Missing drive strength and slew rate ;
; TX1_2_LB_AT      ; Missing drive strength and slew rate ;
; TX1_2_LB_SH      ; Missing drive strength and slew rate ;
; FX3_DQ[0]        ; Missing drive strength and slew rate ;
; FX3_DQ[1]        ; Missing drive strength and slew rate ;
; FX3_DQ[2]        ; Missing drive strength and slew rate ;
; FX3_DQ[3]        ; Missing drive strength and slew rate ;
; FX3_DQ[4]        ; Missing drive strength and slew rate ;
; FX3_DQ[5]        ; Missing drive strength and slew rate ;
; FX3_DQ[6]        ; Missing drive strength and slew rate ;
; FX3_DQ[7]        ; Missing drive strength and slew rate ;
; FX3_DQ[8]        ; Missing drive strength and slew rate ;
; FX3_DQ[9]        ; Missing drive strength and slew rate ;
; FX3_DQ[10]       ; Missing drive strength and slew rate ;
; FX3_DQ[11]       ; Missing drive strength and slew rate ;
; FX3_DQ[12]       ; Missing drive strength and slew rate ;
; FX3_DQ[13]       ; Missing drive strength and slew rate ;
; FX3_DQ[14]       ; Missing drive strength and slew rate ;
; FX3_DQ[15]       ; Missing drive strength and slew rate ;
; FX3_DQ[16]       ; Missing drive strength and slew rate ;
; FX3_DQ[17]       ; Missing drive strength and slew rate ;
; FX3_DQ[18]       ; Missing drive strength and slew rate ;
; FX3_DQ[19]       ; Missing drive strength and slew rate ;
; FX3_DQ[20]       ; Missing drive strength and slew rate ;
; FX3_DQ[21]       ; Missing drive strength and slew rate ;
; FX3_DQ[22]       ; Missing drive strength and slew rate ;
; FX3_DQ[23]       ; Missing drive strength and slew rate ;
; FX3_DQ[24]       ; Missing drive strength and slew rate ;
; FX3_DQ[25]       ; Missing drive strength and slew rate ;
; FX3_DQ[26]       ; Missing drive strength and slew rate ;
; FX3_DQ[27]       ; Missing drive strength and slew rate ;
; FX3_DQ[28]       ; Missing drive strength and slew rate ;
; FX3_DQ[29]       ; Missing drive strength and slew rate ;
; FX3_DQ[30]       ; Missing drive strength and slew rate ;
; FX3_DQ[31]       ; Missing drive strength and slew rate ;
; DDR2_1_CLK[0]    ; Missing slew rate                    ;
; DDR2_1_CLK_N[0]  ; Missing slew rate                    ;
; DDR2_1_DQ[0]     ; Missing slew rate                    ;
; DDR2_1_DQ[1]     ; Missing slew rate                    ;
; DDR2_1_DQ[2]     ; Missing slew rate                    ;
; DDR2_1_DQ[3]     ; Missing slew rate                    ;
; DDR2_1_DQ[4]     ; Missing slew rate                    ;
; DDR2_1_DQ[5]     ; Missing slew rate                    ;
; DDR2_1_DQ[6]     ; Missing slew rate                    ;
; DDR2_1_DQ[7]     ; Missing slew rate                    ;
; DDR2_1_DQ[8]     ; Missing slew rate                    ;
; DDR2_1_DQ[9]     ; Missing slew rate                    ;
; DDR2_1_DQ[10]    ; Missing slew rate                    ;
; DDR2_1_DQ[11]    ; Missing slew rate                    ;
; DDR2_1_DQ[12]    ; Missing slew rate                    ;
; DDR2_1_DQ[13]    ; Missing slew rate                    ;
; DDR2_1_DQ[14]    ; Missing slew rate                    ;
; DDR2_1_DQ[15]    ; Missing slew rate                    ;
; DDR2_1_DQS[0]    ; Missing slew rate                    ;
; DDR2_1_DQS[1]    ; Missing slew rate                    ;
; DDR2_2_CLK[0]    ; Missing slew rate                    ;
; DDR2_2_CLK_N[0]  ; Missing slew rate                    ;
; DDR2_2_DQ[0]     ; Missing slew rate                    ;
; DDR2_2_DQ[1]     ; Missing slew rate                    ;
; DDR2_2_DQ[2]     ; Missing slew rate                    ;
; DDR2_2_DQ[3]     ; Missing slew rate                    ;
; DDR2_2_DQ[4]     ; Missing slew rate                    ;
; DDR2_2_DQ[5]     ; Missing slew rate                    ;
; DDR2_2_DQ[6]     ; Missing slew rate                    ;
; DDR2_2_DQ[7]     ; Missing slew rate                    ;
; DDR2_2_DQ[8]     ; Missing slew rate                    ;
; DDR2_2_DQ[9]     ; Missing slew rate                    ;
; DDR2_2_DQ[10]    ; Missing slew rate                    ;
; DDR2_2_DQ[11]    ; Missing slew rate                    ;
; DDR2_2_DQ[12]    ; Missing slew rate                    ;
; DDR2_2_DQ[13]    ; Missing slew rate                    ;
; DDR2_2_DQ[14]    ; Missing slew rate                    ;
; DDR2_2_DQ[15]    ; Missing slew rate                    ;
; DDR2_2_DQS[0]    ; Missing slew rate                    ;
; DDR2_2_DQS[1]    ; Missing slew rate                    ;
; FPGA_I2C_SCL     ; Missing drive strength               ;
; FPGA_I2C_SDA     ; Missing drive strength               ;
; FPGA_GPIO[0]     ; Missing drive strength               ;
; FPGA_GPIO[1]     ; Missing drive strength               ;
; FPGA_GPIO[2]     ; Missing drive strength               ;
; FPGA_GPIO[3]     ; Missing drive strength               ;
; FPGA_GPIO[4]     ; Missing drive strength               ;
; FPGA_GPIO[5]     ; Missing drive strength               ;
; FPGA_GPIO[6]     ; Missing drive strength               ;
; FPGA_GPIO[7]     ; Missing drive strength               ;
+------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|current_state.stream_in_pktend                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|current_state.stream_in_pktend~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|current_state.stream_in_pktend                                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_CTL7~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|current_state.stream_in_pktend                                                                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|faddr_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|faddr_reg[0]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|faddr_reg[0]                                                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_CTL12~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|faddr_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|faddr_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|faddr_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_CTL11~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slrd                                                                                                                                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_CTL3~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slrd                                                                                                                                                                                                                                                                                                                                                                                                                ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_CTL1~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d                                                                                                                                                                                                                                                                                                                                                                                                   ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                                                      ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_16                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_16                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_17                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_16                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_16                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_17                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_18                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_17                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[16]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_17                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_18                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_19                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_18                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[17]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_18                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_19                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_20                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_19                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[18]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_19                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_20                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_21                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_20                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[19]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_20                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_21                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_22                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_21                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[20]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_21                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_22                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_23                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_22                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[21]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_22                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_23                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_24                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_23                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[22]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_23                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_24                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_25                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_24                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[23]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_24                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_25                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_26                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_25                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[24]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_25                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_26                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_27                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_26                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[25]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_26                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_27                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_28                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_27                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[26]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_27                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_28                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_29                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_28                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[27]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_28                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_29                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_30                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_29                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[28]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_29                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_30                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_31                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_30                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[29]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_30                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_31                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_32                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_31                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[30]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_31                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_32                                                                                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_33                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_32                                                                                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; FX3_DQ[31]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_32                                                                                                                                                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing ; Timing optimization                    ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[0]                                                                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[1]                                                                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[2]                                                                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[3]                                                                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[4]                                                                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[5]                                                                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[6]                                                                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[7]                                                                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[8]                                                                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[9]                                                                                                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[10]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[11]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[12]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[13]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[14]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[15]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[16]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[16]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[17]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[17]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[18]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[18]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[19]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[19]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[20]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[20]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[21]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[21]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[22]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[22]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[23]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[23]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[24]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[24]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[25]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[25]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[26]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[26]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[27]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[27]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[28]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[28]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[29]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[29]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[30]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[30]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|socket_fifo_q[31]                                                                                                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; FX3_DQ[31]~output                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; I                ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[0]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[1]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[2]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[3]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[4]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[5]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[6]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[7]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[8]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[9]  ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[10] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[11] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[12] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[13] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[14] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[15] ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[0]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|q_b[0]    ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[1]                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|q_b[1]    ; PORTBDATAOUT     ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_obuf                                                                                                                                                                                                                                                        ; OE               ;                       ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[0]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[0]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[1]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[1]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[2]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[2]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[3]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[3]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[4]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[4]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[5]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[5]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[6]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[6]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[7]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[7]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[8]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[8]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[9]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[9]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[10]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[10]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[11]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[11]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[12]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[12]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[13]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[13]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[14]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[14]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[0].encoder_inst|int_input_data[15]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[15]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[0]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[0]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[1]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[1]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[2]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[2]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[3]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[3]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[4]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[4]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[5]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[5]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[6]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[6]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[7]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[7]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[8]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[8]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[9]                                           ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[9]                                           ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[10]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[10]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[11]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[11]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[12]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[12]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[13]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[13]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[14]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[14]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|alt_mem_ddrx_ecc_encoder:encoder_inst_per_drate[1].encoder_inst|int_input_data[15]                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|q_b[15]                                          ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[0]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|q_b[0]                                             ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_ecc_encoder_decoder_wrapper:ecc_encoder_decoder_wrapper_inst|int_encoder_output_dm_r[1]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|q_b[1]                                             ; PORTBDATAOUT     ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_obuf                                                                                                                                                                                                                                                                                                 ; OE               ;                       ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                          ;
+--------------+----------------+--------------+--------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+--------------+---------------+----------------+
; Location     ;                ;              ; FX3_CTL6     ; PIN_M6        ; QSF Assignment ;
; Location     ;                ;              ; FX3_LED_G_LS ; PIN_P2        ; QSF Assignment ;
; Location     ;                ;              ; FX3_LED_R_LS ; PIN_N7        ; QSF Assignment ;
; I/O Standard ; lms7_trx_top   ;              ; FX3_CTL6     ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; lms7_trx_top   ;              ; FX3_LED_G_LS ; 1.8 V         ; QSF Assignment ;
; I/O Standard ; lms7_trx_top   ;              ; FX3_LED_R_LS ; 1.8 V         ; QSF Assignment ;
+--------------+----------------+--------------+--------------+---------------+----------------+


+-----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                        ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]         ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Placement (by node) ;                       ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 44977 )  ; 0.00 % ( 0 / 44977 )       ; 0.00 % ( 0 / 44977 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 44977 )  ; 0.00 % ( 0 / 44977 )       ; 0.00 % ( 0 / 44977 )     ;
;                     ;                       ;                            ;                          ;
; Routing (by net)    ;                       ;                            ;                          ;
;     -- Requested    ; 0.14 % ( 47 / 32858 ) ; 0.14 % ( 47 / 32858 )      ; 0.00 % ( 0 / 32858 )     ;
;     -- Achieved     ; 0.14 % ( 47 / 32858 ) ; 0.14 % ( 47 / 32858 )      ; 0.00 % ( 0 / 32858 )     ;
+---------------------+-----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 44733 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 194 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 50 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                                                      ;
+--------------------------------+--------------------------------+-------------------------+-------------------------+---------------------+-------+
; Partition 1                    ; Partition 2                    ; Preservation Requested  ; Preservation Achieved   ; Preservation Method ; Notes ;
+--------------------------------+--------------------------------+-------------------------+-------------------------+---------------------+-------+
; Top                            ; Top                            ; 0.10 % ( 184 / 175298 ) ; 0.10 % ( 184 / 175298 ) ; Design Partitions   ;       ;
; sld_hub:auto_hub               ; Top                            ; 0.00 % ( 0 / 138 )      ; 0.00 % ( 0 / 138 )      ; N/A                 ;       ;
; Top                            ; sld_hub:auto_hub               ; 0.00 % ( 0 / 138 )      ; 0.00 % ( 0 / 138 )      ; N/A                 ;       ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 0.00 % ( 0 / 688 )      ; 0.00 % ( 0 / 688 )      ; N/A                 ;       ;
; hard_block:auto_generated_inst ; Top                            ; 0.00 % ( 0 / 1980 )     ; 0.00 % ( 0 / 1980 )     ; N/A                 ;       ;
; Top                            ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 1980 )     ; 0.00 % ( 0 / 1980 )     ; N/A                 ;       ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 128 )      ; 0.00 % ( 0 / 128 )      ; N/A                 ;       ;
+--------------------------------+--------------------------------+-------------------------+-------------------------+---------------------+-------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/working_dir/altera/LimeSDR-USB/lms7_trx/output_files/LimeSDR-USB_lms7_trx.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 29,220 / 39,600 ( 74 % )       ;
;     -- Combinational with no register       ; 9554                           ;
;     -- Register only                        ; 6102                           ;
;     -- Combinational with a register        ; 13564                          ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 11770                          ;
;     -- 3 input functions                    ; 6258                           ;
;     -- <=2 input functions                  ; 5090                           ;
;     -- Register only                        ; 6102                           ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 20259                          ;
;     -- arithmetic mode                      ; 2859                           ;
;                                             ;                                ;
; Total registers*                            ; 19,981 / 41,173 ( 49 % )       ;
;     -- Dedicated logic registers            ; 19,666 / 39,600 ( 50 % )       ;
;     -- I/O registers                        ; 315 / 1,573 ( 20 % )           ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 2,166 / 2,475 ( 88 % )         ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 224 / 329 ( 68 % )             ;
;     -- Clock pins                           ; 8 / 7 ( 114 % )                ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
;                                             ;                                ;
; Global signals                              ; 20                             ;
; M9Ks                                        ; 124 / 126 ( 98 % )             ;
; Total block memory bits                     ; 832,160 / 1,161,216 ( 72 % )   ;
; Total block memory implementation bits      ; 1,142,784 / 1,161,216 ( 98 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 232 ( 0 % )                ;
; PLLs                                        ; 4 / 4 ( 100 % )                ;
; Global clocks                               ; 20 / 20 ( 100 % )              ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 24.2% / 24.4% / 23.8%          ;
; Peak interconnect usage (total/H/V)         ; 35.2% / 37.4% / 35.5%          ;
; Maximum fan-out                             ; 3814                           ;
; Highest non-global fan-out                  ; 2445                           ;
; Total fan-out                               ; 152547                         ;
; Average fan-out                             ; 3.13                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                            ;
;                                              ;                        ;                       ;                                ;
; Total logic elements                         ; 29065 / 39600 ( 73 % ) ; 133 / 39600 ( < 1 % ) ; 22 / 39600 ( < 1 % )           ;
;     -- Combinational with no register        ; 9475                   ; 57                    ; 22                             ;
;     -- Register only                         ; 6087                   ; 15                    ; 0                              ;
;     -- Combinational with a register         ; 13503                  ; 61                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                                ;
;     -- 4 input functions                     ; 11712                  ; 54                    ; 4                              ;
;     -- 3 input functions                     ; 6231                   ; 21                    ; 6                              ;
;     -- <=2 input functions                   ; 5035                   ; 43                    ; 12                             ;
;     -- Register only                         ; 6087                   ; 15                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic elements by mode                       ;                        ;                       ;                                ;
;     -- normal mode                           ; 20127                  ; 110                   ; 22                             ;
;     -- arithmetic mode                       ; 2851                   ; 8                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total registers                              ; 19905                  ; 76                    ; 0                              ;
;     -- Dedicated logic registers             ; 19590 / 39600 ( 49 % ) ; 76 / 39600 ( < 1 % )  ; 0 / 39600 ( 0 % )              ;
;     -- I/O registers                         ; 630                    ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total LABs:  partially or completely used    ; 2153 / 2475 ( 87 % )   ; 13 / 2475 ( < 1 % )   ; 5 / 2475 ( < 1 % )             ;
;                                              ;                        ;                       ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                              ;
; I/O pins                                     ; 224                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 232 ( 0 % )        ; 0 / 232 ( 0 % )       ; 0 / 232 ( 0 % )                ;
; Total memory bits                            ; 832160                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 1142784                ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 4 / 4 ( 100 % )                ;
; M9K                                          ; 124 / 126 ( 98 % )     ; 0 / 126 ( 0 % )       ; 0 / 126 ( 0 % )                ;
; Clock control block                          ; 8 / 24 ( 33 % )        ; 0 / 24 ( 0 % )        ; 12 / 24 ( 50 % )               ;
; Double Data Rate I/O output circuitry        ; 140 / 520 ( 26 % )     ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 68 / 520 ( 13 % )      ; 0 / 520 ( 0 % )       ; 0 / 520 ( 0 % )                ;
;                                              ;                        ;                       ;                                ;
; Connections                                  ;                        ;                       ;                                ;
;     -- Input Connections                     ; 8017                   ; 111                   ; 44                             ;
;     -- Registered Input Connections          ; 7516                   ; 85                    ; 0                              ;
;     -- Output Connections                    ; 288                    ; 93                    ; 7791                           ;
;     -- Registered Output Connections         ; 23                     ; 92                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Internal Connections                         ;                        ;                       ;                                ;
;     -- Total Connections                     ; 153096                 ; 708                   ; 7904                           ;
;     -- Registered Connections                ; 88053                  ; 485                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; External Connections                         ;                        ;                       ;                                ;
;     -- Top                                   ; 266                    ; 204                   ; 7835                           ;
;     -- sld_hub:auto_hub                      ; 204                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 7835                   ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Partition Interface                          ;                        ;                       ;                                ;
;     -- Input Ports                           ; 70                     ; 36                    ; 44                             ;
;     -- Output Ports                          ; 103                    ; 54                    ; 22                             ;
;     -- Bidir Ports                           ; 82                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Registered Ports                             ;                        ;                       ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                     ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 20                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Port Connectivity                            ;                        ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 1                     ; 6                              ;
;     -- Output Ports driven by GND            ; 0                      ; 28                    ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 24                    ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 29                    ; 6                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 43                    ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADF_MUXOUT       ; J2    ; 1        ; 0            ; 28           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; BOM_VER[0]       ; P1    ; 2        ; 0            ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; BOM_VER[1]       ; R2    ; 2        ; 0            ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; BOM_VER[2]       ; U2    ; 2        ; 0            ; 15           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; BOM_VER[3]       ; U1    ; 2        ; 0            ; 15           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; BRDG_SPI_FPGA_SS ; K7    ; 1        ; 0            ; 30           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; BRDG_SPI_MOSI    ; B1    ; 1        ; 0            ; 40           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; BRDG_SPI_SCLK    ; B2    ; 1        ; 0            ; 41           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; EXT_GND          ; T17   ; 5        ; 67           ; 3            ; 21           ; 686                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; FPGA_SPI0_MISO   ; C8    ; 8        ; 20           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FX3_CTL4         ; M3    ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; FX3_CTL5         ; M4    ; 2        ; 0            ; 19           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; FX3_CTL8         ; M8    ; 2        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; FX3_PCLK         ; T21   ; 5        ; 67           ; 22           ; 14           ; 2073                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; HW_VER[0]        ; F20   ; 6        ; 67           ; 37           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; HW_VER[1]        ; F19   ; 6        ; 67           ; 37           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; HW_VER[2]        ; G18   ; 6        ; 67           ; 37           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; HW_VER[3]        ; H17   ; 6        ; 67           ; 38           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 2.5 V        ; --                        ; User                 ; no        ;
; LM75_OS          ; J6    ; 1        ; 0            ; 36           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; LMK_CLK          ; B12   ; 7        ; 34           ; 43           ; 7            ; 1382                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[0]    ; B7    ; 8        ; 25           ; 43           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[10]   ; A4    ; 8        ; 9            ; 43           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[11]   ; A3    ; 8        ; 5            ; 43           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[1]    ; B6    ; 8        ; 22           ; 43           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[2]    ; B4    ; 8        ; 7            ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[3]    ; B3    ; 8        ; 5            ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[4]    ; A10   ; 8        ; 32           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[5]    ; A9    ; 8        ; 32           ; 43           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[6]    ; A8    ; 8        ; 25           ; 43           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[7]    ; A7    ; 8        ; 25           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[8]    ; A6    ; 8        ; 25           ; 43           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_D[9]    ; A5    ; 8        ; 14           ; 43           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_DIQ2_IQSEL2  ; C7    ; 8        ; 20           ; 43           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_MCLK1        ; G21   ; 6        ; 67           ; 22           ; 0            ; 3                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; LMS_MCLK2        ; B11   ; 8        ; 34           ; 43           ; 21           ; 3                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; PWR_SRC          ; B22   ; 6        ; 67           ; 39           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; SI_CLK0          ; T2    ; 2        ; 0            ; 21           ; 14           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; SI_CLK1          ; AA12  ; 4        ; 36           ; 0            ; 7            ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; SI_CLK2          ; AB12  ; 4        ; 36           ; 0            ; 0            ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; SI_CLK3          ; T22   ; 5        ; 67           ; 22           ; 21           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; SI_CLK5          ; G1    ; 1        ; 0            ; 21           ; 7            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; no        ;
; SI_CLK6          ; AA11  ; 3        ; 36           ; 0            ; 21           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; SI_CLK7          ; AB11  ; 3        ; 36           ; 0            ; 14           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BRDG_SPI_MISO    ; C1    ; 1        ; 0            ; 38           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[0]   ; W1    ; 2        ; 0            ; 10           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[10]  ; Y6    ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[11]  ; W2    ; 2        ; 0            ; 10           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[12]  ; T8    ; 3        ; 14           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[1]   ; AA3   ; 3        ; 7            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[2]   ; Y3    ; 3        ; 3            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[3]   ; V6    ; 3        ; 1            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[4]   ; AA1   ; 2        ; 0            ; 6            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[5]   ; AB3   ; 3        ; 7            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[6]   ; Y2    ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[7]   ; AB5   ; 3        ; 9            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[8]   ; Y1    ; 2        ; 0            ; 9            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_ADDR[9]   ; V7    ; 3        ; 7            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_BA[0]     ; V4    ; 2        ; 0            ; 5            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_BA[1]     ; V3    ; 2        ; 0            ; 5            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_BA[2]     ; V1    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_CAS_N     ; T4    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_CKE[0]    ; R7    ; 2        ; 0            ; 2            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_CS_N[0]   ; R6    ; 2        ; 0            ; 3            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_DM[0]     ; AA7   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; Group 3078784       ;
; DDR2_1_DM[1]     ; V5    ; 3        ; 1            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; Group 3078784       ;
; DDR2_1_ODT[0]    ; P6    ; 2        ; 0            ; 5            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_RAS_N     ; T5    ; 2        ; 0            ; 4            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_1_WE_N      ; T7    ; 2        ; 0            ; 2            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[0]   ; U15   ; 4        ; 50           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[10]  ; AB17  ; 4        ; 54           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[11]  ; U16   ; 4        ; 61           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[12]  ; U14   ; 4        ; 50           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[1]   ; AA17  ; 4        ; 54           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[2]   ; T14   ; 4        ; 52           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[3]   ; Y17   ; 4        ; 61           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[4]   ; T16   ; 4        ; 63           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[5]   ; P7    ; 2        ; 0            ; 7            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[6]   ; U17   ; 4        ; 63           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[7]   ; N8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[8]   ; R16   ; 4        ; 63           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_ADDR[9]   ; AA20  ; 4        ; 61           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_BA[0]     ; U13   ; 4        ; 50           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_BA[1]     ; T13   ; 4        ; 45           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_BA[2]     ; V2    ; 2        ; 0            ; 13           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_CAS_N     ; T10   ; 3        ; 18           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_CKE[0]    ; AB10  ; 3        ; 34           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_CS_N[0]   ; Y8    ; 3        ; 18           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_DM[0]     ; AA16  ; 4        ; 45           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; Group 3078784       ;
; DDR2_2_DM[1]     ; AA10  ; 3        ; 34           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; Group 3078784       ;
; DDR2_2_ODT[0]    ; T12   ; 4        ; 45           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_RAS_N     ; T11   ; 3        ; 18           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DDR2_2_WE_N      ; T9    ; 3        ; 14           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FAN_CTRL         ; E4    ; 1        ; 0            ; 39           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED1_G      ; D2    ; 1        ; 0            ; 37           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED1_R      ; E3    ; 1        ; 0            ; 39           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED2_G      ; J4    ; 1        ; 0            ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_LED2_R      ; E1    ; 1        ; 0            ; 36           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI0_LMS_SS ; D10   ; 8        ; 32           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI0_MOSI   ; D7    ; 8        ; 9            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI0_SCLK   ; E6    ; 8        ; 1            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI1_ADF_SS ; J5    ; 1        ; 0            ; 32           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI1_DAC_SS ; J3    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI1_MOSI   ; L8    ; 1        ; 0            ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FPGA_SPI1_SCLK   ; K8    ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FX3_CTL0         ; L6    ; 2        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FX3_CTL1         ; L7    ; 2        ; 0            ; 18           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FX3_CTL11        ; N5    ; 2        ; 0            ; 16           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FX3_CTL12        ; N6    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FX3_CTL2         ; M1    ; 2        ; 0            ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FX3_CTL3         ; M2    ; 2        ; 0            ; 20           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FX3_CTL7         ; M7    ; 2        ; 0            ; 11           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FX3_LED_G        ; G5    ; 1        ; 0            ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; FX3_LED_R        ; H5    ; 1        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_CORE_LDO_EN  ; B18   ; 7        ; 54           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[0]    ; B17   ; 7        ; 50           ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[10]   ; A14   ; 7        ; 41           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[11]   ; A13   ; 7        ; 38           ; 43           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[1]    ; B16   ; 7        ; 50           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[2]    ; B15   ; 7        ; 45           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[3]    ; B14   ; 7        ; 38           ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[4]    ; B13   ; 7        ; 38           ; 43           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[5]    ; C13   ; 7        ; 45           ; 43           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[6]    ; A18   ; 7        ; 54           ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[7]    ; A17   ; 7        ; 52           ; 43           ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[8]    ; A16   ; 7        ; 50           ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_D[9]    ; A15   ; 7        ; 45           ; 43           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_DIQ1_IQSEL   ; C4    ; 8        ; 3            ; 43           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK1        ; B20   ; 7        ; 59           ; 43           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; 16mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_FCLK2        ; E5    ; 8        ; 1            ; 43           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_RESET        ; C6    ; 8        ; 9            ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_RXEN         ; C3    ; 8        ; 5            ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXEN         ; B10   ; 8        ; 32           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX1       ; B9    ; 8        ; 29           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LMS_TXNRX2       ; B8    ; 8        ; 25           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX1_2_LB_AT      ; E16   ; 7        ; 65           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX1_2_LB_H       ; F15   ; 7        ; 63           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX1_2_LB_L       ; F14   ; 7        ; 63           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX1_2_LB_SH      ; G15   ; 7        ; 63           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX2_2_LB_AT      ; E15   ; 7        ; 54           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX2_2_LB_H       ; H11   ; 8        ; 20           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX2_2_LB_L       ; F11   ; 7        ; 36           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX2_2_LB_SH      ; F16   ; 7        ; 65           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard    ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                            ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DDR2_1_CLK[0]   ; U7    ; 3        ; 3            ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_CLK_N[0] ; U8    ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQS[0]   ; AB9   ; 3        ; 27           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQS[1]   ; V10   ; 3        ; 20           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[0]    ; U10   ; 3        ; 22           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[10]   ; W7    ; 3        ; 14           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[11]   ; V8    ; 3        ; 16           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[12]   ; W8    ; 3        ; 16           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[13]   ; Y7    ; 3        ; 14           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[14]   ; U9    ; 3        ; 16           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[15]   ; AA4   ; 3        ; 9            ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[1]    ; AB8   ; 3        ; 22           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[2]    ; AB7   ; 3        ; 18           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[3]    ; AA9   ; 3        ; 27           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[4]    ; V11   ; 3        ; 34           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[5]    ; W10   ; 3        ; 34           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[6]    ; AA8   ; 3        ; 22           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[7]    ; Y10   ; 3        ; 34           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[8]    ; W6    ; 3        ; 7            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_1_DQ[9]    ; AA5   ; 3        ; 9            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_CLK[0]   ; R14   ; 4        ; 65           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_CLK_N[0] ; R15   ; 4        ; 65           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQS[0]   ; V13   ; 4        ; 48           ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQS[1]   ; Y13   ; 4        ; 43           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[0]    ; W15   ; 4        ; 52           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[10]   ; AA15  ; 4        ; 43           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[11]   ; AB14  ; 4        ; 38           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[12]   ; AA14  ; 4        ; 38           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[13]   ; AB15  ; 4        ; 43           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[14]   ; AA13  ; 4        ; 38           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[15]   ; U12   ; 4        ; 43           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[1]    ; V14   ; 4        ; 50           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[2]    ; AB20  ; 4        ; 61           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[3]    ; AB18  ; 4        ; 52           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[4]    ; T15   ; 4        ; 52           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[5]    ; W17   ; 4        ; 59           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[6]    ; AB16  ; 4        ; 45           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[7]    ; V15   ; 4        ; 50           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[8]    ; W13   ; 4        ; 43           ; 0            ; 28           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; DDR2_2_DQ[9]    ; AB13  ; 4        ; 38           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-18 Class I ; 12mA             ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                              ;
; FPGA_GPIO[0]    ; H8    ; 1        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                  ;
; FPGA_GPIO[1]    ; H6    ; 1        ; 0            ; 37           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                  ;
; FPGA_GPIO[2]    ; H2    ; 1        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                  ;
; FPGA_GPIO[3]    ; H1    ; 1        ; 0            ; 28           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                  ;
; FPGA_GPIO[4]    ; G4    ; 1        ; 0            ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                  ;
; FPGA_GPIO[5]    ; G3    ; 1        ; 0            ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                  ;
; FPGA_GPIO[6]    ; F2    ; 1        ; 0            ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                  ;
; FPGA_GPIO[7]    ; F1    ; 1        ; 0            ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|gpio_dir~0 (inverted)                                                  ;
; FPGA_I2C_SCL    ; H7    ; 1        ; 0            ; 37           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen ;
; FPGA_I2C_SDA    ; J7    ; 1        ; 0            ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVCMOS    ; 2mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen ;
; FX3_DQ[0]       ; M19   ; 5        ; 67           ; 19           ; 14           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_1                                                                                                 ;
; FX3_DQ[10]      ; U21   ; 5        ; 67           ; 11           ; 0            ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_11                                                                                                ;
; FX3_DQ[11]      ; U20   ; 5        ; 67           ; 7            ; 14           ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_12                                                                                                ;
; FX3_DQ[12]      ; U19   ; 5        ; 67           ; 7            ; 7            ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_13                                                                                                ;
; FX3_DQ[13]      ; M22   ; 5        ; 67           ; 18           ; 7            ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_14                                                                                                ;
; FX3_DQ[14]      ; M21   ; 5        ; 67           ; 18           ; 0            ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_15                                                                                                ;
; FX3_DQ[15]      ; R22   ; 5        ; 67           ; 13           ; 7            ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_16                                                                                                ;
; FX3_DQ[16]      ; R21   ; 5        ; 67           ; 13           ; 0            ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_17                                                                                                ;
; FX3_DQ[17]      ; R20   ; 5        ; 67           ; 11           ; 21           ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_18                                                                                                ;
; FX3_DQ[18]      ; R19   ; 5        ; 67           ; 12           ; 14           ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_19                                                                                                ;
; FX3_DQ[19]      ; R18   ; 5        ; 67           ; 12           ; 21           ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_20                                                                                                ;
; FX3_DQ[1]       ; AA21  ; 5        ; 67           ; 2            ; 14           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_2                                                                                                 ;
; FX3_DQ[20]      ; P22   ; 5        ; 67           ; 14           ; 7            ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_21                                                                                                ;
; FX3_DQ[21]      ; P21   ; 5        ; 67           ; 14           ; 0            ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_22                                                                                                ;
; FX3_DQ[22]      ; M20   ; 5        ; 67           ; 19           ; 21           ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_23                                                                                                ;
; FX3_DQ[23]      ; P16   ; 5        ; 67           ; 9            ; 7            ; 4                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_24                                                                                                ;
; FX3_DQ[24]      ; P15   ; 5        ; 67           ; 9            ; 14           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_25                                                                                                ;
; FX3_DQ[25]      ; N22   ; 5        ; 67           ; 18           ; 21           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_26                                                                                                ;
; FX3_DQ[26]      ; N21   ; 5        ; 67           ; 18           ; 14           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_27                                                                                                ;
; FX3_DQ[27]      ; N20   ; 5        ; 67           ; 15           ; 7            ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_28                                                                                                ;
; FX3_DQ[28]      ; N19   ; 5        ; 67           ; 15           ; 0            ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_29                                                                                                ;
; FX3_DQ[29]      ; N18   ; 5        ; 67           ; 17           ; 14           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_30                                                                                                ;
; FX3_DQ[2]       ; Y22   ; 5        ; 67           ; 6            ; 14           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_3                                                                                                 ;
; FX3_DQ[30]      ; N17   ; 5        ; 67           ; 17           ; 21           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_31                                                                                                ;
; FX3_DQ[31]      ; N16   ; 5        ; 67           ; 13           ; 14           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_32                                                                                                ;
; FX3_DQ[3]       ; Y21   ; 5        ; 67           ; 7            ; 21           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_4                                                                                                 ;
; FX3_DQ[4]       ; W22   ; 5        ; 67           ; 7            ; 0            ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_5                                                                                                 ;
; FX3_DQ[5]       ; W21   ; 5        ; 67           ; 8            ; 21           ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_6                                                                                                 ;
; FX3_DQ[6]       ; W20   ; 5        ; 67           ; 3            ; 0            ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_7                                                                                                 ;
; FX3_DQ[7]       ; V22   ; 5        ; 67           ; 10           ; 7            ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_8                                                                                                 ;
; FX3_DQ[8]       ; V21   ; 5        ; 67           ; 10           ; 0            ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_9                                                                                                 ;
; FX3_DQ[9]       ; U22   ; 5        ; 67           ; 11           ; 7            ; 3                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_10                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+-----------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+------------------------------------------+------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L4p, nRESET                       ; Use as regular IO      ; FAN_CTRL                ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L8n, DATA1, ASDO                  ; As input tri-stated    ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO             ; As input tri-stated    ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                      ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                     ; As input tri-stated    ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                    ; As input tri-stated    ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                      ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                      ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                      ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                      ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                      ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                      ; -                       ; Dedicated Programming Pin ;
; N22      ; DIFFIO_R32n, DEV_OE                      ; Use as regular IO      ; FX3_DQ[25]              ; Dual Purpose Pin          ;
; N21      ; DIFFIO_R32p, DEV_CLRn                    ; Use as regular IO      ; FX3_DQ[26]              ; Dual Purpose Pin          ;
; M18      ; CONF_DONE                                ; -                      ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                      ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                      ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                      ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                      ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO                        ; Use as programming pin ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R8n, nAVD                         ; Use as regular IO      ; HW_VER[0]               ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R8p                               ; Use as regular IO      ; HW_VER[1]               ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R7n, PADD23                       ; Use as regular IO      ; HW_VER[2]               ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R5n, PADD22                       ; Use as regular IO      ; PWR_SRC                 ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T45p, PADD0                       ; Use as regular IO      ; LMS_CORE_LDO_EN         ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T41n, PADD1                       ; Use as regular IO      ; LMS_DIQ1_D[7]           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T41p, PADD2                       ; Use as regular IO      ; LMS_DIQ1_D[0]           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T36n, PADD5                       ; Use as regular IO      ; LMS_DIQ1_D[9]           ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T36p, PADD6                       ; Use as regular IO      ; LMS_DIQ1_D[2]           ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T35n, PADD7                       ; Use as regular IO      ; LMS_DIQ1_D[5]           ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T31n, PADD9                       ; Use as regular IO      ; LMS_DIQ1_D[10]          ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T31p, PADD10                      ; Use as regular IO      ; LMS_DIQ1_D[3]           ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T29n, PADD11                      ; Use as regular IO      ; LMS_DIQ1_D[11]          ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO      ; LMS_DIQ1_D[4]           ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T27p, PADD14                      ; Use as regular IO      ; TX2_2_LB_L              ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T25p, PADD15                      ; Use as regular IO      ; LMS_TXEN                ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T24n, PADD16                      ; Use as regular IO      ; LMS_DIQ2_D[5]           ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T24p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO      ; LMS_TXNRX1              ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T20n, DATA2                       ; Use as regular IO      ; LMS_DIQ2_D[6]           ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T20p, DATA3                       ; Use as regular IO      ; LMS_TXNRX2              ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T19n, PADD18                      ; Use as regular IO      ; LMS_DIQ2_D[7]           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T19p, DATA4                       ; Use as regular IO      ; LMS_DIQ2_D[0]           ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T18n, PADD19                      ; Use as regular IO      ; LMS_DIQ2_D[8]           ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T18p, DATA15                      ; Use as regular IO      ; LMS_DIQ2_D[1]           ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T16n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO      ; FPGA_SPI0_MISO          ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T16p, DATA13                      ; Use as regular IO      ; LMS_DIQ2_IQSEL2         ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T11p, DATA5                       ; Use as regular IO      ; LMS_DIQ2_D[9]           ; Dual Purpose Pin          ;
; C6       ; DIFFIO_T7n, DATA7                        ; Use as regular IO      ; LMS_RESET               ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T6p, DATA8                        ; Use as regular IO      ; LMS_DIQ2_D[2]           ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T4n, DATA10                       ; Use as regular IO      ; LMS_DIQ2_D[11]          ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T4p, DATA11                       ; Use as regular IO      ; LMS_DIQ2_D[3]           ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO      ; LMS_DIQ1_IQSEL          ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 32 / 35 ( 91 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 45 ( 71 % ) ; 1.8V          ; --           ;
; 3        ; 38 / 42 ( 90 % ) ; 1.8V          ; 0.9V         ;
; 4        ; 37 / 43 ( 86 % ) ; 1.8V          ; 0.9V         ;
; 5        ; 35 / 41 ( 85 % ) ; 1.8V          ; --           ;
; 6        ; 7 / 37 ( 19 % )  ; 2.5V          ; --           ;
; 7        ; 22 / 43 ( 51 % ) ; 2.5V          ; --           ;
; 8        ; 26 / 43 ( 60 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                           ;
+----------+------------+----------+-----------------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard    ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; LMS_DIQ2_D[11]                                            ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 529        ; 8        ; LMS_DIQ2_D[10]                                            ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 518        ; 8        ; LMS_DIQ2_D[9]                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 501        ; 8        ; LMS_DIQ2_D[8]                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 499        ; 8        ; LMS_DIQ2_D[7]                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 497        ; 8        ; LMS_DIQ2_D[6]                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 487        ; 8        ; LMS_DIQ2_D[5]                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 485        ; 8        ; LMS_DIQ2_D[4]                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                                      ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; LMS_DIQ1_D[11]                                            ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 469        ; 7        ; LMS_DIQ1_D[10]                                            ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 458        ; 7        ; LMS_DIQ1_D[9]                                             ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 448        ; 7        ; LMS_DIQ1_D[8]                                             ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 446        ; 7        ; LMS_DIQ1_D[7]                                             ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 437        ; 7        ; LMS_DIQ1_D[6]                                             ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 435        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 430        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; DDR2_1_ADDR[4]                                            ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; DDR2_1_ADDR[1]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 158        ; 3        ; DDR2_1_DQ[15]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 160        ; 3        ; DDR2_1_DQ[9]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; DDR2_1_DM[0]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 183        ; 3        ; DDR2_1_DQ[6]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 189        ; 3        ; DDR2_1_DQ[3]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 202        ; 3        ; DDR2_2_DM[1]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 204        ; 3        ; SI_CLK6                                                   ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 206        ; 4        ; SI_CLK1                                                   ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 208        ; 4        ; DDR2_2_DQ[14]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 210        ; 4        ; DDR2_2_DQ[12]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 220        ; 4        ; DDR2_2_DQ[10]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 224        ; 4        ; DDR2_2_DM[0]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 243        ; 4        ; DDR2_2_ADDR[1]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 245        ; 4        ; VREFB4N1                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 252        ; 4        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 259        ; 4        ; DDR2_2_ADDR[9]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 274        ; 5        ; FX3_DQ[1]                                                 ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; DDR2_1_ADDR[5]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 159        ; 3        ; VREFB3N2                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 161        ; 3        ; DDR2_1_ADDR[7]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; DDR2_1_DQ[2]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 184        ; 3        ; DDR2_1_DQ[1]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 190        ; 3        ; DDR2_1_DQS[0]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 203        ; 3        ; DDR2_2_CKE[0]                                             ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 205        ; 3        ; SI_CLK7                                                   ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 207        ; 4        ; SI_CLK2                                                   ; input  ; 1.8 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 209        ; 4        ; DDR2_2_DQ[9]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 211        ; 4        ; DDR2_2_DQ[11]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 221        ; 4        ; DDR2_2_DQ[13]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 225        ; 4        ; DDR2_2_DQ[6]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 244        ; 4        ; DDR2_2_ADDR[10]                                           ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 242        ; 4        ; DDR2_2_DQ[3]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 260        ; 4        ; DDR2_2_DQ[2]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; BRDG_SPI_MOSI                                             ; input  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 3          ; 1        ; BRDG_SPI_SCLK                                             ; input  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 535        ; 8        ; LMS_DIQ2_D[3]                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 530        ; 8        ; LMS_DIQ2_D[2]                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 523        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; LMS_DIQ2_D[1]                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 500        ; 8        ; LMS_DIQ2_D[0]                                             ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 498        ; 8        ; LMS_TXNRX2                                                ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 488        ; 8        ; LMS_TXNRX1                                                ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 486        ; 8        ; LMS_TXEN                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 482        ; 8        ; LMS_MCLK2                                                 ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 480        ; 7        ; LMK_CLK                                                   ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 474        ; 7        ; LMS_DIQ1_D[4]                                             ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 470        ; 7        ; LMS_DIQ1_D[3]                                             ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 459        ; 7        ; LMS_DIQ1_D[2]                                             ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 449        ; 7        ; LMS_DIQ1_D[1]                                             ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 447        ; 7        ; LMS_DIQ1_D[0]                                             ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 438        ; 7        ; LMS_CORE_LDO_EN                                           ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 434        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 431        ; 7        ; LMS_FCLK1                                                 ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ; 404        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; B22      ; 403        ; 6        ; PWR_SRC                                                   ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 15         ; 1        ; BRDG_SPI_MISO                                             ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 538        ; 8        ; LMS_RXEN                                                  ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 539        ; 8        ; LMS_DIQ1_IQSEL                                            ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; LMS_RESET                                                 ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 508        ; 8        ; LMS_DIQ2_IQSEL2                                           ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 507        ; 8        ; FPGA_SPI0_MISO                                            ; input  ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; LMS_DIQ1_D[5]                                             ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 405        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 401        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 400        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVCMOS    ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; FPGA_LED1_G                                               ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; FPGA_SPI0_MOSI                                            ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; FPGA_SPI0_LMS_SS                                          ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 407        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 395        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 394        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 22         ; 1        ; FPGA_LED2_R                                               ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS    ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; FPGA_LED1_R                                               ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 8          ; 1        ; FAN_CTRL                                                  ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 546        ; 8        ; LMS_FCLK2                                                 ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 545        ; 8        ; FPGA_SPI0_SCLK                                            ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 537        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 484        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 477        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 476        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 468        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; --       ; --           ;
; E14      ; 453        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 440        ; 7        ; TX2_2_LB_AT                                               ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 418        ; 7        ; TX1_2_LB_AT                                               ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 387        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 26         ; 1        ; FPGA_GPIO[7]                                              ; bidir  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 25         ; 1        ; FPGA_GPIO[6]                                              ; bidir  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 531        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 544        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 525        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 478        ; 7        ; TX2_2_LB_L                                                ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 423        ; 7        ; TX1_2_LB_L                                                ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 419        ; 7        ; TX1_2_LB_H                                                ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 417        ; 7        ; TX2_2_LB_SH                                               ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F17      ; 410        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; HW_VER[1]                                                 ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; On           ;
; F20      ; 396        ; 6        ; HW_VER[0]                                                 ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; On           ;
; F21      ; 376        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 375        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 67         ; 1        ; SI_CLK5                                                   ; input  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; FPGA_GPIO[5]                                              ; bidir  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 0          ; 1        ; FPGA_GPIO[4]                                              ; bidir  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 5          ; 1        ; FX3_LED_G                                                 ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 532        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 547        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 524        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 492        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 441        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 422        ; 7        ; TX1_2_LB_SH                                               ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 420        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 411        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 398        ; 6        ; HW_VER[2]                                                 ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; LMS_MCLK1                                                 ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; FPGA_GPIO[3]                                              ; bidir  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 51         ; 1        ; FPGA_GPIO[2]                                              ; bidir  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; FX3_LED_R                                                 ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 1        ; FPGA_GPIO[1]                                              ; bidir  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 18         ; 1        ; FPGA_I2C_SCL                                              ; bidir  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; On           ;
; H8       ; 29         ; 1        ; FPGA_GPIO[0]                                              ; bidir  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 511        ; 8        ; TX2_2_LB_H                                                ; output ; 2.5 V           ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 424        ; 7        ; RESERVED_INPUT                                            ;        ;                 ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 393        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 399        ; 6        ; HW_VER[3]                                                 ; input  ; 2.5 V           ;         ; Row I/O    ; Y               ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ; 385        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H21      ; 365        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ; 364        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 55         ; 1        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 54         ; 1        ; ADF_MUXOUT                                                ; input  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 53         ; 1        ; FPGA_SPI1_DAC_SS                                          ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; On           ;
; J4       ; 50         ; 1        ; FPGA_LED2_G                                               ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 38         ; 1        ; FPGA_SPI1_ADF_SS                                          ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J6       ; 20         ; 1        ; LM75_OS                                                   ; input  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 45         ; 1        ; FPGA_I2C_SDA                                              ; bidir  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 374        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 362        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVCMOS    ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~ / RESERVED_INPUT_WITH_WEAK_PULLUP           ; input  ; 3.3-V LVCMOS    ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;                 ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; BRDG_SPI_FPGA_SS                                          ; input  ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 44         ; 1        ; FPGA_SPI1_SCLK                                            ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 370        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 357        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V           ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; altera_reserved_tms                                       ; input  ; 3.3-V LVCMOS    ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 62         ; 1        ; altera_reserved_tck                                       ; input  ; 3.3-V LVCMOS    ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; altera_reserved_tdo                                       ; output ; 3.3-V LVCMOS    ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 61         ; 1        ; altera_reserved_tdi                                       ; input  ; 3.3-V LVCMOS    ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 70         ; 2        ; FX3_CTL0                                                  ; output ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 79         ; 2        ; FX3_CTL1                                                  ; output ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 43         ; 1        ; FPGA_SPI1_MOSI                                            ; output ; 3.3-V LVCMOS    ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 353        ; 6        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 73         ; 2        ; FX3_CTL2                                                  ; output ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 72         ; 2        ; FX3_CTL3                                                  ; output ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 75         ; 2        ; FX3_CTL4                                                  ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 74         ; 2        ; FX3_CTL5                                                  ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ; 105        ; 2        ; FX3_CTL7                                                  ; output ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 106        ; 2        ; FX3_CTL8                                                  ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;                 ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; FX3_DQ[0]                                                 ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 335        ; 5        ; FX3_DQ[22]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 334        ; 5        ; FX3_DQ[14]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 333        ; 5        ; FX3_DQ[13]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 77         ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 76         ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; FX3_CTL11                                                 ; output ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 104        ; 2        ; FX3_CTL12                                                 ; output ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 122        ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ; 107        ; 2        ; DDR2_2_ADDR[7]                                            ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; FX3_DQ[31]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N17      ; 329        ; 5        ; FX3_DQ[30]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 330        ; 5        ; FX3_DQ[29]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 324        ; 5        ; FX3_DQ[28]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 323        ; 5        ; FX3_DQ[27]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 332        ; 5        ; FX3_DQ[26]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 331        ; 5        ; FX3_DQ[25]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 84         ; 2        ; BOM_VER[0]                                                ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 83         ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 89         ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 88         ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ; 103        ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; DDR2_1_ODT[0]                                             ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 123        ; 2        ; DDR2_2_ADDR[5]                                            ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; FX3_DQ[24]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 299        ; 5        ; FX3_DQ[23]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P17      ; 302        ; 5        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; FX3_DQ[21]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P22      ; 319        ; 5        ; FX3_DQ[20]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 86         ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 85         ; 2        ; BOM_VER[1]                                                ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; DDR2_1_CS_N[0]                                            ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 137        ; 2        ; DDR2_1_CKE[0]                                             ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; DDR2_2_CLK[0]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 269        ; 4        ; DDR2_2_CLK_N[0]                                           ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 267        ; 4        ; DDR2_2_ADDR[8]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 301        ; 5        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; FX3_DQ[19]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 310        ; 5        ; FX3_DQ[18]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 305        ; 5        ; FX3_DQ[17]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 316        ; 5        ; FX3_DQ[16]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 315        ; 5        ; FX3_DQ[15]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 69         ; 2        ; GND+                                                      ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; SI_CLK0                                                   ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 121        ; 2        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; DDR2_1_CAS_N                                              ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 133        ; 2        ; DDR2_1_RAS_N                                              ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; DDR2_1_WE_N                                               ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 166        ; 3        ; DDR2_1_ADDR[12]                                           ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 167        ; 3        ; DDR2_2_WE_N                                               ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 176        ; 3        ; DDR2_2_CAS_N                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 177        ; 3        ; DDR2_2_RAS_N                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 226        ; 4        ; DDR2_2_ODT[0]                                             ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 227        ; 4        ; DDR2_2_BA[1]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 240        ; 4        ; DDR2_2_ADDR[2]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 241        ; 4        ; DDR2_2_DQ[4]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 266        ; 4        ; DDR2_2_ADDR[4]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T17      ; 277        ; 5        ; EXT_GND                                                   ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 278        ; 5        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; FX3_PCLK                                                  ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 342        ; 5        ; SI_CLK3                                                   ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 92         ; 2        ; BOM_VER[3]                                                ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 91         ; 2        ; BOM_VER[2]                                                ; input  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; DDR2_1_CLK[0]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 146        ; 3        ; DDR2_1_CLK_N[0]                                           ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 170        ; 3        ; DDR2_1_DQ[14]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 182        ; 3        ; DDR2_1_DQ[0]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 191        ; 3        ; VREFB3N0                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; U12      ; 222        ; 4        ; DDR2_2_DQ[15]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 233        ; 4        ; DDR2_2_BA[0]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 235        ; 4        ; DDR2_2_ADDR[12]                                           ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 236        ; 4        ; DDR2_2_ADDR[0]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 262        ; 4        ; DDR2_2_ADDR[11]                                           ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U17      ; 263        ; 4        ; DDR2_2_ADDR[6]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;                 ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; FX3_DQ[12]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 290        ; 5        ; FX3_DQ[11]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 308        ; 5        ; FX3_DQ[10]                                                ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 307        ; 5        ; FX3_DQ[9]                                                 ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 98         ; 2        ; DDR2_1_BA[2]                                              ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 97         ; 2        ; DDR2_2_BA[2]                                              ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 130        ; 2        ; DDR2_1_BA[1]                                              ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 129        ; 2        ; DDR2_1_BA[0]                                              ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 142        ; 3        ; DDR2_1_DM[1]                                              ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 141        ; 3        ; DDR2_1_ADDR[3]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 157        ; 3        ; DDR2_1_ADDR[9]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 171        ; 3        ; DDR2_1_DQ[11]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 178        ; 3        ; VREFB3N1                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; V10      ; 179        ; 3        ; DDR2_1_DQS[1]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 199        ; 3        ; DDR2_1_DQ[4]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 213        ; 4        ; VREFB4N3                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; DDR2_2_DQS[0]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 234        ; 4        ; DDR2_2_DQ[1]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 237        ; 4        ; DDR2_2_DQ[7]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 261        ; 4        ; VREFB4N0                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;                 ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; FX3_DQ[8]                                                 ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 303        ; 5        ; FX3_DQ[7]                                                 ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 111        ; 2        ; DDR2_1_ADDR[0]                                            ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 110        ; 2        ; DDR2_1_ADDR[11]                                           ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; DDR2_1_DQ[8]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W7       ; 168        ; 3        ; DDR2_1_DQ[10]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 172        ; 3        ; DDR2_1_DQ[12]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; DDR2_1_DQ[5]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; DDR2_2_DQ[8]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 229        ; 4        ; VREFB4N2                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; DDR2_2_DQ[0]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; DDR2_2_DQ[5]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT                                            ;        ;                 ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 280        ; 5        ; FX3_DQ[6]                                                 ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 293        ; 5        ; FX3_DQ[5]                                                 ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 292        ; 5        ; FX3_DQ[4]                                                 ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 113        ; 2        ; DDR2_1_ADDR[8]                                            ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 112        ; 2        ; DDR2_1_ADDR[6]                                            ; output ; SSTL-18 Class I ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 148        ; 3        ; DDR2_1_ADDR[2]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 147        ; 3        ; VREFB3N3                                                  ;        ;                 ; 0.9V    ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; DDR2_1_ADDR[10]                                           ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 169        ; 3        ; DDR2_1_DQ[13]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ; 175        ; 3        ; DDR2_2_CS_N[0]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; DDR2_1_DQ[7]                                              ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; DDR2_2_DQS[1]                                             ; bidir  ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; DDR2_2_ADDR[3]                                            ; output ; SSTL-18 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;                 ; 1.8V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;                 ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; FX3_DQ[3]                                                 ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 288        ; 5        ; FX3_DQ[2]                                                 ; bidir  ; 1.8 V           ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+-----------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                          ; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|pll1 ; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|pll1 ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|pll1 ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst1_pll_top|tx_pll_top_inst0|altpll_inst3|auto_generated|pll1                                       ; inst1_pll_top|rx_pll_top_inst0|altpll_inst3|auto_generated|pll1                                       ; inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1                                                                                                                                                                         ; inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1                                                                                                                                                       ;
; PLL mode                      ; Source Synchronous                                                                                    ; Source Synchronous                                                                                    ; Normal                                                                                                                                                                                                                                                                                                                                                 ; Normal                                                                                                                                                                                                                                                                                                        ;
; Compensate clock              ; clock1                                                                                                ; clock1                                                                                                ; clock1                                                                                                                                                                                                                                                                                                                                                 ; clock1                                                                                                                                                                                                                                                                                                        ;
; Compensated input/output pins ; --                                                                                                    ; --                                                                                                    ; --                                                                                                                                                                                                                                                                                                                                                     ; --                                                                                                                                                                                                                                                                                                            ;
; Switchover type               ; --                                                                                                    ; --                                                                                                    ; --                                                                                                                                                                                                                                                                                                                                                     ; --                                                                                                                                                                                                                                                                                                            ;
; Input frequency 0             ; 160.0 MHz                                                                                             ; 160.0 MHz                                                                                             ; 27.0 MHz                                                                                                                                                                                                                                                                                                                                               ; 27.0 MHz                                                                                                                                                                                                                                                                                                      ;
; Input frequency 1             ; --                                                                                                    ; --                                                                                                    ; --                                                                                                                                                                                                                                                                                                                                                     ; --                                                                                                                                                                                                                                                                                                            ;
; Nominal PFD frequency         ; 160.0 MHz                                                                                             ; 160.0 MHz                                                                                             ; 9.0 MHz                                                                                                                                                                                                                                                                                                                                                ; 9.0 MHz                                                                                                                                                                                                                                                                                                       ;
; Nominal VCO frequency         ; 640.0 MHz                                                                                             ; 640.0 MHz                                                                                             ; 900.0 MHz                                                                                                                                                                                                                                                                                                                                              ; 900.0 MHz                                                                                                                                                                                                                                                                                                     ;
; VCO post scale K counter      ; 2                                                                                                     ; 2                                                                                                     ; --                                                                                                                                                                                                                                                                                                                                                     ; --                                                                                                                                                                                                                                                                                                            ;
; VCO frequency control         ; Auto                                                                                                  ; Auto                                                                                                  ; Manual Phase                                                                                                                                                                                                                                                                                                                                           ; Manual Phase                                                                                                                                                                                                                                                                                                  ;
; VCO phase shift step          ; 195 ps                                                                                                ; 195 ps                                                                                                ; 138 ps                                                                                                                                                                                                                                                                                                                                                 ; 138 ps                                                                                                                                                                                                                                                                                                        ;
; VCO multiply                  ; --                                                                                                    ; --                                                                                                    ; --                                                                                                                                                                                                                                                                                                                                                     ; --                                                                                                                                                                                                                                                                                                            ;
; VCO divide                    ; --                                                                                                    ; --                                                                                                    ; --                                                                                                                                                                                                                                                                                                                                                     ; --                                                                                                                                                                                                                                                                                                            ;
; Freq min lock                 ; 75.01 MHz                                                                                             ; 75.01 MHz                                                                                             ; 18.01 MHz                                                                                                                                                                                                                                                                                                                                              ; 18.01 MHz                                                                                                                                                                                                                                                                                                     ;
; Freq max lock                 ; 162.55 MHz                                                                                            ; 162.55 MHz                                                                                            ; 39.01 MHz                                                                                                                                                                                                                                                                                                                                              ; 39.01 MHz                                                                                                                                                                                                                                                                                                     ;
; M VCO Tap                     ; 0                                                                                                     ; 0                                                                                                     ; 4                                                                                                                                                                                                                                                                                                                                                      ; 4                                                                                                                                                                                                                                                                                                             ;
; M Initial                     ; 1                                                                                                     ; 1                                                                                                     ; 2                                                                                                                                                                                                                                                                                                                                                      ; 2                                                                                                                                                                                                                                                                                                             ;
; M value                       ; 4                                                                                                     ; 4                                                                                                     ; 100                                                                                                                                                                                                                                                                                                                                                    ; 100                                                                                                                                                                                                                                                                                                           ;
; N value                       ; 1                                                                                                     ; 1                                                                                                     ; 3                                                                                                                                                                                                                                                                                                                                                      ; 3                                                                                                                                                                                                                                                                                                             ;
; Charge pump current           ; setting 1                                                                                             ; setting 1                                                                                             ; setting 1                                                                                                                                                                                                                                                                                                                                              ; setting 1                                                                                                                                                                                                                                                                                                     ;
; Loop filter resistance        ; setting 28                                                                                            ; setting 28                                                                                            ; setting 19                                                                                                                                                                                                                                                                                                                                             ; setting 19                                                                                                                                                                                                                                                                                                    ;
; Loop filter capacitance       ; setting 0                                                                                             ; setting 0                                                                                             ; setting 0                                                                                                                                                                                                                                                                                                                                              ; setting 0                                                                                                                                                                                                                                                                                                     ;
; Bandwidth                     ; 1.19 MHz to 1.7 MHz                                                                                   ; 1.19 MHz to 1.7 MHz                                                                                   ; 450 kHz to 560 kHz                                                                                                                                                                                                                                                                                                                                     ; 450 kHz to 560 kHz                                                                                                                                                                                                                                                                                            ;
; Bandwidth type                ; Medium                                                                                                ; Medium                                                                                                ; Medium                                                                                                                                                                                                                                                                                                                                                 ; Medium                                                                                                                                                                                                                                                                                                        ;
; Real time reconfigurable      ; On                                                                                                    ; On                                                                                                    ; On                                                                                                                                                                                                                                                                                                                                                     ; On                                                                                                                                                                                                                                                                                                            ;
; Scan chain MIF file           ; ip/txpll/pll.mif                                                                                      ; ip/pll/pll.mif                                                                                        ; --                                                                                                                                                                                                                                                                                                                                                     ; --                                                                                                                                                                                                                                                                                                            ;
; Preserve PLL counter order    ; Off                                                                                                   ; Off                                                                                                   ; Off                                                                                                                                                                                                                                                                                                                                                    ; Off                                                                                                                                                                                                                                                                                                           ;
; PLL location                  ; PLL_2                                                                                                 ; PLL_3                                                                                                 ; PLL_1                                                                                                                                                                                                                                                                                                                                                  ; PLL_4                                                                                                                                                                                                                                                                                                         ;
; Inclk0 signal                 ; LMS_MCLK1                                                                                             ; LMS_MCLK2                                                                                             ; SI_CLK0                                                                                                                                                                                                                                                                                                                                                ; SI_CLK1                                                                                                                                                                                                                                                                                                       ;
; Inclk1 signal                 ; --                                                                                                    ; --                                                                                                    ; --                                                                                                                                                                                                                                                                                                                                                     ; --                                                                                                                                                                                                                                                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                                         ; Dedicated Pin                                                                                         ; Dedicated Pin                                                                                                                                                                                                                                                                                                                                          ; Dedicated Pin                                                                                                                                                                                                                                                                                                 ;
; Inclk1 signal type            ; --                                                                                                    ; --                                                                                                    ; --                                                                                                                                                                                                                                                                                                                                                     ; --                                                                                                                                                                                                                                                                                                            ;
+-------------------------------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                        ; clock0       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)       ; 11.25 (195 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|tx_pll_top_inst0|altpll_inst3|auto_generated|pll1|clk[0]                                                                                                                ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                        ; clock1       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)       ; 11.25 (195 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|tx_pll_top_inst0|altpll_inst3|auto_generated|pll1|clk[1]                                                                                                                ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                        ; clock0       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)       ; 11.25 (195 ps)   ; 50/50      ; C1      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rx_pll_top_inst0|altpll_inst3|auto_generated|pll1|clk[0]                                                                                                                ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                        ; clock1       ; 1    ; 1   ; 160.0 MHz        ; 0 (0 ps)       ; 11.25 (195 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; inst1_pll_top|rx_pll_top_inst0|altpll_inst3|auto_generated|pll1|clk[1]                                                                                                                ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[1] ; clock1       ; 50   ; 9   ; 150.0 MHz        ; 0 (0 ps)       ; 7.50 (138 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ; inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[2] ; clock2       ; 50   ; 9   ; 150.0 MHz        ; -90 (-1667 ps) ; 7.50 (138 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3] ; clock3       ; 50   ; 9   ; 150.0 MHz        ; 0 (0 ps)       ; 7.50 (138 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ; inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[4] ; clock4       ; 50   ; 9   ; 150.0 MHz        ; 0 (0 ps)       ; 7.50 (138 ps)    ; 50/50      ; C3      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ; inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4] ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[1]                                          ; clock1       ; 50   ; 9   ; 150.0 MHz        ; 0 (0 ps)       ; 7.50 (138 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ; inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]                        ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[2]                                          ; clock2       ; 50   ; 9   ; 150.0 MHz        ; -90 (-1667 ps) ; 7.50 (138 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]                        ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3]                                          ; clock3       ; 50   ; 9   ; 150.0 MHz        ; 0 (0 ps)       ; 7.50 (138 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ; inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]                        ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[4]                                          ; clock4       ; 50   ; 9   ; 150.0 MHz        ; 0 (0 ps)       ; 7.50 (138 ps)    ; 50/50      ; C3      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ; inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altmemphy Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+-----------------+------------------+--------------------+---------------------+-------------------+------------------------------------+---------------------+
; Name                                                                                                                                                                                                                                                                                                                                                             ; Type  ; Direction ; Pin Location ; X Location ; Y Location ; Z Location ; DQS Bus Width ; I/O Edge ; I/O Bank ; I/O Standard    ; Current Strength ; Output Termination ; Input DQS Frequency ; Max DQS Frequency ; DQS Delay (Slow Model, Fast Model) ; Delay Chain Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+-----------------+------------------+--------------------+---------------------+-------------------+------------------------------------+---------------------+
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3]~clkctrl ; Clock ;           ;              ; 0          ; 21         ; 30         ;               ;          ;          ;                 ;                  ;                    ; 150.0 MHz           ;                   ;                                    ;                     ;
;      DDR2_1_DQS[0]                                                                                                                                                                                                                                                                                                                                               ; DQS   ; Bidir     ; AB9          ; 27         ; 0          ; 0          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[0]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; U10          ; 22         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[1]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; AB8          ; 22         ; 0          ; 0          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[2]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; AB7          ; 18         ; 0          ; 21         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[3]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; AA9          ; 27         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[4]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; V11          ; 34         ; 0          ; 28         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[5]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; W10          ; 34         ; 0          ; 21         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[6]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; AA8          ; 22         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[7]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; Y10          ; 34         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DM[0]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Output    ; AA7          ; 16         ; 0          ; 0          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;      DDR2_1_DQS[1]                                                                                                                                                                                                                                                                                                                                               ; DQS   ; Bidir     ; V10          ; 20         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[8]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; W6           ; 7          ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[9]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; AA5          ; 9          ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[10]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; W7           ; 14         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[11]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; V8           ; 16         ; 0          ; 14         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[12]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; W8           ; 16         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[13]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; Y7           ; 14         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[14]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; U9           ; 16         ; 0          ; 21         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DQ[15]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; AA4          ; 9          ; 0          ; 28         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DM[1]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Output    ; V5           ; 1          ; 0          ; 21         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_1_DM[1]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Output    ; V5           ; 1          ; 0          ; 21         ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;      DDR2_2_DQS[0]                                                                                                                                                                                                                                                                                                                                               ; DQS   ; Bidir     ; V13          ; 48         ; 0          ; 28         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[0]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; W15          ; 52         ; 0          ; 21         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[1]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; V14          ; 50         ; 0          ; 21         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[2]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; AB20         ; 61         ; 0          ; 14         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[3]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; AB18         ; 52         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[4]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; T15          ; 52         ; 0          ; 7          ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[5]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; W17          ; 59         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[6]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; AB16         ; 45         ; 0          ; 14         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[7]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; V15          ; 50         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DM[0]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Output    ; AA16         ; 45         ; 0          ; 21         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;      DDR2_2_DQS[1]                                                                                                                                                                                                                                                                                                                                               ; DQS   ; Bidir     ; Y13          ; 43         ; 0          ; 21         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[8]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; W13          ; 43         ; 0          ; 28         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[9]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Bidir     ; AB13         ; 38         ; 0          ; 21         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[10]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; AA15         ; 43         ; 0          ; 14         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[11]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; AB14         ; 38         ; 0          ; 7          ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[12]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; AA14         ; 38         ; 0          ; 14         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[13]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; AB15         ; 43         ; 0          ; 7          ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[14]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; AA13         ; 38         ; 0          ; 28         ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DQ[15]                                                                                                                                                                                                                                                                                                                                          ; DQ    ; Bidir     ; U12          ; 43         ; 0          ; 0          ; x9            ; Bottom   ; 4        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
;           DDR2_2_DM[1]                                                                                                                                                                                                                                                                                                                                           ; DQ    ; Output    ; AA10         ; 34         ; 0          ; 7          ; x9            ; Bottom   ; 3        ; SSTL-18 Class I ; 12mA             ; Off                ; 150.0 MHz           ; 167.0 MHz         ;                                    ; 0                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+-----------+--------------+------------+------------+------------+---------------+----------+----------+-----------------+------------------+--------------------+---------------------+-------------------+------------------------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Compilation Hierarchy Node                                                                                                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Library Name     ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; |lms7_trx_top                                                                                                                              ; 29220 (2)   ; 19666 (0)                 ; 315 (315)     ; 832160      ; 124  ; 0            ; 0       ; 0         ; 224  ; 0            ; 9554 (2)     ; 6102 (0)          ; 13564 (2)        ; |lms7_trx_top                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;    |FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|                                                                                         ; 1020 (4)    ; 733 (4)                   ; 0 (0)         ; 208896      ; 26   ; 0            ; 0       ; 0         ; 0    ; 0            ; 284 (1)      ; 248 (1)           ; 488 (2)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;       |fifo_inst:inst2_EP01_0_FIFO|                                                                                                        ; 132 (0)     ; 112 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 49 (0)            ; 64 (0)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                               ; 132 (0)     ; 112 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 49 (0)            ; 64 (0)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;             |dcfifo_mro1:auto_generated|                                                                                                   ; 132 (37)    ; 112 (29)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (6)       ; 49 (18)           ; 64 (9)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |a_gray2bin_ugb:wrptr_g_gray2bin|                                                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |a_gray2bin_ugb:ws_dgrp_gray2bin|                                                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |a_graycounter_qjc:wrptr_g1p|                                                                                               ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|a_graycounter_qjc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;                |a_graycounter_t57:rdptr_g1p|                                                                                               ; 20 (20)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;                |alt_synch_pipe_hol:rs_dgwp|                                                                                                ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 4 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|alt_synch_pipe_hol:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                   |dffpipe_3e9:dffpipe6|                                                                                                   ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|alt_synch_pipe_hol:rs_dgwp|dffpipe_3e9:dffpipe6                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |alt_synch_pipe_iol:ws_dgrp|                                                                                                ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|alt_synch_pipe_iol:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                   |dffpipe_4e9:dffpipe9|                                                                                                   ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|alt_synch_pipe_iol:ws_dgrp|dffpipe_4e9:dffpipe9                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |altsyncram_nm31:fifo_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                |cmpr_f66:rdempty_eq_comp|                                                                                                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                |cmpr_f66:wrfull_eq_comp|                                                                                                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                |cntr_64e:cntr_b|                                                                                                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|cntr_64e:cntr_b                                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |dffpipe_8d9:wrfull_reg|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |dffpipe_gd9:ws_brp|                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|dffpipe_gd9:ws_brp                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                |dffpipe_ue9:ws_bwp|                                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|dffpipe_ue9:ws_bwp                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;       |fifo_inst:inst4_EP01_1_FIFO|                                                                                                        ; 177 (0)     ; 139 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 47 (0)            ; 92 (0)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                               ; 177 (0)     ; 139 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 47 (0)            ; 92 (0)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;             |dcfifo_boo1:auto_generated|                                                                                                   ; 177 (55)    ; 139 (43)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (7)       ; 47 (21)           ; 92 (19)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |a_gray2bin_7ib:rdptr_g_gray2bin|                                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |a_gray2bin_7ib:rs_dgwp_gray2bin|                                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |a_gray2bin_7ib:wrptr_g_gray2bin|                                                                                           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|a_gray2bin_7ib:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |a_gray2bin_7ib:ws_dgrp_gray2bin|                                                                                           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|a_gray2bin_7ib:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |a_graycounter_2lc:wrptr_g1p|                                                                                               ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 18 (18)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|a_graycounter_2lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;                |a_graycounter_777:rdptr_g1p|                                                                                               ; 23 (23)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 16 (16)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|a_graycounter_777:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;                |alt_synch_pipe_ipl:rs_dgwp|                                                                                                ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 12 (0)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|alt_synch_pipe_ipl:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                   |dffpipe_6f9:dffpipe6|                                                                                                   ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 12 (12)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|alt_synch_pipe_ipl:rs_dgwp|dffpipe_6f9:dffpipe6                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |alt_synch_pipe_jpl:ws_dgrp|                                                                                                ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 9 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|alt_synch_pipe_jpl:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                   |dffpipe_7f9:dffpipe9|                                                                                                   ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 9 (9)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|alt_synch_pipe_jpl:ws_dgrp|dffpipe_7f9:dffpipe9                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |altsyncram_rq41:fifo_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                |cmpr_o76:rdempty_eq_comp|                                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|cmpr_o76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                |cmpr_o76:rdfull_eq_comp|                                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|cmpr_o76:rdfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                |cmpr_o76:wrfull_eq_comp|                                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|cmpr_o76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |dffpipe_8d9:wrfull_reg|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |dffpipe_ue9:ws_brp|                                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|dffpipe_ue9:ws_brp                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                |dffpipe_ue9:ws_bwp|                                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|dffpipe_ue9:ws_bwp                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;       |fifo_inst:inst5_EP0F_FIFO|                                                                                                          ; 104 (0)     ; 93 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 33 (0)            ; 61 (0)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                               ; 104 (0)     ; 93 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 33 (0)            ; 61 (0)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;             |dcfifo_9no1:auto_generated|                                                                                                   ; 104 (29)    ; 93 (24)                   ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (5)       ; 33 (13)           ; 61 (6)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_gray2bin_tgb:wrptr_g_gray2bin|                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|a_gray2bin_tgb:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_gray2bin_tgb:ws_dgrp_gray2bin|                                                                                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|a_gray2bin_tgb:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_graycounter_ojc:wrptr_g1p|                                                                                               ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 12 (12)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|a_graycounter_ojc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                |a_graycounter_u57:rdptr_g1p|                                                                                               ; 17 (17)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|a_graycounter_u57:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                |alt_synch_pipe_dol:rs_dgwp|                                                                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 9 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|alt_synch_pipe_dol:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                   |dffpipe_vd9:dffpipe9|                                                                                                   ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|alt_synch_pipe_dol:rs_dgwp|dffpipe_vd9:dffpipe9                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |alt_synch_pipe_eol:ws_dgrp|                                                                                                ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 4 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|alt_synch_pipe_eol:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                   |dffpipe_0e9:dffpipe12|                                                                                                  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|alt_synch_pipe_eol:ws_dgrp|dffpipe_0e9:dffpipe12                                                                                                                                                                                                                                                                                                                                             ; work             ;
;                |altsyncram_gv61:fifo_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |cmpr_e66:rdempty_eq_comp|                                                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|cmpr_e66:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |cmpr_e66:wrfull_eq_comp|                                                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|cmpr_e66:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                |dffpipe_8d9:wrfull_reg|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |dffpipe_fd9:ws_brp|                                                                                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|dffpipe_fd9:ws_brp                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;                |dffpipe_fd9:ws_bwp|                                                                                                        ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|dffpipe_fd9:ws_bwp                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;       |fifo_inst:inst6_EP81_FIFO|                                                                                                          ; 203 (0)     ; 165 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 62 (0)            ; 104 (0)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                               ; 203 (0)     ; 165 (0)                   ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 62 (0)            ; 104 (0)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;             |dcfifo_qoo1:auto_generated|                                                                                                   ; 203 (61)    ; 165 (37)                  ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (16)      ; 62 (29)           ; 104 (17)         ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_gray2bin_8ib:rdptr_g_gray2bin|                                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|a_gray2bin_8ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_gray2bin_8ib:rs_dgwp_gray2bin|                                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|a_gray2bin_8ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_gray2bin_8ib:wrptr_g_gray2bin|                                                                                           ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|a_gray2bin_8ib:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_gray2bin_8ib:ws_dgrp_gray2bin|                                                                                           ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|a_gray2bin_8ib:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_graycounter_3lc:wrptr_g1p|                                                                                               ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|a_graycounter_3lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                |a_graycounter_677:rdptr_g1p|                                                                                               ; 22 (22)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 16 (16)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|a_graycounter_677:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                |alt_synch_pipe_apl:rs_dgwp|                                                                                                ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 9 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|alt_synch_pipe_apl:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                   |dffpipe_se9:dffpipe14|                                                                                                  ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 9 (9)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_se9:dffpipe14                                                                                                                                                                                                                                                                                                                                             ; work             ;
;                |alt_synch_pipe_bpl:ws_dgrp|                                                                                                ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (0)            ; 7 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                   |dffpipe_te9:dffpipe17|                                                                                                  ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_te9:dffpipe17                                                                                                                                                                                                                                                                                                                                             ; work             ;
;                |altsyncram_9f11:fifo_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|altsyncram_9f11:fifo_ram                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |cmpr_p76:rdempty_eq_comp|                                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|cmpr_p76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |cmpr_p76:wrfull_eq_comp|                                                                                                   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|cmpr_p76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                |cmpr_q76:rdfull_eq_comp|                                                                                                   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|cmpr_q76:rdfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                |cntr_54e:cntr_b|                                                                                                           ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |dffpipe_8d9:wrfull_reg|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |dffpipe_qe9:rs_bwp|                                                                                                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|dffpipe_qe9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;                |dffpipe_qe9:ws_brp|                                                                                                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|dffpipe_qe9:ws_brp                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;                |dffpipe_qe9:ws_bwp|                                                                                                        ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 10 (10)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|dffpipe_qe9:ws_bwp                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;                |dffpipe_re9:rs_brp|                                                                                                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|dffpipe_re9:rs_brp                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;       |fifo_inst:inst7_EP8F_FIFO|                                                                                                          ; 130 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 46 (0)            ; 61 (0)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                               ; 130 (0)     ; 106 (0)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 46 (0)            ; 61 (0)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;             |dcfifo_fko1:auto_generated|                                                                                                   ; 130 (35)    ; 106 (27)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (9)       ; 46 (21)           ; 61 (4)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_gray2bin_ugb:rdptr_g_gray2bin|                                                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_gray2bin_ugb:rs_dgwp_gray2bin|                                                                                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |a_graycounter_pjc:wrptr_g1p|                                                                                               ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                |a_graycounter_t57:rdptr_g1p|                                                                                               ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                |alt_synch_pipe_2ol:rs_dgwp|                                                                                                ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 3 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|alt_synch_pipe_2ol:rs_dgwp                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                   |dffpipe_jd9:dffpipe6|                                                                                                   ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 3 (3)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|alt_synch_pipe_2ol:rs_dgwp|dffpipe_jd9:dffpipe6                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |alt_synch_pipe_3ol:ws_dgrp|                                                                                                ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (0)             ; 11 (0)           ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|alt_synch_pipe_3ol:ws_dgrp                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                   |dffpipe_kd9:dffpipe9|                                                                                                   ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 11 (11)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|alt_synch_pipe_3ol:ws_dgrp|dffpipe_kd9:dffpipe9                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                |altsyncram_9o41:fifo_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|altsyncram_9o41:fifo_ram                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |cmpr_f66:rdempty_eq_comp|                                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |cmpr_f66:rdfull_eq_comp|                                                                                                   ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|cmpr_f66:rdfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                |cmpr_f66:wrfull_eq_comp|                                                                                                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                |dffpipe_8d9:rdfull_reg|                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |dffpipe_gd9:rs_brp|                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;                |dffpipe_gd9:rs_bwp|                                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;       |pct_payload_extrct:pct_payload_extrct_inst3|                                                                                        ; 98 (98)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 0 (0)             ; 30 (30)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;       |slaveFIFO5b:inst1|                                                                                                                  ; 170 (170)   ; 76 (76)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 5 (5)             ; 77 (77)          ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;       |sync_reg:sync_reg0|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;       |sync_reg:sync_reg2|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|sync_reg:sync_reg2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;       |sync_reg:sync_reg3|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|sync_reg:sync_reg3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;       |sync_reg:sync_reg4|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|sync_reg:sync_reg4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;    |busy_delay:inst5_busy_delay|                                                                                                           ; 57 (57)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 2 (2)             ; 36 (36)          ; |lms7_trx_top|busy_delay:inst5_busy_delay                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;    |general_periph_top:inst4_general_periph_top|                                                                                           ; 53 (1)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 39 (1)           ; |lms7_trx_top|general_periph_top:inst4_general_periph_top                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;       |FPGA_LED1_cntrl:FPGA_LED1_cntrl_inst2|                                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|FPGA_LED1_cntrl:FPGA_LED1_cntrl_inst2                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;       |FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|                                                                                                ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;       |FX3_LED_ctrl:FX3_LED_ctrl_inst4|                                                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|FX3_LED_ctrl:FX3_LED_ctrl_inst4                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;       |alive:alive_inst0|                                                                                                                  ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|alive:alive_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;       |gpio_ctrl_top:gpio_ctrl_top_inst5|                                                                                                  ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 14 (0)           ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;          |gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;    |nios_cpu:inst0_nios_cpu|                                                                                                               ; 5414 (2)    ; 3539 (0)                  ; 0 (0)         ; 272384      ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1853 (1)     ; 1186 (0)          ; 2375 (1)         ; |lms7_trx_top|nios_cpu:inst0_nios_cpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;       |cfg_top:cfg_top_inst1|                                                                                                              ; 3078 (0)    ; 2231 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 836 (0)      ; 965 (0)           ; 1277 (0)         ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;          |fpgacfg:fpgacfg_inst0|                                                                                                           ; 805 (786)   ; 606 (599)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 197 (185)    ; 217 (216)         ; 391 (384)        ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;             |mcfg32wm_fsm:fsm|                                                                                                             ; 20 (20)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 7 (7)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |periphcfg:periphcfg_inst6|                                                                                                       ; 679 (672)   ; 543 (543)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (129)    ; 236 (236)         ; 310 (307)        ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;             |mcfg32wm_fsm:fsm|                                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |pllcfg:pllcfg_inst1|                                                                                                             ; 679 (673)   ; 517 (517)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (149)    ; 264 (264)         ; 262 (260)        ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;             |mcfg32wm_fsm:fsmA|                                                                                                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;          |tstcfg:tstcfg_inst3|                                                                                                             ; 920 (906)   ; 565 (559)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 353 (345)    ; 248 (248)         ; 319 (308)        ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;             |mcfg32wm_fsm:fsm|                                                                                                             ; 19 (19)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 11 (11)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mcfg32wm_fsm:fsm                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;       |lms_ctr:lms_ctr_inst0|                                                                                                              ; 2337 (0)    ; 1308 (0)                  ; 0 (0)         ; 272384      ; 35   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1016 (0)     ; 221 (0)           ; 1100 (0)         ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; lms_ctr          ;
;          |altera_reset_controller:rst_controller|                                                                                          ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 10 (6)            ; 6 (4)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; lms_ctr          ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                               ; lms_ctr          ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                   ; lms_ctr          ;
;          |avfifo:av_fifo_int_0|                                                                                                            ; 38 (38)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 37 (37)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|avfifo:av_fifo_int_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; lms_ctr          ;
;          |i2c_opencores:i2c_opencores_0|                                                                                                   ; 278 (0)     ; 129 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (0)      ; 2 (0)             ; 127 (0)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; lms_ctr          ;
;             |i2c_master_top:i2c_master_top_inst|                                                                                           ; 278 (83)    ; 129 (54)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (29)     ; 2 (1)             ; 127 (53)         ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                                                                                                                                                                                    ; lms_ctr          ;
;                |i2c_master_byte_ctrl:byte_controller|                                                                                      ; 195 (56)    ; 75 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (30)     ; 1 (0)             ; 74 (26)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                                                                                                                                                               ; lms_ctr          ;
;                   |i2c_master_bit_ctrl:bit_controller|                                                                                     ; 139 (139)   ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 1 (1)             ; 48 (48)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                                                                                                                                                            ; lms_ctr          ;
;          |lms_ctr_leds:leds|                                                                                                               ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 9 (9)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_leds:leds                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; lms_ctr          ;
;          |lms_ctr_lms_ctr_gpio:lms_ctr_gpio|                                                                                               ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; lms_ctr          ;
;          |lms_ctr_mm_interconnect_0:mm_interconnect_0|                                                                                     ; 468 (0)     ; 207 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 202 (0)      ; 17 (0)            ; 249 (0)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;             |altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo|                                                            ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:av_fifo_int_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                       ; lms_ctr          ;
;             |altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo|                                                          ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:i2c_opencores_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                     ; lms_ctr          ;
;             |altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo|                                                                                 ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:leds_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                            ; lms_ctr          ;
;             |altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:lms_ctr_gpio_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                    ; lms_ctr          ;
;             |altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|                                                               ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 4 (4)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                          ; lms_ctr          ;
;             |altera_avalon_sc_fifo:oc_mem_s1_agent_rsp_fifo|                                                                               ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:oc_mem_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                          ; lms_ctr          ;
;             |altera_avalon_sc_fifo:spi_1_adf_spi_control_port_agent_rsp_fifo|                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_1_adf_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;             |altera_avalon_sc_fifo:spi_1_dac_spi_control_port_agent_rsp_fifo|                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_1_dac_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;             |altera_avalon_sc_fifo:spi_lms_spi_control_port_agent_rsp_fifo|                                                                ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:spi_lms_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                           ; lms_ctr          ;
;             |altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo|                                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                          ; lms_ctr          ;
;             |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;             |altera_merlin_master_agent:nios2_cpu_data_master_agent|                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_cpu_data_master_agent                                                                                                                                                                                                                                                                                                                                                                                                  ; lms_ctr          ;
;             |altera_merlin_master_translator:nios2_cpu_data_master_translator|                                                             ; 14 (14)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_data_master_translator                                                                                                                                                                                                                                                                                                                                                                                        ; lms_ctr          ;
;             |altera_merlin_master_translator:nios2_cpu_instruction_master_translator|                                                      ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_cpu_instruction_master_translator                                                                                                                                                                                                                                                                                                                                                                                 ; lms_ctr          ;
;             |altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:av_fifo_int_0_avalon_slave_0_agent                                                                                                                                                                                                                                                                                                                                                                                            ; lms_ctr          ;
;             |altera_merlin_slave_agent:leds_s1_agent|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:leds_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                 ; lms_ctr          ;
;             |altera_merlin_slave_agent:lms_ctr_gpio_s1_agent|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:lms_ctr_gpio_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;             |altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent|                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_cpu_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                                                                               ; lms_ctr          ;
;             |altera_merlin_slave_agent:switch_s1_agent|                                                                                    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switch_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                               ; lms_ctr          ;
;             |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                                                                                              ; lms_ctr          ;
;             |altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator|                                                       ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 35 (35)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:av_fifo_int_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                                                                                                  ; lms_ctr          ;
;             |altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator|                                                     ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:i2c_opencores_0_avalon_slave_0_translator                                                                                                                                                                                                                                                                                                                                                                                ; lms_ctr          ;
;             |altera_merlin_slave_translator:leds_s1_translator|                                                                            ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:leds_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                       ; lms_ctr          ;
;             |altera_merlin_slave_translator:lms_ctr_gpio_s1_translator|                                                                    ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:lms_ctr_gpio_s1_translator                                                                                                                                                                                                                                                                                                                                                                                               ; lms_ctr          ;
;             |altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator|                                                          ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_cpu_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                                                                     ; lms_ctr          ;
;             |altera_merlin_slave_translator:oc_mem_s1_translator|                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:oc_mem_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                     ; lms_ctr          ;
;             |altera_merlin_slave_translator:spi_1_adf_spi_control_port_translator|                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 11 (11)           ; 8 (8)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_1_adf_spi_control_port_translator                                                                                                                                                                                                                                                                                                                                                                                    ; lms_ctr          ;
;             |altera_merlin_slave_translator:spi_1_dac_spi_control_port_translator|                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_1_dac_spi_control_port_translator                                                                                                                                                                                                                                                                                                                                                                                    ; lms_ctr          ;
;             |altera_merlin_slave_translator:spi_lms_spi_control_port_translator|                                                           ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:spi_lms_spi_control_port_translator                                                                                                                                                                                                                                                                                                                                                                                      ; lms_ctr          ;
;             |altera_merlin_slave_translator:switch_s1_translator|                                                                          ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switch_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                     ; lms_ctr          ;
;             |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 5 (5)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                                    ; lms_ctr          ;
;             |lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                           ; lms_ctr          ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                                                                                                                   ; lms_ctr          ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_003|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                                                                                                                                                   ; lms_ctr          ;
;             |lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_004|                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_demux_001:rsp_demux_004                                                                                                                                                                                                                                                                                                                                                                                                   ; lms_ctr          ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_003:cmd_mux_003|                                                                            ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 50 (47)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_003:cmd_mux_003                                                                                                                                                                                                                                                                                                                                                                                                       ; lms_ctr          ;
;                |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_003:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                          ; lms_ctr          ;
;             |lms_ctr_mm_interconnect_0_cmd_mux_003:cmd_mux_004|                                                                            ; 58 (55)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (41)      ; 0 (0)             ; 16 (13)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_003:cmd_mux_004                                                                                                                                                                                                                                                                                                                                                                                                       ; lms_ctr          ;
;                |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_003:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                          ; lms_ctr          ;
;             |lms_ctr_mm_interconnect_0_router:router|                                                                                      ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                                                                 ; lms_ctr          ;
;             |lms_ctr_mm_interconnect_0_router_001:router_001|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;             |lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                    ; 103 (103)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 64 (64)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                               ; lms_ctr          ;
;             |lms_ctr_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                                                                                                                       ; lms_ctr          ;
;          |lms_ctr_nios2_cpu:nios2_cpu|                                                                                                     ; 1142 (0)    ; 587 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 546 (0)      ; 56 (0)            ; 540 (0)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;             |lms_ctr_nios2_cpu_cpu:cpu|                                                                                                    ; 1142 (751)  ; 587 (315)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 546 (427)    ; 56 (9)            ; 540 (315)        ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                                                               ; lms_ctr          ;
;                |lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|                                                       ; 391 (89)    ; 272 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (9)      ; 47 (1)            ; 225 (78)         ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                                           ; lms_ctr          ;
;                   |lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|                                ; 134 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 41 (0)            ; 55 (0)           ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper                                                                                                                                                                                                                                                                                   ; lms_ctr          ;
;                      |lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|                               ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 33 (30)           ; 16 (15)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk                                                                                                                                                                                             ; lms_ctr          ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                        ; work             ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                                                                                                        ; work             ;
;                      |lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|                                     ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 8 (4)             ; 52 (52)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck                                                                                                                                                                                                   ; lms_ctr          ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                              ; work             ;
;                         |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                              ; work             ;
;                      |sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy                                                                                                                                                                                                                      ; work             ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg|                                      ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break|                                        ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break                                                                                                                                                                                                                                                                                           ; lms_ctr          ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|                                        ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (2)             ; 5 (5)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug                                                                                                                                                                                                                                                                                           ; lms_ctr          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                       ; work             ;
;                   |lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|                                              ; 113 (113)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 1 (1)             ; 49 (49)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem                                                                                                                                                                                                                                                                                                 ; lms_ctr          ;
;                      |lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram                                                                                                                                                                                                                  ; lms_ctr          ;
;                         |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                                                                                        ; work             ;
;                            |altsyncram_4a31:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated                                                                                                                                                         ; work             ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a                                                                                                                                                                                                                                                                                                                                                            ; lms_ctr          ;
;                   |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                      |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                                                                                                                                   ; work             ;
;                |lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b                                                                                                                                                                                                                                                                                                                                                            ; lms_ctr          ;
;                   |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                      |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                                                                                                                                   ; work             ;
;          |lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect:nios2_cpu_custom_instruction_master_comb_xconnect|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu_custom_instruction_master_comb_xconnect:nios2_cpu_custom_instruction_master_comb_xconnect                                                                                                                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;          |lms_ctr_oc_mem:oc_mem|                                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_oc_mem:oc_mem                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; lms_ctr          ;
;             |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_oc_mem:oc_mem|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |altsyncram_75c1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_oc_mem:oc_mem|altsyncram:the_altsyncram|altsyncram_75c1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;          |lms_ctr_spi_1_ADF:spi_1_adf|                                                                                                     ; 158 (158)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 40 (40)           ; 79 (79)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;          |lms_ctr_spi_1_DAC:spi_1_dac|                                                                                                     ; 149 (149)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 42 (42)           ; 78 (78)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; lms_ctr          ;
;          |lms_ctr_spi_lms:spi_lms|                                                                                                         ; 164 (164)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 47 (47)           ; 74 (74)          ; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; lms_ctr          ;
;    |pll_top:inst1_pll_top|                                                                                                                 ; 1697 (1)    ; 1354 (0)                  ; 0 (0)         ; 288         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 337 (1)      ; 550 (0)           ; 810 (0)          ; |lms7_trx_top|pll_top:inst1_pll_top                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;       |pll_ctrl:pll_ctrl_inst2|                                                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|pll_top:inst1_pll_top|pll_ctrl:pll_ctrl_inst2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;       |rx_pll_top:rx_pll_top_inst0|                                                                                                        ; 850 (6)     ; 677 (0)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (3)      ; 273 (0)           ; 409 (3)          ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;          |altddio_out:ALTDDIO_OUT_component_int5|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altddio_out:ALTDDIO_OUT_component_int5                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;             |ddio_out_p9j:auto_generated|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altddio_out:ALTDDIO_OUT_component_int5|ddio_out_p9j:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |altpll:altpll_inst3|                                                                                                             ; 19 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 10 (0)           ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;             |pll_altpll1:auto_generated|                                                                                                   ; 19 (12)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 1 (1)             ; 10 (6)           ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                |pll_altpll1_pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|pll_altpll1_pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |pll_altpll1_pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|pll_altpll1_pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4                                                                                                                                                                                                                                                                                                                                                                                        ; work             ;
;                |pll_altpll1_pll_altpll_dyn_phase_le:altpll_dyn_phase_le2|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|pll_altpll1_pll_altpll_dyn_phase_le:altpll_dyn_phase_le2                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                |pll_altpll1_pll_cntr1:pll_internal_phasestep|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|pll_altpll1_pll_cntr1:pll_internal_phasestep                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |pll_altpll1_pll_cntr:phasestep_counter|                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|pll_altpll1_pll_cntr:phasestep_counter                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                      ; 274 (274)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 188 (188)         ; 86 (86)          ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;          |bus_sync_reg:bus_sync_reg2|                                                                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;          |bus_sync_reg:bus_sync_reg3|                                                                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;          |clkctrl:clkctrl_inst6|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst6                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; clkctrl          ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst6|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; clkctrl          ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst6|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                                                                                                                                                             ; clkctrl          ;
;          |clkctrl:clkctrl_inst7|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst7                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; clkctrl          ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; clkctrl          ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                                                                                                                                                             ; clkctrl          ;
;          |clkctrl:clkctrl_inst8|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst8                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; clkctrl          ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; clkctrl          ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                                                                                                                                                             ; clkctrl          ;
;          |config_ctrl:config_ctrl_inst0|                                                                                                   ; 110 (110)   ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 1 (1)             ; 84 (84)          ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|config_ctrl:config_ctrl_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;          |pll_ps_top:pll_ps_top_inst2|                                                                                                     ; 303 (21)    ; 223 (14)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (4)       ; 15 (0)            ; 212 (17)         ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;             |pll_ps:pll_ps_inst0|                                                                                                          ; 66 (66)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 48 (48)          ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;             |pll_ps_fsm:pll_ps_fsm_inst1|                                                                                                  ; 231 (231)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 14 (14)           ; 162 (162)        ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;          |pll_reconfig_module:pll_reconfig_module_inst1|                                                                                   ; 154 (0)     ; 89 (0)                    ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 13 (0)            ; 85 (0)           ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;             |pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|                                                  ; 154 (97)    ; 89 (46)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (42)      ; 13 (13)           ; 85 (42)          ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |altsyncram:altsyncram4|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|altsyncram:altsyncram4                                                                                                                                                                                                                                                                                                                                                ; work             ;
;                   |altsyncram_v1k3:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|altsyncram:altsyncram4|altsyncram_v1k3:auto_generated                                                                                                                                                                                                                                                                                                                 ; work             ;
;                |lpm_counter:cntr12|                                                                                                        ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr12                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |cntr_6jo:auto_generated|                                                                                                ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr12|cntr_6jo:auto_generated                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |lpm_counter:cntr13|                                                                                                        ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr13                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |cntr_rfo:auto_generated|                                                                                                ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr13|cntr_rfo:auto_generated                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |lpm_counter:cntr14|                                                                                                        ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr14                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |cntr_tfo:auto_generated|                                                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr14|cntr_tfo:auto_generated                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |lpm_counter:cntr15|                                                                                                        ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr15                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |cntr_qfo:auto_generated|                                                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr15|cntr_qfo:auto_generated                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |lpm_counter:cntr16|                                                                                                        ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr16                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |cntr_6jo:auto_generated|                                                                                                ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr16|cntr_6jo:auto_generated                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |lpm_counter:cntr2|                                                                                                         ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr2                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                   |cntr_a9o:auto_generated|                                                                                                ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr2|cntr_a9o:auto_generated                                                                                                                                                                                                                                                                                                                             ; work             ;
;          |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg10|                                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg10                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;          |sync_reg:sync_reg1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg2                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg4|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg4                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg5|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg6|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg6                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg7|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg7                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg8|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg8                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg9|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg9                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;       |tx_pll_top:tx_pll_top_inst0|                                                                                                        ; 849 (6)     ; 677 (0)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 165 (6)      ; 277 (0)           ; 407 (0)          ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;          |altddio_out:ALTDDIO_OUT_component_int5|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altddio_out:ALTDDIO_OUT_component_int5                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;             |ddio_out_p9j:auto_generated|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altddio_out:ALTDDIO_OUT_component_int5|ddio_out_p9j:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |altpll:altpll_inst3|                                                                                                             ; 19 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 10 (0)           ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;             |pll_altpll2:auto_generated|                                                                                                   ; 19 (12)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (6)        ; 1 (1)             ; 10 (6)           ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                |pll_altpll2_pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|pll_altpll2_pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |pll_altpll2_pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|pll_altpll2_pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4                                                                                                                                                                                                                                                                                                                                                                                        ; work             ;
;                |pll_altpll2_pll_altpll_dyn_phase_le:altpll_dyn_phase_le2|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|pll_altpll2_pll_altpll_dyn_phase_le:altpll_dyn_phase_le2                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                |pll_altpll2_pll_cntr1:pll_internal_phasestep|                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|pll_altpll2_pll_cntr1:pll_internal_phasestep                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |pll_altpll2_pll_cntr:phasestep_counter|                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|pll_altpll2_pll_cntr:phasestep_counter                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                      ; 275 (275)   ; 274 (274)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 192 (192)         ; 83 (83)          ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;          |bus_sync_reg:bus_sync_reg2|                                                                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;          |bus_sync_reg:bus_sync_reg3|                                                                                                      ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 2 (2)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;          |clkctrl:clkctrl_inst6|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst6                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; clkctrl          ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst6|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; clkctrl          ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst6|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                                                                                                                                                             ; clkctrl          ;
;          |clkctrl:clkctrl_inst7|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst7                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; clkctrl          ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; clkctrl          ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                                                                                                                                                             ; clkctrl          ;
;          |clkctrl:clkctrl_inst8|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst8                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; clkctrl          ;
;             |clkctrl_altclkctrl_0:altclkctrl_0|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; clkctrl          ;
;                |clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component                                                                                                                                                                                                                                                                                                                                                                             ; clkctrl          ;
;          |config_ctrl:config_ctrl_inst0|                                                                                                   ; 110 (110)   ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 1 (1)             ; 84 (84)          ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|config_ctrl:config_ctrl_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;          |pll_ps_top:pll_ps_top_inst2|                                                                                                     ; 304 (21)    ; 223 (14)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (7)       ; 16 (0)            ; 217 (14)         ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;             |pll_ps:pll_ps_inst0|                                                                                                          ; 66 (66)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 54 (54)          ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;             |pll_ps_fsm:pll_ps_fsm_inst1|                                                                                                  ; 233 (233)   ; 160 (160)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 15 (15)           ; 165 (165)        ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;          |pll_reconfig_module:pll_reconfig_module_inst1|                                                                                   ; 153 (0)     ; 89 (0)                    ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 12 (0)            ; 86 (0)           ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;             |pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|                                                  ; 153 (96)    ; 89 (46)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (41)      ; 12 (12)           ; 86 (43)          ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |altsyncram:altsyncram4|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|altsyncram:altsyncram4                                                                                                                                                                                                                                                                                                                                                ; work             ;
;                   |altsyncram_v1k3:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|altsyncram:altsyncram4|altsyncram_v1k3:auto_generated                                                                                                                                                                                                                                                                                                                 ; work             ;
;                |lpm_counter:cntr12|                                                                                                        ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr12                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |cntr_6jo:auto_generated|                                                                                                ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr12|cntr_6jo:auto_generated                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |lpm_counter:cntr13|                                                                                                        ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr13                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |cntr_rfo:auto_generated|                                                                                                ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr13|cntr_rfo:auto_generated                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |lpm_counter:cntr14|                                                                                                        ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr14                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |cntr_tfo:auto_generated|                                                                                                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr14|cntr_tfo:auto_generated                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |lpm_counter:cntr15|                                                                                                        ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr15                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |cntr_qfo:auto_generated|                                                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr15|cntr_qfo:auto_generated                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |lpm_counter:cntr16|                                                                                                        ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr16                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |cntr_6jo:auto_generated|                                                                                                ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr16|cntr_6jo:auto_generated                                                                                                                                                                                                                                                                                                                            ; work             ;
;                |lpm_counter:cntr2|                                                                                                         ; 9 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 8 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr2                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                   |cntr_a9o:auto_generated|                                                                                                ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr2|cntr_a9o:auto_generated                                                                                                                                                                                                                                                                                                                             ; work             ;
;          |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg10|                                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg10                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;          |sync_reg:sync_reg1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg2|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg2                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg4|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg4                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg5|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg6|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg6                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg7|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg7                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg8|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg8                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;          |sync_reg:sync_reg9|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg9                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;    |rxtx_top:inst6_rxtx_top|                                                                                                               ; 14308 (0)   ; 10159 (0)                 ; 0 (0)         ; 337632      ; 51   ; 0            ; 0       ; 0         ; 0    ; 0            ; 4126 (0)     ; 3473 (0)          ; 6709 (0)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;       |lms7002_ddout:lms7002_ddout_inst4|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|lms7002_ddout:lms7002_ddout_inst4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;          |altddio_out:ALTDDIO_OUT_component|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|lms7002_ddout:lms7002_ddout_inst4|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;             |ddio_out_epj:auto_generated|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|lms7002_ddout:lms7002_ddout_inst4|altddio_out:ALTDDIO_OUT_component|ddio_out_epj:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;       |pulse_gen:pulse_gen_inst6|                                                                                                          ; 118 (118)   ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 30 (30)           ; 55 (55)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|pulse_gen:pulse_gen_inst6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;       |rx_path_top:rx_path_top_inst5|                                                                                                      ; 3295 (383)  ; 3083 (384)                ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 211 (0)      ; 1569 (380)        ; 1515 (0)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;          |bus_sync_reg:bus_sync_reg3|                                                                                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 30 (30)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg3                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;          |data2packets_top:data2packets_top_inst2|                                                                                         ; 1643 (97)   ; 1614 (89)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (6)       ; 751 (60)          ; 866 (29)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;             |bit_pack:bit_pack_inst1|                                                                                                      ; 1278 (130)  ; 1277 (130)                ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 627 (0)           ; 650 (130)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;                |pack_48_to_64:inst0|                                                                                                       ; 265 (265)   ; 262 (262)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 195 (195)         ; 69 (69)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                |pack_56_to_64:inst1|                                                                                                       ; 885 (885)   ; 885 (885)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 432 (432)         ; 453 (453)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;             |data2packets:data2packets_inst2|                                                                                              ; 233 (233)   ; 221 (221)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 64 (64)           ; 160 (160)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;             |data2packets_fsm:data2packets_fsm_inst0|                                                                                      ; 37 (37)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 27 (27)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets_fsm:data2packets_fsm_inst0                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;          |diq2fifo:diq2fifo_inst0|                                                                                                         ; 769 (28)    ; 708 (27)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 358 (0)           ; 372 (28)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;             |lms7002_ddin:inst0_lms7002_ddin|                                                                                              ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (0)            ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |altddio_in:ALTDDIO_IN_component|                                                                                           ; 39 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (0)            ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                   |ddio_in_opi:auto_generated|                                                                                             ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (39)           ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;             |rxiq:inst1_rxiq|                                                                                                              ; 593 (51)    ; 570 (51)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 297 (1)           ; 277 (50)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |rxiq_mimo:inst1_rxiq_mimo|                                                                                                 ; 381 (51)    ; 363 (51)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 196 (1)           ; 171 (50)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;                   |rxiq_mimo_ddr:rxiq_mimo_ddr_inst0|                                                                                      ; 163 (163)   ; 156 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 96 (96)           ; 63 (63)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_mimo_ddr:rxiq_mimo_ddr_inst0                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                   |rxiq_pulse_ddr:rxiq_pulse_ddr_inst1|                                                                                    ; 167 (167)   ; 156 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 99 (99)           ; 58 (58)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_pulse_ddr:rxiq_pulse_ddr_inst1                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |rxiq_siso:inst0_rxiq_siso|                                                                                                 ; 161 (51)    ; 156 (51)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 100 (1)           ; 56 (50)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;                   |rxiq_siso_ddr:rxiq_siso_ddr_inst1|                                                                                      ; 56 (56)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 50 (50)           ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                   |rxiq_siso_sdr:rxiq_siso_sdr_inst0|                                                                                      ; 54 (54)     ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 49 (49)           ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;             |smpl_cmp:inst3_smpl_cmp|                                                                                                      ; 97 (97)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 22 (22)           ; 55 (55)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;             |test_data_dd:int2_test_data_dd|                                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|test_data_dd:int2_test_data_dd                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;          |fifo_inst:smpl_fifo_inst1|                                                                                                       ; 145 (0)     ; 128 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 57 (0)            ; 71 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                            ; 145 (0)     ; 128 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 57 (0)            ; 71 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                |dcfifo_nro1:auto_generated|                                                                                                ; 145 (35)    ; 128 (33)                  ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (2)       ; 57 (23)           ; 71 (6)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                   |a_gray2bin_7ib:rdptr_g_gray2bin|                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|a_gray2bin_7ib:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                   |a_gray2bin_7ib:rs_dgwp_gray2bin|                                                                                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|a_gray2bin_7ib:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                   |a_graycounter_2lc:wrptr_g1p|                                                                                            ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|a_graycounter_2lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;                   |a_graycounter_777:rdptr_g1p|                                                                                            ; 24 (24)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 17 (17)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|a_graycounter_777:rdptr_g1p                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;                   |alt_synch_pipe_cpl:rs_dgwp|                                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 7 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|alt_synch_pipe_cpl:rs_dgwp                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;                      |dffpipe_0f9:dffpipe12|                                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|alt_synch_pipe_cpl:rs_dgwp|dffpipe_0f9:dffpipe12                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                   |alt_synch_pipe_dpl:ws_dgrp|                                                                                             ; 22 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 6 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|alt_synch_pipe_dpl:ws_dgrp                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;                      |dffpipe_1f9:dffpipe15|                                                                                               ; 22 (22)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|alt_synch_pipe_dpl:ws_dgrp|dffpipe_1f9:dffpipe15                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                   |altsyncram_i271:fifo_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|altsyncram_i271:fifo_ram                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;                   |cmpr_o76:rdfull_eq_comp|                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|cmpr_o76:rdfull_eq_comp                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                   |cmpr_o76:wrfull_eq_comp|                                                                                                ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|cmpr_o76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                   |dffpipe_8d9:rdfull_reg|                                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;                   |dffpipe_ue9:rs_brp|                                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|dffpipe_ue9:rs_brp                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                   |dffpipe_ue9:rs_bwp|                                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|dffpipe_ue9:rs_bwp                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;          |iq_smpl_cnt:iq_smpl_cnt_inst4|                                                                                                   ; 129 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 64 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;             |lpm_cnt_inst:lpm_cnt_inst_inst0|                                                                                              ; 129 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 64 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0                                                                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;                |lpm_counter:LPM_COUNTER_component|                                                                                         ; 129 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (0)       ; 0 (0)             ; 64 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;                   |cntr_f5l:auto_generated|                                                                                                ; 129 (129)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 64 (64)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_f5l:auto_generated                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;          |smpl_cnt:smpl_cnt_inst3|                                                                                                         ; 201 (71)    ; 129 (65)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 7 (7)             ; 130 (65)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;             |lpm_cnt_inst:lpm_cnt_inst_inst0|                                                                                              ; 130 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 66 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |lpm_counter:LPM_COUNTER_component|                                                                                         ; 130 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (0)       ; 0 (0)             ; 66 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                   |cntr_f5l:auto_generated|                                                                                                ; 130 (130)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 66 (66)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_f5l:auto_generated                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg10|                                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg10                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;          |sync_reg:sync_reg11|                                                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg11                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;          |sync_reg:sync_reg1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg4|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg4                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg5|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg6|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg6                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg8|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg8                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;       |sync_reg:sync_reg0|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work             ;
;       |sync_reg:sync_reg1|                                                                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work             ;
;       |tx_path_top:tx_path_top_inst1|                                                                                                      ; 3419 (41)   ; 2698 (13)                 ; 0 (0)         ; 204864      ; 26   ; 0            ; 0       ; 0         ; 0    ; 0            ; 720 (28)     ; 955 (1)           ; 1744 (12)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;          |bus_sync_reg:bus_sync_reg0|                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|bus_sync_reg:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;          |bus_sync_reg:bus_sync_reg1|                                                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|bus_sync_reg:bus_sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;          |fifo2diq:diq2fifo_inst2|                                                                                                         ; 386 (19)    ; 239 (17)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (1)      ; 0 (0)             ; 246 (18)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;             |edge_delay:edge_delay_inst4|                                                                                                  ; 74 (74)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 37 (37)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|edge_delay:edge_delay_inst4                                                                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;             |txiq:inst1_txiq|                                                                                                              ; 193 (193)   ; 116 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 121 (121)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|txiq:inst1_txiq                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;             |txiq_ctrl:txiq_ctrl_inst3|                                                                                                    ; 100 (100)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 70 (70)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|txiq_ctrl:txiq_ctrl_inst3                                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;          |one_pct_fifo:inst0_one_pct_fifo|                                                                                                 ; 343 (43)    ; 226 (16)                  ; 0 (0)         ; 32832       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (26)     ; 78 (0)            ; 150 (16)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;             |fifo_inst:inst1_fifo_inst|                                                                                                    ; 127 (0)     ; 106 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 44 (0)            ; 63 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 127 (0)     ; 106 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 44 (0)            ; 63 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                   |dcfifo_pqo1:auto_generated|                                                                                             ; 127 (35)    ; 106 (27)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (9)       ; 44 (18)           ; 63 (7)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_gray2bin_ugb:rdptr_g_gray2bin|                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_gray2bin_ugb:rs_dgwp_gray2bin|                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_graycounter_pjc:wrptr_g1p|                                                                                         ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |a_graycounter_t57:rdptr_g1p|                                                                                         ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 15 (15)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |alt_synch_pipe_nol:rs_dgwp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|alt_synch_pipe_nol:rs_dgwp                                                                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_be9:dffpipe6|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|alt_synch_pipe_nol:rs_dgwp|dffpipe_be9:dffpipe6                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |alt_synch_pipe_ool:ws_dgrp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|alt_synch_pipe_ool:ws_dgrp                                                                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_ce9:dffpipe9|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|alt_synch_pipe_ool:ws_dgrp|dffpipe_ce9:dffpipe9                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |altsyncram_u271:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|altsyncram_u271:fifo_ram                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |cmpr_f66:rdempty_eq_comp|                                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |cmpr_f66:rdfull_eq_comp|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|cmpr_f66:rdfull_eq_comp                                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |cmpr_f66:wrempty_eq_comp|                                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|cmpr_f66:wrempty_eq_comp                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |cmpr_f66:wrfull_eq_comp|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |dffpipe_8d9:rdfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                                                                                               ; work             ;
;                      |dffpipe_gd9:rs_brp|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                      |dffpipe_gd9:rs_bwp|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                                                                                                   ; work             ;
;             |fifo_inst:inst2_fifo_inst|                                                                                                    ; 33 (0)      ; 29 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 16 (0)            ; 16 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 33 (0)      ; 29 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 16 (0)            ; 16 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                   |dcfifo_4no1:auto_generated|                                                                                             ; 33 (10)     ; 29 (9)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 16 (7)            ; 16 (3)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_graycounter_jjc:wrptr_g1p|                                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|a_graycounter_jjc:wrptr_g1p                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |a_graycounter_n57:rdptr_g1p|                                                                                         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|a_graycounter_n57:rdptr_g1p                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |alt_synch_pipe_lol:rs_dgwp|                                                                                          ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 1 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|alt_synch_pipe_lol:rs_dgwp                                                                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_9e9:dffpipe6|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|alt_synch_pipe_lol:rs_dgwp|dffpipe_9e9:dffpipe6                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |alt_synch_pipe_mol:ws_dgrp|                                                                                          ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|alt_synch_pipe_mol:ws_dgrp                                                                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_ae9:dffpipe9|                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|alt_synch_pipe_mol:ws_dgrp|dffpipe_ae9:dffpipe9                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |altsyncram_j271:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|altsyncram_j271:fifo_ram                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |cmpr_966:rdempty_eq_comp|                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|cmpr_966:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |cmpr_966:wrfull_eq_comp|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|cmpr_966:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                              ; work             ;
;             |pct_separate_fsm:inst0_pct_separate_fsm|                                                                                      ; 142 (142)   ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 17 (17)           ; 57 (57)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|pct_separate_fsm:inst0_pct_separate_fsm                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;             |sync_reg:sync_reg0|                                                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |packets2data_top:packets2data_top_inst1|                                                                                         ; 2538 (6)    ; 2112 (2)                  ; 0 (0)         ; 155648      ; 19   ; 0            ; 0       ; 0         ; 0    ; 0            ; 426 (4)      ; 819 (1)           ; 1293 (1)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;             |bit_unpack_64:bit_unpack_64_inst1|                                                                                            ; 650 (195)   ; 649 (194)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 350 (2)           ; 300 (194)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|bit_unpack_64:bit_unpack_64_inst1                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                |unpack_64_to_48:unpack_64_to_48_inst0|                                                                                     ; 311 (311)   ; 309 (309)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 206 (206)         ; 105 (105)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|bit_unpack_64:bit_unpack_64_inst1|unpack_64_to_48:unpack_64_to_48_inst0                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;                |unpack_64_to_64:unpack_64_to_64_inst2|                                                                                     ; 146 (146)   ; 146 (146)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 142 (142)         ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|bit_unpack_64:bit_unpack_64_inst1|unpack_64_to_64:unpack_64_to_64_inst2                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;             |fifo_inst:fifo_inst_isnt2|                                                                                                    ; 127 (0)     ; 107 (0)                   ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 45 (0)            ; 65 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2                                                                                                                                                                                                                                                                                                                                                                                                                           ; work             ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 127 (0)     ; 107 (0)                   ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 45 (0)            ; 65 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                   |dcfifo_gqo1:auto_generated|                                                                                             ; 127 (38)    ; 107 (27)                  ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (5)       ; 45 (21)           ; 65 (11)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |a_gray2bin_ugb:wrptr_g_gray2bin|                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |a_gray2bin_ugb:ws_dgrp_gray2bin|                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |a_graycounter_pjc:wrptr_g1p|                                                                                         ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 13 (13)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                                                                  ; work             ;
;                      |a_graycounter_s57:rdptr_g1p|                                                                                         ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 15 (15)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                                                                                                                                                                                                                                                  ; work             ;
;                      |alt_synch_pipe_6ol:rs_dgwp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_6ol:rs_dgwp                                                                                                                                                                                                                                                                                                                   ; work             ;
;                         |dffpipe_nd9:dffpipe9|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_6ol:rs_dgwp|dffpipe_nd9:dffpipe9                                                                                                                                                                                                                                                                                              ; work             ;
;                      |alt_synch_pipe_7ol:ws_dgrp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_7ol:ws_dgrp                                                                                                                                                                                                                                                                                                                   ; work             ;
;                         |dffpipe_od9:dffpipe12|                                                                                            ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_7ol:ws_dgrp|dffpipe_od9:dffpipe12                                                                                                                                                                                                                                                                                             ; work             ;
;                      |altsyncram_kl31:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24576       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram                                                                                                                                                                                                                                                                                                                     ; work             ;
;                      |cmpr_f66:rdempty_eq_comp|                                                                                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                     ; work             ;
;                      |cmpr_f66:wrfull_eq_comp|                                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |cntr_54e:cntr_b|                                                                                                     ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |dffpipe_8d9:wrfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                                                                                       ; work             ;
;                      |dffpipe_gd9:ws_brp|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_gd9:ws_brp                                                                                                                                                                                                                                                                                                                           ; work             ;
;                      |dffpipe_gd9:ws_bwp|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_gd9:ws_bwp                                                                                                                                                                                                                                                                                                                           ; work             ;
;             |packets2data:packets2data_inst0|                                                                                              ; 1759 (210)  ; 1354 (131)                ; 0 (0)         ; 131072      ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 405 (83)     ; 423 (25)          ; 931 (102)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                |fifo_inst:\gen_fifo:0:fifo_inst_isntx|                                                                                     ; 131 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 42 (0)            ; 70 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;                   |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                      ; 131 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 42 (0)            ; 70 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |dcfifo_gqo1:auto_generated|                                                                                          ; 131 (44)    ; 109 (28)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (11)      ; 42 (15)           ; 70 (11)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated                                                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_gray2bin_ugb:rdptr_g_gray2bin|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_gray2bin_ugb:rs_dgwp_gray2bin|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_graycounter_pjc:wrptr_g1p|                                                                                      ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 14 (14)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                      ; work             ;
;                         |a_graycounter_s57:rdptr_g1p|                                                                                      ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                                                                                                                                                                                                      ; work             ;
;                         |alt_synch_pipe_6ol:rs_dgwp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_6ol:rs_dgwp                                                                                                                                                                                                                                                                       ; work             ;
;                            |dffpipe_nd9:dffpipe9|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_6ol:rs_dgwp|dffpipe_nd9:dffpipe9                                                                                                                                                                                                                                                  ; work             ;
;                         |alt_synch_pipe_7ol:ws_dgrp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_7ol:ws_dgrp                                                                                                                                                                                                                                                                       ; work             ;
;                            |dffpipe_od9:dffpipe12|                                                                                         ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_7ol:ws_dgrp|dffpipe_od9:dffpipe12                                                                                                                                                                                                                                                 ; work             ;
;                         |altsyncram_kl31:fifo_ram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_f66:rdempty_eq_comp|                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_f66:wrempty_eq_comp|                                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_f66:wrempty_eq_comp                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_n76:rdfull_eq_comp|                                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_n76:rdfull_eq_comp                                                                                                                                                                                                                                                                          ; work             ;
;                         |cntr_54e:cntr_b|                                                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                                                                                  ; work             ;
;                         |dffpipe_8d9:rdfull_reg|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_gd9:rs_bwp|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                                               ; work             ;
;                         |dffpipe_oe9:rs_brp|                                                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                               ; work             ;
;                |fifo_inst:\gen_fifo:1:fifo_inst_isntx|                                                                                     ; 136 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 47 (0)            ; 64 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;                   |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                      ; 136 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 47 (0)            ; 64 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |dcfifo_gqo1:auto_generated|                                                                                          ; 136 (43)    ; 109 (28)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (13)      ; 47 (20)           ; 64 (9)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated                                                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_gray2bin_ugb:rdptr_g_gray2bin|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_gray2bin_ugb:rs_dgwp_gray2bin|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_graycounter_pjc:wrptr_g1p|                                                                                      ; 16 (16)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                      ; work             ;
;                         |a_graycounter_s57:rdptr_g1p|                                                                                      ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                                                                                                                                                                                                      ; work             ;
;                         |alt_synch_pipe_6ol:rs_dgwp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_6ol:rs_dgwp                                                                                                                                                                                                                                                                       ; work             ;
;                            |dffpipe_nd9:dffpipe9|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_6ol:rs_dgwp|dffpipe_nd9:dffpipe9                                                                                                                                                                                                                                                  ; work             ;
;                         |alt_synch_pipe_7ol:ws_dgrp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_7ol:ws_dgrp                                                                                                                                                                                                                                                                       ; work             ;
;                            |dffpipe_od9:dffpipe12|                                                                                         ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_7ol:ws_dgrp|dffpipe_od9:dffpipe12                                                                                                                                                                                                                                                 ; work             ;
;                         |altsyncram_kl31:fifo_ram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_f66:rdempty_eq_comp|                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_f66:wrempty_eq_comp|                                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_f66:wrempty_eq_comp                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_n76:rdfull_eq_comp|                                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_n76:rdfull_eq_comp                                                                                                                                                                                                                                                                          ; work             ;
;                         |cntr_54e:cntr_b|                                                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                                                                                  ; work             ;
;                         |dffpipe_8d9:rdfull_reg|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_gd9:rs_bwp|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                                               ; work             ;
;                         |dffpipe_oe9:rs_brp|                                                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                               ; work             ;
;                |fifo_inst:\gen_fifo:2:fifo_inst_isntx|                                                                                     ; 133 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 41 (0)            ; 71 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;                   |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                      ; 133 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 41 (0)            ; 71 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |dcfifo_gqo1:auto_generated|                                                                                          ; 133 (43)    ; 109 (28)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (8)       ; 41 (18)           ; 71 (16)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated                                                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_gray2bin_ugb:rdptr_g_gray2bin|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_gray2bin_ugb:rs_dgwp_gray2bin|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_graycounter_pjc:wrptr_g1p|                                                                                      ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 14 (14)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                      ; work             ;
;                         |a_graycounter_s57:rdptr_g1p|                                                                                      ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                                                                                                                                                                                                      ; work             ;
;                         |alt_synch_pipe_6ol:rs_dgwp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 9 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_6ol:rs_dgwp                                                                                                                                                                                                                                                                       ; work             ;
;                            |dffpipe_nd9:dffpipe9|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 9 (9)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_6ol:rs_dgwp|dffpipe_nd9:dffpipe9                                                                                                                                                                                                                                                  ; work             ;
;                         |alt_synch_pipe_7ol:ws_dgrp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_7ol:ws_dgrp                                                                                                                                                                                                                                                                       ; work             ;
;                            |dffpipe_od9:dffpipe12|                                                                                         ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_7ol:ws_dgrp|dffpipe_od9:dffpipe12                                                                                                                                                                                                                                                 ; work             ;
;                         |altsyncram_kl31:fifo_ram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_f66:rdempty_eq_comp|                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_f66:wrempty_eq_comp|                                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_f66:wrempty_eq_comp                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_n76:rdfull_eq_comp|                                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_n76:rdfull_eq_comp                                                                                                                                                                                                                                                                          ; work             ;
;                         |cntr_54e:cntr_b|                                                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                                                                                  ; work             ;
;                         |dffpipe_8d9:rdfull_reg|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_gd9:rs_bwp|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                                               ; work             ;
;                         |dffpipe_oe9:rs_brp|                                                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                               ; work             ;
;                |fifo_inst:\gen_fifo:3:fifo_inst_isntx|                                                                                     ; 135 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 46 (0)            ; 64 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;                   |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                      ; 135 (0)     ; 109 (0)                   ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 46 (0)            ; 64 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |dcfifo_gqo1:auto_generated|                                                                                          ; 135 (43)    ; 109 (28)                  ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (13)      ; 46 (19)           ; 64 (9)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated                                                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_gray2bin_ugb:rdptr_g_gray2bin|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_gray2bin_ugb:rs_dgwp_gray2bin|                                                                                  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                  ; work             ;
;                         |a_graycounter_pjc:wrptr_g1p|                                                                                      ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 12 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                      ; work             ;
;                         |a_graycounter_s57:rdptr_g1p|                                                                                      ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 13 (13)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|a_graycounter_s57:rdptr_g1p                                                                                                                                                                                                                                                                      ; work             ;
;                         |alt_synch_pipe_6ol:rs_dgwp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 7 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_6ol:rs_dgwp                                                                                                                                                                                                                                                                       ; work             ;
;                            |dffpipe_nd9:dffpipe9|                                                                                          ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_6ol:rs_dgwp|dffpipe_nd9:dffpipe9                                                                                                                                                                                                                                                  ; work             ;
;                         |alt_synch_pipe_7ol:ws_dgrp|                                                                                       ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 8 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_7ol:ws_dgrp                                                                                                                                                                                                                                                                       ; work             ;
;                            |dffpipe_od9:dffpipe12|                                                                                         ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|alt_synch_pipe_7ol:ws_dgrp|dffpipe_od9:dffpipe12                                                                                                                                                                                                                                                 ; work             ;
;                         |altsyncram_kl31:fifo_ram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_f66:rdempty_eq_comp|                                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_f66:wrempty_eq_comp|                                                                                         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_f66:wrempty_eq_comp                                                                                                                                                                                                                                                                         ; work             ;
;                         |cmpr_n76:rdfull_eq_comp|                                                                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cmpr_n76:rdfull_eq_comp                                                                                                                                                                                                                                                                          ; work             ;
;                         |cntr_54e:cntr_b|                                                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|cntr_54e:cntr_b                                                                                                                                                                                                                                                                                  ; work             ;
;                         |dffpipe_8d9:rdfull_reg|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_gd9:rs_bwp|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                                               ; work             ;
;                         |dffpipe_oe9:rs_brp|                                                                                               ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|dffpipe_oe9:rs_brp                                                                                                                                                                                                                                                                               ; work             ;
;                |p2d_rd:p2d_rd_inst3|                                                                                                       ; 597 (437)   ; 472 (384)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 125 (53)     ; 52 (52)           ; 420 (76)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                   |lpm_compare:\gen_lpm_compare:0:LPM_COMPARE_component|                                                                   ; 104 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 86 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:0:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                      |cmpr_qvi:auto_generated|                                                                                             ; 104 (104)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 86 (86)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:0:LPM_COMPARE_component|cmpr_qvi:auto_generated                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |lpm_compare:\gen_lpm_compare:1:LPM_COMPARE_component|                                                                   ; 104 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 86 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:1:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                      |cmpr_qvi:auto_generated|                                                                                             ; 104 (104)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 86 (86)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:1:LPM_COMPARE_component|cmpr_qvi:auto_generated                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |lpm_compare:\gen_lpm_compare:2:LPM_COMPARE_component|                                                                   ; 104 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 86 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:2:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                      |cmpr_qvi:auto_generated|                                                                                             ; 104 (104)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 86 (86)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:2:LPM_COMPARE_component|cmpr_qvi:auto_generated                                                                                                                                                                                                                                                                                                                    ; work             ;
;                   |lpm_compare:\gen_lpm_compare:3:LPM_COMPARE_component|                                                                   ; 104 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 86 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:3:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                      |cmpr_qvi:auto_generated|                                                                                             ; 104 (104)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 86 (86)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|lpm_compare:\gen_lpm_compare:3:LPM_COMPARE_component|cmpr_qvi:auto_generated                                                                                                                                                                                                                                                                                                                    ; work             ;
;                |p2d_wr_fsm:p2d_wr_fsm_inst0|                                                                                               ; 422 (343)   ; 315 (293)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (50)     ; 170 (170)         ; 145 (98)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0                                                                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                   |lpm_compare:LPM_COMPARE_component|                                                                                      ; 104 (0)     ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (0)       ; 0 (0)             ; 47 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|lpm_compare:LPM_COMPARE_component                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                      |cmpr_ili:auto_generated|                                                                                             ; 104 (104)   ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 47 (47)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|lpm_compare:LPM_COMPARE_component|cmpr_ili:auto_generated                                                                                                                                                                                                                                                                                                                               ; work             ;
;          |sync_fifo_rw:sync_fifo_rw_inst|                                                                                                  ; 101 (1)     ; 90 (1)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 47 (0)            ; 43 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; work             ;
;             |fifo_inst:fifo|                                                                                                               ; 101 (0)     ; 89 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 47 (0)            ; 43 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 101 (0)     ; 89 (0)                    ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 47 (0)            ; 43 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;                   |dcfifo_nno1:auto_generated|                                                                                             ; 101 (28)    ; 89 (27)                   ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (1)       ; 47 (21)           ; 43 (7)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                      |a_graycounter_pjc:wrptr_g1p|                                                                                         ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_graycounter_t57:rdptr_g1p|                                                                                         ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 15 (15)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |alt_synch_pipe_4ol:rs_dgwp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|alt_synch_pipe_4ol:rs_dgwp                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                         |dffpipe_ld9:dffpipe6|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|alt_synch_pipe_4ol:rs_dgwp|dffpipe_ld9:dffpipe6                                                                                                                                                                                                                                                                                                                  ; work             ;
;                      |alt_synch_pipe_5ol:ws_dgrp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|alt_synch_pipe_5ol:ws_dgrp                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                         |dffpipe_md9:dffpipe9|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|alt_synch_pipe_5ol:ws_dgrp|dffpipe_md9:dffpipe9                                                                                                                                                                                                                                                                                                                  ; work             ;
;                      |altsyncram_sv61:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|altsyncram_sv61:fifo_ram                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                      |cmpr_f66:rdempty_eq_comp|                                                                                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                         ; work             ;
;                      |cmpr_f66:wrfull_eq_comp|                                                                                             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg1|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg3|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg3                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg4|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg4                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg5|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg5                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg7|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg7                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;          |sync_reg:sync_reg8|                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg8                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;       |txiqmux:txiqmux_inst3|                                                                                                              ; 169 (81)    ; 166 (78)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 64 (1)            ; 103 (78)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;          |sync_reg:sync_reg0|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;          |sync_reg:sync_reg1|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;          |test_data_dd:test_data_dd_inst1|                                                                                                 ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|test_data_dd:test_data_dd_inst1                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;          |txiq_tst_ptrn:tst_ptrn_inst0|                                                                                                    ; 73 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 59 (0)            ; 14 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|txiq_tst_ptrn:tst_ptrn_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; work             ;
;             |bus_synch:bus_sync_reg0|                                                                                                      ; 37 (37)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (30)           ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|txiq_tst_ptrn:tst_ptrn_inst0|bus_synch:bus_sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;             |bus_synch:bus_sync_reg1|                                                                                                      ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 29 (29)           ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|txiq_tst_ptrn:tst_ptrn_inst0|bus_synch:bus_sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;       |wfm_player_top:wfm_player_top_inst2|                                                                                                ; 7303 (10)   ; 4143 (10)                 ; 0 (0)         ; 83616       ; 19   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3160 (0)     ; 853 (7)           ; 3290 (1)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;          |DDR2_ctrl_top:DDR2_ctrl_top_inst|                                                                                                ; 6653 (42)   ; 3725 (0)                  ; 0 (0)         ; 34464       ; 13   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2927 (39)    ; 714 (0)           ; 3012 (4)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;             |DDR2_arb:DDR2_arb_inst|                                                                                                       ; 81 (81)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 34 (34)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|DDR2_arb:DDR2_arb_inst                                                                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;             |ddr2:ddr2_inst|                                                                                                               ; 5278 (0)    ; 2737 (0)                  ; 0 (0)         ; 11104       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2540 (0)     ; 580 (0)           ; 2158 (0)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |ddr2_controller_phy:ddr2_controller_phy_inst|                                                                              ; 5278 (0)    ; 2737 (0)                  ; 0 (0)         ; 11104       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2540 (0)     ; 580 (0)           ; 2158 (0)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst                                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;                   |ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|                                                 ; 3481 (0)    ; 1753 (0)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1720 (0)     ; 364 (0)           ; 1397 (0)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst                                                                                                                                                                                                                                                                                                                   ; work             ;
;                      |alt_mem_ddrx_controller_st_top:controller_inst|                                                                      ; 3466 (0)    ; 1750 (0)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1708 (0)     ; 364 (0)           ; 1394 (0)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst                                                                                                                                                                                                                                                                    ; work             ;
;                         |alt_mem_ddrx_controller:controller_inst|                                                                          ; 3466 (1)    ; 1750 (1)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1708 (0)     ; 364 (1)           ; 1394 (0)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst                                                                                                                                                                                                                            ; work             ;
;                            |alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|                                                                 ; 49 (6)      ; 37 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (6)        ; 0 (0)             ; 40 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst                                                                                                                                                                              ; work             ;
;                               |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst|                               ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 22 (22)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                                 ; work             ;
;                               |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst|                               ; 19 (19)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 18 (18)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                                 ; work             ;
;                            |alt_mem_ddrx_arbiter:arbiter_inst|                                                                             ; 204 (204)   ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 122 (122)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst                                                                                                                                                                                          ; work             ;
;                            |alt_mem_ddrx_burst_gen:burst_gen_inst|                                                                         ; 86 (86)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 5 (5)             ; 65 (65)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst                                                                                                                                                                                      ; work             ;
;                            |alt_mem_ddrx_cmd_gen:cmd_gen_inst|                                                                             ; 237 (237)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)    ; 24 (24)           ; 71 (71)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst                                                                                                                                                                                          ; work             ;
;                            |alt_mem_ddrx_input_if:input_if_inst|                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_input_if:input_if_inst                                                                                                                                                                                        ; work             ;
;                            |alt_mem_ddrx_rank_timer:rank_timer_inst|                                                                       ; 203 (203)   ; 113 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 58 (58)           ; 57 (57)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst                                                                                                                                                                                    ; work             ;
;                            |alt_mem_ddrx_rdata_path:rdata_path_inst|                                                                       ; 489 (89)    ; 256 (34)                  ; 0 (0)         ; 8384        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 233 (55)     ; 5 (0)             ; 251 (34)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst                                                                                                                                                                                    ; work             ;
;                               |alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst                                                                                                                  ; work             ;
;                                  |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component                                                                                  ; work             ;
;                                     |altsyncram_7pl1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component|altsyncram_7pl1:auto_generated                                                   ; work             ;
;                               |alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|                                           ; 35 (2)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (2)       ; 0 (0)             ; 23 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                                                   ; work             ;
;                                  |scfifo:gen_fifo_instance.scfifo_component|                                                               ; 33 (0)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 23 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component                                                                         ; work             ;
;                                     |scfifo_j941:auto_generated|                                                                           ; 33 (0)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 23 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated                                              ; work             ;
;                                        |a_dpfifo_sk31:dpfifo|                                                                              ; 33 (22)     ; 23 (12)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo                         ; work             ;
;                                           |altsyncram_9ah1:FIFOram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_9ah1:FIFOram ; work             ;
;                                           |cntr_bo7:usedw_counter|                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_bo7:usedw_counter  ; work             ;
;                                           |cntr_unb:rd_ptr_msb|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_unb:rd_ptr_msb     ; work             ;
;                                           |cntr_vnb:wr_ptr|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_vnb:wr_ptr         ; work             ;
;                               |alt_mem_ddrx_fifo:pending_rd_fifo|                                                                          ; 34 (1)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (1)       ; 1 (0)             ; 22 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo                                                                                                                                                  ; work             ;
;                                  |scfifo:gen_fifo_instance.scfifo_component|                                                               ; 33 (0)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 1 (0)             ; 22 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component                                                                                                        ; work             ;
;                                     |scfifo_p941:auto_generated|                                                                           ; 33 (0)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 1 (0)             ; 22 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated                                                                             ; work             ;
;                                        |a_dpfifo_2l31:dpfifo|                                                                              ; 33 (22)     ; 23 (12)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 22 (11)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo                                                        ; work             ;
;                                           |altsyncram_lah1:FIFOram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|altsyncram_lah1:FIFOram                                ; work             ;
;                                           |cntr_bo7:usedw_counter|                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|cntr_bo7:usedw_counter                                 ; work             ;
;                                           |cntr_unb:rd_ptr_msb|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|cntr_unb:rd_ptr_msb                                    ; work             ;
;                                           |cntr_vnb:wr_ptr|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|cntr_vnb:wr_ptr                                        ; work             ;
;                               |alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|                                          ; 189 (189)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 4 (4)             ; 92 (92)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst                                                                                                                  ; work             ;
;                               |alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|                                                ; 142 (142)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 80 (80)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst                                                                                                                        ; work             ;
;                            |alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|                                                                 ; 570 (570)   ; 453 (453)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (110)    ; 190 (190)         ; 270 (270)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst                                                                                                                                                                              ; work             ;
;                            |alt_mem_ddrx_sideband:sideband_inst|                                                                           ; 86 (86)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 36 (36)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst                                                                                                                                                                                        ; work             ;
;                            |alt_mem_ddrx_tbp:tbp_inst|                                                                                     ; 939 (939)   ; 403 (403)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 530 (530)    ; 60 (60)           ; 349 (349)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst                                                                                                                                                                                                  ; work             ;
;                            |alt_mem_ddrx_wdata_path:wdata_path_inst|                                                                       ; 735 (3)     ; 284 (3)                   ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 448 (0)      ; 21 (0)            ; 266 (3)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst                                                                                                                                                                                    ; work             ;
;                               |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                           ; work             ;
;                                  |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                           ; work             ;
;                                     |altsyncram_lil1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated            ; work             ;
;                               |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; work             ;
;                                  |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                         ; work             ;
;                                     |altsyncram_vll1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated          ; work             ;
;                               |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                         ; work             ;
;                                  |altsyncram:altsyncram_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                         ; work             ;
;                                     |altsyncram_vll1:auto_generated|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated          ; work             ;
;                               |alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|                                                     ; 37 (37)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst                                                                                                                             ; work             ;
;                               |alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|                                                     ; 561 (504)   ; 205 (173)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 356 (331)    ; 18 (15)           ; 187 (158)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst                                                                                                                             ; work             ;
;                                  |alt_mem_ddrx_list:burstcount_list|                                                                       ; 57 (57)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 3 (3)             ; 29 (29)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list                                                                                           ; work             ;
;                               |alt_mem_ddrx_list:wdatap_list_allocated_id_inst|                                                            ; 72 (72)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 3 (3)             ; 34 (34)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst                                                                                                                                    ; work             ;
;                               |alt_mem_ddrx_list:wdatap_list_freeid_inst|                                                                  ; 62 (62)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 34 (34)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst                                                                                                                                          ; work             ;
;                      |alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|                                                                   ; 15 (15)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst                                                                                                                                                                                                                                                                 ; work             ;
;                   |ddr2_phy:ddr2_phy_inst|                                                                                                 ; 1813 (0)    ; 984 (0)                   ; 0 (0)         ; 544         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 820 (0)      ; 216 (0)           ; 777 (0)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                      |ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|                                                                      ; 1813 (0)    ; 984 (0)                   ; 0 (0)         ; 544         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 820 (0)      ; 216 (0)           ; 777 (0)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst                                                                                                                                                                                                                                                                                                                    ; work             ;
;                         |ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|                                                              ; 93 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 22 (0)            ; 45 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc                                                                                                                                                                                                                                                                ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|                                                                  ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct                                                                                                                                                                                                                   ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                    ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                        ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct                                                                                                                                                                                                                   ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                    ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                        ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct                                                                                                                                                                                                                   ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                    ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                        ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|                                                                   ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct                                                                                                                                                                                                                        ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                         ; work             ;
;                                  |ddio_out_akd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                             ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct                                                                                                                                                                                                                        ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                         ; work             ;
;                                  |ddio_out_akd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                             ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct                                                                                                                                                                                                                        ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                         ; work             ;
;                                  |ddio_out_akd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                             ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:cas_n_struct|                                                                          ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct                                                                                                                                                                                                                           ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                            ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct                                                                                                                                                                                                                      ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                       ; work             ;
;                                  |ddio_out_akd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                           ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|                                                                   ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct                                                                                                                                                                                                                    ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                     ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                         ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct                                                                                                                                                                                                              ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                               ; work             ;
;                                  |ddio_out_akd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                   ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:ras_n_struct|                                                                          ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct                                                                                                                                                                                                                           ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                            ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                ; work             ;
;                            |ddr2_phy_alt_mem_phy_ac:we_n_struct|                                                                           ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct                                                                                                                                                                                                                            ; work             ;
;                               |altddio_out:full_rate.addr_pin|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                             ; work             ;
;                                  |ddio_out_nhd:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                 ; work             ;
;                         |ddr2_phy_alt_mem_phy_clk_reset:clk|                                                                               ; 61 (33)     ; 49 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (2)       ; 22 (15)           ; 27 (16)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk                                                                                                                                                                                                                                                                                 ; work             ;
;                            |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n                                                                                                                                                                                                                                      ; work             ;
;                               |ddio_bidir_ref:auto_generated|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|ddio_bidir_ref:auto_generated                                                                                                                                                                                                        ; work             ;
;                            |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|                                                                    ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p                                                                                                                                                                                                                                      ; work             ;
;                               |ddio_bidir_n5h:auto_generated|                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated                                                                                                                                                                                                        ; work             ;
;                            |ddr2_phy_alt_mem_phy_pll:pll|                                                                                  ; 19 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 2 (0)             ; 7 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll                                                                                                                                                                                                                                                    ; work             ;
;                               |altpll:altpll_component|                                                                                    ; 19 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 2 (0)             ; 7 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component                                                                                                                                                                                                                            ; work             ;
;                                  |altpll_5ik3:auto_generated|                                                                              ; 19 (11)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (7)       ; 2 (2)             ; 7 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated                                                                                                                                                                                                 ; work             ;
;                                     |altpll_dyn_phase_le_4ho:altpll_dyn_phase_le2|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|altpll_dyn_phase_le_4ho:altpll_dyn_phase_le2                                                                                                                                                    ; work             ;
;                                     |altpll_dyn_phase_le_5ho:altpll_dyn_phase_le4|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|altpll_dyn_phase_le_5ho:altpll_dyn_phase_le4                                                                                                                                                    ; work             ;
;                                     |altpll_dyn_phase_le_6ho:altpll_dyn_phase_le5|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|altpll_dyn_phase_le_6ho:altpll_dyn_phase_le5                                                                                                                                                    ; work             ;
;                                     |cntr_22e:phasestep_counter|                                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|cntr_22e:phasestep_counter                                                                                                                                                                      ; work             ;
;                                     |cntr_8ge:pll_internal_phasestep|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|cntr_8ge:pll_internal_phasestep                                                                                                                                                                 ; work             ;
;                            |ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x                                                                                                                                                                                                                                  ; work             ;
;                            |ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe                                                                                                                                                                                                                                ; work             ;
;                            |ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe                                                                                                                                                                                                                          ; work             ;
;                            |ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|                                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe                                                                                                                                                                                                                                 ; work             ;
;                         |ddr2_phy_alt_mem_phy_dp_io:dpio|                                                                                  ; 112 (64)    ; 112 (64)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 111 (63)          ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio                                                                                                                                                                                                                                                                                    ; work             ;
;                            |altddio_in:dqs_group[0].dq[0].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[0].dq[1].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[0].dq[2].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[0].dq[3].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[0].dq[4].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[0].dq[5].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[0].dq[6].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[0].dq[7].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[1].dq[0].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[1].dq[1].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[1].dq[2].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[1].dq[3].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[1].dq[4].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[1].dq[5].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[1].dq[6].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                            |altddio_in:dqs_group[1].dq[7].dqi|                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi                                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_in_9gd:auto_generated|                                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                       ; work             ;
;                         |ddr2_phy_alt_mem_phy_mimic:mmc|                                                                                   ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 21 (21)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_mimic:mmc                                                                                                                                                                                                                                                                                     ; work             ;
;                         |ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|                                                                        ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe                                                                                                                                                                                                                                                                          ; work             ;
;                            |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component                                                                                                                                                                                                                                          ; work             ;
;                               |altsyncram_boi1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_boi1:auto_generated                                                                                                                                                                                                           ; work             ;
;                         |ddr2_phy_alt_mem_phy_read_dp:rdp|                                                                                 ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp                                                                                                                                                                                                                                                                                   ; work             ;
;                            |altsyncram:full_rate_ram_gen.altsyncram_component|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component                                                                                                                                                                                                                                 ; work             ;
;                               |altsyncram_reh1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|                                                                     ; 1453 (0)    ; 674 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 770 (0)      ; 52 (0)            ; 631 (0)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper                                                                                                                                                                                                                                                                       ; work             ;
;                            |ddr2_phy_alt_mem_phy_seq:seq_inst|                                                                             ; 1453 (39)   ; 674 (34)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 770 (7)      ; 52 (4)            ; 631 (26)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst                                                                                                                                                                                                                                     ; work             ;
;                               |ddr2_phy_alt_mem_phy_admin:admin|                                                                           ; 298 (298)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 208 (208)    ; 1 (1)             ; 89 (89)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin                                                                                                                                                                                                    ; work             ;
;                               |ddr2_phy_alt_mem_phy_ctrl:ctrl|                                                                             ; 239 (239)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 11 (11)           ; 142 (142)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl                                                                                                                                                                                                      ; work             ;
;                               |ddr2_phy_alt_mem_phy_dgrb:dgrb|                                                                             ; 786 (786)   ; 365 (365)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 416 (416)    ; 29 (29)           ; 341 (341)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb                                                                                                                                                                                                      ; work             ;
;                               |ddr2_phy_alt_mem_phy_dgwb:dgwb|                                                                             ; 111 (111)   ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 7 (7)             ; 51 (51)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb                                                                                                                                                                                                      ; work             ;
;                         |ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|                                                           ; 43 (43)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 37 (37)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp                                                                                                                                                                                                                                                             ; work             ;
;             |ddr2_traffic_gen:traffic_gen_inst|                                                                                            ; 1019 (0)    ; 754 (0)                   ; 0 (0)         ; 1856        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (0)      ; 57 (0)            ; 698 (0)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst                                                                                                                                                                                                                                                                                                                                                                                                                    ; ddr2_traffic_gen ;
;                |ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|                                                            ; 1019 (0)    ; 754 (0)                   ; 0 (0)         ; 1856        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (0)      ; 57 (0)            ; 698 (0)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0                                                                                                                                                                                                                                                                                                                                                     ; ddr2_traffic_gen ;
;                   |driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|                                                               ; 1019 (45)   ; 754 (32)                  ; 0 (0)         ; 1856        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 264 (13)     ; 57 (0)            ; 698 (32)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0                                                                                                                                                                                                                                                                                            ; ddr2_traffic_gen ;
;                      |addr_gen:addr_gen_inst|                                                                                              ; 234 (56)    ; 145 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (56)      ; 0 (0)             ; 145 (0)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst                                                                                                                                                                                                                                                                     ; ddr2_traffic_gen ;
;                         |rand_addr_gen:rand_addr_gen_inst|                                                                                 ; 28 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 27 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst                                                                                                                                                                                                                                    ; ddr2_traffic_gen ;
;                            |lfsr:rand_addr_high|                                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst|lfsr:rand_addr_high                                                                                                                                                                                                                ; ddr2_traffic_gen ;
;                            |lfsr:rand_addr_low|                                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst|lfsr:rand_addr_low                                                                                                                                                                                                                 ; ddr2_traffic_gen ;
;                            |rand_burstcount_gen:rand_burstcount|                                                                           ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst|rand_burstcount_gen:rand_burstcount                                                                                                                                                                                                ; ddr2_traffic_gen ;
;                               |rand_num_gen:power_of_two_false.rand_burstcount|                                                            ; 6 (2)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount                                                                                                                                                ; ddr2_traffic_gen ;
;                                  |lfsr:random_gen.lfsr_inst|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount|lfsr:random_gen.lfsr_inst                                                                                                                      ; ddr2_traffic_gen ;
;                         |rand_seq_addr_gen:rand_seq_addr_gen_inst|                                                                         ; 119 (74)    ; 88 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (25)      ; 0 (0)             ; 88 (49)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst                                                                                                                                                                                                                            ; ddr2_traffic_gen ;
;                            |lfsr:rand_addr_high|                                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|lfsr:rand_addr_high                                                                                                                                                                                                        ; ddr2_traffic_gen ;
;                            |lfsr:rand_addr_low|                                                                                            ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|lfsr:rand_addr_low                                                                                                                                                                                                         ; ddr2_traffic_gen ;
;                            |rand_burstcount_gen:rand_burstcount|                                                                           ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount                                                                                                                                                                                        ; ddr2_traffic_gen ;
;                               |rand_num_gen:power_of_two_false.rand_burstcount|                                                            ; 6 (2)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount                                                                                                                                        ; ddr2_traffic_gen ;
;                                  |lfsr:random_gen.lfsr_inst|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount|lfsr:random_gen.lfsr_inst                                                                                                              ; ddr2_traffic_gen ;
;                            |rand_num_gen:rand_seq_prob|                                                                                    ; 17 (7)      ; 12 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (2)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_num_gen:rand_seq_prob                                                                                                                                                                                                 ; ddr2_traffic_gen ;
;                               |lfsr:random_gen.lfsr_inst|                                                                                  ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_num_gen:rand_seq_prob|lfsr:random_gen.lfsr_inst                                                                                                                                                                       ; ddr2_traffic_gen ;
;                         |seq_addr_gen:seq_addr_gen_inst|                                                                                   ; 30 (23)     ; 29 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 29 (23)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|seq_addr_gen:seq_addr_gen_inst                                                                                                                                                                                                                                      ; ddr2_traffic_gen ;
;                            |rand_burstcount_gen:rand_burstcount|                                                                           ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|seq_addr_gen:seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount                                                                                                                                                                                                  ; ddr2_traffic_gen ;
;                               |rand_num_gen:power_of_two_false.rand_burstcount|                                                            ; 7 (3)       ; 6 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|seq_addr_gen:seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount                                                                                                                                                  ; ddr2_traffic_gen ;
;                                  |lfsr:random_gen.lfsr_inst|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|seq_addr_gen:seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount|lfsr:random_gen.lfsr_inst                                                                                                                        ; ddr2_traffic_gen ;
;                         |template_addr_gen:template_addr_gen_inst|                                                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|template_addr_gen:template_addr_gen_inst                                                                                                                                                                                                                            ; ddr2_traffic_gen ;
;                      |avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|                                            ; 269 (152)   ; 222 (143)                 ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (9)       ; 0 (0)             ; 223 (144)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst                                                                                                                                                                                                                   ; ddr2_traffic_gen ;
;                         |scfifo_wrapper:avalon_traffic_fifo|                                                                               ; 117 (90)    ; 79 (62)                   ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (28)      ; 0 (0)             ; 80 (62)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo                                                                                                                                                                                ; ddr2_traffic_gen ;
;                            |scfifo:scfifo_inst|                                                                                            ; 27 (0)      ; 17 (0)                    ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 18 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst                                                                                                                                                             ; work             ;
;                               |scfifo_4m41:auto_generated|                                                                                 ; 27 (3)      ; 17 (1)                    ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (2)        ; 0 (0)             ; 18 (1)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated                                                                                                                                  ; work             ;
;                                  |a_dpfifo_2g11:dpfifo|                                                                                    ; 24 (16)     ; 16 (8)                    ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 17 (9)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo                                                                                                             ; work             ;
;                                     |altsyncram_vmb1:FIFOram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram                                                                                     ; work             ;
;                                     |cntr_ao7:usedw_counter|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|cntr_ao7:usedw_counter                                                                                      ; work             ;
;                                     |cntr_tnb:rd_ptr_msb|                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|cntr_tnb:rd_ptr_msb                                                                                         ; work             ;
;                                     |cntr_unb:wr_ptr|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|cntr_unb:wr_ptr                                                                                             ; work             ;
;                      |driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|                                                ; 224 (101)   ; 120 (72)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (28)     ; 0 (0)             ; 122 (73)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst                                                                                                                                                                                                                       ; ddr2_traffic_gen ;
;                         |block_rw_stage_avl_use_be_avl_use_burstbegin:block_rw_stage_inst|                                                 ; 37 (37)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 16 (16)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|block_rw_stage_avl_use_be_avl_use_burstbegin:block_rw_stage_inst                                                                                                                                                      ; ddr2_traffic_gen ;
;                         |single_rw_stage_avl_use_be_avl_use_burstbegin:single_rw_stage_inst|                                               ; 34 (34)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 14 (14)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|single_rw_stage_avl_use_be_avl_use_burstbegin:single_rw_stage_inst                                                                                                                                                    ; ddr2_traffic_gen ;
;                         |template_stage:template_stage_inst|                                                                               ; 52 (52)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 19 (19)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|template_stage:template_stage_inst                                                                                                                                                                                    ; ddr2_traffic_gen ;
;                      |lfsr_wrapper:data_gen_inst|                                                                                          ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|lfsr_wrapper:data_gen_inst                                                                                                                                                                                                                                                                 ; ddr2_traffic_gen ;
;                         |lfsr:lfsr_gen[0].lfsr_inst|                                                                                       ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|lfsr_wrapper:data_gen_inst|lfsr:lfsr_gen[0].lfsr_inst                                                                                                                                                                                                                                      ; ddr2_traffic_gen ;
;                      |read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|                                                        ; 159 (99)    ; 151 (99)                  ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 51 (50)           ; 100 (49)         ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst                                                                                                                                                                                                                               ; ddr2_traffic_gen ;
;                         |scfifo_wrapper:written_data_fifo|                                                                                 ; 60 (34)     ; 52 (34)                   ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (1)             ; 51 (33)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo                                                                                                                                                                                              ; ddr2_traffic_gen ;
;                            |scfifo:scfifo_inst|                                                                                            ; 26 (0)      ; 18 (0)                    ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 18 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst                                                                                                                                                                           ; work             ;
;                               |scfifo_vr41:auto_generated|                                                                                 ; 26 (5)      ; 18 (1)                    ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 18 (1)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated                                                                                                                                                ; work             ;
;                                  |a_dpfifo_gk11:dpfifo|                                                                                    ; 21 (0)      ; 17 (0)                    ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 17 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo                                                                                                                           ; work             ;
;                                     |a_fefifo_1cf:fifo_state|                                                                              ; 11 (6)      ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|a_fefifo_1cf:fifo_state                                                                                                   ; work             ;
;                                        |cntr_co7:count_usedw|                                                                              ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|a_fefifo_1cf:fifo_state|cntr_co7:count_usedw                                                                              ; work             ;
;                                     |altsyncram_8km1:FIFOram|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|altsyncram_8km1:FIFOram                                                                                                   ; work             ;
;                                     |cntr_0ob:rd_ptr_count|                                                                                ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|cntr_0ob:rd_ptr_count                                                                                                     ; work             ;
;                                     |cntr_0ob:wr_ptr|                                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|cntr_0ob:wr_ptr                                                                                                           ; work             ;
;                      |reset_sync:ureset_driver_clk|                                                                                        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk                                                                                                                                                                                                                                                               ; ddr2_traffic_gen ;
;                      |scfifo_wrapper:addr_burstcount_fifo|                                                                                 ; 48 (27)     ; 42 (26)                   ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 0 (0)             ; 42 (26)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo                                                                                                                                                                                                                                                        ; ddr2_traffic_gen ;
;                         |scfifo:scfifo_inst|                                                                                               ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst                                                                                                                                                                                                                                     ; work             ;
;                            |scfifo_5m41:auto_generated|                                                                                    ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated                                                                                                                                                                                                          ; work             ;
;                               |a_dpfifo_3g11:dpfifo|                                                                                       ; 21 (13)     ; 16 (8)                    ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (8)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo                                                                                                                                                                                     ; work             ;
;                                  |altsyncram_1nb1:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|altsyncram_1nb1:FIFOram                                                                                                                                                             ; work             ;
;                                  |cntr_ao7:usedw_counter|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|cntr_ao7:usedw_counter                                                                                                                                                              ; work             ;
;                                  |cntr_tnb:rd_ptr_msb|                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                                                 ; work             ;
;                                  |cntr_unb:wr_ptr|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|cntr_unb:wr_ptr                                                                                                                                                                     ; work             ;
;             |fifo_inst:rcmdfifo|                                                                                                           ; 104 (0)     ; 89 (0)                    ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 48 (0)            ; 42 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 104 (0)     ; 89 (0)                    ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 48 (0)            ; 42 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                   |dcfifo_lko1:auto_generated|                                                                                             ; 104 (31)    ; 89 (27)                   ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (2)       ; 48 (21)           ; 42 (5)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_graycounter_pjc:wrptr_g1p|                                                                                         ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 13 (13)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |a_graycounter_t57:rdptr_g1p|                                                                                         ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |alt_synch_pipe_aol:rs_dgwp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|alt_synch_pipe_aol:rs_dgwp                                                                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_rd9:dffpipe6|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|alt_synch_pipe_aol:rs_dgwp|dffpipe_rd9:dffpipe6                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |alt_synch_pipe_bol:ws_dgrp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 5 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|alt_synch_pipe_bol:ws_dgrp                                                                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_sd9:dffpipe9|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|alt_synch_pipe_bol:ws_dgrp|dffpipe_sd9:dffpipe9                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |altsyncram_fo41:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6656        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|altsyncram_fo41:fifo_ram                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |cmpr_f66:rdempty_eq_comp|                                                                                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |cmpr_f66:wrfull_eq_comp|                                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                              ; work             ;
;             |fifo_inst:wcmdfifo|                                                                                                           ; 136 (0)     ; 113 (0)                   ; 0 (0)         ; 14848       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 29 (0)            ; 84 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 136 (0)     ; 113 (0)                   ; 0 (0)         ; 14848       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 29 (0)            ; 84 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                   |dcfifo_vko1:auto_generated|                                                                                             ; 136 (44)    ; 113 (33)                  ; 0 (0)         ; 14848       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (5)       ; 29 (13)           ; 84 (17)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_gray2bin_ugb:rdptr_g_gray2bin|                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|a_gray2bin_ugb:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_gray2bin_ugb:rs_dgwp_gray2bin|                                                                                     ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|a_gray2bin_ugb:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_gray2bin_ugb:wrptr_g_gray2bin|                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|a_gray2bin_ugb:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_gray2bin_ugb:ws_dgrp_gray2bin|                                                                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|a_gray2bin_ugb:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |a_graycounter_pjc:wrptr_g1p|                                                                                         ; 18 (18)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 12 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|a_graycounter_pjc:wrptr_g1p                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |a_graycounter_t57:rdptr_g1p|                                                                                         ; 19 (19)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 12 (12)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|a_graycounter_t57:rdptr_g1p                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |alt_synch_pipe_8ol:rs_dgwp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 6 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|alt_synch_pipe_8ol:rs_dgwp                                                                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_pd9:dffpipe6|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|alt_synch_pipe_8ol:rs_dgwp|dffpipe_pd9:dffpipe6                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |alt_synch_pipe_9ol:ws_dgrp|                                                                                          ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 17 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|alt_synch_pipe_9ol:ws_dgrp                                                                                                                                                                                                                                                                                                                           ; work             ;
;                         |dffpipe_qd9:dffpipe9|                                                                                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 17 (17)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|alt_synch_pipe_9ol:ws_dgrp|dffpipe_qd9:dffpipe9                                                                                                                                                                                                                                                                                                      ; work             ;
;                      |altsyncram_po41:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 14848       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|altsyncram_po41:fifo_ram                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |cmpr_f66:rdempty_eq_comp|                                                                                            ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|cmpr_f66:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |cmpr_f66:rdfull_eq_comp|                                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|cmpr_f66:rdfull_eq_comp                                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |cmpr_f66:wrfull_eq_comp|                                                                                             ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|cmpr_f66:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |dffpipe_8d9:rdfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|dffpipe_8d9:rdfull_reg                                                                                                                                                                                                                                                                                                                               ; work             ;
;                      |dffpipe_8d9:wrfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                                                                                               ; work             ;
;                      |dffpipe_gd9:rs_brp|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|dffpipe_gd9:rs_brp                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                      |dffpipe_gd9:rs_bwp|                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|dffpipe_gd9:rs_bwp                                                                                                                                                                                                                                                                                                                                   ; work             ;
;          |decompress:dcmpr|                                                                                                                ; 429 (287)   ; 231 (112)                 ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (175)    ; 54 (2)            ; 177 (110)        ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; work             ;
;             |fifo_inst:fifo|                                                                                                               ; 142 (0)     ; 119 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 52 (0)            ; 67 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                |dcfifo_mixed_widths:dcfifo_mixed_widths_component|                                                                         ; 142 (0)     ; 119 (0)                   ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 52 (0)            ; 67 (0)           ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                                                                                                                                                                                                                                                                                                                                                     ; work             ;
;                   |dcfifo_ioo1:auto_generated|                                                                                             ; 142 (38)    ; 119 (30)                  ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (2)       ; 52 (23)           ; 67 (10)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated                                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |a_gray2bin_6ib:wrptr_g_gray2bin|                                                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|a_gray2bin_6ib:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |a_gray2bin_6ib:ws_dgrp_gray2bin|                                                                                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|a_gray2bin_6ib:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |a_graycounter_1lc:wrptr_g1p|                                                                                         ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 15 (15)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|a_graycounter_1lc:wrptr_g1p                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |a_graycounter_477:rdptr_g1p|                                                                                         ; 24 (24)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 14 (14)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|a_graycounter_477:rdptr_g1p                                                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |alt_synch_pipe_gpl:rs_dgwp|                                                                                          ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (0)            ; 7 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|alt_synch_pipe_gpl:rs_dgwp                                                                                                                                                                                                                                                                                                                                               ; work             ;
;                         |dffpipe_4f9:dffpipe12|                                                                                            ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 7 (7)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|alt_synch_pipe_gpl:rs_dgwp|dffpipe_4f9:dffpipe12                                                                                                                                                                                                                                                                                                                         ; work             ;
;                      |alt_synch_pipe_hpl:ws_dgrp|                                                                                          ; 20 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 5 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|alt_synch_pipe_hpl:ws_dgrp                                                                                                                                                                                                                                                                                                                                               ; work             ;
;                         |dffpipe_5f9:dffpipe15|                                                                                            ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 5 (5)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|alt_synch_pipe_hpl:ws_dgrp|dffpipe_5f9:dffpipe15                                                                                                                                                                                                                                                                                                                         ; work             ;
;                      |altsyncram_gf11:fifo_ram|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 49152       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|altsyncram_gf11:fifo_ram                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                      |cmpr_n76:rdempty_eq_comp|                                                                                            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|cmpr_n76:rdempty_eq_comp                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;                      |cmpr_n76:wrfull_eq_comp|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|cmpr_n76:wrfull_eq_comp                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;                      |cntr_64e:cntr_b|                                                                                                     ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|cntr_64e:cntr_b                                                                                                                                                                                                                                                                                                                                                          ; work             ;
;                      |dffpipe_8d9:wrfull_reg|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|dffpipe_8d9:wrfull_reg                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                      |dffpipe_oe9:ws_brp|                                                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;                      |dffpipe_oe9:ws_bwp|                                                                                                  ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                                                                                                                                                                       ; work             ;
;          |rd_tx_fifo:rd_fifo|                                                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|rd_tx_fifo:rd_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;          |wfm_player:wfm_player_inst|                                                                                                      ; 213 (3)     ; 175 (3)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 78 (2)            ; 100 (1)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|wfm_player:wfm_player_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;             |wfm_rcmd_fsm:wfm_rcmd_fsm_inst|                                                                                               ; 140 (140)   ; 111 (111)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 49 (49)           ; 65 (65)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|wfm_player:wfm_player_inst|wfm_rcmd_fsm:wfm_rcmd_fsm_inst                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;             |wfm_wcmd_fsm:wfm_wcmd_fsm_inst|                                                                                               ; 70 (70)     ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 27 (27)           ; 34 (34)          ; |lms7_trx_top|rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|wfm_player:wfm_player_inst|wfm_wcmd_fsm:wfm_wcmd_fsm_inst                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;    |sld_hub:auto_hub|                                                                                                                      ; 133 (1)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (1)       ; 15 (0)            ; 61 (0)           ; |lms7_trx_top|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_sld       ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|    ; 132 (0)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 15 (0)            ; 61 (0)           ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_sld       ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                              ; 132 (0)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 15 (0)            ; 61 (0)           ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                               ; alt_sld_fab      ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                          ; 132 (6)     ; 76 (5)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (1)       ; 15 (2)            ; 61 (0)           ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                                                           ; alt_sld_fab      ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                               ; 129 (0)     ; 71 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 13 (0)            ; 61 (0)           ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                                                               ; alt_sld_fab      ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                           ; 129 (90)    ; 71 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (44)      ; 13 (12)           ; 61 (35)          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                                                  ; work             ;
;                      |sld_rom_sr:hub_info_reg|                                                                                             ; 19 (19)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 9 (9)            ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                          ; work             ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 18 (18)          ; |lms7_trx_top|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                        ; altera_sld       ;
;    |sync_reg:sync_reg0|                                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|sync_reg:sync_reg0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;    |sync_reg:sync_reg1|                                                                                                                    ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|sync_reg:sync_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;    |tst_top:inst3_tst_top|                                                                                                                 ; 6601 (0)    ; 3739 (0)                  ; 0 (0)         ; 12960       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2862 (0)     ; 626 (0)           ; 3113 (0)         ; |lms7_trx_top|tst_top:inst3_tst_top                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;       |clock_test:clock_test_inst0|                                                                                                        ; 262 (0)     ; 244 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 27 (0)            ; 217 (0)          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; work             ;
;          |clk_no_ref_test:FX3_clk_test|                                                                                                    ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 19 (19)          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; work             ;
;          |clk_with_ref_test:Si5351C_test|                                                                                                  ; 152 (152)   ; 147 (147)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 17 (17)           ; 130 (130)        ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; work             ;
;          |singl_clk_with_ref_test:LML_CLK_test|                                                                                            ; 63 (63)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 5 (5)             ; 50 (50)          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;          |transition_count:ADF_muxout_test|                                                                                                ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 18 (18)          ; |lms7_trx_top|tst_top:inst3_tst_top|clock_test:clock_test_inst0|transition_count:ADF_muxout_test                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;       |ddr2_tester:ddr2_tester_inst2|                                                                                                      ; 6339 (0)    ; 3495 (0)                  ; 0 (0)         ; 12960       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2844 (0)     ; 599 (0)           ; 2896 (1)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; work             ;
;          |ddr2:ddr2_inst|                                                                                                                  ; 5319 (0)    ; 2741 (0)                  ; 0 (0)         ; 11104       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2578 (0)     ; 544 (0)           ; 2197 (0)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; work             ;
;             |ddr2_controller_phy:ddr2_controller_phy_inst|                                                                                 ; 5319 (0)    ; 2741 (0)                  ; 0 (0)         ; 11104       ; 6    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2578 (0)     ; 544 (0)           ; 2197 (0)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst                                                                                                                                                                                                                                                                                                                                                                                                                                   ; work             ;
;                |ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|                                                    ; 3488 (0)    ; 1753 (0)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1731 (0)     ; 325 (0)           ; 1432 (0)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                   |alt_mem_ddrx_controller_st_top:controller_inst|                                                                         ; 3480 (0)    ; 1750 (0)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1726 (0)     ; 325 (0)           ; 1429 (0)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |alt_mem_ddrx_controller:controller_inst|                                                                             ; 3480 (1)    ; 1750 (1)                  ; 0 (0)         ; 10560       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1726 (0)     ; 325 (0)           ; 1429 (1)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst                                                                                                                                                                                                                                                                     ; work             ;
;                         |alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|                                                                    ; 48 (6)      ; 37 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (5)        ; 0 (0)             ; 39 (1)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst                                                                                                                                                                                                                       ; work             ;
;                            |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst|                                  ; 24 (24)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 21 (21)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                                                                                          ; work             ;
;                            |alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst|                                  ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_addr_cmd_wrap:addr_cmd_wrap_inst|alt_mem_ddrx_addr_cmd:gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                                                                                          ; work             ;
;                         |alt_mem_ddrx_arbiter:arbiter_inst|                                                                                ; 210 (210)   ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 0 (0)             ; 123 (123)        ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst                                                                                                                                                                                                                                   ; work             ;
;                         |alt_mem_ddrx_burst_gen:burst_gen_inst|                                                                            ; 87 (87)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 6 (6)             ; 64 (64)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst                                                                                                                                                                                                                               ; work             ;
;                         |alt_mem_ddrx_cmd_gen:cmd_gen_inst|                                                                                ; 208 (208)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 2 (2)             ; 98 (98)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst                                                                                                                                                                                                                                   ; work             ;
;                         |alt_mem_ddrx_input_if:input_if_inst|                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_input_if:input_if_inst                                                                                                                                                                                                                                 ; work             ;
;                         |alt_mem_ddrx_rank_timer:rank_timer_inst|                                                                          ; 205 (205)   ; 113 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 55 (55)           ; 58 (58)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst                                                                                                                                                                                                                             ; work             ;
;                         |alt_mem_ddrx_rdata_path:rdata_path_inst|                                                                          ; 503 (94)    ; 256 (34)                  ; 0 (0)         ; 8384        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 247 (59)     ; 5 (0)             ; 251 (35)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst                                                                                                                                                                                                                             ; work             ;
;                            |alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst                                                                                                                                                           ; work             ;
;                               |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component                                                                                                                           ; work             ;
;                                  |altsyncram_7pl1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component|altsyncram_7pl1:auto_generated                                                                                            ; work             ;
;                            |alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|                                              ; 44 (2)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (2)       ; 0 (0)             ; 23 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst                                                                                                                                                            ; work             ;
;                               |scfifo:gen_fifo_instance.scfifo_component|                                                                  ; 42 (0)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 23 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component                                                                                                                  ; work             ;
;                                  |scfifo_j941:auto_generated|                                                                              ; 42 (0)      ; 23 (0)                    ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 23 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated                                                                                       ; work             ;
;                                     |a_dpfifo_sk31:dpfifo|                                                                                 ; 42 (31)     ; 23 (12)                   ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 23 (12)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo                                                                  ; work             ;
;                                        |altsyncram_9ah1:FIFOram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_9ah1:FIFOram                                          ; work             ;
;                                        |cntr_bo7:usedw_counter|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_bo7:usedw_counter                                           ; work             ;
;                                        |cntr_unb:rd_ptr_msb|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_unb:rd_ptr_msb                                              ; work             ;
;                                        |cntr_vnb:wr_ptr|                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|cntr_vnb:wr_ptr                                                  ; work             ;
;                            |alt_mem_ddrx_fifo:pending_rd_fifo|                                                                             ; 35 (1)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (1)       ; 1 (0)             ; 22 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo                                                                                                                                                                                           ; work             ;
;                               |scfifo:gen_fifo_instance.scfifo_component|                                                                  ; 34 (0)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 1 (0)             ; 22 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component                                                                                                                                                 ; work             ;
;                                  |scfifo_p941:auto_generated|                                                                              ; 34 (0)      ; 23 (0)                    ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 1 (0)             ; 22 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated                                                                                                                      ; work             ;
;                                     |a_dpfifo_2l31:dpfifo|                                                                                 ; 34 (23)     ; 23 (12)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 22 (11)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo                                                                                                 ; work             ;
;                                        |altsyncram_lah1:FIFOram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|altsyncram_lah1:FIFOram                                                                         ; work             ;
;                                        |cntr_bo7:usedw_counter|                                                                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|cntr_bo7:usedw_counter                                                                          ; work             ;
;                                        |cntr_unb:rd_ptr_msb|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|cntr_unb:rd_ptr_msb                                                                             ; work             ;
;                                        |cntr_vnb:wr_ptr|                                                                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|cntr_vnb:wr_ptr                                                                                 ; work             ;
;                            |alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|                                             ; 188 (188)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 4 (4)             ; 92 (92)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst                                                                                                                                                           ; work             ;
;                            |alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|                                                   ; 143 (143)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 80 (80)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst                                                                                                                                                                 ; work             ;
;                         |alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|                                                                    ; 557 (557)   ; 453 (453)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 184 (184)         ; 274 (274)        ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst                                                                                                                                                                                                                       ; work             ;
;                         |alt_mem_ddrx_sideband:sideband_inst|                                                                              ; 76 (76)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 36 (36)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst                                                                                                                                                                                                                                 ; work             ;
;                         |alt_mem_ddrx_tbp:tbp_inst|                                                                                        ; 970 (970)   ; 409 (409)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 555 (555)    ; 56 (56)           ; 359 (359)        ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst                                                                                                                                                                                                                                           ; work             ;
;                         |alt_mem_ddrx_wdata_path:wdata_path_inst|                                                                          ; 750 (3)     ; 277 (3)                   ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 472 (0)      ; 17 (0)            ; 261 (3)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst                                                                                                                                                                                                                             ; work             ;
;                            |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                                                                                                    ; work             ;
;                               |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component                                                                                    ; work             ;
;                                  |altsyncram_lil1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated                                                     ; work             ;
;                            |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                                                  ; work             ;
;                               |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                                                                  ; work             ;
;                                  |altsyncram_vll1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated                                                   ; work             ;
;                            |alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                                                                                                  ; work             ;
;                               |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component                                                                                  ; work             ;
;                                  |altsyncram_vll1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated                                                   ; work             ;
;                            |alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|                                                        ; 44 (44)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 7 (7)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst                                                                                                                                                                      ; work             ;
;                            |alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|                                                        ; 570 (509)   ; 198 (166)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 369 (342)    ; 17 (14)           ; 184 (153)        ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst                                                                                                                                                                      ; work             ;
;                               |alt_mem_ddrx_list:burstcount_list|                                                                          ; 61 (61)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 3 (3)             ; 31 (31)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list                                                                                                                                    ; work             ;
;                            |alt_mem_ddrx_list:wdatap_list_allocated_id_inst|                                                               ; 72 (72)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 37 (37)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst                                                                                                                                                                             ; work             ;
;                            |alt_mem_ddrx_list:wdatap_list_freeid_inst|                                                                     ; 63 (63)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 32 (32)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst                                                                                                                                                                                   ; work             ;
;                   |alt_mem_ddrx_mm_st_converter:mm_st_converter_inst|                                                                      ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_mm_st_converter:mm_st_converter_inst                                                                                                                                                                                                                                                                                                          ; work             ;
;                |ddr2_phy:ddr2_phy_inst|                                                                                                    ; 1844 (0)    ; 988 (0)                   ; 0 (0)         ; 544         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 847 (0)      ; 219 (0)           ; 778 (0)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst                                                                                                                                                                                                                                                                                                                                                                                                            ; work             ;
;                   |ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|                                                                         ; 1844 (0)    ; 988 (0)                   ; 0 (0)         ; 544         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 847 (0)      ; 219 (0)           ; 778 (0)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst                                                                                                                                                                                                                                                                                                                                                             ; work             ;
;                      |ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|                                                                 ; 92 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 20 (0)            ; 51 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc                                                                                                                                                                                                                                                                                                         ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[0].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|                                                                     ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct                                                                                                                                                                                                                                                            ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                             ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[10].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                 ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct                                                                                                                                                                                                                                                            ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                             ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[11].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                 ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct                                                                                                                                                                                                                                                            ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                             ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[12].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                 ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[1].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[2].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[3].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[4].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[5].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|                                                                      ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[6].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|                                                                      ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[7].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[8].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:addr[9].addr_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct                                                                                                                                                                                                                                                                 ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_out_akd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[0].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                                                                      ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct                                                                                                                                                                                                                                                                 ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_out_akd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[1].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                                                                      ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct                                                                                                                                                                                                                                                                 ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                                  ; work             ;
;                               |ddio_out_akd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ba[2].ba_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                                                                      ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:cas_n_struct|                                                                             ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct                                                                                                                                                                                                                                                                    ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                                     ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cas_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                         ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|                                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct                                                                                                                                                                                                                                                               ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                                ; work             ;
;                               |ddio_out_akd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cke[0].cke_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                                                                    ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct                                                                                                                                                                                                                                                             ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                              ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:cs_n[0].cs_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                  ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct                                                                                                                                                                                                                                                       ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                        ; work             ;
;                               |ddio_out_akd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:gen_odt.odt[0].odt_struct|altddio_out:full_rate.addr_pin|ddio_out_akd:auto_generated                                                                                                                                                                                            ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:ras_n_struct|                                                                             ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct                                                                                                                                                                                                                                                                    ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                                     ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:ras_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                         ; work             ;
;                         |ddr2_phy_alt_mem_phy_ac:we_n_struct|                                                                              ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct                                                                                                                                                                                                                                                                     ; work             ;
;                            |altddio_out:full_rate.addr_pin|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin                                                                                                                                                                                                                                      ; work             ;
;                               |ddio_out_nhd:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_addr_cmd:full_rate_adc_gen.adc|ddr2_phy_alt_mem_phy_ac:we_n_struct|altddio_out:full_rate.addr_pin|ddio_out_nhd:auto_generated                                                                                                                                                                                                          ; work             ;
;                      |ddr2_phy_alt_mem_phy_clk_reset:clk|                                                                                  ; 60 (33)     ; 49 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (2)       ; 21 (16)           ; 28 (16)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk                                                                                                                                                                                                                                                                                                                          ; work             ;
;                         |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n                                                                                                                                                                                                                                                                               ; work             ;
;                            |ddio_bidir_ref:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_n|ddio_bidir_ref:auto_generated                                                                                                                                                                                                                                                 ; work             ;
;                         |altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|                                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p                                                                                                                                                                                                                                                                               ; work             ;
;                            |ddio_bidir_n5h:auto_generated|                                                                                 ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated                                                                                                                                                                                                                                                 ; work             ;
;                         |ddr2_phy_alt_mem_phy_pll:pll|                                                                                     ; 18 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 8 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll                                                                                                                                                                                                                                                                                             ; work             ;
;                            |altpll:altpll_component|                                                                                       ; 18 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 1 (0)             ; 8 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component                                                                                                                                                                                                                                                                     ; work             ;
;                               |altpll_5ik3:auto_generated|                                                                                 ; 18 (10)     ; 9 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (6)        ; 1 (1)             ; 8 (4)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated                                                                                                                                                                                                                                          ; work             ;
;                                  |altpll_dyn_phase_le_4ho:altpll_dyn_phase_le2|                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|altpll_dyn_phase_le_4ho:altpll_dyn_phase_le2                                                                                                                                                                                             ; work             ;
;                                  |altpll_dyn_phase_le_5ho:altpll_dyn_phase_le4|                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|altpll_dyn_phase_le_5ho:altpll_dyn_phase_le4                                                                                                                                                                                             ; work             ;
;                                  |altpll_dyn_phase_le_6ho:altpll_dyn_phase_le5|                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|altpll_dyn_phase_le_6ho:altpll_dyn_phase_le5                                                                                                                                                                                             ; work             ;
;                                  |cntr_22e:phasestep_counter|                                                                              ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|cntr_22e:phasestep_counter                                                                                                                                                                                                               ; work             ;
;                                  |cntr_8ge:pll_internal_phasestep|                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|cntr_8ge:pll_internal_phasestep                                                                                                                                                                                                          ; work             ;
;                         |ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x                                                                                                                                                                                                                                                                           ; work             ;
;                         |ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe                                                                                                                                                                                                                                                                         ; work             ;
;                         |ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe                                                                                                                                                                                                                                                                   ; work             ;
;                         |ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe                                                                                                                                                                                                                                                                          ; work             ;
;                      |ddr2_phy_alt_mem_phy_dp_io:dpio|                                                                                     ; 112 (64)    ; 112 (64)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 110 (62)          ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio                                                                                                                                                                                                                                                                                                                             ; work             ;
;                         |altddio_in:dqs_group[0].dq[0].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[0].dq[1].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[0].dq[2].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[0].dq[3].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[0].dq[4].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[0].dq[5].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[0].dq[6].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[0].dq[7].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[1].dq[0].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[1].dq[1].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[1].dq[2].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[1].dq[3].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[1].dq[4].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[1].dq[5].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[1].dq[6].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                         |altddio_in:dqs_group[1].dq[7].dqi|                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi                                                                                                                                                                                                                                                                                           ; work             ;
;                            |ddio_in_9gd:auto_generated|                                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated                                                                                                                                                                                                                                                                ; work             ;
;                      |ddr2_phy_alt_mem_phy_mimic:mmc|                                                                                      ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 21 (21)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_mimic:mmc                                                                                                                                                                                                                                                                                                                              ; work             ;
;                      |ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|                                                                           ; 17 (17)     ; 10 (10)                   ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 10 (10)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe                                                                                                                                                                                                                                                                                                                   ; work             ;
;                         |altsyncram:altsyncram_component|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                   ; work             ;
;                            |altsyncram_boi1:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_boi1:auto_generated                                                                                                                                                                                                                                                    ; work             ;
;                      |ddr2_phy_alt_mem_phy_read_dp:rdp|                                                                                    ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp                                                                                                                                                                                                                                                                                                                            ; work             ;
;                         |altsyncram:full_rate_ram_gen.altsyncram_component|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component                                                                                                                                                                                                                                                                          ; work             ;
;                            |altsyncram_reh1:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated                                                                                                                                                                                                                                           ; work             ;
;                      |ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|                                                                        ; 1487 (0)    ; 678 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 804 (0)      ; 58 (0)            ; 625 (0)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper                                                                                                                                                                                                                                                                                                                ; work             ;
;                         |ddr2_phy_alt_mem_phy_seq:seq_inst|                                                                                ; 1487 (40)   ; 678 (34)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 804 (6)      ; 58 (5)            ; 625 (27)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst                                                                                                                                                                                                                                                                              ; work             ;
;                            |ddr2_phy_alt_mem_phy_admin:admin|                                                                              ; 304 (304)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 215 (215)    ; 1 (1)             ; 88 (88)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin                                                                                                                                                                                                                                             ; work             ;
;                            |ddr2_phy_alt_mem_phy_ctrl:ctrl|                                                                                ; 243 (243)   ; 135 (135)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (89)      ; 10 (10)           ; 144 (144)        ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl                                                                                                                                                                                                                                               ; work             ;
;                            |ddr2_phy_alt_mem_phy_dgrb:dgrb|                                                                                ; 807 (807)   ; 368 (368)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 436 (436)    ; 34 (34)           ; 337 (337)        ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb                                                                                                                                                                                                                                               ; work             ;
;                            |ddr2_phy_alt_mem_phy_dgwb:dgwb|                                                                                ; 114 (114)   ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 8 (8)             ; 48 (48)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb                                                                                                                                                                                                                                               ; work             ;
;                      |ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|                                                              ; 43 (43)     ; 42 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 37 (37)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp                                                                                                                                                                                                                                                                                                      ; work             ;
;          |ddr2_traffic_gen:traffic_gen_inst|                                                                                               ; 1022 (0)    ; 754 (0)                   ; 0 (0)         ; 1856        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 266 (0)      ; 55 (0)            ; 701 (0)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; ddr2_traffic_gen ;
;             |ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|                                                               ; 1022 (0)    ; 754 (0)                   ; 0 (0)         ; 1856        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 266 (0)      ; 55 (0)            ; 701 (0)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0                                                                                                                                                                                                                                                                                                                                                                                              ; ddr2_traffic_gen ;
;                |driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|                                                                  ; 1022 (45)   ; 754 (32)                  ; 0 (0)         ; 1856        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 266 (13)     ; 55 (0)            ; 701 (32)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0                                                                                                                                                                                                                                                                                                                                     ; ddr2_traffic_gen ;
;                   |addr_gen:addr_gen_inst|                                                                                                 ; 238 (57)    ; 145 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (56)      ; 0 (0)             ; 147 (1)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst                                                                                                                                                                                                                                                                                                              ; ddr2_traffic_gen ;
;                      |rand_addr_gen:rand_addr_gen_inst|                                                                                    ; 28 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 27 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst                                                                                                                                                                                                                                                                             ; ddr2_traffic_gen ;
;                         |lfsr:rand_addr_high|                                                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst|lfsr:rand_addr_high                                                                                                                                                                                                                                                         ; ddr2_traffic_gen ;
;                         |lfsr:rand_addr_low|                                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst|lfsr:rand_addr_low                                                                                                                                                                                                                                                          ; ddr2_traffic_gen ;
;                         |rand_burstcount_gen:rand_burstcount|                                                                              ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst|rand_burstcount_gen:rand_burstcount                                                                                                                                                                                                                                         ; ddr2_traffic_gen ;
;                            |rand_num_gen:power_of_two_false.rand_burstcount|                                                               ; 6 (2)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount                                                                                                                                                                                         ; ddr2_traffic_gen ;
;                               |lfsr:random_gen.lfsr_inst|                                                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_addr_gen:rand_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount|lfsr:random_gen.lfsr_inst                                                                                                                                                               ; ddr2_traffic_gen ;
;                      |rand_seq_addr_gen:rand_seq_addr_gen_inst|                                                                            ; 122 (77)    ; 88 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (27)      ; 0 (0)             ; 89 (50)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst                                                                                                                                                                                                                                                                     ; ddr2_traffic_gen ;
;                         |lfsr:rand_addr_high|                                                                                              ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|lfsr:rand_addr_high                                                                                                                                                                                                                                                 ; ddr2_traffic_gen ;
;                         |lfsr:rand_addr_low|                                                                                               ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|lfsr:rand_addr_low                                                                                                                                                                                                                                                  ; ddr2_traffic_gen ;
;                         |rand_burstcount_gen:rand_burstcount|                                                                              ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount                                                                                                                                                                                                                                 ; ddr2_traffic_gen ;
;                            |rand_num_gen:power_of_two_false.rand_burstcount|                                                               ; 6 (2)       ; 5 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount                                                                                                                                                                                 ; ddr2_traffic_gen ;
;                               |lfsr:random_gen.lfsr_inst|                                                                                  ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount|lfsr:random_gen.lfsr_inst                                                                                                                                                       ; ddr2_traffic_gen ;
;                         |rand_num_gen:rand_seq_prob|                                                                                       ; 17 (7)      ; 12 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (2)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_num_gen:rand_seq_prob                                                                                                                                                                                                                                          ; ddr2_traffic_gen ;
;                            |lfsr:random_gen.lfsr_inst|                                                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|rand_num_gen:rand_seq_prob|lfsr:random_gen.lfsr_inst                                                                                                                                                                                                                ; ddr2_traffic_gen ;
;                      |seq_addr_gen:seq_addr_gen_inst|                                                                                      ; 30 (23)     ; 29 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 29 (23)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|seq_addr_gen:seq_addr_gen_inst                                                                                                                                                                                                                                                                               ; ddr2_traffic_gen ;
;                         |rand_burstcount_gen:rand_burstcount|                                                                              ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|seq_addr_gen:seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount                                                                                                                                                                                                                                           ; ddr2_traffic_gen ;
;                            |rand_num_gen:power_of_two_false.rand_burstcount|                                                               ; 7 (3)       ; 6 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|seq_addr_gen:seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount                                                                                                                                                                                           ; ddr2_traffic_gen ;
;                               |lfsr:random_gen.lfsr_inst|                                                                                  ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|seq_addr_gen:seq_addr_gen_inst|rand_burstcount_gen:rand_burstcount|rand_num_gen:power_of_two_false.rand_burstcount|lfsr:random_gen.lfsr_inst                                                                                                                                                                 ; ddr2_traffic_gen ;
;                      |template_addr_gen:template_addr_gen_inst|                                                                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|template_addr_gen:template_addr_gen_inst                                                                                                                                                                                                                                                                     ; ddr2_traffic_gen ;
;                   |avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|                                               ; 268 (155)   ; 222 (143)                 ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (11)      ; 0 (0)             ; 223 (144)        ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst                                                                                                                                                                                                                                                            ; ddr2_traffic_gen ;
;                      |scfifo_wrapper:avalon_traffic_fifo|                                                                                  ; 114 (90)    ; 79 (62)                   ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (27)      ; 0 (0)             ; 80 (63)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo                                                                                                                                                                                                                         ; ddr2_traffic_gen ;
;                         |scfifo:scfifo_inst|                                                                                               ; 24 (0)      ; 17 (0)                    ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 17 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst                                                                                                                                                                                                      ; work             ;
;                            |scfifo_4m41:auto_generated|                                                                                    ; 24 (3)      ; 17 (1)                    ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (2)        ; 0 (0)             ; 17 (1)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated                                                                                                                                                                           ; work             ;
;                               |a_dpfifo_2g11:dpfifo|                                                                                       ; 21 (13)     ; 16 (8)                    ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (8)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo                                                                                                                                                      ; work             ;
;                                  |altsyncram_vmb1:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 488         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram                                                                                                                              ; work             ;
;                                  |cntr_ao7:usedw_counter|                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|cntr_ao7:usedw_counter                                                                                                                               ; work             ;
;                                  |cntr_tnb:rd_ptr_msb|                                                                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                  ; work             ;
;                                  |cntr_unb:wr_ptr|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|cntr_unb:wr_ptr                                                                                                                                      ; work             ;
;                   |driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|                                                   ; 228 (102)   ; 120 (72)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (28)     ; 0 (0)             ; 125 (74)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst                                                                                                                                                                                                                                                                ; ddr2_traffic_gen ;
;                      |block_rw_stage_avl_use_be_avl_use_burstbegin:block_rw_stage_inst|                                                    ; 37 (37)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 18 (18)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|block_rw_stage_avl_use_be_avl_use_burstbegin:block_rw_stage_inst                                                                                                                                                                                               ; ddr2_traffic_gen ;
;                      |single_rw_stage_avl_use_be_avl_use_burstbegin:single_rw_stage_inst|                                                  ; 34 (34)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 14 (14)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|single_rw_stage_avl_use_be_avl_use_burstbegin:single_rw_stage_inst                                                                                                                                                                                             ; ddr2_traffic_gen ;
;                      |template_stage:template_stage_inst|                                                                                  ; 55 (55)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 19 (19)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|template_stage:template_stage_inst                                                                                                                                                                                                                             ; ddr2_traffic_gen ;
;                   |lfsr_wrapper:data_gen_inst|                                                                                             ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|lfsr_wrapper:data_gen_inst                                                                                                                                                                                                                                                                                                          ; ddr2_traffic_gen ;
;                      |lfsr:lfsr_gen[0].lfsr_inst|                                                                                          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|lfsr_wrapper:data_gen_inst|lfsr:lfsr_gen[0].lfsr_inst                                                                                                                                                                                                                                                                               ; ddr2_traffic_gen ;
;                   |read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|                                                           ; 159 (99)    ; 151 (99)                  ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 50 (49)           ; 101 (50)         ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst                                                                                                                                                                                                                                                                        ; ddr2_traffic_gen ;
;                      |scfifo_wrapper:written_data_fifo|                                                                                    ; 60 (34)     ; 52 (34)                   ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (1)             ; 51 (33)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo                                                                                                                                                                                                                                       ; ddr2_traffic_gen ;
;                         |scfifo:scfifo_inst|                                                                                               ; 26 (0)      ; 18 (0)                    ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 18 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst                                                                                                                                                                                                                    ; work             ;
;                            |scfifo_vr41:auto_generated|                                                                                    ; 26 (5)      ; 18 (1)                    ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (4)        ; 0 (0)             ; 18 (1)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated                                                                                                                                                                                         ; work             ;
;                               |a_dpfifo_gk11:dpfifo|                                                                                       ; 21 (0)      ; 17 (0)                    ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 17 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo                                                                                                                                                                    ; work             ;
;                                  |a_fefifo_1cf:fifo_state|                                                                                 ; 11 (6)      ; 7 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|a_fefifo_1cf:fifo_state                                                                                                                                            ; work             ;
;                                     |cntr_co7:count_usedw|                                                                                 ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|a_fefifo_1cf:fifo_state|cntr_co7:count_usedw                                                                                                                       ; work             ;
;                                  |altsyncram_8km1:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|altsyncram_8km1:FIFOram                                                                                                                                            ; work             ;
;                                  |cntr_0ob:rd_ptr_count|                                                                                   ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|cntr_0ob:rd_ptr_count                                                                                                                                              ; work             ;
;                                  |cntr_0ob:wr_ptr|                                                                                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|cntr_0ob:wr_ptr                                                                                                                                                    ; work             ;
;                   |reset_sync:ureset_driver_clk|                                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 6 (6)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk                                                                                                                                                                                                                                                                                                        ; ddr2_traffic_gen ;
;                   |scfifo_wrapper:addr_burstcount_fifo|                                                                                    ; 48 (27)     ; 42 (26)                   ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (1)        ; 1 (1)             ; 41 (25)          ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo                                                                                                                                                                                                                                                                                                 ; ddr2_traffic_gen ;
;                      |scfifo:scfifo_inst|                                                                                                  ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst                                                                                                                                                                                                                                                                              ; work             ;
;                         |scfifo_5m41:auto_generated|                                                                                       ; 21 (0)      ; 16 (0)                    ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 16 (0)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated                                                                                                                                                                                                                                                   ; work             ;
;                            |a_dpfifo_3g11:dpfifo|                                                                                          ; 21 (13)     ; 16 (8)                    ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (8)           ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo                                                                                                                                                                                                                              ; work             ;
;                               |altsyncram_1nb1:FIFOram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 216         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|altsyncram_1nb1:FIFOram                                                                                                                                                                                                      ; work             ;
;                               |cntr_ao7:usedw_counter|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|cntr_ao7:usedw_counter                                                                                                                                                                                                       ; work             ;
;                               |cntr_tnb:rd_ptr_msb|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|cntr_tnb:rd_ptr_msb                                                                                                                                                                                                          ; work             ;
;                               |cntr_unb:wr_ptr|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |lms7_trx_top|tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|cntr_unb:wr_ptr                                                                                                                                                                                                              ; work             ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                         ;
+------------------+----------+---------------+---------------+-----------------------+------------+----------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO        ; TCOE     ;
+------------------+----------+---------------+---------------+-----------------------+------------+----------+
; LMS_FCLK1        ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; LMS_TXNRX1       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; LMS_DIQ1_IQSEL   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; LMS_DIQ1_D[0]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; LMS_DIQ1_D[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; LMS_DIQ1_D[2]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; LMS_DIQ1_D[3]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; LMS_DIQ1_D[4]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; LMS_DIQ1_D[5]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; LMS_DIQ1_D[6]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; LMS_DIQ1_D[7]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; LMS_DIQ1_D[8]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; LMS_DIQ1_D[9]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; LMS_DIQ1_D[10]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; LMS_DIQ1_D[11]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; LMS_FCLK2        ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; LMS_TXNRX2       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; LMS_RESET        ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; LMS_TXEN         ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; LMS_RXEN         ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; LMS_CORE_LDO_EN  ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FX3_CTL0         ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FX3_CTL1         ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; FX3_CTL2         ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FX3_CTL3         ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; FX3_CTL7         ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; FX3_CTL12        ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; FX3_CTL11        ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_RAS_N     ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_CAS_N     ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_WE_N      ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_ADDR[0]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_ADDR[1]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_1_ADDR[2]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_1_ADDR[3]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_1_ADDR[4]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_ADDR[5]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_1_ADDR[6]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_ADDR[7]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_1_ADDR[8]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_ADDR[9]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_1_ADDR[10]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_1_ADDR[11]  ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_ADDR[12]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_1_BA[0]     ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_BA[1]     ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_BA[2]     ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_CKE[0]    ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_CS_N[0]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_1_DM[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; DDR2_1_DM[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; DDR2_1_ODT[0]    ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_2_RAS_N     ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_CAS_N     ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_WE_N      ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[0]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[1]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[2]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[3]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[4]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[5]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_2_ADDR[6]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[7]   ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_2_ADDR[8]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[9]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[10]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[11]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_ADDR[12]  ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_BA[0]     ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_BA[1]     ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_BA[2]     ; Output   ; --            ; --            ; --                    ; (1) 458 ps ; --       ;
; DDR2_2_CKE[0]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_CS_N[0]   ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; DDR2_2_DM[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; DDR2_2_DM[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; DDR2_2_ODT[0]    ; Output   ; --            ; --            ; --                    ; (1) 437 ps ; --       ;
; FPGA_SPI0_SCLK   ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FPGA_SPI0_MOSI   ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FPGA_SPI0_LMS_SS ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FPGA_SPI1_SCLK   ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FPGA_SPI1_MOSI   ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FPGA_SPI1_DAC_SS ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FPGA_SPI1_ADF_SS ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; BRDG_SPI_SCLK    ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; BRDG_SPI_MOSI    ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; BRDG_SPI_MISO    ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; BRDG_SPI_FPGA_SS ; Input    ; --            ; --            ; --                    ; --         ; --       ;
; FPGA_LED1_R      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FPGA_LED1_G      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FPGA_LED2_G      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FPGA_LED2_R      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FX3_LED_G        ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FX3_LED_R        ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FAN_CTRL         ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; TX2_2_LB_L       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; TX2_2_LB_H       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; TX2_2_LB_AT      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; TX2_2_LB_SH      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; TX1_2_LB_L       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; TX1_2_LB_H       ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; TX1_2_LB_AT      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; TX1_2_LB_SH      ; Output   ; --            ; --            ; --                    ; --         ; --       ;
; FX3_DQ[0]        ; Bidir    ; (2) 556 ps    ; (4) 938 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[1]        ; Bidir    ; (2) 556 ps    ; (2) 556 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[2]        ; Bidir    ; (3) 742 ps    ; (1) 382 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[3]        ; Bidir    ; (2) 556 ps    ; (2) 556 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[4]        ; Bidir    ; (1) 382 ps    ; (2) 556 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[5]        ; Bidir    ; (2) 556 ps    ; (1) 382 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[6]        ; Bidir    ; (2) 556 ps    ; (2) 556 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[7]        ; Bidir    ; (3) 742 ps    ; (3) 742 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[8]        ; Bidir    ; (3) 742 ps    ; (1) 382 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[9]        ; Bidir    ; (2) 556 ps    ; (3) 742 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[10]       ; Bidir    ; (2) 556 ps    ; (0) 0 ps      ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[11]       ; Bidir    ; (0) 0 ps      ; (1) 382 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[12]       ; Bidir    ; (0) 0 ps      ; (2) 556 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[13]       ; Bidir    ; (3) 742 ps    ; (0) 0 ps      ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[14]       ; Bidir    ; (3) 742 ps    ; (0) 0 ps      ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[15]       ; Bidir    ; (3) 742 ps    ; (0) 0 ps      ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[16]       ; Bidir    ; (3) 742 ps    ; (0) 0 ps      ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[17]       ; Bidir    ; (0) 0 ps      ; (2) 556 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[18]       ; Bidir    ; (0) 0 ps      ; (3) 742 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[19]       ; Bidir    ; (0) 0 ps      ; (3) 742 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[20]       ; Bidir    ; (0) 0 ps      ; (2) 556 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[21]       ; Bidir    ; (2) 556 ps    ; (0) 0 ps      ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[22]       ; Bidir    ; (0) 0 ps      ; (2) 556 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[23]       ; Bidir    ; (0) 0 ps      ; (2) 556 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[24]       ; Bidir    ; (3) 742 ps    ; (2) 556 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[25]       ; Bidir    ; (2) 556 ps    ; (4) 938 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[26]       ; Bidir    ; (2) 556 ps    ; (5) 1119 ps   ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[27]       ; Bidir    ; (2) 556 ps    ; (5) 1119 ps   ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[28]       ; Bidir    ; (5) 1119 ps   ; (3) 742 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[29]       ; Bidir    ; (4) 938 ps    ; --            ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[30]       ; Bidir    ; (3) 742 ps    ; (3) 742 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; FX3_DQ[31]       ; Bidir    ; (5) 1119 ps   ; (3) 742 ps    ; --                    ; (1) 458 ps ; (0) 0 ps ;
; DDR2_1_CLK[0]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; --       ;
; DDR2_1_CLK_N[0]  ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; DDR2_1_DQ[0]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[1]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[2]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[3]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[4]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[5]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[6]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[7]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[8]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[9]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[10]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[11]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[12]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[13]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[14]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQ[15]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQS[0]    ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_1_DQS[1]    ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_CLK[0]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; --       ;
; DDR2_2_CLK_N[0]  ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; --       ;
; DDR2_2_DQ[0]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[1]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[2]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[3]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[4]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[5]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[6]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[7]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[8]     ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[9]     ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[10]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[11]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[12]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[13]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[14]    ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQ[15]    ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQS[0]    ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; DDR2_2_DQS[1]    ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps   ; (0) 0 ps ;
; FPGA_I2C_SCL     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; FPGA_I2C_SDA     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; FPGA_GPIO[0]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; FPGA_GPIO[1]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; FPGA_GPIO[2]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; FPGA_GPIO[3]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; FPGA_GPIO[4]     ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; FPGA_GPIO[5]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; FPGA_GPIO[6]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; FPGA_GPIO[7]     ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; ADF_MUXOUT       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; HW_VER[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; HW_VER[1]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; HW_VER[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; HW_VER[3]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; LM75_OS          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; FX3_PCLK         ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; LMK_CLK          ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; FX3_CTL5         ; Input    ; (1) 382 ps    ; (1) 382 ps    ; --                    ; --         ; --       ;
; LMS_MCLK1        ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; LMS_MCLK2        ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; SI_CLK0          ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; EXT_GND          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; SI_CLK1          ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; FX3_CTL4         ; Input    ; --            ; (3) 742 ps    ; --                    ; --         ; --       ;
; FX3_CTL8         ; Input    ; (3) 742 ps    ; --            ; --                    ; --         ; --       ;
; FPGA_SPI0_MISO   ; Input    ; --            ; (0) 0 ps      ; --                    ; --         ; --       ;
; LMS_DIQ2_IQSEL2  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; LMS_DIQ2_D[10]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; LMS_DIQ2_D[8]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; LMS_DIQ2_D[11]   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; LMS_DIQ2_D[9]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; LMS_DIQ2_D[6]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; LMS_DIQ2_D[4]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; LMS_DIQ2_D[7]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; LMS_DIQ2_D[5]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; LMS_DIQ2_D[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; LMS_DIQ2_D[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; LMS_DIQ2_D[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; LMS_DIQ2_D[1]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; SI_CLK7          ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; SI_CLK6          ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; SI_CLK5          ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; SI_CLK3          ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; SI_CLK2          ; Input    ; (0) 0 ps      ; --            ; --                    ; --         ; --       ;
; PWR_SRC          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; BOM_VER[3]       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --         ; --       ;
; BOM_VER[2]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; BOM_VER[1]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
; BOM_VER[0]       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --         ; --       ;
+------------------+----------+---------------+---------------+-----------------------+------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                                      ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; BRDG_SPI_SCLK                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; BRDG_SPI_MOSI                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; BRDG_SPI_FPGA_SS                                                                                                                                                                                                                                                                                                                                                         ;                   ;         ;
; FX3_DQ[0]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 4       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a0                                                                                                                                                                      ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a0                                                                                                                                                                      ; 0                 ; 2       ;
; FX3_DQ[1]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a0                                                                                                                                                                      ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a0                                                                                                                                                                      ; 1                 ; 2       ;
; FX3_DQ[2]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a0                                                                                                                                                                      ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a0                                                                                                                                                                      ; 1                 ; 1       ;
; FX3_DQ[3]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a0                                                                                                                                                                      ; 1                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a0                                                                                                                                                                      ; 0                 ; 2       ;
; FX3_DQ[4]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 1       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a4                                                                                                                                                                      ; 1                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 2       ;
; FX3_DQ[5]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a4                                                                                                                                                                      ; 1                 ; 1       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a4                                                                                                                                                                      ; 1                 ; 1       ;
; FX3_DQ[6]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a6                                                                                                                                                                      ; 1                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 2       ;
; FX3_DQ[7]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a4                                                                                                                                                                      ; 1                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a6                                                                                                                                                                      ; 0                 ; 3       ;
; FX3_DQ[8]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a4                                                                                                                                                                      ; 1                 ; 1       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 3       ;
; FX3_DQ[9]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a9                                                                                                                                                                      ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 2       ;
; FX3_DQ[10]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[10]~13                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a9                                                                                                                                                                      ; 0                 ; 2       ;
; FX3_DQ[11]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[11]~12                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 1       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a9                                                                                                                                                                      ; 1                 ; 1       ;
; FX3_DQ[12]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[12]~11                                                                                                                                                                                                                                                  ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a9                                                                                                                                                                      ; 1                 ; 2       ;
; FX3_DQ[13]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a13                                                                                                                                                                     ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[13]~10                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 3       ;
; FX3_DQ[14]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[14]~9                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a13                                                                                                                                                                     ; 0                 ; 3       ;
; FX3_DQ[15]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a15                                                                                                                                                                     ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[15]~8                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a13                                                                                                                                                                     ; 0                 ; 3       ;
; FX3_DQ[16]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[16]~7                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a15                                                                                                                                                                     ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a0                                                                                                                                                                      ; 0                 ; 3       ;
; FX3_DQ[17]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[17]~6                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a15                                                                                                                                                                     ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a0                                                                                                                                                                      ; 1                 ; 2       ;
; FX3_DQ[18]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[18]~5                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a15                                                                                                                                                                     ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a0                                                                                                                                                                      ; 1                 ; 3       ;
; FX3_DQ[19]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[19]~4                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a15                                                                                                                                                                     ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a0                                                                                                                                                                      ; 1                 ; 3       ;
; FX3_DQ[20]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[20]~3                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a15                                                                                                                                                                     ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a0                                                                                                                                                                      ; 0                 ; 0       ;
; FX3_DQ[21]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[21]~2                                                                                                                                                                                                                                                   ; 1                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a15                                                                                                                                                                     ; 1                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 2       ;
; FX3_DQ[22]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[22]~1                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a15                                                                                                                                                                     ; 1                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a4                                                                                                                                                                      ; 1                 ; 2       ;
; FX3_DQ[23]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|hdr_payload_reg[23]~0                                                                                                                                                                                                                                                   ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a15                                                                                                                                                                     ; 0                 ; 0       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a4                                                                                                                                                                      ; 1                 ; 2       ;
; FX3_DQ[24]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a4                                                                                                                                                                      ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a6                                                                                                                                                                      ; 1                 ; 2       ;
; FX3_DQ[25]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 4       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a9                                                                                                                                                                      ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a6                                                                                                                                                                      ; 0                 ; 2       ;
; FX3_DQ[26]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 5       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a9                                                                                                                                                                      ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a6                                                                                                                                                                      ; 0                 ; 2       ;
; FX3_DQ[27]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 1                 ; 5       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a9                                                                                                                                                                      ; 0                 ; 2       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a6                                                                                                                                                                      ; 0                 ; 2       ;
; FX3_DQ[28]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 5       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a9                                                                                                                                                                      ; 1                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a6                                                                                                                                                                      ; 1                 ; 3       ;
; FX3_DQ[29]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 4       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a9                                                                                                                                                                      ; 0                 ; 4       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a6                                                                                                                                                                      ; 0                 ; 4       ;
; FX3_DQ[30]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a13                                                                                                                                                                     ; 1                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a6                                                                                                                                                                      ; 0                 ; 3       ;
; FX3_DQ[31]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0                                                                                                                                                                        ; 0                 ; 5       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a13                                                                                                                                                                     ; 1                 ; 3       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ram_block5a0                                                                                                                                                                      ; 1                 ; 3       ;
; DDR2_1_CLK[0]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; DDR2_1_CLK_N[0]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; DDR2_1_DQ[0]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; DDR2_1_DQ[1]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; DDR2_1_DQ[2]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; DDR2_1_DQ[3]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; DDR2_1_DQ[4]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; DDR2_1_DQ[5]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; DDR2_1_DQ[6]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; DDR2_1_DQ[7]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; DDR2_1_DQ[8]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; DDR2_1_DQ[9]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; DDR2_1_DQ[10]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; DDR2_1_DQ[11]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; DDR2_1_DQ[12]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; DDR2_1_DQ[13]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 1                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 1                 ; 0       ;
; DDR2_1_DQ[14]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; DDR2_1_DQ[15]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                ; 0                 ; 0       ;
;      - rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                ; 0                 ; 0       ;
; DDR2_1_DQS[0]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; DDR2_1_DQS[1]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; DDR2_2_CLK[0]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated|input_cell_h[0]~feeder                                          ; 0                 ; 0       ;
; DDR2_2_CLK_N[0]                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
; DDR2_2_DQ[0]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 1                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 1                 ; 0       ;
; DDR2_2_DQ[1]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 0                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 0                 ; 0       ;
; DDR2_2_DQ[2]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 1                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 1                 ; 0       ;
; DDR2_2_DQ[3]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 0                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 0                 ; 0       ;
; DDR2_2_DQ[4]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 1                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 1                 ; 0       ;
; DDR2_2_DQ[5]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 0                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 0                 ; 0       ;
; DDR2_2_DQ[6]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 1                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 1                 ; 0       ;
; DDR2_2_DQ[7]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 0                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 0                 ; 0       ;
; DDR2_2_DQ[8]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 1                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 1                 ; 0       ;
; DDR2_2_DQ[9]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 0                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 0                 ; 0       ;
; DDR2_2_DQ[10]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 1                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 1                 ; 0       ;
; DDR2_2_DQ[11]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 1                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 1                 ; 0       ;
; DDR2_2_DQ[12]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 1                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 1                 ; 0       ;
; DDR2_2_DQ[13]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 1                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 1                 ; 0       ;
; DDR2_2_DQ[14]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 1                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 1                 ; 0       ;
; DDR2_2_DQ[15]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]~feeder                                                         ; 0                 ; 0       ;
;      - tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]~feeder                                                         ; 0                 ; 0       ;
; DDR2_2_DQS[0]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; DDR2_2_DQS[1]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
; FPGA_I2C_SCL                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSCL~0                                                                                                                                                                     ; 0                 ; 6       ;
; FPGA_I2C_SDA                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sSDA~0                                                                                                                                                                     ; 0                 ; 6       ;
; FPGA_GPIO[0]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~366                                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
; FPGA_GPIO[1]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~343                                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
; FPGA_GPIO[2]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~307                                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
; FPGA_GPIO[3]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~284                                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
; FPGA_GPIO[4]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~261                                                                                                                                                                                                                                                                              ; 1                 ; 6       ;
; FPGA_GPIO[5]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~238                                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
; FPGA_GPIO[6]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~215                                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
; FPGA_GPIO[7]                                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~192                                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
; ADF_MUXOUT                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|led_g~0                                                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|led_r~0                                                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - tst_top:inst3_tst_top|clock_test:clock_test_inst0|transition_count:ADF_muxout_test|trans_wire_reg[0]                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Mux28~11                                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~343                                                                                                                                                                                                                                                                              ; 0                 ; 6       ;
; HW_VER[0]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|FX3_LED_ctrl:FX3_LED_ctrl_inst4|led_g~1                                                                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~349                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
; HW_VER[1]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|FX3_LED_ctrl:FX3_LED_ctrl_inst4|led_g~1                                                                                                                                                                                                                                                                               ; 1                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~325                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
; HW_VER[2]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|FX3_LED_ctrl:FX3_LED_ctrl_inst4|led_g~1                                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~301                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
; HW_VER[3]                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|FX3_LED_ctrl:FX3_LED_ctrl_inst4|led_g~1                                                                                                                                                                                                                                                                               ; 0                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~277                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
; LM75_OS                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - general_periph_top:inst4_general_periph_top|fan_ctrl_out~0                                                                                                                                                                                                                                                                                                        ; 1                 ; 6       ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg~366                                                                                                                                                                                                                                                                              ; 1                 ; 6       ;
; FX3_PCLK                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; FX3_CTL5                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|flagb_d                                                                                                                                                                                                                                                                                           ; 0                 ; 1       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|next_state.stream_in_pktend~0                                                                                                                                                                                                                                                                     ; 1                 ; 1       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|Selector4~2                                                                                                                                                                                                                                                                                       ; 1                 ; 1       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|Selector0~2                                                                                                                                                                                                                                                                                       ; 1                 ; 1       ;
; LMS_MCLK1                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; LMS_MCLK2                                                                                                                                                                                                                                                                                                                                                                ;                   ;         ;
; SI_CLK0                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; EXT_GND                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - sync_reg:sync_reg0|sync_reg[0]                                                                                                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg7|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg7|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|sync_reg:sync_reg3|sync_reg[1]                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg7|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg7|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg9|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg9|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|sync_reg:sync_reg3|sync_reg[0]                                                                                                                                                                                                                                                                                      ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg8|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg2|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg4|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg8|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg2|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg4|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - sync_reg:sync_reg1|sync_reg[0]                                                                                                                                                                                                                                                                                                                                    ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg1|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg9|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg5|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg1|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg9|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg5|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg10|sync_reg[1]                                                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg8|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg2|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg4|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[90]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[106]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[74]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[122]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[102]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[86]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[70]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[118]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[82]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[98]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[66]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[114]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[110]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[94]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[78]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[126]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[101]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[85]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[69]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[117]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[89]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[105]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[73]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[121]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[81]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[97]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[65]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[113]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[109]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[93]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[77]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[125]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[88]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[104]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[72]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[120]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[100]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[84]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[68]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[116]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[80]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[96]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[64]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[112]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[108]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[92]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[76]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[124]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[91]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[87]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[83]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[95]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[103]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[107]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[99]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[111]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[71]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[75]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[67]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[79]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[123]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[119]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[115]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[127]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[41]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[42]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[40]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[43]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[38]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[37]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[36]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[39]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[33]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[34]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[32]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[35]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[46]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[45]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[44]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[47]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[22]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[21]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[20]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[23]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[25]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[26]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[24]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[27]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[17]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[18]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[16]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[19]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[30]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[29]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[28]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[31]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[15]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[54]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[53]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[52]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[55]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[57]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[58]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[56]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[59]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[49]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[50]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[48]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[51]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[62]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[61]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[60]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[63]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[133]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[137]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[129]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[141]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[138]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[134]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[130]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[142]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[136]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[132]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[128]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[140]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[135]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[139]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[131]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[143]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg10|sync_reg[1]                                                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg8|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg2|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg4|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg1[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[90]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[106]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[74]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[122]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[102]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[86]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[70]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[118]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[82]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[98]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[66]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[114]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[110]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[94]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[78]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[126]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[101]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[85]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[69]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[117]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[89]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[105]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[73]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[121]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[81]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[97]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[65]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[113]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[109]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[93]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[77]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[125]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[88]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[104]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[72]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[120]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[100]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[84]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[68]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[116]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[80]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[96]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[64]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[112]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[108]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[92]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[76]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[124]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[91]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[87]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[83]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[95]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[103]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[107]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[99]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[111]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[71]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[75]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[67]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[79]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[123]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[119]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[115]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[127]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[41]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[42]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[40]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[43]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[38]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[37]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[36]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[39]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[33]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[34]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[32]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[35]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[46]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[45]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[44]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[47]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[22]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[21]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[20]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[23]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[25]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[26]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[24]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[27]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[17]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[18]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[16]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[19]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[30]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[29]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[28]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[31]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[15]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[54]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[53]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[52]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[55]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[57]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[58]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[56]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[59]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[49]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[50]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[48]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[51]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[62]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[61]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[60]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[63]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[133]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[137]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[129]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[141]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[138]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[134]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[130]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[142]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[136]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[132]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[128]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[140]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[135]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[139]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[131]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg1[143]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg1[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg5|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg6|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg5|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg6|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg10|sync_reg[0]                                                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[90]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[106]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[74]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[122]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[102]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[86]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[70]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[118]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[82]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[98]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[66]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[114]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[110]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[94]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[78]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[126]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[101]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[85]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[69]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[117]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[89]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[105]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[73]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[121]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[81]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[97]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[65]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[113]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[109]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[93]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[77]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[125]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[88]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[104]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[72]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[120]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[100]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[84]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[68]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[116]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[80]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[96]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[64]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[112]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[108]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[92]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[76]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[124]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[91]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[87]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[83]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[95]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[103]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[107]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[99]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[111]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[71]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[75]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[67]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[79]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[123]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[119]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[115]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[127]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[41]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[42]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[40]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[43]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[38]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[37]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[36]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[39]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[33]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[34]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[32]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[35]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[46]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[45]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[44]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[47]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[22]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[21]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[20]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[23]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[25]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[26]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[24]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[27]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[17]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[18]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[16]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[19]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[30]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[29]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[28]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[31]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[15]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[54]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[53]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[52]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[55]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[57]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[58]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[56]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[59]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[49]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[50]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[48]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[51]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[62]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[61]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[60]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[63]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[133]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[137]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[129]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[141]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[138]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[134]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[130]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[142]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[136]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[132]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[128]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[140]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[135]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[139]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[131]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[143]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg10|sync_reg[0]                                                                                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg1[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg2|sync_reg0[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[90]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[106]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[74]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[122]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[102]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[86]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[70]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[118]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[82]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[98]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[66]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[114]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[110]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[94]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[78]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[126]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[101]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[85]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[69]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[117]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[89]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[105]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[73]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[121]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[81]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[97]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[65]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[113]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[109]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[93]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[77]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[125]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[88]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[104]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[72]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[120]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[100]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[84]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[68]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[116]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[80]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[96]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[64]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[112]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[108]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[92]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[76]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[124]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[91]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[87]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[83]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[95]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[103]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[107]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[99]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[111]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[71]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[75]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[67]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[79]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[123]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[119]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[115]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[127]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[41]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[42]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[40]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[43]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[38]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[37]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[36]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[39]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[33]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[34]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[32]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[35]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[46]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[45]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[44]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[47]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[22]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[21]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[20]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[23]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[25]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[26]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[24]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[27]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[17]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[18]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[16]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[19]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[30]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[29]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[28]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[31]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[15]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[54]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[53]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[52]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[55]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[57]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[58]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[56]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[59]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[49]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[50]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[48]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[51]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[62]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[61]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[60]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[63]                                                                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[133]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[137]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[129]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[141]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[138]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[134]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[130]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[142]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[136]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[132]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[128]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[140]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[135]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[139]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[131]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg0|sync_reg0[143]                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg1|sync_reg0[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg6|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg6|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[9]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[8]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[7]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[6]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[5]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[4]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[3]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[2]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[1]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|bus_sync_reg:bus_sync_reg3|sync_reg0[0]                                                                                                                                                                                                                                                                         ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg0|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
;      - pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg0|sync_reg[0]                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
; SI_CLK1                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; FX3_CTL4                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|flaga_d                                                                                                                                                                                                                                                                                           ; 1                 ; 3       ;
; FX3_CTL8                                                                                                                                                                                                                                                                                                                                                                 ;                   ;         ;
;      - comb~0                                                                                                                                                                                                                                                                                                                                                            ; 0                 ; 3       ;
; FPGA_SPI0_MISO                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|MISO_reg~7                                                                                                                                                                                                                                                                                  ; 1                 ; 0       ;
; LMS_DIQ2_IQSEL2                                                                                                                                                                                                                                                                                                                                                          ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[12]~feeder                                                                                                                                                                  ; 0                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[12]~feeder                                                                                                                                                                  ; 0                 ; 6       ;
; LMS_DIQ2_D[10]                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[10]~feeder                                                                                                                                                                  ; 0                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[10]~feeder                                                                                                                                                                  ; 0                 ; 6       ;
; LMS_DIQ2_D[8]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[8]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[8]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
; LMS_DIQ2_D[11]                                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[11]~feeder                                                                                                                                                                  ; 1                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[11]~feeder                                                                                                                                                                  ; 1                 ; 6       ;
; LMS_DIQ2_D[9]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[9]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[9]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
; LMS_DIQ2_D[6]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[6]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[6]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
; LMS_DIQ2_D[4]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[4]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[4]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
; LMS_DIQ2_D[7]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[7]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[7]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
; LMS_DIQ2_D[5]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[5]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[5]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
; LMS_DIQ2_D[2]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[2]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[2]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
; LMS_DIQ2_D[0]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[0]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[0]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
; LMS_DIQ2_D[3]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[3]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[3]~feeder                                                                                                                                                                   ; 0                 ; 6       ;
; LMS_DIQ2_D[1]                                                                                                                                                                                                                                                                                                                                                            ;                   ;         ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[1]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
;      - rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[1]~feeder                                                                                                                                                                   ; 1                 ; 6       ;
; SI_CLK7                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SI_CLK6                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SI_CLK5                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SI_CLK3                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; SI_CLK2                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; PWR_SRC                                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|Mux23~2                                                                                                                                                                                                                                                                                       ; 0                 ; 6       ;
; BOM_VER[3]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~181                                                                                                                                                                                                                                                                                  ; 1                 ; 6       ;
; BOM_VER[2]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~205                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
; BOM_VER[1]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~229                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
; BOM_VER[0]                                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
;      - nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg~253                                                                                                                                                                                                                                                                                  ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Location               ; Fan-Out ; Usage                                  ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+
; EXT_GND                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_T17                ; 686     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_PCLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_T21                ; 2064    ; Clock                                  ; yes    ; Global Clock         ; GCLK6            ; --                                                                             ;
; FX3_PCLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; PIN_T21                ; 8       ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|_~0                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y30_N2      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y30_N24     ; 21      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X54_Y30_N0      ; 17      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X36_Y15_N20     ; 24      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|valid_wrreq~2                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X37_Y16_N0      ; 24      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y17_N16     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X56_Y17_N20     ; 15      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|_~0                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X41_Y23_N16     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|valid_rdreq~1                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X41_Y23_N28     ; 31      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X43_Y24_N14     ; 36      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|a_graycounter_pjc:wrptr_g1p|cntr_cout[0]~1                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y18_N18     ; 18      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X53_Y18_N16     ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|inst3_pct_wr~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X43_Y19_N6      ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|inst3_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X39_Y19_N5          ; 174     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|LessThan0~32                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X33_Y17_N6      ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|pct_payload_extrct:pct_payload_extrct_inst3|process_1~5                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X35_Y16_N18     ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|current_state.prep_thread_addr                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X30_Y19_N5          ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|current_state.wait_flg_latency                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X30_Y19_N13         ; 7       ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|faddr_reg[1]~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X43_Y19_N13         ; 39      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X67_Y19_N19 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y11_N12 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y11_N5  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y7_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y7_N12  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y18_N12 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y18_N5  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_16                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y13_N12 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_17                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y13_N5  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_18                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y11_N26 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_19                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y12_N19 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X67_Y2_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_20                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y12_N26 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_21                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y14_N12 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_22                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y14_N5  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_23                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y19_N26 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_24                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y9_N12  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_25                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y9_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_26                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y18_N26 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_27                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y18_N19 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_28                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y15_N12 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_29                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y15_N5  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X67_Y6_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_30                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y17_N19 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_31                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y17_N26 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_32                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X67_Y13_N19 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X67_Y7_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X67_Y7_N5   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X67_Y8_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X67_Y3_N5   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X67_Y10_N12 ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|slwr_streamIN_n_d~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X67_Y10_N5  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X46_Y32_N23         ; 118     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|sync_reg:sync_reg3|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X55_Y16_N7          ; 95      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_B12                ; 1382    ; Clock                                  ; yes    ; Global Clock         ; GCLK12           ; --                                                                             ;
; LMS_MCLK1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_G21                ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; LMS_MCLK2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; PIN_B11                ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; SI_CLK0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_T2                 ; 48      ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; SI_CLK1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_AA12               ; 19      ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; SI_CLK2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_AB12               ; 18      ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; SI_CLK3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_T22                ; 18      ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; SI_CLK5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_G1                 ; 18      ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; SI_CLK6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_AA11               ; 18      ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; SI_CLK7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; PIN_AB11               ; 18      ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X1_Y22_N0         ; 123     ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; JTAG_X1_Y22_N0         ; 23      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; busy_delay:inst5_busy_delay|cnt[3]~64                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X14_Y19_N6      ; 32      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; busy_delay:inst5_busy_delay|cnt[3]~65                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X14_Y19_N18     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:0:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X2_Y34_N4       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:1:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X1_Y35_N30      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:2:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X2_Y34_N10      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:3:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X2_Y34_N28      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:4:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X2_Y34_N8       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:5:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X2_Y34_N22      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:6:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X2_Y34_N0       ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; general_periph_top:inst4_general_periph_top|gpio_ctrl_top:gpio_ctrl_top_inst5|gpio_ctrl:\gpio_ctrl_gen:7:gpio_ctrl_bitx|gpio_dir~0                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X2_Y34_N26      ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|dout_reg[14]~362                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X8_Y36_N20      ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|Mux0~0                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X9_Y34_N6       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|Mux1~2                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X8_Y36_N0       ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mcfg32wm_fsm:fsm|state[5]~0                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X50_Y23_N26     ; 13      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[0][15]~24                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y41_N4       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[10][0]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X16_Y38_N27         ; 5       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[10][0]~8                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y36_N12     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[11][15]~25                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y36_N4      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[12][1]~11                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y40_N0      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[13][2]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X15_Y38_N11         ; 245     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[13][2]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y39_N14     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[14][15]~20                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y36_N16     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[15][1]~17                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y36_N24     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[16][15]~12                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X5_Y42_N28      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[17][15]~13                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y36_N18     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[18][15]~30                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y35_N2       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[19][3]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X7_Y37_N2       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[1][15]~22                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y36_N8      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[20][15]~31                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y35_N24      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[21][15]~28                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y36_N30     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[22][15]~29                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y36_N0       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[23][4]~6                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X5_Y37_N28      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[24][15]~32                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X6_Y36_N2       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[25][15]~27                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X8_Y40_N18      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[26][2]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X5_Y36_N0       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[27][15]~33                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X7_Y36_N16      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[28][2]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X5_Y37_N18      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X9_Y40_N7           ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][1]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X8_Y39_N1           ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X8_Y39_N31          ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3]                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X9_Y40_N31          ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3]~7                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X8_Y40_N6       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[2][15]~19                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X11_Y36_N24     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[30][0]~16                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X6_Y35_N22      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[31][0]~15                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X6_Y36_N30      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[3][15]~26                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y37_N20      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[4][15]~23                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y35_N2       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[5][0]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y36_N4      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[6][15]~18                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X9_Y37_N6       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[7][0]~14                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X9_Y37_N8       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[8][10]~10                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X12_Y37_N2      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[9][0]~21                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y38_N2      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|dout_reg[12]~24                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X9_Y34_N18      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm|Mux1~0                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X9_Y34_N26      ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mcfg32wm_fsm:fsm|Mux3~0                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X9_Y34_N16      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[0][0]~3                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X5_Y33_N20      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[10][15]~28                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y33_N16      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[11][15]~24                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y32_N6       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[12][0]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X5_Y33_N8       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[13][0]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X5_Y33_N6       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[14][15]~25                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y33_N18      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[15][15]~31                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y33_N10      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[16][15]~15                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y33_N12      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[17][15]~14                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y33_N20      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[18][15]~7                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y33_N12      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[19][15]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X4_Y31_N6       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[1][15]~23                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y33_N4       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[20][15]~13                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X6_Y34_N26      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[21][15]~16                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y33_N4       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[22][15]~6                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y34_N4       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[23][15]~8                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X5_Y33_N30      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[24][15]~11                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X2_Y31_N20      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[25][15]~10                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y33_N24      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[26][15]~19                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y33_N22      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[27][15]~17                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X7_Y32_N4       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[28][15]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X5_Y33_N24      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[29][15]~12                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y33_N0       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[2][15]~26                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X6_Y34_N24      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[30][15]~18                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y33_N28      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[31][15]~20                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X4_Y31_N20      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[3][15]~22                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X4_Y31_N2       ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[4][0]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X7_Y34_N0       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[5][15]~30                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X5_Y33_N2       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[6][0]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X7_Y34_N2       ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[7][15]~29                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X5_Y33_N14      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[8][15]~27                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X2_Y31_N18      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|periphcfg:periphcfg_inst6|mem[9][15]~21                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X7_Y33_N28      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|dout_regA[14]~326                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X9_Y34_N28      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux1~2                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y34_N8       ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux2~0                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y34_N30      ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mcfg32wm_fsm:fsmA|Mux3~0                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X9_Y34_N12      ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[0][15]~17                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X10_Y33_N0      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[10][0]~11                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y33_N14     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[11][0]~9                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y33_N12     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[12][15]~19                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y33_N14     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[13][15]~18                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y33_N28     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[14][0]~7                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y33_N20     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[15][0]~5                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y31_N6      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[16][0]~4                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X10_Y33_N4      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[17][0]~6                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y33_N16     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[18][0]~8                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y35_N14     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[19][15]~25                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y33_N14     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[20][15]~27                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y34_N18     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[21][15]~28                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y33_N28     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[22][15]~24                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y34_N14     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[23][15]~26                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y33_N6      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[24][15]~22                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y33_N8      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[25][15]~20                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y33_N6      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[26][15]~30                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y35_N12     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[27][15]~29                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y33_N6      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[28][15]~21                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y33_N2      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[29][15]~23                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y33_N26     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[30][0]~14                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y35_N6      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[31][9]~13                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X10_Y35_N30     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[3][2]~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X10_Y33_N12     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[4][9]~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X12_Y34_N30     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[5][8]~12                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y33_N26     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[6][3]~10                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X12_Y34_N16     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[7][9]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X10_Y33_N28     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[8][15]~16                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y33_N10     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|pllcfg:pllcfg_inst1|mem[9][15]~15                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X10_Y33_N16     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~100                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y21_N8      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~101                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X17_Y26_N18     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~102                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y27_N18     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~103                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y21_N22     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~104                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X15_Y22_N30     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~105                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X18_Y26_N16     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~106                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X16_Y24_N28     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~75                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y22_N4      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~76                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X15_Y25_N0      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~77                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y21_N20     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~78                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y21_N14     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~79                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y22_N28     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~80                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X12_Y27_N12     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~81                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y21_N0      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~82                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X15_Y25_N4      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~83                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y22_N26     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~84                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y27_N26     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~85                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y27_N6      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~86                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y21_N4      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~87                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y27_N8      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~88                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y21_N16     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~89                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y21_N10     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~90                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y22_N10     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~91                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y27_N12     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~92                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y24_N20     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~93                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y21_N24     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~94                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y26_N24     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~95                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X14_Y27_N4      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~96                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X15_Y25_N24     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~97                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X15_Y22_N18     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~98                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X18_Y27_N16     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|Decoder0~99                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y24_N4      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mcfg32wm_fsm:fsm|Mux0~2                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y31_N18     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mcfg32wm_fsm:fsm|Mux1~0                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y31_N20     ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mcfg32wm_fsm:fsm|Mux2~0                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X19_Y23_N0      ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mcfg32wm_fsm:fsm|Mux5~1                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X11_Y31_N26     ; 20      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[1][1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X12_Y22_N17         ; 128     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[1][2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X12_Y22_N25         ; 28      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[1][4]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X12_Y22_N23         ; 109     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[1][5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X12_Y22_N11         ; 7       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X33_Y22_N5          ; 34      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X33_Y22_N1          ; 995     ; Async. clear, Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|avfifo:av_fifo_int_0|coe_fifo_rst                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; FF_X60_Y19_N11         ; 108     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[1]~9                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X62_Y20_N18     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|cr[5]~4                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X63_Y22_N8      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|ctr[5]~10                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X63_Y20_N20     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|core_cmd[2]~5                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X65_Y22_N28     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|dcnt[1]~0                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y21_N30     ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~3                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X65_Y23_N12     ; 20      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer[10]~11                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X64_Y23_N6      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|prer[1]~10                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X64_Y23_N24     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|i2c_opencores:i2c_opencores_0|i2c_master_top:i2c_master_top_inst|txr[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X63_Y22_N12     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_leds:leds|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X61_Y20_N10     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_lms_ctr_gpio:lms_ctr_gpio|data_out[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y21_N16     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X51_Y21_N24     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:oc_mem_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X56_Y21_N28     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_003:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X59_Y21_N0      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_003:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y21_N2      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_003:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y21_N12     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_mm_interconnect_0:mm_interconnect_0|lms_ctr_mm_interconnect_0_cmd_mux_003:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X56_Y21_N24     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X56_Y22_N22     ; 12      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X53_Y24_N1          ; 25      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X56_Y26_N27         ; 42      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X56_Y26_N1          ; 27      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X51_Y24_N30     ; 34      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X53_Y27_N21         ; 18      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src1~35                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X56_Y26_N22     ; 32      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y25_N26     ; 15      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y25_N4      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X57_Y26_N20     ; 2       ; Write enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X56_Y26_N29         ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y23_N30     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y23_N4      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y24_N4      ; 25      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|jxuir                                                                                                                                                                                  ; FF_X34_Y21_N25         ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a                                                                                                                                                                   ; LCCOMB_X39_Y22_N2      ; 5       ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                                                                                                                                                 ; LCCOMB_X39_Y22_N0      ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b                                                                                                                                                                   ; LCCOMB_X39_Y22_N26     ; 36      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_sysclk:the_lms_ctr_nios2_cpu_cpu_debug_slave_sysclk|update_jdo_strobe                                                                                                                                                                      ; FF_X34_Y21_N7          ; 39      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[18]~29                                                                                                                                                                                    ; LCCOMB_X36_Y22_N28     ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[37]~21                                                                                                                                                                                    ; LCCOMB_X35_Y20_N0      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|lms_ctr_nios2_cpu_cpu_debug_slave_tck:the_lms_ctr_nios2_cpu_cpu_debug_slave_tck|sr[8]~13                                                                                                                                                                                     ; LCCOMB_X34_Y20_N24     ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                                                                                                                                                                                             ; LCCOMB_X34_Y20_N26     ; 39      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_debug_slave_wrapper:the_lms_ctr_nios2_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:lms_ctr_nios2_cpu_cpu_debug_slave_phy|virtual_state_uir~0                                                                                                                                                                                             ; LCCOMB_X34_Y21_N20     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_avalon_reg:the_lms_ctr_nios2_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y21_N24     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_break:the_lms_ctr_nios2_cpu_cpu_nios2_oci_break|break_readreg[6]~1                                                                                                                                                                                                                                                                   ; LCCOMB_X39_Y22_N18     ; 61      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_oci_debug:the_lms_ctr_nios2_cpu_cpu_nios2_oci_debug|resetrequest                                                                                                                                                                                                                                                                         ; FF_X35_Y22_N1          ; 3       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|MonDReg[0]~8                                                                                                                                                                                                                                                                               ; LCCOMB_X39_Y22_N6      ; 30      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|MonDReg[15]~18                                                                                                                                                                                                                                                                             ; LCCOMB_X39_Y22_N28     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                                                                                                                                                             ; LCCOMB_X43_Y21_N28     ; 2       ; Write enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_oc_mem:oc_mem|wren~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X56_Y21_N4      ; 32      ; Write enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|always12~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X44_Y19_N26     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|always6~0                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y18_N26     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|control_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y18_N16     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X53_Y20_N26     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|shift_reg[6]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y19_N14     ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y18_N10     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|transmitting~5                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X44_Y19_N28     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|write_tx_holding                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X46_Y20_N14     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|always12~0                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y19_N18     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|always6~0                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y19_N28     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|control_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X55_Y19_N12     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y19_N26     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|shift_reg[1]~11                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y19_N20     ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X55_Y19_N20     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|transaction_primed                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X46_Y19_N17         ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|write_tx_holding                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X49_Y19_N6      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|SCLK_reg                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X11_Y31_N1          ; 2237    ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|always12~0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X21_Y23_N2      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|always6~0                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y22_N18     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|control_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X53_Y22_N4      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|endofpacketvalue_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X53_Y22_N20     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|shift_reg[5]~2                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y23_N6      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X53_Y22_N0      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|transmitting~5                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X20_Y27_N14     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|write_tx_holding                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X49_Y22_N16     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; nios_cpu:inst0_nios_cpu|spi_1_SCLK                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X45_Y19_N24     ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X18_Y41_N8      ; 3       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|phasedone_state                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X18_Y41_N19         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X18_Y41_N29         ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                                                                                                                                                                            ; PLL_3                  ; 3       ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|c0_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y39_N18     ; 1       ; Clock                                  ; yes    ; Global Clock         ; GCLK5            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2] ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|c1_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y39_N26     ; 3245    ; Clock                                  ; yes    ; Global Clock         ; GCLK11           ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3] ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|current_state.ps_disable                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X29_Y33_N31         ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_phase_step_cnt[6]~32                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X23_Y35_N4      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.check_phase_done                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X18_Y38_N31         ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.check_phase_step                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X18_Y38_N9          ; 13      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.phase_step                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X18_Y38_N29         ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y33_N0      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.check_max_steps                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X29_Y32_N11         ; 13      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.max_found                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X28_Y32_N5          ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.wait_after_ph_shift                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X23_Y32_N31         ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y26_N22     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|process_1~0                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X28_Y32_N12     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_ctrl_phase_reg[8]~0                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y32_N30     ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_done_reg~0                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X28_Y32_N10     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt[1]~30                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X27_Y30_N4      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt_max[5]~30                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y30_N30     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt_min[5]~1                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y31_N30     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr12|cntr_6jo:auto_generated|counter_reg_bit[7]~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X26_Y27_N10     ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr13|cntr_rfo:auto_generated|_~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y29_N26     ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr16|cntr_6jo:auto_generated|counter_reg_bit[7]~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y28_N0      ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr2|cntr_a9o:auto_generated|_~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y27_N26     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|pll_areset                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X27_Y32_N22     ; 5       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|power_up~1                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X23_Y29_N22     ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|reconfig_counter_state~2                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y29_N24     ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|reconfig_counter_state~3                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X26_Y28_N2      ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|reconfig_seq_ena_state                                                                                                                                                                                                                                                                                                                                           ; FF_X26_Y29_N21         ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|rom_init_state                                                                                                                                                                                                                                                                                                                                                   ; FF_X22_Y29_N29         ; 19      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|scan_cache_write_enable~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X23_Y29_N12     ; 10      ; Write enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg7|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X29_Y33_N3          ; 223     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|sync_reg:sync_reg8|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X25_Y29_N31         ; 31      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X38_Y35_N28     ; 3       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|phasedone_state                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X38_Y35_N19         ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X38_Y35_N9          ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|wire_pll1_locked                                                                                                                                                                                                                                                                                                                                                                                                                            ; PLL_2                  ; 3       ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|c0_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X1_Y21_N12      ; 1       ; Clock                                  ; yes    ; Global Clock         ; GCLK15           ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0] ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|c1_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X1_Y21_N14      ; 3207    ; Clock                                  ; yes    ; Global Clock         ; GCLK0            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][1] ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_locked~0                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X32_Y33_N22     ; 106     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|current_state.ps_disable                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X38_Y33_N3          ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_phase_step_cnt[6]~32                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X36_Y34_N22     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.check_phase_done                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X37_Y34_N7          ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.check_phase_step                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X37_Y34_N3          ; 13      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|current_state.phase_step                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X36_Y34_N25         ; 11      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps:pll_ps_inst0|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X38_Y33_N10     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.check_max_steps                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X43_Y33_N15         ; 13      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.max_found                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X42_Y33_N11         ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|current_state.wait_after_ph_shift                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X43_Y33_N31         ; 10      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X41_Y31_N30     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|process_1~0                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X38_Y33_N0      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_ctrl_phase_reg[0]~0                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X42_Y33_N14     ; 11      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|ps_done_reg~0                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X41_Y33_N14     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt[9]~30                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X44_Y33_N30     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt_max[7]~30                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y33_N4      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_ps_top:pll_ps_top_inst2|pll_ps_fsm:pll_ps_fsm_inst1|step_cnt_min[7]~1                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y33_N26     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr12|cntr_6jo:auto_generated|counter_reg_bit[7]~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y34_N10     ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr13|cntr_rfo:auto_generated|_~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y35_N18     ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr16|cntr_6jo:auto_generated|counter_reg_bit[7]~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X32_Y35_N0      ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|lpm_counter:cntr2|cntr_a9o:auto_generated|_~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X30_Y34_N4      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|pll_areset                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X34_Y33_N16     ; 5       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|power_up~1                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X34_Y34_N6      ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|reconfig_counter_state~2                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X34_Y35_N18     ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|reconfig_counter_state~3                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X33_Y35_N28     ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|reconfig_seq_ena_state                                                                                                                                                                                                                                                                                                                                           ; FF_X35_Y35_N1          ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|rom_init_state                                                                                                                                                                                                                                                                                                                                                   ; FF_X34_Y34_N17         ; 19      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|scan_cache_write_enable~0                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X34_Y34_N12     ; 10      ; Write enable                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg7|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X36_Y33_N15         ; 223     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|sync_reg:sync_reg8|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X32_Y33_N7          ; 31      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|pulse_gen:pulse_gen_inst6|Equal0~20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X2_Y38_N0       ; 33      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|bus_sync_reg:bus_sync_reg1|sync_reg1[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X27_Y37_N29         ; 104     ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|mux1_data_out_valid_reg                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X38_Y28_N1          ; 199     ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y28_N18     ; 65      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~1                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y28_N26     ; 65      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|Equal0~2                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y28_N16     ; 65      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_48_to_64:inst0|word64_0_valid                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X33_Y26_N1          ; 65      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y28_N2      ; 55      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~1                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y28_N20     ; 55      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~2                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y28_N20     ; 57      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~3                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y28_N10     ; 55      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~4                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y28_N14     ; 57      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~5                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y28_N12     ; 55      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|bit_pack:bit_pack_inst1|pack_56_to_64:inst1|Equal0~6                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X32_Y28_N30     ; 57      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|current_state.s1                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X41_Y27_N1          ; 15      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|current_state.s2                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X41_Y29_N31         ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets:data2packets_inst2|reg_1_en                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X42_Y29_N24     ; 129     ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|data2packets_fsm:data2packets_fsm_inst0|current_state.rd_smpl_buff                                                                                                                                                                                                                                                                                                                                                                             ; FF_X41_Y30_N21         ; 17      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|data2packets_top:data2packets_top_inst2|inst1_data_in_valid                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X38_Y30_N29         ; 62      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|inst0_reset_n~0                                                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X17_Y42_N8      ; 40      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|inst0_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X29_Y35_N25         ; 51      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|inst1_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X28_Y38_N3          ; 51      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|inst0_reset_n                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X29_Y41_N13         ; 156     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|inst1_reset_n                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X26_Y41_N25         ; 156     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_mimo_ddr:rxiq_mimo_ddr_inst0|diq_chA_0_reg_proc~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y37_N14     ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_mimo_ddr:rxiq_mimo_ddr_inst0|diq_chA_1_reg_proc~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y41_N26     ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_mimo_ddr:rxiq_mimo_ddr_inst0|diq_chB_0_reg_proc~1                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y37_N24     ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_mimo_ddr:rxiq_mimo_ddr_inst0|diq_chB_1_reg_proc~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X27_Y37_N0      ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_pulse_ddr:rxiq_pulse_ddr_inst1|diq_chA_0_reg_proc~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y36_N14     ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_pulse_ddr:rxiq_pulse_ddr_inst1|diq_chA_1_reg_proc~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y36_N12     ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_pulse_ddr:rxiq_pulse_ddr_inst1|diq_chB_0_reg_proc~1                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y36_N2      ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_mimo:inst1_rxiq_mimo|rxiq_pulse_ddr:rxiq_pulse_ddr_inst1|diq_chB_1_reg_proc~0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X27_Y36_N26     ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|inst0_reset_n                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X23_Y36_N31         ; 53      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|inst1_reset_n                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X26_Y35_N13         ; 52      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos0_reg_proc~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y39_N4      ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos1_reg_proc~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y39_N26     ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos2_reg_proc~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y39_N6      ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_ddr:rxiq_siso_ddr_inst1|diq_pos3_reg_proc~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X22_Y39_N0      ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos0_reg_proc~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y36_N22     ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos1_reg_proc~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y36_N0      ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos2_reg_proc~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y36_N30     ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|rxiq:inst1_rxiq|rxiq_siso:inst0_rxiq_siso|rxiq_siso_sdr:rxiq_siso_sdr_inst0|diq_pos3_reg_proc~0                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y36_N14     ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp|current_state.compare                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X18_Y36_N29         ; 19      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp|process_1~1                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y42_N28     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|smpl_cmp:inst3_smpl_cmp|process_1~2                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X20_Y42_N4      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|test_data_dd:int2_test_data_dd|iq_sel                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X22_Y39_N3          ; 14      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y33_N28     ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y34_N8      ; 25      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|iq_smpl_cnt:iq_smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_f5l:auto_generated|_~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X54_Y42_N8      ; 64      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|smpl_cnt:smpl_cnt_inst3|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_f5l:auto_generated|_~0                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y31_N22     ; 64      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X17_Y42_N13         ; 2032    ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg11|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X17_Y42_N11         ; 63      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X43_Y38_N1          ; 2202    ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; FF_X51_Y26_N27         ; 181     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|edge_delay:edge_delay_inst4|current_state.idle                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X12_Y42_N7          ; 22      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|edge_delay:edge_delay_inst4|fall_cnt[1]~49                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y42_N12     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|edge_delay:edge_delay_inst4|process_1~1                                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y42_N30     ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|edge_delay:edge_delay_inst4|rise_cnt[13]~50                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y42_N22     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|txiq:inst1_txiq|diq_L_reg_0[11]~14                                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X20_Y37_N10     ; 24      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|txiq:inst1_txiq|diq_L_reg_1[7]~13                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y37_N18     ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|txiq:inst1_txiq|diq_L_reg_2[9]~13                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y37_N6      ; 24      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|txiq:inst1_txiq|fifo_rdreq~0                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X23_Y40_N12     ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|txiq_ctrl:txiq_ctrl_inst3|cnt[3]~48                                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y40_N24     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|txiq_ctrl:txiq_ctrl_inst3|current_state.rd_samples                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X15_Y40_N31         ; 22      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|txiq_ctrl:txiq_ctrl_inst3|current_state.txant_dis_wait                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X15_Y40_N5          ; 18      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|fifo2diq:diq2fifo_inst2|txiq_ctrl:txiq_ctrl_inst3|current_state.txant_enable_wait                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X15_Y40_N1          ; 19      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y35_N16     ; 2       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y35_N22     ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y34_N0      ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|cmpr_966:rdempty_eq_comp|aneb_result_wire[0]                                                                                                                                                                                                                                                                                                    ; LCCOMB_X60_Y32_N0      ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X57_Y32_N14     ; 8       ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|pct_separate_fsm:inst0_pct_separate_fsm|current_state.idle                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X56_Y31_N13         ; 50      ; Sync. clear, Sync. load                ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|pct_separate_fsm:inst0_pct_separate_fsm|hdr_cap~5                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X56_Y34_N24     ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|pct_separate_fsm:inst0_pct_separate_fsm|rd_cnt[11]~49                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y30_N4      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|pct_separate_fsm:inst0_pct_separate_fsm|rd_cnt_max[2]~44                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X60_Y31_N24     ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|pct_separate_fsm:inst0_pct_separate_fsm|rd_cnt_max[2]~46                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X56_Y34_N16     ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|pct_words[8]~1                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X60_Y33_N18     ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X56_Y35_N17         ; 140     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|bit_unpack_64:bit_unpack_64_inst1|unpack_64_to_48:unpack_64_to_48_inst0|process_2~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y38_N4      ; 97      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|bit_unpack_64:bit_unpack_64_inst1|unpack_64_to_48:unpack_64_to_48_inst0|process_3~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y38_N30     ; 97      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|bit_unpack_64:bit_unpack_64_inst1|unpack_64_to_64:unpack_64_to_64_inst2|process_2~0                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X34_Y38_N10     ; 97      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|_~0                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y40_N2      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X23_Y38_N24     ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|_~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X44_Y36_N26     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y34_N12     ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y34_N14     ; 21      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|_~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X49_Y39_N8      ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                               ; LCCOMB_X50_Y38_N28     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                               ; LCCOMB_X54_Y38_N22     ; 21      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|_~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y31_N26     ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                               ; LCCOMB_X43_Y35_N30     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y35_N26     ; 21      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|_~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y42_N12     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                               ; LCCOMB_X42_Y41_N10     ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                               ; LCCOMB_X41_Y41_N30     ; 21      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|Selector1~2                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X42_Y38_N14     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|current_state.idle                                                                                                                                                                                                                                                                                                                                                                         ; FF_X43_Y38_N11         ; 20      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|pct_buff_clr_n[0]~3                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y38_N22     ; 114     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|pct_buff_clr_n[1]~2                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y38_N24     ; 114     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|pct_buff_clr_n[2]~1                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y38_N12     ; 114     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|pct_buff_clr_n[3]~0                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X42_Y38_N22     ; 114     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_rd:p2d_rd_inst3|rd_cnt[2]~39                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X42_Y38_N24     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|current_state.check_next_buf                                                                                                                                                                                                                                                                                                                                                       ; FF_X49_Y35_N31         ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|current_state.switch_next_buff                                                                                                                                                                                                                                                                                                                                                     ; FF_X50_Y35_N11         ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|in_pct_data_valid                                                                                                                                                                                                                                                                                                                                                                  ; FF_X51_Y36_N31         ; 29      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|out_reg~0                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X50_Y35_N4      ; 17      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|out_reg~6                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y36_N30     ; 96      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|out_reg~7                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X51_Y36_N16     ; 128     ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_data_wrreq_cnt[8]~18                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X51_Y35_N12     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_hdr_0_valid[0]                                                                                                                                                                                                                                                                                                                                                                 ; FF_X49_Y35_N27         ; 95      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_hdr_0_valid[1]                                                                                                                                                                                                                                                                                                                                                                 ; FF_X49_Y35_N15         ; 95      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_hdr_0_valid[2]                                                                                                                                                                                                                                                                                                                                                                 ; FF_X49_Y35_N19         ; 95      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_hdr_0_valid[3]                                                                                                                                                                                                                                                                                                                                                                 ; FF_X49_Y35_N21         ; 95      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|rd_cnt[11]~47                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X50_Y35_N30     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|smpl_buff_valid                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X34_Y38_N5          ; 70      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y41_N6      ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y42_N30     ; 21      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X19_Y38_N9          ; 242     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|txiqmux:txiqmux_inst3|test_data_dd:test_data_dd_inst1|iq_sel                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X22_Y25_N29         ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[1]                                                                                                                                                                        ; FF_X7_Y4_N11           ; 21      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[2]                                                                                                                                                                        ; FF_X7_Y4_N21           ; 21      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[3]                                                                                                                                                                        ; FF_X7_Y4_N9            ; 21      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[0]                                                                                                                                                                        ; FF_X7_Y4_N3            ; 30      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[1]                                                                                                                                                                        ; FF_X7_Y4_N5            ; 30      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[2]                                                                                                                                                                        ; FF_X7_Y4_N23           ; 30      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[3]                                                                                                                                                                        ; FF_X7_Y4_N1            ; 28      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|int_do_col_req                                                                                                                                                                  ; LCCOMB_X14_Y10_N26     ; 27      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|max_local_burst_size[1]                                                                                                                                                         ; FF_X11_Y4_N15          ; 105     ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_row_addr[1]~13                                                                                                                                                                  ; LCCOMB_X20_Y10_N0      ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_size[2]~3                                                                                                                                                                       ; LCCOMB_X20_Y8_N16      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|copy~0                                                                                                                                                                              ; LCCOMB_X21_Y8_N0       ; 44      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|generating                                                                                                                                                                          ; FF_X20_Y8_N1           ; 34      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|int_queue_full~2                                                                                                                                                                    ; LCCOMB_X19_Y8_N24      ; 35      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_monitor_per_chip[0].act_trrd_cnt[0]~13                                                                                                                                    ; LCCOMB_X4_Y7_N0        ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_tfaw_cmd_cnt~1                                                                                                                                                            ; LCCOMB_X3_Y7_N10       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|always164~0                                                                                                                                                                   ; LCCOMB_X4_Y7_N18       ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|int_can_read~1                                                                                                                                                                ; LCCOMB_X9_Y10_N2       ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|int_can_write~6                                                                                                                                                               ; LCCOMB_X10_Y10_N8      ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_read_diff_chip~4                                                                                                                              ; LCCOMB_X7_Y10_N4       ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_write_diff_chip~4                                                                                                                             ; LCCOMB_X11_Y10_N28     ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].read_cnt_diff_chip[2]~14                                                                                                                             ; LCCOMB_X6_Y10_N4       ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].read_cnt_this_chip[5]~19                                                                                                                             ; LCCOMB_X6_Y9_N30       ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_diff_chip[0]~7                                                                                                                             ; LCCOMB_X11_Y10_N6      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_this_chip[1]~22                                                                                                                            ; LCCOMB_X8_Y10_N8       ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|fifo_put~0                                                                                                   ; LCCOMB_X18_Y11_N4      ; 18      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|_~10               ; LCCOMB_X20_Y11_N18     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|_~6                ; LCCOMB_X18_Y11_N0      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|pulse_ram_output~2 ; LCCOMB_X20_Y11_N24     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|fifo_put                                                                                                                                    ; LCCOMB_X22_Y17_N12     ; 15      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|_~10                                              ; LCCOMB_X22_Y17_N6      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|_~12                                              ; LCCOMB_X21_Y17_N18     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|pulse_ram_output~2                                ; LCCOMB_X22_Y17_N30     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[10][2]~53                                                                                              ; LCCOMB_X15_Y18_N20     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[11][0]~58                                                                                              ; LCCOMB_X16_Y18_N20     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[12][0]~64                                                                                              ; LCCOMB_X17_Y18_N20     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[13][0]~69                                                                                              ; LCCOMB_X17_Y15_N24     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[14][1]~74                                                                                              ; LCCOMB_X17_Y15_N6      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[15][3]~78                                                                                              ; LCCOMB_X18_Y14_N24     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[1][0]~5                                                                                                ; LCCOMB_X18_Y17_N24     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[2][2]~10                                                                                               ; LCCOMB_X17_Y17_N10     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[3][0]~16                                                                                               ; LCCOMB_X17_Y17_N24     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[4][0]~21                                                                                               ; LCCOMB_X16_Y17_N2      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[5][3]~27                                                                                               ; LCCOMB_X16_Y17_N24     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[6][0]~32                                                                                               ; LCCOMB_X15_Y16_N12     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[7][1]~38                                                                                               ; LCCOMB_X15_Y16_N10     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[8][0]~43                                                                                               ; LCCOMB_X16_Y16_N24     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[9][1]~48                                                                                               ; LCCOMB_X15_Y18_N10     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_vector[10]~2                                                                                           ; LCCOMB_X18_Y15_N0      ; 20      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[0][0]~12                                                                                                     ; LCCOMB_X18_Y14_N12     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[10][1]~65                                                                                                    ; LCCOMB_X22_Y15_N20     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[11][0]~70                                                                                                    ; LCCOMB_X19_Y13_N0      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[12][2]~74                                                                                                    ; LCCOMB_X20_Y14_N4      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[15][3]~84                                                                                                    ; LCCOMB_X22_Y14_N24     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[1][1]~19                                                                                                     ; LCCOMB_X18_Y12_N10     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[2][0]~23                                                                                                     ; LCCOMB_X19_Y13_N4      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[3][3]~29                                                                                                     ; LCCOMB_X20_Y13_N4      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[4][3]~34                                                                                                     ; LCCOMB_X21_Y13_N4      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[5][1]~40                                                                                                     ; LCCOMB_X21_Y13_N8      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[6][3]~45                                                                                                     ; LCCOMB_X19_Y15_N4      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[7][2]~50                                                                                                     ; LCCOMB_X20_Y15_N22     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[8][2]~54                                                                                                     ; LCCOMB_X20_Y15_N0      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[9][3]~60                                                                                                     ; LCCOMB_X22_Y15_N4      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~45                                                                                                         ; LCCOMB_X21_Y14_N12     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~46                                                                                                         ; LCCOMB_X22_Y14_N26     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|cmd_counter[3]~14                                                                                                                                                             ; LCCOMB_X17_Y12_N30     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|inordr_read_data_valid_r                                                                                                                                                      ; FF_X21_Y15_N15         ; 237     ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|rdata_burst_complete                                                                                                                                                          ; LCCOMB_X23_Y13_N24     ; 17      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|Equal17~1                                                                                                                                                               ; LCCOMB_X15_Y12_N16     ; 14      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|doing_write_pipe_eq_afi_wlat_minus_2~21                                                                                                                                 ; LCCOMB_X15_Y12_N28     ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|always20~0                                                                                                                                                                        ; LCCOMB_X8_Y11_N12      ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|auto_refresh_logic_per_chip[0].refresh_cnt[11]~39                                                                                                                                 ; LCCOMB_X15_Y15_N18     ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].power_saving_cnt[0]~25                                                                                                                             ; LCCOMB_X7_Y11_N6       ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|rfsh_ack~0                                                                                                                                                                        ; LCCOMB_X9_Y11_N20      ; 20      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[0][0]~6                                                                                                                                                                           ; LCCOMB_X7_Y5_N14       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[1][5]~23                                                                                                                                                                          ; LCCOMB_X5_Y2_N8        ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[2][0]~39                                                                                                                                                                          ; LCCOMB_X9_Y3_N20       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[3][0]~55                                                                                                                                                                          ; LCCOMB_X7_Y6_N22       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[0]~0                                                                                                                                                                               ; LCCOMB_X14_Y5_N20      ; 67      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[1]~1                                                                                                                                                                               ; LCCOMB_X14_Y5_N14      ; 71      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[2]~2                                                                                                                                                                               ; LCCOMB_X14_Y5_N28      ; 71      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[3]~4                                                                                                                                                                               ; LCCOMB_X14_Y5_N6       ; 71      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[0][1]~36                                                                                                                                                                          ; LCCOMB_X2_Y5_N28       ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[1][1]~56                                                                                                                                                                          ; LCCOMB_X3_Y4_N18       ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[2][4]~76                                                                                                                                                                          ; LCCOMB_X4_Y3_N4        ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[3][5]~96                                                                                                                                                                          ; LCCOMB_X2_Y6_N6        ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|burst_counter[1]~0                                                                                                     ; LCCOMB_X18_Y7_N4       ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[0][0]~4                                                                         ; LCCOMB_X16_Y6_N4       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[1][3]~8                                                                         ; LCCOMB_X15_Y6_N8       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[2][0]~12                                                                        ; LCCOMB_X14_Y6_N18      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[3][1]~17                                                                        ; LCCOMB_X15_Y6_N4       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[4][0]~21                                                                        ; LCCOMB_X16_Y6_N14      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[5][3]~25                                                                        ; LCCOMB_X17_Y6_N10      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[6][0]~29                                                                        ; LCCOMB_X17_Y6_N20      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[7][0]~32                                                                        ; LCCOMB_X15_Y6_N16      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always11~2                                                                                                             ; LCCOMB_X15_Y3_N8       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always13~2                                                                                                             ; LCCOMB_X15_Y3_N20      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always15~2                                                                                                             ; LCCOMB_X17_Y5_N6       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always17~2                                                                                                             ; LCCOMB_X17_Y3_N2       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always3~2                                                                                                              ; LCCOMB_X17_Y3_N12      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always5~2                                                                                                              ; LCCOMB_X17_Y3_N28      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always7~2                                                                                                              ; LCCOMB_X15_Y3_N24      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always9~2                                                                                                              ; LCCOMB_X15_Y3_N14      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|buffer_valid_counter[5]~10                                                                                             ; LCCOMB_X18_Y7_N22      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[3][5]~56                                                                                          ; LCCOMB_X18_Y4_N30      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[4][3]~59                                                                                          ; LCCOMB_X23_Y2_N28      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[6][5]~64                                                                                          ; LCCOMB_X20_Y6_N28      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[0][3]~0                                                                                        ; LCCOMB_X18_Y4_N6       ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[1][2]~1                                                                                        ; LCCOMB_X23_Y3_N6       ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[2][3]~2                                                                                        ; LCCOMB_X20_Y2_N6       ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[5][0]~3                                                                                        ; LCCOMB_X18_Y6_N28      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[7][1]~4                                                                                        ; LCCOMB_X22_Y6_N22      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_accepted~3                                                                                               ; LCCOMB_X20_Y7_N12      ; 34      ; Clock enable, Sync. load, Write enable ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[1][2]~2                                                                                                                  ; LCCOMB_X16_Y2_N6       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[2][2]~7                                                                                                                  ; LCCOMB_X16_Y2_N12      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[3][1]~12                                                                                                                 ; LCCOMB_X17_Y3_N10      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[4][0]~17                                                                                                                 ; LCCOMB_X17_Y3_N24      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[5][2]~21                                                                                                                 ; LCCOMB_X18_Y5_N8       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[6][1]~25                                                                                                                 ; LCCOMB_X17_Y5_N20      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[7][2]~29                                                                                                                 ; LCCOMB_X18_Y5_N18      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_vector[1]~12                                                                                                             ; LCCOMB_X18_Y2_N22      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][2]~2                                                                                                                        ; LCCOMB_X17_Y8_N18      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[1][1]~8                                                                                                                        ; LCCOMB_X17_Y8_N28      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[2][0]~11                                                                                                                       ; LCCOMB_X16_Y8_N18      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[3][0]~16                                                                                                                       ; LCCOMB_X15_Y8_N10      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[4][1]~21                                                                                                                       ; LCCOMB_X15_Y11_N24     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[7][2]~33                                                                                                                       ; LCCOMB_X17_Y11_N30     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v~23                                                                                                                           ; LCCOMB_X16_Y11_N12     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v~24                                                                                                                           ; LCCOMB_X16_Y11_N28     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|init_done_reg                                                                                                                                                                                                         ; FF_X19_Y7_N17          ; 45      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|always3~0                                                                                                                                                                                                                                                                  ; LCCOMB_X2_Y2_N28       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|clk_div_reset_ams_n_r                                                                                                                                                                                                                                                      ; FF_X1_Y2_N25           ; 4       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|comb~0                                                                                                                                                                                                                                                                     ; LCCOMB_X1_Y2_N22       ; 4       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|_~0                                                                                                                                                                                        ; LCCOMB_X4_Y1_N16       ; 3       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[1]                                                                                                                                                                                     ; PLL_1                  ; 3800    ; Clock                                  ; yes    ; Global Clock         ; GCLK3            ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[2]                                                                                                                                                                                     ; PLL_1                  ; 80      ; Clock                                  ; yes    ; Global Clock         ; GCLK4            ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3]                                                                                                                                                                                     ; PLL_1                  ; 119     ; Clock                                  ; yes    ; Global Clock         ; GCLK2            ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[4]                                                                                                                                                                                     ; PLL_1                  ; 27      ; Clock                                  ; yes    ; Global Clock         ; GCLK1            ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|phasedone_state                                                                                                                                                                            ; FF_X4_Y1_N15           ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|pll1~LOCKED                                                                                                                                                                                ; PLL_1                  ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                 ; FF_X4_Y1_N7            ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|ams_pipe[1]                                                                                                                                                                                                                 ; FF_X1_Y4_N31           ; 2       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|ams_pipe[1]                                                                                                                                                                                                               ; FF_X1_Y6_N5            ; 24      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|ams_pipe[1]                                                                                                                                                                                                         ; FF_X1_Y2_N27           ; 13      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|ams_pipe[1]                                                                                                                                                                                                                ; FF_X11_Y1_N17          ; 52      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|global_pre_clear                                                                                                                                                                                                                                                           ; FF_X1_Y2_N3            ; 6       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n~0                                                                                                                                                                                                                                                     ; LCCOMB_X1_Y3_N30       ; 6       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|pll_phase_auto_calibrate_pulse                                                                                                                                                                                                                                             ; LCCOMB_X1_Y1_N16       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_ams_n_r                                                                                                                                                                                                                                                 ; FF_X1_Y2_N31           ; 13      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                                                         ; FF_X1_Y4_N9            ; 2441    ; Async. clear, Clock enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                                                                                                                                                                                                                   ; FF_X1_Y1_N7            ; 25      ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                                                                          ; DDIOOECELL_X22_Y0_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                                                                         ; DDIOOECELL_X14_Y0_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                                                                         ; DDIOOECELL_X16_Y0_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                                                                         ; DDIOOECELL_X16_Y0_N12  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                                                                         ; DDIOOECELL_X14_Y0_N12  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                                                                         ; DDIOOECELL_X16_Y0_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                                                                         ; DDIOOECELL_X9_Y0_N33   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                                                                          ; DDIOOECELL_X22_Y0_N5   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                                                                          ; DDIOOECELL_X18_Y0_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                                                                          ; DDIOOECELL_X27_Y0_N12  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                                                                          ; DDIOOECELL_X34_Y0_N33  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                                                                          ; DDIOOECELL_X34_Y0_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                                                                          ; DDIOOECELL_X22_Y0_N12  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                                                                          ; DDIOOECELL_X34_Y0_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                                                                          ; DDIOOECELL_X7_Y0_N19   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                                                                          ; DDIOOECELL_X9_Y0_N19   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[0]                                                                                                                                                                                                                                                           ; DDIOOECELL_X27_Y0_N5   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[1]                                                                                                                                                                                                                                                           ; DDIOOECELL_X20_Y0_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_mimic:mmc|shift_reg_data_out[0]~1                                                                                                                                                                                                                                                        ; LCCOMB_X2_Y16_N20      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|always3~0                                                                                                                                                                                                                                                           ; LCCOMB_X25_Y2_N0       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|ctl_rdata_valid[0]                                                                                                                                                                                                                                                  ; FF_X18_Y13_N17         ; 14      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:ctrl_broadcast_r.command_req                                                                                                                                                                                           ; FF_X6_Y13_N19          ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:seen_phy_init_complete                                                                                                                                                                                                 ; FF_X5_Y11_N27          ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|Add3~67                                                                                                                                                                                       ; LCCOMB_X2_Y9_N2        ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state~22                                                                                                                                                                                   ; LCCOMB_X2_Y11_N28      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|finished_state                                                                                                                                                                                ; FF_X3_Y10_N17          ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|process_12~2                                                                                                                                                                                  ; LCCOMB_X1_Y10_N2       ; 26      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|refresh_count[6]~15                                                                                                                                                                           ; LCCOMB_X5_Y10_N4       ; 10      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|stage_counter[16]~3                                                                                                                                                                           ; LCCOMB_X2_Y7_N28       ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|Equal0~3                                                                                                                                                                                        ; LCCOMB_X2_Y18_N30      ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a0[0]~0                                                                                                                                                                      ; LCCOMB_X3_Y15_N20      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a1[0]~0                                                                                                                                                                      ; LCCOMB_X3_Y15_N18      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|process_16~0                                                                                                                                                                                    ; LCCOMB_X8_Y17_N16      ; 10      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state.s_operational                                                                                                                                                                             ; FF_X5_Y15_N27          ; 21      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state~33                                                                                                                                                                                        ; LCCOMB_X5_Y15_N12      ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state~36                                                                                                                                                                                        ; LCCOMB_X5_Y15_N16      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter[9]~17                                                                                                                                                                           ; LCCOMB_X3_Y13_N14      ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter_clear~1                                                                                                                                                                         ; LCCOMB_X5_Y14_N30      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|tracking_ms_counter[4]~10                                                                                                                                                                       ; LCCOMB_X7_Y17_N30      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Add11~27                                                                                                                                                                                        ; LCCOMB_X5_Y19_N12      ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Selector70~3                                                                                                                                                                                    ; LCCOMB_X6_Y19_N28      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_poa_mtp                                                                                                                                                  ; FF_X5_Y13_N21          ; 18      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_count[0]~4                                                                                                                                                                        ; LCCOMB_X2_Y12_N8       ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_count[7]~7                                                                                                                                                                        ; LCCOMB_X1_Y12_N2       ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_setup[4]~1                                                                                                                                                                        ; LCCOMB_X7_Y12_N8       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_count[4]~4                                                                                                                                                                 ; LCCOMB_X8_Y12_N6       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_wd_lat[4]~0                                                                                                                                                                ; LCCOMB_X7_Y14_N8       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_count[3]~4                                                                                                                                                                       ; LCCOMB_X9_Y19_N2       ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_count[6]~4                                                                                                                                                                       ; LCCOMB_X8_Y19_N6       ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_num_phase_shifts[0]~2                                                                                                                                                            ; LCCOMB_X8_Y15_N20      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_test_dq                                                                                                                                                          ; FF_X8_Y15_N5           ; 30      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_cdv[5]~0                                                                                                                                                                   ; LCCOMB_X6_Y19_N0       ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_remaining_samples[5]~0                                                                                                                                                           ; LCCOMB_X4_Y17_N20      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_req_rsc_shift[4]~9                                                                                                                                                               ; LCCOMB_X3_Y20_N28      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_drift                                                                                                                                                       ; FF_X5_Y19_N9           ; 12      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_wait                                                                                                                                                        ; FF_X4_Y18_N1           ; 18      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_mimic_sample                                                                                                                                                     ; FF_X4_Y18_N13          ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|btp_addr_array~0                                                                                                                                                                                ; LCCOMB_X3_Y12_N4       ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_bit[3]~10                                                                                                                                                                ; LCCOMB_X2_Y17_N28      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_bit[3]~9                                                                                                                                                                 ; LCCOMB_X1_Y17_N22      ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_centre[0]~20                                                                                                                                                      ; LCCOMB_X2_Y19_N0       ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_centre[0]~22                                                                                                                                                      ; LCCOMB_X1_Y19_N0       ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_size[5]~18                                                                                                                                                        ; LCCOMB_X3_Y16_N4       ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_size[5]~20                                                                                                                                                        ; LCCOMB_X2_Y17_N22      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.first_good_edge[2]~0                                                                                                                                                             ; LCCOMB_X2_Y17_N26      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.largest_window_centre[5]~0                                                                                                                                                       ; LCCOMB_X3_Y19_N24      ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.valid_result                                                                                                                                                              ; FF_X3_Y18_N17          ; 22      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.working_window[39]~4                                                                                                                                                             ; LCCOMB_X3_Y16_N6       ; 47      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_adv_rd_lat                                                                                                                                                                     ; FF_X6_Y13_N1           ; 17      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_track                                                                                                                                                                          ; FF_X6_Y14_N1           ; 115     ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_wait_admin                                                                                                                                                                     ; FF_X6_Y13_N3           ; 14      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state~45                                                                                                                                                                               ; LCCOMB_X6_Y14_N8       ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[1]~1                                                                                                                                                                             ; LCCOMB_X16_Y14_N18     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_rsc_result[0]~0                                                                                                                                                                             ; LCCOMB_X8_Y16_N12      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|Selector67~4                                                                                                                                                                                    ; LCCOMB_X15_Y5_N4       ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[1]~5                                                                                                                                                                  ; LCCOMB_X11_Y8_N28      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_addr_cmd[0].addr[2]~9                                                                                                                                                                       ; LCCOMB_X14_Y8_N6       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_1100_step                                                                                                                                                                ; FF_X11_Y8_N5           ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_wlat                                                                                                                                                                     ; FF_X9_Y8_N27           ; 29      ; Sync. clear, Sync. load                ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|dgb_ac_access_gnt_r                                                                                                                                                                                                            ; FF_X10_Y8_N17          ; 19      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|process_4~1                                                                                                                                                                                                                    ; LCCOMB_X5_Y8_N6        ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable                                                                                                                                                                                                            ; FF_X4_Y8_N29           ; 3       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|wdp_wdqs_oe_2x[0]                                                                                                                                                                                                                                      ; FF_X15_Y1_N21          ; 3       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|get_next_addr                                                                                                                                                                                                         ; LCCOMB_X28_Y6_N26      ; 76      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|seq_addr_gen_enable                                                                                                                                                                                                                                            ; LCCOMB_X28_Y6_N0       ; 28      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|avl_addr~1                                                                                                                                                                                                   ; LCCOMB_X23_Y7_N22      ; 72      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|_~3                                                                                                    ; LCCOMB_X23_Y7_N8       ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|_~5                                                                                                    ; LCCOMB_X26_Y7_N8       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|write_req_reg                                                                                                                                                             ; FF_X27_Y6_N7           ; 16      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|Selector33~2                                                                                                                                                                                                     ; LCCOMB_X29_Y7_N8       ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|loop_counter~55                                                                                                                                                                                                  ; LCCOMB_X32_Y8_N28      ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|timeout_counter~103                                                                                                                                                                                              ; LCCOMB_X32_Y8_N24      ; 33      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|a_fefifo_1cf:fifo_state|_~0                                                                                          ; LCCOMB_X27_Y14_N2      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|write_req_reg                                                                                                                                                                           ; FF_X27_Y13_N1          ; 14      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[10]                                                                                                                                                                                                                                            ; FF_X25_Y8_N23          ; 151     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[3]                                                                                                                                                                                                                                             ; FF_X25_Y8_N29          ; 32      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[4]                                                                                                                                                                                                                                             ; FF_X27_Y6_N9           ; 145     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[5]                                                                                                                                                                                                                                             ; FF_X27_Y6_N31          ; 32      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[7]                                                                                                                                                                                                                                             ; FF_X27_Y6_N15          ; 42      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[8]                                                                                                                                                                                                                                             ; FF_X29_Y8_N1           ; 120     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[9]                                                                                                                                                                                                                                             ; FF_X27_Y6_N23          ; 200     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|_~3                                                                                                                                                                            ; LCCOMB_X29_Y5_N14      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|_~4                                                                                                                                                                            ; LCCOMB_X28_Y6_N24      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|write_req_reg                                                                                                                                                                                                                                     ; FF_X28_Y6_N29          ; 13      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y11_N30     ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X28_Y10_N26     ; 18      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X21_Y11_N2      ; 19      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X25_Y12_N4      ; 20      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|tst_rdata_valid~0                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X23_Y16_N6      ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|ddr2_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X29_Y18_N31         ; 6       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|_~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y23_N10     ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|a_graycounter_477:rdptr_g1p|cntr_cout[0]~1                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X26_Y23_N28     ; 18      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y24_N10     ; 24      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|wfm_player:wfm_player_inst|wfm_rcmd_fsm:wfm_rcmd_fsm_inst|rd_addr[7]~52                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y10_N6      ; 24      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|wfm_player:wfm_player_inst|wfm_rcmd_fsm:wfm_rcmd_fsm_inst|rd_addr~51                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y10_N8      ; 25      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|wfm_player:wfm_player_inst|wfm_rcmd_fsm:wfm_rcmd_fsm_inst|wcmd_last_addr_latch[23]~0                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X28_Y13_N0      ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|wfm_player:wfm_player_inst|wfm_wcmd_fsm:wfm_wcmd_fsm_inst|process_4~1                                                                                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X28_Y15_N30     ; 50      ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|wfm_player:wfm_player_inst|wfm_wcmd_fsm:wfm_wcmd_fsm_inst|wr_address[3]~51                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X29_Y15_N12     ; 25      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|wfm_player_rcmd_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X28_Y13_N1          ; 177     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|wfm_player_wcmd_reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X27_Y15_N3          ; 179     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                                                                                     ; FF_X10_Y20_N25         ; 11      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                                                                                                                          ; LCCOMB_X6_Y21_N14      ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                                                                                                                            ; LCCOMB_X6_Y21_N12      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                                                                                          ; LCCOMB_X12_Y20_N30     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                                                                                                                             ; LCCOMB_X8_Y21_N2       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                                                                                                                                                                                                             ; LCCOMB_X12_Y20_N4      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~4                                                                                                                                                                                                               ; LCCOMB_X12_Y20_N0      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~7                                                                                                                                                                                                ; LCCOMB_X5_Y21_N4       ; 5       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~8                                                                                                                                                                                                ; LCCOMB_X8_Y21_N20      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~14                                                                                                                                                                                       ; LCCOMB_X8_Y21_N10      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22                                                                                                                                                                                  ; LCCOMB_X8_Y21_N18      ; 5       ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23                                                                                                                                                                                  ; LCCOMB_X8_Y21_N6       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                          ; FF_X10_Y20_N27         ; 15      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                         ; FF_X9_Y20_N1           ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                          ; FF_X9_Y20_N25          ; 10      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                   ; LCCOMB_X9_Y20_N20      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                         ; FF_X8_Y20_N5           ; 22      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X8_Y21_N24      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X15_Y38_N1          ; 2410    ; Async. clear, Async. load              ; no     ; --                   ; --               ; --                                                                             ;
; sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X29_Y17_N3          ; 34      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_no_ref_test:FX3_clk_test|current_state.idle                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X20_Y20_N11         ; 17      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|cnt_clk0_en_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X27_Y16_N1          ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|cnt_clk1_en_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X22_Y16_N11         ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|cnt_clk2_en_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X28_Y18_N21         ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|cnt_clk3_en_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X28_Y18_N27         ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|cnt_clk4_en_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X19_Y18_N7          ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|cnt_clk5_en_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X19_Y18_N19         ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|cnt_clk6_en_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X27_Y16_N13         ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|current_state.count                                                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X20_Y22_N15         ; 25      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|cnt_clk0_en_reg1                                                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X19_Y23_N9          ; 24      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|singl_clk_with_ref_test:LML_CLK_test|current_state.count                                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X19_Y21_N25         ; 27      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|transition_count:ADF_muxout_test|test_en_reg[1]                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X20_Y22_N21         ; 18      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|clock_test:clock_test_inst0|transition_count:ADF_muxout_test|trans_cnt[3]~48                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X20_Y22_N4      ; 16      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|act_grant[2]                                                                                                                                                                                                                 ; FF_X60_Y15_N3          ; 21      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[0]                                                                                                                                                                                                                 ; FF_X61_Y13_N13         ; 30      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[1]                                                                                                                                                                                                                 ; FF_X60_Y15_N29         ; 30      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[2]                                                                                                                                                                                                                 ; FF_X60_Y15_N19         ; 30      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_arbiter:arbiter_inst|row_grant[3]                                                                                                                                                                                                                 ; FF_X60_Y15_N31         ; 28      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|int_do_col_req                                                                                                                                                                                                           ; LCCOMB_X56_Y11_N26     ; 27      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_burst_gen:burst_gen_inst|max_local_burst_size[1]                                                                                                                                                                                                  ; FF_X62_Y12_N15         ; 105     ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|buf_col_addr[4]~10                                                                                                                                                                                                           ; LCCOMB_X57_Y10_N14     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|copy~1                                                                                                                                                                                                                       ; LCCOMB_X57_Y10_N0      ; 44      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_cmd_gen:cmd_gen_inst|int_queue_full~2                                                                                                                                                                                                             ; LCCOMB_X57_Y9_N24      ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_monitor_per_chip[0].act_trrd_cnt[0]~11                                                                                                                                                                             ; LCCOMB_X54_Y16_N18     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|act_tfaw_cmd_cnt~1                                                                                                                                                                                                     ; LCCOMB_X53_Y13_N0      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|always164~0                                                                                                                                                                                                            ; LCCOMB_X53_Y13_N18     ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|int_can_read~1                                                                                                                                                                                                         ; LCCOMB_X57_Y15_N4      ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|int_can_write~6                                                                                                                                                                                                        ; LCCOMB_X55_Y15_N30     ; 12      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_read_diff_chip~4                                                                                                                                                                       ; LCCOMB_X56_Y14_N18     ; 9       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].int_do_write_diff_chip~4                                                                                                                                                                      ; LCCOMB_X55_Y13_N6      ; 8       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].read_cnt_diff_chip[4]~14                                                                                                                                                                      ; LCCOMB_X56_Y14_N26     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].read_cnt_this_chip[0]~19                                                                                                                                                                      ; LCCOMB_X54_Y14_N0      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_diff_chip[3]~7                                                                                                                                                                      ; LCCOMB_X55_Y13_N8      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rank_timer:rank_timer_inst|rdwr_monitor_per_chip[0].write_cnt_this_chip[0]~22                                                                                                                                                                     ; LCCOMB_X53_Y15_N2      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|fifo_put~0                                                                                                                                            ; LCCOMB_X57_Y6_N10      ; 17      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|_~11                                                        ; LCCOMB_X57_Y4_N18      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|_~8                                                         ; LCCOMB_X53_Y6_N8       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|pulse_ram_output~2                                          ; LCCOMB_X57_Y6_N14      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|fifo_put                                                                                                                                                                             ; LCCOMB_X50_Y6_N2       ; 16      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|_~6                                                                                        ; LCCOMB_X49_Y6_N4       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|_~7                                                                                        ; LCCOMB_X46_Y6_N18      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|pulse_ram_output~3                                                                         ; LCCOMB_X49_Y6_N24      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[10][0]~50                                                                                                                                       ; LCCOMB_X51_Y5_N10      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[11][0]~55                                                                                                                                       ; LCCOMB_X51_Y5_N16      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[12][3]~60                                                                                                                                       ; LCCOMB_X51_Y6_N28      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[13][3]~65                                                                                                                                       ; LCCOMB_X51_Y6_N24      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[14][3]~70                                                                                                                                       ; LCCOMB_X52_Y6_N28      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[15][3]~74                                                                                                                                       ; LCCOMB_X52_Y6_N24      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[1][2]~1                                                                                                                                         ; LCCOMB_X53_Y4_N0       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[2][1]~6                                                                                                                                         ; LCCOMB_X50_Y2_N4       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[3][0]~15                                                                                                                                        ; LCCOMB_X50_Y2_N12      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[4][2]~20                                                                                                                                        ; LCCOMB_X48_Y2_N18      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[5][0]~25                                                                                                                                        ; LCCOMB_X49_Y2_N10      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[6][3]~30                                                                                                                                        ; LCCOMB_X48_Y5_N4       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[7][2]~35                                                                                                                                        ; LCCOMB_X49_Y5_N18      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[8][3]~40                                                                                                                                        ; LCCOMB_X50_Y5_N6       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list[9][0]~45                                                                                                                                        ; LCCOMB_X50_Y5_N16      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_allocated_id_inst|list_vector[15]~2                                                                                                                                    ; LCCOMB_X53_Y4_N30      ; 20      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[0][0]~10                                                                                                                                              ; LCCOMB_X49_Y4_N30      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[10][1]~63                                                                                                                                             ; LCCOMB_X45_Y7_N14      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[11][0]~68                                                                                                                                             ; LCCOMB_X46_Y7_N20      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[12][3]~72                                                                                                                                             ; LCCOMB_X49_Y7_N30      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[15][3]~82                                                                                                                                             ; LCCOMB_X51_Y7_N4       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[1][3]~17                                                                                                                                              ; LCCOMB_X46_Y7_N24      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[2][0]~21                                                                                                                                              ; LCCOMB_X43_Y7_N10      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[3][3]~27                                                                                                                                              ; LCCOMB_X49_Y8_N16      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[4][1]~32                                                                                                                                              ; LCCOMB_X49_Y8_N20      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[5][3]~38                                                                                                                                              ; LCCOMB_X48_Y8_N10      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[6][3]~43                                                                                                                                              ; LCCOMB_X48_Y7_N8       ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[7][1]~48                                                                                                                                              ; LCCOMB_X48_Y7_N4       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[8][2]~52                                                                                                                                              ; LCCOMB_X44_Y7_N18      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list[9][3]~58                                                                                                                                              ; LCCOMB_X43_Y7_N18      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~46                                                                                                                                                  ; LCCOMB_X50_Y7_N4       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_list:gen_rdata_return_inorder.list_freeid_inst|list_v~47                                                                                                                                                  ; LCCOMB_X51_Y7_N12      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|cmd_counter[3]~8                                                                                                                                                                                                       ; LCCOMB_X56_Y7_N4       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|inordr_read_data_valid_r                                                                                                                                                                                               ; FF_X48_Y4_N21          ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|Equal17~1                                                                                                                                                                                                        ; LCCOMB_X56_Y3_N26      ; 14      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdwr_data_tmg:rdwr_data_tmg_inst|doing_write_pipe_eq_afi_wlat_minus_2~21                                                                                                                                                                          ; LCCOMB_X56_Y3_N6       ; 13      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|always20~0                                                                                                                                                                                                                 ; LCCOMB_X53_Y16_N0      ; 11      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|auto_refresh_logic_per_chip[0].refresh_cnt[7]~39                                                                                                                                                                           ; LCCOMB_X53_Y16_N4      ; 13      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|power_saving_logic_per_chip[0].power_saving_cnt[4]~25                                                                                                                                                                      ; LCCOMB_X53_Y17_N6      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_sideband:sideband_inst|rfsh_ack~0                                                                                                                                                                                                                 ; LCCOMB_X53_Y16_N24     ; 19      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[1][0]~23                                                                                                                                                                                                                   ; LCCOMB_X65_Y11_N28     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[2][5]~39                                                                                                                                                                                                                   ; LCCOMB_X63_Y14_N10     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|row_timer[3][0]~55                                                                                                                                                                                                                   ; LCCOMB_X63_Y17_N6      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[0]~0                                                                                                                                                                                                                        ; LCCOMB_X57_Y7_N0       ; 66      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[1]~1                                                                                                                                                                                                                        ; LCCOMB_X57_Y7_N10      ; 72      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[2]~2                                                                                                                                                                                                                        ; LCCOMB_X57_Y7_N26      ; 72      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|tbp_load[3]~4                                                                                                                                                                                                                        ; LCCOMB_X57_Y7_N16      ; 72      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[0][5]~36                                                                                                                                                                                                                   ; LCCOMB_X65_Y17_N30     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[1][2]~56                                                                                                                                                                                                                   ; LCCOMB_X66_Y12_N2      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[2][2]~76                                                                                                                                                                                                                   ; LCCOMB_X66_Y15_N2      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_tbp:tbp_inst|trc_timer[3][1]~96                                                                                                                                                                                                                   ; LCCOMB_X63_Y16_N4      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_burst_tracking:wdatap_burst_tracking_inst|burst_counter[1]~8                                                                                                                                              ; LCCOMB_X64_Y10_N16     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[0][0]~4                                                                                                                  ; LCCOMB_X63_Y10_N6      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[1][1]~8                                                                                                                  ; LCCOMB_X63_Y10_N18     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[2][2]~12                                                                                                                 ; LCCOMB_X64_Y7_N12      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[3][3]~16                                                                                                                 ; LCCOMB_X66_Y8_N10      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[4][3]~20                                                                                                                 ; LCCOMB_X66_Y8_N20      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[5][2]~24                                                                                                                 ; LCCOMB_X65_Y8_N10      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[6][3]~28                                                                                                                 ; LCCOMB_X65_Y8_N20      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|alt_mem_ddrx_list:burstcount_list|list[7][0]~31                                                                                                                 ; LCCOMB_X64_Y9_N18      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always11~2                                                                                                                                                      ; LCCOMB_X63_Y9_N8       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always13~2                                                                                                                                                      ; LCCOMB_X63_Y9_N0       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always15~2                                                                                                                                                      ; LCCOMB_X61_Y9_N0       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always17~2                                                                                                                                                      ; LCCOMB_X64_Y9_N4       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always3~2                                                                                                                                                       ; LCCOMB_X62_Y10_N14     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always5~2                                                                                                                                                       ; LCCOMB_X62_Y9_N16      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always7~2                                                                                                                                                       ; LCCOMB_X62_Y9_N14      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|always9~2                                                                                                                                                       ; LCCOMB_X61_Y9_N30      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|buffer_valid_counter[5]~10                                                                                                                                      ; LCCOMB_X55_Y10_N4      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[0][5]~50                                                                                                                                   ; LCCOMB_X63_Y5_N30      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[2][5]~55                                                                                                                                   ; LCCOMB_X60_Y6_N30      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[3][5]~58                                                                                                                                   ; LCCOMB_X61_Y6_N30      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[4][0]~61                                                                                                                                   ; LCCOMB_X64_Y7_N22      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[5][5]~64                                                                                                                                   ; LCCOMB_X63_Y5_N14      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[6][3]~67                                                                                                                                   ; LCCOMB_X62_Y4_N6       ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_address[7][4]~70                                                                                                                                   ; LCCOMB_X61_Y6_N18      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|dataid_array_burstcount[1][3]~0                                                                                                                                 ; LCCOMB_X63_Y6_N16      ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_dataid_manager:wdatap_dataid_manager_inst|write_data_if_accepted~1                                                                                                                                        ; LCCOMB_X57_Y10_N22     ; 39      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[1][0]~2                                                                                                                                                           ; LCCOMB_X62_Y8_N8       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[2][2]~7                                                                                                                                                           ; LCCOMB_X61_Y8_N28      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[3][2]~12                                                                                                                                                          ; LCCOMB_X61_Y8_N0       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[4][2]~17                                                                                                                                                          ; LCCOMB_X59_Y8_N8       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[5][0]~21                                                                                                                                                          ; LCCOMB_X59_Y7_N10      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[6][1]~25                                                                                                                                                          ; LCCOMB_X59_Y7_N20      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list[7][2]~29                                                                                                                                                          ; LCCOMB_X62_Y7_N12      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_allocated_id_inst|list_vector[6]~12                                                                                                                                                      ; LCCOMB_X63_Y8_N2       ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[0][0]~2                                                                                                                                                                 ; LCCOMB_X60_Y7_N28      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[1][2]~8                                                                                                                                                                 ; LCCOMB_X64_Y6_N18      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[2][2]~11                                                                                                                                                                ; LCCOMB_X66_Y6_N28      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[3][1]~16                                                                                                                                                                ; LCCOMB_X65_Y6_N18      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[4][1]~21                                                                                                                                                                ; LCCOMB_X65_Y6_N4       ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list[7][2]~33                                                                                                                                                                ; LCCOMB_X66_Y7_N4       ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v~24                                                                                                                                                                    ; LCCOMB_X66_Y7_N8       ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_list:wdatap_list_freeid_inst|list_v~25                                                                                                                                                                    ; LCCOMB_X65_Y7_N18      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|init_done_reg                                                                                                                                                                                                                                                  ; FF_X57_Y10_N17         ; 16      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|always3~0                                                                                                                                                                                                                                                                                                           ; LCCOMB_X60_Y1_N12      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|clk_div_reset_ams_n_r                                                                                                                                                                                                                                                                                               ; FF_X64_Y2_N29          ; 4       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|comb~0                                                                                                                                                                                                                                                                                                              ; LCCOMB_X64_Y2_N30      ; 4       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|_~0                                                                                                                                                                                                                                 ; LCCOMB_X62_Y1_N12      ; 3       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[1]                                                                                                                                                                                                                              ; PLL_4                  ; 3318    ; Clock                                  ; yes    ; Global Clock         ; GCLK18           ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[2]                                                                                                                                                                                                                              ; PLL_4                  ; 80      ; Clock                                  ; yes    ; Global Clock         ; GCLK19           ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3]                                                                                                                                                                                                                              ; PLL_4                  ; 119     ; Clock                                  ; yes    ; Global Clock         ; GCLK17           ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[4]                                                                                                                                                                                                                              ; PLL_4                  ; 27      ; Clock                                  ; yes    ; Global Clock         ; GCLK16           ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|phasedone_state                                                                                                                                                                                                                     ; FF_X66_Y1_N9           ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|pll1~LOCKED                                                                                                                                                                                                                         ; PLL_4                  ; 2       ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|pll_internal_phasestep_reg                                                                                                                                                                                                          ; FF_X62_Y1_N11          ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:ac_clk_pipe_2x|ams_pipe[1]                                                                                                                                                                                                                                                          ; FF_X35_Y1_N21          ; 2       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:measure_clk_pipe|ams_pipe[1]                                                                                                                                                                                                                                                        ; FF_X41_Y17_N15         ; 24      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:reset_rdp_phy_clk_pipe|ams_pipe[1]                                                                                                                                                                                                                                                  ; FF_X64_Y2_N31          ; 13      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_reset_pipe:resync_clk_pipe|ams_pipe[1]                                                                                                                                                                                                                                                         ; FF_X61_Y1_N15          ; 52      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|global_pre_clear                                                                                                                                                                                                                                                                                                    ; FF_X64_Y2_N23          ; 6       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|phy_internal_reset_n~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X66_Y2_N2       ; 6       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|pll_phase_auto_calibrate_pulse                                                                                                                                                                                                                                                                                      ; LCCOMB_X63_Y1_N24      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|pll_reconfig_reset_ams_n_r                                                                                                                                                                                                                                                                                          ; FF_X64_Y2_N25          ; 13      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                                                                                                                                                                                                                                                                                  ; FF_X50_Y8_N1           ; 2445    ; Async. clear, Clock enable             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                                                                                                                                                                                                                                                            ; FF_X63_Y1_N1           ; 25      ; Clock                                  ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[0]                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X52_Y0_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[10]                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X43_Y0_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[11]                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X38_Y0_N12  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[12]                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X38_Y0_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[13]                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X43_Y0_N12  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[14]                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X38_Y0_N33  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[15]                                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X43_Y0_N5   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[1]                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X50_Y0_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[2]                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X61_Y0_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[3]                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X52_Y0_N5   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[4]                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X52_Y0_N12  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[5]                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X59_Y0_N5   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[6]                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X45_Y0_N19  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[7]                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X50_Y0_N5   ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[8]                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X43_Y0_N33  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdata_oe_2x_r[9]                                                                                                                                                                                                                                                                                                   ; DDIOOECELL_X38_Y0_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[0]                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X48_Y0_N33  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|wdp_wdqs_oe_2x_r[1]                                                                                                                                                                                                                                                                                                    ; DDIOOECELL_X43_Y0_N26  ; 1       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_mimic:mmc|shift_reg_data_out[1]~1                                                                                                                                                                                                                                                                                                 ; LCCOMB_X39_Y17_N4      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|always3~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y2_N26      ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|ctl_rdata_valid[0]                                                                                                                                                                                                                                                                                           ; FF_X49_Y6_N13          ; 15      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:ctrl_broadcast_r.command_req                                                                                                                                                                                                                                    ; FF_X43_Y12_N19         ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|\ac_mux:seen_phy_init_complete                                                                                                                                                                                                                                          ; FF_X48_Y12_N5          ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|Add3~69                                                                                                                                                                                                                                ; LCCOMB_X49_Y16_N18     ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|ac_state~22                                                                                                                                                                                                                            ; LCCOMB_X49_Y17_N18     ; 10      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|finished_state                                                                                                                                                                                                                         ; FF_X50_Y13_N31         ; 12      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|process_12~2                                                                                                                                                                                                                           ; LCCOMB_X49_Y17_N4      ; 26      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|refresh_count[9]~15                                                                                                                                                                                                                    ; LCCOMB_X39_Y12_N4      ; 10      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_admin:admin|stage_counter[14]~3                                                                                                                                                                                                                    ; LCCOMB_X49_Y16_N28     ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|Equal0~3                                                                                                                                                                                                                                 ; LCCOMB_X36_Y12_N24     ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a0[0]~0                                                                                                                                                                                                               ; LCCOMB_X46_Y11_N8      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|\mtp_almt:dvw_size_a1[0]~0                                                                                                                                                                                                               ; LCCOMB_X46_Y11_N14     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|process_16~0                                                                                                                                                                                                                             ; LCCOMB_X42_Y12_N24     ; 10      ; Clock enable, Sync. load               ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state.s_operational                                                                                                                                                                                                                      ; FF_X41_Y11_N13         ; 21      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state~33                                                                                                                                                                                                                                 ; LCCOMB_X46_Y11_N22     ; 23      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|state~36                                                                                                                                                                                                                                 ; LCCOMB_X41_Y11_N30     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|timeout_counter[1]~17                                                                                                                                                                                                                    ; LCCOMB_X41_Y11_N28     ; 15      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_ctrl:ctrl|tracking_ms_counter[3]~10                                                                                                                                                                                                                ; LCCOMB_X38_Y12_N0      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Add11~27                                                                                                                                                                                                                                 ; LCCOMB_X46_Y17_N0      ; 7       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|Selector70~3                                                                                                                                                                                                                             ; LCCOMB_X44_Y14_N2      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_addr_cmd_state.s_ac_read_poa_mtp                                                                                                                                                                                           ; FF_X45_Y12_N29         ; 19      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_count[5]~5                                                                                                                                                                                                                 ; LCCOMB_X45_Y9_N16      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\ac_block:sig_setup[4]~1                                                                                                                                                                                                                 ; LCCOMB_X45_Y12_N14     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_count[2]~4                                                                                                                                                                                                          ; LCCOMB_X43_Y10_N22     ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\dgrb_main_block:sig_wd_lat[4]~0                                                                                                                                                                                                         ; LCCOMB_X43_Y6_N10      ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_count[2]~4                                                                                                                                                                                                                ; LCCOMB_X44_Y15_N26     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_count[7]~4                                                                                                                                                                                                                ; LCCOMB_X48_Y15_N8      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_num_phase_shifts[5]~2                                                                                                                                                                                                     ; LCCOMB_X48_Y14_N30     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\rsc_block:sig_rsc_state.s_rsc_test_dq                                                                                                                                                                                                   ; FF_X46_Y15_N13         ; 30      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_mimic_cdv[5]~0                                                                                                                                                                                                            ; LCCOMB_X45_Y15_N26     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_remaining_samples[5]~0                                                                                                                                                                                                    ; LCCOMB_X42_Y16_N6      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_req_rsc_shift[5]~9                                                                                                                                                                                                        ; LCCOMB_X45_Y17_N28     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_drift                                                                                                                                                                                                ; FF_X44_Y18_N31         ; 12      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_cdvw_wait                                                                                                                                                                                                 ; FF_X43_Y16_N25         ; 18      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|\trk_block:sig_trk_state.s_trk_mimic_sample                                                                                                                                                                                              ; FF_X43_Y16_N3          ; 16      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|btp_addr_array~0                                                                                                                                                                                                                         ; LCCOMB_X45_Y10_N6      ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_bit[3]~10                                                                                                                                                                                                         ; LCCOMB_X42_Y15_N24     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_bit[3]~9                                                                                                                                                                                                          ; LCCOMB_X41_Y15_N4      ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_centre[5]~20                                                                                                                                                                                               ; LCCOMB_X41_Y14_N2      ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_centre[5]~22                                                                                                                                                                                               ; LCCOMB_X41_Y14_N18     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_size[5]~18                                                                                                                                                                                                 ; LCCOMB_X42_Y14_N22     ; 6       ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.current_window_size[5]~20                                                                                                                                                                                                 ; LCCOMB_X42_Y14_N20     ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.first_good_edge[5]~0                                                                                                                                                                                                      ; LCCOMB_X42_Y15_N2      ; 6       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.largest_window_centre[0]~0                                                                                                                                                                                                ; LCCOMB_X42_Y14_N14     ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.status.valid_result                                                                                                                                                                                                       ; FF_X39_Y14_N31         ; 22      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_cdvw_state.working_window[5]~4                                                                                                                                                                                                       ; LCCOMB_X42_Y15_N22     ; 47      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_adv_rd_lat                                                                                                                                                                                                              ; FF_X43_Y10_N29         ; 16      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_track                                                                                                                                                                                                                   ; FF_X42_Y10_N27         ; 115     ; Clock enable, Sync. clear              ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state.s_wait_admin                                                                                                                                                                                                              ; FF_X43_Y10_N21         ; 14      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dgrb_state~46                                                                                                                                                                                                                        ; LCCOMB_X42_Y10_N14     ; 9       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_dq_pin_ctr[3]~1                                                                                                                                                                                                                      ; LCCOMB_X46_Y15_N10     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgrb:dgrb|sig_rsc_result[0]~0                                                                                                                                                                                                                      ; LCCOMB_X44_Y13_N16     ; 4       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|Selector67~4                                                                                                                                                                                                                             ; LCCOMB_X46_Y5_N14      ; 8       ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|\ac_write_block:sig_count[6]~5                                                                                                                                                                                                           ; LCCOMB_X45_Y5_N14      ; 8       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_addr_cmd[0].addr[4]~8                                                                                                                                                                                                                ; LCCOMB_X45_Y5_N8       ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_1100_step                                                                                                                                                                                                         ; FF_X44_Y6_N23          ; 15      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|ddr2_phy_alt_mem_phy_dgwb:dgwb|sig_dgwb_state.s_write_wlat                                                                                                                                                                                                              ; FF_X44_Y8_N21          ; 29      ; Sync. clear, Sync. load                ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|dgb_ac_access_gnt_r                                                                                                                                                                                                                                                     ; FF_X45_Y8_N15          ; 18      ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|process_4~1                                                                                                                                                                                                                                                             ; LCCOMB_X49_Y10_N30     ; 6       ; Sync. load                             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_seq_wrapper:seq_wrapper|ddr2_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable                                                                                                                                                                                                                                                     ; FF_X65_Y1_N25          ; 3       ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_write_dp_fr:full_rate_wdp_gen.wdp|wdp_wdqs_oe_2x[0]                                                                                                                                                                                                                                                                               ; FF_X45_Y3_N19          ; 3       ; Output enable                          ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|rand_seq_addr_gen:rand_seq_addr_gen_inst|get_next_addr                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y5_N22      ; 75      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|addr_gen:addr_gen_inst|seq_addr_gen_enable                                                                                                                                                                                                                                                                                     ; LCCOMB_X36_Y5_N30      ; 28      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|avl_addr~0                                                                                                                                                                                                                                            ; LCCOMB_X57_Y10_N16     ; 71      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|_~2                                                                                                                                             ; LCCOMB_X48_Y10_N12     ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|_~4                                                                                                                                             ; LCCOMB_X39_Y10_N4      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|write_req_reg                                                                                                                                                                                                      ; FF_X38_Y7_N25          ; 16      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|Selector33~5                                                                                                                                                                                                                                              ; LCCOMB_X34_Y7_N6       ; 12      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|loop_counter~55                                                                                                                                                                                                                                           ; LCCOMB_X35_Y11_N30     ; 32      ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|driver_fsm_avl_use_be_avl_use_burstbegin:real_driver.driver_fsm_inst|timeout_counter~103                                                                                                                                                                                                                                       ; LCCOMB_X35_Y11_N20     ; 33      ; Sync. clear                            ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|a_fefifo_1cf:fifo_state|_~0                                                                                                                                   ; LCCOMB_X34_Y10_N30     ; 5       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|write_req_reg                                                                                                                                                                                                                    ; FF_X37_Y10_N29         ; 14      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[10]                                                                                                                                                                                                                                                                                     ; FF_X35_Y5_N19          ; 151     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[3]                                                                                                                                                                                                                                                                                      ; FF_X34_Y13_N1          ; 32      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[4]                                                                                                                                                                                                                                                                                      ; FF_X35_Y5_N17          ; 145     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[5]                                                                                                                                                                                                                                                                                      ; FF_X34_Y7_N29          ; 32      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[7]                                                                                                                                                                                                                                                                                      ; FF_X35_Y5_N25          ; 42      ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[8]                                                                                                                                                                                                                                                                                      ; FF_X35_Y5_N13          ; 120     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|reset_sync:ureset_driver_clk|reset_reg[9]                                                                                                                                                                                                                                                                                      ; FF_X34_Y7_N11          ; 200     ; Async. clear                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|_~3                                                                                                                                                                                                                     ; LCCOMB_X38_Y6_N8       ; 2       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|_~4                                                                                                                                                                                                                     ; LCCOMB_X34_Y9_N16      ; 3       ; Clock enable                           ; no     ; --                   ; --               ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|write_req_reg                                                                                                                                                                                                                                                                              ; FF_X38_Y7_N3           ; 13      ; Clock enable, Write enable             ; no     ; --                   ; --               ; --                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------+--------+----------------------+------------------+--------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                     ; Location    ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+
; FX3_PCLK                                                                                                                                                                                                                                                                                                                                                 ; PIN_T21     ; 2064    ; 102                                  ; Global Clock         ; GCLK6            ; --                                                                             ;
; LMK_CLK                                                                                                                                                                                                                                                                                                                                                  ; PIN_B12     ; 1382    ; 0                                    ; Global Clock         ; GCLK12           ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                        ; PLL_3       ; 1       ; 0                                    ; Global Clock         ; GCLK14           ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                        ; PLL_3       ; 1       ; 0                                    ; Global Clock         ; GCLK13           ; --                                                                             ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst6|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk                                                                                                                                                               ; CLKCTRL_G10 ; 2       ; 0                                    ; Global Clock         ; GCLK10           ; VCC                                                                            ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk                                                                                                                                                               ; CLKCTRL_G5  ; 1       ; 0                                    ; Global Clock         ; GCLK5            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][2] ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk                                                                                                                                                               ; CLKCTRL_G11 ; 3245    ; 28                                   ; Global Clock         ; GCLK11           ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][3] ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                        ; PLL_2       ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|wire_pll1_clk[1]                                                                                                                                                                                                                                        ; PLL_2       ; 1       ; 0                                    ; Global Clock         ; GCLK8            ; --                                                                             ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst6|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk                                                                                                                                                               ; CLKCTRL_G7  ; 2       ; 0                                    ; Global Clock         ; GCLK7            ; VCC                                                                            ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk                                                                                                                                                               ; CLKCTRL_G15 ; 1       ; 0                                    ; Global Clock         ; GCLK15           ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][0] ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|wire_clkctrl1_outclk                                                                                                                                                               ; CLKCTRL_G0  ; 3207    ; 77                                   ; Global Clock         ; GCLK0            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[29][1] ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[1] ; PLL_1       ; 3800    ; 112                                  ; Global Clock         ; GCLK3            ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[2] ; PLL_1       ; 80      ; 0                                    ; Global Clock         ; GCLK4            ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3] ; PLL_1       ; 119     ; 0                                    ; Global Clock         ; GCLK2            ; --                                                                             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[4] ; PLL_1       ; 27      ; 0                                    ; Global Clock         ; GCLK1            ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[1]                                          ; PLL_4       ; 3318    ; 87                                   ; Global Clock         ; GCLK18           ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[2]                                          ; PLL_4       ; 80      ; 1                                    ; Global Clock         ; GCLK19           ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3]                                          ; PLL_4       ; 119     ; 0                                    ; Global Clock         ; GCLK17           ; --                                                                             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[4]                                          ; PLL_4       ; 27      ; 0                                    ; Global Clock         ; GCLK16           ; --                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------+--------------------------------------+----------------------+------------------+--------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n                                          ; 2445    ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|reset_phy_clk_1x_n ; 2441    ;
; sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                       ; 2410    ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|SCLK_reg                                                                                                                                                                                                       ; 2237    ;
; rxtx_top:inst6_rxtx_top|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                               ; 2202    ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                 ; 2032    ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                      ; 995     ;
; EXT_GND~input                                                                                                                                                                                                                                                                        ; 686     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst2_EP01_0_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_mro1:auto_generated|altsyncram_nm31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 256          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 1024                        ; 32                          ; 256                         ; 128                         ; 32768               ; 4    ; None               ; M9K_X58_Y33_N0, M9K_X58_Y31_N0, M9K_X58_Y30_N0, M9K_X58_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None               ; M9K_X40_Y14_N0, M9K_X40_Y12_N0, M9K_X40_Y16_N0, M9K_X40_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096   ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 1    ; None               ; M9K_X58_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst6_EP81_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_qoo1:auto_generated|altsyncram_9f11:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 64           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 2048                        ; 64                          ; 4096                        ; 32                          ; 131072              ; 16   ; None               ; M9K_X58_Y23_N0, M9K_X40_Y22_N0, M9K_X40_Y23_N0, M9K_X40_Y29_N0, M9K_X40_Y20_N0, M9K_X40_Y24_N0, M9K_X40_Y25_N0, M9K_X40_Y26_N0, M9K_X58_Y28_N0, M9K_X58_Y21_N0, M9K_X58_Y20_N0, M9K_X58_Y22_N0, M9K_X58_Y26_N0, M9K_X58_Y25_N0, M9K_X40_Y28_N0, M9K_X40_Y27_N0                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst7_EP8F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_fko1:auto_generated|altsyncram_9o41:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None               ; M9K_X58_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_nios2_oci:the_lms_ctr_nios2_cpu_cpu_nios2_oci|lms_ctr_nios2_cpu_cpu_nios2_ocimem:the_lms_ctr_nios2_cpu_cpu_nios2_ocimem|lms_ctr_nios2_cpu_cpu_ociram_sp_ram_module:lms_ctr_nios2_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ALTSYNCRAM                                                                                                                                                         ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None               ; M9K_X40_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_a_module:lms_ctr_nios2_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None               ; M9K_X58_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_nios2_cpu:nios2_cpu|lms_ctr_nios2_cpu_cpu:cpu|lms_ctr_nios2_cpu_cpu_register_bank_b_module:lms_ctr_nios2_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None               ; M9K_X58_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_oc_mem:oc_mem|altsyncram:the_altsyncram|altsyncram_75c1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                                                                                      ; AUTO ; Single Port      ; Single Clock ; 8192         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 8192                        ; 32                          ; --                          ; --                          ; 262144              ; 32   ; lms_ctr_oc_mem.hex ; M9K_X58_Y13_N0, M9K_X58_Y11_N0, M9K_X58_Y8_N0, M9K_X58_Y7_N0, M9K_X58_Y10_N0, M9K_X58_Y14_N0, M9K_X58_Y15_N0, M9K_X58_Y16_N0, M9K_X40_Y19_N0, M9K_X24_Y26_N0, M9K_X24_Y27_N0, M9K_X58_Y19_N0, M9K_X58_Y12_N0, M9K_X24_Y29_N0, M9K_X58_Y9_N0, M9K_X24_Y16_N0, M9K_X40_Y10_N0, M9K_X40_Y18_N0, M9K_X24_Y18_N0, M9K_X24_Y9_N0, M9K_X58_Y2_N0, M9K_X24_Y3_N0, M9K_X24_Y28_N0, M9K_X40_Y13_N0, M9K_X40_Y17_N0, M9K_X24_Y19_N0, M9K_X40_Y11_N0, M9K_X58_Y1_N0, M9K_X24_Y6_N0, M9K_X58_Y3_N0, M9K_X40_Y3_N0, M9K_X58_Y5_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|altsyncram:altsyncram4|altsyncram_v1k3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                 ; AUTO ; Single Port      ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144    ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; None               ; M9K_X24_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|pll_reconfig_module:pll_reconfig_module_inst1|pll_reconfig_module_pllrcfg_ok11:pll_reconfig_module_pllrcfg_ok11_component|altsyncram:altsyncram4|altsyncram_v1k3:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                 ; AUTO ; Single Port      ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144    ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; None               ; M9K_X24_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|altsyncram_i271:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 48           ; 1024         ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 49152  ; 1024                        ; 48                          ; 1024                        ; 48                          ; 49152               ; 6    ; None               ; M9K_X24_Y31_N0, M9K_X24_Y34_N0, M9K_X24_Y32_N0, M9K_X24_Y33_N0, M9K_X24_Y35_N0, M9K_X24_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|altsyncram_u271:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 256          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 128                         ; 256                         ; 128                         ; 32768               ; 4    ; None               ; M9K_X58_Y37_N0, M9K_X58_Y34_N0, M9K_X58_Y35_N0, M9K_X58_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst2_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_4no1:auto_generated|altsyncram_j271:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 4            ; 128          ; 4            ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 4                           ; 16                          ; 4                           ; 16                          ; 64                  ; 1    ; None               ; M9K_X58_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|fifo_inst:fifo_inst_isnt2|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 96                          ; 512                         ; 48                          ; 24576               ; 3    ; None               ; M9K_X24_Y38_N0, M9K_X24_Y39_N0, M9K_X24_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 128                         ; 512                         ; 64                          ; 32768               ; 4    ; None               ; M9K_X40_Y36_N0, M9K_X40_Y34_N0, M9K_X40_Y32_N0, M9K_X40_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 128                         ; 512                         ; 64                          ; 32768               ; 4    ; None               ; M9K_X40_Y39_N0, M9K_X58_Y38_N0, M9K_X58_Y40_N0, M9K_X58_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:2:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 128                         ; 512                         ; 64                          ; 32768               ; 4    ; None               ; M9K_X40_Y37_N0, M9K_X40_Y35_N0, M9K_X40_Y33_N0, M9K_X40_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 128          ; 512          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 32768  ; 256                         ; 128                         ; 512                         ; 64                          ; 32768               ; 4    ; None               ; M9K_X40_Y41_N0, M9K_X40_Y38_N0, M9K_X40_Y40_N0, M9K_X40_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|sync_fifo_rw:sync_fifo_rw_inst|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nno1:auto_generated|altsyncram_sv61:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384  ; 256                         ; 64                          ; 256                         ; 64                          ; 16384               ; 2    ; None               ; M9K_X58_Y42_N0, M9K_X58_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component|altsyncram_7pl1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 33           ; 256          ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 8448   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None               ; M9K_X24_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 12           ; 16           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 192    ; 16                          ; 4                           ; 16                          ; 4                           ; 64                  ; 1    ; None               ; M9K_X24_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|altsyncram_lah1:FIFOram|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 45           ; 16           ; 45           ; yes                    ; no                      ; yes                    ; yes                     ; 720    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None               ; M9K_X24_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 1    ; None               ; M9K_X24_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None               ; M9K_X24_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None               ; M9K_X24_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_boi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 32     ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 1    ; None               ; M9K_X24_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None               ; M9K_X24_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 62           ; 8            ; 62           ; yes                    ; no                      ; yes                    ; no                      ; 496    ; 8                           ; 61                          ; 8                           ; 61                          ; 488                 ; 2    ; None               ; M9K_X24_Y7_N0, M9K_X24_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|altsyncram_8km1:FIFOram|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 1152   ; 32                          ; 36                          ; 32                          ; 36                          ; 1152                ; 1    ; None               ; M9K_X24_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|altsyncram_1nb1:FIFOram|ALTSYNCRAM                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 27           ; 8            ; 27           ; yes                    ; no                      ; yes                    ; no                      ; 216    ; 8                           ; 27                          ; 8                           ; 27                          ; 216                 ; 1    ; None               ; M9K_X24_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:rcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_lko1:auto_generated|altsyncram_fo41:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 26           ; 256          ; 26           ; yes                    ; no                      ; yes                    ; no                      ; 6656   ; 256                         ; 26                          ; 256                         ; 26                          ; 6656                ; 1    ; None               ; M9K_X24_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|altsyncram_po41:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 58           ; 256          ; 58           ; yes                    ; no                      ; yes                    ; no                      ; 14848  ; 256                         ; 58                          ; 256                         ; 58                          ; 14848               ; 2    ; None               ; M9K_X24_Y11_N0, M9K_X24_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|decompress:dcmpr|fifo_inst:fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ioo1:auto_generated|altsyncram_gf11:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 128          ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 512                         ; 96                          ; 2048                        ; 24                          ; 49152               ; 6    ; None               ; M9K_X24_Y25_N0, M9K_X24_Y23_N0, M9K_X24_Y24_N0, M9K_X24_Y21_N0, M9K_X24_Y22_N0, M9K_X24_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_buffer:gen_rdata_return_inorder.in_order_buffer_inst|altsyncram:altsyncram_component|altsyncram_7pl1:auto_generated|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 33           ; 256          ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 8448   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None               ; M9K_X40_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:gen_rdata_return_inorder.inordr_info_fifo_inst|scfifo:gen_fifo_instance.scfifo_component|scfifo_j941:auto_generated|a_dpfifo_sk31:dpfifo|altsyncram_9ah1:FIFOram|ALTSYNCRAM                                          ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 12           ; 16           ; 12           ; yes                    ; no                      ; yes                    ; yes                     ; 192    ; 16                          ; 4                           ; 16                          ; 4                           ; 64                  ; 1    ; None               ; M9K_X58_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_rdata_path:rdata_path_inst|alt_mem_ddrx_fifo:pending_rd_fifo|scfifo:gen_fifo_instance.scfifo_component|scfifo_p941:auto_generated|a_dpfifo_2l31:dpfifo|altsyncram_lah1:FIFOram|ALTSYNCRAM                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 45           ; 16           ; 45           ; yes                    ; no                      ; yes                    ; yes                     ; 720    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None               ; M9K_X58_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram:altsyncram_component|altsyncram_lil1:auto_generated|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 2            ; 64           ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; 64                          ; 2                           ; 64                          ; 2                           ; 128                 ; 1    ; None               ; M9K_X40_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None               ; M9K_X40_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1024   ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None               ; M9K_X40_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_rdata_valid:rdv_pipe|altsyncram:altsyncram_component|altsyncram_boi1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 1            ; 32           ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 32     ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 1    ; None               ; M9K_X40_Y2_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None               ; M9K_X40_Y1_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ALTSYNCRAM                                                                                                                              ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 62           ; 8            ; 62           ; yes                    ; no                      ; yes                    ; no                      ; 496    ; 8                           ; 61                          ; 8                           ; 61                          ; 488                 ; 2    ; None               ; M9K_X40_Y7_N0, M9K_X40_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|altsyncram_8km1:FIFOram|ALTSYNCRAM                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 1152   ; 32                          ; 36                          ; 32                          ; 36                          ; 1152                ; 1    ; None               ; M9K_X40_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|scfifo_wrapper:addr_burstcount_fifo|scfifo:scfifo_inst|scfifo_5m41:auto_generated|a_dpfifo_3g11:dpfifo|altsyncram_1nb1:FIFOram|ALTSYNCRAM                                                                                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 27           ; 8            ; 27           ; yes                    ; no                      ; yes                    ; no                      ; 216    ; 8                           ; 27                          ; 8                           ; 27                          ; 216                 ; 1    ; None               ; M9K_X40_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |lms7_trx_top|nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_oc_mem:oc_mem|altsyncram:the_altsyncram|altsyncram_75c1:auto_generated|ALTSYNCRAM                                                                                                            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000010000000000000000110100) (20000064) (4194356) (400034)    ;(00001000011000000000100000010100) (1030004024) (140511252) (8600814)   ;(00001000000000000110100000111010) (1000064072) (134244410) (800683A)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000110110000000000000001110100) (660000164) (113246324) (6C00074)    ;(11011110110000000000000000010100) (177189542) (-557842412) (-2-1-3-15-15-15-14-12)   ;(00000110100000000000000001110100) (640000164) (109052020) (6800074)   ;(11010110100011001110111000010100) (-839643458) (-695407084) (-2-9-7-3-1-1-14-12)   ;(00000000100000000000000000110100) (40000064) (8388660) (800034)   ;(00010000101011100111100100010100) (2053474424) (279869716) (10AE7914)   ;(00000000110000000000000000110100) (60000064) (12582964) (C00034)   ;(00011000111011101110101000010100) (-1221402272) (418310676) (18EEEA14)   ;
;16;(00010000110000000000001100100110) (2060001446) (281019174) (10C00326)    ;(00010000000000000000000000010101) (2000000025) (268435477) (10000015)   ;(00010000100000000000000100000100) (2040000404) (276824324) (10800104)   ;(00010000111111111111110100110110) (2077776466) (285211958) (10FFFD36)   ;(00000000000010100011000001000000) (2430100) (667712) (A3040)   ;(00000000000010100011100001000000) (2434100) (669760) (A3840)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(11011110111111111111101000000100) (194964522) (-553649660) (-2-1000-5-15-12)   ;
;24;(11011111110000000000010100010101) (277191943) (-541063915) (-20-3-15-15-10-14-11)    ;(11011111000000000000010000010101) (217191543) (-553647083) (-20-15-15-15-11-14-11)   ;(11011111000000000000010000000100) (217191522) (-553647100) (-20-15-15-15-11-15-12)   ;(11100001001111111111110100010101) (634965943) (-515900139) (-1-14-1200-2-14-11)   ;(11100001011111111111111000010101) (654966543) (-511705579) (-1-14-800-1-14-11)   ;(11100001101111111111111100010101) (674966943) (-507511019) (-1-14-4000-14-11)   ;(11100001001111111111111100010111) (634966945) (-515899625) (-1-14-12000-14-9)   ;(00000001010000000000000101000100) (120000504) (20971844) (1400144)   ;
;32;(00000000000010100001010101000000) (2412500) (660800) (A1540)    ;(11100001001111111111111000010111) (634966545) (-515899881) (-1-14-1200-1-14-9)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00000000000010100001010001000000) (2412100) (660544) (A1440)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(11100000101111111111110000010101) (574965543) (-524289003) (-1-15-400-3-14-11)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;
;40;(00000000000001111000100000111010) (1704072) (493626) (7883A)    ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;
;48;(11100000111111111111110000010111) (594965545) (-520094697) (-1-15000-3-14-9)    ;(00011000110000000011111111001100) (-1234929582) (415252428) (18C03FCC)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000000100000100) (2040000404) (276824324) (10800104)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000000001001101001000111010) (2001151072) (268751418) (1004D23A)   ;
;56;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)    ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00000000100000000010000000000100) (40020004) (8396804) (802004)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;
;64;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)    ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111101100000100) (194964922) (-553649404) (-2-1000-4-15-12)   ;(11011111000000000000010000010101) (217191543) (-553647083) (-20-15-15-15-11-14-11)   ;(11011111000000000000010000000100) (217191522) (-553647100) (-20-15-15-15-11-15-12)   ;(11100001001111111111110100010101) (634965943) (-515900139) (-1-14-1200-2-14-11)   ;
;72;(11100001011111111111111000010101) (654966543) (-511705579) (-1-14-800-1-14-11)    ;(11100001101111111111111100010101) (674966943) (-507511019) (-1-14-4000-14-11)   ;(11100000001111111111110000010101) (534965543) (-532677611) (-1-15-1200-3-14-11)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000001100000100) (2040001404) (276824836) (10800304)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;
;80;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)    ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00100000100001011000100000111010) (-253663224) (545622074) (2085883A)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;
;88;(00000000100000000010010000000100) (40022004) (8397828) (802404)    ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(00010000100000000000000010001100) (2040000214) (276824204) (1080008C)   ;(00010000000000000000010100100110) (2000002446) (268436774) (10000526)   ;
;96;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)    ;(00010000110000000000000001000100) (2060000104) (281018436) (10C00044)   ;(11100000111111111111110000010101) (594965543) (-520094699) (-1-15000-3-14-11)   ;(00010000100000001111101000010000) (2040175020) (276888080) (1080FA10)   ;(00010000001111111111011000011110) (2017773036) (272627230) (103FF61E)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;
;104;(00010000100000000010000000001100) (2040020014) (276832268) (1080200C)    ;(00010000000000000000001100011110) (2000001436) (268436254) (1000031E)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000001111101000010000) (2040175020) (276888080) (1080FA10)   ;(00010000000000000000001000011110) (2000001036) (268435998) (1000021E)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;
;112;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)    ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)   ;(11011111000000000000001100010101) (217190943) (-553647339) (-20-15-15-15-12-14-11)   ;(11011111000000000000001100000100) (217190922) (-553647356) (-20-15-15-15-12-15-12)   ;(11100001001111111111111000010101) (634966543) (-515899883) (-1-14-1200-1-14-11)   ;
;120;(11100001011111111111111100010101) (654966943) (-511705323) (-1-14-8000-14-11)    ;(11100000001111111111110100010101) (534965943) (-532677355) (-1-15-1200-2-14-11)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00010000000000000000011000100110) (2000003046) (268437030) (10000626)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00000000100000000001101000000100) (40015004) (8395268) (801A04)   ;
;128;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)    ;(00000000000000000000010100000110) (2406) (1286) (506)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00000000100000000000100000000100) (40004004) (8390660) (800804)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;
;136;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)    ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(00010000100000000000000010001100) (2040000214) (276824204) (1080008C)   ;(00010000000000000000010100100110) (2000002446) (268436774) (10000526)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000110000000000000001000100) (2060000104) (281018436) (10C00044)   ;(11100000111111111111110100010101) (594965943) (-520094443) (-1-15000-2-14-11)   ;
;144;(00010000100000001111101000010000) (2040175020) (276888080) (1080FA10)    ;(00010000001111111111011000011110) (2017773036) (272627230) (103FF61E)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000100000000000001100000100) (2040001404) (276824836) (10800304)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;
;152;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111101100000100) (194964922) (-553649404) (-2-1000-4-15-12)   ;(11011111000000000000010000010101) (217191543) (-553647083) (-20-15-15-15-11-14-11)   ;(11011111000000000000010000000100) (217191522) (-553647100) (-20-15-15-15-11-15-12)   ;(11100001001111111111110100010101) (634965943) (-515900139) (-1-14-1200-2-14-11)   ;(00101000000001011000100000111010) (706336776) (671451194) (2805883A)   ;(11100001101111111111111100010101) (674966943) (-507511019) (-1-14-4000-14-11)   ;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)   ;
;160;(11100000001111111111110000010101) (534965543) (-532677611) (-1-15-1200-3-14-11)    ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000001100000100) (2040001404) (276824836) (10800304)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00010000000000000000011000100110) (2000003046) (268437030) (10000626)   ;
;168;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)    ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00000000100000000001010000000100) (40012004) (8393732) (801404)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(00000000000000000000010100000110) (2406) (1286) (506)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;
;176;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)    ;(00000000100000000000010000000100) (40002004) (8389636) (800404)   ;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(00010000100000000000000010001100) (2040000214) (276824204) (1080008C)   ;
;184;(00010000000000000000010100100110) (2000002446) (268436774) (10000526)    ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000110000000000000001000100) (2060000104) (281018436) (10C00044)   ;(11100000111111111111110000010101) (594965543) (-520094699) (-1-15000-3-14-11)   ;(00010000100000001111101000010000) (2040175020) (276888080) (1080FA10)   ;(00010000001111111111011000011110) (2017773036) (272627230) (103FF61E)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000010000000100) (2040002004) (276825092) (10800404)   ;
;192;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)    ;(00010000100000000010000000001100) (2040020014) (276832268) (1080200C)   ;(00010000000000000000001000100110) (2000001046) (268436006) (10000226)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;
;200;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)   ;(11011111110000000000001100010101) (277190943) (-541064427) (-20-3-15-15-12-14-11)   ;(11011111000000000000001000010101) (217190543) (-553647595) (-20-15-15-15-13-14-11)   ;(11011100000000000000000100010101) (-82810057) (-603979499) (-2-3-15-15-15-14-14-11)   ;(11011111000000000000001000000100) (217190522) (-553647612) (-20-15-15-15-13-15-12)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;
;208;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)    ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010100000000000000000010000011) (-1894967093) (335544451) (14000083)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00000001000000000000111000000100) (100007004) (16780804) (1000E04)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00000000000010100001010001000000) (2412100) (660544) (A1440)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;
;216;(10000000100000000011111111001100) (-1295289120) (-2139078708) (-7-15-7-15-120-3-4)    ;(00011000110000000011111111001100) (-1234929582) (415252428) (18C03FCC)   ;(00011000100000000000010100101110) (-1254964840) (411043118) (1880052E)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000100000100) (60000404) (12583172) (C00104)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000000100000110) (406) (262) (106)   ;
;224;(00000000000001011000100000111010) (1304072) (362554) (5883A)    ;(11100110111111111111111100000100) (1194966922) (-419430652) (-1-90000-15-12)   ;(11011111110000000000001000010111) (277190545) (-541064681) (-20-3-15-15-13-14-9)   ;(11011111000000000000000100010111) (217189945) (-553647849) (-20-15-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000001100000100) (177190922) (-557841660) (-2-1-3-15-15-12-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111101100000100) (194964922) (-553649404) (-2-1000-4-15-12)   ;
;232;(11011111000000000000010000010101) (217191543) (-553647083) (-20-15-15-15-11-14-11)    ;(11011111000000000000010000000100) (217191522) (-553647100) (-20-15-15-15-11-15-12)   ;(11100001001111111111111000010101) (634966543) (-515899883) (-1-14-1200-1-14-11)   ;(00101000000001011000100000111010) (706336776) (671451194) (2805883A)   ;(11100000101111111111111100000101) (574966923) (-524288251) (-1-15-4000-15-11)   ;(11100000001111111111110000000101) (534965523) (-532677627) (-1-15-1200-3-15-11)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(11100000101111111111110100010101) (574965943) (-524288747) (-1-15-400-2-14-11)   ;
;240;(11100000001111111111110000000101) (534965523) (-532677627) (-1-15-1200-3-15-11)    ;(00000000000000000000110100000110) (6406) (3334) (D06)   ;(11100000101111111111110000000011) (574965521) (-524289021) (-1-15-400-3-15-13)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000110001111000100000111010) (2061704072) (281511994) (10C7883A)   ;
;248;(00000000100000000000000001110100) (40000164) (8388724) (800074)    ;(00010000100001000011000100000100) (2041030404) (277098756) (10843104)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(00011000100000000000000000010101) (-1254967271) (411041813) (18800015)   ;(11100000101111111111110000000011) (574965521) (-524289021) (-1-15-400-3-15-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11100000101111111111110000000101) (574965523) (-524289019) (-1-15-400-3-15-11)   ;(11100000101111111111111100000011) (574966921) (-524288253) (-1-15-4000-15-13)   ;
;256;(00010000000001001101000010111010) (2001150272) (268751034) (1004D0BA)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(11100000111111111111110000000011) (594965521) (-520094717) (-1-15000-3-15-13)   ;(00011000101111111110111000110110) (-1237200230) (415231542) (18BFEE36)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;264;(11011110111111111111111000000100) (194966522) (-553648636) (-2-1000-1-15-12)    ;(11011111000000000000000100010101) (217189943) (-553647851) (-20-15-15-15-14-14-11)   ;(11011111000000000000000100000100) (217189922) (-553647868) (-20-15-15-15-14-15-12)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(11100000101111111111111100000101) (574966923) (-524288251) (-1-15-4000-15-11)   ;(11100000111111111111111100000011) (594966921) (-520093949) (-1-150000-15-13)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000100001000010100000000100) (2041024004) (277096452) (10842804)   ;
;272;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)    ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)   ;(11011111110000000000001000010101) (277190543) (-541064683) (-20-3-15-15-13-14-11)   ;(11011111000000000000000100010101) (217189943) (-553647851) (-20-15-15-15-14-14-11)   ;
;280;(11011111000000000000000100000100) (217189922) (-553647868) (-20-15-15-15-14-15-12)    ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000000001001000000100) (120011004) (20976132) (1401204)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000001000100000000) (2010400) (528640) (81100)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;
;288;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)    ;(00000001010000000000000001000100) (120000104) (20971588) (1400044)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000000000000100000100) (120000404) (20971780) (1400104)   ;
;296;(00000001100000000000000001000100) (140000104) (25165892) (1800044)    ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000000001001000000100) (120011004) (20976132) (1401204)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000001000100000000) (2010400) (528640) (81100)   ;
;304;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)    ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000000000000010000100) (120000204) (20971652) (1400084)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;
;312;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)    ;(00000001010000000000101101000100) (120005504) (20974404) (1400B44)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;
;320;(00000001100000000000000001000100) (140000104) (25165892) (1800044)    ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000000001001000000100) (120011004) (20976132) (1401204)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000001000100000000) (2010400) (528640) (81100)   ;
;328;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)    ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000000000000011000100) (120000304) (20971716) (14000C4)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;
;336;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)    ;(00000001010000000000110111000100) (120006704) (20975044) (1400DC4)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;
;344;(00000001100000000000000001000100) (140000104) (25165892) (1800044)    ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;352;(11011110111111111111011100000100) (194962922) (-553650428) (-2-1000-8-15-12)    ;(11011111110000000000100000010101) (277193543) (-541063147) (-20-3-15-15-7-14-11)   ;(11011111000000000000011100010101) (217192943) (-553646315) (-20-15-15-15-8-14-11)   ;(11011111000000000000011100000100) (217192922) (-553646332) (-20-15-15-15-8-15-12)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(11100001011111111111111100010101) (654966943) (-511705323) (-1-14-8000-14-11)   ;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;
;360;(00010000000000000000111100011110) (2000007436) (268439326) (10000F1E)    ;(00000000101111111111000000000100) (57770004) (12578820) (BFF004)   ;(11100000101111111111110100000101) (574965923) (-524288763) (-1-15-400-2-15-11)   ;(11100000001111111111110101000101) (534966023) (-532677307) (-1-15-1200-2-11-11)   ;(11100000101111111111110100000100) (574965922) (-524288764) (-1-15-400-2-15-12)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;
;368;(00000001000000000000000001110100) (100000164) (16777332) (1000074)    ;(00100001000001000000100000000100) (-193963292) (553912324) (21040804)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000010000100) (140000204) (25165956) (1800084)   ;(00010000000011111000100000111010) (2003704072) (269453370) (100F883A)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111110000010101) (574965543) (-524289003) (-1-15-400-3-14-11)   ;(00000000000000000001010000000110) (12006) (5126) (1406)   ;
;376;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)    ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000001001101000010111010) (2001150272) (268751034) (1004D0BA)   ;(11100000101111111111110100000101) (574965923) (-524288763) (-1-15-400-2-15-11)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00010000000001001001000110111010) (2001110672) (268734906) (100491BA)   ;
;384;(11100000101111111111110101000101) (574966023) (-524288699) (-1-15-400-2-11-11)    ;(11100000101111111111110100000100) (574965922) (-524288764) (-1-15-400-2-15-12)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000000100000000100) (-193963292) (553912324) (21040804)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;
;392;(00000001100000000000000010000100) (140000204) (25165956) (1800084)    ;(00010000000011111000100000111010) (2003704072) (269453370) (100F883A)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111110000010101) (574965543) (-524289003) (-1-15-400-3-14-11)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;
;400;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111010000000100) (194961522) (-553651196) (-2-1000-11-15-12)   ;(11011111110000000000101100010101) (277194943) (-541062379) (-20-3-15-15-4-14-11)   ;(11011111000000000000101000010101) (217194543) (-553645547) (-20-15-15-15-5-14-11)   ;(11011111000000000000101000000100) (217194522) (-553645564) (-20-15-15-15-5-15-12)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(11100001011111111111111100010101) (654966943) (-511705323) (-1-14-8000-14-11)   ;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)   ;
;408;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)    ;(00010000000000000011000000011110) (2000030036) (268447774) (1000301E)   ;(00000000100000000000011111000100) (40003704) (8390596) (8007C4)   ;(11100000101111111111101100000101) (574964923) (-524289275) (-1-15-400-4-15-11)   ;(00000000101111111110000001000100) (57760104) (12574788) (BFE044)   ;(11100000101111111111101101000101) (574965023) (-524289211) (-1-15-400-4-11-11)   ;(00000000101111111111110011000100) (57776304) (12582084) (BFFCC4)   ;(11100000101111111111101110000101) (574965123) (-524289147) (-1-15-400-4-7-11)   ;
;416;(00000000100000000000011111000100) (40003704) (8390596) (8007C4)    ;(11100000101111111111101111000101) (574965223) (-524289083) (-1-15-400-4-3-11)   ;(00000000101111111110000001000100) (57760104) (12574788) (BFE044)   ;(11100000101111111111110000000101) (574965523) (-524289019) (-1-15-400-3-15-11)   ;(00000000101111111111110010000100) (57776204) (12582020) (BFFC84)   ;(11100000101111111111110001000101) (574965623) (-524288955) (-1-15-400-3-11-11)   ;(11100000001111111111110010000101) (534965723) (-532677499) (-1-15-1200-3-7-11)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;
;424;(11100000101111111111110011000101) (574965823) (-524288827) (-1-15-400-3-3-11)    ;(00000000101111111111110100000100) (57776404) (12582148) (BFFD04)   ;(11100000101111111111110100000101) (574965923) (-524288763) (-1-15-400-2-15-11)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(11100000101111111111110101000101) (574966023) (-524288699) (-1-15-400-2-11-11)   ;(00000000101111111110000000000100) (57760004) (12574724) (BFE004)   ;(11100000101111111111110110000101) (574966123) (-524288635) (-1-15-400-2-7-11)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;
;432;(11100000101111111111110111000101) (574966223) (-524288571) (-1-15-400-2-3-11)    ;(11100000001111111111100100000101) (534963923) (-532678395) (-1-15-1200-6-15-11)   ;(00000000000000000001001100000110) (11406) (4870) (1306)   ;(11100000111111111111100100000011) (594963921) (-520095485) (-1-15000-6-15-13)   ;(00011000000001011000100000111010) (-1293663224) (403015738) (1805883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000110001011000100000111010) (2061304072) (281380922) (10C5883A)   ;(11100000111111111111101100000100) (594964922) (-520094972) (-1-15000-4-15-12)   ;
;440;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)    ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000000000000000100) (-193967292) (553910276) (21040004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000011000100) (140000304) (25166020) (18000C4)   ;
;448;(00010000000011111000100000111010) (2003704072) (269453370) (100F883A)    ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111101000010101) (574964543) (-524289515) (-1-15-400-5-14-11)   ;(11100000101111111111100100000011) (574963921) (-524289789) (-1-15-400-6-15-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11100000101111111111100100000101) (574963923) (-524289787) (-1-15-400-6-15-11)   ;(11100000101111111111100100000011) (574963921) (-524289789) (-1-15-400-6-15-13)   ;(00010000100000000000000100110000) (2040000460) (276824368) (10800130)   ;
;456;(00010000001111111110101000011110) (2017765036) (272624158) (103FEA1E)    ;(00000000000000000000101000000110) (5006) (2566) (A06)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000000000000000100) (-193967292) (553910276) (21040004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;
;464;(00000001100000000000000011000100) (140000304) (25166020) (18000C4)    ;(11100001111111111111111100010111) (694966945) (-503316713) (-1-140000-14-9)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111101000010101) (574964543) (-524289515) (-1-15-400-5-14-11)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;
;472;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111101100000100) (194964922) (-553649404) (-2-1000-4-15-12)   ;(11011111110000000000010000010101) (277191543) (-541064171) (-20-3-15-15-11-14-11)   ;(11011111000000000000001100010101) (217190943) (-553647339) (-20-15-15-15-12-14-11)   ;(11011111000000000000001100000100) (217190922) (-553647356) (-20-15-15-15-12-15-12)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(11100000101111111111111100001101) (574966933) (-524288243) (-1-15-4000-15-3)   ;(11100000101111111111111100001011) (574966931) (-524288245) (-1-15-4000-15-5)   ;
;480;(11100000101111111111110100000101) (574965923) (-524288763) (-1-15-400-2-15-11)    ;(11100000001111111111110101000101) (534966023) (-532677307) (-1-15-1200-2-11-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000000001010000000100) (120012004) (20976644) (1401404)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000001000100000000) (2010400) (528640) (81100)   ;(11100000101111111111110110000101) (574966123) (-524288635) (-1-15-400-2-7-11)   ;
;488;(11100000101111111111110101000011) (574966021) (-524288701) (-1-15-400-2-11-13)    ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111110110000101) (574966123) (-524288635) (-1-15-400-2-7-11)   ;(11100000101111111111110100000011) (574965921) (-524288765) (-1-15-400-2-15-13)   ;
;496;(00000001000000000000000001110100) (100000164) (16777332) (1000074)    ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111110110000101) (574966123) (-524288635) (-1-15-400-2-7-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;
;504;(00000001010000000001010000000100) (120012004) (20976644) (1401404)    ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;(00000000000010000001000100000000) (2010400) (528640) (81100)   ;(11100000101111111111110110000101) (574966123) (-524288635) (-1-15-400-2-7-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000000000010000001110100000000) (2016400) (531712) (81D00)   ;
;512;(11100000101111111111110111000101) (574966223) (-524288571) (-1-15-400-2-3-11)    ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000000000000001000100) (120000104) (20971588) (1400044)   ;(00000000000010000001110100000000) (2016400) (531712) (81D00)   ;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;
;520;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)    ;(11100000101111111111110111000011) (574966221) (-524288573) (-1-15-400-2-3-13)   ;(00011000100001001011000000111010) (-1253837224) (411349050) (1884B03A)   ;(11100000101111111111111010001101) (574966733) (-524288371) (-1-15-400-1-7-3)   ;(11100000101111111111111010001011) (574966731) (-524288373) (-1-15-400-1-7-5)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;
;528;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111011100000100) (194962922) (-553650428) (-2-1000-8-15-12)   ;(11011111110000000000100000010101) (277193543) (-541063147) (-20-3-15-15-7-14-11)   ;(11011111000000000000011100010101) (217192943) (-553646315) (-20-15-15-15-8-14-11)   ;(11011111000000000000011100000100) (217192922) (-553646332) (-20-15-15-15-8-15-12)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000101011101000101000000100) (2053505004) (279874052) (10AE8A04)   ;
;536;(11100000101111111111110100010101) (574965943) (-524288747) (-1-15-400-2-14-11)    ;(11100000001111111111111000000101) (534966523) (-532677115) (-1-15-1200-1-15-11)   ;(11100000001111111111110000000101) (534965523) (-532677627) (-1-15-1200-3-15-11)   ;(00000000110000000000000110000100) (60000604) (12583300) (C00184)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000100001000001100000000100) (2041014004) (277092356) (10841804)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(00000000110000000000000111000100) (60000704) (12583364) (C001C4)   ;
;544;(00000000100000000000000001110100) (40000164) (8388724) (800074)    ;(00010000100001000001100000000100) (2041014004) (277092356) (10841804)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000010111110110110100) (120276664) (21069236) (1417DB4)   ;(00101001011110000100000000000100) (841072708) (695746564) (29784004)   ;(00000001100000000000000110110100) (140000664) (25166260) (18001B4)   ;
;552;(00110001100001101010000000000100) (1846552708) (830906372) (3186A004)    ;(00000000000010000000010111000000) (2002700) (525760) (805C0)   ;(00000001000000000000010000000100) (100002004) (16778244) (1000404)   ;(00000000000010000111011001000000) (2073100) (554560) (87640)   ;(11100000101111111111111010001101) (574966733) (-524288371) (-1-15-400-1-7-3)   ;(11100000111111111111111010001011) (594966731) (-520094069) (-1-15000-1-7-5)   ;(00000000101111111111111111010100) (57777724) (12582868) (BFFFD4)   ;(00011000100000000000001100011110) (-1254965860) (411042590) (1880031E)   ;
;560;(00000000100000000001111101000100) (40017504) (8396612) (801F44)    ;(11010000101000000000001000000101) (-1432809477) (-794820091) (-2-15-5-15-15-13-15-11)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(11100000101111111111111010001011) (574966731) (-524288373) (-1-15-400-1-7-5)   ;(11010000101000000000001000000101) (-1432809477) (-794820091) (-2-15-5-15-15-13-15-11)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000000000010000110010001000000) (2062100) (549952) (86440)   ;
;568;(00000001000000000000000001000100) (100000104) (16777284) (1000044)    ;(11010001011000000000001000000100) (-1352809478) (-782237180) (-2-14-9-15-15-13-15-12)   ;(00000000000010000101100000000000) (2054000) (546816) (85800)   ;(00000000000010000100010101000000) (2042500) (542016) (84540)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000100001000011001000000100) (2041031004) (277099012) (10843204)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;
;576;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)    ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00010000000001001000011100011110) (2001103436) (268732190) (1004871E)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000100001000011001100000100) (2041031404) (277099268) (10843304)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(00000000000001111000100000111010) (1704072) (493626) (7883A)   ;
;584;(00000000100000000000000001110100) (40000164) (8388724) (800074)    ;(00010000100001000011001100000100) (2041031404) (277099268) (10843304)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000100001000010100000000100) (2041024004) (277096452) (10842804)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;
;592;(00010000100000000000000001010100) (2040000124) (276824148) (10800054)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00000000000010000100001000000000) (2041000) (541184) (84200)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001001011101101101000000100) (-181412292) (556718596) (212EDA04)   ;(00000001010000000001000000000100) (120010004) (20975620) (1401004)   ;(00000000000010000011100111000000) (2034700) (539072) (839C0)   ;
;600;(00000001000000000000000001110100) (100000164) (16777332) (1000074)    ;(00100001001011101000101000000100) (-181462292) (556698116) (212E8A04)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000001000000000100) (140010004) (25169924) (1801004)   ;(00000000000010100001011111000000) (2413700) (661440) (A17C0)   ;(11010000001000011001010101000101) (-1472497977) (-803105467) (-2-15-13-14-6-10-11-11)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;
;608;(00011000110000000000000000000011) (-1234967293) (415236099) (18C00003)    ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(00011000110000000000000010000011) (-1234967093) (415236227) (18C00083)   ;(00010000110000000000000010000101) (2060000205) (281018501) (10C00085)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;
;616;(00011000110000000000000011000011) (-1234966993) (415236291) (18C000C3)    ;(00010000110000000000000011000101) (2060000305) (281018565) (10C000C5)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;624;(00010000110000000001100011101000) (2060014350) (281024744) (10C018E8)    ;(00011000000001000011100000011110) (-1293933260) (402929694) (1804381E)   ;(00010000000001101001000010111010) (2001510272) (268865722) (100690BA)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000101000100111100000000100) (2050474004) (279083012) (10A27804)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000000000010111) (2040000027) (276824087) (10800017)   ;(00010000000000000110100000111010) (2000064072) (268462138) (1000683A)   ;
;632;(00000000000000001000101101101100) (105554) (35692) (8B6C)    ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;640;(00000000000000001001101010101000) (115250) (39592) (9AA8)    ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;648;(00000000000000001001101010101000) (115250) (39592) (9AA8)    ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;656;(00000000000000001001101010101000) (115250) (39592) (9AA8)    ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;664;(00000000000000001000101110110100) (105664) (35764) (8BB4)    ;(00000000000000001000110001101000) (106150) (35944) (8C68)   ;(00000000000000001000110101001100) (106514) (36172) (8D4C)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;672;(00000000000000001001101010101000) (115250) (39592) (9AA8)    ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001010011010000) (112320) (38096) (94D0)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;680;(00000000000000001001101010101000) (115250) (39592) (9AA8)    ;(00000000000000001001000000011000) (110030) (36888) (9018)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;688;(00000000000000001001101010101000) (115250) (39592) (9AA8)    ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;696;(00000000000000001001101010101000) (115250) (39592) (9AA8)    ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;704;(00000000000000001001101010101000) (115250) (39592) (9AA8)    ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001100011110000) (114360) (39152) (98F0)   ;
;712;(00000000000000001001100101011100) (114534) (39260) (995C)    ;(00000000000000001001100111001100) (114714) (39372) (99CC)   ;(00000000000000001001101000111000) (115070) (39480) (9A38)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001000111001000000) (107100) (36416) (8E40)   ;(00000000000000001000111100100100) (107444) (36644) (8F24)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;720;(00000000000000001001101010101000) (115250) (39592) (9AA8)    ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;(00000000000000001001101010101000) (115250) (39592) (9AA8)   ;
;728;(00000000000000001001101010101000) (115250) (39592) (9AA8)    ;(00000000000000001001001101110000) (111560) (37744) (9370)   ;(00000000000000001001000010111100) (110274) (37052) (90BC)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000101000100) (60000504) (12583236) (C00144)   ;(00010000110000000000001000000101) (2060001005) (281018885) (10C00205)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000001111000100) (60001704) (12583876) (C003C4)   ;
;736;(00010000110000000000001001000101) (2060001105) (281018949) (10C00245)    ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000001010000101) (2060001205) (281019013) (10C00285)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000001011000101) (2060001305) (281019077) (10C002C5)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;
;744;(00010000000000000000001100000101) (2000001405) (268436229) (10000305)    ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000111100000100000110) (740406) (246022) (3C106)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000100000000000001000000011) (2040001003) (276824579) (10800203)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;752;(00010000110000000000000001100000) (2060000140) (281018464) (10C00060)    ;(00011000000000000000100000011110) (-1294963260) (402655262) (1800081E)   ;(00010000110000000000000010100000) (2060000240) (281018528) (10C000A0)   ;(00011000000000000000101100011110) (-1294961860) (402656030) (18000B1E)   ;(00010000000000000001110100011110) (2000016436) (268442910) (10001D1E)   ;(00000000110000000000000111000100) (60000704) (12583364) (C001C4)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000100001000001100000000100) (2041014004) (277092356) (10841804)   ;
;760;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)    ;(00000000000000000001110000000110) (16006) (7174) (1C06)   ;(00000000110000000000000110000100) (60000604) (12583300) (C00184)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000100001000001100000000100) (2041014004) (277092356) (10841804)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(00000000000000000001011100000110) (13406) (5894) (1706)   ;(00000000110000000000000110000100) (60000604) (12583300) (C00184)   ;
;768;(00000000100000000000000001110100) (40000164) (8388724) (800074)    ;(00010000100001000001100000000100) (2041014004) (277092356) (10841804)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;
;776;(00000000000000011000100000111010) (304072) (100410) (1883A)    ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000110000000000000111000100) (60000704) (12583364) (C001C4)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000100001000001100000000100) (2041014004) (277092356) (10841804)   ;
;784;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)    ;(00000000000000000000010000000110) (2006) (1030) (406)   ;(11010000101000011001010101000011) (-1432497979) (-794716861) (-2-15-5-14-6-10-11-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011001010101000101) (-1432497977) (-794716859) (-2-15-5-14-6-10-11-11)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;
;792;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)    ;(00000000000000111001010000000110) (712006) (234502) (39406)   ;(00000001000000000000000100000100) (100000404) (16777476) (1000104)   ;(00000000000010000011001010000000) (2031200) (537216) (83280)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000000100100110) (2000000446) (268435750) (10000126)   ;(00000000000000111000111100000110) (707406) (233222) (38F06)   ;(11010000001000011000111100000101) (-1472503077) (-803107067) (-2-15-13-14-70-15-11)   ;
;800;(00000000000000000010100000000110) (24006) (10246) (2806)    ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(11010001001000000000000100010111) (-1372810055) (-786431721) (-2-14-13-15-15-14-14-9)   ;
;808;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00100000100001011000100000111010) (-253663224) (545622074) (2085883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010001000000000000000000000011) (2100000003) (285212675) (11000003)   ;(00000000101111111110000000000100) (57760004) (12574724) (BFE004)   ;
;816;(00100000100001001011000000111010) (-253837224) (545566778) (2084B03A)    ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00011001010001011000100000111010) (-1173663224) (423987258) (1945883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010001000000000000000000000101) (2100000005) (285212677) (11000005)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;824;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)    ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;
;832;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)    ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000100000100) (140000404) (25166084) (1800104)   ;(00010000000011111000100000111010) (2003704072) (269453370) (100F883A)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;
;840;(11010000101000011000111100000101) (-1432503077) (-794718459) (-2-15-5-14-70-15-11)    ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000100000000000000010000011) (2040000203) (276824195) (10800083)   ;(11010000111000011000111100000011) (-1412503079) (-790524157) (-2-15-1-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00011000110000000011111111001100) (-1234929582) (415252428) (18C03FCC)   ;(00011000101111111101001000110110) (-1237216230) (415224374) (18BFD236)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;
;848;(00000000110000000000000001000100) (60000104) (12582980) (C00044)    ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000110101101100000110) (655406) (219910) (35B06)   ;(00000001000000000000000100000100) (100000404) (16777476) (1000104)   ;(00000000000010000011001010000000) (2031200) (537216) (83280)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000000100100110) (2000000446) (268435750) (10000126)   ;(00000000000000110101011000000110) (653006) (218630) (35606)   ;
;856;(11010000001000011000111100000101) (-1472503077) (-803107067) (-2-15-13-14-70-15-11)    ;(00000000000000000010110000000110) (26006) (11270) (2C06)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(11010001001000000000000100010111) (-1372810055) (-786431721) (-2-14-13-15-15-14-14-9)   ;
;864;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00100000100001011000100000111010) (-253663224) (545622074) (2085883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00010000100000000001111111001100) (2040017714) (276832204) (10801FCC)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;
;872;(00011001010001011000100000111010) (-1173663224) (423987258) (1945883A)    ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010001000000000000000000000101) (2100000005) (285212677) (11000005)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;
;880;(00011000100011111000100000111010) (-1251263224) (412059706) (188F883A)    ;(11010000111000000000000000010111) (-1412810455) (-790626281) (-2-15-1-15-15-15-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000000010000100) (2040000204) (276824196) (10800084)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;
;888;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)    ;(00000000110000000000000010000100) (60000204) (12583044) (C00084)   ;(11011000110000000000000000010101) (-422810457) (-658505707) (-2-7-3-15-15-15-14-11)   ;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;
;896;(00000001100000000000000010000100) (140000204) (25165956) (1800084)    ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011000111100000101) (-1432503077) (-794718459) (-2-15-5-14-70-15-11)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000100000000000000010000011) (2040000203) (276824195) (10800083)   ;
;904;(11010000111000011000111100000011) (-1412503079) (-790524157) (-2-15-1-14-70-15-13)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00011000110000000011111111001100) (-1234929582) (415252428) (18C03FCC)   ;(00011000101111111100111000110110) (-1237220230) (415223350) (18BFCE36)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000110001111000000110) (617006) (204294) (31E06)   ;
;912;(00000001000000000000000100000100) (100000404) (16777476) (1000104)    ;(00000000000010000011001010000000) (2031200) (537216) (83280)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000000100100110) (2000000446) (268435750) (10000126)   ;(00000000000000110001100100000110) (614406) (203014) (31906)   ;(11010000001000011000111100000101) (-1472503077) (-803107067) (-2-15-13-14-70-15-11)   ;(00000000000000000010100000000110) (24006) (10246) (2806)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;
;920;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(11010001001000000000000100010111) (-1372810055) (-786431721) (-2-14-13-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;928;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)    ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00100000100001011000100000111010) (-253663224) (545622074) (2085883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010001000000000000000000000011) (2100000003) (285212675) (11000003)   ;(00000000101111111110000000000100) (57760004) (12574724) (BFE004)   ;(00100000100001001011000000111010) (-253837224) (545566778) (2084B03A)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;
;936;(00011001010001011000100000111010) (-1173663224) (423987258) (1945883A)    ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010001000000000000000000000101) (2100000005) (285212677) (11000005)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;
;944;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)    ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000001010000000000000001000100) (120000104) (20971588) (1400044)   ;
;952;(00000001100000000000000100000100) (140000404) (25166084) (1800104)    ;(00010000000011111000100000111010) (2003704072) (269453370) (100F883A)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011000111100000101) (-1432503077) (-794718459) (-2-15-5-14-70-15-11)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;
;960;(00010000100000000000000010000011) (2040000203) (276824195) (10800083)    ;(11010000111000011000111100000011) (-1412503079) (-790524157) (-2-15-1-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00011000110000000011111111001100) (-1234929582) (415252428) (18C03FCC)   ;(00011000101111111101001000110110) (-1237216230) (415224374) (18BFD236)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;
;968;(00000000000000101110010100000110) (562406) (189702) (2E506)    ;(00000001000000000000000100000100) (100000404) (16777476) (1000104)   ;(00000000000010000011001010000000) (2031200) (537216) (83280)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000000100100110) (2000000446) (268435750) (10000126)   ;(00000000000000101110000000000110) (560006) (188422) (2E006)   ;(11010000001000011000111100000101) (-1472503077) (-803107067) (-2-15-13-14-70-15-11)   ;(00000000000000000010110000000110) (26006) (11270) (2C06)   ;
;976;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)    ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(11010001001000000000000100010111) (-1372810055) (-786431721) (-2-14-13-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;984;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)    ;(00100000100001011000100000111010) (-253663224) (545622074) (2085883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00010000100000000001111111001100) (2040017714) (276832204) (10801FCC)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00011001010001011000100000111010) (-1173663224) (423987258) (1945883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;
;992;(00010001000000000000000000000101) (2100000005) (285212677) (11000005)    ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00011000100011111000100000111010) (-1251263224) (412059706) (188F883A)   ;(11010000111000000000000000010111) (-1412810455) (-790626281) (-2-15-1-15-15-15-14-9)   ;
;1000;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000000010000100) (2040000204) (276824196) (10800084)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00000000110000000000000010000100) (60000204) (12583044) (C00084)   ;
;1008;(11011000110000000000000000010101) (-422810457) (-658505707) (-2-7-3-15-15-15-14-11)    ;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000001010000000000000001000100) (120000104) (20971588) (1400044)   ;(00000001100000000000000010000100) (140000204) (25165956) (1800084)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;
;1016;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)    ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011000111100000101) (-1432503077) (-794718459) (-2-15-5-14-70-15-11)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000100000000000000010000011) (2040000203) (276824195) (10800083)   ;(11010000111000011000111100000011) (-1412503079) (-790524157) (-2-15-1-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;1024;(00011000110000000011111111001100) (-1234929582) (415252428) (18C03FCC)    ;(00011000101111111100111000110110) (-1237220230) (415223350) (18BFCE36)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000101010100000000110) (524006) (174086) (2A806)   ;(00000001000000000000000011000100) (100000304) (16777412) (10000C4)   ;(00000000000010000011001010000000) (2031200) (537216) (83280)   ;
;1032;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)    ;(00010000000000000000000100100110) (2000000446) (268435750) (10000126)   ;(00000000000000101010001100000110) (521406) (172806) (2A306)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000000000010000101100000000000) (2054000) (546816) (85800)   ;(11010000001000011000111100000101) (-1472503077) (-803107067) (-2-15-13-14-70-15-11)   ;(00000000000000000000111000000110) (7006) (3590) (E06)   ;
;1040;(11010001001000000000000100010111) (-1372810055) (-786431721) (-2-14-13-15-15-14-14-9)    ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000110000000011111111001100) (2060037714) (281034700) (10C03FCC)   ;(00011000000001011000100000111010) (-1293663224) (403015738) (1805883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000110001011000100000111010) (2061304072) (281380922) (10C5883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00100000100001011000100000111010) (-253663224) (545622074) (2085883A)   ;
;1048;(00000001000000000000000001000100) (100000104) (16777284) (1000044)    ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00000000000010000110010001000000) (2062100) (549952) (86440)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011000111100000101) (-1432503077) (-794718459) (-2-15-5-14-70-15-11)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000100000000000000010000011) (2040000203) (276824195) (10800083)   ;
;1056;(11010000111000011000111100000011) (-1412503079) (-790524157) (-2-15-1-14-70-15-13)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00011000110000000011111111001100) (-1234929582) (415252428) (18C03FCC)   ;(00011000101111111110110000110110) (-1237201230) (415231030) (18BFEC36)   ;(11010000101000011001010101000011) (-1432497979) (-794716861) (-2-15-5-14-6-10-11-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000010000100110) (2000002046) (268436518) (10000426)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;
;1064;(00000000110000000000001000000100) (60001004) (12583428) (C00204)    ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000101000001100000110) (501406) (164614) (28306)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000100111111100000110) (477406) (163590) (27F06)   ;(11010000001000011000111100000101) (-1472503077) (-803107067) (-2-15-13-14-70-15-11)   ;
;1072;(00000000000000001010000100000110) (120406) (41222) (A106)    ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;1080;(00010000000000000000001100100110) (2000001446) (268436262) (10000326)    ;(00010000100000000000000001100000) (2040000140) (276824160) (10800060)   ;(00010000000000000010110100011110) (2000026436) (268447006) (10002D1E)   ;(00000000000000001000111100000110) (107406) (36614) (8F06)   ;(11010001001000000000000000010111) (-1372810455) (-786431977) (-2-14-13-15-15-15-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;
;1088;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)    ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000110000000000000000000011) (2060000003) (281018371) (10C00003)   ;
;1096;(00100001010001011000100000111010) (-173663224) (558204986) (2145883A)    ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(11010000111000000000000000010111) (-1412810455) (-790626281) (-2-15-1-15-15-15-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;
;1104;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)    ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000000000000000000000000101) (2000000005) (268435461) (10000005)   ;(11010000111000000000000000010111) (-1412810455) (-790626281) (-2-15-1-15-15-15-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;
;1112;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)    ;(00010000100000000000000010000100) (2040000204) (276824196) (10800084)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000000000000000000000000101) (2000000005) (268435461) (10000005)   ;(11010001001000000000000000010111) (-1372810455) (-786431977) (-2-14-13-15-15-15-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;1120;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)    ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000000011000100) (2040000304) (276824260) (108000C4)   ;(11010000111000000000001000000011) (-1412809479) (-790625789) (-2-15-1-15-15-13-15-13)   ;(00100000100001011000100000111010) (-253663224) (545622074) (2085883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(00000000000000000110011100000110) (63406) (26374) (6706)   ;
;1128;(00000001000000000000000001110100) (100000164) (16777332) (1000074)    ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000000001001000000100) (120011004) (20976132) (1401204)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010000001000100000000) (2010400) (528640) (81100)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;
;1136;(00000000000010111000100000111010) (2704072) (755770) (B883A)    ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;(00000000000010000010011001000000) (2023100) (534080) (82640)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000001010000000001001000000100) (120011004) (20976132) (1401204)   ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;
;1144;(00000000000010000001000100000000) (2010400) (528640) (81100)    ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000000000010000001110100000000) (2016400) (531712) (81D00)   ;(11010000101000000000001010001101) (-1432809267) (-794819955) (-2-15-5-15-15-13-7-3)   ;(11010000101000000000001010001011) (-1432809269) (-794819957) (-2-15-5-15-15-13-7-5)   ;
;1152;(00010000101111111111111111001100) (2057777714) (281018316) (10BFFFCC)    ;(00010000101000000000000000011100) (2050000034) (278921244) (10A0001C)   ;(00010000101000000000000000000100) (2050000004) (278921220) (10A00004)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(11010000101000000000001010001101) (-1432809267) (-794819955) (-2-15-5-15-15-13-7-3)   ;(11010000101000000000001010001011) (-1432809269) (-794819957) (-2-15-5-15-15-13-7-5)   ;(00010000101111111111111111001100) (2057777714) (281018316) (10BFFFCC)   ;(00010000101000000000000000011100) (2050000034) (278921244) (10A0001C)   ;
;1160;(00010000101000000000000000000100) (2050000004) (278921220) (10A00004)    ;(00010000000001011101001000111010) (2001351072) (268816954) (1005D23A)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00000001010000000000001010000100) (120001204) (20972164) (1400284)   ;(00000000000010100001010101000000) (2412500) (660800) (A1540)   ;(11010000101000000000001010001101) (-1432809267) (-794819955) (-2-15-5-15-15-13-7-3)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000010000000000100) (-193947292) (553918468) (21042004)   ;
;1168;(00000001010000000000000001000100) (120000104) (20971588) (1400044)    ;(00000000000010000001110100000000) (2016400) (531712) (81D00)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00010000100000000010000000001100) (2040020014) (276832268) (1080200C)   ;(00010000000000000000001100100110) (2000001446) (268436262) (10000326)   ;(11010000101000000000001010001011) (-1432809269) (-794819957) (-2-15-5-15-15-13-7-5)   ;(00010000100000000000000101000100) (2040000504) (276824388) (10800144)   ;
;1176;(11010000101000000000001010001101) (-1432809267) (-794819955) (-2-15-5-15-15-13-7-3)    ;(11010001001000000000000000010111) (-1372810455) (-786431977) (-2-14-13-15-15-15-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;
;1184;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000110000000000000000000011) (2060000003) (281018371) (10C00003)   ;(00100001010001011000100000111010) (-173663224) (558204986) (2145883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;
;1192;(11010000111000000000000000010111) (-1412810455) (-790626281) (-2-15-1-15-15-15-14-9)    ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;
;1200;(00000000110000000001010000000100) (60012004) (12588036) (C01404)    ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(11010000111000000000000000010111) (-1412810455) (-790626281) (-2-15-1-15-15-15-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000000010000100) (2040000204) (276824196) (10800084)   ;
;1208;(11010001001000000000001010001011) (-1372809269) (-786431349) (-2-14-13-15-15-13-7-5)    ;(00100001001111111111111111001100) (-177189582) (557842380) (213FFFCC)   ;(00100001001000000000000000011100) (-184967262) (555745308) (2120001C)   ;(00100001001000000000000000000100) (-184967292) (555745284) (21200004)   ;(00100000000010011101001000111010) (-292616224) (537514554) (2009D23A)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010001000000000000000000000101) (2100000005) (285212677) (11000005)   ;
;1216;(11010000111000000000000000010111) (-1412810455) (-790626281) (-2-15-1-15-15-15-14-9)    ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000000011000100) (2040000304) (276824260) (108000C4)   ;(11010001001000000000001010001011) (-1372809269) (-786431349) (-2-14-13-15-15-13-7-5)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;
;1224;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)    ;(00010001000000000000000000000101) (2100000005) (285212677) (11000005)   ;(00000000000000000000010000000110) (2006) (1030) (406)   ;(11010000101000011001010101000011) (-1432497979) (-794716861) (-2-15-5-14-6-10-11-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011001010101000101) (-1432497977) (-794716859) (-2-15-5-14-6-10-11-11)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;
;1232;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)    ;(11010000101000011000111100000101) (-1432503077) (-794718459) (-2-15-5-14-70-15-11)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000100000000000000010000011) (2040000203) (276824195) (10800083)   ;(11010000111000011000111100000011) (-1412503079) (-790524157) (-2-15-1-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00011000110000000011111111001100) (-1234929582) (415252428) (18C03FCC)   ;(00011000101111110101100100110110) (-1237312830) (415193398) (18BF5936)   ;
;1240;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)    ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000011101001000000110) (351006) (119302) (1D206)   ;(00000001000000000000000100000100) (100000404) (16777476) (1000104)   ;(00000000000010000011001010000000) (2031200) (537216) (83280)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000000100100110) (2000000446) (268435750) (10000126)   ;
;1248;(00000000000000011100110100000110) (346406) (118022) (1CD06)    ;(11010000001000011000111100000101) (-1472503077) (-803107067) (-2-15-13-14-70-15-11)   ;(00000000000000000100000000000110) (40006) (16390) (4006)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;
;1256;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)    ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000010111100011110) (2000027436) (268447518) (10002F1E)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;1264;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)    ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000010000000011110) (2000020036) (268443678) (1000201E)   ;
;1272;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)    ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000000010000100) (2040000204) (276824196) (10800084)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;
;1280;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000001000100011110) (2000010436) (268439838) (1000111E)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000000000010000110010001000000) (2062100) (549952) (86440)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;
;1288;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)    ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100000000000000011000100) (2040000304) (276824260) (108000C4)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(11010000101000000000001000000101) (-1432809477) (-794820091) (-2-15-5-15-15-13-15-11)   ;
;1296;(00000001000000000000000001000100) (100000104) (16777284) (1000044)    ;(11010001011000000000001000000100) (-1352809478) (-782237180) (-2-14-9-15-15-13-15-12)   ;(00000000000010000101100000000000) (2054000) (546816) (85800)   ;(00000000000000000000110000000110) (6006) (3078) (C06)   ;(11010000101000011001010101000011) (-1432497979) (-794716861) (-2-15-5-14-6-10-11-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011001010101000101) (-1432497977) (-794716859) (-2-15-5-14-6-10-11-11)   ;(00000000000000000000100000000110) (4006) (2054) (806)   ;
;1304;(11010000101000011001010101000011) (-1432497979) (-794716861) (-2-15-5-14-6-10-11-13)    ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011001010101000101) (-1432497977) (-794716859) (-2-15-5-14-6-10-11-11)   ;(00000000000000000000010000000110) (2006) (1030) (406)   ;(11010000101000011001010101000011) (-1432497979) (-794716861) (-2-15-5-14-6-10-11-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011001010101000101) (-1432497977) (-794716859) (-2-15-5-14-6-10-11-11)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;
;1312;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)    ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011000111100000101) (-1432503077) (-794718459) (-2-15-5-14-70-15-11)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000100000000000000010000011) (2040000203) (276824195) (10800083)   ;(11010000111000011000111100000011) (-1412503079) (-790524157) (-2-15-1-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00011000110000000011111111001100) (-1234929582) (415252428) (18C03FCC)   ;
;1320;(00011000101111111011101000110110) (-1237232230) (415218230) (18BFBA36)    ;(11010000101000011001010101000011) (-1432497979) (-794716861) (-2-15-5-14-6-10-11-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000010000100110) (2000002046) (268436518) (10000426)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000101000100) (60000504) (12583236) (C00144)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000010111111000000110) (277006) (97798) (17E06)   ;
;1328;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)    ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000010111101000000110) (275006) (96774) (17A06)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000100000000000001001000011) (2040001103) (276824643) (10800243)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(11010000101000011001010000010101) (-1432498457) (-794717163) (-2-15-5-14-6-11-14-11)   ;
;1336;(11010000101000011001010000010111) (-1432498455) (-794717161) (-2-15-5-14-6-11-14-9)    ;(00010000000000000000100000100110) (2000004046) (268437542) (10000826)   ;(11010000101000011001010000010111) (-1432498455) (-794717161) (-2-15-5-14-6-11-14-9)   ;(00010000111111111111111111000100) (2077777704) (285212612) (10FFFFC4)   ;(11010000101000011001001100010111) (-1432499055) (-794717417) (-2-15-5-14-6-12-14-9)   ;(00011000100000000000010000100110) (-1254965250) (411042854) (18800426)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000110000100) (60000604) (12583300) (C00184)   ;
;1344;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)    ;(00000000000000010110110000000110) (266006) (93190) (16C06)   ;(11010000101000011001010000010111) (-1432498455) (-794717161) (-2-15-5-14-6-11-14-9)   ;(00010000000000000101110100011110) (2000056436) (268459294) (10005D1E)   ;(00000000101111111110000000000100) (57760004) (12574724) (BFE004)   ;(11010000101000011001000001000101) (-1432500377) (-794718139) (-2-15-5-14-6-15-11-11)   ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;(00000000110000000000000010000100) (60000204) (12583044) (C00084)   ;
;1352;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)    ;(11010000101000011001000011000100) (-1432500178) (-794718012) (-2-15-5-14-6-15-3-12)   ;(00010000000000000000000000000101) (2000000005) (268435461) (10000005)   ;(11010000101000011001000100000100) (-1432500078) (-794717948) (-2-15-5-14-6-14-15-12)   ;(00010000000000000000000000000101) (2000000005) (268435461) (10000005)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;
;1360;(00000001000000000000000001110100) (100000164) (16777332) (1000074)    ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000100000100) (140000404) (25166084) (1800104)   ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000000101111111110000000000100) (57760004) (12574724) (BFE004)   ;
;1368;(11010000101000011001000001000101) (-1432500377) (-794718139) (-2-15-5-14-6-15-11-11)    ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;(00000000110000000000000010000100) (60000204) (12583044) (C00084)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(11010000101000011001000011000100) (-1432500178) (-794718012) (-2-15-5-14-6-15-3-12)   ;(00010000000000000000000000000101) (2000000005) (268435461) (10000005)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000100000000000001000000011) (2040001003) (276824579) (10800203)   ;
;1376;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)    ;(00010000110000000000000010100000) (2060000240) (281018528) (10C000A0)   ;(00011000000000000001001000011110) (-1294956260) (402657822) (1800121E)   ;(00010000110000000000000011100000) (2060000340) (281018592) (10C000E0)   ;(00011000000000000001111000011110) (-1294950260) (402660894) (18001E1E)   ;(00010000100000000000000001100000) (2040000140) (276824160) (10800060)   ;(00010000000000000011101000100110) (2000035046) (268450342) (10003A26)   ;(11010000101000011001000100000100) (-1432500078) (-794717948) (-2-15-5-14-6-14-15-12)   ;
;1384;(00000000110000000000000001000100) (60000104) (12582980) (C00044)    ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;
;1392;(00000001100000000000000100000100) (140000404) (25166084) (1800104)    ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000000000000000010110000000110) (26006) (11270) (2C06)   ;(11010000101000011001000100000100) (-1432500078) (-794717948) (-2-15-5-14-6-14-15-12)   ;(00000000110000000000000010000100) (60000204) (12583044) (C00084)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;
;1400;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)    ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000100000100) (140000404) (25166084) (1800104)   ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;
;1408;(00000000000010100100011101000000) (2443500) (673600) (A4740)    ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000000000000000001111000000110) (17006) (7686) (1E06)   ;(11010000101000011001000100000100) (-1432500078) (-794717948) (-2-15-5-14-6-14-15-12)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;
;1416;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)    ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000100000100) (140000404) (25166084) (1800104)   ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;
;1424;(11010000001000011001000001000101) (-1472500377) (-803106747) (-2-15-13-14-6-15-11-11)    ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;(11011000100000000000000000010101) (-442810457) (-662700011) (-2-7-7-15-15-15-14-11)   ;(11010000101000011001000001000100) (-1432500378) (-794718140) (-2-15-5-14-6-15-11-12)   ;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)   ;
;1432;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)    ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000010000100) (140000204) (25165956) (1800084)   ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;
;1440;(00000000000000001001000000000110) (110006) (36870) (9006)    ;(11010000001000011001000000000101) (-1472500477) (-803106811) (-2-15-13-14-6-15-15-11)   ;(00000000000000000001101100000110) (15406) (6918) (1B06)   ;(11010000001000011001000001000101) (-1472500377) (-803106747) (-2-15-13-14-6-15-11-11)   ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;
;1448;(11011000100000000000000000010101) (-442810457) (-662700011) (-2-7-7-15-15-15-14-11)    ;(11010000101000011001000001000100) (-1432500378) (-794718140) (-2-15-5-14-6-15-11-12)   ;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000010000100) (140000204) (25165956) (1800084)   ;
;1456;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)    ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00010000000000000000000100100110) (2000000446) (268435750) (10000126)   ;
;1464;(00000000000000000000100100000110) (4406) (2310) (906)    ;(11010000101000011001000000000011) (-1432500479) (-794718205) (-2-15-5-14-6-15-15-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011001000000000101) (-1432500477) (-794718203) (-2-15-5-14-6-15-15-11)   ;(00000001000000000000011110000100) (100003604) (16779140) (1000784)   ;(00000000000010100011111000000000) (2437000) (671232) (A3E00)   ;(11010000101000011001000000000011) (-1432500479) (-794718205) (-2-15-5-14-6-15-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;1472;(00010000100000000000011110110000) (2040003660) (276826032) (108007B0)    ;(00010000001111111110000100011110) (2017760436) (272621854) (103FE11E)   ;(11010000001000011000111100000101) (-1472503077) (-803107067) (-2-15-13-14-70-15-11)   ;(00000000000000000001111000000110) (17006) (7686) (1E06)   ;(00000000101111111110000000000100) (57760004) (12574724) (BFE004)   ;(11010000101000011001000001000101) (-1432500377) (-794718139) (-2-15-5-14-6-15-11-11)   ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;(00000000110000000000000100000100) (60000404) (12583172) (C00104)   ;
;1480;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)    ;(11010000101000011001000011000100) (-1432500178) (-794718012) (-2-15-5-14-6-15-3-12)   ;(00010000000000000000000000000101) (2000000005) (268435461) (10000005)   ;(11010000111000000000000100010111) (-1412810055) (-790626025) (-2-15-1-15-15-14-14-9)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100000000000000010000100) (2040000204) (276824196) (10800084)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;
;1488;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)    ;(00010000110000000000000000000011) (2060000003) (281018371) (10C00003)   ;(11010000101000011001000100000100) (-1432500078) (-794717948) (-2-15-5-14-6-14-15-12)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;
;1496;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)    ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000100000100) (140000404) (25166084) (1800104)   ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11010000001000011001000000000101) (-1472500477) (-803106811) (-2-15-13-14-6-15-15-11)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;
;1504;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)    ;(11010000101000011000111100000101) (-1432503077) (-794718459) (-2-15-5-14-70-15-11)   ;(11010000101000011000111100000011) (-1432503079) (-794718461) (-2-15-5-14-70-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100000000000100000110000) (2040004060) (276826160) (10800830)   ;(00010000001111111101111000011110) (2017757036) (272621086) (103FDE1E)   ;(11010000001000011001000000000101) (-1472500477) (-803106811) (-2-15-13-14-6-15-15-11)   ;(11010000001000011001000001000101) (-1472500377) (-803106747) (-2-15-13-14-6-15-11-11)   ;
;1512;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)    ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;(11011000100000000000000000010101) (-442810457) (-662700011) (-2-7-7-15-15-15-14-11)   ;(11010000101000011001000001000100) (-1432500378) (-794718140) (-2-15-5-14-6-15-11-12)   ;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;
;1520;(00000001000000000000000001110100) (100000164) (16777332) (1000074)    ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000010000100) (140000204) (25165956) (1800084)   ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;
;1528;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00010000000000000000010100100110) (2000002446) (268436774) (10000526)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(11010000101000011001010000010111) (-1432498455) (-794717161) (-2-15-5-14-6-11-14-9)   ;(00010000100000000011111111011000) (2040037730) (276840408) (10803FD8)   ;(00010000000000000010111100011110) (2000027436) (268447518) (10002F1E)   ;
;1536;(00000000000000000000011000000110) (3006) (1542) (606)    ;(11010000101000011001000000000011) (-1432500479) (-794718205) (-2-15-5-14-6-15-15-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011001000000000101) (-1432500477) (-794718203) (-2-15-5-14-6-15-15-11)   ;(00000001000000000000011110000100) (100003604) (16779140) (1000784)   ;(00000000000010100011111000000000) (2437000) (671232) (A3E00)   ;(00000000001111111110000000000110) (17760006) (4186118) (3FE006)   ;(11010000001000011001000000000101) (-1472500477) (-803106811) (-2-15-13-14-6-15-15-11)   ;
;1544;(00000000000000000001101100000110) (15406) (6918) (1B06)    ;(11010000001000011001000001000101) (-1472500377) (-803106747) (-2-15-13-14-6-15-11-11)   ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;(00000000110000000000000011000100) (60000304) (12583108) (C000C4)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;(11011000100000000000000000010101) (-442810457) (-662700011) (-2-7-7-15-15-15-14-11)   ;(11010000101000011001000001000100) (-1432500378) (-794718140) (-2-15-5-14-6-15-11-12)   ;
;1552;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)    ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(00000001100000000000000010000100) (140000204) (25165956) (1800084)   ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;
;1560;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)    ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100000000001000000001100) (2040010014) (276828172) (1080100C)   ;(00010000000000000000000100100110) (2000000446) (268435750) (10000126)   ;(00000000000000000000100100000110) (4406) (2310) (906)   ;(11010000101000011001000000000011) (-1432500479) (-794718205) (-2-15-5-14-6-15-15-13)   ;
;1568;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)    ;(11010000101000011001000000000101) (-1432500477) (-794718203) (-2-15-5-14-6-15-15-11)   ;(00000001000000000000011110000100) (100003604) (16779140) (1000784)   ;(00000000000010100011111000000000) (2437000) (671232) (A3E00)   ;(11010000101000011001000000000011) (-1432500479) (-794718205) (-2-15-5-14-6-15-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100000000000011110110000) (2040003660) (276826032) (108007B0)   ;(00010000001111111110000100011110) (2017760436) (272621854) (103FE11E)   ;
;1576;(11010000101000011001000000000011) (-1432500479) (-794718205) (-2-15-5-14-6-15-15-13)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100000000000011110011000) (2040003630) (276826008) (10800798)   ;(00010000000000000000001100011110) (2000001436) (268436254) (1000031E)   ;(11010000101000011001010101000011) (-1432497979) (-794716861) (-2-15-5-14-6-10-11-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11010000101000011001010101000101) (-1432497977) (-794716859) (-2-15-5-14-6-10-11-11)   ;(11010000101000011001010000010111) (-1432498455) (-794717161) (-2-15-5-14-6-11-14-9)   ;
;1584;(11010000101000011001001100010101) (-1432499057) (-794717419) (-2-15-5-14-6-12-14-11)    ;(11010000101000011001010101000011) (-1432497979) (-794716861) (-2-15-5-14-6-10-11-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000000000000010000100110) (2000002046) (268436518) (10000426)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000101000100) (60000504) (12583236) (C00144)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000000111011000000110) (73006) (30214) (7606)   ;
;1592;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)    ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000000111001000000110) (71006) (29190) (7206)   ;(00000000101111111110000000000100) (57760004) (12574724) (BFE004)   ;(11010000101000011001000001000101) (-1432500377) (-794718139) (-2-15-5-14-6-15-11-11)   ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;(00000000111111111111000100000100) (77770404) (16773380) (FFF104)   ;
;1600;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)    ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000110000000000001001000011) (2060001103) (281018947) (10C00243)   ;(11010000101000011001000011000100) (-1432500178) (-794718012) (-2-15-5-14-6-15-3-12)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000110000000000001000000011) (2060001003) (281018883) (10C00203)   ;(11010000101000011001000100000100) (-1432500078) (-794717948) (-2-15-5-14-6-14-15-12)   ;
;1608;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)    ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000001010000000000000001000100) (120000104) (20971588) (1400044)   ;(00000001100000000000000100000100) (140000404) (25166084) (1800104)   ;
;1616;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)    ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000000101011100000110) (53406) (22278) (5706)   ;(11010000001000011001000001000101) (-1472500377) (-803106747) (-2-15-13-14-6-15-11-11)   ;
;1624;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)    ;(00000000111111111111000100000100) (77770404) (16773380) (FFF104)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;(11011000100000000000000000010101) (-442810457) (-662700011) (-2-7-7-15-15-15-14-11)   ;(11010000101000011001000011000100) (-1432500178) (-794718012) (-2-15-5-14-6-15-3-12)   ;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;
;1632;(00000001000000000000000001110100) (100000164) (16777332) (1000074)    ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000001010000000000000001000100) (120000104) (20971588) (1400044)   ;(00000001100000000000000010000100) (140000204) (25165956) (1800084)   ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;
;1640;(11010000111000011001000100000100) (-1412500078) (-790523644) (-2-15-1-14-6-14-15-12)    ;(00011000110000000000000000000011) (-1234967293) (415236099) (18C00003)   ;(00010000110000000000001000000101) (2060001005) (281018885) (10C00205)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(11010000111000011001000011000100) (-1412500178) (-790523708) (-2-15-1-14-6-15-3-12)   ;(00011000110000000000000000000011) (-1234967293) (415236099) (18C00003)   ;(00010000110000000000001001000101) (2060001105) (281018949) (10C00245)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;
;1648;(00000000110000000000000001000100) (60000104) (12582980) (C00044)    ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000000011101100000110) (35406) (15110) (3B06)   ;(00000000101111111110000000000100) (57760004) (12574724) (BFE004)   ;(11010000101000011001000001000101) (-1432500377) (-794718139) (-2-15-5-14-6-15-11-11)   ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;(00000000111111111111000110000100) (77770604) (16773508) (FFF184)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;
;1656;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)    ;(00010000110000000000001001000011) (2060001103) (281018947) (10C00243)   ;(11010000101000011001000011000100) (-1432500178) (-794718012) (-2-15-5-14-6-15-3-12)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(11010000101000000000000100010111) (-1432810055) (-794820329) (-2-15-5-15-15-14-14-9)   ;(00010000110000000000001000000011) (2060001003) (281018883) (10C00203)   ;(11010000101000011001000100000100) (-1432500078) (-794717948) (-2-15-5-14-6-14-15-12)   ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;
;1664;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)    ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)   ;(00000001010000000000000001000100) (120000104) (20971588) (1400044)   ;(00000001100000000000000100000100) (140000404) (25166084) (1800104)   ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;
;1672;(00000000000010100100011101000000) (2443500) (673600) (A4740)    ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000000010000000000110) (20006) (8198) (2006)   ;(11010000001000011001000001000101) (-1472500377) (-803106747) (-2-15-13-14-6-15-11-11)   ;(11010000101000011001000010000100) (-1432500278) (-794718076) (-2-15-5-14-6-15-7-12)   ;
;1680;(00000000111111111111000010000100) (77770204) (16773252) (FFF084)    ;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;(11011000100000000000000000010101) (-442810457) (-662700011) (-2-7-7-15-15-15-14-11)   ;(11010000101000011001000011000100) (-1432500178) (-794718012) (-2-15-5-14-6-15-3-12)   ;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;
;1688;(00100001000001000001000000000100) (-193957292) (553914372) (21041004)    ;(00000001010000000000000001000100) (120000104) (20971588) (1400044)   ;(00000001100000000000000010000100) (140000204) (25165956) (1800084)   ;(11010001111000011001000001000100) (-1312500378) (-773746620) (-2-14-1-14-6-15-11-12)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(11010000111000011001000100000100) (-1412500078) (-790523644) (-2-15-1-14-6-14-15-12)   ;
;1696;(00011000110000000000000000000011) (-1234967293) (415236099) (18C00003)    ;(00010000110000000000001000000101) (2060001005) (281018885) (10C00205)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(11010000111000011001000011000100) (-1412500178) (-790523708) (-2-15-1-14-6-15-3-12)   ;(00011000110000000000000000000011) (-1234967293) (415236099) (18C00003)   ;(00010000110000000000001001000101) (2060001105) (281018949) (10C00245)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;
;1704;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)    ;(00000000000000000000010000000110) (2006) (1030) (406)   ;(11010000101000000000000000010111) (-1432810455) (-794820585) (-2-15-5-15-15-15-14-9)   ;(00000000110000000000000010000100) (60000204) (12583044) (C00084)   ;(00010000110000000000000001000101) (2060000105) (281018437) (10C00045)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(11100000001111111111110000000101) (534965523) (-532677627) (-1-15-1200-3-15-11)   ;(00000000000000000000111000000110) (7006) (3590) (E06)   ;
;1712;(11100000101111111111110000000111) (574965525) (-524289017) (-1-15-400-3-15-9)    ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000110001011000100000111010) (2061304072) (281380922) (10C5883A)   ;(00010000100000000000000000010111) (2040000027) (276824087) (10800017)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;
;1720;(00000000100000000000000001110100) (40000164) (8388724) (800074)    ;(00010000100001000011000000000100) (2041030004) (277098500) (10843004)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(11100000101111111111110000000011) (574965521) (-524289021) (-1-15-400-3-15-13)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11100000101111111111110000000101) (574965523) (-524289019) (-1-15-400-3-15-11)   ;(11100000101111111111110000000011) (574965521) (-524289021) (-1-15-400-3-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;1728;(00010000100000000000010000110000) (2040002060) (276825136) (10800430)    ;(00010000001111111110111000011110) (2017767036) (272625182) (103FEE1E)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000100001000010100000000100) (2041024004) (277096452) (10842804)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00010000100000000011111110001100) (2040037614) (276840332) (10803F8C)   ;
;1736;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)    ;(00000000000010000100001000000000) (2041000) (541184) (84200)   ;(00000000001110110111000100000110) (16670406) (3895558) (3B7106)   ;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)   ;(11011111000000000000001000010101) (217190543) (-553647595) (-20-15-15-15-13-14-11)   ;(11011111000000000000001000000100) (217190522) (-553647612) (-20-15-15-15-13-15-12)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;(11100000101111111111111100000101) (574966923) (-524288251) (-1-15-4000-15-11)   ;
;1744;(11100000101111111111111100000011) (574966921) (-524288253) (-1-15-4000-15-13)    ;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00010000000001001101000001111010) (2001150172) (268750970) (1004D07A)   ;(00010000100000000001010101001100) (2040012514) (276829516) (1080154C)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;
;1752;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)    ;(00000000101111111110101010000100) (57765204) (12577412) (BFEA84)   ;(00100000100001000111000000111010) (-253897224) (545550394) (2084703A)   ;(00011000100001001011000000111010) (-1253837224) (411349050) (1884B03A)   ;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00010000000001001101000010111010) (2001150272) (268751034) (1004D0BA)   ;(00010000100000000000110011001100) (2040006314) (276827340) (10800CCC)   ;
;1760;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)    ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000100001011000100000111010) (2041304072) (277186618) (1085883A)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00000000101111111111001100000100) (57771404) (12579588) (BFF304)   ;(00100000100001000111000000111010) (-253897224) (545550394) (2084703A)   ;(00011000100001001011000000111010) (-1253837224) (411349050) (1884B03A)   ;
;1768;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)    ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00010000000001001101000100111010) (2001150472) (268751162) (1004D13A)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00010000000001001001000100111010) (2001110472) (268734778) (1004913A)   ;(00011000100001001011000000111010) (-1253837224) (411349050) (1884B03A)   ;(11100000101111111111111000000101) (574966523) (-524288507) (-1-15-400-1-15-11)   ;
;1776;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)    ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111000000100) (194966522) (-553648636) (-2-1000-1-15-12)   ;(11011111000000000000000100010101) (217189943) (-553647851) (-20-15-15-15-14-14-11)   ;(11011111000000000000000100000100) (217189922) (-553647868) (-20-15-15-15-14-15-12)   ;
;1784;(11100001001111111111111100010101) (634966943) (-515899627) (-1-14-12000-14-11)    ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(11010000101000011001011100000101) (-1432497077) (-794716411) (-2-15-5-14-6-8-15-11)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111010000000100) (194961522) (-553651196) (-2-1000-11-15-12)   ;
;1792;(11011111110000000000101100010101) (277194943) (-541062379) (-20-3-15-15-4-14-11)    ;(11011111000000000000101000010101) (217194543) (-553645547) (-20-15-15-15-5-14-11)   ;(11011111000000000000101000000100) (217194522) (-553645564) (-20-15-15-15-5-15-12)   ;(11100001001111111111110000010101) (634965543) (-515900395) (-1-14-1200-3-14-11)   ;(11100001011111111111110100010101) (654965943) (-511705835) (-1-14-800-2-14-11)   ;(11100001101111111111111000010101) (674966543) (-507511275) (-1-14-400-1-14-11)   ;(00111000000001011000100000111010) (-1588630520) (939886650) (3805883A)   ;(11100000101111111111111100001101) (574966933) (-524288243) (-1-15-4000-15-3)   ;
;1800;(11100000001111111111100100010101) (534963943) (-532678379) (-1-15-1200-6-14-11)    ;(11100000101111111111111100001011) (574966931) (-524288245) (-1-15-4000-15-5)   ;(00010000000001001101001000111010) (2001151072) (268751418) (1004D23A)   ;(11100000101111111111101000001101) (574964533) (-524289523) (-1-15-400-5-15-3)   ;(11100000001111111111101010000101) (534964723) (-532678011) (-1-15-1200-5-7-11)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(11010000101000011001011100000101) (-1432497077) (-794716411) (-2-15-5-14-6-8-15-11)   ;(11100000101111111111111100001011) (574966931) (-524288245) (-1-15-4000-15-5)   ;
;1808;(00010000000000000000001000011110) (2000001036) (268435998) (1000021E)    ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000000000000110000000000110) (60006) (24582) (6006)   ;(11100000101111111111111100001011) (574966931) (-524288245) (-1-15-4000-15-5)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000101111111111111111001100) (2057777714) (281018316) (10BFFFCC)   ;(00010000000000000000001000100110) (2000001046) (268436006) (10000226)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;
;1816;(00000000000000000101101000000110) (55006) (23046) (5A06)    ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000000001001001001000111010) (2001111072) (268735034) (1004923A)   ;(11100000101111111111100100010101) (574963943) (-524289771) (-1-15-400-6-14-11)   ;(00000000000000000101001100000110) (51406) (21254) (5306)   ;(11100000101111111111100100010111) (574963945) (-524289769) (-1-15-400-6-14-9)   ;(00010000000001001101010000111010) (2001152072) (268751930) (1004D43A)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;1824;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)    ;(00000000000010011011001011000000) (2331300) (635584) (9B2C0)   ;(11100000101111111111101100000101) (574964923) (-524289275) (-1-15-400-4-15-11)   ;(11100000101111111111100100010111) (574963945) (-524289769) (-1-15-400-6-14-9)   ;(00010000000001001101001000111010) (2001151072) (268751418) (1004D23A)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00000000000010011011001011000000) (2331300) (635584) (9B2C0)   ;
;1832;(11100000101111111111101101000101) (574965023) (-524289211) (-1-15-400-4-11-11)    ;(11100000101111111111100100010111) (574963945) (-524289769) (-1-15-400-6-14-9)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00000000000010011011001011000000) (2331300) (635584) (9B2C0)   ;(11100000101111111111101110000101) (574965123) (-524289147) (-1-15-400-4-7-11)   ;(11100000100000000000001100010111) (557190945) (-528481513) (-1-15-7-15-15-12-14-9)   ;(00010000000000000001101100100110) (2000015446) (268442406) (10001B26)   ;
;1840;(00000000101111111111000000000100) (57770004) (12578820) (BFF004)    ;(11100000101111111111101011000101) (574964823) (-524289339) (-1-15-400-5-3-11)   ;(11010000101000011001011100000011) (-1432497079) (-794716413) (-2-15-5-14-6-8-15-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100000000010000000011100) (2040020034) (276832284) (1080201C)   ;(00010000101111111110000000000100) (2057760004) (281010180) (10BFE004)   ;(00010000000000000000100000011110) (2000004036) (268437534) (1000081E)   ;(11100001001111111111110000010111) (634965545) (-515900393) (-1-14-1200-3-14-9)   ;
;1848;(11100001011111111111110100010111) (654965945) (-511705833) (-1-14-800-2-14-9)    ;(00000000000010011101111000000000) (2357000) (646656) (9DE00)   ;(11100000101111111111101010000101) (574964723) (-524289403) (-1-15-400-5-7-11)   ;(11100000101111111111101010000011) (574964721) (-524289405) (-1-15-400-5-7-13)   ;(00010000000000000000001000011110) (2000001036) (268435998) (1000021E)   ;(11100000101111111111101010000011) (574964721) (-524289405) (-1-15-400-5-7-13)   ;(00000000000000000011010000000110) (32006) (13318) (3406)   ;(11100000111111111111101011000100) (594964822) (-520095036) (-1-15000-5-3-12)   ;
;1856;(00000000100000000100000000000100) (40040004) (8404996) (804004)    ;(11011000100000000000000000010101) (-442810457) (-662700011) (-2-7-7-15-15-15-14-11)   ;(11100000100000000000001000010111) (557190545) (-528481769) (-1-15-7-15-15-13-14-9)   ;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(11100001001111111111110000010111) (634965545) (-515900393) (-1-14-1200-3-14-9)   ;(11100001011111111111110100010111) (654965945) (-511705833) (-1-14-800-2-14-9)   ;(00000001100000000000000100000100) (140000404) (25166084) (1800104)   ;
;1864;(00011000000011111000100000111010) (-1291263224) (403671098) (180F883A)    ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(00000000000000000001110000000110) (16006) (7174) (1C06)   ;(00000000100000000001000000000100) (40010004) (8392708) (801004)   ;(11100000101111111111101011000101) (574964823) (-524289339) (-1-15-400-5-3-11)   ;(11100001001111111111110000010111) (634965545) (-515900393) (-1-14-1200-3-14-9)   ;(11100001011111111111110100010111) (654965945) (-511705833) (-1-14-800-2-14-9)   ;(00000000000010011101111000000000) (2357000) (646656) (9DE00)   ;
;1872;(11100000101111111111101010000101) (574964723) (-524289403) (-1-15-400-5-7-11)    ;(11100000101111111111101010000011) (574964721) (-524289405) (-1-15-400-5-7-13)   ;(00010000000000000000001000100110) (2000001046) (268436006) (10000226)   ;(11100000101111111111101010000011) (574964721) (-524289405) (-1-15-400-5-7-13)   ;(00000000000000000001111000000110) (17006) (7686) (1E06)   ;(11100000111111111111101011000100) (594964822) (-520095036) (-1-15000-5-3-12)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;
;1880;(00000000100000000000000001000100) (40000104) (8388676) (800044)    ;(11011000100000000000001000010101) (-442809457) (-662699499) (-2-7-7-15-15-13-14-11)   ;(11100001001111111111110000010111) (634965545) (-515900393) (-1-14-1200-3-14-9)   ;(11100001011111111111110100010111) (654965945) (-511705833) (-1-14-800-2-14-9)   ;(00000001100000000000000100000100) (140000404) (25166084) (1800104)   ;(00011000000011111000100000111010) (-1291263224) (403671098) (180F883A)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;
;1888;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)    ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(11100001001111111111110000010111) (634965545) (-515900393) (-1-14-1200-3-14-9)   ;(11100001011111111111110100010111) (654965945) (-511705833) (-1-14-800-2-14-9)   ;(00000001100000000100000000000100) (140040004) (25182212) (1804004)   ;(11100001110000000000001000010111) (677190545) (-507510249) (-1-14-3-15-15-13-14-9)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111100100010111) (574963945) (-524289769) (-1-15-400-6-14-9)   ;
;1896;(00010000100000000100000000000100) (2040040004) (276840452) (10804004)    ;(11100000101111111111100100010101) (574963943) (-524289771) (-1-15-400-6-14-11)   ;(11100000100000000000001000010111) (557190545) (-528481769) (-1-15-7-15-15-13-14-9)   ;(00010000100000000100000000000100) (2040040004) (276840452) (10804004)   ;(11100000100000000000001000010101) (557190543) (-528481771) (-1-15-7-15-15-13-14-11)   ;(11100000101111111111101000001011) (574964531) (-524289525) (-1-15-400-5-15-5)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(11100000101111111111101000001101) (574964533) (-524289523) (-1-15-400-5-15-3)   ;
;1904;(11100000101111111111101000001011) (574964531) (-524289525) (-1-15-400-5-15-5)    ;(00010000001111111010101100011110) (2017725436) (272608030) (103FAB1E)   ;(11100000101111111111101010000011) (574964721) (-524289405) (-1-15-400-5-7-13)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;1912;(11011110111111111111011100000100) (194962922) (-553650428) (-2-1000-8-15-12)    ;(11011111110000000000100000010101) (277193543) (-541063147) (-20-3-15-15-7-14-11)   ;(11011111000000000000011100010101) (217192943) (-553646315) (-20-15-15-15-8-14-11)   ;(11011111000000000000011100000100) (217192922) (-553646332) (-20-15-15-15-8-15-12)   ;(11100001001111111111111000010101) (634966543) (-515899883) (-1-14-1200-1-14-11)   ;(11100001011111111111111100010101) (654966943) (-511705323) (-1-14-8000-14-11)   ;(11100000001111111111110000010101) (534965543) (-532677611) (-1-15-1200-3-14-11)   ;(00000000100000000001100000000100) (40014004) (8394756) (801804)   ;
;1920;(11100000101111111111110100000101) (574965923) (-524288763) (-1-15-400-2-15-11)    ;(11100000101111111111110100000100) (574965922) (-524288764) (-1-15-400-2-15-12)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(11100001001111111111111000010111) (634966545) (-515899881) (-1-14-1200-1-14-9)   ;(11100001011111111111111100010111) (654966945) (-511705321) (-1-14-8000-14-9)   ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;
;1928;(00010000000011111000100000111010) (2003704072) (269453370) (100F883A)    ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(00000000101111111110100000000100) (57764004) (12576772) (BFE804)   ;(11100000101111111111110100000101) (574965923) (-524288763) (-1-15-400-2-15-11)   ;(11100000111111111111110100000100) (594965922) (-520094460) (-1-15000-2-15-12)   ;(00000000100000000000000010000100) (40000204) (8388740) (800084)   ;(11011000100000000000000000010101) (-442810457) (-662700011) (-2-7-7-15-15-15-14-11)   ;(11100000101111111111110110000100) (574966122) (-524288636) (-1-15-400-2-7-12)   ;
;1936;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)    ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(11100001001111111111111000010111) (634966545) (-515899881) (-1-14-1200-1-14-9)   ;(11100001011111111111111100010111) (654966945) (-511705321) (-1-14-8000-14-9)   ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;(00011000000011111000100000111010) (-1291263224) (403671098) (180F883A)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;
;1944;(00010000100010011100010000110000) (2042342060) (277464112) (1089C430)    ;(00010000000000000000001000011110) (2000001036) (268435998) (1000021E)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000110100000110) (6406) (3334) (D06)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11100000101111111111110000010101) (574965543) (-524289003) (-1-15-400-3-14-11)   ;(11100000101111111111110110000011) (574966121) (-524288637) (-1-15-400-2-7-13)   ;
;1952;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)    ;(00010000100000000010000000011100) (2040020034) (276832284) (1080201C)   ;(00010000101111111110000000000100) (2057760004) (281010180) (10BFE004)   ;(00010000001111111101101100010110) (2017755426) (272620310) (103FDB16)   ;(11100000101111111111110110000011) (574966121) (-524288637) (-1-15-400-2-7-13)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000100000000001000000001100) (2040010014) (276828172) (1080100C)   ;(00010000001111111101011100100110) (2017753446) (272619302) (103FD726)   ;
;1960;(00000000000001011000100000111010) (1304072) (362554) (5883A)    ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111001000000100) (194960522) (-553651708) (-2-1000-13-15-12)   ;(11011111110000000000110100010101) (277195943) (-541061867) (-20-3-15-15-2-14-11)   ;
;1968;(11011111000000000000110000010101) (217195543) (-553645035) (-20-15-15-15-3-14-11)    ;(11011111000000000000110000000100) (217195522) (-553645052) (-20-15-15-15-3-15-12)   ;(11100001001111111111110000010101) (634965543) (-515900395) (-1-14-1200-3-14-11)   ;(11100001011111111111110100010101) (654965943) (-511705835) (-1-14-800-2-14-11)   ;(00110000000001111000100000111010) (1706736776) (805799994) (3007883A)   ;(00111000000001011000100000111010) (-1588630520) (939886650) (3805883A)   ;(11100000111111111111111000000101) (594966523) (-520094203) (-1-15000-1-15-11)   ;(11100000101111111111111100000101) (574966923) (-524288251) (-1-15-4000-15-11)   ;
;1976;(11100000001111111111100000010101) (534963543) (-532678635) (-1-15-1200-7-14-11)    ;(11100000001111111111011100010101) (534962943) (-532678891) (-1-15-1200-8-14-11)   ;(00000000100000000001100000000100) (40014004) (8394756) (801804)   ;(11100000101111111111101000000101) (574964523) (-524289531) (-1-15-400-5-15-11)   ;(11100000101111111111101000000100) (574964522) (-524289532) (-1-15-400-5-15-12)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;
;1984;(11100001001111111111110000010111) (634965545) (-515900393) (-1-14-1200-3-14-9)    ;(11100001011111111111110100010111) (654965945) (-511705833) (-1-14-800-2-14-9)   ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;(00010000000011111000100000111010) (2003704072) (269453370) (100F883A)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111100100010101) (574963943) (-524289771) (-1-15-400-6-14-11)   ;(11100000101111111111111000000011) (574966521) (-524288509) (-1-15-400-1-15-13)   ;(00010000000000000010000000100110) (2000020046) (268443686) (10002026)   ;
;1992;(00000000100000000000011011000100) (40003304) (8390340) (8006C4)    ;(11100000101111111111101000000101) (574964523) (-524289531) (-1-15-400-5-15-11)   ;(11100000101111111111111100000011) (574966921) (-524288253) (-1-15-4000-15-13)   ;(00010000000001001001010000111010) (2001112072) (268735546) (1004943A)   ;(11100000101111111111100000010101) (574963543) (-524290027) (-1-15-400-7-14-11)   ;(11100000101111111111100000010111) (574963545) (-524290025) (-1-15-400-7-14-9)   ;(00010000000001001101010000111010) (2001152072) (268751930) (1004D43A)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;
;2000;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)    ;(00000000000010011011001011000000) (2331300) (635584) (9B2C0)   ;(11100000101111111111101001000101) (574964623) (-524289467) (-1-15-400-5-11-11)   ;(11100000101111111111100000010111) (574963545) (-524290025) (-1-15-400-7-14-9)   ;(00010000000001001101001000111010) (2001151072) (268751418) (1004D23A)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00000000000010011011001011000000) (2331300) (635584) (9B2C0)   ;
;2008;(11100000101111111111101010000101) (574964723) (-524289403) (-1-15-400-5-7-11)    ;(11100000101111111111100000010111) (574963545) (-524290025) (-1-15-400-7-14-9)   ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00000000000010011011001011000000) (2331300) (635584) (9B2C0)   ;(11100000101111111111101011000101) (574964823) (-524289339) (-1-15-400-5-3-11)   ;(11100000101111111111101000000100) (574964522) (-524289532) (-1-15-400-5-15-12)   ;(11011000000000000000000000010101) (-482810457) (-671088619) (-2-7-15-15-15-15-14-11)   ;
;2016;(11011000000000000000000100010101) (-482810057) (-671088363) (-2-7-15-15-15-14-14-11)    ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;(11100001001111111111110000010111) (634965545) (-515900393) (-1-14-1200-3-14-9)   ;(11100001011111111111110100010111) (654965945) (-511705833) (-1-14-800-2-14-9)   ;(00000001100000000000000100000100) (140000404) (25166084) (1800104)   ;(00010000000011111000100000111010) (2003704072) (269453370) (100F883A)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111100100010101) (574963943) (-524289771) (-1-15-400-6-14-11)   ;
;2024;(00000000101111111110100000000100) (57764004) (12576772) (BFE804)    ;(11100000101111111111101000000101) (574964523) (-524289531) (-1-15-400-5-15-11)   ;(11100000111111111111101000000100) (594964522) (-520095228) (-1-15000-5-15-12)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(11011000100000000000000000010101) (-442810457) (-662700011) (-2-7-7-15-15-15-14-11)   ;(11100000101111111111101100000100) (574964922) (-524289276) (-1-15-400-4-15-12)   ;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)   ;(11011000000000000000001000010101) (-482809457) (-671088107) (-2-7-15-15-15-13-14-11)   ;
;2032;(11100001001111111111110000010111) (634965545) (-515900393) (-1-14-1200-3-14-9)    ;(11100001011111111111110100010111) (654965945) (-511705833) (-1-14-800-2-14-9)   ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;(00011000000011111000100000111010) (-1291263224) (403671098) (180F883A)   ;(00000000000010100100011101000000) (2443500) (673600) (A4740)   ;(11100000101111111111100100010101) (574963943) (-524289771) (-1-15-400-6-14-11)   ;(11100000111111111111011100010111) (594962945) (-520095977) (-1-15000-8-14-9)   ;(00000000100000000000101110110100) (40005664) (8391604) (800BB4)   ;
;2040;(00010000101100011010111111000100) (2054327704) (280080324) (10B1AFC4)    ;(00010000110000000000001000101110) (2060001056) (281018926) (10C0022E)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00000000000000000000100100000110) (4406) (2310) (906)   ;(11100000101111111111011100010111) (574962945) (-524290281) (-1-15-400-8-14-9)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11100000101111111111011100010101) (574962943) (-524290283) (-1-15-400-8-14-11)   ;(11100000101111111111101100000011) (574964921) (-524289277) (-1-15-400-4-15-13)   ;
;2048;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)    ;(00010000100000000010000000011100) (2040020034) (276832284) (1080201C)   ;(00010000101111111110000000000100) (2057760004) (281010180) (10BFE004)   ;(00010000001111111110011000010110) (2017763026) (272623126) (103FE616)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;
;2056;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)    ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00101001000000000001100000101110) (805046760) (687872046) (2900182E)   ;(00101000000000000001011100010110) (705046130) (671094550) (28001716)   ;(00000000100000000000100000000100) (40004004) (8390660) (800804)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(00010000000000000001000100100110) (2000010446) (268439846) (10001126)   ;
;2064;(00101000000000000000010100010110) (705035130) (671089942) (28000516)    ;(00101001010010111000100000111010) (827736776) (692815930) (294B883A)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(00011000110001111000100000111010) (-1233263224) (415729722) (18C7883A)   ;(00101001001111111111101000110110) (822807770) (692058678) (293FFA36)   ;(00011000000000000000101100100110) (-1294961850) (402656038) (18000B26)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00100001010000000000001000110110) (-174966230) (557842998) (21400236)   ;
;2072;(00100001010010011100100000111010) (-172623224) (558483514) (2149C83A)    ;(00010000110001001011000000111010) (2061130072) (281325626) (10C4B03A)   ;(00011000000001101101000001111010) (-1293417124) (403099770) (1806D07A)   ;(00101000000010101101000001111010) (707582876) (671797370) (280AD07A)   ;(00011000001111111111101000011110) (-1277192260) (406845982) (183FFA1E)   ;(00110000000000000000000100011110) (1705033140) (805306654) (3000011E)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)   ;
;2080;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000001111111111101000000110) (17775006) (4192774) (3FFA06)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00000000001111111111000100000110) (17770406) (4190470) (3FF106)   ;(11011110111111111111111000000100) (194966522) (-553648636) (-2-1000-1-15-12)   ;(11011111110000000000000100010101) (277189943) (-541064939) (-20-3-15-15-14-14-11)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;
;2088;(00100000000000000000101100010110) (-294961870) (536873750) (20000B16)    ;(00000000001000011000100000111010) (10304072) (2197562) (21883A)   ;(00101000000000000000110000010110) (705038730) (671091734) (28000C16)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010100000001010000000) (2401200) (656000) (A0280)   ;(00000100000001111100100000111010) (401744072) (67618874) (407C83A)   ;(00011000100001001111000000111010) (-1253797224) (411365434) (1884F03A)   ;(00010100000001011000100000111010) (-1893663224) (335906874) (1405883A)   ;
;2096;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)    ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000001000010011100100000111010) (102344072) (17418298) (109C83A)   ;(00000100000000000000000001000100) (400000104) (67108932) (4000044)   ;(00101000001111111111010000001110) (722804720) (675279886) (283FF40E)   ;(00000001010010111100100000111010) (122744072) (21743674) (14BC83A)   ;
;2104;(10000100000000000000000001011100) (-935326700) (-2080374692) (-7-11-15-15-15-15-10-4)    ;(00000000001111111111000100000110) (17770406) (4190470) (3FF106)   ;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)   ;(11011111110000000000001000010101) (277190543) (-541064683) (-20-3-15-15-13-14-11)   ;(11011100010000000000000100010101) (-62810057) (-599785195) (-2-3-11-15-15-14-14-11)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(00100000000000000000110000010110) (-294961270) (536874006) (20000C16)   ;(00000000001000111000100000111010) (10704072) (2328634) (23883A)   ;
;2112;(00000000001000011000100000111010) (10304072) (2197562) (21883A)    ;(00101000000000000000110100010110) (705039130) (671091990) (28000D16)   ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;(00000000000010100000001010000000) (2401200) (656000) (A0280)   ;(00010100000001001111000000111010) (-1893797224) (335867962) (1404F03A)   ;(10001000100001011000100000111010) (-294022762) (-2004514758) (-7-7-7-10-7-7-12-6)   ;(11011111110000000000001000010111) (277190545) (-541064681) (-20-3-15-15-13-14-9)   ;(11011100010000000000000100010111) (-62810055) (-599785193) (-2-3-11-15-15-14-14-9)   ;
;2120;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)    ;(11011110110000000000001100000100) (177190922) (-557841660) (-2-1-3-15-15-12-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000001000010011100100000111010) (102344072) (17418298) (109C83A)   ;(00000100010000000000000001000100) (420000104) (71303236) (4400044)   ;(00000100001111111111111111000100) (417777704) (71303108) (43FFFC4)   ;(00101000001111111111001100001110) (722804120) (675279630) (283FF30E)   ;(00000001010010111100100000111010) (122744072) (21743674) (14BC83A)   ;
;2128;(00000000001111111111000100000110) (17770406) (4190470) (3FF106)    ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010100000001010000001) (2401201) (656001) (A0281)   ;(00000001100000000000000001000100) (140000104) (25165892) (1800044)   ;(00000000000010100000001010000001) (2401201) (656001) (A0281)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00100000000000000000011100100110) (-294963850) (536872742) (20000726)   ;(00100000110000000000000001001100) (-234967182) (549453900) (20C0004C)   ;
;2136;(00100000000010001101000001111010) (-292817124) (537448570) (2008D07A)    ;(00011000000000000000000100100110) (-1294966850) (402653478) (18000126)   ;(00010001010001011000100000111010) (2121304072) (289769530) (1145883A)   ;(00101001010010111000100000111010) (827736776) (692815930) (294B883A)   ;(00100000001111111111101000011110) (-277192260) (541063710) (203FFA1E)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00100000110000000000000011001100) (-234966982) (549454028) (20C000CC)   ;
;2144;(00100000000001011000100000111010) (-293663224) (537233466) (2005883A)    ;(00011000000000000100001100100110) (-1294925850) (402670374) (18004326)   ;(00110001111111111111111111000100) (1882810408) (838860740) (31FFFFC4)   ;(00110000000000000100000000100110) (1705072750) (805322790) (30004026)   ;(00101000000100111000100000111010) (709736776) (672368698) (2813883A)   ;(00100000000011011000100000111010) (-291663224) (537757754) (200D883A)   ;(00100000000001111000100000111010) (-293263224) (537364538) (2007883A)   ;(00000000000000000000010000000110) (2006) (1030) (406)   ;
;2152;(00111010001111111111111111000100) (-1372156888) (977272772) (3A3FFFC4)    ;(00110001100000000000000001000100) (1845032808) (830472260) (31800044)   ;(00111000000000000011100100100110) (-1589900146) (939538726) (38003926)   ;(01000000000011111000100000111010) (-2143779576) (1074759738) (400F883A)   ;(00011000110000000000000001000100) (-1234967192) (415236164) (18C00044)   ;(00110010010000000000000000000101) (1925032709) (843055109) (32400005)   ;(00011010000000000000000011001100) (-1094966982) (436207820) (1A0000CC)   ;(01000000001111111111100000011110) (-2129709612) (1077934110) (403FF81E)   ;
;2160;(00000001000000000000000011000100) (100000304) (16777412) (10000C4)    ;(00100001110000000010110100101110) (-134940840) (566242606) (21C02D2E)   ;(00101001100000000011111111001100) (845070418) (696270796) (29803FCC)   ;(00110000000010001001001000111010) (1707143776) (805868090) (3008923A)   ;(00100001100011001011000000111010) (-151837224) (562868282) (218CB03A)   ;(00110000000010001001010000111010) (1707144776) (805868602) (3008943A)   ;(00100001100011001011000000111010) (-151837224) (562868282) (218CB03A)   ;(00000001000000000000001111000100) (100001704) (16778180) (10003C4)   ;
;2168;(00100001110000000001100000101110) (-134953240) (566237230) (21C0182E)    ;(00111011001111111111110000000100) (-1272158588) (994049028) (3B3FFC04)   ;(01100000000110001101000100111010) (1858666824) (1612239162) (6018D13A)   ;(00011010000000000000000100000100) (-1094966892) (436207876) (1A000104)   ;(00011010110000000000001000000100) (-1034966292) (448791044) (1AC00204)   ;(01100000000010001001000100111010) (1854626824) (1611174202) (6008913A)   ;(00011010100000000000001100000100) (-1054965892) (444596996) (1A800304)   ;(00011000000100111000100000111010) (-1290263224) (403933242) (1813883A)   ;
;2176;(00100001000000000000010100000100) (-194964892) (553649412) (21000504)    ;(00011001000010011000100000111010) (-1192663224) (420055098) (1909883A)   ;(01001001100000000000000000010101) (-1007483623) (1233125397) (49800015)   ;(01000001100000000000000000010101) (-2007483623) (1098907669) (41800015)   ;(01011001100000000000000000010101) (992516377) (1501560853) (59800015)   ;(01010001100000000000000000010101) (-7483623) (1367343125) (51800015)   ;(01000010000000000000010000000100) (-1947481644) (1107297284) (42000404)   ;(01001010010000000000010000000100) (-927481644) (1245709316) (4A400404)   ;
;2184;(01011010110000000000010000000100) (1112518356) (1522533380) (5AC00404)    ;(01010010100000000000010000000100) (92518356) (1384121348) (52800404)   ;(01000001001111111111011100011110) (-2029710212) (1094711070) (413FF71E)   ;(01100011000000000000000001000100) (-2142450840) (1660944452) (63000044)   ;(01100000000110001001000100111010) (1858626824) (1612222778) (6018913A)   ;(00111001110000000000001111001100) (-1429932878) (968885196) (39C003CC)   ;(00000001000000000000000011000100) (100000304) (16777412) (10000C4)   ;(00011011000001111000100000111010) (-993263224) (453478458) (1B07883A)   ;
;2192;(00100001110000000000111000101110) (-134960240) (566234670) (21C00E2E)    ;(00011000000100111000100000111010) (-1290263224) (403933242) (1813883A)   ;(00111000000100011000100000111010) (-1585630520) (940673082) (3811883A)   ;(00000001000000000000000011000100) (100000304) (16777412) (10000C4)   ;(01001001100000000000000000010101) (-1007483623) (1233125397) (49800015)   ;(01000010001111111111111100000100) (-1929706244) (1111490308) (423FFF04)   ;(01001010010000000000000100000100) (-927483244) (1245708548) (4A400104)   ;(00100010001111111111110000110110) (-77191230) (574618678) (223FFC36)   ;
;2200;(00111001001111111111111100000100) (-1472157188) (960495364) (393FFF04)    ;(00100000000010001101000010111010) (-292817024) (537448634) (2008D0BA)   ;(00111001110000000000000011001100) (-1429934278) (968884428) (39C000CC)   ;(00100001000000000000000001000100) (-194967192) (553648196) (21000044)   ;(00100001000010011000100000111010) (-192663224) (554272826) (2109883A)   ;(00100001000010011000100000111010) (-192663224) (554272826) (2109883A)   ;(00011001000001111000100000111010) (-1193263224) (419924026) (1907883A)   ;(00111000000000000000010000100110) (-1589932546) (939525158) (38000426)   ;
;2208;(00011001110011111000100000111010) (-1131263224) (433031226) (19CF883A)    ;(00011001010000000000000000000101) (-1174967291) (423624709) (19400005)   ;(00011000110000000000000001000100) (-1234967192) (415236164) (18C00044)   ;(00011001111111111111110100011110) (-1117190860) (436206878) (19FFFD1E)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00100000000001111000100000111010) (-293263224) (537364538) (2007883A)   ;(00110000000011111000100000111010) (1708736776) (806324282) (300F883A)   ;(00000000001111111100100000000110) (17744006) (4179974) (3FC806)   ;
;2216;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)    ;(11011111000000000000001100010101) (217190943) (-553647339) (-20-15-15-15-12-14-11)   ;(11011111000000000000001100000100) (217190922) (-553647356) (-20-15-15-15-12-15-12)   ;(11100001001111111111110100010101) (634965943) (-515900139) (-1-14-1200-2-14-11)   ;(11100001011111111111111000010101) (654966543) (-511705579) (-1-14-800-1-14-11)   ;(11100001101111111111111100010101) (674966943) (-507511019) (-1-14-4000-14-11)   ;(11100000111111111111111000010111) (594966545) (-520094185) (-1-15000-1-14-9)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;
;2224;(00011000100000000000110000100110) (-1254961250) (411044902) (18800C26)    ;(00000000000000000000100000000110) (4006) (2054) (806)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000110000000000000100000100) (2060000404) (281018628) (10C00104)   ;(11100000111111111111111000010101) (594966543) (-520094187) (-1-15000-1-14-11)   ;(11100000111111111111110100010111) (594965945) (-520094441) (-1-15000-2-14-9)   ;(00011001000000000000000100000100) (-1194966892) (419430660) (19000104)   ;(11100001001111111111110100010101) (634965943) (-515900139) (-1-14-1200-2-14-11)   ;
;2232;(00011000110000000000000000010111) (-1234967269) (415236119) (18C00017)    ;(00010000110000000000000000010101) (2060000025) (281018389) (10C00015)   ;(11100000111111111111111000010111) (594966545) (-520094185) (-1-15000-1-14-9)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00011000101111111111010100011110) (-1237194860) (415233310) (18BFF51E)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;
;2240;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111111000000100) (194966522) (-553648636) (-2-1000-1-15-12)   ;(11011111110000000000000100010101) (277189943) (-541064939) (-20-3-15-15-14-14-11)   ;(11011111000000000000000000010101) (217189543) (-553648107) (-20-15-15-15-15-14-11)   ;(11011000001110011000100000111010) (-466506410) (-667318214) (-2-7-12-6-7-7-12-6)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001001011001111101000000100) (-181792292) (556595716) (212CFA04)   ;(00000001010000000000000001110100) (120000164) (20971636) (1400074)   ;
;2248;(00101001011010110111101100000100) (837708108) (694909700) (296B7B04)    ;(00000001100000000000000001110100) (140000164) (25165940) (1800074)   ;(00110001101011001111101000000100) (1858207708) (833419780) (31ACFA04)   ;(00000000000010100010101000000000) (2425000) (666112) (A2A00)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001001000000000100000000100) (-184963292) (555747332) (21200804)   ;(00000001010000000000000001110100) (120000164) (20971636) (1400074)   ;(00101001011000000000100000000100) (835036708) (694159364) (29600804)   ;
;2256;(00000001100000000000000001110100) (140000164) (25165940) (1800074)    ;(00110001101000000000100000000100) (1855036708) (832571396) (31A00804)   ;(00000000000010100010101000000000) (2425000) (666112) (A2A00)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001001010110111011100000100) (-182293892) (556496644) (212B7704)   ;(00000001010000000000000001110100) (120000164) (20971636) (1400074)   ;(00101001011010110111011100000100) (837706108) (694908676) (296B7704)   ;(00000001100000000000000001110100) (140000164) (25165940) (1800074)   ;
;2264;(00110001101010110111101100000100) (1857708108) (833321732) (31AB7B04)    ;(00000000000010100010101000000000) (2425000) (666112) (A2A00)   ;(00000000000010101000111110000000) (2507600) (692096) (A8F80)   ;(00000000000010101001111110000000) (2517600) (696192) (A9F80)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;
;2272;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)   ;(11011111110000000000001000010101) (277190543) (-541064683) (-20-3-15-15-13-14-11)   ;(11011111000000000000000100010101) (217189943) (-553647851) (-20-15-15-15-14-14-11)   ;(11011111000000000000000100000100) (217189922) (-553647868) (-20-15-15-15-14-15-12)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;(00000000000010100100000100000000) (2440400) (672000) (A4100)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;
;2280;(00000000000010100100010001000000) (2442100) (672832) (A4440)    ;(00000000000010101001010000000000) (2512000) (693248) (A9400)   ;(00000001000000000000000001110100) (100000164) (16777332) (1000074)   ;(00100001001010100110011100000100) (-182503892) (556427012) (212A6704)   ;(00000000000010101010101101000000) (2525500) (699200) (AAB40)   ;(11010001001000011001100000010111) (-1372496455) (-786327529) (-2-14-13-14-6-7-14-9)   ;(11010000111000011001100100010111) (-1412496055) (-790521577) (-2-15-1-14-6-6-14-9)   ;(11010000101000011001101000010111) (-1432495455) (-794715625) (-2-15-5-14-6-5-14-9)   ;
;2288;(00011000000010111000100000111010) (-1292263224) (403408954) (180B883A)    ;(00010000000011011000100000111010) (2003304072) (269322298) (100D883A)   ;(00000000000010001000010010000000) (2102200) (558208) (88480)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;(00000000000010101000001000000000) (2501000) (688640) (A8200)   ;(11100001001111111111111100010111) (634966945) (-515899625) (-1-14-12000-14-9)   ;(00000000000010101010110010000000) (2526200) (699520) (AAC80)   ;
;2296;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)    ;(11011111110000000000001000010101) (277190543) (-541064683) (-20-3-15-15-13-14-11)   ;(11011111000000000000000100010101) (217189943) (-553647851) (-20-15-15-15-14-14-11)   ;(11011111000000000000000100000100) (217189922) (-553647868) (-20-15-15-15-14-15-12)   ;(11100001001111111111111100010101) (634966943) (-515899627) (-1-14-12000-14-11)   ;(11100001001111111111111100010111) (634966945) (-515899625) (-1-14-12000-14-9)   ;(00000000000010100110011110000000) (2463600) (681856) (A6780)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;
;2304;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)    ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)   ;(11011111110000000000001000010101) (277190543) (-541064683) (-20-3-15-15-13-14-11)   ;(11011111000000000000000100010101) (217189943) (-553647851) (-20-15-15-15-14-14-11)   ;(11011111000000000000000100000100) (217189922) (-553647868) (-20-15-15-15-14-15-12)   ;
;2312;(11100001001111111111111100010101) (634966943) (-515899627) (-1-14-12000-14-11)    ;(00000000000010101010100101000000) (2524500) (698688) (AA940)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00010000000000010111000000111010) (2000270072) (268529722) (1001703A)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;
;2320;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)    ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(11011111000000000000000000010101) (217189543) (-553648107) (-20-15-15-15-15-14-11)   ;(11011000001110011000100000111010) (-466506410) (-667318214) (-2-7-12-6-7-7-12-6)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;
;2328;(00000000000000011000100000111010) (304072) (100410) (1883A)    ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111010000000100) (194961522) (-553651196) (-2-1000-11-15-12)   ;(11011111000000000000101100010101) (217194943) (-553645291) (-20-15-15-15-4-14-11)   ;(11011111000000000000101100000100) (217194922) (-553645308) (-20-15-15-15-4-15-12)   ;
;2336;(11100001001111111111110000010101) (634965543) (-515900395) (-1-14-1200-3-14-11)    ;(11100001011111111111110100010101) (654965943) (-511705835) (-1-14-800-2-14-11)   ;(11100001101111111111111000010101) (674966543) (-507511275) (-1-14-400-1-14-11)   ;(11100001111111111111111100010101) (694966943) (-503316715) (-1-140000-14-11)   ;(11100000111111111111111100010111) (594966945) (-520093929) (-1-150000-14-9)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(11100000101111111111100000010101) (574963543) (-524290027) (-1-15-400-7-14-11)   ;
;2344;(11100000110000000000001000010111) (577190545) (-524287465) (-1-15-3-15-15-13-14-9)    ;(11100000100000000000000100010111) (557189945) (-528482025) (-1-15-7-15-15-14-14-9)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(11100000101111111111100100010101) (574963943) (-524289771) (-1-15-400-6-14-11)   ;(11100000100000000000000100010111) (557189945) (-528482025) (-1-15-7-15-15-14-14-9)   ;(11100000101111111111010100010101) (574961943) (-524290795) (-1-15-400-10-14-11)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(11100000101111111111011000010101) (574962543) (-524290539) (-1-15-400-9-14-11)   ;
;2352;(00000000100000000000000001000100) (40000104) (8388676) (800044)    ;(11100000101111111111011100010101) (574962943) (-524290283) (-1-15-400-8-14-11)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000010100000100) (2040002404) (276825348) (10800504)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00000000110000000000000001000100) (60000104) (12582980) (C00044)   ;(00011000100001001001100000111010) (-1253853224) (411342906) (1884983A)   ;
;2360;(00100000100000000000000000110101) (-254967231) (545259573) (20800035)    ;(11100000100000000000001100010111) (557190945) (-528481513) (-1-15-7-15-15-12-14-9)   ;(00010000100000000000000010001100) (2040000214) (276824204) (1080008C)   ;(00010000000000000000010100011110) (2000002436) (268436766) (1000051E)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000001100000100) (2040001404) (276824836) (10800304)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00000000100000010000000000000100) (40200004) (8454148) (810004)   ;
;2368;(00011000100000000000000000110101) (-1254967231) (411041845) (18800035)    ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(11100000101111111111101000010101) (574964543) (-524289515) (-1-15-400-5-14-11)   ;(11100000101111111111101000010111) (574964545) (-524289513) (-1-15-400-5-14-9)   ;
;2376;(00010000100000000001000000001100) (2040010014) (276828172) (1080100C)    ;(00010000000000000000001000100110) (2000001046) (268436006) (10000226)   ;(11100000101111111111011100010111) (574962945) (-524290281) (-1-15-400-8-14-9)   ;(00010000000000000000001100011110) (2000001436) (268436254) (1000031E)   ;(11100000101111111111101000010111) (574964545) (-524289513) (-1-15-400-5-14-9)   ;(00010000100000000010000000001100) (2040020014) (276832268) (1080200C)   ;(00010000001111111111010000100110) (2017772046) (272626726) (103FF426)   ;(11100000101111111111101000010111) (574964545) (-524289513) (-1-15-400-5-14-9)   ;
;2384;(00010000100000000001000000001100) (2040010014) (276828172) (1080100C)    ;(00010000000000000001111000100110) (2000017046) (268443174) (10001E26)   ;(11100000101111111111011100010111) (574962945) (-524290281) (-1-15-400-8-14-9)   ;(00000000100000000001110000001110) (40016016) (8395790) (801C0E)   ;(11100000101111111111011100010111) (574962945) (-524290281) (-1-15-400-8-14-9)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(11100000101111111111011100010101) (574962943) (-524290283) (-1-15-400-8-14-11)   ;(11100000111111111111111100010111) (594966945) (-520093929) (-1-150000-14-9)   ;
;2392;(11100000101111111111100000010111) (574963545) (-524290025) (-1-15-400-7-14-9)    ;(00011000100000000000101000101110) (-1254962240) (411044398) (18800A2E)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000000100000100) (2040000404) (276824324) (10800104)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00010000110000000000000001000100) (2060000104) (281018436) (10C00044)   ;(11100000111111111111111100010101) (594966943) (-520093931) (-1-150000-14-11)   ;
;2400;(00010000100000000000000000000011) (2040000003) (276824067) (10800003)    ;(00010000100000000011111111001100) (2040037714) (276840396) (10803FCC)   ;(00100000100000000000000000110101) (-254967231) (545259573) (20800035)   ;(00000000000000000000110000000110) (6006) (3078) (C06)   ;(11100000101111111111010100010111) (574961945) (-524290793) (-1-15-400-10-14-9)   ;(00010000000000000000100000100110) (2000004046) (268437542) (10000826)   ;(11100000101111111111010100010111) (574961945) (-524290793) (-1-15-400-10-14-9)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;
;2408;(11100000101111111111010100010101) (574961943) (-524290795) (-1-15-400-10-14-11)    ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000000100000100) (2040000404) (276824324) (10800104)   ;(00000000000001111000100000111010) (1704072) (493626) (7883A)   ;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)   ;(00000000000000000000001000000110) (1006) (518) (206)   ;(00000000101111110000000000000100) (57600004) (12517380) (BF0004)   ;(11100000101111111111011100010101) (574962943) (-524290283) (-1-15-400-8-14-11)   ;
;2416;(11100000101111111111101000010111) (574964545) (-524289513) (-1-15-400-5-14-9)    ;(00010000100000000010000000001100) (2040020014) (276832268) (1080200C)   ;(00010000000000000001011100100110) (2000013446) (268441382) (10001726)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(11100000101111111111101100010101) (574964943) (-524289259) (-1-15-400-4-14-11)   ;(11100000101111111111011000010111) (574962545) (-524290537) (-1-15-400-9-14-9)   ;(00010000000000000000010000100110) (2000002046) (268436518) (10000426)   ;
;2424;(11100000101111111111011000010111) (574962545) (-524290537) (-1-15-400-9-14-9)    ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(11100000101111111111011000010101) (574962543) (-524290539) (-1-15-400-9-14-11)   ;(00000000000000000000010100000110) (2406) (1286) (506)   ;(11100000100000000000001000010111) (557190545) (-528481769) (-1-15-7-15-15-13-14-9)   ;(00010000110000000000000001000100) (2060000104) (281018436) (10C00044)   ;(11100000110000000000001000010101) (577190543) (-524287467) (-1-15-3-15-15-13-14-11)   ;(11100000111111111111101100010111) (594964945) (-520094953) (-1-15000-4-14-9)   ;
;2432;(00010000110000000000000000000101) (2060000005) (281018373) (10C00005)    ;(11100000101111111111011100010111) (574962945) (-524290281) (-1-15-400-8-14-9)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11100000101111111111011100010101) (574962943) (-524290283) (-1-15-400-8-14-11)   ;(11100000101111111111011000010111) (574962545) (-524290537) (-1-15-400-9-14-9)   ;(00010000000000000000010000011110) (2000002036) (268436510) (1000041E)   ;(11100000110000000000001000010111) (577190545) (-524287465) (-1-15-3-15-15-13-14-9)   ;(11100000101111111111100100010111) (574963945) (-524289769) (-1-15-400-6-14-9)   ;
;2440;(00011000100000000000000100011110) (-1254966860) (411042078) (1880011E)    ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000001111111011100000000110) (17734006) (4175878) (3FB806)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(00010000100000000000000000110111) (2040000067) (276824119) (10800037)   ;(11100000101111111111101000010101) (574964543) (-524289515) (-1-15-400-5-14-11)   ;(11100000101111111111101000010111) (574964545) (-524289513) (-1-15-400-5-14-9)   ;
;2448;(00010000100000000000100000001100) (2040004014) (276826124) (1080080C)    ;(00010000001111111111100100100110) (2017774446) (272628006) (103FF926)   ;(11100000100000000000001100010111) (557190945) (-528481513) (-1-15-7-15-15-12-14-9)   ;(00010000100000000000000001001100) (2040000114) (276824140) (1080004C)   ;(00010000000000000000010000011110) (2000002036) (268436510) (1000041E)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000001100000100) (2040001404) (276824836) (10800304)   ;(00000000000001111000100000111010) (1704072) (493626) (7883A)   ;
;2456;(00010000110000000000000000110101) (2060000065) (281018421) (10C00035)    ;(11100000100000000000000100010111) (557189945) (-528482025) (-1-15-7-15-15-14-14-9)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111101000000100) (194964522) (-553649660) (-2-1000-5-15-12)   ;(11011111110000000000010100010101) (277191943) (-541063915) (-20-3-15-15-10-14-11)   ;
;2464;(11011111000000000000010000010101) (217191543) (-553647083) (-20-15-15-15-11-14-11)    ;(11011111000000000000010000000100) (217191522) (-553647100) (-20-15-15-15-11-15-12)   ;(11100001001111111111111100010101) (634966943) (-515899627) (-1-14-12000-14-11)   ;(00000000100000000000001001000100) (40001104) (8389188) (800244)   ;(11100000101111111111110100010101) (574965943) (-524288747) (-1-15-400-2-14-11)   ;(11100001001111111111110100010111) (634965945) (-515900137) (-1-14-1200-2-14-9)   ;(00000001010000000000001111110100) (120001764) (20972532) (14003F4)   ;(00101001010100001001000000000100) (829142708) (693145604) (29509004)   ;
;2472;(00000000000010100001010101000000) (2412500) (660800) (A1540)    ;(00000001000000010111110110110100) (100276664) (16874932) (1017DB4)   ;(00100001001110000100000000000100) (-178927292) (557334532) (21384004)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00000000000010100001010001000000) (2412100) (660544) (A1440)   ;(00000001001000000000000000110100) (110000064) (18874420) (1200034)   ;(00100001001111111111111111000100) (-177189592) (557842372) (213FFFC4)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;
;2480;(00000000000010100001010001000000) (2412100) (660544) (A1440)    ;(11100001001111111111111100010111) (634966945) (-515899625) (-1-14-12000-14-9)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00000000000010100001010001000000) (2412100) (660544) (A1440)   ;(11100000101111111111111000010101) (574966543) (-524288491) (-1-15-400-1-14-11)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000000000000010101000100110) (2000025046) (268446246) (10002A26)   ;(11100000001111111111110000010101) (534965543) (-532677611) (-1-15-1200-3-14-11)   ;
;2488;(00000000000000000001011100000110) (13406) (5894) (1706)    ;(00000000101000000000000000110100) (50000064) (10485812) (A00034)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;(11100001001111111111110100010111) (634965945) (-515900137) (-1-14-1200-2-14-9)   ;(00000001010000000000001111110100) (120001764) (20972532) (14003F4)   ;(00101001010100001001000000000100) (829142708) (693145604) (29509004)   ;
;2496;(00000000000010100001010101000000) (2412500) (660800) (A1540)    ;(00000001000000010111110110110100) (100276664) (16874932) (1017DB4)   ;(00100001001110000100000000000100) (-178927292) (557334532) (21384004)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00000000000010100001010001000000) (2412100) (660544) (A1440)   ;(00000001001000000000000000110100) (110000064) (18874420) (1200034)   ;(00100001001111111111111111000100) (-177189592) (557842372) (213FFFC4)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;
;2504;(00000000000010100001010001000000) (2412100) (660544) (A1440)    ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00010000110001011100100000111010) (2061344072) (281397306) (10C5C83A)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11100000101111111111110000010111) (574965545) (-524289001) (-1-15-400-3-14-9)   ;(00010000100000000000000001000100) (2040000104) (276824132) (10800044)   ;(11100000101111111111110000010101) (574965543) (-524289003) (-1-15-400-3-14-11)   ;
;2512;(11100000111111111111110000010111) (594965545) (-520094697) (-1-15000-3-14-9)    ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00011000101111111110011000010110) (-1237204270) (415229462) (18BFE616)   ;(11100001001111111111110100010111) (634965945) (-515900137) (-1-14-1200-2-14-9)   ;(00000001010000000000001111110100) (120001764) (20972532) (14003F4)   ;(00101001010100001001000000000100) (829142708) (693145604) (29509004)   ;(00000000000010100001010101000000) (2412500) (660800) (A1540)   ;(00000001000000010111110110110100) (100276664) (16874932) (1017DB4)   ;
;2520;(00100001001110000100000000000100) (-178927292) (557334532) (21384004)    ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;(00000000000010100001010001000000) (2412100) (660544) (A1440)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(11100001011111111111111100010111) (654966945) (-511705321) (-1-14-8000-14-9)   ;(00000000000010100001010101000000) (2412500) (660800) (A1540)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(00010000001111111111111000011110) (2017777036) (272629278) (103FFE1E)   ;
;2528;(00000000000000000000110100000110) (6406) (3334) (D06)    ;(11100001001111111111110100010111) (634965945) (-515900137) (-1-14-1200-2-14-9)   ;(00000001010000000000001111110100) (120001764) (20972532) (14003F4)   ;(00101001010100001001000000000100) (829142708) (693145604) (29509004)   ;(00000000000010100001010101000000) (2412500) (660800) (A1540)   ;(00000001000000010111110110110100) (100276664) (16874932) (1017DB4)   ;(00100001001110000100000000000100) (-178927292) (557334532) (21384004)   ;(00010000000010111000100000111010) (2002704072) (269191226) (100B883A)   ;
;2536;(00000000000010100001010001000000) (2412100) (660544) (A1440)    ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(11100001011111111111111100010111) (654966945) (-511705321) (-1-14-8000-14-9)   ;(00000000000010100001010101000000) (2412500) (660800) (A1540)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;(00000000101111111111111000010110) (57777026) (12582422) (BFFE16)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;
;2544;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)    ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111000000100) (194966522) (-553648636) (-2-1000-1-15-12)   ;(11011111110000000000000100010101) (277189943) (-541064939) (-20-3-15-15-14-14-11)   ;(11011111000000000000000000010101) (217189543) (-553648107) (-20-15-15-15-15-14-11)   ;(11011000001110011000100000111010) (-466506410) (-667318214) (-2-7-12-6-7-7-12-6)   ;
;2552;(00000000100000000000000001110100) (40000164) (8388724) (800074)    ;(00010000101011001111011100000100) (2053173404) (279770884) (10ACF704)   ;(00010000100000000000000000010111) (2040000027) (276824087) (10800017)   ;(00010000000000000000010100100110) (2000002446) (268436774) (10000526)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000101011001111011100000100) (2053173404) (279770884) (10ACF704)   ;(00010000100000000000000000010111) (2040000027) (276824087) (10800017)   ;(00010000001111101110100000111010) (2017564072) (272558138) (103EE83A)   ;
;2560;(00000000000000000000001000000110) (1006) (518) (206)    ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000101011101000100100000100) (2053504404) (279873796) (10AE8904)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;2568;(11011110111111111111101100000100) (194964922) (-553649404) (-2-1000-4-15-12)    ;(11011111110000000000010000010101) (277191543) (-541064171) (-20-3-15-15-11-14-11)   ;(11011111000000000000001100010101) (217190943) (-553647339) (-20-15-15-15-12-14-11)   ;(11011111000000000000001100000100) (217190922) (-553647356) (-20-15-15-15-12-15-12)   ;(11100001001111111111111100010101) (634966943) (-515899627) (-1-14-12000-14-11)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00010000000000000000100000010110) (2000004026) (268437526) (10000816)   ;(11100001001111111111111100010111) (634966945) (-515899625) (-1-14-12000-14-9)   ;
;2576;(00000001010000000000001100000100) (120001404) (20972292) (1400304)    ;(00000000000010100001010101000000) (2412500) (660800) (A1540)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000101010111000010100000100) (2052702404) (279676164) (10AB8504)   ;(00011000100001011000100000111010) (-1253663224) (411404346) (1885883A)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;
;2584;(11100000101111111111110100010101) (574965943) (-524288747) (-1-15-400-2-14-11)    ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000000000000001100100100110) (2000014446) (268441894) (10001926)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;(00010000100000000000000000010111) (2040000027) (276824087) (10800017)   ;(00010000100000000000010000010111) (2040002027) (276825111) (10800417)   ;(00010000000000000000011000100110) (2000003046) (268437030) (10000626)   ;(11100000101111111111110100010111) (574965945) (-524288745) (-1-15-400-2-14-9)   ;
;2592;(00010000100000000000000000010111) (2040000027) (276824087) (10800017)    ;(00010000100000000000010000010111) (2040002027) (276825111) (10800417)   ;(11100001001111111111110100010111) (634965945) (-515900137) (-1-14-1200-2-14-9)   ;(00010000001111101110100000111010) (2017564072) (272558138) (103EE83A)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(11100000101111111111111000010101) (574966543) (-524288491) (-1-15-400-1-14-11)   ;(11100001001111111111111100010111) (634966945) (-515899625) (-1-14-12000-14-9)   ;
;2600;(00000000000010101010000101000000) (2520500) (696640) (AA140)    ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000000000000000011100001110) (2000003416) (268437262) (1000070E)   ;(00000000000010100111110100000000) (2476400) (687360) (A7D00)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00000000100001011100100000111010) (41344072) (8767546) (85C83A)   ;(00011000100000000000000000010101) (-1254967271) (411041813) (18800015)   ;
;2608;(00000000101111111111111111000100) (57777704) (12582852) (BFFFC4)    ;(00000000000000000000011100000110) (3406) (1798) (706)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(00000000000000000000010100000110) (2406) (1286) (506)   ;(00000000000010100111110100000000) (2476400) (687360) (A7D00)   ;(00010000000001111000100000111010) (2001704072) (268929082) (1007883A)   ;(00000000100000000001010001000100) (40012104) (8393796) (801444)   ;(00011000100000000000000000010101) (-1254967271) (411041813) (18800015)   ;
;2616;(00000000101111111111111111000100) (57777704) (12582852) (BFFFC4)    ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(11011111000000000000000000010101) (217189543) (-553648107) (-20-15-15-15-15-14-11)   ;
;2624;(11011000001110011000100000111010) (-466506410) (-667318214) (-2-7-12-6-7-7-12-6)    ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)   ;(11011111000000000000001100010101) (217190943) (-553647339) (-20-15-15-15-12-14-11)   ;(11011111000000000000001100000100) (217190922) (-553647356) (-20-15-15-15-12-15-12)   ;
;2632;(11100001001111111111110100010101) (634965943) (-515900139) (-1-14-1200-2-14-11)    ;(11100001011111111111111000010101) (654966543) (-511705579) (-1-14-800-1-14-11)   ;(11100001101111111111111100010101) (674966943) (-507511019) (-1-14-4000-14-11)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;
;2640;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)    ;(11011111110000000000001000010101) (277190543) (-541064683) (-20-3-15-15-13-14-11)   ;(11011111000000000000000100010101) (217189943) (-553647851) (-20-15-15-15-14-14-11)   ;(11011111000000000000000100000100) (217189922) (-553647868) (-20-15-15-15-14-15-12)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000101010110111011000000100) (2052673004) (279672324) (10AB7604)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;
;2648;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)    ;(00010000100000000000000000010111) (2040000027) (276824087) (10800017)   ;(00010000001111101110100000111010) (2017564072) (272558138) (103EE83A)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00010000101111111111111100000100) (2057777404) (281018116) (10BFFF04)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11100000111111111111111100010111) (594966945) (-520093929) (-1-150000-14-9)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;
;2656;(00010000101010110111011100000100) (2052673404) (279672580) (10AB7704)    ;(00011000101111111111011000101110) (-1237194240) (415233582) (18BFF62E)   ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)   ;
;2664;(11011111110000000000001000010101) (277190543) (-541064683) (-20-3-15-15-13-14-11)    ;(11011111000000000000000100010101) (217189943) (-553647851) (-20-15-15-15-14-14-11)   ;(11011111000000000000000100000100) (217189922) (-553647868) (-20-15-15-15-14-15-12)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000101010110111011000000100) (2052673004) (279672324) (10AB7604)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(00000000000000000000011000000110) (3006) (1542) (606)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;
;2672;(00010000100000000000000000010111) (2040000027) (276824087) (10800017)    ;(00010000001111101110100000111010) (2017564072) (272558138) (103EE83A)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;(00010000101111111111111100000100) (2057777404) (281018116) (10BFFF04)   ;(11100000101111111111111100010101) (574966943) (-524288235) (-1-15-4000-14-11)   ;(11100000111111111111111100010111) (594966945) (-520093929) (-1-150000-14-9)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000101010110111011100000100) (2052673404) (279672580) (10AB7704)   ;
;2680;(00011000101111111111011000101110) (-1237194240) (415233582) (18BFF62E)    ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111110000000000000100010111) (277189945) (-541064937) (-20-3-15-15-14-14-9)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000001000000100) (177190522) (-557841916) (-2-1-3-15-15-13-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(11011111000000000000000000010101) (217189543) (-553648107) (-20-15-15-15-15-14-11)   ;
;2688;(11011000001110011000100000111010) (-466506410) (-667318214) (-2-7-12-6-7-7-12-6)    ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111110000000100) (194965522) (-553649148) (-2-1000-3-15-12)   ;(11011111110000000000001100010101) (277190943) (-541064427) (-20-3-15-15-12-14-11)   ;(11011111000000000000001000010101) (217190543) (-553647595) (-20-15-15-15-13-14-11)   ;
;2696;(11011100000000000000000100010101) (-82810057) (-603979499) (-2-3-15-15-15-14-14-11)    ;(11011111000000000000001000000100) (217190522) (-553647612) (-20-15-15-15-13-15-12)   ;(11100001001111111111111000010101) (634966543) (-515899883) (-1-14-1200-1-14-11)   ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000100000000000000011010000) (2040000320) (276824272) (108000D0)   ;(00010000000000000001000100011110) (2000010436) (268439838) (1000111E)   ;(00000100000000000000000001110100) (400000164) (67108980) (4000074)   ;(10000100001010111000010100000100) (-922624430) (-2077522684) (-7-11-13-4-7-10-15-12)   ;
;2704;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)    ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00000001010000000000001100000100) (120001404) (20972292) (1400304)   ;(00000000000010100001010101000000) (2412500) (660800) (A1540)   ;(00010000100000000000001000000100) (2040001004) (276824580) (10800204)   ;(10000000100001011000100000111010) (-1294022762) (-2138732486) (-7-15-7-10-7-7-12-6)   ;(00010000000000000000000000010101) (2000000025) (268435477) (10000015)   ;(00000100000000000000000001110100) (400000164) (67108980) (4000074)   ;
;2712;(10000100001010111000010100000100) (-922624430) (-2077522684) (-7-11-13-4-7-10-15-12)    ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000000010011000100000111010) (2002304072) (269060154) (1009883A)   ;(00000001010000000000001100000100) (120001404) (20972292) (1400304)   ;(00000000000010100001010101000000) (2412500) (660800) (A1540)   ;(10000000100001011000100000111010) (-1294022762) (-2138732486) (-7-15-7-10-7-7-12-6)   ;(00010000000000000000000000010101) (2000000025) (268435477) (10000015)   ;(11100110111111111111111100000100) (1194966922) (-419430652) (-1-90000-15-12)   ;
;2720;(11011111110000000000001000010111) (277190545) (-541064681) (-20-3-15-15-13-14-9)    ;(11011111000000000000000100010111) (217189945) (-553647849) (-20-15-15-15-14-14-9)   ;(11011100000000000000000000010111) (-82810455) (-603979753) (-2-3-15-15-15-15-14-9)   ;(11011110110000000000001100000100) (177190922) (-557841660) (-2-1-3-15-15-12-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(11011110111111111111111100000100) (194966922) (-553648380) (-2-10000-15-12)   ;(11011111000000000000000000010101) (217189543) (-553648107) (-20-15-15-15-15-14-11)   ;(11011000001110011000100000111010) (-466506410) (-667318214) (-2-7-12-6-7-7-12-6)   ;
;2728;(00000000000000010111000011111010) (270372) (94458) (170FA)    ;(11100000001101111000100000111010) (532893590) (-533231558) (-1-15-12-8-7-7-12-6)   ;(11011111000000000000000000010111) (217189545) (-553648105) (-20-15-15-15-15-14-9)   ;(11011110110000000000000100000100) (177189922) (-557842172) (-2-1-3-15-15-14-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00100000000010111000100000111010) (-292263224) (537626682) (200B883A)   ;(00000000000011011000100000111010) (3304072) (886842) (D883A)   ;(00000000000010011000100000111010) (2304072) (624698) (9883A)   ;
;2736;(00000000000011111000100000111010) (3704072) (1017914) (F883A)    ;(00000000000010101011000000000001) (2530001) (700417) (AB001)   ;(11011110111111111111111000000100) (194966522) (-553648636) (-2-1000-1-15-12)   ;(00000000000010111000100000111010) (2704072) (755770) (B883A)   ;(11011100000000000000000000010101) (-82810457) (-603979755) (-2-3-15-15-15-15-14-11)   ;(11011111110000000000000100010101) (277189943) (-541064939) (-20-3-15-15-14-14-11)   ;(00100000001000011000100000111010) (-284663224) (539068474) (2021883A)   ;(00000000000010101100000101000000) (2540500) (704832) (AC140)   ;
;2744;(00000000100000000000000001110100) (40000164) (8388724) (800074)    ;(00010000101011001111100000000100) (2053174004) (279771140) (10ACF804)   ;(00010001000000000000000000010111) (2100000027) (285212695) (11000017)   ;(00100000100000000000111100010111) (-254959869) (545263383) (20800F17)   ;(00010000000000000000000100100110) (2000000446) (268435750) (10000126)   ;(00010000001111101110100000111010) (2017564072) (272558138) (103EE83A)   ;(10000000000010011000100000111010) (-1333022762) (-2146858950) (-7-15-15-6-7-7-12-6)   ;(00000000000010101101101010000000) (2555200) (711296) (ADA80)   ;
;2752;(00000000100000000000000001110100) (40000164) (8388724) (800074)    ;(11011110111111111111101000000100) (194964522) (-553649660) (-2-1000-5-15-12)   ;(00010000101011001111100000000100) (2053174004) (279771140) (10ACF804)   ;(11011100000000000000001100010101) (-82809057) (-603978987) (-2-3-15-15-15-12-14-11)   ;(00010100000000000000000000010111) (-1894967269) (335544343) (14000017)   ;(11011100010000000000010000010101) (-62808457) (-599784427) (-2-3-11-15-15-11-14-11)   ;(11011111110000000000010100010101) (277191943) (-541063915) (-20-3-15-15-10-14-11)   ;(10000000100000000101001000010111) (-1295275807) (-2139074025) (-7-15-7-15-10-13-14-9)   ;
;2760;(00100000001000111000100000111010) (-284263224) (539199546) (2023883A)    ;(00010000000000000011011000100110) (2000033046) (268449318) (10003626)   ;(00010000110000000000000100010111) (2060000427) (281018647) (10C00117)   ;(00000001000000000000011111000100) (100003704) (16779204) (10007C4)   ;(00100000110000000000111000010110) (-234960270) (549457430) (20C00E16)   ;(00011010010000000000000001000100) (-1074967192) (440401988) (1A400044)   ;(10001000000000000010000100011110) (-335306398) (-2013257442) (-7-7-15-15-13-14-14-2)   ;(00011000110000000000000010000100) (-1234967092) (415236228) (18C00084)   ;
;2768;(00011000110001111000100000111010) (-1233263224) (415729722) (18C7883A)    ;(00011000110001111000100000111010) (-1233263224) (415729722) (18C7883A)   ;(00010010010000000000000100010101) (-2074966871) (306184469) (12400115)   ;(00010000110001111000100000111010) (2061704072) (281511994) (10C7883A)   ;(00011001010000000000000000010101) (-1174967271) (423624725) (19400015)   ;(00000000000001011000100000111010) (1304072) (362554) (5883A)   ;(11011111110000000000010100010111) (277191945) (-541063913) (-20-3-15-15-10-14-9)   ;(11011100010000000000010000010111) (-62808455) (-599784425) (-2-3-11-15-15-11-14-9)   ;
;2776;(11011100000000000000001100010111) (-82809055) (-603978985) (-2-3-15-15-15-12-14-9)    ;(11011110110000000000011000000100) (177192522) (-557840892) (-2-1-3-15-15-9-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(00000000100000000000000000110100) (40000064) (8388660) (800034)   ;(00010000100000000000000000000100) (2040000004) (276824068) (10800004)   ;(00010000000000000010010100100110) (2000022446) (268444966) (10002526)   ;(00000001000000000110010000000100) (100062004) (16802820) (1006404)   ;(11011001010000000000000000010101) (-362810457) (-650117099) (-2-6-11-15-15-15-14-11)   ;
;2784;(11011001100000000000000100010101) (-342810057) (-645922539) (-2-6-7-15-15-14-14-11)    ;(11011001110000000000001000010101) (-322809457) (-641727979) (-2-6-3-15-15-13-14-11)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(11011001010000000000000000010111) (-362810455) (-650117097) (-2-6-11-15-15-15-14-9)   ;(11011001100000000000000100010111) (-342810055) (-645922537) (-2-6-7-15-15-14-14-9)   ;(11011001110000000000001000010111) (-322809455) (-641727977) (-2-6-3-15-15-13-14-9)   ;(00010000000000000001110000100110) (2000016046) (268442662) (10001C26)   ;(10000000110000000101001000010111) (-1275275807) (-2134879721) (-7-15-3-15-10-13-14-9)   ;
;2792;(00010000000000000000000100010101) (2000000425) (268435733) (10000115)    ;(00000010010000000000000001000100) (220000104) (37748804) (2400044)   ;(00010000110000000000000000010101) (2060000025) (281018389) (10C00015)   ;(10000000100000000101001000010101) (-1295275809) (-2139074027) (-7-15-7-15-10-13-14-11)   ;(00010000000000000110001000010101) (2000061025) (268460565) (10006215)   ;(00010000000000000110001100010101) (2000061425) (268460821) (10006315)   ;(00000000000001111000100000111010) (1704072) (493626) (7883A)   ;(10001000001111111101111100100110) (-317569388) (-2009080026) (-7-7-120-20-13-10)   ;
;2800;(00011000110100011000100000111010) (-1230663224) (416385082) (18D1883A)    ;(01000010000100011000100000111010) (-1943179576) (1108445242) (4211883A)   ;(00010010000100011000100000111010) (-2090663224) (303138874) (1211883A)   ;(01000001100000000010001000010101) (-2007462623) (1098916373) (41802215)   ;(00000001000000000000000001000100) (100000104) (16777284) (1000044)   ;(00010001100000000110001000010111) (2140061027) (293626391) (11806217)   ;(00100000110010001001100000111010) (-232853224) (550017082) (20C8983A)   ;(00110001000011001011000000111010) (1808162776) (822915130) (310CB03A)   ;
;2808;(00010001100000000110001000010101) (2140061025) (293626389) (11806215)    ;(01000001110000000100001000010101) (-1987442623) (1103118869) (41C04215)   ;(00000001100000000000000010000100) (140000204) (25165956) (1800084)   ;(10001001101111111101001100011110) (-177575398) (-1983917282) (-7-6-40-2-12-14-2)   ;(00010001100000000110001100010111) (2140061427) (293626647) (11806317)   ;(00110001000010001011000000111010) (1807162776) (822652986) (3108B03A)   ;(00010001000000000110001100010101) (2100061425) (285238037) (11006315)   ;(00000000001111111100111100000110) (17747406) (4181766) (3FCF06)   ;
;2816;(10000000100000000101001100000100) (-1295275430) (-2139073788) (-7-15-7-15-10-12-15-12)    ;(10000000100000000101001000010101) (-1295275809) (-2139074027) (-7-15-7-15-10-13-14-11)   ;(00000000001111111100011100000110) (17743406) (4179718) (3FC706)   ;(00000000101111111111111111000100) (57777704) (12582852) (BFFFC4)   ;(00000000001111111101000100000110) (17750406) (4182278) (3FD106)   ;(00000000100000000000000001110100) (40000164) (8388724) (800074)   ;(00010000101011001111100000000100) (2053174004) (279771140) (10ACF804)   ;(00010000100000000000000000010111) (2040000027) (276824087) (10800017)   ;
;2824;(11011110111111111111010000000100) (194961522) (-553651196) (-2-1000-11-15-12)    ;(11011101100000000000100000010101) (57193543) (-578811883) (-2-2-7-15-15-7-14-11)   ;(11011000100000000000000000010101) (-442810457) (-662700011) (-2-7-7-15-15-15-14-11)   ;(00010000100000000101001000000100) (2040051004) (276845060) (10805204)   ;(11011101000000000000011000010101) (17192543) (-587201003) (-2-2-15-15-15-9-14-11)   ;(11011100100000000000010000010101) (-42808457) (-595590123) (-2-3-7-15-15-11-14-11)   ;(11011111110000000000101100010101) (277194943) (-541062379) (-20-3-15-15-4-14-11)   ;(11011111000000000000101000010101) (217194543) (-553645547) (-20-15-15-15-5-14-11)   ;
;2832;(11011101110000000000100100010101) (77193943) (-574617323) (-2-2-3-15-15-6-14-11)    ;(11011101010000000000011100010101) (37192943) (-583006443) (-2-2-11-15-15-8-14-11)   ;(11011100110000000000010100010101) (-22808057) (-591395563) (-2-3-3-15-15-10-14-11)   ;(11011100010000000000001100010101) (-62809057) (-599784683) (-2-3-11-15-15-12-14-11)   ;(11011100000000000000001000010101) (-82809457) (-603979243) (-2-3-15-15-15-13-14-11)   ;(00100000001001011000100000111010) (-283663224) (539330618) (2025883A)   ;(00101000001010011000100000111010) (717336776) (673810490) (2829883A)   ;(11011000100000000000000100010101) (-442810057) (-662699755) (-2-7-7-15-15-14-14-11)   ;
;2840;(00000101101111111111111111000100) (557777704) (96468932) (5BFFFC4)    ;(11011000100000000000000000010111) (-442810455) (-662700009) (-2-7-7-15-15-15-14-9)   ;(00010100110000000101001000010111) (-1834916269) (348148247) (14C05217)   ;(10011000000000000001110100100110) (1664689612) (-1744823002) (-6-7-15-15-14-2-13-10)   ;(11011101010000000000000100010111) (37189945) (-583007977) (-2-2-11-15-15-14-14-9)   ;(10011000100000000000000100010111) (1704673593) (-1736441577) (-6-7-7-15-15-14-14-9)   ;(00010111001111111111111111000100) (-1577189592) (390070212) (173FFFC4)   ;(11100000000000000000110100010110) (517195944) (-536867562) (-1-15-15-15-15-2-14-10)   ;
;2848;(00010100000000000000000001000100) (-1894967192) (335544388) (14000044)    ;(10000100001000011000100000111010) (-925022762) (-2078177222) (-7-11-13-14-7-7-12-6)   ;(10000100001000011000100000111010) (-925022762) (-2078177222) (-7-11-13-14-7-7-12-6)   ;(10000100010000000010000000000100) (-915306830) (-2076172284) (-7-11-11-15-13-15-15-12)   ;(10011100011000111000100000111010) (2095377238) (-1671198662) (-6-3-9-12-7-7-12-6)   ;(10011100001000011000100000111010) (2074977238) (-1675524038) (-6-3-13-14-7-7-12-6)   ;(10100000000000000001111000100110) (-1630277084) (-1610605018) (-5-15-15-15-14-1-13-10)   ;(10000000100000000100000000010111) (-1295286807) (-2139078633) (-7-15-7-15-11-15-14-9)   ;
;2856;(00010101000000000001110000100110) (-1794951250) (352328742) (15001C26)    ;(11100111001111111111111111000100) (1234967222) (-415236156) (-1-8-12000-3-12)   ;(10000100001111111111111100000100) (-917549430) (-2076180732) (-7-11-12000-15-12)   ;(10001100011111111111111100000100) (102450570) (-1937768700) (-7-3-8000-15-12)   ;(11100101101111111111100100011110) (1074963954) (-440403682) (-1-10-400-6-14-2)   ;(00000000100000000000000000110100) (40000064) (8388660) (800034)   ;(00010000100000000000000000000100) (2040000004) (276824068) (10800004)   ;(00010000000000000000100100100110) (2000004446) (268437798) (10000926)   ;
;2864;(10011000100000000000000100010111) (1704673593) (-1736441577) (-6-7-7-15-15-14-14-9)    ;(00010000000000000011000100011110) (2000030436) (268448030) (1000311E)   ;(10011000100000000000000000010111) (1704673193) (-1736441833) (-6-7-7-15-15-15-14-9)   ;(00010000000000000011010000100110) (2000032046) (268448806) (10003426)   ;(10011000000010011000100000111010) (1666977238) (-1744205766) (-6-7-15-6-7-7-12-6)   ;(10101000100000000000000000010101) (-590294105) (-1468006379) (-5-7-7-15-15-15-14-11)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(10101100110000000000000000010111) (-170294103) (-1396703209) (-5-3-3-15-15-15-14-9)   ;
;2872;(10011000001111111110010000011110) (1682435202) (-1740643298) (-6-7-120-1-11-14-2)    ;(11011111110000000000101100010111) (277194945) (-541062377) (-20-3-15-15-4-14-9)   ;(11011111000000000000101000010111) (217194545) (-553645545) (-20-15-15-15-5-14-9)   ;(11011101110000000000100100010111) (77193945) (-574617321) (-2-2-3-15-15-6-14-9)   ;(11011101100000000000100000010111) (57193545) (-578811881) (-2-2-7-15-15-7-14-9)   ;(11011101010000000000011100010111) (37192945) (-583006441) (-2-2-11-15-15-8-14-9)   ;(11011101000000000000011000010111) (17192545) (-587201001) (-2-2-15-15-15-9-14-9)   ;(11011100110000000000010100010111) (-22808055) (-591395561) (-2-3-3-15-15-10-14-9)   ;
;2880;(11011100100000000000010000010111) (-42808455) (-595590121) (-2-3-7-15-15-11-14-9)    ;(11011100010000000000001100010111) (-62809055) (-599784681) (-2-3-11-15-15-12-14-9)   ;(11011100000000000000001000010111) (-82809455) (-603979241) (-2-3-15-15-15-13-14-9)   ;(11011110110000000000110000000100) (177195522) (-557839356) (-2-1-3-15-15-3-15-12)   ;(11111000000000000010100000111010) (-777753706) (-134207430) (-7-15-15-13-7-12-6)   ;(10011000100000000000000100010111) (1704673593) (-1736441577) (-6-7-7-15-15-14-14-9)   ;(10000000110000000000000000010111) (-1275326807) (-2134900713) (-7-15-3-15-15-15-14-9)   ;(00010000101111111111111111000100) (2057777704) (281018308) (10BFFFC4)   ;
;2888;(00010111000000000001010100100110) (-1594954850) (385881382) (17001526)    ;(10000000000000000000000000010101) (-1335326809) (-2147483627) (-7-15-15-15-15-15-14-11)   ;(00011000001111111101111000100110) (-1277210250) (406838822) (183FDE26)   ;(00000000100000000000000001000100) (40000104) (8388676) (800044)   ;(00010111000010001001100000111010) (-1592853224) (386439226) (1708983A)   ;(10011000100000000110001000010111) (1704734193) (-1736416745) (-6-7-7-15-9-13-14-9)   ;(10011101110000000000000100010111) (-2070293703) (-1648361193) (-6-2-3-15-15-14-14-9)   ;(00100000100001000111000000111010) (-253897224) (545550394) (2084703A)   ;
;2896;(00010000000000000000011000011110) (2000003036) (268437022) (1000061E)    ;(00011000001111101110100000111010) (-1277403224) (406775866) (183EE83A)   ;(10011000100000000000000100010111) (1704673593) (-1736441577) (-6-7-7-15-15-14-14-9)   ;(00010101111111111100010100011110) (-1717224860) (369083678) (15FFC51E)   ;(10101000100000000000000000010111) (-590294103) (-1468006377) (-5-7-7-15-15-15-14-9)   ;(00010100111111111101001100100110) (-1817215850) (352310054) (14FFD326)   ;(00000000001111111100001000000110) (17741006) (4178438) (3FC206)   ;(10011000100000000110001100010111) (1704734593) (-1736416489) (-6-7-7-15-9-12-14-9)   ;
;2904;(00100000100001000111000000111010) (-253897224) (545550394) (2084703A)    ;(00010000000000000000011000011110) (2000003036) (268437022) (1000061E)   ;(10001001010000000000000000010111) (-215326807) (-1992294377) (-7-6-11-15-15-15-14-9)   ;(10010000000010011000100000111010) (666977238) (-1878423494) (-6-15-15-6-7-7-12-6)   ;(00011000001111101110100000111010) (-1277403224) (406775866) (183EE83A)   ;(00000000001111111111010000000110) (17772006) (4191238) (3FF406)   ;(10011111000000000000000100010101) (-1930293705) (-1627389675) (-60-15-15-15-14-14-11)   ;(00000000001111111110101000000110) (17765006) (4188678) (3FEA06)   ;
;2912;(10001001000000000000000000010111) (-235326807) (-1996488681) (-7-6-15-15-15-15-14-9)    ;(00011000001111101110100000111010) (-1277403224) (406775866) (183EE83A)   ;(00000000001111111110111100000110) (17767406) (4189958) (3FEF06)   ;(10011000100000000000000000010111) (1704673193) (-1736441833) (-6-7-7-15-15-15-14-9)   ;(10011000001010111000100000111010) (1677377238) (-1741977542) (-6-7-13-4-7-7-12-6)   ;(00010000001001111000100000111010) (2011704072) (271026234) (1027883A)   ;(10011000001111111011011000011110) (1682406202) (-1740655074) (-6-7-120-4-9-14-2)   ;(00000000001111111101000100000110) (17750406) (4182278) (3FD106)   ;
;2920;(00000000000001011000100000111010) (1304072) (362554) (5883A)    ;(00000000001111111111101000000110) (17775006) (4192774) (3FFA06)   ;(11011110111111111111110100000100) (194965922) (-553648892) (-2-1000-2-15-12)   ;(11011111000000000000001000010101) (217190543) (-553647595) (-20-15-15-15-13-14-11)   ;(11011111000000000000001000000100) (217190522) (-553647612) (-20-15-15-15-13-15-12)   ;(11100001001111111111111100010101) (634966943) (-515899627) (-1-14-12000-14-11)   ;(00000000000000011000100000111010) (304072) (100410) (1883A)   ;(11100000101111111111111100010111) (574966945) (-524288233) (-1-15-4000-14-9)   ;
;2928;(11100000101111111111111000010101) (574966543) (-524288491) (-1-15-400-1-14-11)    ;(11100000101111111111111000010111) (574966545) (-524288489) (-1-15-400-1-14-9)   ;(00010000000000000000001000100110) (2000001046) (268436006) (10000226)   ;(00000000001010101111000001110000) (12570160) (2814064) (2AF070)   ;(00000000000000000000000100000110) (406) (262) (106)   ;(00000000001010101111000010110000) (12570260) (2814128) (2AF0B0)   ;(00000000001111111111111100000110) (17777406) (4194054) (3FFF06)   ;(01110110011001010110010000101111) (188811113) (1986356271) (7665642F)   ;
;2936;(01101100011101010110111000101111) (-1007183887) (1819635247) (6C756E2F)    ;(00000000000000000000000001101100) (154) (108) (6C)   ;(00000000000000000000000001000011) (103) (67) (43)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000001011001111010000) (131720) (46032) (B3D0)   ;(00000000000000001011001111010000) (131720) (46032) (B3D0)   ;(00000000000000001010110111011100) (126734) (44508) (ADDC)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3328;(00000000000000001010100100010100) (124424) (43284) (A914)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000001010110111101100) (126754) (44524) (ADEC)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000001010110111101100) (126754) (44524) (ADEC)   ;
;3336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000001010110111101100) (126754) (44524) (ADEC)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000001011001010000000) (131200) (45696) (B280)   ;(00000000000000001011001011101000) (131350) (45800) (B2E8)   ;(00000000000000001011001101010000) (131520) (45904) (B350)   ;
;3432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000001010110111101000) (126750) (44520) (ADE8)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000001) (1) (1) (01)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(10101011110011010011001100001110) (-267062714) (-1412615410) (-5-4-3-2-12-12-15-2)   ;
;3472;(11100110011011010001001000110100) (1150400582) (-429059532) (-1-9-9-2-14-13-12-12)    ;(00000000000001011101111011101100) (1357354) (384748) (5DEEC)   ;(00000000000000000000000000001011) (13) (11) (0B)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000001011101000101000) (135050) (47656) (BA28)   ;(00000000000000001011101101101000) (135550) (47976) (BB68)   ;(00000001001011000000000001111101) (113000175) (19660925) (12C007D)   ;
;3696;(00000000000000001011101001101000) (135150) (47720) (BA68)    ;(00000000000000001011001111001000) (131710) (46024) (B3C8)   ;(00000000000000001011001111001000) (131710) (46024) (B3C8)   ;(00000000000000001010110111101100) (126754) (44524) (ADEC)   ;(00000000000000001010110111101100) (126754) (44524) (ADEC)   ;(11111111111111111111111111111111) (-1) (-1) (0-1)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000001010111110010100) (127624) (44948) (AF94)   ;
;3704;(00000000000000001010111110010100) (127624) (44948) (AF94)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;3992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;4992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;5992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;6992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;7992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 41,932 / 116,715 ( 36 % ) ;
; C16 interconnects     ; 473 / 3,886 ( 12 % )      ;
; C4 interconnects      ; 17,657 / 73,752 ( 24 % )  ;
; Direct links          ; 9,018 / 116,715 ( 8 % )   ;
; Global clocks         ; 20 / 20 ( 100 % )         ;
; Local interconnects   ; 15,668 / 39,600 ( 40 % )  ;
; R24 interconnects     ; 870 / 3,777 ( 23 % )      ;
; R4 interconnects      ; 22,818 / 99,858 ( 23 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.49) ; Number of LABs  (Total = 2166) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 24                             ;
; 2                                           ; 39                             ;
; 3                                           ; 33                             ;
; 4                                           ; 29                             ;
; 5                                           ; 33                             ;
; 6                                           ; 43                             ;
; 7                                           ; 41                             ;
; 8                                           ; 49                             ;
; 9                                           ; 45                             ;
; 10                                          ; 59                             ;
; 11                                          ; 71                             ;
; 12                                          ; 114                            ;
; 13                                          ; 85                             ;
; 14                                          ; 153                            ;
; 15                                          ; 154                            ;
; 16                                          ; 1194                           ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.34) ; Number of LABs  (Total = 2166) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 1763                           ;
; 1 Clock                            ; 1938                           ;
; 1 Clock enable                     ; 790                            ;
; 1 Sync. clear                      ; 69                             ;
; 1 Sync. load                       ; 99                             ;
; 2 Async. clears                    ; 148                            ;
; 2 Clock enables                    ; 157                            ;
; 2 Clocks                           ; 111                            ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 21.84) ; Number of LABs  (Total = 2166) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 1                              ;
; 1                                            ; 15                             ;
; 2                                            ; 24                             ;
; 3                                            ; 9                              ;
; 4                                            ; 30                             ;
; 5                                            ; 10                             ;
; 6                                            ; 35                             ;
; 7                                            ; 19                             ;
; 8                                            ; 24                             ;
; 9                                            ; 25                             ;
; 10                                           ; 29                             ;
; 11                                           ; 23                             ;
; 12                                           ; 34                             ;
; 13                                           ; 28                             ;
; 14                                           ; 36                             ;
; 15                                           ; 39                             ;
; 16                                           ; 95                             ;
; 17                                           ; 71                             ;
; 18                                           ; 87                             ;
; 19                                           ; 82                             ;
; 20                                           ; 111                            ;
; 21                                           ; 95                             ;
; 22                                           ; 120                            ;
; 23                                           ; 91                             ;
; 24                                           ; 121                            ;
; 25                                           ; 94                             ;
; 26                                           ; 112                            ;
; 27                                           ; 107                            ;
; 28                                           ; 140                            ;
; 29                                           ; 108                            ;
; 30                                           ; 102                            ;
; 31                                           ; 42                             ;
; 32                                           ; 207                            ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.49) ; Number of LABs  (Total = 2166) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 5                              ;
; 1                                               ; 77                             ;
; 2                                               ; 131                            ;
; 3                                               ; 116                            ;
; 4                                               ; 141                            ;
; 5                                               ; 155                            ;
; 6                                               ; 181                            ;
; 7                                               ; 170                            ;
; 8                                               ; 206                            ;
; 9                                               ; 164                            ;
; 10                                              ; 147                            ;
; 11                                              ; 111                            ;
; 12                                              ; 104                            ;
; 13                                              ; 86                             ;
; 14                                              ; 68                             ;
; 15                                              ; 81                             ;
; 16                                              ; 167                            ;
; 17                                              ; 26                             ;
; 18                                              ; 12                             ;
; 19                                              ; 4                              ;
; 20                                              ; 4                              ;
; 21                                              ; 1                              ;
; 22                                              ; 2                              ;
; 23                                              ; 1                              ;
; 24                                              ; 1                              ;
; 25                                              ; 2                              ;
; 26                                              ; 1                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 0                              ;
; 31                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 16.40) ; Number of LABs  (Total = 2166) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 0                              ;
; 2                                            ; 19                             ;
; 3                                            ; 61                             ;
; 4                                            ; 73                             ;
; 5                                            ; 68                             ;
; 6                                            ; 76                             ;
; 7                                            ; 63                             ;
; 8                                            ; 67                             ;
; 9                                            ; 59                             ;
; 10                                           ; 65                             ;
; 11                                           ; 82                             ;
; 12                                           ; 74                             ;
; 13                                           ; 79                             ;
; 14                                           ; 103                            ;
; 15                                           ; 111                            ;
; 16                                           ; 121                            ;
; 17                                           ; 96                             ;
; 18                                           ; 127                            ;
; 19                                           ; 113                            ;
; 20                                           ; 83                             ;
; 21                                           ; 86                             ;
; 22                                           ; 67                             ;
; 23                                           ; 53                             ;
; 24                                           ; 63                             ;
; 25                                           ; 51                             ;
; 26                                           ; 45                             ;
; 27                                           ; 48                             ;
; 28                                           ; 28                             ;
; 29                                           ; 35                             ;
; 30                                           ; 30                             ;
; 31                                           ; 17                             ;
; 32                                           ; 25                             ;
; 33                                           ; 17                             ;
; 34                                           ; 9                              ;
; 35                                           ; 22                             ;
; 36                                           ; 25                             ;
; 37                                           ; 4                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 21    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 9     ;
+----------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+---------------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information                           ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+---------------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                                             ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                                             ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                                             ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                                             ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                                             ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                                             ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                                             ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                                             ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                                             ;
; Pass         ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; 0 such failures found.                          ; I/O                 ; 40 I/Os was assigned an output enable group ;
; ----         ; ----      ; Disclaimer                        ; Memory interface related rules are checked but not reported.                                         ; None     ; ----                                            ; Memory Interfaces   ;                                             ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                                             ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 224          ; 140          ; 224          ; 0            ; 40           ; 228       ; 224          ; 0            ; 228       ; 228       ; 116          ; 57           ; 0            ; 7            ; 38           ; 116          ; 57           ; 38           ; 7            ; 0            ; 2            ; 57           ; 173          ; 0            ; 0            ; 0            ; 0            ; 228       ; 0            ; 182          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 88           ; 4            ; 228          ; 188          ; 0         ; 4            ; 228          ; 0         ; 0         ; 112          ; 171          ; 228          ; 221          ; 190          ; 112          ; 171          ; 190          ; 221          ; 228          ; 226          ; 171          ; 55           ; 228          ; 228          ; 228          ; 228          ; 0         ; 228          ; 46           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LMS_FCLK1           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_TXNRX1          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_IQSEL      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_DIQ1_D[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_FCLK2           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_TXNRX2          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_RESET           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_TXEN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_RXEN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; LMS_CORE_LDO_EN     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_CTL0            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_CTL1            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_CTL2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_CTL3            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_CTL7            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_CTL12           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_CTL11           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_RAS_N        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_CAS_N        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_WE_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[0]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[1]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[2]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[3]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[4]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[5]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[6]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[7]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[8]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[9]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[10]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[11]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ADDR[12]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_BA[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_BA[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_BA[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_CKE[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_CS_N[0]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DM[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DM[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_ODT[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_RAS_N        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_CAS_N        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_WE_N         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[0]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[1]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[2]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[3]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[4]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[5]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[6]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[7]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[8]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[9]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[10]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[11]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ADDR[12]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_BA[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_BA[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_BA[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_CKE[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_CS_N[0]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DM[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DM[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_ODT[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_SPI0_SCLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_SPI0_MOSI      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_SPI0_LMS_SS    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_SPI1_SCLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_SPI1_MOSI      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_SPI1_DAC_SS    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_SPI1_ADF_SS    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; BRDG_SPI_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BRDG_SPI_MOSI       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BRDG_SPI_MISO       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; BRDG_SPI_FPGA_SS    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_LED1_R         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_LED1_G         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_LED2_G         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_LED2_R         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_LED_G           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_LED_R           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FAN_CTRL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; TX2_2_LB_L          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; TX2_2_LB_H          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; TX2_2_LB_AT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; TX2_2_LB_SH         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; TX1_2_LB_L          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; TX1_2_LB_H          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; TX1_2_LB_AT         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; TX1_2_LB_SH         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[14]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[15]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[16]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[17]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[18]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[19]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[20]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[21]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[22]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[23]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[24]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[25]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[26]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[27]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[28]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[29]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[30]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FX3_DQ[31]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_CLK[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_CLK_N[0]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[13]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[14]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQ[15]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQS[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_1_DQS[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_CLK[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_CLK_N[0]     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[13]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[14]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQ[15]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQS[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; DDR2_2_DQS[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_GPIO[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_GPIO[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_GPIO[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_GPIO[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_GPIO[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_GPIO[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_GPIO[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; FPGA_GPIO[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ADF_MUXOUT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HW_VER[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LM75_OS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FX3_PCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMK_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FX3_CTL5            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_MCLK1           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_MCLK2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI_CLK0             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EXT_GND             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI_CLK1             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FX3_CTL4            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FX3_CTL8            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; FPGA_SPI0_MISO      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_IQSEL2     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LMS_DIQ2_D[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI_CLK7             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI_CLK6             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI_CLK5             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI_CLK3             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SI_CLK2             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWR_SRC             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BOM_VER[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; On                       ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As input tri-stated      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                       ; Destination Clock(s)                                                                                                                                                                  ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; FX3_PCLK                                                                                                                                                                              ; FPGA_SPI0_SCLK_reg                                                                                                                                                                    ; 272.8             ;
; LMS_MCLK1,LMS_MCLK1_5MHZ,TX_PLLCLK_C1                                                                                                                                                 ; LMS_MCLK1,LMS_MCLK1_5MHZ,TX_PLLCLK_C1                                                                                                                                                 ; 78.0              ;
; LMS_MCLK2,LMS_MCLK2_5MHZ,RX_PLLCLK_C1                                                                                                                                                 ; LMS_MCLK2,LMS_MCLK2_5MHZ,RX_PLLCLK_C1                                                                                                                                                 ; 67.7              ;
; I/O                                                                                                                                                                                   ; FX3_PCLK                                                                                                                                                                              ; 61.0              ;
; inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]                        ; inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]                        ; 11.0              ;
; inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] ; inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1] ; 7.9               ;
; inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] ; inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3] ; 7.0               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                           ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sync_reg:sync_reg1|sync_reg[1]                                                                                                                                                                                                                                                                                                            ; general_periph_top:inst4_general_periph_top|alive:alive_inst0|cnt[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 2.321             ;
; sync_reg:sync_reg0|sync_reg[1]                                                                                                                                                                                                                                                                                                            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|fpgacfg:fpgacfg_inst0|mem[13][13]                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 2.192             ;
; FX3_CTL5                                                                                                                                                                                                                                                                                                                                  ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|slaveFIFO5b:inst1|current_state.stream_in_pktend                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 1.724             ;
; FX3_DQ[22]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a22~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.699             ;
; FX3_DQ[21]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a21~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.643             ;
; FX3_DQ[20]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a20~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.643             ;
; FX3_DQ[15]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a15~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.634             ;
; FX3_DQ[14]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a14~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.629             ;
; FX3_DQ[13]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a13~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.618             ;
; FX3_DQ[16]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a16~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.614             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|shift_reg[7]                                                                                                                                                                                                                                                        ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mem[27][0]                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 1.451             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|spi_slave_select_reg[0]                                                                                                                                                                                                                                         ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.430             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|SSO_reg                                                                                                                                                                                                                                                         ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.430             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|delayCounter[1]                                                                                                                                                                                                                                                 ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.430             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|delayCounter[0]                                                                                                                                                                                                                                                 ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.430             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|delayCounter[2]                                                                                                                                                                                                                                                 ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.430             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|transmitting                                                                                                                                                                                                                                                    ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.430             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|SSO_reg                                                                                                                                                                                                                                                         ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.421             ;
; FX3_DQ[19]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a19~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.331             ;
; FX3_DQ[18]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a18~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.309             ;
; FX3_DQ[17]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a17~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.291             ;
; FX3_DQ[10]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a10~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.258             ;
; FX3_DQ[23]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst4_EP01_1_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_boo1:auto_generated|altsyncram_rq41:fifo_ram|ram_block5a23~porta_datain_reg0                                                                                                                                                                                                                                                                                                                 ; 1.245             ;
; FX3_DQ[12]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a12~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.209             ;
; FX3_DQ[11]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a11~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 1.201             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|delayCounter[1]                                                                                                                                                                                                                                                 ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.174             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|delayCounter[2]                                                                                                                                                                                                                                                 ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.162             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|delayCounter[0]                                                                                                                                                                                                                                                 ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.162             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|transmitting                                                                                                                                                                                                                                                    ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.162             ;
; SI_CLK0                                                                                                                                                                                                                                                                                                                                   ; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|cnt_clk0[0]                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 1.053             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|spi_slave_select_reg[0]                                                                                                                                                                                                                                         ; general_periph_top:inst4_general_periph_top|FPGA_LED2_ctrl:FPGA_LED2_ctrl_inst3|last_val[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1.053             ;
; altera_reserved_tck                                                                                                                                                                                                                                                                                                                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|tdo                                                                                                                                                                                                            ; 1.042             ;
; FX3_PCLK                                                                                                                                                                                                                                                                                                                                  ; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|SSO_reg                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0.771             ;
; FX3_DQ[0]                                                                                                                                                                                                                                                                                                                                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a0~porta_datain_reg0                                                                                                                                                                                                                                                                                                                    ; 0.572             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|wrptr_g[5]                                                                                                                                   ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|altsyncram_u271:fifo_ram|ram_block5a120~porta_address_reg0                                                                                                                                                                                                                                                                         ; 0.524             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|wrptr_g[1]                                                                                                                                   ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|one_pct_fifo:inst0_one_pct_fifo|fifo_inst:inst1_fifo_inst|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_pqo1:auto_generated|altsyncram_u271:fifo_ram|ram_block5a120~porta_address_reg0                                                                                                                                                                                                                                                                         ; 0.524             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|wrptr_g[1]                                                                                                                                   ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|fifo_inst:wcmdfifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_vko1:auto_generated|altsyncram_po41:fifo_ram|ram_block5a5~porta_address_reg0                                                                                                                                                                                                                                                                           ; 0.523             ;
; FX3_DQ[26]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a26~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 0.515             ;
; FX3_DQ[25]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a25~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 0.502             ;
; FX3_DQ[6]                                                                                                                                                                                                                                                                                                                                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a6~porta_datain_reg0                                                                                                                                                                                                                                                                                                                    ; 0.461             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_data[93]                                                                                                                                                                    ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a29~porta_datain_reg0                                                                                                                                                                                                                       ; 0.459             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_data[105]                                                                                                                                                                   ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a41~porta_datain_reg0                                                                                                                                                                                                                       ; 0.459             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_data[104]                                                                                                                                                                   ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a40~porta_datain_reg0                                                                                                                                                                                                                       ; 0.459             ;
; FX3_DQ[24]                                                                                                                                                                                                                                                                                                                                ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a24~porta_datain_reg0                                                                                                                                                                                                                                                                                                                   ; 0.453             ;
; FX3_DQ[8]                                                                                                                                                                                                                                                                                                                                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a8~porta_datain_reg0                                                                                                                                                                                                                                                                                                                    ; 0.444             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_data[95]                                                                                                                                                                    ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a31~porta_datain_reg0                                                                                                                                                                                                                       ; 0.432             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|p2d_wr_fsm:p2d_wr_fsm_inst0|pct_data[94]                                                                                                                                                                    ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:1:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a30~porta_datain_reg0                                                                                                                                                                                                                       ; 0.432             ;
; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|wrptr_g[4]                                                                                                                                                                   ; rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|fifo_inst:smpl_fifo_inst1|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_nro1:auto_generated|altsyncram_i271:fifo_ram|ram_block11a6~porta_address_reg0                                                                                                                                                                                                                                                                                                          ; 0.412             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[11]                                                                                                  ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a19~porta_datain_reg0                                                                                                                                                                                         ; 0.411             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[12]                                                                                                  ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a20~porta_datain_reg0                                                                                                                                                                                         ; 0.411             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_l_2x[12]                                                                                                  ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a28~porta_datain_reg0                                                                                                                                                                                         ; 0.411             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[8]                                                          ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a16~porta_datain_reg0                                                                                                                                                ; 0.407             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[1]                                                          ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a1~porta_datain_reg0                                                                                                                                                 ; 0.407             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[2]                                                          ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a2~porta_datain_reg0                                                                                                                                                 ; 0.407             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[0]                                                          ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a0~porta_datain_reg0                                                                                                                                                 ; 0.407             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[3]                                                          ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a3~porta_datain_reg0                                                                                                                                                 ; 0.407             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[12]                                                         ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a20~porta_datain_reg0                                                                                                                                                ; 0.407             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_l_2x[1]                                                          ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a9~porta_datain_reg0                                                                                                                                                 ; 0.407             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_l_2x[0]                                                          ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                                                 ; 0.407             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|wrptr_g[5]                                                                               ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a60~porta_address_reg0                                                                                                                                                                                                                      ; 0.406             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|wrptr_g[1]                                                                               ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a48~porta_address_reg0                                                                                                                                                                                                                      ; 0.405             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|wrptr_g[6]                                                                               ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a60~porta_address_reg0                                                                                                                                                                                                                      ; 0.405             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|wrptr_g[4]                                                                               ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a60~porta_address_reg0                                                                                                                                                                                                                      ; 0.405             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|wrptr_g[3]                                                                               ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a48~porta_address_reg0                                                                                                                                                                                                                      ; 0.405             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|wrptr_g[2]                                                                               ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a48~porta_address_reg0                                                                                                                                                                                                                      ; 0.405             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|wrptr_g[0]                                                                               ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:3:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a48~porta_address_reg0                                                                                                                                                                                                                      ; 0.405             ;
; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|wrptr_g[6]                                                                               ; rxtx_top:inst6_rxtx_top|tx_path_top:tx_path_top_inst1|packets2data_top:packets2data_top_inst1|packets2data:packets2data_inst0|fifo_inst:\gen_fifo:0:fifo_inst_isntx|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_gqo1:auto_generated|altsyncram_kl31:fifo_ram|ram_block8a36~porta_address_reg0                                                                                                                                                                                                                      ; 0.405             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|avl_wdata[14]                                      ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|data_in_reg[12] ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ram_block1a12~porta_datain_reg0                                                                            ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|data_in_reg[23] ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ram_block1a23~porta_datain_reg0                                                                            ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|data_in_reg[2]  ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ram_block1a2~porta_datain_reg0                                                                             ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|data_in_reg[18]               ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|read_compare_avl_use_be_avl_use_burstbegin:read_compare_inst|scfifo_wrapper:written_data_fifo|scfifo:scfifo_inst|scfifo_vr41:auto_generated|a_dpfifo_gk11:dpfifo|altsyncram_8km1:FIFOram|ram_block1a18~porta_datain_reg0                                                                                          ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|data_in_reg[60] ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ram_block1a60~porta_datain_reg0                                                                            ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|data_in_reg[43] ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ram_block1a43~porta_datain_reg0                                                                            ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|data_in_reg[35] ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ram_block1a35~porta_datain_reg0                                                                            ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|data_in_reg[34] ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ram_block1a34~porta_datain_reg0                                                                            ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[9]                                                                                                   ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a17~porta_datain_reg0                                                                                                                                                                                         ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[14]                                                                                                  ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a22~porta_datain_reg0                                                                                                                                                                                         ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_l_2x[14]                                                                                                  ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a30~porta_datain_reg0                                                                                                                                                                                         ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_l_2x[9]                                                                                                   ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a25~porta_datain_reg0                                                                                                                                                                                         ; 0.384             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_l_2x[11]                                                                                                  ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a27~porta_datain_reg0                                                                                                                                                                                         ; 0.384             ;
; SI_CLK5                                                                                                                                                                                                                                                                                                                                   ; tst_top:inst3_tst_top|clock_test:clock_test_inst0|clk_with_ref_test:Si5351C_test|cnt_clk4_en_reg0                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0.381             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_h_2x[6]                                                          ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a6~porta_datain_reg0                                                                                                                                                 ; 0.380             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_l_2x[6]                                                          ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a14~porta_datain_reg0                                                                                                                                                ; 0.380             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dio_rdata_l_2x[8]                                                          ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a24~porta_datain_reg0                                                                                                                                                ; 0.380             ;
; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|scan_clk                                                                ; rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|cntr_8ge:pll_internal_phasestep|counter_reg_bit[0]                                                                                                                            ; 0.375             ;
; nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_lms:spi_lms|SCLK_reg                                                                                                                                                                                                                                                            ; nios_cpu:inst0_nios_cpu|cfg_top:cfg_top_inst1|tstcfg:tstcfg_inst3|mcfg32wm_fsm:fsm|state[1]                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 0.372             ;
; FX3_DQ[4]                                                                                                                                                                                                                                                                                                                                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a4~porta_datain_reg0                                                                                                                                                                                                                                                                                                                    ; 0.366             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|rd_ram_wr_addr[1]                                                                                                  ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                                                                                                        ; 0.358             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|rd_ram_wr_addr[3]                                                                                                  ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_read_dp:rdp|altsyncram:full_rate_ram_gen.altsyncram_component|altsyncram_reh1:auto_generated|ram_block1a31~porta_address_reg0                                                                                                                                                                                        ; 0.358             ;
; FX3_DQ[3]                                                                                                                                                                                                                                                                                                                                 ; FX3_slaveFIFO5b_top:inst2_FX3_slaveFIFO5b_top|fifo_inst:inst5_EP0F_FIFO|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_9no1:auto_generated|altsyncram_gv61:fifo_ram|ram_block8a3~porta_datain_reg0                                                                                                                                                                                                                                                                                                                    ; 0.358             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|data_in_reg[31] ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ram_block1a31~porta_datain_reg0                                                                            ; 0.357             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|data_in_reg[15] ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ram_block1a15~porta_datain_reg0                                                                            ; 0.357             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|avl_wdata[30]                                      ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ram_block1a14~porta_datain_reg0 ; 0.357             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|avl_wdata[29]                                      ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ram_block1a13~porta_datain_reg0 ; 0.357             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|avl_wdata[28]                                      ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.357             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|avl_wdata[12]                                      ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ram_block1a12~porta_datain_reg0 ; 0.357             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|avl_wdata[25]                                      ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.357             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|data_in_reg[8]  ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|scfifo_wrapper:avalon_traffic_fifo|scfifo:scfifo_inst|scfifo_4m41:auto_generated|a_dpfifo_2g11:dpfifo|altsyncram_vmb1:FIFOram|ram_block1a8~porta_datain_reg0                                                                             ; 0.357             ;
; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2_traffic_gen:traffic_gen_inst|ddr2_traffic_gen_mm_traffic_generator_0:mm_traffic_generator_0|driver_avl_use_be_avl_use_burstbegin:traffic_generator_0|avalon_traffic_gen_avl_use_be_avl_use_burstbegin:avalon_traffic_gen_inst|avl_wdata[23]                                      ; tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_alt_mem_ddrx_controller_top:ddr2_alt_mem_ddrx_controller_top_inst|alt_mem_ddrx_controller_st_top:controller_inst|alt_mem_ddrx_controller:controller_inst|alt_mem_ddrx_wdata_path:wdata_path_inst|alt_mem_ddrx_buffer:wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram:altsyncram_component|altsyncram_vll1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.357             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE40F23C8 for design "LimeSDR-USB_lms7_trx"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|pll1" as Cyclone IV E PLL type File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll2.v Line: 504
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|wire_pll1_clk[0] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll2.v Line: 504
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|wire_pll1_clk[1] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll2.v Line: 504
Warning (15074): Scan chain Memory Initialization File ip/txpll/pll.mif for PLL "pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|pll1" not found File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll2.v Line: 504
Info (15535): Implemented PLL "pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|pll1" as Cyclone IV E PLL type File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll1.v Line: 504
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|wire_pll1_clk[0] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll1.v Line: 504
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|wire_pll1_clk[1] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll1.v Line: 504
Info (15535): Implemented PLL "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|pll1" as Cyclone IV E PLL type File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 43
    Info (15099): Implementing clock multiplication of 50, clock division of 9, and phase shift of 0 degrees (0 ps) for rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[1] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 43
    Info (15099): Implementing clock multiplication of 50, clock division of 9, and phase shift of -90 degrees (-1667 ps) for rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[2] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 43
    Info (15099): Implementing clock multiplication of 50, clock division of 9, and phase shift of 0 degrees (0 ps) for rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 43
    Info (15099): Implementing clock multiplication of 50, clock division of 9, and phase shift of 0 degrees (0 ps) for rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[4] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 43
Info (15535): Implemented PLL "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|pll1" as Cyclone IV E PLL type File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 43
    Info (15099): Implementing clock multiplication of 50, clock division of 9, and phase shift of 0 degrees (0 ps) for tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[1] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 43
    Info (15099): Implementing clock multiplication of 50, clock division of 9, and phase shift of -90 degrees (-1667 ps) for tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[2] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 43
    Info (15099): Implementing clock multiplication of 50, clock division of 9, and phase shift of 0 degrees (0 ps) for tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 43
    Info (15099): Implementing clock multiplication of 50, clock division of 9, and phase shift of 0 degrees (0 ps) for tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[4] port File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 43
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23C8 is compatible
    Info (176445): Device EP4CE30F23C8 is compatible
    Info (176445): Device EP4CE55F23C8 is compatible
    Info (176445): Device EP4CE75F23C8 is compatible
    Info (176445): Device EP4CE115F23C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity altpll_5ik3
        Info (332166): set_false_path -from ** -to *phasedone_state* 
        Info (332166): set_false_path -from ** -to *internal_phasestep* 
    Info (332165): Entity dcfifo_4no1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ae9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_9e9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_9no1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_0e9:dffpipe12|dffe13a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_vd9:dffpipe9|dffe10a* 
    Info (332165): Entity dcfifo_boo1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_7f9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_6f9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_fko1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_gqo1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_od9:dffpipe12|dffe13a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_nd9:dffpipe9|dffe10a* 
    Info (332165): Entity dcfifo_ioo1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_5f9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_4f9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_lko1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_sd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_rd9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_mro1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_4e9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_3e9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_nno1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_md9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ld9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_nro1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_1f9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_0f9:dffpipe12|dffe13a* 
    Info (332165): Entity dcfifo_pqo1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ce9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_be9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_qoo1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_te9:dffpipe17|dffe18a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_se9:dffpipe14|dffe15a* 
    Info (332165): Entity dcfifo_vko1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pd9:dffpipe6|dffe7a* 
    Info (332165): Entity pll_altpll1
        Info (332166): set_false_path -from ** -to *phasedone_state* 
        Info (332166): set_false_path -from ** -to *internal_phasestep* 
    Info (332165): Entity pll_altpll2
        Info (332166): set_false_path -from ** -to *phasedone_state* 
        Info (332166): set_false_path -from ** -to *internal_phasestep* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'lms_ctr/synthesis/submodules/lms_ctr_nios2_cpu_cpu.sdc'
Info (332104): Reading SDC File: 'FX3_timing.sdc'
Info (332104): Reading SDC File: 'LMS7002_timing.sdc'
Info (332104): Reading SDC File: 'lms7_trx_timing.sdc'
Warning (332043): Overwriting existing clock: BRDG_SPI_SCLK
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at lms7_trx_timing.sdc(163): *rx_path_top*|smpl_cnt:smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_f5l:auto_generated|counter_reg_bit[*] could not be matched with a register File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms7_trx_timing.sdc Line: 163
Warning (332049): Ignored set_multicycle_path at lms7_trx_timing.sdc(163): Argument <from> is an empty collection File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms7_trx_timing.sdc Line: 163
    Info (332050): set_multicycle_path     -from [get_registers {*rx_path_top*|smpl_cnt:smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_f5l:auto_generated|counter_reg_bit[*]}] \
                            -to [get_registers {*rx_path_top*|smpl_cnt:smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_f5l:auto_generated|counter_reg_bit[*]}] \
                            -setup -end 2 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms7_trx_timing.sdc Line: 163
Warning (332049): Ignored set_multicycle_path at lms7_trx_timing.sdc(163): Argument <to> is an empty collection File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms7_trx_timing.sdc Line: 163
Warning (332049): Ignored set_multicycle_path at lms7_trx_timing.sdc(167): Argument <from> is an empty collection File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms7_trx_timing.sdc Line: 167
    Info (332050): set_multicycle_path     -from [get_registers {*rx_path_top*|smpl_cnt:smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_f5l:auto_generated|counter_reg_bit[*]}] \
                            -to [get_registers {*rx_path_top*|smpl_cnt:smpl_cnt_inst4|lpm_cnt_inst:lpm_cnt_inst_inst0|lpm_counter:LPM_COUNTER_component|cntr_f5l:auto_generated|counter_reg_bit[*]}] \
                            -hold -end 1 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms7_trx_timing.sdc Line: 167
Warning (332049): Ignored set_multicycle_path at lms7_trx_timing.sdc(167): Argument <to> is an empty collection File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms7_trx_timing.sdc Line: 167
Info (332104): Reading SDC File: 'ip/ddr2/ddr2_example_top.sdc'
Info (332104): Reading SDC File: 'ip/ddr2/ddr2_phy_ddr_timing.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 50 -duty_cycle 50.00 -name {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]} {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 50 -phase -90.00 -duty_cycle 50.00 -name {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]} {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 50 -duty_cycle 50.00 -name {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]} {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}
    Info (332110): create_generated_clock -source {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 50 -duty_cycle 50.00 -name {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]} {inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]}
    Info (332110): create_generated_clock -source {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 50 -duty_cycle 50.00 -name {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]} {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 50 -phase -90.00 -duty_cycle 50.00 -name {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]} {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 50 -duty_cycle 50.00 -name {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]} {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]}
    Info (332110): create_generated_clock -source {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 9 -multiply_by 50 -duty_cycle 50.00 -name {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]} {inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]}
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: inst1_pll_top|rx_pll_top_inst0|altpll_inst3|auto_generated|pll1|clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: inst1_pll_top|rx_pll_top_inst0|altpll_inst3|auto_generated|pll1|clk[1]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: inst1_pll_top|tx_pll_top_inst0|altpll_inst3|auto_generated|pll1|clk[0]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332099):  You called derive_pll_clocks. User-defined clock found on pll: inst1_pll_top|tx_pll_top_inst0|altpll_inst3|auto_generated|pll1|clk[1]. Original clock has priority over derived pll clocks. No clocks added to this pll.
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'Clock_groups.sdc'
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs[0].dqs_ddio_out  from: muxsel  to: dataout
    Info (332098): Cell: inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs[1].dqs_ddio_out  from: muxsel  to: dataout
    Info (332098): Cell: inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs[0].dqs_ddio_out  from: muxsel  to: dataout
    Info (332098): Cell: inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|dpio|dqs[1].dqs_ddio_out  from: muxsel  to: dataout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[0] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[0] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[1] (Rise) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Rise) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Setup clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
    Info (332172): Hold clock transfer from inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2] (Fall) to inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[1] (Fall) has uncertainty 0.000 that is less than the recommended uncertainty 0.100
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 130 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111): 1000.000 BRDG_SPI_SCLK
    Info (332111):   60.000 FPGA_SPI0_SCLK_out
    Info (332111):   60.000 FPGA_SPI0_SCLK_reg
    Info (332111):   60.000 FPGA_SPI1_SCLK
    Info (332111):   10.000     FX3_PCLK
    Info (332111):   10.000 FX3_PCLK_VIRT
    Info (332111):   10.000 FX3_PCLK_VIRT_OUT
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]
    Info (332111):   13.333 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_DDR2_2_CLK_N[0]_ac_fall
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_DDR2_2_CLK_N[0]_ac_rise
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_DDR2_2_CLK_N[0]_tDQSS
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_DDR2_2_CLK_N[0]_tDSS
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_DDR2_2_CLK[0]_ac_fall
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_DDR2_2_CLK[0]_ac_rise
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_DDR2_2_CLK[0]_tDQSS
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_DDR2_2_CLK[0]_tDSS
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_DDR2_2_CLK[0]_mimic_launch_clock
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_capture
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[0]
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_2_DQS[1]
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_mimic
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_1
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_2
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_3
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_4
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_5
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_6
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_7
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_8
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_9
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_10
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_11
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_12
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_13
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_14
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_15
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_16
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_17
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_18
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_19
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_20
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_21
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_22
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_23
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_24
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_25
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_26
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_27
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_28
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_29
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_30
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_31
    Info (332111):    6.666 inst3_tst_top|ddr2_tester_inst2|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_32
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[3]
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll1|clk[4]
    Info (332111):   13.333 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_alt_mem_phy_inst|clk|scan_clk|q_clock
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_DDR2_1_CLK_N[0]_ac_fall
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_DDR2_1_CLK_N[0]_ac_rise
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_DDR2_1_CLK_N[0]_tDQSS
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_n_DDR2_1_CLK_N[0]_tDSS
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_DDR2_1_CLK[0]_ac_fall
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_DDR2_1_CLK[0]_ac_rise
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_DDR2_1_CLK[0]_tDQSS
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ck_p_DDR2_1_CLK[0]_tDSS
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_DDR2_1_CLK[0]_mimic_launch_clock
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_capture
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[0]
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_dqsout_DDR2_1_DQS[1]
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_ddr_mimic
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_1
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_2
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_3
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_4
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_5
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_6
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_7
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_8
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_9
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_10
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_11
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_12
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_13
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_14
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_15
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_16
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_17
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_18
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_19
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_20
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_21
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_22
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_23
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_24
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_25
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_26
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_27
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_28
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_29
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_30
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_31
    Info (332111):    6.666 inst6_rxtx_top|wfm_player_top_inst2|DDR2_ctrl_top_inst|ddr2_inst|ddr2_controller_phy_inst|ddr2_phy_inst|ddr2_phy_dq_32
    Info (332111):   32.552      LMK_CLK
    Info (332111):  200.000 LMS_FCLK1_DRCT
    Info (332111):    6.250 LMS_FCLK1_PLL
    Info (332111):  200.000 LMS_FCLK2_DRCT
    Info (332111):    6.250 LMS_FCLK2_PLL
    Info (332111):    6.250    LMS_MCLK1
    Info (332111):  200.000 LMS_MCLK1_5MHZ
    Info (332111):    6.250    LMS_MCLK2
    Info (332111):  200.000 LMS_MCLK2_5MHZ
    Info (332111):    6.250 LMS_MCLK2_VIRT
    Info (332111):  200.000 LMS_MCLK2_VIRT_5MHz
    Info (332111):    6.250 RX_PLLCLK_C0
    Info (332111):    6.250 RX_PLLCLK_C1
    Info (332111):   37.037      SI_CLK0
    Info (332111):   37.037      SI_CLK1
    Info (332111):   37.037      SI_CLK2
    Info (332111):   37.037      SI_CLK3
    Info (332111):   37.037      SI_CLK5
    Info (332111):   37.037      SI_CLK6
    Info (332111):   37.037      SI_CLK7
    Info (332111):    6.250 TX_PLLCLK_C0
    Info (332111):    6.250 TX_PLLCLK_C1
Info (176352): Promoted node LMS_MCLK1~input (placed in PIN G21 (CLK4, DIFFCLK_2p)) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 75
    Info (176355): Automatically promoted pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst6|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G7 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 62
Info (176352): Promoted node LMS_MCLK2~input (placed in PIN B11 (CLK11, DIFFCLK_4p)) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 81
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst6|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G10 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 62
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_3) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll1.v Line: 620
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_3) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll1.v Line: 620
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176352): Promoted node pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|c0_mux  File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/rx_pll_top/synth/rx_pll_top.vhd Line: 151
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 62
Info (176352): Promoted node pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|c1_mux  File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/rx_pll_top/synth/rx_pll_top.vhd Line: 151
    Info (176355): Automatically promoted pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 62
Info (176353): Automatically promoted node pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_2) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll2.v Line: 620
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_2) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll2.v Line: 620
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176352): Promoted node pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|c0_mux  File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/tx_pll_top/synth/tx_pll_top.vhd Line: 151
    Info (176355): Automatically promoted pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst7|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 62
Info (176352): Promoted node pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|c1_mux  File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/tx_pll_top/synth/tx_pll_top.vhd Line: 151
    Info (176355): Automatically promoted pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|clkctrl:clkctrl_inst8|clkctrl_altclkctrl_0:altclkctrl_0|clkctrl_altclkctrl_0_sub:clkctrl_altclkctrl_0_sub_component|clkctrl1 to use location or clock signal Global Clock File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/clkctrl/clkctrl/synthesis/submodules/clkctrl_altclkctrl_0.v Line: 62
Info (176353): Automatically promoted node rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[1] (placed in counter C0 of PLL_1) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[2] (placed in counter C1 of PLL_1) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3] (placed in counter C2 of PLL_1) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[4] (placed in counter C3 of PLL_1) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[1] (placed in counter C0 of PLL_4) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[2] (placed in counter C1 of PLL_4) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[3] (placed in counter C2 of PLL_4) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|ddr2_phy_alt_mem_phy_pll:pll|altpll:altpll_component|altpll_5ik3:auto_generated|clk[4] (placed in counter C3 of PLL_4) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/altpll_5ik3.tdf Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node FX3_PCLK~input (placed in PIN T21 (CLK6, DIFFCLK_3p)) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 94
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|transmitting File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_spi_1_ADF.v Line: 133
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|delayCounter[0] File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_spi_1_ADF.v Line: 307
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|delayCounter[1] File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_spi_1_ADF.v Line: 307
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|delayCounter[2] File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_spi_1_ADF.v Line: 307
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|spi_slave_select_reg[0] File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_spi_1_ADF.v Line: 242
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_ADF:spi_1_adf|SSO_reg File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_spi_1_ADF.v Line: 211
        Info (176357): Destination node nios_cpu:inst0_nios_cpu|lms_ctr:lms_ctr_inst0|lms_ctr_spi_1_DAC:spi_1_dac|SCLK_reg File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/lms_ctr/synthesis/submodules/lms_ctr_spi_1_DAC.v Line: 362
Info (176353): Automatically promoted node LMK_CLK~input (placed in PIN B12 (CLK9, DIFFCLK_5p)) File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 63
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G12
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_ibuf" is constrained to location IOIBUF_X22_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[0]" is constrained to location PIN U10 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_ibuf" is constrained to location IOIBUF_X22_Y0_N1 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[1]" is constrained to location PIN AB8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_ibuf" is constrained to location IOIBUF_X18_Y0_N22 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[2]" is constrained to location PIN AB7 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X27_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X27_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X27_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_ibuf" is constrained to location IOIBUF_X27_Y0_N8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[3]" is constrained to location PIN AA9 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_ibuf" is constrained to location IOIBUF_X34_Y0_N29 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[4]" is constrained to location PIN V11 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_ibuf" is constrained to location IOIBUF_X34_Y0_N22 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[5]" is constrained to location PIN W10 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X22_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_ibuf" is constrained to location IOIBUF_X22_Y0_N8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[6]" is constrained to location PIN AA8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_ibuf" is constrained to location IOIBUF_X34_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[7]" is constrained to location PIN Y10 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X7_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_ibuf" is constrained to location IOIBUF_X7_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[8]" is constrained to location PIN W6 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_ibuf" is constrained to location IOIBUF_X9_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[9]" is constrained to location PIN AA5 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_ibuf" is constrained to location IOIBUF_X14_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[10]" is constrained to location PIN W7 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_ibuf" is constrained to location IOIBUF_X16_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[11]" is constrained to location PIN V8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_ibuf" is constrained to location IOIBUF_X16_Y0_N8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[12]" is constrained to location PIN W8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_ibuf" is constrained to location IOIBUF_X14_Y0_N8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[13]" is constrained to location PIN Y7 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_ibuf" is constrained to location IOIBUF_X16_Y0_N22 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[14]" is constrained to location PIN U9 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X9_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_ibuf" is constrained to location IOIBUF_X9_Y0_N29 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_1_DQ[15]" is constrained to location PIN AA4 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 113
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X52_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X52_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[0].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X52_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[0].dq_ibuf" is constrained to location IOIBUF_X52_Y0_N22 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[0]" is constrained to location PIN W15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X50_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X50_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X50_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[1].dq_ibuf" is constrained to location IOIBUF_X50_Y0_N22 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[1]" is constrained to location PIN V14 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X61_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X61_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X61_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[2].dq_ibuf" is constrained to location IOIBUF_X61_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[2]" is constrained to location PIN AB20 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X52_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X52_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X52_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[3].dq_ibuf" is constrained to location IOIBUF_X52_Y0_N1 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[3]" is constrained to location PIN AB18 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X52_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X52_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X52_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[4].dq_ibuf" is constrained to location IOIBUF_X52_Y0_N8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[4]" is constrained to location PIN T15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X59_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X59_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X59_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[5].dq_ibuf" is constrained to location IOIBUF_X59_Y0_N1 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[5]" is constrained to location PIN W17 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X45_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X45_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X45_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[6].dq_ibuf" is constrained to location IOIBUF_X45_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[6]" is constrained to location PIN AB16 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X50_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X50_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[0].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X50_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[0].dq[7].dq_ibuf" is constrained to location IOIBUF_X50_Y0_N1 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[7]" is constrained to location PIN V15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[0].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[0].dq_ibuf" is constrained to location IOIBUF_X43_Y0_N29 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[8]" is constrained to location PIN W13 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[1].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[1].dq_ibuf" is constrained to location IOIBUF_X38_Y0_N22 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[9]" is constrained to location PIN AB13 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[2].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[2].dq_ibuf" is constrained to location IOIBUF_X43_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[10]" is constrained to location PIN AA15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[3].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[3].dq_ibuf" is constrained to location IOIBUF_X38_Y0_N8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[11]" is constrained to location PIN AB14 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[4].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[4].dq_ibuf" is constrained to location IOIBUF_X38_Y0_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[12]" is constrained to location PIN AA14 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[5].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[5].dq_ibuf" is constrained to location IOIBUF_X43_Y0_N8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[13]" is constrained to location PIN AB15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[6].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[6].dq_ibuf" is constrained to location IOIBUF_X38_Y0_N29 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[14]" is constrained to location PIN AA13 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_l[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 35
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_latch_l[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 36
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|altddio_in:dqs_group[1].dq[7].dqi|ddio_in_9gd:auto_generated|input_cell_h[0]" is constrained to location LAB_X43_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_9gd.tdf Line: 34
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_dp_io:dpio|dqs_group[1].dq[7].dq_ibuf" is constrained to location IOIBUF_X43_Y0_N1 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/ip/ddr2/ddr2_phy_alt_mem_phy.v Line: 2785
    Info (176467): Node "DDR2_2_DQ[15]" is constrained to location PIN U12 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 127
    Info (176467): Node "rxtx_top:inst6_rxtx_top|wfm_player_top:wfm_player_top_inst2|DDR2_ctrl_top:DDR2_ctrl_top_inst|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated|input_cell_h[0]" is constrained to location LAB_X3_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_bidir_n5h.tdf Line: 42
    Info (176467): Node "DDR2_1_CLK[0]~input" is constrained to location IOIBUF_X3_Y0_N29 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 111
    Info (176467): Node "DDR2_1_CLK[0]" is constrained to location PIN U7 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 111
    Info (176467): Node "tst_top:inst3_tst_top|ddr2_tester:ddr2_tester_inst2|ddr2:ddr2_inst|ddr2_controller_phy:ddr2_controller_phy_inst|ddr2_phy:ddr2_phy_inst|ddr2_phy_alt_mem_phy:ddr2_phy_alt_mem_phy_inst|ddr2_phy_alt_mem_phy_clk_reset:clk|altddio_bidir:DDR_CLK_OUT[0].ddr_clk_out_p|ddio_bidir_n5h:auto_generated|input_cell_h[0]" is constrained to location LAB_X65_Y1_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_bidir_n5h.tdf Line: 42
    Info (176467): Node "DDR2_2_CLK[0]~input" is constrained to location IOIBUF_X65_Y0_N29 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 125
    Info (176467): Node "DDR2_2_CLK[0]" is constrained to location PIN R14 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 125
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[12]" is constrained to location LAB_X20_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[12]" is constrained to location LAB_X20_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[12]" is constrained to location LAB_X20_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_IQSEL2~input" is constrained to location IOIBUF_X20_Y43_N8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 84
    Info (176467): Node "LMS_DIQ2_IQSEL2" is constrained to location PIN C7 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 84
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[10]" is constrained to location LAB_X9_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[10]" is constrained to location LAB_X9_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[10]" is constrained to location LAB_X9_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[10]~input" is constrained to location IOIBUF_X9_Y43_N29 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[10]" is constrained to location PIN A4 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[8]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[8]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[8]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[8]~input" is constrained to location IOIBUF_X25_Y43_N29 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[8]" is constrained to location PIN A6 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[11]" is constrained to location LAB_X5_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[11]" is constrained to location LAB_X5_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[11]" is constrained to location LAB_X5_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[11]~input" is constrained to location IOIBUF_X5_Y43_N1 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[11]" is constrained to location PIN A3 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[9]" is constrained to location LAB_X14_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[9]" is constrained to location LAB_X14_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[9]" is constrained to location LAB_X14_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[9]~input" is constrained to location IOIBUF_X14_Y43_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[9]" is constrained to location PIN A5 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[6]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[6]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[6]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[6]~input" is constrained to location IOIBUF_X25_Y43_N1 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[6]" is constrained to location PIN A8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[4]" is constrained to location LAB_X32_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[4]" is constrained to location LAB_X32_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[4]" is constrained to location LAB_X32_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[4]~input" is constrained to location IOIBUF_X32_Y43_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[4]" is constrained to location PIN A10 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[7]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[7]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[7]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[7]~input" is constrained to location IOIBUF_X25_Y43_N15 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[7]" is constrained to location PIN A7 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[5]" is constrained to location LAB_X32_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[5]" is constrained to location LAB_X32_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[5]" is constrained to location LAB_X32_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[5]~input" is constrained to location IOIBUF_X32_Y43_N29 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[5]" is constrained to location PIN A9 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[2]" is constrained to location LAB_X7_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[2]" is constrained to location LAB_X7_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[2]" is constrained to location LAB_X7_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[2]~input" is constrained to location IOIBUF_X7_Y43_N8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[2]" is constrained to location PIN B4 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[0]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[0]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[0]" is constrained to location LAB_X25_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[0]~input" is constrained to location IOIBUF_X25_Y43_N22 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[0]" is constrained to location PIN B7 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[3]" is constrained to location LAB_X5_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[3]" is constrained to location LAB_X5_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[3]" is constrained to location LAB_X5_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[3]~input" is constrained to location IOIBUF_X5_Y43_N8 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[3]" is constrained to location PIN B3 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_h[1]" is constrained to location LAB_X22_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 34
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_cell_l[1]" is constrained to location LAB_X22_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 35
    Info (176467): Node "rxtx_top:inst6_rxtx_top|rx_path_top:rx_path_top_inst5|diq2fifo:diq2fifo_inst0|lms7002_ddin:inst0_lms7002_ddin|altddio_in:ALTDDIO_IN_component|ddio_in_opi:auto_generated|input_latch_l[1]" is constrained to location LAB_X22_Y42_N0 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/ddio_in_opi.tdf Line: 36
    Info (176467): Node "LMS_DIQ2_D[1]~input" is constrained to location IOIBUF_X22_Y43_N1 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
    Info (176467): Node "LMS_DIQ2_D[1]" is constrained to location PIN B6 to improve DDIO timing File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 85
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 68 registers into blocks of type EC
    Extra Info (176218): Packed 101 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 36 register duplicates
Info (165008): altmemphy pin placement was successful
Warning (15062): PLL "pll_top:inst1_pll_top|tx_pll_top:tx_pll_top_inst0|altpll:altpll_inst3|pll_altpll2:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[1] is not fully compensated because it does not feed an I/O input register File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll2.v Line: 504
Warning (15062): PLL "pll_top:inst1_pll_top|rx_pll_top:rx_pll_top_inst0|altpll:altpll_inst3|pll_altpll1:auto_generated|pll1" in Source Synchronous mode with compensated output clock set to clk[1] is not fully compensated because it does not feed an I/O input register File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/db/pll_altpll1.v Line: 504
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:20
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "FX3_CTL6" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FX3_LED_G_LS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FX3_LED_R_LS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:01:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:14
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:19
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.14 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X34_Y33 to location X44_Y43
Info (170194): Fitter routing operations ending: elapsed time is 00:01:42
Info (11888): Total time spent on timing analysis during the Fitter is 93.53 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:21
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 16 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin BRDG_SPI_SCLK uses I/O standard 3.3-V LVCMOS at B2 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 151
    Info (169178): Pin BRDG_SPI_MOSI uses I/O standard 3.3-V LVCMOS at B1 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 152
    Info (169178): Pin BRDG_SPI_FPGA_SS uses I/O standard 3.3-V LVCMOS at K7 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 154
    Info (169178): Pin FPGA_I2C_SCL uses I/O standard 3.3-V LVCMOS at H7 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 156
    Info (169178): Pin FPGA_I2C_SDA uses I/O standard 3.3-V LVCMOS at J7 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 157
    Info (169178): Pin FPGA_GPIO[0] uses I/O standard 3.3-V LVCMOS at H8 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 170
    Info (169178): Pin FPGA_GPIO[1] uses I/O standard 3.3-V LVCMOS at H6 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 170
    Info (169178): Pin FPGA_GPIO[2] uses I/O standard 3.3-V LVCMOS at H2 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 170
    Info (169178): Pin FPGA_GPIO[3] uses I/O standard 3.3-V LVCMOS at H1 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 170
    Info (169178): Pin FPGA_GPIO[4] uses I/O standard 3.3-V LVCMOS at G4 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 170
    Info (169178): Pin FPGA_GPIO[5] uses I/O standard 3.3-V LVCMOS at G3 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 170
    Info (169178): Pin FPGA_GPIO[6] uses I/O standard 3.3-V LVCMOS at F2 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 170
    Info (169178): Pin FPGA_GPIO[7] uses I/O standard 3.3-V LVCMOS at F1 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 170
    Info (169178): Pin ADF_MUXOUT uses I/O standard 3.3-V LVCMOS at J2 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 172
    Info (169178): Pin LM75_OS uses I/O standard 3.3-V LVCMOS at J6 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 174
    Info (169178): Pin SI_CLK5 uses I/O standard 3.3-V LVCMOS at G1 File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 69
Warning (169064): Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DDR2_1_CLK[0] has a permanently enabled output enable File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 111
    Info (169065): Pin DDR2_1_CLK_N[0] has a permanently enabled output enable File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 112
    Info (169065): Pin DDR2_2_CLK[0] has a permanently enabled output enable File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 125
    Info (169065): Pin DDR2_2_CLK_N[0] has a permanently enabled output enable File: G:/working_dir/altera/LimeSDR-USB/lms7_trx/src/top/synth/lms7_trx_top.vhd Line: 126
Info (144001): Generated suppressed messages file G:/working_dir/altera/LimeSDR-USB/lms7_trx/output_files/LimeSDR-USB_lms7_trx.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 6328 megabytes
    Info: Processing ended: Thu May 21 11:28:54 2020
    Info: Elapsed time: 00:06:27
    Info: Total CPU time (on all processors): 00:11:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/working_dir/altera/LimeSDR-USB/lms7_trx/output_files/LimeSDR-USB_lms7_trx.fit.smsg.


