{
    "name": "TSMC28nm_Tech",
    "grid_unit": "0.001", // 或者是PDK定义的其他单位，例如 0.0005
    "time_unit": "1ps", // 或者 1ns，根据PDK的Liberty文件定义
    "installs": [
        {
            "id": "$PDK_ROOT", // 定义PDK根目录变量
            "path": "technology.tsmc28.pdk_install_dir"
        },
        {
            "id": "$STDCELL_LIBS", // 定义标准单元库目录变量
            "path": "technology.tsmc28.stdcell_install_dir"
        }
        // 您可以根据需要定义更多路径变量，例如IO库、模拟IP等
    ],
    // 如果您的PDK有GDS层映射文件 (通常用于Virtuoso等工具)，请指定路径
    // 例如 "gds_map_file": "$PDK_ROOT/path/to/your/layermap.map",
    "drc_decks": [
        {
            "tool_name": "calibre", // 或其他DRC工具，如 "icv" (IC Validator)
            "deck_name": "main_drc",
            // 路径指向您PDK中的DRC规则文件
            "path": "$PDK_ROOT/DRC/Calibre/rules/tsmc28_drc_rules.rule"
        }
        // 可以有多个DRC deck，例如 metal_fill_drc, antenna_drc 等
    ],
    // "additional_drc_text": "EXCLUDE CELL XYZ", // 可选的额外DRC命令
    "lvs_decks": [
        {
            "tool_name": "calibre", // 或 "icv"
            "deck_name": "main_lvs",
            // 路径指向您PDK中的LVS规则文件
            "path": "$PDK_ROOT/LVS/Calibre/rules/tsmc28_lvs_rules.rule"
        }
        // 可以有多个LVS deck
    ],
    // "additional_lvs_text": "LVS BOX cellA cellB", // 可选的额外LVS命令
    "libraries": [
        // 1. 技术LEF文件 (通常只有一个)
        {
            "lef_file": "$PDK_ROOT/TECH_LEF/tsmc28.lef", // 指向您的技术LEF文件
            "provides": [
                {
                    "lib_type": "technology"
                }
            ]
        },
        // 2. 标准单元库 (为每个工艺角和VT类型分别定义)
        // 示例：Typical-Typical (TT) corner, Regular VT (RVT)
        {
            "name_suffix": "TT_RVT", // 用于区分不同的库条目
            "nldm_liberty_file": "$STDCELL_LIBS/lib/tsmc28_rvt_tt.lib",
            "verilog_sim": "$STDCELL_LIBS/verilog/tsmc28_stdcells.v", // 可能是一个包含所有单元的Verilog文件
            "lef_file": "$STDCELL_LIBS/lef/tsmc28_rvt.lef", // RVT单元的LEF
            "spice_file": "$STDCELL_LIBS/spice/tsmc28_stdcells.spi", // 或 .cdl
            "gds_file": "$STDCELL_LIBS/gds/tsmc28_rvt.gds", // RVT单元的GDS
            "qrc_techfile": "$PDK_ROOT/Extraction/QRC/techfiles/tsmc28_typ.tch", // 或其他寄生参数提取技术文件
            "spice_model_file": { // 指向晶体管模型
                "path": "$PDK_ROOT/SPICE_MODELS/tsmc28_tt.pm"
            },
            "corner": {
                "nmos": "typical", // 根据您的PDK模型文件中的定义
                "pmos": "typical",
                "temperature": "25 C" // 或PDK定义的典型温度
            },
            "supplies": {
                "VDD": "1.0V", // 示例电压，请使用PDK指定的电压
                "GND": "0V"
            },
            "provides": [
                {
                    "lib_type": "stdcell",
                    "vt": "RVT" // Regular Threshold Voltage
                }
            ]
        },
        // 示例：Slow-Slow (SS) corner, Regular VT (RVT)
        {
            "name_suffix": "SS_RVT",
            "nldm_liberty_file": "$STDCELL_LIBS/lib/tsmc28_rvt_ss.lib",
            "verilog_sim": "$STDCELL_LIBS/verilog/tsmc28_stdcells.v",
            "lef_file": "$STDCELL_LIBS/lef/tsmc28_rvt.lef",
            "spice_file": "$STDCELL_LIBS/spice/tsmc28_stdcells.spi",
            "gds_file": "$STDCELL_LIBS/gds/tsmc28_rvt.gds",
            "qrc_techfile": "$PDK_ROOT/Extraction/QRC/techfiles/tsmc28_slow.tch",
            "spice_model_file": {
                "path": "$PDK_ROOT/SPICE_MODELS/tsmc28_ss.pm"
            },
            "corner": {
                "nmos": "slow",
                "pmos": "slow",
                "temperature": "125 C" // 示例高温
            },
            "supplies": {
                "VDD": "0.9V", // 示例低电压
                "GND": "0V"
            },
            "provides": [
                {
                    "lib_type": "stdcell",
                    "vt": "RVT"
                }
            ]
        },
        // ... 为其他工艺角 (FF, FS, SF) 和其他VT类型 (LVT, HVT, ULV等) 添加类似的条目 ...
        // 3. (可选) IO Pad 库
        /*
    {
      "name_suffix": "TT_IO",
      "nldm_liberty_file": "$IO_LIBS/lib/tsmc28_io_tt.lib",
      "verilog_sim": "$IO_LIBS/verilog/tsmc28_io.v",
      "lef_file": "$IO_LIBS/lef/tsmc28_io.lef",
      "spice_file": "$IO_LIBS/spice/tsmc28_io.spi",
      "gds_file": "$IO_LIBS/gds/tsmc28_io.gds",
      // ... corner, supplies ...
      "provides": [
        {
          "lib_type": "iopad"
        }
      ]
    },
    */
        // 4. (可选) SRAM/Memory 宏 (通常由Foundry或第三方IP提供)
        /*
    {
      "name_suffix": "SRAM_MACRO_TT", // 为每个SRAM宏创建一个条目
      "nldm_liberty_file": "$SRAM_PATH/sram_macro_A_tt.lib",
      "verilog_sim": "$SRAM_PATH/sram_macro_A.v",
      "lef_file": "$SRAM_PATH/sram_macro_A.lef",
      "spice_file": "$SRAM_PATH/sram_macro_A.spi",
      "gds_file": "$SRAM_PATH/sram_macro_A.gds",
      // ... corner, supplies ...
      "provides": [
        {
          "lib_type": "sram", // 或 "macro"
          "vt": "SRAM_VT" // 如果有特定的VT
        }
      ]
    }
    */
    ],
    "stackups": [ // 定义金属堆叠
        {
            "name": "default_stackup", // 您可以根据PDK命名，例如 "1P9M_1X_1Z_1U"
            "grid_unit": "0.001", // 与全局grid_unit保持一致或特定于此堆叠
            "metals": [
                // 示例 M1
                {
                    "name": "M1",
                    "index": 1,
                    "direction": "horizontal", // 或 "vertical"
                    "min_width": 0.040,
                    "pitch": 0.080,
                    "offset": 0.0,
                    "power_strap_widths_and_spacings": [
                        {
                            "width_at_least": 0.0,
                            "min_spacing": 0.040
                        }
                    ],
                    "power_strap_width_table": [], // 如果有预定义的电源轨宽度
                    "grid_unit": "0.001"
                },
                // 示例 M2
                {
                    "name": "M2",
                    "index": 2,
                    "direction": "vertical",
                    "min_width": 0.040,
                    "pitch": 0.080,
                    "offset": 0.0,
                    "power_strap_widths_and_spacings": [
                        {
                            "width_at_least": 0.0,
                            "min_spacing": 0.040
                        }
                    ],
                    "power_strap_width_table": [],
                    "grid_unit": "0.001"
                },
                // ... 为所有金属层 (M3, M4, ..., TopMetal) 添加定义 ...
                // 确保包含正确的 min_width, pitch, offset, direction 等信息
                // "power_strap_widths_and_spacings" 和 "power_strap_width_table" 对于电源规划很重要
                {
                    "name": "AP",
                    "index": 10,
                    "direction": "redistribution", // 顶层金属/RDL示例
                    "min_width": 5.0,
                    "pitch": 10.0,
                    "offset": 0.0,
                    "power_strap_widths_and_spacings": [
                        {
                            "width_at_least": 0.0,
                            "min_spacing": 5.0
                        }
                    ],
                    "power_strap_width_table": [],
                    "grid_unit": "0.001"
                }
            ]
        }
        // 如果有多种金属堆叠选项，可以定义多个
    ],
    "sites": [ // 定义标准单元的放置site
        {
            "name": "core_site_name", // 例如 "CORE" 或PDK中定义的site名称
            "x": 0.080, // site的宽度 (通常是M1或M2的pitch的倍数)
            "y": 0.960 // site的高度 (通常是标准单元的高度)
        }
        // 如果有多种site (例如，用于不同类型的单元)，可以定义多个
    ],
    "physical_only_cells_list": [ // 不参与逻辑综合的物理单元
        "TAPCELL_PREFIX*", // Tap/Well tap cells
        "FILLER_PREFIX*", // Filler cells
        "DECAP_PREFIX*", // Decap cells
        "ANTENNACELL_PREFIX*" // Antenna diode cells
        // 使用您PDK中实际的单元名称前缀或完整名称
    ],
    "special_cells": [ // 定义具有特殊用途的单元
        {
            "cell_type": "tapcell",
            "name": [
                "TAPCELL_NAME_RVT",
                "TAPCELL_NAME_LVT"
            ]
        },
        {
            "cell_type": "stdfiller",
            "name": [
                "FILLERCELL_1SITE",
                "FILLERCELL_2SITE",
                "FILLERCELL_4SITE"
            ]
        },
        {
            "cell_type": "decap",
            "name": [
                "DECAPCELL_TYPE1",
                "DECAPCELL_TYPE2"
            ],
            "size": [
                "1.0 fF",
                "2.0 fF"
            ]
        }, // size是可选的
        {
            "cell_type": "tiehicell",
            "name": [
                "TIEHI_CELL_NAME"
            ],
            "output_ports": [
                "H_OUT"
            ]
        }, // H_OUT是输出高电平的端口名
        {
            "cell_type": "tielocell",
            "name": [
                "TIELO_CELL_NAME"
            ],
            "output_ports": [
                "L_OUT"
            ]
        }, // L_OUT是输出低电平的端口名
        {
            "cell_type": "endcap",
            "name": [
                "ENDCAP_CELL_NAME_LEFT",
                "ENDCAP_CELL_NAME_RIGHT"
            ]
        } // 如果有边界单元
    // 根据您的PDK添加更多特殊单元类型和名称
    ],
    "dont_use_list": [ // 不推荐使用的单元列表
        "SOME_BAD_CELL_*",
        "ANOTHER_CELL_WITH_ISSUES"
        // 从PDK文档或经验中获取此列表
    ]
}