---
title: 寄存器
description: 
published: true
date: 2023-03-26T08:03:14.697Z
tags: 
editor: markdown
dateCreated: 2023-03-26T07:47:25.497Z
---
> S5PV210

# 介绍
SoC中有2类寄存器：通用寄存器和SFR
**通用寄存器**（ARM中有37个）是CPU的组成部分，CPU的很多活动都需要通用寄存器的支持和参与。
**SFR**（special function register，特殊功能寄存器）不在CPU中，而存在于CPU的外设中，我们通过访问外设的SFR来编程操控这个外设，这就是硬件编程控制的方法。


# 工作模式
ARM 有7个基本工作模式:
1. User : 非特权模式，大部分任务执行在这种模式
2. FIQ :   当一个高优先级（fast) 中断产生时将会进入这种模式
3. IRQ :   当一个低优先级（normal) 中断产生时将会进入这种模式
4. Supervisor :当复位或软中断指令执行时将会进入这种模式
5. Abort : 当存取异常时将会进入这种模式
6. Undef : 当执行未定义指令时会进入这种模式
7. System : 使用和User模式相同寄存器集的特权模式

除User（用户模式）是Normal（普通模式）外，其他6种都是Privilege（特权模式）。
Privilege中除Sys模式外，其余5种为异常模式。
各种模式的切换，可以是程序员通过代码主动切换（通过写CPSR寄存器）；也可以是CPU在某些情况下自动切换。
各种模式下权限和可以访问的寄存器不同。


# S5PV210的特殊功能寄存器

![image.png](https://raw.githubusercontent.com/cour125822/photo_wi/main/wiki/202303282112337.png)

37个寄存器中30个为“通用”型，1个固定用作PC，一个固定用作CPSR，5个固定用作5种异常模式下的SPSR。

## CPSR
![image.png](https://raw.githubusercontent.com/cour125822/photo_wi/main/wiki/202303282113138.png)
条件位：
- N = Negative result from ALU 
- Z = Zero result from ALU
- C = ALU operation Carried out
- V = ALU operation oVerflowed
Q 位：
- 仅ARM 5TE/J架构支持
- 指示饱和状态
J 位
- 仅ARM 5TE/J架构支持
- J = 1:  处理器处于Jazelle状态
中断禁止位：
- I  = 1: 禁止  IRQ.
- F = 1: 禁止  FIQ.
T Bit
- 仅ARM  xT架构支持
- T = 0: 处理器处于 ARM 状态
- T = 1: 处理器处于 Thumb 状态
Mode位：
- 处理器模式位

## 注意
- CPSR中各个bit位表明了CPU的某些状态信息，这些信息非常重要，和后面学到的汇编指令息息相关（譬如BLE指令中的E就和CPSR中的Z标志位有关）
- CPSR中的I、F位和开中断、关中断有关
- CPSR中的mode位（bit4～bit0共5位）决定了CPU的工作模式，在uboot代码中会使用汇编进行设置。
- PC（Program control register）为程序指针，PC指向哪里，CPU就会执行哪条指令（所以程序跳转时就是把目标地址代码放到PC中）
- 整个CPU中只有一个PC（CPSR也只有一个，但SPSR有5个）。







