module main(
	input CLK,
	output [1:0] DIG,
);