<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1">
    <tool name="XOR Gate">
      <a name="facing" val="south"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(250,200)" to="(290,200)"/>
    <wire from="(50,200)" to="(50,410)"/>
    <wire from="(80,380)" to="(210,380)"/>
    <wire from="(120,150)" to="(120,350)"/>
    <wire from="(210,150)" to="(210,260)"/>
    <wire from="(80,380)" to="(80,410)"/>
    <wire from="(250,200)" to="(250,260)"/>
    <wire from="(230,400)" to="(230,490)"/>
    <wire from="(290,200)" to="(290,340)"/>
    <wire from="(120,350)" to="(220,350)"/>
    <wire from="(220,350)" to="(220,370)"/>
    <wire from="(240,340)" to="(240,370)"/>
    <wire from="(70,470)" to="(70,490)"/>
    <wire from="(290,150)" to="(290,200)"/>
    <wire from="(230,320)" to="(230,370)"/>
    <wire from="(240,340)" to="(290,340)"/>
    <wire from="(50,200)" to="(250,200)"/>
    <comp lib="1" loc="(70,470)" name="XOR Gate">
      <a name="facing" val="south"/>
    </comp>
    <comp lib="0" loc="(290,150)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp loc="(230,400)" name="Som">
      <a name="facing" val="south"/>
    </comp>
    <comp lib="0" loc="(210,150)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(70,490)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(93,68)" name="Text">
      <a name="text" val="Matricula: 451620"/>
    </comp>
    <comp lib="0" loc="(120,150)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(140,38)" name="Text">
      <a name="text" val="Nome: Tiago Matta Machado Zaidan"/>
    </comp>
    <comp lib="0" loc="(230,490)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(230,320)" name="XOR Gate">
      <a name="facing" val="south"/>
    </comp>
    <comp lib="6" loc="(83,98)" name="Text">
      <a name="text" val="Exemplo0026"/>
    </comp>
  </circuit>
  <circuit name="Som">
    <a name="circuit" val="Som"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(270,140)" to="(270,160)"/>
    <wire from="(140,180)" to="(140,210)"/>
    <wire from="(150,160)" to="(170,160)"/>
    <wire from="(150,230)" to="(170,230)"/>
    <wire from="(190,30)" to="(190,100)"/>
    <wire from="(340,120)" to="(380,120)"/>
    <wire from="(350,50)" to="(470,50)"/>
    <wire from="(110,100)" to="(190,100)"/>
    <wire from="(150,160)" to="(150,230)"/>
    <wire from="(380,120)" to="(380,200)"/>
    <wire from="(270,50)" to="(270,140)"/>
    <wire from="(220,220)" to="(450,220)"/>
    <wire from="(230,160)" to="(270,160)"/>
    <wire from="(110,210)" to="(140,210)"/>
    <wire from="(190,100)" to="(290,100)"/>
    <wire from="(190,30)" to="(290,30)"/>
    <wire from="(110,160)" to="(150,160)"/>
    <wire from="(140,180)" to="(170,180)"/>
    <wire from="(560,220)" to="(560,260)"/>
    <wire from="(270,50)" to="(290,50)"/>
    <wire from="(510,220)" to="(560,220)"/>
    <wire from="(270,140)" to="(290,140)"/>
    <wire from="(140,210)" to="(170,210)"/>
    <wire from="(380,200)" to="(450,200)"/>
    <comp lib="0" loc="(470,50)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(560,260)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(110,160)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(340,120)" name="AND Gate"/>
    <comp lib="1" loc="(220,220)" name="AND Gate"/>
    <comp lib="0" loc="(110,100)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(110,210)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(350,50)" name="XOR Gate"/>
    <comp lib="1" loc="(510,220)" name="XOR Gate"/>
    <comp lib="1" loc="(230,160)" name="XOR Gate"/>
  </circuit>
</project>
