+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; matvec_inst|matvec_internal_inst|avmm_1_.global_out_ic_to_avmavmm_1_rw|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_out_ic_to_avmavmm_1_rw                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 110   ; 4              ; 5            ; 4              ; 107    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|sp[0].sp|staging_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|sp[0].sp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|sp[0].sp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 148   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|sp[0].out_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|sp[0].in_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[3].dp|pipe_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[3].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[3].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 148   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[3].out_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[3].in_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[2].dp|pipe_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[2].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[2].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 148   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[2].out_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[2].in_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[1].dp|pipe_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[1].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[1].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 148   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[1].out_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[1].in_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[0].dp|pipe_r                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 73    ; 0              ; 73           ; 0                ; 73                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[0].dp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[0].dp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 148   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[0].out_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|dp[0].in_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].a|mux_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].a                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 222   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].mout_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].m1_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[1].m0_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].a|mux_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].a                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 222   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].mout_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].m1_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|a[0].m0_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|rrp|read_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|rrp|read_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|rrp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 35    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 109   ; 0              ; 68           ; 0                ; 68                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|wrp|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 3     ; 1              ; 1            ; 1              ; 1      ; 1               ; 1             ; 1               ; 77    ; 0              ; 70           ; 0                ; 70                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.s_endp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 36    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 186   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[2].m_endp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 220   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[2].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[2].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[2].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[2].m_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 108   ; 0              ; 108          ; 0                ; 108               ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[1].m_endp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 220   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[1].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[1].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[1].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[1].m_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 108   ; 0              ; 108          ; 0                ; 108               ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 220   ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 35    ; 0              ; 35           ; 0                ; 35                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 74    ; 0              ; 74           ; 0                ; 74                ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 108   ; 0              ; 108          ; 0                ; 108               ;
; matvec_inst|matvec_internal_inst|avmm_1_.global_icavmm_1_rw                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 250   ; 0              ; 0            ; 0              ; 178    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.t[2].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.t[1].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|avmm_1_.t[0].avmm_1_avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 107   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thereset_wire_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thematvec_B0_runOnce_merge                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_matvec0|thei_llvm_fpga_pop_token_i1_wt_limpop_matvec0_reg                                                                                                                                                                                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_matvec0|thei_llvm_fpga_pop_token_i1_wt_limpop_matvec1|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_matvec0|thei_llvm_fpga_pop_token_i1_wt_limpop_matvec1                                                                                                                                                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thei_llvm_fpga_pop_token_i1_wt_limpop_matvec0                                                                                                                                                                                                                                                                                                                                                                             ; 9     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1_reg                                                                                                                                                                                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1|fifo                                                                                                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1                                                                                                                                                                                                                                                                                                                           ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thei_llvm_fpga_push_token_i1_wt_limpush_matvec1                                                                                                                                                                                                                                                                                                                                                                           ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region|thematvec_B0_runOnce_merge_reg                                                                                                                                                                                                                                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thebb_matvec_B0_runOnce_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce|thematvec_B0_runOnce_branch                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B0_runOnce                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thematvec_B3_x|sim_tracker_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 5     ; 1              ; 4            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thematvec_B3_x                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 11    ; 0              ; 4            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thematvec_B2_x|sim_tracker_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 5     ; 1              ; 4            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thematvec_B2_x                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 11    ; 0              ; 4            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thematvec_B1_start_x|sim_tracker_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 5     ; 1              ; 4            ; 1              ; 0      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thematvec_B1_start_x                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 11    ; 0              ; 4            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region|thei_iowr_bl_return_matvec_unnamed_matvec11_matvec0|theiowr|GEN_STALL_VALID.hld_iowr_stall_valid_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region|thei_iowr_bl_return_matvec_unnamed_matvec11_matvec0|theiowr|GEN_STALL_VALID.hld_iowr_stall_valid_inst                                                                                                                                                                                                                                                                                                                                     ; 9     ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region|thei_iowr_bl_return_matvec_unnamed_matvec11_matvec0|theiowr                                                                                                                                                                                                                                                                                                                                                                               ; 73    ; 3              ; 63           ; 3              ; 5      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region|thei_iowr_bl_return_matvec_unnamed_matvec11_matvec0                                                                                                                                                                                                                                                                                                                                                                                       ; 6     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|thei_llvm_fpga_push_token_i1_throttle_push_matvec1_reg                                                                                                                                                                                                                                                                                                                                 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|fifo                                                                                                                                                                                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_matvec1|thei_llvm_fpga_push_token_i1_throttle_push_matvec1                                                                                                                                                                                                                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region|thei_llvm_fpga_push_token_i1_throttle_push_matvec1                                                                                                                                                                                                                                                                                                                                                                                        ; 6     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thebb_matvec_B5_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 6     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thematvec_B5_branch                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5|thematvec_B5_merge                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|GEN_DOWN_STAGING_REG.downstream_staging_reg|acl_reset_handler_inst                                                                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|GEN_DOWN_STAGING_REG.downstream_staging_reg                                                                                                                                                                                                                                                                      ; 199   ; 0              ; 0            ; 0              ; 197    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x|theiord|GEN_STALL_VALID.hld_iord_stall_valid_inst                                                                                                                                                                                                                                                                                                                  ; 200   ; 2              ; 0            ; 2              ; 200    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x|theiord                                                                                                                                                                                                                                                                                                                                                            ; 233   ; 37             ; 0            ; 37             ; 196    ; 37              ; 37            ; 37              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_iord_bl_call_matvec_unnamed_matvec2_matvec2_aunroll_x                                                                                                                                                                                                                                                                                                                                                                    ; 198   ; 0              ; 1            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_matvec3_matvec7|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_matvec3_matvec1                                                                                                                                                                                                                                                                                                       ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_matvec3_matvec7                                                                                                                                                                                                                                                                                                                                                                   ; 69    ; 0              ; 1            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_matvec4_matvec8|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_matvec4_matvec1                                                                                                                                                                                                                                                                                                       ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_matvec4_matvec8                                                                                                                                                                                                                                                                                                                                                                   ; 69    ; 0              ; 1            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_matvec5_matvec9|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_matvec5_matvec1                                                                                                                                                                                                                                                                                                       ; 67    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_ffwd_source_p1025i32_unnamed_matvec5_matvec9                                                                                                                                                                                                                                                                                                                                                                   ; 69    ; 0              ; 1            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1_reg                                                                                                                                                                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1                                                                                                                                                                                                                                                                                                                       ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_llvm_fpga_pop_throttle_i1_throttle_pop_matvec1                                                                                                                                                                                                                                                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_matvecs_c0_exit_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_matvecs_c0_exit_matvec1|acl_reset_handler_inst                                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_matvecs_c0_exit_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_matvecs_c0_exit_matvec1                                                                                                                                                                                                                   ; 23    ; 16             ; 0            ; 16             ; 20     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_wt_entry_matvecs_c0_exit_matvec1_aunroll_x                                                                                                                                                                                                                                                                                     ; 7     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond14_matvec2|thei_llvm_fpga_push_i1_notexitcond14_matvec1|acl_reset_handler_inst                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond14_matvec2|thei_llvm_fpga_push_i1_notexitcond14_matvec1                                                                                                                                                                                                   ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond14_matvec2                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going13_matvec1|thepassthru                                                                                                                                                                                                                                    ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going13_matvec1|thei_llvm_fpga_pipeline_keep_going13_matvec1|asr|acl_reset_handler_inst                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going13_matvec1|thei_llvm_fpga_pipeline_keep_going13_matvec1|asr                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going13_matvec1|thei_llvm_fpga_pipeline_keep_going13_matvec1                                                                                                                                                                                                   ; 10    ; 2              ; 3            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going13_matvec1                                                                                                                                                                                                                                                ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x|thei_sfc_logic_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x                                                                                                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thei_sfc_s_c0_in_wt_entry_matvecs_c0_enter5_matvec0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 1            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region|thematvec_B1_start_merge_reg                                                                                                                                                                                                                                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thebb_matvec_B1_start_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                               ; 200   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thematvec_B1_start_branch                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start|thematvec_B1_start_merge                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 5     ; 0              ; 2            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B1_start                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 201   ; 0              ; 0            ; 0              ; 200    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going13_matvec1_sr                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec0|thelimiter|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec0|thelimiter                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop10_matvec3|thei_llvm_fpga_pop_i1_memdep_phi_pop10_matvec3_reg                                                                                                                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop10_matvec3|thei_llvm_fpga_pop_i1_memdep_phi_pop10_matvec1|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop10_matvec3|thei_llvm_fpga_pop_i1_memdep_phi_pop10_matvec1                                                                                                                                                                                                                                                                                                                                             ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_llvm_fpga_pop_i1_memdep_phi_pop10_matvec3                                                                                                                                                                                                                                                                                                                                                                                            ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_full_detector|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_full_detector|acl_reset_handler_inst                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_full_detector|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_full_detector                                                                             ; 7     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_full_detector                                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|addr_match_inst                                          ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                               ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                               ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated       ; 110   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0|ms.acl_mid_speed_fifo_inst                                                          ; 100   ; 2              ; 0            ; 2              ; 103    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec0                                                                                     ; 100   ; 60             ; 0            ; 60             ; 99     ; 60              ; 60            ; 60              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_data_fifo_aunroll_x                                                                                                                                                                    ; 40    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_cond1_preheader_matvecs_c0_exit31_matvec1_aunroll_x                                                                                                                                                                                                                                                                       ; 42    ; 1              ; 0            ; 1              ; 38     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going9_matvec2|thepassthru                                                                                                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going9_matvec2|thei_llvm_fpga_pipeline_keep_going9_matvec1|asr|acl_reset_handler_inst                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going9_matvec2|thei_llvm_fpga_pipeline_keep_going9_matvec1|asr                                                                                                                                                                                   ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going9_matvec2|thei_llvm_fpga_pipeline_keep_going9_matvec1                                                                                                                                                                                       ; 10    ; 2              ; 3            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going9_matvec2                                                                                                                                                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond10_matvec7|thei_llvm_fpga_push_i1_notexitcond10_matvec1|acl_reset_handler_inst                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond10_matvec7|thei_llvm_fpga_push_i1_notexitcond10_matvec1                                                                                                                                                                                     ; 8     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond10_matvec7                                                                                                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv1_pop8_matvec3|thei_llvm_fpga_pop_i6_fpga_indvars_iv1_pop8_matvec1|acl_reset_handler_inst                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv1_pop8_matvec3|thei_llvm_fpga_pop_i6_fpga_indvars_iv1_pop8_matvec1                                                                                                                                                                       ; 23    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv1_pop8_matvec3                                                                                                                                                                                                                           ; 21    ; 6              ; 0            ; 6              ; 7      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv1_push8_matvec9|thei_llvm_fpga_push_i6_fpga_indvars_iv1_push8_matvec1|fifo|acl_reset_handler_inst                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv1_push8_matvec9|thei_llvm_fpga_push_i6_fpga_indvars_iv1_push8_matvec1|fifo                                                                                                                                                              ; 12    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv1_push8_matvec9|thei_llvm_fpga_push_i6_fpga_indvars_iv1_push8_matvec1|acl_reset_handler_inst                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv1_push8_matvec9|thei_llvm_fpga_push_i6_fpga_indvars_iv1_push8_matvec1                                                                                                                                                                   ; 15    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv1_push8_matvec9                                                                                                                                                                                                                         ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_032_pop9_matvec10|thei_llvm_fpga_pop_i32_i_032_pop9_matvec1|acl_reset_handler_inst                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_032_pop9_matvec10|thei_llvm_fpga_pop_i32_i_032_pop9_matvec1                                                                                                                                                                                          ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_032_pop9_matvec10                                                                                                                                                                                                                                    ; 71    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_032_push9_matvec12|thei_llvm_fpga_push_i32_i_032_push9_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_032_push9_matvec12|thei_llvm_fpga_push_i32_i_032_push9_matvec1|fifo                                                                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_032_push9_matvec12|thei_llvm_fpga_push_i32_i_032_push9_matvec1|acl_reset_handler_inst                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_032_push9_matvec12|thei_llvm_fpga_push_i32_i_032_push9_matvec1                                                                                                                                                                                      ; 39    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_032_push9_matvec12                                                                                                                                                                                                                                  ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec0_aunroll_x                                                                                                                                                                                                                                                                               ; 6     ; 0              ; 1            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thei_sfc_s_c0_in_for_cond1_preheader_matvecs_c0_enter296_matvec1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region|thematvec_B2_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thebb_matvec_B2_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 8     ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thematvec_B2_merge                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 7     ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2|thematvec_B2_branch                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 39    ; 0              ; 2            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B2                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                                               ; 78    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                  ; 68    ; 2              ; 0            ; 2              ; 71     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|data_fifo                                                                                                                                                                                                                                                                                                                                             ; 68    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                        ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                                                  ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                                          ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|nop_fifo                                                                                                                                                                                                                                                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|pipelined_write                                                                                                                                                                                                                                                                                                                                                       ; 75    ; 13             ; 4            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|u_permute_address                                                                                                                                                                                                                                                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3|thei_llvm_fpga_mem_memdep_matvec1                                                                                                                                                                                                                                                                                                                                                                       ; 242   ; 13             ; 130          ; 13             ; 76     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_mem_memdep_matvec3                                                                                                                                                                                                                                                                                                                                                                                                         ; 137   ; 0              ; 33           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4_reg                                                                                                                                                                                                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec1|fifo|staging_reg|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec1|fifo|staging_reg                                                                                                                                                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec1|fifo|fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec1|fifo|fifo|fifo                                                                                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec1|fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec1|fifo|fifo                                                                                                                                                                                                                                                                                                                               ; 5     ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec1|fifo                                                                                                                                                                                                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec1|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec1                                                                                                                                                                                                                                                                                                                                         ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_push_i1_memdep_phi_push10_matvec4                                                                                                                                                                                                                                                                                                                                                                                          ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                                                                                                                                                                                                 ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                                                                                                                                                                                        ; 20    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                                                                                                                                                                                                    ; 20    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                                                                   ; 6     ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|fifo                                                                                                                                                                                                                                                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thecoalesced_delay_0_fifo                                                                                                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast35394_matvec1|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast35394_matvec1|acl_reset_handler_inst                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast35394_matvec1|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast35394_matvec1                                                                                                                                                                                                                                                                                                                   ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast35394_matvec1                                                                                                                                                                                                                                                                                                                                                                               ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thebb_matvec_B4_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 171   ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thematvec_B4_merge                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 70    ; 0              ; 2            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4|thematvec_B4_branch                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 172   ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B5_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going9_matvec2_sr                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec1|thelimiter|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec1|thelimiter                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|theloop_limiter_matvec1                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3_sr_1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 40    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thematvec_B3_branch                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 72    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                              ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|data_fifo                                                                                                                                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                             ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|input_fifo                                                                                                                                                                                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                                 ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|nop_fifo                                                                                                                                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|pipelined_read                                                                                                                                                                                                                                                                                                                                      ; 71    ; 13             ; 0            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|u_permute_address                                                                                                                                                                                                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thei_llvm_fpga_mem_unnamed_matvec8_matvec1                                                                                                                                                                                                                                                                                                                                                     ; 242   ; 44             ; 129          ; 44             ; 107    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3|thereaddata_reg_unnamed_matvec8_matvec0                                                                                                                                                                                                                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec8_matvec3                                                                                                                                                                                                                                                                                                                                                                                                ; 106   ; 0              ; 33           ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body3_matvecs_c0_exit40_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body3_matvecs_c0_exit40_matvec1|acl_reset_handler_inst                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body3_matvecs_c0_exit40_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body3_matvecs_c0_exit40_matvec1                                                                                                                                                                                                                      ; 327   ; 154            ; 0            ; 154            ; 324    ; 154             ; 154           ; 154             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c0_out_for_body3_matvecs_c0_exit40_matvec1_aunroll_x                                                                                                                                                                                                                                                                                           ; 173   ; 0              ; 0            ; 0              ; 172    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|redist21_i_first_cleanup_xor_matvec4_q_6                                                                                                                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|redist12_i_llvm_fpga_pop_i32_i_032_pop919_pop18_matvec12_out_data_out_6_mem_dmem|auto_generated|altsyncram1                                                                                                                                                                                       ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|redist12_i_llvm_fpga_pop_i32_i_032_pop919_pop18_matvec12_out_data_out_6_mem_dmem|auto_generated                                                                                                                                                                                                   ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast33385_matvec16|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast33385_matvec1|acl_reset_handler_inst                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast33385_matvec16|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast33385_matvec1                                                                                                                                                                          ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast33385_matvec16                                                                                                                                                                                                                                      ; 68    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_memdep_phi_pop1020_pop19_matvec18|thei_llvm_fpga_pop_i1_memdep_phi_pop1020_pop19_matvec1|acl_reset_handler_inst                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_memdep_phi_pop1020_pop19_matvec18|thei_llvm_fpga_pop_i1_memdep_phi_pop1020_pop19_matvec1                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_memdep_phi_pop1020_pop19_matvec18                                                                                                                                                                                                                                           ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_memdep_phi_pop1020_push19_matvec19|thei_llvm_fpga_push_i1_memdep_phi_pop1020_push19_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_memdep_phi_pop1020_push19_matvec19|thei_llvm_fpga_push_i1_memdep_phi_pop1020_push19_matvec1|fifo                                                                                                                                                                           ; 5     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_memdep_phi_pop1020_push19_matvec19|thei_llvm_fpga_push_i1_memdep_phi_pop1020_push19_matvec1|acl_reset_handler_inst                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_memdep_phi_pop1020_push19_matvec19|thei_llvm_fpga_push_i1_memdep_phi_pop1020_push19_matvec1                                                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_memdep_phi_pop1020_push19_matvec19                                                                                                                                                                                                                                         ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast376_matvec23|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast376_matvec1|acl_reset_handler_inst                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast376_matvec23|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast376_matvec1                                                                                                                                                                              ; 68    ; 0              ; 0            ; 0              ; 66     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_ffwd_dest_p1025i32_mptr_bitcast376_matvec23                                                                                                                                                                                                                                        ; 68    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_032_pop919_pop18_matvec12|thei_llvm_fpga_pop_i32_i_032_pop919_pop18_matvec1|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_032_pop919_pop18_matvec12|thei_llvm_fpga_pop_i32_i_032_pop919_pop18_matvec1                                                                                                                                                                                              ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_i_032_pop919_pop18_matvec12                                                                                                                                                                                                                                                ; 71    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_032_pop919_push18_matvec13|thei_llvm_fpga_push_i32_i_032_pop919_push18_matvec1|staging_reg|acl_reset_handler_inst                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_032_pop919_push18_matvec13|thei_llvm_fpga_push_i32_i_032_pop919_push18_matvec1|staging_reg                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_032_pop919_push18_matvec13|thei_llvm_fpga_push_i32_i_032_pop919_push18_matvec1|acl_reset_handler_inst                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_032_pop919_push18_matvec13|thei_llvm_fpga_push_i32_i_032_pop919_push18_matvec1                                                                                                                                                                                          ; 39    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i32_i_032_pop919_push18_matvec13                                                                                                                                                                                                                                              ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_j_030_pop13_matvec14|thei_llvm_fpga_pop_i32_j_030_pop13_matvec1|acl_reset_handler_inst                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_j_030_pop13_matvec14|thei_llvm_fpga_pop_i32_j_030_pop13_matvec1                                                                                                                                                                                                            ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_j_030_pop13_matvec14                                                                                                                                                                                                                                                       ; 71    ; 2              ; 0            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_030_push13_matvec26|thei_llvm_fpga_push_i32_j_030_push13_matvec1|staging_reg|acl_reset_handler_inst                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_030_push13_matvec26|thei_llvm_fpga_push_i32_j_030_push13_matvec1|staging_reg                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_030_push13_matvec26|thei_llvm_fpga_push_i32_j_030_push13_matvec1|acl_reset_handler_inst                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_030_push13_matvec26|thei_llvm_fpga_push_i32_j_030_push13_matvec1                                                                                                                                                                                                        ; 39    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i32_j_030_push13_matvec26                                                                                                                                                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|i_masked_matvec37_delay                                                                                                                                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_exitcond317_pop16_matvec38|thei_llvm_fpga_pop_i1_exitcond317_pop16_matvec1|acl_reset_handler_inst                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_exitcond317_pop16_matvec38|thei_llvm_fpga_pop_i1_exitcond317_pop16_matvec1                                                                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_exitcond317_pop16_matvec38                                                                                                                                                                                                                                                  ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_exitcond317_push16_matvec39|thei_llvm_fpga_push_i1_exitcond317_push16_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_exitcond317_push16_matvec39|thei_llvm_fpga_push_i1_exitcond317_push16_matvec1|fifo                                                                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_exitcond317_push16_matvec39|thei_llvm_fpga_push_i1_exitcond317_push16_matvec1|acl_reset_handler_inst                                                                                                                                                                       ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_exitcond317_push16_matvec39|thei_llvm_fpga_push_i1_exitcond317_push16_matvec1                                                                                                                                                                                              ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_exitcond317_push16_matvec39                                                                                                                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_notcmp718_pop17_matvec40|thei_llvm_fpga_pop_i1_notcmp718_pop17_matvec1|acl_reset_handler_inst                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_notcmp718_pop17_matvec40|thei_llvm_fpga_pop_i1_notcmp718_pop17_matvec1                                                                                                                                                                                                      ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i1_notcmp718_pop17_matvec40                                                                                                                                                                                                                                                    ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp718_push17_matvec41|thei_llvm_fpga_push_i1_notcmp718_push17_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp718_push17_matvec41|thei_llvm_fpga_push_i1_notcmp718_push17_matvec1|fifo                                                                                                                                                                                             ; 5     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp718_push17_matvec41|thei_llvm_fpga_push_i1_notcmp718_push17_matvec1|acl_reset_handler_inst                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp718_push17_matvec41|thei_llvm_fpga_push_i1_notcmp718_push17_matvec1                                                                                                                                                                                                  ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notcmp718_push17_matvec41                                                                                                                                                                                                                                                  ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thepassthru                                                                                                                                                                                                                                            ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|push|staging_reg|acl_reset_handler_inst                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|push|staging_reg                                                                                                                                                                                            ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|push|acl_reset_handler_inst                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|push                                                                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 7      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|pop2|acl_reset_handler_inst                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|pop2                                                                                                                                                                                                        ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|pop1|acl_reset_handler_inst                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|pop1                                                                                                                                                                                                        ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1|acl_reset_handler_inst                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6|thei_llvm_fpga_pipeline_keep_going_matvec1                                                                                                                                                                                                             ; 10    ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pipeline_keep_going_matvec6                                                                                                                                                                                                                                                        ; 10    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_matvec11|thei_llvm_fpga_push_i1_lastiniteration_matvec1|staging_reg|acl_reset_handler_inst                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_matvec11|thei_llvm_fpga_push_i1_lastiniteration_matvec1|staging_reg                                                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_matvec11|thei_llvm_fpga_push_i1_lastiniteration_matvec1|acl_reset_handler_inst                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_matvec11|thei_llvm_fpga_push_i1_lastiniteration_matvec1                                                                                                                                                                                                    ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_lastiniteration_matvec11                                                                                                                                                                                                                                                   ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i2_initerations_pop14_matvec7|thei_llvm_fpga_pop_i2_initerations_pop14_matvec1|acl_reset_handler_inst                                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i2_initerations_pop14_matvec7|thei_llvm_fpga_pop_i2_initerations_pop14_matvec1                                                                                                                                                                                                 ; 23    ; 6              ; 0            ; 6              ; 11     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i2_initerations_pop14_matvec7                                                                                                                                                                                                                                                  ; 17    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i2_initerations_push14_matvec9|thei_llvm_fpga_push_i2_initerations_push14_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i2_initerations_push14_matvec9|thei_llvm_fpga_push_i2_initerations_push14_matvec1|fifo                                                                                                                                                                                        ; 12    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i2_initerations_push14_matvec9|thei_llvm_fpga_push_i2_initerations_push14_matvec1|acl_reset_handler_inst                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i2_initerations_push14_matvec9|thei_llvm_fpga_push_i2_initerations_push14_matvec1                                                                                                                                                                                             ; 15    ; 7              ; 0            ; 7              ; 19     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i2_initerations_push14_matvec9                                                                                                                                                                                                                                                ; 8     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_matvec31|thei_llvm_fpga_push_i1_notexitcond_matvec1|staging_reg|acl_reset_handler_inst                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_matvec31|thei_llvm_fpga_push_i1_notexitcond_matvec1|staging_reg                                                                                                                                                                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_matvec31|thei_llvm_fpga_push_i1_notexitcond_matvec1|acl_reset_handler_inst                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_matvec31|thei_llvm_fpga_push_i1_notexitcond_matvec1                                                                                                                                                                                                            ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i1_notexitcond_matvec31                                                                                                                                                                                                                                                       ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop11_matvec27|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop11_matvec1|acl_reset_handler_inst                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop11_matvec27|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop11_matvec1                                                                                                                                                                                          ; 23    ; 2              ; 0            ; 2              ; 11     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i6_fpga_indvars_iv_pop11_matvec27                                                                                                                                                                                                                                              ; 21    ; 6              ; 0            ; 6              ; 7      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv_push11_matvec36|thei_llvm_fpga_push_i6_fpga_indvars_iv_push11_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv_push11_matvec36|thei_llvm_fpga_push_i6_fpga_indvars_iv_push11_matvec1|fifo                                                                                                                                                                                 ; 12    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv_push11_matvec36|thei_llvm_fpga_push_i6_fpga_indvars_iv_push11_matvec1|acl_reset_handler_inst                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv_push11_matvec36|thei_llvm_fpga_push_i6_fpga_indvars_iv_push11_matvec1                                                                                                                                                                                      ; 15    ; 3              ; 0            ; 3              ; 19     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i6_fpga_indvars_iv_push11_matvec36                                                                                                                                                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i2_cleanups_pop15_matvec2|thei_llvm_fpga_pop_i2_cleanups_pop15_matvec1|acl_reset_handler_inst                                                                                                                                                                                  ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i2_cleanups_pop15_matvec2|thei_llvm_fpga_pop_i2_cleanups_pop15_matvec1                                                                                                                                                                                                         ; 23    ; 6              ; 0            ; 6              ; 11     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_pop_i2_cleanups_pop15_matvec2                                                                                                                                                                                                                                                      ; 17    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups_push15_matvec34|thei_llvm_fpga_push_i2_cleanups_push15_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups_push15_matvec34|thei_llvm_fpga_push_i2_cleanups_push15_matvec1|fifo                                                                                                                                                                                               ; 12    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups_push15_matvec34|thei_llvm_fpga_push_i2_cleanups_push15_matvec1|acl_reset_handler_inst                                                                                                                                                                             ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups_push15_matvec34|thei_llvm_fpga_push_i2_cleanups_push15_matvec1                                                                                                                                                                                                    ; 15    ; 7              ; 0            ; 7              ; 19     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x|thei_llvm_fpga_push_i2_cleanups_push15_matvec34                                                                                                                                                                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x|thei_sfc_logic_s_c0_in_for_body3_matvecs_c0_enter347_matvec0_aunroll_x                                                                                                                                                                                                                                                                                                   ; 170   ; 0              ; 1            ; 0              ; 172    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c0_in_for_body3_matvecs_c0_enter347_matvec1_aunroll_x                                                                                                                                                                                                                                                                                                                                                                          ; 170   ; 0              ; 0            ; 0              ; 172    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thematvec_B3_merge_reg_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                          ; 40    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                         ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                              ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                 ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|data_fifo                                                                                                                                                                                                                                                                                                                            ; 36    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|gen_ram.gen_mlab.altdpram_component|auto_generated                                                                                                                                                                                                                                             ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                ; 36    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|input_fifo                                                                                                                                                                                                                                                                                                                           ; 36    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst|acl_reset_handler_inst                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_occ_gte_three_E.occ_gte_three_inst                                                                                                                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|lfsr_inst                                                                                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_rdaddr_inst                                                                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|lfsr_inst                                                                                                                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|m20k_wraddr_inst                                                                                                                                                                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|gen_mlab.gen_mlab_reg.altdpram_component|auto_generated                                                                                                                                                                                                                                 ; 14    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo|llram.acl_latency_one_ram_fifo_inst                                                                                                                                                                                                                                                                                         ; 5     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|nop_fifo                                                                                                                                                                                                                                                                                                                             ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|pipelined_read                                                                                                                                                                                                                                                                                                                                      ; 71    ; 13             ; 0            ; 13             ; 81     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|u_permute_address                                                                                                                                                                                                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                              ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thei_llvm_fpga_mem_unnamed_matvec9_matvec1                                                                                                                                                                                                                                                                                                                                                     ; 242   ; 44             ; 129          ; 44             ; 107    ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4|thereaddata_reg_unnamed_matvec9_matvec1                                                                                                                                                                                                                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_llvm_fpga_mem_unnamed_matvec9_matvec4                                                                                                                                                                                                                                                                                                                                                                                                ; 106   ; 0              ; 33           ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                                                                                                                                                                                                 ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                                                                                                                                                                                        ; 20    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                                                                                                                                                                                                    ; 20    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                                                                   ; 6     ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|fifo                                                                                                                                                                                                                                                                                                                                                                                                            ; 6     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_0_fifo                                                                                                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|real_almost_full.almost_full_inst                                                                                                                                                                                                                                                                                                                                 ; 6     ; 1              ; 4            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_real_stall_out.stall_out_inst                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst                                                                                                                                                                                                                                                                                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_rd_addr_inst                                                                                                                                                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|lfsr_inst                                                                                                                                                                                                                                                                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|ram_wr_addr_inst                                                                                                                                                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated|altsyncram1                                                                                                                                                                                                                                                                                                        ; 53    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|gen_ram.gen_m20k.altera_syncram|auto_generated                                                                                                                                                                                                                                                                                                                    ; 53    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst                                                                                                                                                                                                                                                                                                                                                                   ; 39    ; 2              ; 0            ; 2              ; 42     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|hld_fifo_inst                                                                                                                                                                                                                                                                                                                                                                                              ; 39    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|fifo                                                                                                                                                                                                                                                                                                                                                                                                            ; 39    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thecoalesced_delay_1_fifo                                                                                                                                                                                                                                                                                                                                                                                                                 ; 39    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body3_matvecs_c1_exit_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body3_matvecs_c1_exit_matvec1|acl_reset_handler_inst                                                                                                                                                                                                      ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body3_matvecs_c1_exit_matvec1_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body3_matvecs_c1_exit_matvec1                                                                                                                                                                                                                             ; 71    ; 31             ; 0            ; 31             ; 68     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_llvm_fpga_sfc_exit_s_c1_out_for_body3_matvecs_c1_exit_matvec1_aunroll_x                                                                                                                                                                                                                                                                                                ; 40    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|i_mul5_matvec2_im0_cma_delay                                                                                                                                                                                                                                                                            ; 39    ; 0              ; 3            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|i_mul5_matvec2_im8_cma_delay                                                                                                                                                                                                                                                                            ; 31    ; 0              ; 3            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|i_mul5_matvec2_ma3_cma_delay                                                                                                                                                                                                                                                                            ; 36    ; 0              ; 3            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_tmp_031_pop12_matvec3|thei_llvm_fpga_pop_i32_tmp_031_pop12_matvec1|acl_reset_handler_inst                                                                                                                                                                                        ; 2     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_tmp_031_pop12_matvec3|thei_llvm_fpga_pop_i32_tmp_031_pop12_matvec1                                                                                                                                                                                                               ; 71    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|thei_llvm_fpga_pop_i32_tmp_031_pop12_matvec3                                                                                                                                                                                                                                                            ; 71    ; 32             ; 0            ; 32             ; 33     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|thei_llvm_fpga_push_i32_tmp_031_push12_matvec5|thei_llvm_fpga_push_i32_tmp_031_push12_matvec1|fifo|acl_reset_handler_inst                                                                                                                                                                               ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|thei_llvm_fpga_push_i32_tmp_031_push12_matvec5|thei_llvm_fpga_push_i32_tmp_031_push12_matvec1|fifo                                                                                                                                                                                                      ; 36    ; 2              ; 0            ; 2              ; 36     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|thei_llvm_fpga_push_i32_tmp_031_push12_matvec5|thei_llvm_fpga_push_i32_tmp_031_push12_matvec1|acl_reset_handler_inst                                                                                                                                                                                    ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|thei_llvm_fpga_push_i32_tmp_031_push12_matvec5|thei_llvm_fpga_push_i32_tmp_031_push12_matvec1                                                                                                                                                                                                           ; 39    ; 1              ; 0            ; 1              ; 67     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x|thei_llvm_fpga_push_i32_tmp_031_push12_matvec5                                                                                                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x|thei_sfc_logic_s_c1_in_for_body3_matvecs_c1_enter_matvec0_aunroll_x                                                                                                                                                                                                                                                                                                         ; 71    ; 0              ; 1            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region|thei_sfc_s_c1_in_for_body3_matvecs_c1_enter_matvec6_aunroll_x                                                                                                                                                                                                                                                                                                                                                                             ; 73    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thebb_matvec_B3_stall_region                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 240   ; 0              ; 0            ; 0              ; 216    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3|thematvec_B3_merge                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 77    ; 0              ; 2            ; 0              ; 39     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B3                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 278   ; 32             ; 0            ; 32             ; 219    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going_matvec6_sr                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thebb_matvec_B4_sr_0_aunroll_x                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 70    ; 0              ; 0            ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going_matvec6_valid_fifo|thei_llvm_fpga_pipeline_keep_going_matvec6_valid_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going_matvec6_valid_fifo|thei_llvm_fpga_pipeline_keep_going_matvec6_valid_fifo                                                                                                                                                                                                                                                                                                                                                                            ; 6     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going_matvec6_valid_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going9_matvec2_valid_fifo|thei_llvm_fpga_pipeline_keep_going9_matvec2_valid_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                   ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going9_matvec2_valid_fifo|thei_llvm_fpga_pipeline_keep_going9_matvec2_valid_fifo                                                                                                                                                                                                                                                                                                                                                                          ; 6     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going9_matvec2_valid_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going13_matvec1_valid_fifo|thei_llvm_fpga_pipeline_keep_going13_matvec1_valid_fifo|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 1            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going13_matvec1_valid_fifo|thei_llvm_fpga_pipeline_keep_going13_matvec1_valid_fifo                                                                                                                                                                                                                                                                                                                                                                        ; 6     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function|thei_llvm_fpga_pipeline_keep_going13_matvec1_valid_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal|thematvec_function                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 624   ; 1              ; 321          ; 1              ; 220    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst|matvec_internal                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 301   ; 0              ; 0            ; 0              ; 218    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst|matvec_internal_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 228   ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; matvec_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
