 行政院國家科學委員會補助專題研究計畫■成果報告   
□期中進度報告 
 
※※※※※※※※※※※※※※※※※※※※※※※※※※※ 
※        低功率 ECG 訊號擷取無線傳輸與接收晶片系統      ※ 
※※※※※※※※※※※※※※※※※※※※※※※※※※※ 
 
計畫類別：□個別型計畫   ■整合型計畫 
計畫編號：NSC99－2220－E－194－015 
執行期間： 99 年 11 月 1 日  至   100 年 7 月 31 日 
 
執行機構及系所：國立中正大學 電機工程學系 
 
計畫主持人： 葉經緯  教授 
共同主持人： 李順裕  教授 
陳  煥  副教授 
蔡宗亨  助理教授 
計畫參與人員：洪家華、蔡志汶、王量弘、蘇育政、馮雲翔、蔡皓丞、沈之
中、吳泓諭、許博昱、謝政翰、鄭竣元、陳照群、陳建舟、翁靜怡、許鈞豪 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  ■完整報告 
 
本計畫除繳交成果報告外，另須繳交以下出國心得報告： 
□赴國外出差或研習心得報告 
□赴大陸地區出差或研習心得報告 
□出席國際學術會議心得報告 
□國際合作研究計畫國外研究報告 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            □涉及專利或其他智慧財產權，□一年█二年後可公開查詢 
 
中 華 民 國    100 年 9 月 27 日 
英文摘要 (Abstract) 
The goal of the project is to develop 
Low-Power ECG Acquisition SOC with 
Wireless Transceiver. The system includes 
low-power ECG acquisition SOC, low-power 
transceiver chip, baseband SOC, and the 
development of sensor network for demonstration. 
The core techniques of the project include the 
ECG wireless transceiver, low-power 
analog/digital circuit design, digital SOC for 
baseband, wireless sensor network platform. 
In order to accomplish the project, this project 
is divided by four sub-projects: 
The project will be executed in one year. The 
researching items and characteristics are as 
follows: 
1. Multi-channel ECG signal acquisition system: 
Acquiring and transmitting the bio-signal for 
a long time, transmitting the bio-signal to the 
receiver for storage at any or fixed time by 
way of the wireless communication. 
(Sub-Project 1)  
2. Low-power RF transmitting and receiving 
techniques: Integrating the RF transceiver 
and the mixed signal chip, and developing 
the low-power RF/Mixed signal IC design. 
(Sub-Project 2) 
3. Low-power baseband processor: Setting up 
the modulation technique and the media 
access control (MAC). (Sub-Project 3) 
4. Interactive service technologies for 
intelligent heterogeneous communications : 
Integrating heterogeneity, setting up service 
policy, and offering the patients’ damands by 
signal processing with the context aware 
technique. (Sub-Project 4) 
5. The reliable transmission and real-time 
process of the ECG signal: Setting up the 
health report and interactive 
health-monitoring system. (Sub-Project 4) 
 
 
 主持人 Project Title 
Main 葉經緯 Low-Power ECG Acquisition SOC with Wireless Transceiver 
Sub-1 蔡宗亨 Low-Power ECG Acquisition SOC 
Sub-2 李順裕 Low-Power RF Transceiver SOC 
Sub-3 葉經緯 Baseband SOC 
Sub-4 陳 煥 Wireless Intelligent Sensor Network Platform 
 
[s3] Shuenn-Yuh Lee and Chih-Jen Cheng, 
“Systematic Design and Modeling of a OTA-C 
Filter for Portable ECG Detection,” IEEE Trans. 
on Biomedical Circuits and Systems, Vol. 3, No. 
1, pp. 53-64, Feb. 2009. 
[s4] Shuenn-Yuh Lee and Ching-Yi Chen, 
“Analysis and Design of a Wide-Tuning-Range 
Low-Power VCO with Quadrature Outputs,” 
IEEE Trans. on Circuits and Systems-II : Brief 
Paper, Vol. 55, No. 12, pp. 1209-1213, Dec 2008. 
[s5] 專利申請（美國、中華民國）：Shuenn-Yuh 
Lee, Liang-Hung Wang, and Yu-Heng Lin, 利用
次諧波注入栓鎖技術之四相位壓控振盪器(A 
CMOS QUADRATURE VCO WITH 
SUB-HARMONIC AND INJECTION- 
LOCKED TECHNIQUES) 
二、研究目的： 
隨著經濟與工業的蓬勃發展，提供人類不論物
質上或精神上的優質享受與便利性，同時卻也
衍生了人們神經質、焦慮、不安等情緒上的負
面影響。因為負面情緒的快速變化，導致了慢
性心血管疾病的好發群逐漸由年老的族群轉
變成中壯年族群，甚者有些人在 30 多歲便已
發病，不但形成家庭的負擔，更造成公司及社
會的龐大損失，因此與心血管疾病有關之治療
與電子輔具在未來將益形重要。 
‧心血管疾病高居不下的排行 
受到高齡趨勢、人口結構發生改變的影響，
未來十年的疾病動態也發生變化，尤其在現今
高壓力的生活環境中，導致身體提早老化，將
使慢性病提早十年引發的機率升高，預期心血
管疾病、癌症、糖尿病等，將會是未來重比例
的疾病。。由衛生署 2010 年公布國人 10 大死
因(圖三)，心血管疾病仍佔國人十大死因中心
的二~五名[1]，相較於 2007 年的十大死因比率
(圖四)，其中心臟病的比率更是有往上增加的
趨勢(12.3%→14.63%)。死亡人數在短短的一
年內，增加了 33,761 人(178,227→211,988，以
2,300 萬人次計，07-08 年死亡率約 6.3%(圖
五))。 
 
圖三、2008 年台灣十大死因變動比較表 
 
圖四、2007 年台灣十大死因變動比較表 
 
圖五、2008 年台灣出生率與死亡率變動比較表 
 
‧高齡化社會 
這幾年國人對生活品質的要求，使得生育
養育下一代的慾望也愈來愈低，外加醫療水準的提
升，人口高齡化也愈來愈嚴重，人口老化問題，
是人類史上前所未有，且影響深遠、全面性而
國外研究團隊，針對遠距醫療系統研究
[3](圖八)，主要研究是以實測數據顯示，隨著
電子化而來的隨時、隨處取得自行量測病理數
據，亦可隨時、隨處與醫事人員共同針對一份
病歷作出醫療處置，此特性針對慢性病的監控
上發揮了重大的效益。此類遠距醫療的系統，
尚可見於[4]-[7]等研究，而遠距醫療系統的後
端-醫療院所，則在[8]的”digital hospital”中有
深入的報導。此外尚有透過有線或無線傳輸方
式，將心電訊號、脈搏跳動頻率、血壓、血氧
濃度(SPO2)等生理訊號資料，透過網際網路傳
送至病情監控中心進行及時之病情分析與監
控。利用有線傳輸將生理參數與影音資料利用
電話撥接網路進行傳送 [9] 或利用 ISDN 
(Integrated service digital network)方式 [10]傳
送。利用無線傳輸方式如藍芽短距無線傳輸技
術 [11]、個人行動通訊系統 GSM [12]傳輸、
Wireless LAN [13]等，也都有相關文獻記載。 
儘管國內外許多團隊致力於發展居家遠
端照護系統，透過有線或無線傳輸方式，將生
命跡象與生理參數資料，經網際網路傳送至病
情監控中心進行病情分析與監控，但通常只能
讀取一段時間量測後的數值，無法長時間對於
用戶端提供任何時間、任何地點、可移動式之
服務，亦即使用者離開醫療網路系統，即無法
對使用者進行生理監控並儲存生理資料。此外，
人體許許多多的生理訊號，皆可於外部透過相
關的電子感測裝置直接或間接取得(如：心跳、
血壓與體溫等)，而個人的生理健康狀況也可
以從而得知與觀察。隨著各式醫療設施、器材
的普及與微型化，許許多多的家庭皆已經具備
有像是血壓計、血氧濃度計與體溫槍等可攜式
生理監控儀器，其中又以心跳的資料量最為龐
大。雖然心跳的資訊亦可以定時定量的監控，
然而，事實上，即使是在相當正常的環境與固
定時間記錄的情形下，在診療時，這些定時定
量的心電訊號生理資料，有時候並不足以讓醫
生可以觀測到病患所有情況下的癥狀，往往會
因為有些必要或偶發的資料沒有記錄到，而造
成錯誤的診斷(像是心律不整等)。即便是在 24
小時有護士看護的加護病房內，也是 2 小時記
錄觀察一次，並用手寫記錄下來，對於急症患
者的情形，就無法做到全時全天候的了解與診
察，更遑論居家的病患或老人小孩的心電記錄
了。因此，為了能建構一個即時監控的機制並
兼顧使用上的便利性，讓居家患者可以在一般
日常坐息，甚至移動時，皆可以隨時監控到自
身的心跳狀況，可攜式無線生理訊號檢測便成
為近年來各生物醫學、網路與電子相關領域研
究的熱門課題。此外，因為電池等供電裝置電
源供應有限，為了可以長時間監控、紀錄，如
何將整個感測前端類比電路的功耗降低就變
成是心電訊號擷取系統的首要課題。此深耕計
畫即在延伸『互動式智慧型健康照護與晶片系
統』計畫之系統開發結果，專注於 ECG 無線訊
號擷取系統晶片的整合與製作，以彌補原計畫
在系統晶片設計上的人力不足，此外，透過與
印度理工學院坎浦爾分校 Profs. Biswas and 
Srivastava 團隊合作，有助於加速無線射頻系
統晶片的實現，並建立國際合作模式。 
 
‧異質網路發展平台 
以無線通訊系統來說，要達到低功率、低
成本、高安全性與高穩定度的設計考量，不外
圖八、遠距醫療的監控 
時，自動發出 SMS 警訊給醫事人員。值得注
意的是，本項設計因需透過公共無線網路傳遞
具個人隱私的相關訊息，所以其中十分注重資
料 的 保 密 性 ， 惟 其 保 密 性 乃 由 包 含 於
AduC812S IC 上的 CPU 執行程式而得，從系
統設計的角度來看，這樣的執行方式效率不僅
可能不足，其對 Battery 的要求也相對較高。 
‧國內發展現況 
在居家照護端，工研院亦於 2007 年 11 月
8 日至 11 日於台北世貿展覽館舉行的「台北國
際醫療器材、藥品暨生技展」中，展出多項居
家、定點照護到分散式健康照護，能提供個人
化且輕巧易使用的醫療照護器材產品《工研院
新聞》[21]，其中的無線與居家照護主題便佔
了所有創新研發的七成(4/7)： 
I. 無線勝有線－全功能分離式藍芽數位聽
診器: 採用數位電子設計的藍芽數位聽診
器，不但可避免以往聽診器的訊號衰減現
象，同時透過最新的藍芽數位無線傳輸技
術，將聲音的接收與聽診分開，讓醫師不
再受限於傳統聽診器的管線，可以更自在
的使用聽診器並可在一定的距離內聽到
病人活動的生理聲音訊號，突破傳統只能
接收病人靜態的生理聲音限制。同時，藉
由生理聲音的儲存，讓電子化病歷更完
整。 
II. 血氧量測急救站- 手指型血氧計: 因應微
小化醫材的發展趨勢，工研院研發的手指
型血氧計，不僅體積小、省電且可隨身攜
帶，讓銀髮族隨時量測血氧濃度值與心跳
率。尤其針對有睡眠呼吸中止症的病人，
藉由即時性的量測，可讓照護者隨時注意，
避免血氧飽和度過低，滿足居家照護的需
求。 
III. 手機即時傳送生理資訊－穿戴式心血管
健康監視器: 可隨身穿戴且操作簡單的
穿戴式無線監控系統，能有效量測並記錄
心血管生理訊息，同時藉由整合手機簡訊
傳送功能，即時傳送生理數值給家庭醫生
或家人。即使在偏遠山區，也可獲得醫生
的即時協助與建議。 
 
 
  
 
(a) 
 
(b) 
圖九、(a)與醫療院所連結之遠距照護系統範例
[6] (b)遠距急救資訊系統[7]
 
 
並透過網路提供病人生理監控服務，此外，透
過互動式網路系統，可控制BANs 端發射功率，
進而達到節能的效果或提高訊號傳輸品質。 
 
圖十一、本計畫所規劃心電資訊萃取、處理之
BIN、BANs、BGate 異質網路系統 
四、研究方法： 
子計畫一：低功率 ECG 訊號檢測系統晶片
(Low-Power ECG Acquisition SOC) 
（蔡宗亨教授主持，Mixed-signal/Analog 電路設
計專長） 
開發 ECG 檢測類比前端電路(AFE) 主要特
點是要求低電壓和低功耗的設計，採用先進的
製程而達到長時間操作的目的。ECG 心電訊號
是一多導程訊號，經由身體不同部位收集組合
而成 ECG 訊號(如圖十二所示)。ECG 檢測類比
前端電路是由前置放大器，類比濾波器，第二
級放大器和逐次逼近型類比數位轉換器(SAR 
ADC)組成。前置放大器主要功能是用來放大微
弱 之 心 電 信 號 ， 其 心 電 信 號 振 幅 為
100μV-4mV[1]。該微弱的心電圖信號意味著此
系統需要一個信號、雜訊與失真比(SNDR)至少
32dB(約 6 位元)以上的前置放大器，才有辦法提
升心電訊號檢測的準確性。為了準確檢測 ECG
訊號，我們亦採用多個通道來多重擷取信號，
以避免信號的交叉干擾與開關切換時所帶來的
雜訊干擾。心電訊號頻率為為 0.1 赫茲到 250
赫茲，因此在前置放大器後面提供一截止頻率
為 250 赫茲之低功耗低通濾波器，用以降低頻
道外之高頻率雜訊。而整體功耗將由高階低通
濾波器和 ADC 所主導，所以一低功耗整合電路
將由 TSMC 0.18μm 來實現。 詳細設計將在以
下小節描述。 
 
 
圖十二、可攜式 ECG 檢測類比前端電路系統 
 
1. 可程式化之前置放大器設計 
在 ECG 訊號擷取的系統中，整體的效能品質
主要在於訊號前端的 IA，這是在整個系統中最
重要的元件之ㄧ。在傳統式的三 op-amp 的電阻
回授的儀表放大器並不適用於可攜式的居家照
護系統，因為 power 過大，加上電阻回授時，
電阻的 match 是影響 CMRR 的最重要的因素之
ㄧ，用雷射的方式來修補電阻是非常昂貴的，
所以我們在這個系統內提出採取電流回授的儀
表放大器的設計方式.[2]-[7] 基本的方塊圖如
圖十三 
利用兩個單增益放大器來提高輸入的阻抗，
在電阻 Rg 上流過的電流為： 
1 2
1 ( )g
s
i v v
R
= ⋅ −  
所以輸出電壓等效成 
out s sv R i vref= ⋅ +  
 
輸入級像是一個轉導放大器而輸出級像是轉阻
圖十三 電流回授儀表放大器電路圖 
所以我們將所有的 MOS 都操作在弱反轉區，但
相對的會換來 size 較大的 MOS，所需晶片面積
也較大。轉導器最主要的功能是將輸入電壓轉
換為輸出電流，理想上轉導器的輸入級、輸出
級具有無窮大的阻抗，不同於運算放大器之輸
出阻抗被假設為零。所以我們在設計此 OTA 時
要特別阻抗的問題，要讓此 OTA 的輸入、輸出
阻抗皆非常大，否則會影響到濾波器的
pass-band 衰減量和 stop-band 的衰減量。一般來
說，差動輸出具有較高的抗雜訊能力以及降低
訊號非線性成分(偶次諧波)的優點，又 PMOS
輸入對的抗雜訊能力又較強，因此本轉導器採
用 PMOS 雙端輸入、雙端輸出之全差動式做為
其電路架構。 
轉導電容濾波器架構的缺點為其線性度較
差，因此在提高電路線性度方面也是相當的重
要。提高電路線性度的方法有很多，例如：源
極退化式(Source Degeneration)[9]、電壓浮接式
(Floating-Bias Voltage Source)[10]、偏壓補償交
錯耦合式(Bias-Offset Cross-Coupled)[11]。在此
我們運用了源極退化式的技巧，在源極上串接
一線性之被動電阻，藉由電阻值的增加，使得
輸出電流對輸入電壓之轉導值近趨電阻值的倒
數，以提升電路的線性度。然而在今日 CMOS 
製程中仍無法達到高精準之電阻值，LAYOUT
面積又大，因此線性的被動電阻可由操作在三
極區(Triode Region)電晶體來加以替代。 
利用運算轉導放大器與電容構成的等效電
阻與電感取代 RLC Ladder 的被動元件-電阻與
電感[12]，電阻等效如下，有浮接電阻與接地電
阻(圖十六) 
( ) 1  i oi o m i o
m
V VI I g V V R
I g
−= = − ⇒ = =  
 
 
圖十六.  (a)等效浮接電阻 (b)接地電阻 
電感等效如下，亦有浮接電感與接地電感(圖十
七) 
( ) ( )2 21m Li o i o i o
L m
G CI I V V V V L
sC sL G
= = − = − ⇒ =
 
 
 
 
圖十七. (a)等效浮接電感 (b)接地電感 
藉由使用 OTA-C 的技術，可以完成八階
1.5Hz~40Hz 帶通濾波器的設計。這個濾波器是
基於 RLC ladder 架構來完成，詳細的電路完成
圖如圖十八. 用14個100-pA/V線性的轉導放大
器完成， 其中為了節省面積及功率消耗，我們
將浮接電阻的兩顆OTA與下一級接地電感的兩
顆 OTA 共用其中一顆 OTA，但電路依然可正常
work。有效的電容範圍位於 0.2-13pF. 這濾波器
全部使用相同的 OTA 來改善時間常數的 match
問題。 
壓所限制，很難達到真正的軌對軌輸入範圍。
軌對軌放大器則需要較大的電流來維持其高增
益值，才能確保比較器能夠正常運作。為了達
到最低功率消耗，本篇使用的放大器架構為
diode-connected 放大器，此架構可以提供穩定的
輸出(本身有一定的回授機制)，以及較低的功率
消耗，缺點則是增益不大，必須使用三個放大
器才可以達到要求。Latch 電路的部份同樣是以
低消耗為設計的考量，使用的架構是自動歸零
的架構。 
考慮到由於製程變異的影響，會使放大器
的輸入差動對不匹配，因此採用了可以消除誤
差的架構。在 Φ1 時放大器的輸入為 Vcm，若
有不匹配的情況，會將誤差的電壓存在輸出端
的電容上，在 Φ2 時，誤差的電壓將會被消除。 
 
 
圖二十一.  比較器電路設計 
 
數位類比轉換器(圖二十二)在本架構中採用了
電容式數位類比轉換器，電容式數位類比轉換
器主要是利用不同比例的電容來進行充放電，
運用電荷重新分佈的特性來產生電壓。使用此
架構作高解析度的設計，將會面臨到一個電容
面積過大的問題，為了改善這種情況，本篇改
用了分離式電容陣列的架構，將原本 12 位元電
容陣列分離成 2 組 6 位元的電容陣列，可以省
下 90%以上的電容面積。 
 
%9.96
4095
1274095
1272
4095
12
1
6
1
12
1
≈−=−
=+×=+=
==
∑ ∑
∑
= =
=
old
newold
n n
new
n
old
C
CC
CCCnCCnC
CCnC
 
為了克服製程變異對電路造成的影響，本篇設
計一個可以自我調整電容值 Cp，針對電容陣列
中充當橋樑的電容 Cm，當電容 Cm 發生不匹配
的情況時，可以利用現有的電路：比較器(COMP)
以及數位邏輯電路(SAR)，逐次逼近最理想的電
容值，透過這樣的方式來完成自我校正技術。 
 
圖二十二 數位類比轉換器 
連續逼近式暫存器(SAR)是由邏輯電路所組成。
為了達到低功率消耗，設計時使用最少的電晶
體。SAR 會產生 14 個週期的訊號，第一個週期
會產生取樣(sample)以及重置(reset)的訊號，在
最後一個週期輸出轉換出來的數位碼(B1-B12)，
在中間 12 個週期執行比較的動作。 
 
子計畫二：低功率射頻傳輸與接收系統晶片
（Low Power RF Transceiver SOC） 
(李順裕教授主持，RF/Analog/Mixed-signal 電路
設計專長） 
射頻前端電路分為射頻發射端與接收端，
目的為在無線資料傳輸系統的發射端，將生理
感測訊號升頻至 2.4GHz 的頻帶再由天線傳送
出去。而在接收端接收到訊號後，將所接收得
2.4GHz 微弱訊號放大以及降頻至基頻訊號。此
一模組在傳送端需要有功率放大器及升頻混波
其輸入阻抗 Zin、輸出阻抗 Zout 可表示為以下公
式 [4][5]： 
 
1 1m
in s s s T s
gs gs gs
gZ sL L sL L
sC C sC
ω= + + = + +  
0
opt opt
1Re s
gs
Z Z m sL
sC
⎡ ⎤= − −⎣ ⎦  
 
長通道電晶體係數 m 約為 0.6，而在短通道
電晶體中將趨近於 1，因為 Ls 的加入使得 Zopt
可以得到與 Zin 接近之共軛匹配， *opt inZ Z= 。由
上述所得到的關係可歸納出此電路之輸入阻抗
匹配關係如下公式所表示： 
 
[ ] [ ]
[ ] [ ] [ ] [ ]
opt optRe Re         Im Im
Re Re           Im Im
s s
in s in s
Z Z Z Z
Z Z Z Z
⎡ ⎤ ⎡ ⎤= =⎣ ⎦ ⎣ ⎦
= = −
 
 
(2). 混波器 
混波器，分為被動式混波器與主動式混波
器，被動式混波器利用電晶體開關將射頻訊號
與本地振盪訊號混波，優點有較高的線性度、
無直流功率消耗、低閃爍雜訊等，但是有轉換
損耗之問題。相反的，主動式混波器可提供轉
換增益，且只需要較低的本地振盪訊號功率。 
 
 
圖二十四、雙平衡式混波器 
 
圖二十四為雙平衡混波器電路[6][7]，其射
頻訊號、本地振盪訊號與中頻訊號階為差動訊
號，輸入射頻訊號為 vRF±(t)=±VRFcos(ωRFt)，經
轉導放大器M7與M4輸出電流分別為以下公式 
 
i1(t)=Ibias+gm1VRFcos(ωRFt) 
 
i4(t)=Ibias-gm4VRFcos(ωRFt) 
 
而本地振盪訊號為 vLO±(t)=±VLOcos(ωLOt)，並驅
動開關電晶體 M2、M3、M5、M6 與射頻電流
混頻，如此可得到以下之電流 i2(t) = i1(t)×pTLO(t)、
i3(t) = i1(t)×pTLO(t-TLO/2)、i5(t) = i4(t)×pTLO(t-TLO/2)、
i6(t)= i4(t)×pTLO(t)，則輸出電流 iIF為： 
 
tVggti
tVggti
tititi
LORFRFmmIFUP
LORFRFmmIFDown
IFUPIFDownIF
)cos()(2)(
)cos()(2)(
)()()(
41
41
ωωπ
ωωπ
+⋅⋅+=
−⋅⋅+=
+=
 
 
又 gm1=gm4＝gm，則輸出電壓 vIF 為(23)： 
 
dLORFRFmdIFUP
dLORFRFmdIFDown
dIFUPdIFDownIF
RtVgRti
RtVgRti
RtiRtitV
⋅+⋅⋅⋅=⋅
⋅−⋅⋅⋅=⋅
⋅+⋅=
)cos(4)(
)cos(4)(
)()()(
ωωπ
ωωπ
 
 
如此可以得到雙平衡混波器之轉換增益為： 
 
2IF
C V m d
RF
v
G g R
v π− = =  
 
 (3). 功率放大器 
圖二十五.為兩級功率放大器電路。 分別使
用了兩個疊接的架構，以改善隔離度、穩定度，
此外，使用兩級的共源極放大器以增加增益。 
為了增加功率轉換效率和線性度，此兩級的共
源極放大器偏壓在 class-AB 的區域。 其中使用
了 Diode Linearizer 的機制，它可以增加壓縮增
益，而且不消耗額外的功率，如二十六. 所示。 
使用 Diode Linearizer 的原因是因為所需的面積
電壓控制振盪器的主要功能是應用於頻率
合成器中，產生可以調變頻率的訊號，藉以選
擇不相同的通道，設計電壓控制振盪器的重點
要具有低相位雜訊和低功率消耗，通常利用一
個電感一個電容的共振腔可以達成比較佳的相
位雜訊。大部分的振盪器都可視為一個回授電
路，如圖三十所示，它的迴路增益為 βA(s)。 
 
β
( )A s
 
圖三十、回授電路 
壓控振盪器以及四個相位移電路，如圖三
十一所示，其原理可用圖三十二來解釋，其中
NMOS 為四個耦合電晶體中任一個，以半電路
來看其負載為並聯 LC 共振槽，由於存在損耗，
所以其轉移函數為 
 
2
( )
( )
o m
in
V s g LRs
V s s LCR SL R
−= + +  
 
今損耗部份由交叉耦合所產生的負電阻抵消
( // )R R− =∞ ，則轉移函數可表示為 
 
2
( )
( ) 1
o m
in
V s g Ls
V s s LC
−= +  
 
如此即可在共振頻率時提供 90 度的相位移。 
 
0 180 90 270
90 270 180 0
 
 
圖三十一、傳統四相位壓控振盪器 
 
Cross-
Coupled
pair
+
_
R LCvar
-1/gm
Vin Vo
 
 
圖三十二、產生 90 度相位移之壓控振盪器等效
電路 
 
但是因為傳統的四相位壓控振盪器無論是
在功率消耗與相位雜訊上之效能皆有待改善。
原因是加入的耦合電晶體會對輸出端貢獻雜訊，
使得相位雜訊變差，並且其並聯的連接組態將
會使得消耗功率增加。 
本計畫提出了改善之方式，利用差動對電
晶 體 所 組 成 的 倍 頻 電 路 來 取 代 變 壓 器
(transformer)，並將倍頻訊號注入壓控振盪器中
來以注入鎖定除頻器之概念產生四相位訊號，
另外利用互補式交叉耦合對在不增加電流消耗
的情況下增加轉導值，並移除定電流源來減少
低頻雜訊對相位雜訊的影響。產生了次諧波注
入之四相位壓控振盪器之想法，如圖三十三所
示。其概念為利用一般用於次諧波混頻器之差
動對電晶體倍頻器產生二倍的振盪頻率，並將
此二倍頻注入振盪器產生二次諧波之處，強迫
兩組振盪器之二次諧波互為反相。 
所謂注入鎖定除頻器，簡單來說，就是把
一個固定週期之信號注入一個振盪系統，這個
注入訊號會把此振盪系統鎖定在同一個頻率之
下。與傳統的正反器組成之除頻器相比較，注
入鎖定除頻器可以操作於非常高的頻率之下。 
 
移。而我們的 on-chip calibration 設計將為
low-power-DLL 與 LDO 共同設計之新型
設計技術。一方面 LDO 將提供系統所需
之低電壓，二方面 low-power DLL 將擬補
LV 對於系統性能之損失並利於將 RISC 
controller 智財(IP)化，三方面我們新設計
將巧妙結合 LDO 與 DLL，因此相對於其
他文獻之設計還需額外的on-chip variation 
detection 設計，本期新型設計一方面利用
IP 本來就需要的原件以降低成本，再進一
步從 on-chip variation detection 提升到
on-chip calibration 功能。 
 
子計畫四：智慧型無線感測網路展示平台 
(Wireless Intelligent Sensor Network 
Platform) 
（陳煥教授主持，網路通訊服務專長） 
為了能夠減少安養階段的人物力負擔，並
進一步提供居家服務，此研究希望結合主動建
議系統、環境舒適控制、層級式救急呼叫來建
構 互 動 式 智 慧 型 健 康 監 護 系 統 （ Smart 
Healthcare surveillance），透過無線感測網路
（Wireless Sensor Network）來建置出一可隨時
隨地監控與檢測病人之心電訊號系統，並提供
必要之協助與救急服務，以期造福更多老人、
行動不便人士，提升人類生活品質。  
我們以 Zigbee 自組態 mesh 感測網路環境
作為 ECG 訊號傳輸的骨幹網路，建立一個長時
間(long­term)、及時(real­time)且可靠(Reliable)
的家庭或是室內療養伺服器，由於 ECG 訊號標
準格式的取樣頻率為(360 samples/sec)，大量的
ECG 資料傳輸下對於能力有限的感測(Zigbee)
網路頻寬(250kbps)佔用情形將相當嚴重，其隱
含著網路擁塞(congestion)及熱點(hot spot)的問
題。另外，Zigbee 裝置每個節點的耗電量會因
為路由路徑的不同，導致網路環境中每個裝置
的剩餘電量會有所差異，如何讓網路可以有最
大的存活時間也是我們面臨到的問題，為克服
上述的兩項難題，建置一個長時間(long­term)、
及時(real­time)且可靠(Reliable) Zigbee 自組態
mesh 感測網路環境必頇要有完善的事前規劃。 
 
(1).自組態感測網路(Zigbee/802.15.4)  
容錯、優化與規劃方法：無線感測網路
(Wireless Sensor Network, WSN) 以  IEEE 
802.15.4 低速率無線個人區域網路(Low-Rate 
Wireless Personal Area Network, LR-WPAN) 為
標準，主要是以低資料、低傳輸、低成本與低
耗電等特點。近年來許多關鍵性的應用與研究
也開始建構在無線感測網路上，例如：監測、
追蹤、監控或安全管理[1][2]。而在建構這些應
用與研究之前如何讓網路可以有最大的存活時
間，及需要保證網路中感測點是可覆蓋整個環
境。目前有關延長網路存活的作法有許多方式，
最常見的就是以最少的感測點來達到全覆蓋主
要是減少感測點的傳輸數量來減少能量的損耗，
另外就是最佳路由路徑，此目的在於以能量為
考量的最佳路徑來傳輸資料以減少能量在傳輸
過程中消耗能量，但這兩個問題分別都是屬於
NP 問題，因此解決這些問題是無線感測網路中
一個相當重要的課題。 
因此大多都是使用啟發式學習來解決
[3]-[6]。例如有使用基因演算法、貪婪演算法來
解決最佳路由問題，或是其他非啟發式的方法，
如 MLDA 使用 Polynomial-time algorithms(多項
式演算法 )來解決資料收集的問題；PEDAP 
(Power Efficient Data gathering and Aggregation 
Protocol)主要是改善 tree 裡面的能量最小的
node，當 tree 中能量最少的 node 快沒電時就改
變 tree 的架構，來延長整體的 LifeTime；EES
是使用Greedy Algorithm來快速找出路由路徑，
優點是快速，但是容易收斂到 local optimal；也
有使用基因演算法來找每個回合中最佳的路由
路徑，另外全覆蓋的問題也有使用 Greedy 
Algorithm 與基因演算法來解決。其他還有使用
Cluster Tree 的方法，但我們的 Routing tree 架構
是屬於 Multi Hop 的情況，Multi Hop 與 Cluster 
Tree 兩者是不一樣的網路架構，因此我們不會
feedback 的儀表放大器的設計方式.[2]-[7] 基本
的 block diagram 如 Fig. 1.  
 
Fig 1 blocks diagram of an IA with current 
feedback 
 
利用兩個單增益放大器(unit gain buffer)來提高
輸入的阻抗，在電阻 Rg 上流過的電流為 
 
1 2
1 ( )g
s
i v v
R
= ⋅ −              (1) 
 
所以輸出電壓等效成 
 
out s sv R i vref= ⋅ +             (2) 
 
輸入級像是一個 transconductance-amplifier 而
輸出級像是 transresistance amplifier，假設電流
i1= ig= i2= is, 可以推導出  
 
1 2( )s
g
Rvout v v vref
R
= ⋅ − +      (3) 
 
這就是最基本的儀表放大器(IA)的公式.圖
三是我們所提出的電流回授的儀表放大器的架
構 [8]. 這種形式的儀表放大器只有四條 
parallel branches 而且不需要額外的 op-amp, 所
以可以降低 power dissipation. 在輸入共模點的
時候每一條電流都會相等,所以 Vout=0. 當小訊
號來的時候, 電壓增益可以由 Fig.4 等效的半電
路小訊號分析將其解出,   
 
_ 2
_ 1 2
1
1 ( / )
out half
in half out
V R
V R R Rα= − +            (4) 
2 1 5 2
(1 1/ )(1 1/ )mM mMg R g Rα = + +         (5) 
 
所 以 我 們 可 以 由 調 整 R1,R2 以 及
transconductance’s of M2 and M5 來決定我們儀
表放大器的增益. M11~M16 是 level shifter 為了
得到較大的輸出擺幅。 
當電流迴授式儀表放大器設計考量完成之
後，我們接下來加入 AC-Coupled 電路針對電極
貼片所造成的誤差電壓的處理，Fig.2 為最後所
完成之 AC-Coupled IA 之示意圖。透過
AC-coupled 機制，我們可以有效的抑制電極貼
片誤差電壓對儀表放大器所帶來的不良的影
響。 
Chooper
Chooper
M1
M2 M3
M4
Vip Vin
R1
R2
Vbias
I2 I2I3 I3
I1
I1
Vout+ Vout-
AC Coupling Circuit
1 2 3 4
f/fc
1 2 3 4
f/fc
1 2 3 4
f/fc
1 2 3 4
f/fc
1 2 3 4
f/fc
3 4 1S S S+ =
1S
2S
3S
4S
IA offset
Electrode offset
(a)
(b)
(c)
(d)
(f)
 
Fig.2 AC-Coupled IA circuit 
 
II. SIMULATED RESULT 
在此將呈現所有的 Post-layout simulations
的模擬結果。首先在電流迴授式儀表放大器的
差動增益與穩定度的模擬： 
 
Fig.3 Frequency response of Current Balancing IA 
設計中設定的差動增益為 10 倍，配合後端
濾波器的輸入範圍，其增益大小為 19.51dB，
phase margin 為 45。，頻寬為 26.8KHZ。 
接著是儀表放大器中之共模拒斥比(CMRR)
效能之呈現，從 Fig.7 可知道在製程正常操作之
模擬下，共模拒斥比可達 163dB： 
 最後，我們將整個 IA 對於製程、電壓、溫
度之變異做整體模擬數據之整理(TableII,1-5)： 
 
Table II.‐1  電流回授式儀表放大器之模擬數據 
 TT FF SS 
Gain 19.51dB 19.19dB 19.92dB
Phase 450 550 450 
CMRR 163dB 124dB 102dB 
PSRR 98.21dB 106.19dB 93.02dB
Table II.‐2 VDD變動量減少 10%(1V變成 0.9V) 
0.9V TT FF SS 
Gain 19.51dB 19.14dB 20.4dB 
CMRR 118.7dB 119.19dB 86.5dB 
PSRR 82.81dB 86.19dB 72.6dB 
Table II.‐3 VDD變動量增加 10%(1V變成 1.1V) 
1.1V TT FF SS 
Gain 19.48dB 19.19dB 19.5dB 
CMRR 141.6dB 113.516dB 123.5dB
PSRR 88.5dB 81.322dB 93.49dB
Table II.‐4  溫度變化模擬 500 
500 TT FF SS 
Gain 19.465dB 19.017dB 19.502dB
CMRR 159.86dB 128.017dB 151.79dB
PSRR 96.68dB 101.84dB 91.487dB
Table II.‐5 溫度變化模擬 750 
750 TT FF SS 
Gain 19.412dB 18.93dB 19.49dB
CMRR 119.502dB 136.677dB 148.71dB
PSRR 92.196dB 96.68dB 92.00dB
III. CHIP IMPLEMENTATION 
在晶片設計中，最後階段即是實體的電路
佈局，因為製程因素的影響常造成設計之晶片
產生無法預期的電路行為。在實體晶片得佈局
考量下考慮製程漂移導致電路元件與連線尺寸
形狀的變異，因此電路擺放都會考慮匹配對稱
性的問題。電路佈局圖如 Fig.8 所示。 
 
Fig. 8 Layout of AC-coupled IA 
 
晶片採用 TSMC 0.18um CMOS 1P6M 
process 來完成佈局，採用的是 24Pin 的封裝，
其封裝腳位圖如 Fig.9，將類比與數位訊號分開
擺放，除了晶片內部有自己的偏壓電路產生Vb1
到 Vb3 的偏壓電壓以外，考慮到製程漂移因素
多拉了三個偏壓電壓腳位，如果偏壓電路出了
問題還可以運用外部電壓來驅動晶片，晶片製
作預計八月份完成，屆時會進行晶片量測之動
作。 
 
Fig.9 AC-coupled IA 之整體電路腳位圖. 
 
藉由使用 OTA-C 的技術，可以完成四階
3Hz~125Hz 帶通濾波器的設計。這個濾波器是
基於 RLC ladder 架構來完成，詳細的電路完成
圖如 Fig.14.  
 
Fig. 14 OTA-C implementation of the fully 
differential band-pass filter 
II. PHASE-LOCKED LOOP CONTROL SYSTEM 
本次計畫是針對 ECG 訊號所做的設計，加
入可調整頻率式的架構是不太實用的，所以在
此我們針對如何減緩 P.V.T 變異對電路造成的
影響，使電路在不同的狀態、溫度、製程變異
及電壓誤差下皆能正確運作為主要考量。而電
路發生變異，不外乎是電流產生誤差、節點電
壓偏移，使電路不正常運作；在此我們使用一
個鎖相迴路(PLL)來做電流上的校正，如 Fig.25
所示。將振盪器的尾電流源與濾波器中 OTA 的
尾電流源電晶體尺寸設計完全一樣，在布局時
亦將尾電流源皆擺放在一起，使他們的絕對誤
差較相近，變異量也盡可能的相同，產生相同
的電流，而 Gm 值又與電流呈現正比的關係，
若電流校正回正常值，那 Gm 值也就隨著調整
回來，利用鎖電流大小的方式來對抗 P.V.T 變
異的影響。一個用 PLL 頻率調整的濾波器如
Fig.15.  
 
 
Fig. 15 用鎖相迴路做的可調濾波器示意圖 
III. SIMULATION RESULTS 
   在此將呈現所有的 Post-layout simulations 的
模擬結果。首先是低轉導值 OTA 之頻率響應與
相位圖(Fig.16) 
 
Fig. 16 低轉導值 OTA 之頻率響應與相位 
 
Table V. 
Specification of Low Transconductance OTA 
 
Parameter Specification 
Power Supply 1V 
Transconductance 0.51nA/V 
DC Gain 21dB 
Bandwidth 9KHz 
Phase Margin 74° 
Power Consumption 7.8nW 
 
接著是 Gm-C 濾波器之暫態分析與頻域分
析之模擬圖： 
輸入 19.36Hz 的訊號源，Vid,pp=100mV 進入
濾波器中。從 Fig.17 可看出輸出振幅約被衰減
4.5dB，與系統模擬相符。 
 
 
 
Fig.23 電壓變異下校正前後之誤差比較 
F. 溫度變異(Temperature Variation) 
如 Fig.24 所示，為自我校正濾波器的頻率
響應圖，分別是校正前與校正後的模擬圖，利
用 Fig.24 將校正前與校正後的差異用數量化的
數狀圖來呈現。由 Fig.25 可明顯的看出，TT 
corner、VDD=1V 之下校正前的溫度變異狀態下
與溫度=25 度狀態下頻率與電流的誤差量達到
10%~133%，而校正後頻率與電流的誤差量縮小
到 0.2%~10%。 
 
 
Fig.24 溫度變異下校正前後之頻率響應 
 
Fig.25 溫度變異下校正前後之誤差比較 
IV. CHIP IMPLEMENTATION 
在晶片設計中，最後階段為實體電路佈局，
由於製程因素的影響，常造成設計之晶片產生
無法預期的電路行為。因此在實際晶片電路佈
局前，對於佈局的規劃，需要做妥善的安排。
在實體晶片之佈局規劃上，除了轉導電容濾波
器最主要的轉導放大器與電容外，亦包括共模
回授電路、偏壓電路與鎖相迴路。晶片採用
TSMC 90NM CMOS MIXED SIGNAL RF LOW 
POWER STANDARD PROCESS LOWK CU 1P9M 
1.2&2.5V 製程，且由國家晶片系統設計中心
(CIC)完成晶片下線製作。 
Fig.26 為整體晶片佈局圖，Fig.27 為其示意
圖，標明了各電路之名稱，其中中央方塊拉出
去的部分即為運算轉導放大器與環型震盪器之
尾電流源，將其佈局在一起，方向一致，盡量
減少製程所造成的誤差。 Fig.28 為下線完成之
帶通濾波器晶片照相圖。 
 
Fig.26 下線晶片佈局圖 
 
Fig.27下線晶片佈局示意圖 
 
Fig.28帶通濾波器晶片照相圖 
B. 量測結果 
Fig.33 所示為輸入直流位準在 0.5V、振幅
200mVpp 之弦波的暫態量測結果，經由外部放
大電路補償通帶增益後，輸出波形約衰減
12.5dB。 
 
Fig.33 弦波暫態響應量測圖 
 
頻率響應的量測結果如 Fig.34 所示，帶通
濾波器的中心頻率約在 15.5Hz，-3dB 頻率約為
5.2Hz~46.5Hz，經由外部放大電路補償通帶增
益後通帶衰減約為 12.5dB 左右。止帶特別突出
的頻率為市電的 60Hz。 
 
 
 
Fig.34 頻率響應量測圖 
 
量測的結果與實際設計的通帶範圍有段差
距，判斷應該是製程飄移及負載效應所影響，
因此使用 HSPICE 加大負載來模擬頻率響應，
由 Fig.35 之模擬結果可得與量測類似的狀況，
頻帶各自向內縮減，故在此推論濾波器的輸出
節點易受封裝、電路等負載效應所影響。 
而通帶衰減量比 Post-layout 模擬低的原因可
能為此轉導放大器的增益不夠大，又操作於弱
反轉區，導致量測得到之衰減量增加至-12dB。 
 
 
Fig.35 模擬負載效應對濾波器頻率響應的影響 
 
頻譜分析如Fig.36所示為未加上60Hz帶拒
濾波器的量測結果，輸入15Hz、100mVpp的弦
波，得到的SFDR約為42.5dB。若加入60Hz的tone，
SFDR將只變成25dB左右，可明顯的觀察出市電
60Hz雜訊對低頻電路的影響之劇烈。所以又額
外加入由被動元件組成的60Hz帶拒濾波器，頻
譜分析時60Hz的 tone很明顯的濾除許多，如
Fig.37所示。 
 
 
Fig.36濾波器頻譜分析量測圖(without Notch 
filter) 
 
 
Fig.37 濾波器頻譜分析量測圖(with Notch filter) 
所組成。以一個十位元的 SAR ADC 為例，其轉
換一個類比電壓值變為數位訊號需要 12 個週
期。 
一個 12 位元的 SAR ADC 的動作原理可用
如下的簡單描述來說明。類比輸入電壓經由
Sample/Hold (S/H) 提 供 一 個 穩 定 電 壓 給
Comparator，與內部 12 位元的 DAC 的輸出電
壓做比較。Successive Approximation Register 
(SAR) 執行 Binary Search (二位元搜尋演算法)
控制 DAC 輸出，預測待測電壓值，根據
Comparator 的輸出可視為上一個週期預測的結
果，以決定上衣週期的位元。在一週期中可決
定一位元，從產生最高位元(MSB)執行搜尋，直
到產生最低位元(LSB)，也就是第 12 週期，將
結果存至 Register 可得到數位輸出。 
在Successive Approximation ADC的基本架
構 中 ， 有 兩 個 非 常 重 要 的 元 件 分 別 是
Comparator 與 DAC ，這兩個元件是決定
Successive Approximation ADC 速度的主因。這
是因為以下兩個時間: (1)Comparator 比較  與 
間最小電壓做出判斷所需的時間。(2)DAC 電壓
穩定至整個 ADC 的解析度已內所需的時間，如
0.5LSB。很明顯的 Comparator 與 DAC 也決定
了整體精確度。 
 
Fig.41 SAR ADC block diagram  
 
A. Latched comparator with rail-to-rail input range 
比較器是整個 Successive Approximation 
ADC 最重要的元件之ㄧ，其關係著類比數位轉
換器的轉換速度及解析度。我們所選擇的比較
器架構是含有會自我校正誤差的架構[37-41]，
此架構使用 SC 電路來減少誤差，當處於 reset
階段時將誤差儲存在放大器輸出端的電容上，
在比較的週期就可以將誤差消去，來達到提高
解析度的目的。為了降低功率消耗使用了
diode-connected amplifier 此架構本身有回授的
機制，因此不需要 CMFB 電路來鎖定電壓，並
且利用 LVS 電路來將 Vin 和 Vip 的電壓拉到電
壓中點，以確保放大器能夠正常工作。經過放
大的訊號在由 Latch 電路將電壓拉到 vdd 以及
gnd。如 Fig.42 所示，為所使用的電路，圖之左
邊為 LVS 電路，中間是多級放大器電路，右邊
圖為典型的 latch 電路，主要是先利用前端放大
器放大差值，接著將放大器的出輸接到 latch 電
路的輸入端，透過放大器的放大作用來加快
latch 的比較速度。Fig.43 所示，為比較器中所
使用的電路電路架構。Fig.44 所示，為所使用的
LVS 電路。 
LVS amp amp amp latch
vin
vip
von
vop
Φ1Φ2
Φ2
Φ1
Φ2
vcm
vcm
Vc
 
Fig.42 Circuit design of the Comparator 
Fig.43 Circuit design of the amp and latch 
 
Fig.44 Circuit design of LVS 
II. SIMULITION  RESULT 
類比數位轉換器的 SNDR 是藉由 FFT 的測
試來計算的。有效位元 ENOB 的公式如下所
示。 
 
         
02.6
76.1)( −= dBSNDRENOB          (4) 
 
Fig.48 顯示類比數位轉換器的在不同輸入
頻率下的 FFT 模擬結果。本類比數位轉換器的
取樣頻率為 1.1MS/s，在輸入頻率為 109.32kS/s
時 ENOB為 11.14 bits，而輸入頻率為 553.11kS/s
時 ENOB 為 10.96 bits。Fig.49 顯示類比數位轉
換器的 INL 即 DNL 模擬結果，DNL 介於
-0.46LSB ~ 0.57LSB，而 INL 介於-0.2LSB ~ 
1LSB，從模擬結果來看都有達成計畫所要求的
規格和目標。 
 
0 1 2 3 4 5
x 10
5
-120
-100
-80
-60
-40
-20
0
FIN=109321 Hz
SNR=68.8385 dB
SNDR=68.7972 dB
ENOB=11.1357 Bit
Spectrum of 12-bit 100KS/S SA-ADC with 4096 points FFT
Frequency [Hz]
[d
B
]
0 1 2 3 4 5
x 10
5
-140
-120
-100
-80
-60
-40
-20
0
FIN=553114 Hz
SNR=67.7611 dB
SNDR=67.7611 dB
ENOB=10.9636 Bit
Spectrum of 12-bit 100KS/S SA-ADC with 4096 points FFT
Frequency [Hz]
[d
B
]
 
Fig.48 FFT Simulation of SARADC 
 
 
 
Fig.49 DNL/INL Simulation of SARADC 
 
在 TABLE I 中的使用的 FOM 由下式所定
義。表一中列舉了近年來已經發表的論文，以
及與本篇的比較。 
 
         
ERBW
POWERFOM ENOB ××= 22
   (5) 
 
TABLE ICOMPARISOM OF FOM 
 ASSCC 
2007 [44]
ASSCC
2007 [45]
JSSC 
2007[27] 
ISSCC 
2008[28] 
ISSCC 
2008[29]
ISSCC 
2010[46]
This 
work 
 Measured Measured Measured Measured Measured Measured Post-sim
Technology 0.18μm 0.18μm 0.18μm 0.18μm 90nm 0.13μm 90nm 
Resolution 10 10 12 12 9 12 12 
Supply voltage 1.8 1 1 1.8 1 1.2 1 
Sample Rate 1M 500K 100K 100K 40M 22.5M 1.1M 
ERBW 500K 231K 50K 50K 20M 11.25M 550K 
ENOB (bit) 8.19 9.4 10.55 9.4 8.56 11.35 10.94 
Power(μ) 110 42 25 11.5 820 1130 205 
FOM(fJ) 375 124 166 56 54 50.8 94 
 
III. CHIP IMPLEMENTATION 
SAR ADC 電路佈局圖如 Fig.50 所示。在
Layout 考量中，必須儘可能降低製程變異所帶
來的不良影響。因此各個電路元件的佈局方式
以及百放位置都是必須經過嚴格考量，例如元
件的對秤性以及 Dumy 元件擺放技巧等等。 
 
 
Fig.50 Layout of SAR ADC 
 
晶 片 採 用 TSMC 90nm CMOS 1P9M 
process 來完成佈局，採用的是 32Pin 的封裝，
益。換句話說，本論文提出之架構不但能夠得
到相同於串接組態的高增益與低雜訊指數，並
且只消耗同等於疊接組態之功率。為了更進一
步將其功率由十幾毫瓦特(mW)降低至幾毫瓦
特甚至於微瓦特(μW)之等級，近來有文獻提出
將 MOS 電晶體操作於次臨界導通(subthreshold)
區域[3][9][10]可有效降低電路之功率消耗，因
此本論文亦將圖三之電晶體M1-M3偏壓於次臨
界導通區域之下來達到更低的功率消耗。 
 
圖一、低雜訊放大器串接混波器架構 
 
圖二、低雜訊放大器疊接混波器架構 
 
 
 
 
 
圖三、使用電流再利用之低雜訊放大器合併摺
疊式正交混波器 
由電晶體元件物理特性可知，長通道 MOS
電晶體操作於飽和區(saturation)的轉導值與汲
極電流為一開根號之關係，如(1)式所表示： 
 
2m ox DS
Wg C I
L
μ=  (1) 
  
然而若將電晶體操作於次臨界導通的情況
下，我們可以得到閘極電壓對於汲極電流呈現
一個指數的關係，此時的電流公式[11]可表示
為： 
0
( )
G T S D
T T T
V V V V
nU U U
DS SOI I e e e
− − −= ⋅ ⋅ −  (2)
22SO OX T
WI C nU
L
μ=  (3)
DS
m
t
Ig
nV
≈  (4)
  
UT 為熱電壓(thermal voltage = kT/q ≈ 26 
mV)、VT0 為閘極的臨界電壓、n 為次臨界導通
之斜率。圖四為分別兩個不同面積之電晶體電
流對電壓之特性曲線[9]，由圖四可知，藉由增
加偏壓在次臨界導通區域電晶體的面積來達到
與偏壓在飽和區的電晶體具有相同大小的轉導
值，且只需要較小的偏壓電流。因此可定義出
轉導值對於汲極電流之比值(gm/IDS)，利用這個
比值來表示電流轉換成轉導值的效率，若這個
比值越大表示我們可以利用較小的電流來達到
所需要的轉導值，亦即此電路可得相同在飽和
區操作所得到的增益，卻消耗較小的偏壓電流
功率；而圖四所表示，電晶體操作在不同偏壓
下在三次諧波下會有不同的呈現，如 A、B 兩
點個別操作在次領域導通區和飽和區，不要的
諧波分別為正值與負值，式(5)可以藉由這樣方
法，將操作在次領域導通區的 M1 所產生出來
的三次諧波與操作在飽和區的諧波消除級的三
次諧波相消，以此提昇線性度 P1dB、IIP3 點。 
 
此一來即可達到高增益以及低雜訊的目的。幸
運的是，相較於增益級的大電流，開關級只需
要極小的偏壓電流即可動作，因此整體的功率
消耗幾乎沒有增加。 
此電路使用 TSMC CMOS 0.18μm 1P6M 製程，
晶片照像圖如圖六所示，面積約為 1.6×1.4 mm2，
使用 ADS2008 軟體進行模擬，量測方式採用電
路板打線方式，將裸晶放置於 FR4 板材之印刷
電路板，透過鎊線連接訊號與電源。 
 
 
圖六、接收機射頻前端電路晶片照像圖 
在直流電壓為 1.2V 時，由模擬可得到直流
電流為 658uA，量測時之直流電壓亦為 1.2V，
而電流變為 740uA。以下為模擬與量測結果之
電路特性比較。輸入匹配在 2.4GHz 頻帶下皆小
於-15dB。由於量測板以及訊號傳輸線之損耗，
轉換增益比模擬結果小，為 16.7dB(圖七)，P1dB
約為-16dBm(圖八)。線性度(圖九)可透過公式
(7)-(9)計算，可得到量測之 IIP3 為-9.43dBm，
IIP2 為 5.93dBm。而雜訊指數可能由於測試板、
儀器、訊號傳輸線等貢獻了額外雜訊，使得量
測結果比模擬結果要高，中頻 2MHz 之量測雜
訊指數約為 9.59dB。LO 對 IF 之隔離度約為
53dB。 
3
2 in
PIIP PΔ= +             (8) 
2 inIIP P P= Δ +             (9) 
此晶片完成了符合 IEEE 802.15.4 規範之接
收機射頻前端電路，將低雜訊放大器與摺疊式
混波器合併，透過電流再利用技巧，讓混波器
之增益級直接疊接於低雜訊放大器之上使用同
一股偏壓電流，以降低電流消耗量，並且將以
上之電晶體皆偏壓於次臨界導通區域，來提升
gm對 ID之比值，相較於偏壓在飽和區時只需消
耗少量的電流即可得到較大之轉導值，同時達
到高增益與低功耗之目標。線性度改進方法，
由諧波消除的方法，將第一級低雜訊放大器所
產生的諧波消除，藉此能讓整個射頻前端線性
度提昇。在雜訊指數方面，透過褶疊式混波器
PMOS 元件的使用以及讓開關級流過極小電流
等方式，來達到降低雜訊指數之目的。 
接收機射頻前端電路的量測結果，無論是在
增益、輸入匹配、線性度與雜訊指數皆符合 IEEE 
802.15.4 之規範，惟雜訊指數與模擬結果有較大
的差異，原因應為量測環境中儀器、訊號傳輸
線、鎊線與測試板之間所貢獻之環境雜訊影響。
根據量測的結果，此電路實現了高增益、低功
耗與低電壓之設計目標。 
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
Frequency [GHz]
-25
-20
-15
-10
-5
0
5
In
pu
t R
et
ur
n 
Lo
ss
 [d
B
]
dB (Measurement)
dB (Simulation)
 
圖七、輸入反射損耗比較圖 
-40 -35 -30 -25 -20 -15 -10
Input Power [dBm]
13
14
15
16
17
18
19
20
C
on
ve
rs
io
n 
G
ai
n 
[d
B
]
Simulation
Measurement
 
圖八、轉換増益比較 
節。 
 
 
圖十一 低中頻發射機架構圖 
 
 
圖十二 四相位雙平衡升頻混頻器 
 
 
圖十三 雙端轉單端轉換器與兩級功率放大器 
 
A.四相位雙平衡混頻器 
使用雙平衡混頻器，是由於可以增加 RF 對
IF 和 LO 對 IF 的隔離度、降低二次諧波，而且
可以使用較低輸出功率的壓控震盪器(VCO)，藉
此使得壓控震盪器之功率消耗降低，對整個系
統的功率考量也可以隨之降低。首先我們先從
Gilbert Mixer 開始分析設計，Gilbert Mixer 是由
V-I 轉換器、電流開關與 I-V 轉換器所組成。如
Fig.2 所示，首先輸入端電晶體 M1 和 M2 形成
SCP 為 VIF 輸入信號作 V-I 變換，接下來經由
M7-M8 和 M9-M10 形成由 VLO訊號所驅動的開
關，藉由開關可讓 IIF與 VLO完成混頻動作。為
了提升混頻器的效能，在此利用了兩個技術： 
(a) multi-tanh ： 利 用 基 本 型 態 doublet 的
multi-tanh 以增加線性度，如圖十四所示
[6-15]。M1-M4 和 M2-M3 兩組並聯的差動
對，稱為 multi-tanh，在相同的電流 IT 下工
作，並且 gm (gm1,4 和 gm2,3 的總和) 被它們兩
對 gm1,4 和 gm2,3 所補償，擁有較一般傳統差
動對的平坦 gm 值，以達到較高的線性度，
如圖十五所示。 
 
 
圖十四基本型 multi-tanh：doublet 
 
-0.8 -0.6 -0.4 -0.2 0 0.2 0.4 0.6 0.8
vi (V)
0
0.0005
0.001
0.0015
0.002
0.0025
0.003
0.0035
0.004
gm
 (A
/V
)
gm24
gm13
gmsum
 
圖十五 NMOS 的 gmn 補償關係 
 
(b) 疊接 PMOS (M5-M6)：為了增加轉換增益，
在輸入端電晶體 M1～M4 在疊接一組
PMOS 電晶體 M5 和 M6 以增加 gm值[14]，
利用 Current reuse 而不增加消耗功率。又由
於如果只使用這樣的機制，會使得此部分的
gm 值為狹窄且不平坦的 gm 值，會使得上述
(a)部分的線性度機制，因此而被減少。所以
我們亦把 multi-tanh 的方法帶入至此，使此
部分的 gm值也成為平坦的 gm，且不消耗額
外的功率，又能提升轉換增益，亦能提升線
性度。其補償關係圖如圖十六所示(X 軸為輸
所示： 
)sin( tI IFIF ω=  (2) 
)
2
sin( πω += tQ IFIF  (3) 
)sin( tI LOLO ω=  (4) 
)
2
sin( πω += tQ LOLO  (5) 
由於輸入訊號皆為差動對之訊號，所以其
鏡像問題的抑制之推導方式需分別計算出來，
當 IIF+的訊號與 QIF-的訊號為輸入訊號時，其混
頻結果如(6)式，又 IIF-的訊號與 QIF+的訊號為輸
入訊號時，其混頻結果如(7)式： 
 
))cos((           
)])cos(())[cos((
2
1              
)])cos(())[cos((
2
1           
)]
2
sin()
2
sin([)sin()sin(_
t
tt
tt
ttttV
IFLO
IFLOIFLO
IFLOIFLO
IFLOIFLOPout
ωω
ωωωω
ωωωω
πωπωωω
+−=
++−−
+−−=
++−+=
(6)
))cos((          
)])cos(())[cos((
2
1             
)])cos(())[cos((
2
1          
)
2
sin()
2
sin()sin()sin(_
t
tt
tt
ttttV
IFLO
IFLOIFLO
IFLOIFLO
IFLOIFLOMout
ωω
ωωωω
ωωωω
πωπωωω
+=
++−+
+−−−=
+++−=
 
(7)
 
從式 (6) 與式 (7) 可以得到，鏡像訊號
)cos( IFLO ωω − 最後從式子中相減而消失，所以
我們最後可以得到 IMIX 的結果為： 
 
)cos(2 IFLOMIXI ωω +=  (8) 
  
由量測結果可得知，發射機的輸出返回
損耗、發射功率、輸出三階截距點以及鏡像
消除分別如下所示。如圖二十一~二十四所
示： 
a.輸出返回損耗 
模擬之返回損耗：頻帶內皆小於<-13 
量測之返回損耗：頻帶內皆小於<-12 
 
0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
Frequency (GHz)
-45
-40
-35
-30
-25
-20
-15
-10
-5
0
O
ut
pu
t R
et
ur
n 
Lo
ss
 (d
B
)
Simulation
Measurement
 
圖二十一 輸出返回損耗 
 
b.輸出功率 
模擬之輸出功率：約為-1dBm 
量測之輸出功率：約為-1.72dBm 
-30 -25 -20 -15 -10
Input Power (dBm)
-18
-16
-14
-12
-10
-8
-6
-4
-2
0
O
ut
pu
t P
ow
er
 (d
B
m
)
simlation
measurement
 
圖二十二 輸出功率 
 
c.輸出三階截距點 
輸出三階截距點：約為 6.32dBm 
 
 
圖二十三 輸出三階截距點 
 
d.鏡像消除 
可以從圖中得知，其鏡像可以有所抑制，
雖然無法完全達到抑制，可能由於中頻端或 LO
端的輸入有相位不平衡和功率不平衡所造成，
2.42 2.425 2.43 2.435 2.44 2.445 2.45 2.455 2.46 2.465
Frequency (GHz)
-90
-80
-70
-60
-50
-40
-30
-20
-10
0
dB
m
18.86 dB
-3.11 dB
-21.97 dB
-ddd3.1
[11] R. H. Istepanian, B. et al., “Desing of mobile 
telemedicine systems using GSM and IS-54 cellular 
telephone standards.,” J Telemed Telecare, vol. 4, 
pp.80-2, 1998. 
[12] D. L. Rollins, et al., “A Telemetry System for the 
Study of Spontaneous Cardiac Arrhytmias,” IEEE 
Trans on Biomed Eng, vol.47, pp. 887-92, 2000. 
[13] G. Gogou, et al. ,“DIABCARD CCMIS-a portable and 
scalable CPR for diabetes care,” IEEE Trans. 
Biomedical Engineering, vol. 49, no. 12, pp. 
1412-1419, Dec. 2002. 
[14] S. W. Wang, W. H. Chen, C. S. Ong, L. Liu and Y. W. 
Chuang, “RFID applications in hospital: a case study 
on a demonstration RFID project in Taiwan hospital”, 
in Proc. of the 39th Hawaii International conference on 
System Sciences, 2006. pp. 184a-184a 
[15] S. L. Chen, H. Y. Lee, C. A. Chen, H. Y. Huang, and C. 
H. Lou, “Wireless body sensor network with adaptive 
low-power design for biometrics and healthcare 
applications,” IEEE Trans. System Journal. vol. 3, no. 
4, pp. 398-409, Dec. 2009. 
[16] IEEE Standard Part 15.4: Wireless Medium Access 
Control (MAC) and Physical Layer (PHY) 
Specification for Wireless Personal Area Networks 
(WPANs), IEEE standard 802.15.4-2003, 2003. 
[17] S. Y. Lee, L. H. Wang, and Qiang Fang, “A Low 
Power RFID Integrated Circuits for Intelligent 
Healthcare Systems,” IEEE Trans. on Information 
Technology in Biomedicine in Press.  
[18] P. deToledo , et al., “Telemedicine Experience for 
Chronic Care in COPD,” IEEE Trans. Information 
Technology in Biomedicine, vol. 10, no. 3, pp.567-573, 
July 2006. 
[19] C. N. Scanaill, et al., “Long-term telemonitoring of 
mobility trends of elderly people using SMS 
messaging,” IEEE Trans. Information Technology in 
Biomedicine, vol. 10, no. 2, pp. 412-413, April 2006. 
[20] R. G. Lee, et al., “Home telecare system using cable 
television plants—an experimental field trial,” IEEE 
Trans. on Information Technology in Biomedicine, vol. 
4, pp. 37-44, Mar. 2000. 
[21] 「007 年台北國際醫療器材、藥品暨生技展」，工研
院新聞。 
[22] 台大校訊 901 期。 
[5-1] Enrique Company-Bosch, Eckart Hartmann ,” ECG 
Front-End Design is Simplified with MicroConverter,”  
Analog Dialogue 37-11,November,2003  
[5-2] H. Krabble, “A high-performance monolithic 
instrumentation amp-lifier, ” in IEEE ISSCC Dig. Tech. 
Papers, Feb. 1971, vol. 14, pp. 186-187. 
[5-3] F.L. Eatock, “A monolithic instrumentation amplifier 
with low input current.” In IEEE ISSCC Dig. Tech. 
Papers, Feb. 1973, vol. 16, pp. 148-149. 
[5-4] A. P. Brokaw and M. P. Timko, “An improved 
monolithic instrumentation amplifier, ” IEEE J. 
Solid-State Circuits, vol. sc-10, no.6,pp.417-423, 
Dec.1975 
[5-5] M.S.J.Steyaert, W.M.C. Sansen, and C. Zhongyuan, “A 
micropower low-noise monolithic instrumentation 
amplifier for medical purposes.” IEEE J. Solid-State 
Circuits, vol. sc-22, no.6,pp.1163-1168, Dec.1987 
[5-6] R. Martins, S. Selberherr, and F. A. Vaz, “A CMOS IC 
for portable EEG acquisition systems.” IEEE Trans, 
Instrum. Meas, vol.47, no. 5, pp. 1191-1196, Oct.1998 
[5-7] R. F. YAzicioglu, P. Merken, and C. Van Hoof, 
“Integrated low-power 24-channel EEG front-end, ” 
IEE Electron. Lett, vol. 41, no. 8, pp. 457-458, Apr. 
2005 
[5-8] R. F. YAzicioglu, P. Merken, and C. Van Hoof, “A 
60uW 60nV/√Hz Readout Front-End for portable 
Bio-potential Acquisition systems ” IEEE J. 
Solid-State Circuits, vol. 42, no.5,pp.1100-1110, 
May.2007 
[5-9] Z. Wang and W. Guggenbuhl, “A voltage-controllable 
linear MOStransconductor using bias offset technique,” 
IEEE Journal of Solid-StateCircuits, Vol. 25, no.1, 
1990, pp. 315-317. 
[5-10] A. Veeravalli, E. Sánchez-Sinencio, and J. 
Silva-Martinez, “ Transconductance Amplifier 
Structures With Very Small Transconductances : A 
Comparative Design Approach, ” IEEE J. Solid-State 
Circuits, vol. 37, no. 6, pp. 770-775, 2002 . 
[5-11] S. Solis-Bustos, J. Silva-Martinez, F. Maloberti, 
E. Sanchez-Sinencio, “ A 60db dynamic-range CMOS 
sixth-order 2.4 Hz Low-pass filter for medical 
applications, ” IEEE Trans. Circuits Syst. II, vol. 47, 
pp. 1391-1398, Dec.2000. 
[5-12] Jaime E. Kardontchik, ”Introduction to the 
Design of Transconductor-Capacitor Filters,” Raytheon 
Company, Mountain View, CA , 1992. 
[5-13] T. Cho and P. R. Gray, “A 10b, 20 Msamples/s, 
35 mW pipeline A/D converter,” IEEE J. Solid-State 
Circuits, vol. 30, no. 3, pp. 166–172, Mar. 1995. 
[5-14] S. Rabii and B. A. Wooley, “A 1.8-V 
digital-audio sigma-delta modulator in 0.8-_m CMOS,” 
IEEE J. Solid-State Circuits, vol. 32, no. 6, pp. 
783–796, Jun. 1997. 
[5-15] C. J. B. Fayomi, G. W. Roberts, and M. Sawan, 
“A 1-V, 10-bit rail-torail successive approximation 
analog-to-digital converter in standard 0.18 _m CMOS 
technology,” in Proc. IEEE Int. Symp. Circuits and 
Systems (ISCAS), 2001, pp. 460–463. 
[5-16] Hao-Chiao Hong, Member, IEEE, and 
Guo-Ming Lee, “A 65-fJ/Conversion-Step 0.9-V 
200-kS/s Rail-to-Rail 8-bit Successive Approximation 
ADC” IEEE JOURNAL OF SOLID-STATE 
CIRCUITS, VOL. 42, NO. 10, OCTOBER 2007 
[5-17] T. Yoshida, M. Sasaki, and A. Iwata, “A 1-V 
supply successive approximation ADC with rail-to-rail 
input voltage range,” in Proc. IEEE Int. Symp. Circuits 
and Systems (ISCAS), 2005, pp. 192–195. 
[5-18] A. Rossi and G. Fucili, “Nonredundant 
successive approximation register for A/D converters,” 
IEE of Electronics Letters, vol. 32, Issue. 12, pp. 
1055-10576, Jun 1996. 
[2-1] IEEE Standard Part 15.4: Wireless Medium Access 
Control (MAC) and Physical Layer (PHY) 
 47
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
█達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明：已完成發射機與接收機之前端電路，以及 VCO 晶片，並整合於模組進
行傳輸與接收的測試，符合當初規劃之目標。 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：█已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 █申請中 □無 
技轉：□已技轉 □洽談中█無 
其他：已完成數篇論文並投稿於 IEEE 期刊中。 
 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
為達到低電壓與低功率之設計目標，已針對 RF/Mixed-signal/Digital 電路進
行創新設計，並整合無線 ECG 檢測系統，希望未來能將電路與網路技術應用
於醫療器材產品，創造產業價值。 
 
 
 
 
 
 
附件二 
 8
西亞當地的研究培訓單位 Dream Catcher Consulting Sdn. Bhd.。由於在幾天的會議當
中與 Dream Catcher Consulting Sdn. Bhd.工程人員有多次接觸，瞭解其為國際人才培
訓公司，旗下有許多歐美知名教授常受邀在東南亞演講，在與該公司多次訪談且讓其了
解中正大學在晶片系統方面的卓越成就以及個人的相關研究背景後，該公司便極力邀請
中正大學協助該國在類比積體電路設計方面的訓練。由於此時正逢國科會深耕計畫極力
推廣國際交流，因此出國人員(李順裕)經計畫主持人同意，將印度交流之部分經費變更
為與馬來西亞產學與學術交流使用。並先後兩次（100 年 3 月 21 日至 100 年 4 月 1 日與
100 年 6 月 22 日至 100 年 7 月 7 日）至檳城與學員（同時具有碩士學生與類比工程師身
分）進行學術交流，期間不但進行技術的講解與練習，並協助他們進行學術研究，完成
他們的碩士論文。 
二、 研究成果 
先後兩次各為期 10 天的交流與技術訓練，分別針對基本類比積體電路設計與資料
轉換器設計之相關內容進行討論；從基本類比電路之觀念衍生至各類型的轉換器，
包含 Flash ADC、SAR ADC、Pipelined ADC，每天均包含一份配合當天內容之練習教
材供學生在討論後做練習，從而了解更多類比電路設計原理以及相關 tool 使用方
式，包括 Hspice 以及 Octave 的使用。 
由於參與學員的碩士論文題目由 Intel 公司所指派，學員反應其指導教授（由政
府指派）完全無法指導他們的技術，因此學員在學習上需相當主動積極，此態度與台
灣學生大相逕庭，在對於學術交流內容或是練習教材有困惑時，學員也會自行尋求解
答，再與我們討論想法的正確性或是可行性，這種主動並擁有熱忱的學習態度讓本人
 7
 
國科會補助專題研究計畫項下國際合作研究計畫國外研究報告 
                                     日期：100 年 7 月 15 日 
一、 國際合作研究過程 
Dream Catcher Consulting Sdn. Bhd.是馬來西亞當地的研究培訓單位，在因緣
際會下了解中正大學在晶片系統方面的卓越成就以及李順裕教授的相關研究背景
後，便極力邀請李教授能夠協助 Intel 馬來西亞檳城分公司，進行類比 IC 設計相關
技術的研究與訓練，由於參與的 Intel Analog Designer 同時亦在馬來西亞攻讀碩士，
往往有學術研究交流的互動與討論。訓練課程於 6/22~7/7 期間進行，此次交流主要
為類比數位轉換器之設計；而電路設計實習課則是安排在每日下午時間，由我與學弟
謝政翰共同協助擔任助教；實習課程期間若有任何問題時，李順裕教授亦會加強補充
說明。 
二、 研究成果 
為期 10 天的交流訓練，分別針對類比數位轉換器(ADC)之相關內容進行討論；從
基本類比數位轉換器之觀念衍生至各類型的轉換器，包含 Flash ADC、SAR ADC、
計畫編號 NSC99－2220－E－194－015－ 
計畫名稱 低功率 ECG 訊號擷取無線傳輸與接收晶片系統 
出國人員
姓名 洪家華 
服務機構
及職稱 國立中正大學電機工程學系 
合作國家 馬來西亞 合作機構 Dream Catcher Consulting Sdn. Bhd. 
出國時間 
100 年 6 月 22 日
至 
100 年 7 月 7 日 
出國地點 檳城 
附件六 
 7
 
國科會補助專題研究計畫項下國際合作研究計畫國外研究報告 
                                     日期：100 年 7 月 14 日 
一、 國際合作研究過程 
我方受馬來西亞當地的培訓單位 Dream Catcher Consulting Sdn. Bhd.的邀請，希望
借助中正大學在晶片系統方面的設計經驗，對當地 Intel 的新進員工進行類比電路設計
的訓練與學術交流。訓練課程於 6/22~7/7 期間進行，由李順裕教授與 Intel Analog 
Designer 進行技術交流，主要內容為類比數位轉換器之設計；而我與學長洪家華則一
起從旁擔任助教身份，針對所討論的技術內容規畫實習練習，並與 Intel Analog 
Designer 進行討論交流，希望同學可以在練習過程中更加了解類比晶片的設計技術。 
二、 研究成果 
為期 10 天的學術交流，分別針對類比數位轉換器(ADC)之相關技術進行討論；從
基本類比數位轉換器之觀念衍生至各類型的轉換器，包含 Flash ADC、SAR ADC、
Pipelined ADC，每天協助規劃一份練習教材供 Intel Analog Designer 在技術討論後進
行練習，並與之討論交流，從而了解更多類比電路設計原理以及相關 tool 使用方式，
計畫編號 NSC99－2220－E－194－015－ 
計畫名稱 低功率 ECG 訊號擷取無線傳輸與接收晶片系統 
出國人員
姓名 謝政翰 
服務機構
及職稱 國立中正大學電機工程學系 
合作國家 馬來西亞 合作機構 Dream Catcher Consulting Sdn. Bhd. 
出國時間 
100 年 6 月 22 日
至 
100 年 7 月 7 日 
出國地點 檳城 
附件六 
 1
 
國科會補助專題研究計畫項下國際合作研究計畫國外研究報告 
                                     日期：100 年 07 月 12 日 
1、 Cooperation process 
Prof. Animesh Biswas and Prof. K. V. Srivastava from Indian Institute of Technology, Kanpur (IITK) 
visited National Chung Cheng University (NCCU), Chia-Yi, Taiwan between June 18, 2011 to June 
25, 2011. During the visit Prof. Biswas and Prof. Srivastava interacted with Prof. Lee and found out 
the possible collaboration area in RF and Microwave domain. Currently NCCU is very strong in 
Bio-instrumentation and health care issue and IITK is strong in RF and Microwave passive devices 
area therefore they can complement each other to design the complete RF Front end system for 
health care system . 
 
2、 Research & cooperation results 
During the visit, Prof. Animens Biswas and Prof. K. V. Srivastava had presented their research areas 
and given invited talk on following topics: 
 
Prof. Animesh Biswas, “Microwave Filter: Design, Synthesis and Analysis”. 
Prof. K. V. Srivastava, “Composite Right/Left Handed Meta-Material Transmission Line and its 
Application in Microwave Circuits”. 
 
Prof. Biswas and Prof. Srivastava also interacted with the faculty members of NCCU and found out 
the possible research area for future collaboration. Prof. Biswas and Prof. Srivastava are jointly 
working with Prof. Lee and soon they will submit joint proposal to National Science Council, 
Taiwan and Department of Science and Technology, India. This project will be in the area of 
計畫編號 NSC99－2220－E－194－015－ 
計畫名稱 低功率 ECG 訊號擷取無線傳輸與接收晶片系統 
Name Prof. Animesh Biswas 
Prof. K. V. Srivastava 
服務機構
及職稱 India Institute of Technology 
Country India 合作機構 國立中正大學電機工程學系 
出國時間 100年 6月 19日至100 年 6 月 24 日 出國地點 Chiayi, Taiwan 
附件六 
 7
 
國科會補助專題研究計畫項下國際合作研究計畫國外研究報告 
                                     日期：100 年 7 月 12 日 
一、 國際合作研究過程 
雙方在 2009 年在台灣舉行的”台灣—印度智慧晶片設計雙邊研討會 Taiwan — 
India Bilateral Workshop on Intelligent Chip Design”中開始建立聯繫關係,進
而由中正大學晶片中心向國科會提出深耕計畫,希望雙方有更一步的交流,在國際交
流人員安排上,由任職印度理工學院的兩位教授 -  Prof. Animesh Biswas and Prof. 
K. V. Srivastava 於 6/19~6/25 期間來訪台灣,並由本人負責接待;而我方則由本人
及學弟陳照群一起於 6/30~7/10 造訪印度,互相交流研究成果及心得。 
二、 研究成果 
在印度兩位教授於訪台期間,分別給予系上一場關於微波電路的專題演講,並在演
講過後開於與學生的討論,使雙方受益良多。而在我方人員赴印期間,兩位教授亦安排
實驗裡大多數的博士班學生與我們一同參觀印度理工學院的校園以及介紹電機系及
其研究環境,在與他們交流的過程,不難發現為何這所大學會成為全世界最頂尖的學
計畫編號 NSC99－2220－E－194－015－ 
計畫名稱 低功率 ECG 訊號擷取無線傳輸與接收晶片系統 
出國人員
姓名 蘇育政 
服務機構
及職稱 國立中正大學電機工程學系 
合作國家 印度 合作機構 India institute of Technology 
出國時間 
100 年 6 月 30 日
至 
100 年 7 月 10 日 
出國地點 德里 
附件六 
 9
點也許值得在台灣受高等教育的我們深深省思。 
四、其他 
感謝兩位印教授教 Prof. Animesh Biswas 及 Prof. K. V. Srivastava 在赴印期
間無微不致的照顧,也誠摯希望將來雙方能有進一步的合作。 
 
 
 8
後兩位教授在系上與師生的討論與會議或聚餐上都提供不同思維的看法與見解,雙方
討論甚歡。而我方赴印期間,於印度理工大學參訪了電機系所的各領域實驗室,並與接
待的學生互相討論研究的主題與做研究的方式,收穫非常可觀。參訪的過程除了感受
台、印雙方不同的文化、宗教衝擊外,本人也對兩國的教育政策與支援方面都有所感
受,印度該國儘管貧富差距甚大,但相關政府對於學術發展與國內頂尖人才的培養皆
投注許多的經費以及制定良好的政策實值得我國效法,如此能使頂尖人才更無後顧之
憂。而經由此次參訪更可以發現印度理工大學的學生在日常生活中對於研究方面的
習慣培養值得我們效法,良好的作息與緊密的合作討論都是我國學生較為缺乏的,儘
管實驗儀器與教室環境可能不敷校內眾多學生使用,但是各位在校學生都能在有限的
資源下做最大限度的利用。而此參訪行程更深的感觸是印度學生的語文溝通表達能
力,每位學生甚至是小朋友都能以流利的英文侃侃而談,並且對於外國訪客更是主動
問好與攀談,此種勇氣值得我國學生效法。 
    與印度理工大學的諸多碩博學生交換研究心得與未來展望後,已初步對於雙方的
研究發展做一連貫的建議與期許,並互相約定於頂尖會議上能再次相遇交流,而在回
國的此段時間內仍然與當地學生有密切的E-Mail聯繫,此為這次雙方參訪最值得的收
穫也是此計畫預期的目的。 
 
三、 建議 
    在印度參訪期間,受到兩位教授與其研究團隊的熱情招待,對方諸位碩博班學生
對於台灣的一切感到相當好奇,也對於台灣著名的的高科技產業-IC 設計有濃厚的興
趣,因此在此建議相關單位可以多給予兩校學生團體參訪的機會,並實際攜帶研究器
國科會補助計畫衍生研發成果推廣資料表
日期:2011/09/29
國科會補助計畫
計畫名稱: 低功率ECG訊號擷取無線傳輸與接收晶片系統
計畫主持人: 葉經緯
計畫編號: 99-2220-E-194-015- 學門領域: 晶片科技計畫--目標導向型研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
