[wavedrom,,svg]
....
{reg: [
  {bits: 3, name: 'vlmul[2:0]'},
  {bits: 3, name: 'vsew[2:0]'},
  {bits: 1, name: 'vta'},
  {bits: 1, name: 'vma'},
  {bits: 23, name: 'reserved'},
  {bits: 1, name: 'vill'},
]}
....

NOTE: 这张图显示了 RV32 系统的布局，而通常情况下，`vill` 应该位于 XLEN-1 位。

.`vtype` 寄存器布局
[cols=">2,4,10"]
[%autowidth,float="center",align="center",options="header"]
|===
|     位 | 名称       | 描述

|   XLEN-1 | vill       | 如果设置则为非法值
| XLEN-2:8 | 0          | 如果非零则为保留位
|        7 | vma        | 向量掩码无关
|        6 | vta        | 向量尾部无关
|      5:3 | vsew[2:0]  | 选择的元素宽度（SEW）设置
|      2:0 | vlmul[2:0] | 向量寄存器组倍数（LMUL）设置
|===
