# Serie 2 â€“ Ejercicio 1: ImplementaciÃ³n de una ALU personalizada en Logisim

## ğŸ“– Instrucciones
La ALU debÃ­a cumplir con los siguientes requisitos:
- Operar con un tamaÃ±o de palabra **N bits** calculado en funciÃ³n del nÃºmero de carnÃ©:  

\[
N = (2 \times \text{Ãºltimo dÃ­gito}) - (\text{penÃºltimo dÃ­gito})
\]

Para mi carnÃ© `16698`:  

\[
N = (2 \times 8) - 9 = 7 \, \text{bits}
\]

- Implementar inicialmente **4 operaciones bÃ¡sicas**:
  - Suma  
  - Resta  
  - AND  
  - OR  

- Extender la funcionalidad de **4 a 6 operaciones**, agregando:
  - Shift Left (desplazamiento a la izquierda)  
  - Shift Right (desplazamiento a la derecha)  

- El bloque de control (**ALUControl**) se ampliÃ³ para soportar las 6 operaciones.  
- Se utilizÃ³ **diseÃ±o jerÃ¡rquico en Logisim**.

---

## âš™ï¸ DiseÃ±o de la ALU en Logisim

### VersiÃ³n 1 â€“ 4 operaciones
La primera versiÃ³n de la ALU se diseÃ±Ã³ con entradas de **7 bits** (`A` y `B`) y salida de **8 bits** (incluyendo el `CarryOut`).  

Operaciones disponibles:
- `00`: Suma  
- `01`: Resta (implementada con complemento a 2)  
- `10`: AND  
- `11`: OR  

### VersiÃ³n 2 â€“ 6 operaciones
En la segunda versiÃ³n se ampliÃ³ el **ALUControl** para soportar dos operaciones adicionales:
- Shift Left  
- Shift Right  

El resultado de los **shifts** se conecta como entrada auxiliar para las 4 operaciones anteriores, extendiendo asÃ­ la funcionalidad sin duplicar lÃ³gica innecesaria.

---

## ğŸ“Š CaracterÃ­sticas del diseÃ±o
- **Entradas:**  
  - `A` (7 bits)  
  - `B` (7 bits)  
  - `ALUControl` (4 bits, selecciona entre 6 operaciones)  

- **Salida:**  
  - `Resultado` (8 bits, incluye `CarryOut`)  
  - `Flags`:  
    - `Cero` (cuando el resultado es 0)  
    - `Neg` (cuando el resultado es negativo)  
    - `CarryOut` (de la suma/resta)  
    - `Overflow` (detectado al comparar `carry[6]` y `carry[5]`)  

---

## ğŸ¥ Video explicativo
ğŸ”— [ExplicaciÃ³n ALU en Logisim â€“ Serie 2, Ejercicio 1](https://youtu.be/uXdzYs134HA)

---


## Ejercicio 2 â€“ ImplementaciÃ³n en Vivado (SystemVerilog)

- En este segundo ejercicio, se replicÃ³ la misma lÃ³gica diseÃ±ada en Logisim pero implementada en SystemVerilog dentro de Vivado.

### CaracterÃ­sticas:

- **Entradas:** A[6:0], B[6:0] (operandos de 7 bits).

- Control de operaciÃ³n expandido para soportar 6 funciones.

- **Salidas:** Resultado[7:0], CarryOut, Overflow, Cero.

- La lÃ³gica de Overflow y CarryOut se maneja en funciÃ³n de si la operaciÃ³n es suma o resta.

- El shifter mantiene el mismo comportamiento circular que en Logisim.


## Video explicativo

ğŸ”— [ExplicaciÃ³n ALU en Logisim â€“ Serie 2, Ejercicio 1](https://youtu.be/DH39wHL2PXU)