<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:00:55.055</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.26</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7016604</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>오프셋 교차 전계 효과 트랜지스터에 대한 장치 및 시스템</inventionTitle><inventionTitleEng>APPARATUSES AND SYSTEMS FOR OFFSET CROSS FIELD EFFECT TRANSISTORS</inventionTitleEng><openDate>2025.07.01</openDate><openNumber>10-2025-0099354</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.05.20</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/83</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/03</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/17</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 오프셋 교차 전계 효과 트랜지스터에 대한 개시된 집적 회로는 제1 방향으로 배향된 제1 채널을 포함하는 제1 트랜지스터; 제1 트랜지스터에 인접한 산화물 층; 및 산화물 층에 인접한 제2 트랜지스터를 포함할 수 있다. 제2 트랜지스터는 제1 방향에 직교하는 방향으로 배향되는 제2 채널을 포함할 수 있고, 제1 채널 및 제2 채널은 제2 채널이 제1 채널을 교차하지 않도록 측방으로 오프셋될 수 있다. 다양한 다른 장치, 시스템, 및 방법도 개시된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.05.02</internationOpenDate><internationOpenNumber>WO2024092072</internationOpenNumber><internationalApplicationDate>2023.10.26</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/077821</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로로서,제1 방향으로 배향된 제1 채널을 포함하는 제1 트랜지스터;상기 제1 트랜지스터에 인접한 산화물 층; 및상기 산화물 층에 인접한 제2 트랜지스터를 포함하며, 상기 제2 트랜지스터는 상기 제1 방향에 직교하는 방향으로 배향되는 제2 채널을 포함하고; 상기 제1 채널 및 상기 제2 채널은 상기 제2 채널이 상기 제1 채널을 교차하지 않도록 측방으로 오프셋되는, 집적 회로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 채널은 제1 나노시트를 포함하고;상기 제2 채널은 제2 나노시트를 포함하고;상기 제1 트랜지스터는 게이트-올-어라운드 디바이스이고;상기 제2 트랜지스터는 게이트-올-어라운드 디바이스인, 집적 회로.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 트랜지스터는 제3 나노시트를 포함하는 제3 채널을 추가로 포함하는, 집적 회로.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 제1 트랜지스터는 제2 방향으로 연장되는 제1 게이트를 포함하고;상기 제2 트랜지스터는 제2 게이트가 상기 제1 게이트를 교차하도록 상기 제1 방향으로 연장되는 상기 제2 게이트를 포함하는, 집적 회로.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제1 게이트 및 상기 제2 게이트에 커플링된 수직 게이트 접촉부를 추가로 포함하는, 집적 회로.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 제1 채널의 제1 도핑 극성은 상기 제2 채널의 제2 도핑 극성의 반대 극성인, 집적 회로.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 제2 채널은 상기 산화물 층과 본딩되는 웨이퍼 상에 형성되는, 집적 회로.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 제1 트랜지스터는 제1 금속 측벽 소스 및 제1 금속 측벽 드레인을 포함하는, 집적 회로.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제2 트랜지스터는 제2 금속 측벽 소스 및 제2 금속 측벽 드레인을 포함하고;상기 제2 금속 측벽 소스는 접촉부에 의해 전면 금속 층에 직접 연결되는, 집적 회로.</claim></claimInfo><claimInfo><claim>10. 시스템으로서,컴퓨터-실행 가능 명령어를 포함하는 물리 메모리; 및상기 컴퓨터-실행 가능 명령어를 실행하도록 구성된 집적 회로를 포함하며, 상기 집적 회로는, 제1 방향으로 배향된 제1 채널을 포함하는 제1 트랜지스터; 상기 제1 트랜지스터에 인접한 산화물 층; 및 상기 산화물 층에 인접한 제2 트랜지스터를 포함하며,  상기 제2 트랜지스터는 상기 제1 방향에 직교하는 방향으로 배향되는 제2 채널을 포함하고;  상기 제1 채널 및 상기 제2 채널은 상기 제2 채널이 상기 제1 채널을 교차하지 않도록 측방으로 오프셋되는, 시스템.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 채널은 제1 나노시트를 포함하고;상기 제2 채널은 제2 나노시트를 포함하고;상기 제1 트랜지스터는 게이트-올-어라운드 디바이스이고;상기 제2 트랜지스터는 게이트-올-어라운드 디바이스인, 시스템.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 제1 트랜지스터는 제3 나노시트를 포함하는 제3 채널을 추가로 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 제1 트랜지스터는 제2 방향으로 연장되는 제1 게이트를 포함하고;상기 제2 트랜지스터는 제2 게이트가 상기 제1 게이트를 교차하도록 상기 제1 방향으로 연장되는 상기 제2 게이트를 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제1 게이트 및 상기 제2 게이트에 커플링된 수직 게이트 접촉부를 추가로 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서, 상기 제1 채널의 제1 도핑 극성은 상기 제2 채널의 제2 도핑 극성의 반대 극성인, 시스템.</claim></claimInfo><claimInfo><claim>16. 제10항에 있어서, 상기 제2 채널은 상기 산화물 층과 본딩되는 웨이퍼 상에 형성되는, 시스템.</claim></claimInfo><claimInfo><claim>17. 제10항에 있어서, 상기 제1 트랜지스터는 제1 금속 측벽 소스 및 제1 금속 측벽 드레인을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제1 트랜지스터에 인접한 제3 트랜지스터를 추가로 포함하며, 확산 단절 구조물이 상기 제1 트랜지스터와 상기 제3 트랜지스터 사이에 개재되지 않는, 시스템.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제1 트랜지스터와 상기 제3 트랜지스터 사이의 에어 갭; 또는상기 제1 트랜지스터와 상기 제3 트랜지스터 사이의 응력 층 중 적어도 하나를 추가로 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>20. 방법으로서,집적 회로 내에, 제1 트랜지스터 및 제2 트랜지스터를 배치하는 단계;제1 방향으로 배향된 제1 채널을 갖는 상기 제1 트랜지스터를 형성하는 단계;상기 제1 트랜지스터에 인접한 산화물 층을 형성하는 단계;상기 산화물 층에 인접한 상기 제2 트랜지스터를 형성하는 단계를 포함하며, 상기 제2 트랜지스터는 상기 제1 방향에 직교하는 제2 방향으로 배향되는 제2 채널을 포함하고, 상기 제1 채널 및 상기 제2 채널은 상기 제2 채널이 상기 제1 채널을 교차하지 않도록 측방으로 오프셋되는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 ***** 산타 클라라 어거스틴 드라이브 ****</address><code>519990237329</code><country>미국</country><engName>ADVANCED MICRO DEVICES, INC.</engName><name>어드밴스드 마이크로 디바이시즈, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 콜로라도 *****-**** ...</address><code> </code><country>미국</country><engName>SCHUTLZ, Richard</engName><name>슐츠 리차드</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.10.27</priorityApplicationDate><priorityApplicationNumber>17/974,643</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.05.20</receiptDate><receiptNumber>1-1-2025-0564472-65</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.05.29</receiptDate><receiptNumber>1-5-2025-0090212-65</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257016604.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b92e947dc15209daa7518119fc138fa3d06076fb5b9a5738e22320fa043e0465fe98d99b3c821fad3de8724fdb774f40dfb6282a7c33bf5f</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6cc98209b668ff49ef28166abc82d703b44ddf7655955d4cc84918c0318721b41cea86926883a976a27cccd2a9a34eb92bbdb965eb8b7b21</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>