`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/07/03 23:30:31
// Design Name: 
// Module Name: cpu_cache_tlb_memory
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module cpu_cache_tlb_memory #(parameter WIDTH=32)(
    input clk,
    input memclk,
    input clrn,
    output [WIDTH-1:0] v_pc,
    output [WIDTH-1:0] pc,
    output [WIDTH-1:0] instr,
    output [WIDTH-1:0] ealu,
    output [WIDTH-1:0] malu,
    output [WIDTH-1:0] 
);
endmodule