[TOC]
# 数字逻辑与数字电路
## Glossary
- **置位:** 置1
- **复位:** 置0
- **同步:** 状态更新和时钟信号变化同步
- **异步:** 状态更新无视时钟信号变化
## 进制转换
- 二进制转八/十六进制时, 小数不足右边补0, 整数不足左边补0
## 组合逻辑
### 全加器
- **本位的结果**:
  $$S_i = A_i \bigoplus B_i \bigoplus C_{i-1}$$
  - 只能有**1个或者3个1**
- **本位产生的进位**:
$$C_i = A_iB_i + (A_i\bigoplus B_i) C_{i-1} = G_i + P_iC_{i-1}$$
  - $G_i$ = $A_i B_i$, **延迟1t**
  - $P_i$ = $A_i\bigoplus B_i$, **延迟1t**
  - 计算$C_{i+1}$, 一个且操作一个或操作, **总延迟2t**
#### 串行加法器
- 忽略$G_i$,$P_i$的生成时间, **n位总延迟$2nt$**

#### 超前进位加法器
- 忽略$G_i$,$P_i$的生成时间, **n位总延迟$2t$**
  $$C_i = G_i + P_iG_{i-1} + P_iP_{i-1}G_{i-2} + P_iP_{i-1}P_{i-2}G_{i-3}+\cdots+P_iP_{i-1}\cdots P_1C_0 $$
- 单级先行进位: 组间串行, 组内并行
  - 步骤
    - 先算$C_1\sim C_4$
    - 再算$C_5\sim C_8$
    - ...
    - 最后算$S_1\sim S_{16}$
  - 延迟
    - $2mt$, $m$为组数
- 多级先行进位: 组间并行, 组内并行
  - 步骤
    - 先算$C_1 \sim C_3$, 以及$G_i^*,P_i^*$
    - 再算$C_4,C_8,C_{12}$
    - 再算$C_5\sim C_7, C_9\sim C_{11}, C_{13}\sim C_{15}$
    - 最后算$S_1\sim S_{16}$
  - 延迟
    - $6t$

### 译码器
- $n$个输入, $2^n$个输出, **每个输出对应一个最小项**, 同一组输出中**仅有一个最小项为1, 其余全是0**
- 有一个**使能端**, 如果为高电平, 所有输出均为1

### 数据选择器(Mux)
- 多路输入, 数位编码, **根据编码选择出其中的一路输入作为输出**

## 时序逻辑
### 分类
- 同步时序
  - 所有触发器的时钟输入端与同一个时钟脉冲信号相连, **所有触发器的状态更新与脉冲信号同步**
- 异步时序
  - 触发器的更新不是同时进行的
### 触发器: 时序逻辑的基础
- $Q^{n+1}$和$\overline{Q^{n+1}}$的更新总是相差一个$t$
- **基本RS触发器**
$$Q^{n+1} = \overline{R_D}Q^{n} + \overline{\overline{S_D}},\quad \overline{R_D} + \overline{S_D} = 1$$
  - 两个**与非门**实现, $R_D$为**复位端(置0)**, $S_D$为**置位端(置1)**, 均为**低电平有效**
  - $\overline{R_D},\overline{S_D} = 0,1$: **置0**
  - $\overline{R_D},\overline{S_D} = 1,0$: **置1**
  - $\overline{R_D},\overline{S_D} = 1,1$: **保持**
- **同步RS触发器**
$$Q^{n+1} = \overline{R}Q^{n} + S,\quad RS = 0$$
  - 特征方程和**基本RS触发器一样**, 只不过$R_D$写作$R$, $S_D$写作$S$, 同时$R$,$S$**分别作为复位端, 置位端都是高电平有效**
  - $R,S = 0,1$: **置1**
  - $R,S = 1,0$: **置0**
  - $R,S = 0,0$: **保持**
  
  - **空翻**: $CP = 0$期间$R,S$多次变动导致触发器多次更新值
- **主从RS触发器**
  - 为了解决空翻现象, 使用两级触发器, $CP=1$时主触发器工作, 接受$R,S$信号并将其保存在自身的$Q$
- **主从JK触发器**
$$Q^{n+1}= J\overline{Q^n} + \overline{K}Q^n$$
  - 去掉了RS触发器的限制条件, 默认还是在**脉冲的下降沿接受JK信号**
  - $J,K = 0,0$: **保持**
  - $J,K = 0,1$: **置0**
  - $J,K = 1,0$: **置1**
  - $J,K = 1,1$: **翻转**
- **边沿D触发器**
$$Q^{n+1} = D$$
  - 更加稳定, 只在指定的CP变化边沿更新触发器状态
- **带置位复位端的边沿D触发器**
  - **复位端(置0)**$R_D$在**低电平有效**
  - **置位端(置1)**$S_D$在**低电平有效**
  - 两者不受CP影响, 但是**不能同时为低电平**, 如果同时为高电平, 则相当于没有影响

### 寄存器
- 由触发器和门电路组成, $n$个触发器可以保存$n$位二进制数
- **数码寄存器**
  - 由**带清零端的上升沿D触发器**串联组成
  - **并行输入**, 在上升沿**并行地**更新每一个触发器的状态,  $R_D=1/\overline{R_D} = 0$时异步清零每一个触发器中的数据, 其余情况保持状态不变
- **移位寄存器**
  - 带有移位功能, 在脉冲的作用下, 可以将寄存器中的数值左移/右移(**可由信号控制方向**)
  - 在上升沿**串行地**更新每一个触发器的状态, 并将本位的输出作为下一位的输入(D), 右移更新一个触发器有延迟$t$, 因此可以实现移位

### 计数器
- **分频器**
  - **二分频器**
    - $J=1,K=1$的**JK触发器**
    - $D=\overline{Q}$的**D触发器**
  - **四分频器**
    - 两个二分频器, 将一个D触发器的输出$\overline{Q^{n+1}}$连接到**另一个D触发器的CP端**, 可以构成四分频器
- **二进制异步加法计数器**
  - JK触发器的输出$\overline{Q^{n+1}}$连接到**下一个JK触发器的CP端**
  - $n$个触发器构成$n$位二进制异步加法计数器, 或者$2^n$分频器
  - **随着计数位数的增加, 越高的位数出发翻转的时间越靠后, 降低了工作效率**
- **二进制同步加法计数器**
  - 所有触发器在**同一个时钟频率**下工作, 不受前一个触发器的状态影响
  - 具体写法见习题