# ARM
Advanced RISC Machines.
**System-on-Chip** = interi sistemi integrati in un singolo pezzo di silicone. Si compongono di moduli chiamati Embedded Cores.

## Architettura
Il register bank ha 2 porte di read e 1 di write più una porta di lettura e una di scrittura dedicati ad r15 (che coincide con il program counter).
Pipeline composta da 3 istruzioni:
- **Fetch**
- **Decode**
- **Execute** (2 istruzioni se load da memoria)

Architettura *memory mapped* (L'accesso alle periferiche è gestito come accesso in memoria).

### Direttive
DCB x = definisce byte costante.
DCW x = definisce half-word costante.
DCWU x = definisce half-word costante non allineata.
DCD x = definisce word costante.
DCDU x = definisce word costante non allineata.

ALIGN x = allinea la memoria tramite il padding di x byte a 0. Se x non è specificato si allinea alla prossima word.

SPACE x = riserva un blocco di x byte a 0 in memoria.

#### Label
``` arm
{label} {instruction/directive} {arguments}
```
Le label permettono di dare dei nomi a indirizzi di memoria.

### Registri
18 registri a 32 bit (supporto per byte, half-word e word)
- R0 -> R12
- R13 = stack pointer (sp)
	- Una replica dello stack point register (psp) è disponibile per facilitare la gestione degli interrupt.
- R14 = Link Register (lr).
- R15 = Program Counter (pc).
- R16 = Processor Status Register (PSR), contiene i flag.

#TODO da spostare
- Al boot time il valore dello stack pointer è caricato dalla IVT ed è aggiornato durante l'esecuzione del programma in caso di istruzioni stack-oriented.

#### Barrel shifter
parametro shift opzionale applicato ai registri op2, del tipo Rm, shift con shift:
- ASR \#n = aritmetic shift right.
- LSL \#n = logical shift left.
- LSR \#n = logical shift right.
- ROR \#n = rotate right.
- RRX \#n = rotate right 1 bit with extend.

### Aggiornamento flag
I flag sono settati da istruzioni S, istruzione di *compare* e con un write nel program status register (PSR).

MRS R0, APSR 
Legge i flag e li copia nei nibble più alti di R0:
- N, Z, C, V

N = Negative flag, se il risultato di un'operazione è negativo.

Z = Zero flag, se il risultato è 0.

C = Carry flag, associato ad operazioni unsigned:
	- Dopo una somma C = 1 se la dimensione del risultato è 33 bit.
	- Dopo una sottrazione C viene attivato in caso di riporto dal bit più significativo (borrow).
		- In questo caso il carry viene invertito alla fine del calcolo.

V = Overflow, associato ad operazioni signed.
	- Settato se la somma di 2 valori con lo stesso segno produce un numero con segno diverso (cambia il MSB).
	
#### Compare
Compare/Test < Rd >, < op2 >

Imposta i flag senza modificare Rd. Il secondo operando può essere:
- Un registro con shift opzionale.
- Una costante ottenuta shiftando a sinistra un valore a 8 bit.

CMP = Compare, sottrae op2 da rd e aggiorna i flag.
CMN = Compare negative, aggiunge op2 a Rd e aggiorna i flag.
TST = Test, AND logico tra op2 e Rd, aggiorna i flag tranne V.
	- TST R1, R0, LSL#4 -> se R0 = #1 controlla se il 4 bit di r1 è settato.
TEQ = Test equivalence, XOR logico tra op2 e Rd, aggiorna i flag tranne V.
	- TEQ R2, R3 -> controlla se R2 e R3 sono uguali.

### Istruzioni condizionali
Suffisso inserito al termine di ogni istruzione, fa riferimento al PSR e legge i flag.

| Simbolo | Flag        | Significato    | Contrario |
| ------- | ----------- | -------------- | --------- |
| EQ      | Z=1         | uguale         | NE        |
| CS/HS   | C=1         | unsigned $\ge$ | CC/LO     |
| MI      | N=1         | negativo       | PL        |
| VS      | V=1         | overflow       | VC        |
| HI      | C=1 and Z=0 | unsigned $\gt$ | LS        |
| GE      | N $\ge$ V   | signed $\ge$   | LT        |
| GT      | Z=0 or N=V  | signed $\gt$   | LE        |

## Accesso in memoria
LDR/STR Rd, op2 -> 32bit
LDRB/STRB Rd, op2 -> 8 bit
LDRH/STRH Rd, op2 -> 16 bit
LDRSB/STRSB Rd, op2 -> signed byte
LDRSH/STRSH Rd, op2 -> signeded half-word
LDRD/STRD R1, R2, op2 -> 2 word
	- Si segnano 2 registri da riempire.
LDM{XX}/STM{XX} Rn, {regList} -> multiple words
	- I registri consecutivi vengono indicati come r0-r8, i registri non consecutivi separati da virgole. sp non può apparire nella lista, PC può apparire solo con LDM e solo se LR non fa parte della lista.
	- XX indica il metodo di indirizzamento, possono essere:
		- IA = Increment after (default).
		- DB = Decrement before.
		- Fanno riferimento al registro base, il cui indirizzo viene incrementato o decrementato dopo o prima dell'accesso in memoria.

MOV Rd, Rm, shift 
MOV Rd, \#constant
- assegna un valore ad un registro

LDR Rd, =constant

- Se la costante è tra i valori validi della MOV l'istruzione viene tradotta in
MOV Rd, \#constant

- Altrimenti viene creato un blocco in memoria contenente la costante, chiamato **literal pool**.

Caricare indirizzi in un registro:
- LDR Rd, =label
- ADR Rd, label

### Metodi di indirizzamento
**PRE INDEXING**
load/store r1, [r2, offset]! -> carica in r1 il valore puntato da r2 + offset
- offset può essere una costante a 12 bit (# costante) oppure un registro che può essere shiftato a sinistra di 3 posizioni (r3, # LSL 3)
- ! opzionale indica se r2 è aggiornato al termine dell'istruzione (solo con offset costante)

**POST INDEXING**
load/store r1, r2, offset
 uso r2 per accedere in memoria subito e dopo ci aggiungo l'offset

### Registri speciali
MRS < Rn >, < Sreg > = Copia un registro speciale in un altro registro.
MSR < Sreg >, < Rn > = Copia un registro general purpose in un registro speciale.

Sreg può essere APSR, EPSR, IPSR e PSR.

## ALU
Operazione < Rd >, < op2 >

op2 può essere:
- un registro shiftato.
- una costante a 8 bit shiftata.
- costante a 12 bit (solo per ADD e SUB)

### Somma
ADD Rd, Rn, op2 -> Rd = Rn + op2
ADC Rd, Rn, op2 -> Rd = Rn + op2 + C (carry)
	- con ADC è possibile sommare valori a 64 bit
	ADDS R4, R0, R2
	ADC R5, R1, R3
	= R5R4 = R1R0 + R3R2
	
### Differenza
SUB Rd, Rn, op2 -> Rd = Rn - op2
SBC Rd, Rn, op2 -> Rd = Rn - op2 + C - 1
	- con SBC è possibile sottrarre valori a 64 bit
	SUBS r4, r0, r2
	SBC r5, r1, r3
	= r5r4 = r1r0 - r3r1
RSB Rd, Rn, op2 -> Reverse sub -> Rd = op2 - Rn + C -1

### Prodotto
MUL Rd, Rn, Rm -> Rd = Rn * Rm
MLA Rd, Rn, Rm, Ra -> Rd = Rn * Rm + Ra
MLS Rd, Rn, Rm, Ra -> Rd = Rn * Rm - Ra
UMLAL Rd1, Rd2, Rn, Rm -> Rd1,Rd2 = Rn * Rm + Rd1,Rd2
SMLAL come prima con valori signed

### Divisione
UDIV Rd, Rn, Rm
SDIV Rd, Rn, Rm

se Rn non è divisibile per Rm, il risultato è arrotondato verso 0.
Le divisioni non cambiano i flag e il suffisso S non può essere aggiunto.

### Istruzioni logiche
AND Rd, Rn, op2 = Rn AND op2
BIC Rd, Rn, op2 = Rn AND NOT op2
ORR Rd, Rn, op2 = Rn OR op2
EOR Rd, Rn, op2 = Rn XOR op2
ORN Rd, Rn, op2= Rn OR NOT op2
MVN Rd, Rn = NOT Rn

## Branch
B label = branch alla label.
BX Rn = branch all'indirizzo contenuto in Rn.
BL label = branch and link alla label.
BLX Rn = branch e link all'indirizzo contenuto in Rn.

Le operazioni di link salvano l'indirizzo di ritorno in LR(R14) e sono usati per le subroutine.