|Vilnius_oscillator
clk => deriv_calc_vilnius:DERIV_CALC.clk
clk => var_main_reg[2][0].CLK
clk => var_main_reg[2][1].CLK
clk => var_main_reg[2][2].CLK
clk => var_main_reg[2][3].CLK
clk => var_main_reg[2][4].CLK
clk => var_main_reg[2][5].CLK
clk => var_main_reg[2][6].CLK
clk => var_main_reg[2][7].CLK
clk => var_main_reg[2][8].CLK
clk => var_main_reg[2][9].CLK
clk => var_main_reg[2][10].CLK
clk => var_main_reg[2][11].CLK
clk => var_main_reg[2][12].CLK
clk => var_main_reg[2][13].CLK
clk => var_main_reg[2][14].CLK
clk => var_main_reg[2][15].CLK
clk => var_main_reg[2][16].CLK
clk => var_main_reg[2][17].CLK
clk => var_main_reg[2][18].CLK
clk => var_main_reg[2][19].CLK
clk => var_main_reg[2][20].CLK
clk => var_main_reg[2][21].CLK
clk => var_main_reg[1][0].CLK
clk => var_main_reg[1][1].CLK
clk => var_main_reg[1][2].CLK
clk => var_main_reg[1][3].CLK
clk => var_main_reg[1][4].CLK
clk => var_main_reg[1][5].CLK
clk => var_main_reg[1][6].CLK
clk => var_main_reg[1][7].CLK
clk => var_main_reg[1][8].CLK
clk => var_main_reg[1][9].CLK
clk => var_main_reg[1][10].CLK
clk => var_main_reg[1][11].CLK
clk => var_main_reg[1][12].CLK
clk => var_main_reg[1][13].CLK
clk => var_main_reg[1][14].CLK
clk => var_main_reg[1][15].CLK
clk => var_main_reg[1][16].CLK
clk => var_main_reg[1][17].CLK
clk => var_main_reg[1][18].CLK
clk => var_main_reg[1][19].CLK
clk => var_main_reg[1][20].CLK
clk => var_main_reg[1][21].CLK
clk => var_main_reg[0][0].CLK
clk => var_main_reg[0][1].CLK
clk => var_main_reg[0][2].CLK
clk => var_main_reg[0][3].CLK
clk => var_main_reg[0][4].CLK
clk => var_main_reg[0][5].CLK
clk => var_main_reg[0][6].CLK
clk => var_main_reg[0][7].CLK
clk => var_main_reg[0][8].CLK
clk => var_main_reg[0][9].CLK
clk => var_main_reg[0][10].CLK
clk => var_main_reg[0][11].CLK
clk => var_main_reg[0][12].CLK
clk => var_main_reg[0][13].CLK
clk => var_main_reg[0][14].CLK
clk => var_main_reg[0][15].CLK
clk => var_main_reg[0][16].CLK
clk => var_main_reg[0][17].CLK
clk => var_main_reg[0][18].CLK
clk => var_main_reg[0][19].CLK
clk => var_main_reg[0][20].CLK
clk => var_main_reg[0][21].CLK
clk => mul_reg[2][-14].CLK
clk => mul_reg[2][-13].CLK
clk => mul_reg[2][-12].CLK
clk => mul_reg[2][-11].CLK
clk => mul_reg[2][-10].CLK
clk => mul_reg[2][-9].CLK
clk => mul_reg[2][-8].CLK
clk => mul_reg[2][-7].CLK
clk => mul_reg[2][-6].CLK
clk => mul_reg[2][-5].CLK
clk => mul_reg[2][-4].CLK
clk => mul_reg[2][-3].CLK
clk => mul_reg[2][-2].CLK
clk => mul_reg[2][-1].CLK
clk => mul_reg[2][0].CLK
clk => mul_reg[2][1].CLK
clk => mul_reg[2][2].CLK
clk => mul_reg[2][3].CLK
clk => mul_reg[2][4].CLK
clk => mul_reg[2][5].CLK
clk => mul_reg[2][6].CLK
clk => mul_reg[2][7].CLK
clk => mul_reg[1][-14].CLK
clk => mul_reg[1][-13].CLK
clk => mul_reg[1][-12].CLK
clk => mul_reg[1][-11].CLK
clk => mul_reg[1][-10].CLK
clk => mul_reg[1][-9].CLK
clk => mul_reg[1][-8].CLK
clk => mul_reg[1][-7].CLK
clk => mul_reg[1][-6].CLK
clk => mul_reg[1][-5].CLK
clk => mul_reg[1][-4].CLK
clk => mul_reg[1][-3].CLK
clk => mul_reg[1][-2].CLK
clk => mul_reg[1][-1].CLK
clk => mul_reg[1][0].CLK
clk => mul_reg[1][1].CLK
clk => mul_reg[1][2].CLK
clk => mul_reg[1][3].CLK
clk => mul_reg[1][4].CLK
clk => mul_reg[1][5].CLK
clk => mul_reg[1][6].CLK
clk => mul_reg[1][7].CLK
clk => mul_reg[0][-14].CLK
clk => mul_reg[0][-13].CLK
clk => mul_reg[0][-12].CLK
clk => mul_reg[0][-11].CLK
clk => mul_reg[0][-10].CLK
clk => mul_reg[0][-9].CLK
clk => mul_reg[0][-8].CLK
clk => mul_reg[0][-7].CLK
clk => mul_reg[0][-6].CLK
clk => mul_reg[0][-5].CLK
clk => mul_reg[0][-4].CLK
clk => mul_reg[0][-3].CLK
clk => mul_reg[0][-2].CLK
clk => mul_reg[0][-1].CLK
clk => mul_reg[0][0].CLK
clk => mul_reg[0][1].CLK
clk => mul_reg[0][2].CLK
clk => mul_reg[0][3].CLK
clk => mul_reg[0][4].CLK
clk => mul_reg[0][5].CLK
clk => mul_reg[0][6].CLK
clk => mul_reg[0][7].CLK
rst => deriv_calc_vilnius:DERIV_CALC.rst
rst => var_main_reg[2][0].ACLR
rst => var_main_reg[2][1].ACLR
rst => var_main_reg[2][2].ACLR
rst => var_main_reg[2][3].ACLR
rst => var_main_reg[2][4].ACLR
rst => var_main_reg[2][5].ACLR
rst => var_main_reg[2][6].ACLR
rst => var_main_reg[2][7].ACLR
rst => var_main_reg[2][8].ACLR
rst => var_main_reg[2][9].ACLR
rst => var_main_reg[2][10].ACLR
rst => var_main_reg[2][11].ACLR
rst => var_main_reg[2][12].ACLR
rst => var_main_reg[2][13].ACLR
rst => var_main_reg[2][14].ACLR
rst => var_main_reg[2][15].ACLR
rst => var_main_reg[2][16].ACLR
rst => var_main_reg[2][17].ACLR
rst => var_main_reg[2][18].ACLR
rst => var_main_reg[2][19].ACLR
rst => var_main_reg[2][20].ACLR
rst => var_main_reg[2][21].ACLR
rst => var_main_reg[1][0].ACLR
rst => var_main_reg[1][1].ACLR
rst => var_main_reg[1][2].ACLR
rst => var_main_reg[1][3].ACLR
rst => var_main_reg[1][4].ACLR
rst => var_main_reg[1][5].ACLR
rst => var_main_reg[1][6].ACLR
rst => var_main_reg[1][7].ACLR
rst => var_main_reg[1][8].ACLR
rst => var_main_reg[1][9].ACLR
rst => var_main_reg[1][10].ACLR
rst => var_main_reg[1][11].ACLR
rst => var_main_reg[1][12].ACLR
rst => var_main_reg[1][13].ACLR
rst => var_main_reg[1][14].ACLR
rst => var_main_reg[1][15].ACLR
rst => var_main_reg[1][16].ACLR
rst => var_main_reg[1][17].ACLR
rst => var_main_reg[1][18].ACLR
rst => var_main_reg[1][19].ACLR
rst => var_main_reg[1][20].ACLR
rst => var_main_reg[1][21].ACLR
rst => var_main_reg[0][0].ACLR
rst => var_main_reg[0][1].ACLR
rst => var_main_reg[0][2].ACLR
rst => var_main_reg[0][3].ACLR
rst => var_main_reg[0][4].ACLR
rst => var_main_reg[0][5].ACLR
rst => var_main_reg[0][6].ACLR
rst => var_main_reg[0][7].ACLR
rst => var_main_reg[0][8].ACLR
rst => var_main_reg[0][9].ACLR
rst => var_main_reg[0][10].ACLR
rst => var_main_reg[0][11].ACLR
rst => var_main_reg[0][12].ACLR
rst => var_main_reg[0][13].ACLR
rst => var_main_reg[0][14].ACLR
rst => var_main_reg[0][15].ACLR
rst => var_main_reg[0][16].ACLR
rst => var_main_reg[0][17].ACLR
rst => var_main_reg[0][18].ACLR
rst => var_main_reg[0][19].ACLR
rst => var_main_reg[0][20].ACLR
rst => var_main_reg[0][21].ACLR
rst => mul_reg[2][-14].ACLR
rst => mul_reg[2][-13].ACLR
rst => mul_reg[2][-12].ACLR
rst => mul_reg[2][-11].ACLR
rst => mul_reg[2][-10].ACLR
rst => mul_reg[2][-9].ACLR
rst => mul_reg[2][-8].ACLR
rst => mul_reg[2][-7].ACLR
rst => mul_reg[2][-6].ACLR
rst => mul_reg[2][-5].ACLR
rst => mul_reg[2][-4].ACLR
rst => mul_reg[2][-3].ACLR
rst => mul_reg[2][-2].ACLR
rst => mul_reg[2][-1].ACLR
rst => mul_reg[2][0].ACLR
rst => mul_reg[2][1].ACLR
rst => mul_reg[2][2].ACLR
rst => mul_reg[2][3].ACLR
rst => mul_reg[2][4].ACLR
rst => mul_reg[2][5].ACLR
rst => mul_reg[2][6].ACLR
rst => mul_reg[2][7].ACLR
rst => mul_reg[1][-14].ACLR
rst => mul_reg[1][-13].ACLR
rst => mul_reg[1][-12].ACLR
rst => mul_reg[1][-11].ACLR
rst => mul_reg[1][-10].ACLR
rst => mul_reg[1][-9].ACLR
rst => mul_reg[1][-8].ACLR
rst => mul_reg[1][-7].ACLR
rst => mul_reg[1][-6].ACLR
rst => mul_reg[1][-5].ACLR
rst => mul_reg[1][-4].ACLR
rst => mul_reg[1][-3].ACLR
rst => mul_reg[1][-2].ACLR
rst => mul_reg[1][-1].ACLR
rst => mul_reg[1][0].ACLR
rst => mul_reg[1][1].ACLR
rst => mul_reg[1][2].ACLR
rst => mul_reg[1][3].ACLR
rst => mul_reg[1][4].ACLR
rst => mul_reg[1][5].ACLR
rst => mul_reg[1][6].ACLR
rst => mul_reg[1][7].ACLR
rst => mul_reg[0][-14].ACLR
rst => mul_reg[0][-13].ACLR
rst => mul_reg[0][-12].ACLR
rst => mul_reg[0][-11].ACLR
rst => mul_reg[0][-10].ACLR
rst => mul_reg[0][-9].ACLR
rst => mul_reg[0][-8].ACLR
rst => mul_reg[0][-7].ACLR
rst => mul_reg[0][-6].ACLR
rst => mul_reg[0][-5].ACLR
rst => mul_reg[0][-4].ACLR
rst => mul_reg[0][-3].ACLR
rst => mul_reg[0][-2].ACLR
rst => mul_reg[0][-1].ACLR
rst => mul_reg[0][0].ACLR
rst => mul_reg[0][1].ACLR
rst => mul_reg[0][2].ACLR
rst => mul_reg[0][3].ACLR
rst => mul_reg[0][4].ACLR
rst => mul_reg[0][5].ACLR
rst => mul_reg[0][6].ACLR
rst => mul_reg[0][7].ACLR
o_tdata[2][0] << var_main_reg[2][0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][1] << var_main_reg[2][1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][2] << var_main_reg[2][2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][3] << var_main_reg[2][3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][4] << var_main_reg[2][4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][5] << var_main_reg[2][5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][6] << var_main_reg[2][6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][7] << var_main_reg[2][7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][8] << var_main_reg[2][8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][9] << var_main_reg[2][9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][10] << var_main_reg[2][10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][11] << var_main_reg[2][11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][12] << var_main_reg[2][12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][13] << var_main_reg[2][13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][14] << var_main_reg[2][14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][15] << var_main_reg[2][15].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][16] << var_main_reg[2][16].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][17] << var_main_reg[2][17].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][18] << var_main_reg[2][18].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][19] << var_main_reg[2][19].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][20] << var_main_reg[2][20].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][21] << var_main_reg[2][21].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][0] << var_main_reg[1][0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][1] << var_main_reg[1][1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][2] << var_main_reg[1][2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][3] << var_main_reg[1][3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][4] << var_main_reg[1][4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][5] << var_main_reg[1][5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][6] << var_main_reg[1][6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][7] << var_main_reg[1][7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][8] << var_main_reg[1][8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][9] << var_main_reg[1][9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][10] << var_main_reg[1][10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][11] << var_main_reg[1][11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][12] << var_main_reg[1][12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][13] << var_main_reg[1][13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][14] << var_main_reg[1][14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][15] << var_main_reg[1][15].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][16] << var_main_reg[1][16].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][17] << var_main_reg[1][17].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][18] << var_main_reg[1][18].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][19] << var_main_reg[1][19].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][20] << var_main_reg[1][20].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][21] << var_main_reg[1][21].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][0] << var_main_reg[0][0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][1] << var_main_reg[0][1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][2] << var_main_reg[0][2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][3] << var_main_reg[0][3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][4] << var_main_reg[0][4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][5] << var_main_reg[0][5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][6] << var_main_reg[0][6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][7] << var_main_reg[0][7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][8] << var_main_reg[0][8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][9] << var_main_reg[0][9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][10] << var_main_reg[0][10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][11] << var_main_reg[0][11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][12] << var_main_reg[0][12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][13] << var_main_reg[0][13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][14] << var_main_reg[0][14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][15] << var_main_reg[0][15].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][16] << var_main_reg[0][16].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][17] << var_main_reg[0][17].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][18] << var_main_reg[0][18].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][19] << var_main_reg[0][19].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][20] << var_main_reg[0][20].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][21] << var_main_reg[0][21].DB_MAX_OUTPUT_PORT_TYPE
o_addr[0] << deriv_calc_vilnius:DERIV_CALC.o_addr[0]
o_addr[1] << deriv_calc_vilnius:DERIV_CALC.o_addr[1]
o_addr[2] << deriv_calc_vilnius:DERIV_CALC.o_addr[2]
o_addr[3] << deriv_calc_vilnius:DERIV_CALC.o_addr[3]
o_addr[4] << deriv_calc_vilnius:DERIV_CALC.o_addr[4]
o_addr[5] << deriv_calc_vilnius:DERIV_CALC.o_addr[5]
o_addr[6] << deriv_calc_vilnius:DERIV_CALC.o_addr[6]
o_addr[7] << deriv_calc_vilnius:DERIV_CALC.o_addr[7]
o_addr[8] << deriv_calc_vilnius:DERIV_CALC.o_addr[8]
o_addr[9] << deriv_calc_vilnius:DERIV_CALC.o_addr[9]
o_addr[10] << deriv_calc_vilnius:DERIV_CALC.o_addr[10]
o_addr[11] << deriv_calc_vilnius:DERIV_CALC.o_addr[11]
o_d_out[0] << deriv_calc_vilnius:DERIV_CALC.o_d_out[0]
o_d_out[1] << deriv_calc_vilnius:DERIV_CALC.o_d_out[1]
o_d_out[2] << deriv_calc_vilnius:DERIV_CALC.o_d_out[2]
o_d_out[3] << deriv_calc_vilnius:DERIV_CALC.o_d_out[3]
o_d_out[4] << deriv_calc_vilnius:DERIV_CALC.o_d_out[4]
o_d_out[5] << deriv_calc_vilnius:DERIV_CALC.o_d_out[5]
o_d_out[6] << deriv_calc_vilnius:DERIV_CALC.o_d_out[6]
o_d_out[7] << deriv_calc_vilnius:DERIV_CALC.o_d_out[7]
o_d_out[8] << deriv_calc_vilnius:DERIV_CALC.o_d_out[8]
o_d_out[9] << deriv_calc_vilnius:DERIV_CALC.o_d_out[9]
o_d_out[10] << deriv_calc_vilnius:DERIV_CALC.o_d_out[10]
o_d_out[11] << deriv_calc_vilnius:DERIV_CALC.o_d_out[11]
o_d_out[12] << deriv_calc_vilnius:DERIV_CALC.o_d_out[12]
o_d_out[13] << deriv_calc_vilnius:DERIV_CALC.o_d_out[13]
o_d_out[14] << deriv_calc_vilnius:DERIV_CALC.o_d_out[14]
o_d_out[15] << deriv_calc_vilnius:DERIV_CALC.o_d_out[15]
o_d_out[16] << deriv_calc_vilnius:DERIV_CALC.o_d_out[16]
o_d_out[17] << deriv_calc_vilnius:DERIV_CALC.o_d_out[17]
o_d_out[18] << deriv_calc_vilnius:DERIV_CALC.o_d_out[18]
o_d_out[19] << deriv_calc_vilnius:DERIV_CALC.o_d_out[19]
o_d_out[20] << deriv_calc_vilnius:DERIV_CALC.o_d_out[20]
o_d_out[21] << deriv_calc_vilnius:DERIV_CALC.o_d_out[21]
o_d_out_sfi[-14] << deriv_calc_vilnius:DERIV_CALC.o_d_out[0]
o_d_out_sfi[-13] << deriv_calc_vilnius:DERIV_CALC.o_d_out[1]
o_d_out_sfi[-12] << deriv_calc_vilnius:DERIV_CALC.o_d_out[2]
o_d_out_sfi[-11] << deriv_calc_vilnius:DERIV_CALC.o_d_out[3]
o_d_out_sfi[-10] << deriv_calc_vilnius:DERIV_CALC.o_d_out[4]
o_d_out_sfi[-9] << deriv_calc_vilnius:DERIV_CALC.o_d_out[5]
o_d_out_sfi[-8] << deriv_calc_vilnius:DERIV_CALC.o_d_out[6]
o_d_out_sfi[-7] << deriv_calc_vilnius:DERIV_CALC.o_d_out[7]
o_d_out_sfi[-6] << deriv_calc_vilnius:DERIV_CALC.o_d_out[8]
o_d_out_sfi[-5] << deriv_calc_vilnius:DERIV_CALC.o_d_out[9]
o_d_out_sfi[-4] << deriv_calc_vilnius:DERIV_CALC.o_d_out[10]
o_d_out_sfi[-3] << deriv_calc_vilnius:DERIV_CALC.o_d_out[11]
o_d_out_sfi[-2] << deriv_calc_vilnius:DERIV_CALC.o_d_out[12]
o_d_out_sfi[-1] << deriv_calc_vilnius:DERIV_CALC.o_d_out[13]
o_d_out_sfi[0] << deriv_calc_vilnius:DERIV_CALC.o_d_out[14]
o_d_out_sfi[1] << deriv_calc_vilnius:DERIV_CALC.o_d_out[15]
o_d_out_sfi[2] << deriv_calc_vilnius:DERIV_CALC.o_d_out[16]
o_d_out_sfi[3] << deriv_calc_vilnius:DERIV_CALC.o_d_out[17]
o_d_out_sfi[4] << deriv_calc_vilnius:DERIV_CALC.o_d_out[18]
o_d_out_sfi[5] << deriv_calc_vilnius:DERIV_CALC.o_d_out[19]
o_d_out_sfi[6] << deriv_calc_vilnius:DERIV_CALC.o_d_out[20]
o_d_out_sfi[7] << deriv_calc_vilnius:DERIV_CALC.o_d_out[21]
o_derivatives_aslv[2][0] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][0]
o_derivatives_aslv[2][1] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][1]
o_derivatives_aslv[2][2] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][2]
o_derivatives_aslv[2][3] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][3]
o_derivatives_aslv[2][4] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][4]
o_derivatives_aslv[2][5] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][5]
o_derivatives_aslv[2][6] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][6]
o_derivatives_aslv[2][7] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][7]
o_derivatives_aslv[2][8] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][8]
o_derivatives_aslv[2][9] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][9]
o_derivatives_aslv[2][10] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][10]
o_derivatives_aslv[2][11] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][11]
o_derivatives_aslv[2][12] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][12]
o_derivatives_aslv[2][13] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][13]
o_derivatives_aslv[2][14] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][14]
o_derivatives_aslv[2][15] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][15]
o_derivatives_aslv[2][16] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][16]
o_derivatives_aslv[2][17] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][17]
o_derivatives_aslv[2][18] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][18]
o_derivatives_aslv[2][19] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][19]
o_derivatives_aslv[2][20] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][20]
o_derivatives_aslv[2][21] << deriv_calc_vilnius:DERIV_CALC.o_tdata[2][21]
o_derivatives_aslv[1][0] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][0]
o_derivatives_aslv[1][1] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][1]
o_derivatives_aslv[1][2] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][2]
o_derivatives_aslv[1][3] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][3]
o_derivatives_aslv[1][4] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][4]
o_derivatives_aslv[1][5] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][5]
o_derivatives_aslv[1][6] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][6]
o_derivatives_aslv[1][7] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][7]
o_derivatives_aslv[1][8] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][8]
o_derivatives_aslv[1][9] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][9]
o_derivatives_aslv[1][10] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][10]
o_derivatives_aslv[1][11] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][11]
o_derivatives_aslv[1][12] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][12]
o_derivatives_aslv[1][13] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][13]
o_derivatives_aslv[1][14] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][14]
o_derivatives_aslv[1][15] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][15]
o_derivatives_aslv[1][16] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][16]
o_derivatives_aslv[1][17] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][17]
o_derivatives_aslv[1][18] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][18]
o_derivatives_aslv[1][19] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][19]
o_derivatives_aslv[1][20] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][20]
o_derivatives_aslv[1][21] << deriv_calc_vilnius:DERIV_CALC.o_tdata[1][21]
o_derivatives_aslv[0][0] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][0]
o_derivatives_aslv[0][1] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][1]
o_derivatives_aslv[0][2] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][2]
o_derivatives_aslv[0][3] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][3]
o_derivatives_aslv[0][4] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][4]
o_derivatives_aslv[0][5] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][5]
o_derivatives_aslv[0][6] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][6]
o_derivatives_aslv[0][7] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][7]
o_derivatives_aslv[0][8] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][8]
o_derivatives_aslv[0][9] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][9]
o_derivatives_aslv[0][10] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][10]
o_derivatives_aslv[0][11] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][11]
o_derivatives_aslv[0][12] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][12]
o_derivatives_aslv[0][13] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][13]
o_derivatives_aslv[0][14] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][14]
o_derivatives_aslv[0][15] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][15]
o_derivatives_aslv[0][16] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][16]
o_derivatives_aslv[0][17] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][17]
o_derivatives_aslv[0][18] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][18]
o_derivatives_aslv[0][19] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][19]
o_derivatives_aslv[0][20] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][20]
o_derivatives_aslv[0][21] << deriv_calc_vilnius:DERIV_CALC.o_tdata[0][21]


|Vilnius_oscillator|deriv_calc_Vilnius:DERIV_CALC
clk => exponent_memory:HEAVISIDE_MEMORY.clk
clk => dz2_1_reg[-14].CLK
clk => dz2_1_reg[-13].CLK
clk => dz2_1_reg[-12].CLK
clk => dz2_1_reg[-11].CLK
clk => dz2_1_reg[-10].CLK
clk => dz2_1_reg[-9].CLK
clk => dz2_1_reg[-8].CLK
clk => dz2_1_reg[-7].CLK
clk => dz2_1_reg[-6].CLK
clk => dz2_1_reg[-5].CLK
clk => dz2_1_reg[-4].CLK
clk => dz2_1_reg[-3].CLK
clk => dz2_1_reg[-2].CLK
clk => dz2_1_reg[-1].CLK
clk => dz2_1_reg[0].CLK
clk => dz2_1_reg[1].CLK
clk => dz2_1_reg[2].CLK
clk => dz2_1_reg[3].CLK
clk => dz2_1_reg[4].CLK
clk => dz2_1_reg[5].CLK
clk => dz2_1_reg[6].CLK
clk => dz2_1_reg[7].CLK
clk => dz1_1_reg[-14].CLK
clk => dz1_1_reg[-13].CLK
clk => dz1_1_reg[-12].CLK
clk => dz1_1_reg[-11].CLK
clk => dz1_1_reg[-10].CLK
clk => dz1_1_reg[-9].CLK
clk => dz1_1_reg[-8].CLK
clk => dz1_1_reg[-7].CLK
clk => dz1_1_reg[-6].CLK
clk => dz1_1_reg[-5].CLK
clk => dz1_1_reg[-4].CLK
clk => dz1_1_reg[-3].CLK
clk => dz1_1_reg[-2].CLK
clk => dz1_1_reg[-1].CLK
clk => dz1_1_reg[0].CLK
clk => dz1_1_reg[1].CLK
clk => dz1_1_reg[2].CLK
clk => dz1_1_reg[3].CLK
clk => dz1_1_reg[4].CLK
clk => dz1_1_reg[5].CLK
clk => dz1_1_reg[6].CLK
clk => dz1_1_reg[7].CLK
clk => dz1_1_reg[8].CLK
clk => dz1_1_reg[9].CLK
clk => dz1_1_reg[10].CLK
clk => dz1_1_reg[11].CLK
clk => dz1_1_reg[12].CLK
clk => dz1_1_reg[13].CLK
clk => dz1_1_reg[14].CLK
clk => dz1_1_reg[15].CLK
clk => dy2_1_reg[-14].CLK
clk => dy2_1_reg[-13].CLK
clk => dy2_1_reg[-12].CLK
clk => dy2_1_reg[-11].CLK
clk => dy2_1_reg[-10].CLK
clk => dy2_1_reg[-9].CLK
clk => dy2_1_reg[-8].CLK
clk => dy2_1_reg[-7].CLK
clk => dy2_1_reg[-6].CLK
clk => dy2_1_reg[-5].CLK
clk => dy2_1_reg[-4].CLK
clk => dy2_1_reg[-3].CLK
clk => dy2_1_reg[-2].CLK
clk => dy2_1_reg[-1].CLK
clk => dy2_1_reg[0].CLK
clk => dy2_1_reg[1].CLK
clk => dy2_1_reg[2].CLK
clk => dy2_1_reg[3].CLK
clk => dy2_1_reg[4].CLK
clk => dy2_1_reg[5].CLK
clk => dy2_1_reg[6].CLK
clk => dy2_1_reg[7].CLK
clk => dy1_2_reg[-14].CLK
clk => dy1_2_reg[-13].CLK
clk => dy1_2_reg[-12].CLK
clk => dy1_2_reg[-11].CLK
clk => dy1_2_reg[-10].CLK
clk => dy1_2_reg[-9].CLK
clk => dy1_2_reg[-8].CLK
clk => dy1_2_reg[-7].CLK
clk => dy1_2_reg[-6].CLK
clk => dy1_2_reg[-5].CLK
clk => dy1_2_reg[-4].CLK
clk => dy1_2_reg[-3].CLK
clk => dy1_2_reg[-2].CLK
clk => dy1_2_reg[-1].CLK
clk => dy1_2_reg[0].CLK
clk => dy1_2_reg[1].CLK
clk => dy1_2_reg[2].CLK
clk => dy1_2_reg[3].CLK
clk => dy1_2_reg[4].CLK
clk => dy1_2_reg[5].CLK
clk => dy1_2_reg[6].CLK
clk => dy1_2_reg[7].CLK
clk => dy1_2_reg[8].CLK
clk => dy1_1_reg[-14].CLK
clk => dy1_1_reg[-13].CLK
clk => dy1_1_reg[-12].CLK
clk => dy1_1_reg[-11].CLK
clk => dy1_1_reg[-10].CLK
clk => dy1_1_reg[-9].CLK
clk => dy1_1_reg[-8].CLK
clk => dy1_1_reg[-7].CLK
clk => dy1_1_reg[-6].CLK
clk => dy1_1_reg[-5].CLK
clk => dy1_1_reg[-4].CLK
clk => dy1_1_reg[-3].CLK
clk => dy1_1_reg[-2].CLK
clk => dy1_1_reg[-1].CLK
clk => dy1_1_reg[0].CLK
clk => dy1_1_reg[1].CLK
clk => dy1_1_reg[2].CLK
clk => dy1_1_reg[3].CLK
clk => dy1_1_reg[4].CLK
clk => dy1_1_reg[5].CLK
clk => dy1_1_reg[6].CLK
clk => dy1_1_reg[7].CLK
clk => dy1_1_reg[8].CLK
clk => dy1_1_reg[9].CLK
clk => dy1_1_reg[10].CLK
clk => dy1_1_reg[11].CLK
clk => dy1_1_reg[12].CLK
clk => dy1_1_reg[13].CLK
clk => dy1_1_reg[14].CLK
clk => dy1_1_reg[15].CLK
clk => dx2_1_reg[-14].CLK
clk => dx2_1_reg[-13].CLK
clk => dx2_1_reg[-12].CLK
clk => dx2_1_reg[-11].CLK
clk => dx2_1_reg[-10].CLK
clk => dx2_1_reg[-9].CLK
clk => dx2_1_reg[-8].CLK
clk => dx2_1_reg[-7].CLK
clk => dx2_1_reg[-6].CLK
clk => dx2_1_reg[-5].CLK
clk => dx2_1_reg[-4].CLK
clk => dx2_1_reg[-3].CLK
clk => dx2_1_reg[-2].CLK
clk => dx2_1_reg[-1].CLK
clk => dx2_1_reg[0].CLK
clk => dx2_1_reg[1].CLK
clk => dx2_1_reg[2].CLK
clk => dx2_1_reg[3].CLK
clk => dx2_1_reg[4].CLK
clk => dx2_1_reg[5].CLK
clk => dx2_1_reg[6].CLK
clk => dx2_1_reg[7].CLK
clk => dx1_1_reg[-14].CLK
clk => dx1_1_reg[-13].CLK
clk => dx1_1_reg[-12].CLK
clk => dx1_1_reg[-11].CLK
clk => dx1_1_reg[-10].CLK
clk => dx1_1_reg[-9].CLK
clk => dx1_1_reg[-8].CLK
clk => dx1_1_reg[-7].CLK
clk => dx1_1_reg[-6].CLK
clk => dx1_1_reg[-5].CLK
clk => dx1_1_reg[-4].CLK
clk => dx1_1_reg[-3].CLK
clk => dx1_1_reg[-2].CLK
clk => dx1_1_reg[-1].CLK
clk => dx1_1_reg[0].CLK
clk => dx1_1_reg[1].CLK
clk => dx1_1_reg[2].CLK
clk => dx1_1_reg[3].CLK
clk => dx1_1_reg[4].CLK
clk => dx1_1_reg[5].CLK
clk => dx1_1_reg[6].CLK
clk => dx1_1_reg[7].CLK
rst => dz2_1_reg[-14].ACLR
rst => dz2_1_reg[-13].ACLR
rst => dz2_1_reg[-12].ACLR
rst => dz2_1_reg[-11].ACLR
rst => dz2_1_reg[-10].ACLR
rst => dz2_1_reg[-9].ACLR
rst => dz2_1_reg[-8].ACLR
rst => dz2_1_reg[-7].ACLR
rst => dz2_1_reg[-6].ACLR
rst => dz2_1_reg[-5].ACLR
rst => dz2_1_reg[-4].ACLR
rst => dz2_1_reg[-3].ACLR
rst => dz2_1_reg[-2].ACLR
rst => dz2_1_reg[-1].ACLR
rst => dz2_1_reg[0].ACLR
rst => dz2_1_reg[1].ACLR
rst => dz2_1_reg[2].ACLR
rst => dz2_1_reg[3].ACLR
rst => dz2_1_reg[4].ACLR
rst => dz2_1_reg[5].ACLR
rst => dz2_1_reg[6].ACLR
rst => dz2_1_reg[7].ACLR
rst => dz1_1_reg[-14].ACLR
rst => dz1_1_reg[-13].ACLR
rst => dz1_1_reg[-12].ACLR
rst => dz1_1_reg[-11].ACLR
rst => dz1_1_reg[-10].ACLR
rst => dz1_1_reg[-9].ACLR
rst => dz1_1_reg[-8].ACLR
rst => dz1_1_reg[-7].ACLR
rst => dz1_1_reg[-6].ACLR
rst => dz1_1_reg[-5].ACLR
rst => dz1_1_reg[-4].ACLR
rst => dz1_1_reg[-3].ACLR
rst => dz1_1_reg[-2].ACLR
rst => dz1_1_reg[-1].ACLR
rst => dz1_1_reg[0].ACLR
rst => dz1_1_reg[1].ACLR
rst => dz1_1_reg[2].ACLR
rst => dz1_1_reg[3].ACLR
rst => dz1_1_reg[4].ACLR
rst => dz1_1_reg[5].ACLR
rst => dz1_1_reg[6].ACLR
rst => dz1_1_reg[7].ACLR
rst => dz1_1_reg[8].ACLR
rst => dz1_1_reg[9].ACLR
rst => dz1_1_reg[10].ACLR
rst => dz1_1_reg[11].ACLR
rst => dz1_1_reg[12].ACLR
rst => dz1_1_reg[13].ACLR
rst => dz1_1_reg[14].ACLR
rst => dz1_1_reg[15].ACLR
rst => dy2_1_reg[-14].ACLR
rst => dy2_1_reg[-13].ACLR
rst => dy2_1_reg[-12].ACLR
rst => dy2_1_reg[-11].ACLR
rst => dy2_1_reg[-10].ACLR
rst => dy2_1_reg[-9].ACLR
rst => dy2_1_reg[-8].ACLR
rst => dy2_1_reg[-7].ACLR
rst => dy2_1_reg[-6].ACLR
rst => dy2_1_reg[-5].ACLR
rst => dy2_1_reg[-4].ACLR
rst => dy2_1_reg[-3].ACLR
rst => dy2_1_reg[-2].ACLR
rst => dy2_1_reg[-1].ACLR
rst => dy2_1_reg[0].ACLR
rst => dy2_1_reg[1].ACLR
rst => dy2_1_reg[2].ACLR
rst => dy2_1_reg[3].ACLR
rst => dy2_1_reg[4].ACLR
rst => dy2_1_reg[5].ACLR
rst => dy2_1_reg[6].ACLR
rst => dy2_1_reg[7].ACLR
rst => dy1_2_reg[-14].ACLR
rst => dy1_2_reg[-13].ACLR
rst => dy1_2_reg[-12].ACLR
rst => dy1_2_reg[-11].ACLR
rst => dy1_2_reg[-10].ACLR
rst => dy1_2_reg[-9].ACLR
rst => dy1_2_reg[-8].ACLR
rst => dy1_2_reg[-7].ACLR
rst => dy1_2_reg[-6].ACLR
rst => dy1_2_reg[-5].ACLR
rst => dy1_2_reg[-4].ACLR
rst => dy1_2_reg[-3].ACLR
rst => dy1_2_reg[-2].ACLR
rst => dy1_2_reg[-1].ACLR
rst => dy1_2_reg[0].ACLR
rst => dy1_2_reg[1].ACLR
rst => dy1_2_reg[2].ACLR
rst => dy1_2_reg[3].ACLR
rst => dy1_2_reg[4].ACLR
rst => dy1_2_reg[5].ACLR
rst => dy1_2_reg[6].ACLR
rst => dy1_2_reg[7].ACLR
rst => dy1_2_reg[8].ACLR
rst => dy1_1_reg[-14].ACLR
rst => dy1_1_reg[-13].ACLR
rst => dy1_1_reg[-12].ACLR
rst => dy1_1_reg[-11].ACLR
rst => dy1_1_reg[-10].ACLR
rst => dy1_1_reg[-9].ACLR
rst => dy1_1_reg[-8].ACLR
rst => dy1_1_reg[-7].ACLR
rst => dy1_1_reg[-6].ACLR
rst => dy1_1_reg[-5].ACLR
rst => dy1_1_reg[-4].ACLR
rst => dy1_1_reg[-3].ACLR
rst => dy1_1_reg[-2].ACLR
rst => dy1_1_reg[-1].ACLR
rst => dy1_1_reg[0].ACLR
rst => dy1_1_reg[1].ACLR
rst => dy1_1_reg[2].ACLR
rst => dy1_1_reg[3].ACLR
rst => dy1_1_reg[4].ACLR
rst => dy1_1_reg[5].ACLR
rst => dy1_1_reg[6].ACLR
rst => dy1_1_reg[7].ACLR
rst => dy1_1_reg[8].ACLR
rst => dy1_1_reg[9].ACLR
rst => dy1_1_reg[10].ACLR
rst => dy1_1_reg[11].ACLR
rst => dy1_1_reg[12].ACLR
rst => dy1_1_reg[13].ACLR
rst => dy1_1_reg[14].ACLR
rst => dy1_1_reg[15].ACLR
rst => dx2_1_reg[-14].ACLR
rst => dx2_1_reg[-13].ACLR
rst => dx2_1_reg[-12].ACLR
rst => dx2_1_reg[-11].ACLR
rst => dx2_1_reg[-10].ACLR
rst => dx2_1_reg[-9].ACLR
rst => dx2_1_reg[-8].ACLR
rst => dx2_1_reg[-7].ACLR
rst => dx2_1_reg[-6].ACLR
rst => dx2_1_reg[-5].ACLR
rst => dx2_1_reg[-4].ACLR
rst => dx2_1_reg[-3].ACLR
rst => dx2_1_reg[-2].ACLR
rst => dx2_1_reg[-1].ACLR
rst => dx2_1_reg[0].ACLR
rst => dx2_1_reg[1].ACLR
rst => dx2_1_reg[2].ACLR
rst => dx2_1_reg[3].ACLR
rst => dx2_1_reg[4].ACLR
rst => dx2_1_reg[5].ACLR
rst => dx2_1_reg[6].ACLR
rst => dx2_1_reg[7].ACLR
rst => dx1_1_reg[-14].ACLR
rst => dx1_1_reg[-13].ACLR
rst => dx1_1_reg[-12].ACLR
rst => dx1_1_reg[-11].ACLR
rst => dx1_1_reg[-10].ACLR
rst => dx1_1_reg[-9].ACLR
rst => dx1_1_reg[-8].ACLR
rst => dx1_1_reg[-7].ACLR
rst => dx1_1_reg[-6].ACLR
rst => dx1_1_reg[-5].ACLR
rst => dx1_1_reg[-4].ACLR
rst => dx1_1_reg[-3].ACLR
rst => dx1_1_reg[-2].ACLR
rst => dx1_1_reg[-1].ACLR
rst => dx1_1_reg[0].ACLR
rst => dx1_1_reg[1].ACLR
rst => dx1_1_reg[2].ACLR
rst => dx1_1_reg[3].ACLR
rst => dx1_1_reg[4].ACLR
rst => dx1_1_reg[5].ACLR
rst => dx1_1_reg[6].ACLR
rst => dx1_1_reg[7].ACLR
i_tdata[2][0] => Add0.IN45
i_tdata[2][1] => Add0.IN44
i_tdata[2][2] => Add0.IN43
i_tdata[2][3] => Add0.IN42
i_tdata[2][4] => Add0.IN41
i_tdata[2][5] => Add0.IN40
i_tdata[2][6] => Add0.IN39
i_tdata[2][7] => Add0.IN38
i_tdata[2][8] => exponent_memory:HEAVISIDE_MEMORY.addr[0]
i_tdata[2][8] => Add0.IN11
i_tdata[2][8] => o_addr[0].DATAIN
i_tdata[2][9] => exponent_memory:HEAVISIDE_MEMORY.addr[1]
i_tdata[2][9] => Add0.IN10
i_tdata[2][9] => o_addr[1].DATAIN
i_tdata[2][10] => exponent_memory:HEAVISIDE_MEMORY.addr[2]
i_tdata[2][10] => Add0.IN9
i_tdata[2][10] => o_addr[2].DATAIN
i_tdata[2][11] => exponent_memory:HEAVISIDE_MEMORY.addr[3]
i_tdata[2][11] => Add0.IN8
i_tdata[2][11] => o_addr[3].DATAIN
i_tdata[2][12] => exponent_memory:HEAVISIDE_MEMORY.addr[4]
i_tdata[2][12] => Add0.IN7
i_tdata[2][12] => o_addr[4].DATAIN
i_tdata[2][13] => exponent_memory:HEAVISIDE_MEMORY.addr[5]
i_tdata[2][13] => Add0.IN6
i_tdata[2][13] => o_addr[5].DATAIN
i_tdata[2][14] => exponent_memory:HEAVISIDE_MEMORY.addr[6]
i_tdata[2][14] => Add0.IN5
i_tdata[2][14] => o_addr[6].DATAIN
i_tdata[2][15] => exponent_memory:HEAVISIDE_MEMORY.addr[7]
i_tdata[2][15] => Add0.IN4
i_tdata[2][15] => o_addr[7].DATAIN
i_tdata[2][16] => exponent_memory:HEAVISIDE_MEMORY.addr[8]
i_tdata[2][16] => Add0.IN3
i_tdata[2][16] => o_addr[8].DATAIN
i_tdata[2][17] => exponent_memory:HEAVISIDE_MEMORY.addr[9]
i_tdata[2][17] => Add0.IN2
i_tdata[2][17] => o_addr[9].DATAIN
i_tdata[2][18] => exponent_memory:HEAVISIDE_MEMORY.addr[10]
i_tdata[2][18] => Add0.IN1
i_tdata[2][18] => o_addr[10].DATAIN
i_tdata[2][19] => Add0.IN46
i_tdata[2][19] => exponent_memory:HEAVISIDE_MEMORY.addr[11]
i_tdata[2][19] => o_addr[11].DATAIN
i_tdata[2][20] => Add0.IN37
i_tdata[2][21] => Add0.IN35
i_tdata[2][21] => Add0.IN36
i_tdata[1][0] => dx1_1_reg[-14].DATAIN
i_tdata[1][0] => Mult0.IN39
i_tdata[1][1] => Mult0.IN38
i_tdata[1][1] => dx1_1_reg[-13].DATAIN
i_tdata[1][1] => dy1_1_reg[-14].DATAIN
i_tdata[1][2] => Mult0.IN37
i_tdata[1][2] => dx1_1_reg[-12].DATAIN
i_tdata[1][2] => dy1_1_reg[-13].DATAIN
i_tdata[1][3] => Mult0.IN36
i_tdata[1][3] => dx1_1_reg[-11].DATAIN
i_tdata[1][3] => dy1_1_reg[-12].DATAIN
i_tdata[1][4] => Mult0.IN35
i_tdata[1][4] => dx1_1_reg[-10].DATAIN
i_tdata[1][4] => dy1_1_reg[-11].DATAIN
i_tdata[1][5] => Mult0.IN34
i_tdata[1][5] => dx1_1_reg[-9].DATAIN
i_tdata[1][5] => dy1_1_reg[-10].DATAIN
i_tdata[1][6] => Mult0.IN33
i_tdata[1][6] => dx1_1_reg[-8].DATAIN
i_tdata[1][6] => dy1_1_reg[-9].DATAIN
i_tdata[1][7] => Mult0.IN32
i_tdata[1][7] => dx1_1_reg[-7].DATAIN
i_tdata[1][7] => dy1_1_reg[-8].DATAIN
i_tdata[1][8] => Mult0.IN31
i_tdata[1][8] => dx1_1_reg[-6].DATAIN
i_tdata[1][8] => dy1_1_reg[-7].DATAIN
i_tdata[1][9] => Mult0.IN30
i_tdata[1][9] => dx1_1_reg[-5].DATAIN
i_tdata[1][9] => dy1_1_reg[-6].DATAIN
i_tdata[1][10] => Mult0.IN29
i_tdata[1][10] => dx1_1_reg[-4].DATAIN
i_tdata[1][10] => dy1_1_reg[-5].DATAIN
i_tdata[1][11] => Mult0.IN28
i_tdata[1][11] => dx1_1_reg[-3].DATAIN
i_tdata[1][11] => dy1_1_reg[-4].DATAIN
i_tdata[1][12] => Mult0.IN27
i_tdata[1][12] => dx1_1_reg[-2].DATAIN
i_tdata[1][12] => dy1_1_reg[-3].DATAIN
i_tdata[1][13] => Mult0.IN26
i_tdata[1][13] => dx1_1_reg[-1].DATAIN
i_tdata[1][13] => dy1_1_reg[-2].DATAIN
i_tdata[1][14] => Mult0.IN25
i_tdata[1][14] => dx1_1_reg[0].DATAIN
i_tdata[1][14] => dy1_1_reg[-1].DATAIN
i_tdata[1][15] => Mult0.IN24
i_tdata[1][15] => dx1_1_reg[1].DATAIN
i_tdata[1][15] => dy1_1_reg[0].DATAIN
i_tdata[1][16] => Mult0.IN23
i_tdata[1][16] => dx1_1_reg[2].DATAIN
i_tdata[1][16] => dy1_1_reg[1].DATAIN
i_tdata[1][17] => Mult0.IN22
i_tdata[1][17] => dx1_1_reg[3].DATAIN
i_tdata[1][17] => dy1_1_reg[2].DATAIN
i_tdata[1][18] => Mult0.IN21
i_tdata[1][18] => dx1_1_reg[4].DATAIN
i_tdata[1][18] => dy1_1_reg[3].DATAIN
i_tdata[1][19] => Mult0.IN20
i_tdata[1][19] => dx1_1_reg[5].DATAIN
i_tdata[1][19] => dy1_1_reg[4].DATAIN
i_tdata[1][20] => Mult0.IN19
i_tdata[1][20] => dx1_1_reg[6].DATAIN
i_tdata[1][20] => dy1_1_reg[5].DATAIN
i_tdata[1][21] => Mult0.IN18
i_tdata[1][21] => dx1_1_reg[7].DATAIN
i_tdata[1][21] => dy1_1_reg[15].DATAIN
i_tdata[1][21] => dy1_1_reg[14].DATAIN
i_tdata[1][21] => dy1_1_reg[13].DATAIN
i_tdata[1][21] => dy1_1_reg[12].DATAIN
i_tdata[1][21] => dy1_1_reg[11].DATAIN
i_tdata[1][21] => dy1_1_reg[10].DATAIN
i_tdata[1][21] => dy1_1_reg[9].DATAIN
i_tdata[1][21] => dy1_1_reg[8].DATAIN
i_tdata[1][21] => dy1_1_reg[7].DATAIN
i_tdata[1][21] => dy1_1_reg[6].DATAIN
i_tdata[0][0] => Add0.IN34
i_tdata[0][1] => Add0.IN33
i_tdata[0][2] => Add0.IN32
i_tdata[0][3] => Add0.IN31
i_tdata[0][4] => Add0.IN30
i_tdata[0][5] => Add0.IN29
i_tdata[0][6] => Add0.IN28
i_tdata[0][7] => Add0.IN27
i_tdata[0][8] => Add0.IN26
i_tdata[0][9] => Add0.IN25
i_tdata[0][10] => Add0.IN24
i_tdata[0][11] => Add0.IN23
i_tdata[0][12] => Add0.IN22
i_tdata[0][13] => Add0.IN21
i_tdata[0][14] => Add0.IN20
i_tdata[0][15] => Add0.IN19
i_tdata[0][16] => Add0.IN18
i_tdata[0][17] => Add0.IN17
i_tdata[0][18] => Add0.IN16
i_tdata[0][19] => Add0.IN15
i_tdata[0][20] => Add0.IN14
i_tdata[0][21] => Add0.IN12
i_tdata[0][21] => Add0.IN13
o_tdata[2][0] <= dz2_1_reg[-14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][1] <= dz2_1_reg[-13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][2] <= dz2_1_reg[-12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][3] <= dz2_1_reg[-11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][4] <= dz2_1_reg[-10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][5] <= dz2_1_reg[-9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][6] <= dz2_1_reg[-8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][7] <= dz2_1_reg[-7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][8] <= dz2_1_reg[-6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][9] <= dz2_1_reg[-5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][10] <= dz2_1_reg[-4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][11] <= dz2_1_reg[-3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][12] <= dz2_1_reg[-2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][13] <= dz2_1_reg[-1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][14] <= dz2_1_reg[0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][15] <= dz2_1_reg[1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][16] <= dz2_1_reg[2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][17] <= dz2_1_reg[3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][18] <= dz2_1_reg[4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][19] <= dz2_1_reg[5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][20] <= dz2_1_reg[6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[2][21] <= dz2_1_reg[7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][0] <= dy2_1_reg[-14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][1] <= dy2_1_reg[-13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][2] <= dy2_1_reg[-12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][3] <= dy2_1_reg[-11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][4] <= dy2_1_reg[-10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][5] <= dy2_1_reg[-9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][6] <= dy2_1_reg[-8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][7] <= dy2_1_reg[-7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][8] <= dy2_1_reg[-6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][9] <= dy2_1_reg[-5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][10] <= dy2_1_reg[-4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][11] <= dy2_1_reg[-3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][12] <= dy2_1_reg[-2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][13] <= dy2_1_reg[-1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][14] <= dy2_1_reg[0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][15] <= dy2_1_reg[1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][16] <= dy2_1_reg[2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][17] <= dy2_1_reg[3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][18] <= dy2_1_reg[4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][19] <= dy2_1_reg[5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][20] <= dy2_1_reg[6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[1][21] <= dy2_1_reg[7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][0] <= dx2_1_reg[-14].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][1] <= dx2_1_reg[-13].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][2] <= dx2_1_reg[-12].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][3] <= dx2_1_reg[-11].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][4] <= dx2_1_reg[-10].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][5] <= dx2_1_reg[-9].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][6] <= dx2_1_reg[-8].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][7] <= dx2_1_reg[-7].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][8] <= dx2_1_reg[-6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][9] <= dx2_1_reg[-5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][10] <= dx2_1_reg[-4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][11] <= dx2_1_reg[-3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][12] <= dx2_1_reg[-2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][13] <= dx2_1_reg[-1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][14] <= dx2_1_reg[0].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][15] <= dx2_1_reg[1].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][16] <= dx2_1_reg[2].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][17] <= dx2_1_reg[3].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][18] <= dx2_1_reg[4].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][19] <= dx2_1_reg[5].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][20] <= dx2_1_reg[6].DB_MAX_OUTPUT_PORT_TYPE
o_tdata[0][21] <= dx2_1_reg[7].DB_MAX_OUTPUT_PORT_TYPE
o_addr[0] <= i_tdata[2][8].DB_MAX_OUTPUT_PORT_TYPE
o_addr[1] <= i_tdata[2][9].DB_MAX_OUTPUT_PORT_TYPE
o_addr[2] <= i_tdata[2][10].DB_MAX_OUTPUT_PORT_TYPE
o_addr[3] <= i_tdata[2][11].DB_MAX_OUTPUT_PORT_TYPE
o_addr[4] <= i_tdata[2][12].DB_MAX_OUTPUT_PORT_TYPE
o_addr[5] <= i_tdata[2][13].DB_MAX_OUTPUT_PORT_TYPE
o_addr[6] <= i_tdata[2][14].DB_MAX_OUTPUT_PORT_TYPE
o_addr[7] <= i_tdata[2][15].DB_MAX_OUTPUT_PORT_TYPE
o_addr[8] <= i_tdata[2][16].DB_MAX_OUTPUT_PORT_TYPE
o_addr[9] <= i_tdata[2][17].DB_MAX_OUTPUT_PORT_TYPE
o_addr[10] <= i_tdata[2][18].DB_MAX_OUTPUT_PORT_TYPE
o_addr[11] <= i_tdata[2][19].DB_MAX_OUTPUT_PORT_TYPE
o_d_out[0] <= exponent_memory:HEAVISIDE_MEMORY.d_out[0]
o_d_out[1] <= exponent_memory:HEAVISIDE_MEMORY.d_out[1]
o_d_out[2] <= exponent_memory:HEAVISIDE_MEMORY.d_out[2]
o_d_out[3] <= exponent_memory:HEAVISIDE_MEMORY.d_out[3]
o_d_out[4] <= exponent_memory:HEAVISIDE_MEMORY.d_out[4]
o_d_out[5] <= exponent_memory:HEAVISIDE_MEMORY.d_out[5]
o_d_out[6] <= exponent_memory:HEAVISIDE_MEMORY.d_out[6]
o_d_out[7] <= exponent_memory:HEAVISIDE_MEMORY.d_out[7]
o_d_out[8] <= exponent_memory:HEAVISIDE_MEMORY.d_out[8]
o_d_out[9] <= exponent_memory:HEAVISIDE_MEMORY.d_out[9]
o_d_out[10] <= exponent_memory:HEAVISIDE_MEMORY.d_out[10]
o_d_out[11] <= exponent_memory:HEAVISIDE_MEMORY.d_out[11]
o_d_out[12] <= exponent_memory:HEAVISIDE_MEMORY.d_out[12]
o_d_out[13] <= exponent_memory:HEAVISIDE_MEMORY.d_out[13]
o_d_out[14] <= exponent_memory:HEAVISIDE_MEMORY.d_out[14]
o_d_out[15] <= exponent_memory:HEAVISIDE_MEMORY.d_out[15]
o_d_out[16] <= exponent_memory:HEAVISIDE_MEMORY.d_out[16]
o_d_out[17] <= exponent_memory:HEAVISIDE_MEMORY.d_out[17]
o_d_out[18] <= exponent_memory:HEAVISIDE_MEMORY.d_out[18]
o_d_out[19] <= exponent_memory:HEAVISIDE_MEMORY.d_out[19]
o_d_out[20] <= exponent_memory:HEAVISIDE_MEMORY.d_out[20]
o_d_out[21] <= exponent_memory:HEAVISIDE_MEMORY.d_out[21]


|Vilnius_oscillator|deriv_calc_Vilnius:DERIV_CALC|Exponent_memory:HEAVISIDE_MEMORY
clk => mem_out_reg[0].CLK
clk => mem_out_reg[1].CLK
clk => mem_out_reg[2].CLK
clk => mem_out_reg[3].CLK
clk => mem_out_reg[4].CLK
clk => mem_out_reg[5].CLK
clk => mem_out_reg[6].CLK
clk => mem_out_reg[7].CLK
clk => mem_out_reg[8].CLK
clk => mem_out_reg[9].CLK
clk => mem_out_reg[10].CLK
clk => mem_out_reg[11].CLK
clk => mem_out_reg[12].CLK
clk => mem_out_reg[13].CLK
clk => mem_out_reg[14].CLK
clk => mem_out_reg[15].CLK
clk => mem_out_reg[16].CLK
clk => mem_out_reg[17].CLK
clk => mem_out_reg[18].CLK
clk => mem_out_reg[19].CLK
clk => mem_out_reg[20].CLK
clk => mem_out_reg[21].CLK
we => ~NO_FANOUT~
addr[0] => mem.RADDR
addr[1] => mem.RADDR1
addr[2] => mem.RADDR2
addr[3] => mem.RADDR3
addr[4] => mem.RADDR4
addr[5] => mem.RADDR5
addr[6] => mem.RADDR6
addr[7] => mem.RADDR7
addr[8] => mem.RADDR8
addr[9] => mem.RADDR9
addr[10] => mem.RADDR10
addr[11] => mem.RADDR11
d_in[0] => ~NO_FANOUT~
d_in[1] => ~NO_FANOUT~
d_in[2] => ~NO_FANOUT~
d_in[3] => ~NO_FANOUT~
d_in[4] => ~NO_FANOUT~
d_in[5] => ~NO_FANOUT~
d_in[6] => ~NO_FANOUT~
d_in[7] => ~NO_FANOUT~
d_in[8] => ~NO_FANOUT~
d_in[9] => ~NO_FANOUT~
d_in[10] => ~NO_FANOUT~
d_in[11] => ~NO_FANOUT~
d_in[12] => ~NO_FANOUT~
d_in[13] => ~NO_FANOUT~
d_in[14] => ~NO_FANOUT~
d_in[15] => ~NO_FANOUT~
d_in[16] => ~NO_FANOUT~
d_in[17] => ~NO_FANOUT~
d_in[18] => ~NO_FANOUT~
d_in[19] => ~NO_FANOUT~
d_in[20] => ~NO_FANOUT~
d_in[21] => ~NO_FANOUT~
d_out[0] <= mem_out_reg[0].DB_MAX_OUTPUT_PORT_TYPE
d_out[1] <= mem_out_reg[1].DB_MAX_OUTPUT_PORT_TYPE
d_out[2] <= mem_out_reg[2].DB_MAX_OUTPUT_PORT_TYPE
d_out[3] <= mem_out_reg[3].DB_MAX_OUTPUT_PORT_TYPE
d_out[4] <= mem_out_reg[4].DB_MAX_OUTPUT_PORT_TYPE
d_out[5] <= mem_out_reg[5].DB_MAX_OUTPUT_PORT_TYPE
d_out[6] <= mem_out_reg[6].DB_MAX_OUTPUT_PORT_TYPE
d_out[7] <= mem_out_reg[7].DB_MAX_OUTPUT_PORT_TYPE
d_out[8] <= mem_out_reg[8].DB_MAX_OUTPUT_PORT_TYPE
d_out[9] <= mem_out_reg[9].DB_MAX_OUTPUT_PORT_TYPE
d_out[10] <= mem_out_reg[10].DB_MAX_OUTPUT_PORT_TYPE
d_out[11] <= mem_out_reg[11].DB_MAX_OUTPUT_PORT_TYPE
d_out[12] <= mem_out_reg[12].DB_MAX_OUTPUT_PORT_TYPE
d_out[13] <= mem_out_reg[13].DB_MAX_OUTPUT_PORT_TYPE
d_out[14] <= mem_out_reg[14].DB_MAX_OUTPUT_PORT_TYPE
d_out[15] <= mem_out_reg[15].DB_MAX_OUTPUT_PORT_TYPE
d_out[16] <= mem_out_reg[16].DB_MAX_OUTPUT_PORT_TYPE
d_out[17] <= mem_out_reg[17].DB_MAX_OUTPUT_PORT_TYPE
d_out[18] <= mem_out_reg[18].DB_MAX_OUTPUT_PORT_TYPE
d_out[19] <= mem_out_reg[19].DB_MAX_OUTPUT_PORT_TYPE
d_out[20] <= mem_out_reg[20].DB_MAX_OUTPUT_PORT_TYPE
d_out[21] <= mem_out_reg[21].DB_MAX_OUTPUT_PORT_TYPE


