//Verilog instantiation template

aud_fifo _inst (.aud_fifo_ip_Data(), .aud_fifo_ip_Q(), .aud_fifo_ip_AlmostEmpty(), 
         .aud_fifo_ip_AlmostFull(), .aud_fifo_ip_Clock(), .aud_fifo_ip_Empty(), 
         .aud_fifo_ip_Full(), .aud_fifo_ip_RdEn(), .aud_fifo_ip_Reset(), 
         .aud_fifo_ip_WrEn());