# 数字逻辑与计算机组成实验 第七次实验 存储器体系实验 实验报告

> 211502008 李诚希
>
> chengxili@smail.nju.edu.cn

该实验利用 4 片 8 位 64KB 的 RAM 级联成一个 32 位 256KB 的存储器。

由于block memory只能同步写且最多一个输出口，我将每个字节分成四份，每一份是一个 8 位 64KB 的 RAM，再由组合逻辑冲排序并根据访存指令输出或写入。

## 模块设计

8位RAM：

- `output reg [7:0] dataout` 是一个8位宽的输出寄存器，用于输出数据。
- `input cs` 是片选信号，当它为高电平时，允许对内存的访问。
- `input clk` 是时钟信号。
- `input we` 是写使能信号，当它为高电平时，允许数据写入内存。
- `input [7:0] datain` 是8位宽的输入数据。
- `input [15:0] addr` 是16位宽的地址输入，可以寻址64KB的内存空间。

模块内部定义了一个8位宽的RAM数组 `ram`，大小为64KB（`2**16` 个位置）。

- `initial` 块在模块初始化时执行，将所有的内存位置初始化为 `8'h00`。
- 第一个 `always` 块在时钟信号 `clk` 的上升沿触发，从 `ram` 中读取 `addr` 指定的地址的数据到 `dataout`。
- 第二个 `always` 块在时钟信号 `clk` 的下降沿触发，如果写使能 `we` 和片选 `cs` 都为高电平，那么将 `datain` 的数据写入 `ram` 的 `addr` 指定的地址。

总的来说，这个模块实现了一个简单的同步RAM，支持在特定时钟边沿读写数据。

```verilog
`timescale 1ns / 1ps

module mem8b(
   output reg [7:0] dataout,   //???????
   input cs,                   //????????????��????��????��??????????
   input clk,                   //??????
   input we,                   //?��??��????????????????��??????
   input [7:0] datain,        //??????????
   input [15:0] addr         //16��?��????????��????64KB
);

   (* ram_style="block" *) reg [7:0] ram [2**16-1:0];   //????????RAM????��??
    integer i;
    initial
    begin
        for(i = 0; i < 2**16; i = i+1)
        begin
            ram[i] = 8'h00;
        end    
     end 

   always @(posedge clk) begin
      dataout <= ram[addr];
   end
   always @(negedge clk) begin
      if (we & cs) ram[addr] <= datain;
   end

endmodule
```

32位RAM：

`mem32b` 是一个32位宽的内存接口，它使用了四个8位宽的子模块 `mem8b` 来实现。主要特点如下：

- `output [31:0] dataout` 是32位宽的输出数据。
- `input clk` 是时钟信号。
- `input [2:0] MemOp` 是内存操作码，用于控制读写操作的字节大小。
- `input [31:0] datain` 是32位宽的输入数据。
- `input [15:0] addr` 是16位宽的地址输入，用于寻址内存。
- `input we` 是写使能信号。

模块内部使用 `generate` 和 `for` 循环来创建四个 `mem8b` 子模块的实例，每个实例负责8位数据的读写。`we_W_T` 和 `we_W` 信号用于根据 `MemOp` 和地址来确定哪些字节应该被写入。

`dataout` 的赋值依赖于 `MemOp` 的值，它决定了如何从 `outW_T` 中选择数据输出。例如，如果 `MemOp` 为 `3'b000`，则只输出最低的8位，并且如果最高位为1，则扩展符号位。

这个模块可以用于实现字节、半字、字的读写操作，并且支持符号扩展和零扩展，这在处理不同数据类型的内存访问时非常有用。

```verilog
`timescale 1ns / 1ps

module mem32b(
   output [31:0] dataout,   //�������??
   input clk,                   //ʱ���ź�
   input [2:0] MemOp,          //��д�ֽ��������ź�
   input [31:0] datain,        //��������
   input [15:0] addr,          //16λ�洢����ַ
   input we
);
// Add your code here
   wire [3:0] we_W_T;
   wire [3:0] we_W;
   wire [31:0] outwire;
   wire [31:0] out_valid_w;
  generate
      genvar i;
      for(i = 0; i < 4; i = i+1)begin
         mem8b sub_mem_0(
            .dataout(outwire[7 + (i * 8):i * 8]),  //outwire[7 + (((i + 4 - (addr % 4)) % 4) * 8):((i + 4 - (addr % 4)) % 4) * 8]
            .cs(1),                  
            .clk(clk),                  
            .we(we_W[i]),                
            .datain(datain[7 + (i * 8) :i * 8]),      
            .addr((addr % 4) > i ? (addr / 4) + 1 : (addr / 4))    
         );
      end
   endgenerate
   assign out_valid = 1;
   
   assign we_W_T = 
               MemOp == 3'b000 ? ((we == 1) ? 4'b0001 : 4'd0000) :
               MemOp == 3'b001 ? ((we == 1) ? 4'b0011 : 4'd0000) :
               MemOp == 3'b010 ? ((we == 1) ? 4'b1111 : 4'd0000) :
               MemOp == 3'b100 ? (4'd0000) :
               MemOp == 3'b101 ? (4'd0000) :
               0;
   assign we_W[0] = (addr % 4) == 0 ? we_W_T[0]:
                     (addr % 4) == 1 ? we_W_T[3]:
                     (addr % 4) == 2 ? we_W_T[2]: 
                     we_W_T[1];
   assign we_W[1] = (addr % 4) == 0 ? we_W_T[1]:
                     (addr % 4) == 1 ? we_W_T[0]:
                     (addr % 4) == 2 ? we_W_T[3]:
                     we_W_T[2];
   assign we_W[2] = (addr % 4) == 0 ? we_W_T[2]:
                     (addr % 4) == 1 ? we_W_T[1]:
                     (addr % 4) == 2 ? we_W_T[0]:
                     we_W_T[3];
   assign we_W[3] = (addr % 4) == 0 ? we_W_T[3]:
                     (addr % 4) == 1 ? we_W_T[2]:
                     (addr % 4) == 2 ? we_W_T[1]:
                      we_W_T[0];

   wire [31:0] outW_T;
   assign outW_T[7:0] = (addr % 4) == 0 ? outwire[7:0]:
                        (addr % 4) == 1 ? outwire[15:8]:
                        (addr % 4) == 2 ? outwire[23:16]:
                        outwire[31:24];
   assign outW_T[15:8] = (addr % 4) == 0 ? outwire[15:8]:
                        (addr % 4) == 1 ? outwire[23:16]:
                        (addr % 4) == 2 ? outwire[31:24]:
                        outwire[7:0];
   assign outW_T[23:16] = (addr % 4) == 0 ? outwire[23:16]:
                        (addr % 4) == 1 ? outwire[31:24]:
                        (addr % 4) == 2 ? outwire[7:0]:
                        outwire[15:8];
   assign outW_T[31:24] = (addr % 4) == 0 ? outwire[31:24]:
                        (addr % 4) == 1 ? outwire[7:0]:
                        (addr % 4) == 2 ? outwire[15:8]:
                        outwire[23:16];
   assign dataout = 
                  MemOp == 3'b000 ? ({outW_T[7] == 1 ? 24'b111111111111111111111111 : 24'd0, outW_T[7:0]}) :
                  MemOp == 3'b001 ? ({outW_T[15] == 1 ? 16'b1111111111111111 : 16'd0, outW_T[15:0]}) :
                  MemOp == 3'b010 ? (outW_T[31:0]) :
                  MemOp == 3'b100 ? ({24'd0, outW_T[7:0]}) :
                  MemOp == 3'b101 ? ({16'd0, outW_T[15:0]}) :
                  0;
endmodule

```

top模块：

`mem32b_top` 是一个顶层模块，它整合了一个32位内存模块和一个七段显示解码器。以下是它的主要功能：

- `output [6:0] SEG` 和 `output [7:0] AN` 用于驱动七段显示器，显示32位数据的值。
- `output [15:0] dataout_L16b` 是预留的16位数据输出。
- `input CLK100MHZ` 是系统的100MHz时钟信号。
- `input BTNC` 是复位按钮信号。
- `input [2:0] MemOp` 是内存操作码，控制读写操作的字节大小。
- `input we` 是存储器写使能信号，高电平时允许写入数据。
- `input [3:0] addr_L4b` 是4位地址输入，低位地址，用于指定数据的位置。
- `input [7:0] datain_L8b` 是8位数据输入，重复4次，形成32位数据。

在 `always` 块中，使用 `CLK100MHZ` 时钟信号进行同步操作：

- 当按下复位按钮 `BTNC` 且计数器 `counter` 为0时，初始化内存操作码 `MemOp_R` 为写字操作（`3'b010`），写使能 `we_R` 为高电平，数据输入 `datain` 和地址输入 `addrin` 为0，并开始计数。
- 当计数器非0且小于2^16时，地址输入 `addrin` 跟随计数器值，计数器递增。
- 当计数器达到2^16时，计数器清零，写使能 `we_R` 置为低电平，内存操作码 `MemOp_R` 设置为外部输入 `MemOp`。
- 其他情况下，数据输入 `datain` 由外部输入 `datain_L8b` 形成的32位数据组成，地址输入 `addrin` 由外部输入 `addr_L4b` 形成的16位地址组成，写使能 `we_R` 和内存操作码 `MemOp_R` 由外部输入控制。

`mem32b` 子模块负责实际的内存读写操作，而 `seg7decimal` 子模块负责将32位数据 `dataout` 转换为七段显示器的信号。

这个顶层模块可以用于基于FPGA的设计，其中包含了内存初始化、地址生成、数据写入和显示等功能。

```verilog
`timescale 1ns / 1ps

//`define NVB

module mem32b_top(
    output [6:0]SEG,     
    output [7:0]AN,              //��ʾ32λ�����ֵ
    output [15:0] dataout_L16b,   //������ݵ�16λ
    input CLK100MHZ,            //ϵͳʱ���ź�
    input BTNC,                 //��λ�����ź�
    input [2:0] MemOp,          //��д�ֽ��������ź�
    input we,                   //�洢��дʹ���źţ��ߵ�ƽʱ����д������
    input [3:0] addr_L4b,           //��ַλ��4λ����λ����ָ��Ϊ0����������ֵ
    input [7:0] datain_L8b          //�������ݵ�8λ�����ظ�4�Σ����λָ��Ϊ����ֵ
 );
 // Add your code here 
    wire [31:0] dataout;
    wire out_valid;
    reg [31:0]counter;
    reg [31:0] datain;
    reg [15:0] addrin;
    reg we_R;
    reg [2:0] MemOp_R;
    always@(posedge CLK100MHZ) begin
        if(BTNC && counter == 0)begin
            MemOp_R <= 3'b010;
            we_R <= 1;
            datain <= 0;
            addrin <= 0;
            counter <= counter + 1;
        end else if(counter != 0 && counter < 2**16)begin
            addrin <= counter;
            counter <= counter + 1;
        end else if(counter == 2**16)begin
            counter <= 0;
            we_R <= 0;
            MemOp_R <= MemOp;
        end else begin
            datain <= {datain_L8b, datain_L8b, datain_L8b, datain_L8b};
            addrin <= {12'b0, addr_L4b};
            we_R <= we;
            MemOp_R <= MemOp;
        end
    end
    mem32b RAM(
        .dataout(dataout),   //�������
        .clk(CLK100MHZ),                   //ʱ���ź�
        .MemOp(MemOp_R),          //��д�ֽ��������ź�
        .datain(datain),        //��������
        .addr(addrin),          //16λ�洢����ַ
        .we(we_R)
    );
    
    //assign dataout_L16b = dataout[15:0];

    seg7decimal my_seg7(
        .x(dataout),
        .clk(CLK100MHZ),
        .seg(SEG),
        .an(AN),
        .dp(0)
    );

endmodule

```

## 仿真

同上一个实验，使用verilator+NVBoard进行仿真：

![截屏2024-06-12 00.02.37](/Users/cx_li/Library/Application Support/typora-user-images/截屏2024-06-12 00.02.37.png)

![截屏2024-06-12 00.02.52](/Users/cx_li/Library/Application Support/typora-user-images/截屏2024-06-12 00.02.59.png)

![截屏2024-06-12 00.03.11](/Users/cx_li/Library/Application Support/typora-user-images/截屏2024-06-12 00.03.11.png)

可见可以按照预期运行。

## 验证

![截屏2024-06-12 12.44.44](/Users/cx_li/Desktop/截屏2024-06-12 12.44.44.png)

综合并实现设计，发现存储器的确被综合为了block memory。

烧入FPGA：

在不同位置写入数据并关闭we，可以看到数据被存储在相应位置：

![IMG_2331](/Users/cx_li/Documents/Github/digitalLogic_Lab/digital_logic_exp/lab7/report/IMG_2331.jpeg)

![IMG_2332](/Users/cx_li/Documents/Github/digitalLogic_Lab/digital_logic_exp/lab7/report/IMG_2332.jpeg)

![IMG_2334](/Users/cx_li/Documents/Github/digitalLogic_Lab/digital_logic_exp/lab7/report/IMG_2334.jpeg)

![IMG_2335](/Users/cx_li/Documents/Github/digitalLogic_Lab/digital_logic_exp/lab7/report/IMG_2335.jpeg)

电路可以按照预期工作。

## 错误现象及分析

最初由于没有遵循block memory的要求给一个reg连接了4条线，导致reg无法被综合到block memory。

---

## 思考题
1、分别采用分布式 RAM 和块 RAM 实现存储器，通过仿真程序分析异步读和同步读的时序状态。

- 同步读取的输出会在addr信号更改后立即更改生效，异步读取需要在存储器时钟上升或下降后输出才有效

2、分析 Cache 大小对命中率的影响。

- cache越大命中率越高

3、当指令 Cache 和数据 Cache 独立实现时，如何设计顶层 Cache 的有限状态机。

- 无需特殊处理，因为指令和数据在cpu视角没有区别，都是内存的某一部分。