# buaa-co-2025

北京航空航天大学《计算机组成原理》2025 高等理工学院计算机拔尖课程相关实验与作业整理，包含单周期/流水线 CPU 设计、异常与协处理器、以及缓存相关实验代码与文档。

## 实验说明
从P3开始为通过制，完成前序project才能开始下一个project的实验。P3、P4与计算机学院相同，为单周期CPU的实现。P5开始不同，P5为单周期异常，P6为流水线CPU，P7为cache实验。

## 目录结构

- `P3/`：Logisim 单周期 CPU（含电路文件、设计文档、测试用例）
- `P4/`：Verilog 单周期 CPU（含设计文档、测试用例）
- `P5/`：Verilog 单周期 CPU（含异常/CP0，设计文档、测试用例）
- `P6/`：Verilog 流水线 CPU（含转发/阻塞设计说明与测试用例）
- `P7/`：缓存相关实验代码（模拟器、矩阵转置优化、侧信道实验）
- `image/`：各阶段示意图与电路截图
- `gxp班作业答案勘误.pdf`：理论业答案勘误说明

## 各阶段说明

### P3：Logisim 单周期 CPU

- 主要文件：`P3/CPU.circ`、`P3/CPU设计文档.md`
- 关注点：PC/NPC、IM/DM、RF、ALU、控制器等单周期基础部件
- 测试：`P3/testcases/` 下含 MIPS 与机器码用例

### P4：Verilog 单周期 CPU

- 主要文件：`P4/CPU/*.v`、`P4/设计文档.md`
- 关注点：单周期 CPU 的 Verilog 化实现、控制信号组织
- 测试：`P4/testcases/` 下含机器码用例

### P5：异常与协处理器（CP0）

- 主要文件：`P5/CPU/*.v`、`P5/设计文档.md`
- 关注点：异常类型、CP0 寄存器、异常入口与返回、地址异常判定
- 测试：`P5/testcases/` 下含异常与指令覆盖用例

### P6：流水线 CPU（含转发/阻塞）

- 主要文件：`P6/CPU/*.v`、`P6/设计文档.md`
- 关注点：分级控制、流水寄存器、数据冒险转发、阻塞策略与 Tuse/Tnew
- 测试：`P6/testcases/` 下含大量转发/阻塞覆盖用例

### P7：缓存相关实验

- `P7/csim.c`：缓存模拟器（组相联 + LRU）
- `P7/trans.c`：矩阵转置优化（32×32/64×64/61×67）
- `P7/flush_reload.c`：Flush+Reload 侧信道实验代码

## 备注

- 设计图与模块结构示意图集中在 `image/` 目录。
- 具体接口与控制信号定义可参见各阶段设计文档。