# üßÆ Calculadora Digital en Verilog

Proyecto desarrollado en **Verilog HDL** y sintetizado en **Quartus Prime**, que implementa una calculadora aritm√©tica de 8 bits con operaciones b√°sicas y visualizaci√≥n en displays de 7 segmentos.

## ‚öôÔ∏è Descripci√≥n General

La calculadora realiza operaciones aritm√©ticas entre un **acumulador** (`ACC`) y un **dato de entrada** (`DATA_IN`), controladas mediante un conjunto de **interruptores y pulsadores**.  
El resultado se muestra en **cinco displays de 7 segmentos**, representando centenas, decenas, unidades, d√©cimas y cent√©simas, adem√°s de una salida binaria a trav√©s de **LEDs**.

---

## üß© Funcionalidad Principal

| Operaci√≥n | Descripci√≥n | Selecci√≥n (`op_sel`) |
|------------|--------------|----------------------|
| **Suma** | ACC ‚Üê ACC + DATA_IN | `00` |
| **Resta** | ACC ‚Üê ACC - DATA_IN | `01` |
| **Multiplicaci√≥n √ó2** | ACC ‚Üê ACC √ó 2 | `10` |
| **Divisi√≥n √∑2** | ACC ‚Üê ACC √∑ 2 | `11` |

El **acumulador** conserva su valor entre operaciones, permitiendo c√°lculos secuenciales.  
El sistema incluye **detecci√≥n de overflow** y control de errores en divisi√≥n/multiplicaci√≥n.

---

## üß† Arquitectura del Sistema

El dise√±o se estructura de manera **modular**, asegurando una jerarqu√≠a clara y un `top.v` limpio (sin l√≥gica interna).  
Los principales m√≥dulos son:

- `alu_add_sub.v` ‚Üí Suma y resta con detecci√≥n de overflow.  
- `alu_shift_mul2_div2.v` ‚Üí Multiplicaci√≥n y divisi√≥n por 2 mediante desplazamientos aritm√©ticos.  
- `op_decoder.v` ‚Üí Decodifica la operaci√≥n seleccionada desde los switches.  
- `accumulator.v` ‚Üí Almacena el resultado parcial y habilita carga mediante control.  
- `result_mux.v` ‚Üí Multiplexa las salidas de la ALU seg√∫n la operaci√≥n activa.  
- `bcd_converter.v` ‚Üí Convierte el resultado binario a formato decimal BCD.  
- `display_driver.v` ‚Üí Controla los cinco displays de 7 segmentos.  
- `debouncer.v` ‚Üí Elimina rebotes de los pulsadores f√≠sicos.  
- `top.v` ‚Üí Interconecta todos los m√≥dulos anteriores sin a√±adir l√≥gica adicional.

---

## üîå Entradas y Salidas

### Entradas
| Se√±al | Descripci√≥n |
|-------|--------------|
| `clk` | Reloj principal del sistema |
| `rst` | Reset global (activo en bajo) |
| `data_in[7:0]` | Valor ingresado desde switches |
| `op_sel[1:0]` | Selecci√≥n de operaci√≥n |
| `calc_btn` | Pulsador de c√°lculo con antirrebote |

### Salidas
| Se√±al | Descripci√≥n |
|-------|--------------|
| `acc_out[7:0]` | Resultado binario del acumulador (tambi√©n reflejado en LEDs) |
| `seg[6:0]`, `an[4:0]` | Control de segmentos y d√≠gitos de los displays |
| `ovf_flag` | Indica overflow aritm√©tico |
| `err_flag` | Indica error en operaciones de desplazamiento |

---

## üìä Visualizaci√≥n

| Display | Contenido | Posici√≥n |
|----------|------------|-----------|
| `DISP4` | Centenas | Izquierda |
| `DISP3` | Decenas | ‚Äî |
| `DISP2` | Unidades | ‚Äî |
| `DISP1` | D√©cimas | ‚Äî |
| `DISP0` | Cent√©simas | Derecha |

Los LEDs muestran el valor binario de `acc_out`, y los displays presentan el valor decimal total (con parte entera y fraccional, seg√∫n la operaci√≥n).

---

## ‚ö†Ô∏è Limitaciones y Consideraciones

- El rango de trabajo es **de -127 a +127**, sim√©trico en ambos extremos.  
- El c√°lculo decimal es limitado a dos posiciones fraccionales (d√©cimas y cent√©simas).  
- En divisiones sucesivas puede presentarse truncamiento por redondeo binario.  
- Los pulsadores deben pasar por el m√≥dulo **debouncer** para evitar conteos err√≥neos.  

---

## üõ†Ô∏è Herramientas Utilizadas

- **Intel Quartus Prime Lite Edition**  
- **Verilog HDL (IEEE 1364-2001)**  
- **Plataforma FPGA: Cyclone IV (EP4CE115F29C7)**  
- **Git / GitHub** para control de versiones  

---

## üë®‚Äçüíª Autor

Proyecto desarrollado por **Jos√© Ram√≥n S√°nchez Acosta**  
Repositorio oficial: [Calculadora_Verilog_Perrona](https://github.com/Zanz-19/Calculadora_Verilog_Perrona)

---

## üßæ Licencia
Este proyecto se distribuye bajo la licencia **MIT**, permitiendo su uso y modificaci√≥n con atribuci√≥n al autor original.

---
