library ieee;
use ieee.std_logic_1164.all;

entity UnidadControl is
	port (
			clk : in std_logic;
			reset_n : in std_logic; 
			salida_serie : in std_logic;
			KEY3 : in std_logic;
			fin_cnt : in std_logic;
			en_cnt : out std_logic;
			clear : out std_logic;
			enable_paridad : out std_logic;
			clear_paridad : out std_logic;
			sel : out std_logic_vector(1 downto 0);
			en_carga : out std_logic;
			en_despl : out std_logic); 
end UnidadControl;
			
architecture behavioral of UnidadControl is
signal SKEY3: std_logic;
type t_estados is (Reposo,Start,Mensaje,E_Paridad,Fin);
signal estado_sig, estado_act: t_estados;

begin

entity work.DetectorFlanco
port map(
		e=>KEY3,
		clk=>clk,
		reset_n=>reset_n,
		s=>SKEY3);
		
VarEstados: process(clk, reset_n)
begin
	if reset_n='0' then
		estado_act<=Reposo;
	elsif clk'event and clk='1' then
		estado_act<= estado_sig;
	end if;
end process VarEstados;

TransicionEstados: process(estado_act,salida_serie,SKEY3,fin_cnt)
begin
	estado_sig<=estado_act;
case estado_act is

when Reposo=> 
     if SKEY3='1' then
	     estado_sig<=Start;
	  end if;
		  
when Start=>	
	     estado_sig<=Mensaje; 

when Mensaje=>	
     if fin_cnt='1' then
	     estado_sig<=E_Paridad;
	  end if;		

when E_Paridad=>	
	     estado_sig<=Fin;

when Fin=>	
	     estado_sig<=Reposo;
	  
when others => 
     estado_sig<= Reposo;
	end case;
end process;

Salidas: process(estado_act)
begin
en_cnt<='0';
enable_paridad<='0';
en_carga<='0';
en_despl<='0';
clear_paridad<='0';
clear<='0';
sel<="01";
	case estado_act is
	when Reposo=> null;
	when Start=> en_carga<='1';sel<="00";clear_paridad<='1';
	when Mensaje=> en_cnt<='1';sel<="11";enable_paridad<='1';en_despl<='1';
	when E_Paridad=> sel<="10";;clear='1';
	when Fin=> sel<="11";
	when others => null;
	end case;
end process Salidas;
end behavioral;

	 