---
layout: page
title: 开题报告与任务书
permalink: /开题报告与任务书
nav_order: 1
parent: Essay
mathjax: true
---

# 开题报告

## 一、课题背景及意义（含国内外研究现状综述）

热载流子是指其能量比费米能级大几个kT以上的载流子，这些载流子与晶格不处于热平衡状态，档期能量达到或超过Si/SiO2界面势垒时，便会注入到氧化层中，产生界面态、氧化层陷阱或被陷阱所捕获，使得氧化层电荷增加或波动不稳，这就是热载流子注入（HCI）效应。[^1] 热载流子注入效应会对MOS器件参数造成影响，使得平带电压（$V_\text{FB}$）、阈值电压（$V_\text{th}$）漂移，跨导（$g_\text{m}$）减小。器件参数的退化又进一步影响集成电路的性能，当退化达到一定程度时，就会导致电路失效。

为了使得集成电路在实际使用的过程中达到预期的寿命，在设计阶段需要对电路的可靠性进行模拟。目前常用的电路级热载流子可靠性模拟流程均是基于上世纪末由伯克利大学推出的 Berkeley Reliability Tools（BERT）模拟器，它可以分为三个结构：前处理器、中间件、后处理器。前处理器负责计算新鲜电路（器件无退化）的波形；中间件则将波形输入到热载流子退化模型，计算得到退化后的器件参数，并更新电路网表；后处理器则利用退化后的器件参数重新计算得到老化电路的性能。经过上述过程的反复迭代，最终可以得到器件的寿命。在现代EDA工具（如Cadence）中，均有模型接口用于将用户的热载流子退化模型嵌入到仿真流程中。

目前最常用的热载流子退化模型是胡正明等人[^2]提出的幸运电子模型（LEM），该模型也是大多数行业标准热载流子模型和预测方法的指导原则。该模型认为，要使沟道热载流子到达栅极，需要满足三个条件[^3]：1、热电子从沟道电场获得足够动能；2、热电子必须经历一次弹性碰撞，使它的动量变为垂直于势垒方向；3、该热电子在到达界面之前不能有任何非弹性碰撞。满足以上条件的电子就是幸运电子。幸运电子模型认为 HCD 的能量阈值为 3.7eV，但在器件的应力 $V_{ds}\leq 3\text{V}$ 时，器件依然存在 HCD，这表明该模型不适合低电压的短沟道器件。但由于幸运电子模型比较简洁，故现在依然是最常用的方法之一。[^4]

但随着器件尺寸的不断缩小和工作电压的下降，幸运电子模型已不能很好的表达纳米级场效应晶体管的热载流子效应。研究者提出了一些新的机理来描述热载流子效应的产生，如电子-电子散射（EES）、多重振荡激发（MVE）等，这些机理均与载流子的能量分布函数相关，因此这类模型被称为能量驱动范式模型[^5]。该模型的关键就是求解载流子能量分布函数（DF），从而求出不同机理对热载流子效应的贡献。载流子能量分布函数可以通过解玻尔兹曼传输方程（BTE）得到。有两种方法用于获得该解：Monte-Carlo 法和基于 spherial harmonics expansion 的方法。两种方法都需要大量的计算，因此不适合集成到EDA仿真工具中。因此需要对这些物理性模型进行简化得到适合EDA的紧凑模型，充分反应纳米级器件的热载流子效应的同时，提高其计算效率。

## 二、课题研究主要内容及研究基础

本课题的主要内容为：基于PMOS HCI退化机理，建立PMOS HCI模型，并基于实验测试数据（28nm）进行老化模型参数提取，相关结果与TCAD仿真数据进行校准；在初代老化模型基础上，针对先进工艺（FinFET）进行模型迭代和优化，完成自主老化模型开发（基于商用EDA工具接口）。

研究基础：热载流子退化的机理已被大量研究。

目前学界已对热载流子退化（HCD）的产生原因达成了一定共识。目前普遍认为HCD是因为载流子导致界面处的Si-H键的断裂。在现代CMOS工艺中，刚生长的介电层是无定形态的，而混乱的结构就会导致悬挂键。悬挂键会捕获载流子。为了消除悬挂键的影响，我们注入氢来与之形成Si-H键。当载流子与Si-H键相互作用导致键断裂，就会重新生成悬挂的Si- 键。悬挂键会捕获载流子、形成电荷，进而扰乱器件的电场、使载流子迁移率下降。

键断裂的原因有两个：由单一高能载流子造成的键断裂（SP）、由多个载流子连续轰击造成的键断裂（MP）。对于工作电压较高的器件，SP起主导作用；对于工作电压较低的器件，MP起主导作用，但由于电子电子散射的存在，载流子依然可以获得足够能量造成SP.

主要有三种基于物理的模型可以描述SP和MP，包括：Hess模型[^6]，能量驱动模型[^7]，Bravaix模型[^8]。这些模型的缺点是没有从器件级去考虑，同时没有考虑HCD的局域性。

## 三、研究（或调研）方案和思路（技术路线）

电路模拟器中常用的器件模型有解析模型、查表模型、经验模型[^4]，这也是本课题的三种路线。

- 解析模型：模型方程直接从器件物理导出，这些模型精确地描述了器件的一级近似。
- 查表模型：将不同退化程度的器件的IV特性存储成表的形式，基本数据来自于实验或模拟器得到的结果。查表模型的优点是它不依赖于工艺技术，并且与物理模型相比，可在较短的时间内建立起来。其缺点是这种模型不能给出器件特性的物理意义。
- 经验模型：不是基于器件物理，而存粹是与实验曲线拟合得到。这类模型的优点是它与查表模型相比，需要的数据存储量较小，并且与其他近似模型相比，建立模型需要的时间较短。

考虑到可靠性实验需要的时间较长，且对器件的损伤不可逆，而测试器件成本较高而无法进行大量测试，因此不适合建立查表模型。故本课题将在解析模型和经验模型的基础上对热载流子退化建模。



## 四、论文框架结构

1. 绪论
2. 热载流子效应物理
   1. 热载流子产生的机制
   2. 退化物理
3. 热载流子效应模型
   1. 直流输出特性的热载流子退化
   2. 阈值电压的热载流子退化
4. 热载流子效应实验及模型参数提取
   1. 不同应力条件下的器件I-V特性
   2. 模型参数提取
5. 热载流子退化的寿命预测
6. 总结

## 五、参考文献

[^1]: 章晓文,恩云飞. 半导体集成电路的可靠性及评价方法. 142页. 

[^2]: Tam S, Ko P K, Hu C. Lucky-electron model of channel hot-electron injection in MOSFET's[J]. IEEE Transactions on Electron Devices, 1984, 31(9): 1116-1125.

[^3]: Mosfet modeling for VLSI simulation: theory and practice[M]. World Scientific, 2007.

[^4]: Starkov I. Comprehensive physical modeling of hot-carrier induced degradation[D]. , 2013.

[^5]: Rauch S E, Guarin F. The energy driven hot carrier model[M]//Hot Carrier Degradation in Semiconductor Devices. Springer, Cham, 2015: 29-56.

[^6]: W. McMahon, K. Matsuda, J. Lee, K. Hess, J. Lyding, The effects of a multiple carrier model of interface states generation of lifetime extraction for MOSFETs, in Proceedings of the International Conference on Modelling and Simulation Micro, vol. 1, 2002, pp. 576–579

[^7]: S.E. Rauch, G. La Rosa, The energy-driven paradigm of NMOSFET hot-carrier effects. IEEE Trans. Device Mater. Reliab. 5(4), 701–705 (2005)

[^8]: A. Bravaix, V. Huard, F. Cacho, X. Federspiel, D. Roy et al., Hot-carrier degradation in decananometer CMOS nodes: From an energy driven to a unified current degradation modeling by multiple carrier degradation process, in Hot-Carrier Degradation, ed. by T. Grasser (Springer, Wien/New York, 2015)

# 任务书

基于PMOS HCI退化机理，建立PMOS HCI模型，并基于实验测试数据（28nm）进行老化模型参数提取，相关结果与TCAD仿真数据进行校准；在初代老化模型基础上，针对先进工艺（FinFET）进行模型迭代和优化，完成自主老化模型开发（基于商用EDA工具接口）。

研究指标：

1.	考虑饱和效应的PMOS HCI模型；
2.	平面工艺PMOSFET的实验结果、模型结果以及TCAD仿真结果的误差小于5%；
3.	FinFET工艺PMOSFET的实验结果、模型结果以及TCAD仿真结果的误差小于10%；
 
参考资料以及说明


[1]J. Kim, K. Hong, and H. Shin, “Analysis on Temperature Dependence of Hot Carrier Degradation by Mechanism Separation,” IEEE J. Electron Devices Soc., vol. 8, pp. 321–325, 2020, doi: 10.1109/JEDS.2020.2981401.
[2]A. Makarov et al., “Hot-carrier degradation in FinFETs: Modeling, peculiarities, and impact of device topology,” in 2017 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, Dec. 2017, p. 13.1.1-13.1.4. doi: 10.1109/IEDM.2017.8268381.
[3]F. Cacho et al., “Hot Carrier Injection degradation induced dispersion: Model and circuit-level measurement,” in 2011 IEEE International Integrated Reliability Workshop Final Report, South Lake Tahoe, CA, USA, Oct. 2011, pp. 137–141. doi: 10.1109/IIRW.2011.6142609.
[4]J. Kim, K. Hong, H. Shim, H. Rhee, and H. Shin, “Comparative Analysis of Hot Carrier Degradation (HCD) in 10-nm Node nMOS/pMOS FinFET Devices,” IEEE Trans. Electron Devices, vol. 67, no. 12, pp. 5396–5402, Dec. 2020, doi: 10.1109/TED.2020.3031246.
[5]R. H. Tu et al., “Berkeley reliability tools-BERT,” IEEE Trans. Comput.-Aided Des. Integr. Circuits Syst., vol. 12, no. 10, pp. 1524–1534, Oct. 1993, doi: 10.1109/43.256927.
[6]W. Jiang, H. Le, J. Chung, T. Kopley, P. Marcoux, and C. Dai, “Assessing circuit-level hot-carrier reliability,” in 1998 IEEE International Reliability Physics Symposium Proceedings 36th Annual (Cat No 98CH36173) RELPHY-98, Reno, NV, USA, 1998, pp. 173–179. doi: 10.1109/RELPHY.1998.670509.
[7]P. G. Y. Tsui et al., “A circuit level hot-carrier evaluation system,” IEEE J. Solid-State Circuits, vol. 26, no. 3, pp. 410–414, Mar. 1991, doi: 10.1109/4.75027.
[8]陈勇. MOSFET热载流子退化效应的研究[D].电子科技大学,2001.
[9]时丙才. NMOSFET热载流子效应可靠性及寿命研究[D].中国科学技术大学,2011.
[10]马丽娟. 纳米小尺寸MOSFET中热载流子效应研究[D].南京大学,2014.
[11]章晓文,陈鹏,恩云飞,张晓雯.热载流子注入效应的可靠性评价技术研究[J].微电子学,2013,43(06):876-880.