set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {processador_nrisc.vo processador_nrisc_v.sdo}}
	{{"Fast Model"} {processador_nrisc_fast.vo processador_nrisc_v_fast.sdo}}
}
