#Substrate Graph
# noVertices
30
# noArcs
94
# Vertices: id availableCpu routingCapacity isCenter
0 279 279 1
1 1463 1463 1
2 279 279 1
3 1369 1369 1
4 279 279 1
5 279 279 1
6 299 299 1
7 137 137 1
8 683 683 1
9 100 100 0
10 500 500 1
11 37 37 0
12 167 167 1
13 37 37 0
14 37 37 0
15 37 37 0
16 279 279 1
17 630 630 1
18 37 37 0
19 150 150 0
20 37 37 0
21 37 37 0
22 279 279 1
23 37 37 0
24 37 37 0
25 37 37 0
26 37 37 0
27 25 25 0
28 1463 1463 1
29 37 37 0
# Arcs: idS idT delay bandwidth
0 1 1 93
1 0 1 93
0 3 1 93
3 0 1 93
0 28 8 93
28 0 8 93
1 2 1 93
2 1 1 93
1 4 1 93
4 1 1 93
1 5 1 93
5 1 1 93
1 8 7 312
8 1 7 312
1 16 1 93
16 1 1 93
1 22 1 93
22 1 1 93
1 10 4 125
10 1 4 125
1 28 6 312
28 1 6 312
1 17 2 156
17 1 2 156
2 28 3 93
28 2 3 93
2 3 9 93
3 2 9 93
3 6 16 125
6 3 16 125
3 10 1 125
10 3 1 125
3 12 3 93
12 3 3 93
3 17 1 156
17 3 1 156
3 22 7 93
22 3 7 93
3 5 6 93
5 3 6 93
3 28 5 312
28 3 5 312
3 4 3 93
4 3 3 93
3 16 4 93
16 3 4 93
4 28 3 93
28 4 3 93
5 28 5 93
28 5 5 93
6 7 1 62
7 6 1 62
6 29 4 37
29 6 4 37
6 19 3 75
19 6 3 75
7 19 1 75
19 7 1 75
8 9 13 75
9 8 13 75
8 11 13 37
11 8 13 37
8 13 13 37
13 8 13 37
8 14 13 37
14 8 13 37
8 18 13 37
18 8 13 37
8 20 13 37
20 8 13 37
8 21 13 37
21 8 13 37
8 24 13 37
24 8 13 37
8 25 13 37
25 8 13 37
9 27 11 25
27 9 11 25
10 17 4 125
17 10 4 125
10 28 2 125
28 10 2 125
12 15 1 37
15 12 1 37
12 26 1 37
26 12 1 37
16 28 2 93
28 16 2 93
17 23 1 37
23 17 1 37
17 28 1 156
28 17 1 156
22 28 8 93
28 22 8 93
