module demux_4_1(
    input D,
    input[1:0]S,
    output reg [3:0]Y
    );
    always@(*)
    begin
    Y[0]=0;
    Y[1]=0;
    Y[2]=0;
    Y[3]=0;
    case(S)
    2'b00: Y[0]=D;
    2'b01: Y[1]=D;
    2'b10: Y[2]=D;
    2'b11: Y[3]=D;
    endcase
    end
endmodule


module demux_4_1_tb;
reg D;
reg [1:0]S;
wire [3:0]Y;
demux_4_1 u1(D,S,Y);
initial
begin
$monitor("D=%0b,S=%0b,Y=%0b",D,S,Y);
S=2'b00;D=1;#10;
S=2'b10;D=1;#10;
S=2'b01;D=1;#10;
S=2'b11;D=1;#10;
$finish;
end
endmodule
