<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1461618025">
  <File Type="RDS-DCP" Name="mf_disp_hw_axi_tb.dcp"/>
  <File Type="RUN-CONSTRS" Name="$PDATADIR/runs/synth_1/constrs_in.xml"/>
  <File Type="RDS-UTIL-PB" Name="mf_disp_hw_axi_tb_utilization_synth.pb"/>
  <File Type="RUN-SRCS" Name="$PDATADIR/runs/synth_1/sources.xml"/>
  <File Type="RDS-PROPCONSTRS" Name="mf_disp_hw_axi_tb_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="mf_disp_hw_axi_tb.tcl"/>
  <File Type="RUN-STRAT" Name="$PDATADIR/runs/synth_1/synth_1.psg"/>
  <File Type="RDS-RDS" Name="mf_disp_hw_axi_tb.vds"/>
  <File Type="RDS-UTIL" Name="mf_disp_hw_axi_tb_utilization_synth.rpt"/>
  <File Type="VDS-TIMINGSUMMARY" Name="mf_disp_hw_axi_tb_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="mf_disp_hw_axi_tb_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/proj/include/mf_disp_conf.vh">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Projects/mipsfpga-display/src/verilog/proj/include/mf_disp_conf.vh"/>
        <Attr Name="ImportTime" Val="1461579087"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/proj/src/mf_disp_cmd_reg_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Projects/mipsfpga-display/src/verilog/proj/src/mf_disp_cmd_reg_top.v"/>
        <Attr Name="ImportTime" Val="1461579087"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/proj/src/mf_disp_intf_vga_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Projects/mipsfpga-display/src/verilog/proj/src/mf_disp_intf_vga_top.v"/>
        <Attr Name="ImportTime" Val="1461579088"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/proj/src/mf_disp_fb_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Projects/mipsfpga-display/src/verilog/proj/src/mf_disp_fb_top.v"/>
        <Attr Name="ImportTime" Val="1461579088"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/proj/src/mf_disp_syncs.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Projects/mipsfpga-display/src/verilog/proj/src/mf_disp_syncs.v"/>
        <Attr Name="ImportTime" Val="1461579088"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/proj/src/mf_disp_addr_dec.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Projects/mipsfpga-display/src/verilog/proj/src/mf_disp_addr_dec.v"/>
        <Attr Name="ImportTime" Val="1461579087"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/proj/src/mf_disp_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Projects/mipsfpga-display/src/verilog/proj/src/mf_disp_top.v"/>
        <Attr Name="ImportTime" Val="1461579088"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/proj/src/mf_disp_axi_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Projects/mipsfpga-display/src/verilog/proj/src/mf_disp_axi_top.v"/>
        <Attr Name="ImportTime" Val="1461579087"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/proj/src/mipsfpga_display.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Projects/mipsfpga-display/src/verilog/proj/src/mipsfpga_display.v"/>
        <Attr Name="ImportTime" Val="1461579088"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/proj/src/mf_disp_sync.v">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../Projects/mipsfpga-display/src/verilog/proj/src/mf_disp_sync.v"/>
        <Attr Name="ImportTime" Val="1461579088"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sim/mf_disp_hw_axi_tb.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PSRCDIR/sim_1/imports/proj/sim/mf_disp_hw_axi_tb.v"/>
        <Attr Name="ImportTime" Val="1461609417"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="mf_disp_hw_axi_tb"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/hw_tb_constrs">
    <File Path="$PSRCDIR/hw_tb_constrs/imports/hw_tb_constrs/mf_disp_hw_tb_pins.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PSRCDIR/constrs_1/imports/hw_tb_constrs/mf_disp_hw_tb_pins.xdc"/>
        <Attr Name="ImportTime" Val="1461579087"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2015"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="cdc_fifo_gen"/>
  <BlockFileSet Type="BlockSrcs" Name="pal_bram_mem_gen"/>
  <BlockFileSet Type="BlockSrcs" Name="fb_bram_mem_gen"/>
  <BlockFileSet Type="BlockSrcs" Name="tb_hw_clk_wiz"/>
</GenRun>
