
------------------------------------- Proof -------------------------------------

PRE	S0= PC[Out]=addr                                            Premise(F1)
	S1= ICache[addr]={0,0,0,rD,0,16}                            Premise(F3)
	S2= [Hi]=hi                                                 Premise(F4)

IF	S3= PC.Out=addr                                             PC-Out(S0)
	S4= PC.Out=>ICache.IEA                                      Premise(F9)
	S5= ICache.IEA=addr                                         Path(S3,S4)
	S6= ICache.Out={0,0,0,rD,0,16}                              ICache-Search(S5,S1)
	S7= ICache.Out=>IR_ID.In                                    Premise(F13)
	S8= IR_ID.In={0,0,0,rD,0,16}                                Path(S6,S7)
	S9= CtrlPC=0                                                Premise(F26)
	S10= CtrlPCInc=1                                            Premise(F27)
	S11= PC[Out]=addr+4                                         PC-Inc(S0,S9,S10)
	S12= CtrlIR_ID=1                                            Premise(F32)
	S13= [IR_ID]={0,0,0,rD,0,16}                                IR_ID-Write(S8,S12)
	S14= CtrlHi=0                                               Premise(F36)
	S15= [Hi]=hi                                                Hi-Hold(S2,S14)

ID	S16= IR_ID.Out15_11=rD                                      IR-Out(S13)
	S17= Hi.Out=hi                                              Hi-Out(S15)
	S18= IR_ID.Out15_11=>GPR.WReg                               Premise(F67)
	S19= GPR.WReg=rD                                            Path(S16,S18)
	S20= Hi.Out=>GPR.WData                                      Premise(F69)
	S21= GPR.WData=hi                                           Path(S17,S20)
	S22= CtrlPC=0                                               Premise(F80)
	S23= CtrlPCInc=0                                            Premise(F81)
	S24= PC[Out]=addr+4                                         PC-Hold(S11,S22,S23)
	S25= CtrlGPR=1                                              Premise(F89)
	S26= GPR[rD]=hi                                             GPR-Write(S19,S21,S25)

EX	S27= CtrlPC=0                                               Premise(F108)
	S28= CtrlPCInc=0                                            Premise(F109)
	S29= PC[Out]=addr+4                                         PC-Hold(S24,S27,S28)
	S30= CtrlGPR=0                                              Premise(F117)
	S31= GPR[rD]=hi                                             GPR-Hold(S26,S30)

MEM	S32= CtrlPC=0                                               Premise(F141)
	S33= CtrlPCInc=0                                            Premise(F142)
	S34= PC[Out]=addr+4                                         PC-Hold(S29,S32,S33)
	S35= CtrlGPR=0                                              Premise(F150)
	S36= GPR[rD]=hi                                             GPR-Hold(S31,S35)

MEM(DMMU1)	S37= CtrlPC=0                                               Premise(F172)
	S38= CtrlPCInc=0                                            Premise(F173)
	S39= PC[Out]=addr+4                                         PC-Hold(S34,S37,S38)
	S40= CtrlGPR=0                                              Premise(F181)
	S41= GPR[rD]=hi                                             GPR-Hold(S36,S40)

MEM(DMMU2)	S42= CtrlPC=0                                               Premise(F200)
	S43= CtrlPCInc=0                                            Premise(F201)
	S44= PC[Out]=addr+4                                         PC-Hold(S39,S42,S43)
	S45= CtrlGPR=0                                              Premise(F209)
	S46= GPR[rD]=hi                                             GPR-Hold(S41,S45)

WB	S47= CtrlPC=0                                               Premise(F225)
	S48= CtrlPCInc=0                                            Premise(F226)
	S49= PC[Out]=addr+4                                         PC-Hold(S44,S47,S48)
	S50= CtrlGPR=0                                              Premise(F234)
	S51= GPR[rD]=hi                                             GPR-Hold(S46,S50)

POST	S49= PC[Out]=addr+4                                         PC-Hold(S44,S47,S48)
	S51= GPR[rD]=hi                                             GPR-Hold(S46,S50)

