TimeQuest Timing Analyzer report for pwm_module
Mon May 15 15:12:58 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'tc_clock_50'
 13. Slow Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 14. Slow Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'tc_clock_50'
 16. Slow Model Recovery: 'tc_clock_50'
 17. Slow Model Removal: 'tc_clock_50'
 18. Slow Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 19. Slow Model Minimum Pulse Width: 'tc_clock_50'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'tc_clock_50'
 30. Fast Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 31. Fast Model Hold: 'tc_clock_50'
 32. Fast Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 33. Fast Model Recovery: 'tc_clock_50'
 34. Fast Model Removal: 'tc_clock_50'
 35. Fast Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'
 36. Fast Model Minimum Pulse Width: 'tc_clock_50'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Multicorner Timing Analysis Summary
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Setup Transfers
 47. Hold Transfers
 48. Recovery Transfers
 49. Removal Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; pwm_module                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C15AF484C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------+
; SDC File List                                           ;
+---------------------+--------+--------------------------+
; SDC File Path       ; Status ; Read at                  ;
+---------------------+--------+--------------------------+
; sdc_constraints.sdc ; OK     ; Mon May 15 15:12:58 2023 ;
+---------------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+
; Clock Name                                          ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                                ; Targets                                                 ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; tc_clock_50 ; \b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0] ; { \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] } ;
; tc_clock_50                                         ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                       ; { clock_50 }                                            ;
+-----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+-------------------------------------------------------+---------------------------------------------------------+


+-------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                   ;
+------------+-----------------+-----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                          ; Note ;
+------------+-----------------+-----------------------------------------------------+------+
; 73.15 MHz  ; 73.15 MHz       ; tc_clock_50                                         ;      ;
; 302.57 MHz ; 302.57 MHz      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ;      ;
+------------+-----------------+-----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; 6.330  ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 16.695 ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Hold Summary                                                     ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.445 ; 0.000         ;
; tc_clock_50                                         ; 0.445 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; 16.953 ; 0.000         ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow Model Removal Summary          ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; tc_clock_50 ; 0.918 ; 0.000         ;
+-------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                      ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 8.889 ; 0.000         ;
; tc_clock_50                                         ; 8.889 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'tc_clock_50'                                                                                                                              ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.330  ; serial_uart:i_serial_uart|tx             ; fpga_out_tx                        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.814     ; 2.856      ;
; 6.643  ; serial_uart:i_serial_uart|received_error ; ledr[0]                            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.684     ; 2.673      ;
; 6.651  ; pwm_ctrl:i_pwm_ctrl|led                  ; ledg[0]                            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -2.666     ; 2.683      ;
; 8.911  ; key_n[0]                                 ; key_ctrl:i_key_ctrl|key_off_r      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.870      ; 5.997      ;
; 9.044  ; key_n[2]                                 ; key_ctrl:i_key_ctrl|key_down_r     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.870      ; 5.864      ;
; 9.173  ; fpga_in_rx                               ; serial_uart:i_serial_uart|rx_r     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.836      ; 5.701      ;
; 9.184  ; key_n[3]                                 ; key_ctrl:i_key_ctrl|key_up_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.870      ; 5.724      ;
; 9.376  ; key_n[1]                                 ; key_ctrl:i_key_ctrl|key_on_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 2.870      ; 5.532      ;
; 12.922 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 6.800      ;
; 13.107 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 6.613      ;
; 13.142 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]       ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 6.580      ;
; 13.191 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 6.531      ;
; 13.204 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 6.516      ;
; 13.250 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 6.470      ;
; 13.306 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 6.416      ;
; 13.326 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 6.396      ;
; 13.404 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 6.316      ;
; 13.485 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 6.237      ;
; 13.493 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 6.229      ;
; 13.522 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 6.198      ;
; 13.529 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 6.191      ;
; 13.600 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 6.120      ;
; 13.606 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 6.116      ;
; 13.627 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 6.095      ;
; 13.667 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]           ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 6.053      ;
; 13.787 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 5.933      ;
; 13.797 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]       ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 5.925      ;
; 13.887 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]           ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 5.833      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.888 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.153      ;
; 13.907 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]       ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 5.815      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.919 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 6.122      ;
; 13.966 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]       ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 5.756      ;
; 14.025 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]           ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 5.695      ;
; 14.062 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.975      ;
; 14.062 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.975      ;
; 14.062 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.975      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.064 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.977      ;
; 14.101 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]           ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.191     ; 5.619      ;
; 14.110 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.927      ;
; 14.110 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.927      ;
; 14.110 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.927      ;
; 14.165 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.872      ;
; 14.165 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.872      ;
; 14.165 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.872      ;
; 14.186 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]       ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.189     ; 5.536      ;
; 14.196 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.841      ;
; 14.196 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.841      ;
; 14.196 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.841      ;
; 14.210 ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up       ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.008      ; 5.836      ;
; 14.210 ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up       ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.008      ; 5.836      ;
; 14.210 ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up       ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.008      ; 5.836      ;
; 14.212 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.825      ;
; 14.212 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.825      ;
; 14.212 ; pwm_ctrl:i_pwm_ctrl|new_dc[2]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.001     ; 5.825      ;
; 14.217 ; pwm_ctrl:i_pwm_ctrl|new_dc[0]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.824      ;
; 14.217 ; pwm_ctrl:i_pwm_ctrl|new_dc[0]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.824      ;
; 14.217 ; pwm_ctrl:i_pwm_ctrl|new_dc[0]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.824      ;
; 14.217 ; pwm_ctrl:i_pwm_ctrl|new_dc[0]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.824      ;
; 14.217 ; pwm_ctrl:i_pwm_ctrl|new_dc[0]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.824      ;
; 14.217 ; pwm_ctrl:i_pwm_ctrl|new_dc[0]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.824      ;
; 14.217 ; pwm_ctrl:i_pwm_ctrl|new_dc[0]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.003      ; 5.824      ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 16.695 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.343      ;
; 16.695 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.343      ;
; 16.695 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.343      ;
; 16.695 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.343      ;
; 16.695 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.343      ;
; 16.695 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.343      ;
; 16.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.304      ;
; 16.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.304      ;
; 16.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.304      ;
; 16.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.304      ;
; 16.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.304      ;
; 16.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.304      ;
; 16.934 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.104      ;
; 16.934 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.104      ;
; 16.934 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.104      ;
; 16.934 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.104      ;
; 16.934 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.104      ;
; 16.934 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 3.104      ;
; 17.085 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.953      ;
; 17.085 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.953      ;
; 17.085 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.953      ;
; 17.085 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.953      ;
; 17.085 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.953      ;
; 17.085 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.953      ;
; 17.157 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.881      ;
; 17.196 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.842      ;
; 17.396 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.642      ;
; 17.547 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.491      ;
; 17.836 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.202      ;
; 17.836 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.202      ;
; 17.836 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.202      ;
; 17.836 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.202      ;
; 17.836 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.202      ;
; 17.836 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.202      ;
; 17.920 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.118      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.018 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 2.020      ;
; 18.103 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.935      ;
; 18.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.869      ;
; 18.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.869      ;
; 18.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.869      ;
; 18.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.869      ;
; 18.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.869      ;
; 18.169 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.869      ;
; 18.232 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.806      ;
; 18.253 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.785      ;
; 18.271 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.767      ;
; 18.298 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.740      ;
; 18.471 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.567      ;
; 18.480 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.558      ;
; 18.622 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.416      ;
; 18.631 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.407      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.445 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.631 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.917      ;
; 0.988 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.274      ;
; 0.992 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.278      ;
; 0.996 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.282      ;
; 1.026 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.312      ;
; 1.027 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.313      ;
; 1.030 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.316      ;
; 1.121 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.407      ;
; 1.130 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.416      ;
; 1.272 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.558      ;
; 1.281 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.567      ;
; 1.420 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.706      ;
; 1.424 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.710      ;
; 1.428 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.714      ;
; 1.454 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.740      ;
; 1.458 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.744      ;
; 1.459 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.745      ;
; 1.463 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.499 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.785      ;
; 1.500 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.786      ;
; 1.504 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.790      ;
; 1.508 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.794      ;
; 1.520 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.806      ;
; 1.538 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.824      ;
; 1.539 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.825      ;
; 1.580 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.866      ;
; 1.583 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.869      ;
; 1.583 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.869      ;
; 1.583 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.869      ;
; 1.588 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.874      ;
; 1.618 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.904      ;
; 1.619 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.649 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.935      ;
; 1.660 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.946      ;
; 1.668 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.954      ;
; 1.698 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.984      ;
; 1.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.020      ;
; 1.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.020      ;
; 1.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.020      ;
; 1.734 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.020      ;
; 1.748 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.034      ;
; 1.778 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.064      ;
; 1.832 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.118      ;
; 1.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.202      ;
; 1.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.202      ;
; 1.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.202      ;
; 1.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.202      ;
; 1.916 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.202      ;
; 2.205 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.491      ;
; 2.356 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.642      ;
; 2.556 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.842      ;
; 2.595 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.881      ;
; 2.667 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.953      ;
; 2.818 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.104      ;
; 2.818 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.104      ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'tc_clock_50'                                                                                                                                                                                                     ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_idle             ; serial_uart:i_serial_uart|rx_state.s_idle             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[1]                ; serial_uart:i_serial_uart|rx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[2]                ; serial_uart:i_serial_uart|rx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_bit_no[0]                ; serial_uart:i_serial_uart|rx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[1]                ; serial_uart:i_serial_uart|tx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[0]                ; serial_uart:i_serial_uart|tx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_bit_no[2]                ; serial_uart:i_serial_uart|tx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_in_states                     ; key_ctrl:i_key_ctrl|key_in_states                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_up_out                        ; key_ctrl:i_key_ctrl|key_up_out                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[6]              ; serial_uart:i_serial_uart|rx_byte_int[6]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[5]              ; serial_uart:i_serial_uart|rx_byte_int[5]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[4]              ; serial_uart:i_serial_uart|rx_byte_int[4]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[3]              ; serial_uart:i_serial_uart|rx_byte_int[3]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[2]              ; serial_uart:i_serial_uart|rx_byte_int[2]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[1]              ; serial_uart:i_serial_uart|rx_byte_int[1]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_uart:i_serial_uart|rx_byte_int[0]              ; serial_uart:i_serial_uart|rx_byte_int[0]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_ctrl:i_serial_ctrl|serial_up_out               ; serial_ctrl:i_serial_ctrl|serial_up_out               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; serial_ctrl:i_serial_ctrl|serial_down_out             ; serial_ctrl:i_serial_ctrl|serial_down_out             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_down_out                      ; key_ctrl:i_key_ctrl|key_down_out                      ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; key_ctrl:i_key_ctrl|key_on_out                        ; key_ctrl:i_key_ctrl|key_on_out                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                    ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.731      ;
; 0.613 ; serial_uart:i_serial_uart|rx_r                        ; serial_uart:i_serial_uart|rx_2r                       ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.899      ;
; 0.624 ; serial_uart:i_serial_uart|tx_bit_cnt[8]               ; serial_uart:i_serial_uart|tx_bit_cnt[8]               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.910      ;
; 0.626 ; serial_uart:i_serial_uart|rx_byte_int[2]              ; serial_uart:i_serial_uart|rx_byte_int[1]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.912      ;
; 0.628 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; serial_uart:i_serial_uart|rx_byte_int[5]              ; serial_uart:i_serial_uart|rx_byte_int[4]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                    ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                    ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; serial_uart:i_serial_uart|rx_byte_int[6]              ; serial_uart:i_serial_uart|received_data[6]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.915      ;
; 0.631 ; serial_uart:i_serial_uart|rx_byte_int[1]              ; serial_uart:i_serial_uart|rx_byte_int[0]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.917      ;
; 0.639 ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]               ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.925      ;
; 0.640 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.926      ;
; 0.642 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                         ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.928      ;
; 0.649 ; serial_uart:i_serial_uart|tx_bit_no[2]                ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.935      ;
; 0.652 ; serial_uart:i_serial_uart|tx_state.s_idle             ; serial_uart:i_serial_uart|tx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.938      ;
; 0.654 ; serial_uart:i_serial_uart|tx_state.s_idle             ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.940      ;
; 0.657 ; serial_uart:i_serial_uart|tx_state.s_idle             ; serial_uart:i_serial_uart|tx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.943      ;
; 0.658 ; serial_uart:i_serial_uart|tx_state.s_idle             ; serial_uart:i_serial_uart|tx_bit_cnt_en               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.944      ;
; 0.658 ; serial_uart:i_serial_uart|tx_state.s_idle             ; serial_uart:i_serial_uart|tx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.944      ;
; 0.674 ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; serial_uart:i_serial_uart|rx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.960      ;
; 0.681 ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; serial_uart:i_serial_uart|received_valid              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.967      ;
; 0.682 ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.968      ;
; 0.773 ; serial_uart:i_serial_uart|rx_2r                       ; serial_uart:i_serial_uart|received_data[7]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.059      ;
; 0.775 ; serial_uart:i_serial_uart|rx_byte_int[4]              ; serial_uart:i_serial_uart|received_data[4]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.061      ;
; 0.778 ; serial_uart:i_serial_uart|rx_state.s_idle             ; serial_uart:i_serial_uart|rx_bit_cnt_en               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.064      ;
; 0.783 ; key_ctrl:i_key_ctrl|key_up_r                          ; key_ctrl:i_key_ctrl|key_up_2r                         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.069      ;
; 0.784 ; key_ctrl:i_key_ctrl|key_down_r                        ; key_ctrl:i_key_ctrl|key_down_2r                       ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.070      ;
; 0.786 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; serial_uart:i_serial_uart|reset_r                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.769      ; 3.841      ;
; 0.788 ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; serial_uart:i_serial_uart|tx_bit_cnt_en               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.074      ;
; 0.794 ; serial_uart:i_serial_uart|rx_bit_cnt[8]               ; serial_uart:i_serial_uart|rx_bit_cnt_half             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.080      ;
; 0.804 ; serial_uart:i_serial_uart|rx_byte_int[3]              ; serial_uart:i_serial_uart|received_data[3]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.090      ;
; 0.814 ; serial_uart:i_serial_uart|rx_bit_cnt_en               ; serial_uart:i_serial_uart|rx_bit_cnt_half             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.100      ;
; 0.815 ; serial_uart:i_serial_uart|rx_bit_cnt_en               ; serial_uart:i_serial_uart|rx_bit_cnt_wrap             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.101      ;
; 0.825 ; serial_uart:i_serial_uart|reset_2r                    ; serial_uart:i_serial_uart|received_data[6]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.111      ;
; 0.827 ; serial_uart:i_serial_uart|reset_2r                    ; serial_uart:i_serial_uart|received_data[2]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.113      ;
; 0.829 ; serial_uart:i_serial_uart|reset_2r                    ; serial_uart:i_serial_uart|received_data[1]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.115      ;
; 0.832 ; serial_uart:i_serial_uart|reset_2r                    ; serial_uart:i_serial_uart|received_data[0]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.118      ;
; 0.833 ; serial_uart:i_serial_uart|reset_2r                    ; serial_uart:i_serial_uart|received_data[5]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.119      ;
; 0.879 ; serial_uart:i_serial_uart|rx_bit_cnt_half             ; serial_uart:i_serial_uart|rx_state.s_idle             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.165      ;
; 0.936 ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out        ; serial_uart:i_serial_uart|tx_bit_cnt_en               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.222      ;
; 0.960 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                     ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]                  ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]                  ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]                 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]                ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]                  ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]                  ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.246      ;
; 0.962 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                         ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.248      ;
; 0.964 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]                  ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]                  ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]                  ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]                  ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]                 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]                 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]                ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]                ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]                  ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]                  ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]                  ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]                  ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.250      ;
; 0.966 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.252      ;
; 0.966 ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]                ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.252      ;
; 0.967 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                     ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]                  ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]                  ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.253      ;
; 0.967 ; key_ctrl:i_key_ctrl|key_in_states                     ; key_ctrl:i_key_ctrl|key_off_out                       ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; key_ctrl:i_key_ctrl|key_up_2r                         ; key_ctrl:i_key_ctrl|key_up_out                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.254      ;
; 0.969 ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out        ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.255      ;
; 0.970 ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]                  ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]                  ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.256      ;
; 0.970 ; serial_uart:i_serial_uart|rx_byte_int[0]              ; serial_uart:i_serial_uart|received_data[0]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.256      ;
; 0.971 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]                 ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]                 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                         ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; serial_uart:i_serial_uart|rx_byte_int[4]              ; serial_uart:i_serial_uart|rx_byte_int[3]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; serial_uart:i_serial_uart|tx_bit_cnt[2]               ; serial_uart:i_serial_uart|tx_bit_cnt[2]               ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                        ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; serial_uart:i_serial_uart|rx_byte_int[6]              ; serial_uart:i_serial_uart|rx_byte_int[5]              ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.258      ;
; 0.973 ; serial_uart:i_serial_uart|rx_byte_int[2]              ; serial_uart:i_serial_uart|received_data[2]            ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.259      ;
; 0.974 ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]                ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.260      ;
; 0.974 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                         ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.260      ;
; 0.976 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                     ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                     ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 1.262      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'tc_clock_50'                                                                                                                                                                                  ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 16.953 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.787      ; 5.872      ;
; 17.546 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.788      ; 5.280      ;
; 17.546 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.788      ; 5.280      ;
; 17.546 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.788      ; 5.280      ;
; 17.644 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 5.156      ;
; 17.655 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 5.145      ;
; 17.655 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 5.145      ;
; 17.655 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.762      ; 5.145      ;
; 17.939 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 4.862      ;
; 17.939 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 4.862      ;
; 17.939 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.763      ; 4.862      ;
; 18.258 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.552      ;
; 18.258 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.552      ;
; 18.258 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.552      ;
; 18.258 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.552      ;
; 18.258 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.772      ; 4.552      ;
; 18.571 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.769      ; 4.236      ;
; 18.579 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 4.230      ;
; 18.579 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 4.230      ;
; 18.579 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.771      ; 4.230      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.827 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.773      ; 3.984      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
; 18.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.775      ; 3.979      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'tc_clock_50'                                                                                                                                                                                  ;
+-------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.775      ; 3.979      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 0.925 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.773      ; 3.984      ;
; 1.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 4.230      ;
; 1.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 4.230      ;
; 1.173 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.771      ; 4.230      ;
; 1.181 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.769      ; 4.236      ;
; 1.494 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.552      ;
; 1.494 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.552      ;
; 1.494 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.552      ;
; 1.494 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.552      ;
; 1.494 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.772      ; 4.552      ;
; 1.813 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 4.862      ;
; 1.813 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 4.862      ;
; 1.813 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.763      ; 4.862      ;
; 2.097 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 5.145      ;
; 2.097 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 5.145      ;
; 2.097 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 5.145      ;
; 2.108 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.762      ; 5.156      ;
; 2.206 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.788      ; 5.280      ;
; 2.206 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.788      ; 5.280      ;
; 2.206 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.788      ; 5.280      ;
; 2.799 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.787      ; 5.872      ;
+-------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'tc_clock_50'                                                                                        ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_2r                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_2r                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_out               ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_out               ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_r                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_r                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_2r                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_2r                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_out                ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_out                ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_r                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_r                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_2r                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_2r                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_out                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_out                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_r                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_r                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_2r                  ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_2r                  ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_out                 ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_out                 ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_r                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_r                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 2.827 ; 2.827 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 3.089 ; 3.089 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 3.089 ; 3.089 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 2.624 ; 2.624 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 2.956 ; 2.956 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 2.816 ; 2.816 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -2.579 ; -2.579 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -2.376 ; -2.376 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -2.841 ; -2.841 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -2.376 ; -2.376 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -2.708 ; -2.708 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -2.568 ; -2.568 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.670 ; 5.670 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.670 ; 5.670 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                     ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; 8.835  ; 0.000         ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 18.686 ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                      ;
+-----------------------------------------------------+--------+---------------+
; Clock                                               ; Slack  ; End Point TNS ;
+-----------------------------------------------------+--------+---------------+
; tc_clock_50                                         ; -0.679 ; -2.862        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.215  ; 0.000         ;
+-----------------------------------------------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; 19.645 ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; tc_clock_50 ; -0.497 ; -18.330       ;
+-------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                      ;
+-----------------------------------------------------+-------+---------------+
; Clock                                               ; Slack ; End Point TNS ;
+-----------------------------------------------------+-------+---------------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 9.000 ; 0.000         ;
; tc_clock_50                                         ; 9.000 ; 0.000         ;
+-----------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'tc_clock_50'                                                                                                                              ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.835  ; serial_uart:i_serial_uart|tx             ; fpga_out_tx                        ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.738     ; 1.427      ;
; 9.007  ; serial_uart:i_serial_uart|received_error ; ledr[0]                            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.656     ; 1.337      ;
; 9.011  ; pwm_ctrl:i_pwm_ctrl|led                  ; ledg[0]                            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -1.642     ; 1.347      ;
; 10.682 ; key_n[0]                                 ; key_ctrl:i_key_ctrl|key_off_r      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.804      ; 3.154      ;
; 10.830 ; key_n[2]                                 ; key_ctrl:i_key_ctrl|key_down_r     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.804      ; 3.006      ;
; 10.903 ; fpga_in_rx                               ; serial_uart:i_serial_uart|rx_r     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.774      ; 2.903      ;
; 10.918 ; key_n[3]                                 ; key_ctrl:i_key_ctrl|key_up_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.804      ; 2.918      ;
; 10.960 ; key_n[1]                                 ; key_ctrl:i_key_ctrl|key_on_r       ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 1.804      ; 2.876      ;
; 17.079 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.737      ;
; 17.150 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.664      ;
; 17.175 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.639      ;
; 17.191 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.625      ;
; 17.197 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.617      ;
; 17.220 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.596      ;
; 17.225 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]       ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.591      ;
; 17.234 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.582      ;
; 17.266 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.548      ;
; 17.307 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.509      ;
; 17.315 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.499      ;
; 17.333 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.481      ;
; 17.339 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.477      ;
; 17.355 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.459      ;
; 17.359 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.457      ;
; 17.390 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]        ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.426      ;
; 17.414 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]           ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.400      ;
; 17.447 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]            ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.367      ;
; 17.477 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]       ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.339      ;
; 17.505 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]       ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.311      ;
; 17.513 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]           ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.301      ;
; 17.549 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]       ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.267      ;
; 17.551 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]           ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.263      ;
; 17.585 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]           ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.229      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.589 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.447      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.608 ; pwm_ctrl:i_pwm_ctrl|new_dc[5]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.428      ;
; 17.622 ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]       ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.149     ; 2.194      ;
; 17.654 ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]           ; pwm_ctrl:i_pwm_ctrl|led            ; tc_clock_50  ; tc_clock_50 ; 20.000       ; -0.151     ; 2.160      ;
; 17.686 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.346      ;
; 17.686 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.346      ;
; 17.686 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.690 ; pwm_ctrl:i_pwm_ctrl|new_dc[1]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.346      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.709 ; pwm_ctrl:i_pwm_ctrl|new_dc[4]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]     ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.327      ;
; 17.715 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.317      ;
; 17.715 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.317      ;
; 17.715 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.317      ;
; 17.735 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[4] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.297      ;
; 17.735 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[6] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.297      ;
; 17.735 ; pwm_ctrl:i_pwm_ctrl|new_dc[6]            ; pwm_ctrl:i_pwm_ctrl|previous_dc[5] ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.000      ; 2.297      ;
; 17.738 ; pwm_ctrl:i_pwm_ctrl|new_dc[7]            ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]      ; tc_clock_50  ; tc_clock_50 ; 20.000       ; 0.004      ; 2.298      ;
+--------+------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 18.686 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.346      ;
; 18.686 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.346      ;
; 18.686 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.346      ;
; 18.686 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.346      ;
; 18.686 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.346      ;
; 18.686 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.346      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.696 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.336      ;
; 18.766 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.266      ;
; 18.766 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.266      ;
; 18.766 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.266      ;
; 18.766 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.266      ;
; 18.766 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.266      ;
; 18.766 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.266      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.796 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.236      ;
; 18.936 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.096      ;
; 18.946 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.086      ;
; 19.016 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 1.016      ;
; 19.046 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.986      ;
; 19.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.956      ;
; 19.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.956      ;
; 19.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.956      ;
; 19.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.956      ;
; 19.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.956      ;
; 19.076 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.956      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.135 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.897      ;
; 19.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.867      ;
; 19.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.867      ;
; 19.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.867      ;
; 19.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.867      ;
; 19.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.867      ;
; 19.165 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.867      ;
; 19.223 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.809      ;
; 19.282 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.750      ;
; 19.313 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.719      ;
; 19.324 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.708      ;
; 19.326 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.706      ;
; 19.334 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.698      ;
; 19.385 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.647      ;
; 19.404 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.628      ;
; 19.415 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.617      ;
; 19.434 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 20.000       ; 0.000      ; 0.598      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'tc_clock_50'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                               ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -0.679 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; serial_uart:i_serial_uart|reset_r                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 1.542      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.077 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.159      ;
; -0.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.165      ;
; -0.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.165      ;
; -0.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.165      ;
; -0.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.165      ;
; -0.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.165      ;
; -0.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.165      ;
; -0.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.165      ;
; -0.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.165      ;
; -0.071 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.165      ;
; -0.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.171      ;
; -0.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.171      ;
; -0.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.171      ;
; -0.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.171      ;
; -0.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.171      ;
; -0.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.171      ;
; -0.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.171      ;
; -0.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.171      ;
; -0.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.171      ;
; -0.067 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.171      ;
; -0.053 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|key_in_states                     ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.185      ;
; -0.016 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[1]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.207      ;
; -0.016 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[2]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.207      ;
; -0.016 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[3]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.207      ;
; -0.016 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[4]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.207      ;
; -0.016 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[6]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.207      ;
; -0.016 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[0]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.207      ;
; -0.016 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[7]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.207      ;
; -0.016 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; pwm_ctrl:i_pwm_ctrl|new_dc[5]                         ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 2.207      ;
; 0.052  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.290      ;
; 0.052  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.290      ;
; 0.052  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.290      ;
; 0.052  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.290      ;
; 0.052  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.290      ;
; 0.052  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.290      ;
; 0.052  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.290      ;
; 0.052  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[16]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.290      ;
; 0.052  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.290      ;
; 0.052  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_up_cnt[17]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.290      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.294      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.294      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.294      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.294      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.294      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.294      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.294      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.294      ;
; 0.059  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.294      ;
; 0.061  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.296      ;
; 0.061  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.296      ;
; 0.061  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.296      ;
; 0.061  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.296      ;
; 0.061  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.296      ;
; 0.061  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.296      ;
; 0.061  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.296      ;
; 0.061  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.296      ;
; 0.061  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.083      ; 2.296      ;
; 0.158  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.394      ;
; 0.158  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.394      ;
; 0.158  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.394      ;
; 0.158  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.394      ;
; 0.158  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.394      ;
; 0.158  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.394      ;
; 0.158  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.394      ;
; 0.158  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.394      ;
; 0.158  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.394      ;
; 0.158  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.084      ; 2.394      ;
; 0.163  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.400      ;
; 0.163  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.400      ;
; 0.163  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.400      ;
; 0.163  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.400      ;
; 0.163  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.400      ;
; 0.163  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.400      ;
; 0.163  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.400      ;
; 0.163  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.400      ;
; 0.163  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.400      ;
; 0.163  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out          ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.400      ;
; 0.215  ; serial_uart:i_serial_uart|rx_state.s_idle             ; serial_uart:i_serial_uart|rx_state.s_idle             ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; serial_uart:i_serial_uart|rx_state.s_rx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[1]                ; serial_uart:i_serial_uart|rx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[2]                ; serial_uart:i_serial_uart|rx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_bit_no[0]                ; serial_uart:i_serial_uart|rx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; serial_uart:i_serial_uart|rx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; serial_uart:i_serial_uart|received_error~_Duplicate_1 ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_bit_no[1]                ; serial_uart:i_serial_uart|tx_bit_no[1]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; serial_uart:i_serial_uart|tx_state.s_start_bit        ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; serial_uart:i_serial_uart|tx_state.s_tx_data          ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_bit_no[0]                ; serial_uart:i_serial_uart|tx_bit_no[0]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_bit_no[2]                ; serial_uart:i_serial_uart|tx_bit_no[2]                ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; serial_uart:i_serial_uart|tx_state.s_stop_bit         ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; key_ctrl:i_key_ctrl|key_in_states                     ; key_ctrl:i_key_ctrl|key_in_states                     ; tc_clock_50                                         ; tc_clock_50 ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------------------+-------------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                                                                                                         ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock                                        ; Latch Clock                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+
; 0.215 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.369 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.378 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.535      ;
; 0.446 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.598      ;
; 0.465 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.617      ;
; 0.476 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.628      ;
; 0.495 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.507 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.661      ;
; 0.513 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.665      ;
; 0.519 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.671      ;
; 0.521 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.673      ;
; 0.523 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.675      ;
; 0.542 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.696      ;
; 0.548 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.700      ;
; 0.554 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.708      ;
; 0.567 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.719      ;
; 0.577 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.729      ;
; 0.583 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.735      ;
; 0.589 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.743      ;
; 0.598 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.750      ;
; 0.612 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.764      ;
; 0.618 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.770      ;
; 0.624 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.776      ;
; 0.653 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.657 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.809      ;
; 0.659 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.811      ;
; 0.715 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.867      ;
; 0.745 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.897      ;
; 0.745 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.897      ;
; 0.745 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.897      ;
; 0.745 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.897      ;
; 0.804 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.956      ;
; 0.804 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.956      ;
; 0.834 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.986      ;
; 0.864 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.016      ;
; 0.934 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.086      ;
; 0.944 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out    ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.096      ;
; 1.084 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.236      ;
; 1.114 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.266      ;
; 1.114 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3] ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.266      ;
+-------+-------------------------------------------------+-------------------------------------------------+-----------------------------------------------------+-----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'tc_clock_50'                                                                                                                                                                                  ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; 19.645 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.085      ; 2.472      ;
; 19.861 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.086      ; 2.257      ;
; 19.861 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.086      ; 2.257      ;
; 19.861 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.086      ; 2.257      ;
; 19.918 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 2.179      ;
; 19.924 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.064      ; 2.172      ;
; 19.924 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.064      ; 2.172      ;
; 19.924 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.064      ; 2.172      ;
; 20.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 2.066      ;
; 20.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 2.066      ;
; 20.031 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.065      ; 2.066      ;
; 20.145 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 1.958      ;
; 20.145 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 1.958      ;
; 20.145 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 1.958      ;
; 20.145 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 1.958      ;
; 20.145 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 1.958      ;
; 20.269 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.069      ; 1.832      ;
; 20.273 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 1.830      ;
; 20.273 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 1.830      ;
; 20.273 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.071      ; 1.830      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.371 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.073      ; 1.734      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
; 20.377 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 20.000       ; 2.075      ; 1.730      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'tc_clock_50'                                                                                                                                                                                   ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                        ; Launch Clock                                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.497 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.075      ; 1.730      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]              ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.491 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.073      ; 1.734      ;
; -0.393 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[4]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 1.830      ;
; -0.393 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[6]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 1.830      ;
; -0.393 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[5]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 1.830      ;
; -0.389 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.069      ; 1.832      ;
; -0.265 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[3]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 1.958      ;
; -0.265 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[1]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 1.958      ;
; -0.265 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[2]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 1.958      ;
; -0.265 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[0]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 1.958      ;
; -0.265 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|previous_dc[7]             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.071      ; 1.958      ;
; -0.151 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off            ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 2.066      ;
; -0.151 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 2.066      ;
; -0.151 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up             ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 2.066      ;
; -0.044 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_up_out        ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.064      ; 2.172      ;
; -0.044 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_down_out      ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.064      ; 2.172      ;
; -0.044 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; serial_ctrl:i_serial_ctrl|serial_off_out       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.064      ; 2.172      ;
; -0.038 ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down           ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.065      ; 2.179      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_up_out                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.257      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_off_out                ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.257      ;
; 0.019  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_on_out                 ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.086      ; 2.257      ;
; 0.235  ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out ; key_ctrl:i_key_ctrl|key_down_out               ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 0.000        ; 2.085      ; 2.472      ;
+--------+----------------------------------------------+------------------------------------------------+-----------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]'                                                                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                               ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                 ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_altera_pll|altpll_component|_clk1~clkctrl|outclk   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[0]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[1]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[2]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[3]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[4]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[5]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_cnt[6]|clk                        ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; Rise       ; \b_gen_pll:i_reset_ctrl|reset_out|clk                           ;
+--------+--------------+----------------+------------------+-----------------------------------------------------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'tc_clock_50'                                                                                        ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_2r                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_2r                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_out               ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_out               ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_r                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_down_r                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_in_states              ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_2r                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_2r                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_out                ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_out                ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_r                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_off_r                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_2r                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_2r                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_out                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_out                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_r                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_on_r                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_2r                  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_2r                  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_out                 ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_out                 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_r                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|key_up_r                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]        ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; tc_clock_50 ; Rise       ; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]          ;
+-------+--------------+----------------+------------------+-------------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 1.097 ; 1.097 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 1.318 ; 1.318 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 1.318 ; 1.318 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 1.040 ; 1.040 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 1.170 ; 1.170 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 1.082 ; 1.082 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -0.977 ; -0.977 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -0.920 ; -0.920 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -1.198 ; -1.198 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -0.920 ; -0.920 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -1.050 ; -1.050 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -0.962 ; -0.962 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.165 ; 3.165 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.165 ; 3.165 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                               ;
+------------------------------------------------------+--------+--------+----------+---------+---------------------+
; Clock                                                ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack                                     ; 6.330  ; -0.679 ; 16.953   ; -0.497  ; 8.889               ;
;  \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 16.695 ; 0.215  ; N/A      ; N/A     ; 8.889               ;
;  tc_clock_50                                         ; 6.330  ; -0.679 ; 16.953   ; -0.497  ; 8.889               ;
; Design-wide TNS                                      ; 0.0    ; -2.862 ; 0.0      ; -18.33  ; 0.0                 ;
;  \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 0.000  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  tc_clock_50                                         ; 0.000  ; -2.862 ; 0.000    ; -18.330 ; 0.000               ;
+------------------------------------------------------+--------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; 2.827 ; 2.827 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; 3.089 ; 3.089 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; 3.089 ; 3.089 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; 2.624 ; 2.624 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; 2.956 ; 2.956 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; 2.816 ; 2.816 ; Rise       ; tc_clock_50     ;
+------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+------------+-------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+-------------+--------+--------+------------+-----------------+
; fpga_in_rx ; tc_clock_50 ; -0.977 ; -0.977 ; Rise       ; tc_clock_50     ;
; key_n[*]   ; tc_clock_50 ; -0.920 ; -0.920 ; Rise       ; tc_clock_50     ;
;  key_n[0]  ; tc_clock_50 ; -1.198 ; -1.198 ; Rise       ; tc_clock_50     ;
;  key_n[1]  ; tc_clock_50 ; -0.920 ; -0.920 ; Rise       ; tc_clock_50     ;
;  key_n[2]  ; tc_clock_50 ; -1.050 ; -1.050 ; Rise       ; tc_clock_50     ;
;  key_n[3]  ; tc_clock_50 ; -0.962 ; -0.962 ; Rise       ; tc_clock_50     ;
+------------+-------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 5.670 ; 5.670 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 5.349 ; 5.349 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 5.357 ; 5.357 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+-------------+-------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+-------------+-------+-------+------------+-----------------+
; fpga_out_tx ; tc_clock_50 ; 3.165 ; 3.165 ; Rise       ; tc_clock_50     ;
; ledg[*]     ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
;  ledg[0]    ; tc_clock_50 ; 2.989 ; 2.989 ; Rise       ; tc_clock_50     ;
; ledr[*]     ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
;  ledr[0]    ; tc_clock_50 ; 2.993 ; 2.993 ; Rise       ; tc_clock_50     ;
+-------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                       ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 84       ; 0        ; 0        ; 0        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50                                         ; 87       ; 0        ; 0        ; 0        ;
; tc_clock_50                                         ; tc_clock_50                                         ; 4443     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; 84       ; 0        ; 0        ; 0        ;
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50                                         ; 87       ; 0        ; 0        ; 0        ;
; tc_clock_50                                         ; tc_clock_50                                         ; 4443     ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 50       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; From Clock                                          ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ; tc_clock_50 ; 50       ; 0        ; 0        ; 0        ;
+-----------------------------------------------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon May 15 15:12:58 2023
Info: Command: quartus_sta pwm_module -c pwm_module
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'sdc_constraints.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {\b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]} {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]}
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 6.330
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.330         0.000 tc_clock_50 
    Info (332119):    16.695         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
    Info (332119):     0.445         0.000 tc_clock_50 
Info (332146): Worst-case recovery slack is 16.953
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.953         0.000 tc_clock_50 
Info (332146): Worst-case removal slack is 0.918
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.918         0.000 tc_clock_50 
Info (332146): Worst-case minimum pulse width slack is 8.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.889         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
    Info (332119):     8.889         0.000 tc_clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 8.835
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.835         0.000 tc_clock_50 
    Info (332119):    18.686         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.679
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.679        -2.862 tc_clock_50 
    Info (332119):     0.215         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
Info (332146): Worst-case recovery slack is 19.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    19.645         0.000 tc_clock_50 
Info (332146): Worst-case removal slack is -0.497
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.497       -18.330 tc_clock_50 
Info (332146): Worst-case minimum pulse width slack is 9.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     9.000         0.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] 
    Info (332119):     9.000         0.000 tc_clock_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 96 warnings
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Mon May 15 15:12:58 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


