Fitter report for IncompleteDatapath
Wed Dec 04 22:25:22 2019
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 04 22:25:21 2019      ;
; Quartus II 64-Bit Version          ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                      ; IncompleteDatapath                         ;
; Top-level Entity Name              ; IncompleteDatapath                         ;
; Family                             ; Cyclone IV GX                              ;
; Device                             ; EP4CGX15BF14C6                             ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 678 / 14,400 ( 5 % )                       ;
;     Total combinational functions  ; 678 / 14,400 ( 5 % )                       ;
;     Dedicated logic registers      ; 272 / 14,400 ( 2 % )                       ;
; Total registers                    ; 272                                        ;
; Total pins                         ; 33 / 81 ( 41 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 552,960 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0                                          ;
; Total GXB Receiver Channel PCS     ; 0 / 2 ( 0 % )                              ;
; Total GXB Receiver Channel PMA     ; 0 / 2 ( 0 % )                              ;
; Total GXB Transmitter Channel PCS  ; 0 / 2 ( 0 % )                              ;
; Total GXB Transmitter Channel PMA  ; 0 / 2 ( 0 % )                              ;
; Total PLLs                         ; 0 / 3 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.42        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  42.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; pin_name1[0]    ; Incomplete set of assignments ;
; pin_name1[1]    ; Incomplete set of assignments ;
; pin_name1[2]    ; Incomplete set of assignments ;
; pin_name1[3]    ; Incomplete set of assignments ;
; pin_name1[4]    ; Incomplete set of assignments ;
; pin_name1[5]    ; Incomplete set of assignments ;
; pin_name1[6]    ; Incomplete set of assignments ;
; pin_name1[7]    ; Incomplete set of assignments ;
; pin_name1[8]    ; Incomplete set of assignments ;
; pin_name1[9]    ; Incomplete set of assignments ;
; pin_name1[10]   ; Incomplete set of assignments ;
; pin_name1[11]   ; Incomplete set of assignments ;
; pin_name1[12]   ; Incomplete set of assignments ;
; pin_name1[13]   ; Incomplete set of assignments ;
; pin_name1[14]   ; Incomplete set of assignments ;
; pin_name1[15]   ; Incomplete set of assignments ;
; instruction[0]  ; Incomplete set of assignments ;
; instruction[13] ; Incomplete set of assignments ;
; instruction[15] ; Incomplete set of assignments ;
; instruction[14] ; Incomplete set of assignments ;
; instruction[1]  ; Incomplete set of assignments ;
; instruction[2]  ; Incomplete set of assignments ;
; instruction[3]  ; Incomplete set of assignments ;
; instruction[4]  ; Incomplete set of assignments ;
; instruction[5]  ; Incomplete set of assignments ;
; instruction[6]  ; Incomplete set of assignments ;
; instruction[7]  ; Incomplete set of assignments ;
; instruction[8]  ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; instruction[12] ; Incomplete set of assignments ;
; instruction[11] ; Incomplete set of assignments ;
; instruction[10] ; Incomplete set of assignments ;
; instruction[9]  ; Incomplete set of assignments ;
; pin_name1[0]    ; Missing location assignment   ;
; pin_name1[1]    ; Missing location assignment   ;
; pin_name1[2]    ; Missing location assignment   ;
; pin_name1[3]    ; Missing location assignment   ;
; pin_name1[4]    ; Missing location assignment   ;
; pin_name1[5]    ; Missing location assignment   ;
; pin_name1[6]    ; Missing location assignment   ;
; pin_name1[7]    ; Missing location assignment   ;
; pin_name1[8]    ; Missing location assignment   ;
; pin_name1[9]    ; Missing location assignment   ;
; pin_name1[10]   ; Missing location assignment   ;
; pin_name1[11]   ; Missing location assignment   ;
; pin_name1[12]   ; Missing location assignment   ;
; pin_name1[13]   ; Missing location assignment   ;
; pin_name1[14]   ; Missing location assignment   ;
; pin_name1[15]   ; Missing location assignment   ;
; instruction[0]  ; Missing location assignment   ;
; instruction[13] ; Missing location assignment   ;
; instruction[15] ; Missing location assignment   ;
; instruction[14] ; Missing location assignment   ;
; instruction[1]  ; Missing location assignment   ;
; instruction[2]  ; Missing location assignment   ;
; instruction[3]  ; Missing location assignment   ;
; instruction[4]  ; Missing location assignment   ;
; instruction[5]  ; Missing location assignment   ;
; instruction[6]  ; Missing location assignment   ;
; instruction[7]  ; Missing location assignment   ;
; instruction[8]  ; Missing location assignment   ;
; clk             ; Missing location assignment   ;
; instruction[12] ; Missing location assignment   ;
; instruction[11] ; Missing location assignment   ;
; instruction[10] ; Missing location assignment   ;
; instruction[9]  ; Missing location assignment   ;
+-----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1045 ) ; 0.00 % ( 0 / 1045 )        ; 0.00 % ( 0 / 1045 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1045 ) ; 0.00 % ( 0 / 1045 )        ; 0.00 % ( 0 / 1045 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1035 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/alber/Desktop/arquitetura/IncompleteDatapath/IncompleteDatapath/output_files/IncompleteDatapath.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 678 / 14,400 ( 5 % )  ;
;     -- Combinational with no register       ; 406                   ;
;     -- Register only                        ; 0                     ;
;     -- Combinational with a register        ; 272                   ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 383                   ;
;     -- 3 input functions                    ; 292                   ;
;     -- <=2 input functions                  ; 3                     ;
;     -- Register only                        ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 678                   ;
;     -- arithmetic mode                      ; 0                     ;
;                                             ;                       ;
; Total registers*                            ; 272 / 14,733 ( 2 % )  ;
;     -- Dedicated logic registers            ; 272 / 14,400 ( 2 % )  ;
;     -- I/O registers                        ; 0 / 333 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 85 / 900 ( 9 % )      ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 33 / 81 ( 41 % )      ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )        ;
;     -- Dedicated input pins                 ; 0 / 12 ( 0 % )        ;
;                                             ;                       ;
; Global signals                              ; 18                    ;
; M9Ks                                        ; 0 / 60 ( 0 % )        ;
; Total block memory bits                     ; 0 / 552,960 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 552,960 ( 0 % )   ;
; PLLs                                        ; 0 / 3 ( 0 % )         ;
; Global clocks                               ; 18 / 20 ( 90 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )         ;
; GXB Receiver channel PCSs                   ; 0 / 2 ( 0 % )         ;
; GXB Receiver channel PMAs                   ; 0 / 2 ( 0 % )         ;
; GXB Transmitter channel PCSs                ; 0 / 2 ( 0 % )         ;
; GXB Transmitter channel PMAs                ; 0 / 2 ( 0 % )         ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 2.5% / 2.1% / 3.2%    ;
; Peak interconnect usage (total/H/V)         ; 12.3% / 10.2% / 15.2% ;
; Maximum fan-out                             ; 272                   ;
; Highest non-global fan-out                  ; 65                    ;
; Total fan-out                               ; 3030                  ;
; Average fan-out                             ; 2.90                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 678 / 14400 ( 5 % ) ; 0 / 14400 ( 0 % )              ;
;     -- Combinational with no register       ; 406                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 272                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 383                 ; 0                              ;
;     -- 3 input functions                    ; 292                 ; 0                              ;
;     -- <=2 input functions                  ; 3                   ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 678                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 272                 ; 0                              ;
;     -- Dedicated logic registers            ; 272 / 14400 ( 2 % ) ; 0 / 14400 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 85 / 900 ( 9 % )    ; 0 / 900 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 33                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0                   ; 0                              ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 18 / 23 ( 78 % )    ; 0 / 23 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3025                ; 5                              ;
;     -- Registered Connections               ; 528                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 17                  ; 0                              ;
;     -- Output Ports                         ; 16                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; clk             ; J7    ; 3A       ; 16           ; 0            ; 14           ; 272                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[0]  ; M7    ; 4        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[10] ; A8    ; 8        ; 12           ; 31           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[11] ; M4    ; 3        ; 8            ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[12] ; N6    ; 3        ; 12           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[13] ; N7    ; 4        ; 16           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[14] ; M6    ; 3        ; 12           ; 0            ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[15] ; M11   ; 4        ; 29           ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[1]  ; N8    ; 4        ; 20           ; 0            ; 7            ; 61                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[2]  ; N10   ; 4        ; 26           ; 0            ; 7            ; 61                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[3]  ; H12   ; 5        ; 33           ; 14           ; 7            ; 61                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[4]  ; L12   ; 5        ; 33           ; 12           ; 0            ; 61                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[5]  ; N12   ; 4        ; 29           ; 0            ; 0            ; 58                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[6]  ; N11   ; 4        ; 26           ; 0            ; 0            ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[7]  ; N4    ; 3        ; 10           ; 0            ; 7            ; 64                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[8]  ; M9    ; 4        ; 24           ; 0            ; 0            ; 65                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; instruction[9]  ; K13   ; 5        ; 33           ; 15           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; pin_name1[0]  ; C6    ; 8        ; 14           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[10] ; N13   ; 5        ; 33           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[11] ; L4    ; 3        ; 8            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[12] ; L9    ; 4        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[13] ; L13   ; 5        ; 33           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[14] ; J13   ; 5        ; 33           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[15] ; K9    ; 4        ; 22           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[1]  ; K12   ; 5        ; 33           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[2]  ; M13   ; 5        ; 33           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[3]  ; K8    ; 4        ; 22           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[4]  ; H10   ; 5        ; 33           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[5]  ; L5    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[6]  ; K11   ; 5        ; 33           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[7]  ; L7    ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[8]  ; B6    ; 8        ; 14           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; pin_name1[9]  ; N9    ; 4        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; L3       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; N3       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; K5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; J5       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; K6       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; N4       ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; instruction[7]   ; Dual Purpose Pin          ;
; N5       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; M6       ; DIFFIO_B2p, INIT_DONE ; Use as regular IO        ; instruction[14]  ; Dual Purpose Pin          ;
; A5       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B5       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; A4       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; D5       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; C4       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 8 ( 0 % )    ; --            ; --           ; --               ;
; 3        ; 8 / 8 ( 100 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 12 / 14 ( 86 % ) ; 2.5V          ; --           ; --               ;
; 5        ; 10 / 12 ( 83 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 7        ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 3 / 5 ( 60 % )   ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 99         ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 98         ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 96         ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 93         ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 90         ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A6       ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 88         ; 8        ; instruction[10]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 81         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 82         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 79         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 80         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 73         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 97         ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 91         ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B6       ; 86         ; 8        ; pin_name1[8]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B8       ; 77         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 76         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 75         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ; 74         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C4       ; 95         ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 92         ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 85         ; 8        ; pin_name1[0]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 78         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 69         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 70         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 71         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 94         ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 65         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 68         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D12      ; 67         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D13      ; 72         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 83         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E7       ; 84         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 66         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ; 63         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 64         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 62         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F11      ; 61         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F12      ; 58         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F13      ; 57         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 60         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 59         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ; 55         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 52         ; 5        ; pin_name1[4]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 51         ; 5        ; instruction[3]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H13      ; 56         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; J7       ; 30         ; 3A       ; clk                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 53         ; 5        ; pin_name1[14]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 35         ; 4        ; pin_name1[3]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K9       ; 36         ; 4        ; pin_name1[15]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 48         ; 5        ; pin_name1[6]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K12      ; 47         ; 5        ; pin_name1[1]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K13      ; 54         ; 5        ; instruction[9]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 21         ; 3        ; pin_name1[11]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L5       ; 27         ; 3        ; pin_name1[5]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ; 28         ; 3        ; pin_name1[7]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ; 37         ; 4        ; pin_name1[12]                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L11      ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 50         ; 5        ; instruction[4]                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L13      ; 49         ; 5        ; pin_name1[13]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 22         ; 3        ; instruction[11]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 25         ; 3        ; instruction[14]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 31         ; 4        ; instruction[0]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 38         ; 4        ; instruction[8]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ; 41         ; 4        ; instruction[15]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ; 46         ; 5        ; pin_name1[2]                                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 23         ; 3        ; instruction[7]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N5       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 26         ; 3        ; instruction[12]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 32         ; 4        ; instruction[13]                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N8       ; 33         ; 4        ; instruction[1]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 34         ; 4        ; pin_name1[9]                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ; 39         ; 4        ; instruction[2]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 40         ; 4        ; instruction[6]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 42         ; 4        ; instruction[5]                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N13      ; 45         ; 5        ; pin_name1[10]                                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node           ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                  ; Library Name ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
; |IncompleteDatapath                  ; 678 (0)     ; 272 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 33   ; 0            ; 406 (0)      ; 0 (0)             ; 272 (0)          ; |IncompleteDatapath                                                                  ; work         ;
;    |ALU:b2v_inst8|                   ; 63 (1)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 47 (1)       ; 0 (0)             ; 16 (0)           ; |IncompleteDatapath|ALU:b2v_inst8                                                    ; work         ;
;       |adder_16bit_V2:b2v_inst3|     ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3                           ; work         ;
;          |fullAdder:\gen:10:fAdders| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:10:fAdders ; work         ;
;          |fullAdder:\gen:11:fAdders| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:11:fAdders ; work         ;
;          |fullAdder:\gen:12:fAdders| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:12:fAdders ; work         ;
;          |fullAdder:\gen:13:fAdders| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:13:fAdders ; work         ;
;          |fullAdder:\gen:15:fAdders| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:15:fAdders ; work         ;
;          |fullAdder:\gen:1:fAdders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:1:fAdders  ; work         ;
;          |fullAdder:\gen:2:fAdders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:2:fAdders  ; work         ;
;          |fullAdder:\gen:3:fAdders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:3:fAdders  ; work         ;
;          |fullAdder:\gen:4:fAdders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:4:fAdders  ; work         ;
;          |fullAdder:\gen:5:fAdders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:5:fAdders  ; work         ;
;          |fullAdder:\gen:6:fAdders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:6:fAdders  ; work         ;
;          |fullAdder:\gen:7:fAdders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:7:fAdders  ; work         ;
;          |fullAdder:\gen:8:fAdders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:8:fAdders  ; work         ;
;          |fullAdder:\gen:9:fAdders|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:9:fAdders  ; work         ;
;       |demux2bit:b2v_inst|           ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 15 (15)          ; |IncompleteDatapath|ALU:b2v_inst8|demux2bit:b2v_inst                                 ; work         ;
;       |registrador:b2v_inst4|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|ALU:b2v_inst8|registrador:b2v_inst4                              ; work         ;
;    |CU:b2v_inst6|                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|CU:b2v_inst6                                                     ; work         ;
;    |MUX_1_bit:b2v_inst2|             ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |IncompleteDatapath|MUX_1_bit:b2v_inst2                                              ; work         ;
;    |MUX_1_bit:b2v_inst4|             ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|MUX_1_bit:b2v_inst4                                              ; work         ;
;    |bancoDeRegistradores:b2v_inst7|  ; 572 (0)     ; 256 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 316 (0)      ; 0 (0)             ; 256 (0)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7                                   ; work         ;
;       |DEMUX:b2v_inst20|             ; 272 (272)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 256 (256)        ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20                  ; work         ;
;       |MUX_16:b2v_inst16|            ; 160 (160)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 160 (160)    ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16                 ; work         ;
;       |MUX_16:b2v_inst17|            ; 140 (140)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 140 (140)    ; 0 (0)             ; 0 (0)            ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17                 ; work         ;
;       |registrador:b2v_inst10|       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10            ; work         ;
;       |registrador:b2v_inst11|       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11            ; work         ;
;       |registrador:b2v_inst12|       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12            ; work         ;
;       |registrador:b2v_inst13|       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13            ; work         ;
;       |registrador:b2v_inst14|       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14            ; work         ;
;       |registrador:b2v_inst15|       ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15            ; work         ;
;       |registrador:b2v_inst1|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1             ; work         ;
;       |registrador:b2v_inst2|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2             ; work         ;
;       |registrador:b2v_inst3|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3             ; work         ;
;       |registrador:b2v_inst4|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4             ; work         ;
;       |registrador:b2v_inst5|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5             ; work         ;
;       |registrador:b2v_inst6|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6             ; work         ;
;       |registrador:b2v_inst7|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7             ; work         ;
;       |registrador:b2v_inst8|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8             ; work         ;
;       |registrador:b2v_inst9|        ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9             ; work         ;
;       |registrador:b2v_inst|         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |IncompleteDatapath|bancoDeRegistradores:b2v_inst7|registrador:b2v_inst              ; work         ;
+--------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; pin_name1[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name1[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; instruction[0]  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; instruction[13] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; instruction[15] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; instruction[14] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; instruction[1]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; instruction[2]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; instruction[3]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; instruction[4]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; instruction[5]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; instruction[6]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; instruction[7]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; instruction[8]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; instruction[12] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; instruction[11] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; instruction[10] ; Input    ; --            ; (0) 0 ps      ; --                    ; --  ; --   ;
; instruction[9]  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                  ;
+-------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------+-------------------+---------+
; instruction[0]                                                    ;                   ;         ;
; instruction[13]                                                   ;                   ;         ;
; instruction[15]                                                   ;                   ;         ;
;      - CU:b2v_inst6|Equal1~0                                      ; 0                 ; 6       ;
;      - CU:b2v_inst6|aluOp[0]~0                                    ; 0                 ; 6       ;
;      - CU:b2v_inst6|aluOp[1]~1                                    ; 0                 ; 6       ;
;      - CU:b2v_inst6|aluOp[1]~2                                    ; 0                 ; 6       ;
;      - CU:b2v_inst6|bInvert                                       ; 0                 ; 6       ;
; instruction[14]                                                   ;                   ;         ;
;      - CU:b2v_inst6|Equal1~0                                      ; 0                 ; 6       ;
;      - CU:b2v_inst6|aluOp[1]~1                                    ; 0                 ; 6       ;
;      - CU:b2v_inst6|aluOp[1]~2                                    ; 0                 ; 6       ;
; instruction[1]                                                    ;                   ;         ;
;      - MUX_1_bit:b2v_inst2|R[1]~1                                 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~6    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~9    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~10   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~12   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~13   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~14   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~17   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~18   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~26   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~30   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~32   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~33   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~34   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~35   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~37   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~46   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~49   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~50   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~52   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~53   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~54   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~57   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~58   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~66   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~70   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~72   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~73   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~74   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~75   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~77   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~86   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~89   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~90   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~92   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~93   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~94   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~97   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~98   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~106 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~110 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~112 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~113 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~114 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~115 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~117 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~126 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~129 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~130 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~132 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~133 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~134 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~137 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~138 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~146 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~150 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~152 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~153 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~154 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~155 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~157 ; 0                 ; 6       ;
; instruction[2]                                                    ;                   ;         ;
;      - MUX_1_bit:b2v_inst2|R[2]~2                                 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~6    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~10   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~11   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~12   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~14   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~15   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~17   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~26   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~29   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~30   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~31   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~32   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~34   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~37   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~38   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~46   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~50   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~51   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~52   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~54   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~55   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~57   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~66   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~69   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~70   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~71   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~72   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~74   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~77   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~78   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~86   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~90   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~91   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~92   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~94   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~95   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~97   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~106 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~109 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~110 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~111 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~112 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~114 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~117 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~118 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~126 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~130 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~131 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~132 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~134 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~135 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~137 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~146 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~149 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~150 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~151 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~152 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~154 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~157 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~158 ; 0                 ; 6       ;
; instruction[3]                                                    ;                   ;         ;
;      - MUX_1_bit:b2v_inst2|R[3]~3                                 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~0    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~1    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~2    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~4    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~5    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~7    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~16   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~19   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~20   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~21   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~22   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~24   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~27   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~28   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~36   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~40   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~41   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~42   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~44   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~45   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~47   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~56   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~59   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~60   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~61   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~62   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~64   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~67   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~68   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~76   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~80   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~81   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~82   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~84   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~85   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~87   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~96   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~99   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~100 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~101 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~102 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~104 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~107 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~108 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~116 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~120 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~121 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~122 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~124 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~125 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~127 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~136 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~139 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~140 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~141 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~142 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~144 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~147 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~148 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~156 ; 0                 ; 6       ;
; instruction[4]                                                    ;                   ;         ;
;      - MUX_1_bit:b2v_inst2|R[4]~4                                 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~0    ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~2    ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~3    ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~4    ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~7    ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~8    ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~16   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~20   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~22   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~23   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~24   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~25   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~27   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~36   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~39   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~40   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~42   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~43   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~44   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~47   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~48   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~56   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~60   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~62   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~63   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~64   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~65   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~67   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~76   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~79   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~80   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~82   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~83   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~84   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~87   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~88   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~96   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~100 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~102 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~103 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~104 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~105 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~107 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~116 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~119 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~120 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~122 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~123 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~124 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~127 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~128 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~136 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~140 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~142 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~143 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~144 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~145 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~147 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~156 ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~159 ; 1                 ; 6       ;
; instruction[5]                                                    ;                   ;         ;
;      - MUX_1_bit:b2v_inst2|R[5]~5                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~6                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~9                                 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~0    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~1    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~2    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~3    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~4    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~5    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~7    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~8    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~10   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~12   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~13   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~14   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~17   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~18   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~26   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~30   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~32   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~34   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~37   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~46   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~50   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~52   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~54   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~57   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~66   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~70   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~71   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~72   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~74   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~75   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~77   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~86   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~89   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~90  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~92  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~93  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~94  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~97  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~98  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~106 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~110 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~111 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~112 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~114 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~115 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~117 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~126 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~129 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~130 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~132 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~133 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~134 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~137 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~138 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~17                               ; 0                 ; 6       ;
; instruction[6]                                                    ;                   ;         ;
;      - MUX_1_bit:b2v_inst2|R[6]~6                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~0                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~2                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~3                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~4                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~5                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~7                                 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~0    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~2    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~4    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~7    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~16   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~20   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~21   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~22   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~23   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~24   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~25   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~27   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~36   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~40   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~42   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~43   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~44   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~45   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~47   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~48   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~56   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~60   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~61   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~62   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~64   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~65   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~67   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~76   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~80   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~81   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~82   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~84   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~85   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~87   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~88   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~96  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~100 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~101 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~102 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~104 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~105 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~107 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~116 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~120 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~121 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~122 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~124 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~125 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~127 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~128 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~136 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~11                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~12                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~13                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~15                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~16                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~18                               ; 0                 ; 6       ;
; instruction[7]                                                    ;                   ;         ;
;      - MUX_1_bit:b2v_inst2|R[7]~7                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~0                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~1                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~2                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~4                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~7                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~8                                 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~6    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~10   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~11   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~12   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~14   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~15   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~17   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~20   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~22   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~24   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~27   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~28   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~36   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~39   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~40   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~41   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~42   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~44   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~47   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~56   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~59   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~60   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~62   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~63   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~64   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~67   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~68   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~76   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~79   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~80   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~82   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~83   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~84   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~87   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~96  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~99  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~100 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~102 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~103 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~104 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~107 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~108 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~116 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~119 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~120 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~122 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~123 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~124 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~127 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~136 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~139 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~11                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~13                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~14                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~15                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~18                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~19                               ; 0                 ; 6       ;
; instruction[8]                                                    ;                   ;         ;
;      - MUX_1_bit:b2v_inst2|R[8]~8                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst2|R[9]~9                                 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst2|R[10]~10                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst2|R[11]~11                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst2|R[12]~12                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst2|R[13]~13                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst2|R[14]~14                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst2|R[15]~15                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[0]~6                                 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~6    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~9    ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~16   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~19   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~26   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~29   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~30   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~31   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~32   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~33   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~34   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~35   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~37   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~38   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~46   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~49   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~50   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~51   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~52   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~53   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~54   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~55   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~57   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~58   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~66   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~69   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~70   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~72   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~73   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~74   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~77   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~78   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~86   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~90  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~91  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~92  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~94  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~95  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~97  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~106 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~109 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~110 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~112 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~113 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~114 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~117 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~118 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~126 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~130 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~131 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~132 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~134 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~135 ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~137 ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~17                               ; 0                 ; 6       ;
;      - MUX_1_bit:b2v_inst4|R[15]~20                               ; 0                 ; 6       ;
; clk                                                               ;                   ;         ;
; instruction[12]                                                   ;                   ;         ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~0   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~1   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~2   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~3   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~4   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~5   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~6   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~7   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~8   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~9   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~10  ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~11  ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~12  ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~13  ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~14  ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~15  ; 1                 ; 6       ;
; instruction[11]                                                   ;                   ;         ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~0   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~1   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~2   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~3   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~4   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~5   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~6   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~7   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~8   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~9   ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~10  ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~11  ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~12  ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~13  ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~14  ; 1                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~15  ; 1                 ; 6       ;
; instruction[10]                                                   ;                   ;         ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~0   ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~1   ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~2   ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~3   ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~4   ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~5   ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~6   ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~7   ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~8   ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~9   ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~10  ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~11  ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~12  ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~13  ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~14  ; 1                 ; 0       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~15  ; 1                 ; 0       ;
; instruction[9]                                                    ;                   ;         ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~0   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~1   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~2   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~3   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~4   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~5   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~6   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~7   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~8   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~9   ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~10  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~11  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~12  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~13  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~14  ; 0                 ; 6       ;
;      - bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~15  ; 0                 ; 6       ;
+-------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                        ;
+-----------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                      ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CU:b2v_inst6|aluOp[1]~1                                   ; LCCOMB_X16_Y1_N28  ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~0  ; LCCOMB_X12_Y15_N20 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~1  ; LCCOMB_X12_Y15_N0  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~10 ; LCCOMB_X1_Y15_N16  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~11 ; LCCOMB_X12_Y15_N26 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~12 ; LCCOMB_X12_Y15_N30 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~13 ; LCCOMB_X1_Y15_N10  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~14 ; LCCOMB_X1_Y15_N14  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~15 ; LCCOMB_X12_Y15_N22 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~2  ; LCCOMB_X12_Y15_N14 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~3  ; LCCOMB_X12_Y15_N12 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~4  ; LCCOMB_X4_Y15_N0   ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~5  ; LCCOMB_X1_Y15_N12  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~6  ; LCCOMB_X12_Y15_N2  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~7  ; LCCOMB_X12_Y15_N8  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~8  ; LCCOMB_X12_Y15_N10 ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~9  ; LCCOMB_X12_Y15_N4  ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; clk                                                       ; PIN_J7             ; 272     ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
+-----------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                           ;
+-----------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                      ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CU:b2v_inst6|aluOp[1]~1                                   ; LCCOMB_X16_Y1_N28  ; 3       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~0  ; LCCOMB_X12_Y15_N20 ; 16      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~1  ; LCCOMB_X12_Y15_N0  ; 16      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~10 ; LCCOMB_X1_Y15_N16  ; 16      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~11 ; LCCOMB_X12_Y15_N26 ; 16      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~12 ; LCCOMB_X12_Y15_N30 ; 16      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~13 ; LCCOMB_X1_Y15_N10  ; 16      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~14 ; LCCOMB_X1_Y15_N14  ; 16      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~15 ; LCCOMB_X12_Y15_N22 ; 16      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~2  ; LCCOMB_X12_Y15_N14 ; 16      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~3  ; LCCOMB_X12_Y15_N12 ; 16      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~4  ; LCCOMB_X4_Y15_N0   ; 16      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~5  ; LCCOMB_X1_Y15_N12  ; 16      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~6  ; LCCOMB_X12_Y15_N2  ; 16      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~7  ; LCCOMB_X12_Y15_N8  ; 16      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~8  ; LCCOMB_X12_Y15_N10 ; 16      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~9  ; LCCOMB_X12_Y15_N4  ; 16      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; clk                                                       ; PIN_J7             ; 272     ; 213                                  ; Global Clock         ; GCLK17           ; --                        ;
+-----------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                ;
+----------------------------------------------------------------------+---------+
; Name                                                                 ; Fan-Out ;
+----------------------------------------------------------------------+---------+
; instruction[8]~input                                                 ; 65      ;
; instruction[7]~input                                                 ; 64      ;
; instruction[6]~input                                                 ; 64      ;
; instruction[4]~input                                                 ; 61      ;
; instruction[3]~input                                                 ; 61      ;
; instruction[2]~input                                                 ; 61      ;
; instruction[1]~input                                                 ; 61      ;
; instruction[5]~input                                                 ; 58      ;
; CU:b2v_inst6|bInvert                                                 ; 34      ;
; CU:b2v_inst6|aluOp[1]                                                ; 32      ;
; CU:b2v_inst6|aluOp[0]                                                ; 32      ;
; MUX_1_bit:b2v_inst2|R[15]~15                                         ; 17      ;
; MUX_1_bit:b2v_inst2|R[14]~14                                         ; 17      ;
; MUX_1_bit:b2v_inst2|R[13]~13                                         ; 17      ;
; MUX_1_bit:b2v_inst2|R[12]~12                                         ; 17      ;
; MUX_1_bit:b2v_inst2|R[11]~11                                         ; 17      ;
; MUX_1_bit:b2v_inst2|R[10]~10                                         ; 17      ;
; MUX_1_bit:b2v_inst2|R[9]~9                                           ; 17      ;
; MUX_1_bit:b2v_inst2|R[8]~8                                           ; 17      ;
; MUX_1_bit:b2v_inst2|R[7]~7                                           ; 17      ;
; MUX_1_bit:b2v_inst2|R[6]~6                                           ; 17      ;
; MUX_1_bit:b2v_inst2|R[5]~5                                           ; 17      ;
; MUX_1_bit:b2v_inst2|R[4]~4                                           ; 17      ;
; MUX_1_bit:b2v_inst2|R[3]~3                                           ; 17      ;
; MUX_1_bit:b2v_inst2|R[2]~2                                           ; 17      ;
; MUX_1_bit:b2v_inst2|R[1]~1                                           ; 17      ;
; MUX_1_bit:b2v_inst2|R[0]~0                                           ; 17      ;
; instruction[9]~input                                                 ; 16      ;
; instruction[10]~input                                                ; 16      ;
; instruction[11]~input                                                ; 16      ;
; instruction[12]~input                                                ; 16      ;
; CU:b2v_inst6|Equal1~0                                                ; 16      ;
; instruction[15]~input                                                ; 5       ;
; instruction[14]~input                                                ; 3       ;
; instruction[13]~input                                                ; 3       ;
; MUX_1_bit:b2v_inst4|R[15]~20                                         ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~139           ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~139           ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~129           ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~119           ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~109           ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~99             ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~89             ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~79             ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~69             ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~59             ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~49             ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~39             ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~29             ; 3       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~19             ; 3       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[15]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[14]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[13]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[12]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[11]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[10]               ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[9]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[8]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[7]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[6]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[5]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[4]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[3]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[2]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[1]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Df[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D3[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D7[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Db[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D0[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D4[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D6[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Da[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dd[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D1[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D9[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[0]                ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~159           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[15]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[15]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[15]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[15]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[15]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[15]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[15]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[15]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[15]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[15]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[15]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[15]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[15]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[15]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[15]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[15]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~149           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[14]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[14]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[14]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[14]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[14]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[14]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[14]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[14]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[14]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[14]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[14]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[14]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[14]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[14]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[14]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[14]          ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:13:fAdders|c~0 ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:12:fAdders|c~0 ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~129           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[13]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[13]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[13]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[13]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[13]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[13]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[13]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[13]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[13]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[13]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[13]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[13]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[13]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[13]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[13]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[13]           ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:11:fAdders|c~0 ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~119           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[12]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[12]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[12]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[12]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[12]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[12]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[12]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[12]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[12]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[12]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[12]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[12]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[12]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[12]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[12]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[12]           ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:10:fAdders|c~0 ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~109           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[11]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[11]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[11]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[11]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[11]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[11]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[11]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[11]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[11]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[11]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[11]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[11]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[11]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[11]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[11]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[11]          ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:9:fAdders|c~0  ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~99            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[10]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[10]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[10]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[10]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[10]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[10]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[10]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[10]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[10]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[10]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[10]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[10]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[10]          ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[10]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[10]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[10]          ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:8:fAdders|c~0  ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~89             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[9]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[9]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[9]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[9]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[9]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[9]             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[9]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[9]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[9]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[9]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[9]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[9]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[9]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[9]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[9]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[9]            ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:7:fAdders|c~0  ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~79             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[8]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[8]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[8]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[8]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[8]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[8]             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[8]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[8]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[8]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[8]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[8]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[8]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[8]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[8]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[8]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[8]            ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:6:fAdders|c~0  ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~69             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[7]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[7]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[7]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[7]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[7]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[7]             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[7]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[7]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[7]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[7]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[7]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[7]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[7]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[7]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[7]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[7]           ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:5:fAdders|c~0  ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~59             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[6]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[6]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[6]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[6]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[6]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[6]             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[6]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[6]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[6]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[6]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[6]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[6]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[6]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[6]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[6]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[6]           ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:4:fAdders|c~0  ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~49             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[5]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[5]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[5]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[5]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[5]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[5]             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[5]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[5]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[5]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[5]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[5]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[5]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[5]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[5]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[5]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[5]           ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:3:fAdders|c~0  ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~39             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[4]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[4]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[4]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[4]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[4]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[4]             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[4]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[4]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[4]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[4]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[4]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[4]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[4]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[4]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[4]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[4]           ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:2:fAdders|c~0  ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~29             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[3]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[3]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[3]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[3]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[3]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[3]             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[3]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[3]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[3]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[3]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[3]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[3]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[3]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[3]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[3]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[3]           ; 2       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:1:fAdders|c~0  ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~19             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[2]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[2]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[2]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[2]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[2]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[2]             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[2]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[2]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[2]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[2]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[2]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[2]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[2]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[2]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[2]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[2]           ; 2       ;
; ALU:b2v_inst8|SYNTHESIZED_WIRE_1[0]                                  ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~9              ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[1]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[1]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[1]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[1]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[1]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[1]             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[1]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[1]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[1]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[1]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[1]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[1]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[1]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[1]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[1]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[1]            ; 2       ;
; MUX_1_bit:b2v_inst4|R[0]~9                                           ; 2       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~9              ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst15|q[0]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst3|q[0]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst7|q[0]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst11|q[0]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst12|q[0]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst|q[0]             ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst8|q[0]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst4|q[0]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst14|q[0]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst2|q[0]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst6|q[0]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst10|q[0]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst13|q[0]           ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst1|q[0]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst9|q[0]            ; 2       ;
; bancoDeRegistradores:b2v_inst7|registrador:b2v_inst5|q[0]            ; 2       ;
; instruction[0]~input                                                 ; 1       ;
; CU:b2v_inst6|aluOp[1]~2                                              ; 1       ;
; CU:b2v_inst6|aluOp[0]~0                                              ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[15]~45                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[15]~44                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[15]~43                            ; 1       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:15:fAdders|s~1 ; 1       ;
; ALU:b2v_inst8|adder_16bit_V2:b2v_inst3|fullAdder:\gen:15:fAdders|s~0 ; 1       ;
; MUX_1_bit:b2v_inst4|R[15]~19                                         ; 1       ;
; MUX_1_bit:b2v_inst4|R[15]~18                                         ; 1       ;
; MUX_1_bit:b2v_inst4|R[15]~17                                         ; 1       ;
; MUX_1_bit:b2v_inst4|R[15]~16                                         ; 1       ;
; MUX_1_bit:b2v_inst4|R[15]~15                                         ; 1       ;
; MUX_1_bit:b2v_inst4|R[15]~14                                         ; 1       ;
; MUX_1_bit:b2v_inst4|R[15]~13                                         ; 1       ;
; MUX_1_bit:b2v_inst4|R[15]~12                                         ; 1       ;
; MUX_1_bit:b2v_inst4|R[15]~11                                         ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~158           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~157           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~156           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~155           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~154           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~153           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~152           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~151           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[15]~150           ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[14]~42                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[14]~41                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[14]~40                            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~148           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~147           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~146           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~145           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~144           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~143           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~142           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~141           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[14]~140           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~138           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~137           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~136           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~135           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~134           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~133           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~132           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~131           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[14]~130           ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[13]~39                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[13]~38                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[13]~37                            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~138           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~137           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~136           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~135           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~134           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~133           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~132           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~131           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[13]~130           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~128           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~127           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~126           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~125           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~124           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~123           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~122           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~121           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[13]~120           ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[12]~36                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[12]~35                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[12]~34                            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~128           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~127           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~126           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~125           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~124           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~123           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~122           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~121           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[12]~120           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~118           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~117           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~116           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~115           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~114           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~113           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~112           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~111           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[12]~110           ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[11]~33                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[11]~32                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[11]~31                            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~118           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~117           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~116           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~115           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~114           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~113           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~112           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~111           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[11]~110           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~108           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~107           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~106           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~105           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~104           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~103           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~102           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~101           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[11]~100           ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[10]~30                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[10]~29                            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[10]~28                            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~108           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~107           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~106           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~105           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~104           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~103           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~102           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~101           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[10]~100           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~98            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~97            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~96            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~95            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~94            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~93            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~92            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~91            ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[10]~90            ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[9]~27                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[9]~26                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[9]~25                             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~98             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~97             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~96             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~95             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~94             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~93             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~92             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~91             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[9]~90             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~88             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~87             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~86             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~85             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~84             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~83             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~82             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~81             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[9]~80             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[8]~24                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[8]~23                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[8]~22                             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~88             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~87             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~86             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~85             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~84             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~83             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~82             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~81             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[8]~80             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~78             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~77             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~76             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~75             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~74             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~73             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~72             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~71             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[8]~70             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[7]~21                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[7]~20                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[7]~19                             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~78             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~77             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~76             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~75             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~74             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~73             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~72             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~71             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[7]~70             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~68             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~67             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~66             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~65             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~64             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~63             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~62             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~61             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[7]~60             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[6]~18                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[6]~17                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[6]~16                             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~68             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~67             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~66             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~65             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~64             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~63             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~62             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~61             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[6]~60             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~58             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~57             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~56             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~55             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~54             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~53             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~52             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~51             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[6]~50             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[5]~15                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[5]~14                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[5]~13                             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~58             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~57             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~56             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~55             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~54             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~53             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~52             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~51             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[5]~50             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~48             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~47             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~46             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~45             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~44             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~43             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~42             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~41             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[5]~40             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[4]~12                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[4]~11                             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[4]~10                             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~48             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~47             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~46             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~45             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~44             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~43             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~42             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~41             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[4]~40             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~38             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~37             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~36             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~35             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~34             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~33             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~32             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~31             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[4]~30             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[3]~9                              ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[3]~8                              ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[3]~7                              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~38             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~37             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~36             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~35             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~34             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~33             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~32             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~31             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[3]~30             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~28             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~27             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~26             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~25             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~24             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~23             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~22             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~21             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[3]~20             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[2]~6                              ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[2]~5                              ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[2]~4                              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~28             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~27             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~26             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~25             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~24             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~23             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~22             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~21             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[2]~20             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~18             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~17             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~16             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~15             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~14             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~13             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~12             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~11             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[2]~10             ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[1]~3                              ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[1]~2                              ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[1]~1                              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~18             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~17             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~16             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~15             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~14             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~13             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~12             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~11             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[1]~10             ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~8              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~7              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~6              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~5              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~4              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~3              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~2              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~1              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst17|R[1]~0              ; 1       ;
; ALU:b2v_inst8|demux2bit:b2v_inst|q[0]~0                              ; 1       ;
; MUX_1_bit:b2v_inst4|R[0]~10                                          ; 1       ;
; MUX_1_bit:b2v_inst4|R[0]~8                                           ; 1       ;
; MUX_1_bit:b2v_inst4|R[0]~7                                           ; 1       ;
; MUX_1_bit:b2v_inst4|R[0]~6                                           ; 1       ;
; MUX_1_bit:b2v_inst4|R[0]~5                                           ; 1       ;
; MUX_1_bit:b2v_inst4|R[0]~4                                           ; 1       ;
; MUX_1_bit:b2v_inst4|R[0]~3                                           ; 1       ;
; MUX_1_bit:b2v_inst4|R[0]~2                                           ; 1       ;
; MUX_1_bit:b2v_inst4|R[0]~1                                           ; 1       ;
; MUX_1_bit:b2v_inst4|R[0]~0                                           ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~8              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~7              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~6              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~5              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~4              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~3              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~2              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~1              ; 1       ;
; bancoDeRegistradores:b2v_inst7|MUX_16:b2v_inst16|R[0]~0              ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[15]                            ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[14]                            ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[13]                            ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[12]                            ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[11]                            ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[10]                            ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[9]                             ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[8]                             ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[7]                             ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[6]                             ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[5]                             ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[4]                             ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[3]                             ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[2]                             ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[1]                             ; 1       ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[0]                             ; 1       ;
+----------------------------------------------------------------------+---------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 1,426 / 42,960 ( 3 % ) ;
; C16 interconnects                 ; 43 / 1,518 ( 3 % )     ;
; C4 interconnects                  ; 767 / 26,928 ( 3 % )   ;
; Direct links                      ; 173 / 42,960 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,200 ( 0 % )      ;
; Global clocks                     ; 18 / 20 ( 90 % )       ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 491 / 14,400 ( 3 % )   ;
; R24 interconnects                 ; 28 / 1,710 ( 2 % )     ;
; R4 interconnects                  ; 722 / 37,740 ( 2 % )   ;
+-----------------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.98) ; Number of LABs  (Total = 85) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 8                            ;
; 2                                          ; 10                           ;
; 3                                          ; 10                           ;
; 4                                          ; 11                           ;
; 5                                          ; 7                            ;
; 6                                          ; 2                            ;
; 7                                          ; 2                            ;
; 8                                          ; 2                            ;
; 9                                          ; 1                            ;
; 10                                         ; 1                            ;
; 11                                         ; 2                            ;
; 12                                         ; 0                            ;
; 13                                         ; 0                            ;
; 14                                         ; 2                            ;
; 15                                         ; 2                            ;
; 16                                         ; 25                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.94) ; Number of LABs  (Total = 85) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 80                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 11.18) ; Number of LABs  (Total = 85) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 5                            ;
; 3                                            ; 0                            ;
; 4                                            ; 11                           ;
; 5                                            ; 1                            ;
; 6                                            ; 9                            ;
; 7                                            ; 5                            ;
; 8                                            ; 7                            ;
; 9                                            ; 2                            ;
; 10                                           ; 6                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 4                            ;
; 18                                           ; 2                            ;
; 19                                           ; 7                            ;
; 20                                           ; 10                           ;
; 21                                           ; 6                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 4.44) ; Number of LABs  (Total = 85) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 8                            ;
; 2                                               ; 12                           ;
; 3                                               ; 16                           ;
; 4                                               ; 15                           ;
; 5                                               ; 11                           ;
; 6                                               ; 6                            ;
; 7                                               ; 9                            ;
; 8                                               ; 3                            ;
; 9                                               ; 1                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.84) ; Number of LABs  (Total = 85) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 6                            ;
; 4                                            ; 10                           ;
; 5                                            ; 10                           ;
; 6                                            ; 8                            ;
; 7                                            ; 7                            ;
; 8                                            ; 4                            ;
; 9                                            ; 3                            ;
; 10                                           ; 4                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 4                            ;
; 23                                           ; 5                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 6                            ;
; 27                                           ; 2                            ;
; 28                                           ; 3                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 0                            ;
; 35                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 33        ; 0            ; 0            ; 33        ; 33        ; 0            ; 16           ; 0            ; 0            ; 17           ; 0            ; 16           ; 17           ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 33        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 33           ; 33           ; 33           ; 33           ; 33           ; 0         ; 33           ; 33           ; 0         ; 0         ; 33           ; 17           ; 33           ; 33           ; 16           ; 33           ; 17           ; 16           ; 33           ; 33           ; 33           ; 17           ; 33           ; 33           ; 33           ; 33           ; 33           ; 0         ; 33           ; 33           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; pin_name1[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name1[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; instruction[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                             ;
+-----------------+-------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                ; Delay Added in ns ;
+-----------------+-------------------------------------+-------------------+
; clk,I/O         ; instruction[10]                     ; 287.6             ;
; I/O             ; instruction[10],I/O,instruction[10] ; 13.6              ;
+-----------------+-------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                          ;
+-------------------------------------------+--------------------------------------------------------+-------------------+
; Source Register                           ; Destination Register                                   ; Delay Added in ns ;
+-------------------------------------------+--------------------------------------------------------+-------------------+
; instruction[13]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[7]  ; 3.367             ;
; instruction[14]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[7]  ; 2.797             ;
; instruction[15]                           ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[7]  ; 2.797             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[10] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[10] ; 2.489             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[14] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[14] ; 2.483             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[13] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[13] ; 2.481             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[12] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[12] ; 2.475             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[11] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[11] ; 2.469             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[8]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[8]  ; 2.458             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[9]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D5[9]  ; 2.334             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[7]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[7]  ; 2.114             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[1]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[1]  ; 2.101             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[4]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[4]  ; 2.086             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[2]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]  ; 2.075             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[3]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]  ; 2.071             ;
; instruction[8]                            ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[10] ; 2.020             ;
; instruction[7]                            ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[7]  ; 1.956             ;
; instruction[0]                            ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[0]  ; 1.930             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[0]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Dc[0]  ; 1.930             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[6]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[6]  ; 1.880             ;
; instruction[4]                            ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[4]  ; 1.872             ;
; instruction[2]                            ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[2]  ; 1.809             ;
; instruction[3]                            ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[3]  ; 1.807             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[5]  ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[5]  ; 1.802             ;
; instruction[6]                            ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|De[6]  ; 1.797             ;
; instruction[1]                            ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D8[1]  ; 1.761             ;
; instruction[5]                            ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[5]  ; 1.575             ;
; ALU:b2v_inst8|registrador:b2v_inst4|q[15] ; bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|D2[15] ; 1.565             ;
+-------------------------------------------+--------------------------------------------------------+-------------------+
Note: This table only shows the top 28 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX15BF14C6 for design IncompleteDatapath
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30BF14C6 is compatible
    Info (176445): Device EP4CGX22BF14C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location N5
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A5
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B5
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location A4
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 33 pins of 33 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Warning (335093): TimeQuest Timing Analyzer is analyzing 259 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'IncompleteDatapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN J7 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~10 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~11 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~12 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~13 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~14 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~15 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~8 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node bancoDeRegistradores:b2v_inst7|DEMUX:b2v_inst20|Equal0~9 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node CU:b2v_inst6|aluOp[1]~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 32 (unused VREF, 2.5V VCCIO, 16 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170089): 3e+02 ns of routing delay (approximately 1.1% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X11_Y10 to location X21_Y20
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin clk uses I/O standard 2.5 V at J7
Info (144001): Generated suppressed messages file C:/Users/alber/Desktop/arquitetura/IncompleteDatapath/IncompleteDatapath/output_files/IncompleteDatapath.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5369 megabytes
    Info: Processing ended: Wed Dec 04 22:25:23 2019
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/alber/Desktop/arquitetura/IncompleteDatapath/IncompleteDatapath/output_files/IncompleteDatapath.fit.smsg.


