# Flip Flopsü©¥?

## 1. Vis√£o geral 

Flip flop √© um componente usado para armazenar um bit de dado e um circuito de flip flops √© respons√°vel por armazenar v√°rios bits (conjuntos de 0 e 1) nos nossos dispositivos. Ent√£o como voc√™ deve imaginar, esses dispositivos s√£o usados em mem√≥rias e suas sa√≠das podem mudar j√° que dependem de suas entradas. Para lembrar disso basta pensar em como voc√™ manda salvar informa√ß√µes no seu dispositivo, sua a√ß√£o √© parte da entrada e a sa√≠da seria os bits que foram armazenados. 

Podemos dizer ent√£o que os flip-flops seguem uma l√≥gica sequencial na qual a sua sa√≠da futura depende das duas sa√≠das anteriores + as suas entradas. 

> The term flip ‚Äì flop is used as they can switch between the states under the influence of a control signal (clock or enable) i.e. they can ‚Äòflip‚Äô to one state and ‚Äòflop‚Äô back to other state.

## 2. Flip Flop JK

O Flip Flop JK veio para solucionar um problema do Flip Flop RS. Mas que problema era esse?
Para descobrir o problema, vamos primeiro ver um pouco do funcionamento do RS, que deu base ao JK.

### 2.1. Entendendo primeiro o flip flop RS 

<p align="center" width="100%">
  <img src="https://www.electronicshub.org/wp-content/uploads/2015/06/SR-flip-flop-symbol.jpg">
</p>

SET: Liga a sa√≠da Q -> 1, consequentemente ~Q -> 0</br>
RESET: Desliga a sa√≠da Q -> 0, consequentemente ~Q -> 1

Vamos analisar todas as combina√ß√µes poss√≠veis atrav√©s da tabela-verdade? (Desconsiderando o clock por enquanto)

| R | S | Q | ~Q|
| :-|:-:|:-:| :-:| 
| 0 | 0 | Qa| Qa| 
| 0 | 1 | 1 | 0 | 
| 1 | 0 | 0 | 1 |
| 1 | 1 |Inv√°lido|Inv√°lido|

Note que:
<ul>
  <li>Quando R e S forem 0, nada √© mandado pra sa√≠da Q, portanto ela permanecer√° no seu estado anterior (Qa)</li>
  <li>Quando somente S for 1, ele mandar√° 1 para sa√≠da Q</li>
  <li>Quando somente R for 1, ele mandar√° 0 para sa√≠da Q</li>
  <li>No entanto, R e S n√£o podem estar ligados ao mesmo tempo</li>
</ul>

Neste √∫ltimo caso, a op√ß√£o √© contradit√≥ria j√° que n√£o tem como voc√™ ligar e desligar a sa√≠da ao mesmo tempo. Al√©m disso, o flip flop RS n√£o possui nenhum tipo de tratamento para essa possibilidade, √© por esse motivo que o flip flop JK se faz presente.
Vamos ver isso mais a fundo de modo que a figura a seguir representa a l√≥gica do RS atrav√©s de portas l√≥gicas j√° estudadas anteriormente: 

<p align="center" width="100%">
  <img src="https://www.estudegratis.com.br/images/questoes/a8cd88d3243adf244148.gif">
</p>

Pegue um papel e uma caneta, desenhe o circuito e fa√ßa o fluxo do circuito considerando que R e S s√£o iguais a 1 (sim, os dois). (Fa√ßa isso com todas as possibilidades tamb√©m, se poss√≠vel.)
<ol>
  <li>S √© 1, ao ser negado, valer√° 0.</li>
  <li>0 e qualquer outra coisa vale 0 tamb√©m. ao ser negado, a sa√≠da Q valer√° 1</li>
  <li>R √© 1, ao ser negado, valer√° 0.</li>
  <li>0 e qualquer outra coisa vale 0 tamb√©m. ao ser negado, a sa√≠da ~Q valer√° 1</li>
</ol>

Entende como isso √© contradit√≥rio? Q e ~Q deveriam apresentar valores opostos!

### 2.2. Agora sim o JK

A estrutura do JK √© bem parecida com a do RS, sendo as 3 entradas respctivamente J, clock e K. J√° as sa√≠das n√£o se diferem, sendo denominadas aqui de Q e ~Q.
<p align="center" width="100%">
  <img src="https://w7.pngwing.com/pngs/936/789/png-transparent-jk-flip-flop-digital-electronics-electronic-symbol-others-miscellaneous-angle-white-thumbnail.png">
</p>

Aqui o J funciona como o S (set) e o K como o R (reset). Desse modo J muda a sa√≠da para 1 e K para 0. Analise a tabela-verdade: 

| J | K | Q | ~Q |
|:-:|:-:|:-:|:-:|
| 0 | 0 | Qa| ~Qa| 
| 0 | 1 | 1 | 0 | 
| 1 | 0 | 0 | 1 |
| 1 | 1 |~Qa| Qa|

A tabela-verdade do RS e do JK s√£o bem parecidas, no entanto, na √∫ltima linha se nota um diferencial. Ao setar as entradas J e K para 1 ao mesmo tempo, as sa√≠das ficar√° fazendo "trocas" e entrar√° no seu estado de comuta√ß√£o. Para entender como isso acontece, veremos o flip flop JK representado por portas NAND.

<p align="center" width="100&">
  <img src="https://ajpeletroinfo.com.br/wp-content/uploads/2020/01/flip-3.png">
</p>

Perceba que o JK s√£o duas portas NAND acopladas em um flip-flop RS. Ainda n√£o percebeu? <a href="https://prnt.sc/x6mG8FwyZz2P" target="_blank" rel="external">Veja aqui</a>

Vamos fazer a possibilidade de J=1 e K=1 para entender como √© poss√≠vel:
<ol>
  <li>Fazer o NAND entre J e CLK e ~Q => Q</li>
  <li>Fazer o NAND entre Q e ~Q = > 1</li>
  <li>Fazer o NAND entre K e CLK e Q => ~Q</li>
  <li>Fazer o NAND entre Q e ~Q => 1</li>
 </ol>
 
 At√© o momento temos isso: <a href="https://prnt.sc/eJ07irffNO-4">Veja aqui</a>
 
 A partir disso, o ciclo ir√° se realimentar e as sa√≠das com os resultados 1 ir√° fazer o <a href="https://prnt.sc/pVhuGPnNInUp">seguinte percurso</a>, portanto, 1 ser√° uma das entradas dos NANDs. Desse modo:
 
 <ol>
  <li>Fazer NAND entre Q e 1 => Q</li>
  <li>Fazer NAND entre ~Q e 1 => ~Q</li>
 </ol>
 
 Desta forma, √© poss√≠vel compreender que n√£o h√° contradi√ß√£o nesse tipo de flip-flop quando J e K s√£o ambos 1.
