has been developed. The developed systolic Gaussian 
normal basis multiplier saves about 57% space 
complexity while comparing with other existing 
similar multipliers. 
英文關鍵詞： Elliptic curve cryptosystem, finite field arithmetic, 
Gaussian normal basis, multiplier, public-key 
cryptosystem. 
 
 2 
 
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：■已發表 ■未發表之文稿 □撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100 字為限） 
 
 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
愈來愈多之智慧型手機上，必須藉助硬體晶片設計方式解決加解密的執行時間，因此發展
低成本密碼器將是讓金融交易功能能否在手機普及之重大要素，所以本技術具有非常實用
之價值。 
 
 
 
 
附件二 
 4 
技術/產品應用範圍 
密碼系統、行動電子商務 
技術移轉可行性及預期
效益 
當行動電子商務愈來愈普遍後，此技術將深具潛力。 
     註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 6 
日本九州舉行，因為日本發生海嘯引發核電廠外洩，而移師台灣及大陸，所以與會
學者主要來自兩岸，其他國家學者比較少，但是能夠聽聽不同領域的論文，也收穫
很多。 
三、考察參觀活動(無是項活動者略) 
  無 
四、建議 
   無 
五、攜回資料名稱及內容 
   研討會論文集 
六、其他 
  無 
 
 
 
 
 
 
 
 
 
 
 8 
法，隨後，有許多的專家學者陸續提出 Massey 和 Omura 正常基底乘法演算法的變型。Wang et al.力提
出新的 Massey和 Omura 正常基底乘法演算法，以適合 VLSI 架構。但是 Wang 的架構缺乏規則性及模
組化優點，因此 Kwon 針對 optimal normal basis(type 2)提出 systolic multiplier，以適合 VLSI 需要的規
則性及模組化優點，容易根據不同 m 值擴充。Reyhani-Masoleh 則提出非 systolic array架構之高斯正常
基底乘法器(type t)。Lidl 和 Niederreiter 證明對任何正整數都存在一個正常基底乘法，所以正常基底表
示法是非常實用的。高斯正常基底表示法(Gaussian normal basis, GNB)是屬於正常基底表示法的一支，
它具有低成本的優勢。對所有正整數，除了那些可被 8 除盡外，都有 GNB 存在。所以 GNB 也是非常
實用的。許多的標準都有包含 GNB，如 ANSI X9.62， FIPS 186-2， 和 IEEE Standard 1363-20000。我
們之前也發表了一篇低硬體成本的 GNB 乘法器。由於 ECC 非常適合在行動通訊(如手機)等資源有限環
境下使用，所以做為 ECC 的主要運算元件，如何導出執行速度快速，硬體成本又節省的 GNB 乘法器，
是非常具挑戰又亟需的需求，因此本計畫將試圖導出低成本的 GNB 乘法器。 
(二) 文獻探討 
Reyhani-Masoleh [1] 針對 digit-level bit-parallel (not systolic array architecture) Gaussian normal basis 
multiplier 提出有效的軟體及硬體架構，相對於之前發表之相關文獻，Reyhani-Masoleh 在成本及時間上
都有相當不錯的表現。Kwon [2]則針對 Optimal normal basis of type-2 (Optimal normal basis 只存在
type-1 及 type-2，當 type t 大於 2，則稱為 Gaussian normal basis)，提出低成本及低執行時間之 systolic 
array architecture。Chiou et al. [3] 的論文雖然重點在 Systolic Gaussian normal basis multiplier 發展具有
concurrent error detection 及 concurrent error correction 能力之設計，但是其設計出之 Systolic Gaussian 
normal basis multiplier，相較於 Kwon 之 Systolic optimal normal basis multiplier，在成本及時間上也有
令人矚目之改善效果。至於純從快速的觀點來設計 Gaussian normal basis，發表的文獻相對有限，Takagi 
et al. [4]針對一般的 Normal basis 之乘法反元素器(Multiplicative inversion， 如 A-1)，提出快速的軟體演
算法。Chiou et al. [5]則利用 Folding technology，在 Systolic Gaussian normal basis multiplier 導出快速之
設計。本計畫將針對 Systolic Gaussian normal basis multiplier of type-t 進一步提出好的構想來實現成本
更節省之 Systolic Gaussian normal basis multiplier。 
參考文獻： 
[1] A. Reyhani-Masoleh, “Efficient algorithms and architectures for field multiplication using Gaussian 
normal bases,” IEEE Trans. Computers, Vol. 55, No.1, pp.34-47, Jan. 2006. 
[2] S. Kwon, ‘A low complexity and a low latency bit parallel systolic multiplier over GF(2m) using an 
optimal normal basis of type II,’ Proc. of the 16th IEEE Symposium on Computer Arithmetic, Santiago de 
Compostela, Spain, pp.196-202, 15-18 June 2003. 
[3] C.W. Chiou, C.-C. Chang, C.-Y. Lee, T.-W. Hou, J.-M. Lin, ‘Concurrent Error detection and Correction in 
Gaussian Normal Basis Multiplier over GF(2m),’ IEEE Trans. Computers, Vol.58, No.6, pp.851-857, June 
2009. 
[4] N. Takagi, J.-I. Yoshiki, K. Takagi, “A fast algorithm for multiplicative inversion in GF(2m) using normal 
basis,” IEEE Trans. Computers, Vol.50, No.5, pp.394-p.398, May 2001. 
[5] C.W. Chiou, J.-M. Lin, C.-Y. Lee, “Fast optimal normal basis multiplier with type-2kw over GF(2m),” Proc. 
of 2010 International Conference on Computational Aspects of Social Networks, 26-28 Sep. 2010, 
Taiyuan, China, pp.116-120.  
(三) 研究方法 
Let the product C of A and B (
 BAC ×= ) be represented as 
 10 
,...
...
...
22'
22,
2'
2,
1'
1,
0'
0,
1,''
1
1,''
1
0,''
'1'
1
'1'
1
'0'
''
'
−
−
−
−++
−
−++
++++=
+++=
+++=
×=
m
mijijijij
m
jmimjimjim
j
m
mimjimjim
ji
ij
cccc
BaBaBa
BaBaBa
BA
C
γγγγ
γγγ                           … (2) 
where '0,' jj BB =  and 10for     ',' m-kBB jkkj ≤≤= γ . 
k
jB
,'
 can be computed by multiplying γ and 1,' −kjB , as follows. 
11for   1,',' m-kBB kjkj ≤≤= −γ , and 
1,'
1,
1,'
1,
,'
,
11,'
2,
11,'
,
1,'
1,
1,'
,'
...
...
−+
−+
+
+
−+−
−+
+−−
−
−
+++=
+++=
=
mkk
mkj
kk
kj
kk
kj
mkk
mkj
kk
kj
kk
kj
k
j
k
j
bbb
bbb
B
B
γγγ
γγγ
γ
                       … (3) 
where the binary representation of 1,' 1,1,' 1,,' ,,' ... −+−+++ +++= mhh mhjhhhjhhhjhj bbbB γγγ  for 10 −≤≤ mh , and 
1,'
1,
,'
,
−
−
=
k
wj
k
wj bb  for 1−+≤≤ mkwk . 
  Based on Eqs. (2) and (3), the semi-systolic GNB multiplier for computing 'ijC  could be displayed as Fig. 
1. Fig. 2 shows the details of circuit U in Fig. 1. Fig.3 presents the semi-systolic GNB multiplier for 
computing 'C . Fig. 4 depicts the Barrel Shifter in Fig. 3. The signal s can select either the left input or the 
right input as the output of 2-to-1 multiplexer. The Barrel Shifter performs righ shifting m-bit or (m+1)-bit 
operation. The following paragraphs will describe the calculation of 'C  by summing partial products 'ijC . 
  Based on Eqs. (1) and (2),  
( )
( ) ( )
( ) ( ) ( ) ( )
....
...
22'
22,
2'
2,
1'
1,
'
0,
22'
22,
2'
2,
1'
1,
0'
0,
'
−++
−
+++++
+−
−
+
++++=
++++=
mmji
mij
mji
ij
mji
ij
mji
ij
mjim
mijijijij
mji
ij
cccc
cccc
C
γγγγ
γγγγγ
γ
 
The aforementioned Property 3 shows that 
 1 1 =+mtγ . Consequently, the above equation can be represented as  
( )
( ) ( ) ( )
( ) ,
...
22'
22,
2'
2,
1'
1,
'
0,
'




+
+++
=
−++
−
+++++
+
mmji
mij
mji
ij
mji
ij
mji
ijmji
ij
c
ccc
C
γ
γγγ
γ  
where x  denotes the modulation operation, x mod mt+1. 
    
 
 12 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
(四) 結果與討論 
Table 1 presents comparing results of various GNB systolic multipliers. Table 2 depicts the comparing 
results using the values of m suggested by NIST. The proposed GNB multiplier saves 57% space complexity 
and takes only extra 9% time complexity as compared to existing GNB multiplier by Wang and Fan [1]. As 
the value of type t getting bigger, the space and time complexities of the proposed GNB multiplier would 
therefore be dramatically reduced. However, our proposed GNB multiplier has low throughput in the case of 
L L L L L L L L L L L L 
M M M M M M M M 
L L L L 
M M M M M M M M s 
I0 I1 I2 Im-1 Im Im+1 Im+2 I2m-1 I2m I2m+1 I2m+2 I3m-1 Im(t-1) 
Im(t-1)+1 
Im(t-1)+2  Imt 
L 
M 
Imt-1 
O0 O1 O2 Omt 
Figure 4. The circuit of Barrel Shifter. 
Note: L: 1-bit latch, M: 2-to-1 multiplexer 
The multiplier for ''' jiij BAC ×=  
Barrel Shifter 
XOR 
'
0B  
'
1B  
'
tB  
'
0A  
'
0A
'
0A
'
1A  
'
1A  
'
1A  
'
tA  
'
tA  
'
tA  
'
1B  
'
tB  
'
0B
'
1B  
'
tB  
'
0B  
'C  
'
00
'
01
'
0
'
0
'
1
'
,,...,,...,,,.., CCCCCC ttttt  
Figure 3. The proposed GNB multiplier for computing 'C . 
 14 
multiplication/cycle) 
Note: TA, TX, TL denote the propagation delays of a 2-input AND gate, a 2-input XOR gate, and a 1-bit Latch, 
respectively.  4/mtn = . 
 
Table 2 Complexity comparisons for NIST suggested m values 
Multipliers Wang and Fan [27] Presented here (Fig.3) Comparing results 
m t Space  
complexity 
(1) 
Time  
complexity 
(2) 
Space  
complexity 
(3) 
Time  
complexity 
(4) 
(3)/(1) 
Space 
(4)/(2) 
Time 
163 4 2781428 5280 928148 5984 33% 113% 
233 2 1424558 3792 1863560 7712 130% 203% 
283 6 18788366 13648 2787576 10592 14% 77% 
409 4 17443028 13152 5749748 13856 32% 105% 
571 10 212086526 45744 11302400 22112 5% 48% 
Average 42.8% 109% 
參考文獻 
[1] Wang Z., Fan S.: “Efficient Montgomery-based semi-systolic multiplier for even-type GNB of GF(2m)”, 
IEEE Trans. Computers, March 2012, 61, (3), pp.415-419. 
[2] Chiou C.W., Chang C.-C., Lee C.-Y., Hou T.-W., Lin J.-M.: ‘Concurrent Error detection and Correction in 
Gaussian Normal Basis Multiplier over GF(2m)’, IEEE Trans. Computers, June 2009, 58, (6), pp.851-857. 
[3] Blake I.F., Roth R. M., Seroussi G.: “Efficient arithmetic in GF(2m) through palindromic representation”,  
HPL-98-134, Aug. 1998. 
[4] Kwon S.: ‘A low complexity and a low latency bit parallel systolic multiplier over GF(2m) using an 
optimal normal basis of type II’, Proc. of the 16th IEEE Symposium on Computer Arithmetic, Santiago de 
Compostela, Spain, 15-18 June 2003, pp.196-202. 
四、計畫成果自評 
藉由本計畫的贊助，參與人員共發表 2 篇期刊論文[1,2]、2 篇研討會論文[3,4]、及 1 篇投稿中期
刊論文[5]，參與之研究生助理獲得行動計算系統、行動通訊系統、資訊安全、VLSI 設計的專長，以
技職體系的學生而言，替學弟學妹們帶來很大的鼓舞和信心。 
[1] C.W. Chiou, J.M. Lin, C.-Y. Lee, C.-T. Ma, “Low complexity systolic Mastrovito multiplier over 
GF(2m),” European Journal of Scientific Research, Vol.65, No.4, pp.534-545, Dec. 2011.  
[2] C. W. Chiou, W.-T. Huang, C. H. Chang, J.-M. Lin, C.-Y. Lee, Y.-C. Yeh, “Novel Gaussian Normal Basis 
Multiplier with Even Type-t over GF(2m) for On-Line Error Detection and Off-Line Test,” European 
Journal of Scientific Research, Vol.62, No.4, pp.571-587, Oct. 2011. (EI) 
[3] C.-C. Tuan, C. H. Chang, W.-T. Huang, C.W. Chiou, “On-line error detection and off-Line test design in 
polynomial basis multiplier over GF(2m) using irreducible trinomials,” 2011 International Conference on 
Pervasive, Embedded Computing and Communication (ICPECC2011), Hong Kong, Dec. 12-13, 2011, 
also in Advances in Intelligent and Soft Computing, Vol.143, pp.779-786, 2012. (EI) 
[4] C.W. Chiou, J.-M. Lin, C.-Y. Lee, C.-T. Ma, “Novel Mastrovito multiplier over GF(2m) using trinomial,” 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/08/07
國科會補助計畫
計畫名稱: 運用於橢圓曲線密碼系統之高速低成本高斯正常基底乘法器設計及研究
計畫主持人: 邱綺文
計畫編號: 100-2221-E-231-012- 學門領域: 資訊安全
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
