
// https://blog.csdn.net/m0_55541155/article/details/131996684
## 题目：

`clka`时钟域`din`串行输入，

`wra_n`低有效表示传输数据有效，且两次传输间距很大，`8`个数据一组转换，输出到`clkb`时钟域中`wrb`高有效为单周期脉冲（可理解为输出`flag`），输出数据为`8bit`并行信号`db_out`和`wrb`对齐输出

## 分析：
我的做法是常规的串并转换，在`wra_n`有效时将输入数据`8bit`移位寄存器存储，为**避免多bit数据信号跨时钟域传输**，我在这里对控制信号`wra_n`进行跨时钟域传输，然后在目标域取了一个上升沿，通过上升沿触发生成`输出单bit`脉冲信号`wrb`和`8bit`
输出数据`db_out`。

## 注： 
这里我考虑过在`clka`时钟域取边沿产生脉冲再同步到`clkb`，但是我记得题目中有说到`clkb`周期是`clka`周期的一倍且相位不定，所以这样将是一个典型的`快到慢`单脉冲同步，还是要展宽或者握手，不如直接同步电平信号，在目标域取边沿。