TimeQuest Timing Analyzer report for vending_machine
Thu Dec 14 17:20:23 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'man_clk'
 12. Slow Model Setup: 'V_input[0]'
 13. Slow Model Setup: 'choice[0]'
 14. Slow Model Hold: 'choice[0]'
 15. Slow Model Hold: 'V_input[0]'
 16. Slow Model Hold: 'man_clk'
 17. Slow Model Recovery: 'man_clk'
 18. Slow Model Removal: 'man_clk'
 19. Slow Model Minimum Pulse Width: 'V_input[0]'
 20. Slow Model Minimum Pulse Width: 'choice[0]'
 21. Slow Model Minimum Pulse Width: 'man_clk'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Propagation Delay
 27. Minimum Propagation Delay
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'man_clk'
 34. Fast Model Setup: 'V_input[0]'
 35. Fast Model Setup: 'choice[0]'
 36. Fast Model Hold: 'choice[0]'
 37. Fast Model Hold: 'V_input[0]'
 38. Fast Model Hold: 'man_clk'
 39. Fast Model Recovery: 'man_clk'
 40. Fast Model Removal: 'man_clk'
 41. Fast Model Minimum Pulse Width: 'V_input[0]'
 42. Fast Model Minimum Pulse Width: 'choice[0]'
 43. Fast Model Minimum Pulse Width: 'man_clk'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Propagation Delay
 49. Minimum Propagation Delay
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Progagation Delay
 56. Minimum Progagation Delay
 57. Setup Transfers
 58. Hold Transfers
 59. Recovery Transfers
 60. Removal Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; vending_machine                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; choice[0]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { choice[0] }  ;
; man_clk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { man_clk }    ;
; V_input[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { V_input[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                    ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-------------+-----------------+------------+---------------------------------------------------------------+
; 46.7 MHz    ; 46.7 MHz        ; man_clk    ;                                                               ;
; 880.28 MHz  ; 380.08 MHz      ; V_input[0] ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1057.08 MHz ; 380.08 MHz      ; choice[0]  ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow Model Setup Summary             ;
+------------+---------+---------------+
; Clock      ; Slack   ; End Point TNS ;
+------------+---------+---------------+
; man_clk    ; -20.411 ; -1454.176     ;
; V_input[0] ; -0.068  ; -0.068        ;
; choice[0]  ; 0.027   ; 0.000         ;
+------------+---------+---------------+


+-------------------------------------+
; Slow Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; choice[0]  ; -0.986 ; -5.946        ;
; V_input[0] ; -0.864 ; -3.450        ;
; man_clk    ; 0.445  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------+
; Slow Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; man_clk ; -6.826 ; -176.092      ;
+---------+--------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; man_clk ; 2.576 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; V_input[0] ; -1.631 ; -1.631           ;
; choice[0]  ; -1.631 ; -1.631           ;
; man_clk    ; -1.469 ; -259.311         ;
+------------+--------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'man_clk'                                                                                                                        ;
+---------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -20.411 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; -0.005     ; 21.444     ;
; -20.410 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; -0.005     ; 21.443     ;
; -20.410 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; -0.005     ; 21.443     ;
; -20.387 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; 0.032      ; 21.457     ;
; -20.386 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; 0.032      ; 21.456     ;
; -20.386 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; 0.032      ; 21.456     ;
; -20.326 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; -0.005     ; 21.359     ;
; -20.325 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; -0.005     ; 21.358     ;
; -20.325 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; -0.005     ; 21.358     ;
; -20.290 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 21.324     ;
; -20.290 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 21.324     ;
; -20.289 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 21.323     ;
; -20.287 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 21.321     ;
; -20.266 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.033      ; 21.337     ;
; -20.266 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.033      ; 21.337     ;
; -20.265 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.033      ; 21.336     ;
; -20.263 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.033      ; 21.334     ;
; -20.205 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 21.239     ;
; -20.205 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 21.239     ;
; -20.204 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 21.238     ;
; -20.202 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 21.236     ;
; -19.486 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.486     ;
; -19.486 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.486     ;
; -19.486 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.486     ;
; -19.484 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.484     ;
; -19.473 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.473     ;
; -19.473 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.473     ;
; -19.444 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.444     ;
; -19.444 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.444     ;
; -19.444 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.444     ;
; -19.442 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.442     ;
; -19.431 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.431     ;
; -19.431 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.431     ;
; -19.388 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.388     ;
; -19.346 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 20.346     ;
; -19.063 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 20.100     ;
; -19.063 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 20.100     ;
; -19.063 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 20.100     ;
; -19.061 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 20.098     ;
; -19.050 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 20.087     ;
; -19.050 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 20.087     ;
; -18.965 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 20.002     ;
; -18.867 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; 0.057      ; 19.962     ;
; -18.866 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; 0.057      ; 19.961     ;
; -18.866 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; 0.057      ; 19.961     ;
; -18.746 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.058      ; 19.842     ;
; -18.746 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.058      ; 19.842     ;
; -18.745 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.058      ; 19.841     ;
; -18.743 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.058      ; 19.839     ;
; -18.283 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.024      ; 19.345     ;
; -18.283 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.024      ; 19.345     ;
; -18.283 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.024      ; 19.345     ;
; -18.281 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.024      ; 19.343     ;
; -18.270 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.024      ; 19.332     ;
; -18.270 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.024      ; 19.332     ;
; -18.185 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.024      ; 19.247     ;
; -15.575 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; -0.005     ; 16.608     ;
; -15.574 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; -0.005     ; 16.607     ;
; -15.574 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; -0.005     ; 16.607     ;
; -15.454 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 16.488     ;
; -15.454 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 16.488     ;
; -15.453 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 16.487     ;
; -15.451 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; -0.004     ; 16.485     ;
; -15.189 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 16.189     ;
; -15.189 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 16.189     ;
; -15.189 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 16.189     ;
; -15.187 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 16.187     ;
; -15.176 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 16.176     ;
; -15.176 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 16.176     ;
; -15.091 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; -0.038     ; 16.091     ;
; -12.526 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 13.563     ;
; -12.526 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 13.563     ;
; -12.526 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 13.563     ;
; -12.524 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 13.561     ;
; -12.513 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 13.550     ;
; -12.513 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 13.550     ;
; -12.428 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; -0.001     ; 13.465     ;
; -11.971 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; 0.032      ; 13.041     ;
; -11.970 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; 0.032      ; 13.040     ;
; -11.970 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; 0.032      ; 13.040     ;
; -11.850 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.033      ; 12.921     ;
; -11.850 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.033      ; 12.921     ;
; -11.849 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.033      ; 12.920     ;
; -11.847 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.033      ; 12.918     ;
; -9.947  ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.935     ;
; -9.856  ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.844     ;
; -9.793  ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 1.000        ; 0.012      ; 10.843     ;
; -9.751  ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 1.000        ; -0.013     ; 10.776     ;
; -9.740  ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.728     ;
; -9.417  ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.405     ;
; -9.417  ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[1] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.405     ;
; -9.416  ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[2] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.404     ;
; -9.414  ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[3] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.402     ;
; -9.412  ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.400     ;
; -9.411  ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[5] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.399     ;
; -9.326  ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.314     ;
; -9.326  ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX2[1] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.314     ;
; -9.325  ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX2[2] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.313     ;
; -9.323  ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX2[3] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.311     ;
; -9.321  ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 1.000        ; -0.050     ; 10.309     ;
+---------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V_input[0]'                                                                      ;
+--------+------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+---------+--------------+-------------+--------------+------------+------------+
; -0.068 ; V_input[0] ; V[0]    ; V_input[0]   ; V_input[0]  ; 0.500        ; 4.081      ; 3.436      ;
; 0.079  ; V_input[0] ; V[2]    ; V_input[0]   ; V_input[0]  ; 0.500        ; 3.988      ; 3.347      ;
; 0.094  ; V_input[0] ; V[6]    ; V_input[0]   ; V_input[0]  ; 0.500        ; 3.988      ; 3.328      ;
; 0.124  ; V_input[0] ; V[4]    ; V_input[0]   ; V_input[0]  ; 0.500        ; 3.986      ; 3.346      ;
; 0.345  ; V_input[0] ; V[1]    ; V_input[0]   ; V_input[0]  ; 0.500        ; 3.988      ; 3.124      ;
; 0.432  ; V_input[0] ; V[0]    ; V_input[0]   ; V_input[0]  ; 1.000        ; 4.081      ; 3.436      ;
; 0.579  ; V_input[0] ; V[2]    ; V_input[0]   ; V_input[0]  ; 1.000        ; 3.988      ; 3.347      ;
; 0.594  ; V_input[0] ; V[6]    ; V_input[0]   ; V_input[0]  ; 1.000        ; 3.988      ; 3.328      ;
; 0.624  ; V_input[0] ; V[4]    ; V_input[0]   ; V_input[0]  ; 1.000        ; 3.986      ; 3.346      ;
; 0.845  ; V_input[0] ; V[1]    ; V_input[0]   ; V_input[0]  ; 1.000        ; 3.988      ; 3.124      ;
+--------+------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'choice[0]'                                                                                 ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.027 ; choice[0] ; mux21:mux|output[4] ; choice[0]    ; choice[0]   ; 0.500        ; 4.416      ; 3.721      ;
; 0.244 ; choice[0] ; mux21:mux|output[7] ; choice[0]    ; choice[0]   ; 0.500        ; 4.281      ; 3.545      ;
; 0.246 ; choice[0] ; mux21:mux|output[2] ; choice[0]    ; choice[0]   ; 0.500        ; 4.281      ; 3.543      ;
; 0.249 ; choice[0] ; mux21:mux|output[5] ; choice[0]    ; choice[0]   ; 0.500        ; 4.296      ; 3.751      ;
; 0.309 ; choice[0] ; mux21:mux|output[8] ; choice[0]    ; choice[0]   ; 0.500        ; 4.465      ; 3.479      ;
; 0.351 ; choice[0] ; mux21:mux|output[1] ; choice[0]    ; choice[0]   ; 0.500        ; 4.275      ; 3.632      ;
; 0.359 ; choice[0] ; mux21:mux|output[0] ; choice[0]    ; choice[0]   ; 0.500        ; 4.470      ; 3.586      ;
; 0.426 ; choice[0] ; mux21:mux|output[3] ; choice[0]    ; choice[0]   ; 0.500        ; 4.282      ; 3.563      ;
; 0.527 ; choice[0] ; mux21:mux|output[4] ; choice[0]    ; choice[0]   ; 1.000        ; 4.416      ; 3.721      ;
; 0.744 ; choice[0] ; mux21:mux|output[7] ; choice[0]    ; choice[0]   ; 1.000        ; 4.281      ; 3.545      ;
; 0.746 ; choice[0] ; mux21:mux|output[2] ; choice[0]    ; choice[0]   ; 1.000        ; 4.281      ; 3.543      ;
; 0.749 ; choice[0] ; mux21:mux|output[5] ; choice[0]    ; choice[0]   ; 1.000        ; 4.296      ; 3.751      ;
; 0.809 ; choice[0] ; mux21:mux|output[8] ; choice[0]    ; choice[0]   ; 1.000        ; 4.465      ; 3.479      ;
; 0.851 ; choice[0] ; mux21:mux|output[1] ; choice[0]    ; choice[0]   ; 1.000        ; 4.275      ; 3.632      ;
; 0.859 ; choice[0] ; mux21:mux|output[0] ; choice[0]    ; choice[0]   ; 1.000        ; 4.470      ; 3.586      ;
; 0.926 ; choice[0] ; mux21:mux|output[3] ; choice[0]    ; choice[0]   ; 1.000        ; 4.282      ; 3.563      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'choice[0]'                                                                                   ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.986 ; choice[0] ; mux21:mux|output[8] ; choice[0]    ; choice[0]   ; 0.000        ; 4.465      ; 3.479      ;
; -0.884 ; choice[0] ; mux21:mux|output[0] ; choice[0]    ; choice[0]   ; 0.000        ; 4.470      ; 3.586      ;
; -0.738 ; choice[0] ; mux21:mux|output[2] ; choice[0]    ; choice[0]   ; 0.000        ; 4.281      ; 3.543      ;
; -0.736 ; choice[0] ; mux21:mux|output[7] ; choice[0]    ; choice[0]   ; 0.000        ; 4.281      ; 3.545      ;
; -0.719 ; choice[0] ; mux21:mux|output[3] ; choice[0]    ; choice[0]   ; 0.000        ; 4.282      ; 3.563      ;
; -0.695 ; choice[0] ; mux21:mux|output[4] ; choice[0]    ; choice[0]   ; 0.000        ; 4.416      ; 3.721      ;
; -0.643 ; choice[0] ; mux21:mux|output[1] ; choice[0]    ; choice[0]   ; 0.000        ; 4.275      ; 3.632      ;
; -0.545 ; choice[0] ; mux21:mux|output[5] ; choice[0]    ; choice[0]   ; 0.000        ; 4.296      ; 3.751      ;
; -0.486 ; choice[0] ; mux21:mux|output[8] ; choice[0]    ; choice[0]   ; -0.500       ; 4.465      ; 3.479      ;
; -0.384 ; choice[0] ; mux21:mux|output[0] ; choice[0]    ; choice[0]   ; -0.500       ; 4.470      ; 3.586      ;
; -0.238 ; choice[0] ; mux21:mux|output[2] ; choice[0]    ; choice[0]   ; -0.500       ; 4.281      ; 3.543      ;
; -0.236 ; choice[0] ; mux21:mux|output[7] ; choice[0]    ; choice[0]   ; -0.500       ; 4.281      ; 3.545      ;
; -0.219 ; choice[0] ; mux21:mux|output[3] ; choice[0]    ; choice[0]   ; -0.500       ; 4.282      ; 3.563      ;
; -0.195 ; choice[0] ; mux21:mux|output[4] ; choice[0]    ; choice[0]   ; -0.500       ; 4.416      ; 3.721      ;
; -0.143 ; choice[0] ; mux21:mux|output[1] ; choice[0]    ; choice[0]   ; -0.500       ; 4.275      ; 3.632      ;
; -0.045 ; choice[0] ; mux21:mux|output[5] ; choice[0]    ; choice[0]   ; -0.500       ; 4.296      ; 3.751      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V_input[0]'                                                                       ;
+--------+------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+---------+--------------+-------------+--------------+------------+------------+
; -0.864 ; V_input[0] ; V[1]    ; V_input[0]   ; V_input[0]  ; 0.000        ; 3.988      ; 3.124      ;
; -0.660 ; V_input[0] ; V[6]    ; V_input[0]   ; V_input[0]  ; 0.000        ; 3.988      ; 3.328      ;
; -0.645 ; V_input[0] ; V[0]    ; V_input[0]   ; V_input[0]  ; 0.000        ; 4.081      ; 3.436      ;
; -0.641 ; V_input[0] ; V[2]    ; V_input[0]   ; V_input[0]  ; 0.000        ; 3.988      ; 3.347      ;
; -0.640 ; V_input[0] ; V[4]    ; V_input[0]   ; V_input[0]  ; 0.000        ; 3.986      ; 3.346      ;
; -0.364 ; V_input[0] ; V[1]    ; V_input[0]   ; V_input[0]  ; -0.500       ; 3.988      ; 3.124      ;
; -0.160 ; V_input[0] ; V[6]    ; V_input[0]   ; V_input[0]  ; -0.500       ; 3.988      ; 3.328      ;
; -0.145 ; V_input[0] ; V[0]    ; V_input[0]   ; V_input[0]  ; -0.500       ; 4.081      ; 3.436      ;
; -0.141 ; V_input[0] ; V[2]    ; V_input[0]   ; V_input[0]  ; -0.500       ; 3.988      ; 3.347      ;
; -0.140 ; V_input[0] ; V[4]    ; V_input[0]   ; V_input[0]  ; -0.500       ; 3.986      ; 3.346      ;
+--------+------------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'man_clk'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; stock_S0_reg[0]                   ; stock_S0_reg[0]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; stock_S2_reg[0]                   ; stock_S2_reg[0]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; stock_S4_reg[0]                   ; stock_S4_reg[0]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; stock_S3_reg[0]                   ; stock_S3_reg[0]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; accumulator8:accumulator|temp2[0] ; accumulator8:accumulator|temp2[0] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; accumulator8:accumulator|temp2[2] ; accumulator8:accumulator|temp2[2] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; accumulator8:accumulator|temp2[3] ; accumulator8:accumulator|temp2[3] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; accumulator8:accumulator|temp2[4] ; accumulator8:accumulator|temp2[4] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; accumulator8:accumulator|temp2[5] ; accumulator8:accumulator|temp2[5] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; accumulator8:accumulator|temp2[6] ; accumulator8:accumulator|temp2[6] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; accumulator8:accumulator|temp2[7] ; accumulator8:accumulator|temp2[7] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; accumulator8:accumulator|temp2[8] ; accumulator8:accumulator|temp2[8] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CSTATE.Coin_Reception             ; CSTATE.Coin_Reception             ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; stock_S1_reg[0]                   ; stock_S1_reg[0]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; D[0]~reg0                         ; D[0]~reg0                         ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.731      ;
; 0.625 ; stock_S0_reg[31]                  ; stock_S0_reg[31]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.911      ;
; 0.629 ; stock_S2_reg[31]                  ; stock_S2_reg[31]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; stock_S4_reg[31]                  ; stock_S4_reg[31]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; stock_S3_reg[31]                  ; stock_S3_reg[31]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; CSTATE.Coin_Reception             ; CSTATE.salgado_dispensation       ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; stock_S1_reg[31]                  ; stock_S1_reg[31]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.915      ;
; 0.942 ; stock_S0_reg[7]                   ; stock_S0_reg[7]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.228      ;
; 0.942 ; stock_S3_reg[7]                   ; stock_S3_reg[7]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.228      ;
; 0.945 ; stock_S0_reg[1]                   ; stock_S0_reg[1]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; stock_S0_reg[17]                  ; stock_S0_reg[17]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; stock_S2_reg[1]                   ; stock_S2_reg[1]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; stock_S2_reg[17]                  ; stock_S2_reg[17]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; stock_S4_reg[1]                   ; stock_S4_reg[1]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; stock_S4_reg[17]                  ; stock_S4_reg[17]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; stock_S3_reg[1]                   ; stock_S3_reg[1]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; stock_S3_reg[17]                  ; stock_S3_reg[17]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; stock_S1_reg[1]                   ; stock_S1_reg[1]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.231      ;
; 0.945 ; stock_S1_reg[17]                  ; stock_S1_reg[17]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.231      ;
; 0.946 ; stock_S0_reg[9]                   ; stock_S0_reg[9]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; stock_S0_reg[25]                  ; stock_S0_reg[25]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; stock_S2_reg[9]                   ; stock_S2_reg[9]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; stock_S2_reg[25]                  ; stock_S2_reg[25]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; stock_S4_reg[9]                   ; stock_S4_reg[9]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; stock_S4_reg[25]                  ; stock_S4_reg[25]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; stock_S3_reg[9]                   ; stock_S3_reg[9]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; stock_S3_reg[25]                  ; stock_S3_reg[25]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; stock_S1_reg[9]                   ; stock_S1_reg[9]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.232      ;
; 0.946 ; stock_S1_reg[25]                  ; stock_S1_reg[25]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.232      ;
; 0.947 ; stock_S0_reg[11]                  ; stock_S0_reg[11]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S0_reg[13]                  ; stock_S0_reg[13]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S0_reg[15]                  ; stock_S0_reg[15]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S0_reg[23]                  ; stock_S0_reg[23]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S0_reg[27]                  ; stock_S0_reg[27]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S2_reg[7]                   ; stock_S2_reg[7]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S2_reg[11]                  ; stock_S2_reg[11]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S2_reg[13]                  ; stock_S2_reg[13]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S2_reg[15]                  ; stock_S2_reg[15]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S2_reg[23]                  ; stock_S2_reg[23]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S2_reg[27]                  ; stock_S2_reg[27]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S2_reg[29]                  ; stock_S2_reg[29]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S4_reg[7]                   ; stock_S4_reg[7]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S4_reg[11]                  ; stock_S4_reg[11]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S4_reg[13]                  ; stock_S4_reg[13]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S4_reg[15]                  ; stock_S4_reg[15]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S4_reg[23]                  ; stock_S4_reg[23]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S4_reg[27]                  ; stock_S4_reg[27]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S4_reg[29]                  ; stock_S4_reg[29]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S3_reg[11]                  ; stock_S3_reg[11]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S3_reg[13]                  ; stock_S3_reg[13]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S3_reg[15]                  ; stock_S3_reg[15]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S3_reg[23]                  ; stock_S3_reg[23]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S3_reg[27]                  ; stock_S3_reg[27]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S3_reg[29]                  ; stock_S3_reg[29]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S1_reg[7]                   ; stock_S1_reg[7]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S1_reg[11]                  ; stock_S1_reg[11]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S1_reg[13]                  ; stock_S1_reg[13]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S1_reg[15]                  ; stock_S1_reg[15]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S1_reg[23]                  ; stock_S1_reg[23]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S1_reg[27]                  ; stock_S1_reg[27]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.947 ; stock_S1_reg[29]                  ; stock_S1_reg[29]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.233      ;
; 0.968 ; stock_S0_reg[16]                  ; stock_S0_reg[16]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; stock_S2_reg[16]                  ; stock_S2_reg[16]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; stock_S4_reg[16]                  ; stock_S4_reg[16]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; stock_S3_reg[16]                  ; stock_S3_reg[16]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; stock_S1_reg[16]                  ; stock_S1_reg[16]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; stock_S0_reg[2]                   ; stock_S0_reg[2]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; stock_S0_reg[30]                  ; stock_S0_reg[30]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; stock_S3_reg[2]                   ; stock_S3_reg[2]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.258      ;
; 0.976 ; stock_S0_reg[18]                  ; stock_S0_reg[18]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; stock_S2_reg[2]                   ; stock_S2_reg[2]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; stock_S2_reg[18]                  ; stock_S2_reg[18]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; stock_S4_reg[2]                   ; stock_S4_reg[2]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; stock_S4_reg[18]                  ; stock_S4_reg[18]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; stock_S3_reg[18]                  ; stock_S3_reg[18]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; stock_S1_reg[2]                   ; stock_S1_reg[2]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; stock_S1_reg[18]                  ; stock_S1_reg[18]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; stock_S0_reg[14]                  ; stock_S0_reg[14]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; stock_S0_reg[20]                  ; stock_S0_reg[20]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; stock_S2_reg[4]                   ; stock_S2_reg[4]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; stock_S2_reg[14]                  ; stock_S2_reg[14]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; stock_S2_reg[20]                  ; stock_S2_reg[20]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; stock_S2_reg[30]                  ; stock_S2_reg[30]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; stock_S4_reg[4]                   ; stock_S4_reg[4]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; stock_S4_reg[14]                  ; stock_S4_reg[14]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; stock_S4_reg[20]                  ; stock_S4_reg[20]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 1.263      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'man_clk'                                                                                                   ;
+--------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -6.826 ; stock_S1_reg[1]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.287      ;
; -6.826 ; stock_S1_reg[1]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.287      ;
; -6.826 ; stock_S1_reg[1]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.287      ;
; -6.826 ; stock_S1_reg[1]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.287      ;
; -6.809 ; stock_S1_reg[3]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.270      ;
; -6.809 ; stock_S1_reg[3]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.270      ;
; -6.809 ; stock_S1_reg[3]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.270      ;
; -6.809 ; stock_S1_reg[3]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.270      ;
; -6.796 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.223      ;
; -6.796 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.223      ;
; -6.796 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.223      ;
; -6.796 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.223      ;
; -6.796 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.223      ;
; -6.796 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.223      ;
; -6.796 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.223      ;
; -6.779 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.206      ;
; -6.779 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.206      ;
; -6.779 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.206      ;
; -6.779 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.206      ;
; -6.779 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.206      ;
; -6.779 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.206      ;
; -6.779 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.206      ;
; -6.765 ; stock_S3_reg[1]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.164      ;
; -6.765 ; stock_S3_reg[1]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.164      ;
; -6.765 ; stock_S3_reg[1]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.164      ;
; -6.765 ; stock_S3_reg[1]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.164      ;
; -6.735 ; stock_S3_reg[1]  ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.100      ;
; -6.735 ; stock_S3_reg[1]  ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.100      ;
; -6.735 ; stock_S3_reg[1]  ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.100      ;
; -6.735 ; stock_S3_reg[1]  ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.100      ;
; -6.735 ; stock_S3_reg[1]  ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.100      ;
; -6.735 ; stock_S3_reg[1]  ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.100      ;
; -6.735 ; stock_S3_reg[1]  ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.100      ;
; -6.733 ; stock_S0_reg[10] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.505      ; 8.276      ;
; -6.733 ; stock_S1_reg[6]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.194      ;
; -6.733 ; stock_S0_reg[10] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.505      ; 8.276      ;
; -6.733 ; stock_S1_reg[6]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.194      ;
; -6.733 ; stock_S0_reg[10] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.505      ; 8.276      ;
; -6.733 ; stock_S1_reg[6]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.194      ;
; -6.733 ; stock_S0_reg[10] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.505      ; 8.276      ;
; -6.733 ; stock_S1_reg[6]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.194      ;
; -6.724 ; stock_S1_reg[13] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.185      ;
; -6.724 ; stock_S1_reg[13] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.185      ;
; -6.724 ; stock_S1_reg[13] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.185      ;
; -6.724 ; stock_S1_reg[13] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.185      ;
; -6.724 ; stock_S3_reg[2]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.123      ;
; -6.724 ; stock_S3_reg[2]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.123      ;
; -6.724 ; stock_S3_reg[2]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.123      ;
; -6.724 ; stock_S3_reg[2]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.123      ;
; -6.710 ; stock_S3_reg[6]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.109      ;
; -6.710 ; stock_S3_reg[6]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.109      ;
; -6.710 ; stock_S3_reg[6]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.109      ;
; -6.710 ; stock_S3_reg[6]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.109      ;
; -6.703 ; stock_S0_reg[10] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.471      ; 8.212      ;
; -6.703 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.130      ;
; -6.703 ; stock_S0_reg[10] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.471      ; 8.212      ;
; -6.703 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.130      ;
; -6.703 ; stock_S0_reg[10] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.471      ; 8.212      ;
; -6.703 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.130      ;
; -6.703 ; stock_S0_reg[10] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.471      ; 8.212      ;
; -6.703 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.130      ;
; -6.703 ; stock_S0_reg[10] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.471      ; 8.212      ;
; -6.703 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.130      ;
; -6.703 ; stock_S0_reg[10] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.471      ; 8.212      ;
; -6.703 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.130      ;
; -6.703 ; stock_S0_reg[10] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.471      ; 8.212      ;
; -6.703 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.130      ;
; -6.694 ; stock_S1_reg[13] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.121      ;
; -6.694 ; stock_S1_reg[13] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.121      ;
; -6.694 ; stock_S1_reg[13] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.121      ;
; -6.694 ; stock_S1_reg[13] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.121      ;
; -6.694 ; stock_S1_reg[13] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.121      ;
; -6.694 ; stock_S1_reg[13] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.121      ;
; -6.694 ; stock_S1_reg[13] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.389      ; 8.121      ;
; -6.694 ; stock_S3_reg[2]  ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.059      ;
; -6.694 ; stock_S3_reg[2]  ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.059      ;
; -6.694 ; stock_S3_reg[2]  ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.059      ;
; -6.694 ; stock_S3_reg[2]  ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.059      ;
; -6.694 ; stock_S3_reg[2]  ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.059      ;
; -6.694 ; stock_S3_reg[2]  ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.059      ;
; -6.694 ; stock_S3_reg[2]  ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.059      ;
; -6.689 ; stock_S1_reg[12] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.150      ;
; -6.689 ; stock_S1_reg[12] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.150      ;
; -6.689 ; stock_S1_reg[12] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.150      ;
; -6.689 ; stock_S1_reg[12] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.423      ; 8.150      ;
; -6.680 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.045      ;
; -6.680 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.045      ;
; -6.680 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.045      ;
; -6.680 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.045      ;
; -6.680 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.045      ;
; -6.680 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.045      ;
; -6.680 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.327      ; 8.045      ;
; -6.668 ; stock_S2_reg[8]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.067      ;
; -6.668 ; stock_S2_reg[8]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.067      ;
; -6.668 ; stock_S2_reg[8]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.067      ;
; -6.668 ; stock_S2_reg[8]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.067      ;
; -6.660 ; stock_S3_reg[7]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.059      ;
; -6.660 ; stock_S3_reg[7]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.059      ;
; -6.660 ; stock_S3_reg[7]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.059      ;
; -6.660 ; stock_S3_reg[7]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.361      ; 8.059      ;
+--------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'man_clk'                                                                                                              ;
+-------+-----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.576 ; choice[0]                   ; hex_controller:display|HEX3[0] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX3[1] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX3[3] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX3[4] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX3[5] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX2[0] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX2[1] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX2[2] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX2[3] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX2[4] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX2[5] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.576 ; choice[0]                   ; hex_controller:display|HEX2[6] ; choice[0]    ; man_clk     ; 0.000        ; 3.473      ; 6.335      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[0] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[1] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[3] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[4] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[5] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[1] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[2] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[3] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[5] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.721 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 3.423      ;
; 2.866 ; choice[0]                   ; hex_controller:display|HEX0[1] ; choice[0]    ; man_clk     ; 0.000        ; 3.518      ; 6.670      ;
; 2.866 ; choice[0]                   ; hex_controller:display|HEX0[2] ; choice[0]    ; man_clk     ; 0.000        ; 3.518      ; 6.670      ;
; 2.866 ; choice[0]                   ; hex_controller:display|HEX0[4] ; choice[0]    ; man_clk     ; 0.000        ; 3.518      ; 6.670      ;
; 2.874 ; choice[0]                   ; hex_controller:display|HEX3[2] ; choice[0]    ; man_clk     ; 0.000        ; 3.452      ; 6.612      ;
; 3.011 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 0.000        ; 0.461      ; 3.758      ;
; 3.011 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 0.000        ; 0.461      ; 3.758      ;
; 3.011 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 0.000        ; 0.461      ; 3.758      ;
; 3.019 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[2] ; man_clk      ; man_clk     ; 0.000        ; 0.395      ; 3.700      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX3[0] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX3[1] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX3[3] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX3[4] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX3[5] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX2[0] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX2[1] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX2[2] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX2[3] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX2[4] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX2[5] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.076 ; choice[0]                   ; hex_controller:display|HEX2[6] ; choice[0]    ; man_clk     ; -0.500       ; 3.473      ; 6.335      ;
; 3.119 ; choice[0]                   ; hex_controller:display|HEX1[0] ; choice[0]    ; man_clk     ; 0.000        ; 3.485      ; 6.890      ;
; 3.119 ; choice[0]                   ; hex_controller:display|HEX1[1] ; choice[0]    ; man_clk     ; 0.000        ; 3.485      ; 6.890      ;
; 3.119 ; choice[0]                   ; hex_controller:display|HEX1[2] ; choice[0]    ; man_clk     ; 0.000        ; 3.485      ; 6.890      ;
; 3.119 ; choice[0]                   ; hex_controller:display|HEX1[3] ; choice[0]    ; man_clk     ; 0.000        ; 3.485      ; 6.890      ;
; 3.119 ; choice[0]                   ; hex_controller:display|HEX1[4] ; choice[0]    ; man_clk     ; 0.000        ; 3.485      ; 6.890      ;
; 3.119 ; choice[0]                   ; hex_controller:display|HEX1[5] ; choice[0]    ; man_clk     ; 0.000        ; 3.485      ; 6.890      ;
; 3.119 ; choice[0]                   ; hex_controller:display|HEX1[6] ; choice[0]    ; man_clk     ; 0.000        ; 3.485      ; 6.890      ;
; 3.149 ; choice[0]                   ; hex_controller:display|HEX0[0] ; choice[0]    ; man_clk     ; 0.000        ; 3.519      ; 6.954      ;
; 3.149 ; choice[0]                   ; hex_controller:display|HEX0[3] ; choice[0]    ; man_clk     ; 0.000        ; 3.519      ; 6.954      ;
; 3.149 ; choice[0]                   ; hex_controller:display|HEX0[5] ; choice[0]    ; man_clk     ; 0.000        ; 3.519      ; 6.954      ;
; 3.149 ; choice[0]                   ; hex_controller:display|HEX0[6] ; choice[0]    ; man_clk     ; 0.000        ; 3.519      ; 6.954      ;
; 3.264 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 0.000        ; 0.428      ; 3.978      ;
; 3.264 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 0.000        ; 0.428      ; 3.978      ;
; 3.264 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 0.000        ; 0.428      ; 3.978      ;
; 3.264 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 0.000        ; 0.428      ; 3.978      ;
; 3.264 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 0.000        ; 0.428      ; 3.978      ;
; 3.264 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 0.000        ; 0.428      ; 3.978      ;
; 3.264 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 0.000        ; 0.428      ; 3.978      ;
; 3.294 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 0.000        ; 0.462      ; 4.042      ;
; 3.294 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 0.000        ; 0.462      ; 4.042      ;
; 3.294 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 0.000        ; 0.462      ; 4.042      ;
; 3.294 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 0.000        ; 0.462      ; 4.042      ;
; 3.366 ; choice[0]                   ; hex_controller:display|HEX0[1] ; choice[0]    ; man_clk     ; -0.500       ; 3.518      ; 6.670      ;
; 3.366 ; choice[0]                   ; hex_controller:display|HEX0[2] ; choice[0]    ; man_clk     ; -0.500       ; 3.518      ; 6.670      ;
; 3.366 ; choice[0]                   ; hex_controller:display|HEX0[4] ; choice[0]    ; man_clk     ; -0.500       ; 3.518      ; 6.670      ;
; 3.374 ; choice[0]                   ; hex_controller:display|HEX3[2] ; choice[0]    ; man_clk     ; -0.500       ; 3.452      ; 6.612      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX3[0] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX3[1] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX3[3] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX3[4] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX3[5] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX2[1] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX2[2] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX2[3] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX2[5] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.435 ; choice_reg[2]               ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 0.000        ; 0.001      ; 3.722      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX3[0] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX3[1] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX3[3] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX3[4] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX3[5] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[1] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[2] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[3] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[5] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.502 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 0.000        ; 0.416      ; 4.204      ;
; 3.619 ; choice[0]                   ; hex_controller:display|HEX1[0] ; choice[0]    ; man_clk     ; -0.500       ; 3.485      ; 6.890      ;
; 3.619 ; choice[0]                   ; hex_controller:display|HEX1[1] ; choice[0]    ; man_clk     ; -0.500       ; 3.485      ; 6.890      ;
; 3.619 ; choice[0]                   ; hex_controller:display|HEX1[2] ; choice[0]    ; man_clk     ; -0.500       ; 3.485      ; 6.890      ;
; 3.619 ; choice[0]                   ; hex_controller:display|HEX1[3] ; choice[0]    ; man_clk     ; -0.500       ; 3.485      ; 6.890      ;
; 3.619 ; choice[0]                   ; hex_controller:display|HEX1[4] ; choice[0]    ; man_clk     ; -0.500       ; 3.485      ; 6.890      ;
; 3.619 ; choice[0]                   ; hex_controller:display|HEX1[5] ; choice[0]    ; man_clk     ; -0.500       ; 3.485      ; 6.890      ;
+-------+-----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V_input[0]'                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+------------+------------+------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; V_input[0] ; Rise       ; V_input[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; Mux0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; Mux0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; Mux0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; Mux0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; Mux0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; Mux0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Rise       ; Mux0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Rise       ; Mux0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Rise       ; V_input[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Rise       ; V_input[0]|combout     ;
+--------+--------------+----------------+------------------+------------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'choice[0]'                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; choice[0] ; Rise       ; choice[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; choice[0]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; choice[0]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[2]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[2]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[4]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[4]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[5]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[5]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[7]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[7]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[8]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[8]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[8]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[8]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[8]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[8]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[8]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[8]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[8]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[8]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[8]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[8]~0|datad           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'man_clk'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; man_clk ; Rise       ; man_clk                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; CSTATE.Coin_Reception             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; CSTATE.Coin_Reception             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; CSTATE.INIT_STATE                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; CSTATE.INIT_STATE                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; CSTATE.salgado_dispensation       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; CSTATE.salgado_dispensation       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; D[0]~reg0                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; D[0]~reg0                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; choice_reg[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; choice_reg[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; choice_reg[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; choice_reg[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; choice_reg[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; choice_reg[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[6]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[6]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[5]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; price_reg[0]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[0]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; price_reg[1]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[1]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; price_reg[2]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[2]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; price_reg[3]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[3]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; price_reg[4]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[4]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; price_reg[5]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[5]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; man_clk ; Rise       ; price_reg[7]                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; V_input[*]      ; V_input[0] ; 0.568 ; 0.568 ; Fall       ; V_input[0]      ;
;  V_input[0]     ; V_input[0] ; 0.568 ; 0.568 ; Fall       ; V_input[0]      ;
;  V_input[1]     ; V_input[0] ; 0.555 ; 0.555 ; Fall       ; V_input[0]      ;
;  V_input[2]     ; V_input[0] ; 0.454 ; 0.454 ; Fall       ; V_input[0]      ;
; choice[*]       ; choice[0]  ; 0.899 ; 0.899 ; Fall       ; choice[0]       ;
;  choice[0]      ; choice[0]  ; 0.473 ; 0.473 ; Fall       ; choice[0]       ;
;  choice[1]      ; choice[0]  ; 0.862 ; 0.862 ; Fall       ; choice[0]       ;
;  choice[2]      ; choice[0]  ; 0.899 ; 0.899 ; Fall       ; choice[0]       ;
; C               ; man_clk    ; 4.056 ; 4.056 ; Rise       ; man_clk         ;
; cancel_purchase ; man_clk    ; 4.623 ; 4.623 ; Rise       ; man_clk         ;
; choice[*]       ; man_clk    ; 5.316 ; 5.316 ; Rise       ; man_clk         ;
;  choice[0]      ; man_clk    ; 4.681 ; 4.681 ; Rise       ; man_clk         ;
;  choice[1]      ; man_clk    ; 4.991 ; 4.991 ; Rise       ; man_clk         ;
;  choice[2]      ; man_clk    ; 5.316 ; 5.316 ; Rise       ; man_clk         ;
; nRST            ; man_clk    ; 1.012 ; 1.012 ; Rise       ; man_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; V_input[*]      ; V_input[0] ; 1.409  ; 1.409  ; Fall       ; V_input[0]      ;
;  V_input[0]     ; V_input[0] ; 0.864  ; 0.864  ; Fall       ; V_input[0]      ;
;  V_input[1]     ; V_input[0] ; 1.091  ; 1.091  ; Fall       ; V_input[0]      ;
;  V_input[2]     ; V_input[0] ; 1.409  ; 1.409  ; Fall       ; V_input[0]      ;
; choice[*]       ; choice[0]  ; 0.993  ; 0.993  ; Fall       ; choice[0]       ;
;  choice[0]      ; choice[0]  ; 0.986  ; 0.986  ; Fall       ; choice[0]       ;
;  choice[1]      ; choice[0]  ; 0.824  ; 0.824  ; Fall       ; choice[0]       ;
;  choice[2]      ; choice[0]  ; 0.993  ; 0.993  ; Fall       ; choice[0]       ;
; C               ; man_clk    ; -0.592 ; -0.592 ; Rise       ; man_clk         ;
; cancel_purchase ; man_clk    ; 0.534  ; 0.534  ; Rise       ; man_clk         ;
; choice[*]       ; man_clk    ; 0.501  ; 0.501  ; Rise       ; man_clk         ;
;  choice[0]      ; man_clk    ; -1.091 ; -1.091 ; Rise       ; man_clk         ;
;  choice[1]      ; man_clk    ; 0.133  ; 0.133  ; Rise       ; man_clk         ;
;  choice[2]      ; man_clk    ; 0.501  ; 0.501  ; Rise       ; man_clk         ;
; nRST            ; man_clk    ; 0.089  ; 0.089  ; Rise       ; man_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; E[*]         ; V_input[0] ; 14.829 ; 14.829 ; Fall       ; V_input[0]      ;
;  E[0]        ; V_input[0] ; 13.603 ; 13.603 ; Fall       ; V_input[0]      ;
;  E[1]        ; V_input[0] ; 14.013 ; 14.013 ; Fall       ; V_input[0]      ;
;  E[2]        ; V_input[0] ; 13.488 ; 13.488 ; Fall       ; V_input[0]      ;
;  E[3]        ; V_input[0] ; 13.347 ; 13.347 ; Fall       ; V_input[0]      ;
;  E[4]        ; V_input[0] ; 14.255 ; 14.255 ; Fall       ; V_input[0]      ;
;  E[5]        ; V_input[0] ; 14.829 ; 14.829 ; Fall       ; V_input[0]      ;
;  E[6]        ; V_input[0] ; 13.280 ; 13.280 ; Fall       ; V_input[0]      ;
; D[*]         ; man_clk    ; 8.531  ; 8.531  ; Rise       ; man_clk         ;
;  D[0]        ; man_clk    ; 8.531  ; 8.531  ; Rise       ; man_clk         ;
; E[*]         ; man_clk    ; 17.111 ; 17.111 ; Rise       ; man_clk         ;
;  E[0]        ; man_clk    ; 13.079 ; 13.079 ; Rise       ; man_clk         ;
;  E[1]        ; man_clk    ; 13.489 ; 13.489 ; Rise       ; man_clk         ;
;  E[2]        ; man_clk    ; 12.964 ; 12.964 ; Rise       ; man_clk         ;
;  E[3]        ; man_clk    ; 12.823 ; 12.823 ; Rise       ; man_clk         ;
;  E[4]        ; man_clk    ; 14.829 ; 14.829 ; Rise       ; man_clk         ;
;  E[5]        ; man_clk    ; 15.287 ; 15.287 ; Rise       ; man_clk         ;
;  E[6]        ; man_clk    ; 16.204 ; 16.204 ; Rise       ; man_clk         ;
;  E[7]        ; man_clk    ; 17.111 ; 17.111 ; Rise       ; man_clk         ;
;  E[8]        ; man_clk    ; 17.080 ; 17.080 ; Rise       ; man_clk         ;
; ESTQ[*]      ; man_clk    ; 14.539 ; 14.539 ; Rise       ; man_clk         ;
;  ESTQ[0]     ; man_clk    ; 14.539 ; 14.539 ; Rise       ; man_clk         ;
; P[*]         ; man_clk    ; 10.046 ; 10.046 ; Rise       ; man_clk         ;
;  P[0]        ; man_clk    ; 9.689  ; 9.689  ; Rise       ; man_clk         ;
;  P[1]        ; man_clk    ; 9.942  ; 9.942  ; Rise       ; man_clk         ;
;  P[2]        ; man_clk    ; 9.748  ; 9.748  ; Rise       ; man_clk         ;
;  P[3]        ; man_clk    ; 9.606  ; 9.606  ; Rise       ; man_clk         ;
;  P[4]        ; man_clk    ; 9.700  ; 9.700  ; Rise       ; man_clk         ;
;  P[5]        ; man_clk    ; 9.655  ; 9.655  ; Rise       ; man_clk         ;
;  P[6]        ; man_clk    ; 10.035 ; 10.035 ; Rise       ; man_clk         ;
;  P[7]        ; man_clk    ; 10.046 ; 10.046 ; Rise       ; man_clk         ;
;  P[8]        ; man_clk    ; 9.616  ; 9.616  ; Rise       ; man_clk         ;
; display1[*]  ; man_clk    ; 11.041 ; 11.041 ; Rise       ; man_clk         ;
;  display1[0] ; man_clk    ; 10.128 ; 10.128 ; Rise       ; man_clk         ;
;  display1[1] ; man_clk    ; 11.041 ; 11.041 ; Rise       ; man_clk         ;
;  display1[2] ; man_clk    ; 10.218 ; 10.218 ; Rise       ; man_clk         ;
;  display1[3] ; man_clk    ; 9.707  ; 9.707  ; Rise       ; man_clk         ;
;  display1[4] ; man_clk    ; 9.720  ; 9.720  ; Rise       ; man_clk         ;
;  display1[5] ; man_clk    ; 10.293 ; 10.293 ; Rise       ; man_clk         ;
; display2[*]  ; man_clk    ; 10.607 ; 10.607 ; Rise       ; man_clk         ;
;  display2[0] ; man_clk    ; 10.294 ; 10.294 ; Rise       ; man_clk         ;
;  display2[1] ; man_clk    ; 9.239  ; 9.239  ; Rise       ; man_clk         ;
;  display2[2] ; man_clk    ; 9.941  ; 9.941  ; Rise       ; man_clk         ;
;  display2[3] ; man_clk    ; 9.433  ; 9.433  ; Rise       ; man_clk         ;
;  display2[4] ; man_clk    ; 9.904  ; 9.904  ; Rise       ; man_clk         ;
;  display2[5] ; man_clk    ; 10.512 ; 10.512 ; Rise       ; man_clk         ;
;  display2[6] ; man_clk    ; 10.607 ; 10.607 ; Rise       ; man_clk         ;
; display3[*]  ; man_clk    ; 10.183 ; 10.183 ; Rise       ; man_clk         ;
;  display3[0] ; man_clk    ; 10.109 ; 10.109 ; Rise       ; man_clk         ;
;  display3[1] ; man_clk    ; 9.486  ; 9.486  ; Rise       ; man_clk         ;
;  display3[2] ; man_clk    ; 8.997  ; 8.997  ; Rise       ; man_clk         ;
;  display3[3] ; man_clk    ; 9.578  ; 9.578  ; Rise       ; man_clk         ;
;  display3[4] ; man_clk    ; 9.280  ; 9.280  ; Rise       ; man_clk         ;
;  display3[5] ; man_clk    ; 10.183 ; 10.183 ; Rise       ; man_clk         ;
;  display3[6] ; man_clk    ; 9.297  ; 9.297  ; Rise       ; man_clk         ;
; display4[*]  ; man_clk    ; 10.409 ; 10.409 ; Rise       ; man_clk         ;
;  display4[0] ; man_clk    ; 8.767  ; 8.767  ; Rise       ; man_clk         ;
;  display4[1] ; man_clk    ; 8.941  ; 8.941  ; Rise       ; man_clk         ;
;  display4[2] ; man_clk    ; 9.204  ; 9.204  ; Rise       ; man_clk         ;
;  display4[3] ; man_clk    ; 9.793  ; 9.793  ; Rise       ; man_clk         ;
;  display4[4] ; man_clk    ; 10.409 ; 10.409 ; Rise       ; man_clk         ;
;  display4[5] ; man_clk    ; 9.550  ; 9.550  ; Rise       ; man_clk         ;
;  display4[6] ; man_clk    ; 9.296  ; 9.296  ; Rise       ; man_clk         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; E[*]         ; V_input[0] ; 10.565 ; 10.565 ; Fall       ; V_input[0]      ;
;  E[0]        ; V_input[0] ; 10.565 ; 10.565 ; Fall       ; V_input[0]      ;
;  E[1]        ; V_input[0] ; 10.969 ; 10.969 ; Fall       ; V_input[0]      ;
;  E[2]        ; V_input[0] ; 11.301 ; 11.301 ; Fall       ; V_input[0]      ;
;  E[3]        ; V_input[0] ; 11.065 ; 11.065 ; Fall       ; V_input[0]      ;
;  E[4]        ; V_input[0] ; 11.253 ; 11.253 ; Fall       ; V_input[0]      ;
;  E[5]        ; V_input[0] ; 11.854 ; 11.854 ; Fall       ; V_input[0]      ;
;  E[6]        ; V_input[0] ; 11.195 ; 11.195 ; Fall       ; V_input[0]      ;
; D[*]         ; man_clk    ; 8.531  ; 8.531  ; Rise       ; man_clk         ;
;  D[0]        ; man_clk    ; 8.531  ; 8.531  ; Rise       ; man_clk         ;
; E[*]         ; man_clk    ; 9.056  ; 9.056  ; Rise       ; man_clk         ;
;  E[0]        ; man_clk    ; 9.274  ; 9.274  ; Rise       ; man_clk         ;
;  E[1]        ; man_clk    ; 9.339  ; 9.339  ; Rise       ; man_clk         ;
;  E[2]        ; man_clk    ; 9.056  ; 9.056  ; Rise       ; man_clk         ;
;  E[3]        ; man_clk    ; 9.070  ; 9.070  ; Rise       ; man_clk         ;
;  E[4]        ; man_clk    ; 9.354  ; 9.354  ; Rise       ; man_clk         ;
;  E[5]        ; man_clk    ; 9.570  ; 9.570  ; Rise       ; man_clk         ;
;  E[6]        ; man_clk    ; 9.554  ; 9.554  ; Rise       ; man_clk         ;
;  E[7]        ; man_clk    ; 9.318  ; 9.318  ; Rise       ; man_clk         ;
;  E[8]        ; man_clk    ; 9.234  ; 9.234  ; Rise       ; man_clk         ;
; ESTQ[*]      ; man_clk    ; 10.484 ; 10.484 ; Rise       ; man_clk         ;
;  ESTQ[0]     ; man_clk    ; 10.484 ; 10.484 ; Rise       ; man_clk         ;
; P[*]         ; man_clk    ; 9.241  ; 9.241  ; Rise       ; man_clk         ;
;  P[0]        ; man_clk    ; 9.472  ; 9.472  ; Rise       ; man_clk         ;
;  P[1]        ; man_clk    ; 9.446  ; 9.446  ; Rise       ; man_clk         ;
;  P[2]        ; man_clk    ; 9.574  ; 9.574  ; Rise       ; man_clk         ;
;  P[3]        ; man_clk    ; 9.492  ; 9.492  ; Rise       ; man_clk         ;
;  P[4]        ; man_clk    ; 9.485  ; 9.485  ; Rise       ; man_clk         ;
;  P[5]        ; man_clk    ; 9.241  ; 9.241  ; Rise       ; man_clk         ;
;  P[6]        ; man_clk    ; 9.487  ; 9.487  ; Rise       ; man_clk         ;
;  P[7]        ; man_clk    ; 9.494  ; 9.494  ; Rise       ; man_clk         ;
;  P[8]        ; man_clk    ; 9.458  ; 9.458  ; Rise       ; man_clk         ;
; display1[*]  ; man_clk    ; 9.707  ; 9.707  ; Rise       ; man_clk         ;
;  display1[0] ; man_clk    ; 10.128 ; 10.128 ; Rise       ; man_clk         ;
;  display1[1] ; man_clk    ; 11.041 ; 11.041 ; Rise       ; man_clk         ;
;  display1[2] ; man_clk    ; 10.218 ; 10.218 ; Rise       ; man_clk         ;
;  display1[3] ; man_clk    ; 9.707  ; 9.707  ; Rise       ; man_clk         ;
;  display1[4] ; man_clk    ; 9.720  ; 9.720  ; Rise       ; man_clk         ;
;  display1[5] ; man_clk    ; 10.293 ; 10.293 ; Rise       ; man_clk         ;
; display2[*]  ; man_clk    ; 9.239  ; 9.239  ; Rise       ; man_clk         ;
;  display2[0] ; man_clk    ; 10.294 ; 10.294 ; Rise       ; man_clk         ;
;  display2[1] ; man_clk    ; 9.239  ; 9.239  ; Rise       ; man_clk         ;
;  display2[2] ; man_clk    ; 9.941  ; 9.941  ; Rise       ; man_clk         ;
;  display2[3] ; man_clk    ; 9.433  ; 9.433  ; Rise       ; man_clk         ;
;  display2[4] ; man_clk    ; 9.904  ; 9.904  ; Rise       ; man_clk         ;
;  display2[5] ; man_clk    ; 10.512 ; 10.512 ; Rise       ; man_clk         ;
;  display2[6] ; man_clk    ; 10.607 ; 10.607 ; Rise       ; man_clk         ;
; display3[*]  ; man_clk    ; 8.997  ; 8.997  ; Rise       ; man_clk         ;
;  display3[0] ; man_clk    ; 10.109 ; 10.109 ; Rise       ; man_clk         ;
;  display3[1] ; man_clk    ; 9.486  ; 9.486  ; Rise       ; man_clk         ;
;  display3[2] ; man_clk    ; 8.997  ; 8.997  ; Rise       ; man_clk         ;
;  display3[3] ; man_clk    ; 9.578  ; 9.578  ; Rise       ; man_clk         ;
;  display3[4] ; man_clk    ; 9.280  ; 9.280  ; Rise       ; man_clk         ;
;  display3[5] ; man_clk    ; 10.183 ; 10.183 ; Rise       ; man_clk         ;
;  display3[6] ; man_clk    ; 9.297  ; 9.297  ; Rise       ; man_clk         ;
; display4[*]  ; man_clk    ; 8.767  ; 8.767  ; Rise       ; man_clk         ;
;  display4[0] ; man_clk    ; 8.767  ; 8.767  ; Rise       ; man_clk         ;
;  display4[1] ; man_clk    ; 8.941  ; 8.941  ; Rise       ; man_clk         ;
;  display4[2] ; man_clk    ; 9.204  ; 9.204  ; Rise       ; man_clk         ;
;  display4[3] ; man_clk    ; 9.793  ; 9.793  ; Rise       ; man_clk         ;
;  display4[4] ; man_clk    ; 10.409 ; 10.409 ; Rise       ; man_clk         ;
;  display4[5] ; man_clk    ; 9.550  ; 9.550  ; Rise       ; man_clk         ;
;  display4[6] ; man_clk    ; 9.296  ; 9.296  ; Rise       ; man_clk         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; C               ; E[0]        ; 10.003 ;        ;        ; 10.003 ;
; C               ; E[1]        ; 10.413 ;        ;        ; 10.413 ;
; C               ; E[2]        ; 9.888  ;        ;        ; 9.888  ;
; C               ; E[3]        ; 9.747  ;        ;        ; 9.747  ;
; C               ; E[4]        ; 10.655 ;        ;        ; 10.655 ;
; C               ; E[5]        ; 11.229 ;        ;        ; 11.229 ;
; C               ; E[6]        ; 9.680  ;        ;        ; 9.680  ;
; cancel_purchase ; E[0]        ; 11.715 ; 8.992  ; 8.992  ; 11.715 ;
; cancel_purchase ; E[1]        ; 12.125 ; 9.408  ; 9.408  ; 12.125 ;
; cancel_purchase ; E[2]        ; 11.600 ; 9.812  ; 9.812  ; 11.600 ;
; cancel_purchase ; E[3]        ; 11.459 ; 11.026 ; 11.026 ; 11.459 ;
; cancel_purchase ; E[4]        ; 12.367 ; 10.339 ; 10.339 ; 12.367 ;
; cancel_purchase ; E[5]        ; 12.941 ; 10.406 ; 10.406 ; 12.941 ;
; cancel_purchase ; E[6]        ; 11.392 ; 10.767 ; 10.767 ; 11.392 ;
; cancel_purchase ; E[7]        ;        ; 7.418  ; 7.418  ;        ;
; cancel_purchase ; E[8]        ; 8.592  ; 8.920  ; 8.920  ; 8.592  ;
; cancel_purchase ; ESTQ[0]     ;        ; 9.413  ; 9.413  ;        ;
; cancel_purchase ; P[0]        ;        ; 7.781  ; 7.781  ;        ;
; cancel_purchase ; P[1]        ;        ; 7.721  ; 7.721  ;        ;
; cancel_purchase ; P[2]        ;        ; 8.010  ; 8.010  ;        ;
; cancel_purchase ; P[3]        ;        ; 7.756  ; 7.756  ;        ;
; cancel_purchase ; P[4]        ;        ; 7.502  ; 7.502  ;        ;
; cancel_purchase ; P[5]        ;        ; 7.553  ; 7.553  ;        ;
; cancel_purchase ; P[6]        ;        ; 7.796  ; 7.796  ;        ;
; cancel_purchase ; P[7]        ;        ; 7.514  ; 7.514  ;        ;
; cancel_purchase ; P[8]        ;        ; 7.732  ; 7.732  ;        ;
+-----------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+-----------------+-------------+--------+-------+-------+--------+
; Input Port      ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+-----------------+-------------+--------+-------+-------+--------+
; C               ; E[0]        ; 10.003 ;       ;       ; 10.003 ;
; C               ; E[1]        ; 10.413 ;       ;       ; 10.413 ;
; C               ; E[2]        ; 9.888  ;       ;       ; 9.888  ;
; C               ; E[3]        ; 9.747  ;       ;       ; 9.747  ;
; C               ; E[4]        ; 10.655 ;       ;       ; 10.655 ;
; C               ; E[5]        ; 11.229 ;       ;       ; 11.229 ;
; C               ; E[6]        ; 9.680  ;       ;       ; 9.680  ;
; cancel_purchase ; E[0]        ; 11.715 ; 8.350 ; 8.350 ; 11.715 ;
; cancel_purchase ; E[1]        ; 12.125 ; 8.415 ; 8.415 ; 12.125 ;
; cancel_purchase ; E[2]        ; 11.600 ; 9.643 ; 9.643 ; 11.600 ;
; cancel_purchase ; E[3]        ; 11.459 ; 9.829 ; 9.829 ; 11.459 ;
; cancel_purchase ; E[4]        ; 12.367 ; 9.105 ; 9.105 ; 12.367 ;
; cancel_purchase ; E[5]        ; 12.941 ; 9.121 ; 9.121 ; 12.941 ;
; cancel_purchase ; E[6]        ; 11.392 ; 8.895 ; 8.895 ; 11.392 ;
; cancel_purchase ; E[7]        ;        ; 7.418 ; 7.418 ;        ;
; cancel_purchase ; E[8]        ; 8.592  ; 8.592 ; 8.592 ; 8.592  ;
; cancel_purchase ; ESTQ[0]     ;        ; 9.413 ; 9.413 ;        ;
; cancel_purchase ; P[0]        ;        ; 7.781 ; 7.781 ;        ;
; cancel_purchase ; P[1]        ;        ; 7.721 ; 7.721 ;        ;
; cancel_purchase ; P[2]        ;        ; 8.010 ; 8.010 ;        ;
; cancel_purchase ; P[3]        ;        ; 7.756 ; 7.756 ;        ;
; cancel_purchase ; P[4]        ;        ; 7.502 ; 7.502 ;        ;
; cancel_purchase ; P[5]        ;        ; 7.553 ; 7.553 ;        ;
; cancel_purchase ; P[6]        ;        ; 7.796 ; 7.796 ;        ;
; cancel_purchase ; P[7]        ;        ; 7.514 ; 7.514 ;        ;
; cancel_purchase ; P[8]        ;        ; 7.732 ; 7.732 ;        ;
+-----------------+-------------+--------+-------+-------+--------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; man_clk    ; -7.173 ; -430.399      ;
; V_input[0] ; 0.792  ; 0.000         ;
; choice[0]  ; 0.822  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; choice[0]  ; -0.796 ; -5.853        ;
; V_input[0] ; -0.786 ; -3.681        ;
; man_clk    ; 0.215  ; 0.000         ;
+------------+--------+---------------+


+----------------------------------+
; Fast Model Recovery Summary      ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; man_clk ; -1.952 ; -49.610       ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; man_clk ; 0.846 ; 0.000         ;
+---------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; V_input[0] ; -1.380 ; -1.380           ;
; choice[0]  ; -1.380 ; -1.380           ;
; man_clk    ; -1.222 ; -212.222         ;
+------------+--------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'man_clk'                                                                                                                       ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -7.173 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; -0.007     ; 8.198      ;
; -7.169 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; -0.007     ; 8.194      ;
; -7.169 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; -0.007     ; 8.194      ;
; -7.140 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; 0.019      ; 8.191      ;
; -7.136 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; 0.019      ; 8.187      ;
; -7.136 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; 0.019      ; 8.187      ;
; -7.135 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 8.161      ;
; -7.135 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 8.161      ;
; -7.135 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; -0.007     ; 8.160      ;
; -7.134 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 8.160      ;
; -7.132 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 8.158      ;
; -7.131 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; -0.007     ; 8.156      ;
; -7.131 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; -0.007     ; 8.156      ;
; -7.102 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.020      ; 8.154      ;
; -7.102 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.020      ; 8.154      ;
; -7.101 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.020      ; 8.153      ;
; -7.099 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.020      ; 8.151      ;
; -7.097 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 8.123      ;
; -7.097 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 8.123      ;
; -7.096 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 8.122      ;
; -7.094 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 8.120      ;
; -6.684 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.699      ;
; -6.684 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.699      ;
; -6.684 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.699      ;
; -6.682 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.697      ;
; -6.676 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.691      ;
; -6.673 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.688      ;
; -6.670 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.685      ;
; -6.648 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.663      ;
; -6.648 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.663      ;
; -6.648 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.663      ;
; -6.646 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.661      ;
; -6.640 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.655      ;
; -6.637 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.652      ;
; -6.634 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 7.649      ;
; -6.551 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; 0.026      ; 7.609      ;
; -6.547 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; 0.026      ; 7.605      ;
; -6.547 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; 0.026      ; 7.605      ;
; -6.513 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.027      ; 7.572      ;
; -6.513 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.027      ; 7.572      ;
; -6.512 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.027      ; 7.571      ;
; -6.510 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.027      ; 7.569      ;
; -6.487 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 7.528      ;
; -6.487 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 7.528      ;
; -6.487 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 7.528      ;
; -6.485 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 7.526      ;
; -6.479 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 7.520      ;
; -6.476 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 7.517      ;
; -6.473 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 7.514      ;
; -6.214 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.016      ; 7.262      ;
; -6.214 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.016      ; 7.262      ;
; -6.214 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.016      ; 7.262      ;
; -6.212 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.016      ; 7.260      ;
; -6.206 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.016      ; 7.254      ;
; -6.203 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.016      ; 7.251      ;
; -6.200 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.016      ; 7.248      ;
; -5.342 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; -0.007     ; 6.367      ;
; -5.338 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; -0.007     ; 6.363      ;
; -5.338 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; -0.007     ; 6.363      ;
; -5.304 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 6.330      ;
; -5.304 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 6.330      ;
; -5.303 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 6.329      ;
; -5.301 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; -0.006     ; 6.327      ;
; -5.135 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 6.150      ;
; -5.135 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 6.150      ;
; -5.135 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 6.150      ;
; -5.133 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 6.148      ;
; -5.127 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 6.142      ;
; -5.124 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 6.139      ;
; -5.121 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; -0.017     ; 6.136      ;
; -4.179 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 5.220      ;
; -4.179 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 5.220      ;
; -4.179 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 5.220      ;
; -4.177 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 5.218      ;
; -4.171 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 5.212      ;
; -4.168 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 5.209      ;
; -4.165 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.009      ; 5.206      ;
; -3.959 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 1.000        ; 0.019      ; 5.010      ;
; -3.955 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 1.000        ; 0.019      ; 5.006      ;
; -3.955 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 1.000        ; 0.019      ; 5.006      ;
; -3.921 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.020      ; 4.973      ;
; -3.921 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.020      ; 4.973      ;
; -3.920 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.020      ; 4.972      ;
; -3.918 ; accumulator8:accumulator|temp2[3] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.020      ; 4.970      ;
; -3.095 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 1.000        ; -0.023     ; 4.104      ;
; -3.029 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 1.000        ; 0.010      ; 4.071      ;
; -3.022 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 1.000        ; -0.023     ; 4.031      ;
; -2.995 ; accumulator8:accumulator|temp2[6] ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 1.000        ; -0.023     ; 4.004      ;
; -2.970 ; accumulator8:accumulator|temp2[8] ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 1.000        ; 0.003      ; 4.005      ;
; -2.894 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 1.000        ; -0.023     ; 3.903      ;
; -2.889 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[2] ; man_clk      ; man_clk     ; 1.000        ; -0.023     ; 3.898      ;
; -2.888 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 1.000        ; -0.023     ; 3.897      ;
; -2.888 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[1] ; man_clk      ; man_clk     ; 1.000        ; -0.023     ; 3.897      ;
; -2.886 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[3] ; man_clk      ; man_clk     ; 1.000        ; -0.023     ; 3.895      ;
; -2.886 ; accumulator8:accumulator|temp2[4] ; hex_controller:display|HEX2[5] ; man_clk      ; man_clk     ; 1.000        ; -0.023     ; 3.895      ;
; -2.828 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 1.000        ; 0.010      ; 3.870      ;
; -2.823 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX2[2] ; man_clk      ; man_clk     ; 1.000        ; 0.010      ; 3.865      ;
; -2.822 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 1.000        ; 0.010      ; 3.864      ;
; -2.822 ; accumulator8:accumulator|temp2[5] ; hex_controller:display|HEX2[1] ; man_clk      ; man_clk     ; 1.000        ; 0.010      ; 3.864      ;
; -2.821 ; accumulator8:accumulator|temp2[7] ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 1.000        ; -0.023     ; 3.830      ;
+--------+-----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V_input[0]'                                                                     ;
+-------+------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------+--------------+-------------+--------------+------------+------------+
; 0.792 ; V_input[0] ; V[0]    ; V_input[0]   ; V_input[0]  ; 0.500        ; 2.180      ; 1.473      ;
; 0.856 ; V_input[0] ; V[2]    ; V_input[0]   ; V_input[0]  ; 0.500        ; 2.162      ; 1.436      ;
; 0.866 ; V_input[0] ; V[6]    ; V_input[0]   ; V_input[0]  ; 0.500        ; 2.162      ; 1.426      ;
; 0.872 ; V_input[0] ; V[4]    ; V_input[0]   ; V_input[0]  ; 0.500        ; 2.161      ; 1.435      ;
; 0.929 ; V_input[0] ; V[1]    ; V_input[0]   ; V_input[0]  ; 0.500        ; 2.162      ; 1.376      ;
; 1.292 ; V_input[0] ; V[0]    ; V_input[0]   ; V_input[0]  ; 1.000        ; 2.180      ; 1.473      ;
; 1.356 ; V_input[0] ; V[2]    ; V_input[0]   ; V_input[0]  ; 1.000        ; 2.162      ; 1.436      ;
; 1.366 ; V_input[0] ; V[6]    ; V_input[0]   ; V_input[0]  ; 1.000        ; 2.162      ; 1.426      ;
; 1.372 ; V_input[0] ; V[4]    ; V_input[0]   ; V_input[0]  ; 1.000        ; 2.161      ; 1.435      ;
; 1.429 ; V_input[0] ; V[1]    ; V_input[0]   ; V_input[0]  ; 1.000        ; 2.162      ; 1.376      ;
+-------+------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'choice[0]'                                                                                 ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.822 ; choice[0] ; mux21:mux|output[4] ; choice[0]    ; choice[0]   ; 0.500        ; 2.278      ; 1.560      ;
; 0.856 ; choice[0] ; mux21:mux|output[5] ; choice[0]    ; choice[0]   ; 0.500        ; 2.249      ; 1.622      ;
; 0.896 ; choice[0] ; mux21:mux|output[8] ; choice[0]    ; choice[0]   ; 0.500        ; 2.313      ; 1.517      ;
; 0.913 ; choice[0] ; mux21:mux|output[0] ; choice[0]    ; choice[0]   ; 0.500        ; 2.315      ; 1.548      ;
; 0.915 ; choice[0] ; mux21:mux|output[7] ; choice[0]    ; choice[0]   ; 0.500        ; 2.232      ; 1.475      ;
; 0.919 ; choice[0] ; mux21:mux|output[2] ; choice[0]    ; choice[0]   ; 0.500        ; 2.232      ; 1.474      ;
; 0.939 ; choice[0] ; mux21:mux|output[3] ; choice[0]    ; choice[0]   ; 0.500        ; 2.241      ; 1.533      ;
; 0.953 ; choice[0] ; mux21:mux|output[1] ; choice[0]    ; choice[0]   ; 0.500        ; 2.232      ; 1.510      ;
; 1.322 ; choice[0] ; mux21:mux|output[4] ; choice[0]    ; choice[0]   ; 1.000        ; 2.278      ; 1.560      ;
; 1.356 ; choice[0] ; mux21:mux|output[5] ; choice[0]    ; choice[0]   ; 1.000        ; 2.249      ; 1.622      ;
; 1.396 ; choice[0] ; mux21:mux|output[8] ; choice[0]    ; choice[0]   ; 1.000        ; 2.313      ; 1.517      ;
; 1.413 ; choice[0] ; mux21:mux|output[0] ; choice[0]    ; choice[0]   ; 1.000        ; 2.315      ; 1.548      ;
; 1.415 ; choice[0] ; mux21:mux|output[7] ; choice[0]    ; choice[0]   ; 1.000        ; 2.232      ; 1.475      ;
; 1.419 ; choice[0] ; mux21:mux|output[2] ; choice[0]    ; choice[0]   ; 1.000        ; 2.232      ; 1.474      ;
; 1.439 ; choice[0] ; mux21:mux|output[3] ; choice[0]    ; choice[0]   ; 1.000        ; 2.241      ; 1.533      ;
; 1.453 ; choice[0] ; mux21:mux|output[1] ; choice[0]    ; choice[0]   ; 1.000        ; 2.232      ; 1.510      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'choice[0]'                                                                                   ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.796 ; choice[0] ; mux21:mux|output[8] ; choice[0]    ; choice[0]   ; 0.000        ; 2.313      ; 1.517      ;
; -0.767 ; choice[0] ; mux21:mux|output[0] ; choice[0]    ; choice[0]   ; 0.000        ; 2.315      ; 1.548      ;
; -0.758 ; choice[0] ; mux21:mux|output[2] ; choice[0]    ; choice[0]   ; 0.000        ; 2.232      ; 1.474      ;
; -0.757 ; choice[0] ; mux21:mux|output[7] ; choice[0]    ; choice[0]   ; 0.000        ; 2.232      ; 1.475      ;
; -0.722 ; choice[0] ; mux21:mux|output[1] ; choice[0]    ; choice[0]   ; 0.000        ; 2.232      ; 1.510      ;
; -0.718 ; choice[0] ; mux21:mux|output[4] ; choice[0]    ; choice[0]   ; 0.000        ; 2.278      ; 1.560      ;
; -0.708 ; choice[0] ; mux21:mux|output[3] ; choice[0]    ; choice[0]   ; 0.000        ; 2.241      ; 1.533      ;
; -0.627 ; choice[0] ; mux21:mux|output[5] ; choice[0]    ; choice[0]   ; 0.000        ; 2.249      ; 1.622      ;
; -0.296 ; choice[0] ; mux21:mux|output[8] ; choice[0]    ; choice[0]   ; -0.500       ; 2.313      ; 1.517      ;
; -0.267 ; choice[0] ; mux21:mux|output[0] ; choice[0]    ; choice[0]   ; -0.500       ; 2.315      ; 1.548      ;
; -0.258 ; choice[0] ; mux21:mux|output[2] ; choice[0]    ; choice[0]   ; -0.500       ; 2.232      ; 1.474      ;
; -0.257 ; choice[0] ; mux21:mux|output[7] ; choice[0]    ; choice[0]   ; -0.500       ; 2.232      ; 1.475      ;
; -0.222 ; choice[0] ; mux21:mux|output[1] ; choice[0]    ; choice[0]   ; -0.500       ; 2.232      ; 1.510      ;
; -0.218 ; choice[0] ; mux21:mux|output[4] ; choice[0]    ; choice[0]   ; -0.500       ; 2.278      ; 1.560      ;
; -0.208 ; choice[0] ; mux21:mux|output[3] ; choice[0]    ; choice[0]   ; -0.500       ; 2.241      ; 1.533      ;
; -0.127 ; choice[0] ; mux21:mux|output[5] ; choice[0]    ; choice[0]   ; -0.500       ; 2.249      ; 1.622      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V_input[0]'                                                                       ;
+--------+------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+---------+--------------+-------------+--------------+------------+------------+
; -0.786 ; V_input[0] ; V[1]    ; V_input[0]   ; V_input[0]  ; 0.000        ; 2.162      ; 1.376      ;
; -0.736 ; V_input[0] ; V[6]    ; V_input[0]   ; V_input[0]  ; 0.000        ; 2.162      ; 1.426      ;
; -0.726 ; V_input[0] ; V[4]    ; V_input[0]   ; V_input[0]  ; 0.000        ; 2.161      ; 1.435      ;
; -0.726 ; V_input[0] ; V[2]    ; V_input[0]   ; V_input[0]  ; 0.000        ; 2.162      ; 1.436      ;
; -0.707 ; V_input[0] ; V[0]    ; V_input[0]   ; V_input[0]  ; 0.000        ; 2.180      ; 1.473      ;
; -0.286 ; V_input[0] ; V[1]    ; V_input[0]   ; V_input[0]  ; -0.500       ; 2.162      ; 1.376      ;
; -0.236 ; V_input[0] ; V[6]    ; V_input[0]   ; V_input[0]  ; -0.500       ; 2.162      ; 1.426      ;
; -0.226 ; V_input[0] ; V[4]    ; V_input[0]   ; V_input[0]  ; -0.500       ; 2.161      ; 1.435      ;
; -0.226 ; V_input[0] ; V[2]    ; V_input[0]   ; V_input[0]  ; -0.500       ; 2.162      ; 1.436      ;
; -0.207 ; V_input[0] ; V[0]    ; V_input[0]   ; V_input[0]  ; -0.500       ; 2.180      ; 1.473      ;
+--------+------------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'man_clk'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; stock_S0_reg[0]                   ; stock_S0_reg[0]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; stock_S2_reg[0]                   ; stock_S2_reg[0]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; stock_S4_reg[0]                   ; stock_S4_reg[0]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; stock_S3_reg[0]                   ; stock_S3_reg[0]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; accumulator8:accumulator|temp2[0] ; accumulator8:accumulator|temp2[0] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; accumulator8:accumulator|temp2[2] ; accumulator8:accumulator|temp2[2] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; accumulator8:accumulator|temp2[3] ; accumulator8:accumulator|temp2[3] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; accumulator8:accumulator|temp2[4] ; accumulator8:accumulator|temp2[4] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; accumulator8:accumulator|temp2[5] ; accumulator8:accumulator|temp2[5] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; accumulator8:accumulator|temp2[6] ; accumulator8:accumulator|temp2[6] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; accumulator8:accumulator|temp2[7] ; accumulator8:accumulator|temp2[7] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; accumulator8:accumulator|temp2[8] ; accumulator8:accumulator|temp2[8] ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CSTATE.Coin_Reception             ; CSTATE.Coin_Reception             ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; stock_S1_reg[0]                   ; stock_S1_reg[0]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; D[0]~reg0                         ; D[0]~reg0                         ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; stock_S0_reg[31]                  ; stock_S0_reg[31]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; stock_S2_reg[31]                  ; stock_S2_reg[31]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; stock_S4_reg[31]                  ; stock_S4_reg[31]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; stock_S3_reg[31]                  ; stock_S3_reg[31]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; CSTATE.Coin_Reception             ; CSTATE.salgado_dispensation       ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; stock_S1_reg[31]                  ; stock_S1_reg[31]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.395      ;
; 0.351 ; choice[0]                         ; choice_reg[0]                     ; choice[0]    ; man_clk     ; 0.000        ; 1.555      ; 2.058      ;
; 0.355 ; stock_S0_reg[16]                  ; stock_S0_reg[16]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; stock_S2_reg[16]                  ; stock_S2_reg[16]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; stock_S4_reg[16]                  ; stock_S4_reg[16]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; stock_S3_reg[16]                  ; stock_S3_reg[16]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; stock_S1_reg[16]                  ; stock_S1_reg[16]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; stock_S0_reg[2]                   ; stock_S0_reg[2]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; stock_S0_reg[7]                   ; stock_S0_reg[7]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; stock_S0_reg[30]                  ; stock_S0_reg[30]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; stock_S3_reg[2]                   ; stock_S3_reg[2]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; stock_S3_reg[7]                   ; stock_S3_reg[7]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; stock_S0_reg[1]                   ; stock_S0_reg[1]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; stock_S0_reg[17]                  ; stock_S0_reg[17]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; stock_S2_reg[1]                   ; stock_S2_reg[1]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; stock_S2_reg[17]                  ; stock_S2_reg[17]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; stock_S4_reg[1]                   ; stock_S4_reg[1]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; stock_S4_reg[17]                  ; stock_S4_reg[17]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; stock_S3_reg[1]                   ; stock_S3_reg[1]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; stock_S3_reg[17]                  ; stock_S3_reg[17]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; stock_S1_reg[1]                   ; stock_S1_reg[1]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; stock_S1_reg[17]                  ; stock_S1_reg[17]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; stock_S0_reg[9]                   ; stock_S0_reg[9]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S0_reg[11]                  ; stock_S0_reg[11]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S0_reg[18]                  ; stock_S0_reg[18]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S0_reg[25]                  ; stock_S0_reg[25]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S0_reg[27]                  ; stock_S0_reg[27]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S2_reg[2]                   ; stock_S2_reg[2]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S2_reg[9]                   ; stock_S2_reg[9]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S2_reg[11]                  ; stock_S2_reg[11]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S2_reg[18]                  ; stock_S2_reg[18]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S2_reg[25]                  ; stock_S2_reg[25]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S2_reg[27]                  ; stock_S2_reg[27]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S4_reg[2]                   ; stock_S4_reg[2]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S4_reg[9]                   ; stock_S4_reg[9]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S4_reg[11]                  ; stock_S4_reg[11]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S4_reg[18]                  ; stock_S4_reg[18]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S4_reg[25]                  ; stock_S4_reg[25]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S4_reg[27]                  ; stock_S4_reg[27]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S3_reg[9]                   ; stock_S3_reg[9]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S3_reg[11]                  ; stock_S3_reg[11]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S3_reg[18]                  ; stock_S3_reg[18]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S3_reg[25]                  ; stock_S3_reg[25]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S3_reg[27]                  ; stock_S3_reg[27]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S1_reg[2]                   ; stock_S1_reg[2]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S1_reg[9]                   ; stock_S1_reg[9]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S1_reg[11]                  ; stock_S1_reg[11]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S1_reg[18]                  ; stock_S1_reg[18]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S1_reg[25]                  ; stock_S1_reg[25]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; stock_S1_reg[27]                  ; stock_S1_reg[27]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; stock_S0_reg[13]                  ; stock_S0_reg[13]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S0_reg[14]                  ; stock_S0_reg[14]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S0_reg[15]                  ; stock_S0_reg[15]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S0_reg[20]                  ; stock_S0_reg[20]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S0_reg[23]                  ; stock_S0_reg[23]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S2_reg[4]                   ; stock_S2_reg[4]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S2_reg[7]                   ; stock_S2_reg[7]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S2_reg[13]                  ; stock_S2_reg[13]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S2_reg[14]                  ; stock_S2_reg[14]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S2_reg[15]                  ; stock_S2_reg[15]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S2_reg[20]                  ; stock_S2_reg[20]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S2_reg[23]                  ; stock_S2_reg[23]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S2_reg[29]                  ; stock_S2_reg[29]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S2_reg[30]                  ; stock_S2_reg[30]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S4_reg[4]                   ; stock_S4_reg[4]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S4_reg[7]                   ; stock_S4_reg[7]                   ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S4_reg[13]                  ; stock_S4_reg[13]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S4_reg[14]                  ; stock_S4_reg[14]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S4_reg[15]                  ; stock_S4_reg[15]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S4_reg[20]                  ; stock_S4_reg[20]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S4_reg[23]                  ; stock_S4_reg[23]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S4_reg[29]                  ; stock_S4_reg[29]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S4_reg[30]                  ; stock_S4_reg[30]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S3_reg[13]                  ; stock_S3_reg[13]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S3_reg[14]                  ; stock_S3_reg[14]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S3_reg[15]                  ; stock_S3_reg[15]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S3_reg[20]                  ; stock_S3_reg[20]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S3_reg[23]                  ; stock_S3_reg[23]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S3_reg[29]                  ; stock_S3_reg[29]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; stock_S3_reg[30]                  ; stock_S3_reg[30]                  ; man_clk      ; man_clk     ; 0.000        ; 0.000      ; 0.513      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'man_clk'                                                                                                   ;
+--------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.952 ; stock_S1_reg[3]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.174      ;
; -1.952 ; stock_S1_reg[3]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.174      ;
; -1.952 ; stock_S1_reg[3]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.174      ;
; -1.952 ; stock_S1_reg[3]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.174      ;
; -1.936 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.147      ;
; -1.936 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.147      ;
; -1.936 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.147      ;
; -1.936 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.147      ;
; -1.936 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.147      ;
; -1.936 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.147      ;
; -1.936 ; stock_S1_reg[3]  ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.147      ;
; -1.935 ; stock_S1_reg[1]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.157      ;
; -1.935 ; stock_S1_reg[1]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.157      ;
; -1.935 ; stock_S1_reg[1]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.157      ;
; -1.935 ; stock_S1_reg[1]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.157      ;
; -1.930 ; stock_S1_reg[6]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.152      ;
; -1.930 ; stock_S1_reg[6]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.152      ;
; -1.930 ; stock_S1_reg[6]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.152      ;
; -1.930 ; stock_S1_reg[6]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.152      ;
; -1.929 ; stock_S4_reg[22] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.165      ; 3.126      ;
; -1.929 ; stock_S4_reg[22] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.165      ; 3.126      ;
; -1.929 ; stock_S4_reg[22] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.165      ; 3.126      ;
; -1.929 ; stock_S4_reg[22] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.165      ; 3.126      ;
; -1.919 ; stock_S3_reg[6]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.097      ;
; -1.919 ; stock_S1_reg[12] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.141      ;
; -1.919 ; stock_S3_reg[6]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.097      ;
; -1.919 ; stock_S1_reg[12] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.141      ;
; -1.919 ; stock_S3_reg[6]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.097      ;
; -1.919 ; stock_S1_reg[12] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.141      ;
; -1.919 ; stock_S3_reg[6]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.097      ;
; -1.919 ; stock_S1_reg[12] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.141      ;
; -1.919 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.130      ;
; -1.919 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.130      ;
; -1.919 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.130      ;
; -1.919 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.130      ;
; -1.919 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.130      ;
; -1.919 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.130      ;
; -1.919 ; stock_S1_reg[1]  ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.130      ;
; -1.915 ; stock_S2_reg[11] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.098      ;
; -1.915 ; stock_S2_reg[11] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.098      ;
; -1.915 ; stock_S2_reg[11] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.098      ;
; -1.915 ; stock_S2_reg[11] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.098      ;
; -1.914 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.125      ;
; -1.914 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.125      ;
; -1.914 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.125      ;
; -1.914 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.125      ;
; -1.914 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.125      ;
; -1.914 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.125      ;
; -1.914 ; stock_S1_reg[6]  ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.125      ;
; -1.913 ; stock_S4_reg[22] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.154      ; 3.099      ;
; -1.913 ; stock_S4_reg[22] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.154      ; 3.099      ;
; -1.913 ; stock_S4_reg[22] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.154      ; 3.099      ;
; -1.913 ; stock_S4_reg[22] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.154      ; 3.099      ;
; -1.913 ; stock_S4_reg[22] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.154      ; 3.099      ;
; -1.913 ; stock_S4_reg[22] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.154      ; 3.099      ;
; -1.913 ; stock_S4_reg[22] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.154      ; 3.099      ;
; -1.910 ; stock_S3_reg[1]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.088      ;
; -1.910 ; stock_S1_reg[13] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.132      ;
; -1.910 ; stock_S3_reg[1]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.088      ;
; -1.910 ; stock_S1_reg[13] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.132      ;
; -1.910 ; stock_S3_reg[1]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.088      ;
; -1.910 ; stock_S1_reg[13] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.132      ;
; -1.910 ; stock_S3_reg[1]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.088      ;
; -1.910 ; stock_S1_reg[13] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.190      ; 3.132      ;
; -1.907 ; stock_S4_reg[26] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.165      ; 3.104      ;
; -1.907 ; stock_S4_reg[26] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.165      ; 3.104      ;
; -1.907 ; stock_S4_reg[26] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.165      ; 3.104      ;
; -1.907 ; stock_S4_reg[26] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.165      ; 3.104      ;
; -1.904 ; stock_S0_reg[10] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.228      ; 3.164      ;
; -1.904 ; stock_S0_reg[10] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.228      ; 3.164      ;
; -1.904 ; stock_S0_reg[10] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.228      ; 3.164      ;
; -1.904 ; stock_S0_reg[10] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.228      ; 3.164      ;
; -1.903 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.135      ; 3.070      ;
; -1.903 ; stock_S1_reg[12] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.114      ;
; -1.903 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.135      ; 3.070      ;
; -1.903 ; stock_S1_reg[12] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.114      ;
; -1.903 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.135      ; 3.070      ;
; -1.903 ; stock_S1_reg[12] ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.114      ;
; -1.903 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.135      ; 3.070      ;
; -1.903 ; stock_S1_reg[12] ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.114      ;
; -1.903 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.135      ; 3.070      ;
; -1.903 ; stock_S1_reg[12] ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.114      ;
; -1.903 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.135      ; 3.070      ;
; -1.903 ; stock_S1_reg[12] ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.114      ;
; -1.903 ; stock_S3_reg[6]  ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.135      ; 3.070      ;
; -1.903 ; stock_S1_reg[12] ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 1.000        ; 0.179      ; 3.114      ;
; -1.903 ; stock_S2_reg[12] ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.086      ;
; -1.903 ; stock_S2_reg[12] ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.086      ;
; -1.903 ; stock_S2_reg[12] ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.086      ;
; -1.903 ; stock_S2_reg[12] ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.086      ;
; -1.902 ; stock_S2_reg[5]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.085      ;
; -1.902 ; stock_S2_reg[5]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.085      ;
; -1.902 ; stock_S2_reg[5]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.085      ;
; -1.902 ; stock_S2_reg[5]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.151      ; 3.085      ;
; -1.900 ; stock_S3_reg[2]  ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.078      ;
; -1.900 ; stock_S3_reg[2]  ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.078      ;
; -1.900 ; stock_S3_reg[2]  ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.078      ;
; -1.900 ; stock_S3_reg[2]  ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 1.000        ; 0.146      ; 3.078      ;
; -1.899 ; stock_S2_reg[11] ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 1.000        ; 0.140      ; 3.071      ;
; -1.899 ; stock_S2_reg[11] ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 1.000        ; 0.140      ; 3.071      ;
+--------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'man_clk'                                                                                                              ;
+-------+-----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.846 ; choice[0]                   ; hex_controller:display|HEX3[0] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX3[1] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX3[3] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX3[4] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX3[5] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX2[0] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX2[1] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX2[2] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX2[3] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX2[4] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX2[5] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.846 ; choice[0]                   ; hex_controller:display|HEX2[6] ; choice[0]    ; man_clk     ; 0.000        ; 1.674      ; 2.672      ;
; 0.955 ; choice[0]                   ; hex_controller:display|HEX0[1] ; choice[0]    ; man_clk     ; 0.000        ; 1.690      ; 2.797      ;
; 0.955 ; choice[0]                   ; hex_controller:display|HEX0[2] ; choice[0]    ; man_clk     ; 0.000        ; 1.690      ; 2.797      ;
; 0.955 ; choice[0]                   ; hex_controller:display|HEX0[4] ; choice[0]    ; man_clk     ; 0.000        ; 1.690      ; 2.797      ;
; 0.961 ; choice[0]                   ; hex_controller:display|HEX3[2] ; choice[0]    ; man_clk     ; 0.000        ; 1.661      ; 2.774      ;
; 1.044 ; choice[0]                   ; hex_controller:display|HEX1[0] ; choice[0]    ; man_clk     ; 0.000        ; 1.680      ; 2.876      ;
; 1.044 ; choice[0]                   ; hex_controller:display|HEX1[1] ; choice[0]    ; man_clk     ; 0.000        ; 1.680      ; 2.876      ;
; 1.044 ; choice[0]                   ; hex_controller:display|HEX1[2] ; choice[0]    ; man_clk     ; 0.000        ; 1.680      ; 2.876      ;
; 1.044 ; choice[0]                   ; hex_controller:display|HEX1[3] ; choice[0]    ; man_clk     ; 0.000        ; 1.680      ; 2.876      ;
; 1.044 ; choice[0]                   ; hex_controller:display|HEX1[4] ; choice[0]    ; man_clk     ; 0.000        ; 1.680      ; 2.876      ;
; 1.044 ; choice[0]                   ; hex_controller:display|HEX1[5] ; choice[0]    ; man_clk     ; 0.000        ; 1.680      ; 2.876      ;
; 1.044 ; choice[0]                   ; hex_controller:display|HEX1[6] ; choice[0]    ; man_clk     ; 0.000        ; 1.680      ; 2.876      ;
; 1.060 ; choice[0]                   ; hex_controller:display|HEX0[0] ; choice[0]    ; man_clk     ; 0.000        ; 1.691      ; 2.903      ;
; 1.060 ; choice[0]                   ; hex_controller:display|HEX0[3] ; choice[0]    ; man_clk     ; 0.000        ; 1.691      ; 2.903      ;
; 1.060 ; choice[0]                   ; hex_controller:display|HEX0[5] ; choice[0]    ; man_clk     ; 0.000        ; 1.691      ; 2.903      ;
; 1.060 ; choice[0]                   ; hex_controller:display|HEX0[6] ; choice[0]    ; man_clk     ; 0.000        ; 1.691      ; 2.903      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[0] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[1] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[3] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[4] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[5] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[1] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[2] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[3] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[5] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.128 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.453      ;
; 1.237 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[1] ; man_clk      ; man_clk     ; 0.000        ; 0.189      ; 1.578      ;
; 1.237 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[2] ; man_clk      ; man_clk     ; 0.000        ; 0.189      ; 1.578      ;
; 1.237 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[4] ; man_clk      ; man_clk     ; 0.000        ; 0.189      ; 1.578      ;
; 1.243 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX3[2] ; man_clk      ; man_clk     ; 0.000        ; 0.160      ; 1.555      ;
; 1.326 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[0] ; man_clk      ; man_clk     ; 0.000        ; 0.179      ; 1.657      ;
; 1.326 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[1] ; man_clk      ; man_clk     ; 0.000        ; 0.179      ; 1.657      ;
; 1.326 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[2] ; man_clk      ; man_clk     ; 0.000        ; 0.179      ; 1.657      ;
; 1.326 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[3] ; man_clk      ; man_clk     ; 0.000        ; 0.179      ; 1.657      ;
; 1.326 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[4] ; man_clk      ; man_clk     ; 0.000        ; 0.179      ; 1.657      ;
; 1.326 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[5] ; man_clk      ; man_clk     ; 0.000        ; 0.179      ; 1.657      ;
; 1.326 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX1[6] ; man_clk      ; man_clk     ; 0.000        ; 0.179      ; 1.657      ;
; 1.342 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[0] ; man_clk      ; man_clk     ; 0.000        ; 0.190      ; 1.684      ;
; 1.342 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[3] ; man_clk      ; man_clk     ; 0.000        ; 0.190      ; 1.684      ;
; 1.342 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[5] ; man_clk      ; man_clk     ; 0.000        ; 0.190      ; 1.684      ;
; 1.342 ; CSTATE.salgado_dispensation ; hex_controller:display|HEX0[6] ; man_clk      ; man_clk     ; 0.000        ; 0.190      ; 1.684      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX3[0] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX3[1] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX3[3] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX3[4] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX3[5] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX2[0] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX2[1] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX2[2] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX2[3] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX2[4] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX2[5] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.346 ; choice[0]                   ; hex_controller:display|HEX2[6] ; choice[0]    ; man_clk     ; -0.500       ; 1.674      ; 2.672      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX3[0] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX3[1] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX3[3] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX3[4] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX3[5] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX2[1] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX2[2] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX2[3] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX2[5] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.448 ; choice_reg[2]               ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 0.000        ; -0.002     ; 1.598      ;
; 1.455 ; choice[0]                   ; hex_controller:display|HEX0[1] ; choice[0]    ; man_clk     ; -0.500       ; 1.690      ; 2.797      ;
; 1.455 ; choice[0]                   ; hex_controller:display|HEX0[2] ; choice[0]    ; man_clk     ; -0.500       ; 1.690      ; 2.797      ;
; 1.455 ; choice[0]                   ; hex_controller:display|HEX0[4] ; choice[0]    ; man_clk     ; -0.500       ; 1.690      ; 2.797      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX3[0] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX3[1] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX3[3] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX3[4] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX3[5] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[1] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[2] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[3] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[4] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[5] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; CSTATE.INIT_STATE           ; hex_controller:display|HEX2[6] ; man_clk      ; man_clk     ; 0.000        ; 0.173      ; 1.786      ;
; 1.461 ; choice[0]                   ; hex_controller:display|HEX3[2] ; choice[0]    ; man_clk     ; -0.500       ; 1.661      ; 2.774      ;
; 1.528 ; choice_reg[0]               ; hex_controller:display|HEX3[0] ; man_clk      ; man_clk     ; 0.000        ; 0.119      ; 1.799      ;
; 1.528 ; choice_reg[0]               ; hex_controller:display|HEX3[1] ; man_clk      ; man_clk     ; 0.000        ; 0.119      ; 1.799      ;
; 1.528 ; choice_reg[0]               ; hex_controller:display|HEX3[3] ; man_clk      ; man_clk     ; 0.000        ; 0.119      ; 1.799      ;
; 1.528 ; choice_reg[0]               ; hex_controller:display|HEX3[4] ; man_clk      ; man_clk     ; 0.000        ; 0.119      ; 1.799      ;
; 1.528 ; choice_reg[0]               ; hex_controller:display|HEX3[5] ; man_clk      ; man_clk     ; 0.000        ; 0.119      ; 1.799      ;
; 1.528 ; choice_reg[0]               ; hex_controller:display|HEX2[0] ; man_clk      ; man_clk     ; 0.000        ; 0.119      ; 1.799      ;
+-------+-----------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V_input[0]'                                                                 ;
+--------+--------------+----------------+------------------+------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+------------+------------+------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; V_input[0] ; Rise       ; V_input[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; Mux0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; Mux0~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; Mux0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; Mux0~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; Mux0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; Mux0~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Rise       ; Mux0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Rise       ; Mux0~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[4]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[4]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[5]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[6]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Fall       ; V[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Fall       ; V[6]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; V_input[0] ; Rise       ; V_input[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; V_input[0] ; Rise       ; V_input[0]|combout     ;
+--------+--------------+----------------+------------------+------------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'choice[0]'                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; choice[0] ; Rise       ; choice[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; choice[0]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; choice[0]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[1]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[1]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[2]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[2]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[3]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[3]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[4]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[4]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[5]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[5]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[7]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[7]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Fall       ; mux21:mux|output[8]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Fall       ; mux21:mux|output[8]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[4]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[5]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[7]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[8]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[8]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[8]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[8]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[8]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[8]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[8]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[8]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; choice[0] ; Rise       ; mux|output[8]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; choice[0] ; Rise       ; mux|output[8]~0|datad           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'man_clk'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; man_clk ; Rise       ; man_clk                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; CSTATE.Coin_Reception             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; CSTATE.Coin_Reception             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; CSTATE.INIT_STATE                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; CSTATE.INIT_STATE                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; CSTATE.salgado_dispensation       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; CSTATE.salgado_dispensation       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; D[0]~reg0                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; D[0]~reg0                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; accumulator8:accumulator|temp2[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; accumulator8:accumulator|temp2[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; choice_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; choice_reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; choice_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; choice_reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; choice_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; choice_reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX0[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX0[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX1[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX2[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX2[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; hex_controller:display|HEX3[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; hex_controller:display|HEX3[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; price_reg[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[0]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; price_reg[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[1]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; price_reg[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[2]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; price_reg[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[3]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; price_reg[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[4]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; price_reg[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; man_clk ; Rise       ; price_reg[5]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; man_clk ; Rise       ; price_reg[7]                      ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; V_input[*]      ; V_input[0] ; -0.280 ; -0.280 ; Fall       ; V_input[0]      ;
;  V_input[0]     ; V_input[0] ; -0.292 ; -0.292 ; Fall       ; V_input[0]      ;
;  V_input[1]     ; V_input[0] ; -0.280 ; -0.280 ; Fall       ; V_input[0]      ;
;  V_input[2]     ; V_input[0] ; -0.330 ; -0.330 ; Fall       ; V_input[0]      ;
; choice[*]       ; choice[0]  ; -0.046 ; -0.046 ; Fall       ; choice[0]       ;
;  choice[0]      ; choice[0]  ; -0.322 ; -0.322 ; Fall       ; choice[0]       ;
;  choice[1]      ; choice[0]  ; -0.046 ; -0.046 ; Fall       ; choice[0]       ;
;  choice[2]      ; choice[0]  ; -0.064 ; -0.064 ; Fall       ; choice[0]       ;
; C               ; man_clk    ; 1.472  ; 1.472  ; Rise       ; man_clk         ;
; cancel_purchase ; man_clk    ; 1.712  ; 1.712  ; Rise       ; man_clk         ;
; choice[*]       ; man_clk    ; 1.927  ; 1.927  ; Rise       ; man_clk         ;
;  choice[0]      ; man_clk    ; 1.656  ; 1.656  ; Rise       ; man_clk         ;
;  choice[1]      ; man_clk    ; 1.874  ; 1.874  ; Rise       ; man_clk         ;
;  choice[2]      ; man_clk    ; 1.927  ; 1.927  ; Rise       ; man_clk         ;
; nRST            ; man_clk    ; 0.267  ; 0.267  ; Rise       ; man_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; V_input[*]      ; V_input[0] ; 1.000  ; 1.000  ; Fall       ; V_input[0]      ;
;  V_input[0]     ; V_input[0] ; 0.786  ; 0.786  ; Fall       ; V_input[0]      ;
;  V_input[1]     ; V_input[0] ; 0.873  ; 0.873  ; Fall       ; V_input[0]      ;
;  V_input[2]     ; V_input[0] ; 1.000  ; 1.000  ; Fall       ; V_input[0]      ;
; choice[*]       ; choice[0]  ; 0.817  ; 0.817  ; Fall       ; choice[0]       ;
;  choice[0]      ; choice[0]  ; 0.796  ; 0.796  ; Fall       ; choice[0]       ;
;  choice[1]      ; choice[0]  ; 0.764  ; 0.764  ; Fall       ; choice[0]       ;
;  choice[2]      ; choice[0]  ; 0.817  ; 0.817  ; Fall       ; choice[0]       ;
; C               ; man_clk    ; -0.140 ; -0.140 ; Rise       ; man_clk         ;
; cancel_purchase ; man_clk    ; 0.342  ; 0.342  ; Rise       ; man_clk         ;
; choice[*]       ; man_clk    ; 0.319  ; 0.319  ; Rise       ; man_clk         ;
;  choice[0]      ; man_clk    ; -0.351 ; -0.351 ; Rise       ; man_clk         ;
;  choice[1]      ; man_clk    ; 0.128  ; 0.128  ; Rise       ; man_clk         ;
;  choice[2]      ; man_clk    ; 0.319  ; 0.319  ; Rise       ; man_clk         ;
; nRST            ; man_clk    ; 0.151  ; 0.151  ; Rise       ; man_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; E[*]         ; V_input[0] ; 6.631 ; 6.631 ; Fall       ; V_input[0]      ;
;  E[0]        ; V_input[0] ; 6.158 ; 6.158 ; Fall       ; V_input[0]      ;
;  E[1]        ; V_input[0] ; 6.330 ; 6.330 ; Fall       ; V_input[0]      ;
;  E[2]        ; V_input[0] ; 6.134 ; 6.134 ; Fall       ; V_input[0]      ;
;  E[3]        ; V_input[0] ; 6.094 ; 6.094 ; Fall       ; V_input[0]      ;
;  E[4]        ; V_input[0] ; 6.403 ; 6.403 ; Fall       ; V_input[0]      ;
;  E[5]        ; V_input[0] ; 6.631 ; 6.631 ; Fall       ; V_input[0]      ;
;  E[6]        ; V_input[0] ; 6.063 ; 6.063 ; Fall       ; V_input[0]      ;
; D[*]         ; man_clk    ; 3.986 ; 3.986 ; Rise       ; man_clk         ;
;  D[0]        ; man_clk    ; 3.986 ; 3.986 ; Rise       ; man_clk         ;
; E[*]         ; man_clk    ; 7.157 ; 7.157 ; Rise       ; man_clk         ;
;  E[0]        ; man_clk    ; 5.760 ; 5.760 ; Rise       ; man_clk         ;
;  E[1]        ; man_clk    ; 5.932 ; 5.932 ; Rise       ; man_clk         ;
;  E[2]        ; man_clk    ; 5.736 ; 5.736 ; Rise       ; man_clk         ;
;  E[3]        ; man_clk    ; 5.696 ; 5.696 ; Rise       ; man_clk         ;
;  E[4]        ; man_clk    ; 6.344 ; 6.344 ; Rise       ; man_clk         ;
;  E[5]        ; man_clk    ; 6.513 ; 6.513 ; Rise       ; man_clk         ;
;  E[6]        ; man_clk    ; 6.846 ; 6.846 ; Rise       ; man_clk         ;
;  E[7]        ; man_clk    ; 7.157 ; 7.157 ; Rise       ; man_clk         ;
;  E[8]        ; man_clk    ; 7.146 ; 7.146 ; Rise       ; man_clk         ;
; ESTQ[*]      ; man_clk    ; 6.134 ; 6.134 ; Rise       ; man_clk         ;
;  ESTQ[0]     ; man_clk    ; 6.134 ; 6.134 ; Rise       ; man_clk         ;
; P[*]         ; man_clk    ; 4.609 ; 4.609 ; Rise       ; man_clk         ;
;  P[0]        ; man_clk    ; 4.378 ; 4.378 ; Rise       ; man_clk         ;
;  P[1]        ; man_clk    ; 4.587 ; 4.587 ; Rise       ; man_clk         ;
;  P[2]        ; man_clk    ; 4.542 ; 4.542 ; Rise       ; man_clk         ;
;  P[3]        ; man_clk    ; 4.467 ; 4.467 ; Rise       ; man_clk         ;
;  P[4]        ; man_clk    ; 4.483 ; 4.483 ; Rise       ; man_clk         ;
;  P[5]        ; man_clk    ; 4.390 ; 4.390 ; Rise       ; man_clk         ;
;  P[6]        ; man_clk    ; 4.605 ; 4.605 ; Rise       ; man_clk         ;
;  P[7]        ; man_clk    ; 4.609 ; 4.609 ; Rise       ; man_clk         ;
;  P[8]        ; man_clk    ; 4.466 ; 4.466 ; Rise       ; man_clk         ;
; display1[*]  ; man_clk    ; 5.150 ; 5.150 ; Rise       ; man_clk         ;
;  display1[0] ; man_clk    ; 4.615 ; 4.615 ; Rise       ; man_clk         ;
;  display1[1] ; man_clk    ; 5.150 ; 5.150 ; Rise       ; man_clk         ;
;  display1[2] ; man_clk    ; 4.828 ; 4.828 ; Rise       ; man_clk         ;
;  display1[3] ; man_clk    ; 4.466 ; 4.466 ; Rise       ; man_clk         ;
;  display1[4] ; man_clk    ; 4.466 ; 4.466 ; Rise       ; man_clk         ;
;  display1[5] ; man_clk    ; 4.808 ; 4.808 ; Rise       ; man_clk         ;
; display2[*]  ; man_clk    ; 4.907 ; 4.907 ; Rise       ; man_clk         ;
;  display2[0] ; man_clk    ; 4.708 ; 4.708 ; Rise       ; man_clk         ;
;  display2[1] ; man_clk    ; 4.351 ; 4.351 ; Rise       ; man_clk         ;
;  display2[2] ; man_clk    ; 4.620 ; 4.620 ; Rise       ; man_clk         ;
;  display2[3] ; man_clk    ; 4.446 ; 4.446 ; Rise       ; man_clk         ;
;  display2[4] ; man_clk    ; 4.593 ; 4.593 ; Rise       ; man_clk         ;
;  display2[5] ; man_clk    ; 4.907 ; 4.907 ; Rise       ; man_clk         ;
;  display2[6] ; man_clk    ; 4.837 ; 4.837 ; Rise       ; man_clk         ;
; display3[*]  ; man_clk    ; 4.807 ; 4.807 ; Rise       ; man_clk         ;
;  display3[0] ; man_clk    ; 4.774 ; 4.774 ; Rise       ; man_clk         ;
;  display3[1] ; man_clk    ; 4.395 ; 4.395 ; Rise       ; man_clk         ;
;  display3[2] ; man_clk    ; 4.237 ; 4.237 ; Rise       ; man_clk         ;
;  display3[3] ; man_clk    ; 4.447 ; 4.447 ; Rise       ; man_clk         ;
;  display3[4] ; man_clk    ; 4.348 ; 4.348 ; Rise       ; man_clk         ;
;  display3[5] ; man_clk    ; 4.807 ; 4.807 ; Rise       ; man_clk         ;
;  display3[6] ; man_clk    ; 4.365 ; 4.365 ; Rise       ; man_clk         ;
; display4[*]  ; man_clk    ; 4.715 ; 4.715 ; Rise       ; man_clk         ;
;  display4[0] ; man_clk    ; 4.135 ; 4.135 ; Rise       ; man_clk         ;
;  display4[1] ; man_clk    ; 4.209 ; 4.209 ; Rise       ; man_clk         ;
;  display4[2] ; man_clk    ; 4.304 ; 4.304 ; Rise       ; man_clk         ;
;  display4[3] ; man_clk    ; 4.518 ; 4.518 ; Rise       ; man_clk         ;
;  display4[4] ; man_clk    ; 4.715 ; 4.715 ; Rise       ; man_clk         ;
;  display4[5] ; man_clk    ; 4.442 ; 4.442 ; Rise       ; man_clk         ;
;  display4[6] ; man_clk    ; 4.351 ; 4.351 ; Rise       ; man_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; E[*]         ; V_input[0] ; 5.037 ; 5.037 ; Fall       ; V_input[0]      ;
;  E[0]        ; V_input[0] ; 5.037 ; 5.037 ; Fall       ; V_input[0]      ;
;  E[1]        ; V_input[0] ; 5.218 ; 5.218 ; Fall       ; V_input[0]      ;
;  E[2]        ; V_input[0] ; 5.315 ; 5.315 ; Fall       ; V_input[0]      ;
;  E[3]        ; V_input[0] ; 5.258 ; 5.258 ; Fall       ; V_input[0]      ;
;  E[4]        ; V_input[0] ; 5.303 ; 5.303 ; Fall       ; V_input[0]      ;
;  E[5]        ; V_input[0] ; 5.574 ; 5.574 ; Fall       ; V_input[0]      ;
;  E[6]        ; V_input[0] ; 5.290 ; 5.290 ; Fall       ; V_input[0]      ;
; D[*]         ; man_clk    ; 3.986 ; 3.986 ; Rise       ; man_clk         ;
;  D[0]        ; man_clk    ; 3.986 ; 3.986 ; Rise       ; man_clk         ;
; E[*]         ; man_clk    ; 4.252 ; 4.252 ; Rise       ; man_clk         ;
;  E[0]        ; man_clk    ; 4.295 ; 4.295 ; Rise       ; man_clk         ;
;  E[1]        ; man_clk    ; 4.346 ; 4.346 ; Rise       ; man_clk         ;
;  E[2]        ; man_clk    ; 4.252 ; 4.252 ; Rise       ; man_clk         ;
;  E[3]        ; man_clk    ; 4.261 ; 4.261 ; Rise       ; man_clk         ;
;  E[4]        ; man_clk    ; 4.338 ; 4.338 ; Rise       ; man_clk         ;
;  E[5]        ; man_clk    ; 4.435 ; 4.435 ; Rise       ; man_clk         ;
;  E[6]        ; man_clk    ; 4.409 ; 4.409 ; Rise       ; man_clk         ;
;  E[7]        ; man_clk    ; 4.334 ; 4.334 ; Rise       ; man_clk         ;
;  E[8]        ; man_clk    ; 4.318 ; 4.318 ; Rise       ; man_clk         ;
; ESTQ[*]      ; man_clk    ; 4.708 ; 4.708 ; Rise       ; man_clk         ;
;  ESTQ[0]     ; man_clk    ; 4.708 ; 4.708 ; Rise       ; man_clk         ;
; P[*]         ; man_clk    ; 4.229 ; 4.229 ; Rise       ; man_clk         ;
;  P[0]        ; man_clk    ; 4.359 ; 4.359 ; Rise       ; man_clk         ;
;  P[1]        ; man_clk    ; 4.425 ; 4.425 ; Rise       ; man_clk         ;
;  P[2]        ; man_clk    ; 4.424 ; 4.424 ; Rise       ; man_clk         ;
;  P[3]        ; man_clk    ; 4.454 ; 4.454 ; Rise       ; man_clk         ;
;  P[4]        ; man_clk    ; 4.450 ; 4.450 ; Rise       ; man_clk         ;
;  P[5]        ; man_clk    ; 4.229 ; 4.229 ; Rise       ; man_clk         ;
;  P[6]        ; man_clk    ; 4.453 ; 4.453 ; Rise       ; man_clk         ;
;  P[7]        ; man_clk    ; 4.460 ; 4.460 ; Rise       ; man_clk         ;
;  P[8]        ; man_clk    ; 4.432 ; 4.432 ; Rise       ; man_clk         ;
; display1[*]  ; man_clk    ; 4.466 ; 4.466 ; Rise       ; man_clk         ;
;  display1[0] ; man_clk    ; 4.615 ; 4.615 ; Rise       ; man_clk         ;
;  display1[1] ; man_clk    ; 5.150 ; 5.150 ; Rise       ; man_clk         ;
;  display1[2] ; man_clk    ; 4.828 ; 4.828 ; Rise       ; man_clk         ;
;  display1[3] ; man_clk    ; 4.466 ; 4.466 ; Rise       ; man_clk         ;
;  display1[4] ; man_clk    ; 4.466 ; 4.466 ; Rise       ; man_clk         ;
;  display1[5] ; man_clk    ; 4.808 ; 4.808 ; Rise       ; man_clk         ;
; display2[*]  ; man_clk    ; 4.351 ; 4.351 ; Rise       ; man_clk         ;
;  display2[0] ; man_clk    ; 4.708 ; 4.708 ; Rise       ; man_clk         ;
;  display2[1] ; man_clk    ; 4.351 ; 4.351 ; Rise       ; man_clk         ;
;  display2[2] ; man_clk    ; 4.620 ; 4.620 ; Rise       ; man_clk         ;
;  display2[3] ; man_clk    ; 4.446 ; 4.446 ; Rise       ; man_clk         ;
;  display2[4] ; man_clk    ; 4.593 ; 4.593 ; Rise       ; man_clk         ;
;  display2[5] ; man_clk    ; 4.907 ; 4.907 ; Rise       ; man_clk         ;
;  display2[6] ; man_clk    ; 4.837 ; 4.837 ; Rise       ; man_clk         ;
; display3[*]  ; man_clk    ; 4.237 ; 4.237 ; Rise       ; man_clk         ;
;  display3[0] ; man_clk    ; 4.774 ; 4.774 ; Rise       ; man_clk         ;
;  display3[1] ; man_clk    ; 4.395 ; 4.395 ; Rise       ; man_clk         ;
;  display3[2] ; man_clk    ; 4.237 ; 4.237 ; Rise       ; man_clk         ;
;  display3[3] ; man_clk    ; 4.447 ; 4.447 ; Rise       ; man_clk         ;
;  display3[4] ; man_clk    ; 4.348 ; 4.348 ; Rise       ; man_clk         ;
;  display3[5] ; man_clk    ; 4.807 ; 4.807 ; Rise       ; man_clk         ;
;  display3[6] ; man_clk    ; 4.365 ; 4.365 ; Rise       ; man_clk         ;
; display4[*]  ; man_clk    ; 4.135 ; 4.135 ; Rise       ; man_clk         ;
;  display4[0] ; man_clk    ; 4.135 ; 4.135 ; Rise       ; man_clk         ;
;  display4[1] ; man_clk    ; 4.209 ; 4.209 ; Rise       ; man_clk         ;
;  display4[2] ; man_clk    ; 4.304 ; 4.304 ; Rise       ; man_clk         ;
;  display4[3] ; man_clk    ; 4.518 ; 4.518 ; Rise       ; man_clk         ;
;  display4[4] ; man_clk    ; 4.715 ; 4.715 ; Rise       ; man_clk         ;
;  display4[5] ; man_clk    ; 4.442 ; 4.442 ; Rise       ; man_clk         ;
;  display4[6] ; man_clk    ; 4.351 ; 4.351 ; Rise       ; man_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+-----------------+-------------+-------+-------+-------+-------+
; Input Port      ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-----------------+-------------+-------+-------+-------+-------+
; C               ; E[0]        ; 4.405 ;       ;       ; 4.405 ;
; C               ; E[1]        ; 4.577 ;       ;       ; 4.577 ;
; C               ; E[2]        ; 4.381 ;       ;       ; 4.381 ;
; C               ; E[3]        ; 4.341 ;       ;       ; 4.341 ;
; C               ; E[4]        ; 4.650 ;       ;       ; 4.650 ;
; C               ; E[5]        ; 4.878 ;       ;       ; 4.878 ;
; C               ; E[6]        ; 4.310 ;       ;       ; 4.310 ;
; cancel_purchase ; E[0]        ; 5.115 ; 4.024 ; 4.024 ; 5.115 ;
; cancel_purchase ; E[1]        ; 5.287 ; 4.201 ; 4.201 ; 5.287 ;
; cancel_purchase ; E[2]        ; 5.091 ; 4.362 ; 4.362 ; 5.091 ;
; cancel_purchase ; E[3]        ; 5.051 ; 4.875 ; 4.875 ; 5.051 ;
; cancel_purchase ; E[4]        ; 5.360 ; 4.567 ; 4.567 ; 5.360 ;
; cancel_purchase ; E[5]        ; 5.588 ; 4.638 ; 4.638 ; 5.588 ;
; cancel_purchase ; E[6]        ; 5.020 ; 4.781 ; 4.781 ; 5.020 ;
; cancel_purchase ; E[7]        ;       ; 3.483 ; 3.483 ;       ;
; cancel_purchase ; E[8]        ; 3.895 ; 4.046 ; 4.046 ; 3.895 ;
; cancel_purchase ; ESTQ[0]     ;       ; 4.139 ; 4.139 ;       ;
; cancel_purchase ; P[0]        ;       ; 3.556 ; 3.556 ;       ;
; cancel_purchase ; P[1]        ;       ; 3.618 ; 3.618 ;       ;
; cancel_purchase ; P[2]        ;       ; 3.726 ; 3.726 ;       ;
; cancel_purchase ; P[3]        ;       ; 3.652 ; 3.652 ;       ;
; cancel_purchase ; P[4]        ;       ; 3.525 ; 3.525 ;       ;
; cancel_purchase ; P[5]        ;       ; 3.436 ; 3.436 ;       ;
; cancel_purchase ; P[6]        ;       ; 3.649 ; 3.649 ;       ;
; cancel_purchase ; P[7]        ;       ; 3.534 ; 3.534 ;       ;
; cancel_purchase ; P[8]        ;       ; 3.626 ; 3.626 ;       ;
+-----------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+-----------------+-------------+-------+-------+-------+-------+
; Input Port      ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-----------------+-------------+-------+-------+-------+-------+
; C               ; E[0]        ; 4.405 ;       ;       ; 4.405 ;
; C               ; E[1]        ; 4.577 ;       ;       ; 4.577 ;
; C               ; E[2]        ; 4.381 ;       ;       ; 4.381 ;
; C               ; E[3]        ; 4.341 ;       ;       ; 4.341 ;
; C               ; E[4]        ; 4.650 ;       ;       ; 4.650 ;
; C               ; E[5]        ; 4.878 ;       ;       ; 4.878 ;
; C               ; E[6]        ; 4.310 ;       ;       ; 4.310 ;
; cancel_purchase ; E[0]        ; 5.115 ; 3.810 ; 3.810 ; 5.115 ;
; cancel_purchase ; E[1]        ; 5.287 ; 3.861 ; 3.861 ; 5.287 ;
; cancel_purchase ; E[2]        ; 5.091 ; 4.317 ; 4.317 ; 5.091 ;
; cancel_purchase ; E[3]        ; 5.051 ; 4.370 ; 4.370 ; 5.051 ;
; cancel_purchase ; E[4]        ; 5.360 ; 4.081 ; 4.081 ; 5.360 ;
; cancel_purchase ; E[5]        ; 5.588 ; 4.098 ; 4.098 ; 5.588 ;
; cancel_purchase ; E[6]        ; 5.020 ; 4.026 ; 4.026 ; 5.020 ;
; cancel_purchase ; E[7]        ;       ; 3.483 ; 3.483 ;       ;
; cancel_purchase ; E[8]        ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; cancel_purchase ; ESTQ[0]     ;       ; 4.139 ; 4.139 ;       ;
; cancel_purchase ; P[0]        ;       ; 3.556 ; 3.556 ;       ;
; cancel_purchase ; P[1]        ;       ; 3.618 ; 3.618 ;       ;
; cancel_purchase ; P[2]        ;       ; 3.726 ; 3.726 ;       ;
; cancel_purchase ; P[3]        ;       ; 3.652 ; 3.652 ;       ;
; cancel_purchase ; P[4]        ;       ; 3.525 ; 3.525 ;       ;
; cancel_purchase ; P[5]        ;       ; 3.436 ; 3.436 ;       ;
; cancel_purchase ; P[6]        ;       ; 3.649 ; 3.649 ;       ;
; cancel_purchase ; P[7]        ;       ; 3.534 ; 3.534 ;       ;
; cancel_purchase ; P[8]        ;       ; 3.626 ; 3.626 ;       ;
+-----------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -20.411   ; -0.986 ; -6.826   ; 0.846   ; -1.631              ;
;  V_input[0]      ; -0.068    ; -0.864 ; N/A      ; N/A     ; -1.631              ;
;  choice[0]       ; 0.027     ; -0.986 ; N/A      ; N/A     ; -1.631              ;
;  man_clk         ; -20.411   ; 0.215  ; -6.826   ; 0.846   ; -1.469              ;
; Design-wide TNS  ; -1454.244 ; -9.534 ; -176.092 ; 0.0     ; -262.573            ;
;  V_input[0]      ; -0.068    ; -3.681 ; N/A      ; N/A     ; -1.631              ;
;  choice[0]       ; 0.000     ; -5.946 ; N/A      ; N/A     ; -1.631              ;
;  man_clk         ; -1454.176 ; 0.000  ; -176.092 ; 0.000   ; -259.311            ;
+------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; V_input[*]      ; V_input[0] ; 0.568 ; 0.568 ; Fall       ; V_input[0]      ;
;  V_input[0]     ; V_input[0] ; 0.568 ; 0.568 ; Fall       ; V_input[0]      ;
;  V_input[1]     ; V_input[0] ; 0.555 ; 0.555 ; Fall       ; V_input[0]      ;
;  V_input[2]     ; V_input[0] ; 0.454 ; 0.454 ; Fall       ; V_input[0]      ;
; choice[*]       ; choice[0]  ; 0.899 ; 0.899 ; Fall       ; choice[0]       ;
;  choice[0]      ; choice[0]  ; 0.473 ; 0.473 ; Fall       ; choice[0]       ;
;  choice[1]      ; choice[0]  ; 0.862 ; 0.862 ; Fall       ; choice[0]       ;
;  choice[2]      ; choice[0]  ; 0.899 ; 0.899 ; Fall       ; choice[0]       ;
; C               ; man_clk    ; 4.056 ; 4.056 ; Rise       ; man_clk         ;
; cancel_purchase ; man_clk    ; 4.623 ; 4.623 ; Rise       ; man_clk         ;
; choice[*]       ; man_clk    ; 5.316 ; 5.316 ; Rise       ; man_clk         ;
;  choice[0]      ; man_clk    ; 4.681 ; 4.681 ; Rise       ; man_clk         ;
;  choice[1]      ; man_clk    ; 4.991 ; 4.991 ; Rise       ; man_clk         ;
;  choice[2]      ; man_clk    ; 5.316 ; 5.316 ; Rise       ; man_clk         ;
; nRST            ; man_clk    ; 1.012 ; 1.012 ; Rise       ; man_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; V_input[*]      ; V_input[0] ; 1.409  ; 1.409  ; Fall       ; V_input[0]      ;
;  V_input[0]     ; V_input[0] ; 0.864  ; 0.864  ; Fall       ; V_input[0]      ;
;  V_input[1]     ; V_input[0] ; 1.091  ; 1.091  ; Fall       ; V_input[0]      ;
;  V_input[2]     ; V_input[0] ; 1.409  ; 1.409  ; Fall       ; V_input[0]      ;
; choice[*]       ; choice[0]  ; 0.993  ; 0.993  ; Fall       ; choice[0]       ;
;  choice[0]      ; choice[0]  ; 0.986  ; 0.986  ; Fall       ; choice[0]       ;
;  choice[1]      ; choice[0]  ; 0.824  ; 0.824  ; Fall       ; choice[0]       ;
;  choice[2]      ; choice[0]  ; 0.993  ; 0.993  ; Fall       ; choice[0]       ;
; C               ; man_clk    ; -0.140 ; -0.140 ; Rise       ; man_clk         ;
; cancel_purchase ; man_clk    ; 0.534  ; 0.534  ; Rise       ; man_clk         ;
; choice[*]       ; man_clk    ; 0.501  ; 0.501  ; Rise       ; man_clk         ;
;  choice[0]      ; man_clk    ; -0.351 ; -0.351 ; Rise       ; man_clk         ;
;  choice[1]      ; man_clk    ; 0.133  ; 0.133  ; Rise       ; man_clk         ;
;  choice[2]      ; man_clk    ; 0.501  ; 0.501  ; Rise       ; man_clk         ;
; nRST            ; man_clk    ; 0.151  ; 0.151  ; Rise       ; man_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; E[*]         ; V_input[0] ; 14.829 ; 14.829 ; Fall       ; V_input[0]      ;
;  E[0]        ; V_input[0] ; 13.603 ; 13.603 ; Fall       ; V_input[0]      ;
;  E[1]        ; V_input[0] ; 14.013 ; 14.013 ; Fall       ; V_input[0]      ;
;  E[2]        ; V_input[0] ; 13.488 ; 13.488 ; Fall       ; V_input[0]      ;
;  E[3]        ; V_input[0] ; 13.347 ; 13.347 ; Fall       ; V_input[0]      ;
;  E[4]        ; V_input[0] ; 14.255 ; 14.255 ; Fall       ; V_input[0]      ;
;  E[5]        ; V_input[0] ; 14.829 ; 14.829 ; Fall       ; V_input[0]      ;
;  E[6]        ; V_input[0] ; 13.280 ; 13.280 ; Fall       ; V_input[0]      ;
; D[*]         ; man_clk    ; 8.531  ; 8.531  ; Rise       ; man_clk         ;
;  D[0]        ; man_clk    ; 8.531  ; 8.531  ; Rise       ; man_clk         ;
; E[*]         ; man_clk    ; 17.111 ; 17.111 ; Rise       ; man_clk         ;
;  E[0]        ; man_clk    ; 13.079 ; 13.079 ; Rise       ; man_clk         ;
;  E[1]        ; man_clk    ; 13.489 ; 13.489 ; Rise       ; man_clk         ;
;  E[2]        ; man_clk    ; 12.964 ; 12.964 ; Rise       ; man_clk         ;
;  E[3]        ; man_clk    ; 12.823 ; 12.823 ; Rise       ; man_clk         ;
;  E[4]        ; man_clk    ; 14.829 ; 14.829 ; Rise       ; man_clk         ;
;  E[5]        ; man_clk    ; 15.287 ; 15.287 ; Rise       ; man_clk         ;
;  E[6]        ; man_clk    ; 16.204 ; 16.204 ; Rise       ; man_clk         ;
;  E[7]        ; man_clk    ; 17.111 ; 17.111 ; Rise       ; man_clk         ;
;  E[8]        ; man_clk    ; 17.080 ; 17.080 ; Rise       ; man_clk         ;
; ESTQ[*]      ; man_clk    ; 14.539 ; 14.539 ; Rise       ; man_clk         ;
;  ESTQ[0]     ; man_clk    ; 14.539 ; 14.539 ; Rise       ; man_clk         ;
; P[*]         ; man_clk    ; 10.046 ; 10.046 ; Rise       ; man_clk         ;
;  P[0]        ; man_clk    ; 9.689  ; 9.689  ; Rise       ; man_clk         ;
;  P[1]        ; man_clk    ; 9.942  ; 9.942  ; Rise       ; man_clk         ;
;  P[2]        ; man_clk    ; 9.748  ; 9.748  ; Rise       ; man_clk         ;
;  P[3]        ; man_clk    ; 9.606  ; 9.606  ; Rise       ; man_clk         ;
;  P[4]        ; man_clk    ; 9.700  ; 9.700  ; Rise       ; man_clk         ;
;  P[5]        ; man_clk    ; 9.655  ; 9.655  ; Rise       ; man_clk         ;
;  P[6]        ; man_clk    ; 10.035 ; 10.035 ; Rise       ; man_clk         ;
;  P[7]        ; man_clk    ; 10.046 ; 10.046 ; Rise       ; man_clk         ;
;  P[8]        ; man_clk    ; 9.616  ; 9.616  ; Rise       ; man_clk         ;
; display1[*]  ; man_clk    ; 11.041 ; 11.041 ; Rise       ; man_clk         ;
;  display1[0] ; man_clk    ; 10.128 ; 10.128 ; Rise       ; man_clk         ;
;  display1[1] ; man_clk    ; 11.041 ; 11.041 ; Rise       ; man_clk         ;
;  display1[2] ; man_clk    ; 10.218 ; 10.218 ; Rise       ; man_clk         ;
;  display1[3] ; man_clk    ; 9.707  ; 9.707  ; Rise       ; man_clk         ;
;  display1[4] ; man_clk    ; 9.720  ; 9.720  ; Rise       ; man_clk         ;
;  display1[5] ; man_clk    ; 10.293 ; 10.293 ; Rise       ; man_clk         ;
; display2[*]  ; man_clk    ; 10.607 ; 10.607 ; Rise       ; man_clk         ;
;  display2[0] ; man_clk    ; 10.294 ; 10.294 ; Rise       ; man_clk         ;
;  display2[1] ; man_clk    ; 9.239  ; 9.239  ; Rise       ; man_clk         ;
;  display2[2] ; man_clk    ; 9.941  ; 9.941  ; Rise       ; man_clk         ;
;  display2[3] ; man_clk    ; 9.433  ; 9.433  ; Rise       ; man_clk         ;
;  display2[4] ; man_clk    ; 9.904  ; 9.904  ; Rise       ; man_clk         ;
;  display2[5] ; man_clk    ; 10.512 ; 10.512 ; Rise       ; man_clk         ;
;  display2[6] ; man_clk    ; 10.607 ; 10.607 ; Rise       ; man_clk         ;
; display3[*]  ; man_clk    ; 10.183 ; 10.183 ; Rise       ; man_clk         ;
;  display3[0] ; man_clk    ; 10.109 ; 10.109 ; Rise       ; man_clk         ;
;  display3[1] ; man_clk    ; 9.486  ; 9.486  ; Rise       ; man_clk         ;
;  display3[2] ; man_clk    ; 8.997  ; 8.997  ; Rise       ; man_clk         ;
;  display3[3] ; man_clk    ; 9.578  ; 9.578  ; Rise       ; man_clk         ;
;  display3[4] ; man_clk    ; 9.280  ; 9.280  ; Rise       ; man_clk         ;
;  display3[5] ; man_clk    ; 10.183 ; 10.183 ; Rise       ; man_clk         ;
;  display3[6] ; man_clk    ; 9.297  ; 9.297  ; Rise       ; man_clk         ;
; display4[*]  ; man_clk    ; 10.409 ; 10.409 ; Rise       ; man_clk         ;
;  display4[0] ; man_clk    ; 8.767  ; 8.767  ; Rise       ; man_clk         ;
;  display4[1] ; man_clk    ; 8.941  ; 8.941  ; Rise       ; man_clk         ;
;  display4[2] ; man_clk    ; 9.204  ; 9.204  ; Rise       ; man_clk         ;
;  display4[3] ; man_clk    ; 9.793  ; 9.793  ; Rise       ; man_clk         ;
;  display4[4] ; man_clk    ; 10.409 ; 10.409 ; Rise       ; man_clk         ;
;  display4[5] ; man_clk    ; 9.550  ; 9.550  ; Rise       ; man_clk         ;
;  display4[6] ; man_clk    ; 9.296  ; 9.296  ; Rise       ; man_clk         ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; E[*]         ; V_input[0] ; 5.037 ; 5.037 ; Fall       ; V_input[0]      ;
;  E[0]        ; V_input[0] ; 5.037 ; 5.037 ; Fall       ; V_input[0]      ;
;  E[1]        ; V_input[0] ; 5.218 ; 5.218 ; Fall       ; V_input[0]      ;
;  E[2]        ; V_input[0] ; 5.315 ; 5.315 ; Fall       ; V_input[0]      ;
;  E[3]        ; V_input[0] ; 5.258 ; 5.258 ; Fall       ; V_input[0]      ;
;  E[4]        ; V_input[0] ; 5.303 ; 5.303 ; Fall       ; V_input[0]      ;
;  E[5]        ; V_input[0] ; 5.574 ; 5.574 ; Fall       ; V_input[0]      ;
;  E[6]        ; V_input[0] ; 5.290 ; 5.290 ; Fall       ; V_input[0]      ;
; D[*]         ; man_clk    ; 3.986 ; 3.986 ; Rise       ; man_clk         ;
;  D[0]        ; man_clk    ; 3.986 ; 3.986 ; Rise       ; man_clk         ;
; E[*]         ; man_clk    ; 4.252 ; 4.252 ; Rise       ; man_clk         ;
;  E[0]        ; man_clk    ; 4.295 ; 4.295 ; Rise       ; man_clk         ;
;  E[1]        ; man_clk    ; 4.346 ; 4.346 ; Rise       ; man_clk         ;
;  E[2]        ; man_clk    ; 4.252 ; 4.252 ; Rise       ; man_clk         ;
;  E[3]        ; man_clk    ; 4.261 ; 4.261 ; Rise       ; man_clk         ;
;  E[4]        ; man_clk    ; 4.338 ; 4.338 ; Rise       ; man_clk         ;
;  E[5]        ; man_clk    ; 4.435 ; 4.435 ; Rise       ; man_clk         ;
;  E[6]        ; man_clk    ; 4.409 ; 4.409 ; Rise       ; man_clk         ;
;  E[7]        ; man_clk    ; 4.334 ; 4.334 ; Rise       ; man_clk         ;
;  E[8]        ; man_clk    ; 4.318 ; 4.318 ; Rise       ; man_clk         ;
; ESTQ[*]      ; man_clk    ; 4.708 ; 4.708 ; Rise       ; man_clk         ;
;  ESTQ[0]     ; man_clk    ; 4.708 ; 4.708 ; Rise       ; man_clk         ;
; P[*]         ; man_clk    ; 4.229 ; 4.229 ; Rise       ; man_clk         ;
;  P[0]        ; man_clk    ; 4.359 ; 4.359 ; Rise       ; man_clk         ;
;  P[1]        ; man_clk    ; 4.425 ; 4.425 ; Rise       ; man_clk         ;
;  P[2]        ; man_clk    ; 4.424 ; 4.424 ; Rise       ; man_clk         ;
;  P[3]        ; man_clk    ; 4.454 ; 4.454 ; Rise       ; man_clk         ;
;  P[4]        ; man_clk    ; 4.450 ; 4.450 ; Rise       ; man_clk         ;
;  P[5]        ; man_clk    ; 4.229 ; 4.229 ; Rise       ; man_clk         ;
;  P[6]        ; man_clk    ; 4.453 ; 4.453 ; Rise       ; man_clk         ;
;  P[7]        ; man_clk    ; 4.460 ; 4.460 ; Rise       ; man_clk         ;
;  P[8]        ; man_clk    ; 4.432 ; 4.432 ; Rise       ; man_clk         ;
; display1[*]  ; man_clk    ; 4.466 ; 4.466 ; Rise       ; man_clk         ;
;  display1[0] ; man_clk    ; 4.615 ; 4.615 ; Rise       ; man_clk         ;
;  display1[1] ; man_clk    ; 5.150 ; 5.150 ; Rise       ; man_clk         ;
;  display1[2] ; man_clk    ; 4.828 ; 4.828 ; Rise       ; man_clk         ;
;  display1[3] ; man_clk    ; 4.466 ; 4.466 ; Rise       ; man_clk         ;
;  display1[4] ; man_clk    ; 4.466 ; 4.466 ; Rise       ; man_clk         ;
;  display1[5] ; man_clk    ; 4.808 ; 4.808 ; Rise       ; man_clk         ;
; display2[*]  ; man_clk    ; 4.351 ; 4.351 ; Rise       ; man_clk         ;
;  display2[0] ; man_clk    ; 4.708 ; 4.708 ; Rise       ; man_clk         ;
;  display2[1] ; man_clk    ; 4.351 ; 4.351 ; Rise       ; man_clk         ;
;  display2[2] ; man_clk    ; 4.620 ; 4.620 ; Rise       ; man_clk         ;
;  display2[3] ; man_clk    ; 4.446 ; 4.446 ; Rise       ; man_clk         ;
;  display2[4] ; man_clk    ; 4.593 ; 4.593 ; Rise       ; man_clk         ;
;  display2[5] ; man_clk    ; 4.907 ; 4.907 ; Rise       ; man_clk         ;
;  display2[6] ; man_clk    ; 4.837 ; 4.837 ; Rise       ; man_clk         ;
; display3[*]  ; man_clk    ; 4.237 ; 4.237 ; Rise       ; man_clk         ;
;  display3[0] ; man_clk    ; 4.774 ; 4.774 ; Rise       ; man_clk         ;
;  display3[1] ; man_clk    ; 4.395 ; 4.395 ; Rise       ; man_clk         ;
;  display3[2] ; man_clk    ; 4.237 ; 4.237 ; Rise       ; man_clk         ;
;  display3[3] ; man_clk    ; 4.447 ; 4.447 ; Rise       ; man_clk         ;
;  display3[4] ; man_clk    ; 4.348 ; 4.348 ; Rise       ; man_clk         ;
;  display3[5] ; man_clk    ; 4.807 ; 4.807 ; Rise       ; man_clk         ;
;  display3[6] ; man_clk    ; 4.365 ; 4.365 ; Rise       ; man_clk         ;
; display4[*]  ; man_clk    ; 4.135 ; 4.135 ; Rise       ; man_clk         ;
;  display4[0] ; man_clk    ; 4.135 ; 4.135 ; Rise       ; man_clk         ;
;  display4[1] ; man_clk    ; 4.209 ; 4.209 ; Rise       ; man_clk         ;
;  display4[2] ; man_clk    ; 4.304 ; 4.304 ; Rise       ; man_clk         ;
;  display4[3] ; man_clk    ; 4.518 ; 4.518 ; Rise       ; man_clk         ;
;  display4[4] ; man_clk    ; 4.715 ; 4.715 ; Rise       ; man_clk         ;
;  display4[5] ; man_clk    ; 4.442 ; 4.442 ; Rise       ; man_clk         ;
;  display4[6] ; man_clk    ; 4.351 ; 4.351 ; Rise       ; man_clk         ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Progagation Delay                                                 ;
+-----------------+-------------+--------+--------+--------+--------+
; Input Port      ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+-----------------+-------------+--------+--------+--------+--------+
; C               ; E[0]        ; 10.003 ;        ;        ; 10.003 ;
; C               ; E[1]        ; 10.413 ;        ;        ; 10.413 ;
; C               ; E[2]        ; 9.888  ;        ;        ; 9.888  ;
; C               ; E[3]        ; 9.747  ;        ;        ; 9.747  ;
; C               ; E[4]        ; 10.655 ;        ;        ; 10.655 ;
; C               ; E[5]        ; 11.229 ;        ;        ; 11.229 ;
; C               ; E[6]        ; 9.680  ;        ;        ; 9.680  ;
; cancel_purchase ; E[0]        ; 11.715 ; 8.992  ; 8.992  ; 11.715 ;
; cancel_purchase ; E[1]        ; 12.125 ; 9.408  ; 9.408  ; 12.125 ;
; cancel_purchase ; E[2]        ; 11.600 ; 9.812  ; 9.812  ; 11.600 ;
; cancel_purchase ; E[3]        ; 11.459 ; 11.026 ; 11.026 ; 11.459 ;
; cancel_purchase ; E[4]        ; 12.367 ; 10.339 ; 10.339 ; 12.367 ;
; cancel_purchase ; E[5]        ; 12.941 ; 10.406 ; 10.406 ; 12.941 ;
; cancel_purchase ; E[6]        ; 11.392 ; 10.767 ; 10.767 ; 11.392 ;
; cancel_purchase ; E[7]        ;        ; 7.418  ; 7.418  ;        ;
; cancel_purchase ; E[8]        ; 8.592  ; 8.920  ; 8.920  ; 8.592  ;
; cancel_purchase ; ESTQ[0]     ;        ; 9.413  ; 9.413  ;        ;
; cancel_purchase ; P[0]        ;        ; 7.781  ; 7.781  ;        ;
; cancel_purchase ; P[1]        ;        ; 7.721  ; 7.721  ;        ;
; cancel_purchase ; P[2]        ;        ; 8.010  ; 8.010  ;        ;
; cancel_purchase ; P[3]        ;        ; 7.756  ; 7.756  ;        ;
; cancel_purchase ; P[4]        ;        ; 7.502  ; 7.502  ;        ;
; cancel_purchase ; P[5]        ;        ; 7.553  ; 7.553  ;        ;
; cancel_purchase ; P[6]        ;        ; 7.796  ; 7.796  ;        ;
; cancel_purchase ; P[7]        ;        ; 7.514  ; 7.514  ;        ;
; cancel_purchase ; P[8]        ;        ; 7.732  ; 7.732  ;        ;
+-----------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Progagation Delay                                     ;
+-----------------+-------------+-------+-------+-------+-------+
; Input Port      ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+-----------------+-------------+-------+-------+-------+-------+
; C               ; E[0]        ; 4.405 ;       ;       ; 4.405 ;
; C               ; E[1]        ; 4.577 ;       ;       ; 4.577 ;
; C               ; E[2]        ; 4.381 ;       ;       ; 4.381 ;
; C               ; E[3]        ; 4.341 ;       ;       ; 4.341 ;
; C               ; E[4]        ; 4.650 ;       ;       ; 4.650 ;
; C               ; E[5]        ; 4.878 ;       ;       ; 4.878 ;
; C               ; E[6]        ; 4.310 ;       ;       ; 4.310 ;
; cancel_purchase ; E[0]        ; 5.115 ; 3.810 ; 3.810 ; 5.115 ;
; cancel_purchase ; E[1]        ; 5.287 ; 3.861 ; 3.861 ; 5.287 ;
; cancel_purchase ; E[2]        ; 5.091 ; 4.317 ; 4.317 ; 5.091 ;
; cancel_purchase ; E[3]        ; 5.051 ; 4.370 ; 4.370 ; 5.051 ;
; cancel_purchase ; E[4]        ; 5.360 ; 4.081 ; 4.081 ; 5.360 ;
; cancel_purchase ; E[5]        ; 5.588 ; 4.098 ; 4.098 ; 5.588 ;
; cancel_purchase ; E[6]        ; 5.020 ; 4.026 ; 4.026 ; 5.020 ;
; cancel_purchase ; E[7]        ;       ; 3.483 ; 3.483 ;       ;
; cancel_purchase ; E[8]        ; 3.895 ; 3.895 ; 3.895 ; 3.895 ;
; cancel_purchase ; ESTQ[0]     ;       ; 4.139 ; 4.139 ;       ;
; cancel_purchase ; P[0]        ;       ; 3.556 ; 3.556 ;       ;
; cancel_purchase ; P[1]        ;       ; 3.618 ; 3.618 ;       ;
; cancel_purchase ; P[2]        ;       ; 3.726 ; 3.726 ;       ;
; cancel_purchase ; P[3]        ;       ; 3.652 ; 3.652 ;       ;
; cancel_purchase ; P[4]        ;       ; 3.525 ; 3.525 ;       ;
; cancel_purchase ; P[5]        ;       ; 3.436 ; 3.436 ;       ;
; cancel_purchase ; P[6]        ;       ; 3.649 ; 3.649 ;       ;
; cancel_purchase ; P[7]        ;       ; 3.534 ; 3.534 ;       ;
; cancel_purchase ; P[8]        ;       ; 3.626 ; 3.626 ;       ;
+-----------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Setup Transfers                                                      ;
+------------+------------+-----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+-----------+----------+----------+----------+
; choice[0]  ; choice[0]  ; 0         ; 0        ; 8        ; 8        ;
; choice[0]  ; man_clk    ; 101       ; 109      ; 0        ; 0        ;
; man_clk    ; man_clk    ; 487975129 ; 0        ; 0        ; 0        ;
; V_input[0] ; man_clk    ; 0         ; 123      ; 0        ; 0        ;
; V_input[0] ; V_input[0] ; 0         ; 0        ; 5        ; 5        ;
+------------+------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Hold Transfers                                                       ;
+------------+------------+-----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+-----------+----------+----------+----------+
; choice[0]  ; choice[0]  ; 0         ; 0        ; 8        ; 8        ;
; choice[0]  ; man_clk    ; 101       ; 109      ; 0        ; 0        ;
; man_clk    ; man_clk    ; 487975129 ; 0        ; 0        ; 0        ;
; V_input[0] ; man_clk    ; 0         ; 123      ; 0        ; 0        ;
; V_input[0] ; V_input[0] ; 0         ; 0        ; 5        ; 5        ;
+------------+------------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; choice[0]  ; man_clk  ; 135      ; 135      ; 0        ; 0        ;
; man_clk    ; man_clk  ; 8937     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; choice[0]  ; man_clk  ; 135      ; 135      ; 0        ; 0        ;
; man_clk    ; man_clk  ; 8937     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 378   ; 378  ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 397   ; 397  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 14 17:20:18 2023
Info: Command: quartus_sta vending_machine -c vending_machine
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vending_machine.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name man_clk man_clk
    Info (332105): create_clock -period 1.000 -name V_input[0] V_input[0]
    Info (332105): create_clock -period 1.000 -name choice[0] choice[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -20.411
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -20.411     -1454.176 man_clk 
    Info (332119):    -0.068        -0.068 V_input[0] 
    Info (332119):     0.027         0.000 choice[0] 
Info (332146): Worst-case hold slack is -0.986
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.986        -5.946 choice[0] 
    Info (332119):    -0.864        -3.450 V_input[0] 
    Info (332119):     0.445         0.000 man_clk 
Info (332146): Worst-case recovery slack is -6.826
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.826      -176.092 man_clk 
Info (332146): Worst-case removal slack is 2.576
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.576         0.000 man_clk 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -1.631 V_input[0] 
    Info (332119):    -1.631        -1.631 choice[0] 
    Info (332119):    -1.469      -259.311 man_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.173      -430.399 man_clk 
    Info (332119):     0.792         0.000 V_input[0] 
    Info (332119):     0.822         0.000 choice[0] 
Info (332146): Worst-case hold slack is -0.796
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.796        -5.853 choice[0] 
    Info (332119):    -0.786        -3.681 V_input[0] 
    Info (332119):     0.215         0.000 man_clk 
Info (332146): Worst-case recovery slack is -1.952
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.952       -49.610 man_clk 
Info (332146): Worst-case removal slack is 0.846
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.846         0.000 man_clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 V_input[0] 
    Info (332119):    -1.380        -1.380 choice[0] 
    Info (332119):    -1.222      -212.222 man_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Thu Dec 14 17:20:23 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


