<!DOCTYPE html>
<html xmlns="http://www.w3.org/1999/xhtml" lang="" xml:lang="">
<head>
  <meta charset="utf-8" />
  <meta name="generator" content="pandoc" />
  <meta name="viewport" content="width=device-width, initial-scale=1.0, user-scalable=yes" />
  <meta name="dcterms.date" content="2017-07-17" />
  <title>FPGA 中 FIR 滤波器的设计（一）</title>
  <style>
    html {
      line-height: 1.5;
      font-family: Georgia, serif;
      font-size: 20px;
      color: #1a1a1a;
      background-color: #fdfdfd;
    }
    body {
      margin: 0 auto;
      max-width: 36em;
      padding-left: 50px;
      padding-right: 50px;
      padding-top: 50px;
      padding-bottom: 50px;
      hyphens: auto;
      word-wrap: break-word;
      text-rendering: optimizeLegibility;
      font-kerning: normal;
    }
    @media (max-width: 600px) {
      body {
        font-size: 0.9em;
        padding: 1em;
      }
    }
    @media print {
      body {
        background-color: transparent;
        color: black;
        font-size: 12pt;
      }
      p, h2, h3 {
        orphans: 3;
        widows: 3;
      }
      h2, h3, h4 {
        page-break-after: avoid;
      }
    }
    p {
      margin: 1em 0;
    }
    a {
      color: #1a1a1a;
    }
    a:visited {
      color: #1a1a1a;
    }
    img {
      max-width: 100%;
    }
    h1, h2, h3, h4, h5, h6 {
      margin-top: 1.4em;
    }
    h5, h6 {
      font-size: 1em;
      font-style: italic;
    }
    h6 {
      font-weight: normal;
    }
    ol, ul {
      padding-left: 1.7em;
      margin-top: 1em;
    }
    li > ol, li > ul {
      margin-top: 0;
    }
    blockquote {
      margin: 1em 0 1em 1.7em;
      padding-left: 1em;
      border-left: 2px solid #e6e6e6;
      color: #606060;
    }
    code {
      font-family: Menlo, Monaco, 'Lucida Console', Consolas, monospace;
      font-size: 85%;
      margin: 0;
    }
    pre {
      margin: 1em 0;
      overflow: auto;
    }
    pre code {
      padding: 0;
      overflow: visible;
    }
    .sourceCode {
     background-color: transparent;
     overflow: visible;
    }
    hr {
      background-color: #1a1a1a;
      border: none;
      height: 1px;
      margin: 1em 0;
    }
    table {
      margin: 1em 0;
      border-collapse: collapse;
      width: 100%;
      overflow-x: auto;
      display: block;
      font-variant-numeric: lining-nums tabular-nums;
    }
    table caption {
      margin-bottom: 0.75em;
    }
    tbody {
      margin-top: 0.5em;
      border-top: 1px solid #1a1a1a;
      border-bottom: 1px solid #1a1a1a;
    }
    th {
      border-top: 1px solid #1a1a1a;
      padding: 0.25em 0.5em 0.25em 0.5em;
    }
    td {
      padding: 0.125em 0.5em 0.25em 0.5em;
    }
    header {
      margin-bottom: 4em;
      text-align: center;
    }
    #TOC li {
      list-style: none;
    }
    #TOC a:not(:hover) {
      text-decoration: none;
    }
    code{white-space: pre-wrap;}
    span.smallcaps{font-variant: small-caps;}
    span.underline{text-decoration: underline;}
    div.column{display: inline-block; vertical-align: top; width: 50%;}
    div.hanging-indent{margin-left: 1.5em; text-indent: -1.5em;}
    ul.task-list{list-style: none;}
    .display.math{display: block; text-align: center; margin: 0.5rem auto;}
  </style>
  true
  <!--[if lt IE 9]>
    <script src="//cdnjs.cloudflare.com/ajax/libs/html5shiv/3.7.3/html5shiv-printshiv.min.js"></script>
  <![endif]-->
</head>
<body>
<header id="title-block-header">
<h1 class="title">FPGA 中 FIR 滤波器的设计（一）</h1>
<p class="date">2017-07-17</p>
</header>
<p>FIR 是数字信号处理中一种非常的常见运算。我在学校还在上 VHDL 课时，就被要求写这玩意儿。当然当时我 messed up everything, and no one loves me 就是另外一回事儿了。</p>
<!--more-->
<p>一个 <span class="math display"><em>N</em></span> 阶的 FIR 滤波器的时域表达式为：</p>
<p><span class="math display">$$y[n] = \sum_{i = 0}^{N}{h_i \cdot x[n-D-i]}$$</span></p>
<p>其中 <span class="math display"><em>x</em>[<em>n</em>]</span> 是输入信号，<span class="math display"><em>y</em>[<em>n</em>]</span> 是输出信号，<span class="math display"><em>h</em><sub><em>i</em></sub></span> 是 FIR 滤波器的系数。<span class="math display"><em>D</em></span> 是一个常数，代表处理的延迟。从公式上来看，FIR 本质上就是一维卷积运算，暴力相乘然后相加。每计算一个 <span class="math display"><em>y</em>[<em>n</em>]</span> 需要 <span class="math display"><em>N</em></span> 次乘法和 <span class="math display"><em>N</em> − 1</span> 次加法。</p>
<p>FIR 的结构取决于很多因素，包括滤波器阶数，时钟速率，吞吐率等等。比较典型的例子是在吞吐率要求非常低时，可以采用 MACC（乘累加）结构；而吞吐率较高时采用多相结构。一般来说 FPGA 中的 FIR 是一个面积敏感的结构，它会消耗比较多 MAC（硬核乘法器）的数量。一个简单的乘法器数量 <span class="math display"><em>k</em><sub><em>M</em><em>A</em><em>C</em></sub></span> 的估算公式是：</p>
<p><span class="math display">$$k_{dsp} = ceil(\frac{(N+1)f_t}{f_{clk}})$$</span></p>
<p>其中 <span class="math display"><em>f</em><sub><em>t</em></sub></span> 是 FIR 模块的吞吐率，<span class="math display"><em>f</em><sub><em>c</em><em>l</em><em>k</em></sub></span> 是时钟频率，其比值代表了硬件的过采样倍数。例如一个采样率为 <span class="math display">100<em>M</em><em>H</em><em>z</em></span> 的数据采集系统，需要对采集到的信号进行滤波，FIR 的阶数是 7。为了保证能够连续不断的处理，模块的吞吐率至少和采样率相等。如果 FPGA 比较低端，那么时钟可能也会选择 <span class="math display">100<em>M</em><em>H</em><em>z</em></span>。最终可以得出 <span class="math display"><em>k</em><sub><em>d</em><em>s</em><em>p</em></sub> = 8</span>。在不知道滤波器系数特性时，在资源就已经无法优化了。在结构上，FIR 有很多合适的结构，其中一种如下图所示：</p>
<figure>
<img src="/image/fpga-fir-1.png" alt="脉动式 FIR" /><figcaption aria-hidden="true">脉动式 FIR</figcaption>
</figure>
<p>这种结构被称为脉动式（Systolic）结构，它在每个乘或加操作之后都有寄存用于改善时序。在 FIR 的设计中有一个计算的方法：每个寄存器都是 <span class="math display"><em>z</em><sup>−</sup>1</span>；当 <span class="math display"><em>x</em>[<em>n</em>]</span> 经过 <span class="math display"><em>z</em><sup>−</sup>1</span> 之后就会变成 <span class="math display"><em>x</em>[<em>n</em>−1]</span>。因此可以轻松写出输出：</p>
<p><span class="math display"><em>y</em>[<em>n</em>] = <em>h</em><sub>0</sub> ⋅ <em>x</em>[<em>n</em>−11] + <em>h</em><sub>1</sub> ⋅ <em>x</em>[<em>n</em>−12] + ⋯ + <em>h</em><sub>7</sub> ⋅ <em>x</em>[<em>n</em>−18]</span></p>
<p>并且 <span class="math display"><em>D</em> = 11</span>。至此我们完成了一个通用 FIR 滤波器。接下来我们可以讨论下一些特殊结构的 FIR（TBD）：</p>
<ul>
<li>线性相位（Linear phase）</li>
<li>半带（Half-band）与 2 倍插值/抽取</li>
<li>分数倍插值/抽取</li>
</ul>
</body>
</html>
