orden de ejecucion de instruciones de prueba(la memoria se ordena
para que las instruciones de salto sigan con la siguiente instruction)
mov r0,#2
add r0,r0,#2
mov r1,#2
mov r2,#3
add r3,r1,r2
cmp r3,r0
bgt a 0x2c (debe ser exitoso)
blt a 0x3c (debe fallar)
cmp r2,r0
bgt a 0x4c (debe fallar)
blt a 0x5c (debe ser exitoso)
b a 0x6c (debe ser exitoso)
mov r4,#128
add r4, r4, r4
mov r5, #0
ldr r6, [r4]
mvn r6, r6
str r6, [r5]
add r4, r4, r4
mov r9,#15
ldr r9,[r4]