2半導體化學機械研磨製程最佳平坦化之研究(3/3)
Optimization of the Uniformity of the Chemical Mechanical Polishing
Process in IC Manufacturing
計劃編號：NSC 96-2221-E-007-008
執行期限：96年8月1日～97年7月31日
主持人：陳飛龍 flchen@ie.nthu.edu.tw
執行單位：清華大學工業工程與工程管理系
一、中文摘要
半導體製造業具有高成本、低生命週期的性質，如何提升其產品良率、減少不良品
的發生，進而使得企業獲利提升，是一個相當重要的課題。改善良率的方式，可藉由在生產
的過程中快速的找到發生問題之加工站，進而立即尋求改善，但是經過冗長資訊的回饋再做
改善過程的同時，不良品已經產生；而且，在生產製造上已花了許多的時間，不僅無法有效
的因應產品生命週期的變化，對於分秒必爭的資訊科技時代，無形中形成了一個阻擋企業成
長的阻力。如果能夠在製程問題發生之初，也就是在設計階段就先將可能發生影響問題的原
因找出再加以解決，那麼不僅可以節省許多不必要的製程成本，更可以縮短產品上市的時間，
進而提升良率，降低成本，最終達成更具有競爭力的產品。
近年來越來越多的半導體製程將良率改善的重點放在如何提升化學機械研磨製程的良
率，並藉由在晶圓的電路設計階段時，即預先考量加工時會產生的問題，來降低晶圓在這道
製程中因碟盤效應而產生的產品不良現象。碟盤效應（Dish Effect）是晶圓在化學機械研磨加
工過程中所產生的一種製程不良的問題，其原因是來自於晶圓電路佈置圖上的電路密度分佈
不均，導致研磨墊加諸在晶圓上的應力不均，而產生的晶圓表面凹陷現象。為了解決此一問
題，一般多以虛擬電路填入(Dummy Filled)的方式，以改善晶圓表面之平坦化。本研究之目的
即是希望能透過一個有效的運算方式，來找出最適當的虛擬電路填充方法，使晶圓表面達到
最佳平坦化，以進一步改善晶圓在化學機械研磨加工過程中所產生之碟盤效應問題，提升其
良率。
本研究考慮大型積體電路（VLSI）中電路資料層級多、密集且複雜的特性，因此首先嘗
試將電路資料以群集化分析減少其複雜程度，將龐大的電路資料依其性質群聚後，當電路群
的電路密度小於臨界值時，該群的電路密度較低，代表著其所分佈的電路較稀疏，表面電路
分佈較不平坦，因此需藉由填入虛擬電路來改善其平坦度；在第一年度計畫中本研究運用數
學規劃分析方法，結合多目標的觀念以及晶圓電路設計的佈置規則，發展雙目標非線性規劃
的數學模式，分析求解虛擬電路的填充數量，使能達到晶圓表面電路分佈最平坦化的目的。
在第二年計畫中則進行了二階段資料群聚分析, 以簡化龐大的資料分析過程, 最後才在不違
反電路規則下, 使用數學規劃方法求解虛擬電路的填充問題。
本年度計畫中, 則進一步以啟發式演算法中的貪婪法概念作為基礎，先以群集分析來簡
化龐大的資料，降低資料複雜度，再利用一動態窗格之貪婪啟發式演算法來求解虛擬電路的
填充問題，以增加電路密度而改善晶圓表面的平坦度並提升良率。
關鍵詞：化學機械研磨、碟盤效應、填入虛擬電路、資料群集化、最佳平坦化
4求更快的元件運作速度。在追求構造微細化及導線多層化的趨勢中，在製程上會遇到一些難
題，超大型積體電路的層級多且複雜，矽表面之裝置在多層化的構造下會導致其表面凹凸變
大之傾向，即表面不夠平坦，在裝置製造之過程中，每一層表面之凹凸必須很平坦化
（Planarization）。
美國 IBM 公司於 1980 年代提出化學機械研磨技術（Chemical Mechanical Polishing,
CMP），以化學反應結合機械式研磨來進行平坦化製程。CMP 兼其有研磨性物質的機械式研
磨與酸鹼溶液的化學式研磨兩種作用，可以使晶圓表面達到全面性的平坦化，以利後續薄膜
沉積之進行。
化學機械研磨技術最重要的是將每一層作最平坦化，因為若沒有平坦的表面，則在晶圓
表面進行薄膜沉積的同時，在晶圓的表面會形成高低不平的沉積現象，對於下一步驟的微影
製程（Lithography），將會造成對焦上的問題，進一步造成微影解析度不夠，就無法將下一
層的導線圖清晰的曝光顯影在其表面上，導致往後的生產過程中，因為各層表面沒有平坦化
而影響到之後晶圓製造的良率。
在晶圓製程中，為了使曝光時的焦點深度之變異程度不會受到波長的影響，必須要將晶
圓表面的凹凸變動範圍，降低到焦點深度的變異程度之下，故在半導體製造愈朝向微細化的
過程中，除去晶圓表面凹陷的技術成為很重要的一環。
淺碟效應（Dish Effect）是在化學機械研磨過程中，因為研磨墊加諸在晶圓表面的應力不
平均，導致產生晶圓表面凹陷的一種品質不良現象。為了解決這個問題，多數採用在原有的
電路設計下，在低密度的區域填入虛擬電路（Dummy Field）的方法來改善電路密度之分布，
改善電路分佈的疏密程度，來降低在研磨過程中所發生研磨墊加諸在晶圓表面的應力不平均
的狀況，改善化學機械研磨過程中造成的淺碟效應，同時也提升整個半導體製程的良率。
本研究之目的即是為了提出一個適用在半導體製造之化學機械研磨階段的平坦化方法，
在半導體晶圓電路圖的設計階段時，以考慮在不違反電路設計規則的前提之下，在合理的工
程時間要求之內，將龐大的電路圖資料量以有效率的方法，來進行虛擬電路之填充，使得原
本在製造階段的化學機械研磨進行平坦化時，由於研磨圖案密度的分佈不均，所導致圖案密
度低之區域會造成過度拋光的淺碟效應問題能夠有效地降低，因此在電路設計的階段，就將
製程中可能由於晶圓電路佈置圖之密度分佈不均所造成的淺碟效應之物理現象作為一個重要
的考量，以加入虛擬電路的方式來降低晶圓電路佈置圖之密度分佈之變異，當晶圓表面的變
異密度降低，使之不會造成淺碟效應之時，也表示此時晶圓樣板上的電路分佈是最平坦化的。
而在超大型積體電路中，層級既多且複雜、密集度高，因此，本研究將針對如何降低求
解最佳虛擬電路填充之複雜度，透過一個有效率的演算方法，來找出最適當的虛擬電路填入
數量，來達到晶圓電路佈置之最平坦化，使得晶圓表面凹陷的品質不良現象能消除，減少由
於化學機械研磨加工過程所導致的淺碟效應問題，進而能有效的改善晶圓生產製造的良率，
工程師也無須等到產品製造後，發現了問題才回到上一層去作改善，有效的減少了不良品所
產生之生產成本的浪費進而降低晶圓在化學機械研磨製造過程的不良率。
為了達到上述之目的在第一年度計畫中本研究運用數學規劃分析方法，結合多目標的觀
念以及晶圓電路設計的佈置規則，發展雙目標非線性規劃的數學模式，分析求解虛擬電路的
填充數量，使能達到晶圓表面電路分佈最平坦化的目的。在第二年計畫中則進行了二階段資
料群聚分析, 以簡化龐大的資料分析過程, 最後才在不違反電路規則下, 使用數學規劃方法
求解虛擬電路的填充問題。本年度計畫中則試圖找出一個更有效率的運算方法，並事先作設
計來預防在半導體製程中，化學機械研磨所衍生的淺碟效應問題。首先，將整體晶圓電路圖
6本研究針對虛擬電路填充法，提出一以動態窗格之貪婪啟發式演算法（Dynamic windows
of greedy filling algorithm）來作為填充虛擬電路之分析，相較於利用線性規劃最佳化方法來求
解虛擬電路之數量將耗費的時間成本約為 )( 3nO 【Wang, et. al.,2005】，利用動態窗格之貪婪啟
發式演算法求解可以在不違反電路設計規則的前提下，運用快速且近以最佳解的方法使其運
算時間能控制在 IC 設計工程師可接受的合理時間範圍內，有效率地降低其時間複雜度並大幅
度的改善其整體電路密度之平坦程度，以避免淺碟效應所造成的良率影響。研究之架構如圖
2 所示，首先將 IC 電路設計圖進行資料轉換，由於晶圓電路設計圖的資料量龐大與複雜性高，
所以首先針對電路圖轉換過後的二值化資料，以 K 平均法來進行群集分析以降低分析電路資
料的困難度，並根據群集後的電路密度高低資料作為是否需要填入虛擬電路之判斷原則，在
原本電路圖中電路密度較高的電路群無須填入虛擬電路，反之密度較低電路群的則須填入虛
擬電路，以使之電路分佈表面的平坦度獲得改善。最後則運用近似最佳平坦化之啟發式方法
來進行所需填入的虛擬電路數量之分析，並進行虛擬電路的填充，改善晶圓表面之平坦程度，
並減少化學機械研磨製程時因電路分佈密度不均產生的淺碟效應，而導致不良率的發生。
IC 規劃佈置
電路設計圖
電路圖資料二值化轉換
(0與1)
電路圖二值化
資料
計算區塊密度
（ ）
K平均法
計算群密度
（Dk）
是否
填入虛擬電路？
kD 
是
需要填入虛擬電路的
資料群 )( 2
否
不需填入虛擬電路的
資料群 )( 1
動態窗格之貪婪啟發
式演算法分析
虛擬電路填充
進行化學機械研磨
（CMP ）
ijX
圖 2、研究架構圖
晶圓電路圖資料之轉換
由於晶圓電路設計圖是屬於空間性的資料，因此在進行資料群集與分析運算之前，需將
晶圓電路設計圖圖形分佈的資料，予以適當的轉換成為可分析處理的資料型態。本研究將整
個晶圓電路設計圖作二值化的處理，在晶圓電路設計圖中有電子元件的地方以「1」表示，而
晶圓電路設計圖中沒有電子元件的地方以「０」表示，藉此可將整個晶圓電路設計圖作資料
之轉換，如圖 3 所示。其後再把此二值化的 0 與 1 資料經過二維計算轉換成為電路圖上各個
區塊電路密度資料( ijX )（如圖 4 所示）。以二維的電路密度資料作為 K 平均群集法之輸入資
料。K 平均法就可以依據輸入的晶圓線路與元件資料作群集的運算，以形成密度高與密度低
的區塊。
8distance）最小。
步驟三：每一群重新計算新的群集質心，如圖 6 所示，新的群集質心即是 被分配到同一
群資料各變數的平均值。
步驟四：以此新質心為基準，重複步驟二及步驟三的程序，直到群集不再變動為止，如
圖 7 所示【劉忠陽,2003】。
K 平均法的群集演算法總結如圖 8 所示，在每回合的計算中，質心的位置都會變動，直
到所有的質心位置都沒有改變時，才會停止群集化的計算，並且質心移動的幅度隨著每次的
群集化而越來越小。
圖 5、起始的種子決定最初始群集的邊界
圖 6、重新計算新群集的質心
10
  Κ
N
Xij
D k
k
Cji
k
k 

 1,,
(2)
其中 ijX 表示電路佈置圖上座標（i, j）區塊的電路密度資料，0 ijX 1；Nk 為第 k 群中
的總資料個數。
接著定義門檻值（），做為判斷每一電路群是否為需填入虛擬電路的準則，為介於 0
與 1 之間的電路密度值，當電路密度 Dk 大於等於門檻值時（Dk），代表著該群分佈密集
的電路較為密集，亦即該群的電路密度較高且表面電路分佈較為平坦，所以該電路群可以判
斷為不需填入虛擬電路的群體。反之，當電路密度 Dk 小於臨界值時（Dk <），代表著其所
分佈的電路較稀疏，表面電路分佈較不平坦，所以該電路群則需填入虛擬電路，來改善其晶
圓表面稀疏且不夠平坦的電路分佈。
據電路密度臨界值為判斷之準則如下：





電路需要填入ρ,D若
電路不需填入ρ,D若
k
k
虛擬
虛擬
電路群資料依門檻值區分成是否需填入虛擬電路的二個大群體，數學表示法定義如下：
Dk ：不需填入虛擬電路, 0≤≤1；
 ：門檻值；
Ω：全部的電路群；
Ω1 ：群電路密度大於或等於門檻值的電路群；
Ω2 ：群電路密度小於門檻值的電路群；
定義：







21
12
1
,where
,,...1,
,,...1,
,,...1,
KkDC
KkDC
KkC
kk
kk
k


當電路資料作完初步的群集之後，分群的結果可以運用在動態窗格之貪婪啟發式演算法
之求解，提升其運算的效率，針對這些電路群，求解虛擬電路的填充量來達到改善整體電路
分佈平坦化的目地。
利用填入虛擬電路的方式，使得晶圓電路密度變異最小化，可解決此化學機械研磨製程
中因晶圓表面疏密不一致所產生的淺碟效應【Tian et. al., 1999】，進而提升晶圓製程之良率。
在實際的晶圓研磨製程中，研磨墊對於晶圓中電路進行化學機械研磨時，連帶也會影響到鄰
近周圍的電路，密度交互作用影響的範圍大約介於 1000um 到 5000um 之間【Park et. al.,
1999】，為了反應實際的研磨製程之密度交互作用之影響，Khang、Divecha 與 Tomozawa 等人
將晶圓中的某一區塊視為一個窗格 wij【Khang et al., 1999】，【Divecha et al., 1998】，【Tomozawa,
12
(1) m ：在電路佈置圖上 X 軸的 tile 電路密度值劃分為m 排。
(2) n：在電路佈置圖上Y 軸的 tile 電路密度值劃分為n列。
(3)：門檻值。判斷是否填充虛擬電路的準則，若群平均電路密度值大於等於此門檻值(Dk
)，則不需填入虛擬電路。
(4) L： 動態窗格尺寸之候選個數。
(5) ),( jiCl ：以 tile (i,j)作為中心區塊，在電路密度交互影響範圍內之動態窗格尺 寸之
候選值， Ll ....1 。
(6) ),( jiAl ：以 tile (i,j)作為中心區塊，當窗格尺寸設為 lC 時，此窗格所包含的所有 tile 個數，
Ll ....1 。
(7) ),( jil ：以 tile (i,j)作為中心區塊，當窗格尺寸設為 lC 時，其窗格包含之所有 tile 電路密度
平均值， Ll ....1 。
 
L
jiA
Xij
ji l
l
jicji
l
l 


1,
),(
),(
),(,
(3)
(8) ),(2 jil ：以 tile (i,j)作為中心區塊，當窗格尺寸設為 lC 時，其窗格包含之所有 tile 電路密
度變異數， Ll ....1 。
 
;,...,1,
1),(
),(
),(
2
),(),(2 Li
jiA
jiX
ji
i
i j
iij
jiCji
l
l 







(4)
(9) Zij ：以 tile (i,j)為中心之窗格尺寸值。
(10) Bij ：以 tile (i,j)為中心之窗格。
(11) Nij ：包含在Bij 中之所有的 tile 個數。
(12)Wij ：以 tile (i,j)為中心的窗格之窗格平均電路密度。
Nij
Xij
Wij i j
Bijji

 ),(
(5)
(13) ),( jiSlack ：每一個 tile (i,j)可供填充虛擬電路的空間區域。
(14)U ：窗格平均電路密度的上界( upper bound)，其目的是由於整體電路由於製 程上的限
14
Dk ,k=1,...K
Dk 升冪排序
找出Dk 小於門檻值之群集
並設為Ω2
群集Ω2
在Ck中的每一個tile選擇出最適當
的窗格尺寸值並設為包含此tile之
窗格尺寸值(即會使所包含此窗格
之密度變異數最大且不超過平均
窗格電路密度之尺寸值)
設定每一tile(i,j)之Zij、Nij值
並計算Wij值
針對Ω2中己排
序之其餘Ck進
行虛擬電路之
填充
對於在Ck中的每一個tile (i,j)
計算每一tile之權重值
在Ck內選擇出擁有最大
權重值之tile (i,j)
計算所有包含此tile (i,j)之每個窗
格之最大可允許填充的平均電路
數量值(MaxWin(Wef)
Slack(i,j) >= Min[MaxWin(Wef)
dij’= Min [MaxWin(Wef)] dij’= Slack(i,j)
更新此tile權重值、Slack值
及tile電路密度值
d’= dij’
Weight(tij) = 0
Slack(i,j)=Slack(i,j) - dij’
Xij = Xij + dij’
更新所有包含此一tile之窗格平
均電路密度值(Wef)
Wef = U
在Bef中所有tile之權重設為0
根據Wef更新過後之值
更新所有包含在Wef窗格範圍內
的所有tile之權重值(Weight(tef))
是
否
是
否
Ck內之所有tile之
權重值是否為0
否
是
Ω2中之
所有
tile權
重為0
End
否
是
圖 11、動態窗格之貪婪啟發式演算法流程圖
動態窗格之貪婪啟發式演算法虛擬碼首先先將晶圓電路密度資料予以 K 平均法進行完群
集分析之後，以分群平均晶圓電路密度值作為判斷是否進行虛擬電路填充之準則，找出群平
均電路密度小於門檻值之群集，並且將這些群集作升冪排序，使得平均電路密度分佈較稀疏
的群集能夠比平均電路密度分佈較密集的群集優先進行虛擬電路的填充，此舉是因為如果先
讓平均電路密度高的區域進行虛擬電路之填充，則虛擬電路填充幾回合之後會讓某些窗格達
到窗格電路密度的上限，可能發生其它平均電路密度低之稀疏區域尚未作填充就己達窗格電
路密度的上限之情況，因此為了能達成極平坦化的目標，將群集作升冪排序來作為其後的虛
擬電路填充之優先權。
16
格的平均密度有正相關性，因此所有包含在這些己變更平均窗格電路密度之所有窗格內的所
有 tile 之權重值也隨之改變，並計算出每個 tile 之更新後的權重值。
以上程序，首先將群平均電路密度小於門檻值之群集作升冪排序，再依其群平均電路密
度之密度由低至高，每一群依序進行上述動態窗格之貪婪啟發式演算法虛擬碼之流程，對每
一群內的每一個 tile 重覆進行動態窗格之貪婪啟發式之虛擬電路填充程序，直到滿足完成條
件即考慮動態窗格之平均電路密度上限來進行虛擬電路之填充，直到群平均電路密度小於門
檻值之群集中的每一個 tile 在設定條件之下，皆儘可能填充虛擬電路的最大允許數量之後，
將使得整體晶圓的平均電路密度提高，並且提升其平坦度，使其在電路設計階段即把在後續
製造階段之化學機械研磨所可能引發的淺碟效應之影響納入考量，由此動態窗格之貪婪啟發
式演算法來進行虛擬電路填充，不但能在合理的時間要求內快速提升晶圓平坦度，並且也能
節省不必要的製造浪費成本與有效提升晶圓之良率。
四、 結果與討論
為了驗證所提出之方法，本研究以新竹科學園區中某家半導體生產製造公司所提供的某
批新研發的測試性晶圓電路設計圖為例，進行實際化學機械研磨平坦化之試驗。由於實際晶
圓電路設計圖資料取得不易，因此本實驗僅以其中某一晶圓的電路設計圖作為本研究分析之
對象。
由於整體晶圓資料量相當龐大且複雜，因此，本研究先採用群集演算法（Cluster
Algorithm）將複雜的晶圓電路圖依其電路密度同質性作初步的群集。之後再根據所形成的群
集，對於晶圓電路密度高的群組不作虛擬電路的填充，只針對晶圓電路密度稀疏的電路群來
作虛擬電路填充之分析，在 IC 設計工程師所認可的合理時間以內，以動態窗格之貪婪啟發
式演算法求解適當的虛擬電路填充數量。使得整體晶圓電路密度分佈較均勻，此方法能事先
在 IC 設計階段就將會影響晶圓良率的淺碟效應問題預先作處理，便可使得晶圓在化機械研
磨過程之後能維持良率、減少製程上非必要的成本浪費。本研究之實證研究與架構流程如圖
12 所示。
資料二值化
轉換
動態窗格之貪婪啟發
式演算法分析
填充虛擬電路
化學機械研磨
群集分析
K means
IC晶圓電路
佈置圖
電路密度高
之群集
電路密度低
之群集
圖 12、實證研究與架構流程
本研究以一 525*400 tiles 大小的晶圓電路設計圖，先將圖形化的電路資料轉換成可處理
之 0 與１數值資料後，分別求別每個區塊中 tile 的電路密度。由於半導體電路資料數量相當
龐大且繁雜，為了降低分析晶圓電路資料的困難度，故採用 K 平均法將轉換過後的晶圓電路
密度資料作群集分析，之後再針對群平均密度小於門檻值的各群，運用一啟發式之動態窗格
18
圖 13、平坦化分析後之電路密度分佈圖
20
圖 16、填入虛擬電路後之晶圓電路密度局部分佈圖
圖 17、填入虛擬電路前之晶圓電路密度局部等高線圖
22
此外，將藉由在本章中所取得之實際晶圓電路圖電路資料，另以目標函式為求解晶圓表
面變異程度最小化之數學規劃化之最佳化方法【張建和,2004】來求解填充虛擬電路的數量，
再和本研究中所提出之動態窗格之貪婪式演算法之規劃方法作一實驗之結果比較。在同樣的
電路規則限制條件以下，數學規劃最佳化法是以固定窗格尺寸(17 個 tiles)以 MATLAB 建立其
最佳化模式來求出使得整體晶圓變異程度最小化的填入虛擬電路數量。本實驗的電腦硬體規
格之建置環境是在 Pentium4 3.2 GHz 的中央處理器以及 1GB 記憶體，作業系統為
Microsoft Windows XP 的環境下，採用相同的實際晶圓電路設計圖來進行虛擬電路之規劃填
充，以數學規劃最佳化方法【張建和,2004】與本研究之啟發式演算法來進行規劃填充之比較
分析，其實驗結果如表 2 所示。
表 2、動態窗格之貪婪式演算法與數學規劃法填充虛擬電路之比較
未填入虛擬
電路前之電
路圖
數學規劃最佳
化方法
動態窗格之貪婪式
演算法
CPU執行時間 N/A 96小時 4 分 16 秒
軟體平台 N/A MATLAB standard C++
時間複雜度 N/A )( 3nO )(cnO
電路密度平均值 0.6456 0.7536 0.802159
電路密度標準差 0.3178 0.1853 0.20123
標準差降低之比率 N/A 41.69% 36.68%
電路密度變異係數 49.23% 24.59% 25.08%
首先，以程式執行時間的觀點來分析，數學規劃最佳化方法將可使整片表面晶圓達到最
平坦化之結果，但由表 2顯示出單單進行一張晶圓電路設計圖之數學規劃最佳化求最平坦化
其所耗費的時間需要 96小時，而以動態窗格之貪婪式演算法所撰寫之程式之執行時間只要 4
分 16秒，所以在本實例中，動態窗格之貪婪式演算方法執行時間約佔數學規劃最佳化方法求
解時間之
1350
1
。數學規劃最佳化方法之時間複雜度為 )( 3nO ，而動態窗格之貪婪式演算方法
之時間複雜度為 )(cnO ，其中n是 tiles個數， c是最大窗格數目為常數項。
而在填充虛擬電路後整體晶圓的電路密度平均值與標準差之比較上，運用數學規劃最佳
化方法將可將其電路密度平均值增加至 0.7536，標準差降至 0.1853，而以動態窗格之貪婪式
演算方法之結果將可將其電路密度平均值增加至 0.802159，晶圓表面密度標準差降至
0.20123；因此變異係數的比較上，運用數學規劃最佳化方法可將原始未填充前的晶圓電路設
計圖之變異係數值 49.23%，改善為 24.59%，以動態窗格之貪婪式演算方法所執行之結果則其
整體電路密度變異係數值可降低為 25.08%。
24
五、參考文獻
王建榮 (2000)，半導體平坦化 CMP 技術，全華科技圖書股份有限公司。
王興毅 (2000)，IC 製造業特性，工研院經資中心 ITIS 計畫。
中國材料科學學會 (2000)，網路輔助教學課程。
林震岩 (2006)，多變量分析/SPSS 的操作與應用，智勝文化。
姚旭劦 (2002)，連續複合電鍍磨盤式超精密拋光機之研發及矽晶圓拋光特性，國立中山大學
碩士論文。
莊達人 (1997)，VLSI 製造技術，高立圖書有限公司。
劉忠陽、余淑芬 (2003)，「群集偵測法之應用」，傳播管理學刊，第 4 卷，第 2 期，頁 58-59。
羅正忠、張鼎張 (2003)，半導體製程技術導論，台灣培生教育出版股份有限公司。
Bielmann, M., Mahajan, U. and Singh, R. K. (1995), “Efect of Particle Size duringTungsten
Chemical Mechanical Polishing,” Electrochemical and Solid State Letters, Vol. 2, No. 8, pp.
401-403
Cook, L.M. (1990), “Chemical Process in Glass Polishing,” J. Non-cryst. Solids, Vol. 120, pp.
152-171.
Chen ,T.S., Chen ,Y.T, Lin ,C.C., and Chen, R.C. (2005), “A Combined K-Means and
Hierarchical Clustering Method For Improving the Clustering Efficiency of Microarrary,”In
Proceedings of 2005 Internationsl Symposium on Intelligent Signal Processing and
Communications Systems, pp. 405-408.
Divecha, R., Stine, B. E., Ouma, D. O., Yoon, J. U., Boning, D. S., Chung, J. E., Nakagawa, O.
S., and Oh, S. Y. (Feb. 1998), “Efect of fine-line density and pitch on interconnect ILD thickness
variation in oxide CMP process,” in Proc. CMP-MIC, Santa Clara.
Dubes, R. C. and Jain, A. K.(1988), Algorithms for Clustering Data. Prentice Hall.
Elbel, Norbert, Neureither, Bernhard, Ebersberger, Bernd. (May 1998), Journal of the
Electrochemical Society, Vol. 145, Iss. 5; pp. 1659.
Jiawei Han, Micheline Kamber.(2003), Data Mining: Concepts and Techniques, Elsevier Pte.
Kohonen,T., Oja, E., Simula, O., Visa, A., and Kangas, J.(1996), ”Engineering applications of
the self-organizing map,”Proc.IEEE, Vol. 84, No. 10, pp. 1358-1384.
Kathleen A. Perry (1998), “Chemical Mechanical Polishing: The Impact of a New Technology
on an Industry”, Symposium on VLSI Technology Digest of Technical Papers.
Kaufman L, Rousseeuw P. J. (1990),“Finding Groups in Data：An Introduction to Cluster
Analysis”. New York: John Wiley & Sons Inc.
Kasslin, M., Kangas, J., and Simula, O.(1992), “Process state monitoring using self-organizing
maps”, in Aleksander, & I., Taylor, J.(Eds） , Artificial Neural Network, North-Holland,
Amsterdam, Vol. 2, pp. 1532-1534.
Khang, A. ,et al. (1999), “Filling algorithms and analyses for layout density control,” IEEE
Transaction Computer-Aided Design, Vol. 18, pp. 445-461.
Liu, C.W.,. Tsai, C.S, Liu, J. M. and Shih, T. (2000), “Method of Planarization using Dummy
Leads,”US Patent 6156660, December 5.
Liu, H. and Motoda, H. (1998), “Feature Selection for Knowledge Discovery and Data Mining,” 
Kluwer Academic Publisher.
