---
layout: post
title: make和makefile
tags:
categories: tools
description: 用make工具来管理项目
---

## make和Makefile

[教程](https://blog.csdn.net/liang13664759/article/details/1771246)

GNU make(简称make)是一种代码维护工具，在大中型项目中，它将根据程序各个模块的更新情况，自动的维护和生成目标代码。

对于单个文件，gcc可以一次性生成可执行文件，但是，有上百个源文件时，那么，编译和链接就很复杂了，不做重复工作的诀窍就在于把编译和链接的命令写进Makefile，然后，每次修改后重新运行下Makefile文件即可。
make执行时需要Makefile文件，告诉系统如何编译和链接这些文件。

特别在Unix下的软件编译，你就不能不自己写makefile了，会不会写makefile，从一个侧面说明了一个人是否具备完成大型工程的能力。
makefile关系到了整个工程的编译规则。一个工程中的源文件不计数，其按类型、功能、模块分别放在若干个目录中，makefile定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作，因为makefile就像一个Shell脚本一样，其中也可以执行操作系统的命令。

## 关于程序的编译和链接


编译：把源文件.c生成中间代码（Windows下是.obj，UNIX下是.o）.在编译时，编译器只检测程序语法，和函数、变量是否被声明。如果函数未被声明，编译器会给出一个警告，但可以生成Object File。

链接：把大量的object文件合成执行文件.在链接程序时，链接器会在所有的Object File中找寻函数的实现，如果找不到，那到就会报链接错误码（Linker Error）

1|2|3
-|-|-
预处理-E|进行程序的宏替代、去注释、头文件按照路径展开等|.c->.i
编译-S| 将c语言转换成汇编语言|.i->.s
汇编-c| 将汇编语言转化为二进制，这是极为机器指令，不能以文本形式呈现|.s->.o
链接| 链接目标代码，引入库文件，生成可执行二进制代码|.o->


这个过程可以自己动手实验，查看四个过程生成的文件的差别，[参考](https://blog.csdn.net/qinghe0808/article/details/53039801).

广义的编译包括预处理、编译、汇编三部分。

gcc是一个后台程序的包装，会根据不同的参数调用不同的程序：预编译cc(或c)、汇编器as、连接器ld.连接器ld将各个目标文件组装在一起，解决符号依赖、库依赖，生成可执行文件。

## makefile规则：说明依赖关系和生成依赖关系的命令
```
target...:prerequisites...
    command
    ...
```
意思是target需要prerequest中的文件，生成规则是command，注意command前面有tab键.

自己写了一个简单的Makefile

```
test: main.o print.o
	gcc main.o print.o -o test
main.o:main.c print.h
	gcc -c main.c -o main.o
print.o:print.c print.h
	gcc -c print.c -o print.o
clean:
	rm -rf *.o test
```
包括三个文件，注意，每一个.o文件生成的依赖项是同名的.c文件和自定义的.h文件，命令是`gcc -c main.c -o main.o`

## 工程示例
正如前面所说的，如果一个工程有3个头文件，和8个C文件，我们为了完成前面所述的那三个规则，我们的Makefile应该是下面的这个样子的。

```
edit : main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o
	cc -o edit main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o

main.o : main.c defs.h
	cc -c main.c
kbd.o : kbd.c defs.h command.h
	cc -c kbd.c
command.o : command.c defs.h command.h
	cc -c command.c
display.o : display.c defs.h buffer.h
	cc -c display.c
insert.o : insert.c defs.h buffer.h
	cc -c insert.c
search.o : search.c defs.h buffer.h
	cc -c search.c
files.o : files.c defs.h buffer.h command.h
	cc -c files.c
utils.o : utils.c defs.h
	cc -c utils.c
clean :
	rm edit main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o
```

反斜杠（/）是换行符的意思。这样比较便于Makefile的易读。我们可以把这个内容保存在文件为“Makefile”或“makefile”的文件中，然后在该目录下直接输入命令“make”就可以生成执行文件edit。如果要删除执行文件和所有的中间目标文件，那么，只要简单地执行一下“make clean”就可以了。

可以看到执行文件有数个.o依赖文件，每个.o文件又有数个.c或.h文件

command前面tab键，make并不理会command是如何执行的，make会比较targets文件和prerequisites文件的修改日期，如果prerequisites文件的日期要比targets文件的日期要新，或者target不存在的话，那么，make就会执行后续定义的命令。

这里要说明一点的是，clean不是一个文件，它只不过是一个动作名字，有点像C语言中的lable一样，其冒号后什么也没有，那么，make就不会自动去找文件的依赖性，也就不会自动执行其后所定义的命令。要执行其后的命令，就要在make命令后明显得指出这个lable的名字。这样的方法非常有用，我们可以在一个makefile中定义不用的编译或是和编译无关的命令，比如程序的打包，程序的备份，等等。比如，输入make clean即可删除所有编译的文件，来重新编译。

## make是如何工作的
在默认的方式下，也就是我们只输入make命令。那么，
1. make会在当前目录下找名字叫“Makefile”或“makefile”的文件。
2. 如果找到，它会找文件中的第一个目标文件（target），在上面的例子中，他会找到“edit”这个文件，并把这个文件作为最终的目标文件。
3. 如果edit文件不存在，或是edit所依赖的后面的 .o 文件的文件修改时间要比edit这个文件新，那么，他就会执行后面所定义的命令来生成edit这个文件。
4. 如果edit所依赖的.o文件也不存在，那么make会在当前文件中找目标为.o文件的依赖性，如果找到则再根据那一个规则生成.o文件。（这有点像一个堆栈的过程）
5. 当然，你的C文件和H文件是存在的啦，于是make会生成 .o 文件，然后再用 .o 文件生命make的终极任务，也就是执行文件edit了。


简单来说，make一层一层来寻找依赖关系，直到生成最后目标文件。

于是在我们编程中，如果这个工程已被编译过了，当我们修改了其中一个源文件，比如file.c，那么根据我们的依赖性，我们的目标file.o会被重编译（也就是在这个依性关系后面所定义的命令），于是file.o的文件也是最新的啦，于是file.o的文件修改时间要比edit要新，所以edit也会被重新链接了（详见edit目标文件后定义的命令）。而如果我们改变“command.h”，那么，kdb.o、command.o和files.o都会被重编译，并且，edit会被重链接。

## makefile中使用变量

在上面的例子中，先让我们看看edit的规则：

```
edit : main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o
	cc -o edit main.o kbd.o command.o display.o /
	insert.o search.o files.o utils.o
```

我们可以看到[.o]文件的字符串被重复了两次，如果我们的工程需要加入一个新的[.o]文件，那么我们需要在两个地方加（应该是三个地方，还有一个地方在clean中）。当然，我们的makefile并不复杂，所以在两个地方加也不累，但如果makefile变得复杂，那么我们就有可能会忘掉一个需要加入的地方，而导致编译失败。所以，为了makefile的易维护，在makefile中我们可以使用变量。makefile的变量也就是一个字符串，理解成C语言中的宏可能会更好。

比如，我们声明一个变量，叫objects, OBJECTS, objs, OBJS, obj, 或是 OBJ，反正不管什么啦，只要能够表示obj文件就行了。我们在makefile一开始就这样定义：

`objects = main.o kbd.o command.o display.o /
insert.o search.o files.o utils.o`

于是，我们就可以很方便地在我们的makefile中以`$(objects)`的方式来使用这个变量了，于是我们的改良版makefile就变成下面这个样子：

```
objects = main.o kbd.o command.o display.o /
	insert.o search.o files.o utils.o

edit : $(objects)
	cc -o edit $(objects)
main.o : main.c defs.h
	cc -c main.c
kbd.o : kbd.c defs.h command.h
	cc -c kbd.c
command.o : command.c defs.h command.h
	cc -c command.c
display.o : display.c defs.h buffer.h
	cc -c display.c
insert.o : insert.c defs.h buffer.h
	cc -c insert.c
search.o : search.c defs.h buffer.h
	cc -c search.c
files.o : files.c defs.h buffer.h command.h
	cc -c files.c
utils.o : utils.c defs.h
	cc -c utils.c
clean :
	rm edit $(objects)
```

于是如果有新的 .o 文件加入，我们只需简单地修改一下 objects 变量就可以了。

## 让make自动推导

GNU的make很强大，它可以自动推导文件以及文件依赖关系后面的命令，于是我们就没必要去在每一个[.o]文件后都写上类似的命令，因为，我们的make会自动识别，并自己推导命令。

只要make看到一个[.o]文件，它就会自动的把[.c]文件加在依赖关系中，如果make找到一个whatever.o，那么whatever.c，就会是whatever.o的依赖文件。并且 cc -c whatever.c 也会被推导出来，于是，我们的makefile再也不用写得这么复杂。我们的是新的makefile又出炉了。

```
objects = main.o kbd.o command.o display.o /
	insert.o search.o files.o utils.o

edit : $(objects)
	cc -o edit $(objects)

main.o : defs.h
kbd.o : defs.h command.h
command.o : defs.h command.h
display.o : defs.h buffer.h
insert.o : defs.h buffer.h
search.o : defs.h buffer.h
files.o : defs.h buffer.h command.h
utils.o : defs.h

.PHONY : clean
clean :
	rm edit $(objects)
```

这种方法，也就是make的“隐晦规则”。上面文件内容中，“.PHONY”表示，clean是个伪目标文件。
