#关于/p三极管/gi常用/a电路/gi
1./nz基极/n必须/d串接/v电阻/gi，/w保护/gi基极/n，/w保护/gicpu/gi的/ude1ｉｏ/nz口/n。/w２./nz基极/n根据/pｐｎｐ/nz或者/cｎｐｎ/nz管子/n加上/v拉/v电阻/gi或者/c下拉/ns电阻/gi。/w３./nz集/q电极/n电阻/gi阻/vg根据/p驱动电流/gi实际/n情况/n调整/vn。/w同样/d基极/n电阻/gi也/d可以/v根据/p实际/n情况/n调整/vn。/w基极/n和/cc发射/v极/d需要/v串接/v电阻/gi，/w该/rz电阻/gi的/ude1作用/gi是/vshi在/p输入/v呈/v高/a阻态/nz时/qt使/v晶体管/gi可靠/a截止/vi，/w极小/d是/vshi在/p前级/n驱动/gi使/v晶体管/gi饱和/vi时/qt与/cc基极/n限流/nz电阻/gi分压/gp后/f能够/v满足/v晶体管/gi的/ude1临界/b饱和/vi，/w实际/n选择/gi时会/n大大/d高于/v这个/rz极小/d，/w通常/d外接/gm干扰/gi越/d小/a、/w负载/gi越重/nz准许/v的/ude1阻/vg就/d越大/d，/w通常/d采用/v10/nzk/nz量级/n。/w防止/gi三极管/gi受/v噪声/n信号/gi的/ude1影响/gi而/cc产生/v误动作/gi，/w使/v晶体管/gi截止/vi更/d可靠/a！/w三极管/gi的/ude1基极/n不能/v出现/v悬空/vi，/w当/p输入/v信号/gi不/d确定/v时/qt（/w如/v输入/v信号/gi为/p高/a阻态/nz时/qt）/w，/w加下/v拉/v电阻/gi，/w就/d能/v使/v有效/gi接地/vn。/w特别/d是/vshigpio/nz连接/gi此/rzs基极/n的/ude1时候/n，/w一般/ad在/pgpio/nz所在/nic/nz刚刚/d上/f电/n初始化/v的/ude1时候/n，/w此/rzsgpio/nz的/ude1内部/f也/d处于/v一种/nz上/f电/n状态/gi，/w很/d不/d稳定/an，/w容易/ad产生/v噪声/n，/w引起/v误动作/gi！/w加/v此/rzs电阻/gi，/w可/v消除/v此/rzs影响/gi(/nz如果/c出现/v一尖/nz脉冲/gi电平/n，/w由于/p时间/gi比较/gi短/a，/w所以/c这个/rz电压/gi很容易/nz被/pbei电阻/gi拉/v低/a；/w如果/c高电平/nz的/ude1时间/gi比较/gi长/a，/w那/rzv就/d不能/v拉/v低/a了/ule，/w也/d就是/v正常/a高电/nz平时/t没有/v影响/gi)/nz！/w但是/c电阻/gi不能/v过/uguo小/a，/w影响/gi泄漏/gi电流/gi！/w（/w过/uguo小则/n会/v有/vyou较大/d的/ude1电流/gi由/p电阻/gi流入地/n）/w当/p三极管/gi开关/gi作用/gi时/qt,/nzon/nz和/ccoff/nz时间/gi越短/v越好/d,/nz为了/p防止/gi在/poff/nz时/qt,/nz因/p晶体管/gi中的/v残留/vn电荷/n引起/v的/ude1时间/gi滞后/v,/nz在/pb/nz,/nze/nz之间/f加/v一个/mqr/nz起到/v放电/vn作用/gi。/w原文/n出自/v：/w