De file design_1_wrapper bevat de Vitis design wrapper die de FPGA bitstream bevat.
Gewoon uitpakken en importeren in Vitis.

* alle code is geschreven op een manier die eenvoudig oover te nemen is.
Het project verwacht de basys3 FPGA als bord
