module contexto(
clk,
altera_contexto,
out_contexto
);

input clk;
input altera_contexto;

output reg [4:0] out_contexto;

integer contexto = 0;

always @ (posedge clk) begin
	if (clockInicio == 0) begin
	
		tabela[1][0] = 0; //PC
		tabela[2][0] = 0; //PC
		
		tabela[1][1] = 1; //Executando?
		tabela[2][1] = 1; //Executando?
		
	end
end

endmodule