TimeQuest Timing Analyzer report for BoardTest
Tue Apr 24 03:34:28 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk'
 33. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Hold: 'clk'
 35. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; BoardTest                                        ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8T144C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 6.54 MHz   ; 6.54 MHz        ; clk                             ;                                                       ;
; 1001.0 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+---------------------------------+----------+---------------+
; Clock                           ; Slack    ; End Point TNS ;
+---------------------------------+----------+---------------+
; clk                             ; -151.880 ; -15123.993    ;
; clk_div:U_1HzClkDivider|clk_out ; 0.001    ; 0.000         ;
+---------------------------------+----------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -668.257      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -2.968        ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                          ;
+----------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -151.880 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 152.903    ;
; -151.682 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 152.705    ;
; -151.637 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 152.660    ;
; -151.545 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 152.567    ;
; -151.455 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 152.477    ;
; -151.439 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 152.462    ;
; -151.414 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 152.437    ;
; -151.302 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 152.324    ;
; -151.273 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 152.295    ;
; -151.255 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 152.278    ;
; -151.212 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 152.234    ;
; -151.176 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 152.198    ;
; -151.171 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 152.194    ;
; -151.138 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 152.161    ;
; -151.133 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 152.156    ;
; -151.121 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 152.143    ;
; -151.051 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 152.073    ;
; -151.030 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 152.052    ;
; -151.012 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 152.035    ;
; -150.965 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.987    ;
; -150.933 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.955    ;
; -150.895 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.918    ;
; -150.890 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.913    ;
; -150.885 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.907    ;
; -150.878 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.900    ;
; -150.863 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.886    ;
; -150.808 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.830    ;
; -150.756 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.779    ;
; -150.722 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.744    ;
; -150.642 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.664    ;
; -150.620 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.643    ;
; -150.610 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.632    ;
; -150.558 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.581    ;
; -150.538 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.561    ;
; -150.421 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.443    ;
; -150.386 ; pid_altitude_controller:U_Altitude|previous_error[7]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.408    ;
; -150.367 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.389    ;
; -150.340 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.363    ;
; -150.331 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.353    ;
; -150.308 ; pid_altitude_controller:U_Altitude|error[31]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.331    ;
; -150.290 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.313    ;
; -150.217 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 151.279    ;
; -150.203 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.225    ;
; -150.149 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.171    ;
; -150.143 ; pid_altitude_controller:U_Altitude|previous_error[7]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.165    ;
; -150.131 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.154    ;
; -150.113 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.135    ;
; -150.072 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.095    ;
; -150.065 ; pid_altitude_controller:U_Altitude|error[31]          ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.088    ;
; -150.052 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.074    ;
; -150.014 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.037    ;
; -150.009 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 151.032    ;
; -149.997 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 151.019    ;
; -149.959 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 151.021    ;
; -149.931 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.953    ;
; -149.927 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.949    ;
; -149.913 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 150.936    ;
; -149.841 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.863    ;
; -149.834 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.856    ;
; -149.797 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 150.859    ;
; -149.796 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 150.819    ;
; -149.791 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 150.814    ;
; -149.779 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.801    ;
; -149.761 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.783    ;
; -149.739 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 150.762    ;
; -149.709 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.731    ;
; -149.655 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 150.717    ;
; -149.623 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.645    ;
; -149.588 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.018      ; 150.646    ;
; -149.543 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.565    ;
; -149.543 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 150.605    ;
; -149.521 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 150.544    ;
; -149.486 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.508    ;
; -149.460 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 150.522    ;
; -149.455 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.018      ; 150.513    ;
; -149.415 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.018      ; 150.473    ;
; -149.330 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.018      ; 150.388    ;
; -149.300 ; pid_altitude_controller:U_Altitude|previous_error2[1] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.012      ; 150.352    ;
; -149.285 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 150.347    ;
; -149.268 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.290    ;
; -149.262 ; pid_altitude_controller:U_Altitude|previous_error[7]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.284    ;
; -149.184 ; pid_altitude_controller:U_Altitude|error[31]          ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 150.207    ;
; -149.181 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.018      ; 150.239    ;
; -149.123 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 150.185    ;
; -149.057 ; pid_altitude_controller:U_Altitude|previous_error2[1] ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.012      ; 150.109    ;
; -149.044 ; pid_altitude_controller:U_Altitude|previous_error[7]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.018     ; 150.066    ;
; -149.042 ; pid_altitude_controller:U_Altitude|previous_error2[0] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.012      ; 150.094    ;
; -149.024 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 150.086    ;
; -148.981 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 150.043    ;
; -148.966 ; pid_altitude_controller:U_Altitude|error[31]          ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.017     ; 149.989    ;
; -148.914 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.018      ; 149.972    ;
; -148.875 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 149.937    ;
; -148.856 ; pid_altitude_controller:U_Altitude|previous_error2[2] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.012      ; 149.908    ;
; -148.835 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 149.897    ;
; -148.799 ; pid_altitude_controller:U_Altitude|previous_error2[0] ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.012      ; 149.851    ;
; -148.786 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.022      ; 149.848    ;
; -148.781 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.018      ; 149.839    ;
; -148.764 ; pid_pitch_controller:U_Pitch|error[6]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.018      ; 149.822    ;
; -148.741 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.018      ; 149.799    ;
; -148.656 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.018      ; 149.714    ;
+----------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.001 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.039      ;
; 0.235 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.746 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.752 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.755 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.760 ; pid_pitch_controller:U_Pitch|error[0]                 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.762 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.765 ; pid_altitude_controller:U_Altitude|error[0]           ; pid_altitude_controller:U_Altitude|previous_error[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 1.044 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.350      ;
; 1.070 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.375      ;
; 1.071 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.376      ;
; 1.140 ; pid_roll_controller:U_Roll|error[6]                   ; pid_roll_controller:U_Roll|previous_error[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.446      ;
; 1.146 ; quadreg:U_RegAM|tmp[4]                                ; BLED_Blue[0]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.452      ;
; 1.147 ; quadreg:U_RegAM|tmp[2]                                ; BLED_Orange[2]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.163 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.469      ;
; 1.166 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.172 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; quadreg:U_RegAM|tmp[1]                                ; BLED_Orange[1]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.177 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:U_Motor_1|pulsecount[1]                     ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.178 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.178 ; quadreg:U_RegAM|tmp[7]                                ; BLED_Blue[3]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.484      ;
; 1.179 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.184 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.186 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.190 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.496      ;
; 1.191 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.195 ; quadreg:U_RegAM|tmp[6]                                ; BLED_Blue[2]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.501      ;
; 1.198 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.504      ;
; 1.204 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.208 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.220 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.222 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.533      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.230 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.232 ; quadreg:U_RegAM|tmp[5]                                ; BLED_Blue[1]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; quadreg:U_RegAM|tmp[3]                                ; BLED_Orange[3]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.235 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.236 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.542      ;
; 1.238 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.239 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.239 ; pid_altitude_controller:U_Altitude|error[6]           ; pid_altitude_controller:U_Altitude|previous_error[6]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.546      ;
; 1.244 ; pid_altitude_controller:U_Altitude|error[4]           ; pid_altitude_controller:U_Altitude|previous_error[4]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.551      ;
; 1.246 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.552      ;
; 1.248 ; pid_roll_controller:U_Roll|error[4]                   ; pid_roll_controller:U_Roll|previous_error[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.554      ;
; 1.249 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.555      ;
; 1.260 ; pid_altitude_controller:U_Altitude|error[31]          ; pid_altitude_controller:U_Altitude|previous_error[31] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.567      ;
; 1.272 ; pid_pitch_controller:U_Pitch|error[7]                 ; pid_pitch_controller:U_Pitch|previous_error[7]        ; clk          ; clk         ; 0.000        ; -0.004     ; 1.574      ;
; 1.284 ; pid_pitch_controller:U_Pitch|error[5]                 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; clk          ; clk         ; 0.000        ; -0.004     ; 1.586      ;
; 1.284 ; pid_pitch_controller:U_Pitch|error[6]                 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; clk          ; clk         ; 0.000        ; -0.004     ; 1.586      ;
; 1.328 ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.634      ;
; 1.335 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Top|trigger                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.422 ; pid_roll_controller:U_Roll|error[0]                   ; pid_roll_controller:U_Roll|previous_error[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.728      ;
; 1.469 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|edgebegin[18]              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.780      ;
; 1.474 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|edgebegin[19]              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.785      ;
; 1.476 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|edgebegin[16]              ; clk          ; clk         ; 0.000        ; 0.005      ; 1.787      ;
; 1.538 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.844      ;
; 1.557 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Top|edgebegin[20]                ; clk          ; clk         ; 0.000        ; 0.015      ; 1.878      ;
; 1.565 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Top|edgeend[20]                  ; clk          ; clk         ; 0.000        ; 0.016      ; 1.887      ;
; 1.566 ; pid_roll_controller:U_Roll|error[2]                   ; pid_roll_controller:U_Roll|previous_error[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.872      ;
; 1.568 ; pid_roll_controller:U_Roll|error[7]                   ; pid_roll_controller:U_Roll|previous_error[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.874      ;
; 1.573 ; pid_roll_controller:U_Roll|error[3]                   ; pid_roll_controller:U_Roll|previous_error[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.577 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|edgebegin[22]              ; clk          ; clk         ; 0.000        ; 0.030      ; 1.913      ;
; 1.584 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|edgebegin[12]              ; clk          ; clk         ; 0.000        ; 0.030      ; 1.920      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.733 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.039      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-------------------+------------+---------+---------+------------+-----------------+
; Data Port         ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------------+------------+---------+---------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 4.628   ; 4.628   ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 6.744   ; 6.744   ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.744   ; 6.744   ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.592   ; 6.592   ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.455   ; 6.455   ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 6.138   ; 6.138   ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.500   ; 5.500   ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 6.040   ; 6.040   ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 6.016   ; 6.016   ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 6.105   ; 6.105   ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.707   ; 6.707   ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.882   ; 5.882   ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 154.178 ; 154.178 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 154.178 ; 154.178 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 9.949   ; 9.949   ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 11.165  ; 11.165  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 9.049   ; 9.049   ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 7.892   ; 7.892   ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 7.192   ; 7.192   ; Rise       ; clk             ;
+-------------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -4.059 ; -4.059 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -4.431 ; -4.431 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -5.372 ; -5.372 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -5.047 ; -5.047 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -4.961 ; -4.961 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -4.431 ; -4.431 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -4.491 ; -4.491 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -4.912 ; -4.912 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -4.432 ; -4.432 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -4.453 ; -4.453 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -5.291 ; -5.291 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -4.917 ; -4.917 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -4.834 ; -4.834 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -4.834 ; -4.834 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -8.268 ; -8.268 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -8.253 ; -8.253 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -6.657 ; -6.657 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -4.885 ; -4.885 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -4.640 ; -4.640 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.864  ; 9.864  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.235  ; 9.235  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.504  ; 9.504  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.864  ; 9.864  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.758  ; 9.758  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.220  ; 9.220  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.175  ; 8.175  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.602  ; 8.602  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.876  ; 8.876  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.220  ; 9.220  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.672  ; 8.672  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 9.174  ; 9.174  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.226  ; 9.226  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.186  ; 9.186  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 22.492 ; 22.492 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 21.728 ; 21.728 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 21.818 ; 21.818 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 21.309 ; 21.309 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 21.530 ; 21.530 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 21.435 ; 21.435 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 21.182 ; 21.182 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 20.626 ; 20.626 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 22.492 ; 22.492 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.257  ; 9.257  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 13.680 ; 13.680 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.740  ; 7.740  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.165  ; 9.165  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.254  ; 8.254  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.235  ; 9.235  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.235  ; 9.235  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.504  ; 9.504  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.864  ; 9.864  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.758  ; 9.758  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.175  ; 8.175  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.175  ; 8.175  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.602  ; 8.602  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.876  ; 8.876  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.220  ; 9.220  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.672  ; 8.672  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 9.174  ; 9.174  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.226  ; 9.226  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.186  ; 9.186  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.972  ; 7.972  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 9.271  ; 9.271  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 9.732  ; 9.732  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 9.239  ; 9.239  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 8.898  ; 8.898  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.972  ; 7.972  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 9.016  ; 9.016  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 7.993  ; 7.993  ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.984  ; 7.984  ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.335  ; 8.335  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 11.314 ; 11.314 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.740  ; 7.740  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.165  ; 9.165  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.254  ; 8.254  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Propagation Delay                                                     ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 13.545 ; 13.545 ; 13.545 ; 13.545 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 13.555 ; 13.555 ; 13.555 ; 13.555 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 13.246 ; 13.246 ; 13.246 ; 13.246 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 13.246 ; 13.246 ; 13.246 ; 13.246 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 13.223 ; 13.223 ; 13.223 ; 13.223 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 13.233 ; 13.233 ; 13.233 ; 13.233 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 12.877 ; 12.877 ; 12.877 ; 12.877 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 12.877 ; 12.877 ; 12.877 ; 12.877 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 12.970 ; 12.970 ; 12.970 ; 12.970 ;
+----------------+------------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Minimum Propagation Delay                                             ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 13.545 ; 13.545 ; 13.545 ; 13.545 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 13.555 ; 13.555 ; 13.555 ; 13.555 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 13.246 ; 13.246 ; 13.246 ; 13.246 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 13.246 ; 13.246 ; 13.246 ; 13.246 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 13.223 ; 13.223 ; 13.223 ; 13.223 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 13.233 ; 13.233 ; 13.233 ; 13.233 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 12.877 ; 12.877 ; 12.877 ; 12.877 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 12.877 ; 12.877 ; 12.877 ; 12.877 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 12.970 ; 12.970 ; 12.970 ; 12.970 ;
+----------------+------------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.051 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.719 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.729 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 9.420 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.420 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.397 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.407 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.051 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.051 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.046 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.714 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.724 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 9.415 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.415 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.392 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.402 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.046 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.046 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.051     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.719     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.729     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 9.420     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.420     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.397     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.407     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.051     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.051     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 9.046     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 9.714     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 9.724     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 9.415     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 9.415     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 9.392     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 9.402     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 9.046     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 9.046     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -46.844 ; -4524.312     ;
; clk_div:U_1HzClkDivider|clk_out ; 0.622   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -450.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -2.000        ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                         ;
+---------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -46.844 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.862     ;
; -46.773 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.791     ;
; -46.772 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.789     ;
; -46.737 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.755     ;
; -46.710 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.727     ;
; -46.701 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.719     ;
; -46.684 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.701     ;
; -46.666 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.684     ;
; -46.665 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.682     ;
; -46.644 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.661     ;
; -46.641 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.659     ;
; -46.603 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.620     ;
; -46.594 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.612     ;
; -46.585 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.602     ;
; -46.581 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.599     ;
; -46.577 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.594     ;
; -46.561 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.579     ;
; -46.550 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.567     ;
; -46.540 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.558     ;
; -46.537 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.554     ;
; -46.535 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.552     ;
; -46.534 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.552     ;
; -46.510 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.527     ;
; -46.490 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.508     ;
; -46.489 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.506     ;
; -46.479 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.497     ;
; -46.478 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.495     ;
; -46.474 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.492     ;
; -46.443 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.460     ;
; -46.433 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.451     ;
; -46.429 ; pid_altitude_controller:U_Altitude|error[1]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.447     ;
; -46.428 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.445     ;
; -46.427 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.444     ;
; -46.418 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.436     ;
; -46.403 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.420     ;
; -46.401 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.418     ;
; -46.372 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.390     ;
; -46.361 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.378     ;
; -46.358 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.376     ;
; -46.358 ; pid_altitude_controller:U_Altitude|error[3]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.376     ;
; -46.357 ; pid_altitude_controller:U_Altitude|previous_error[0]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.374     ;
; -46.344 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.396     ;
; -46.339 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.356     ;
; -46.322 ; pid_altitude_controller:U_Altitude|previous_error[7]  ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.339     ;
; -46.302 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.319     ;
; -46.301 ; pid_altitude_controller:U_Altitude|error[31]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.319     ;
; -46.298 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.316     ;
; -46.295 ; pid_altitude_controller:U_Altitude|previous_error[2]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.312     ;
; -46.286 ; pid_altitude_controller:U_Altitude|error[2]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.304     ;
; -46.269 ; pid_altitude_controller:U_Altitude|error[0]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.286     ;
; -46.267 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.284     ;
; -46.257 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.275     ;
; -46.252 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.269     ;
; -46.239 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.291     ;
; -46.232 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.249     ;
; -46.229 ; pid_altitude_controller:U_Altitude|previous_error[1]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.246     ;
; -46.227 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.244     ;
; -46.226 ; pid_altitude_controller:U_Altitude|error[4]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.244     ;
; -46.215 ; pid_altitude_controller:U_Altitude|previous_error[7]  ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.232     ;
; -46.205 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.257     ;
; -46.196 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.214     ;
; -46.194 ; pid_altitude_controller:U_Altitude|error[31]          ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.212     ;
; -46.170 ; pid_altitude_controller:U_Altitude|previous_error[3]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.187     ;
; -46.166 ; pid_altitude_controller:U_Altitude|error[5]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.184     ;
; -46.163 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.215     ;
; -46.156 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.208     ;
; -46.135 ; pid_altitude_controller:U_Altitude|previous_error[4]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.152     ;
; -46.129 ; pid_roll_controller:U_Roll|error[2]                   ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.037     ; 47.124     ;
; -46.125 ; pid_altitude_controller:U_Altitude|error[7]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.143     ;
; -46.120 ; pid_altitude_controller:U_Altitude|previous_error[6]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.137     ;
; -46.115 ; pid_pitch_controller:U_Pitch|error[2]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.167     ;
; -46.111 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.163     ;
; -46.095 ; pid_altitude_controller:U_Altitude|previous_error[5]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.112     ;
; -46.093 ; pid_pitch_controller:U_Pitch|previous_error[4]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.145     ;
; -46.093 ; pid_roll_controller:U_Roll|previous_error[0]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.037     ; 47.088     ;
; -46.091 ; pid_pitch_controller:U_Pitch|error[3]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.143     ;
; -46.081 ; pid_roll_controller:U_Roll|previous_error[1]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.037     ; 47.076     ;
; -46.069 ; pid_roll_controller:U_Roll|error[1]                   ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.037     ; 47.064     ;
; -46.064 ; pid_altitude_controller:U_Altitude|error[6]           ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.082     ;
; -46.056 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.073     ;
; -46.055 ; pid_pitch_controller:U_Pitch|error[4]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.107     ;
; -46.052 ; pid_roll_controller:U_Roll|error[3]                   ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.037     ; 47.047     ;
; -46.047 ; pid_altitude_controller:U_Altitude|previous_error2[1] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.011      ; 47.090     ;
; -46.039 ; pid_altitude_controller:U_Altitude|previous_error[7]  ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 47.056     ;
; -46.026 ; pid_roll_controller:U_Roll|error[0]                   ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.037     ; 47.021     ;
; -46.018 ; pid_altitude_controller:U_Altitude|error[31]          ; motor_pwm:U_Motor_3|pwm ; clk          ; clk         ; 1.000        ; -0.014     ; 47.036     ;
; -46.006 ; pid_pitch_controller:U_Pitch|previous_error[3]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.058     ;
; -46.003 ; pid_pitch_controller:U_Pitch|error[5]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.055     ;
; -45.984 ; pid_altitude_controller:U_Altitude|previous_error2[0] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.011      ; 47.027     ;
; -45.977 ; pid_roll_controller:U_Roll|previous_error[2]          ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; -0.037     ; 46.972     ;
; -45.972 ; pid_pitch_controller:U_Pitch|previous_error[1]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.024     ;
; -45.959 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 47.011     ;
; -45.945 ; pid_pitch_controller:U_Pitch|error[0]                 ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 46.997     ;
; -45.940 ; pid_altitude_controller:U_Altitude|previous_error2[1] ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.011      ; 46.983     ;
; -45.930 ; pid_pitch_controller:U_Pitch|error[1]                 ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 46.982     ;
; -45.929 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 46.981     ;
; -45.924 ; pid_altitude_controller:U_Altitude|previous_error[31] ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 46.941     ;
; -45.923 ; pid_pitch_controller:U_Pitch|previous_error[2]        ; motor_pwm:U_Motor_4|pwm ; clk          ; clk         ; 1.000        ; 0.020      ; 46.975     ;
; -45.908 ; pid_altitude_controller:U_Altitude|previous_error2[2] ; motor_pwm:U_Motor_2|pwm ; clk          ; clk         ; 1.000        ; 0.011      ; 46.951     ;
; -45.907 ; pid_altitude_controller:U_Altitude|previous_error[7]  ; motor_pwm:U_Motor_1|pwm ; clk          ; clk         ; 1.000        ; -0.015     ; 46.924     ;
+---------+-------------------------------------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.622 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.410      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:U_Motor_1|pulsecount[0]                     ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; motor_pwm:U_Motor_1|clocktick                         ; motor_pwm:U_Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; regmap:U_Registers|reg_controller:RegCont|state.ra1   ; regmap:U_Registers|reg_controller:RegCont|state.ra2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; regmap:U_Registers|reg_controller:RegCont|state.wd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; regmap:U_Registers|reg_controller:RegCont|state.rd1   ; regmap:U_Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; rangefinder:U_Ranger_Botom|count[23]                  ; rangefinder:U_Ranger_Botom|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; pid_pitch_controller:U_Pitch|error[0]                 ; pid_pitch_controller:U_Pitch|previous_error[0]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.250 ; pid_altitude_controller:U_Altitude|error[0]           ; pid_altitude_controller:U_Altitude|previous_error[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.323 ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; regmap:U_Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.339 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wd1   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.490      ;
; 0.339 ; regmap:U_Registers|reg_controller:RegCont|state.fetch ; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.490      ;
; 0.355 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; quadreg:U_RegAM|tmp[1]                                ; BLED_Orange[1]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[0]                   ; rangefinder:U_Ranger_Botom|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; rangefinder:U_Ranger_Botom|count[3]                   ; rangefinder:U_Ranger_Botom|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[6]                     ; motor_pwm:U_Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:U_Motor_1|pulsecount[3]                     ; motor_pwm:U_Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; quadreg:U_RegAM|tmp[7]                                ; BLED_Blue[3]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; rangefinder:U_Ranger_Botom|count[13]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; motor_pwm:U_Motor_1|clockcount[3]                     ; motor_pwm:U_Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; motor_pwm:U_Motor_1|pulsecount[1]                     ; motor_pwm:U_Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk_div:U_1HzClkDivider|cnt[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; quadreg:U_RegAM|tmp[4]                                ; BLED_Blue[0]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; motor_pwm:U_Motor_1|clockcount[0]                     ; motor_pwm:U_Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk_div:U_1HzClkDivider|cnt[20]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; quadreg:U_RegAM|tmp[2]                                ; BLED_Orange[2]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; rangefinder:U_Ranger_Botom|count[10]                  ; rangefinder:U_Ranger_Botom|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk_div:U_1HzClkDivider|cnt[18]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk_div:U_1HzClkDivider|cnt[9]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk_div:U_1HzClkDivider|cnt[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk_div:U_1HzClkDivider|cnt[10]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk_div:U_1HzClkDivider|cnt[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk_div:U_1HzClkDivider|cnt[13]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Botom|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; rangefinder:U_Ranger_Botom|count[11]                  ; rangefinder:U_Ranger_Botom|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk_div:U_1HzClkDivider|cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[4]                     ; motor_pwm:U_Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:U_Motor_1|clockcount[6]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk_div:U_1HzClkDivider|cnt[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[1]                   ; rangefinder:U_Ranger_Botom|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rangefinder:U_Ranger_Botom|count[14]                  ; rangefinder:U_Ranger_Botom|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[9]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[7]                     ; motor_pwm:U_Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; motor_pwm:U_Motor_1|pulsecount[2]                     ; motor_pwm:U_Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; rangefinder:U_Ranger_Botom|count[2]                   ; rangefinder:U_Ranger_Botom|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[5]                     ; motor_pwm:U_Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[4]                     ; motor_pwm:U_Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:U_Motor_1|pulsecount[11]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; rangefinder:U_Ranger_Botom|count[4]                   ; rangefinder:U_Ranger_Botom|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; quadreg:U_RegAM|tmp[6]                                ; BLED_Blue[2]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[6]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; motor_pwm:U_Motor_1|clockcount[1]                     ; motor_pwm:U_Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; motor_pwm:U_Motor_1|clockcount[2]                     ; motor_pwm:U_Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; quadreg:U_RegAM|tmp[5]                                ; BLED_Blue[1]~reg0                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; quadreg:U_RegAM|tmp[3]                                ; BLED_Orange[3]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; rangefinder:U_Ranger_Botom|count[8]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk_div:U_1HzClkDivider|cnt[14]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; rangefinder:U_Ranger_Botom|count[22]                  ; rangefinder:U_Ranger_Botom|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; rangefinder:U_Ranger_Botom|count[17]                  ; rangefinder:U_Ranger_Botom|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk_div:U_1HzClkDivider|cnt[17]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk_div:U_1HzClkDivider|cnt[16]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; rangefinder:U_Ranger_Botom|count[15]                  ; rangefinder:U_Ranger_Botom|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.407 ; pid_roll_controller:U_Roll|error[6]                   ; pid_roll_controller:U_Roll|previous_error[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.559      ;
; 0.411 ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk_div:U_1HzClkDivider|cnt[22]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.563      ;
; 0.414 ; rangefinder:U_Ranger_Botom|count[20]                  ; rangefinder:U_Ranger_Botom|edgebegin[20]              ; clk          ; clk         ; 0.000        ; 0.005      ; 0.571      ;
; 0.417 ; rangefinder:U_Ranger_Botom|count[9]                   ; rangefinder:U_Ranger_Top|trigger                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.428 ; pid_altitude_controller:U_Altitude|error[6]           ; pid_altitude_controller:U_Altitude|previous_error[6]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.581      ;
; 0.429 ; pid_altitude_controller:U_Altitude|error[4]           ; pid_altitude_controller:U_Altitude|previous_error[4]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.582      ;
; 0.432 ; pid_roll_controller:U_Roll|error[4]                   ; pid_roll_controller:U_Roll|previous_error[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.584      ;
; 0.438 ; pid_altitude_controller:U_Altitude|error[31]          ; pid_altitude_controller:U_Altitude|previous_error[31] ; clk          ; clk         ; 0.000        ; 0.001      ; 0.591      ;
; 0.444 ; pid_pitch_controller:U_Pitch|error[7]                 ; pid_pitch_controller:U_Pitch|previous_error[7]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.447 ; pid_pitch_controller:U_Pitch|error[6]                 ; pid_pitch_controller:U_Pitch|previous_error[6]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.599      ;
; 0.449 ; pid_pitch_controller:U_Pitch|error[5]                 ; pid_pitch_controller:U_Pitch|previous_error[5]        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.454 ; rangefinder:U_Ranger_Botom|count[18]                  ; rangefinder:U_Ranger_Botom|edgebegin[18]              ; clk          ; clk         ; 0.000        ; 0.005      ; 0.611      ;
; 0.456 ; rangefinder:U_Ranger_Botom|count[16]                  ; rangefinder:U_Ranger_Botom|edgebegin[16]              ; clk          ; clk         ; 0.000        ; 0.005      ; 0.613      ;
; 0.456 ; rangefinder:U_Ranger_Botom|count[19]                  ; rangefinder:U_Ranger_Botom|edgebegin[19]              ; clk          ; clk         ; 0.000        ; 0.005      ; 0.613      ;
; 0.462 ; rangefinder:U_Ranger_Botom|count[21]                  ; rangefinder:U_Ranger_Botom|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.464 ; pid_roll_controller:U_Roll|error[0]                   ; pid_roll_controller:U_Roll|previous_error[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.616      ;
; 0.493 ; rangefinder:U_Ranger_Botom|count[12]                  ; rangefinder:U_Ranger_Botom|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; motor_pwm:U_Motor_1|clockcount[5]                     ; motor_pwm:U_Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; motor_pwm:U_Motor_1|pulsecount[8]                     ; motor_pwm:U_Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; motor_pwm:U_Motor_1|pulsecount[10]                    ; motor_pwm:U_Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; rangefinder:U_Ranger_Botom|count[5]                   ; rangefinder:U_Ranger_Botom|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; rangefinder:U_Ranger_Botom|count[7]                   ; rangefinder:U_Ranger_Botom|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; quadreg:U_RegAM|tmp[1]                                ; BLED_Orange[2]~reg0                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.258 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.410      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clockcount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|clocktick      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; motor_pwm:U_Motor_1|pulsecount[7]  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.052  ; 2.052  ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 2.873  ; 2.873  ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.873  ; 2.873  ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.780  ; 2.780  ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.697  ; 2.697  ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.642  ; 2.642  ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.413  ; 2.413  ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.587  ; 2.587  ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.566  ; 2.566  ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.616  ; 2.616  ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.765  ; 2.765  ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.417  ; 2.417  ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 48.994 ; 48.994 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 48.994 ; 48.994 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 3.891  ; 3.891  ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 4.215  ; 4.215  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 3.731  ; 3.731  ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 3.350  ; 3.350  ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 3.128  ; 3.128  ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -1.854 ; -1.854 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.358 ; -2.358 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.238 ; -2.238 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.199 ; -2.199 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.044 ; -2.044 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.209 ; -2.209 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.021 ; -2.021 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.279 ; -2.279 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.124 ; -2.124 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.149 ; -2.149 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.149 ; -2.149 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -3.311 ; -3.311 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -3.294 ; -3.294 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.758 ; -2.758 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.304 ; -2.304 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.167 ; -2.167 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.366 ; 4.366 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.084 ; 4.084 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.256 ; 4.256 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.366 ; 4.366 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.306 ; 4.306 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 4.073 ; 4.073 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.778 ; 3.778 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.012 ; 4.012 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.976 ; 3.976 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.073 ; 4.073 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.936 ; 3.936 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 4.050 ; 4.050 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.085 ; 4.085 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.063 ; 4.063 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 8.009 ; 8.009 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 7.760 ; 7.760 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 7.789 ; 7.789 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 7.654 ; 7.654 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 7.733 ; 7.733 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.638 ; 7.638 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 7.613 ; 7.613 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 7.453 ; 7.453 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 8.009 ; 8.009 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 4.028 ; 4.028 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 5.312 ; 5.312 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.619 ; 3.619 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.086 ; 4.086 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.561 ; 3.561 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.084 ; 4.084 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.084 ; 4.084 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.256 ; 4.256 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.366 ; 4.366 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.306 ; 4.306 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.778 ; 3.778 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.778 ; 3.778 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.012 ; 4.012 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.976 ; 3.976 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.073 ; 4.073 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.936 ; 3.936 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 4.050 ; 4.050 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.085 ; 4.085 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.063 ; 4.063 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.709 ; 3.709 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.050 ; 4.050 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.176 ; 4.176 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.033 ; 4.033 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.936 ; 3.936 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.709 ; 3.709 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.962 ; 3.962 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.725 ; 3.725 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.721 ; 3.721 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.781 ; 3.781 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.611 ; 4.611 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.619 ; 3.619 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.086 ; 4.086 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.561 ; 3.561 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
+----------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
+----------------+------------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.022 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.214 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.224 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.136 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.136 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.117 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.127 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.022 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.022 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.996 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.188 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.198 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.110 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.110 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.091 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.101 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.996 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.996 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 4.022     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.214     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.224     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.136     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.136     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.117     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.127     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.022     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.022     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.996     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.188     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 4.198     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.110     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.110     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 4.091     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.101     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.996     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.996     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                              ;
+----------------------------------+------------+-------+----------+---------+---------------------+
; Clock                            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -151.880   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -151.880   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.001      ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -15123.993 ; 0.0   ; 0.0      ; 0.0     ; -671.225            ;
;  clk                             ; -15123.993 ; 0.000 ; N/A      ; N/A     ; -668.257            ;
;  clk_div:U_1HzClkDivider|clk_out ; 0.000      ; 0.000 ; N/A      ; N/A     ; -2.968              ;
+----------------------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+-------------------+------------+---------+---------+------------+-----------------+
; Data Port         ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-------------------+------------+---------+---------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 4.628   ; 4.628   ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 6.744   ; 6.744   ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 6.744   ; 6.744   ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 6.592   ; 6.592   ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 6.455   ; 6.455   ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 6.138   ; 6.138   ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.500   ; 5.500   ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 6.040   ; 6.040   ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 6.016   ; 6.016   ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 6.105   ; 6.105   ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.707   ; 6.707   ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 5.882   ; 5.882   ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 154.178 ; 154.178 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 154.178 ; 154.178 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 9.949   ; 9.949   ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 11.165  ; 11.165  ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 9.049   ; 9.049   ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; 7.892   ; 7.892   ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 7.192   ; 7.192   ; Rise       ; clk             ;
+-------------------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -1.854 ; -1.854 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -2.358 ; -2.358 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -2.238 ; -2.238 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -2.199 ; -2.199 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -2.010 ; -2.010 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -2.044 ; -2.044 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -2.209 ; -2.209 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -2.021 ; -2.021 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.279 ; -2.279 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.124 ; -2.124 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.149 ; -2.149 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.149 ; -2.149 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -3.311 ; -3.311 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -3.294 ; -3.294 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.758 ; -2.758 ; Rise       ; clk             ;
; Ultra_B_Edge      ; clk        ; -2.304 ; -2.304 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.167 ; -2.167 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 9.864  ; 9.864  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 9.235  ; 9.235  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 9.504  ; 9.504  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 9.864  ; 9.864  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 9.758  ; 9.758  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 9.220  ; 9.220  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.175  ; 8.175  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.602  ; 8.602  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.876  ; 8.876  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 9.220  ; 9.220  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.672  ; 8.672  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 9.174  ; 9.174  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 9.226  ; 9.226  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 9.186  ; 9.186  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 22.492 ; 22.492 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 21.728 ; 21.728 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 21.818 ; 21.818 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 21.309 ; 21.309 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 21.530 ; 21.530 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 21.435 ; 21.435 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 21.182 ; 21.182 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 20.626 ; 20.626 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 22.492 ; 22.492 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.257  ; 9.257  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 13.680 ; 13.680 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 7.740  ; 7.740  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 9.165  ; 9.165  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.254  ; 8.254  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 4.084 ; 4.084 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 4.084 ; 4.084 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 4.256 ; 4.256 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 4.366 ; 4.366 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 4.306 ; 4.306 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.778 ; 3.778 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.778 ; 3.778 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 4.012 ; 4.012 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.976 ; 3.976 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 4.073 ; 4.073 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.936 ; 3.936 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 4.050 ; 4.050 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 4.085 ; 4.085 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 4.063 ; 4.063 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.709 ; 3.709 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.050 ; 4.050 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.176 ; 4.176 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.033 ; 4.033 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.936 ; 3.936 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.709 ; 3.709 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.962 ; 3.962 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.725 ; 3.725 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.721 ; 3.721 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.781 ; 3.781 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.611 ; 4.611 ; Rise       ; clk                             ;
; Ultra_B_Trigger   ; clk                             ; 3.619 ; 3.619 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 4.086 ; 4.086 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.561 ; 3.561 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Progagation Delay                                                     ;
+----------------+------------------+--------+--------+--------+--------+
; Input Port     ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+----------------+------------------+--------+--------+--------+--------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 13.545 ; 13.545 ; 13.545 ; 13.545 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 13.555 ; 13.555 ; 13.555 ; 13.555 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 13.246 ; 13.246 ; 13.246 ; 13.246 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 13.246 ; 13.246 ; 13.246 ; 13.246 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 13.223 ; 13.223 ; 13.223 ; 13.223 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 13.233 ; 13.233 ; 13.233 ; 13.233 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 12.877 ; 12.877 ; 12.877 ; 12.877 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 12.877 ; 12.877 ; 12.877 ; 12.877 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 12.970 ; 12.970 ; 12.970 ; 12.970 ;
+----------------+------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Progagation Delay                                         ;
+----------------+------------------+-------+-------+-------+-------+
; Input Port     ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+----------------+------------------+-------+-------+-------+-------+
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[0] ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[1] ; 5.992 ; 5.992 ; 5.992 ; 5.992 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[2] ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[3] ; 5.904 ; 5.904 ; 5.904 ; 5.904 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[4] ; 5.885 ; 5.885 ; 5.885 ; 5.885 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[5] ; 5.895 ; 5.895 ; 5.895 ; 5.895 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[6] ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_Data[7] ; 5.790 ; 5.790 ; 5.790 ; 5.790 ;
; PIC_PBUS_OK_IN ; PIC_PBUS_OK_OUT  ; 5.815 ; 5.815 ; 5.815 ; 5.815 ;
+----------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 2            ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 481   ; 481  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 189   ; 189  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Tue Apr 24 03:34:20 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning: Ignored assignments for entity "SPI_Slave" -- entity does not exist in design
    Warning: Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity SPI_Slave -section_id "Root Region" was ignored
    Warning: Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity SPI_Slave -section_id "Root Region" was ignored
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -151.880
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:  -151.880    -15123.993 clk 
    Info:     0.001         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 clk 
    Info:     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.941      -668.257 clk 
    Info:    -0.742        -2.968 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -46.844
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -46.844     -4524.312 clk 
    Info:     0.622         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 clk 
    Info:     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380      -450.380 clk 
    Info:    -0.500        -2.000 clk_div:U_1HzClkDivider|clk_out 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 291 megabytes
    Info: Processing ended: Tue Apr 24 03:34:28 2012
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


