Timing Analyzer report for top
Wed Nov 09 10:40:15 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Output Ports
 45. Unconstrained Output Ports
 46. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10F17C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 235.9 MHz ; 235.9 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.239 ; -105.238           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -75.863                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.239 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.158      ;
; -3.173 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.092      ;
; -3.171 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.090      ;
; -3.154 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.073      ;
; -3.109 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 4.028      ;
; -3.071 ; uart_tx:uart_tx_m0|send_cnt[0]    ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.561     ; 3.511      ;
; -3.065 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.984      ;
; -3.054 ; uart_tx:uart_tx_m0|send_cnt[1]    ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.561     ; 3.494      ;
; -3.043 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.962      ;
; -3.031 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.951      ;
; -2.931 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.850      ;
; -2.928 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.849      ;
; -2.921 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.841      ;
; -2.906 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.825      ;
; -2.878 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 3.797      ;
; -2.840 ; uart_tx:uart_tx_m0|send_data_r[2] ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.778      ;
; -2.724 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.396      ; 4.121      ;
; -2.724 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.396      ; 4.121      ;
; -2.723 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.644      ;
; -2.663 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.583      ;
; -2.658 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.396      ; 4.055      ;
; -2.658 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.396      ; 4.055      ;
; -2.656 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.396      ; 4.053      ;
; -2.656 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.396      ; 4.053      ;
; -2.655 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.575      ;
; -2.651 ; uart_tx:uart_tx_m0|clk_cnt[7]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.571      ;
; -2.649 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.569      ;
; -2.639 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.396      ; 4.036      ;
; -2.639 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.396      ; 4.036      ;
; -2.617 ; uart_tx:uart_tx_m0|clk_cnt[4]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.537      ;
; -2.610 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.530      ;
; -2.605 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.525      ;
; -2.594 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.991      ;
; -2.594 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.991      ;
; -2.588 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.508      ;
; -2.550 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.947      ;
; -2.550 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.947      ;
; -2.528 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.925      ;
; -2.528 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.925      ;
; -2.527 ; uart_tx:uart_tx_m0|clk_cnt[4]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.448      ;
; -2.524 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.444      ;
; -2.519 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 3.458      ;
; -2.516 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.397      ; 3.914      ;
; -2.516 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.397      ; 3.914      ;
; -2.504 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.424      ;
; -2.489 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.409      ;
; -2.476 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.396      ;
; -2.440 ; uart_tx:uart_tx_m0|send_data_r[1] ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.063     ; 3.378      ;
; -2.440 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.361      ;
; -2.431 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.352      ;
; -2.416 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.813      ;
; -2.416 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.813      ;
; -2.408 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.345      ;
; -2.403 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.397      ; 3.801      ;
; -2.403 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.397      ; 3.801      ;
; -2.400 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.337      ;
; -2.399 ; uart_tx:uart_tx_m0|clk_cnt[8]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.319      ;
; -2.392 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.312      ;
; -2.391 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.788      ;
; -2.391 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.788      ;
; -2.371 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.308      ;
; -2.363 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.760      ;
; -2.363 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.396      ; 3.760      ;
; -2.363 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.300      ;
; -2.357 ; uart_tx:uart_tx_m0|clk_cnt[9]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.081     ; 3.277      ;
; -2.355 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.292      ;
; -2.349 ; send_en                           ; uart_tx:uart_tx_m0|send_data_r[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.270      ;
; -2.347 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.284      ;
; -2.333 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.270      ;
; -2.325 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.262      ;
; -2.322 ; uart_tx:uart_tx_m0|clk_cnt[8]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.243      ;
; -2.318 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.238      ;
; -2.289 ; uart_tx:uart_tx_m0|clk_cnt[7]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.210      ;
; -2.282 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[8]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.203      ;
; -2.273 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.193      ;
; -2.269 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.206      ;
; -2.265 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[7]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.186      ;
; -2.265 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.202      ;
; -2.254 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 1.000        ; -0.083     ; 3.172      ;
; -2.234 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.171      ;
; -2.229 ; send_cnt[7]                       ; send_data[6]                      ; clk          ; clk         ; 1.000        ; -0.099     ; 3.131      ;
; -2.229 ; send_cnt[7]                       ; send_data[5]                      ; clk          ; clk         ; 1.000        ; -0.099     ; 3.131      ;
; -2.229 ; send_cnt[7]                       ; send_data[4]                      ; clk          ; clk         ; 1.000        ; -0.099     ; 3.131      ;
; -2.229 ; send_cnt[7]                       ; send_data[7]                      ; clk          ; clk         ; 1.000        ; -0.099     ; 3.131      ;
; -2.229 ; send_cnt[7]                       ; send_data[2]                      ; clk          ; clk         ; 1.000        ; -0.099     ; 3.131      ;
; -2.229 ; send_cnt[7]                       ; send_data[1]                      ; clk          ; clk         ; 1.000        ; -0.099     ; 3.131      ;
; -2.229 ; send_cnt[7]                       ; send_data[0]                      ; clk          ; clk         ; 1.000        ; -0.099     ; 3.131      ;
; -2.229 ; send_cnt[7]                       ; send_data[3]                      ; clk          ; clk         ; 1.000        ; -0.099     ; 3.131      ;
; -2.226 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.163      ;
; -2.221 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.158      ;
; -2.213 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.064     ; 3.150      ;
; -2.210 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.130      ;
; -2.197 ; uart_tx:uart_tx_m0|state.SEND     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.100     ; 3.098      ;
; -2.189 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|clk_cnt[7]     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.109      ;
; -2.188 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 1.000        ; -0.083     ; 3.106      ;
; -2.187 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.125      ;
; -2.186 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 1.000        ; -0.083     ; 3.104      ;
; -2.177 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.063     ; 3.115      ;
; -2.176 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.098      ;
; -2.176 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 3.098      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.445 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.101      ; 0.758      ;
; 0.452 ; uart_tx:uart_tx_m0|tx_pin      ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.START    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; send_en                        ; send_en                           ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; send_cnt[4]                    ; send_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; send_cnt[0]                    ; send_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_m0|send_cnt[2] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.507 ; send_cnt[7]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.801      ;
; 0.740 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.034      ;
; 0.744 ; send_cnt[5]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.038      ;
; 0.745 ; send_cnt[6]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.039      ;
; 0.761 ; uart_tx:uart_tx_m0|clk_cnt[3]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; uart_tx:uart_tx_m0|clk_cnt[13] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; uart_tx:uart_tx_m0|clk_cnt[15] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; uart_tx:uart_tx_m0|clk_cnt[6]  ; uart_tx:uart_tx_m0|clk_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_tx:uart_tx_m0|clk_cnt[2]  ; uart_tx:uart_tx_m0|clk_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; uart_tx:uart_tx_m0|clk_cnt[14] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.770 ; send_cnt[1]                    ; send_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.064      ;
; 0.772 ; send_cnt[2]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.066      ;
; 0.775 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.069      ;
; 0.777 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.101      ; 1.090      ;
; 0.786 ; send_cnt[3]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.080      ;
; 0.786 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.816 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.110      ;
; 0.911 ; send_cnt[3]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.187      ;
; 0.911 ; send_cnt[3]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.187      ;
; 0.912 ; send_cnt[3]                    ; send_data[7]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.188      ;
; 0.912 ; send_cnt[3]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.188      ;
; 0.918 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.561      ; 1.691      ;
; 0.918 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.561      ; 1.691      ;
; 0.926 ; send_cnt[3]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.202      ;
; 0.926 ; send_cnt[3]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.202      ;
; 0.927 ; send_cnt[3]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.203      ;
; 0.968 ; send_cnt[2]                    ; send_en                           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.262      ;
; 1.000 ; send_cnt[0]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.276      ;
; 1.001 ; send_cnt[0]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.277      ;
; 1.001 ; send_cnt[0]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.277      ;
; 1.003 ; send_cnt[0]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.279      ;
; 1.005 ; send_cnt[0]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.281      ;
; 1.012 ; send_cnt[0]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.288      ;
; 1.014 ; send_data[3]                   ; uart_tx:uart_tx_m0|send_data_r[3] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.308      ;
; 1.019 ; send_cnt[0]                    ; send_data[2]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.295      ;
; 1.019 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; -0.397     ; 0.834      ;
; 1.040 ; send_cnt[1]                    ; send_data[7]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.316      ;
; 1.092 ; uart_tx:uart_tx_m0|state.WAIT  ; send_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.099      ; 1.403      ;
; 1.098 ; send_cnt[5]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.392      ;
; 1.106 ; send_cnt[6]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.400      ;
; 1.110 ; send_cnt[4]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.404      ;
; 1.117 ; uart_tx:uart_tx_m0|clk_cnt[13] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.119 ; uart_tx:uart_tx_m0|state.WAIT  ; send_en                           ; clk          ; clk         ; 0.000        ; 0.099      ; 1.430      ;
; 1.119 ; send_cnt[4]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.413      ;
; 1.124 ; send_cnt[1]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; uart_tx:uart_tx_m0|clk_cnt[2]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; send_cnt[2]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.401      ;
; 1.126 ; uart_tx:uart_tx_m0|clk_cnt[14] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.132 ; send_cnt[0]                    ; send_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.426      ;
; 1.133 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; send_cnt[2]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.427      ;
; 1.136 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.429      ;
; 1.141 ; send_cnt[0]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.435      ;
; 1.146 ; send_cnt[2]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.422      ;
; 1.150 ; send_cnt[2]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.426      ;
; 1.151 ; send_cnt[2]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.427      ;
; 1.154 ; send_cnt[2]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.430      ;
; 1.155 ; send_cnt[2]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.431      ;
; 1.159 ; uart_tx:uart_tx_m0|state.WAIT  ; send_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.099      ; 1.470      ;
; 1.172 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.082      ; 1.466      ;
; 1.174 ; send_cnt[2]                    ; send_data[2]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.450      ;
; 1.175 ; send_cnt[1]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.451      ;
; 1.176 ; send_cnt[1]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.452      ;
; 1.195 ; send_cnt[1]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.471      ;
; 1.197 ; send_cnt[1]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.473      ;
; 1.203 ; send_cnt[2]                    ; send_data[7]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.479      ;
; 1.203 ; send_cnt[1]                    ; send_data[2]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.479      ;
; 1.208 ; send_cnt[4]                    ; send_en                           ; clk          ; clk         ; 0.000        ; 0.082      ; 1.502      ;
; 1.213 ; send_cnt[1]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.489      ;
; 1.229 ; send_cnt[5]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.523      ;
; 1.242 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; -0.397     ; 1.057      ;
; 1.243 ; send_cnt[1]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.064      ; 1.519      ;
; 1.248 ; uart_tx:uart_tx_m0|clk_cnt[13] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.250 ; send_cnt[4]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.544      ;
; 1.255 ; send_cnt[1]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; uart_tx:uart_tx_m0|clk_cnt[3]  ; uart_tx:uart_tx_m0|clk_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.264 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.267 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.560      ;
; 1.271 ; send_cnt[3]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.082      ; 1.565      ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 253.87 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.939 ; -93.219           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -75.863                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.939 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.868      ;
; -2.937 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.866      ;
; -2.879 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.808      ;
; -2.878 ; uart_tx:uart_tx_m0|send_cnt[0]    ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.533     ; 3.347      ;
; -2.856 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.785      ;
; -2.840 ; uart_tx:uart_tx_m0|send_cnt[1]    ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.533     ; 3.309      ;
; -2.820 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.749      ;
; -2.777 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.706      ;
; -2.769 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.698      ;
; -2.755 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.070     ; 3.687      ;
; -2.656 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.070     ; 3.588      ;
; -2.655 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.584      ;
; -2.645 ; uart_tx:uart_tx_m0|send_data_r[2] ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.056     ; 3.591      ;
; -2.634 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.563      ;
; -2.621 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.073     ; 3.550      ;
; -2.611 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.541      ;
; -2.456 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.386      ;
; -2.445 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.830      ;
; -2.445 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.830      ;
; -2.443 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.828      ;
; -2.443 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.828      ;
; -2.431 ; uart_tx:uart_tx_m0|clk_cnt[7]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.070     ; 3.363      ;
; -2.385 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.770      ;
; -2.385 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.770      ;
; -2.383 ; uart_tx:uart_tx_m0|clk_cnt[4]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.070     ; 3.315      ;
; -2.374 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.301      ;
; -2.372 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.299      ;
; -2.362 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.747      ;
; -2.362 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.747      ;
; -2.354 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.281      ;
; -2.336 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.263      ;
; -2.333 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.260      ;
; -2.326 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.711      ;
; -2.326 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.711      ;
; -2.308 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.235      ;
; -2.283 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.668      ;
; -2.283 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.668      ;
; -2.279 ; uart_tx:uart_tx_m0|clk_cnt[4]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.209      ;
; -2.275 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.660      ;
; -2.275 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.660      ;
; -2.271 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[6] ; clk          ; clk         ; 1.000        ; -0.055     ; 3.218      ;
; -2.262 ; uart_tx:uart_tx_m0|send_data_r[1] ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.056     ; 3.208      ;
; -2.261 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.386      ; 3.649      ;
; -2.261 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.386      ; 3.649      ;
; -2.243 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.170      ;
; -2.229 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.156      ;
; -2.221 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.148      ;
; -2.211 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.141      ;
; -2.200 ; uart_tx:uart_tx_m0|clk_cnt[8]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.070     ; 3.132      ;
; -2.188 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.115      ;
; -2.162 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.386      ; 3.550      ;
; -2.162 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.386      ; 3.550      ;
; -2.161 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.546      ;
; -2.161 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.546      ;
; -2.155 ; send_en                           ; uart_tx:uart_tx_m0|send_data_r[6] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.084      ;
; -2.145 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.088      ;
; -2.143 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.086      ;
; -2.141 ; uart_tx:uart_tx_m0|clk_cnt[9]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.070     ; 3.073      ;
; -2.140 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.525      ;
; -2.140 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.525      ;
; -2.136 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.079      ;
; -2.127 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.512      ;
; -2.127 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.383      ; 3.512      ;
; -2.126 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.069      ;
; -2.111 ; uart_tx:uart_tx_m0|clk_cnt[8]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.041      ;
; -2.106 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.075     ; 3.033      ;
; -2.097 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.040      ;
; -2.095 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.025      ;
; -2.085 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.028      ;
; -2.081 ; uart_tx:uart_tx_m0|clk_cnt[7]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.011      ;
; -2.072 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.015      ;
; -2.062 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.059     ; 3.005      ;
; -2.055 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.982      ;
; -2.035 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[7]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.965      ;
; -2.026 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.969      ;
; -2.016 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.942      ;
; -2.014 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.940      ;
; -2.011 ; uart_tx:uart_tx_m0|state.SEND     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.087     ; 2.926      ;
; -2.009 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.952      ;
; -2.008 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.935      ;
; -2.001 ; send_cnt[7]                       ; send_data[6]                      ; clk          ; clk         ; 1.000        ; -0.090     ; 2.913      ;
; -2.001 ; send_cnt[7]                       ; send_data[5]                      ; clk          ; clk         ; 1.000        ; -0.090     ; 2.913      ;
; -2.001 ; send_cnt[7]                       ; send_data[4]                      ; clk          ; clk         ; 1.000        ; -0.090     ; 2.913      ;
; -2.001 ; send_cnt[7]                       ; send_data[7]                      ; clk          ; clk         ; 1.000        ; -0.090     ; 2.913      ;
; -2.001 ; send_cnt[7]                       ; send_data[2]                      ; clk          ; clk         ; 1.000        ; -0.090     ; 2.913      ;
; -2.001 ; send_cnt[7]                       ; send_data[1]                      ; clk          ; clk         ; 1.000        ; -0.090     ; 2.913      ;
; -2.001 ; send_cnt[7]                       ; send_data[0]                      ; clk          ; clk         ; 1.000        ; -0.090     ; 2.913      ;
; -2.001 ; send_cnt[7]                       ; send_data[3]                      ; clk          ; clk         ; 1.000        ; -0.090     ; 2.913      ;
; -1.988 ; uart_tx:uart_tx_m0|send_cnt[0]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.533     ; 2.457      ;
; -1.985 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.928      ;
; -1.983 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.926      ;
; -1.975 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.059     ; 2.918      ;
; -1.974 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.901      ;
; -1.972 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[8]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.902      ;
; -1.971 ; uart_tx:uart_tx_m0|send_cnt[0]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.533     ; 2.440      ;
; -1.970 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.901      ;
; -1.970 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.901      ;
; -1.970 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.901      ;
; -1.970 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.901      ;
; -1.970 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.901      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                 ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.398 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.684      ;
; 0.401 ; uart_tx:uart_tx_m0|tx_pin      ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.START    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; send_en                        ; send_en                           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; send_cnt[4]                    ; send_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; send_cnt[0]                    ; send_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_m0|send_cnt[2] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.468 ; send_cnt[7]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.690 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.693 ; send_cnt[6]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; send_cnt[5]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.962      ;
; 0.704 ; uart_tx:uart_tx_m0|clk_cnt[3]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; uart_tx:uart_tx_m0|clk_cnt[13] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; uart_tx:uart_tx_m0|clk_cnt[15] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_tx:uart_tx_m0|clk_cnt[6]  ; uart_tx:uart_tx_m0|clk_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.710 ; uart_tx:uart_tx_m0|clk_cnt[2]  ; uart_tx:uart_tx_m0|clk_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; uart_tx:uart_tx_m0|clk_cnt[14] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.716 ; send_cnt[1]                    ; send_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.984      ;
; 0.718 ; send_cnt[2]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.986      ;
; 0.721 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.091      ; 1.007      ;
; 0.721 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.989      ;
; 0.730 ; send_cnt[3]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.998      ;
; 0.733 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.758 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.026      ;
; 0.786 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.533      ; 1.514      ;
; 0.786 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.533      ; 1.514      ;
; 0.845 ; send_cnt[3]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.095      ;
; 0.845 ; send_cnt[3]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.095      ;
; 0.846 ; send_cnt[3]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.096      ;
; 0.847 ; send_cnt[3]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.097      ;
; 0.848 ; send_cnt[3]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.098      ;
; 0.853 ; send_cnt[3]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.103      ;
; 0.854 ; send_cnt[3]                    ; send_data[7]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.104      ;
; 0.889 ; send_cnt[2]                    ; send_en                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.157      ;
; 0.941 ; send_cnt[0]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.191      ;
; 0.942 ; send_cnt[0]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.192      ;
; 0.942 ; send_cnt[0]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.192      ;
; 0.944 ; send_cnt[0]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.194      ;
; 0.947 ; send_cnt[0]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.197      ;
; 0.956 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; -0.384     ; 0.767      ;
; 0.956 ; send_cnt[0]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.206      ;
; 0.959 ; send_data[3]                   ; uart_tx:uart_tx_m0|send_data_r[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.227      ;
; 0.963 ; send_cnt[0]                    ; send_data[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.213      ;
; 1.005 ; send_cnt[1]                    ; send_data[7]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.255      ;
; 1.012 ; send_cnt[6]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.018 ; send_cnt[5]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.018 ; send_cnt[4]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.286      ;
; 1.026 ; uart_tx:uart_tx_m0|state.WAIT  ; send_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.311      ;
; 1.027 ; uart_tx:uart_tx_m0|clk_cnt[2]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; uart_tx:uart_tx_m0|clk_cnt[13] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; uart_tx:uart_tx_m0|clk_cnt[14] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.033 ; send_cnt[4]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.035 ; send_cnt[0]                    ; send_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.303      ;
; 1.037 ; send_cnt[2]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.305      ;
; 1.040 ; send_cnt[1]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.308      ;
; 1.043 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.311      ;
; 1.045 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.050 ; send_cnt[0]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.318      ;
; 1.055 ; uart_tx:uart_tx_m0|state.WAIT  ; send_en                           ; clk          ; clk         ; 0.000        ; 0.090      ; 1.340      ;
; 1.059 ; send_cnt[2]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.309      ;
; 1.066 ; send_cnt[2]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.316      ;
; 1.074 ; send_cnt[2]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.324      ;
; 1.075 ; send_cnt[2]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.325      ;
; 1.075 ; send_cnt[2]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.325      ;
; 1.076 ; send_cnt[2]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.326      ;
; 1.081 ; uart_tx:uart_tx_m0|state.WAIT  ; send_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.090      ; 1.366      ;
; 1.090 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.073      ; 1.358      ;
; 1.104 ; send_cnt[1]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.354      ;
; 1.107 ; send_cnt[2]                    ; send_data[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.357      ;
; 1.115 ; send_cnt[5]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.383      ;
; 1.118 ; send_cnt[2]                    ; send_data[7]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.368      ;
; 1.118 ; send_cnt[1]                    ; send_data[2]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.368      ;
; 1.119 ; send_cnt[1]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.369      ;
; 1.121 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; uart_tx:uart_tx_m0|clk_cnt[13] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.122 ; send_cnt[1]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.372      ;
; 1.124 ; send_cnt[1]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.374      ;
; 1.128 ; send_cnt[4]                    ; send_en                           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.138 ; send_cnt[1]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.140 ; send_cnt[4]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.408      ;
; 1.142 ; send_cnt[1]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.392      ;
; 1.148 ; uart_tx:uart_tx_m0|clk_cnt[3]  ; uart_tx:uart_tx_m0|clk_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; send_cnt[3]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.150 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.157 ; send_cnt[0]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.425      ;
; 1.159 ; send_cnt[2]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.427      ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.841 ; -18.583           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -55.257                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.841 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.791      ;
; -0.789 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.739      ;
; -0.778 ; uart_tx:uart_tx_m0|send_cnt[0]    ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.227     ; 1.538      ;
; -0.772 ; uart_tx:uart_tx_m0|send_data_r[2] ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.025     ; 1.734      ;
; -0.757 ; uart_tx:uart_tx_m0|send_cnt[1]    ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.227     ; 1.517      ;
; -0.754 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.704      ;
; -0.741 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.693      ;
; -0.741 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.691      ;
; -0.723 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.673      ;
; -0.715 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.665      ;
; -0.703 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.653      ;
; -0.701 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.653      ;
; -0.663 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.614      ;
; -0.639 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.589      ;
; -0.633 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.583      ;
; -0.627 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.770      ;
; -0.627 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.770      ;
; -0.623 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.574      ;
; -0.616 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.566      ;
; -0.605 ; send_en                           ; uart_tx:uart_tx_m0|send_data_r[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.556      ;
; -0.604 ; uart_tx:uart_tx_m0|clk_cnt[7]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.556      ;
; -0.575 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.718      ;
; -0.575 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.718      ;
; -0.570 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.519      ;
; -0.565 ; uart_tx:uart_tx_m0|clk_cnt[4]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.517      ;
; -0.543 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[6] ; clk          ; clk         ; 1.000        ; -0.025     ; 1.505      ;
; -0.540 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.683      ;
; -0.540 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.683      ;
; -0.529 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.478      ;
; -0.527 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.672      ;
; -0.527 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.672      ;
; -0.527 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.670      ;
; -0.527 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.670      ;
; -0.518 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.467      ;
; -0.517 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.477      ;
; -0.513 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.462      ;
; -0.509 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.469      ;
; -0.509 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.652      ;
; -0.509 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.652      ;
; -0.507 ; uart_tx:uart_tx_m0|send_data_r[1] ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 1.000        ; -0.025     ; 1.469      ;
; -0.501 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.644      ;
; -0.501 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.644      ;
; -0.493 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.444      ;
; -0.489 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.632      ;
; -0.489 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.632      ;
; -0.487 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.632      ;
; -0.487 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.632      ;
; -0.486 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.435      ;
; -0.480 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.429      ;
; -0.473 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.422      ;
; -0.470 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.465 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.425      ;
; -0.463 ; uart_tx:uart_tx_m0|clk_cnt[8]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.415      ;
; -0.462 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.411      ;
; -0.458 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.407      ;
; -0.457 ; uart_tx:uart_tx_m0|clk_cnt[2]     ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.417      ;
; -0.450 ; uart_tx:uart_tx_m0|clk_cnt[4]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; uart_tx:uart_tx_m0|clk_cnt[13]    ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.399      ;
; -0.449 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[7]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.400      ;
; -0.444 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|clk_cnt[4]     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.393      ;
; -0.438 ; uart_tx:uart_tx_m0|state.SEND     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.046     ; 1.379      ;
; -0.438 ; uart_tx:uart_tx_m0|clk_cnt[9]     ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.390      ;
; -0.435 ; uart_tx:uart_tx_m0|clk_cnt[0]     ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 1.000        ; -0.038     ; 1.384      ;
; -0.431 ; send_en                           ; uart_tx:uart_tx_m0|send_data_r[3] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.371      ;
; -0.431 ; send_en                           ; uart_tx:uart_tx_m0|send_data_r[0] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.371      ;
; -0.431 ; send_en                           ; uart_tx:uart_tx_m0|send_data_r[1] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.371      ;
; -0.431 ; send_en                           ; uart_tx:uart_tx_m0|send_data_r[2] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.371      ;
; -0.431 ; send_en                           ; uart_tx:uart_tx_m0|send_data_r[7] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.371      ;
; -0.431 ; send_en                           ; uart_tx:uart_tx_m0|send_data_r[4] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.371      ;
; -0.431 ; send_en                           ; uart_tx:uart_tx_m0|send_data_r[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.371      ;
; -0.430 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.390      ;
; -0.428 ; uart_tx:uart_tx_m0|send_cnt[0]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.227     ; 1.188      ;
; -0.427 ; uart_tx:uart_tx_m0|clk_cnt[7]     ; uart_tx:uart_tx_m0|clk_cnt[9]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.378      ;
; -0.425 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.568      ;
; -0.425 ; uart_tx:uart_tx_m0|clk_cnt[3]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.568      ;
; -0.422 ; uart_tx:uart_tx_m0|clk_cnt[1]     ; uart_tx:uart_tx_m0|clk_cnt[8]     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.373      ;
; -0.422 ; uart_tx:uart_tx_m0|clk_cnt[12]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.382      ;
; -0.420 ; uart_tx:uart_tx_m0|send_cnt[0]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.227     ; 1.180      ;
; -0.419 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.562      ;
; -0.419 ; uart_tx:uart_tx_m0|clk_cnt[11]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.562      ;
; -0.417 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.025     ; 1.379      ;
; -0.417 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.377      ;
; -0.409 ; uart_tx:uart_tx_m0|clk_cnt[5]     ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.025     ; 1.371      ;
; -0.409 ; uart_tx:uart_tx_m0|clk_cnt[15]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.369      ;
; -0.407 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.407 ; uart_tx:uart_tx_m0|state.WAIT     ; uart_tx:uart_tx_m0|send_data_r[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.358      ;
; -0.404 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.547      ;
; -0.404 ; uart_tx:uart_tx_m0|clk_cnt[10]    ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.156      ; 1.547      ;
; -0.399 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.359      ;
; -0.391 ; uart_tx:uart_tx_m0|clk_cnt[6]     ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.351      ;
; -0.391 ; uart_tx:uart_tx_m0|clk_cnt[14]    ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 1.000        ; -0.027     ; 1.351      ;
; -0.390 ; uart_tx:uart_tx_m0|clk_cnt[7]     ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.535      ;
; -0.390 ; uart_tx:uart_tx_m0|clk_cnt[7]     ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.158      ; 1.535      ;
; -0.383 ; send_cnt[7]                       ; send_data[6]                      ; clk          ; clk         ; 1.000        ; -0.047     ; 1.323      ;
; -0.383 ; send_cnt[7]                       ; send_data[5]                      ; clk          ; clk         ; 1.000        ; -0.047     ; 1.323      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                 ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; send_en                        ; send_en                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; send_cnt[4]                    ; send_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; send_cnt[0]                    ; send_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|tx_pin      ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.START    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|send_cnt[2] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|state.WAIT  ; uart_tx:uart_tx_m0|state.WAIT     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.203 ; send_cnt[7]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.295 ; uart_tx:uart_tx_m0|state.START ; uart_tx:uart_tx_m0|state.SEND     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.297 ; send_cnt[6]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; send_cnt[5]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.304 ; uart_tx:uart_tx_m0|clk_cnt[15] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; uart_tx:uart_tx_m0|clk_cnt[13] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_tx:uart_tx_m0|clk_cnt[3]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart_tx:uart_tx_m0|clk_cnt[6]  ; uart_tx:uart_tx_m0|clk_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_tx:uart_tx_m0|clk_cnt[2]  ; uart_tx:uart_tx_m0|clk_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart_tx:uart_tx_m0|clk_cnt[14] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.310 ; send_cnt[2]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.310 ; send_cnt[1]                    ; send_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.431      ;
; 0.313 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.441      ;
; 0.314 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|state.STOP     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.317 ; send_cnt[3]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.330 ; uart_tx:uart_tx_m0|state.STOP  ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.375 ; send_cnt[3]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.485      ;
; 0.376 ; send_cnt[3]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.486      ;
; 0.376 ; send_cnt[3]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.486      ;
; 0.378 ; send_cnt[3]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.488      ;
; 0.379 ; send_cnt[3]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.489      ;
; 0.381 ; send_cnt[3]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.491      ;
; 0.382 ; send_cnt[3]                    ; send_data[7]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.492      ;
; 0.393 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|send_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.227      ; 0.704      ;
; 0.393 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|send_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.227      ; 0.704      ;
; 0.395 ; send_data[3]                   ; uart_tx:uart_tx_m0|send_data_r[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.515      ;
; 0.404 ; send_cnt[2]                    ; send_en                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.525      ;
; 0.413 ; send_cnt[0]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.523      ;
; 0.415 ; uart_tx:uart_tx_m0|send_cnt[0] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; -0.157     ; 0.342      ;
; 0.415 ; send_cnt[0]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.525      ;
; 0.416 ; send_cnt[0]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.526      ;
; 0.418 ; send_cnt[0]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.528      ;
; 0.419 ; send_cnt[0]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.529      ;
; 0.421 ; send_cnt[0]                    ; send_data[2]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.531      ;
; 0.421 ; send_cnt[0]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.531      ;
; 0.428 ; send_cnt[1]                    ; send_data[7]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.538      ;
; 0.447 ; send_cnt[5]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; uart_tx:uart_tx_m0|state.WAIT  ; send_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.047      ; 0.579      ;
; 0.454 ; uart_tx:uart_tx_m0|clk_cnt[13] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; send_cnt[6]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.459 ; send_cnt[1]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; send_cnt[4]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; uart_tx:uart_tx_m0|state.WAIT  ; send_en                           ; clk          ; clk         ; 0.000        ; 0.047      ; 0.592      ;
; 0.463 ; send_cnt[4]                    ; send_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; uart_tx:uart_tx_m0|clk_cnt[2]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; uart_tx:uart_tx_m0|clk_cnt[14] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; uart_tx:uart_tx_m0|state.SEND  ; uart_tx:uart_tx_m0|tx_pin         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[11]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; send_cnt[2]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.577      ;
; 0.468 ; send_cnt[2]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; send_cnt[0]                    ; send_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; uart_tx:uart_tx_m0|clk_cnt[12] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; uart_tx:uart_tx_m0|clk_cnt[10] ; uart_tx:uart_tx_m0|clk_cnt[12]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.472 ; send_cnt[0]                    ; send_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.474 ; send_cnt[2]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.584      ;
; 0.477 ; uart_tx:uart_tx_m0|state.WAIT  ; send_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.047      ; 0.608      ;
; 0.479 ; send_cnt[1]                    ; send_data[3]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.589      ;
; 0.479 ; send_cnt[1]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.589      ;
; 0.479 ; send_cnt[2]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.589      ;
; 0.480 ; send_cnt[2]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.590      ;
; 0.480 ; send_cnt[2]                    ; send_data[1]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.590      ;
; 0.481 ; send_cnt[2]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.591      ;
; 0.482 ; send_cnt[4]                    ; send_en                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.603      ;
; 0.486 ; send_cnt[1]                    ; send_data[5]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.596      ;
; 0.489 ; send_cnt[1]                    ; send_data[0]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.599      ;
; 0.490 ; send_cnt[1]                    ; send_data[2]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.600      ;
; 0.492 ; send_cnt[2]                    ; send_data[2]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.602      ;
; 0.499 ; uart_tx:uart_tx_m0|send_cnt[1] ; uart_tx:uart_tx_m0|send_cnt[2]    ; clk          ; clk         ; 0.000        ; -0.157     ; 0.426      ;
; 0.500 ; send_cnt[1]                    ; send_data[6]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.610      ;
; 0.501 ; send_cnt[2]                    ; send_data[7]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.611      ;
; 0.509 ; uart_tx:uart_tx_m0|clk_cnt[9]  ; uart_tx:uart_tx_m0|clk_cnt[10]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.631      ;
; 0.509 ; send_cnt[1]                    ; send_data[4]                      ; clk          ; clk         ; 0.000        ; 0.026      ; 0.619      ;
; 0.510 ; send_cnt[5]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.517 ; uart_tx:uart_tx_m0|clk_cnt[13] ; uart_tx:uart_tx_m0|clk_cnt[15]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[13]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; uart_tx:uart_tx_m0|clk_cnt[4]  ; uart_tx:uart_tx_m0|clk_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.642      ;
; 0.520 ; uart_tx:uart_tx_m0|clk_cnt[11] ; uart_tx:uart_tx_m0|clk_cnt[14]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; uart_tx:uart_tx_m0|clk_cnt[3]  ; uart_tx:uart_tx_m0|clk_cnt[6]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.522 ; send_cnt[1]                    ; send_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.526 ; send_cnt[4]                    ; send_cnt[7]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.529 ; send_cnt[3]                    ; send_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; uart_tx:uart_tx_m0|clk_cnt[0]  ; uart_tx:uart_tx_m0|clk_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
+-------+--------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.239   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.239   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -105.238 ; 0.0   ; 0.0      ; 0.0     ; -75.863             ;
;  clk             ; -105.238 ; 0.000 ; N/A      ; N/A     ; -75.863             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 675      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 675      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed Nov 09 10:40:14 2022
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.239
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.239            -105.238 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.939
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.939             -93.219 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.863 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.841
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.841             -18.583 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -55.257 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4783 megabytes
    Info: Processing ended: Wed Nov 09 10:40:15 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


