|main
clk => clk.IN3
we => we.IN3
addr[0] => addr[0].IN3
addr[1] => addr[1].IN3
addr[2] => addr[2].IN3
addr[3] => addr[3].IN3
addr[4] => addr[4].IN3
addr[5] => addr[5].IN3
addr[6] => addr[6].IN3
addr[7] => addr[7].IN3
din[0] => din[0].IN3
din[1] => din[1].IN3
din[2] => din[2].IN3
din[3] => din[3].IN3
din[4] => din[4].IN3
din[5] => din[5].IN3
din[6] => din[6].IN3
din[7] => din[7].IN3
din[8] => din[8].IN3
din[9] => din[9].IN3
din[10] => din[10].IN3
din[11] => din[11].IN3
din[12] => din[12].IN3
din[13] => din[13].IN3
din[14] => din[14].IN3
din[15] => din[15].IN3
din[16] => din[16].IN3
din[17] => din[17].IN3
din[18] => din[18].IN3
din[19] => din[19].IN3
din[20] => din[20].IN3
din[21] => din[21].IN3
din[22] => din[22].IN3
din[23] => din[23].IN3
dout_rf[0] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[1] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[2] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[3] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[4] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[5] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[6] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[7] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[8] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[9] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[10] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[11] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[12] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[13] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[14] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[15] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[16] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[17] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[18] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[19] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[20] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[21] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[22] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_rf[23] <= single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst.dout
dout_wf[0] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[1] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[2] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[3] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[4] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[5] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[6] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[7] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[8] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[9] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[10] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[11] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[12] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[13] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[14] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[15] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[16] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[17] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[18] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[19] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[20] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[21] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[22] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_wf[23] <= single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst.dout
dout_nch[0] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[1] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[2] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[3] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[4] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[5] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[6] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[7] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[8] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[9] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[10] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[11] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[12] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[13] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[14] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[15] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[16] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[17] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[18] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[19] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[20] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[21] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[22] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout
dout_nch[23] <= single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst.dout


|main|single_port_ram_read_first_mode:single_port_ram_read_first_mode_inst
clk => mem.we_a.CLK
clk => mem.waddr_a[7].CLK
clk => mem.waddr_a[6].CLK
clk => mem.waddr_a[5].CLK
clk => mem.waddr_a[4].CLK
clk => mem.waddr_a[3].CLK
clk => mem.waddr_a[2].CLK
clk => mem.waddr_a[1].CLK
clk => mem.waddr_a[0].CLK
clk => mem.data_a[23].CLK
clk => mem.data_a[22].CLK
clk => mem.data_a[21].CLK
clk => mem.data_a[20].CLK
clk => mem.data_a[19].CLK
clk => mem.data_a[18].CLK
clk => mem.data_a[17].CLK
clk => mem.data_a[16].CLK
clk => mem.data_a[15].CLK
clk => mem.data_a[14].CLK
clk => mem.data_a[13].CLK
clk => mem.data_a[12].CLK
clk => mem.data_a[11].CLK
clk => mem.data_a[10].CLK
clk => mem.data_a[9].CLK
clk => mem.data_a[8].CLK
clk => mem.data_a[7].CLK
clk => mem.data_a[6].CLK
clk => mem.data_a[5].CLK
clk => mem.data_a[4].CLK
clk => mem.data_a[3].CLK
clk => mem.data_a[2].CLK
clk => mem.data_a[1].CLK
clk => mem.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => dout[13]~reg0.CLK
clk => dout[14]~reg0.CLK
clk => dout[15]~reg0.CLK
clk => dout[16]~reg0.CLK
clk => dout[17]~reg0.CLK
clk => dout[18]~reg0.CLK
clk => dout[19]~reg0.CLK
clk => dout[20]~reg0.CLK
clk => dout[21]~reg0.CLK
clk => dout[22]~reg0.CLK
clk => dout[23]~reg0.CLK
clk => mem.CLK0
we => mem.we_a.DATAIN
we => mem.WE
addr[0] => mem.waddr_a[0].DATAIN
addr[0] => mem.WADDR
addr[0] => mem.RADDR
addr[1] => mem.waddr_a[1].DATAIN
addr[1] => mem.WADDR1
addr[1] => mem.RADDR1
addr[2] => mem.waddr_a[2].DATAIN
addr[2] => mem.WADDR2
addr[2] => mem.RADDR2
addr[3] => mem.waddr_a[3].DATAIN
addr[3] => mem.WADDR3
addr[3] => mem.RADDR3
addr[4] => mem.waddr_a[4].DATAIN
addr[4] => mem.WADDR4
addr[4] => mem.RADDR4
addr[5] => mem.waddr_a[5].DATAIN
addr[5] => mem.WADDR5
addr[5] => mem.RADDR5
addr[6] => mem.waddr_a[6].DATAIN
addr[6] => mem.WADDR6
addr[6] => mem.RADDR6
addr[7] => mem.waddr_a[7].DATAIN
addr[7] => mem.WADDR7
addr[7] => mem.RADDR7
din[0] => mem.data_a[0].DATAIN
din[0] => mem.DATAIN
din[1] => mem.data_a[1].DATAIN
din[1] => mem.DATAIN1
din[2] => mem.data_a[2].DATAIN
din[2] => mem.DATAIN2
din[3] => mem.data_a[3].DATAIN
din[3] => mem.DATAIN3
din[4] => mem.data_a[4].DATAIN
din[4] => mem.DATAIN4
din[5] => mem.data_a[5].DATAIN
din[5] => mem.DATAIN5
din[6] => mem.data_a[6].DATAIN
din[6] => mem.DATAIN6
din[7] => mem.data_a[7].DATAIN
din[7] => mem.DATAIN7
din[8] => mem.data_a[8].DATAIN
din[8] => mem.DATAIN8
din[9] => mem.data_a[9].DATAIN
din[9] => mem.DATAIN9
din[10] => mem.data_a[10].DATAIN
din[10] => mem.DATAIN10
din[11] => mem.data_a[11].DATAIN
din[11] => mem.DATAIN11
din[12] => mem.data_a[12].DATAIN
din[12] => mem.DATAIN12
din[13] => mem.data_a[13].DATAIN
din[13] => mem.DATAIN13
din[14] => mem.data_a[14].DATAIN
din[14] => mem.DATAIN14
din[15] => mem.data_a[15].DATAIN
din[15] => mem.DATAIN15
din[16] => mem.data_a[16].DATAIN
din[16] => mem.DATAIN16
din[17] => mem.data_a[17].DATAIN
din[17] => mem.DATAIN17
din[18] => mem.data_a[18].DATAIN
din[18] => mem.DATAIN18
din[19] => mem.data_a[19].DATAIN
din[19] => mem.DATAIN19
din[20] => mem.data_a[20].DATAIN
din[20] => mem.DATAIN20
din[21] => mem.data_a[21].DATAIN
din[21] => mem.DATAIN21
din[22] => mem.data_a[22].DATAIN
din[22] => mem.DATAIN22
din[23] => mem.data_a[23].DATAIN
din[23] => mem.DATAIN23
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= dout[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= dout[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= dout[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[16] <= dout[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[17] <= dout[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[18] <= dout[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[19] <= dout[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[20] <= dout[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[21] <= dout[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[22] <= dout[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[23] <= dout[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|main|single_port_ram_write_first_mode:single_port_ram_write_first_mode_inst
clk => mem.we_a.CLK
clk => mem.waddr_a[7].CLK
clk => mem.waddr_a[6].CLK
clk => mem.waddr_a[5].CLK
clk => mem.waddr_a[4].CLK
clk => mem.waddr_a[3].CLK
clk => mem.waddr_a[2].CLK
clk => mem.waddr_a[1].CLK
clk => mem.waddr_a[0].CLK
clk => mem.data_a[23].CLK
clk => mem.data_a[22].CLK
clk => mem.data_a[21].CLK
clk => mem.data_a[20].CLK
clk => mem.data_a[19].CLK
clk => mem.data_a[18].CLK
clk => mem.data_a[17].CLK
clk => mem.data_a[16].CLK
clk => mem.data_a[15].CLK
clk => mem.data_a[14].CLK
clk => mem.data_a[13].CLK
clk => mem.data_a[12].CLK
clk => mem.data_a[11].CLK
clk => mem.data_a[10].CLK
clk => mem.data_a[9].CLK
clk => mem.data_a[8].CLK
clk => mem.data_a[7].CLK
clk => mem.data_a[6].CLK
clk => mem.data_a[5].CLK
clk => mem.data_a[4].CLK
clk => mem.data_a[3].CLK
clk => mem.data_a[2].CLK
clk => mem.data_a[1].CLK
clk => mem.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => dout[13]~reg0.CLK
clk => dout[14]~reg0.CLK
clk => dout[15]~reg0.CLK
clk => dout[16]~reg0.CLK
clk => dout[17]~reg0.CLK
clk => dout[18]~reg0.CLK
clk => dout[19]~reg0.CLK
clk => dout[20]~reg0.CLK
clk => dout[21]~reg0.CLK
clk => dout[22]~reg0.CLK
clk => dout[23]~reg0.CLK
clk => mem.CLK0
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => dout.OUTPUTSELECT
we => mem.we_a.DATAIN
we => mem.WE
addr[0] => mem.waddr_a[0].DATAIN
addr[0] => mem.WADDR
addr[0] => mem.RADDR
addr[1] => mem.waddr_a[1].DATAIN
addr[1] => mem.WADDR1
addr[1] => mem.RADDR1
addr[2] => mem.waddr_a[2].DATAIN
addr[2] => mem.WADDR2
addr[2] => mem.RADDR2
addr[3] => mem.waddr_a[3].DATAIN
addr[3] => mem.WADDR3
addr[3] => mem.RADDR3
addr[4] => mem.waddr_a[4].DATAIN
addr[4] => mem.WADDR4
addr[4] => mem.RADDR4
addr[5] => mem.waddr_a[5].DATAIN
addr[5] => mem.WADDR5
addr[5] => mem.RADDR5
addr[6] => mem.waddr_a[6].DATAIN
addr[6] => mem.WADDR6
addr[6] => mem.RADDR6
addr[7] => mem.waddr_a[7].DATAIN
addr[7] => mem.WADDR7
addr[7] => mem.RADDR7
din[0] => dout.DATAB
din[0] => mem.data_a[0].DATAIN
din[0] => mem.DATAIN
din[1] => dout.DATAB
din[1] => mem.data_a[1].DATAIN
din[1] => mem.DATAIN1
din[2] => dout.DATAB
din[2] => mem.data_a[2].DATAIN
din[2] => mem.DATAIN2
din[3] => dout.DATAB
din[3] => mem.data_a[3].DATAIN
din[3] => mem.DATAIN3
din[4] => dout.DATAB
din[4] => mem.data_a[4].DATAIN
din[4] => mem.DATAIN4
din[5] => dout.DATAB
din[5] => mem.data_a[5].DATAIN
din[5] => mem.DATAIN5
din[6] => dout.DATAB
din[6] => mem.data_a[6].DATAIN
din[6] => mem.DATAIN6
din[7] => dout.DATAB
din[7] => mem.data_a[7].DATAIN
din[7] => mem.DATAIN7
din[8] => dout.DATAB
din[8] => mem.data_a[8].DATAIN
din[8] => mem.DATAIN8
din[9] => dout.DATAB
din[9] => mem.data_a[9].DATAIN
din[9] => mem.DATAIN9
din[10] => dout.DATAB
din[10] => mem.data_a[10].DATAIN
din[10] => mem.DATAIN10
din[11] => dout.DATAB
din[11] => mem.data_a[11].DATAIN
din[11] => mem.DATAIN11
din[12] => dout.DATAB
din[12] => mem.data_a[12].DATAIN
din[12] => mem.DATAIN12
din[13] => dout.DATAB
din[13] => mem.data_a[13].DATAIN
din[13] => mem.DATAIN13
din[14] => dout.DATAB
din[14] => mem.data_a[14].DATAIN
din[14] => mem.DATAIN14
din[15] => dout.DATAB
din[15] => mem.data_a[15].DATAIN
din[15] => mem.DATAIN15
din[16] => dout.DATAB
din[16] => mem.data_a[16].DATAIN
din[16] => mem.DATAIN16
din[17] => dout.DATAB
din[17] => mem.data_a[17].DATAIN
din[17] => mem.DATAIN17
din[18] => dout.DATAB
din[18] => mem.data_a[18].DATAIN
din[18] => mem.DATAIN18
din[19] => dout.DATAB
din[19] => mem.data_a[19].DATAIN
din[19] => mem.DATAIN19
din[20] => dout.DATAB
din[20] => mem.data_a[20].DATAIN
din[20] => mem.DATAIN20
din[21] => dout.DATAB
din[21] => mem.data_a[21].DATAIN
din[21] => mem.DATAIN21
din[22] => dout.DATAB
din[22] => mem.data_a[22].DATAIN
din[22] => mem.DATAIN22
din[23] => dout.DATAB
din[23] => mem.data_a[23].DATAIN
din[23] => mem.DATAIN23
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= dout[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= dout[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= dout[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[16] <= dout[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[17] <= dout[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[18] <= dout[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[19] <= dout[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[20] <= dout[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[21] <= dout[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[22] <= dout[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[23] <= dout[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|main|single_port_ram_no_change_mode:single_port_ram_no_change_mode_inst
clk => mem.we_a.CLK
clk => mem.waddr_a[7].CLK
clk => mem.waddr_a[6].CLK
clk => mem.waddr_a[5].CLK
clk => mem.waddr_a[4].CLK
clk => mem.waddr_a[3].CLK
clk => mem.waddr_a[2].CLK
clk => mem.waddr_a[1].CLK
clk => mem.waddr_a[0].CLK
clk => mem.data_a[23].CLK
clk => mem.data_a[22].CLK
clk => mem.data_a[21].CLK
clk => mem.data_a[20].CLK
clk => mem.data_a[19].CLK
clk => mem.data_a[18].CLK
clk => mem.data_a[17].CLK
clk => mem.data_a[16].CLK
clk => mem.data_a[15].CLK
clk => mem.data_a[14].CLK
clk => mem.data_a[13].CLK
clk => mem.data_a[12].CLK
clk => mem.data_a[11].CLK
clk => mem.data_a[10].CLK
clk => mem.data_a[9].CLK
clk => mem.data_a[8].CLK
clk => mem.data_a[7].CLK
clk => mem.data_a[6].CLK
clk => mem.data_a[5].CLK
clk => mem.data_a[4].CLK
clk => mem.data_a[3].CLK
clk => mem.data_a[2].CLK
clk => mem.data_a[1].CLK
clk => mem.data_a[0].CLK
clk => dout[0]~reg0.CLK
clk => dout[1]~reg0.CLK
clk => dout[2]~reg0.CLK
clk => dout[3]~reg0.CLK
clk => dout[4]~reg0.CLK
clk => dout[5]~reg0.CLK
clk => dout[6]~reg0.CLK
clk => dout[7]~reg0.CLK
clk => dout[8]~reg0.CLK
clk => dout[9]~reg0.CLK
clk => dout[10]~reg0.CLK
clk => dout[11]~reg0.CLK
clk => dout[12]~reg0.CLK
clk => dout[13]~reg0.CLK
clk => dout[14]~reg0.CLK
clk => dout[15]~reg0.CLK
clk => dout[16]~reg0.CLK
clk => dout[17]~reg0.CLK
clk => dout[18]~reg0.CLK
clk => dout[19]~reg0.CLK
clk => dout[20]~reg0.CLK
clk => dout[21]~reg0.CLK
clk => dout[22]~reg0.CLK
clk => dout[23]~reg0.CLK
clk => mem.CLK0
we => mem.we_a.DATAIN
we => dout[0]~reg0.ENA
we => dout[1]~reg0.ENA
we => dout[2]~reg0.ENA
we => dout[3]~reg0.ENA
we => dout[4]~reg0.ENA
we => dout[5]~reg0.ENA
we => dout[6]~reg0.ENA
we => dout[7]~reg0.ENA
we => dout[8]~reg0.ENA
we => dout[9]~reg0.ENA
we => dout[10]~reg0.ENA
we => dout[11]~reg0.ENA
we => dout[12]~reg0.ENA
we => dout[13]~reg0.ENA
we => dout[14]~reg0.ENA
we => dout[15]~reg0.ENA
we => dout[16]~reg0.ENA
we => dout[17]~reg0.ENA
we => dout[18]~reg0.ENA
we => dout[19]~reg0.ENA
we => dout[20]~reg0.ENA
we => dout[21]~reg0.ENA
we => dout[22]~reg0.ENA
we => dout[23]~reg0.ENA
we => mem.WE
addr[0] => mem.waddr_a[0].DATAIN
addr[0] => mem.WADDR
addr[0] => mem.RADDR
addr[1] => mem.waddr_a[1].DATAIN
addr[1] => mem.WADDR1
addr[1] => mem.RADDR1
addr[2] => mem.waddr_a[2].DATAIN
addr[2] => mem.WADDR2
addr[2] => mem.RADDR2
addr[3] => mem.waddr_a[3].DATAIN
addr[3] => mem.WADDR3
addr[3] => mem.RADDR3
addr[4] => mem.waddr_a[4].DATAIN
addr[4] => mem.WADDR4
addr[4] => mem.RADDR4
addr[5] => mem.waddr_a[5].DATAIN
addr[5] => mem.WADDR5
addr[5] => mem.RADDR5
addr[6] => mem.waddr_a[6].DATAIN
addr[6] => mem.WADDR6
addr[6] => mem.RADDR6
addr[7] => mem.waddr_a[7].DATAIN
addr[7] => mem.WADDR7
addr[7] => mem.RADDR7
din[0] => mem.data_a[0].DATAIN
din[0] => mem.DATAIN
din[1] => mem.data_a[1].DATAIN
din[1] => mem.DATAIN1
din[2] => mem.data_a[2].DATAIN
din[2] => mem.DATAIN2
din[3] => mem.data_a[3].DATAIN
din[3] => mem.DATAIN3
din[4] => mem.data_a[4].DATAIN
din[4] => mem.DATAIN4
din[5] => mem.data_a[5].DATAIN
din[5] => mem.DATAIN5
din[6] => mem.data_a[6].DATAIN
din[6] => mem.DATAIN6
din[7] => mem.data_a[7].DATAIN
din[7] => mem.DATAIN7
din[8] => mem.data_a[8].DATAIN
din[8] => mem.DATAIN8
din[9] => mem.data_a[9].DATAIN
din[9] => mem.DATAIN9
din[10] => mem.data_a[10].DATAIN
din[10] => mem.DATAIN10
din[11] => mem.data_a[11].DATAIN
din[11] => mem.DATAIN11
din[12] => mem.data_a[12].DATAIN
din[12] => mem.DATAIN12
din[13] => mem.data_a[13].DATAIN
din[13] => mem.DATAIN13
din[14] => mem.data_a[14].DATAIN
din[14] => mem.DATAIN14
din[15] => mem.data_a[15].DATAIN
din[15] => mem.DATAIN15
din[16] => mem.data_a[16].DATAIN
din[16] => mem.DATAIN16
din[17] => mem.data_a[17].DATAIN
din[17] => mem.DATAIN17
din[18] => mem.data_a[18].DATAIN
din[18] => mem.DATAIN18
din[19] => mem.data_a[19].DATAIN
din[19] => mem.DATAIN19
din[20] => mem.data_a[20].DATAIN
din[20] => mem.DATAIN20
din[21] => mem.data_a[21].DATAIN
din[21] => mem.DATAIN21
din[22] => mem.data_a[22].DATAIN
din[22] => mem.DATAIN22
din[23] => mem.data_a[23].DATAIN
din[23] => mem.DATAIN23
dout[0] <= dout[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[1] <= dout[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[2] <= dout[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[3] <= dout[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[4] <= dout[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[5] <= dout[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[6] <= dout[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[7] <= dout[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[8] <= dout[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[9] <= dout[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[10] <= dout[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[11] <= dout[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[12] <= dout[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[13] <= dout[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[14] <= dout[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[15] <= dout[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[16] <= dout[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[17] <= dout[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[18] <= dout[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[19] <= dout[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[20] <= dout[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[21] <= dout[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[22] <= dout[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
dout[23] <= dout[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE


