target:
	th.addsl	a0, a1, a2, 0
	th.addsl	a0, a1, a2, 1
	th.addsl	a0, a1, a2, 2
	th.addsl	a0, a1, a2, 3

