### 半加器设计验证（half_add）

**一  半加器概念**

对于两个一位的二进制数进行加法运算，产生和sum，产生进位cout。

**二 端口信息**

输入端口信息：加数a,被加数b
输出端口信息：和sum，进位cout

**三 设计分析**

真值表
![[Pasted image 20230122204007.png]]
布尔表达式

sum =  !a & b + a & !b = a ^ b(异或门)
cout = a&b

> 解析：sum值为1处：0取反（！），1不变。每一行的结果相与（&），所有的结果相加（+）
> 代码表示：sum = (!a & b) | (a & !b)
> 即：加号用|表示

**四 设计架构**

![[Pasted image 20230122204603.png|300]]

**五 理论上波形图**

![[Pasted image 20230122204654.png|300]]

**六 RTL视图**

第一种描述：sum =  !a & b + a & !b ；cout = a&b；
![[Pasted image 20230122204804.png|400]]

第二种描述：sum =  a ^ b ；cout = a&b；

![[Pasted image 20230122204930.png|400]]

七 代码

```verilog
module half_add(a, b, sum, cout);

    input a, b;
    output sum, cout;
    
    assign cout = a & b;
    assign sum = a ^ b;
    
endmodule
```

```verilog
`timescale 1ns / 1ps
module half_add_tb;

    reg a, b;
    wire    sum;
    wire 	cout;
    
    half_add DUT(
        .a(a),
        .b(b),
        .sum(sum),
        .cout(cout)
    );
    
    initial begin
        a = 1; b = 0;
        #20ns
        a = 1; b = 1;
        #20ns
        a = 0; b = 0;
        #20ns
        a = 0; b = 1;
        #20ns;
     end

 endmodule
```
### 全加器设计（full_add）

两个一位的二进制数相加，并考虑到低位产生的进位，产生和sum，输出进位cout。

**端口信息**

输入信号：加数a，被加数b,输入进位cin
输出信号：和sum，进位cout.

**设计架构**
![[Pasted image 20230201102614.png|300]]

**设计分析**
![[Pasted image 20230201102742.png|500]]

**布尔表达式**
sum = !a & b &! c + a & !b & !c + !a & !b & c + a & b & c;
cout = a & b & !c + a & !b & c + !a &b & c + a & b & c;

**设计架构**
利用两个半加器形成一个全加器
![[Pasted image 20230201104044.png|500]]
cout1= a & b;
sum1 = a ^ b;
cout2 = sum1 & cin = a ^ b & cin;
sum = sum1 ^ cin = a ^ b ^ cin;
cout = cout1 | cout2 =  a&b | a ^ b & cin;

**验证**
![[Pasted image 20230201104355.png]]

**代码**

```verilog
module full_add(a, b, cin, sum, cout);

    input a, b, cin;
    output sum, cout;
    
    wire cout1, cout2;
    wire sum1;
    
    half_add half_add_inst1(
        .a(a),
        .b(b),
        .sum(sum1),
        .cout(cout1)
    );
    
    half_add half_add_inst2(
        .a(sum1),
        .b(cin),
        .sum(sum),
        .cout(cout2)
    );
    
    assign cout = cout1 | cout2;
    
endmodule
```

```verilog
`timescale 1ns / 1ps
module full_add_tb;
	reg a;
	reg b;
	reg cin;
	wire cout;
	wire sum;
	
    full_add DUT(
        .a(a),
        .b(b),
        .cin(cin),
        .cout(cout),
        .sum(sum)
    );

    initial begin
        a = 0; b = 0; cin = 0;
        #20
        a = 0; b = 0; cin = 1;
        #20
        a = 0; b = 1; cin = 0;
        #20
        a = 0; b = 1; cin = 1;
        #20
        
        a = 1; b = 0; cin = 0;
        #20
        a = 1; b = 0; cin = 1;
        #20
        a = 1; b = 1; cin = 0;
        #20
        a = 1; b = 1; cin = 1;
        #20;
    end

endmodule
```

### 四位全加器设计(full_add4)
4位的二进制数进行相加，考虑低位给出的进位，输出和sum，输出进位cout。

**设计分析**
一 不考虑输出进位cout，端口信息位：输入信号：a[3:0],b[3:0],cin,输出信号：和sum[4:0],
二 考虑输出进位cout，端口信息位：输入信号：a[3:0],b[3:0],cin,输出信号：和sum[3:0],cout

**结构化建模**
![[Pasted image 20230201122224.png]]

**代码**
`考虑进位`
```verilog
module full_add4(// 考虑进位
	input [3:0] a,
	input [3:0] b,
	input cin,
	output [3:0] sum,
	output cout
);
wire cout0;
wire cout1;
wire cout2;
wire cout3;
full_add full_add1_inst1(
	.a(a[0]),
	.b(b[0]),
	.cin(cin),
	.cout(cout0),
	.sum(sum[0])
);
full_add full_add1_inst2(
	.a(a[1]),
	.b(b[1]),
	.cin(cout0),
	.cout(cout1),
	.sum(sum[1])
);
full_add full_add1_inst3(
	.a(a[2]),
	.b(b[2]),
	.cin(cout1),
	.cout(cout2),
	.sum(sum[2])
);
full_add full_add1_inst4(
	.a(a[3]),
	.b(b[3]),
	.cin(cout2),
	.cout(cout3),
	.sum(sum[3])
);

//assign sum = {sum[3],sum[2],sum[1],sum[0]};
assign sum = sum;
assign cout = cout3;

endmodule
```
`不考虑进位`
```verilog
module full_add4_2(// 不考虑进位
	input [3:0] a,
	input [3:0] b,
	input cin,
	output [4:0] sum
	
);
wire cout0;
wire cout1;
wire cout2;
wire cout3;
full_add full_add1_inst1(
	.a(a[0]),
	.b(b[0]),
	.cin(cin),
	.cout(cout0),
	.sum(sum[0])
);
full_add full_add1_inst2(
	.a(a[1]),
	.b(b[1]),
	.cin(cout0),
	.cout(cout1),
	.sum(sum[1])
);
full_add full_add1_inst3(
	.a(a[2]),
	.b(b[2]),
	.cin(cout1),
	.cout(cout2),
	.sum(sum[2])
);
full_add full_add1_inst4(
	.a(a[3]),
	.b(b[3]),
	.cin(cout2),
	.cout(cout3),
	.sum(sum[3])
);

assign sum = {cout3,sum[3],sum[2],sum[1],sum[0]};

endmodule
```

### 计数器（counter）
**一 计数器概念**

计数器计数的是驱动信号的周期数，单位为驱动信号的周期。

**二 设计分析**

如何检测驱动信号经过了一个周期：
通过检测驱动信号的跳变沿来检测驱动信号的周期，检测驱动信号的上升沿或者下降沿来确定驱动信号经过一个周期。

检测上升沿的关键字为：posedge
检测下降沿的关键字为：negedge
假设驱动信号变量名称为：clk

![[Pasted image 20230201125918.png|600]]

posedge clk:表示clk的上升沿触发
negedge rst_n:表示rst_n下降沿触发

描述形式为：
always @(posedge clk,negedge rst_n):异步复位
always @(posedge clk)：同步复位

**异步复位**always @(posedge clk,negedge rst_n)
![[Pasted image 20230201130525.png|600]]
rst_n拉低时，计数恢复到0

**同步复位**always @(posedge clk)
![[Pasted image 20230201130627.png|600]]
rst_n拉低后，clk拉高时，计数恢复到0

**计数器结构**
![[Pasted image 20230201142634.png]]

同步复位
![[Pasted image 20230201141321.png]]
异步复位
![[Pasted image 20230201141544.png]]

**代码**
```verilog
module counter(
	input clk,
	input rst_n,
	output reg [7:0] count
);

//异步复位

always@(posedge clk,negedge rst_n)begin
	if(rst_n == 0)
		count <= 8'd0;
	else
		if(count < 255)
			count <= count + 8'd1;
		else
			count <= 8'd0;
end

//同步复位
//always@(posedge clk)begin
//	if(rst_n == 0)
//		count <= 8'd0;
//	else
//		if(count < 255)
//			count <= count + 8'd1;
//		else
//			count <= 8'd0;			
//end

endmodule
```

```verilog
`timescale 1ns / 1ps
module counter_tb;
	reg clk;
	reg rst_n;
	wire [7:0] count;
counter counter_inst(
	.clk(clk),
	.rst_n(rst_n),
	.count(count)
);
//模拟时钟信号
initial clk = 1;
always #10 clk = !clk;//延迟10ns跳转一次，一个周期就是20ns

//模拟复位
initial begin
	rst_n = 0;//复位有效
	#200
	rst_n = 1;//置位，复位无效，计数器正常计数
	#6009   //0~255一个周期，每个数间隔20ns,20*256=5120,只要大于5120，就包含一个周期。
	//9在20ns中，用来查看复位信号在一个clk周期内的变化。
	//结论：异步复位在rst_n=0时就变化。同步复位在clk上升沿的时候检测到rst_n=0时才变化。
	rst_n = 0;
	#300
	rst_n = 1;
	#3000
	$stop; //停止。在#3000后加分号无法停止整个程序，always #10 clk = !clk;还在运行
end
endmodule
```