---
unsafe: true
title: Тупик Вычислительной Техники
url: /notes/тупик-вычислительной-техники/
math: true
---
<p></p>
<ul>
<li>
В конце 2010-х обозначилось замедление развития вычислительных платформ обусловленное несколькими факторами <a href='/notes/3-способа-сделать-процессор-быстрее'>[[3 способа сделать процессор быстрее]]</a><ul>
<li>с начала 2000-х исчерпан фактор масштабирования частоты интегральных схем <span class='missing-note'>[[Power Wall]]</span></li>
<li>ILP фактор масштабирования суперскалярных процессоров не дает способен дать значимого прироста от поколения к поколению из за зависимостей между инструкциями <a href='/notes/ilp-wall'>[[ILP Wall]]</a>.</li>
<li>медленная память не дает процессорам полностью реализовать вычислительный потенциал <a href='/notes/memory-wall'>[[Memory Wall]]</a></li>
<li>
дороговизна и сложность новых технологических процессов (&lt;22-26nm) производства интегральных схем <a href='/notes/транзисторы-начали-дорожать'>[[Транзисторы начали дорожать]]</a><ul>
<li>до начала 2010-х переход на новый тех. процесс был экономически рационален. Поместив больше транзисторов на меньшей площади, можно было сильно снизить стоимость одного транзистора</li>
<li>
С уменьшением размера транзистора уменьшается и доступная площадь для соединения транзисторов между собой. Увеличивается количество слоев металлизации и, требуется больше литографических масок. Больше питания нужно подвести и больше тепла нужно отвести от меньшей площади. <span class='missing-note'>[[Power Density]]</span><ul>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_10</span></p><blockquote>
<p>Of course, other mechanisms counteract some of these economic gains. As we squeeze more and more transistors into the same area, we have less room to connect between them. This has required an increase in the total number of metallization layers (Figure 3). That in turn has had an impact on both the manufacturing costs (more masks are required to manufacture the full chip), and the chip’s electrical design (more power is required to push the signals through so many layers of metals and vias</p>
</blockquote>
</div></li>
</ul>
</li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2023_01_09</span></p>{{youtube-timestamp 70}} – 10-15 лет назад новая фабрика была 10-15 миллиардов долларов, то сейчас это ближе к 30-40 миллиардам долларров</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2023_01_02</span></p>По стоимости производства GaaFET ожидается еще дороже чем FinFET</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_20</span></p>{{youtube-timestamp 414}} – стоимость чипа растет пропорционально квадрату площади</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_12</span></p><blockquote>
<p>28nm was the last planar node and is effectively the golden node for price to performance for most trailing edge performance</p>
</blockquote>
</div></li>
<li>Сложность тех. процесса в терминах количества этапов обуславливает переменные затраты. Таким образом, если у новых процессов растут переменные затраты, то эффект масштаба в производстве интегральных схем со временем будет меньше влиять на стоимость единицы продукции. Попросту говоря, правило &quot;чем больше объем производства, тем меньше себестоимость единицы продукции&quot; будет выполнятся в меньшей степени.</li>
</ul>
</li>
</ul>
</li>
<li>
замедление закона Мура не дает дизайнерам транзисторного бюджета<ul>
<li>для увеличения ILP, которое требует усложнения логики обработки инструкций</li>
<li>для увеличения кешей и маскировки эффекта медленной памяти</li>
</ul>
</li>
<li>
Это важно для программистов по следующим причинам<ul>
<li>за счет развития мобильных устройств и повышения требований к эффективности вычислений аппаратные платформы развились до впечатляющей степени, а что в программной составляющей? А ничего практически, если мы говорим про прикладное программирование.</li>
<li>
Все больше происходит взаимопроникновения аппаратной и программной составляющей, но сейчас, как правило, программная поддержка ограничивается уровнем ОС/драйвера или узкоспециализированной библиотеки<ul>
<li>DVFS <span class='missing-note'>[[Power Wall]]</span></li>
<li>performance/efficiency cores <span class='missing-note'>[[Power Wall]]</span></li>
<li>новые библиотеки работы с GPU Vulkan/Metal</li>
</ul>
</li>
<li>
невозможность повысить производительность только железным способом будет приводить к адаптации альтернативных парадигм вычислений<ul>
<li>многопоточность стала нормой в информационных системах</li>
<li>невозможность сделать память быстрее приводит к развитию парадигм кооперативной многозадачности из за накладных расходов на переключение задач в вытесняющей многозадачности</li>
<li>вычисления на GPU набирают популярность</li>
<li>появляются специализированные ускорители (TPU)</li>
</ul>
</li>
<li>не обязательно ублажать железо, но нужно не совершать грубых ошибок, которые не нравятся оборудованию <span class='missing-note'>[[Не будь лохом]]</span></li>
</ul>
</li>
<li>
Предсказания<ul>
<li>
Дальнейший рост размера интегральных схем только за деньги клиентов. Сотня миллиардов транзисторов это потолок для одной интегральной схемы<ul>
<li>
Дальнейший рост транзисторов возможен за счет интеграции на SoC<ul>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2023_02_14</span></p>У джунипер есть железки, которые содержат более 100 миллиарда транзисторов</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2023_03_03</span></p>{{youtube-timestamp 114}} – 100 миллиардов транзисторов уже достигнуто</div></li>
</ul>
</li>
<li>
переориентация производителей процессоров на более емкие рынки<ul>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_16</span></p>{{youtube-timestamp 750}} – AMD видит свое основное будущее не в клиентском сегмента, а в сегменте ДЦ и HPC</div></li>
</ul>
</li>
</ul>
</li>
<li>
Развитие альтернативных производственных техник упаковки интугральных схем<ul>
<li>
Чиплеты AMD снижают стоимость устройства за счет комбинации нескольких схем в одном устройстве<ul>
<li>С технологической точки зрения понижает отбраковку за счет использования в конечном продукте нескольких мелких схем</li>
</ul>
</li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2023_01_09</span></p>{{youtube-timestamp 100}} – все, так или иначе начинают экспериментировать с идеей чиплетов, как и AMD. Это позволяет смешивать в одном SoC разные технологические процессы. Но мелкие чипы (например часы), будут в меньшей степени этому подвержены</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2023_01_09</span></p>{{youtube-timestamp 270}} – развитие технологий за счет технологического процесса, это не плохо, но это не то где будет дальнейшее развитие. Будут развиваться packaging-технологии.</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2023_01_06</span></p>{{youtube-timestamp 859}}  – Apple тоже использует packaging технологии как и AMD chiplet'ы. А именно UltraFusion https://en.wikichip.org/wiki/tsmc/cowos</div></li>
</ul>
</li>
<li>
Ориентация на оптимизацию performance-per-watt<ul>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2023_01_06</span></p>{{youtube-timestamp 775}}  – M1 хорошо масштабируется, потому что эффективен по питанию</div></li>
</ul>
</li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_12</span></p>DTCO (Design Technology Co-optimization) – это процесс совместной оптимизации дизайна и технологии. Своего рода технологические свертки.</div></li>
<li>
BSPDN #Вопрос<ul>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_12</span></p><blockquote>
<p>Backside Power Delivery Networks (BSPDN) is a huge part of the roadmaps forward post-gate-all-around</p>
</blockquote>
</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_12</span></p><blockquote>
<p>By splitting the signal and power layers, there’s a whole new set of ideas of how to design chips with the space afforded from the power layers</p>
</blockquote>
</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_12</span></p><blockquote>
<p>Another advantage of BSPDN technology is the ability to create so-called 3D SoCs – chipsets in which logic elements are combined with memory
-</p>
</blockquote>
</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_12</span></p><blockquote>
<p>BSPDN allows you to create complex Systems-on-a-Chip (SoC), which can include different chips from different companies, manufactured with different technological processes</p>
</blockquote>
</div></li>
</ul>
</li>
<li>
развитие специализированных ускорителей <a href='/notes/гетерогенные-вычисления'>[[Гетерогенные вычисления]]</a><ul>
<li>
FPGA<ul>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_16</span></p>{{youtube-timestamp 658}} – Замедление закона Мура провоцирует развитие специализированных решений (FPGA)</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_16</span></p>{{youtube-timestamp 670}} – AMD купила Xilinx (производитель FPGA)</div></li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2022_12_16</span></p>{{youtube-timestamp 725}} – AMD ожидает что в ближайшем будущем 20% выручки будет от продажи FPGA</div></li>
</ul>
</li>
<li>
TPU/NPU<ul>
<li>Google TPU</li>
<li>Apple Neural Engine/Display Engine</li>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2023_01_09</span></p>{{youtube-timestamp 465}} – Apple лицензируют Core Design, но делают свои NPU и GPU</div></li>
</ul>
</li>
<li>гибридная многопроцессорность (P+E cores)</li>
</ul>
</li>
<li>
развитие специализированных ускорителей будет давать форму компаниям с вертикальной интеграцией<ul>
<li><div class='quote'><p class='quote-source'><span class='missing-note'>2023_01_06</span></p>{{youtube-timestamp 706}}  – в современных реалиях ARM недостаточно, те компании будут получать преимущества, кто может собрать специфичное решение как Apple для вычислительной фотографии. Но сила Apple в вертикальной интеграции. Qualcomm не может себе это позволить, а вот Samsung может</div></li>
</ul>
</li>
<li>
Стагнация падения цен NAND Flash. Следственно останов падение стоимости одного Gb SLC/MLC памяти<ul>
<li>переход на TLC/QLC для дальнейшего роста объема дисков</li>
</ul>
</li>
<li>
В конце концов это должно повлиять и на языки программирования общего назначения<ul>
<li>адаптация парадигм эксплуатировать кооперативную многозадачность как модель для организации concurrency приложений <span class='missing-note'>[[Кооперативная Многозадачность]]</span></li>
<li>адаптация парадигм векторизации в вычислениях общего назначения. Это позволит выбирать исполнителя под задачу не меня код программы <a href='/notes/ilp-wall'>[[ILP Wall]]</a></li>
<li>способность удобно объединять несколько языков в одной программе <a href='/notes/гетерогенные-вычисления'>[[Гетерогенные вычисления]]</a> таких как основной ЯП и скажем GLSL. В этом отношении интересна система макросов в Rust</li>
</ul>
</li>
</ul>
</li>
</ul>
