TimeQuest Timing Analyzer report for vga_with_hw_test_image
Tue Nov 02 13:20:45 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.6%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Tue Nov 02 13:20:44 2021 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 138.56 MHz ; 138.56 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 12.783 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.701 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                               ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 12.783 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.137      ;
; 12.783 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.137      ;
; 12.783 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.137      ;
; 12.783 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.078     ; 7.137      ;
; 12.783 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.078     ; 7.137      ;
; 13.222 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.082     ; 6.694      ;
; 13.222 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.082     ; 6.694      ;
; 13.222 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.082     ; 6.694      ;
; 13.222 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.082     ; 6.694      ;
; 13.222 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 6.694      ;
; 13.222 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.082     ; 6.694      ;
; 13.222 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.082     ; 6.694      ;
; 13.309 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.080     ; 6.609      ;
; 13.507 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.417      ;
; 13.507 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.417      ;
; 13.507 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.417      ;
; 13.507 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.417      ;
; 13.507 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.417      ;
; 13.543 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.080     ; 6.375      ;
; 13.543 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.080     ; 6.375      ;
; 13.543 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.080     ; 6.375      ;
; 13.543 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.080     ; 6.375      ;
; 13.543 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.080     ; 6.375      ;
; 13.678 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.244      ;
; 13.678 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.244      ;
; 13.678 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.244      ;
; 13.678 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.244      ;
; 13.678 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.244      ;
; 13.687 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|v_sync    ; clk          ; clk         ; 20.000       ; -0.082     ; 6.229      ;
; 13.698 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.081     ; 6.219      ;
; 13.698 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.081     ; 6.219      ;
; 13.698 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.081     ; 6.219      ;
; 13.698 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.081     ; 6.219      ;
; 13.702 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.216      ;
; 13.702 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.216      ;
; 13.702 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.216      ;
; 13.702 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.080     ; 6.216      ;
; 13.712 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.210      ;
; 13.712 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.210      ;
; 13.712 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.210      ;
; 13.712 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.210      ;
; 13.712 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.210      ;
; 13.713 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.211      ;
; 13.713 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.211      ;
; 13.713 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.211      ;
; 13.713 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.211      ;
; 13.713 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.211      ;
; 13.734 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.188      ;
; 13.734 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.188      ;
; 13.734 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.188      ;
; 13.734 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.076     ; 6.188      ;
; 13.734 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.076     ; 6.188      ;
; 13.739 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.185      ;
; 13.739 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.185      ;
; 13.739 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.185      ;
; 13.739 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.185      ;
; 13.739 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.185      ;
; 13.742 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.182      ;
; 13.742 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.182      ;
; 13.742 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.182      ;
; 13.742 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.182      ;
; 13.742 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.182      ;
; 13.774 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.147      ;
; 13.774 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.147      ;
; 13.774 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.147      ;
; 13.774 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.147      ;
; 13.822 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.078     ; 6.098      ;
; 13.822 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.078     ; 6.098      ;
; 13.822 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.078     ; 6.098      ;
; 13.822 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.078     ; 6.098      ;
; 13.822 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.078     ; 6.098      ;
; 13.839 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.085      ;
; 13.839 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.085      ;
; 13.839 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.085      ;
; 13.839 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.074     ; 6.085      ;
; 13.839 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.074     ; 6.085      ;
; 13.890 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.031      ;
; 13.890 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.031      ;
; 13.890 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.031      ;
; 13.890 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.031      ;
; 13.895 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.026      ;
; 13.895 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.026      ;
; 13.895 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.026      ;
; 13.895 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.077     ; 6.026      ;
; 13.926 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.084     ; 5.988      ;
; 13.926 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.084     ; 5.988      ;
; 13.926 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.084     ; 5.988      ;
; 13.926 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.084     ; 5.988      ;
; 13.926 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.084     ; 5.988      ;
; 13.926 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.084     ; 5.988      ;
; 13.926 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.084     ; 5.988      ;
; 13.946 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.078     ; 5.974      ;
; 13.946 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.078     ; 5.974      ;
; 13.946 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.078     ; 5.974      ;
; 13.946 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.078     ; 5.974      ;
; 13.946 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.078     ; 5.974      ;
; 13.946 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.078     ; 5.974      ;
; 13.946 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.078     ; 5.974      ;
; 13.977 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.080     ; 5.941      ;
; 13.977 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.080     ; 5.941      ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.718      ;
; 0.676 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.942      ;
; 0.806 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.072      ;
; 0.846 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.112      ;
; 0.867 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.133      ;
; 0.951 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.218      ;
; 1.054 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.320      ;
; 1.066 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.332      ;
; 1.098 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.364      ;
; 1.101 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.114 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.381      ;
; 1.126 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.394      ;
; 1.158 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.426      ;
; 1.161 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.166 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.433      ;
; 1.168 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.435      ;
; 1.201 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.467      ;
; 1.206 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.472      ;
; 1.207 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.473      ;
; 1.208 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.474      ;
; 1.215 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.482      ;
; 1.220 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.487      ;
; 1.222 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.489      ;
; 1.240 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.508      ;
; 1.241 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.509      ;
; 1.247 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.515      ;
; 1.249 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.518      ;
; 1.251 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.520      ;
; 1.252 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.521      ;
; 1.257 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.526      ;
; 1.273 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.541      ;
; 1.279 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.548      ;
; 1.280 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.548      ;
; 1.280 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.549      ;
; 1.281 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.549      ;
; 1.285 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.554      ;
; 1.286 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.554      ;
; 1.295 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.564      ;
; 1.299 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.567      ;
; 1.310 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.578      ;
; 1.317 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.583      ;
; 1.352 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.618      ;
; 1.357 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.624      ;
; 1.370 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.636      ;
; 1.391 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.659      ;
; 1.392 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.659      ;
; 1.419 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.687      ;
; 1.429 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.700      ;
; 1.445 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.712      ;
; 1.447 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[6]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.716      ;
; 1.447 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.714      ;
; 1.448 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.715      ;
; 1.450 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.717      ;
; 1.453 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.720      ;
; 1.453 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.720      ;
; 1.454 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.721      ;
; 1.455 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.722      ;
; 1.462 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.730      ;
; 1.470 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.739      ;
; 1.488 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.757      ;
; 1.491 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[6]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.760      ;
; 1.492 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.761      ;
; 1.496 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.498 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.767      ;
; 1.499 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[11] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.768      ;
; 1.500 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.769      ;
; 1.512 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.781      ;
; 1.513 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.781      ;
; 1.513 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.782      ;
; 1.514 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.782      ;
; 1.514 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.782      ;
; 1.518 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.787      ;
; 1.518 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.787      ;
; 1.519 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.787      ;
; 1.521 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.788      ;
; 1.527 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.794      ;
; 1.527 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.794      ;
; 1.528 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.797      ;
; 1.530 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.797      ;
; 1.538 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.807      ;
; 1.538 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[6]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.807      ;
; 1.544 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11] ; clk          ; clk         ; 0.000        ; 0.083      ; 1.813      ;
; 1.545 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.814      ;
; 1.546 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.815      ;
; 1.555 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.822      ;
; 1.573 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.840      ;
; 1.575 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.841      ;
; 1.575 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.842      ;
; 1.577 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.844      ;
; 1.582 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.850      ;
; 1.590 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.856      ;
; 1.641 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.910      ;
; 1.644 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.912      ;
; 1.644 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.910      ;
; 1.653 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 0.000        ; 0.085      ; 1.924      ;
; 1.660 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.926      ;
; 1.663 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.930      ;
; 1.669 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.935      ;
; 1.670 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.936      ;
; 1.673 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.939      ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 150.53 MHz ; 150.53 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 13.357 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.417 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.681 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 13.357 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.069     ; 6.573      ;
; 13.357 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.069     ; 6.573      ;
; 13.357 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.069     ; 6.573      ;
; 13.357 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.069     ; 6.573      ;
; 13.357 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.069     ; 6.573      ;
; 13.780 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.073     ; 6.146      ;
; 13.780 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.073     ; 6.146      ;
; 13.780 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.073     ; 6.146      ;
; 13.780 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.073     ; 6.146      ;
; 13.780 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.073     ; 6.146      ;
; 13.780 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.073     ; 6.146      ;
; 13.780 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.073     ; 6.146      ;
; 13.841 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.071     ; 6.087      ;
; 14.045 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.888      ;
; 14.045 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.888      ;
; 14.045 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.888      ;
; 14.045 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.888      ;
; 14.045 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.888      ;
; 14.055 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.072     ; 5.872      ;
; 14.055 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.072     ; 5.872      ;
; 14.055 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.072     ; 5.872      ;
; 14.055 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.072     ; 5.872      ;
; 14.055 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.072     ; 5.872      ;
; 14.199 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.733      ;
; 14.199 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.733      ;
; 14.199 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.733      ;
; 14.199 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.733      ;
; 14.199 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.733      ;
; 14.214 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|v_sync    ; clk          ; clk         ; 20.000       ; -0.073     ; 5.712      ;
; 14.228 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.704      ;
; 14.228 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.704      ;
; 14.228 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.704      ;
; 14.228 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.704      ;
; 14.228 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.704      ;
; 14.235 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.698      ;
; 14.235 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.698      ;
; 14.235 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.698      ;
; 14.235 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.698      ;
; 14.235 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.698      ;
; 14.261 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.672      ;
; 14.261 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.672      ;
; 14.261 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.672      ;
; 14.261 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.672      ;
; 14.261 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.672      ;
; 14.261 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.671      ;
; 14.261 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.671      ;
; 14.261 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.671      ;
; 14.261 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.067     ; 5.671      ;
; 14.261 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.067     ; 5.671      ;
; 14.263 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.670      ;
; 14.263 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.670      ;
; 14.263 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.670      ;
; 14.263 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.670      ;
; 14.263 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.670      ;
; 14.276 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.072     ; 5.651      ;
; 14.276 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.072     ; 5.651      ;
; 14.276 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.072     ; 5.651      ;
; 14.276 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.072     ; 5.651      ;
; 14.279 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.649      ;
; 14.279 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.649      ;
; 14.279 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.649      ;
; 14.279 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.071     ; 5.649      ;
; 14.311 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.069     ; 5.619      ;
; 14.311 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.069     ; 5.619      ;
; 14.311 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.069     ; 5.619      ;
; 14.311 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.069     ; 5.619      ;
; 14.311 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.069     ; 5.619      ;
; 14.346 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.584      ;
; 14.346 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.584      ;
; 14.346 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.584      ;
; 14.346 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.584      ;
; 14.351 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.582      ;
; 14.351 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.582      ;
; 14.351 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.582      ;
; 14.351 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.066     ; 5.582      ;
; 14.351 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.066     ; 5.582      ;
; 14.452 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.478      ;
; 14.452 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.478      ;
; 14.452 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.478      ;
; 14.452 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.478      ;
; 14.452 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.478      ;
; 14.452 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.478      ;
; 14.452 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.478      ;
; 14.452 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.069     ; 5.478      ;
; 14.454 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.076     ; 5.469      ;
; 14.454 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.076     ; 5.469      ;
; 14.454 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.076     ; 5.469      ;
; 14.454 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.076     ; 5.469      ;
; 14.454 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.076     ; 5.469      ;
; 14.454 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.076     ; 5.469      ;
; 14.454 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.076     ; 5.469      ;
; 14.468 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.070     ; 5.461      ;
; 14.468 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.070     ; 5.461      ;
; 14.468 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.070     ; 5.461      ;
; 14.468 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.070     ; 5.461      ;
; 14.468 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.070     ; 5.461      ;
; 14.468 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.070     ; 5.461      ;
; 14.468 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.070     ; 5.461      ;
; 14.488 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.068     ; 5.443      ;
; 14.488 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.068     ; 5.443      ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.417 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.659      ;
; 0.622 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.071      ; 0.864      ;
; 0.745 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.071      ; 0.987      ;
; 0.786 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.028      ;
; 0.804 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.046      ;
; 0.850 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.094      ;
; 0.959 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.201      ;
; 0.978 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.220      ;
; 1.004 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.247      ;
; 1.006 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.250      ;
; 1.008 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.251      ;
; 1.012 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.256      ;
; 1.027 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.270      ;
; 1.032 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.034 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.277      ;
; 1.070 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.102 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.346      ;
; 1.102 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.346      ;
; 1.103 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.345      ;
; 1.104 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.105 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.350      ;
; 1.107 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.350      ;
; 1.107 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.349      ;
; 1.108 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.352      ;
; 1.108 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.351      ;
; 1.113 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.356      ;
; 1.115 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.358      ;
; 1.117 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.362      ;
; 1.119 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.364      ;
; 1.124 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.369      ;
; 1.178 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.183 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.427      ;
; 1.183 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.427      ;
; 1.186 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.431      ;
; 1.189 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.433      ;
; 1.190 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.435      ;
; 1.192 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.437      ;
; 1.197 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.442      ;
; 1.200 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.444      ;
; 1.204 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.446      ;
; 1.208 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.452      ;
; 1.226 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.470      ;
; 1.233 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.476      ;
; 1.237 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.479      ;
; 1.265 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.507      ;
; 1.281 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.525      ;
; 1.284 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.528      ;
; 1.287 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.531      ;
; 1.289 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 0.000        ; 0.078      ; 1.538      ;
; 1.293 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.537      ;
; 1.300 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.545      ;
; 1.302 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[6]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.547      ;
; 1.310 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.554      ;
; 1.311 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.555      ;
; 1.314 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.557      ;
; 1.315 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.560      ;
; 1.321 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[6]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.566      ;
; 1.322 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.567      ;
; 1.325 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.570      ;
; 1.330 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.575      ;
; 1.330 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[11] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.575      ;
; 1.331 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.574      ;
; 1.332 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.577      ;
; 1.336 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.579      ;
; 1.338 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.581      ;
; 1.344 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.588      ;
; 1.350 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.362 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.605      ;
; 1.362 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.605      ;
; 1.363 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.606      ;
; 1.391 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.635      ;
; 1.395 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.639      ;
; 1.396 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.640      ;
; 1.396 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.641      ;
; 1.401 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.645      ;
; 1.401 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.646      ;
; 1.402 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[6]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.647      ;
; 1.403 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.648      ;
; 1.403 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.648      ;
; 1.408 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.653      ;
; 1.409 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.654      ;
; 1.411 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.656      ;
; 1.411 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.656      ;
; 1.413 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.658      ;
; 1.431 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.674      ;
; 1.434 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.676      ;
; 1.439 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.682      ;
; 1.443 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.686      ;
; 1.444 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 1.687      ;
; 1.454 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.071      ; 1.696      ;
; 1.459 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.703      ;
; 1.476 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.720      ;
; 1.490 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.732      ;
; 1.490 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 0.000        ; 0.077      ; 1.738      ;
; 1.492 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.734      ;
; 1.494 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.738      ;
; 1.501 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.743      ;
; 1.504 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.749      ;
; 1.515 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.757      ;
; 1.519 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.071      ; 1.761      ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 16.536 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.202 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.215 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 16.536 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.039     ; 3.412      ;
; 16.536 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.039     ; 3.412      ;
; 16.536 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.039     ; 3.412      ;
; 16.536 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.039     ; 3.412      ;
; 16.536 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.039     ; 3.412      ;
; 16.739 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.043     ; 3.205      ;
; 16.739 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.043     ; 3.205      ;
; 16.739 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.043     ; 3.205      ;
; 16.739 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.043     ; 3.205      ;
; 16.739 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.043     ; 3.205      ;
; 16.739 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.043     ; 3.205      ;
; 16.739 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.043     ; 3.205      ;
; 16.774 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|disp_ena  ; clk          ; clk         ; 20.000       ; -0.041     ; 3.172      ;
; 16.862 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.041     ; 3.084      ;
; 16.862 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.041     ; 3.084      ;
; 16.862 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.041     ; 3.084      ;
; 16.862 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.041     ; 3.084      ;
; 16.862 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.041     ; 3.084      ;
; 16.897 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.035     ; 3.055      ;
; 16.897 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.035     ; 3.055      ;
; 16.897 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.035     ; 3.055      ;
; 16.897 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.035     ; 3.055      ;
; 16.897 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 3.055      ;
; 16.935 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.042     ; 3.010      ;
; 16.935 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.042     ; 3.010      ;
; 16.935 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.042     ; 3.010      ;
; 16.935 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.042     ; 3.010      ;
; 16.949 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|v_sync    ; clk          ; clk         ; 20.000       ; -0.043     ; 2.995      ;
; 16.956 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.040     ; 2.991      ;
; 16.956 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.040     ; 2.991      ;
; 16.956 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.040     ; 2.991      ;
; 16.956 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.040     ; 2.991      ;
; 16.975 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.975      ;
; 16.975 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.975      ;
; 16.975 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.975      ;
; 16.975 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.975      ;
; 16.975 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.037     ; 2.975      ;
; 16.983 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.969      ;
; 16.983 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.969      ;
; 16.983 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.969      ;
; 16.983 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.969      ;
; 16.983 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.969      ;
; 16.984 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.968      ;
; 16.984 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.968      ;
; 16.984 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.968      ;
; 16.984 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.968      ;
; 16.984 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.968      ;
; 16.993 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.956      ;
; 16.993 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.956      ;
; 16.993 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.956      ;
; 16.993 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.956      ;
; 16.996 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.954      ;
; 16.996 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.954      ;
; 16.996 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.954      ;
; 16.996 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.954      ;
; 16.996 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.037     ; 2.954      ;
; 17.001 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.951      ;
; 17.001 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.951      ;
; 17.001 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.951      ;
; 17.001 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.951      ;
; 17.001 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.951      ;
; 17.001 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.949      ;
; 17.001 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.949      ;
; 17.001 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.949      ;
; 17.001 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.037     ; 2.949      ;
; 17.001 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.037     ; 2.949      ;
; 17.018 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.039     ; 2.930      ;
; 17.018 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.039     ; 2.930      ;
; 17.018 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.039     ; 2.930      ;
; 17.018 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.039     ; 2.930      ;
; 17.018 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.930      ;
; 17.050 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.899      ;
; 17.050 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.899      ;
; 17.050 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.899      ;
; 17.050 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.899      ;
; 17.053 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.899      ;
; 17.053 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.899      ;
; 17.053 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.899      ;
; 17.053 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.035     ; 2.899      ;
; 17.053 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 2.899      ;
; 17.059 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[0] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.890      ;
; 17.059 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[1] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.890      ;
; 17.059 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[2] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.890      ;
; 17.059 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3] ; clk          ; clk         ; 20.000       ; -0.038     ; 2.890      ;
; 17.065 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.045     ; 2.877      ;
; 17.065 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.045     ; 2.877      ;
; 17.065 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.045     ; 2.877      ;
; 17.065 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.045     ; 2.877      ;
; 17.065 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[4]    ; clk          ; clk         ; 20.000       ; -0.045     ; 2.877      ;
; 17.065 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[3]    ; clk          ; clk         ; 20.000       ; -0.045     ; 2.877      ;
; 17.065 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[5]    ; clk          ; clk         ; 20.000       ; -0.045     ; 2.877      ;
; 17.094 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[8]    ; clk          ; clk         ; 20.000       ; -0.041     ; 2.852      ;
; 17.094 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[9]    ; clk          ; clk         ; 20.000       ; -0.041     ; 2.852      ;
; 17.094 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[7]    ; clk          ; clk         ; 20.000       ; -0.041     ; 2.852      ;
; 17.094 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]    ; clk          ; clk         ; 20.000       ; -0.041     ; 2.852      ;
; 17.094 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[31]   ; clk          ; clk         ; 20.000       ; -0.041     ; 2.852      ;
; 17.100 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[0]    ; clk          ; clk         ; 20.000       ; -0.039     ; 2.848      ;
; 17.100 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]    ; clk          ; clk         ; 20.000       ; -0.039     ; 2.848      ;
; 17.100 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[2]    ; clk          ; clk         ; 20.000       ; -0.039     ; 2.848      ;
; 17.100 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[10]   ; clk          ; clk         ; 20.000       ; -0.039     ; 2.848      ;
+--------+----------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.202 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.308 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.433      ;
; 0.360 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.485      ;
; 0.381 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.506      ;
; 0.391 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.516      ;
; 0.427 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.554      ;
; 0.485 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.610      ;
; 0.486 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.611      ;
; 0.489 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.614      ;
; 0.493 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.618      ;
; 0.501 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.628      ;
; 0.510 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.636      ;
; 0.523 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.649      ;
; 0.530 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.656      ;
; 0.535 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.661      ;
; 0.537 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.663      ;
; 0.539 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.664      ;
; 0.541 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.666      ;
; 0.543 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.669      ;
; 0.544 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|row[7]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.669      ;
; 0.544 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.669      ;
; 0.548 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.674      ;
; 0.550 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.676      ;
; 0.565 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.691      ;
; 0.565 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.691      ;
; 0.571 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.697      ;
; 0.572 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.698      ;
; 0.572 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.700      ;
; 0.574 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.702      ;
; 0.576 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.704      ;
; 0.578 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.704      ;
; 0.578 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.704      ;
; 0.579 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[5]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.707      ;
; 0.580 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.706      ;
; 0.584 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.710      ;
; 0.585 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.713      ;
; 0.587 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.713      ;
; 0.587 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.715      ;
; 0.589 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.717      ;
; 0.592 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.720      ;
; 0.605 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.729      ;
; 0.611 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.736      ;
; 0.613 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.740      ;
; 0.615 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.740      ;
; 0.635 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.761      ;
; 0.638 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.765      ;
; 0.640 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]     ; clk          ; clk         ; 0.000        ; 0.047      ; 0.771      ;
; 0.641 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.767      ;
; 0.653 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.780      ;
; 0.654 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.780      ;
; 0.655 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.781      ;
; 0.656 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.784      ;
; 0.656 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.783      ;
; 0.659 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.786      ;
; 0.660 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.786      ;
; 0.661 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[3]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.788      ;
; 0.662 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.790      ;
; 0.662 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[4]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.788      ;
; 0.675 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.802      ;
; 0.677 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.803      ;
; 0.681 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.809      ;
; 0.687 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.815      ;
; 0.687 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.815      ;
; 0.690 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.816      ;
; 0.690 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.816      ;
; 0.690 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.816      ;
; 0.690 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.816      ;
; 0.691 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.817      ;
; 0.692 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.818      ;
; 0.694 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.822      ;
; 0.694 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[11] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.822      ;
; 0.694 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|disp_ena   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.822      ;
; 0.696 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.824      ;
; 0.696 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.822      ;
; 0.697 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.825      ;
; 0.699 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.827      ;
; 0.700 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.825      ;
; 0.700 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[6]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.828      ;
; 0.700 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.828      ;
; 0.701 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.827      ;
; 0.701 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.829      ;
; 0.703 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[10]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.829      ;
; 0.704 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.832      ;
; 0.704 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[0] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.830      ;
; 0.705 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[0]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.831      ;
; 0.707 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.835      ;
; 0.707 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11] ; clk          ; clk         ; 0.000        ; 0.044      ; 0.835      ;
; 0.709 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.837      ;
; 0.714 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[2]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.840      ;
; 0.717 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|column[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.843      ;
; 0.744 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[8]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.872      ;
; 0.745 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.871      ;
; 0.751 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.876      ;
; 0.753 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[5]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.880      ;
; 0.759 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|row[8]     ; clk          ; clk         ; 0.000        ; 0.046      ; 0.889      ;
; 0.760 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|v_count[3] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.886      ;
; 0.760 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.884      ;
; 0.761 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.886      ;
; 0.764 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_sync     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.889      ;
; 0.766 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|row[1]     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.892      ;
+-------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 12.783 ; 0.202 ; N/A      ; N/A     ; 9.215               ;
;  clk             ; 12.783 ; 0.202 ; N/A      ; N/A     ; 9.215               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5834     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5834     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 20    ; 20   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue Nov 02 13:20:43 2021
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 12.783
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.783               0.000 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.701               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 13.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.357               0.000 clk 
Info (332146): Worst-case hold slack is 0.417
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.417               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.681               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 16.536
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.536               0.000 clk 
Info (332146): Worst-case hold slack is 0.202
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.202               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.215
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.215               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 4834 megabytes
    Info: Processing ended: Tue Nov 02 13:20:45 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


