TimeQuest Timing Analyzer report for fifo
Tue Oct 23 18:36:51 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; fifo                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C70F896C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 308.36 MHz ; 308.36 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.243 ; -518.415      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -302.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                              ; To Node                                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.243 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.289      ;
; -2.240 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.286      ;
; -2.229 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.275      ;
; -2.200 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.019     ; 3.217      ;
; -2.194 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.240      ;
; -2.177 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.020     ; 3.193      ;
; -2.155 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.201      ;
; -2.154 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.200      ;
; -2.137 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.164      ;
; -2.134 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.180      ;
; -2.117 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 3.162      ;
; -2.108 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.135      ;
; -2.104 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.150      ;
; -2.099 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.126      ;
; -2.096 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.123      ;
; -2.092 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.119      ;
; -2.074 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 3.119      ;
; -2.071 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.117      ;
; -2.067 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.113      ;
; -2.066 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.032     ; 3.070      ;
; -2.062 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.108      ;
; -2.053 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.032     ; 3.057      ;
; -2.047 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.093      ;
; -2.042 ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                                                                                                                  ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.078      ;
; -2.036 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.082      ;
; -2.035 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.011      ; 3.082      ;
; -2.034 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.061      ;
; -2.028 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.055      ;
; -2.023 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.050      ;
; -2.018 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.045      ;
; -2.017 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.063      ;
; -2.017 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.063      ;
; -2.016 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 3.062      ;
; -2.013 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 3.040      ;
; -1.989 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.032     ; 2.993      ;
; -1.977 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.019     ; 2.994      ;
; -1.959 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.032     ; 2.963      ;
; -1.955 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.019     ; 2.972      ;
; -1.954 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 2.981      ;
; -1.951 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.032     ; 2.955      ;
; -1.948 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 2.975      ;
; -1.944 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 2.971      ;
; -1.941 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.010     ; 2.967      ;
; -1.931 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.032     ; 2.935      ;
; -1.930 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.032     ; 2.934      ;
; -1.928 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 2.974      ;
; -1.923 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 2.969      ;
; -1.923 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 2.950      ;
; -1.914 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 2.941      ;
; -1.908 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.010     ; 2.934      ;
; -1.906 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.909      ;
; -1.906 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.909      ;
; -1.906 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.909      ;
; -1.906 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.909      ;
; -1.906 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.909      ;
; -1.906 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.909      ;
; -1.906 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.909      ;
; -1.906 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.909      ;
; -1.904 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.032     ; 2.908      ;
; -1.902 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.009     ; 2.929      ;
; -1.899 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.935      ;
; -1.898 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.020     ; 2.914      ;
; -1.898 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 2.944      ;
; -1.896 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.932      ;
; -1.893 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.010     ; 2.919      ;
; -1.892 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.042      ; 2.970      ;
; -1.889 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 2.935      ;
; -1.889 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.031     ; 2.894      ;
; -1.889 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.019     ; 2.906      ;
; -1.888 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.891      ;
; -1.888 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.891      ;
; -1.888 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.891      ;
; -1.888 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.891      ;
; -1.888 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.891      ;
; -1.888 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.891      ;
; -1.888 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.891      ;
; -1.888 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.033     ; 2.891      ;
; -1.879 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 2.907      ;
; -1.877 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.892      ;
; -1.877 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.892      ;
; -1.877 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.892      ;
; -1.877 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.892      ;
; -1.877 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.892      ;
; -1.877 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.892      ;
; -1.877 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.892      ;
; -1.877 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.892      ;
; -1.875 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.010      ; 2.921      ;
; -1.868 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.032     ; 2.872      ;
; -1.866 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.881      ;
; -1.866 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.881      ;
; -1.866 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.881      ;
; -1.866 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.881      ;
; -1.866 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.881      ;
; -1.866 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.881      ;
; -1.866 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.881      ;
; -1.866 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.021     ; 2.881      ;
; -1.864 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 2.890      ;
; -1.864 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 2.890      ;
; -1.864 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 2.890      ;
; -1.864 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 2.890      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                              ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.541 ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.732 ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.998      ;
; 0.780 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.046      ;
; 0.781 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.785 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.786 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.786 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.805 ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.810 ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.817 ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.083      ;
; 0.824 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.090      ;
; 0.841 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.845 ; _dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.111      ;
; 0.889 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.155      ;
; 0.914 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.180      ;
; 0.916 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.182      ;
; 0.917 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.183      ;
; 0.918 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.184      ;
; 0.918 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.184      ;
; 0.919 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.185      ;
; 0.923 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.189      ;
; 0.923 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.189      ;
; 0.931 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.197      ;
; 0.970 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 0.972 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.239      ;
; 0.972 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.239      ;
; 0.974 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.241      ;
; 0.974 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.240      ;
; 0.976 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.977 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.977 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.243      ;
; 0.979 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.244      ;
; 0.980 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.246      ;
; 0.981 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.247      ;
; 0.998 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.264      ;
; 1.006 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.272      ;
; 1.012 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.278      ;
; 1.054 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.320      ;
; 1.061 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.327      ;
; 1.075 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.099 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.366      ;
; 1.100 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.366      ;
; 1.101 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.367      ;
; 1.101 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.368      ;
; 1.103 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.369      ;
; 1.104 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.370      ;
; 1.107 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.373      ;
; 1.108 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.374      ;
; 1.108 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.374      ;
; 1.109 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.375      ;
; 1.110 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.377      ;
; 1.124 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.390      ;
; 1.153 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.419      ;
; 1.178 ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.443      ;
; 1.181 ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; -0.001     ; 1.446      ;
; 1.182 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.448      ;
; 1.190 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.457      ;
; 1.191 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.011      ; 1.468      ;
; 1.199 ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.466      ;
; 1.199 ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.466      ;
; 1.200 ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.466      ;
; 1.201 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.468      ;
; 1.208 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.217 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.224 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.231 ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.231 ; _dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.234 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 1.501      ;
; 1.236 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.239 ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.030      ; 1.535      ;
; 1.239 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.030      ; 1.535      ;
; 1.244 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.019      ; 1.529      ;
; 1.244 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.011      ; 1.521      ;
; 1.247 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.023      ; 1.536      ;
; 1.247 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.011      ; 1.524      ;
; 1.247 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.019      ; 1.532      ;
; 1.248 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.011      ; 1.525      ;
; 1.271 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.042      ; 1.579      ;
; 1.271 ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.272 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.019      ; 1.557      ;
; 1.278 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.287 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; -0.018     ; 1.535      ;
; 1.289 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.556      ;
; 1.289 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.001      ; 1.556      ;
; 1.308 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.574      ;
; 1.326 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.328 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.594      ;
; 1.329 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.595      ;
; 1.336 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; -0.001     ; 1.601      ;
; 1.336 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.602      ;
; 1.365 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.631      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d_in[*]   ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
;  d_in[0]  ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
;  d_in[1]  ; clk        ; 3.677 ; 3.677 ; Rise       ; clk             ;
;  d_in[2]  ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  d_in[3]  ; clk        ; 3.593 ; 3.593 ; Rise       ; clk             ;
;  d_in[4]  ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  d_in[5]  ; clk        ; 3.625 ; 3.625 ; Rise       ; clk             ;
;  d_in[6]  ; clk        ; 3.520 ; 3.520 ; Rise       ; clk             ;
;  d_in[7]  ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  d_in[8]  ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  d_in[9]  ; clk        ; 3.860 ; 3.860 ; Rise       ; clk             ;
;  d_in[10] ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  d_in[11] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  d_in[12] ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  d_in[13] ; clk        ; 3.572 ; 3.572 ; Rise       ; clk             ;
;  d_in[14] ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  d_in[15] ; clk        ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  d_in[16] ; clk        ; 3.592 ; 3.592 ; Rise       ; clk             ;
;  d_in[17] ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  d_in[18] ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  d_in[19] ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  d_in[20] ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  d_in[21] ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
;  d_in[22] ; clk        ; 3.510 ; 3.510 ; Rise       ; clk             ;
;  d_in[23] ; clk        ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  d_in[24] ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  d_in[25] ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
;  d_in[26] ; clk        ; 3.526 ; 3.526 ; Rise       ; clk             ;
;  d_in[27] ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  d_in[28] ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  d_in[29] ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  d_in[30] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  d_in[31] ; clk        ; 3.925 ; 3.925 ; Rise       ; clk             ;
; rd_en     ; clk        ; 4.903 ; 4.903 ; Rise       ; clk             ;
; wr_en     ; clk        ; 5.075 ; 5.075 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d_in[*]   ; clk        ; -2.647 ; -2.647 ; Rise       ; clk             ;
;  d_in[0]  ; clk        ; -3.381 ; -3.381 ; Rise       ; clk             ;
;  d_in[1]  ; clk        ; -3.078 ; -3.078 ; Rise       ; clk             ;
;  d_in[2]  ; clk        ; -3.237 ; -3.237 ; Rise       ; clk             ;
;  d_in[3]  ; clk        ; -2.944 ; -2.944 ; Rise       ; clk             ;
;  d_in[4]  ; clk        ; -3.180 ; -3.180 ; Rise       ; clk             ;
;  d_in[5]  ; clk        ; -2.879 ; -2.879 ; Rise       ; clk             ;
;  d_in[6]  ; clk        ; -2.814 ; -2.814 ; Rise       ; clk             ;
;  d_in[7]  ; clk        ; -2.670 ; -2.670 ; Rise       ; clk             ;
;  d_in[8]  ; clk        ; -2.804 ; -2.804 ; Rise       ; clk             ;
;  d_in[9]  ; clk        ; -2.692 ; -2.692 ; Rise       ; clk             ;
;  d_in[10] ; clk        ; -2.982 ; -2.982 ; Rise       ; clk             ;
;  d_in[11] ; clk        ; -2.828 ; -2.828 ; Rise       ; clk             ;
;  d_in[12] ; clk        ; -3.098 ; -3.098 ; Rise       ; clk             ;
;  d_in[13] ; clk        ; -3.106 ; -3.106 ; Rise       ; clk             ;
;  d_in[14] ; clk        ; -2.975 ; -2.975 ; Rise       ; clk             ;
;  d_in[15] ; clk        ; -2.815 ; -2.815 ; Rise       ; clk             ;
;  d_in[16] ; clk        ; -2.973 ; -2.973 ; Rise       ; clk             ;
;  d_in[17] ; clk        ; -2.982 ; -2.982 ; Rise       ; clk             ;
;  d_in[18] ; clk        ; -3.279 ; -3.279 ; Rise       ; clk             ;
;  d_in[19] ; clk        ; -2.991 ; -2.991 ; Rise       ; clk             ;
;  d_in[20] ; clk        ; -2.791 ; -2.791 ; Rise       ; clk             ;
;  d_in[21] ; clk        ; -3.094 ; -3.094 ; Rise       ; clk             ;
;  d_in[22] ; clk        ; -2.773 ; -2.773 ; Rise       ; clk             ;
;  d_in[23] ; clk        ; -3.078 ; -3.078 ; Rise       ; clk             ;
;  d_in[24] ; clk        ; -2.835 ; -2.835 ; Rise       ; clk             ;
;  d_in[25] ; clk        ; -3.402 ; -3.402 ; Rise       ; clk             ;
;  d_in[26] ; clk        ; -2.647 ; -2.647 ; Rise       ; clk             ;
;  d_in[27] ; clk        ; -3.120 ; -3.120 ; Rise       ; clk             ;
;  d_in[28] ; clk        ; -2.967 ; -2.967 ; Rise       ; clk             ;
;  d_in[29] ; clk        ; -2.968 ; -2.968 ; Rise       ; clk             ;
;  d_in[30] ; clk        ; -2.888 ; -2.888 ; Rise       ; clk             ;
;  d_in[31] ; clk        ; -2.963 ; -2.963 ; Rise       ; clk             ;
; rd_en     ; clk        ; -2.976 ; -2.976 ; Rise       ; clk             ;
; wr_en     ; clk        ; -2.952 ; -2.952 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d_out[*]       ; clk        ; 7.510 ; 7.510 ; Rise       ; clk             ;
;  d_out[0]      ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
;  d_out[1]      ; clk        ; 7.107 ; 7.107 ; Rise       ; clk             ;
;  d_out[2]      ; clk        ; 7.039 ; 7.039 ; Rise       ; clk             ;
;  d_out[3]      ; clk        ; 6.719 ; 6.719 ; Rise       ; clk             ;
;  d_out[4]      ; clk        ; 6.881 ; 6.881 ; Rise       ; clk             ;
;  d_out[5]      ; clk        ; 7.510 ; 7.510 ; Rise       ; clk             ;
;  d_out[6]      ; clk        ; 7.055 ; 7.055 ; Rise       ; clk             ;
;  d_out[7]      ; clk        ; 7.051 ; 7.051 ; Rise       ; clk             ;
;  d_out[8]      ; clk        ; 7.074 ; 7.074 ; Rise       ; clk             ;
;  d_out[9]      ; clk        ; 7.064 ; 7.064 ; Rise       ; clk             ;
;  d_out[10]     ; clk        ; 7.080 ; 7.080 ; Rise       ; clk             ;
;  d_out[11]     ; clk        ; 7.024 ; 7.024 ; Rise       ; clk             ;
;  d_out[12]     ; clk        ; 7.080 ; 7.080 ; Rise       ; clk             ;
;  d_out[13]     ; clk        ; 7.396 ; 7.396 ; Rise       ; clk             ;
;  d_out[14]     ; clk        ; 6.818 ; 6.818 ; Rise       ; clk             ;
;  d_out[15]     ; clk        ; 6.760 ; 6.760 ; Rise       ; clk             ;
;  d_out[16]     ; clk        ; 7.022 ; 7.022 ; Rise       ; clk             ;
;  d_out[17]     ; clk        ; 6.767 ; 6.767 ; Rise       ; clk             ;
;  d_out[18]     ; clk        ; 6.771 ; 6.771 ; Rise       ; clk             ;
;  d_out[19]     ; clk        ; 7.422 ; 7.422 ; Rise       ; clk             ;
;  d_out[20]     ; clk        ; 7.101 ; 7.101 ; Rise       ; clk             ;
;  d_out[21]     ; clk        ; 7.124 ; 7.124 ; Rise       ; clk             ;
;  d_out[22]     ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  d_out[23]     ; clk        ; 7.008 ; 7.008 ; Rise       ; clk             ;
;  d_out[24]     ; clk        ; 7.056 ; 7.056 ; Rise       ; clk             ;
;  d_out[25]     ; clk        ; 6.798 ; 6.798 ; Rise       ; clk             ;
;  d_out[26]     ; clk        ; 7.045 ; 7.045 ; Rise       ; clk             ;
;  d_out[27]     ; clk        ; 7.060 ; 7.060 ; Rise       ; clk             ;
;  d_out[28]     ; clk        ; 7.049 ; 7.049 ; Rise       ; clk             ;
;  d_out[29]     ; clk        ; 7.004 ; 7.004 ; Rise       ; clk             ;
;  d_out[30]     ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
;  d_out[31]     ; clk        ; 7.039 ; 7.039 ; Rise       ; clk             ;
; data_count[*]  ; clk        ; 6.802 ; 6.802 ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 6.764 ; 6.764 ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 6.779 ; 6.779 ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 6.457 ; 6.457 ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 6.802 ; 6.802 ; Rise       ; clk             ;
; empty          ; clk        ; 9.261 ; 9.261 ; Rise       ; clk             ;
; full           ; clk        ; 9.837 ; 9.837 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 7.490 ; 7.490 ; Rise       ; clk             ;
; rd_err         ; clk        ; 9.360 ; 9.360 ; Rise       ; clk             ;
; wr_ack         ; clk        ; 7.605 ; 7.605 ; Rise       ; clk             ;
; wr_err         ; clk        ; 8.736 ; 8.736 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d_out[*]       ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
;  d_out[0]      ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
;  d_out[1]      ; clk        ; 7.107 ; 7.107 ; Rise       ; clk             ;
;  d_out[2]      ; clk        ; 7.039 ; 7.039 ; Rise       ; clk             ;
;  d_out[3]      ; clk        ; 6.719 ; 6.719 ; Rise       ; clk             ;
;  d_out[4]      ; clk        ; 6.881 ; 6.881 ; Rise       ; clk             ;
;  d_out[5]      ; clk        ; 7.510 ; 7.510 ; Rise       ; clk             ;
;  d_out[6]      ; clk        ; 7.055 ; 7.055 ; Rise       ; clk             ;
;  d_out[7]      ; clk        ; 7.051 ; 7.051 ; Rise       ; clk             ;
;  d_out[8]      ; clk        ; 7.074 ; 7.074 ; Rise       ; clk             ;
;  d_out[9]      ; clk        ; 7.064 ; 7.064 ; Rise       ; clk             ;
;  d_out[10]     ; clk        ; 7.080 ; 7.080 ; Rise       ; clk             ;
;  d_out[11]     ; clk        ; 7.024 ; 7.024 ; Rise       ; clk             ;
;  d_out[12]     ; clk        ; 7.080 ; 7.080 ; Rise       ; clk             ;
;  d_out[13]     ; clk        ; 7.396 ; 7.396 ; Rise       ; clk             ;
;  d_out[14]     ; clk        ; 6.818 ; 6.818 ; Rise       ; clk             ;
;  d_out[15]     ; clk        ; 6.760 ; 6.760 ; Rise       ; clk             ;
;  d_out[16]     ; clk        ; 7.022 ; 7.022 ; Rise       ; clk             ;
;  d_out[17]     ; clk        ; 6.767 ; 6.767 ; Rise       ; clk             ;
;  d_out[18]     ; clk        ; 6.771 ; 6.771 ; Rise       ; clk             ;
;  d_out[19]     ; clk        ; 7.422 ; 7.422 ; Rise       ; clk             ;
;  d_out[20]     ; clk        ; 7.101 ; 7.101 ; Rise       ; clk             ;
;  d_out[21]     ; clk        ; 7.124 ; 7.124 ; Rise       ; clk             ;
;  d_out[22]     ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  d_out[23]     ; clk        ; 7.008 ; 7.008 ; Rise       ; clk             ;
;  d_out[24]     ; clk        ; 7.056 ; 7.056 ; Rise       ; clk             ;
;  d_out[25]     ; clk        ; 6.798 ; 6.798 ; Rise       ; clk             ;
;  d_out[26]     ; clk        ; 7.045 ; 7.045 ; Rise       ; clk             ;
;  d_out[27]     ; clk        ; 7.060 ; 7.060 ; Rise       ; clk             ;
;  d_out[28]     ; clk        ; 7.049 ; 7.049 ; Rise       ; clk             ;
;  d_out[29]     ; clk        ; 7.004 ; 7.004 ; Rise       ; clk             ;
;  d_out[30]     ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
;  d_out[31]     ; clk        ; 7.039 ; 7.039 ; Rise       ; clk             ;
; data_count[*]  ; clk        ; 6.457 ; 6.457 ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 6.764 ; 6.764 ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 6.779 ; 6.779 ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 6.457 ; 6.457 ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 6.802 ; 6.802 ; Rise       ; clk             ;
; empty          ; clk        ; 7.777 ; 7.777 ; Rise       ; clk             ;
; full           ; clk        ; 8.006 ; 8.006 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 7.452 ; 7.452 ; Rise       ; clk             ;
; rd_err         ; clk        ; 8.697 ; 8.697 ; Rise       ; clk             ;
; wr_ack         ; clk        ; 7.493 ; 7.493 ; Rise       ; clk             ;
; wr_err         ; clk        ; 7.987 ; 7.987 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.460 ; -94.344       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -302.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                              ; To Node                                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.460 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.501      ;
; -0.457 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.018     ; 1.471      ;
; -0.452 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.493      ;
; -0.443 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 1.467      ;
; -0.439 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.480      ;
; -0.435 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.019     ; 1.448      ;
; -0.423 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.464      ;
; -0.422 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.463      ;
; -0.411 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.452      ;
; -0.410 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.030     ; 1.412      ;
; -0.406 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.406      ;
; -0.406 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.406      ;
; -0.406 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.406      ;
; -0.406 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.406      ;
; -0.406 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.406      ;
; -0.406 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.406      ;
; -0.406 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.406      ;
; -0.406 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.406      ;
; -0.405 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.008     ; 1.429      ;
; -0.405 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.008     ; 1.429      ;
; -0.405 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.008     ; 1.429      ;
; -0.405 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.008     ; 1.429      ;
; -0.405 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.008     ; 1.429      ;
; -0.405 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.008     ; 1.429      ;
; -0.404 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.030     ; 1.406      ;
; -0.399 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.008      ; 1.439      ;
; -0.399 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.440      ;
; -0.399 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.008      ; 1.439      ;
; -0.398 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.398      ;
; -0.398 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.398      ;
; -0.398 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.398      ;
; -0.398 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.398      ;
; -0.398 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.398      ;
; -0.398 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.398      ;
; -0.398 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.398      ;
; -0.398 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.398      ;
; -0.397 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 1.421      ;
; -0.391 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 1.415      ;
; -0.389 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.008      ; 1.429      ;
; -0.387 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.428      ;
; -0.384 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.425      ;
; -0.383 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 1.407      ;
; -0.382 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.394      ;
; -0.382 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.394      ;
; -0.382 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.394      ;
; -0.382 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.394      ;
; -0.382 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.394      ;
; -0.382 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.394      ;
; -0.382 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.394      ;
; -0.382 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.394      ;
; -0.381 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.422      ;
; -0.379 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 1.403      ;
; -0.379 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U2_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.420      ;
; -0.378 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 1.402      ;
; -0.377 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 1.401      ;
; -0.376 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.009      ; 1.417      ;
; -0.376 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.009      ; 1.417      ;
; -0.376 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.009      ; 1.417      ;
; -0.376 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.009      ; 1.417      ;
; -0.376 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.009      ; 1.417      ;
; -0.376 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.009      ; 1.417      ;
; -0.376 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.009      ; 1.417      ;
; -0.376 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.009      ; 1.417      ;
; -0.376 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.009      ; 1.417      ;
; -0.376 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; 0.009      ; 1.417      ;
; -0.375 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.387      ;
; -0.375 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.387      ;
; -0.375 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 1.399      ;
; -0.375 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.387      ;
; -0.375 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.387      ;
; -0.375 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.387      ;
; -0.375 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.387      ;
; -0.375 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.387      ;
; -0.375 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.020     ; 1.387      ;
; -0.370 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U2_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.411      ;
; -0.368 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.409      ;
; -0.367 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.367      ;
; -0.367 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.367      ;
; -0.367 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.367      ;
; -0.367 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.367      ;
; -0.367 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.367      ;
; -0.367 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.367      ;
; -0.367 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.367      ;
; -0.367 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U5_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.032     ; 1.367      ;
; -0.362 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.018     ; 1.376      ;
; -0.362 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 1.384      ;
; -0.362 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 1.384      ;
; -0.362 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 1.384      ;
; -0.362 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U1_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 1.386      ;
; -0.362 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 1.384      ;
; -0.362 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 1.384      ;
; -0.362 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 1.384      ;
; -0.362 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 1.384      ;
; -0.362 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U4_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.010     ; 1.384      ;
; -0.362 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.030     ; 1.364      ;
; -0.362 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U0_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; 0.009      ; 1.403      ;
; -0.361 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U3_dff_r|q                                                                                            ; clk          ; clk         ; 1.000        ; -0.008     ; 1.385      ;
; -0.360 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.030     ; 1.362      ;
; -0.360 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.030     ; 1.362      ;
; -0.360 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; clk          ; clk         ; 1.000        ; -0.030     ; 1.362      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                              ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.337 ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.363 ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.372 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; _dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.412 ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.426 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.578      ;
; 0.428 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.428 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.428 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.429 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.582      ;
; 0.432 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.584      ;
; 0.432 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.584      ;
; 0.445 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.596      ;
; 0.450 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.603      ;
; 0.454 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.606      ;
; 0.456 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.459 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.612      ;
; 0.460 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.613      ;
; 0.461 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.462 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.463 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.616      ;
; 0.463 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.465 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.466 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.467 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.467 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.481 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.634      ;
; 0.493 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.645      ;
; 0.498 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.651      ;
; 0.499 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.508 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.509 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.511 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.665      ;
; 0.512 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.664      ;
; 0.513 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; _dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.667      ;
; 0.515 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.667      ;
; 0.518 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.529 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.682      ;
; 0.535 ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_3_r:U2_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; -0.001     ; 0.686      ;
; 0.538 ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U3_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.549 ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.702      ;
; 0.550 ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.703      ;
; 0.552 ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U0_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.011      ; 0.716      ;
; 0.556 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.709      ;
; 0.562 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.715      ;
; 0.570 ; _dff_3_r:U2_dff_3_r|_dff_r:U2_dff_r|q                                                                                                                  ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.028      ; 0.750      ;
; 0.571 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U2_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.724      ;
; 0.573 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.028      ; 0.753      ;
; 0.574 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.574 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U5_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.576 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.011      ; 0.739      ;
; 0.577 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.018      ; 0.747      ;
; 0.577 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.011      ; 0.740      ;
; 0.578 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.731      ;
; 0.578 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U3_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U4_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.578 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U1_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.011      ; 0.741      ;
; 0.579 ; _dff_3_r:U3_dff_3_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_3_r:U3_dff_3_r|_dff_r:U2_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.001      ; 0.732      ;
; 0.580 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.018      ; 0.750      ;
; 0.582 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_3_r:U0_dff_3_r|_dff_r:U0_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; _dff_3_r:U0_dff_3_r|_dff_r:U1_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.738      ;
; 0.588 ; _dff_4_r:U1_dff_4_r|_dff_r:U0_dff_r|q                                                                                                                  ; _dff_4_r:U1_dff_4_r|_dff_r:U1_dff_r|q                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.740      ;
; 0.589 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.023      ; 0.764      ;
; 0.589 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U3_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U7_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U6_dff_4_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.040      ; 0.783      ;
; 0.592 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.745      ;
; 0.595 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U0_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; -0.001     ; 0.746      ;
; 0.596 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U3_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.018      ; 0.766      ;
; 0.601 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
; 0.601 ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U6_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ; _dff_32_r:U0_dff_32_r|_dff_4_r:U7_dff_4_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.001      ; 0.754      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U0_register32_r_en|register8_r_en:U3_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U0_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U1_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U2_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U3_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U4_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U5_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U6_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U1_register_r_en|_dff_r_en:U7_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U0_dff_r_en|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Register_file:U0_Register_file|register32_8:U0_register32_8|register32_r_en:U1_register32_r_en|register8_r_en:U2_register_r_en|_dff_r_en:U1_dff_r_en|q ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d_in[*]   ; clk        ; 2.416 ; 2.416 ; Rise       ; clk             ;
;  d_in[0]  ; clk        ; 2.203 ; 2.203 ; Rise       ; clk             ;
;  d_in[1]  ; clk        ; 1.965 ; 1.965 ; Rise       ; clk             ;
;  d_in[2]  ; clk        ; 2.066 ; 2.066 ; Rise       ; clk             ;
;  d_in[3]  ; clk        ; 1.927 ; 1.927 ; Rise       ; clk             ;
;  d_in[4]  ; clk        ; 2.091 ; 2.091 ; Rise       ; clk             ;
;  d_in[5]  ; clk        ; 1.942 ; 1.942 ; Rise       ; clk             ;
;  d_in[6]  ; clk        ; 1.866 ; 1.866 ; Rise       ; clk             ;
;  d_in[7]  ; clk        ; 2.057 ; 2.057 ; Rise       ; clk             ;
;  d_in[8]  ; clk        ; 1.978 ; 1.978 ; Rise       ; clk             ;
;  d_in[9]  ; clk        ; 2.044 ; 2.044 ; Rise       ; clk             ;
;  d_in[10] ; clk        ; 2.051 ; 2.051 ; Rise       ; clk             ;
;  d_in[11] ; clk        ; 2.040 ; 2.040 ; Rise       ; clk             ;
;  d_in[12] ; clk        ; 2.047 ; 2.047 ; Rise       ; clk             ;
;  d_in[13] ; clk        ; 1.913 ; 1.913 ; Rise       ; clk             ;
;  d_in[14] ; clk        ; 1.925 ; 1.925 ; Rise       ; clk             ;
;  d_in[15] ; clk        ; 1.951 ; 1.951 ; Rise       ; clk             ;
;  d_in[16] ; clk        ; 1.921 ; 1.921 ; Rise       ; clk             ;
;  d_in[17] ; clk        ; 1.916 ; 1.916 ; Rise       ; clk             ;
;  d_in[18] ; clk        ; 2.231 ; 2.231 ; Rise       ; clk             ;
;  d_in[19] ; clk        ; 1.936 ; 1.936 ; Rise       ; clk             ;
;  d_in[20] ; clk        ; 1.813 ; 1.813 ; Rise       ; clk             ;
;  d_in[21] ; clk        ; 1.895 ; 1.895 ; Rise       ; clk             ;
;  d_in[22] ; clk        ; 1.856 ; 1.856 ; Rise       ; clk             ;
;  d_in[23] ; clk        ; 1.957 ; 1.957 ; Rise       ; clk             ;
;  d_in[24] ; clk        ; 1.949 ; 1.949 ; Rise       ; clk             ;
;  d_in[25] ; clk        ; 2.416 ; 2.416 ; Rise       ; clk             ;
;  d_in[26] ; clk        ; 1.870 ; 1.870 ; Rise       ; clk             ;
;  d_in[27] ; clk        ; 2.010 ; 2.010 ; Rise       ; clk             ;
;  d_in[28] ; clk        ; 1.934 ; 1.934 ; Rise       ; clk             ;
;  d_in[29] ; clk        ; 2.024 ; 2.024 ; Rise       ; clk             ;
;  d_in[30] ; clk        ; 2.008 ; 2.008 ; Rise       ; clk             ;
;  d_in[31] ; clk        ; 2.069 ; 2.069 ; Rise       ; clk             ;
; rd_en     ; clk        ; 2.429 ; 2.429 ; Rise       ; clk             ;
; wr_en     ; clk        ; 2.514 ; 2.514 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d_in[*]   ; clk        ; -1.442 ; -1.442 ; Rise       ; clk             ;
;  d_in[0]  ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  d_in[1]  ; clk        ; -1.651 ; -1.651 ; Rise       ; clk             ;
;  d_in[2]  ; clk        ; -1.748 ; -1.748 ; Rise       ; clk             ;
;  d_in[3]  ; clk        ; -1.600 ; -1.600 ; Rise       ; clk             ;
;  d_in[4]  ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  d_in[5]  ; clk        ; -1.573 ; -1.573 ; Rise       ; clk             ;
;  d_in[6]  ; clk        ; -1.546 ; -1.546 ; Rise       ; clk             ;
;  d_in[7]  ; clk        ; -1.455 ; -1.455 ; Rise       ; clk             ;
;  d_in[8]  ; clk        ; -1.548 ; -1.548 ; Rise       ; clk             ;
;  d_in[9]  ; clk        ; -1.482 ; -1.482 ; Rise       ; clk             ;
;  d_in[10] ; clk        ; -1.609 ; -1.609 ; Rise       ; clk             ;
;  d_in[11] ; clk        ; -1.569 ; -1.569 ; Rise       ; clk             ;
;  d_in[12] ; clk        ; -1.675 ; -1.675 ; Rise       ; clk             ;
;  d_in[13] ; clk        ; -1.681 ; -1.681 ; Rise       ; clk             ;
;  d_in[14] ; clk        ; -1.580 ; -1.580 ; Rise       ; clk             ;
;  d_in[15] ; clk        ; -1.551 ; -1.551 ; Rise       ; clk             ;
;  d_in[16] ; clk        ; -1.599 ; -1.599 ; Rise       ; clk             ;
;  d_in[17] ; clk        ; -1.599 ; -1.599 ; Rise       ; clk             ;
;  d_in[18] ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  d_in[19] ; clk        ; -1.615 ; -1.615 ; Rise       ; clk             ;
;  d_in[20] ; clk        ; -1.523 ; -1.523 ; Rise       ; clk             ;
;  d_in[21] ; clk        ; -1.657 ; -1.657 ; Rise       ; clk             ;
;  d_in[22] ; clk        ; -1.509 ; -1.509 ; Rise       ; clk             ;
;  d_in[23] ; clk        ; -1.648 ; -1.648 ; Rise       ; clk             ;
;  d_in[24] ; clk        ; -1.563 ; -1.563 ; Rise       ; clk             ;
;  d_in[25] ; clk        ; -1.827 ; -1.827 ; Rise       ; clk             ;
;  d_in[26] ; clk        ; -1.442 ; -1.442 ; Rise       ; clk             ;
;  d_in[27] ; clk        ; -1.691 ; -1.691 ; Rise       ; clk             ;
;  d_in[28] ; clk        ; -1.599 ; -1.599 ; Rise       ; clk             ;
;  d_in[29] ; clk        ; -1.598 ; -1.598 ; Rise       ; clk             ;
;  d_in[30] ; clk        ; -1.590 ; -1.590 ; Rise       ; clk             ;
;  d_in[31] ; clk        ; -1.595 ; -1.595 ; Rise       ; clk             ;
; rd_en     ; clk        ; -1.592 ; -1.592 ; Rise       ; clk             ;
; wr_en     ; clk        ; -1.603 ; -1.603 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d_out[*]       ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  d_out[0]      ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  d_out[1]      ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  d_out[2]      ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
;  d_out[3]      ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  d_out[4]      ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  d_out[5]      ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  d_out[6]      ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  d_out[7]      ; clk        ; 3.959 ; 3.959 ; Rise       ; clk             ;
;  d_out[8]      ; clk        ; 3.984 ; 3.984 ; Rise       ; clk             ;
;  d_out[9]      ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  d_out[10]     ; clk        ; 3.989 ; 3.989 ; Rise       ; clk             ;
;  d_out[11]     ; clk        ; 3.935 ; 3.935 ; Rise       ; clk             ;
;  d_out[12]     ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  d_out[13]     ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  d_out[14]     ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  d_out[15]     ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
;  d_out[16]     ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  d_out[17]     ; clk        ; 3.834 ; 3.834 ; Rise       ; clk             ;
;  d_out[18]     ; clk        ; 3.824 ; 3.824 ; Rise       ; clk             ;
;  d_out[19]     ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  d_out[20]     ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  d_out[21]     ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  d_out[22]     ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  d_out[23]     ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  d_out[24]     ; clk        ; 3.966 ; 3.966 ; Rise       ; clk             ;
;  d_out[25]     ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  d_out[26]     ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  d_out[27]     ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  d_out[28]     ; clk        ; 3.966 ; 3.966 ; Rise       ; clk             ;
;  d_out[29]     ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
;  d_out[30]     ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  d_out[31]     ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
; data_count[*]  ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
; empty          ; clk        ; 4.918 ; 4.918 ; Rise       ; clk             ;
; full           ; clk        ; 5.215 ; 5.215 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 4.147 ; 4.147 ; Rise       ; clk             ;
; rd_err         ; clk        ; 5.004 ; 5.004 ; Rise       ; clk             ;
; wr_ack         ; clk        ; 4.168 ; 4.168 ; Rise       ; clk             ;
; wr_err         ; clk        ; 4.706 ; 4.706 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d_out[*]       ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  d_out[0]      ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  d_out[1]      ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  d_out[2]      ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
;  d_out[3]      ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  d_out[4]      ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  d_out[5]      ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  d_out[6]      ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  d_out[7]      ; clk        ; 3.959 ; 3.959 ; Rise       ; clk             ;
;  d_out[8]      ; clk        ; 3.984 ; 3.984 ; Rise       ; clk             ;
;  d_out[9]      ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  d_out[10]     ; clk        ; 3.989 ; 3.989 ; Rise       ; clk             ;
;  d_out[11]     ; clk        ; 3.935 ; 3.935 ; Rise       ; clk             ;
;  d_out[12]     ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  d_out[13]     ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  d_out[14]     ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  d_out[15]     ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
;  d_out[16]     ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  d_out[17]     ; clk        ; 3.834 ; 3.834 ; Rise       ; clk             ;
;  d_out[18]     ; clk        ; 3.824 ; 3.824 ; Rise       ; clk             ;
;  d_out[19]     ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  d_out[20]     ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  d_out[21]     ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  d_out[22]     ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  d_out[23]     ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  d_out[24]     ; clk        ; 3.966 ; 3.966 ; Rise       ; clk             ;
;  d_out[25]     ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  d_out[26]     ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  d_out[27]     ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  d_out[28]     ; clk        ; 3.966 ; 3.966 ; Rise       ; clk             ;
;  d_out[29]     ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
;  d_out[30]     ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  d_out[31]     ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
; data_count[*]  ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
; empty          ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
; full           ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 4.138 ; 4.138 ; Rise       ; clk             ;
; rd_err         ; clk        ; 4.690 ; 4.690 ; Rise       ; clk             ;
; wr_ack         ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
; wr_err         ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.243   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -2.243   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -518.415 ; 0.0   ; 0.0      ; 0.0     ; -302.38             ;
;  clk             ; -518.415 ; 0.000 ; N/A      ; N/A     ; -302.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; d_in[*]   ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
;  d_in[0]  ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
;  d_in[1]  ; clk        ; 3.677 ; 3.677 ; Rise       ; clk             ;
;  d_in[2]  ; clk        ; 3.912 ; 3.912 ; Rise       ; clk             ;
;  d_in[3]  ; clk        ; 3.593 ; 3.593 ; Rise       ; clk             ;
;  d_in[4]  ; clk        ; 3.944 ; 3.944 ; Rise       ; clk             ;
;  d_in[5]  ; clk        ; 3.625 ; 3.625 ; Rise       ; clk             ;
;  d_in[6]  ; clk        ; 3.520 ; 3.520 ; Rise       ; clk             ;
;  d_in[7]  ; clk        ; 3.879 ; 3.879 ; Rise       ; clk             ;
;  d_in[8]  ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
;  d_in[9]  ; clk        ; 3.860 ; 3.860 ; Rise       ; clk             ;
;  d_in[10] ; clk        ; 3.874 ; 3.874 ; Rise       ; clk             ;
;  d_in[11] ; clk        ; 3.786 ; 3.786 ; Rise       ; clk             ;
;  d_in[12] ; clk        ; 3.871 ; 3.871 ; Rise       ; clk             ;
;  d_in[13] ; clk        ; 3.572 ; 3.572 ; Rise       ; clk             ;
;  d_in[14] ; clk        ; 3.641 ; 3.641 ; Rise       ; clk             ;
;  d_in[15] ; clk        ; 3.659 ; 3.659 ; Rise       ; clk             ;
;  d_in[16] ; clk        ; 3.592 ; 3.592 ; Rise       ; clk             ;
;  d_in[17] ; clk        ; 3.626 ; 3.626 ; Rise       ; clk             ;
;  d_in[18] ; clk        ; 4.256 ; 4.256 ; Rise       ; clk             ;
;  d_in[19] ; clk        ; 3.620 ; 3.620 ; Rise       ; clk             ;
;  d_in[20] ; clk        ; 3.390 ; 3.390 ; Rise       ; clk             ;
;  d_in[21] ; clk        ; 3.555 ; 3.555 ; Rise       ; clk             ;
;  d_in[22] ; clk        ; 3.510 ; 3.510 ; Rise       ; clk             ;
;  d_in[23] ; clk        ; 3.688 ; 3.688 ; Rise       ; clk             ;
;  d_in[24] ; clk        ; 3.663 ; 3.663 ; Rise       ; clk             ;
;  d_in[25] ; clk        ; 4.567 ; 4.567 ; Rise       ; clk             ;
;  d_in[26] ; clk        ; 3.526 ; 3.526 ; Rise       ; clk             ;
;  d_in[27] ; clk        ; 3.797 ; 3.797 ; Rise       ; clk             ;
;  d_in[28] ; clk        ; 3.628 ; 3.628 ; Rise       ; clk             ;
;  d_in[29] ; clk        ; 3.848 ; 3.848 ; Rise       ; clk             ;
;  d_in[30] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  d_in[31] ; clk        ; 3.925 ; 3.925 ; Rise       ; clk             ;
; rd_en     ; clk        ; 4.903 ; 4.903 ; Rise       ; clk             ;
; wr_en     ; clk        ; 5.075 ; 5.075 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; d_in[*]   ; clk        ; -1.442 ; -1.442 ; Rise       ; clk             ;
;  d_in[0]  ; clk        ; -1.798 ; -1.798 ; Rise       ; clk             ;
;  d_in[1]  ; clk        ; -1.651 ; -1.651 ; Rise       ; clk             ;
;  d_in[2]  ; clk        ; -1.748 ; -1.748 ; Rise       ; clk             ;
;  d_in[3]  ; clk        ; -1.600 ; -1.600 ; Rise       ; clk             ;
;  d_in[4]  ; clk        ; -1.743 ; -1.743 ; Rise       ; clk             ;
;  d_in[5]  ; clk        ; -1.573 ; -1.573 ; Rise       ; clk             ;
;  d_in[6]  ; clk        ; -1.546 ; -1.546 ; Rise       ; clk             ;
;  d_in[7]  ; clk        ; -1.455 ; -1.455 ; Rise       ; clk             ;
;  d_in[8]  ; clk        ; -1.548 ; -1.548 ; Rise       ; clk             ;
;  d_in[9]  ; clk        ; -1.482 ; -1.482 ; Rise       ; clk             ;
;  d_in[10] ; clk        ; -1.609 ; -1.609 ; Rise       ; clk             ;
;  d_in[11] ; clk        ; -1.569 ; -1.569 ; Rise       ; clk             ;
;  d_in[12] ; clk        ; -1.675 ; -1.675 ; Rise       ; clk             ;
;  d_in[13] ; clk        ; -1.681 ; -1.681 ; Rise       ; clk             ;
;  d_in[14] ; clk        ; -1.580 ; -1.580 ; Rise       ; clk             ;
;  d_in[15] ; clk        ; -1.551 ; -1.551 ; Rise       ; clk             ;
;  d_in[16] ; clk        ; -1.599 ; -1.599 ; Rise       ; clk             ;
;  d_in[17] ; clk        ; -1.599 ; -1.599 ; Rise       ; clk             ;
;  d_in[18] ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  d_in[19] ; clk        ; -1.615 ; -1.615 ; Rise       ; clk             ;
;  d_in[20] ; clk        ; -1.523 ; -1.523 ; Rise       ; clk             ;
;  d_in[21] ; clk        ; -1.657 ; -1.657 ; Rise       ; clk             ;
;  d_in[22] ; clk        ; -1.509 ; -1.509 ; Rise       ; clk             ;
;  d_in[23] ; clk        ; -1.648 ; -1.648 ; Rise       ; clk             ;
;  d_in[24] ; clk        ; -1.563 ; -1.563 ; Rise       ; clk             ;
;  d_in[25] ; clk        ; -1.827 ; -1.827 ; Rise       ; clk             ;
;  d_in[26] ; clk        ; -1.442 ; -1.442 ; Rise       ; clk             ;
;  d_in[27] ; clk        ; -1.691 ; -1.691 ; Rise       ; clk             ;
;  d_in[28] ; clk        ; -1.599 ; -1.599 ; Rise       ; clk             ;
;  d_in[29] ; clk        ; -1.598 ; -1.598 ; Rise       ; clk             ;
;  d_in[30] ; clk        ; -1.590 ; -1.590 ; Rise       ; clk             ;
;  d_in[31] ; clk        ; -1.595 ; -1.595 ; Rise       ; clk             ;
; rd_en     ; clk        ; -1.592 ; -1.592 ; Rise       ; clk             ;
; wr_en     ; clk        ; -1.603 ; -1.603 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d_out[*]       ; clk        ; 7.510 ; 7.510 ; Rise       ; clk             ;
;  d_out[0]      ; clk        ; 6.835 ; 6.835 ; Rise       ; clk             ;
;  d_out[1]      ; clk        ; 7.107 ; 7.107 ; Rise       ; clk             ;
;  d_out[2]      ; clk        ; 7.039 ; 7.039 ; Rise       ; clk             ;
;  d_out[3]      ; clk        ; 6.719 ; 6.719 ; Rise       ; clk             ;
;  d_out[4]      ; clk        ; 6.881 ; 6.881 ; Rise       ; clk             ;
;  d_out[5]      ; clk        ; 7.510 ; 7.510 ; Rise       ; clk             ;
;  d_out[6]      ; clk        ; 7.055 ; 7.055 ; Rise       ; clk             ;
;  d_out[7]      ; clk        ; 7.051 ; 7.051 ; Rise       ; clk             ;
;  d_out[8]      ; clk        ; 7.074 ; 7.074 ; Rise       ; clk             ;
;  d_out[9]      ; clk        ; 7.064 ; 7.064 ; Rise       ; clk             ;
;  d_out[10]     ; clk        ; 7.080 ; 7.080 ; Rise       ; clk             ;
;  d_out[11]     ; clk        ; 7.024 ; 7.024 ; Rise       ; clk             ;
;  d_out[12]     ; clk        ; 7.080 ; 7.080 ; Rise       ; clk             ;
;  d_out[13]     ; clk        ; 7.396 ; 7.396 ; Rise       ; clk             ;
;  d_out[14]     ; clk        ; 6.818 ; 6.818 ; Rise       ; clk             ;
;  d_out[15]     ; clk        ; 6.760 ; 6.760 ; Rise       ; clk             ;
;  d_out[16]     ; clk        ; 7.022 ; 7.022 ; Rise       ; clk             ;
;  d_out[17]     ; clk        ; 6.767 ; 6.767 ; Rise       ; clk             ;
;  d_out[18]     ; clk        ; 6.771 ; 6.771 ; Rise       ; clk             ;
;  d_out[19]     ; clk        ; 7.422 ; 7.422 ; Rise       ; clk             ;
;  d_out[20]     ; clk        ; 7.101 ; 7.101 ; Rise       ; clk             ;
;  d_out[21]     ; clk        ; 7.124 ; 7.124 ; Rise       ; clk             ;
;  d_out[22]     ; clk        ; 7.436 ; 7.436 ; Rise       ; clk             ;
;  d_out[23]     ; clk        ; 7.008 ; 7.008 ; Rise       ; clk             ;
;  d_out[24]     ; clk        ; 7.056 ; 7.056 ; Rise       ; clk             ;
;  d_out[25]     ; clk        ; 6.798 ; 6.798 ; Rise       ; clk             ;
;  d_out[26]     ; clk        ; 7.045 ; 7.045 ; Rise       ; clk             ;
;  d_out[27]     ; clk        ; 7.060 ; 7.060 ; Rise       ; clk             ;
;  d_out[28]     ; clk        ; 7.049 ; 7.049 ; Rise       ; clk             ;
;  d_out[29]     ; clk        ; 7.004 ; 7.004 ; Rise       ; clk             ;
;  d_out[30]     ; clk        ; 6.678 ; 6.678 ; Rise       ; clk             ;
;  d_out[31]     ; clk        ; 7.039 ; 7.039 ; Rise       ; clk             ;
; data_count[*]  ; clk        ; 6.802 ; 6.802 ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 6.764 ; 6.764 ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 6.779 ; 6.779 ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 6.457 ; 6.457 ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 6.802 ; 6.802 ; Rise       ; clk             ;
; empty          ; clk        ; 9.261 ; 9.261 ; Rise       ; clk             ;
; full           ; clk        ; 9.837 ; 9.837 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 7.490 ; 7.490 ; Rise       ; clk             ;
; rd_err         ; clk        ; 9.360 ; 9.360 ; Rise       ; clk             ;
; wr_ack         ; clk        ; 7.605 ; 7.605 ; Rise       ; clk             ;
; wr_err         ; clk        ; 8.736 ; 8.736 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; d_out[*]       ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  d_out[0]      ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
;  d_out[1]      ; clk        ; 4.006 ; 4.006 ; Rise       ; clk             ;
;  d_out[2]      ; clk        ; 3.951 ; 3.951 ; Rise       ; clk             ;
;  d_out[3]      ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  d_out[4]      ; clk        ; 3.881 ; 3.881 ; Rise       ; clk             ;
;  d_out[5]      ; clk        ; 4.201 ; 4.201 ; Rise       ; clk             ;
;  d_out[6]      ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  d_out[7]      ; clk        ; 3.959 ; 3.959 ; Rise       ; clk             ;
;  d_out[8]      ; clk        ; 3.984 ; 3.984 ; Rise       ; clk             ;
;  d_out[9]      ; clk        ; 3.961 ; 3.961 ; Rise       ; clk             ;
;  d_out[10]     ; clk        ; 3.989 ; 3.989 ; Rise       ; clk             ;
;  d_out[11]     ; clk        ; 3.935 ; 3.935 ; Rise       ; clk             ;
;  d_out[12]     ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  d_out[13]     ; clk        ; 4.134 ; 4.134 ; Rise       ; clk             ;
;  d_out[14]     ; clk        ; 3.869 ; 3.869 ; Rise       ; clk             ;
;  d_out[15]     ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
;  d_out[16]     ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  d_out[17]     ; clk        ; 3.834 ; 3.834 ; Rise       ; clk             ;
;  d_out[18]     ; clk        ; 3.824 ; 3.824 ; Rise       ; clk             ;
;  d_out[19]     ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  d_out[20]     ; clk        ; 3.992 ; 3.992 ; Rise       ; clk             ;
;  d_out[21]     ; clk        ; 4.007 ; 4.007 ; Rise       ; clk             ;
;  d_out[22]     ; clk        ; 4.157 ; 4.157 ; Rise       ; clk             ;
;  d_out[23]     ; clk        ; 3.922 ; 3.922 ; Rise       ; clk             ;
;  d_out[24]     ; clk        ; 3.966 ; 3.966 ; Rise       ; clk             ;
;  d_out[25]     ; clk        ; 3.851 ; 3.851 ; Rise       ; clk             ;
;  d_out[26]     ; clk        ; 3.963 ; 3.963 ; Rise       ; clk             ;
;  d_out[27]     ; clk        ; 3.968 ; 3.968 ; Rise       ; clk             ;
;  d_out[28]     ; clk        ; 3.966 ; 3.966 ; Rise       ; clk             ;
;  d_out[29]     ; clk        ; 3.923 ; 3.923 ; Rise       ; clk             ;
;  d_out[30]     ; clk        ; 3.755 ; 3.755 ; Rise       ; clk             ;
;  d_out[31]     ; clk        ; 3.958 ; 3.958 ; Rise       ; clk             ;
; data_count[*]  ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  data_count[0] ; clk        ; 3.818 ; 3.818 ; Rise       ; clk             ;
;  data_count[1] ; clk        ; 3.820 ; 3.820 ; Rise       ; clk             ;
;  data_count[2] ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  data_count[3] ; clk        ; 3.849 ; 3.849 ; Rise       ; clk             ;
; empty          ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
; full           ; clk        ; 4.409 ; 4.409 ; Rise       ; clk             ;
; rd_ack         ; clk        ; 4.138 ; 4.138 ; Rise       ; clk             ;
; rd_err         ; clk        ; 4.690 ; 4.690 ; Rise       ; clk             ;
; wr_ack         ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
; wr_err         ; clk        ; 4.373 ; 4.373 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1936     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1936     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 35    ; 35   ;
; Unconstrained Input Port Paths  ; 563   ; 563  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 58    ; 58   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Oct 23 18:36:49 2018
Info: Command: quartus_sta fifo -c fifo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fifo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.243      -518.415 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -302.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.460
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.460       -94.344 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -302.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4577 megabytes
    Info: Processing ended: Tue Oct 23 18:36:51 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


