+=============================+=============================+=====================================================================================================================================================================+
| Launch Setup Clock          | Launch Hold Clock           | Pin                                                                                                                                                                 |
+=============================+=============================+=====================================================================================================================================================================+
| dphy_hs_clock_p             | dphy_hs_clock_p             | system_i/MIPI_D_PHY_RX_0/U0/DataLaneGen[1].DPHY_LaneSFEN_X/HSDeserializerX/Deserializer/DDLY                                                                        |
| dphy_hs_clock_p             | dphy_hs_clock_p             | system_i/MIPI_D_PHY_RX_0/U0/DataLaneGen[0].DPHY_LaneSFEN_X/HSDeserializerX/Deserializer/DDLY                                                                        |
| clk_out1_system_clk_wiz_0_0 | clk_out1_system_clk_wiz_0_0 | system_i/ps7_0_axi_periph/m06_couplers/auto_cc/inst/gen_clock_conv.gen_sync_conv.gen_conv_write_ch.w_sync_clock_converter/gen_sync_clock_converter.m_tvalid_r_reg/D |
+-----------------------------+-----------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
