`timescale 1ns/1ns

module addsub8(a, b, ci, co, s); /* moduleの定義開始 */
   input  [7:0] a, b;           /* input port (8bit) */
   input        ci;             /* input port (1bit) */
   output       co;             /* output port (1bit) */
   output [7:0] s;              /* output port (8bit) */
   wire [7:0] 	w0;             /* wire (8bit) */
   wire         w1;             /* wire (1bit) */
   
   /* 以下を記述 */
   /*8bitマルチプレク*/
   mux8 m0(.a(b[7:0]), .b(~b[7:0]), .s(ci), .y(w0[7:0]));
   /*8bit Adder*/
   add8 a0(.a(a[7:0]), .b(w0[7:0]), .ci(ci), .co(w1), .s(s[7:0]));
   /*8bitマルチプレクサ*/
   mux1 m1(.a(w1), .b(~w1), .s(ci), .y(co));

   /* ここまで */

endmodule /* moduleの定義終了 */
