0.6
2018.3
Dec  7 2018
00:33:28
E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.sim/sim_1/behav/xsim/glbl.v,1544155481,verilog,,,,glbl,,,,,,,,
E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sim_1/new/Top_tb.v,1576311452,verilog,,,,Top_tb,,,,,,,,
E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Switch.v,1576377590,verilog,,E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Top.v,,Switch,,,,,,,,
E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Top.v,1576397822,verilog,,E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Uart_RX.v,,Top,,,,,,,,
E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Uart_RX.v,1576395483,verilog,,E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Uart_RX_Control.v,,Uart_RX,,,,,,,,
E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Uart_RX_Control.v,1576398168,verilog,,E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Uart_TX.v,,Uart_RX_Control,,,,,,,,
E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Uart_TX.v,1576318249,verilog,,E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Uart_TX_Control.v,,Uart_TX,,,,,,,,
E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sources_1/new/Uart_TX_Control.v,1576319646,verilog,,E:/Data/Vivado_FPGA/PROJECT/UART/UART/UART.srcs/sim_1/new/Top_tb.v,,Uart_TX_Control,,,,,,,,
