# ðŸ’» RepositÃ³rio de MÃ³dulos em Verilog

RepositÃ³rio contendo **mÃ³dulos digitais implementados em Verilog**, cada um acompanhado de seu **testbench** para simulaÃ§Ã£o e verificaÃ§Ã£o.  
Os cÃ³digos seguem boas prÃ¡ticas de descriÃ§Ã£o em HDL e podem ser reutilizados em projetos maiores.

---

## âš™ï¸ MÃ³dulos Implementados

### ðŸ”¹ **Contador SÃ­ncrono**
Contador binÃ¡rio controlado por **clock** e **reset**, com suporte a contagem **crescente e decrescente**.

**ðŸ§© Principais sinais:**
| Sinal | FunÃ§Ã£o |
|-------|---------|
| `clk` | Sinal de clock |
| `reset` | Reinicia a contagem |
| `count` / `q` | SaÃ­da do valor atual |

---

### ðŸ”¹ **Deslocador Universal**
Realiza **deslocamentos lÃ³gicos e aritmÃ©ticos**, tanto para a **esquerda quanto para a direita**.

**ðŸ§© Funcionalidades:**
- Deslocamento lÃ³gico Ã  esquerda/direita  
- Deslocamento aritmÃ©tico Ã  esquerda/direita  

---

### ðŸ”¹ **Display de 7 Segmentos**
Converte valores binÃ¡rios em **padrÃµes de segmentos** compatÃ­veis com **displays de 7 segmentos (Ã¢nodo comum)**.

**ðŸ§© Funcionalidades:**
- DecodificaÃ§Ã£o de nÃºmeros hexadecimais (0â€“F)  
- SaÃ­da formatada para display  

---

### ðŸ”¹ **Multiplexador (MUX)**
Seleciona uma das entradas com base em um **sinal de seleÃ§Ã£o**.

**ðŸ§© Funcionalidades:**
- SeleÃ§Ã£o de entrada via sinal seletor  
- ImplementaÃ§Ã£o genÃ©rica (pode ser expandida para N entradas)  

---

### ðŸ”¹ **ULA â€“ Unidade LÃ³gica e AritmÃ©tica**
Executa **operaÃ§Ãµes aritmÃ©ticas e lÃ³gicas bÃ¡sicas** entre dois operandos.

**ðŸ§© OperaÃ§Ãµes Implementadas:**
- Soma (`+`), SubtraÃ§Ã£o (`-`)  
- AND, OR, XOR, NOT  
- ComparaÃ§Ãµes simples (`==`, `>`, `<`)  

---

## ðŸ§ª Testbench

Cada mÃ³dulo possui um **testbench dedicado** (`*_tb.v`) responsÃ¡vel por:
- Gerar sinais de **clock** e **reset**  
- Aplicar **casos de teste** para todas as funÃ§Ãµes  
- Exibir resultados no **console de simulaÃ§Ã£o**  

ðŸ’¡ As simulaÃ§Ãµes foram realizadas no **ModelSim / GTKWave**, mas sÃ£o compatÃ­veis com qualquer ambiente Verilog padrÃ£o.


---

## ðŸ§° Tecnologias Utilizadas

![Verilog](https://img.shields.io/badge/Verilog-ED8B00?style=for-the-badge&logo=verilog&logoColor=white)
![ModelSim](https://img.shields.io/badge/ModelSim-00457C?style=for-the-badge&logoColor=white)
![Quartus Prime](https://img.shields.io/badge/Quartus%20Prime-0071C5?style=for-the-badge&logo=intel&logoColor=white)


---

## ðŸ“œ LicenÃ§a
Este projeto Ã© de uso livre para fins acadÃªmicos e experimentais.  
Feito por Luciano AraÃºjo

