Fitter report for testCameraLink
Thu Apr 16 17:02:39 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. I/O Rules Summary
 22. I/O Rules Details
 23. I/O Rules Matrix
 24. Fitter Device Options
 25. Operating Settings and Conditions
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Failed - Thu Apr 16 17:02:39 2015          ;
; Quartus II 64-Bit Version       ; 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name                   ; testCameraLink                             ;
; Top-level Entity Name           ; testCameraLink                             ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CSXFC6D6F31C6                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 623 / 41,910 ( 1 % )                       ;
; Total registers                 ; 935                                        ;
; Total pins                      ; 208 / 499 ( 42 % )                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 41,432 / 5,662,720 ( < 1 % )               ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                            ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                              ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                              ;
; Total PLLs                      ; 1 / 15 ( 7 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; LED[0]        ; Missing drive strength and slew rate ;
; LED[1]        ; Missing drive strength and slew rate ;
; LED[2]        ; Missing drive strength and slew rate ;
; LED[3]        ; Missing drive strength and slew rate ;
; SI5338_SCL    ; Missing drive strength and slew rate ;
; TEMP_CS_n     ; Missing drive strength and slew rate ;
; TEMP_DIN      ; Missing drive strength and slew rate ;
; TEMP_SCLK     ; Missing drive strength and slew rate ;
; VGA_B[0]      ; Missing drive strength and slew rate ;
; VGA_B[1]      ; Missing drive strength and slew rate ;
; VGA_B[2]      ; Missing drive strength and slew rate ;
; VGA_B[3]      ; Missing drive strength and slew rate ;
; VGA_B[4]      ; Missing drive strength and slew rate ;
; VGA_B[5]      ; Missing drive strength and slew rate ;
; VGA_B[6]      ; Missing drive strength and slew rate ;
; VGA_B[7]      ; Missing drive strength and slew rate ;
; VGA_BLANK_n   ; Missing drive strength and slew rate ;
; VGA_CLK       ; Missing drive strength and slew rate ;
; VGA_G[0]      ; Missing drive strength and slew rate ;
; VGA_G[1]      ; Missing drive strength and slew rate ;
; VGA_G[2]      ; Missing drive strength and slew rate ;
; VGA_G[3]      ; Missing drive strength and slew rate ;
; VGA_G[4]      ; Missing drive strength and slew rate ;
; VGA_G[5]      ; Missing drive strength and slew rate ;
; VGA_G[6]      ; Missing drive strength and slew rate ;
; VGA_G[7]      ; Missing drive strength and slew rate ;
; VGA_HS        ; Missing drive strength and slew rate ;
; VGA_R[0]      ; Missing drive strength and slew rate ;
; VGA_R[1]      ; Missing drive strength and slew rate ;
; VGA_R[2]      ; Missing drive strength and slew rate ;
; VGA_R[3]      ; Missing drive strength and slew rate ;
; VGA_R[4]      ; Missing drive strength and slew rate ;
; VGA_R[5]      ; Missing drive strength and slew rate ;
; VGA_R[6]      ; Missing drive strength and slew rate ;
; VGA_R[7]      ; Missing drive strength and slew rate ;
; VGA_SYNC_n    ; Missing drive strength and slew rate ;
; VGA_VS        ; Missing drive strength and slew rate ;
; DDR3_A[0]     ; Missing drive strength and slew rate ;
; DDR3_A[1]     ; Missing drive strength and slew rate ;
; DDR3_A[2]     ; Missing drive strength and slew rate ;
; DDR3_A[3]     ; Missing drive strength and slew rate ;
; DDR3_A[4]     ; Missing drive strength and slew rate ;
; DDR3_A[5]     ; Missing drive strength and slew rate ;
; DDR3_A[6]     ; Missing drive strength and slew rate ;
; DDR3_A[7]     ; Missing drive strength and slew rate ;
; DDR3_A[8]     ; Missing drive strength and slew rate ;
; DDR3_A[9]     ; Missing drive strength and slew rate ;
; DDR3_A[10]    ; Missing drive strength and slew rate ;
; DDR3_A[11]    ; Missing drive strength and slew rate ;
; DDR3_A[12]    ; Missing drive strength and slew rate ;
; DDR3_A[13]    ; Missing drive strength and slew rate ;
; DDR3_A[14]    ; Missing drive strength and slew rate ;
; DDR3_BA[0]    ; Missing drive strength and slew rate ;
; DDR3_BA[1]    ; Missing drive strength and slew rate ;
; DDR3_BA[2]    ; Missing drive strength and slew rate ;
; DDR3_CAS_n    ; Missing drive strength and slew rate ;
; DDR3_CK_n     ; Missing drive strength and slew rate ;
; DDR3_CK_p     ; Missing drive strength and slew rate ;
; DDR3_CKE      ; Missing drive strength and slew rate ;
; DDR3_CS_n     ; Missing drive strength and slew rate ;
; DDR3_DM[0]    ; Missing drive strength and slew rate ;
; DDR3_DM[1]    ; Missing drive strength and slew rate ;
; DDR3_DM[2]    ; Missing drive strength and slew rate ;
; DDR3_DM[3]    ; Missing drive strength and slew rate ;
; DDR3_ODT      ; Missing drive strength and slew rate ;
; DDR3_RAS_n    ; Missing drive strength and slew rate ;
; DDR3_RESET_n  ; Missing drive strength and slew rate ;
; DDR3_WE_n     ; Missing drive strength and slew rate ;
; RX2CC[1]      ; Missing drive strength and slew rate ;
; RX2CC[2]      ; Missing drive strength and slew rate ;
; RX2CC[3]      ; Missing drive strength and slew rate ;
; RX2CC[4]      ; Missing drive strength and slew rate ;
; RX2CC_EN      ; Missing drive strength and slew rate ;
; RX2SERTC      ; Missing drive strength and slew rate ;
; RX2SERTC_EN   ; Missing drive strength and slew rate ;
; RX2SERTFG_EN  ; Missing drive strength and slew rate ;
; RXCC[1]       ; Missing drive strength and slew rate ;
; RXCC[2]       ; Missing drive strength and slew rate ;
; RXCC[3]       ; Missing drive strength and slew rate ;
; RXCC[4]       ; Missing drive strength and slew rate ;
; RXCC_EN       ; Missing drive strength and slew rate ;
; RXSERTC       ; Missing drive strength and slew rate ;
; RXSERTC_EN    ; Missing drive strength and slew rate ;
; RXSERTFG_EN   ; Missing drive strength and slew rate ;
; DDR3_DQS_n[0] ; Missing drive strength and slew rate ;
; DDR3_DQS_n[1] ; Missing drive strength and slew rate ;
; DDR3_DQS_n[2] ; Missing drive strength and slew rate ;
; DDR3_DQS_n[3] ; Missing drive strength and slew rate ;
; DDR3_DQS_p[0] ; Missing drive strength and slew rate ;
; DDR3_DQS_p[1] ; Missing drive strength and slew rate ;
; DDR3_DQS_p[2] ; Missing drive strength and slew rate ;
; DDR3_DQS_p[3] ; Missing drive strength and slew rate ;
; SI5338_SDA    ; Missing drive strength and slew rate ;
; DDR3_DQ[0]    ; Missing drive strength and slew rate ;
; DDR3_DQ[1]    ; Missing drive strength and slew rate ;
; DDR3_DQ[2]    ; Missing drive strength and slew rate ;
; DDR3_DQ[3]    ; Missing drive strength and slew rate ;
; DDR3_DQ[4]    ; Missing drive strength and slew rate ;
; DDR3_DQ[5]    ; Missing drive strength and slew rate ;
; DDR3_DQ[6]    ; Missing drive strength and slew rate ;
; DDR3_DQ[7]    ; Missing drive strength and slew rate ;
; DDR3_DQ[8]    ; Missing drive strength and slew rate ;
; DDR3_DQ[9]    ; Missing drive strength and slew rate ;
; DDR3_DQ[10]   ; Missing drive strength and slew rate ;
; DDR3_DQ[11]   ; Missing drive strength and slew rate ;
; DDR3_DQ[12]   ; Missing drive strength and slew rate ;
; DDR3_DQ[13]   ; Missing drive strength and slew rate ;
; DDR3_DQ[14]   ; Missing drive strength and slew rate ;
; DDR3_DQ[15]   ; Missing drive strength and slew rate ;
; DDR3_DQ[16]   ; Missing drive strength and slew rate ;
; DDR3_DQ[17]   ; Missing drive strength and slew rate ;
; DDR3_DQ[18]   ; Missing drive strength and slew rate ;
; DDR3_DQ[19]   ; Missing drive strength and slew rate ;
; DDR3_DQ[20]   ; Missing drive strength and slew rate ;
; DDR3_DQ[21]   ; Missing drive strength and slew rate ;
; DDR3_DQ[22]   ; Missing drive strength and slew rate ;
; DDR3_DQ[23]   ; Missing drive strength and slew rate ;
; DDR3_DQ[24]   ; Missing drive strength and slew rate ;
; DDR3_DQ[25]   ; Missing drive strength and slew rate ;
; DDR3_DQ[26]   ; Missing drive strength and slew rate ;
; DDR3_DQ[27]   ; Missing drive strength and slew rate ;
; DDR3_DQ[28]   ; Missing drive strength and slew rate ;
; DDR3_DQ[29]   ; Missing drive strength and slew rate ;
; DDR3_DQ[30]   ; Missing drive strength and slew rate ;
; DDR3_DQ[31]   ; Missing drive strength and slew rate ;
; RX_BASE[23]   ; Missing location assignment          ;
; RX_MEDIUM[23] ; Missing location assignment          ;
+---------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                          ;
+----------+----------------+--------------+------------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------------+---------------+----------------+
; Location ;                ;              ; DDR3_DQS_p[3](n) ; DDR3_DQS_N[0] ; QSF Assignment ;
+----------+----------------+--------------+------------------+---------------+----------------+


+------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                   ;
+---------------------+------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]    ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+------------------+----------------------------+--------------------------+
; Placement (by node) ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                     ;                  ;                            ;                          ;
; Routing (by net)    ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 623 / 41,910       ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 623                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 623 / 41,910       ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 264                ;       ;
;         [b] ALMs used for LUT logic                         ; 155                ;       ;
;         [c] ALMs used for registers                         ; 204                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 0 / 41,910         ; 0 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 41,910         ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; No fit             ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 89 / 4,191         ; 2 %   ;
;     -- Logic LABs                                           ; 89                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 837                ;       ;
;     -- 7 input functions                                    ; 0                  ;       ;
;     -- 6 input functions                                    ; 175                ;       ;
;     -- 5 input functions                                    ; 100                ;       ;
;     -- 4 input functions                                    ; 85                 ;       ;
;     -- <=3 input functions                                  ; 477                ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                  ;       ;
; Dedicated logic registers                                   ; 935                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 935 / 83,820       ; 1 %   ;
;         -- Secondary logic registers                        ; 0 / 83,820         ; 0 %   ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 935                ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 208 / 499          ; 42 %  ;
;     -- Clock pins                                           ; 0 / 11             ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 39             ; 0 %   ;
;                                                             ;                    ;       ;
; Hard processor system peripheral utilization                ;                    ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )      ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )      ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )      ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )      ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )      ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )      ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )      ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )      ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )      ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )      ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )      ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )      ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )      ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )      ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )      ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )      ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )      ;       ;
;                                                             ;                    ;       ;
; Global signals                                              ; 0                  ;       ;
; M10K blocks                                                 ; 6 / 553            ; 1 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 41,432 / 5,662,720 ; < 1 % ;
; Total block memory implementation bits                      ; 61,440 / 5,662,720 ; 1 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 112            ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 1 / 6              ; 17 %  ;
; Global clocks                                               ; 0 / 16             ; 0 %   ;
; Quadrant clocks                                             ; 0 / 66             ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 2              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9              ; 0 %   ;
; Channel PLLs                                                ; 0 / 9              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Maximum fan-out                                             ; 587                ;       ;
; Highest non-global fan-out                                  ; 587                ;       ;
; Total fan-out                                               ; 8063               ;       ;
; Average fan-out                                             ; 3.49               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                ;
+----------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name           ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; DDR3_RZQ       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; User                 ;
; KEY[0]         ; Unassigned ; --       ; 256                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[1]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[2]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[3]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; OSC_50_B3B     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; User                 ;
; OSC_50_B4A     ; Unassigned ; --       ; 27                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5 V        ; Off         ; --                        ; User                 ;
; OSC_50_B5B     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; OSC_50_B8A     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RESET_n        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; RX2SERTFG      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RXCLK_BASE     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RXCLK_FULL     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RXCLK_MEDIUM   ; Unassigned ; --       ; 272                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RXSERTFG       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[0]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[10]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[11]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[12]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[13]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[14]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[15]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[16]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[17]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[18]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[19]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[1]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[20]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[21]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[22]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[23]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RX_BASE[24]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[25]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[26]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[27]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[2]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[3]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[4]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[5]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[6]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[7]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[8]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_BASE[9]     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_FULL10_HSMC ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_FULL11_HSMC ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_FULL12_HSMC ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_FULL13_HSMC ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_FULL14_HSMC ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_FULL27_HSMC ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_FULL9_HSMC  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[0]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[10]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[11]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[12]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[13]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[14]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[15]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[16]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[17]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[18]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[19]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[1]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[20]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[21]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[22]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[23]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RX_MEDIUM[24]  ; Unassigned ; --       ; 48                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[25]  ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[26]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[27]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[2]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[3]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[4]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[5]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[6]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[7]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[8]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; RX_MEDIUM[9]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[0]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[1]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[2]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; SW[3]          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ;
; TEMP_DOUT      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+----------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; DDR3_A[0]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[10]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[11]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[12]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[13]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[14]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[1]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[2]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[3]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[4]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[5]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[6]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[7]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[8]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_A[9]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_BA[0]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_BA[1]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_BA[2]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_CAS_n   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_CKE     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_CK_n    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_CK_p    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_CS_n    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_DM[0]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_DM[1]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_DM[2]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_DM[3]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_ODT     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_RAS_n   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_RESET_n ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DDR3_WE_n    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]       ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]       ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]       ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]       ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX2CC[1]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX2CC[2]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX2CC[3]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX2CC[4]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX2CC_EN     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX2SERTC     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX2SERTC_EN  ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RX2SERTFG_EN ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RXCC[1]      ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RXCC[2]      ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RXCC[3]      ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RXCC[4]      ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RXCC_EN      ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RXSERTC      ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RXSERTC_EN   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; RXSERTFG_EN  ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V                           ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SI5338_SCL   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TEMP_CS_n    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TEMP_DIN     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TEMP_SCLK    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_n  ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK      ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS       ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_n   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS       ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off                               ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+---------------------------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------+
; Name          ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard                    ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                 ;
+---------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------+
; DDR3_DQS_n[0] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                   ;
; DDR3_DQS_n[1] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                   ;
; DDR3_DQS_n[2] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                   ;
; DDR3_DQS_n[3] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                   ;
; DDR3_DQS_p[0] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                   ;
; DDR3_DQS_p[1] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                   ;
; DDR3_DQS_p[2] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                   ;
; DDR3_DQS_p[3] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; Differential 1.5-V SSTL Class I ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                   ;
; DDR3_DQ[0]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[10]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[11]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[12]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[13]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[14]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[15]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[16]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[17]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[18]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[19]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[1]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[20]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[21]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[22]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[23]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[24]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[25]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[26]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[27]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[28]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[29]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[2]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[30]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[31]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[3]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[4]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[5]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[6]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[7]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[8]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; DDR3_DQ[9]    ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; SSTL-15 Class I                 ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE (inverted) ;
; SI5338_SDA    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL                     ; Default          ; Off               ; Off                               ; --                        ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                   ;
+---------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+---------------------------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 0 / 48 ( 0 % ) ; 1.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % ) ; 1.5V          ; 0.75V        ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; Unknown  ; 208            ; --            ;              ;               ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ; 0.75V               ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 1.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                           ; Library Name ;
+-----------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |testCameraLink                                                 ; 555.0 (0.4)          ; 622.5 (0.5)                      ; 67.5 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 837 (1)             ; 935 (0)                   ; 0 (0)         ; 41432             ; 0          ; 208  ; 0            ; |testCameraLink                                                                                                                                                                                               ; work         ;
;    |DE2_115_CLR:cltest|                                         ; 554.6 (0.0)          ; 622.0 (0.0)                      ; 67.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 836 (0)             ; 935 (0)                   ; 0 (0)         ; 41432             ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest                                                                                                                                                                            ; work         ;
;       |CCD_Capture:CCD_Capture_cmp|                             ; 43.9 (43.9)          ; 48.8 (48.8)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 92 (92)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp                                                                                                                                                ; work         ;
;       |RAW2RGB:RAW2RGB_cmp|                                     ; 36.8 (30.1)          ; 40.8 (33.8)                      ; 4.0 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (45)             ; 63 (53)                   ; 0 (0)         ; 12760             ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp                                                                                                                                                        ; work         ;
;          |Line_Buffer:u0|                                       ; 6.7 (0.0)            ; 7.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 10 (0)                    ; 0 (0)         ; 12760             ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0                                                                                                                                         ; work         ;
;             |altshift_taps:ALTSHIFT_TAPS_component|             ; 6.7 (0.0)            ; 7.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 10 (0)                    ; 0 (0)         ; 12760             ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component                                                                                                   ; work         ;
;                |shift_taps_bt41:auto_generated|                 ; 6.7 (0.0)            ; 7.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 10 (0)                    ; 0 (0)         ; 12760             ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated                                                                    ; work         ;
;                   |altsyncram_qpg1:altsyncram2|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12760             ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2                                        ; work         ;
;                   |cntr_lmf:cntr1|                              ; 6.7 (5.9)            ; 7.0 (6.0)                        ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (12)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1                                                     ; work         ;
;                      |cmpr_pac:cmpr4|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|cmpr_pac:cmpr4                                      ; work         ;
;       |Reset_Delay:Reset_Delay_cmp|                             ; 15.7 (15.7)          ; 15.8 (15.8)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp                                                                                                                                                ; work         ;
;       |Sdram_Control:u7|                                        ; 425.4 (128.3)        ; 480.0 (143.3)                    ; 54.6 (15.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 639 (236)           ; 698 (172)                 ; 0 (0)         ; 28672             ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7                                                                                                                                                           ; work         ;
;          |Sdram_RD_FIFO:u_read1_fifo|                           ; 56.5 (0.0)           ; 64.9 (0.0)                       ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 104 (0)                   ; 0 (0)         ; 6656              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo                                                                                                                                ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 56.5 (0.0)           ; 64.9 (0.0)                       ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 104 (0)                   ; 0 (0)         ; 6656              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                              ; work         ;
;                |dcfifo_ton1:auto_generated|                     ; 56.5 (15.3)          ; 64.9 (19.3)                      ; 8.4 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (14)             ; 104 (27)                  ; 0 (0)         ; 6656              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated                                                   ; work         ;
;                   |a_gray2bin_g9b:wrptr_g_gray2bin|             ; 1.6 (1.6)            ; 1.6 (1.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin                   ; work         ;
;                   |a_gray2bin_g9b:ws_dgrp_gray2bin|             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin                   ; work         ;
;                   |a_graycounter_bcc:wrptr_g1p|                 ; 8.4 (8.4)            ; 8.4 (8.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p                       ; work         ;
;                   |a_graycounter_eu6:rdptr_g1p|                 ; 8.4 (8.4)            ; 8.4 (8.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p                       ; work         ;
;                   |alt_synch_pipe_pc8:rs_dgwp|                  ; 6.5 (0.0)            ; 8.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_pc8:rs_dgwp                        ; work         ;
;                      |dffpipe_jd9:dffpipe12|                    ; 6.5 (6.5)            ; 8.5 (8.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_pc8:rs_dgwp|dffpipe_jd9:dffpipe12  ; work         ;
;                   |alt_synch_pipe_qc8:ws_dgrp|                  ; 4.8 (0.0)            ; 6.8 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp                        ; work         ;
;                      |dffpipe_kd9:dffpipe15|                    ; 4.8 (4.8)            ; 6.8 (6.8)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15  ; work         ;
;                   |altsyncram_cq91:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6656              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|altsyncram_cq91:fifo_ram                          ; work         ;
;                   |cmpr_1v5:rdempty_eq_comp|                    ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:rdempty_eq_comp                          ; work         ;
;                   |cmpr_1v5:wrfull_eq_comp|                     ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:wrfull_eq_comp                           ; work         ;
;                   |cntr_nsd:cntr_b|                             ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cntr_nsd:cntr_b                                   ; work         ;
;                   |dffpipe_gd9:ws_brp|                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_brp                                ; work         ;
;                   |dffpipe_gd9:ws_bwp|                          ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_bwp                                ; work         ;
;          |Sdram_RD_FIFO:u_read2_fifo|                           ; 56.8 (0.0)           ; 65.2 (0.0)                       ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 104 (0)                   ; 0 (0)         ; 5632              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo                                                                                                                                ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 56.8 (0.0)           ; 65.2 (0.0)                       ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 104 (0)                   ; 0 (0)         ; 5632              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                              ; work         ;
;                |dcfifo_ton1:auto_generated|                     ; 56.8 (15.5)          ; 65.2 (19.5)                      ; 8.4 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (14)             ; 104 (27)                  ; 0 (0)         ; 5632              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated                                                   ; work         ;
;                   |a_gray2bin_g9b:wrptr_g_gray2bin|             ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin                   ; work         ;
;                   |a_gray2bin_g9b:ws_dgrp_gray2bin|             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin                   ; work         ;
;                   |a_graycounter_bcc:wrptr_g1p|                 ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p                       ; work         ;
;                   |a_graycounter_eu6:rdptr_g1p|                 ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p                       ; work         ;
;                   |alt_synch_pipe_pc8:rs_dgwp|                  ; 6.7 (0.0)            ; 8.7 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_pc8:rs_dgwp                        ; work         ;
;                      |dffpipe_jd9:dffpipe12|                    ; 6.7 (6.7)            ; 8.7 (8.7)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_pc8:rs_dgwp|dffpipe_jd9:dffpipe12  ; work         ;
;                   |alt_synch_pipe_qc8:ws_dgrp|                  ; 4.8 (0.0)            ; 6.8 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp                        ; work         ;
;                      |dffpipe_kd9:dffpipe15|                    ; 4.8 (4.8)            ; 6.8 (6.8)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15  ; work         ;
;                   |altsyncram_cq91:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 5632              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|altsyncram_cq91:fifo_ram                          ; work         ;
;                   |cmpr_1v5:rdempty_eq_comp|                    ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:rdempty_eq_comp                          ; work         ;
;                   |cmpr_1v5:wrfull_eq_comp|                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:wrfull_eq_comp                           ; work         ;
;                   |cntr_nsd:cntr_b|                             ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cntr_nsd:cntr_b                                   ; work         ;
;                   |dffpipe_gd9:ws_brp|                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_brp                                ; work         ;
;                   |dffpipe_gd9:ws_bwp|                          ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_bwp                                ; work         ;
;          |Sdram_WR_FIFO:u_write1_fifo|                          ; 56.7 (0.0)           ; 65.1 (0.0)                       ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 105 (0)                   ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo                                                                                                                               ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 56.7 (0.0)           ; 65.1 (0.0)                       ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 105 (0)                   ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; work         ;
;                |dcfifo_5on1:auto_generated|                     ; 56.7 (15.0)          ; 65.1 (18.9)                      ; 8.4 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (14)             ; 105 (28)                  ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated                                                  ; work         ;
;                   |a_gray2bin_g9b:rdptr_g_gray2bin|             ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin                  ; work         ;
;                   |a_gray2bin_g9b:rs_dgwp_gray2bin|             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin                  ; work         ;
;                   |a_graycounter_acc:wrptr_g1p|                 ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p                      ; work         ;
;                   |a_graycounter_fu6:rdptr_g1p|                 ; 7.4 (7.4)            ; 7.7 (7.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p                      ; work         ;
;                   |alt_synch_pipe_nc8:rs_dgwp|                  ; 6.7 (0.0)            ; 8.7 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp                       ; work         ;
;                      |dffpipe_hd9:dffpipe13|                    ; 6.7 (6.7)            ; 8.7 (8.7)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13 ; work         ;
;                   |alt_synch_pipe_oc8:ws_dgrp|                  ; 4.5 (0.0)            ; 6.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_oc8:ws_dgrp                       ; work         ;
;                      |dffpipe_id9:dffpipe16|                    ; 4.5 (4.5)            ; 6.5 (6.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe16 ; work         ;
;                   |altsyncram_bq91:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|altsyncram_bq91:fifo_ram                         ; work         ;
;                   |cmpr_1v5:rdempty_eq_comp|                    ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:rdempty_eq_comp                         ; work         ;
;                   |cmpr_1v5:wrfull_eq_comp|                     ; 2.4 (2.4)            ; 2.5 (2.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:wrfull_eq_comp                          ; work         ;
;                   |cntr_nsd:cntr_b|                             ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cntr_nsd:cntr_b                                  ; work         ;
;                   |dffpipe_gd9:rs_brp|                          ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_brp                               ; work         ;
;                   |dffpipe_gd9:rs_bwp|                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_bwp                               ; work         ;
;          |Sdram_WR_FIFO:u_write2_fifo|                          ; 57.3 (0.0)           ; 65.7 (0.0)                       ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 105 (0)                   ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo                                                                                                                               ; work         ;
;             |dcfifo_mixed_widths:dcfifo_mixed_widths_component| ; 57.3 (0.0)           ; 65.7 (0.0)                       ; 8.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (0)              ; 105 (0)                   ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component                                                                             ; work         ;
;                |dcfifo_5on1:auto_generated|                     ; 57.3 (15.8)          ; 65.7 (19.7)                      ; 8.4 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (14)             ; 105 (28)                  ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated                                                  ; work         ;
;                   |a_gray2bin_g9b:rdptr_g_gray2bin|             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin                  ; work         ;
;                   |a_gray2bin_g9b:rs_dgwp_gray2bin|             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin                  ; work         ;
;                   |a_graycounter_acc:wrptr_g1p|                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p                      ; work         ;
;                   |a_graycounter_fu6:rdptr_g1p|                 ; 7.3 (7.3)            ; 7.5 (7.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p                      ; work         ;
;                   |alt_synch_pipe_nc8:rs_dgwp|                  ; 6.3 (0.0)            ; 8.3 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp                       ; work         ;
;                      |dffpipe_hd9:dffpipe13|                    ; 6.3 (6.3)            ; 8.3 (8.3)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13 ; work         ;
;                   |alt_synch_pipe_oc8:ws_dgrp|                  ; 4.5 (0.0)            ; 6.5 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_oc8:ws_dgrp                       ; work         ;
;                      |dffpipe_id9:dffpipe16|                    ; 4.5 (4.5)            ; 6.5 (6.5)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_id9:dffpipe16 ; work         ;
;                   |altsyncram_bq91:fifo_ram|                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|altsyncram_bq91:fifo_ram                         ; work         ;
;                   |cmpr_1v5:rdempty_eq_comp|                    ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:rdempty_eq_comp                         ; work         ;
;                   |cmpr_1v5:wrfull_eq_comp|                     ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:wrfull_eq_comp                          ; work         ;
;                   |cntr_nsd:cntr_b|                             ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cntr_nsd:cntr_b                                  ; work         ;
;                   |dffpipe_gd9:rs_brp|                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_brp                               ; work         ;
;                   |dffpipe_gd9:rs_bwp|                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_bwp                               ; work         ;
;          |command:u_command|                                    ; 28.5 (28.5)          ; 29.3 (29.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 49 (49)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command                                                                                                                                         ; work         ;
;          |control_interface:u_control_interface|                ; 41.5 (41.5)          ; 46.6 (46.6)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 59 (59)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface                                                                                                                     ; work         ;
;       |VGA_Controller:u1|                                       ; 32.8 (32.8)          ; 36.6 (36.6)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|VGA_Controller:u1                                                                                                                                                          ; work         ;
;       |sdram_pll:u6|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|sdram_pll:u6                                                                                                                                                               ; work         ;
;          |altpll:altpll_component|                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component                                                                                                                                       ; work         ;
;             |altpll_1t13:auto_generated|                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |testCameraLink|DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated                                                                                                            ; work         ;
+-----------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+----------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; OSC_50_B3B     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; OSC_50_B5B     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; OSC_50_B8A     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; LED[0]         ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LED[1]         ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LED[2]         ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LED[3]         ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; KEY[1]         ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[2]         ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[3]         ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RESET_n        ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[0]          ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[1]          ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[2]          ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SW[3]          ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; SI5338_SCL     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; TEMP_CS_n      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; TEMP_DIN       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; TEMP_DOUT      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; TEMP_SCLK      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[0]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[1]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[2]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[3]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[4]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[5]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[6]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_B[7]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_BLANK_n    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_CLK        ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[0]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[1]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[2]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[3]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[4]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[5]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[6]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_G[7]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_HS         ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[0]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[1]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[2]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[3]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[4]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[5]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[6]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_R[7]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_SYNC_n     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; VGA_VS         ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[0]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[1]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[2]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[3]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[4]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[5]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[6]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[7]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[8]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[9]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[10]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[11]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[12]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[13]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_A[14]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_BA[0]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_BA[1]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_BA[2]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_CAS_n     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_CK_n      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_CK_p      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_CKE       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_CS_n      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DM[0]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DM[1]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DM[2]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DM[3]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_ODT       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_RAS_n     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_RESET_n   ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_RZQ       ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; DDR3_WE_n      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RX_BASE[0]     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[1]     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[2]     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[3]     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[4]     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[5]     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[6]     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[7]     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[8]     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[9]     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[10]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[11]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[12]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[13]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[14]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[15]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[16]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[17]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[18]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[19]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[20]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[21]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[22]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[23]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[24]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[25]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[26]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_BASE[27]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_FULL10_HSMC ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_FULL11_HSMC ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_FULL12_HSMC ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_FULL13_HSMC ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_FULL14_HSMC ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_FULL27_HSMC ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_FULL9_HSMC  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[9]   ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[10]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[11]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[12]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[13]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[14]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[15]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[16]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[17]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[18]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[19]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[20]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[21]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[22]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[23]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[26]  ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX2CC[1]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RX2CC[2]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RX2CC[3]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RX2CC[4]       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RX2CC_EN       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RX2SERTC       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RX2SERTC_EN    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RX2SERTFG      ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX2SERTFG_EN   ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RXCC[1]        ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RXCC[2]        ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RXCC[3]        ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RXCC[4]        ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RXCC_EN        ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RXCLK_BASE     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RXCLK_FULL     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RXSERTC        ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RXSERTC_EN     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; RXSERTFG       ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RXSERTFG_EN    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQS_n[0]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQS_n[1]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQS_n[2]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQS_n[3]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQS_p[0]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQS_p[1]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQS_p[2]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQS_p[3]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; SI5338_SDA     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[0]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[1]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[2]     ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[3]     ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[4]     ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[5]     ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[6]     ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[7]     ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[8]     ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[9]     ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[10]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[11]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[12]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[13]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[14]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[15]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[16]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[17]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[18]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[19]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[20]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[21]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[22]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[23]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[24]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[25]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[26]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[27]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[28]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[29]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[30]    ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; DDR3_DQ[31]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; OSC_50_B4A     ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; KEY[0]         ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RXCLK_MEDIUM   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[24]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[25]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[0]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[1]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[2]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[3]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[4]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[6]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[27]  ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[5]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[7]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; RX_MEDIUM[8]   ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; OSC_50_B3B          ;                   ;         ;
; OSC_50_B5B          ;                   ;         ;
; OSC_50_B8A          ;                   ;         ;
; KEY[1]              ;                   ;         ;
; KEY[2]              ;                   ;         ;
; KEY[3]              ;                   ;         ;
; RESET_n             ;                   ;         ;
; SW[0]               ;                   ;         ;
; SW[1]               ;                   ;         ;
; SW[2]               ;                   ;         ;
; SW[3]               ;                   ;         ;
; TEMP_DOUT           ;                   ;         ;
; DDR3_RZQ            ;                   ;         ;
; RX_BASE[0]          ;                   ;         ;
; RX_BASE[1]          ;                   ;         ;
; RX_BASE[2]          ;                   ;         ;
; RX_BASE[3]          ;                   ;         ;
; RX_BASE[4]          ;                   ;         ;
; RX_BASE[5]          ;                   ;         ;
; RX_BASE[6]          ;                   ;         ;
; RX_BASE[7]          ;                   ;         ;
; RX_BASE[8]          ;                   ;         ;
; RX_BASE[9]          ;                   ;         ;
; RX_BASE[10]         ;                   ;         ;
; RX_BASE[11]         ;                   ;         ;
; RX_BASE[12]         ;                   ;         ;
; RX_BASE[13]         ;                   ;         ;
; RX_BASE[14]         ;                   ;         ;
; RX_BASE[15]         ;                   ;         ;
; RX_BASE[16]         ;                   ;         ;
; RX_BASE[17]         ;                   ;         ;
; RX_BASE[18]         ;                   ;         ;
; RX_BASE[19]         ;                   ;         ;
; RX_BASE[20]         ;                   ;         ;
; RX_BASE[21]         ;                   ;         ;
; RX_BASE[22]         ;                   ;         ;
; RX_BASE[23]         ;                   ;         ;
; RX_BASE[24]         ;                   ;         ;
; RX_BASE[25]         ;                   ;         ;
; RX_BASE[26]         ;                   ;         ;
; RX_BASE[27]         ;                   ;         ;
; RX_FULL10_HSMC      ;                   ;         ;
; RX_FULL11_HSMC      ;                   ;         ;
; RX_FULL12_HSMC      ;                   ;         ;
; RX_FULL13_HSMC      ;                   ;         ;
; RX_FULL14_HSMC      ;                   ;         ;
; RX_FULL27_HSMC      ;                   ;         ;
; RX_FULL9_HSMC       ;                   ;         ;
; RX_MEDIUM[9]        ;                   ;         ;
; RX_MEDIUM[10]       ;                   ;         ;
; RX_MEDIUM[11]       ;                   ;         ;
; RX_MEDIUM[12]       ;                   ;         ;
; RX_MEDIUM[13]       ;                   ;         ;
; RX_MEDIUM[14]       ;                   ;         ;
; RX_MEDIUM[15]       ;                   ;         ;
; RX_MEDIUM[16]       ;                   ;         ;
; RX_MEDIUM[17]       ;                   ;         ;
; RX_MEDIUM[18]       ;                   ;         ;
; RX_MEDIUM[19]       ;                   ;         ;
; RX_MEDIUM[20]       ;                   ;         ;
; RX_MEDIUM[21]       ;                   ;         ;
; RX_MEDIUM[22]       ;                   ;         ;
; RX_MEDIUM[23]       ;                   ;         ;
; RX_MEDIUM[26]       ;                   ;         ;
; RX2SERTFG           ;                   ;         ;
; RXCLK_BASE          ;                   ;         ;
; RXCLK_FULL          ;                   ;         ;
; RXSERTFG            ;                   ;         ;
; DDR3_DQS_n[0]       ;                   ;         ;
; DDR3_DQS_n[1]       ;                   ;         ;
; DDR3_DQS_n[2]       ;                   ;         ;
; DDR3_DQS_n[3]       ;                   ;         ;
; DDR3_DQS_p[0]       ;                   ;         ;
; DDR3_DQS_p[1]       ;                   ;         ;
; DDR3_DQS_p[2]       ;                   ;         ;
; DDR3_DQS_p[3]       ;                   ;         ;
; SI5338_SDA          ;                   ;         ;
; DDR3_DQ[0]          ;                   ;         ;
; DDR3_DQ[1]          ;                   ;         ;
; DDR3_DQ[2]          ;                   ;         ;
; DDR3_DQ[3]          ;                   ;         ;
; DDR3_DQ[4]          ;                   ;         ;
; DDR3_DQ[5]          ;                   ;         ;
; DDR3_DQ[6]          ;                   ;         ;
; DDR3_DQ[7]          ;                   ;         ;
; DDR3_DQ[8]          ;                   ;         ;
; DDR3_DQ[9]          ;                   ;         ;
; DDR3_DQ[10]         ;                   ;         ;
; DDR3_DQ[11]         ;                   ;         ;
; DDR3_DQ[12]         ;                   ;         ;
; DDR3_DQ[13]         ;                   ;         ;
; DDR3_DQ[14]         ;                   ;         ;
; DDR3_DQ[15]         ;                   ;         ;
; DDR3_DQ[16]         ;                   ;         ;
; DDR3_DQ[17]         ;                   ;         ;
; DDR3_DQ[18]         ;                   ;         ;
; DDR3_DQ[19]         ;                   ;         ;
; DDR3_DQ[20]         ;                   ;         ;
; DDR3_DQ[21]         ;                   ;         ;
; DDR3_DQ[22]         ;                   ;         ;
; DDR3_DQ[23]         ;                   ;         ;
; DDR3_DQ[24]         ;                   ;         ;
; DDR3_DQ[25]         ;                   ;         ;
; DDR3_DQ[26]         ;                   ;         ;
; DDR3_DQ[27]         ;                   ;         ;
; DDR3_DQ[28]         ;                   ;         ;
; DDR3_DQ[29]         ;                   ;         ;
; DDR3_DQ[30]         ;                   ;         ;
; DDR3_DQ[31]         ;                   ;         ;
; OSC_50_B4A          ;                   ;         ;
; KEY[0]              ;                   ;         ;
; RXCLK_MEDIUM        ;                   ;         ;
; RX_MEDIUM[24]       ;                   ;         ;
; RX_MEDIUM[25]       ;                   ;         ;
; RX_MEDIUM[0]        ;                   ;         ;
; RX_MEDIUM[1]        ;                   ;         ;
; RX_MEDIUM[2]        ;                   ;         ;
; RX_MEDIUM[3]        ;                   ;         ;
; RX_MEDIUM[4]        ;                   ;         ;
; RX_MEDIUM[6]        ;                   ;         ;
; RX_MEDIUM[27]       ;                   ;         ;
; RX_MEDIUM[5]        ;                   ;         ;
; RX_MEDIUM[7]        ;                   ;         ;
; RX_MEDIUM[8]        ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                       ; Location   ; Fan-Out ; Usage                                               ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[15]~0                                                                                             ; Unassigned ; 16      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont_en                                                                                               ; Unassigned ; 32      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|process_6~3                                                                                                 ; Unassigned ; 17      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|start_en                                                                                                    ; Unassigned ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|work_en                                                                                                     ; Unassigned ; 3       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|x_cont_en                                                                                                   ; Unassigned ; 1       ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont_en                                                                                                   ; Unassigned ; 16      ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|cout_actual      ; Unassigned ; 10      ; Sync. load                                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|dval_ctrl                                                                                                           ; Unassigned ; 1       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Equal0~4                                                                                                    ; Unassigned ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|oRST_1                                                                                                      ; Unassigned ; 587     ; Async. clear                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|oRST_2                                                                                                      ; Unassigned ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|CMD[1]~0                                                                                                               ; Unassigned ; 2       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal0~1                                                                                                               ; Unassigned ; 14      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan1~4                                                                                                            ; Unassigned ; 19      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan2~7                                                                                                            ; Unassigned ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan3~4                                                                                                            ; Unassigned ; 19      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan4~7                                                                                                            ; Unassigned ; 18      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[9]~0                                                                                                                ; Unassigned ; 10      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[9]~2                                                                                                                ; Unassigned ; 10      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|_~0            ; Unassigned ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|valid_rdreq~0  ; Unassigned ; 25      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|valid_wrreq~0  ; Unassigned ; 30      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|_~0            ; Unassigned ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|valid_rdreq~0  ; Unassigned ; 23      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|valid_wrreq~0  ; Unassigned ; 28      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|_~0           ; Unassigned ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|valid_rdreq~0 ; Unassigned ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|valid_wrreq~0 ; Unassigned ; 30      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|_~0           ; Unassigned ; 5       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|valid_rdreq~0 ; Unassigned ; 33      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|valid_wrreq~0 ; Unassigned ; 30      ; Clock enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|WR_MASK[0]~0                                                                                                           ; Unassigned ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|always2~0                                                                                                              ; Unassigned ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|always2~1                                                                                                              ; Unassigned ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|always2~2                                                                                                              ; Unassigned ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|always2~3                                                                                                              ; Unassigned ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE                                                                                                   ; Unassigned ; 32      ; Output enable                                       ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|REF_ACK                                                                                              ; Unassigned ; 18      ; Sync. clear, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rp_done~1                                                                                            ; Unassigned ; 4       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                         ; Unassigned ; 41      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|LessThan0~3                                                                      ; Unassigned ; 16      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mLENGTH[6]~6                                                                                                           ; Unassigned ; 19      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mRD~0                                                                                                                  ; Unassigned ; 3       ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|VGA_Controller:u1|Equal0~3                                                                                                              ; Unassigned ; 14      ; Clock enable                                        ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|VGA_Controller:u1|LessThan10~1                                                                                                          ; Unassigned ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|VGA_Controller:u1|LessThan8~0                                                                                                           ; Unassigned ; 13      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|VGA_Controller:u1|mVGA_R~1                                                                                                              ; Unassigned ; 24      ; Sync. clear                                         ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|clk[0]                                                                  ; Unassigned ; 574     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|clk[3]                                                                  ; Unassigned ; 161     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                     ; Unassigned ; 256     ; Async. clear, Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; OSC_50_B4A                                                                                                                                                 ; Unassigned ; 27      ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; RXCLK_MEDIUM                                                                                                                                               ; Unassigned ; 272     ; Clock                                               ; no     ; --                   ; --               ; --                        ;
; RX_MEDIUM[24]                                                                                                                                              ; Unassigned ; 48      ; Clock, Sync. clear                                  ; no     ; --                   ; --               ; --                        ;
; RX_MEDIUM[25]                                                                                                                                              ; Unassigned ; 2       ; Clock                                               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+-----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|oRST_1                                                                                                                                                    ; 587     ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|clk[0]                                                                                                                ; 574     ;
; RXCLK_MEDIUM~input                                                                                                                                                                                       ; 272     ;
; KEY[0]~input                                                                                                                                                                                             ; 256     ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|clk[3]                                                                                                                ; 161     ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|valid_rdreq~0                                               ; 49      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|valid_rdreq~0                                               ; 49      ;
; RX_MEDIUM[24]~input                                                                                                                                                                                      ; 48      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|valid_wrreq~0                                               ; 46      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|valid_wrreq~0                                               ; 46      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|valid_wrreq~0                                                ; 43      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|counter_reg_bit[9]                                             ; 42      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|counter_reg_bit[8]                                             ; 42      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|counter_reg_bit[7]                                             ; 42      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|counter_reg_bit[6]                                             ; 42      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|counter_reg_bit[5]                                             ; 42      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|counter_reg_bit[4]                                             ; 42      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|counter_reg_bit[3]                                             ; 42      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|counter_reg_bit[2]                                             ; 42      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|counter_reg_bit[1]                                             ; 42      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|counter_reg_bit[0]                                             ; 42      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                                                                       ; 41      ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[0]                                                                                                                                                ; 40      ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oX_CONT[0]                                                                                                                                                ; 40      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|valid_wrreq~0                                                ; 39      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|valid_rdreq~0                                                ; 38      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|WR_MASK[0]                                                                                                                                                           ; 36      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|valid_rdreq~0                                                ; 34      ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont_en                                                                                                                                             ; 32      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|OE                                                                                                                                                 ; 32      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|do_load_mode                                                                                                                                       ; 29      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|do_writea                                                                                                                                          ; 28      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|do_reada                                                                                                                                           ; 28      ;
; OSC_50_B4A~input                                                                                                                                                                                         ; 27      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[2]                                                                                                                                                                ; 27      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a3                      ; 24      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a3                      ; 24      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal3~0                                                                                                                                                             ; 24      ;
; DE2_115_CLR:cltest|VGA_Controller:u1|mVGA_R~1                                                                                                                                                            ; 24      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a4                      ; 23      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a4                      ; 23      ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Equal0~4                                                                                                                                                  ; 23      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a5                      ; 22      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a1                      ; 22      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a5                      ; 22      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a1                      ; 22      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[0]                     ; 22      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[1]                                                                                                                                                                ; 22      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a6                      ; 21      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a2                      ; 21      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a6                      ; 21      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a2                      ; 21      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[3]                     ; 21      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[2]                     ; 21      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[1]                     ; 21      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[0]                                                                                                                                                                ; 21      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|RD_MASK~0                                                                                                                                                            ; 20      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[0]                     ; 20      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[4]                     ; 20      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|always2~3                                                                                                                                                            ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan3~4                                                                                                                                                          ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|always2~2                                                                                                                                                            ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|always2~1                                                                                                                                                            ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|always2~0                                                                                                                                                            ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan1~4                                                                                                                                                          ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mLENGTH[6]~6                                                                                                                                                         ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mADDR[4]~0                                                                                                                                                           ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[3]                     ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[2]                     ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[1]                     ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[5]                     ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|do_precharge                                                                                                                                       ; 19      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan4~7                                                                                                                                                          ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan2~7                                                                                                                                                          ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|REF_ACK                                                                                                                                            ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[3]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[6]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[5]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[7]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[2]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[1]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[4]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[3]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[6]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[5]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[7]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[2]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[1]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[4]                                                  ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[4]                     ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[6]                     ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[2]                                                   ; 18      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|do_refresh                                                                                                                                         ; 18      ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|process_6~3                                                                                                                                               ; 17      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~0                             ; 17      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~0                             ; 17      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[5]                     ; 17      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[5]                                                   ; 17      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[4]                                                   ; 17      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[1]                                                   ; 17      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0~_wirecell            ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0~_wirecell            ; 16      ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[15]~0                                                                                                                                           ; 16      ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont_en                                                                                                                                                 ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|LessThan0~3                                                                                                                    ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|ram_address_a[8]                                            ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[0]                                                  ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|ram_address_a[8]                                            ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[0]                                                  ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[6]                     ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[2]                                                   ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[6]                                                   ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[0]                                                   ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[3]                                                   ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal3~1                                                                                                                                                             ; 16      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[5]                                                   ; 15      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[4]                                                   ; 15      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[1]                                                   ; 15      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|ram_address_a[7]                                             ; 15      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[6]                                                   ; 14      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[0]                                                   ; 14      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[3]                                                   ; 14      ;
; DE2_115_CLR:cltest|VGA_Controller:u1|Equal0~3                                                                                                                                                            ; 14      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|ram_address_b[8]~0                                           ; 14      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal0~1                                                                                                                                                             ; 14      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cntr_nsd:cntr_b|counter_reg_bit0~_wirecell                   ; 13      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|ram_address_a[7]                                             ; 13      ;
; DE2_115_CLR:cltest|VGA_Controller:u1|LessThan10~1                                                                                                                                                        ; 13      ;
; DE2_115_CLR:cltest|VGA_Controller:u1|LessThan8~0                                                                                                                                                         ; 13      ;
; ~GND                                                                                                                                                                                                     ; 12      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|ram_address_b[8]~0                                           ; 12      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cntr_nsd:cntr_b|counter_reg_bit0~_wirecell                   ; 11      ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|cout_actual                                                    ; 10      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[9]~2                                                                                                                                                              ; 10      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[9]~0                                                                                                                                                              ; 10      ;
; DE2_115_CLR:cltest|VGA_Controller:u1|oRequest                                                                                                                                                            ; 10      ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan5~1                                                                                                                                                          ; 9       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[1]                   ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[0]                   ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[3]                   ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[1]                   ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[0]                   ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[3]                   ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0                      ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0                      ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a3                       ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a3                       ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan6~1                                                                                                                                                          ; 8       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[2]                   ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[4]                   ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[2]                   ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[4]                   ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|always0~6                                                                                                                                          ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mWR_DONE                                                                                                                                                             ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a4                       ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a0                       ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a4                       ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a0                       ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mRD_DONE                                                                                                                                                             ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|command_done                                                                                                                                       ; 7       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|parity8                         ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|parity8                         ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[5]                   ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[5]                   ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[6]                                                                                                                  ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[2]                                                                                                                  ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[8]                                                                                                                  ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[9]                                                                                                                  ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[3]                                                                                                                  ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[7]                                                                                                                  ; 6       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDVAL                                                                                                                                                             ; 6       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|dval_ctrl_en                                                                                                                                                      ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|REF_REQ                                                                                                                        ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|parity5                          ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a5                       ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a1                       ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|parity5                          ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a5                       ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a1                       ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal0~0                                                                                                                                                             ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cntr_nsd:cntr_b|counter_comb_bita0~1                         ; 6       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cntr_nsd:cntr_b|counter_comb_bita0~1                         ; 6       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[9]                                                                                                                                                           ; 6       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[5]                                                                                                                                                           ; 6       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[6]                                                                                                                                                           ; 6       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFT                                                                                     ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|_~0                                                         ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|_~0                                                         ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~1                             ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|parity6                         ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[6]                   ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~1                             ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|parity6                         ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[6]                   ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[4]                                                                                                                  ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[5]                                                                                                                  ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~0                              ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|parity9                          ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~0                              ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|parity9                          ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[2]                                                  ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[2]                                                  ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|PM_STOP                                                                                                                                                              ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a2                       ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a6                       ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a2                       ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a6                       ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan7~1                                                                                                                                                          ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|WR_MASK[1]                                                                                                                                                           ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal3~3                                                                                                                                                             ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mWR                                                                                                                                                                  ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mRD                                                                                                                                                                  ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cntr_nsd:cntr_b|counter_comb_bita0~1                        ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cntr_nsd:cntr_b|counter_comb_bita0~1                        ; 5       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[9]                                            ; 5       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[8]                                            ; 5       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[7]                                            ; 5       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[6]                                            ; 5       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[5]                                            ; 5       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[4]                                            ; 5       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[3]                                            ; 5       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[2]                                            ; 5       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[1]                                            ; 5       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[0]                                            ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[6]                                                                                                                                                                ; 5       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[4]                                                                                                                                                                ; 5       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[7]                                                                                                                                                           ; 5       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[8]                                                                                                                                                           ; 5       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[9]                                                                                                                                                           ; 5       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~PLL_RECONFIG_O_UP                                                                                        ; 4       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_CNTNEN                                                                                  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor3                         ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor3                         ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor3                         ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor3                         ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor3                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor3                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor3                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor3                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[20]                                                                                                                                                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[20]                                                                                                                                                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rp_done~1                                                                                                                                          ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[0]                                                                                                                  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[13]                                                                                                                 ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[14]                                                                                                                 ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[15]                                                                                                                 ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[10]                                                                                                                 ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[11]                                                                                                                 ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[12]                                                                                                                 ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[2] ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[5]                                                  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[4]                                                  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[1]                                                  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[2] ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[5]                                                  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[4]                                                  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[1]                                                  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|_~0                                                          ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|_~0                                                          ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|always4~0                                                                                                                                          ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|always1~0                                                                                                                                                            ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|do_rw                                                                                                                                              ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~2               ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~1               ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~0               ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[2]  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|RD_MASK[1]                                                                                                                                                           ; 4       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[0]                                                                                                                                                   ; 4       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[1]                                                                                                                                                   ; 4       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[21]                                                                                                                                                  ; 4       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[22]                                                                                                                                                  ; 4       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[23]                                                                                                                                                  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~2               ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~1               ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~0               ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[2]  ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|RD_MASK[0]                                                                                                                                                           ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|DQM~0                                                                                                                                                                ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Read                                                                                                                                                                 ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Write                                                                                                                                                                ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mLENGTH[6]                                                                                                                                                           ; 4       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[19]                                           ; 4       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[18]                                           ; 4       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[17]                                           ; 4       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[16]                                           ; 4       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[15]                                           ; 4       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[14]                                           ; 4       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[13]                                           ; 4       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[12]                                           ; 4       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[11]                                           ; 4       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|q_b[10]                                           ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[19]                                                                                                                                                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[19]                                                                                                                                                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[18]                                                                                                                                                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[18]                                                                                                                                                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[13]                                                                                                                                                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[13]                                                                                                                                                        ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|ex_write                                                                                                                                           ; 4       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|ex_read                                                                                                                                            ; 4       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[2]                                                                                                                                                           ; 4       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[3]                                                                                                                                                           ; 4       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[4]                                                                                                                                                           ; 4       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[1]                                                                                                                                                           ; 4       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[4]                                                                                                                                                           ; 4       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH7                                                                                  ; 3       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH6                                                                                  ; 3       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH5                                                                                  ; 3       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH4                                                                                  ; 3       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH3                                                                                  ; 3       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH2                                                                                  ; 3       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH1                                                                                  ; 3       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_VCOPH0                                                                                  ; 3       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_TCLK                                                                                    ; 3       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[5]                                                                                                                                              ; 3       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[6]                                                                                                                                              ; 3       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[7]                                                                                                                                              ; 3       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[8]                                                                                                                                              ; 3       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[0]                                                                                                                                              ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|cntr_cout[3]~0                  ; 3       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[0]                                                                                                                                                 ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|cntr_cout[3]~0                  ; 3       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|work_en                                                                                                                                                   ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_0[9]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_1[9]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_0[8]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_1[8]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_0[7]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_1[7]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_0[6]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_1[6]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_0[5]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_1[5]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_0[4]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_1[4]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_0[3]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_1[3]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_0[2]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_1[2]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_0[1]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_1[1]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[7]                   ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[8]                   ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_0[0]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|mDATAd_1[0]                                                                                                                                                       ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[7]                   ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[8]                   ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor6                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor6                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor6                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor6                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor6                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor6                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor6                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor6                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|always3~0                                                                                                                                          ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|LessThan1~2                                                                                                                    ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|LOAD_MODE~1                                                                                                                    ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[1]                                                                                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a8                      ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a7                      ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[5] ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[4] ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[7]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[6]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[8]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[1] ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[3]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~2               ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~1               ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[8]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[9]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~0               ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a8                      ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a7                      ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[5] ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[4] ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[7]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[6]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[8]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[1] ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[0]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[3]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|IN_REQ                                                                                                                                                               ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~2               ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~1               ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[8]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[9]                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~0               ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|WR_MASK[0]~0                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rp_done                                                                                                                                            ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a7                       ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a8                       ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a7                       ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a8                       ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mRD~0                                                                                                                                                                ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan8~1                                                                                                                                                          ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal0~3                                                                                                                                                             ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|oe4                                                                                                                                                ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal5~0                                                                                                                                                             ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|CMD_ACK                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[7]                     ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[8]                     ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[5]  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[4]  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[7]                                                   ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[8]                                                   ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1]  ; 3       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Equal0~2                                                                                                                                                  ; 3       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Equal0~1                                                                                                                                                  ; 3       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Equal0~0                                                                                                                                                  ; 3       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[20]                                                                                                                                                  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[7]                     ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|counter7a[8]                     ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[5]  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[4]  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[7]                                                   ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[8]                                                   ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1]  ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|OUT_VALID                                                                                                                                                            ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal3~2                                                                                                                                                             ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|mVGA_V_SYNC                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|always1~0                                                                                                                                                           ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|LessThan7~0                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[22]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[22]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[22]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[22]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[21]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[21]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[21]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[21]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[20]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[20]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[19]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[19]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[18]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[18]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[17]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[17]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[17]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[17]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[16]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[16]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[16]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[16]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[7]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[7]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[7]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[7]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[15]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[15]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[15]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[15]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[6]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[6]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[6]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[6]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[14]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[14]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[14]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[14]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[13]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[13]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[5]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[5]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[5]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[5]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[12]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[12]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[12]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[12]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[4]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[4]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[4]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[4]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[11]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[11]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[11]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[11]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[10]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[10]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[10]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[10]                                                                                                                                                        ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[9]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[9]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[9]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[9]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD1_ADDR[8]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[8]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[8]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR1_ADDR[8]                                                                                                                                                         ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|command_delay[0]                                                                                                                                   ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rw_flag                                                                                                                                            ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|op_1~13                                                      ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|op_1~9                                                       ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|op_1~5                                                       ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|op_1~1                                                       ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|op_1~13                                                     ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|op_1~9                                                      ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|op_1~5                                                      ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|op_1~1                                                      ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|op_1~13                                                     ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|op_1~9                                                      ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|op_1~5                                                      ; 3       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|op_1~1                                                      ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[1]                                                                                                                                                           ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[2]                                                                                                                                                           ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[3]                                                                                                                                                           ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[12]                                                                                                                                                          ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[10]                                                                                                                                                          ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[11]                                                                                                                                                          ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[0]                                                                                                                                                           ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[6]                                                                                                                                                           ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[7]                                                                                                                                                           ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[8]                                                                                                                                                           ; 3       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[5]                                                                                                                                                           ; 3       ;
; RX_MEDIUM[25]~input                                                                                                                                                                                      ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|oRST_2                                                                                                                                                    ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[11]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[12]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[13]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[14]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[15]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[1]                                                                                                                                              ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[2]                                                                                                                                              ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[3]                                                                                                                                              ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[4]                                                                                                                                              ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[9]                                                                                                                                              ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[10]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[1]                                                                                                                                                 ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[2]                                                                                                                                                 ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[3]                                                                                                                                                 ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[5]                                                                                                                                                 ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[6]                                                                                                                                                 ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[7]                                                                                                                                                 ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[8]                                                                                                                                                 ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[9]                                                                                                                                                 ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[11]                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[12]                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[13]                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[14]                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[15]                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[4]                                                                                                                                                 ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[10]                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|_~1                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|x_cont[0]                                                                                                                                                 ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|_~1                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont_en                                                                                                                                              ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|CMD[1]~0                                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan4~6                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan4~5                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan4~0                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan2~6                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan2~5                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|LessThan2~0                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cntr_nsd:cntr_b|counter_reg_bit0                            ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cntr_nsd:cntr_b|counter_reg_bit0                            ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor5                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor5                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor7                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor5                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor5                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor7                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor5                        ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor5                        ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor7                        ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor7                        ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor5                        ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor5                        ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor7                        ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor7                        ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal6~0                                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|CMD[0]                                                                                                                                                               ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|CMD[1]                                                                                                                                                               ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|LOAD_MODE~2                                                                                                                    ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|always3~3                                                                                                                      ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[7] ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[6] ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[8] ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[0] ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[3] ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[7] ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[6] ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[8] ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[0] ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_hd9:dffpipe13|dffe15a[3] ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|CM_ACK                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|always0~2                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|always0~1                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|_~3                              ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|_~2                              ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|_~1                              ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]                 ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Equal0~3                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|_~3                              ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|_~2                              ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_eu6:rdptr_g1p|_~1                              ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]                 ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mLENGTH[6]~4                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[9]~3                                                                                                                                                              ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|do_initial                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mLENGTH[6]~1                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[9]~1                                                                                                                                                              ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Pre_WR                                                                                                                                                               ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Pre_RD                                                                                                                                                               ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[30]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[14]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[29]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[13]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cntr_nsd:cntr_b|counter_reg_bit0                             ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[28]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[12]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[2]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[5]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[4]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[7]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[6]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[8]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[1]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[0]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[3]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7]  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[6]  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[8]  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[0]  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[3]  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[25]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[9]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[24]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[8]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[23]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[7]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[22]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[6]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[21]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[5]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[20]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[4]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[19]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[3]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|Equal0~1                                                                                                                                                            ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|oRST_1~0                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[8]                                                                                                                                                   ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[9]                                                                                                                                                   ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[10]                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[11]                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[12]                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[13]                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[14]                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[15]                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[16]                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[17]                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[18]                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[19]                                                                                                                                                  ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[2]                                                                                                                                                   ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[3]                                                                                                                                                   ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[4]                                                                                                                                                   ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[5]                                                                                                                                                   ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[6]                                                                                                                                                   ; 2       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|Cont[7]                                                                                                                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cntr_nsd:cntr_b|counter_reg_bit0                             ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[18]                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|mDATAOUT[2]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[2]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[5]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[4]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[7]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[6]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[8]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[1]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[0]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|rdptr_g[3]                                                   ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7]  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[6]  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[8]  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[0]  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|alt_synch_pipe_qc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[3]  ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Equal0~2                                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|mVGA_H_SYNC                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|always1~1                                                                                                                                                           ; 2       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|Equal0~0                                                                                                                                                            ; 2       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|LessThan2~1                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|LessThan3~0                                                                                                                                                         ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rp_shift[3]                                                                                                                                        ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[14]                                                                                                                                            ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[13]                                                                                                                                            ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[12]                                                                                                                                            ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[11]                                                                                                                                            ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[10]                                                                                                                                            ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[3]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[2]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[4]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[5]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[6]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[7]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[9]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[8]                                                                                                                                             ; 2       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|pixel_cont[15]                                                                                                                                            ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[4]                                                                                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[5]                                                                                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[6]                                                                                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[7]                                                                                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[8]                                                                                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[11]                                                                                                                      ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[12]                                                                                                                      ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[13]                                                                                                                      ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[15]                                                                                                                      ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[14]                                                                                                                      ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[10]                                                                                                                      ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[0]                                                                                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[1]                                                                                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[2]                                                                                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[3]                                                                                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer[9]                                                                                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|op_1~13                                                      ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|op_1~9                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|op_1~5                                                       ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|op_1~1                                                       ; 2       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|H_Cont[0]                                                                                                                                                           ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[3]                                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[5]                                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[7]                                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[8]                                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|ST[9]                                                                                                                                                                ; 2       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[11]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[12]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|VGA_Controller:u1|V_Cont[10]                                                                                                                                                          ; 2       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|clk[1]                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFTEN2                                                                                  ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFTEN1                                                                                  ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFTEN0                                                                                  ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~PLL_RECONFIG_O_SHIFTENM                                                                                  ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~PLL_REFCLK_SELECT_O_EXTSWITCHBUF                                                                         ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~PLL_REFCLK_SELECT_O_CLKOUT                                                                               ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI7                                                                                    ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI6                                                                                    ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI5                                                                                    ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI4                                                                                    ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI3                                                                                    ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI2                                                                                    ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI1                                                                                    ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1~FRACTIONAL_PLL_O_MHI0                                                                                    ; 1       ;
; DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|fb_clkin                                                                                                              ; 1       ;
; RX_MEDIUM[8]~input                                                                                                                                                                                       ; 1       ;
; RX_MEDIUM[7]~input                                                                                                                                                                                       ; 1       ;
; RX_MEDIUM[5]~input                                                                                                                                                                                       ; 1       ;
; RX_MEDIUM[27]~input                                                                                                                                                                                      ; 1       ;
; RX_MEDIUM[6]~input                                                                                                                                                                                       ; 1       ;
; RX_MEDIUM[4]~input                                                                                                                                                                                       ; 1       ;
; RX_MEDIUM[3]~input                                                                                                                                                                                       ; 1       ;
; RX_MEDIUM[2]~input                                                                                                                                                                                       ; 1       ;
; RX_MEDIUM[1]~input                                                                                                                                                                                       ; 1       ;
; RX_MEDIUM[0]~input                                                                                                                                                                                       ; 1       ;
; DDR3_DQ[30]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[29]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[28]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[27]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[26]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[25]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[24]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[23]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[22]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[21]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[20]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[19]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[18]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[14]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[13]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[12]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[11]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[10]~input                                                                                                                                                                                        ; 1       ;
; DDR3_DQ[9]~input                                                                                                                                                                                         ; 1       ;
; DDR3_DQ[8]~input                                                                                                                                                                                         ; 1       ;
; DDR3_DQ[7]~input                                                                                                                                                                                         ; 1       ;
; DDR3_DQ[6]~input                                                                                                                                                                                         ; 1       ;
; DDR3_DQ[5]~input                                                                                                                                                                                         ; 1       ;
; DDR3_DQ[4]~input                                                                                                                                                                                         ; 1       ;
; DDR3_DQ[3]~input                                                                                                                                                                                         ; 1       ;
; DDR3_DQ[2]~input                                                                                                                                                                                         ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|line_cont[0]~1                                                                                                                                            ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|y_cont[0]~0                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|x_cont[0]~0                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cntr_nsd:cntr_b|counter_reg_bit0~0                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cntr_nsd:cntr_b|counter_reg_bit0~0                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|init_timer[0]~0                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[0]~0                                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[0]~0                                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|wrptr_g[0]~0                                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|rdptr_g[0]~0                                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cntr_nsd:cntr_b|counter_reg_bit0~0                           ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[0]~0                                                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|cntr_nsd:cntr_b|counter_reg_bit0~0                           ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|wrptr_g[0]~0                                                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|command_delay~7                                                                                                                                    ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|command_delay~6                                                                                                                                    ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|command_delay[7]                                                                                                                                   ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|command_delay~5                                                                                                                                    ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|command_delay~4                                                                                                                                    ; 1       ;
; DE2_115_CLR:cltest|Reset_Delay:Reset_Delay_cmp|oRST_2~0                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor0                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor0                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor0                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor0                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor0                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor0                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor0                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor0                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rp_shift~3                                                                                                                                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|command_delay~3                                                                                                                                    ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|_~4                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|_~3                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|_~4                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|_~3                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[0]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[0]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor1                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor1                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[0]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[0]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor1                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor1                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[0]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[0]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor1                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor1                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[0]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[0]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor1                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor1                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rp_shift~2                                                                                                                                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|command_delay~2                                                                                                                                    ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Add0~53                                                                                                                                                           ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA_s[9]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA_s[8]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA_s[7]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA_s[6]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA_s[5]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA_s[4]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA_s[3]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA_s[2]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA_s[1]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~4                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~3                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|_~2                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|sub_parity9a1                   ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|sub_parity9a0                   ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~4                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~3                             ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|cmpr_pac:cmpr4|aneb_result_wire[0]~1                           ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_lmf:cntr1|cmpr_pac:cmpr4|aneb_result_wire[0]~0                           ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA_s[0]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|x_cont_en                                                                                                                                                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|_~2                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|sub_parity9a1                   ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|sub_parity9a0                   ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|process_4~4                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|process_4~3                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|process_4~2                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|process_4~1                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|process_4~0                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|start_en                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[1]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[1]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor2                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor2                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[1]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[1]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor2                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor2                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[1]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[1]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor2                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor2                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[1]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[1]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor2                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor2                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rp_shift~1                                                                                                                                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rp_shift[2]                                                                                                                                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|command_delay~1                                                                                                                                    ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~3                              ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~2                              ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~3                              ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~2                              ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Add0~52                                                                                                                                                           ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Add0~51                                                                                                                                                           ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Add0~50                                                                                                                                                           ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Add0~49                                                                                                                                                           ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Add0~48                                                                                                                                                           ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Add0~47                                                                                                                                                           ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Add0~46                                                                                                                                                           ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Add0~41                                                                                                                                                           ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Add0~40                                                                                                                                                           ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA[9]                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA[8]                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA[7]                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA[6]                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA[5]                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA[4]                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA[3]                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA[2]                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA[1]                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~2                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|sub_parity7a[0]                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|sub_parity7a[1]                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[2]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[5]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[4]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[7]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[6]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[8]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[1]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[0]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[3]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[2]~7                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[5]~6                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[4]~5                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[7]~4                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[6]~3                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[8]~2                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[1]~1                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|_~0                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[3]~0                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~2                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|sub_parity7a[0]                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_fu6:rdptr_g1p|sub_parity7a[1]                 ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oDATA[0]                                                                                                                                                  ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[2]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[5]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[4]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[7]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[6]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[8]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[1]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[0]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|delayed_wrptr_g[3]                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[2]~7                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[5]~6                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[4]~5                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[7]~4                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[6]~3                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[8]~2                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[1]~1                 ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|_~0                             ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|a_graycounter_acc:wrptr_g1p|counter10a[3]~0                 ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|process_6~2                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|process_6~1                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|process_6~0                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|LessThan0~3                                                                                                                                                       ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|LessThan0~2                                                                                                                                                       ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[1]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[2]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[3]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|LessThan0~1                                                                                                                                                       ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[5]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[6]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[7]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[8]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[9]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|LessThan0~0                                                                                                                                                       ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[11]                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[12]                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[13]                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[14]                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[15]                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[4]                                                                                                                                                ; 1       ;
; DE2_115_CLR:cltest|CCD_Capture:CCD_Capture_cmp|oY_CONT[10]                                                                                                                                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rRD2_ADDR[20]~0                                                                                                                                                      ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|rWR2_ADDR[20]~0                                                                                                                                                      ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[2]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[2]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_bwp|dffe12a[2]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|dffpipe_gd9:ws_brp|dffe12a[2]                                ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[2]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[2]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_bwp|dffe12a[2]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|dffpipe_gd9:rs_brp|dffe12a[2]                               ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|ex_write~0                                                                                                                                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|ex_read~0                                                                                                                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rp_shift~0                                                                                                                                         ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|rp_shift[1]                                                                                                                                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|command:u_command|REF_ACK~0                                                                                                                                          ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~15                                                                                                                       ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~14                                                                                                                       ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~13                                                                                                                       ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~12                                                                                                                       ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~11                                                                                                                       ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~10                                                                                                                       ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~9                                                                                                                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~8                                                                                                                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~7                                                                                                                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~6                                                                                                                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~5                                                                                                                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~4                                                                                                                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~3                                                                                                                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~2                                                                                                                        ; 1       ;
; DE2_115_CLR:cltest|Sdram_Control:u7|control_interface:u_control_interface|timer~1                                                                                                                        ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------+----------------------+-----------------+-----------------+---------------+
; DE2_115_CLR:cltest|RAW2RGB:RAW2RGB_cmp|Line_Buffer:u0|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_qpg1:altsyncram2|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 638          ; 20           ; 638          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 12760 ; 638                         ; 20                          ; 638                         ; 20                          ; 12760               ; 2           ; 0          ; None ; Unassigned ; Old data             ; New data        ; New data        ; Yes           ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|altsyncram_cq91:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 26                          ; 512                         ; 13                          ; 6656                ; 1           ; 0          ; None ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_ton1:auto_generated|altsyncram_cq91:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 32           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 256                         ; 22                          ; 512                         ; 11                          ; 5632                ; 1           ; 0          ; None ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|altsyncram_bq91:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 256                         ; 32                          ; 8192                ; 1           ; 0          ; None ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
; DE2_115_CLR:cltest|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo_mixed_widths:dcfifo_mixed_widths_component|dcfifo_5on1:auto_generated|altsyncram_bq91:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 16           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192  ; 512                         ; 16                          ; 256                         ; 32                          ; 8192                ; 1           ; 0          ; None ; Unassigned ; Don't care           ; New data        ; New data        ; Yes           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 1     ;
; Number of I/O Rules Unchecked    ; 3     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Unchecked    ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Fail         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 5 such failures found.                                                   ; I/O                    ;                   ;
; Unchecked    ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Unchecked    ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 206          ; 0            ; 206          ; 0            ; 32           ; 206       ; 206          ; 0            ; 201       ; 201       ; 0            ; 87           ; 0            ; 0            ; 0            ; 0            ; 82           ; 0            ; 0            ; 0            ; 0            ; 87           ; 0            ; 0            ; 0            ; 0            ; 0            ; 64           ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 2         ; 0            ; 0            ; 2         ; 7         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 208          ; 2            ; 208          ; 176          ; 0         ; 2            ; 208          ; 0         ; 0         ; 208          ; 121          ; 208          ; 208          ; 208          ; 208          ; 121          ; 208          ; 208          ; 208          ; 208          ; 121          ; 208          ; 208          ; 208          ; 208          ; 208          ; 144          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 5         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; OSC_50_B3B         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B5B         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B8A         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; LED[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RESET_n            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SI5338_SCL         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; TEMP_CS_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; TEMP_DIN           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; TEMP_DOUT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TEMP_SCLK          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_B[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_BLANK_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_G[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_R[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_SYNC_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_A[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_A[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_BA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_BA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_BA[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_CAS_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_CK_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_CK_p          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_CS_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DM[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DM[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DM[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DM[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_ODT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_RAS_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_RESET_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_RZQ           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_WE_n          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[24]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[25]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[26]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_BASE[27]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_FULL10_HSMC     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_FULL11_HSMC     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_FULL12_HSMC     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_FULL13_HSMC     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_FULL14_HSMC     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_FULL27_HSMC     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_FULL9_HSMC      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[16]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[17]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[18]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[19]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[20]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[21]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[22]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked ; Inapplicable ; Inapplicable ; Unchecked ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[26]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX2CC[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RX2CC[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RX2CC[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RX2CC[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RX2CC_EN           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RX2SERTC           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RX2SERTC_EN        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RX2SERTFG          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX2SERTFG_EN       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RXCC[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RXCC[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RXCC[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RXCC[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RXCC_EN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RXCLK_BASE         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXCLK_FULL         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXSERTC            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RXSERTC_EN         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; RXSERTFG           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXSERTFG_EN        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_DQS_n[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_DQS_n[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_DQS_n[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_DQS_n[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_DQS_p[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_DQS_p[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_DQS_p[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_DQS_p[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; SI5338_SDA         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ;
; DDR3_DQ[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[23]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[24]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[25]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[26]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[27]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[28]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[29]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[30]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DDR3_DQ[31]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; OSC_50_B4A         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RXCLK_MEDIUM       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[24]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[25]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[27]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RX_MEDIUM[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device 5CSXFC6D6F31C6 for design "testCameraLink"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll4. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock.
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "DE2_115_CLR:cltest|sdram_pll:u6|altpll:altpll_component|altpll_1t13:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 208 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Error (169290): Can't place differential I/O positive pin DDR3_CK_n at a differential I/O negative location AA15(PAD_120) File: C:/Users/quentin/Quartus/testCameraLink/testCameraLink.v Line: 138
Error (169290): Can't place differential I/O positive pin DDR3_DQS_n[0] at a differential I/O negative location W16(PAD_136) File: C:/Users/quentin/Quartus/testCameraLink/testCameraLink.v Line: 144
Error (169290): Can't place differential I/O positive pin DDR3_DQS_n[1] at a differential I/O negative location W17(PAD_152) File: C:/Users/quentin/Quartus/testCameraLink/testCameraLink.v Line: 144
Error (169290): Can't place differential I/O positive pin DDR3_DQS_n[2] at a differential I/O negative location AA18(PAD_168) File: C:/Users/quentin/Quartus/testCameraLink/testCameraLink.v Line: 144
Error (169290): Can't place differential I/O positive pin DDR3_DQS_n[3] at a differential I/O negative location AD19(PAD_184) File: C:/Users/quentin/Quartus/testCameraLink/testCameraLink.v Line: 144
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 9 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DDR3_DQS_n[0] has a permanently disabled output enable
    Info (169065): Pin DDR3_DQS_n[1] has a permanently disabled output enable
    Info (169065): Pin DDR3_DQS_n[2] has a permanently disabled output enable
    Info (169065): Pin DDR3_DQS_n[3] has a permanently disabled output enable
    Info (169065): Pin DDR3_DQS_p[0] has a permanently disabled output enable
    Info (169065): Pin DDR3_DQS_p[1] has a permanently disabled output enable
    Info (169065): Pin DDR3_DQS_p[2] has a permanently disabled output enable
    Info (169065): Pin DDR3_DQS_p[3] has a permanently disabled output enable
    Info (169065): Pin SI5338_SDA has a permanently disabled output enable
Warning (169069): Following 41 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin LED[0] has GND driving its datain port
    Info (169070): Pin LED[1] has GND driving its datain port
    Info (169070): Pin LED[2] has GND driving its datain port
    Info (169070): Pin LED[3] has GND driving its datain port
    Info (169070): Pin SI5338_SCL has GND driving its datain port
    Info (169070): Pin TEMP_CS_n has GND driving its datain port
    Info (169070): Pin TEMP_DIN has GND driving its datain port
    Info (169070): Pin TEMP_SCLK has GND driving its datain port
    Info (169070): Pin VGA_SYNC_n has GND driving its datain port
    Info (169070): Pin DDR3_A[12] has GND driving its datain port
    Info (169070): Pin DDR3_A[13] has GND driving its datain port
    Info (169070): Pin DDR3_A[14] has GND driving its datain port
    Info (169070): Pin DDR3_BA[2] has GND driving its datain port
    Info (169070): Pin DDR3_CK_p has GND driving its datain port
    Info (169070): Pin DDR3_ODT has GND driving its datain port
    Info (169070): Pin DDR3_RESET_n has GND driving its datain port
    Info (169070): Pin RX2CC[1] has GND driving its datain port
    Info (169070): Pin RX2CC[2] has GND driving its datain port
    Info (169070): Pin RX2CC[3] has GND driving its datain port
    Info (169070): Pin RX2CC[4] has GND driving its datain port
    Info (169070): Pin RX2CC_EN has GND driving its datain port
    Info (169070): Pin RX2SERTC has GND driving its datain port
    Info (169070): Pin RX2SERTC_EN has GND driving its datain port
    Info (169070): Pin RX2SERTFG_EN has GND driving its datain port
    Info (169070): Pin RXCC[1] has GND driving its datain port
    Info (169070): Pin RXCC[2] has GND driving its datain port
    Info (169070): Pin RXCC[3] has GND driving its datain port
    Info (169070): Pin RXCC[4] has GND driving its datain port
    Info (169070): Pin RXCC_EN has GND driving its datain port
    Info (169070): Pin RXSERTC has GND driving its datain port
    Info (169070): Pin RXSERTC_EN has GND driving its datain port
    Info (169070): Pin RXSERTFG_EN has GND driving its datain port
    Info (169070): Pin DDR3_DQS_n[0] has GND driving its datain port
    Info (169070): Pin DDR3_DQS_n[1] has GND driving its datain port
    Info (169070): Pin DDR3_DQS_n[2] has GND driving its datain port
    Info (169070): Pin DDR3_DQS_n[3] has GND driving its datain port
    Info (169070): Pin DDR3_DQS_p[0] has GND driving its datain port
    Info (169070): Pin DDR3_DQS_p[1] has GND driving its datain port
    Info (169070): Pin DDR3_DQS_p[2] has GND driving its datain port
    Info (169070): Pin DDR3_DQS_p[3] has GND driving its datain port
    Info (169070): Pin SI5338_SDA has GND driving its datain port
Error (11802): Can't fit design in device
Error: Quartus II 64-Bit Fitter was unsuccessful. 6 errors, 8 warnings
    Error: Peak virtual memory: 892 megabytes
    Error: Processing ended: Thu Apr 16 17:02:39 2015
    Error: Elapsed time: 00:00:06
    Error: Total CPU time (on all processors): 00:00:06


