# 2023_VHDL_Study
- 컴퓨터 하드웨어/아키텍쳐 수업을 들으면서
- 디코더, 가산기, 반가산기 등을 간단히 설계해보고자 레포지토리를 만들었습니다.
- 임베디드 공부도 현재 진행중이라서 공부하면서 계속해서 업데이트할 예정입니다.
- [개발 환경 세팅](https://velog.io/@vantaa89/%EB%A7%A5%EC%97%90%EC%84%9C-Verilog-%EB%8F%8C%EB%A6%AC%EA%B8%B0)

## 프로그램
### 1. Logisim-evolution - Circuits 폴더
![스크린샷 2023-08-01 오후 11 05 50](https://github.com/henryseo1000/2023_VHDL_Study/assets/81693499/b513efa4-adc1-4225-a32d-34d728aa6c26)

### 2. gtkwave - vcd, testbench, v
![스크린샷 2023-08-01 오후 11 06 57](https://github.com/henryseo1000/2023_VHDL_Study/assets/81693499/4515f6ad-bb26-401c-b0d1-10efff964551)

### 3. Icarus-verilog
~~~
brew install icarus-verilog
brew install gtkwave
~~~

## 목표
- 간단한 반도체 설계
- 임베디드 시스템과 보드의 동작 원리 이해
