import{o as i,c as r,k as a,q as n,s as l,A as t,e as o}from"./modules/vue-CzHRG3tJ.js";import{I as s}from"./slidev/default-rR3UPZmJ.js";import{_ as c,c_ as e}from"./index-CLNHaTDe.js";import{p,u as m,f as _}from"./slidev/context-BF63dP51.js";import"./modules/shiki-C5i64R19.js";const d="/internet/images/logic-lab/logic-gates/combinatorial2-xor.png",u=o("h2",null,[o("a",{href:"http://tinyurl.com/ytfazyv9",target:"_blank",rel:"noopener"},"Combined logic")],-1),g=o("p",null,[o("img",{src:d,alt:"Combinatorial XOR second version"})],-1),f=o("p",null,"Questo diagramma ha meno complessità rispetto al primo. La riduzione del numero di porte per ottenere lo stesso risultato logico è uno degli obiettivi principali della progettazione logica digitale. Per i dispositivi elettronici, ciò consente di utilizzare più porte nello spazio limitato di un circuito integrato.",-1),h=o("h2",null,"END",-1),b=o("ul",null,[o("li",null,[o("a",{href:"http://tinyurl.com/2x65qywa",target:"_blank",rel:"noopener"},"Somma bit in Esadecimale")]),o("li",null,[o("a",{href:"http://tinyurl.com/yroohrrv",target:"_blank",rel:"noopener"},"Contatore Esadecimale & Binario")])],-1),v={__name:"177",setup(y){return p(e),m(),(x,z)=>(i(),r(s,n(l(t(_)(t(e),176))),{default:a(()=>[u,g,f,h,b]),_:1},16))}},q=c(v,[["__file","/@slidev/slides/177.md"]]);export{q as default};
