<!DOCTYPE html>
<html lang="en">
  <head>
    <title>Bootstrap project documentation theme for developers</title>
    <!-- Meta -->
    <meta charset="utf-8" />
    <meta http-equiv="X-UA-Compatible" content="IE=edge" />
    <meta name="viewport" content="width=device-width, initial-scale=1.0" />
    <meta name="description" content="" />
    <meta name="author" content="" />
    <link rel="shortcut icon" href="favicon.ico" />
    <link
      href="https://fonts.googleapis.com/css?family=Open+Sans:300italic,400italic,600italic,700italic,800italic,400,300,600,700,800"
      rel="stylesheet"
      type="text/css"
    />
    <!-- FontAwesome JS -->
    <script defer src="assets/fontawesome/js/all.js"></script>
    <!-- Global CSS -->
    <link
      rel="stylesheet"
      href="assets/plugins/bootstrap/css/bootstrap.min.css"
    />
    <!-- Plugins CSS -->
    <link rel="stylesheet" href="assets/plugins/prism/prism.css" />
    <link rel="stylesheet" href="assets/plugins/elegant_font/css/style.css" />
    <link
      rel="stylesheet"
      href="assets/plugins/simplelightbox/simple-lightbox.min.css"
    />
    <!-- Theme CSS -->
    <link id="theme-style" rel="stylesheet" href="assets/css/styles.css" />
  </head>

  <body class="body-blue">
    <div class="page-wrapper">
      <div class="doc-wrapper">
        <div class="container">
          <div id="doc-header" class="doc-header text-center">
            <h1 class="doc-title">La loi de Moore arrive-t-elle Ã  sa fin ?</h1>
          </div>
          <div class="doc-body row">
            <div class="doc-content col-md-9 col-12 order-1">
              <div class="content-inner">
                <section id="intro" class="doc-section">
                  <h2 class="section-title"><span> 0. Introduction </span></h2>
                  <div id="section0-1" class="section-block">
                    <h3 class="block-title">
                      <span> 0.1 Gordon Earle Moore </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Gordon Moore, n&eacute; le 3 janvier 1929 et
                        d&eacute;c&eacute;d&eacute; le 24 mars 2023,
                        &eacute;tait un ing&eacute;nieur et homme d&#39;affaires
                        am&eacute;ricain. Il obtient son baccalaur&eacute;at en
                        sciences de l&#39;Universit&eacute; de Californie
                        &agrave; Berkeley en 1950, puis son doctorat en chimie
                        du California Institute of Technology (Caltech) en 1954.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        En 1957, Moore a cofond&eacute; Fairchild Semiconductor,
                        une entreprise qui a jou&eacute; un r&ocirc;le majeur
                        dans le d&eacute;veloppement de l&#39;industrie des
                        semi-conducteurs. Plus tard, en 1968, Moore a
                        cofond&eacute; NM Electronics, qui a ensuite
                        &eacute;t&eacute; renomm&eacute;e Intel Corporation, une
                        soci&eacute;t&eacute; qui a r&eacute;volutionn&eacute;
                        l&#39;industrie des semi-conducteurs et qui est
                        aujourd&#39;hui l&#39;un des plus grands fabricants
                        mondiaux de microprocesseurs.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/0_1_gordon_moore.png"
                        alt="Gordon Moore"
                      />
                    </div>
                  </div>
                  <div id="section0-2" class="section-block">
                    <h3 class="block-title">
                      <span> 0.2 Premi&egrave;re loi de Moore </span>
                    </h3>
                    <p class="c0">
                      <span> 1965, Electronics magazine, Gordon Moore : </span>
                    </p>
                    <p class="c0">
                      <span>
                        &ldquo;The complexity for minimum component costs has
                        increased at a rate of roughly a factor of two per year.
                        Certainly over the short term this rate can be expected
                        to continue, if not to increase. Over the longer term,
                        the rate of increase is a bit more uncertain, although
                        there is no reason to believe it will not remain nearly
                        constant for at least 10 years.&rdquo;
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Pour r&eacute;sumer : il a observ&eacute; que la
                        complexit&eacute; des composants &eacute;lectroniques
                        augmentait d&#39;environ deux fois par an, ce qui
                        entra&icirc;nait une r&eacute;duction des co&ucirc;ts.
                        Il a pr&eacute;dit que cette tendance se poursuivrait
                        &agrave; court terme et probablement &agrave; long
                        terme, offrant une augmentation constante de la
                        puissance de calcul pendant au moins une
                        d&eacute;cennie.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/0_2_previous_moores_law.png"
                        alt="Number of components per integrated circuits from 1959 to 1965"
                      />
                    </div>
                    <p class="c0">
                      <span>
                        En 1975, lors d&#39;une r&eacute;union de l&#39;IEEE sur
                        les dispositifs &eacute;lectroniques, Gordon Moore a
                        r&eacute;it&eacute;r&eacute; sa pr&eacute;diction selon
                        laquelle le nombre de transistors dans les circuits
                        int&eacute;gr&eacute;s doublerait tous les deux ans.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Robert H. Dennard a ajout&eacute; que la puissance de
                        calcul par unit&eacute; de surface resterait constante.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        David House en a d&eacute;duit que la puissance des
                        puces d&#39;ordinateur doublerait tous les 18 mois sans
                        augmenter la consommation &eacute;lectrique. Ces
                        pr&eacute;visions &eacute;taient
                        consid&eacute;r&eacute;es comme valables jusqu&#39;aux
                        ann&eacute;es 2005~2010 et ont &eacute;t&eacute;
                        per&ccedil;ues comme un d&eacute;fi par les fabricants
                        de puces &eacute;lectroniques, les incitant &agrave;
                        innover pour respecter ces objectifs ambitieux.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Gordon Moore s&#39;appuyait sur plusieurs facteurs pour
                        formuler sa loi :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_ds78u37g537v-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Avanc&eacute;es Metal-Oxide-Semiconductor (MOS)
                        </span>
                        <span>
                          &nbsp;: Les progr&egrave;s dans la technologie MOS ont
                          permis des am&eacute;liorations constantes dans la
                          miniaturisation des composants &eacute;lectroniques,
                          ce qui a contribu&eacute; &agrave; la densit&eacute;
                          croissante des transistors sur une puce.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Croissance exponentielle de la taille des puces
                        </span>
                        <span>
                          &nbsp;: Moore a observ&eacute; que la taille des puces
                          &eacute;lectroniques augmentait de mani&egrave;re
                          exponentielle, permettant ainsi
                          l&#39;int&eacute;gration de plus en plus de
                          transistors sur une m&ecirc;me surface.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Diminution de la densit&eacute; des d&eacute;fauts
                        </span>
                        <span>
                          &nbsp;: Les avanc&eacute;es dans la fabrication des
                          puces &eacute;lectroniques ont permis de
                          r&eacute;duire la densit&eacute; des d&eacute;fauts,
                          ce qui signifie qu&#39;il &eacute;tait possible de
                          cr&eacute;er des zones plus grandes sur une puce sans
                          perdre en efficacit&eacute; ou en fiabilit&eacute;.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span> Dimensions minimales plus fines </span>
                        <span>
                          &nbsp;: Les techniques de fabrication de plus en plus
                          pr&eacute;cises ont permis de r&eacute;duire les
                          dimensions minimales des composants
                          &eacute;lectroniques, ce qui a &eacute;galement
                          contribu&eacute; &agrave; l&#39;augmentation du nombre
                          de transistors par unit&eacute; de surface.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span> &quot;Circuit and device cleverness&quot; </span>
                        <span>
                          : Moore a &eacute;galement soulign&eacute;
                          l&#39;importance de l&#39;ing&eacute;niosit&eacute;
                          dans la conception des circuits et des dispositifs
                          &eacute;lectroniques, ce qui implique une optimisation
                          constante des technologies existantes et le
                          d&eacute;veloppement de nouvelles approches pour
                          am&eacute;liorer les performances des composants
                          &eacute;lectroniques.
                        </span>
                      </li>
                    </ul>
                  </div>

                  <div id="section0-3" class="section-block">
                    <h3 class="block-title">
                      <span> 0.3 Deuxi&egrave;me loi de Moore </span>
                    </h3>
                    <p class="c0">
                      <span>
                        La deuxi&egrave;me loi de Moore, parfois appel&eacute;e
                        &quot;Rock&#39;s Law&quot; en l&#39;honneur d&#39;Arthur
                        Rock, stipule que le co&ucirc;t de construction
                        d&#39;une usine de fabrication de semi-conducteurs
                        augmente &eacute;galement de mani&egrave;re
                        exponentielle avec le temps. Cette loi met en
                        lumi&egrave;re les d&eacute;fis financiers auxquels sont
                        confront&eacute;s les fabricants de semi-conducteurs
                        alors que les avanc&eacute;es technologiques
                        n&eacute;cessitent des installations de fabrication de
                        plus en plus complexes et co&ucirc;teuses.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Les facteurs contribuant &agrave; cette augmentation des
                        co&ucirc;ts incluent :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_ycpmhtk32rbx-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Augmentation du co&ucirc;t de la recherche et
                          d&eacute;veloppement (R&amp;D)
                        </span>
                        <span>
                          &nbsp;: Les avanc&eacute;es technologiques exigent des
                          investissements importants dans la recherche et le
                          d&eacute;veloppement pour concevoir et tester de
                          nouveaux produits et proc&eacute;d&eacute;s.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Augmentation des co&ucirc;ts de fabrication
                        </span>
                        <span>
                          &nbsp;: La fabrication de semi-conducteurs devient de
                          plus en plus complexe &agrave; mesure que les
                          exigences de pr&eacute;cision et de qualit&eacute;
                          augmentent, ce qui entra&icirc;ne une augmentation des
                          co&ucirc;ts de production.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span> Augmentation des co&ucirc;ts des tests </span>
                        <span>
                          &nbsp;: Avec des puces de plus en plus complexes, les
                          tests pour assurer leur qualit&eacute; et leur
                          fonctionnement fiable deviennent plus co&ucirc;teux en
                          raison de la complexit&eacute; croissante des
                          proc&eacute;dures de test et de la
                          n&eacute;cessit&eacute; d&#39;&eacute;quipements
                          sophistiqu&eacute;s.
                        </span>
                      </li>
                    </ul>
                    <p class="c0">
                      <span>
                        Ces facteurs soulignent les d&eacute;fis
                        &eacute;conomiques auxquels sont confront&eacute;s les
                        fabricants de semi-conducteurs dans un environnement
                        technologique en &eacute;volution rapide.
                      </span>
                    </p>
                  </div>
                </section>

                <section id="section1" class="doc-section">
                  <h2 class="section-title">
                    <span>
                      1. Les grandes &eacute;volutions des 50 derni&egrave;res
                      ann&eacute;es
                    </span>
                  </h2>
                  <div id="section1-1" class="section-block">
                    <h3 class="block-title">
                      <span>
                        1.1 Evolution du nombre de transistors depuis 50 ans
                      </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Au cours des cinquante derni&egrave;res ann&eacute;es,
                        l&#39;&eacute;volution du nombre de transistors sur les
                        circuits int&eacute;gr&eacute;s a &eacute;t&eacute;
                        remarquable, suivant de pr&egrave;s la pr&eacute;diction
                        de la loi de Moore formul&eacute;e par Gordon Moore en
                        1965. Voici comment cette &eacute;volution s&#39;est
                        d&eacute;roul&eacute;e :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_iw7n4lbw6mtm-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Ann&eacute;es 1970 : Les premiers circuits
                          int&eacute;gr&eacute;s (IC) avaient un nombre
                          limit&eacute; de transistors, souvent quelques
                          centaines &agrave; quelques milliers. Les transistors
                          &eacute;taient relativement grands et leur placement
                          sur la puce &eacute;tait souvent peu optimis&eacute;.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Ann&eacute;es 1980 : Avec les avanc&eacute;es dans les
                          techniques de fabrication et la miniaturisation des
                          transistors, le nombre de transistors sur une puce a
                          commenc&eacute; &agrave; augmenter de mani&egrave;re
                          significative. Les puces de cette &eacute;poque
                          pouvaient contenir plusieurs milliers &agrave;
                          plusieurs dizaines de milliers de transistors.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Ann&eacute;es 1990 : L&#39;av&egrave;nement de la
                          technologie CMOS (Complementary
                          Metal-Oxide-Semiconductor) a permis une
                          r&eacute;duction encore plus importante de la taille
                          des transistors et une augmentation correspondante du
                          nombre de transistors par puce. Les puces de cette
                          d&eacute;cennie pouvaient comporter des centaines de
                          milliers &agrave; quelques millions de transistors.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Ann&eacute;es 2000 : Les progr&egrave;s continus dans
                          les techniques de fabrication ont permis
                          d&#39;int&eacute;grer des milliards de transistors sur
                          une seule puce. Cette d&eacute;cennie a vu
                          l&#39;&eacute;mergence des premiers processeurs
                          multic&oelig;urs, o&ugrave; chaque c&oelig;ur peut
                          contenir plusieurs millions voire milliards de
                          transistors.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Ann&eacute;es 2010 et au-del&agrave; : Les
                          avanc&eacute;es dans la lithographie, la conception de
                          circuits et les mat&eacute;riaux ont continu&eacute;
                          &agrave; soutenir la miniaturisation des transistors
                          et l&#39;augmentation du nombre de transistors par
                          puce. Aujourd&#39;hui, les processeurs modernes
                          peuvent contenir des dizaines de milliards de
                          transistors, permettant des performances informatiques
                          sans pr&eacute;c&eacute;dent dans des appareils allant
                          des smartphones aux supercalculateurs.
                        </span>
                      </li>
                    </ul>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/1_1_moores_law.png"
                        alt="Number of transistors on microchips doubles every two year"
                      />
                    </div>
                    <p class="c0">
                      <span>
                        Cette &eacute;volution exponentielle du nombre de
                        transistors sur les circuits int&eacute;gr&eacute;s a
                        &eacute;t&eacute; le moteur de la r&eacute;volution
                        num&eacute;rique, permettant une augmentation continue
                        de la puissance de calcul et une miniaturisation des
                        appareils &eacute;lectroniques, tout en r&eacute;duisant
                        les co&ucirc;ts et la consommation d&#39;&eacute;nergie.
                      </span>
                    </p>
                  </div>

                  <div id="section1-2" class="section-block">
                    <h3 class="block-title">
                      <span>
                        1.2 Une augmentation de la puissance de calcul, avec un
                        ralentissement de l&rsquo;augmentation du nombre de
                        transistors sur les circuits int&eacute;gr&eacute;s ?
                      </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Depuis 2005, nous avons observ&eacute; un
                        ph&eacute;nom&egrave;ne int&eacute;ressant o&ugrave; la
                        puissance de calcul des circuits int&eacute;gr&eacute;s
                        continue d&#39;acc&eacute;l&eacute;rer tandis que la
                        croissance du nombre de transistors ralentit. Plusieurs
                        facteurs expliquent cette tendance :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_vogc55hyrqfn-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span> Optimisation architecturale </span>
                        <span>
                          &nbsp;: Les concepteurs de processeurs ont
                          concentr&eacute; leurs efforts sur l&#39;optimisation
                          architecturale plut&ocirc;t que sur une simple
                          augmentation brute du nombre de transistors. Ils ont
                          d&eacute;velopp&eacute; des techniques avanc&eacute;es
                          pour am&eacute;liorer l&#39;efficacit&eacute;
                          &eacute;nerg&eacute;tique, augmenter les performances
                          par cycle d&#39;horloge et exploiter plus efficacement
                          les ressources disponibles sur une puce.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span> Parall&eacute;lisme massif </span>
                        <span>
                          &nbsp;: Les processeurs modernes exploitent le
                          parall&eacute;lisme massif pour am&eacute;liorer les
                          performances. Ils int&egrave;grent plusieurs
                          c&oelig;urs de calcul sur une m&ecirc;me puce,
                          permettant d&#39;ex&eacute;cuter plusieurs
                          t&acirc;ches en parall&egrave;le. Cette approche
                          permet d&#39;augmenter la puissance de calcul sans
                          n&eacute;cessairement augmenter le nombre total de
                          transistors.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Optimisation des processeurs pour des charges de
                          travail sp&eacute;cifiques
                        </span>
                        <span>
                          &nbsp;: Les fabricants de processeurs optimisent leurs
                          conceptions pour des charges de travail
                          sp&eacute;cifiques, telles que le traitement des jeux
                          vid&eacute;o, l&#39;apprentissage automatique ou les
                          charges de travail de type cloud. Ces optimisations
                          peuvent permettre d&#39;augmenter la puissance de
                          calcul sans n&eacute;cessiter une augmentation
                          significative du nombre de transistors.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Int&eacute;gration de technologies
                          sp&eacute;cialis&eacute;es
                        </span>
                        <span>
                          : Les processeurs modernes int&egrave;grent souvent
                          des unit&eacute;s de calcul
                          sp&eacute;cialis&eacute;es, telles que des
                          acc&eacute;l&eacute;rateurs pour l&#39;intelligence
                          artificielle ou des moteurs de chiffrement
                          mat&eacute;riel, qui permettent d&#39;am&eacute;liorer
                          les performances pour des t&acirc;ches
                          sp&eacute;cifiques sans n&eacute;cessiter une
                          augmentation importante du nombre de transistors.
                        </span>
                      </li>
                    </ul>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/1_2_powercalc_persec.jpg"
                        alt="Calculations per second per constant dollar per year between 1960 and 2025"
                      />
                    </div>
                    <p class="c0">
                      <span>
                        En r&eacute;sum&eacute;, la puissance de calcul des
                        circuits int&eacute;gr&eacute;s continue
                        d&#39;acc&eacute;l&eacute;rer gr&acirc;ce &agrave; des
                        am&eacute;liorations architecturales, &agrave;
                        l&#39;exploitation du parall&eacute;lisme massif,
                        &agrave; l&#39;optimisation pour des charges de travail
                        sp&eacute;cifiques et &agrave; l&#39;int&eacute;gration
                        de technologies sp&eacute;cialis&eacute;es, m&ecirc;me
                        si la croissance du nombre de transistors ralentit. Cela
                        montre que l&#39;innovation dans la conception des
                        processeurs est devenue plus ax&eacute;e sur
                        l&#39;efficacit&eacute; et l&#39;optimisation
                        plut&ocirc;t que sur une simple augmentation de la
                        complexit&eacute;.
                      </span>
                    </p>
                  </div>
                </section>

                <section id="section2" class="doc-section">
                  <h2 class="section-title">
                    <span>
                      2. Les &eacute;volutions technologiques : 1950~2000
                    </span>
                  </h2>
                  <div id="section2-1" class="section-block">
                    <h3 class="block-title">
                      <span> 2.1 Circuits int&eacute;gr&eacute;s </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Les circuits int&eacute;gr&eacute;s,
                        d&eacute;velopp&eacute;s dans les ann&eacute;es
                        1958-1959, sont de petits composants
                        &eacute;lectroniques qui int&egrave;grent plusieurs
                        composants &eacute;lectroniques interconnect&eacute;s,
                        tels que des transistors, des r&eacute;sistances et des
                        condensateurs, sur un mat&eacute;riau semi-conducteur
                        tel que le silicium. Ces composants sont
                        fabriqu&eacute;s &agrave; l&#39;&eacute;chelle
                        microscopique sur une seule puce de silicium, ce qui
                        permet de traiter et de stocker des informations de
                        mani&egrave;re efficace.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Cette innovation a r&eacute;volutionn&eacute;
                        l&#39;industrie &eacute;lectronique en permettant une
                        miniaturisation significative des dispositifs
                        &eacute;lectroniques et en ouvrant la voie &agrave; de
                        nouvelles applications et technologies. Les circuits
                        int&eacute;gr&eacute;s ont permis de cr&eacute;er des
                        dispositifs &eacute;lectroniques plus compacts, plus
                        fiables et moins co&ucirc;teux, ce qui a conduit
                        &agrave; une explosion de l&#39;informatique et de
                        l&#39;&eacute;lectronique grand public au cours des
                        d&eacute;cennies suivantes.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/2_1_integrated_circuits.jpg"
                        alt="Integrated circuit"
                        width="70%"
                      />
                    </div>
                  </div>

                  <div id="section2-2" class="section-block">
                    <h3 class="block-title"><span> 2.2 CMOS </span></h3>
                    <p class="c0">
                      <span>
                        En 1963, le processus de fabrication CMOS (Complementary
                        Metal-Oxide-Semiconductor) a &eacute;t&eacute;
                        d&eacute;velopp&eacute; pour produire des transistors
                        &agrave; effet de champ
                        m&eacute;tal-oxyde-semiconducteur (MOSFET) utilisant des
                        fonctions logiques sym&eacute;triques de type P et N.
                        Ces transistors ont &eacute;t&eacute;
                        int&eacute;gr&eacute;s dans les circuits
                        int&eacute;gr&eacute;s pour offrir plusieurs avantages :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_4oc514tdrnbc-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span> Forte r&eacute;sistance au bruit </span>
                        <span>
                          &nbsp;: Les transistors CMOS offrent une forte
                          immunit&eacute; au bruit &eacute;lectrique, ce qui
                          signifie qu&#39;ils sont moins sensibles aux
                          interf&eacute;rences &eacute;lectromagn&eacute;tiques
                          et aux fluctuations de tension, assurant ainsi une
                          transmission de signal plus fiable.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Faible consommation &eacute;lectrique statique
                        </span>
                        <span>
                          &nbsp;: Les transistors CMOS ont une faible
                          consommation d&#39;&eacute;nergie lorsqu&#39;ils sont
                          en &eacute;tat statique (c&#39;est-&agrave;-dire
                          lorsqu&#39;ils ne sont pas en train de commuter), ce
                          qui les rend tr&egrave;s efficaces sur le plan
                          &eacute;nerg&eacute;tique. Cela les rend
                          particuli&egrave;rement adapt&eacute;s aux
                          applications mobiles et aux appareils
                          &eacute;lectroniques aliment&eacute;s par batterie.
                        </span>
                      </li>
                    </ul>
                    <p class="c0">
                      <span>
                        En combinant ces caract&eacute;ristiques, les circuits
                        int&eacute;gr&eacute;s CMOS sont devenus largement
                        utilis&eacute;s dans une vari&eacute;t&eacute;
                        d&#39;applications, notamment les microprocesseurs, les
                        m&eacute;moires, les capteurs et les circuits logiques.
                        Ils sont devenus la norme de facto dans l&#39;industrie
                        des semi-conducteurs en raison de leur combinaison de
                        performances &eacute;lev&eacute;es, de faible
                        consommation d&#39;&eacute;nergie et de co&ucirc;ts de
                        fabrication relativement bas.
                      </span>
                    </p>
                  </div>

                  <div id="section2-3" class="section-block">
                    <h3 class="block-title"><span> 2.3 DRAM </span></h3>
                    <p class="c0">
                      <span>
                        En 1967, la m&eacute;moire DRAM (Dynamic Random-Access
                        Memory) a &eacute;t&eacute; d&eacute;velopp&eacute;e. Il
                        s&#39;agit d&#39;une forme de m&eacute;moire qui stocke
                        chaque bit de donn&eacute;es dans une cellule,
                        g&eacute;n&eacute;ralement compos&eacute;e d&#39;un
                        minuscule condensateur et d&#39;un transistor,
                        bas&eacute; sur la technologie MOS. Voici quelques
                        caract&eacute;ristiques importantes de la DRAM :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_dpvatubnj3ux-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span> Dynamique </span>
                        <span>
                          : La DRAM est dite dynamique car elle n&eacute;cessite
                          une r&eacute;g&eacute;n&eacute;ration
                          p&eacute;riodique des donn&eacute;es stock&eacute;es
                          dans les condensateurs. Cela signifie que les cellules
                          de m&eacute;moire doivent &ecirc;tre rafra&icirc;chies
                          ou r&eacute;&eacute;crites p&eacute;riodiquement pour
                          maintenir l&#39;int&eacute;grit&eacute; des
                          donn&eacute;es.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span> Volatile </span>
                        <span>
                          : Comme la plupart des types de RAM, la DRAM est
                          volatile, ce qui signifie qu&#39;elle perd ses
                          donn&eacute;es lorsque l&#39;alimentation
                          &eacute;lectrique est coup&eacute;e. C&#39;est
                          pourquoi elle est principalement utilis&eacute;e pour
                          le stockage de donn&eacute;es temporaires,
                          n&eacute;cessitant une alimentation continue pour
                          maintenir les donn&eacute;es en m&eacute;moire.
                        </span>
                      </li>
                    </ul>
                    <p class="c0">
                      <span>
                        La DRAM est largement utilis&eacute;e comme
                        m&eacute;moire principale dans les ordinateurs et autres
                        appareils &eacute;lectroniques en raison de sa
                        densit&eacute; de stockage &eacute;lev&eacute;e et de sa
                        vitesse d&#39;acc&egrave;s relativement rapide. Bien que
                        la technologie DRAM ait &eacute;volu&eacute; depuis son
                        introduction, ses principes de base restent largement
                        les m&ecirc;mes, avec des am&eacute;liorations continues
                        de la densit&eacute;, de la vitesse et de
                        l&#39;efficacit&eacute; &eacute;nerg&eacute;tique.
                      </span>
                    </p>
                  </div>

                  <div id="section2-4" class="section-block">
                    <h3 class="block-title">
                      <span>
                        2.4 R&eacute;sine photosensible amplifi&eacute;e
                        chimiquement
                      </span>
                    </h3>
                    <p class="c0">
                      <span>
                        En 1980, une avanc&eacute;e significative dans le
                        domaine de la fabrication des semi-conducteurs a
                        &eacute;t&eacute; r&eacute;alis&eacute;e avec le
                        d&eacute;veloppement de la r&eacute;sine photosensible
                        amplifi&eacute;e chimiquement. Cette technologie a
                        r&eacute;volutionn&eacute; le processus de
                        photolithographie, qui est essentiel dans la fabrication
                        des circuits int&eacute;gr&eacute;s.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        La r&eacute;sine photosensible amplifi&eacute;e
                        chimiquement est une substance utilis&eacute;e comme
                        mat&eacute;riau de masquage lors de la gravure de motifs
                        sur une puce de silicium. Elle est appliqu&eacute;e sur
                        la surface de la puce et expos&eacute;e &agrave; une
                        lumi&egrave;re ultraviolette &agrave; travers un masque
                        photolithographique qui d&eacute;finit les motifs
                        &agrave; graver. L&agrave; o&ugrave; la lumi&egrave;re
                        atteint la r&eacute;sine, elle devient soluble dans un
                        solvant chimique sp&eacute;cifique.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/2_4_photoresist.png"
                        alt="Positive and negative photoresist"
                        width="70%"
                      />
                    </div>
                    <p class="c0">
                      <span>
                        La v&eacute;ritable innovation de cette technologie
                        r&eacute;side dans sa capacit&eacute; &agrave; amplifier
                        chimiquement le motif expos&eacute;. Cela signifie que
                        m&ecirc;me une exposition l&eacute;g&egrave;re peut
                        entra&icirc;ner une r&eacute;action en cha&icirc;ne dans
                        la r&eacute;sine, cr&eacute;ant des motifs tr&egrave;s
                        pr&eacute;cis et d&eacute;taill&eacute;s sur la surface
                        de la puce. Cette pr&eacute;cision accrue a permis de
                        r&eacute;duire la taille des composants et
                        d&#39;augmenter la densit&eacute; des transistors sur
                        une puce, ce qui a conduit &agrave; des avanc&eacute;es
                        significatives dans la miniaturisation des circuits
                        int&eacute;gr&eacute;s et &agrave; une
                        am&eacute;lioration des performances des appareils
                        &eacute;lectroniques.
                      </span>
                    </p>
                  </div>

                  <div id="section2-5" class="section-block">
                    <h3 class="block-title">
                      <span>
                        2.5 Photolithography &agrave; laser excim&egrave;re
                        &agrave; UV profond
                      </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Dans les ann&eacute;es 1980, une avanc&eacute;e majeure
                        dans le domaine de la photolithographie a
                        &eacute;t&eacute; l&#39;introduction de la technologie
                        de photolithographie &agrave; laser excim&egrave;re
                        &agrave; UV profond. Cette technologie a
                        consid&eacute;rablement am&eacute;lior&eacute; la
                        capacit&eacute; &agrave; fabriquer des circuits
                        int&eacute;gr&eacute;s avec une plus grande
                        pr&eacute;cision et une plus grande r&eacute;solution.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        La photolithographie &agrave; laser excim&egrave;re
                        &agrave; UV profond utilise des lasers excim&egrave;res,
                        qui &eacute;mettent des rayonnements UV &agrave; des
                        longueurs d&#39;onde tr&egrave;s courtes et
                        pr&eacute;cises. Ces rayonnements UV sont capables de
                        graver des motifs tr&egrave;s fins sur des substrats de
                        silicium, permettant ainsi de fabriquer des composants
                        &eacute;lectroniques avec une densit&eacute; plus
                        &eacute;lev&eacute;e et des caract&eacute;ristiques plus
                        pr&eacute;cises.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Cette technologie a permis de repousser les limites de
                        la miniaturisation des composants &eacute;lectroniques
                        en r&eacute;duisant la taille des structures
                        grav&eacute;es sur les puces de silicium. En permettant
                        des motifs plus petits et plus pr&eacute;cis, la
                        photolithographie &agrave; laser excim&egrave;re
                        &agrave; UV profond a ouvert la voie &agrave; la
                        fabrication de circuits int&eacute;gr&eacute;s plus
                        complexes et plus performants, conduisant ainsi &agrave;
                        une augmentation de la puissance de calcul et &agrave;
                        une r&eacute;duction de la taille des appareils
                        &eacute;lectroniques.
                      </span>
                    </p>
                  </div>

                  <div id="section2-6" class="section-block">
                    <h3 class="block-title">
                      <span> 2.6 Innovations sur les interconnexions </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Dans les ann&eacute;es 1990, plusieurs innovations
                        majeures ont &eacute;t&eacute; r&eacute;alis&eacute;es
                        dans le domaine des interconnexions, qui sont les
                        liaisons &eacute;lectriques entre les composants sur une
                        puce de silicium. Ces innovations ont contribu&eacute;
                        &agrave; am&eacute;liorer les performances des circuits
                        int&eacute;gr&eacute;s de plusieurs fa&ccedil;ons :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_9arfamc0cing-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Diminution de l&#39;espacement entre les
                          interconnexions
                        </span>
                        <span>
                          &nbsp;: les ing&eacute;nieurs ont r&eacute;ussi
                          &agrave; r&eacute;duire l&#39;espacement entre les
                          lignes d&#39;interconnexion sur une puce de silicium.
                          Cela a permis d&#39;augmenter la densit&eacute; des
                          interconnexions, permettant ainsi
                          d&#39;int&eacute;grer un plus grand nombre de
                          composants sur une m&ecirc;me puce et
                          d&#39;am&eacute;liorer la vitesse de transmission des
                          signaux &eacute;lectriques.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          R&eacute;duction des r&eacute;sistances
                          &eacute;lectriques
                        </span>
                        <span>
                          &nbsp;: En diminuant l&#39;espacement entre les
                          interconnexions, les r&eacute;sistances
                          &eacute;lectriques des lignes d&#39;interconnexion ont
                          &eacute;galement &eacute;t&eacute; r&eacute;duites.
                          Cela a permis de r&eacute;duire les pertes
                          d&#39;&eacute;nergie et d&#39;am&eacute;liorer
                          l&#39;efficacit&eacute; &eacute;nerg&eacute;tique des
                          circuits int&eacute;gr&eacute;s.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span> Augmentation du rendement des wafer </span>
                        <span>
                          &nbsp;: Les techniques de fabrication des wafers de
                          silicium ont &eacute;t&eacute;
                          am&eacute;lior&eacute;es pour produire des wafers de
                          meilleure qualit&eacute; et &agrave; moindre
                          co&ucirc;t. Cela a permis aux fabricants de produire
                          des puces de silicium avec moins de d&eacute;fauts et
                          une meilleure uniformit&eacute;, augmentant ainsi le
                          rendement de production et r&eacute;duisant les
                          co&ucirc;ts de fabrication.
                        </span>
                      </li>
                    </ul>
                    <p class="c0">
                      <span>
                        Ces innovations ont contribu&eacute; &agrave; stimuler
                        la croissance de l&#39;industrie des semi-conducteurs
                        dans les ann&eacute;es 1990, en permettant le
                        d&eacute;veloppement de circuits int&eacute;gr&eacute;s
                        plus complexes, plus rapides et plus &eacute;conomes en
                        &eacute;nergie. Elles ont ouvert la voie &agrave; de
                        nouvelles applications dans des domaines tels que les
                        t&eacute;l&eacute;communications, l&#39;informatique et
                        l&#39;&eacute;lectronique grand public.
                      </span>
                    </p>
                  </div>
                </section>
                <section id="section3" class="doc-section">
                  <h2 class="section-title">
                    <span>
                      3. Quelques concepts &agrave; garder en t&ecirc;te
                    </span>
                  </h2>
                  <div id="section3-1" class="section-block">
                    <h3 class="block-title">
                      <span> 3.1 Transistor MOS </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Le transistor MOS (Metal-Oxide-Semiconductor) est
                        l&#39;un des types de transistors les plus largement
                        utilis&eacute;s dans l&#39;industrie des
                        semi-conducteurs. Il est compos&eacute; de trois couches
                        : une couche de silicium semi-conducteur, une couche
                        d&#39;oxyde isolant et une couche de m&eacute;tal.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Voici un bref aper&ccedil;u du fonctionnement du
                        transistor MOS :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_w0239qvoid2i-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Source et drain : Le transistor MOS comporte deux
                          r&eacute;gions de type N (dop&eacute;es
                          n&eacute;gativement) ou de type P (dop&eacute;es
                          positivement) appel&eacute;es source et drain, qui
                          sont situ&eacute;es sur le substrat de silicium
                          semi-conducteur.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Canal : Entre la source et le drain se trouve une
                          r&eacute;gion de silicium appel&eacute;e canal, qui
                          est g&eacute;n&eacute;ralement dop&eacute;e de
                          mani&egrave;re &agrave; &ecirc;tre de type P ou N,
                          selon le type de transistor MOS (N-MOS ou P-MOS).
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Grille (Gate) : Au-dessus du canal se trouve une
                          couche d&#39;oxyde isolante, sur laquelle repose une
                          grille de m&eacute;tal. La grille est
                          s&eacute;par&eacute;e du canal par l&#39;oxyde isolant
                          et contr&ocirc;le le flux de courant entre la source
                          et le drain.
                        </span>
                      </li>
                    </ul>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/3_1_mos.png"
                        alt="Transistor MOS"
                      />
                    </div>
                    <p class="c0">
                      <span>
                        Le fonctionnement du transistor MOS est bas&eacute; sur
                        le contr&ocirc;le de la conductivit&eacute; du canal par
                        la tension appliqu&eacute;e &agrave; la grille. Voici
                        comment cela se d&eacute;roule :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_ribu8p91nbkh-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Lorsqu&#39;une tension est appliqu&eacute;e &agrave;
                          la grille, des charges &eacute;lectriques sont
                          accumul&eacute;es dans le mat&eacute;riau
                          semi-conducteur sous la grille. Cette accumulation de
                          charges modifie la conductivit&eacute; du canal entre
                          la source et le drain.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Dans un transistor N-MOS, une tension positive
                          appliqu&eacute;e &agrave; la grille attire les
                          &eacute;lectrons dans le canal, cr&eacute;ant un
                          chemin conducteur entre la source et le drain.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Dans un transistor P-MOS, une tension n&eacute;gative
                          appliqu&eacute;e &agrave; la grille attire les trous
                          (des lacunes dans la structure cristalline du
                          semi-conducteur), cr&eacute;ant &eacute;galement un
                          chemin conducteur entre la source et le drain.
                        </span>
                      </li>
                    </ul>
                    <p class="c0">
                      <span>
                        Ainsi, en contr&ocirc;lant la tension appliqu&eacute;e
                        &agrave; la grille, on peut activer ou d&eacute;sactiver
                        le transistor MOS, ce qui permet de r&eacute;guler le
                        flux de courant entre la source et le drain. Les
                        transistors MOS sont largement utilis&eacute;s dans les
                        circuits logiques, les m&eacute;moires et d&#39;autres
                        applications &eacute;lectroniques en raison de leur
                        faible consommation d&#39;&eacute;nergie, de leur petite
                        taille et de leur grande fiabilit&eacute;.
                      </span>
                    </p>
                  </div>

                  <div id="section3-2" class="section-block">
                    <h3 class="block-title">
                      <span>
                        3.2 Scalability : passage d&rsquo;une augmentation de la
                        fr&eacute;quence au nombre de coeurs
                      </span>
                    </h3>
                    <p class="c0">
                      <span>
                        L&#39;industrie des semi-conducteurs a &eacute;t&eacute;
                        confront&eacute;e &agrave; plusieurs d&eacute;fis alors
                        qu&#39;elle approchait des limites sup&eacute;rieures de
                        dissipation de puissance et de l&#39;&eacute;chelle de
                        fr&eacute;quence. Comme pr&eacute;dit,
                        l&#39;augmentation de la dissipation de puissance
                        dynamique a entra&icirc;n&eacute; des
                        temp&eacute;ratures plus &eacute;lev&eacute;es sur la
                        puce, atteignant &eacute;ventuellement une limite
                        o&ugrave; la fr&eacute;quence des unit&eacute;s de
                        microprocesseur (MPU) ne pouvait plus &ecirc;tre
                        augment&eacute;e au-del&agrave; de 5 &agrave; 6 GHz.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/3_2_freqs_cores.gif"
                        alt="Evolution of several intregrated circuits' metrics between 1975 and 2010"
                      />
                    </div>
                    <p class="c0">
                      <span>
                        Face &agrave; l&#39;incapacit&eacute; d&#39;augmenter
                        davantage la fr&eacute;quence de fonctionnement,
                        l&#39;industrie s&#39;est concentr&eacute;e sur
                        d&#39;autres moyens d&#39;am&eacute;liorer les
                        performances des MPU. Une solution a &eacute;t&eacute;
                        de subdiviser le c&oelig;ur du MPU en plusieurs
                        c&oelig;urs plus petits, chacun fonctionnant &agrave;
                        une fr&eacute;quence r&eacute;duite. En combinant les
                        sorties de ces c&oelig;urs, il est devenu possible
                        d&#39;obtenir une sortie globale avec une performance
                        &eacute;quivalente &agrave; la fr&eacute;quence
                        individuelle de chaque c&oelig;ur multipli&eacute;e par
                        le nombre de c&oelig;urs. Cette approche a permis
                        d&#39;am&eacute;liorer les performances gr&acirc;ce au
                        traitement parall&egrave;le, mais elle
                        n&eacute;cessitait &eacute;galement un partitionnement
                        efficace des t&acirc;ches en portions
                        ind&eacute;pendantes pouvant &ecirc;tre
                        attribu&eacute;es &agrave; des c&oelig;urs
                        sp&eacute;cifiques.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Cependant, cette approche architecturale
                        pr&eacute;sentait des limites, notamment dans les cas
                        o&ugrave; les t&acirc;ches ne pouvaient pas &ecirc;tre
                        enti&egrave;rement partitionn&eacute;es en portions
                        ind&eacute;pendantes. Bien que le nombre de c&oelig;urs
                        ait continu&eacute; &agrave; augmenter, les
                        am&eacute;liorations de performances n&#39;ont pas
                        &eacute;t&eacute; aussi significatives que les taux
                        historiques. Malgr&eacute; cela, le scalage des
                        fonctionnalit&eacute;s est rest&eacute;
                        b&eacute;n&eacute;fique pour r&eacute;duire
                        l&#39;empreinte des transistors et les longueurs des
                        interconnexions afin de maximiser la densit&eacute; des
                        composants sur une seule puce.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        En r&eacute;sum&eacute;, l&#39;industrie des
                        semi-conducteurs est pass&eacute;e de l&#39;accent mis
                        sur l&#39;augmentation de la fr&eacute;quence de
                        fonctionnement &agrave; l&#39;adoption d&#39;une
                        approche architecturale multi-c&oelig;urs pour
                        am&eacute;liorer les performances des MPU. Bien que
                        cette approche ait permis des gains de performance
                        gr&acirc;ce au traitement parall&egrave;le, elle a
                        &eacute;galement pos&eacute; des d&eacute;fis en termes
                        de partitionnement des t&acirc;ches et n&#39;a pas
                        pleinement compens&eacute; l&#39;incapacit&eacute;
                        &agrave; augmenter la fr&eacute;quence de
                        fonctionnement. En cons&eacute;quence, l&#39;industrie a
                        d&eacute;plac&eacute; son emphasis du scalage &quot;plus
                        rapide&quot; vers le scalage &quot;plus petit et moins
                        cher&quot;, en se concentrant sur la r&eacute;duction de
                        la taille et des co&ucirc;ts plut&ocirc;t que sur
                        l&#39;augmentation de la vitesse.
                      </span>
                    </p>
                  </div>
                </section>

                <section id="section4" class="doc-section">
                  <h2 class="section-title">
                    <span>
                      4. Les &eacute;volutions technologiques : 2000~2017
                    </span>
                  </h2>
                  <div id="section4-1" class="section-block">
                    <h3 class="block-title">
                      <span> 4.1 Di&eacute;lectriques high-k </span>
                    </h3>
                    <p class="c0">
                      <span>
                        En 2007, une avanc&eacute;e majeure dans la fabrication
                        des transistors MOSFET (Metal-Oxide-Semiconductor
                        Field-Effect Transistor) a &eacute;t&eacute;
                        r&eacute;alis&eacute;e avec l&#39;introduction de
                        di&eacute;lectriques high-k. Jusqu&#39;alors, le dioxyde
                        de silicium (SiO2) &eacute;tait largement utilis&eacute;
                        en raison de ses propri&eacute;t&eacute;s isolantes et
                        de sa facilit&eacute; de production. Cependant, avec la
                        r&eacute;duction de l&#39;&eacute;paisseur des
                        transistors pour augmenter la densit&eacute; de
                        composants sur une puce, le SiO2 pr&eacute;sentait des
                        limitations. En particulier, lorsque
                        l&#39;&eacute;paisseur du dioxyde de silicium
                        &eacute;tait r&eacute;duite en dessous de 2
                        nanom&egrave;tres, des courants de fuite par effet
                        tunnel apparaissaient, entra&icirc;nant une augmentation
                        de la consommation &eacute;lectrique.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        La solution &agrave; ce probl&egrave;me a
                        &eacute;t&eacute; l&#39;utilisation de mat&eacute;riaux
                        di&eacute;lectriques high-k, caract&eacute;ris&eacute;s
                        par une constante di&eacute;lectrique plus
                        &eacute;lev&eacute;e que le SiO2. Cela permettait
                        d&#39;augmenter la capacit&eacute; &eacute;lectrique des
                        transistors tout en r&eacute;duisant les courants de
                        fuite par effet tunnel.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/4_1_dielectric_highk.jpg"
                        alt="SiO2 VS high-k dielectric"
                      />
                    </div>
                    <p class="c0">
                      <span>
                        Cependant, l&#39;int&eacute;gration des
                        di&eacute;lectriques high-k dans le processus de
                        fabrication des transistors a pos&eacute; plusieurs
                        d&eacute;fis. Il &eacute;tait crucial que ces nouveaux
                        mat&eacute;riaux puissent &ecirc;tre
                        int&eacute;gr&eacute;s de mani&egrave;re transparente
                        dans le processus existant, tout en maintenant une haute
                        mobilit&eacute; des porteurs de charge dans le canal du
                        transistor et en minimisant les d&eacute;fauts
                        &eacute;lectriques dans le film/interface.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        De plus, l&#39;alignement des bandes de
                        di&eacute;lectriques high-k avec le silicium
                        &eacute;tait essentiel pour &eacute;viter toute
                        alt&eacute;ration des courants de fuite. La morphologie
                        du film et sa stabilit&eacute; thermique &eacute;taient
                        &eacute;galement des consid&eacute;rations importantes
                        pour assurer des performances fiables &agrave; long
                        terme.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Parmi les mat&eacute;riaux de recherche utilis&eacute;s
                        pour les di&eacute;lectriques high-k, on trouve le
                        silicate d&#39;hafnium, le silicate de zirconium, le
                        dioxyde d&#39;hafnium et le dioxyde de zirconium. Ces
                        mat&eacute;riaux sont g&eacute;n&eacute;ralement
                        d&eacute;pos&eacute;s &agrave; l&#39;aide du
                        d&eacute;p&ocirc;t en couches atomiques, une technique
                        pr&eacute;cise permettant d&#39;obtenir des films minces
                        et uniformes sur la surface des puces de silicium.
                      </span>
                    </p>
                  </div>

                  <div id="section4-2" class="section-block">
                    <h3 class="block-title"><span> 4.2 FinFET </span></h3>
                    <p class="c0">
                      <span>
                        Le FinFET, &eacute;galement connu sous le nom de
                        transistor &agrave; effet de champ &agrave; grille en
                        forme de fin, est une structure de transistor qui a
                        &eacute;t&eacute; d&eacute;velopp&eacute;e en 2011 pour
                        r&eacute;pondre aux d&eacute;fis de la miniaturisation
                        des transistors au-del&agrave; des &eacute;chelles de
                        fabrication traditionnelles. Il est principalement
                        utilis&eacute; dans les technologies de fabrication de
                        semi-conducteurs avanc&eacute;es, telles que les
                        processus de gravure &agrave; 14 nanom&egrave;tres et
                        au-del&agrave;.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Le FinFET tire son nom de sa structure
                        tridimensionnelle, o&ugrave; le canal de conduction du
                        transistor est form&eacute; par une fine lamelle de
                        silicium &eacute;lev&eacute;e au-dessus du substrat de
                        silicium. Cette lamelle, ou &quot;fin&quot;, est
                        entour&eacute;e par une isolation di&eacute;lectrique et
                        contr&ocirc;l&eacute;e par une grille m&eacute;tallique
                        plac&eacute;e sur le dessus et sur les
                        c&ocirc;t&eacute;s du fin.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/4_2_finfet.jpg"
                        alt="MOSTFET and FinFET 3D view"
                        width="70%"
                      />
                    </div>
                    <p class="c0">
                      <span> Voici comment fonctionne un FinFET : </span>
                    </p>
                    <ul class="c2 lst-kix_vw1wylq1zv7p-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Structure en forme de fin : Contrairement aux
                          transistors MOSFET planaires traditionnels, o&ugrave;
                          le canal est form&eacute; &agrave; la surface du
                          substrat de silicium, le FinFET pr&eacute;sente une
                          structure en forme de fin tridimensionnelle. Cette
                          conception permet de contr&ocirc;ler plus efficacement
                          le courant &agrave; travers le transistor et
                          r&eacute;duit les courants de fuite, am&eacute;liorant
                          ainsi l&#39;efficacit&eacute;
                          &eacute;nerg&eacute;tique.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Contr&ocirc;le de la grille sur trois
                          c&ocirc;t&eacute;s : La grille m&eacute;tallique du
                          FinFET entoure la fin de silicium sur trois
                          c&ocirc;t&eacute;s, ce qui permet un meilleur
                          contr&ocirc;le du canal de conduction. Cela permet
                          &eacute;galement de r&eacute;duire la longueur
                          effective du canal, ce qui r&eacute;duit la
                          r&eacute;sistance et am&eacute;liore les performances
                          du transistor.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          R&eacute;duction des courants de fuite : En raison de
                          sa conception tridimensionnelle et de la meilleure
                          isolation di&eacute;lectrique, le FinFET r&eacute;duit
                          les courants de fuite par rapport aux transistors
                          planaires. Cela permet de maintenir de bonnes
                          performances m&ecirc;me &agrave; des &eacute;chelles
                          de fabrication plus petites.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Meilleure &eacute;volutivit&eacute; : Le FinFET offre
                          une meilleure &eacute;volutivit&eacute; par rapport
                          aux transistors planaires, ce qui signifie qu&#39;il
                          peut continuer &agrave; offrir des performances
                          am&eacute;lior&eacute;es &agrave; des &eacute;chelles
                          de fabrication plus petites sans compromettre les
                          performances ou l&#39;efficacit&eacute;
                          &eacute;nerg&eacute;tique.
                        </span>
                      </li>
                    </ul>
                    <p class="c0">
                      <span>
                        En r&eacute;sum&eacute;, le FinFET est une
                        avanc&eacute;e importante dans la conception des
                        transistors qui permet d&#39;am&eacute;liorer les
                        performances, la fiabilit&eacute; et
                        l&#39;efficacit&eacute; &eacute;nerg&eacute;tique des
                        circuits int&eacute;gr&eacute;s &agrave; des
                        &eacute;chelles de fabrication de plus en plus petites.
                        Il est largement utilis&eacute; dans les technologies de
                        pointe pour r&eacute;pondre aux demandes croissantes en
                        mati&egrave;re de puissance de calcul et
                        d&#39;efficacit&eacute; &eacute;nerg&eacute;tique.
                      </span>
                    </p>
                  </div>

                  <div id="section4-3" class="section-block">
                    <h3 class="block-title">
                      <span> 4.3 Lithographie extr&ecirc;me ultraviolet </span>
                    </h3>
                    <p class="c0">
                      <span>
                        La lithographie extr&ecirc;me ultraviolet (EUV) est une
                        technique de photolithographie avanc&eacute;e
                        utilis&eacute;e dans la fabrication de semi-conducteurs
                        d&eacute;velopp&eacute;e en 2017. Elle utilise des
                        radiations de longueur d&#39;onde extr&ecirc;mement
                        courtes, de l&#39;ordre de 10 &agrave; 15
                        nanom&egrave;tres, pour r&eacute;aliser des motifs
                        extr&ecirc;mement fins sur les puces de silicium. Cette
                        m&eacute;thode repose sur l&#39;utilisation de miroirs
                        de haute pr&eacute;cision pour focaliser la
                        lumi&egrave;re EUV et atteindre une r&eacute;solution
                        &eacute;lev&eacute;e n&eacute;cessaire pour produire des
                        composants &eacute;lectroniques &agrave; des
                        &eacute;chelles de fabrication tr&egrave;s petites.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Depuis 2023, ASML Holding est la seule entreprise
                        &agrave; produire et &agrave; vendre des syst&egrave;mes
                        EUV pour la production de puces. Ces syst&egrave;mes
                        sont sp&eacute;cialement con&ccedil;us pour les
                        n&oelig;uds de processus de 5 nm et 3 nm, qui sont parmi
                        les technologies de fabrication les plus avanc&eacute;es
                        disponibles sur le march&eacute;.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        En utilisant des techniques de double exposition et/ou
                        en utilisant des outils d&#39;exposition avec un NA
                        (numerical aperture) de 0,5 voire plus
                        &eacute;lev&eacute;, la prochaine d&eacute;cennie de
                        r&eacute;duction des dimensions des composants
                        &eacute;lectroniques est compl&egrave;tement
                        ma&icirc;tris&eacute;e. Cela signifie que les fabricants
                        de semi-conducteurs sont en mesure de continuer &agrave;
                        r&eacute;duire la taille des composants
                        &eacute;lectroniques et &agrave; augmenter la
                        densit&eacute; des transistors sur les puces, tout en
                        maintenant une qualit&eacute; et une pr&eacute;cision
                        &eacute;lev&eacute;es dans le processus de fabrication.
                      </span>
                    </p>
                  </div>
                </section>
                <section id="section5" class="doc-section">
                  <h2 class="section-title">
                    <span>
                      5. Les &eacute;volutions technologiques futures
                    </span>
                  </h2>
                  <div id="section5-1" class="section-block">
                    <h3 class="block-title"><span> 5.0 IRDS </span></h3>
                    <p class="c0">
                      <span>
                        L&#39;IRDS, ou International Roadmap for Devices and
                        Systems, est un ensemble de pr&eacute;dictions visant
                        &agrave; simplifier la coordination acad&eacute;mique,
                        de fabrication, d&#39;approvisionnement et de recherche
                        concernant le d&eacute;veloppement de dispositifs et
                        syst&egrave;mes &eacute;lectroniques. Cette feuille de
                        route identifie les tendances cl&eacute;s li&eacute;es
                        aux syst&egrave;mes &eacute;lectroniques en
                        g&eacute;n&eacute;rant une feuille de route sur une
                        p&eacute;riode de 15 ans.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Les objectifs de l&#39;IRDS sont les suivants :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_5mxys7qiqrx3-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          D&eacute;terminer les besoins, d&eacute;fis, solutions
                          potentielles et opportunit&eacute;s d&#39;innovation
                          des dispositifs et syst&egrave;mes
                          g&eacute;n&eacute;riques.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Encourager les activit&eacute;s connexes dans le monde
                          entier gr&acirc;ce &agrave; des
                          &eacute;v&eacute;nements collaboratifs, tels que des
                          conf&eacute;rences IEEE et des ateliers sur la feuille
                          de route.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Offrir une pr&eacute;vision des
                          caract&eacute;ristiques technologiques et des
                          syst&egrave;mes, des technologies n&eacute;cessaires
                          et des capacit&eacute;s des industries de la
                          micro&eacute;lectronique et des syst&egrave;mes.
                        </span>
                      </li>
                    </ul>
                    <p class="c0">
                      <span>
                        Une caract&eacute;ristique importante de l&#39;IRDS est
                        que la recherche acad&eacute;mique dans le domaine a
                        g&eacute;n&eacute;ralement une avance d&#39;environ dix
                        ans sur l&#39;industrie. Cela signifie que les tendances
                        &eacute;mergentes et les avanc&eacute;es technologiques
                        sont souvent identifi&eacute;es dans les environnements
                        de recherche avant d&#39;&ecirc;tre
                        int&eacute;gr&eacute;es dans les produits industriels.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        En r&eacute;sum&eacute;, l&#39;IRDS vise &agrave;
                        faciliter la collaboration et &agrave; fournir des
                        orientations pour le d&eacute;veloppement futur des
                        dispositifs et syst&egrave;mes &eacute;lectroniques en
                        identifiant les tendances, les d&eacute;fis et les
                        opportunit&eacute;s d&#39;innovation sur une
                        p&eacute;riode de 15 ans, en tenant compte de la
                        dynamique entre la recherche acad&eacute;mique et
                        l&#39;industrie.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/5_0_intregrated_circuits_predictions.png"
                        alt="IRDS plan for feature evolution inside integrated circuits"
                      />
                    </div>
                  </div>

                  <div id="section5-2" class="section-block">
                    <h3 class="block-title">
                      <span> 5.1 GAAFET &amp; CFET </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Le GAAFET (Gate-All-Around Field-Effect Transistor) et
                        le CFET (Complementary FET) sont deux types de
                        transistors qui repr&eacute;sentent des avanc&eacute;es
                        importantes dans le domaine de la conception des
                        semi-conducteurs et qui sont consid&eacute;r&eacute;s
                        comme des alternatives potentielles aux transistors
                        FinFET dans les technologies de fabrication
                        avanc&eacute;es.
                      </span>
                    </p>
                    <h6><span> GAAFET </span></h6>
                    <p class="c0">
                      <span>
                        Le GAAFET (Gate-All-Around Field-Effect Transistor) est
                        un type de transistor qui pr&eacute;sente un canal de
                        conduction entour&eacute; de la grille de commande sur
                        toutes ses faces, d&#39;o&ugrave; son nom
                        &quot;gate-all-around&quot; en anglais. Contrairement
                        aux transistors FinFET qui ont une structure en forme de
                        fin, le GAAFET dispose d&#39;un canal cylindrique
                        enti&egrave;rement envelopp&eacute; par la grille. Cette
                        conception offre un meilleur contr&ocirc;le du canal de
                        conduction et r&eacute;duit les courants de fuite, ce
                        qui permet d&#39;am&eacute;liorer les performances et
                        l&#39;efficacit&eacute; &eacute;nerg&eacute;tique des
                        transistors. Le GAAFET est actuellement
                        &eacute;tudi&eacute; comme une alternative potentielle
                        aux transistors FinFET pour les technologies de
                        fabrication de semi-conducteurs de pointe.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/5_1_gaafet_cfet.jpg"
                        alt="GAAFET and CFET 3D view"
                        width="70%"
                      />
                    </div>
                    <h6><span> CFET </span></h6>
                    <p class="c0">
                      <span>
                        Le CFET (Complementary FET) est une approche innovante
                        pour la conception de transistors &agrave; effet de
                        champ qui vise &agrave; am&eacute;liorer
                        l&#39;efficacit&eacute; &eacute;nerg&eacute;tique des
                        circuits logiques. Contrairement aux transistors MOSFET
                        traditionnels qui utilisent une seule polarit&eacute; de
                        type de canal (P ou N), le CFET utilise &agrave; la fois
                        des transistors de type P et de type N dans une
                        structure compl&eacute;mentaire. Cela permet de
                        r&eacute;duire la consommation d&#39;&eacute;nergie en
                        &eacute;liminant les courants de fuite de mani&egrave;re
                        plus efficace, notamment lorsqu&#39;un signal est
                        &agrave; l&#39;&eacute;tat bas. Le CFET offre ainsi des
                        avantages potentiels en termes de r&eacute;duction de la
                        consommation d&#39;&eacute;nergie et
                        d&#39;am&eacute;lioration des performances des circuits
                        logiques.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        En r&eacute;sum&eacute;, le GAAFET et le CFET sont deux
                        types de transistors innovants qui repr&eacute;sentent
                        des avanc&eacute;es importantes dans le domaine de la
                        conception des semi-conducteurs. Ils sont
                        &eacute;tudi&eacute;s comme des alternatives
                        potentielles aux transistors FinFET et MOSFET
                        traditionnels pour am&eacute;liorer les performances,
                        l&#39;efficacit&eacute; &eacute;nerg&eacute;tique et la
                        densit&eacute; de l&#39;int&eacute;gration des circuits
                        &eacute;lectroniques.
                      </span>
                    </p>
                  </div>

                  <div id="section5-3" class="section-block">
                    <h3 class="block-title">
                      <span> 5.2 Mise &agrave; l&#39;&eacute;chelle </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Il est n&eacute;cessaire de mettre en pratique le
                        facteur de mise &agrave; l&#39;&eacute;chelle de
                        conception. Par exemple, la hauteur de la cellule
                        standard sera r&eacute;duite davantage en mettant
                        &agrave; l&#39;&eacute;chelle le nombre/la largeur des
                        dispositifs actifs dans la cellule standard ainsi que
                        les r&egrave;gles secondaires telles que les
                        r&egrave;gles de bout en bout, d&#39;extension, de
                        s&eacute;paration P-N et de zone minimale. De
                        m&ecirc;me, la largeur de la cellule standard peut
                        &ecirc;tre r&eacute;duite en se concentrant sur les
                        r&egrave;gles de conception critiques telles que la
                        terminaison de la nageoire &agrave;
                        l&#39;extr&eacute;mit&eacute; de la nageoire, etc., et
                        en permettant des structures telles que le
                        contact-sur-actif. De plus, la structure de contact doit
                        &ecirc;tre soigneusement s&eacute;lectionn&eacute;e pour
                        r&eacute;duire le risque d&#39;augmentation de la
                        densit&eacute; de courant au niveau des jonctions. On
                        pr&eacute;voit qu&#39;au-del&agrave; de 2028, les
                        dispositifs P et N pourraient &ecirc;tre empil&eacute;s
                        les uns sur les autres, permettant ainsi une
                        r&eacute;duction suppl&eacute;mentaire. Cette tendance
                        dans la mise &agrave; l&#39;&eacute;chelle de la cellule
                        standard est illustr&eacute;e dans la figure 25.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/5_2_scaling.png"
                        alt="Circuit scaling predictions"
                      />
                    </div>
                    <p class="c0">
                      <span>
                        Apr&egrave;s 2031, il n&#39;y a plus de place pour la
                        mise &agrave; l&#39;&eacute;chelle de la
                        g&eacute;om&eacute;trie 2D, par cons&eacute;quent,
                        l&#39;int&eacute;gration en trois dimensions tr&egrave;s
                        grande &eacute;chelle (VLSI) de circuits et de
                        syst&egrave;mes &agrave; l&#39;aide d&#39;approches
                        d&#39;int&eacute;gration
                        s&eacute;quentielles/empil&eacute;es sera
                        n&eacute;cessaire. Cela est d&ucirc; au fait qu&#39;il
                        n&#39;y a plus de place pour le placement des contacts
                        ainsi qu&#39;&agrave; l&#39;aggravation des performances
                        en raison de la mise &agrave; l&#39;&eacute;chelle de
                        l&#39;espacement des grilles et de l&#39;espacement des
                        m&eacute;taux. Il est pr&eacute;vu que la longueur de
                        canal physique saturera autour de 12 nm en raison de
                        l&#39;aggravation de l&#39;&eacute;lectrostatique,
                        tandis que la r&eacute;duction de l&#39;espacement des
                        grilles continuera jusqu&#39;&agrave; une largeur (~14
                        nm) pour fournir encore suffisamment d&#39;espace pour
                        le contact du dispositif tout en fournissant des
                        parasitiques acceptables. Cet inconv&eacute;nient de la
                        mise &agrave; l&#39;&eacute;chelle des pas
                        repr&eacute;sente un compromis d&eacute;riv&eacute; du
                        traitement en double pas de grille o&ugrave; des
                        dispositifs &agrave; pas rel&acirc;ch&eacute; sont
                        utilis&eacute;s pour les cellules &agrave; haute
                        performance tout en utilisant simultan&eacute;ment des
                        dispositifs &agrave; pas serr&eacute; pour les cellules
                        &agrave; haute densit&eacute;.
                      </span>
                    </p>
                  </div>

                  <div id="section5-4" class="section-block">
                    <h3 class="block-title">
                      <span>
                        5.3 Stacking vertical des puces m&eacute;moire
                      </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Le stacking vertical des puces m&eacute;moire sur le
                        processeur (MPU) r&eacute;duit la longueur des
                        interconnexions en exploitant la proximit&eacute;
                        physique des composants. Cette technique, connue sous le
                        nom de 3D stacking, implique l&#39;empilement de
                        plusieurs puces m&eacute;moire directement sur le MPU
                        plut&ocirc;t que de les placer c&ocirc;te &agrave;
                        c&ocirc;te sur la m&ecirc;me surface.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/5_3_memory_stacking.png"
                        alt="Vertical stacking memory"
                      />
                    </div>
                    <p class="c0">
                      <span>
                        Voici comment le stacking vertical contribue &agrave; la
                        r&eacute;duction de la longueur des interconnexions :
                      </span>
                    </p>
                    <ul class="c2 lst-kix_2lsbhxbgck8c-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Proximit&eacute; physique : En empilant les puces
                          m&eacute;moire directement sur le MPU, les distances
                          physiques entre le processeur et la m&eacute;moire
                          sont consid&eacute;rablement r&eacute;duites par
                          rapport &agrave; une disposition traditionnelle
                          o&ugrave; les puces sont plac&eacute;es sur la
                          m&ecirc;me surface. Cela signifie que les signaux
                          &eacute;lectriques parcourant les interconnexions ont
                          une distance plus courte &agrave; parcourir.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          R&eacute;duction de la latence : La r&eacute;duction
                          de la longueur des interconnexions entra&icirc;ne une
                          diminution de la latence, car les signaux peuvent se
                          d&eacute;placer plus rapidement sur des distances plus
                          courtes. Cela est particuli&egrave;rement important
                          dans les applications n&eacute;cessitant un
                          acc&egrave;s rapide &agrave; la m&eacute;moire, comme
                          dans les syst&egrave;mes informatiques et les
                          dispositifs &eacute;lectroniques avanc&eacute;s.
                        </span>
                      </li>
                    </ul>
                    <ul class="c2 lst-kix_v4dfwvxjchj7-0 start">
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Moins de consommation d&#39;&eacute;nergie : Les
                          signaux &eacute;lectriques rencontrent une
                          r&eacute;sistance et une capacit&eacute;
                          lorsqu&#39;ils traversent les interconnexions. En
                          r&eacute;duisant la longueur de ces interconnexions,
                          la perte d&#39;&eacute;nergie associ&eacute;e &agrave;
                          la r&eacute;sistance et &agrave; la capacit&eacute;
                          est &eacute;galement r&eacute;duite, contribuant ainsi
                          &agrave; une consommation d&#39;&eacute;nergie plus
                          efficace.
                        </span>
                      </li>
                      <li class="c0 c3 li-bullet-0">
                        <span>
                          Gain d&#39;espace : Le stacking vertical permet
                          d&#39;optimiser l&#39;utilisation de l&#39;espace sur
                          la puce en empilant les composants plut&ocirc;t
                          qu&#39;en les dispersant sur une surface
                          &eacute;tendue. Cela permet de cr&eacute;er des
                          dispositifs plus compacts tout en conservant des
                          performances &eacute;lev&eacute;es.
                        </span>
                      </li>
                    </ul>
                    <p class="c0">
                      <span>
                        En r&eacute;sum&eacute;, le stacking vertical des puces
                        m&eacute;moire sur le processeur r&eacute;duit la
                        longueur des interconnexions en rapprochant physiquement
                        les composants. Cela se traduit par des avantages
                        significatifs en termes de latence r&eacute;duite, de
                        consommation d&#39;&eacute;nergie optimis&eacute;e et
                        d&#39;optimisation de l&#39;espace sur la puce.
                      </span>
                    </p>
                  </div>

                  <div id="section5-5" class="section-block">
                    <h3 class="block-title">
                      <span> 5.4 Acc&eacute;l&eacute;rateurs </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Pour continuer &agrave; augmenter les performances
                        malgr&eacute; la limitation de fr&eacute;quence
                        impos&eacute;e par les contraintes de dissipation de
                        puissance, il est devenu n&eacute;cessaire
                        d&#39;abandonner l&#39;architecture de
                        l&#39;unit&eacute; centrale de traitement (MPU)
                        enti&egrave;rement flexible et de commencer &agrave; la
                        d&eacute;finir en fonction de la t&acirc;che &agrave;
                        accomplir. En d&#39;autres termes, le mat&eacute;riel et
                        le logiciel ont commenc&eacute; &agrave; &ecirc;tre
                        optimis&eacute;s pour des t&acirc;ches
                        sp&eacute;cifiques, et les performances ont repris leur
                        progression, se rapprochant ainsi des taux historiques.
                        Ces MPU sp&eacute;cialis&eacute;es sont appel&eacute;es
                        &quot;acc&eacute;l&eacute;rateurs&quot;.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/5_4_accelerator.png"
                        alt="Evolution of computing power between 1990 and 2010 with and without GPU-acceleration"
                      />
                    </div>
                    <p class="c0">
                      <span>
                        Un acc&eacute;l&eacute;rateur est d&eacute;fini comme un
                        &eacute;l&eacute;ment de mat&eacute;riel
                        sp&eacute;cialis&eacute; qui met en &oelig;uvre
                        diff&eacute;rentes fonctions pour ex&eacute;cuter un
                        ensemble d&#39;op&eacute;rations avec une performance
                        sup&eacute;rieure ou une efficacit&eacute;
                        &eacute;nerg&eacute;tique accrue par rapport &agrave;
                        une unit&eacute; centrale de traitement (CPU)
                        g&eacute;n&eacute;raliste. Les
                        acc&eacute;l&eacute;rateurs sont aujourd&#39;hui
                        couramment utilis&eacute;s pour am&eacute;liorer
                        consid&eacute;rablement les performances de certaines
                        charges de travail. Ils peuvent &ecirc;tre soit un
                        composant s&eacute;par&eacute; attach&eacute; &agrave;
                        un syst&egrave;me, soit int&eacute;gr&eacute;s
                        directement dans le processeur.
                      </span>
                    </p>
                  </div>
                </section>
                <section id="conclusion" class="doc-section">
                  <h2 class="section-title">
                    <span> 9. Conclusion </span>
                  </h2>
                  <div id="section9-1" class="section-block">
                    <h3 class="block-title">
                      <span> 9.1 Mondialisation </span>
                    </h3>
                    <p class="c0">
                      <span>
                        La crise de la pand&eacute;mie a incit&eacute; la
                        plupart des nations &agrave; adopter une attitude
                        n&eacute;gative envers la mondialisation et les a
                        amen&eacute;es &agrave; supposer que la perturbation des
                        cha&icirc;nes d&#39;approvisionnement aurait pu
                        &ecirc;tre att&eacute;nu&eacute;e, voire
                        &eacute;vit&eacute;e, si chaque nation poss&eacute;dait
                        une multitude de lignes de production domestiques
                        totalement autosuffisantes produisant presque
                        n&#39;importe quels articles. Cependant, cela est
                        pratiquement impossible dans l&#39;&egrave;re
                        &eacute;conomique actuelle, car de nombreux
                        ingr&eacute;dients fondamentaux pour plusieurs
                        cha&icirc;nes d&#39;approvisionnement sont presque
                        inexistants dans certaines nations et doivent &ecirc;tre
                        import&eacute;s. De plus, la production mondiale de
                        nombreux articles avait &eacute;t&eacute;
                        optimis&eacute;e de mani&egrave;re la plus rentable
                        possible pendant plus de deux d&eacute;cennies, de sorte
                        que la plupart des nations manquaient depuis de
                        nombreuses ann&eacute;es de la plupart des
                        &eacute;l&eacute;ments de base de nombreuses
                        cha&icirc;nes d&#39;approvisionnement.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Il est vrai que la Chine, en tant que supportrice de
                        plusieurs cha&icirc;nes d&#39;approvisionnement
                        critiques, a &eacute;t&eacute; consid&eacute;rablement
                        affect&eacute;e par la pand&eacute;mie, mais les
                        int&eacute;grateurs de syst&egrave;mes avaient
                        d&eacute;j&agrave; mis en place un ensemble de plans de
                        contingence d&#39;urgence potentiels qui ont
                        &eacute;t&eacute; activ&eacute;s, et les niveaux
                        d&#39;importation en provenance de fournisseurs
                        alternatifs ont &eacute;t&eacute; rapidement
                        augment&eacute;s &agrave; des niveaux sans
                        pr&eacute;c&eacute;dent en un an. Ce comportement
                        correspond &agrave; une pratique commerciale bien connue
                        appel&eacute;e &quot;strat&eacute;gie de fournisseur
                        multi-source&quot;.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        De nos jours, apr&egrave;s trois ans, les effets
                        &eacute;conomiques de la pand&eacute;mie sont presque
                        invisibles. En cons&eacute;quence de la concurrence
                        inattendue cr&eacute;&eacute;e par de nombreuses nations
                        d&eacute;sireuses de s&#39;impliquer dans la
                        cha&icirc;ne d&#39;approvisionnement, la Chine revient
                        maintenant et les importations vers les
                        &Eacute;tats-Unis d&eacute;passent d&eacute;sormais les
                        tendances historiques.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Les avantages de cette cha&icirc;ne
                        d&#39;approvisionnement remani&eacute;e et
                        &eacute;tendue maintiendront-ils par eux-m&ecirc;mes
                        l&#39;inflation &agrave; des niveaux historiques? En
                        regardant en arri&egrave;re sur les trois
                        derni&egrave;res ann&eacute;es, nous pouvons nous
                        demander si l&#39;impact &eacute;conomique de la
                        pand&eacute;mie n&#39;&eacute;tait rien de plus
                        qu&#39;un incident (bien que majeur) dans le
                        syst&egrave;me de cha&icirc;ne d&#39;approvisionnement
                        mondialis&eacute;e, tout comme lorsqu&#39;il y a une
                        panne de courant pendant une p&eacute;riode
                        prolong&eacute;e, ou lorsqu&#39;une inondation
                        impr&eacute;vue se produit, ou m&ecirc;me lorsqu&#39;un
                        tremblement de terre frappe une r&eacute;gion. Les gens
                        subissent normalement les cons&eacute;quences pendant un
                        certain temps, mais ils reconstruisent toujours
                        apr&egrave;s tout &eacute;v&eacute;nement
                        d&eacute;sastreux et in&eacute;vitablement, ayant
                        tir&eacute; la le&ccedil;on, prennent des mesures pour
                        la r&eacute;silience et comme assurance contre le
                        prochain &eacute;v&eacute;nement. Cette
                        r&eacute;alisation nous place dans la position de
                        formuler des plans de reprise et d&#39;assurance
                        pratiques pour l&#39;industrie &eacute;lectronique.
                        Gardons &agrave; l&#39;esprit que, par exemple, le
                        co&ucirc;t de la simple duplication de la
                        capacit&eacute; des galettes de semi-conducteurs par
                        rapatriement d&eacute;passerait facilement les 1
                        milliard de dollars! Qui a une telle somme d&#39;argent
                        disponible en r&eacute;serve?
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/9_8_predictions.png"
                        alt="Projected semiconductor capacity demand and cost of decoupling"
                      />
                    </div>
                  </div>

                  <div id="section9-2" class="section-block">
                    <h3 class="block-title">
                      <span> 9.2 Probl&eacute;matiques &agrave; venir </span>
                    </h3>
                    <p class="c0">
                      <span>
                        Au cours des 15 derni&egrave;res ann&eacute;es, le
                        mod&egrave;le Foundry/Fabless est devenu le moteur de
                        l&#39;industrie &eacute;lectronique. Jusqu&#39;&agrave;
                        pr&eacute;sent, les int&eacute;grateurs de
                        syst&egrave;mes se sont r&eacute;v&eacute;l&eacute;s
                        tr&egrave;s habiles &agrave; int&eacute;grer dans un
                        seul produit une multitude de technologies
                        d&eacute;j&agrave; existantes. Cependant, le volume
                        annuel de la plupart de ces produits r&eacute;ussis a
                        d&eacute;j&agrave; atteint un plateau ou a m&ecirc;me
                        diminu&eacute; au cours des derni&egrave;res
                        ann&eacute;es. De nombreuses id&eacute;es sur de
                        nouveaux produits passionnants ont &eacute;t&eacute;
                        propos&eacute;es dans de nombreuses pr&eacute;sentations
                        publiques, mais, dans la plupart des cas, les
                        technologies requises ne sont pas encore disponibles ou
                        sont en attente au fond de la &quot;vall&eacute;e de la
                        mort&quot; qui existe actuellement entre les
                        fournisseurs de technologie et les int&eacute;grateurs
                        de syst&egrave;mes - qui est responsable de les
                        d&eacute;velopper? Les lois sur les puces peuvent-elles
                        fournir des fonds et un soutien pour r&eacute;soudre ces
                        probl&egrave;mes?
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Les gouvernements du monde entier ont d&eacute;j&agrave;
                        engag&eacute; un grand nombre d&#39;investissements dans
                        les semi-conducteurs dans le but d&#39;augmenter la
                        capacit&eacute; nationale apr&egrave;s la prise de
                        conscience, pendant la pand&eacute;mie, que les
                        semi-conducteurs ont p&eacute;n&eacute;tr&eacute; dans
                        tous les aspects de la vie. Cet objectif peut ne pas
                        &ecirc;tre r&eacute;alis&eacute; de la mani&egrave;re la
                        plus attendue, mais les leaders internationaux de la
                        fabrication de semi-conducteurs se sont
                        d&eacute;j&agrave; engag&eacute;s dans la construction
                        de nouvelles usines en Europe, au Japon et aux
                        &Eacute;tats-Unis. Des usines suppl&eacute;mentaires
                        sont &agrave; l&#39;&eacute;tude.
                      </span>
                    </p>
                    <p class="c0">
                      <span>
                        Le d&eacute;fi imminent et le plus important consiste
                        &agrave; d&eacute;velopper des technologies en soutien
                        &agrave; la cr&eacute;ation de prototypes de blocs de
                        construction qui ne sont pas disponibles actuellement
                        mais qui sont fortement n&eacute;cessaires par les
                        int&eacute;grateurs de syst&egrave;mes pour de nouveaux
                        produits.
                      </span>
                    </p>
                    <div class="screenshot-holder">
                      <img
                        class="img-fluid"
                        src="assets/img/9_5_paolo_gargini_law.png"
                        alt="Moore's law VS Paolo Gargini statement"
                        width="70%"
                      />
                    </div>

                    <div class="ratio ratio-16x9">
                      <embed
                        src="https://www.youtube.com/embed/7uvUiq_jTLM?si=xs2f0eCAhozYxC1x"
                      ></embed>
                    </div>
                  </div>
                </section>
              </div>
            </div>

            <div class="doc-sidebar col-md-3 col-12 order-0 d-none d-md-flex">
              <div id="doc-nav" class="doc-nav">
                <ul id="doc-menu" class="nav doc-menu flex-column sticky">
                  <li class="nav-item">
                    <a class="nav-link scrollto" href="#intro">
                      0. Introduction
                    </a>
                  </li>
                  <!-- <li class="nav-item">
                    <ul class="nav doc-sub-menu nav flex-column">
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section0-1">
                          0.1 Gordon Earle Moore
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section0-2">
                          0.2 PremiÃ¨re loi de Moore
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section0-3">
                          0.3 DeuxiÃ¨me loi de Moore
                        </a>
                      </li>
                    </ul>
                  </li> -->

                  <li class="nav-item">
                    <a class="nav-link scrollto" href="#section1">
                      1. Les grandes Ã©volutions depuis 50 ans
                    </a>
                  </li>
                  <li class="nav-item">
                    <ul class="nav doc-sub-menu nav flex-column">
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section1-1">
                          1.1 Evolution du nombre de transistors depuis 50 ans
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section1-2">
                          1.2 Puissance de calcul et transistors
                        </a>
                      </li>
                    </ul>
                  </li>

                  <li class="nav-item">
                    <a class="nav-link scrollto" href="#section2">
                      2. Les Ã©volutions technologiques : 1950~2000
                    </a>
                  </li>
                  <!-- <li class="nav-item">
                    <ul class="nav doc-sub-menu nav flex-column">
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section2-1">
                          2.1 Circuits intÃ©grÃ©s
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section2-2">
                          2.2 CMOS
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section2-3">
                          2.3 DRAM
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section2-4">
                          2.4 RÃ©sine photosensible amplifiÃ©e chimiquement
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section2-5">
                          2.5 Photolithography Ã  laser excimÃ¨re Ã  UV profond
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section2-6">
                          2.6 Innovations sur les interconnexions
                        </a>
                      </li>
                    </ul>
                  </li> -->

                  <li class="nav-item">
                    <a class="nav-link scrollto" href="#section3">
                      3. Quelques concepts Ã  garder en tÃªte
                    </a>
                  </li>
                  <li class="nav-item">
                    <ul class="nav doc-sub-menu nav flex-column">
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section3-1">
                          3.1 Transistor MOS
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section3-2">
                          3.2 FrÃ©quence et nombre de coeurs
                        </a>
                      </li>
                    </ul>
                  </li>

                  <li class="nav-item">
                    <a class="nav-link scrollto" href="#section4">
                      4. Les Ã©volutions technologiques : 2000~2017
                    </a>
                  </li>
                  <li class="nav-item">
                    <ul class="nav doc-sub-menu nav flex-column">
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section4-1">
                          4.1 DiÃ©lectriques high-k
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section4-2">
                          4.2 FinFET
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section4-3">
                          4.3 Lithographie extrÃªme ultraviolet
                        </a>
                      </li>
                    </ul>
                  </li>

                  <li class="nav-item">
                    <a class="nav-link scrollto" href="#section5">
                      5. Les Ã©volutions technologiques futures
                    </a>
                  </li>
                  <li class="nav-item">
                    <ul class="nav doc-sub-menu nav flex-column">
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section5-1">
                          5.0 IRDS
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section5-2">
                          5.1 GAAFET & CFET
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section5-3">
                          5.2 Mise Ã  l'Ã©chelle
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section5-4">
                          5.3 Stacking vertical des puces mÃ©moire
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section5-5">
                          5.4 AccÃ©lÃ©rateurs
                        </a>
                      </li>
                    </ul>
                  </li>

                  <li class="nav-item">
                    <a class="nav-link scrollto" href="#conclusion">
                      9. Conclusion
                    </a>
                  </li>
                  <!-- <li class="nav-item">
                    <ul class="nav doc-sub-menu nav flex-column">
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section9-1">
                          9.1 Mondialisation
                        </a>
                      </li>
                      <li class="nav-item">
                        <a class="nav-link scrollto" href="#section9-2">
                          9.2 ProblÃ©matiques Ã  venir
                        </a>
                      </li>
                    </ul>
                  </li> -->
                </ul>
              </div>
            </div>
          </div>
        </div>
      </div>
    </div>

    <footer id="footer" class="footer text-center">
      <div class="container">
        <!--/* This template is free as long as you keep the footer attribution link. If you'd like to use the template without the attribution link, you can buy the commercial license via our website: themes.3rdwavemedia.com Thank you for your support. :) */-->
        <small class="copyright"
          >Designed with <span class="sr-only">love</span
          ><i class="fas fa-heart"></i> by
          <a href="https://themes.3rdwavemedia.com/" target="_blank"
            >Xiaoying Riley</a
          >
          for developers</small
        >
      </div>
    </footer>

    <!-- Main Javascript -->
    <script src="assets/plugins/bootstrap/js/bootstrap.min.js"></script>
    <script src="assets/plugins/prism/prism.js"></script>
    <script src="assets/plugins/stickyfill/dist/stickyfill.min.js"></script>
    <script src="assets/plugins/gumshoe/gumshoe.polyfills.min.js"></script>
    <script src="assets/plugins/simplelightbox/simple-lightbox.min.js"></script>
    <script src="assets/js/main.js"></script>
  </body>
</html>
