
core:  ysyx_210243

#####################
#vcs compile log
#####################



all clear!!



#####################
#vcs system test
#####################
Hello test pass!!
Mem test pass!!
!!!!rtthread test fail!!!!


程序未跑通，可能是由于某些寄存器控制信号未初始化，或是某些逻辑错误,请自行检查修正后再次提交测试

以下为未复位的寄存器:

  10) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210243.u_axi_interconnect.if_hs 
  11) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210243.u_axi_interconnect.mem_hs 
  41) asic_system.u0_asic_top.u0_soc_top.u0_ysyx_210243.u_cpu.Mem_Stage.mem_mtime_mtimecmp_bit 
