
I2C Basic.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  0000016e  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000011a  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  0000016e  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000001a0  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000038  00000000  00000000  000001e0  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   000008bd  00000000  00000000  00000218  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 000007bc  00000000  00000000  00000ad5  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000358  00000000  00000000  00001291  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000054  00000000  00000000  000015ec  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000434  00000000  00000000  00001640  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    0000007b  00000000  00000000  00001a74  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000028  00000000  00000000  00001aef  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 3e 00 	jmp	0x7c	; 0x7c <__ctors_end>
   4:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
   8:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
   c:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  10:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  14:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  18:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  1c:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  20:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  24:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  28:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  2c:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  30:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  34:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  38:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  3c:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  40:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  44:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  48:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  4c:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  50:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  54:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  58:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  5c:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  60:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  64:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  68:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  6c:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  70:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  74:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>
  78:	0c 94 48 00 	jmp	0x90	; 0x90 <__bad_interrupt>

0000007c <__ctors_end>:
  7c:	11 24       	eor	r1, r1
  7e:	1f be       	out	0x3f, r1	; 63
  80:	cf ef       	ldi	r28, 0xFF	; 255
  82:	d0 e1       	ldi	r29, 0x10	; 16
  84:	de bf       	out	0x3e, r29	; 62
  86:	cd bf       	out	0x3d, r28	; 61
  88:	0e 94 7d 00 	call	0xfa	; 0xfa <main>
  8c:	0c 94 8b 00 	jmp	0x116	; 0x116 <_exit>

00000090 <__bad_interrupt>:
  90:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000094 <TWInit>:
	TWCR = (1 << TWINT) | (1 << TWEN);						// Send address
	while(!(TWCR & (1 << TWINT)));							// Wait until TWINT is set
	TWDR = data_tx;
	TWCR = (1 << TWINT) | (1 << TWEN);						// Send data
	while(!(TWCR & (1 << TWINT)));							// Wait until TWINT is set
	TWCR = (1 << TWINT) | (1 << TWSTO) | (1 << TWEN);		// Set stop condition
  94:	e8 eb       	ldi	r30, 0xB8	; 184
  96:	f0 e0       	ldi	r31, 0x00	; 0
  98:	90 81       	ld	r25, Z
  9a:	89 2b       	or	r24, r25
  9c:	80 83       	st	Z, r24
  9e:	10 92 b9 00 	sts	0x00B9, r1	; 0x8000b9 <__TEXT_REGION_LENGTH__+0x7f00b9>
  a2:	08 95       	ret

000000a4 <TWReceive>:
}

uint16_t TWReceive(unsigned char address) {
	uint16_t data_HB, data_LB;
	TWCR = (1 << TWINT) | (1 << TWSTA) | (1 << TWEN);		// Set start condition
  a4:	94 ea       	ldi	r25, 0xA4	; 164
  a6:	90 93 bc 00 	sts	0x00BC, r25	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f00bc>
	while(!(TWCR & (1 << TWINT)));							// Wait until TWINT is set
  aa:	90 91 bc 00 	lds	r25, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f00bc>
  ae:	99 23       	and	r25, r25
  b0:	e4 f7       	brge	.-8      	; 0xaa <TWReceive+0x6>
	TWDR = address;
  b2:	80 93 bb 00 	sts	0x00BB, r24	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f00bb>
	TWCR = (1 << TWINT) | (1 << TWEN);						// Send address
  b6:	84 e8       	ldi	r24, 0x84	; 132
  b8:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f00bc>
	while(!(TWCR & (1 << TWINT)));							// Wait until TWINT is set
  bc:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f00bc>
  c0:	88 23       	and	r24, r24
  c2:	e4 f7       	brge	.-8      	; 0xbc <TWReceive+0x18>
	// Acknowledge status can be directly added to the data read transfer
	TWCR = (1 << TWINT) | (1 << TWEN) | (1 << TWEA);		// Start receiving 1st data + ACK
  c4:	84 ec       	ldi	r24, 0xC4	; 196
  c6:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f00bc>
	while(!(TWCR & (1 << TWINT)));							// Wait until TWINT is set
  ca:	80 91 bc 00 	lds	r24, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f00bc>
  ce:	88 23       	and	r24, r24
  d0:	e4 f7       	brge	.-8      	; 0xca <TWReceive+0x26>
	data_HB = TWDR;
  d2:	80 91 bb 00 	lds	r24, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f00bb>
  d6:	28 2f       	mov	r18, r24
  d8:	30 e0       	ldi	r19, 0x00	; 0
	TWCR = (1 << TWINT) | (1 << TWEN);						// Start receiving 2nd data + NACK
  da:	84 e8       	ldi	r24, 0x84	; 132
  dc:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f00bc>
	while(!(TWCR & (1 << TWINT)));							// Wait until TWINT is set
  e0:	90 91 bc 00 	lds	r25, 0x00BC	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f00bc>
  e4:	99 23       	and	r25, r25
  e6:	e4 f7       	brge	.-8      	; 0xe0 <TWReceive+0x3c>
	data_LB = TWDR;
  e8:	40 91 bb 00 	lds	r20, 0x00BB	; 0x8000bb <__TEXT_REGION_LENGTH__+0x7f00bb>
	TWCR = (1 << TWINT) | (1 << TWSTO) | (1 << TWEN);		// Set stop condition
  ec:	84 e9       	ldi	r24, 0x94	; 148
  ee:	80 93 bc 00 	sts	0x00BC, r24	; 0x8000bc <__TEXT_REGION_LENGTH__+0x7f00bc>
	return (data_HB << 8) | data_LB;
  f2:	92 2f       	mov	r25, r18
  f4:	88 27       	eor	r24, r24
}
  f6:	84 2b       	or	r24, r20
  f8:	08 95       	ret

000000fa <main>:

int main(void)
{
	TWInit(BITRATE);
  fa:	8a e2       	ldi	r24, 0x2A	; 42
  fc:	0e 94 4a 00 	call	0x94	; 0x94 <TWInit>
	DDRA = 0xFF;
 100:	8f ef       	ldi	r24, 0xFF	; 255
 102:	81 b9       	out	0x01, r24	; 1
	while (1)
	{
		PORTA = TWReceive(RD_DEV) >> 8;
 104:	81 e9       	ldi	r24, 0x91	; 145
 106:	0e 94 52 00 	call	0xa4	; 0xa4 <TWReceive>
 10a:	92 b9       	out	0x02, r25	; 2
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 10c:	80 e1       	ldi	r24, 0x10	; 16
 10e:	8a 95       	dec	r24
 110:	f1 f7       	brne	.-4      	; 0x10e <main+0x14>
 112:	00 c0       	rjmp	.+0      	; 0x114 <main+0x1a>
 114:	f7 cf       	rjmp	.-18     	; 0x104 <main+0xa>

00000116 <_exit>:
 116:	f8 94       	cli

00000118 <__stop_program>:
 118:	ff cf       	rjmp	.-2      	; 0x118 <__stop_program>
