## 목차
- [VSCode 세팅](#vscode-세팅)
	- [verilog 세팅](#verilog-세팅)
		- [vscode 설정](#vscode-설정)
- [Verilog](#verilog)
	- [Testbench](#testbench)
	- [Latch 유의1](#latch-유의1)
	- [Look Up Table을 사용하는 이유](#look-up-table을-사용하는-이유)


# VSCode 세팅
## verilog 세팅
![alt text](image-3.png)
- 다음 3개의 extension 설치
- SystemVerilog extension은 베릴로그 코드를 정렬해줌

### vscode 설정
1. 문법오류 체크<br>
![alt text](image-4.png)

- xvlog: Vivado 시뮬레이션 툴

2. Verilog 코드 정렬<br>
![alt text](image-5.png)
- 해당 포맷으로 코드를 정렬해줌
- 코드를 보기좋게 정렬해줌
- 문법 오류 체크하기에도 좋음
- ctrl+shift+p
  - --> "Systemerilog Formatter - Format this file" 누르면 정렬해줌 

# Verilog
## Testbench
- TB에서 테스트할 모듈의
  - Input: reg로 정의
  - Output: wire로 정의

- [# time;]
  - time delay * timescale (ns)
  - begin-end 안에서는 시간이 누적됨

- $finish;
  - 시뮬레이터를 완전 종료

- $stop;
  - 시뮬레이터를능잠시 멈춤
  - 다시 시작 가능
## Latch 유의1
- Case문 Latch 발생 방지방법
  - 1) default 선언
  - 2) 모든 경우의 수 정의

## Look Up Table을 사용하는 이유
1. 필요한 데이터를 미리 세팅
- 연산 속도를 빠르게 함
- 단, 연산 개수가 한정적이고 메모리가 충분할 때 사용
- 속도에 비례해서 메모리 리소스가 증가

2. CRC
- 에러 찾을때

