<!doctype html>
<html lang="fr">
    <head>
        <title>Activité : intégration d'un contrôleur de bus I<sup>2</sup>C</title>
        <meta charset="utf-8">
        <link rel="stylesheet" href="../assets/normalize.css/normalize.css">
        <link rel="stylesheet" href="../assets/fontawesome/css/all.min.css">
        <link rel="stylesheet" href="../assets/katex/katex.min.css">
        <link rel="stylesheet" href="../styles/page.css">
    </head>
    <body>
        <header>
            
    <nav>
    
        <a href="virgule-spi-activite.html">&larr;&nbsp;Activité : intégration d'un contrôleur de bus SPI</a>
    
    
        <a href="virgule-sonar-activite.html">Activité : intégration d'un récepteur série pour sonar&nbsp;&rarr;</a>
    
</nav>

    
                <h1>Activité : intégration d'un contrôleur de bus I<sup>2</sup>C</h1>
                
                
            

        </header>
        
    
        <ul class="toc">
            
            
                
                <li><a href="#le-bus-i2c">Le bus I2C</a></li>
            
                
                    <li><ul>
                    
                
                <li><a href="#maitre-et-esclave-i2c">Maître et esclave I2C</a></li>
            
                
                <li><a href="#le-protocole-i2c">Le protocole I2C</a></li>
            
                
                    </ul></li>
                    
                
                <li><a href="#completer-le-projet-vivado">Compléter le projet Vivado</a></li>
            
                
                <li><a href="#lentite-i2cmaster">L’entité I2CMaster</a></li>
            
                
                <li><a href="#modification-du-systeme">Modification du système</a></li>
            
                
                    <li><ul>
                    
                
                <li><a href="#paquetage-computerpkg">Paquetage Computer_pkg</a></li>
            
                
                <li><a href="#entite-computer">Entité Computer</a></li>
            
                
                <li><a href="#architecture-structural">Architecture Structural</a></li>
            
                
                <li><a href="#fichier-de-contraintes">Fichier de contraintes</a></li>
            
                
                    </ul></li>
                    
                
                <li><a href="#generer-le-bitstream-et-configurer-le-fpga">Générer le bitstream et configurer le FPGA</a></li>
            
            
        </ul>
            
    
    <section><h1 id="le-bus-i2c" tabindex="-1">Le bus I<sup>2</sup>C</h1>
<p>Un <a href="https://en.wikipedia.org/wiki/I%C2%B2C">bus I<sup>2</sup>C (Inter-IC Bus)</a>
est un bus série synchrone souvent utilisé pour échanger des données entre un microcontrôleur
et un ou plusieurs périphériques.
Dans le cadre de ce projet, il permettra à notre application de dialoguer
avec un module <a href="https://reference.digilentinc.com/reference/pmod/pmodtmp2/reference-manual">capteur de température</a>,</p>
</section><section><h2 id="maitre-et-esclave-i2c" tabindex="-1">Maître et esclave I<sup>2</sup>C</h2>
<div class="warning">
<p>Historiquement, les électroniciens utilisent les termes «&nbsp;maître&nbsp;» et «&nbsp;esclave&nbsp;»
(ou «&nbsp;master&nbsp;» et «&nbsp;slave&nbsp;») pour désigner les rôles joués par les composants d’un
système lorsqu’ils communiquent ensemble.
Il s’agit d’une analogie qui vise à faciliter la compréhension&nbsp;:
dans un ordinateur, on dira que le processeur se comporte
<em>comme</em> un maître, et ses périphériques <em>comme</em> des esclaves.</p>
<p>Il ne s’agit pas de faire la promotion de l’esclavage, ni d’en minimiser
la gravité.</p>
<p>Cependant, depuis plusieurs années, cette terminologie est remise en question.
La communauté des informaticiens et électroniciens remplace progressivement
les mots «&nbsp;maître&nbsp;» et «&nbsp;esclave&nbsp;» par des termes plus neutres.
À notre connaissance, il n’existe pas encore de consensus sur le choix de ces
nouveaux termes.
Pour cette raison, cette page continue à utiliser les mots «&nbsp;maître&nbsp;» et
«&nbsp;esclave&nbsp;» qui restent très présents dans les documentations techniques
des constructeurs et dans les spécifications de protocoles.</p>
</div>
<p>Dans une communication I<sup>2</sup>C, le <em>maître</em> est le composant qui a l’initiative des
communications. L’<em>esclave</em> répond aux demandes du maître.</p>
<p>Physiquement, un bus I<sup>2</sup>C est composé de deux signaux&nbsp;:</p>
<ul>
<li>Une ligne de données (SDA pour <em>Serial Data</em>), dont le rôle principal est de transporter les données entre les composants, un bit à la fois.</li>
<li>Une ligne d’horloge (SCL pour <em>Serial Clock</em>) qui synchronise l’envoi et la réception des bits sur SDA.</li>
</ul>
<p>C’est toujours le maître qui produit le signal d’horloge.
Comme il n’y a qu’une ligne de données, le maître et l’esclave prennent alternativement
le contrôle de SDA pour envoyer des données ou acquitter la réception d’un octet.</p>
<!-- TODO Ajouter une figure -->
</section><section><h2 id="le-protocole-i2c" tabindex="-1">Le protocole I<sup>2</sup>C</h2>
<p>Contrairement au <a href="virgule-spi-activite.html">bus SPI</a>, un bus I<sup>2</sup>C peut
interconnecter plusieurs maîtres et plusieurs esclaves.
Chaque esclave possède une adresse sur 7 bits qui permet de l’identifier.</p>
<p>Au démarrage d’une <em>trame</em> I<sup>2</sup>C, le maître prend le contrôle des lignes
SCL et SDA&nbsp;:</p>
<ul>
<li>Il produit un signal d’horloge sur SCL.</li>
<li>Sur SDA, il transmet l’adresse du périphérique avec lequel il souhaite communiquer
et indique s’il souhaite envoyer ou recevoir des données.</li>
</ul>
<p>Ensuite, il peut utiliser SDA pour transmettre une séquence d’octets,
ou libérer SDA pour laisser l’esclave lui transmettre des données.
À la fin de chaque octet, le destinataire envoie un bit d’acquittement
sur SDA.</p>
<p>Le protocole de communication est assez complexe à mettre en œuvre,
d’abord à cause de la présence d’une seule ligne de données SDA qui a plusieurs
rôles (signaler le démarrage ou l’arrêt d’une communication, envoyer ou recevoir
des bits d’adresse ou de données, acquitter la réception d’un octet), mais aussi
à cause de la présence éventuelle de plusieurs maîtres qui peuvent tenter de
démarrer une communication simultanément.</p>
<div class="info">
<p>Nous ne détaillerons pas le protocole dans cette page.
Si vous le souhaitez, vous pouvez consulter <a href="https://www.nxp.com/docs/en/user-guide/UM10204.pdf">la spécification officielle du bus I<sup>2</sup>C</a>.</p>
</div>
</section><section><h1 id="completer-le-projet-vivado" tabindex="-1">Compléter le projet Vivado</h1>
<p>Si ce n’est pas déjà fait, ouvrez votre projet <code>Computer</code> dans Vivado&nbsp;:</p>
<pre><code class="icon-term language-bash"><span class="hljs-built_in">cd</span> <span class="hljs-variable">$HOME</span>/CoCiNum
./scripts/vivado vivado/Computer/Computer.xpr
</code></pre>
<p class="icon-config">Dans le panneau, <em>Flow Navigator</em>, exécutez l’action <em>Add Sources</em>,
choisissez <em>Add or create design sources</em> et pressez le bouton <em>Next</em>.</p>
<p class="icon-config">Ajoutez les fichiers source VHDL suivants à votre projet.
Tous ces fichiers sont situés dans des sous-dossiers de <code>CoCiNum/src/vhdl</code>.</p>
<table>
<thead>
<tr>
<th style="text-align:left">Sous-dossier</th>
<th style="text-align:left">Fichier</th>
<th style="text-align:left">Rôle</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left"><code>I2C</code></td>
<td style="text-align:left"><code>I2CMaster-precompiled.vhd</code></td>
<td style="text-align:left">Un périphérique contrôleur de bus I<sup>2</sup>C.</td>
</tr>
</tbody>
</table>
<div class="info">
<p>Nous ne fournissons pas le code source du contrôleur I<sup>2</sup>C.</p>
<p>Le fichier <code>I2CMaster-precompiled.vhd</code> contient du code VHDL qui a fait l’objet
d’une première étape de synthèse logique.
Il n’est pas destiné à être lu par un être humain.</p>
</div>
<p>Choisissez sur quel connecteur d’extension <em>Pmod</em> de la carte Basys3 vous allez
brancher votre périphérique I<sup>2</sup>C.
Sur la sérigraphie de la carte, ils portent les noms <code>JA</code> (en haut à gauche),
<code>JB</code> (en haut à droite), <code>JC</code> (en bas à droite), et <code>JXADC</code> (en bas à gauche).</p>
<p class="icon-config">Dans le panneau, <em>Flow Navigator</em>, exécutez à nouveau l’action <em>Add Sources</em>,
choisissez <em>Add or create constraints</em> et pressez le bouton <em>Next</em>.</p>
<p class="icon-config">Ajoutez au projet Vivado le fichier de contraintes correspondant à votre choix&nbsp;:</p>
<table>
<thead>
<tr>
<th style="text-align:left">Sous-dossier</th>
<th style="text-align:left">Fichier</th>
<th style="text-align:left">Rôle</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left"><code>Basys3</code></td>
<td style="text-align:left"><code>Basys3_PmodA.xdc</code></td>
<td style="text-align:left">Fichier de contraintes pour Vivado, brochage du connecteur JA.</td>
</tr>
<tr>
<td style="text-align:left"><code>Basys3</code></td>
<td style="text-align:left"><code>Basys3_PmodB.xdc</code></td>
<td style="text-align:left">Fichier de contraintes pour Vivado, brochage du connecteur JB.</td>
</tr>
<tr>
<td style="text-align:left"><code>Basys3</code></td>
<td style="text-align:left"><code>Basys3_PmodC.xdc</code></td>
<td style="text-align:left">Fichier de contraintes pour Vivado, brochage du connecteur JC.</td>
</tr>
<tr>
<td style="text-align:left"><code>Basys3</code></td>
<td style="text-align:left"><code>Basys3_PmodXADC.xdc</code></td>
<td style="text-align:left">Fichier de contraintes pour Vivado, brochage du connecteur JD.</td>
</tr>
</tbody>
</table>
</section><section><h1 id="lentite-i2cmaster" tabindex="-1">L’entité I2CMaster</h1>
<p>L’entité <code>I2CMaster</code> est conçue comme un périphérique pour le processeur <code>Virgule</code>.
Elle possède deux paramètres génériques&nbsp;:</p>
<table>
<thead>
<tr>
<th style="text-align:left">Port</th>
<th style="text-align:left">Type</th>
<th style="text-align:left">Rôle</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left"><code>CLK_FREQUENCY_HZ</code></td>
<td style="text-align:left">Entier</td>
<td style="text-align:left">La fréquence du signal d’horloge <code>clk_i</code>, en Hz</td>
</tr>
<tr>
<td style="text-align:left"><code>I2C_FREQUENCY_HZ</code></td>
<td style="text-align:left">Entier</td>
<td style="text-align:left">La fréquence du signal d’horloge série <code>scl_io</code>, en Hz. Par défaut 100 kHz.</td>
</tr>
</tbody>
</table>
<p>Et voici la liste de ses ports&nbsp;:</p>
<table>
<thead>
<tr>
<th style="text-align:left">Port</th>
<th style="text-align:left">Direction</th>
<th style="text-align:left">Type</th>
<th style="text-align:left">Rôle</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left"><code>clk_i</code></td>
<td style="text-align:left">Entrée</td>
<td style="text-align:left">Logique</td>
<td style="text-align:left">Le signal d’horloge global</td>
</tr>
<tr>
<td style="text-align:left"><code>reset_i</code></td>
<td style="text-align:left">Entrée</td>
<td style="text-align:left">Logique</td>
<td style="text-align:left">La commande de réinitialisation</td>
</tr>
<tr>
<td style="text-align:left"><code>valid_i</code></td>
<td style="text-align:left">Entrée</td>
<td style="text-align:left">Logique</td>
<td style="text-align:left">Demande de transfert de donnée</td>
</tr>
<tr>
<td style="text-align:left"><code>ready_o</code></td>
<td style="text-align:left">Sortie</td>
<td style="text-align:left">Logique</td>
<td style="text-align:left">Indicateur de fin d’une lecture ou d’une écriture</td>
</tr>
<tr>
<td style="text-align:left"><code>write_i</code></td>
<td style="text-align:left">Entrée</td>
<td style="text-align:left">Vecteur de 4 bits</td>
<td style="text-align:left">Sélection des octets à écrire</td>
</tr>
<tr>
<td style="text-align:left"><code>address_i</code></td>
<td style="text-align:left">Entrée</td>
<td style="text-align:left">Logique</td>
<td style="text-align:left">Le bus d’adresses</td>
</tr>
<tr>
<td style="text-align:left"><code>wdata_i</code></td>
<td style="text-align:left">Entrée</td>
<td style="text-align:left">Vecteur de 32 bits</td>
<td style="text-align:left">Le bus de données en écriture</td>
</tr>
<tr>
<td style="text-align:left"><code>rdata_o</code></td>
<td style="text-align:left">Sortie</td>
<td style="text-align:left">Vecteur de 32 bits</td>
<td style="text-align:left">Le bus de données en lecture</td>
</tr>
<tr>
<td style="text-align:left"><code>evt_o</code></td>
<td style="text-align:left">Sortie</td>
<td style="text-align:left">Logique</td>
<td style="text-align:left">Indique la fin d’un échange de données</td>
</tr>
<tr>
<td style="text-align:left"><code>error_o</code></td>
<td style="text-align:left">Sortie</td>
<td style="text-align:left">Logique</td>
<td style="text-align:left">Indique une erreur au cours d’un échange de données</td>
</tr>
<tr>
<td style="text-align:left"><code>scl_io</code></td>
<td style="text-align:left">Entrée-sortie</td>
<td style="text-align:left">Logique</td>
<td style="text-align:left">La ligne d’horloge I<sup>2</sup>C</td>
</tr>
<tr>
<td style="text-align:left"><code>sda_io</code></td>
<td style="text-align:left">Entrée-sortie</td>
<td style="text-align:left">Logique</td>
<td style="text-align:left">La ligne de données I<sup>2</sup>C</td>
</tr>
</tbody>
</table>
<p>Dans une situation simple avec un seul maître et un seul esclave, la sortie
<code>error_o</code> ne sera pas utilisée.</p>
<p>En VHDL, les ports <code>scl_io</code> et <code>sda_io</code> sont déclarés avec le mode <code>inout</code>
car ils jouent <strong>alternativement</strong> les rôles d’entrées ou de sorties.</p>
<p>L’entrée <code>address_i</code> permet d’accéder à deux registres de 32 bits.
À l’adresse <code>'1'</code>, le registre de contrôle se décompose en plusieurs champs&nbsp;:</p>
<table>
<thead>
<tr>
<th style="text-align:center"><code>address_i</code></th>
<th style="text-align:right">Bits</th>
<th style="text-align:left">Registre</th>
<th style="text-align:left">Rôle</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:center"><code>'0'</code></td>
<td style="text-align:right">31 à 0</td>
<td style="text-align:left"><code>data_reg</code></td>
<td style="text-align:left">Les données envoyées ou reçues.</td>
</tr>
<tr>
<td style="text-align:center"><code>'1'</code></td>
<td style="text-align:right">14 à 12</td>
<td style="text-align:left"><code>send_len_reg</code></td>
<td style="text-align:left">Le nombre d’octets à envoyer (entre 0 et 4)</td>
</tr>
<tr>
<td style="text-align:center"><code>'1'</code></td>
<td style="text-align:right">10 à 8</td>
<td style="text-align:left"><code>receive_len_reg</code></td>
<td style="text-align:left">Le nombre d’octets à recevoir (entre 0 et 4)</td>
</tr>
<tr>
<td style="text-align:center"><code>'1'</code></td>
<td style="text-align:right">6 à 0</td>
<td style="text-align:left"><code>slave_address_reg</code></td>
<td style="text-align:left">L’adresse de l’esclave</td>
</tr>
</tbody>
</table>
<p>L’entité <code>I2CMaster</code> implémente un scénario d’utilisation du bus I<sup>2</sup>C dans
lequel une trame se décompose en&nbsp;:</p>
<ol>
<li>L’envoi d’une séquence contenant au maximum 4 octets.</li>
<li>La réception d’une séquence contenant au maximum 4 octets, en provenance du même esclave.</li>
</ol>
<p>Pour réaliser un tel échange, il faut&nbsp;:</p>
<ol>
<li>Régler <code>send_len_reg</code>, <code>receive_len_reg</code> et <code>slave_address_reg</code>.</li>
<li>Écrire dans <code>data_reg</code> pour démarrer la communication. S’il n’y a rien à envoyer (<code>send_len_reg</code> = 0), on peut écrire n’importe quoi dans <code>data_reg</code>.</li>
<li>Attendre que <code>evt_o</code> passe à <code>'1'</code>.</li>
<li>Lire les octets reçus dans <code>data_reg</code>.</li>
</ol>
<p>La sortie <code>evt_o</code> sera typiquement reliée au contrôleur d’interruptions.</p>
</section><section><h1 id="modification-du-systeme" tabindex="-1">Modification du système</h1>
</section><section><h2 id="paquetage-computerpkg" tabindex="-1">Paquetage <code>Computer_pkg</code></h2>
<p class="icon-file">Dans le fichier <code>Computer_pkg.vhd</code>, ajoutez des constantes pour définir les
caractéristiques des nouveaux périphériques du système&nbsp;:</p>
<table>
<thead>
<tr>
<th style="text-align:left">Constante</th>
<th style="text-align:left">Type</th>
<th style="text-align:left">Valeur</th>
<th style="text-align:left">Rôle</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left"><code>I2C_ADDRESS</code></td>
<td style="text-align:left">Octet</td>
<td style="text-align:left">84<sub>hex</sub></td>
<td style="text-align:left">Les bits 31 à 24 de l’adresse pour accéder au contrôleur SPI.</td>
</tr>
<tr>
<td style="text-align:left"><code>INTC_EVENTS_I2C</code></td>
<td style="text-align:left">Entier</td>
<td style="text-align:left">3</td>
<td style="text-align:left">Pour le contrôleur d’interruptions, le numéro de l’événement indiquant la fin d’une communication SPI.</td>
</tr>
</tbody>
</table>
<div class="info">
<p>Les informations contenues dans la colonne <em>Valeur</em> sont des exemples.
Vous pouvez les modifier à condition que chaque périphérique de votre architecture
ait une adresse et un numéro d’événement différents des autres périphériques.</p>
</div>
</section><section><h2 id="entite-computer" tabindex="-1">Entité <code>Computer</code></h2>
<p class="icon-file">Dans le fichier <code>Computer.vhd</code>, complétez l’entité <code>Computer</code> en déclarant
les ports du connecteur d’extension que vous avez choisi.
Le tableau ci-dessous donne la liste des ports disponibles et leur rôle.
Ils sont tous de type <code>std_logic</code>.</p>
<table>
<thead>
<tr>
<th style="text-align:left">Rôle</th>
<th style="text-align:left"><code>JA</code></th>
<th style="text-align:left"><code>JB</code></th>
<th style="text-align:left"><code>JC</code></th>
<th style="text-align:left"><code>JXADC</code></th>
<th style="text-align:left">Mode</th>
</tr>
</thead>
<tbody>
<tr>
<td style="text-align:left">Serial Clock</td>
<td style="text-align:left"><code>pmod_a3</code></td>
<td style="text-align:left"><code>pmod_b3</code></td>
<td style="text-align:left"><code>pmod_c3</code></td>
<td style="text-align:left"><code>pmod_xadc3</code></td>
<td style="text-align:left"><code>inout</code></td>
</tr>
<tr>
<td style="text-align:left">Serial Data</td>
<td style="text-align:left"><code>pmod_a4</code></td>
<td style="text-align:left"><code>pmod_b4</code></td>
<td style="text-align:left"><code>pmod_c4</code></td>
<td style="text-align:left"><code>pmod_xadc4</code></td>
<td style="text-align:left"><code>inout</code></td>
</tr>
</tbody>
</table>
</section><section><h2 id="architecture-structural" tabindex="-1">Architecture <code>Structural</code></h2>
<p class="icon-file">Dans le fichier <code>Computer.vhd</code>, complétez l’architecture pour intégrer un
contrôleur I<sup>2</sup>C en utilisant les constantes que vous avez ajoutées
au paquetage <code>Computer_pkg</code>.</p>
<div class="info">
<p>Inspirez-vous des instances déjà présentes dans l’architecture.</p>
<p>Représentez sous la forme d’un schéma la nouvelle structure du système.</p>
</div>
</section><section><h2 id="fichier-de-contraintes" tabindex="-1">Fichier de contraintes</h2>
<p>Le bus I<sup>2</sup>C nécessite la présence de résistances de tirage <em>pull-up</em>
sur les lignes SCL et SDA.
Nous allons profiter du fait que les entrées-sorties du FPGA Artix-7 possèdent
des résistances internes dont l’utilisation est configurable.</p>
<p>Si vous avez choisi le connecteur JA, par exemple, ouvrez le fichier
<code>CoCiNum/src/vhdl/Basys3/Basys3_PmodA.xdc</code> et ajoutez les lignes suivantes&nbsp;:</p>
<pre><code class="icon-file language-tcl-vivado"><span class="hljs-keyword">set_property</span> <span class="hljs-attribute">PULLUP</span> true [<span class="hljs-keyword">get_ports</span> pmod_a3]
<span class="hljs-keyword">set_property</span> <span class="hljs-attribute">PULLUP</span> true [<span class="hljs-keyword">get_ports</span> pmod_a4]
</code></pre>
<p>Vous pouvez procéder de la même manière si vous avez choisi un autre connecteur.</p>
</section><section><h1 id="generer-le-bitstream-et-configurer-le-fpga" tabindex="-1">Générer le bitstream et configurer le FPGA</h1>
<p class="icon-mouse">Dans Vivado, générez le fichier binaire à charger dans le FPGA&nbsp;:
<em>Flow Navigator</em> → <em>Program and Debug</em> → <em>Generate Bitstream</em>.</p>
<p class="icon-hand">Si ce n’est pas déjà fait, reliez le connecteur micro-USB de la carte à un port
USB de votre PC et mettez la carte sous tension.</p>
<p class="icon-mouse">Connectez Vivado à votre carte Basys3&nbsp;: <em>Flow Navigator</em> → <em>Program and Debug</em> → <em>Open Hardware Manager</em> → <em>Open Target</em> → <em>Auto-connect</em>.</p>
<p class="icon-mouse">Configurez le FPGA&nbsp;: <em>Flow Navigator</em> → <em>Program and Debug</em> → <em>Open Hardware Manager</em> → <em>Program Device</em>.</p>
<div class="info">
<p>Si vous n’avez pas d’autre périphérique à ajouter, vous pouvez passer
à la section <a href="virgule-logiciel-activite.html">Développement logiciel embarqué</a>.</p>
</div>
</section>
    
        
    

    

        <footer>
            
    <nav>
    
        <a href="virgule-spi-activite.html">&larr;&nbsp;Activité : intégration d'un contrôleur de bus SPI</a>
    
    
        <a href="virgule-sonar-activite.html">Activité : intégration d'un récepteur série pour sonar&nbsp;&rarr;</a>
    
</nav>

    

            <p class="legal">
                Ce site fait partie des supports pédagogiques conçus et utilisés
                par l'<a href="https://eseo.fr/">ESEO</a> pour ses propres
                offres de formation.
                À l'exception des visuels sous licence libre, la reproduction du
                contenu de ce site sans l'autorisation de l'ESEO est interdite.<br>

                Sauf mention contraire, le texte, les images et les vidéos
                présentés sur ce site ont été créés par Guillaume Savaton.
            </p>
        </footer>
        

<div class="sidebar-show"><i class="fas fa-bars"></i></div>
<div class="sidebar">
    <div class="sidebar-top">
        <div class="sidebar-hide"><i class="fas fa-times-circle"></i></div>
        <form class="search" action="../search.html" method="get">
            <input name="q" type="search" placeholder="Rechercher">
            <button type="submit"><i class="fas fa-search"></i></button>
        </form>
        <a href="../index.html"><i class="fas fa-home"></i>&nbsp;Accueil</a>
    </div>
    
    
        <ul class="toc">
            
                <li>
                    <a href="../termes.html" >Index des termes et des mots-clés</a>
                    
    

                </li>
            
                <li>
                    <a href="../numerique/index.html" >Représentation des informations</a>
                    
    
        <ul>
            
                <li>
                    <a href="../numerique/analogique-vs-numerique.html" >Analogique vs numérique</a>
                    
    

                </li>
            
                <li>
                    <a href="../numerique/numeration-binaire.html" >Numération binaire</a>
                    
    

                </li>
            
                <li>
                    <a href="../numerique/numeration-hexadecimale.html" >Numération hexadécimale</a>
                    
    

                </li>
            
                <li>
                    <a href="../numerique/arithmetique-binaire.html" >Arithmétique binaire</a>
                    
    

                </li>
            
                <li>
                    <a href="../numerique/complement-a-deux.html" >Représentation des nombres négatifs</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/index.html" >Circuits logiques</a>
                    
    
        <ul>
            
                <li>
                    <a href="../circuits-logiques/combinatoire.html" >Circuits logiques combinatoires</a>
                    
    
        <ul>
            
                <li>
                    <a href="../circuits-logiques/combinatoire-fonctions-logiques.html" >Fonctions logiques</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/combinatoire-premiers-circuits-logiques.html" >Nos premiers circuits logiques</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/combinatoire-synthese-logique.html" >Synthèse des fonctions logiques</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/combinatoire-decodeurs-mux-demux.html" >Circuits logiques composés</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/sequentiel.html" >Circuits logiques séquentiels</a>
                    
    
        <ul>
            
                <li>
                    <a href="../circuits-logiques/sequentiel-vs-combinatoire.html" >Combinatoire vs séquentiel</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/sequentiel-element-de-memorisation.html" >Construisons un élément de mémorisation</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/sequentiel-registres-et-compteurs.html" >Registres et compteurs</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/sequentiel-conception-synchrone.html" >Conception de circuits synchrones</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/sequentiel-activite.html" >Activité : circuits logiques séquentiels</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/automates.html" >Automates finis</a>
                    
    
        <ul>
            
                <li>
                    <a href="../circuits-logiques/automates-modelisation.html" >Modélisation par graphe d'états</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/automates-mathematiques.html" >Définition mathématique des automates finis</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/automates-synthese.html" >Synthèse des automates finis</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/automates-activite.html" >Activité : automates</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/circuits-programmables.html" >Circuits logiques programmables</a>
                    
    
        <ul>
            
                <li>
                    <a href="../circuits-logiques/circuits-programmables-notion.html" >Notion de circuit logique programmable</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/circuits-programmables-simples.html" >Circuits programmables simples (SPLD) et complexes (CPLD)</a>
                    
    

                </li>
            
                <li>
                    <a href="../circuits-logiques/circuits-programmables-fpga.html" >FPGA</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/index.html" >Découverte du langage VHDL</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-vhdl/hdl.html" >Qu'est-ce qu'un langage de description de matériel ?</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/structure.html" >Décrire et interconnecter des composants</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-vhdl/structure-entites.html" >Entités</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/structure-architectures.html" >Architectures</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/structure-entites-architectures-activite.html" >Activité : entités et architectures</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/structure-instanciation.html" >Instanciation d'une entité</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/structure-instanciation-activite.html" >Activité : instanciation d'une entité</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/combinatoire.html" >Décrire des circuits combinatoires</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-vhdl/combinatoire-affectations-concurrentes.html" >Affectations concurrentes de signaux</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/combinatoire-affectations-concurrentes-activite.html" >Activité : affectations concurrentes de signaux</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/combinatoire-processus.html" >Processus</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/combinatoire-processus-activite.html" >Activité : processus</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/sequentiel.html" >Décrire des circuits séquentiels</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-vhdl/sequentiel-bascules-et-registres.html" >Bascules et registres</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/sequentiel-compteurs-et-diviseurs-de-frequence.html" >Compteurs et diviseurs de fréquence</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/sequentiel-automates.html" >Automates</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/sequentiel-activite.html" >Activité : circuits séquentiels</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercices.html" >Exercices</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-vhdl/exercice-bargraph.html" >Exercice : bargraph</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-blinker.html" >Exercice : faire clignoter une LED</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-dimmer.html" >Exercice : variateur d'intensité lumineuse</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-timepressed.html" >Exercice : mesure de temps d'appui</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-light-sequencer.html" >Exercice : séquenceur lumineux</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-chaser.html" >Exercice : attrape-moi</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-metronome.html" >Exercice : métronome</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-vhdl/exercice-pingpong.html" >Exercice : ping-pong</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../minuteur/index.html" >Pratique du VHDL : description et simulation d'un minuteur électronique</a>
                    
    
        <ul>
            
                <li>
                    <a href="../minuteur/specifications.html" >Présentation de l'application</a>
                    
    

                </li>
            
                <li>
                    <a href="../minuteur/entite-principale.html" >Entité principale</a>
                    
    

                </li>
            
                <li>
                    <a href="../minuteur/afficher.html" >Afficher quatre chiffres</a>
                    
    

                </li>
            
                <li>
                    <a href="../minuteur/decompter.html" >Décompter les secondes</a>
                    
    

                </li>
            
                <li>
                    <a href="../minuteur/regler.html" >Régler la durée de décompte</a>
                    
    

                </li>
            
                <li>
                    <a href="../minuteur/ameliorations.html" >Amélioration de l'architecture du minuteur</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="index.html" >Pratique du VHDL : je développe mon propre ordinateur</a>
                    
    
        <ul>
            
                <li>
                    <a href="virgule-simple-io-activite.html" >Activité : mon premier système embarqué</a>
                    
    

                </li>
            
                <li>
                    <a href="virgule-uart-activite.html" >Activité : ajout d'une interface série</a>
                    
    

                </li>
            
                <li>
                    <a href="virgule-interruptions-activite.html" >Activité : gestion d'interruptions</a>
                    
    

                </li>
            
                <li>
                    <a href="virgule-spi-activite.html" >Activité : intégration d'un contrôleur de bus SPI</a>
                    
    

                </li>
            
                <li>
                    <a href="virgule-i2c-activite.html" class="current">Activité : intégration d'un contrôleur de bus I<sup>2</sup>C</a>
                    
    

                </li>
            
                <li>
                    <a href="virgule-sonar-activite.html" >Activité : intégration d'un récepteur série pour sonar</a>
                    
    

                </li>
            
                <li>
                    <a href="virgule-logiciel-activite.html" >Activité : développement logiciel embarqué</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/index.html" >L'essentiel de VHDL</a>
                    
    
        <ul>
            
                <li>
                    <a href="../essentiel-vhdl/unites-de-conception.html" >Unités de conception</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/instructions-concurrentes.html" >Instructions concurrentes</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/instructions-sequentielles.html" >Instructions séquentielles</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/types.html" >Types prédéfinis</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/declarations.html" >Déclarations</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/expressions.html" >Expressions</a>
                    
    

                </li>
            
                <li>
                    <a href="../essentiel-vhdl/simulation.html" >VHDL pour la simulation</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/index.html" >VHDL avancé : traitement de signaux audio sur FPGA</a>
                    
    
        <ul>
            
                <li>
                    <a href="../vhdl-audio/application.html" >Présentation de l'application</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/preparation.html" >Préparation de l'environnement de travail</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/i2s.html" >Sortie audio I<sup>2</sup>S</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/producteur-consommateur.html" >Connecter producteurs et consommateurs : le protocole ready/valid</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/virgule-fixe.html" >Arithmétique en virgule fixe</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/vocoder-pkg.html" >Le paquetage Vocoder_pkg</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/oscillateur.html" >Oscillateur</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/filtre.html" >Filtre</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/modulateur-melangeur.html" >Modulateur et mélangeur</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/vocodeur.html" >Vocodeur</a>
                    
    

                </li>
            
                <li>
                    <a href="../vhdl-audio/microphone.html" >Entrée audio</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../langage-verilog/index.html" >Découverte du langage Verilog</a>
                    
    
        <ul>
            
                <li>
                    <a href="../langage-verilog/structure.html" >Décrire et interconnecter des composants</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-verilog/declarations.html" >Déclarations et types de données</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-verilog/combinatoire.html" >Décrire des circuits combinatoires</a>
                    
    

                </li>
            
                <li>
                    <a href="../langage-verilog/sequentiel.html" >Décrire des circuits séquentiels</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../verilog-squash/index.html" >Pratique du Verilog : développement d'un jeu vidéo</a>
                    
    
        <ul>
            
                <li>
                    <a href="../verilog-squash/specifications.html" >Présentation de l'application</a>
                    
    

                </li>
            
                <li>
                    <a href="../verilog-squash/preparation.html" >Préparation de l'environnement de travail</a>
                    
    

                </li>
            
                <li>
                    <a href="../verilog-squash/structure-generale.html" >Structure générale</a>
                    
    

                </li>
            
                <li>
                    <a href="../verilog-squash/afficher.html" >Gestion de l'affichage</a>
                    
    

                </li>
            
                <li>
                    <a href="../verilog-squash/animer.html" >Animer la balle et la raquette</a>
                    
    

                </li>
            
                <li>
                    <a href="../verilog-squash/deroulement.html" >Gérer le déroulement du jeu</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../soc/index.html" >Introduction au développement d'un System-on-Chip sur circuit programmable</a>
                    
    
        <ul>
            
                <li>
                    <a href="../soc/soc-tutorial.html" >Prise en main de l'environnement de développement</a>
                    
    
        <ul>
            
                <li>
                    <a href="../soc/soc-tutorial-hw.html" >Configuration de la plate-forme matérielle</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-tutorial-os.html" >Configuration du système d'exploitation</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-tutorial-sw.html" >Développement logiciel</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../soc/soc-projet.html" >Projet : développement d'un capteur connecté</a>
                    
    
        <ul>
            
                <li>
                    <a href="../soc/soc-projet-hw.html" >Création d'un nouveau composant IP</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-projet-spi.html" >Développement d'un contrôleur de bus SPI</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-projet-sw.html" >Développement d'un pilote de contrôleur SPI</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-projet-web.html" >Mise en place d'un serveur web</a>
                    
    

                </li>
            
                <li>
                    <a href="../soc/soc-projet-pmod-acl.html" >Accéléromètre sur bus SPI</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../soc/soc-installation.html" >Installation et configuration des outils de développement</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
                <li>
                    <a href="../annexes/index.html" >Annexes</a>
                    
    
        <ul>
            
                <li>
                    <a href="../annexes/virgule.html" >Virgule : un cœur RISC-V minimal</a>
                    
    

                </li>
            
                <li>
                    <a href="../annexes/installation-xilinx-vivado.html" >Installer Xilinx Vivado</a>
                    
    

                </li>
            
                <li>
                    <a href="../annexes/installation-ghdl-cocotb.html" >Travailler avec des logiciels libres</a>
                    
    

                </li>
            
        </ul>
    

                </li>
            
        </ul>
    

</div>
<script type="text/javascript">
    document.querySelector(".sidebar-show").addEventListener("click", () => {
        const sidebar    = document.querySelector(".sidebar");
        const sidebarTop = sidebar.querySelector(".sidebar-top");
        const sidebarToc = sidebar.querySelector(".toc");
        const current    = sidebar.querySelector(".current");
        sidebar.classList.add("sidebar-visible");
        sidebarToc.style.paddingTop = getComputedStyle(sidebarTop).height;
        if (current) {
            current.scrollIntoView({block: "center"});
        }
    });

    document.querySelector(".sidebar-hide").addEventListener("click", () => {
        document.querySelector(".sidebar").classList.remove("sidebar-visible");
    });
</script>

    </body>
</html>
