LUT 기반의 S-

Box를 사용하는 기존의 ARIA 알고리듬은 처리속도는 빠르지만 회로의 크기가 매우 커지게 되어 저면적이 요구되는 소형의 휴대용 기기에는 적용하기 어렵다.

본 논문에서는 하드웨어 면적의 감소를 위해 개선된 합성체 S-

Box를 기반으로 한 최적의 ARIA 암호프로세서 설계를 제안한다.

ARIA 알고리듬에서의 키 스케쥴링 과정에서 확산 및 치환 계층에서 반복적으로 사용한다.

여기에서는 또한, 키 스케쥴링 과정에서의 사용 면적을 최소화하는 방안으로 치환과 확산 계층에서 하드웨어 자원의 공유 방법을 제안한다.

설계된 ARIA 암호프로세서는 Verilog-

HDL을 이용하여 회로를 기술하였고, Xilinx XC3S1500을 타겟으로 하여 논리 합성을 수행하였다.

설계된 시스템의 기능 검증을 위해 Mentor사의 Modelsim 10.4a 툴을 이용하여 논리 및 타이밍 시뮬레이션을 수행하였다.

@highlight

본고는 하드웨어 면적의 감소를 위해 개선된 합성체 S-

@highlight

Box를 기반으로 한 최적의 ARIA 암호프로세서 설계를 제안하며 키 스케쥴링 과정에서 사용 면적을 최소화하는 방안으로 치환과 확산 계층에서 하드웨어 자원의 공유 방법을 제시하고자 한다.

