# ğŸ§© PicoRV32 AXI SoC Full

Este projeto implementa um **System-on-Chip (SoC)** completo baseado no processador **PicoRV32** integrado a uma **interconexÃ£o AXI4-Lite**, com **memÃ³ria RAM**, **perifÃ©ricos GPIO** e uma **testbench completa** para simulaÃ§Ã£o e verificaÃ§Ã£o funcional.

---

## ğŸ—ï¸ Estrutura do Projeto

```
PL_picorv32_axi_with_hex_tb/
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ soc_top_picorv32_axi.v        # MÃ³dulo de topo do SoC
â”‚   â”œâ”€â”€ mem_subsystem_axi.v           # Sub-sistema de memÃ³ria (AXI RAM)
â”‚   â”œâ”€â”€ periph_subsystem_axi.v        # Sub-sistema de perifÃ©ricos (GPIO)
â”‚   â”œâ”€â”€ gpio_axi.v                    # Controlador AXI GPIO
â”‚   â”œâ”€â”€ axi_lite_1to2_decoder.v       # Decodificador AXI 1 para 2
â”‚   â”œâ”€â”€ axi_lite_1toN_decoder.v       # Decodificador genÃ©rico AXI 1 para N
â”‚   â”œâ”€â”€ axi_lite_stub.v               # MÃ³dulo AXI de debug / placeholder
â”‚   â”œâ”€â”€ picorv32.v                    # NÃºcleo RISC-V PicoRV32 (sem comentÃ¡rios adicionais)
â”œâ”€â”€ test/
â”‚   â”œâ”€â”€ tb_soc_full_test.v            # Testbench principal
â”‚   â”œâ”€â”€ firmware.hex                  # Programa de teste (memÃ³ria inicial)
â””â”€â”€ README.md
```

---

## âš™ï¸ DescriÃ§Ã£o dos Principais MÃ³dulos

### ğŸ”¹ `soc_top_picorv32_axi.v`
Integra o processador PicoRV32, o subsistema de memÃ³ria e o subsistema de perifÃ©ricos, conectados por uma interconexÃ£o **AXI4-Lite**.  
Fornece a hierarquia principal de interconexÃ£o e o mapeamento de endereÃ§os.

### ğŸ”¹ `mem_subsystem_axi.v`
Implementa a memÃ³ria principal do sistema, compatÃ­vel com protocolo **AXI4-Lite**, e carrega o conteÃºdo inicial do arquivo `firmware.hex`.

### ğŸ”¹ `periph_subsystem_axi.v`
Gerencia os perifÃ©ricos mapeados em memÃ³ria, como GPIO.  
Permite que o processador realize leituras e escritas para controle de E/S.

### ğŸ”¹ `tb_soc_full_test.v`
Testbench que:
- Gera **clock e reset**;
- Carrega o **firmware.hex** na RAM;
- Monitora as transaÃ§Ãµes AXI de leitura e escrita;
- Valida se os dados iniciais foram carregados corretamente;
- Registra atividade AXI no console e gera o arquivo **.vcd** para anÃ¡lise em waveform.

---

## ğŸ”¬ Firmware de Teste (`firmware.hex`)

Arquivo em formato hexadecimal carregado automaticamente na RAM.  
Representa um programa mÃ­nimo que realiza operaÃ§Ãµes de leitura e escrita na memÃ³ria e perifÃ©ricos:

```
a5a5a2b7
5a528293
10000337
00030313
00532023
000002b7
05528293
20000337
00030313
00532023
deadc2b7
eef28293
30000337
00030313
00532023
010202b7
30428293
40000337
00030313
00532023
000002b7
00128293
50000337
00030313
00532023
10000337
00030313
00032383
00000337
00030313
00732023
20000337
00030313
00032403
00000337
00430313
00832023
000004b7
00548493
fff48493
fe048ce3
00100073
```

O que esse firmware faz (resumo, passo a passo)

O programa usa instruÃ§Ãµes RV32I simples (LUI + ADDI para formar endereÃ§os/imediatos, SW/LW para acessar MMIO, e um pequeno loop) e realiza as seguintes aÃ§Ãµes na ordem:

GPIO

Escreve a palavra 0xA5A5A5A5 para GPIO_BASE + 0x0 (0x1000_0000).

Em seguida lÃª GPIO_BASE + 0x0 para um registrador (lÃªback).

UART

Escreve a palavra 0x00000055 para UART_BASE + 0x0 (0x2000_0000).

Em seguida lÃª UART_BASE + 0x0 (status/data) e salva o resultado na RAM (em RAM_BASE + 4) para inspeÃ§Ã£o.

SPI

Escreve 0xDEADBEEF para SPI_BASE + 0x0 (0x3000_0000).

I2C

Escreve 0x01020304 para I2C_BASE + 0x0 (0x4000_0000).

TIMER

Escreve 0x1 para TIMER_BASE + 0x0 (0x5000_0000) (ex.: iniciar o timer).

VerificaÃ§Ã£o em RAM

LÃª de GPIO_BASE e armazena a leitura em RAM_BASE + 0x0.

LÃª de UART_BASE e armazena a leitura em RAM_BASE + 0x4.

Loop de espera

Um pequeno contador (valor 5) Ã© decrementado em loop (apenas para consumir tempo; ajuda a produzir atividade temporalmente observÃ¡vel nos perifÃ©ricos), depois o programa executa ebreak para finalizar/entrar em depuraÃ§Ã£o.

---

## â–¶ï¸ SimulaÃ§Ã£o

### ğŸ§° Usando Icarus Verilog
```bash
iverilog -g2005 -o tb.vvp   sim/tb_soc_full_test.v   rtl/*.v
vvp tb.vvp
```

ApÃ³s a simulaÃ§Ã£o:
- O terminal exibirÃ¡ o resultado das validaÃ§Ãµes automÃ¡ticas;
- O arquivo `tb_soc_full_test.vcd` serÃ¡ gerado (abra no GTKWave).

### ğŸ§° Usando Verilator
```bash
verilator -Wall --cc --exe sim/tb_soc_full_test.v rtl/*.v   --top-module tb_soc_full_test --build
./obj_dir/Vtb_soc_full_test
```

---

## ğŸ“Š SaÃ­da Esperada

Durante a simulaÃ§Ã£o, vocÃª deverÃ¡ observar:
- Mensagens confirmando a carga do `firmware.hex`;
- TransaÃ§Ãµes AXI de leitura/escrita sendo realizadas;
- Nenhum erro ou falha (`$fatal`) durante a execuÃ§Ã£o;
- O sinal `gpio_out` alternando conforme as operaÃ§Ãµes do programa.

---
