41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Revino, Jake
22 12 54 61 34 0 \NUL
jrevino
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
19 29 323 88 304 0
wadr_1
19 29 305 88 286 0
wadr_0
19 29 274 88 255 0
adr2_1
19 29 256 88 237 0
adr2_0
19 29 226 88 207 0
adr1_1
19 29 208 88 189 0
adr1_0
19 30 176 89 157 0
sel
19 30 158 89 139 0
update
19 30 140 89 121 0
clear
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
19 29 390 88 371 0
kpad_1
19 29 372 88 353 0
kpad_2
19 29 354 88 335 0
kpad_3
19 29 408 88 389 0
kpad_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Revino, Jake
22 12 54 61 34 0 \NUL
jrevino
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Revino, Jake
22 12 54 61 34 0 \NUL
jrevino
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 71 252 130 233 0
wadr_1
19 73 398 132 379 0
wadr_0
5 168 301 217 252 0
5 165 363 214 314 0
20 655 201 714 182 0
r0
20 650 455 709 436 0
r3
20 229 287 288 268 0
notA
20 219 347 278 328 0
notB
19 453 149 512 130 0
notA
19 450 185 509 166 0
notB
20 170 237 229 218 0
A
20 178 418 237 399 0
B
19 443 386 502 367 0
notB
19 447 287 506 268 0
B
19 446 259 505 240 0
notA
19 446 359 505 340 0
A
19 444 489 503 470 0
B
19 442 453 501 434 0
A
20 659 374 718 355 0
r2
20 655 287 714 268 0
r1
3 565 199 614 150 1 0
19 449 226 508 207 0
update
3 568 500 617 451 1 0
3 575 388 624 339 1 0
3 564 303 613 254 1 0
19 451 318 510 299 0
update
19 444 415 503 396 0
update
19 444 525 503 506 0
update
22 331 69 512 49 0 \NUL
Write Register Select Logic
1 127 242 169 276
1 129 388 166 338
1 214 276 230 277
1 211 338 220 337
1 127 242 171 227
1 129 388 179 408
1 509 139 566 160
1 506 175 566 174
1 505 216 566 188
1 502 249 565 264
1 503 277 565 278
1 507 308 565 292
1 502 349 576 349
1 499 376 576 363
1 500 405 576 377
1 498 443 569 461
1 500 479 569 475
1 500 515 569 489
1 614 475 651 445
1 621 363 660 364
1 610 278 656 277
1 611 174 656 191
38 4
19 437 499 496 480 0
kpad_3
19 442 346 501 327 0
kpad_2
19 448 230 507 211 0
kpad_1
19 429 94 488 75 0
kpad_0
20 546 82 605 63 0
rdata0
20 550 482 609 463 0
rdata3
20 556 330 615 311 0
rdata2
20 567 213 626 194 0
rdata1
31 493 117 542 32 0 2
19 429 76 488 57 0
alu_0
19 438 481 497 462 0
alu_3
19 441 329 500 310 0
alu_2
19 447 212 506 193 0
alu_1
19 430 112 489 93 0
sel
19 448 247 507 228 0
sel
19 440 366 499 347 0
sel
19 438 520 497 501 0
sel
31 497 518 546 433 0 2
31 501 367 550 282 0 2
31 506 249 555 164 0 2
14 442 158 491 109
14 454 285 503 236
14 455 402 504 353
14 448 559 497 510
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Revino, Jake
22 12 54 61 34 0 \NUL
jrevino
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 187 223 266 203 0 \NUL
WRSL Data
1 486 102 494 101
1 485 84 494 77
1 485 66 494 71
1 539 71 547 72
1 503 202 507 203
1 504 220 507 209
1 504 237 507 233
1 497 319 502 321
1 498 336 502 327
1 496 356 502 351
1 494 471 498 472
1 493 489 498 478
1 494 510 498 502
1 543 472 551 472
1 547 321 557 320
1 552 203 568 203
1 488 133 494 113
1 500 260 507 245
1 501 377 502 363
1 494 534 498 514
38 5
19 260 519 319 500 0
r0
19 261 100 320 81 0
rdata0
24 322 143 371 71 1 1 1
24 330 256 379 184 1 1 1
24 331 386 380 314 1 1 1
24 323 543 372 471 1 1 1
19 260 121 319 102 0
r0
19 267 234 326 215 0
r0
19 269 363 328 344 0
r0
20 373 495 432 476 0
reg0_3
20 378 335 437 316 0
reg0_2
20 382 203 441 184 0
reg0_1
20 376 102 435 83 0
reg0_0
19 271 213 330 194 0
rdata1
19 268 344 327 325 0
rdata2
19 241 500 300 481 0
rdata3
19 569 514 628 495 0
r1
19 585 75 644 56 0
rdata0
24 644 120 693 48 1 1 1
24 642 259 691 187 1 1 1
24 645 384 694 312 1 1 1
24 630 537 679 465 1 1 1
19 590 96 649 77 0
r1
19 578 236 637 217 0
r1
19 584 361 643 342 0
r1
20 681 485 740 466 0
reg1_3
20 695 338 754 319 0
reg1_2
20 692 215 751 196 0
reg1_1
20 695 77 754 58 0
reg1_0
19 577 205 636 186 0
rdata1
19 584 341 643 322 0
rdata2
19 568 485 627 466 0
rdata3
19 221 557 280 538 0
clear
19 218 398 277 379 0
clear
19 237 269 296 250 0
clear
19 236 158 295 139 0
clear
19 545 266 604 247 0
clear
5 605 281 654 232 0
19 540 401 599 382 0
clear
5 609 415 658 366 0
19 529 548 588 529 0
clear
5 596 559 645 510 0
19 555 135 614 116 0
clear
5 616 148 665 99 0
5 283 571 332 522 0
5 294 413 343 364 0
5 298 282 347 233 0
5 290 173 339 124 0
15 287 99 336 50
15 288 491 337 442
15 283 338 332 289
15 280 215 329 166
15 609 70 658 21
15 638 200 687 151
15 616 336 665 287
15 605 480 654 431
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Revino, Jake
22 12 54 61 34 0 \NUL
jrevino
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 224 31 295 11 0 \NUL
Register 0
22 496 38 567 18 0 \NUL
Register 1
1 316 509 324 509
1 325 353 332 352
1 323 224 331 222
1 316 111 323 109
1 377 334 379 325
1 369 491 374 485
1 377 92 368 91
1 376 204 383 193
1 317 90 323 91
1 324 334 332 334
1 297 490 324 491
1 327 203 331 204
1 625 504 631 503
1 640 351 646 350
1 634 226 643 225
1 646 86 645 86
1 691 332 696 328
1 676 485 682 475
1 696 67 690 68
1 688 207 693 205
1 641 65 645 68
1 640 331 646 332
1 624 475 631 485
1 633 195 643 207
1 601 256 606 256
1 596 391 610 390
1 585 538 597 534
1 611 125 617 123
1 662 123 658 116
1 651 256 656 255
1 655 390 659 380
1 642 534 644 533
1 277 547 284 546
1 274 388 295 388
1 293 259 299 257
1 292 148 291 148
1 329 546 337 539
1 345 382 340 388
1 344 257 344 252
1 336 148 336 139
1 333 74 336 73
1 326 190 344 186
1 329 313 345 316
1 334 466 337 473
1 655 45 658 50
1 684 175 656 189
1 662 311 659 314
1 651 455 644 467
38 6
19 208 543 267 524 0
r2
19 222 107 281 88 0
rdata0
24 279 152 328 80 1 1 1
24 274 283 323 211 1 1 1
24 276 414 325 342 1 1 1
24 269 566 318 494 1 1 1
19 222 128 281 109 0
r2
19 210 260 269 241 0
r2
19 200 392 259 373 0
r2
20 318 512 377 493 0
reg2_3
20 321 353 380 334 0
reg2_2
20 328 231 387 212 0
reg2_1
20 339 94 398 75 0
reg2_0
19 213 234 272 215 0
rdata1
19 209 367 268 348 0
rdata2
19 207 514 266 495 0
rdata3
19 578 533 637 514 0
r3
19 582 69 641 50 0
rdata0
24 652 118 701 46 1 1 1
24 654 270 703 198 1 1 1
24 654 412 703 340 1 1 1
24 644 556 693 484 1 1 1
19 585 94 644 75 0
r3
19 590 247 649 228 0
r3
19 592 388 651 369 0
r3
20 694 506 753 487 0
reg3_3
20 699 356 758 337 0
reg3_2
20 704 200 763 181 0
reg3_1
20 704 49 763 30 0
reg3_0
19 594 217 653 198 0
rdata1
19 591 365 650 346 0
rdata2
19 580 506 639 487 0
rdata3
19 170 578 229 559 0
clear
5 235 593 284 544 0
19 536 574 595 555 0
clear
5 604 587 653 538 0
19 554 426 613 407 0
clear
5 621 443 670 394 0
19 556 285 615 266 0
clear
5 623 302 672 253 0
19 559 133 618 114 0
clear
5 625 147 674 98 0
19 154 161 213 142 0
clear
5 239 181 288 132 0
19 180 295 239 276 0
clear
5 241 312 290 263 0
19 181 425 240 406 0
clear
5 240 441 289 392 0
15 242 105 291 56
15 238 232 287 183
15 237 365 286 316
15 229 512 278 463
15 624 69 673 20
15 623 215 672 166
15 612 362 661 313
15 605 494 654 445
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Revino, Jake
22 12 54 61 34 0 \NUL
jrevino
22 11 105 148 85 0 \NUL
CSE 12, Spring 2020
22 224 31 295 11 0 \NUL
Register 2
22 449 38 520 18 0 \NUL
Register 3
1 264 533 270 532
1 256 382 277 380
1 266 250 275 249
1 278 118 280 118
1 322 362 322 343
1 315 514 319 502
1 340 84 325 100
1 320 231 329 221
1 278 97 280 100
1 265 357 277 362
1 263 504 270 514
1 269 224 275 231
1 634 523 645 522
1 648 378 655 378
1 646 237 655 236
1 641 84 653 84
1 700 360 700 346
1 690 504 695 496
1 705 39 698 66
1 700 218 705 190
1 638 59 653 66
1 647 355 655 360
1 636 496 645 504
1 650 207 655 218
1 226 568 236 568
1 281 568 283 562
1 592 564 605 562
1 610 416 622 418
1 612 275 624 277
1 615 123 626 122
1 210 151 240 156
1 236 285 242 287
1 237 415 241 416
1 650 562 658 552
1 667 418 668 408
1 669 277 668 266
1 671 122 666 114
1 286 416 290 410
1 287 287 288 279
1 285 156 293 148
1 670 44 666 48
1 669 190 668 200
1 658 337 668 342
1 651 469 658 486
1 275 487 283 496
1 283 340 290 344
1 284 207 288 213
1 288 80 293 82
38 7
31 202 288 251 203 0 1
14 139 351 188 302
19 26 348 85 329 0
adr1_1
19 25 365 84 346 0
adr1_0
19 25 331 84 312 0
reg0_0
19 24 311 83 292 0
reg1_0
19 23 291 82 272 0
reg2_0
19 22 272 81 253 0
reg3_0
20 269 236 328 217 0
in1_0
31 241 448 290 363 0 1
14 151 575 200 526
19 58 530 117 511 0
adr1_1
19 56 547 115 528 0
adr1_0
19 58 511 117 492 0
reg0_1
19 59 492 118 473 0
reg1_1
19 58 473 117 454 0
reg2_1
19 58 454 117 435 0
reg3_1
20 292 403 351 384 0
in1_1
31 603 227 652 142 0 1
14 553 328 602 279
19 430 275 489 256 0
adr1_1
19 428 293 487 274 0
adr1_0
19 433 256 492 237 0
reg0_2
19 435 238 494 219 0
reg1_2
19 436 220 495 201 0
reg2_2
19 434 203 493 184 0
reg3_2
20 659 191 718 172 0
in1_2
31 596 443 645 358 0 1
14 553 580 602 531
19 439 531 498 512 0
adr1_1
19 438 549 497 530 0
adr1_0
19 441 512 500 493 0
reg0_3
19 443 493 502 474 0
reg1_3
19 443 474 502 455 0
reg2_3
19 446 456 505 437 0
reg3_3
20 652 405 711 386 0
in1_3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Revino, Jake
22 12 54 61 34 0 \NUL
jrevino
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 372 87 446 67 0 \NUL
ALU Inputs
1 185 326 203 284
1 82 338 203 266
1 81 355 203 272
1 78 262 203 230
1 79 281 203 236
1 80 301 203 242
1 81 321 203 248
1 248 242 270 226
1 197 550 242 444
1 114 520 242 426
1 112 537 242 432
1 114 444 242 390
1 114 463 242 396
1 115 482 242 402
1 114 501 242 408
1 287 402 293 393
1 599 303 604 223
1 486 265 604 205
1 484 283 604 211
1 490 193 604 169
1 492 210 604 175
1 491 228 604 181
1 489 246 604 187
1 649 181 660 181
1 599 555 597 439
1 495 521 597 421
1 494 539 597 427
1 502 446 597 385
1 499 464 597 391
1 499 483 597 397
1 497 502 597 403
1 642 397 653 395
38 8
31 234 262 283 177 0 1
14 171 316 220 267
19 47 329 106 310 0
adr2_1
19 45 347 104 328 0
adr2_0
19 44 311 103 292 0
reg0_0
19 40 291 99 272 0
reg1_0
19 40 270 99 251 0
reg2_0
19 39 251 98 232 0
reg3_0
20 299 212 358 193 0
in2_0
31 258 479 307 394 0 1
14 247 542 296 493
19 68 555 127 536 0
adr2_1
19 68 574 127 555 0
adr2_0
19 70 534 129 515 0
reg0_1
19 71 515 130 496 0
reg1_1
19 68 494 127 475 0
reg2_1
19 69 475 128 456 0
reg3_1
20 320 416 379 397 0
in2_1
31 622 264 671 179 0 1
14 574 372 623 323
19 471 316 530 297 0
adr2_1
19 469 338 528 319 0
adr2_0
19 473 294 532 275 0
reg0_2
19 473 275 532 256 0
reg1_2
19 473 257 532 238 0
reg2_2
19 474 238 533 219 0
reg3_2
20 707 216 766 197 0
in2_2
31 633 480 682 395 0 1
14 588 535 637 486
19 483 529 542 510 0
adr1_1
19 483 548 542 529 0
adr1_0
19 483 510 542 491 0
reg0_3
19 486 492 545 473 0
reg1_3
19 487 474 546 455 0
reg2_3
19 488 457 547 438 0
reg3_3
20 697 415 756 396 0
in2_3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Revino, Jake
22 12 54 61 34 0 \NUL
jrevino
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 372 87 446 67 0 \NUL
ALU Inputs
1 217 291 235 258
1 103 319 235 240
1 101 337 235 246
1 95 241 235 204
1 96 260 235 210
1 96 281 235 216
1 100 301 235 222
1 280 216 300 202
1 293 517 259 475
1 124 545 259 457
1 124 564 259 463
1 125 465 259 421
1 124 484 259 427
1 127 505 259 433
1 126 524 259 439
1 304 433 321 406
1 620 347 623 260
1 527 306 623 242
1 525 328 623 248
1 530 228 623 206
1 529 247 623 212
1 529 265 623 218
1 529 284 623 224
1 668 218 708 206
1 634 510 634 476
1 539 519 634 458
1 539 538 634 464
1 544 447 634 422
1 543 464 634 428
1 542 482 634 434
1 539 500 634 440
1 679 434 698 405
38 9
31 154 200 203 115 0 1
20 322 159 381 140 0
alu_0
14 125 279 174 230
19 46 251 105 232 0
in1_0
19 43 228 102 209 0
in1_1
3 262 193 311 144 0 0
3 638 157 687 108 0 0
19 419 169 478 150 0
in1_1
19 418 189 477 170 0
in1_0
19 442 105 501 86 0
in2_0
19 441 124 500 105 0
in2_1
14 500 215 549 166
20 717 110 776 91 0
alu_1
31 548 164 597 79 0 1
3 302 463 351 414 0 0
19 89 446 148 427 0
in1_1
19 88 466 147 447 0
in1_0
3 644 437 693 388 0 0
19 457 446 516 427 0
in1_1
19 455 466 514 447 0
in1_0
19 113 371 172 352 0
in2_0
19 112 390 171 371 0
in2_1
19 109 410 168 391 0
in2_2
19 463 360 522 341 0
in2_0
19 461 380 520 361 0
in2_1
19 462 400 521 381 0
in2_2
19 460 420 519 401 0
in2_3
14 161 491 210 442
14 520 494 569 445
31 569 444 618 359 0 1
20 360 417 419 398 0
alu_2
20 704 405 763 386 0
alu_3
31 203 451 252 366 0 1
19 35 324 94 305 0
in1_3
19 30 297 89 278 0
in1_2
4 128 323 177 274 0 0
5 207 277 256 228 0
19 422 299 481 280 0
in1_3
19 422 271 481 252 0
in1_2
4 507 299 556 250 0 0
5 581 252 630 203 0
19 118 566 177 547 0
in1_3
19 120 535 179 516 0
in1_2
4 198 566 247 517 0 0
5 251 501 300 452 0
19 460 562 519 543 0
in1_3
19 455 533 514 514 0
in1_2
4 529 561 578 512 0 0
5 583 533 632 484 0
22 17 83 57 63 0 \NUL
Lab 2
22 17 35 105 15 0 \NUL
Revino, Jake
22 17 59 66 39 0 \NUL
jrevino
22 17 107 154 87 0 \NUL
CSE 12, Spring 2020
19 40 196 99 177 0
in2_0
14 46 148 95 99
14 485 67 534 18
14 152 351 201 302
22 349 68 379 48 0 \NUL
ALU
1 171 254 155 196
1 102 241 155 184
1 99 218 155 178
1 684 132 718 100
1 594 118 639 118
1 475 159 549 142
1 474 179 549 148
1 546 190 549 160
1 348 438 361 407
1 249 405 303 424
1 145 436 204 429
1 144 456 204 435
1 516 410 570 404
1 518 390 570 398
1 517 370 570 392
1 519 350 570 386
1 690 412 705 395
1 615 398 645 398
1 511 456 570 428
1 513 436 570 422
1 207 466 204 447
1 566 469 570 440
1 308 168 323 149
1 165 400 204 411
1 168 380 204 405
1 169 361 204 399
1 497 114 549 124
1 498 95 549 118
1 200 154 263 154
1 86 287 129 284
1 91 314 129 312
1 174 298 208 252
1 253 252 263 182
1 478 261 508 260
1 478 289 508 288
1 553 274 582 227
1 627 227 639 146
1 176 525 199 527
1 174 556 199 555
1 244 541 252 476
1 511 523 530 522
1 516 552 530 550
1 575 536 584 508
1 297 476 303 452
1 629 508 645 426
1 96 186 155 160
1 92 123 155 154
1 92 123 155 148
1 92 123 155 142
1 531 42 549 112
1 531 42 549 106
1 198 326 204 393
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
