
`timescale 1ns / 1ns

module test;


wire  y;

reg  a;



inv top(y, a); 
 
