---
title: RISC-V体系结构分析
author: lonelywatch
date: 2024-03-05 15:14
categories: [RISCV]
tags: [RISCV,体系结构] 
---

# RISC-V体系结构分析

## RISC-V简介

RISC-V是一种基于`RISC`精简指令集计算机的一种体系结构，`RISC`的一大特点就是**指令定长**，**大部分指令时钟周期数相同**。RISC-V作为其中广受欢迎的一种架构，被设计为高度模块化，可扩展，并且不受有任何专利限制。

[RISC-V 规范](https://riscv.org/technical/specifications/)


## 寄存器

### 通用寄存器

<table border="1">
  <tr>
    <th>x0</th><th>x1</th><th>x2</th><th>x3</th><th>x4</th><th>x5</th><th>x6</th><th>x7</th>
  </tr>
  <tr>
    <td>zero</td>
    <td>ra</td>
    <td>sp</td>
    <td>gp</td>
    <td>tp</td>
    <td>t0</td>
    <td>t1</td>
    <td>t2</td>
  </tr>
  <tr>
    <th>x8</th>
    <th>x9</th>
    <th>x10</th>
    <th>x11</th>
    <th>x12</th>
    <th>x13</th>
    <th>x14</th>
    <th>x15</th>
  </tr>
  <tr>
    <td>s0/fp</td>
    <td>s1</td>
    <td>a0</td>
    <td>a1</td>
    <td>a2</td>
    <td>a3</td>
    <td>a4</td>
    <td>a5</td>
  </tr>
  <tr>
    <th>x16</th>
    <th>x17</th>
    <th>x18</th>
    <th>x19</th>
    <th>x20</th>
    <th>x21</th>
    <th>x22</th>
    <th>x23</th>
  </tr>
  <tr>
    <td>a6</td>
    <td>a7</td>
    <td>s2</td>
    <td>s3</td>
    <td>s4</td>
    <td>s5</td>
    <td>s6</td>
    <td>s7</td>
  </tr>
  <tr>
    <th>x24</th>
    <th>x25</th>
    <th>x26</th>
    <th>x27</th>
    <th>x28</th>
    <th>x29</th>
    <th>x30</th>
    <th>x31</th>
  </tr>
  <tr>
    <td>s8</td>
    <td>s9</td>
    <td>s10</td>
    <td>s11</td>
    <td>t3</td>
    <td>t4</td>
    <td>t5</td>
    <td>t6</td>
  </tr>
</table>

RISC-V总共有32个通用寄存器，根据机器字长有32位和64位。

### 控制寄存器

RISC-V的每种特权级有其对应的控制寄存器组，并且低特权级不能访问高特权级控制寄存器。除去每种特权级特有的控制寄存器外，其他的控制寄存器命名都以`<特权级字母>+<寄存器名>`的形式存在，比如`mepc`与`sepc`寄存器分别表示M态与S态下的epc寄存器，`mcause`与`scause`寄存器分别表示M态与S态下的cause寄存器等。下面是M态与S态常用的控制寄存器：

- `mstatus`：M态下的状态寄存器，包含了一些控制位，比如`MIE`、`MPIE`、`MPP`等。

- `sstatus`: S态下的状态寄存器，包含了一些控制位，比如`SIE`、`SPIE`、`SPP`等。

- `mcause`与`scause`：M态与S态下的异常原因寄存器，用于存储异常原因。

- `mtvec`与`stvec`：M态与S态下的中断向量表基址寄存器，用于存储中断向量表的基址。

- `mepc`与`sepc`：M态与S态下的异常程序计数器寄存器，用于存储异常发生时的程序计数器。

- `medeleg`与`mideleg`：M态下的异常代理寄存器与中断代理寄存器，用于设置哪些异常由S态处理。

- `mip`与`sip`：M态与S态下的中断状态寄存器，用于表示当前是否存在中断。

- `mie`与`sie`：M态与S态下的中断使能寄存器，用于设置中断使能。

- `mhartid`：M态下的硬件线程ID寄存器，用于存储当前硬件线程的ID。
 
- `mscratch`与`sscratch`：M态与S态下的临时上下文寄存器，用于存储一些临时数据。

对该寄存器的访问使用`csr`类指令，比如`csrr`、`csrw`等。

## 指令集

### 用户指令集

### 内存管理


### 系统级指令集

## 特权级别

RISC-V总共有4种特权级别，分别为U态（USER），S态(SUPERVISOR)，H态(HYPERVISOR)，M态(MACHINE),其特权级别逐步提高。

## 异常与中断



## 函数调用规范

## PLIC与CLINT

## SBI规范解析

## SIMD指令集