# 综合结果
## FPGA
RTL_mac_ve5_1intmode.pdf    为使用Quartus II 20.1 Lite软件综合出的RTL图  

## ASIC
使用了开源软件 yosys v0.7 进行ASIC综合  
synth.ys                    为综合使用的脚本  
dot_mac_ve5_1intmode.dot    为综合得到的dot文件  
dot_mac_ve5_1intmode.png    为综合得到的dot图像  
netlist_mac_ve5_1intmode.v  为综合得到的网表文件  