TimeQuest Timing Analyzer report for top_de1
Thu Dec 16 12:14:01 2021
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'gen25mhz:inst1|count[0]'
 12. Slow Model Setup: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'
 13. Slow Model Setup: 'memory_cntrll:inst|countextend:cey|state.sleep'
 14. Slow Model Setup: 'memory_cntrll:inst|countextend:cex|state.sleep'
 15. Slow Model Setup: 'clock_50mhz'
 16. Slow Model Hold: 'clock_50mhz'
 17. Slow Model Hold: 'gen25mhz:inst1|count[0]'
 18. Slow Model Hold: 'memory_cntrll:inst|countextend:cex|state.sleep'
 19. Slow Model Hold: 'memory_cntrll:inst|countextend:cey|state.sleep'
 20. Slow Model Hold: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'
 21. Slow Model Recovery: 'memory_cntrll:inst|countextend:cex|state.sleep'
 22. Slow Model Recovery: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'
 23. Slow Model Recovery: 'memory_cntrll:inst|countextend:cey|state.sleep'
 24. Slow Model Removal: 'memory_cntrll:inst|countextend:cey|state.sleep'
 25. Slow Model Removal: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'
 26. Slow Model Removal: 'memory_cntrll:inst|countextend:cex|state.sleep'
 27. Slow Model Minimum Pulse Width: 'clock_50mhz'
 28. Slow Model Minimum Pulse Width: 'gen25mhz:inst1|count[0]'
 29. Slow Model Minimum Pulse Width: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'
 30. Slow Model Minimum Pulse Width: 'memory_cntrll:inst|countextend:cex|state.sleep'
 31. Slow Model Minimum Pulse Width: 'memory_cntrll:inst|countextend:cey|state.sleep'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'gen25mhz:inst1|count[0]'
 44. Fast Model Setup: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'
 45. Fast Model Setup: 'memory_cntrll:inst|countextend:cey|state.sleep'
 46. Fast Model Setup: 'memory_cntrll:inst|countextend:cex|state.sleep'
 47. Fast Model Setup: 'clock_50mhz'
 48. Fast Model Hold: 'gen25mhz:inst1|count[0]'
 49. Fast Model Hold: 'clock_50mhz'
 50. Fast Model Hold: 'memory_cntrll:inst|countextend:cex|state.sleep'
 51. Fast Model Hold: 'memory_cntrll:inst|countextend:cey|state.sleep'
 52. Fast Model Hold: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'
 53. Fast Model Recovery: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'
 54. Fast Model Recovery: 'memory_cntrll:inst|countextend:cey|state.sleep'
 55. Fast Model Recovery: 'memory_cntrll:inst|countextend:cex|state.sleep'
 56. Fast Model Removal: 'memory_cntrll:inst|countextend:cex|state.sleep'
 57. Fast Model Removal: 'memory_cntrll:inst|countextend:cey|state.sleep'
 58. Fast Model Removal: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'
 59. Fast Model Minimum Pulse Width: 'clock_50mhz'
 60. Fast Model Minimum Pulse Width: 'gen25mhz:inst1|count[0]'
 61. Fast Model Minimum Pulse Width: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'
 62. Fast Model Minimum Pulse Width: 'memory_cntrll:inst|countextend:cex|state.sleep'
 63. Fast Model Minimum Pulse Width: 'memory_cntrll:inst|countextend:cey|state.sleep'
 64. Setup Times
 65. Hold Times
 66. Clock to Output Times
 67. Minimum Clock to Output Times
 68. Propagation Delay
 69. Minimum Propagation Delay
 70. Multicorner Timing Analysis Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Progagation Delay
 76. Minimum Progagation Delay
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top_de1                                                            ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C20F484C7                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-16        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                         ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+
; Clock Name                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                            ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+
; clock_50mhz                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50mhz }                                    ;
; gen25mhz:inst1|count[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gen25mhz:inst1|count[0] }                        ;
; memory_cntrll:inst|countextend:cex|state.sleep ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { memory_cntrll:inst|countextend:cex|state.sleep } ;
; memory_cntrll:inst|countextend:cey|state.sleep ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { memory_cntrll:inst|countextend:cey|state.sleep } ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { memory_cntrll:inst|readwrite:rw|state.incr_w1 }  ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                               ;
+------------+-----------------+------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                  ;
+------------+-----------------+------------------------------------------------+-------------------------------------------------------+
; 274.8 MHz  ; 274.8 MHz       ; gen25mhz:inst1|count[0]                        ;                                                       ;
; 475.29 MHz ; 450.05 MHz      ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; limit due to high minimum pulse width violation (tch) ;
; 527.7 MHz  ; 450.05 MHz      ; memory_cntrll:inst|countextend:cey|state.sleep ; limit due to high minimum pulse width violation (tch) ;
; 530.79 MHz ; 450.05 MHz      ; memory_cntrll:inst|countextend:cex|state.sleep ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow Model Setup Summary                                                ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; gen25mhz:inst1|count[0]                        ; -5.901 ; -85.568       ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; -1.104 ; -5.697        ;
; memory_cntrll:inst|countextend:cey|state.sleep ; -0.895 ; -2.749        ;
; memory_cntrll:inst|countextend:cex|state.sleep ; -0.884 ; -2.705        ;
; clock_50mhz                                    ; 3.484  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow Model Hold Summary                                                 ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clock_50mhz                                    ; -3.232 ; -3.232        ;
; gen25mhz:inst1|count[0]                        ; -2.991 ; -20.092       ;
; memory_cntrll:inst|countextend:cex|state.sleep ; 0.445  ; 0.000         ;
; memory_cntrll:inst|countextend:cey|state.sleep ; 0.445  ; 0.000         ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 0.445  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow Model Recovery Summary                                             ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; memory_cntrll:inst|countextend:cex|state.sleep ; -0.236 ; -1.180        ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; -0.221 ; -1.768        ;
; memory_cntrll:inst|countextend:cey|state.sleep ; -0.205 ; -1.025        ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Slow Model Removal Summary                                             ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; memory_cntrll:inst|countextend:cey|state.sleep ; 0.761 ; 0.000         ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 0.777 ; 0.000         ;
; memory_cntrll:inst|countextend:cex|state.sleep ; 0.792 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clock_50mhz                                    ; -1.631 ; -2.853        ;
; gen25mhz:inst1|count[0]                        ; -0.611 ; -81.874       ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; -0.611 ; -9.776        ;
; memory_cntrll:inst|countextend:cex|state.sleep ; -0.611 ; -6.110        ;
; memory_cntrll:inst|countextend:cey|state.sleep ; -0.611 ; -6.110        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'gen25mhz:inst1|count[0]'                                                                                                                                                                             ;
+--------+------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                         ; Launch Clock                                   ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+
; -5.901 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.687      ;
; -5.900 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.686      ;
; -5.900 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.686      ;
; -5.835 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.621      ;
; -5.834 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.620      ;
; -5.834 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.620      ;
; -5.746 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.532      ;
; -5.745 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.531      ;
; -5.745 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.531      ;
; -5.649 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.435      ;
; -5.641 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.427      ;
; -5.640 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.426      ;
; -5.583 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.369      ;
; -5.575 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.361      ;
; -5.574 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.360      ;
; -5.539 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.325      ;
; -5.538 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.324      ;
; -5.538 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.324      ;
; -5.494 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.280      ;
; -5.492 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.278      ;
; -5.491 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.277      ;
; -5.491 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.277      ;
; -5.486 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.272      ;
; -5.485 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.271      ;
; -5.459 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.245      ;
; -5.458 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.244      ;
; -5.458 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.244      ;
; -5.315 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.101      ;
; -5.314 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.100      ;
; -5.314 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.100      ;
; -5.287 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.073      ;
; -5.279 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.065      ;
; -5.278 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.064      ;
; -5.240 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.026      ;
; -5.232 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.018      ;
; -5.231 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 3.017      ;
; -5.207 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.993      ;
; -5.199 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.985      ;
; -5.198 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.984      ;
; -5.160 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.946      ;
; -5.159 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.945      ;
; -5.159 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.945      ;
; -5.063 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.849      ;
; -5.055 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.841      ;
; -5.054 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.840      ;
; -4.965 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.925      ;
; -4.908 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.694      ;
; -4.900 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.686      ;
; -4.899 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -3.252     ; 2.685      ;
; -4.876 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.644      ;
; -4.872 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.640      ;
; -4.833 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.793      ;
; -4.784 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.552      ;
; -4.781 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.549      ;
; -4.778 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.738      ;
; -4.722 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.682      ;
; -4.721 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.681      ;
; -4.719 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.679      ;
; -4.715 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.675      ;
; -4.714 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.674      ;
; -4.700 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.468      ;
; -4.697 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.465      ;
; -4.696 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.464      ;
; -4.693 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.461      ;
; -4.641 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.409      ;
; -4.638 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.598      ;
; -4.637 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.405      ;
; -4.635 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.595      ;
; -4.608 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.568      ;
; -4.608 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.376      ;
; -4.605 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.373      ;
; -4.605 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.373      ;
; -4.602 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.370      ;
; -4.549 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.317      ;
; -4.545 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.313      ;
; -4.503 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.463      ;
; -4.481 ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.441      ;
; -4.465 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.233      ;
; -4.462 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.230      ;
; -4.461 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.229      ;
; -4.458 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.226      ;
; -4.457 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.225      ;
; -4.454 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.222      ;
; -4.425 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.193      ;
; -4.421 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.189      ;
; -4.399 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.167      ;
; -4.395 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.355      ;
; -4.394 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.354      ;
; -4.392 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.352      ;
; -4.392 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.352      ;
; -4.391 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.351      ;
; -4.389 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.349      ;
; -4.388 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.348      ;
; -4.387 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.347      ;
; -4.385 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.345      ;
; -4.384 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.344      ;
; -4.376 ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.078     ; 2.336      ;
; -4.341 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.109      ;
; -4.333 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.101      ;
; -4.330 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -3.270     ; 2.098      ;
+--------+------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'                                                                                                                                                                     ;
+--------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                                  ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; -1.104 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 2.142      ;
; -1.056 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 2.094      ;
; -1.024 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 2.062      ;
; -0.976 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 2.014      ;
; -0.975 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 2.013      ;
; -0.944 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.982      ;
; -0.940 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.978      ;
; -0.896 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.934      ;
; -0.895 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.933      ;
; -0.864 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.902      ;
; -0.860 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.898      ;
; -0.816 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.854      ;
; -0.816 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.854      ;
; -0.815 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.853      ;
; -0.784 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.822      ;
; -0.780 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.818      ;
; -0.780 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.818      ;
; -0.736 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.774      ;
; -0.736 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.774      ;
; -0.735 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.773      ;
; -0.704 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.742      ;
; -0.700 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.738      ;
; -0.700 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.738      ;
; -0.661 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.699      ;
; -0.656 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.694      ;
; -0.656 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.694      ;
; -0.655 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.693      ;
; -0.273 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.311      ;
; -0.267 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.305      ;
; -0.267 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.305      ;
; -0.229 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.267      ;
; -0.224 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.262      ;
; -0.224 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.262      ;
; -0.223 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 1.261      ;
; 0.119  ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.919      ;
; 0.307  ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.731      ;
+--------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'memory_cntrll:inst|countextend:cey|state.sleep'                                                                                                                                                                      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.895 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.933      ;
; -0.822 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.860      ;
; -0.815 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.853      ;
; -0.745 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.783      ;
; -0.742 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.780      ;
; -0.735 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.773      ;
; -0.666 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.704      ;
; -0.665 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.703      ;
; -0.662 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.700      ;
; -0.304 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.342      ;
; -0.234 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.272      ;
; -0.233 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.271      ;
; -0.230 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 1.268      ;
; 0.117  ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.921      ;
; 0.307  ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.731      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'memory_cntrll:inst|countextend:cex|state.sleep'                                                                                                                                                                      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -0.884 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.922      ;
; -0.836 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.874      ;
; -0.804 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.842      ;
; -0.756 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.794      ;
; -0.752 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.790      ;
; -0.731 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.769      ;
; -0.724 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.762      ;
; -0.676 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.714      ;
; -0.672 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.710      ;
; -0.298 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.336      ;
; -0.293 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.331      ;
; -0.244 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.282      ;
; -0.240 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 1.278      ;
; 0.087  ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.951      ;
; 0.307  ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.731      ;
+--------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_50mhz'                                                                                                            ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 3.484 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 0.500        ; 3.400      ; 0.731      ;
; 3.984 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 1.000        ; 3.400      ; 0.731      ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_50mhz'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -3.232 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 0.000        ; 3.400      ; 0.731      ;
; -2.732 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; -0.500       ; 3.400      ; 0.731      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'gen25mhz:inst1|count[0]'                                                                                                                                                                                     ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                   ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+
; -2.991 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.159      ; 0.731      ;
; -2.991 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.159      ; 0.731      ;
; -2.797 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.high_1 ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.159      ; 0.925      ;
; -2.514 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.high_1 ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.159      ; 1.208      ;
; -2.491 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.159      ; 0.731      ;
; -2.491 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.159      ; 0.731      ;
; -2.297 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.high_1 ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.159      ; 0.925      ;
; -2.014 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.high_1 ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.159      ; 1.208      ;
; -1.770 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.159      ; 1.952      ;
; -1.731 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.159      ; 1.991      ;
; -1.494 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|memclear:cm|state.rst_all    ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.164      ; 2.233      ;
; -1.428 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.159      ; 2.294      ;
; -1.389 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.159      ; 2.333      ;
; -1.346 ; memory_cntrll:inst|memclear:cm|state.incr_x2    ; memory_cntrll:inst|memclear:cm|state.fix1       ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 2.214      ; 1.154      ;
; -1.270 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.159      ; 1.952      ;
; -1.250 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|memclear:cm|state.sleep      ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.159      ; 2.472      ;
; -1.231 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.159      ; 1.991      ;
; -1.152 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|memclear:cm|state.rst_all    ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.164      ; 2.575      ;
; -1.000 ; memory_cntrll:inst|readwrite:rw|state.incr_xy2  ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.972      ; 1.258      ;
; -0.994 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|memclear:cm|state.rst_all    ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.164      ; 2.233      ;
; -0.953 ; memory_cntrll:inst|readwrite:rw|state.incr_x2   ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.972      ; 1.305      ;
; -0.951 ; memory_cntrll:inst|memclear:cm|state.incr_xy2   ; memory_cntrll:inst|memclear:cm|state.fix1       ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.972      ; 1.307      ;
; -0.928 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.159      ; 2.294      ;
; -0.908 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|memclear:cm|state.sleep      ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 3.159      ; 2.814      ;
; -0.889 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.159      ; 2.333      ;
; -0.843 ; memory_cntrll:inst|readwrite:rw|state.incr_w2   ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 2.214      ; 1.657      ;
; -0.750 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|memclear:cm|state.sleep      ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.159      ; 2.472      ;
; -0.728 ; memory_cntrll:inst|readwrite:rw|state.incr_y2   ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.961      ; 1.519      ;
; -0.679 ; memory_cntrll:inst|readwrite:rw|state.incr_yw2  ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 2.214      ; 1.821      ;
; -0.652 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|memclear:cm|state.rst_all    ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.164      ; 2.575      ;
; -0.548 ; memory_cntrll:inst|readwrite:rw|state.incr_xw2  ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 2.214      ; 1.952      ;
; -0.408 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|memclear:cm|state.sleep      ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 3.159      ; 2.814      ;
; -0.393 ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|countextend:cey|state.sleep  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.956      ; 1.849      ;
; -0.345 ; memory_cntrll:inst|readwrite:rw|state.incr_xyw2 ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 2.214      ; 2.155      ;
; -0.208 ; memory_cntrll:inst|readwrite:rw|state.incr_w1   ; memory_cntrll:inst|readwrite:rw|state.incr_w2   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 0.000        ; 0.950      ; 1.305      ;
; 0.098  ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.956      ; 2.340      ;
; 0.137  ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|readwrite:rw|state.sleep     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.956      ; 2.379      ;
; 0.292  ; memory_cntrll:inst|readwrite:rw|state.incr_w1   ; memory_cntrll:inst|readwrite:rw|state.incr_w2   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; -0.500       ; 0.950      ; 1.305      ;
; 0.374  ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|memclear:cm|state.rst_all    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.961      ; 2.621      ;
; 0.445  ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|countextend:cex|state.wait_1 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|countextend:cey|state.wait_1 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; countextend:inst2|state.wait_1                  ; countextend:inst2|state.wait_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; countextend:inst2|state.sleep                   ; countextend:inst2|state.sleep                   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; countextend:inst3|state.wait_1                  ; countextend:inst3|state.wait_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; countextend:inst3|state.sleep                   ; countextend:inst3|state.sleep                   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|readwrite:rw|state.sleep     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.492  ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|countextend:cex|state.sleep  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.634      ; 2.412      ;
; 0.615  ; countextend:inst3|state.high_1                  ; countextend:inst3|state.high_2                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.901      ;
; 0.618  ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|memclear:cm|state.sleep      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.956      ; 2.860      ;
; 0.619  ; memory_cntrll:inst|readwrite:rw|state.wait4w    ; memory_cntrll:inst|readwrite:rw|state.wait5w    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.621  ; countextend:inst3|state.high_2                  ; countextend:inst3|state.wait_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.907      ;
; 0.622  ; memory_cntrll:inst|readwrite:rw|state.wait4     ; memory_cntrll:inst|readwrite:rw|state.wait5     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.624  ; memory_cntrll:inst|readwrite:rw|state.wait5     ; memory_cntrll:inst|readwrite:rw|state.wait6     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.910      ;
; 0.624  ; countextend:inst2|state.high_2                  ; countextend:inst2|state.wait_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.910      ;
; 0.625  ; memory_cntrll:inst|readwrite:rw|state.precheck  ; memory_cntrll:inst|readwrite:rw|state.check     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.625  ; memory_cntrll:inst|readwrite:rw|state.fix3      ; memory_cntrll:inst|readwrite:rw|state.wait2w    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.911      ;
; 0.626  ; memory_cntrll:inst|readwrite:rw|state.wait3w    ; memory_cntrll:inst|readwrite:rw|state.wait4w    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.912      ;
; 0.628  ; memory_cntrll:inst|memclear:cm|state.wait2      ; memory_cntrll:inst|memclear:cm|state.wait3      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.628  ; countextend:inst2|state.high_1                  ; countextend:inst2|state.high_2                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.629  ; memory_cntrll:inst|memclear:cm|state.fix3       ; memory_cntrll:inst|memclear:cm|state.wait1      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.631  ; memory_cntrll:inst|memclear:cm|state.fix1       ; memory_cntrll:inst|memclear:cm|state.fix2       ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.917      ;
; 0.631  ; memory_cntrll:inst|memclear:cm|state.wait1      ; memory_cntrll:inst|memclear:cm|state.wait2      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.917      ;
; 0.637  ; memory_cntrll:inst|readwrite:rw|state.wait5w    ; memory_cntrll:inst|readwrite:rw|state.wait6w    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.641  ; memory_cntrll:inst|readwrite:rw|state.wait2w    ; memory_cntrll:inst|readwrite:rw|state.wait3w    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.927      ;
; 0.733  ; memory_cntrll:inst|readwrite:rw|state.wait1     ; memory_cntrll:inst|readwrite:rw|state.check     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.019      ;
; 0.748  ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.634      ; 2.668      ;
; 0.777  ; memory_cntrll:inst|readwrite:rw|state.wait6w    ; memory_cntrll:inst|readwrite:rw|state.fixback1  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.063      ;
; 0.781  ; memory_cntrll:inst|countextend:cey|state.high_1 ; memory_cntrll:inst|countextend:cey|state.high_2 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.787  ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|readwrite:rw|state.sleep     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.634      ; 2.707      ;
; 0.788  ; memory_cntrll:inst|memclear:cm|state.wait3      ; memory_cntrll:inst|memclear:cm|state.wait4      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.788  ; memory_cntrll:inst|memclear:cm|state.wait5      ; memory_cntrll:inst|memclear:cm|state.fixback1   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.790  ; memory_cntrll:inst|readwrite:rw|state.fix2      ; memory_cntrll:inst|readwrite:rw|state.fix3      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.801  ; memory_cntrll:inst|readwrite:rw|state.fixback1  ; memory_cntrll:inst|readwrite:rw|state.fixback2  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.001      ; 1.088      ;
; 0.846  ; memory_cntrll:inst|countextend:cex|state.high_1 ; memory_cntrll:inst|countextend:cex|state.high_2 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.003     ; 1.129      ;
; 0.885  ; countextend:inst2|state.sleep                   ; countextend:inst2|state.high_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.171      ;
; 0.919  ; countextend:inst3|state.sleep                   ; countextend:inst3|state.high_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.205      ;
; 0.944  ; memory_cntrll:inst|readwrite:rw|state.wait3     ; memory_cntrll:inst|readwrite:rw|state.wait4     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.001      ; 1.231      ;
; 0.985  ; countextend:inst3|state.wait_1                  ; countextend:inst3|state.sleep                   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.271      ;
; 0.993  ; countextend:inst2|state.wait_1                  ; countextend:inst2|state.sleep                   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.279      ;
; 1.024  ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|memclear:cm|state.rst_all    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.639      ; 2.949      ;
; 1.088  ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_xy2  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.277     ; 1.097      ;
; 1.112  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|memclear:cm|state.sleep      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.398      ;
; 1.115  ; memory_cntrll:inst|memclear:cm|state.fixback2   ; memory_cntrll:inst|memclear:cm|state.rstcnt     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.401      ;
; 1.132  ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|memclear:cm|state.incr_xy2   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.277     ; 1.141      ;
; 1.162  ; memory_cntrll:inst|readwrite:rw|state.wait2     ; memory_cntrll:inst|readwrite:rw|state.wait3     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.009     ; 1.439      ;
; 1.166  ; memory_cntrll:inst|memclear:cm|state.fix2       ; memory_cntrll:inst|memclear:cm|state.fix3       ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.001      ; 1.453      ;
; 1.172  ; memory_cntrll:inst|memclear:cm|state.wait4      ; memory_cntrll:inst|memclear:cm|state.wait5      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.010     ; 1.448      ;
; 1.179  ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; memory_cntrll:inst|readwrite:rw|state.wait1     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.005      ; 1.470      ;
; 1.245  ; memory_cntrll:inst|memclear:cm|state.rst_all    ; memory_cntrll:inst|memclear:cm|state.fix1       ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.264  ; memory_cntrll:inst|readwrite:rw|state.check     ; memory_cntrll:inst|readwrite:rw|state.incr_w1   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.550      ;
; 1.268  ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|memclear:cm|state.sleep      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.634      ; 3.188      ;
; 1.413  ; memory_cntrll:inst|readwrite:rw|state.check     ; memory_cntrll:inst|readwrite:rw|state.wait2     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.699      ;
; 1.415  ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_y2   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.266     ; 1.435      ;
; 1.465  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cey|state.high_1 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.751      ;
; 1.467  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cex|state.high_1 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.467  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.486  ; memory_cntrll:inst|memclear:cm|state.sleep      ; memory_cntrll:inst|memclear:cm|state.sleep      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 1.772      ;
; 1.567  ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_x2   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.277     ; 1.576      ;
; 1.582  ; memory_cntrll:inst|memclear:cm|state.rstcnt     ; memory_cntrll:inst|memclear:cm|state.sleep      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.005     ; 1.863      ;
; 1.634  ; countextend:inst3|state.sleep                   ; memory_cntrll:inst|memclear:cm|state.rst_all    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.008      ; 1.928      ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'memory_cntrll:inst|countextend:cex|state.sleep'                                                                                                                                                                      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.445 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.731      ;
; 0.665 ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.951      ;
; 0.992 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.278      ;
; 0.996 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.282      ;
; 1.045 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.331      ;
; 1.050 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.336      ;
; 1.424 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.710      ;
; 1.428 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.714      ;
; 1.476 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.762      ;
; 1.483 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.769      ;
; 1.504 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.790      ;
; 1.508 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.794      ;
; 1.556 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.842      ;
; 1.588 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.874      ;
; 1.636 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 1.922      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'memory_cntrll:inst|countextend:cey|state.sleep'                                                                                                                                                                      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.445 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.731      ;
; 0.635 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.921      ;
; 0.982 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.268      ;
; 0.985 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.271      ;
; 0.986 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.272      ;
; 1.056 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.342      ;
; 1.414 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.700      ;
; 1.417 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.703      ;
; 1.418 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.704      ;
; 1.487 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.773      ;
; 1.494 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.780      ;
; 1.497 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.783      ;
; 1.567 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.853      ;
; 1.574 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.860      ;
; 1.647 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 1.933      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'                                                                                                                                                                     ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                  ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.445 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.633 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.919      ;
; 0.975 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.981 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.267      ;
; 1.019 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.305      ;
; 1.025 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.311      ;
; 1.407 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.694      ;
; 1.413 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.699      ;
; 1.452 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.738      ;
; 1.452 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.738      ;
; 1.456 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.742      ;
; 1.487 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.774      ;
; 1.532 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.818      ;
; 1.532 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.818      ;
; 1.536 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.822      ;
; 1.567 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.854      ;
; 1.612 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.898      ;
; 1.616 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.902      ;
; 1.647 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.934      ;
; 1.692 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.978      ;
; 1.696 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 1.982      ;
; 1.727 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 2.014      ;
; 1.776 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 2.062      ;
; 1.808 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 2.094      ;
; 1.856 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 2.142      ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'memory_cntrll:inst|countextend:cex|state.sleep'                                                                                                                                                 ;
+--------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; -0.236 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.383      ; 2.657      ;
; -0.236 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.383      ; 2.657      ;
; -0.236 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.383      ; 2.657      ;
; -0.236 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.383      ; 2.657      ;
; -0.236 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.383      ; 2.657      ;
; -0.112 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.383      ; 2.533      ;
; -0.112 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.383      ; 2.533      ;
; -0.112 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.383      ; 2.533      ;
; -0.112 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.383      ; 2.533      ;
; -0.112 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.383      ; 2.533      ;
; -0.040 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.388      ; 2.466      ;
; -0.040 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.388      ; 2.466      ;
; -0.040 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.388      ; 2.466      ;
; -0.040 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.388      ; 2.466      ;
; -0.040 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 1.388      ; 2.466      ;
+--------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'                                                                                                                                                 ;
+--------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+
; -0.221 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.816      ;
; -0.221 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.816      ;
; -0.221 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.816      ;
; -0.221 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.816      ;
; -0.221 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.816      ;
; -0.221 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.816      ;
; -0.221 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.816      ;
; -0.221 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.816      ;
; -0.097 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.692      ;
; -0.097 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.692      ;
; -0.097 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.692      ;
; -0.097 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.692      ;
; -0.097 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.692      ;
; -0.097 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.692      ;
; -0.097 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.692      ;
; -0.097 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.557      ; 2.692      ;
; -0.025 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.562      ; 2.625      ;
; -0.025 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.562      ; 2.625      ;
; -0.025 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.562      ; 2.625      ;
; -0.025 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.562      ; 2.625      ;
; -0.025 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.562      ; 2.625      ;
; -0.025 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.562      ; 2.625      ;
; -0.025 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.562      ; 2.625      ;
; -0.025 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 1.562      ; 2.625      ;
+--------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'memory_cntrll:inst|countextend:cey|state.sleep'                                                                                                                                                 ;
+--------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; -0.205 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.575      ; 2.818      ;
; -0.205 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.575      ; 2.818      ;
; -0.205 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.575      ; 2.818      ;
; -0.205 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.575      ; 2.818      ;
; -0.205 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.575      ; 2.818      ;
; -0.081 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.575      ; 2.694      ;
; -0.081 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.575      ; 2.694      ;
; -0.081 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.575      ; 2.694      ;
; -0.081 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.575      ; 2.694      ;
; -0.081 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.575      ; 2.694      ;
; -0.009 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.580      ; 2.627      ;
; -0.009 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.580      ; 2.627      ;
; -0.009 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.580      ; 2.627      ;
; -0.009 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.580      ; 2.627      ;
; -0.009 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 1.580      ; 2.627      ;
+--------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'memory_cntrll:inst|countextend:cey|state.sleep'                                                                                                                                                 ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; 0.761 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.580      ; 2.627      ;
; 0.761 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.580      ; 2.627      ;
; 0.761 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.580      ; 2.627      ;
; 0.761 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.580      ; 2.627      ;
; 0.761 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.580      ; 2.627      ;
; 0.833 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.575      ; 2.694      ;
; 0.833 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.575      ; 2.694      ;
; 0.833 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.575      ; 2.694      ;
; 0.833 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.575      ; 2.694      ;
; 0.833 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.575      ; 2.694      ;
; 0.957 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.575      ; 2.818      ;
; 0.957 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.575      ; 2.818      ;
; 0.957 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.575      ; 2.818      ;
; 0.957 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.575      ; 2.818      ;
; 0.957 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 1.575      ; 2.818      ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'                                                                                                                                                 ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.777 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.562      ; 2.625      ;
; 0.777 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.562      ; 2.625      ;
; 0.777 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.562      ; 2.625      ;
; 0.777 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.562      ; 2.625      ;
; 0.777 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.562      ; 2.625      ;
; 0.777 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.562      ; 2.625      ;
; 0.777 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.562      ; 2.625      ;
; 0.777 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.562      ; 2.625      ;
; 0.849 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.692      ;
; 0.849 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.692      ;
; 0.849 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.692      ;
; 0.849 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.692      ;
; 0.849 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.692      ;
; 0.849 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.692      ;
; 0.849 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.692      ;
; 0.849 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.692      ;
; 0.973 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.816      ;
; 0.973 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.816      ;
; 0.973 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.816      ;
; 0.973 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.816      ;
; 0.973 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.816      ;
; 0.973 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.816      ;
; 0.973 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.816      ;
; 0.973 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 1.557      ; 2.816      ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'memory_cntrll:inst|countextend:cex|state.sleep'                                                                                                                                                 ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; 0.792 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.388      ; 2.466      ;
; 0.792 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.388      ; 2.466      ;
; 0.792 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.388      ; 2.466      ;
; 0.792 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.388      ; 2.466      ;
; 0.792 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.388      ; 2.466      ;
; 0.864 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.383      ; 2.533      ;
; 0.864 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.383      ; 2.533      ;
; 0.864 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.383      ; 2.533      ;
; 0.864 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.383      ; 2.533      ;
; 0.864 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.383      ; 2.533      ;
; 0.988 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.383      ; 2.657      ;
; 0.988 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.383      ; 2.657      ;
; 0.988 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.383      ; 2.657      ;
; 0.988 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.383      ; 2.657      ;
; 0.988 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 1.383      ; 2.657      ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_50mhz'                                                                  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_50mhz ; Rise       ; gen25mhz:inst1|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen25mhz:inst1|count[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk      ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'gen25mhz:inst1|count[0]'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------+------------+-------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.high_1                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.high_1                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.high_2                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.high_2                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.sleep                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.sleep                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.wait_1                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.wait_1                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.high_1                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.high_1                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.high_2                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.high_2                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.sleep                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.sleep                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.wait_1                  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.wait_1                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.high_1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.high_1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.high_2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.high_2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.wait_1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.wait_1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.high_1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.high_1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.high_2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.high_2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.wait_1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.wait_1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix1       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix1       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix2       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix2       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix3       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix3       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fixback1   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fixback1   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fixback2   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fixback2   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_x1    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_x1    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_x2    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_x2    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_xy2   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_xy2   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.rst_all    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.rst_all    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.rstcnt     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.rstcnt     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.sleep      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.sleep      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait1      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait1      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait2      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait2      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait3      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait3      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait4      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait4      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait5      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait5      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.check     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.check     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix1      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix1      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix2      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix2      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix3      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix3      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fixback1  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fixback1  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fixback2  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fixback2  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w1   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w1   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w2   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w2   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_x2   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_x2   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xw2  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xw2  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xy2  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xy2  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xyw2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xyw2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ;
+--------+--------------+----------------+------------------+-------------------------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~0|dataa                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~0|dataa                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|state.incr_w1|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|state.incr_w1|regout             ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'memory_cntrll:inst|countextend:cex|state.sleep'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cex|state.sleep|regout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cex|state.sleep|regout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~0|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~0|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~clkctrl|outclk           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'memory_cntrll:inst|countextend:cey|state.sleep'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cey|state.sleep|regout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cey|state.sleep|regout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~2|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~2|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~2|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~2|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~clkctrl|outclk           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; address_in[*]  ; gen25mhz:inst1|count[0] ; 7.928  ; 7.928  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[0] ; gen25mhz:inst1|count[0] ; 7.928  ; 7.928  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[1] ; gen25mhz:inst1|count[0] ; 7.774  ; 7.774  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[2] ; gen25mhz:inst1|count[0] ; 7.763  ; 7.763  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[3] ; gen25mhz:inst1|count[0] ; 7.924  ; 7.924  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[4] ; gen25mhz:inst1|count[0] ; 7.289  ; 7.289  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[5] ; gen25mhz:inst1|count[0] ; 7.890  ; 7.890  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[6] ; gen25mhz:inst1|count[0] ; 7.693  ; 7.693  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[7] ; gen25mhz:inst1|count[0] ; 7.755  ; 7.755  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[8] ; gen25mhz:inst1|count[0] ; 7.385  ; 7.385  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[9] ; gen25mhz:inst1|count[0] ; 6.952  ; 6.952  ; Rise       ; gen25mhz:inst1|count[0] ;
; clr_in         ; gen25mhz:inst1|count[0] ; -0.310 ; -0.310 ; Rise       ; gen25mhz:inst1|count[0] ;
; goto_in        ; gen25mhz:inst1|count[0] ; -0.443 ; -0.443 ; Rise       ; gen25mhz:inst1|count[0] ;
; reset          ; gen25mhz:inst1|count[0] ; 2.413  ; 2.413  ; Rise       ; gen25mhz:inst1|count[0] ;
; we_in          ; gen25mhz:inst1|count[0] ; 2.967  ; 2.967  ; Rise       ; gen25mhz:inst1|count[0] ;
; write_in[*]    ; gen25mhz:inst1|count[0] ; 8.622  ; 8.622  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[0]   ; gen25mhz:inst1|count[0] ; 8.232  ; 8.232  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[1]   ; gen25mhz:inst1|count[0] ; 8.371  ; 8.371  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[2]   ; gen25mhz:inst1|count[0] ; 8.275  ; 8.275  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[3]   ; gen25mhz:inst1|count[0] ; 8.622  ; 8.622  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[4]   ; gen25mhz:inst1|count[0] ; 7.711  ; 7.711  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[5]   ; gen25mhz:inst1|count[0] ; 7.850  ; 7.850  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[6]   ; gen25mhz:inst1|count[0] ; 8.381  ; 8.381  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[7]   ; gen25mhz:inst1|count[0] ; 7.826  ; 7.826  ; Rise       ; gen25mhz:inst1|count[0] ;
; x_incr_in      ; gen25mhz:inst1|count[0] ; 1.822  ; 1.822  ; Rise       ; gen25mhz:inst1|count[0] ;
; y_incr_in      ; gen25mhz:inst1|count[0] ; 2.165  ; 2.165  ; Rise       ; gen25mhz:inst1|count[0] ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; address_in[*]  ; gen25mhz:inst1|count[0] ; -4.826 ; -4.826 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[0] ; gen25mhz:inst1|count[0] ; -6.482 ; -6.482 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[1] ; gen25mhz:inst1|count[0] ; -6.328 ; -6.328 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[2] ; gen25mhz:inst1|count[0] ; -6.145 ; -6.145 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[3] ; gen25mhz:inst1|count[0] ; -6.306 ; -6.306 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[4] ; gen25mhz:inst1|count[0] ; -6.167 ; -6.167 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[5] ; gen25mhz:inst1|count[0] ; -5.764 ; -5.764 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[6] ; gen25mhz:inst1|count[0] ; -5.567 ; -5.567 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[7] ; gen25mhz:inst1|count[0] ; -5.629 ; -5.629 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[8] ; gen25mhz:inst1|count[0] ; -5.259 ; -5.259 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[9] ; gen25mhz:inst1|count[0] ; -4.826 ; -4.826 ; Rise       ; gen25mhz:inst1|count[0] ;
; clr_in         ; gen25mhz:inst1|count[0] ; 0.898  ; 0.898  ; Rise       ; gen25mhz:inst1|count[0] ;
; goto_in        ; gen25mhz:inst1|count[0] ; 1.034  ; 1.034  ; Rise       ; gen25mhz:inst1|count[0] ;
; reset          ; gen25mhz:inst1|count[0] ; 0.881  ; 0.881  ; Rise       ; gen25mhz:inst1|count[0] ;
; we_in          ; gen25mhz:inst1|count[0] ; -0.201 ; -0.201 ; Rise       ; gen25mhz:inst1|count[0] ;
; write_in[*]    ; gen25mhz:inst1|count[0] ; -5.541 ; -5.541 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[0]   ; gen25mhz:inst1|count[0] ; -6.062 ; -6.062 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[1]   ; gen25mhz:inst1|count[0] ; -6.201 ; -6.201 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[2]   ; gen25mhz:inst1|count[0] ; -6.105 ; -6.105 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[3]   ; gen25mhz:inst1|count[0] ; -6.452 ; -6.452 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[4]   ; gen25mhz:inst1|count[0] ; -5.541 ; -5.541 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[5]   ; gen25mhz:inst1|count[0] ; -5.680 ; -5.680 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[6]   ; gen25mhz:inst1|count[0] ; -6.211 ; -6.211 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[7]   ; gen25mhz:inst1|count[0] ; -5.656 ; -5.656 ; Rise       ; gen25mhz:inst1|count[0] ;
; x_incr_in      ; gen25mhz:inst1|count[0] ; -0.329 ; -0.329 ; Rise       ; gen25mhz:inst1|count[0] ;
; y_incr_in      ; gen25mhz:inst1|count[0] ; 0.043  ; 0.043  ; Rise       ; gen25mhz:inst1|count[0] ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port     ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+---------------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; me_mem        ; gen25mhz:inst1|count[0]                        ; 11.191 ; 11.191 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; ready_out     ; gen25mhz:inst1|count[0]                        ; 8.804  ; 8.804  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; rst_mem       ; gen25mhz:inst1|count[0]                        ; 9.460  ; 9.460  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; w_incr_mem    ; gen25mhz:inst1|count[0]                        ; 8.125  ; 8.125  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; we_mem        ; gen25mhz:inst1|count[0]                        ; 11.390 ; 11.390 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; x_incr_mem    ; gen25mhz:inst1|count[0]                        ; 8.948  ; 8.948  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; y_incr_mem    ; gen25mhz:inst1|count[0]                        ; 8.427  ; 8.427  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; cur_x_out[*]  ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.708  ; 9.708  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.577  ; 9.577  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.642  ; 9.642  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.330  ; 9.330  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.708  ; 9.708  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.659  ; 9.659  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ; 6.195  ;        ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ;        ; 6.195  ; Fall       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; cur_y_out[*]  ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.890  ; 9.890  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.890  ; 9.890  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.841  ; 9.841  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.872  ; 9.872  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.541  ; 9.541  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.815  ; 9.815  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ; 6.256  ;        ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ;        ; 6.256  ; Fall       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 6.185  ;        ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;        ; 6.185  ; Fall       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
+---------------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                  ;
+---------------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port     ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+---------------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; me_mem        ; gen25mhz:inst1|count[0]                        ; 10.080 ; 10.080 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; ready_out     ; gen25mhz:inst1|count[0]                        ; 8.444  ; 8.444  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; rst_mem       ; gen25mhz:inst1|count[0]                        ; 9.264  ; 9.264  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; w_incr_mem    ; gen25mhz:inst1|count[0]                        ; 6.923  ; 6.923  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; we_mem        ; gen25mhz:inst1|count[0]                        ; 9.868  ; 9.868  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; x_incr_mem    ; gen25mhz:inst1|count[0]                        ; 7.082  ; 7.082  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; y_incr_mem    ; gen25mhz:inst1|count[0]                        ; 6.980  ; 6.980  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; cur_x_out[*]  ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.330  ; 9.330  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.577  ; 9.577  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.642  ; 9.642  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.330  ; 9.330  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.708  ; 9.708  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.659  ; 9.659  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ; 6.195  ;        ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ;        ; 6.195  ; Fall       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; cur_y_out[*]  ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.541  ; 9.541  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.890  ; 9.890  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.841  ; 9.841  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.872  ; 9.872  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.541  ; 9.541  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.815  ; 9.815  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ; 6.256  ;        ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ;        ; 6.256  ; Fall       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 6.185  ;        ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;        ; 6.185  ; Fall       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
+---------------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+-------------+-------------+--------+----+----+--------+
; Input Port  ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------+-------------+--------+----+----+--------+
; read_mem[0] ; read_out[0] ; 9.608  ;    ;    ; 9.608  ;
; read_mem[1] ; read_out[1] ; 9.943  ;    ;    ; 9.943  ;
; read_mem[2] ; read_out[2] ; 9.997  ;    ;    ; 9.997  ;
; read_mem[3] ; read_out[3] ; 10.062 ;    ;    ; 10.062 ;
; read_mem[4] ; read_out[4] ; 10.102 ;    ;    ; 10.102 ;
; read_mem[5] ; read_out[5] ; 10.311 ;    ;    ; 10.311 ;
; read_mem[6] ; read_out[6] ; 9.977  ;    ;    ; 9.977  ;
; read_mem[7] ; read_out[7] ; 10.099 ;    ;    ; 10.099 ;
; reset       ; rst_mem     ; 8.184  ;    ;    ; 8.184  ;
; rst_vga     ; rst_mem     ; 8.896  ;    ;    ; 8.896  ;
+-------------+-------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+-------------+-------------+--------+----+----+--------+
; Input Port  ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------+-------------+--------+----+----+--------+
; read_mem[0] ; read_out[0] ; 9.608  ;    ;    ; 9.608  ;
; read_mem[1] ; read_out[1] ; 9.943  ;    ;    ; 9.943  ;
; read_mem[2] ; read_out[2] ; 9.997  ;    ;    ; 9.997  ;
; read_mem[3] ; read_out[3] ; 10.062 ;    ;    ; 10.062 ;
; read_mem[4] ; read_out[4] ; 10.102 ;    ;    ; 10.102 ;
; read_mem[5] ; read_out[5] ; 10.311 ;    ;    ; 10.311 ;
; read_mem[6] ; read_out[6] ; 9.977  ;    ;    ; 9.977  ;
; read_mem[7] ; read_out[7] ; 10.099 ;    ;    ; 10.099 ;
; reset       ; rst_mem     ; 8.184  ;    ;    ; 8.184  ;
; rst_vga     ; rst_mem     ; 8.896  ;    ;    ; 8.896  ;
+-------------+-------------+--------+----+----+--------+


+-------------------------------------------------------------------------+
; Fast Model Setup Summary                                                ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; gen25mhz:inst1|count[0]                        ; -2.056 ; -19.664       ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 0.190  ; 0.000         ;
; memory_cntrll:inst|countextend:cey|state.sleep ; 0.273  ; 0.000         ;
; memory_cntrll:inst|countextend:cex|state.sleep ; 0.285  ; 0.000         ;
; clock_50mhz                                    ; 1.952  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast Model Hold Summary                                                 ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; gen25mhz:inst1|count[0]                        ; -1.726 ; -13.768       ;
; clock_50mhz                                    ; -1.572 ; -1.572        ;
; memory_cntrll:inst|countextend:cex|state.sleep ; 0.215  ; 0.000         ;
; memory_cntrll:inst|countextend:cey|state.sleep ; 0.215  ; 0.000         ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 0.215  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------+
; Fast Model Recovery Summary                                            ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 0.328 ; 0.000         ;
; memory_cntrll:inst|countextend:cey|state.sleep ; 0.339 ; 0.000         ;
; memory_cntrll:inst|countextend:cex|state.sleep ; 0.362 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Fast Model Removal Summary                                             ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; memory_cntrll:inst|countextend:cex|state.sleep ; 0.424 ; 0.000         ;
; memory_cntrll:inst|countextend:cey|state.sleep ; 0.447 ; 0.000         ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 0.458 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; clock_50mhz                                    ; -1.380 ; -2.380        ;
; gen25mhz:inst1|count[0]                        ; -0.500 ; -67.000       ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; -0.500 ; -8.000        ;
; memory_cntrll:inst|countextend:cex|state.sleep ; -0.500 ; -5.000        ;
; memory_cntrll:inst|countextend:cey|state.sleep ; -0.500 ; -5.000        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'gen25mhz:inst1|count[0]'                                                                                                                                                                             ;
+--------+------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                         ; Launch Clock                                   ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+
; -2.056 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.407      ;
; -2.052 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.403      ;
; -2.052 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.403      ;
; -2.036 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.387      ;
; -2.032 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.383      ;
; -2.032 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.383      ;
; -2.003 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.354      ;
; -1.999 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.350      ;
; -1.999 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.350      ;
; -1.981 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.332      ;
; -1.972 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.323      ;
; -1.971 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.322      ;
; -1.961 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.312      ;
; -1.952 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.303      ;
; -1.951 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.302      ;
; -1.938 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.289      ;
; -1.934 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.285      ;
; -1.934 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.285      ;
; -1.928 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.279      ;
; -1.919 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.270      ;
; -1.918 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.269      ;
; -1.916 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.267      ;
; -1.912 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.263      ;
; -1.912 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.263      ;
; -1.907 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.258      ;
; -1.903 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.254      ;
; -1.903 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.254      ;
; -1.863 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.214      ;
; -1.854 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.205      ;
; -1.853 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.204      ;
; -1.841 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.192      ;
; -1.837 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.188      ;
; -1.833 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.184      ;
; -1.833 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.184      ;
; -1.832 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.183      ;
; -1.832 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.183      ;
; -1.831 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.182      ;
; -1.823 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.174      ;
; -1.822 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.173      ;
; -1.786 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.167      ;
; -1.785 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.136      ;
; -1.781 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.132      ;
; -1.781 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.132      ;
; -1.762 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.113      ;
; -1.753 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.104      ;
; -1.752 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.103      ;
; -1.710 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.061      ;
; -1.704 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 1.044      ;
; -1.701 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 1.041      ;
; -1.701 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.052      ;
; -1.700 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 1.000        ; -1.681     ; 1.051      ;
; -1.699 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 1.039      ;
; -1.696 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.077      ;
; -1.696 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 1.036      ;
; -1.682 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.063      ;
; -1.678 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.059      ;
; -1.669 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.050      ;
; -1.668 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.049      ;
; -1.666 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.047      ;
; -1.663 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.044      ;
; -1.662 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.043      ;
; -1.655 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.036      ;
; -1.635 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.975      ;
; -1.632 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.972      ;
; -1.630 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.970      ;
; -1.628 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 1.009      ;
; -1.627 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.967      ;
; -1.619 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.959      ;
; -1.617 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.957      ;
; -1.614 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.995      ;
; -1.612 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.952      ;
; -1.609 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.949      ;
; -1.607 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.947      ;
; -1.604 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.944      ;
; -1.573 ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.954      ;
; -1.565 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.946      ;
; -1.564 ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.945      ;
; -1.564 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.945      ;
; -1.562 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.943      ;
; -1.562 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.902      ;
; -1.559 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.940      ;
; -1.559 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.899      ;
; -1.558 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.939      ;
; -1.557 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.897      ;
; -1.554 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.894      ;
; -1.550 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.890      ;
; -1.548 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.888      ;
; -1.538 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.919      ;
; -1.537 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.918      ;
; -1.535 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.916      ;
; -1.532 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.913      ;
; -1.531 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.912      ;
; -1.527 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.867      ;
; -1.525 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.865      ;
; -1.520 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.860      ;
; -1.517 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.857      ;
; -1.515 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.855      ;
; -1.512 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.852      ;
; -1.511 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.692     ; 0.851      ;
; -1.497 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_yw1  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 1.000        ; -1.651     ; 0.878      ;
+--------+------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'                                                                                                                                                                    ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                  ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.190 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.842      ;
; 0.202 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.830      ;
; 0.225 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.807      ;
; 0.237 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.795      ;
; 0.240 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.792      ;
; 0.259 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.773      ;
; 0.260 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.772      ;
; 0.272 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.760      ;
; 0.275 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.757      ;
; 0.294 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.738      ;
; 0.295 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.737      ;
; 0.307 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.725      ;
; 0.310 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.722      ;
; 0.310 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.722      ;
; 0.329 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.703      ;
; 0.329 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.703      ;
; 0.330 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.702      ;
; 0.342 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.690      ;
; 0.345 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.687      ;
; 0.345 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.687      ;
; 0.364 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.668      ;
; 0.364 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.668      ;
; 0.365 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.667      ;
; 0.377 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.655      ;
; 0.377 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.655      ;
; 0.380 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.652      ;
; 0.380 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.652      ;
; 0.504 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.528      ;
; 0.504 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.528      ;
; 0.505 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.527      ;
; 0.512 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.520      ;
; 0.515 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.517      ;
; 0.518 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.514      ;
; 0.518 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.514      ;
; 0.633 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'memory_cntrll:inst|countextend:cey|state.sleep'                                                                                                                                                                     ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.273 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.759      ;
; 0.308 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.724      ;
; 0.309 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.723      ;
; 0.343 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.689      ;
; 0.343 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.689      ;
; 0.344 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.688      ;
; 0.376 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.656      ;
; 0.378 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.654      ;
; 0.379 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.653      ;
; 0.483 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.549      ;
; 0.514 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.518      ;
; 0.514 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.518      ;
; 0.516 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.516      ;
; 0.635 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'memory_cntrll:inst|countextend:cex|state.sleep'                                                                                                                                                                     ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.285 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.747      ;
; 0.299 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.733      ;
; 0.320 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.712      ;
; 0.334 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.698      ;
; 0.337 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.695      ;
; 0.352 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.680      ;
; 0.355 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.677      ;
; 0.369 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.663      ;
; 0.372 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.660      ;
; 0.492 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.540      ;
; 0.495 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.537      ;
; 0.504 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.528      ;
; 0.510 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.522      ;
; 0.618 ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.414      ;
; 0.665 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_50mhz'                                                                                                            ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 1.952 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 0.500        ; 1.646      ; 0.367      ;
; 2.452 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 1.000        ; 1.646      ; 0.367      ;
+-------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'gen25mhz:inst1|count[0]'                                                                                                                                                                                     ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock                                   ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+
; -1.726 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.800      ; 0.367      ;
; -1.726 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.800      ; 0.367      ;
; -1.689 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.high_1 ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.800      ; 0.404      ;
; -1.570 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.high_1 ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.800      ; 0.523      ;
; -1.313 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.800      ; 0.780      ;
; -1.308 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.800      ; 0.785      ;
; -1.226 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.800      ; 0.367      ;
; -1.226 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.800      ; 0.367      ;
; -1.206 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|memclear:cm|state.rst_all    ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.805      ; 0.892      ;
; -1.198 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.800      ; 0.895      ;
; -1.193 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.800      ; 0.900      ;
; -1.189 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|countextend:cey|state.high_1 ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.800      ; 0.404      ;
; -1.140 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|memclear:cm|state.sleep      ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.800      ; 0.953      ;
; -1.091 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|memclear:cm|state.rst_all    ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.805      ; 1.007      ;
; -1.070 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|countextend:cex|state.high_1 ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.800      ; 0.523      ;
; -1.025 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|memclear:cm|state.sleep      ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; 0.000        ; 1.800      ; 1.068      ;
; -0.999 ; memory_cntrll:inst|memclear:cm|state.incr_x2    ; memory_cntrll:inst|memclear:cm|state.fix1       ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.329      ; 0.482      ;
; -0.881 ; memory_cntrll:inst|readwrite:rw|state.incr_xy2  ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.241      ; 0.512      ;
; -0.870 ; memory_cntrll:inst|readwrite:rw|state.incr_x2   ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.241      ; 0.523      ;
; -0.864 ; memory_cntrll:inst|memclear:cm|state.incr_xy2   ; memory_cntrll:inst|memclear:cm|state.fix1       ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.241      ; 0.529      ;
; -0.813 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.800      ; 0.780      ;
; -0.808 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.800      ; 0.785      ;
; -0.797 ; memory_cntrll:inst|readwrite:rw|state.incr_w2   ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.329      ; 0.684      ;
; -0.761 ; memory_cntrll:inst|readwrite:rw|state.incr_y2   ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.234      ; 0.625      ;
; -0.738 ; memory_cntrll:inst|readwrite:rw|state.incr_yw2  ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.329      ; 0.743      ;
; -0.706 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|memclear:cm|state.rst_all    ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.805      ; 0.892      ;
; -0.698 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.800      ; 0.895      ;
; -0.693 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.800      ; 0.900      ;
; -0.667 ; memory_cntrll:inst|readwrite:rw|state.incr_xw2  ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.329      ; 0.814      ;
; -0.640 ; memory_cntrll:inst|countextend:cey|state.sleep  ; memory_cntrll:inst|memclear:cm|state.sleep      ; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.800      ; 0.953      ;
; -0.621 ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|countextend:cey|state.sleep  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.229      ; 0.760      ;
; -0.591 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|memclear:cm|state.rst_all    ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.805      ; 1.007      ;
; -0.577 ; memory_cntrll:inst|readwrite:rw|state.incr_xyw2 ; memory_cntrll:inst|readwrite:rw|state.precheck  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.329      ; 0.904      ;
; -0.525 ; memory_cntrll:inst|countextend:cex|state.sleep  ; memory_cntrll:inst|memclear:cm|state.sleep      ; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0] ; -0.500       ; 1.800      ; 1.068      ;
; -0.463 ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|readwrite:rw|state.sleep     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.229      ; 0.918      ;
; -0.458 ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.229      ; 0.923      ;
; -0.356 ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|memclear:cm|state.rst_all    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.234      ; 1.030      ;
; -0.297 ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|countextend:cex|state.sleep  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.111      ; 0.966      ;
; -0.290 ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|memclear:cm|state.sleep      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.229      ; 1.091      ;
; -0.223 ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|readwrite:rw|state.sleep     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.111      ; 1.040      ;
; -0.218 ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.111      ; 1.045      ;
; -0.210 ; memory_cntrll:inst|readwrite:rw|state.incr_w1   ; memory_cntrll:inst|readwrite:rw|state.incr_w2   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; 0.000        ; 0.476      ; 0.559      ;
; -0.116 ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|memclear:cm|state.rst_all    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.116      ; 1.152      ;
; -0.050 ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|memclear:cm|state.sleep      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 1.111      ; 1.213      ;
; 0.215  ; memory_cntrll:inst|countextend:cex|state.wait_1 ; memory_cntrll:inst|countextend:cex|state.wait_1 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; memory_cntrll:inst|countextend:cey|state.wait_1 ; memory_cntrll:inst|countextend:cey|state.wait_1 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; countextend:inst2|state.wait_1                  ; countextend:inst2|state.wait_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; countextend:inst2|state.sleep                   ; countextend:inst2|state.sleep                   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; countextend:inst3|state.wait_1                  ; countextend:inst3|state.wait_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; countextend:inst3|state.sleep                   ; countextend:inst3|state.sleep                   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|readwrite:rw|state.sleep     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; memory_cntrll:inst|readwrite:rw|state.wait4w    ; memory_cntrll:inst|readwrite:rw|state.wait5w    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.239  ; countextend:inst3|state.high_1                  ; countextend:inst3|state.high_2                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; countextend:inst3|state.high_2                  ; countextend:inst3|state.wait_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.242  ; memory_cntrll:inst|readwrite:rw|state.wait4     ; memory_cntrll:inst|readwrite:rw|state.wait5     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; memory_cntrll:inst|readwrite:rw|state.wait5     ; memory_cntrll:inst|readwrite:rw|state.wait6     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; countextend:inst2|state.high_2                  ; countextend:inst2|state.wait_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; memory_cntrll:inst|readwrite:rw|state.precheck  ; memory_cntrll:inst|readwrite:rw|state.check     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; memory_cntrll:inst|readwrite:rw|state.fix3      ; memory_cntrll:inst|readwrite:rw|state.wait2w    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; memory_cntrll:inst|readwrite:rw|state.wait3w    ; memory_cntrll:inst|readwrite:rw|state.wait4w    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; memory_cntrll:inst|memclear:cm|state.fix1       ; memory_cntrll:inst|memclear:cm|state.fix2       ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; memory_cntrll:inst|memclear:cm|state.fix3       ; memory_cntrll:inst|memclear:cm|state.wait1      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; countextend:inst2|state.high_1                  ; countextend:inst2|state.high_2                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; memory_cntrll:inst|memclear:cm|state.wait1      ; memory_cntrll:inst|memclear:cm|state.wait2      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; memory_cntrll:inst|memclear:cm|state.wait2      ; memory_cntrll:inst|memclear:cm|state.wait3      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; memory_cntrll:inst|readwrite:rw|state.wait5w    ; memory_cntrll:inst|readwrite:rw|state.wait6w    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.401      ;
; 0.253  ; memory_cntrll:inst|readwrite:rw|state.wait2w    ; memory_cntrll:inst|readwrite:rw|state.wait3w    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.405      ;
; 0.290  ; memory_cntrll:inst|readwrite:rw|state.incr_w1   ; memory_cntrll:inst|readwrite:rw|state.incr_w2   ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0] ; -0.500       ; 0.476      ; 0.559      ;
; 0.293  ; memory_cntrll:inst|readwrite:rw|state.wait1     ; memory_cntrll:inst|readwrite:rw|state.check     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.445      ;
; 0.314  ; memory_cntrll:inst|readwrite:rw|state.fixback1  ; memory_cntrll:inst|readwrite:rw|state.fixback2  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.001      ; 0.467      ;
; 0.320  ; memory_cntrll:inst|countextend:cex|state.high_1 ; memory_cntrll:inst|countextend:cex|state.high_2 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.002     ; 0.470      ;
; 0.322  ; memory_cntrll:inst|readwrite:rw|state.wait6w    ; memory_cntrll:inst|readwrite:rw|state.fixback1  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.474      ;
; 0.323  ; memory_cntrll:inst|countextend:cey|state.high_1 ; memory_cntrll:inst|countextend:cey|state.high_2 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.475      ;
; 0.328  ; memory_cntrll:inst|memclear:cm|state.wait3      ; memory_cntrll:inst|memclear:cm|state.wait4      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.328  ; memory_cntrll:inst|memclear:cm|state.wait5      ; memory_cntrll:inst|memclear:cm|state.fixback1   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.328  ; memory_cntrll:inst|readwrite:rw|state.fix2      ; memory_cntrll:inst|readwrite:rw|state.fix3      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.480      ;
; 0.370  ; countextend:inst2|state.sleep                   ; countextend:inst2|state.high_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372  ; countextend:inst3|state.sleep                   ; countextend:inst3|state.high_1                  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; countextend:inst3|state.wait_1                  ; countextend:inst3|state.sleep                   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.379  ; countextend:inst2|state.wait_1                  ; countextend:inst2|state.sleep                   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.388  ; memory_cntrll:inst|readwrite:rw|state.wait3     ; memory_cntrll:inst|readwrite:rw|state.wait4     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.001      ; 0.541      ;
; 0.415  ; memory_cntrll:inst|memclear:cm|state.fixback2   ; memory_cntrll:inst|memclear:cm|state.rstcnt     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.567      ;
; 0.419  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|memclear:cm|state.sleep      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.571      ;
; 0.428  ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ; memory_cntrll:inst|readwrite:rw|state.incr_xy2  ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.105     ; 0.475      ;
; 0.430  ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ; memory_cntrll:inst|memclear:cm|state.incr_xy2   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.105     ; 0.477      ;
; 0.445  ; memory_cntrll:inst|readwrite:rw|state.wait2     ; memory_cntrll:inst|readwrite:rw|state.wait3     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.008     ; 0.589      ;
; 0.449  ; memory_cntrll:inst|memclear:cm|state.fix2       ; memory_cntrll:inst|memclear:cm|state.fix3       ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.001      ; 0.602      ;
; 0.451  ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; memory_cntrll:inst|readwrite:rw|state.wait1     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.005      ; 0.608      ;
; 0.455  ; memory_cntrll:inst|memclear:cm|state.wait4      ; memory_cntrll:inst|memclear:cm|state.wait5      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.009     ; 0.598      ;
; 0.482  ; memory_cntrll:inst|memclear:cm|state.rst_all    ; memory_cntrll:inst|memclear:cm|state.fix1       ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.634      ;
; 0.484  ; memory_cntrll:inst|readwrite:rw|state.check     ; memory_cntrll:inst|readwrite:rw|state.incr_w1   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.636      ;
; 0.531  ; memory_cntrll:inst|readwrite:rw|state.check     ; memory_cntrll:inst|readwrite:rw|state.wait2     ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ; memory_cntrll:inst|readwrite:rw|state.incr_y2   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.098     ; 0.587      ;
; 0.543  ; memory_cntrll:inst|memclear:cm|state.sleep      ; memory_cntrll:inst|memclear:cm|state.sleep      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.558  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|readwrite:rw|state.rst_all   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.710      ;
; 0.560  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cey|state.high_1 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.561  ; memory_cntrll:inst|readwrite:rw|state.sleep     ; memory_cntrll:inst|countextend:cex|state.high_1 ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.596  ; memory_cntrll:inst|memclear:cm|state.rstcnt     ; memory_cntrll:inst|memclear:cm|state.sleep      ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.005     ; 0.743      ;
; 0.610  ; countextend:inst3|state.sleep                   ; memory_cntrll:inst|memclear:cm|state.rst_all    ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; 0.007      ; 0.769      ;
; 0.613  ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ; memory_cntrll:inst|readwrite:rw|state.incr_x2   ; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0] ; 0.000        ; -0.105     ; 0.660      ;
+--------+-------------------------------------------------+-------------------------------------------------+------------------------------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_50mhz'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.572 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; 0.000        ; 1.646      ; 0.367      ;
; -1.072 ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; gen25mhz:inst1|count[0] ; clock_50mhz ; -0.500       ; 1.646      ; 0.367      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'memory_cntrll:inst|countextend:cex|state.sleep'                                                                                                                                                                      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.215 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.367      ;
; 0.262 ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.414      ;
; 0.370 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.522      ;
; 0.376 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.528      ;
; 0.385 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.540      ;
; 0.508 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.663      ;
; 0.525 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.677      ;
; 0.528 ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.680      ;
; 0.543 ; memory_cntrll:inst|counter5b:cx|count[2] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.698      ;
; 0.560 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.712      ;
; 0.581 ; memory_cntrll:inst|counter5b:cx|count[0] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.733      ;
; 0.595 ; memory_cntrll:inst|counter5b:cx|count[1] ; memory_cntrll:inst|counter5b:cx|count[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.000      ; 0.747      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'memory_cntrll:inst|countextend:cey|state.sleep'                                                                                                                                                                      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.215 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.397      ;
; 0.364 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.518      ;
; 0.397 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.549      ;
; 0.501 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.656      ;
; 0.536 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; memory_cntrll:inst|counter5b:cy|count[2] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.689      ;
; 0.571 ; memory_cntrll:inst|counter5b:cy|count[1] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.724      ;
; 0.607 ; memory_cntrll:inst|counter5b:cy|count[0] ; memory_cntrll:inst|counter5b:cy|count[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.000      ; 0.759      ;
+-------+------------------------------------------+------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'                                                                                                                                                                     ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                  ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.215 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.399      ;
; 0.362 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.520      ;
; 0.375 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.528      ;
; 0.500 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.655      ;
; 0.515 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.668      ;
; 0.535 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.687      ;
; 0.538 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.690      ;
; 0.550 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.703      ;
; 0.570 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.725      ;
; 0.585 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[4] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.737      ;
; 0.586 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.738      ;
; 0.605 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.760      ;
; 0.620 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[5] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.772      ;
; 0.621 ; memory_cntrll:inst|counter8b:cw|count[3] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.773      ;
; 0.640 ; memory_cntrll:inst|counter8b:cw|count[2] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.792      ;
; 0.643 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.795      ;
; 0.655 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[6] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.807      ;
; 0.678 ; memory_cntrll:inst|counter8b:cw|count[0] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.830      ;
; 0.690 ; memory_cntrll:inst|counter8b:cw|count[1] ; memory_cntrll:inst|counter8b:cw|count[7] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.000      ; 0.842      ;
+-------+------------------------------------------+------------------------------------------+-----------------------------------------------+-----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'                                                                                                                                                ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.328 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.249      ;
; 0.328 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.249      ;
; 0.328 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.249      ;
; 0.328 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.249      ;
; 0.328 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.249      ;
; 0.328 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.249      ;
; 0.328 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.249      ;
; 0.328 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.249      ;
; 0.389 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.188      ;
; 0.389 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.188      ;
; 0.389 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.188      ;
; 0.389 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.188      ;
; 0.389 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.188      ;
; 0.389 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.188      ;
; 0.389 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.188      ;
; 0.389 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.545      ; 1.188      ;
; 0.422 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.550      ; 1.160      ;
; 0.422 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.550      ; 1.160      ;
; 0.422 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.550      ; 1.160      ;
; 0.422 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.550      ; 1.160      ;
; 0.422 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.550      ; 1.160      ;
; 0.422 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.550      ; 1.160      ;
; 0.422 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.550      ; 1.160      ;
; 0.422 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 1.000        ; 0.550      ; 1.160      ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'memory_cntrll:inst|countextend:cey|state.sleep'                                                                                                                                                ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; 0.339 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.556      ; 1.249      ;
; 0.339 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.556      ; 1.249      ;
; 0.339 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.556      ; 1.249      ;
; 0.339 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.556      ; 1.249      ;
; 0.339 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.556      ; 1.249      ;
; 0.400 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.556      ; 1.188      ;
; 0.400 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.556      ; 1.188      ;
; 0.400 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.556      ; 1.188      ;
; 0.400 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.556      ; 1.188      ;
; 0.400 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.556      ; 1.188      ;
; 0.433 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.561      ; 1.160      ;
; 0.433 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.561      ; 1.160      ;
; 0.433 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.561      ; 1.160      ;
; 0.433 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.561      ; 1.160      ;
; 0.433 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 1.000        ; 0.561      ; 1.160      ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'memory_cntrll:inst|countextend:cex|state.sleep'                                                                                                                                                ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; 0.362 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.515      ; 1.185      ;
; 0.362 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.515      ; 1.185      ;
; 0.362 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.515      ; 1.185      ;
; 0.362 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.515      ; 1.185      ;
; 0.362 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.515      ; 1.185      ;
; 0.423 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.515      ; 1.124      ;
; 0.423 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.515      ; 1.124      ;
; 0.423 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.515      ; 1.124      ;
; 0.423 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.515      ; 1.124      ;
; 0.423 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.515      ; 1.124      ;
; 0.456 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.520      ; 1.096      ;
; 0.456 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.520      ; 1.096      ;
; 0.456 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.520      ; 1.096      ;
; 0.456 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.520      ; 1.096      ;
; 0.456 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 1.000        ; 0.520      ; 1.096      ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'memory_cntrll:inst|countextend:cex|state.sleep'                                                                                                                                                 ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; 0.424 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.520      ; 1.096      ;
; 0.424 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.520      ; 1.096      ;
; 0.424 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.520      ; 1.096      ;
; 0.424 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.520      ; 1.096      ;
; 0.424 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.520      ; 1.096      ;
; 0.457 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.515      ; 1.124      ;
; 0.457 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.515      ; 1.124      ;
; 0.457 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.515      ; 1.124      ;
; 0.457 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.515      ; 1.124      ;
; 0.457 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.515      ; 1.124      ;
; 0.518 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.515      ; 1.185      ;
; 0.518 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.515      ; 1.185      ;
; 0.518 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.515      ; 1.185      ;
; 0.518 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.515      ; 1.185      ;
; 0.518 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cx|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 0.000        ; 0.515      ; 1.185      ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'memory_cntrll:inst|countextend:cey|state.sleep'                                                                                                                                                 ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+
; 0.447 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.561      ; 1.160      ;
; 0.447 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.561      ; 1.160      ;
; 0.447 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.561      ; 1.160      ;
; 0.447 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.561      ; 1.160      ;
; 0.447 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.561      ; 1.160      ;
; 0.480 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.556      ; 1.188      ;
; 0.480 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.556      ; 1.188      ;
; 0.480 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.556      ; 1.188      ;
; 0.480 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.556      ; 1.188      ;
; 0.480 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.556      ; 1.188      ;
; 0.541 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.556      ; 1.249      ;
; 0.541 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.556      ; 1.249      ;
; 0.541 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.556      ; 1.249      ;
; 0.541 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.556      ; 1.249      ;
; 0.541 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter5b:cy|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 0.000        ; 0.556      ; 1.249      ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'                                                                                                                                                 ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                  ; Launch Clock            ; Latch Clock                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+
; 0.458 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.550      ; 1.160      ;
; 0.458 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.550      ; 1.160      ;
; 0.458 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.550      ; 1.160      ;
; 0.458 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.550      ; 1.160      ;
; 0.458 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.550      ; 1.160      ;
; 0.458 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.550      ; 1.160      ;
; 0.458 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.550      ; 1.160      ;
; 0.458 ; memory_cntrll:inst|readwrite:rw|state.rst_all ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.550      ; 1.160      ;
; 0.491 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.188      ;
; 0.491 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.188      ;
; 0.491 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.188      ;
; 0.491 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.188      ;
; 0.491 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.188      ;
; 0.491 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.188      ;
; 0.491 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.188      ;
; 0.491 ; memory_cntrll:inst|memclear:cm|state.rst_all  ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.188      ;
; 0.552 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[0] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.249      ;
; 0.552 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[1] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.249      ;
; 0.552 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[2] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.249      ;
; 0.552 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[3] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.249      ;
; 0.552 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[4] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.249      ;
; 0.552 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[5] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.249      ;
; 0.552 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[6] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.249      ;
; 0.552 ; memory_cntrll:inst|memclear:cm|state.rstcnt   ; memory_cntrll:inst|counter8b:cw|count[7] ; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; 0.000        ; 0.545      ; 1.249      ;
+-------+-----------------------------------------------+------------------------------------------+-------------------------+-----------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_50mhz'                                                                  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock_50mhz ; Rise       ; clock_50mhz             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_50mhz ; Rise       ; gen25mhz:inst1|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; gen25mhz:inst1|count[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; clock_50mhz|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; clock_50mhz|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_50mhz ; Rise       ; inst1|count[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_50mhz ; Rise       ; inst1|count[0]|clk      ;
+--------+--------------+----------------+------------------+-------------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'gen25mhz:inst1|count[0]'                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.high_1                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.high_1                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.high_2                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.high_2                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.sleep                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.sleep                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.wait_1                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst2|state.wait_1                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.high_1                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.high_1                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.high_2                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.high_2                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.sleep                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.sleep                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.wait_1                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; countextend:inst3|state.wait_1                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.high_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.high_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.high_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.high_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.wait_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cex|state.wait_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.high_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.high_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.high_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.high_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.wait_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|countextend:cey|state.wait_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fix3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fixback1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fixback1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fixback2   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.fixback2   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_x1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_x1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_x2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_x2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_xy1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_xy2   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.incr_xy2   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.rst_all    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.rst_all    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.rstcnt     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.rstcnt     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.sleep      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.sleep      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait5      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|memclear:cm|state.wait5      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.check     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.check     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fix3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fixback1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fixback1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fixback2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.fixback2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w2   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w2   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_x1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_x2   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_x2   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xw1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xw2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xw2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xy1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xy2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xy2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xyw1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xyw2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_xyw2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; gen25mhz:inst1|count[0] ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_y1   ;
+--------+--------------+----------------+------------------+-------------------------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'memory_cntrll:inst|readwrite:rw|state.incr_w1'                                                                                   ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                         ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; memory_cntrll:inst|counter8b:cw|count[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|cw|count[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4|datad                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~0|dataa                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~0|dataa                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|WideOr4~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|state.incr_w1|regout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|readwrite:rw|state.incr_w1 ; Rise       ; inst|rw|state.incr_w1|regout             ;
+--------+--------------+----------------+------------------+-----------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'memory_cntrll:inst|countextend:cex|state.sleep'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cx|count[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cex|state.sleep|regout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cex|state.sleep|regout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|cx|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~0|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~0|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~0|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cex|state.sleep ; Rise       ; inst|x_incr_out~clkctrl|outclk           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'memory_cntrll:inst|countextend:cey|state.sleep'                                                                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; memory_cntrll:inst|counter5b:cy|count[4] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cey|state.sleep|regout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cey|state.sleep|regout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|cy|count[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~2|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~2|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~2|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~2|datab                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; memory_cntrll:inst|countextend:cey|state.sleep ; Rise       ; inst|y_incr_out~clkctrl|outclk           ;
+--------+--------------+----------------+------------------+------------------------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; address_in[*]  ; gen25mhz:inst1|count[0] ; 3.995  ; 3.995  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[0] ; gen25mhz:inst1|count[0] ; 3.972  ; 3.972  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[1] ; gen25mhz:inst1|count[0] ; 3.931  ; 3.931  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[2] ; gen25mhz:inst1|count[0] ; 3.893  ; 3.893  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[3] ; gen25mhz:inst1|count[0] ; 3.995  ; 3.995  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[4] ; gen25mhz:inst1|count[0] ; 3.743  ; 3.743  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[5] ; gen25mhz:inst1|count[0] ; 3.890  ; 3.890  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[6] ; gen25mhz:inst1|count[0] ; 3.879  ; 3.879  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[7] ; gen25mhz:inst1|count[0] ; 3.860  ; 3.860  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[8] ; gen25mhz:inst1|count[0] ; 3.703  ; 3.703  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[9] ; gen25mhz:inst1|count[0] ; 3.551  ; 3.551  ; Rise       ; gen25mhz:inst1|count[0] ;
; clr_in         ; gen25mhz:inst1|count[0] ; -0.560 ; -0.560 ; Rise       ; gen25mhz:inst1|count[0] ;
; goto_in        ; gen25mhz:inst1|count[0] ; -0.631 ; -0.631 ; Rise       ; gen25mhz:inst1|count[0] ;
; reset          ; gen25mhz:inst1|count[0] ; 1.006  ; 1.006  ; Rise       ; gen25mhz:inst1|count[0] ;
; we_in          ; gen25mhz:inst1|count[0] ; 1.240  ; 1.240  ; Rise       ; gen25mhz:inst1|count[0] ;
; write_in[*]    ; gen25mhz:inst1|count[0] ; 4.096  ; 4.096  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[0]   ; gen25mhz:inst1|count[0] ; 4.010  ; 4.010  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[1]   ; gen25mhz:inst1|count[0] ; 4.056  ; 4.056  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[2]   ; gen25mhz:inst1|count[0] ; 4.013  ; 4.013  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[3]   ; gen25mhz:inst1|count[0] ; 4.096  ; 4.096  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[4]   ; gen25mhz:inst1|count[0] ; 3.798  ; 3.798  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[5]   ; gen25mhz:inst1|count[0] ; 3.847  ; 3.847  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[6]   ; gen25mhz:inst1|count[0] ; 4.066  ; 4.066  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[7]   ; gen25mhz:inst1|count[0] ; 3.821  ; 3.821  ; Rise       ; gen25mhz:inst1|count[0] ;
; x_incr_in      ; gen25mhz:inst1|count[0] ; 0.793  ; 0.793  ; Rise       ; gen25mhz:inst1|count[0] ;
; y_incr_in      ; gen25mhz:inst1|count[0] ; 0.914  ; 0.914  ; Rise       ; gen25mhz:inst1|count[0] ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; address_in[*]  ; gen25mhz:inst1|count[0] ; -2.224 ; -2.224 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[0] ; gen25mhz:inst1|count[0] ; -2.864 ; -2.864 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[1] ; gen25mhz:inst1|count[0] ; -2.823 ; -2.823 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[2] ; gen25mhz:inst1|count[0] ; -2.734 ; -2.734 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[3] ; gen25mhz:inst1|count[0] ; -2.836 ; -2.836 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[4] ; gen25mhz:inst1|count[0] ; -2.794 ; -2.794 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[5] ; gen25mhz:inst1|count[0] ; -2.563 ; -2.563 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[6] ; gen25mhz:inst1|count[0] ; -2.552 ; -2.552 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[7] ; gen25mhz:inst1|count[0] ; -2.533 ; -2.533 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[8] ; gen25mhz:inst1|count[0] ; -2.376 ; -2.376 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[9] ; gen25mhz:inst1|count[0] ; -2.224 ; -2.224 ; Rise       ; gen25mhz:inst1|count[0] ;
; clr_in         ; gen25mhz:inst1|count[0] ; 0.795  ; 0.795  ; Rise       ; gen25mhz:inst1|count[0] ;
; goto_in        ; gen25mhz:inst1|count[0] ; 0.868  ; 0.868  ; Rise       ; gen25mhz:inst1|count[0] ;
; reset          ; gen25mhz:inst1|count[0] ; 0.775  ; 0.775  ; Rise       ; gen25mhz:inst1|count[0] ;
; we_in          ; gen25mhz:inst1|count[0] ; 0.342  ; 0.342  ; Rise       ; gen25mhz:inst1|count[0] ;
; write_in[*]    ; gen25mhz:inst1|count[0] ; -2.482 ; -2.482 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[0]   ; gen25mhz:inst1|count[0] ; -2.694 ; -2.694 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[1]   ; gen25mhz:inst1|count[0] ; -2.740 ; -2.740 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[2]   ; gen25mhz:inst1|count[0] ; -2.697 ; -2.697 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[3]   ; gen25mhz:inst1|count[0] ; -2.780 ; -2.780 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[4]   ; gen25mhz:inst1|count[0] ; -2.482 ; -2.482 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[5]   ; gen25mhz:inst1|count[0] ; -2.531 ; -2.531 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[6]   ; gen25mhz:inst1|count[0] ; -2.750 ; -2.750 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[7]   ; gen25mhz:inst1|count[0] ; -2.505 ; -2.505 ; Rise       ; gen25mhz:inst1|count[0] ;
; x_incr_in      ; gen25mhz:inst1|count[0] ; 0.287  ; 0.287  ; Rise       ; gen25mhz:inst1|count[0] ;
; y_incr_in      ; gen25mhz:inst1|count[0] ; 0.429  ; 0.429  ; Rise       ; gen25mhz:inst1|count[0] ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                        ;
+---------------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port                                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; me_mem        ; gen25mhz:inst1|count[0]                        ; 5.291 ; 5.291 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; ready_out     ; gen25mhz:inst1|count[0]                        ; 4.285 ; 4.285 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; rst_mem       ; gen25mhz:inst1|count[0]                        ; 4.573 ; 4.573 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; w_incr_mem    ; gen25mhz:inst1|count[0]                        ; 3.541 ; 3.541 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; we_mem        ; gen25mhz:inst1|count[0]                        ; 5.352 ; 5.352 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; x_incr_mem    ; gen25mhz:inst1|count[0]                        ; 3.856 ; 3.856 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; y_incr_mem    ; gen25mhz:inst1|count[0]                        ; 3.683 ; 3.683 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; cur_x_out[*]  ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.676 ; 4.676 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.646 ; 4.646 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.625 ; 4.625 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.556 ; 4.556 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.676 ; 4.676 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.639 ; 4.639 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ; 2.680 ;       ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ;       ; 2.680 ; Fall       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; cur_y_out[*]  ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.726 ; 4.726 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.726 ; 4.726 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.671 ; 4.671 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.705 ; 4.705 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.614 ; 4.614 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.669 ; 4.669 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ; 2.707 ;       ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ;       ; 2.707 ; Fall       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 2.658 ;       ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;       ; 2.658 ; Fall       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
+---------------+------------------------------------------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                ;
+---------------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port                                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; me_mem        ; gen25mhz:inst1|count[0]                        ; 4.880 ; 4.880 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; ready_out     ; gen25mhz:inst1|count[0]                        ; 4.165 ; 4.165 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; rst_mem       ; gen25mhz:inst1|count[0]                        ; 4.479 ; 4.479 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; w_incr_mem    ; gen25mhz:inst1|count[0]                        ; 3.105 ; 3.105 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; we_mem        ; gen25mhz:inst1|count[0]                        ; 4.821 ; 4.821 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; x_incr_mem    ; gen25mhz:inst1|count[0]                        ; 3.165 ; 3.165 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; y_incr_mem    ; gen25mhz:inst1|count[0]                        ; 3.169 ; 3.169 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; cur_x_out[*]  ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.556 ; 4.556 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.646 ; 4.646 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.625 ; 4.625 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.556 ; 4.556 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.676 ; 4.676 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.639 ; 4.639 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ; 2.680 ;       ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ;       ; 2.680 ; Fall       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; cur_y_out[*]  ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.614 ; 4.614 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.726 ; 4.726 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.671 ; 4.671 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.705 ; 4.705 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.614 ; 4.614 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.669 ; 4.669 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ; 2.707 ;       ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ;       ; 2.707 ; Fall       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 2.658 ;       ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;       ; 2.658 ; Fall       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
+---------------+------------------------------------------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; read_mem[0] ; read_out[0] ; 5.050 ;    ;    ; 5.050 ;
; read_mem[1] ; read_out[1] ; 5.180 ;    ;    ; 5.180 ;
; read_mem[2] ; read_out[2] ; 5.216 ;    ;    ; 5.216 ;
; read_mem[3] ; read_out[3] ; 5.260 ;    ;    ; 5.260 ;
; read_mem[4] ; read_out[4] ; 5.294 ;    ;    ; 5.294 ;
; read_mem[5] ; read_out[5] ; 5.326 ;    ;    ; 5.326 ;
; read_mem[6] ; read_out[6] ; 5.197 ;    ;    ; 5.197 ;
; read_mem[7] ; read_out[7] ; 5.286 ;    ;    ; 5.286 ;
; reset       ; rst_mem     ; 3.611 ;    ;    ; 3.611 ;
; rst_vga     ; rst_mem     ; 3.895 ;    ;    ; 3.895 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; read_mem[0] ; read_out[0] ; 5.050 ;    ;    ; 5.050 ;
; read_mem[1] ; read_out[1] ; 5.180 ;    ;    ; 5.180 ;
; read_mem[2] ; read_out[2] ; 5.216 ;    ;    ; 5.216 ;
; read_mem[3] ; read_out[3] ; 5.260 ;    ;    ; 5.260 ;
; read_mem[4] ; read_out[4] ; 5.294 ;    ;    ; 5.294 ;
; read_mem[5] ; read_out[5] ; 5.326 ;    ;    ; 5.326 ;
; read_mem[6] ; read_out[6] ; 5.197 ;    ;    ; 5.197 ;
; read_mem[7] ; read_out[7] ; 5.286 ;    ;    ; 5.286 ;
; reset       ; rst_mem     ; 3.611 ;    ;    ; 3.611 ;
; rst_vga     ; rst_mem     ; 3.895 ;    ;    ; 3.895 ;
+-------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+-------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                           ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                                ; -5.901  ; -3.232  ; -0.236   ; 0.424   ; -1.631              ;
;  clock_50mhz                                    ; 1.952   ; -3.232  ; N/A      ; N/A     ; -1.631              ;
;  gen25mhz:inst1|count[0]                        ; -5.901  ; -2.991  ; N/A      ; N/A     ; -0.611              ;
;  memory_cntrll:inst|countextend:cex|state.sleep ; -0.884  ; 0.215   ; -0.236   ; 0.424   ; -0.611              ;
;  memory_cntrll:inst|countextend:cey|state.sleep ; -0.895  ; 0.215   ; -0.205   ; 0.447   ; -0.611              ;
;  memory_cntrll:inst|readwrite:rw|state.incr_w1  ; -1.104  ; 0.215   ; -0.221   ; 0.458   ; -0.611              ;
; Design-wide TNS                                 ; -96.719 ; -23.324 ; -3.973   ; 0.0     ; -106.723            ;
;  clock_50mhz                                    ; 0.000   ; -3.232  ; N/A      ; N/A     ; -2.853              ;
;  gen25mhz:inst1|count[0]                        ; -85.568 ; -20.092 ; N/A      ; N/A     ; -81.874             ;
;  memory_cntrll:inst|countextend:cex|state.sleep ; -2.705  ; 0.000   ; -1.180   ; 0.000   ; -6.110              ;
;  memory_cntrll:inst|countextend:cey|state.sleep ; -2.749  ; 0.000   ; -1.025   ; 0.000   ; -6.110              ;
;  memory_cntrll:inst|readwrite:rw|state.incr_w1  ; -5.697  ; 0.000   ; -1.768   ; 0.000   ; -9.776              ;
+-------------------------------------------------+---------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Times                                                                                       ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; address_in[*]  ; gen25mhz:inst1|count[0] ; 7.928  ; 7.928  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[0] ; gen25mhz:inst1|count[0] ; 7.928  ; 7.928  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[1] ; gen25mhz:inst1|count[0] ; 7.774  ; 7.774  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[2] ; gen25mhz:inst1|count[0] ; 7.763  ; 7.763  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[3] ; gen25mhz:inst1|count[0] ; 7.924  ; 7.924  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[4] ; gen25mhz:inst1|count[0] ; 7.289  ; 7.289  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[5] ; gen25mhz:inst1|count[0] ; 7.890  ; 7.890  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[6] ; gen25mhz:inst1|count[0] ; 7.693  ; 7.693  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[7] ; gen25mhz:inst1|count[0] ; 7.755  ; 7.755  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[8] ; gen25mhz:inst1|count[0] ; 7.385  ; 7.385  ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[9] ; gen25mhz:inst1|count[0] ; 6.952  ; 6.952  ; Rise       ; gen25mhz:inst1|count[0] ;
; clr_in         ; gen25mhz:inst1|count[0] ; -0.310 ; -0.310 ; Rise       ; gen25mhz:inst1|count[0] ;
; goto_in        ; gen25mhz:inst1|count[0] ; -0.443 ; -0.443 ; Rise       ; gen25mhz:inst1|count[0] ;
; reset          ; gen25mhz:inst1|count[0] ; 2.413  ; 2.413  ; Rise       ; gen25mhz:inst1|count[0] ;
; we_in          ; gen25mhz:inst1|count[0] ; 2.967  ; 2.967  ; Rise       ; gen25mhz:inst1|count[0] ;
; write_in[*]    ; gen25mhz:inst1|count[0] ; 8.622  ; 8.622  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[0]   ; gen25mhz:inst1|count[0] ; 8.232  ; 8.232  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[1]   ; gen25mhz:inst1|count[0] ; 8.371  ; 8.371  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[2]   ; gen25mhz:inst1|count[0] ; 8.275  ; 8.275  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[3]   ; gen25mhz:inst1|count[0] ; 8.622  ; 8.622  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[4]   ; gen25mhz:inst1|count[0] ; 7.711  ; 7.711  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[5]   ; gen25mhz:inst1|count[0] ; 7.850  ; 7.850  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[6]   ; gen25mhz:inst1|count[0] ; 8.381  ; 8.381  ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[7]   ; gen25mhz:inst1|count[0] ; 7.826  ; 7.826  ; Rise       ; gen25mhz:inst1|count[0] ;
; x_incr_in      ; gen25mhz:inst1|count[0] ; 1.822  ; 1.822  ; Rise       ; gen25mhz:inst1|count[0] ;
; y_incr_in      ; gen25mhz:inst1|count[0] ; 2.165  ; 2.165  ; Rise       ; gen25mhz:inst1|count[0] ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Hold Times                                                                                        ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; address_in[*]  ; gen25mhz:inst1|count[0] ; -2.224 ; -2.224 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[0] ; gen25mhz:inst1|count[0] ; -2.864 ; -2.864 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[1] ; gen25mhz:inst1|count[0] ; -2.823 ; -2.823 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[2] ; gen25mhz:inst1|count[0] ; -2.734 ; -2.734 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[3] ; gen25mhz:inst1|count[0] ; -2.836 ; -2.836 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[4] ; gen25mhz:inst1|count[0] ; -2.794 ; -2.794 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[5] ; gen25mhz:inst1|count[0] ; -2.563 ; -2.563 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[6] ; gen25mhz:inst1|count[0] ; -2.552 ; -2.552 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[7] ; gen25mhz:inst1|count[0] ; -2.533 ; -2.533 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[8] ; gen25mhz:inst1|count[0] ; -2.376 ; -2.376 ; Rise       ; gen25mhz:inst1|count[0] ;
;  address_in[9] ; gen25mhz:inst1|count[0] ; -2.224 ; -2.224 ; Rise       ; gen25mhz:inst1|count[0] ;
; clr_in         ; gen25mhz:inst1|count[0] ; 0.898  ; 0.898  ; Rise       ; gen25mhz:inst1|count[0] ;
; goto_in        ; gen25mhz:inst1|count[0] ; 1.034  ; 1.034  ; Rise       ; gen25mhz:inst1|count[0] ;
; reset          ; gen25mhz:inst1|count[0] ; 0.881  ; 0.881  ; Rise       ; gen25mhz:inst1|count[0] ;
; we_in          ; gen25mhz:inst1|count[0] ; 0.342  ; 0.342  ; Rise       ; gen25mhz:inst1|count[0] ;
; write_in[*]    ; gen25mhz:inst1|count[0] ; -2.482 ; -2.482 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[0]   ; gen25mhz:inst1|count[0] ; -2.694 ; -2.694 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[1]   ; gen25mhz:inst1|count[0] ; -2.740 ; -2.740 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[2]   ; gen25mhz:inst1|count[0] ; -2.697 ; -2.697 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[3]   ; gen25mhz:inst1|count[0] ; -2.780 ; -2.780 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[4]   ; gen25mhz:inst1|count[0] ; -2.482 ; -2.482 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[5]   ; gen25mhz:inst1|count[0] ; -2.531 ; -2.531 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[6]   ; gen25mhz:inst1|count[0] ; -2.750 ; -2.750 ; Rise       ; gen25mhz:inst1|count[0] ;
;  write_in[7]   ; gen25mhz:inst1|count[0] ; -2.505 ; -2.505 ; Rise       ; gen25mhz:inst1|count[0] ;
; x_incr_in      ; gen25mhz:inst1|count[0] ; 0.287  ; 0.287  ; Rise       ; gen25mhz:inst1|count[0] ;
; y_incr_in      ; gen25mhz:inst1|count[0] ; 0.429  ; 0.429  ; Rise       ; gen25mhz:inst1|count[0] ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                          ;
+---------------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port     ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+---------------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; me_mem        ; gen25mhz:inst1|count[0]                        ; 11.191 ; 11.191 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; ready_out     ; gen25mhz:inst1|count[0]                        ; 8.804  ; 8.804  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; rst_mem       ; gen25mhz:inst1|count[0]                        ; 9.460  ; 9.460  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; w_incr_mem    ; gen25mhz:inst1|count[0]                        ; 8.125  ; 8.125  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; we_mem        ; gen25mhz:inst1|count[0]                        ; 11.390 ; 11.390 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; x_incr_mem    ; gen25mhz:inst1|count[0]                        ; 8.948  ; 8.948  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; y_incr_mem    ; gen25mhz:inst1|count[0]                        ; 8.427  ; 8.427  ; Rise       ; gen25mhz:inst1|count[0]                        ;
; cur_x_out[*]  ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.708  ; 9.708  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.577  ; 9.577  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.642  ; 9.642  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.330  ; 9.330  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.708  ; 9.708  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; 9.659  ; 9.659  ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ; 6.195  ;        ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ;        ; 6.195  ; Fall       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; cur_y_out[*]  ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.890  ; 9.890  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.890  ; 9.890  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.841  ; 9.841  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.872  ; 9.872  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.541  ; 9.541  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; 9.815  ; 9.815  ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ; 6.256  ;        ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ;        ; 6.256  ; Fall       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 6.185  ;        ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;        ; 6.185  ; Fall       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
+---------------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                ;
+---------------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port                                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; me_mem        ; gen25mhz:inst1|count[0]                        ; 4.880 ; 4.880 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; ready_out     ; gen25mhz:inst1|count[0]                        ; 4.165 ; 4.165 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; rst_mem       ; gen25mhz:inst1|count[0]                        ; 4.479 ; 4.479 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; w_incr_mem    ; gen25mhz:inst1|count[0]                        ; 3.105 ; 3.105 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; we_mem        ; gen25mhz:inst1|count[0]                        ; 4.821 ; 4.821 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; x_incr_mem    ; gen25mhz:inst1|count[0]                        ; 3.165 ; 3.165 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; y_incr_mem    ; gen25mhz:inst1|count[0]                        ; 3.169 ; 3.169 ; Rise       ; gen25mhz:inst1|count[0]                        ;
; cur_x_out[*]  ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.556 ; 4.556 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.646 ; 4.646 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[1] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.625 ; 4.625 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[2] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.556 ; 4.556 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[3] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.676 ; 4.676 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
;  cur_x_out[4] ; memory_cntrll:inst|countextend:cex|state.sleep ; 4.639 ; 4.639 ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ; 2.680 ;       ; Rise       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; x_incr_mem    ; memory_cntrll:inst|countextend:cex|state.sleep ;       ; 2.680 ; Fall       ; memory_cntrll:inst|countextend:cex|state.sleep ;
; cur_y_out[*]  ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.614 ; 4.614 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.726 ; 4.726 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[1] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.671 ; 4.671 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[2] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.705 ; 4.705 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[3] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.614 ; 4.614 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
;  cur_y_out[4] ; memory_cntrll:inst|countextend:cey|state.sleep ; 4.669 ; 4.669 ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ; 2.707 ;       ; Rise       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; y_incr_mem    ; memory_cntrll:inst|countextend:cey|state.sleep ;       ; 2.707 ; Fall       ; memory_cntrll:inst|countextend:cey|state.sleep ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 2.658 ;       ; Rise       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
; w_incr_mem    ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;       ; 2.658 ; Fall       ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ;
+---------------+------------------------------------------------+-------+-------+------------+------------------------------------------------+


+-------------------------------------------------------+
; Progagation Delay                                     ;
+-------------+-------------+--------+----+----+--------+
; Input Port  ; Output Port ; RR     ; RF ; FR ; FF     ;
+-------------+-------------+--------+----+----+--------+
; read_mem[0] ; read_out[0] ; 9.608  ;    ;    ; 9.608  ;
; read_mem[1] ; read_out[1] ; 9.943  ;    ;    ; 9.943  ;
; read_mem[2] ; read_out[2] ; 9.997  ;    ;    ; 9.997  ;
; read_mem[3] ; read_out[3] ; 10.062 ;    ;    ; 10.062 ;
; read_mem[4] ; read_out[4] ; 10.102 ;    ;    ; 10.102 ;
; read_mem[5] ; read_out[5] ; 10.311 ;    ;    ; 10.311 ;
; read_mem[6] ; read_out[6] ; 9.977  ;    ;    ; 9.977  ;
; read_mem[7] ; read_out[7] ; 10.099 ;    ;    ; 10.099 ;
; reset       ; rst_mem     ; 8.184  ;    ;    ; 8.184  ;
; rst_vga     ; rst_mem     ; 8.896  ;    ;    ; 8.896  ;
+-------------+-------------+--------+----+----+--------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; read_mem[0] ; read_out[0] ; 5.050 ;    ;    ; 5.050 ;
; read_mem[1] ; read_out[1] ; 5.180 ;    ;    ; 5.180 ;
; read_mem[2] ; read_out[2] ; 5.216 ;    ;    ; 5.216 ;
; read_mem[3] ; read_out[3] ; 5.260 ;    ;    ; 5.260 ;
; read_mem[4] ; read_out[4] ; 5.294 ;    ;    ; 5.294 ;
; read_mem[5] ; read_out[5] ; 5.326 ;    ;    ; 5.326 ;
; read_mem[6] ; read_out[6] ; 5.197 ;    ;    ; 5.197 ;
; read_mem[7] ; read_out[7] ; 5.286 ;    ;    ; 5.286 ;
; reset       ; rst_mem     ; 3.611 ;    ;    ; 3.611 ;
; rst_vga     ; rst_mem     ; 3.895 ;    ;    ; 3.895 ;
+-------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; gen25mhz:inst1|count[0]                        ; clock_50mhz                                    ; 1        ; 1        ; 0        ; 0        ;
; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0]                        ; 110      ; 0        ; 0        ; 0        ;
; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0]                        ; 67       ; 7        ; 0        ; 0        ;
; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0]                        ; 62       ; 7        ; 0        ; 0        ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0]                        ; 65       ; 1        ; 0        ; 0        ;
; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 15       ; 0        ; 0        ; 0        ;
; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 15       ; 0        ; 0        ; 0        ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 36       ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; gen25mhz:inst1|count[0]                        ; clock_50mhz                                    ; 1        ; 1        ; 0        ; 0        ;
; gen25mhz:inst1|count[0]                        ; gen25mhz:inst1|count[0]                        ; 110      ; 0        ; 0        ; 0        ;
; memory_cntrll:inst|countextend:cex|state.sleep ; gen25mhz:inst1|count[0]                        ; 67       ; 7        ; 0        ; 0        ;
; memory_cntrll:inst|countextend:cey|state.sleep ; gen25mhz:inst1|count[0]                        ; 62       ; 7        ; 0        ; 0        ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; gen25mhz:inst1|count[0]                        ; 65       ; 1        ; 0        ; 0        ;
; memory_cntrll:inst|countextend:cex|state.sleep ; memory_cntrll:inst|countextend:cex|state.sleep ; 15       ; 0        ; 0        ; 0        ;
; memory_cntrll:inst|countextend:cey|state.sleep ; memory_cntrll:inst|countextend:cey|state.sleep ; 15       ; 0        ; 0        ; 0        ;
; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 36       ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                   ;
+-------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+------------------------------------------------+----------+----------+----------+----------+
; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 15       ; 0        ; 0        ; 0        ;
; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 15       ; 0        ; 0        ; 0        ;
; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 24       ; 0        ; 0        ; 0        ;
+-------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                    ;
+-------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+------------------------------------------------+----------+----------+----------+----------+
; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cex|state.sleep ; 15       ; 0        ; 0        ; 0        ;
; gen25mhz:inst1|count[0] ; memory_cntrll:inst|countextend:cey|state.sleep ; 15       ; 0        ; 0        ; 0        ;
; gen25mhz:inst1|count[0] ; memory_cntrll:inst|readwrite:rw|state.incr_w1  ; 24       ; 0        ; 0        ; 0        ;
+-------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 288   ; 288  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 83    ; 83   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Dec 16 12:13:58 2021
Info: Command: quartus_sta de1 -c top_de1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_de1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gen25mhz:inst1|count[0] gen25mhz:inst1|count[0]
    Info (332105): create_clock -period 1.000 -name clock_50mhz clock_50mhz
    Info (332105): create_clock -period 1.000 -name memory_cntrll:inst|countextend:cex|state.sleep memory_cntrll:inst|countextend:cex|state.sleep
    Info (332105): create_clock -period 1.000 -name memory_cntrll:inst|countextend:cey|state.sleep memory_cntrll:inst|countextend:cey|state.sleep
    Info (332105): create_clock -period 1.000 -name memory_cntrll:inst|readwrite:rw|state.incr_w1 memory_cntrll:inst|readwrite:rw|state.incr_w1
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.901
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.901       -85.568 gen25mhz:inst1|count[0] 
    Info (332119):    -1.104        -5.697 memory_cntrll:inst|readwrite:rw|state.incr_w1 
    Info (332119):    -0.895        -2.749 memory_cntrll:inst|countextend:cey|state.sleep 
    Info (332119):    -0.884        -2.705 memory_cntrll:inst|countextend:cex|state.sleep 
    Info (332119):     3.484         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -3.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.232        -3.232 clock_50mhz 
    Info (332119):    -2.991       -20.092 gen25mhz:inst1|count[0] 
    Info (332119):     0.445         0.000 memory_cntrll:inst|countextend:cex|state.sleep 
    Info (332119):     0.445         0.000 memory_cntrll:inst|countextend:cey|state.sleep 
    Info (332119):     0.445         0.000 memory_cntrll:inst|readwrite:rw|state.incr_w1 
Info (332146): Worst-case recovery slack is -0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.236        -1.180 memory_cntrll:inst|countextend:cex|state.sleep 
    Info (332119):    -0.221        -1.768 memory_cntrll:inst|readwrite:rw|state.incr_w1 
    Info (332119):    -0.205        -1.025 memory_cntrll:inst|countextend:cey|state.sleep 
Info (332146): Worst-case removal slack is 0.761
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.761         0.000 memory_cntrll:inst|countextend:cey|state.sleep 
    Info (332119):     0.777         0.000 memory_cntrll:inst|readwrite:rw|state.incr_w1 
    Info (332119):     0.792         0.000 memory_cntrll:inst|countextend:cex|state.sleep 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -2.853 clock_50mhz 
    Info (332119):    -0.611       -81.874 gen25mhz:inst1|count[0] 
    Info (332119):    -0.611        -9.776 memory_cntrll:inst|readwrite:rw|state.incr_w1 
    Info (332119):    -0.611        -6.110 memory_cntrll:inst|countextend:cex|state.sleep 
    Info (332119):    -0.611        -6.110 memory_cntrll:inst|countextend:cey|state.sleep 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.056
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.056       -19.664 gen25mhz:inst1|count[0] 
    Info (332119):     0.190         0.000 memory_cntrll:inst|readwrite:rw|state.incr_w1 
    Info (332119):     0.273         0.000 memory_cntrll:inst|countextend:cey|state.sleep 
    Info (332119):     0.285         0.000 memory_cntrll:inst|countextend:cex|state.sleep 
    Info (332119):     1.952         0.000 clock_50mhz 
Info (332146): Worst-case hold slack is -1.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.726       -13.768 gen25mhz:inst1|count[0] 
    Info (332119):    -1.572        -1.572 clock_50mhz 
    Info (332119):     0.215         0.000 memory_cntrll:inst|countextend:cex|state.sleep 
    Info (332119):     0.215         0.000 memory_cntrll:inst|countextend:cey|state.sleep 
    Info (332119):     0.215         0.000 memory_cntrll:inst|readwrite:rw|state.incr_w1 
Info (332146): Worst-case recovery slack is 0.328
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.328         0.000 memory_cntrll:inst|readwrite:rw|state.incr_w1 
    Info (332119):     0.339         0.000 memory_cntrll:inst|countextend:cey|state.sleep 
    Info (332119):     0.362         0.000 memory_cntrll:inst|countextend:cex|state.sleep 
Info (332146): Worst-case removal slack is 0.424
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.424         0.000 memory_cntrll:inst|countextend:cex|state.sleep 
    Info (332119):     0.447         0.000 memory_cntrll:inst|countextend:cey|state.sleep 
    Info (332119):     0.458         0.000 memory_cntrll:inst|readwrite:rw|state.incr_w1 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clock_50mhz 
    Info (332119):    -0.500       -67.000 gen25mhz:inst1|count[0] 
    Info (332119):    -0.500        -8.000 memory_cntrll:inst|readwrite:rw|state.incr_w1 
    Info (332119):    -0.500        -5.000 memory_cntrll:inst|countextend:cex|state.sleep 
    Info (332119):    -0.500        -5.000 memory_cntrll:inst|countextend:cey|state.sleep 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 325 megabytes
    Info: Processing ended: Thu Dec 16 12:14:01 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


