TimeQuest Timing Analyzer report for my_uart_top
Mon Mar 05 07:57:50 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; my_uart_top                                        ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 295.95 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.379 ; -125.510           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -110.064                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.379 ; speed_select:speed_tx|cnt[9]     ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.300      ;
; -2.379 ; speed_select:speed_tx|cnt[9]     ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.300      ;
; -2.379 ; speed_select:speed_tx|cnt[9]     ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.300      ;
; -2.379 ; speed_select:speed_tx|cnt[9]     ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.300      ;
; -2.379 ; speed_select:speed_tx|cnt[9]     ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.300      ;
; -2.379 ; speed_select:speed_tx|cnt[9]     ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.300      ;
; -2.379 ; speed_select:speed_tx|cnt[9]     ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.300      ;
; -2.379 ; speed_select:speed_tx|cnt[9]     ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.300      ;
; -2.379 ; speed_select:speed_tx|cnt[9]     ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.300      ;
; -2.378 ; speed_select:speed_tx|cnt[1]     ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.805      ;
; -2.378 ; speed_select:speed_tx|cnt[1]     ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.805      ;
; -2.378 ; speed_select:speed_tx|cnt[1]     ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.805      ;
; -2.378 ; speed_select:speed_tx|cnt[1]     ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.805      ;
; -2.378 ; speed_select:speed_tx|cnt[1]     ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.805      ;
; -2.378 ; speed_select:speed_tx|cnt[1]     ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.805      ;
; -2.378 ; speed_select:speed_tx|cnt[1]     ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.805      ;
; -2.378 ; speed_select:speed_tx|cnt[1]     ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.805      ;
; -2.378 ; speed_select:speed_tx|cnt[1]     ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.805      ;
; -2.321 ; my_uart_tx:my_uart_tx|num[1]     ; my_uart_tx:my_uart_tx|rs232_tx_r ; clk          ; clk         ; 1.000        ; -0.081     ; 3.241      ;
; -2.275 ; speed_select:speed_tx|cnt[8]     ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.196      ;
; -2.275 ; speed_select:speed_tx|cnt[8]     ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.196      ;
; -2.275 ; speed_select:speed_tx|cnt[8]     ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.196      ;
; -2.275 ; speed_select:speed_tx|cnt[8]     ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.196      ;
; -2.275 ; speed_select:speed_tx|cnt[8]     ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.196      ;
; -2.275 ; speed_select:speed_tx|cnt[8]     ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.196      ;
; -2.275 ; speed_select:speed_tx|cnt[8]     ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.196      ;
; -2.275 ; speed_select:speed_tx|cnt[8]     ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.196      ;
; -2.275 ; speed_select:speed_tx|cnt[8]     ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.196      ;
; -2.250 ; speed_select:speed_tx|cnt[7]     ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.677      ;
; -2.250 ; speed_select:speed_tx|cnt[7]     ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.677      ;
; -2.250 ; speed_select:speed_tx|cnt[7]     ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.677      ;
; -2.250 ; speed_select:speed_tx|cnt[7]     ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.677      ;
; -2.250 ; speed_select:speed_tx|cnt[7]     ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.677      ;
; -2.250 ; speed_select:speed_tx|cnt[7]     ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.677      ;
; -2.250 ; speed_select:speed_tx|cnt[7]     ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.677      ;
; -2.250 ; speed_select:speed_tx|cnt[7]     ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.677      ;
; -2.250 ; speed_select:speed_tx|cnt[7]     ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.677      ;
; -2.206 ; speed_select:speed_tx|cnt[6]     ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.127      ;
; -2.206 ; speed_select:speed_tx|cnt[6]     ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.127      ;
; -2.206 ; speed_select:speed_tx|cnt[6]     ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.127      ;
; -2.206 ; speed_select:speed_tx|cnt[6]     ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.127      ;
; -2.206 ; speed_select:speed_tx|cnt[6]     ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.127      ;
; -2.206 ; speed_select:speed_tx|cnt[6]     ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.127      ;
; -2.206 ; speed_select:speed_tx|cnt[6]     ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.127      ;
; -2.206 ; speed_select:speed_tx|cnt[6]     ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.127      ;
; -2.206 ; speed_select:speed_tx|cnt[6]     ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.127      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[3]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[7]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_rx|cnt[11]    ; speed_select:speed_rx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_tx|cnt[12]    ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_tx|cnt[12]    ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_tx|cnt[12]    ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_tx|cnt[12]    ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_tx|cnt[12]    ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_tx|cnt[12]    ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_tx|cnt[12]    ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_tx|cnt[12]    ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.189 ; speed_select:speed_tx|cnt[12]    ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.110      ;
; -2.186 ; speed_select:speed_tx|cnt[3]     ; speed_select:speed_tx|clk_bps_r  ; clk          ; clk         ; 1.000        ; -0.575     ; 2.612      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[3]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[7]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.162 ; speed_select:speed_rx|cnt[0]     ; speed_select:speed_rx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.589      ;
; -2.137 ; speed_select:speed_tx|cnt[3]     ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.564      ;
; -2.133 ; speed_select:speed_tx|cnt[3]     ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.560      ;
; -2.133 ; speed_select:speed_tx|cnt[3]     ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.560      ;
; -2.133 ; speed_select:speed_tx|cnt[3]     ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.560      ;
; -2.133 ; speed_select:speed_tx|cnt[3]     ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.560      ;
; -2.133 ; speed_select:speed_tx|cnt[3]     ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.560      ;
; -2.133 ; speed_select:speed_tx|cnt[3]     ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.560      ;
; -2.133 ; speed_select:speed_tx|cnt[3]     ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.560      ;
; -2.133 ; speed_select:speed_tx|cnt[3]     ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.574     ; 2.560      ;
; -2.090 ; speed_select:speed_tx|cnt[10]    ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.011      ;
; -2.090 ; speed_select:speed_tx|cnt[10]    ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.011      ;
; -2.090 ; speed_select:speed_tx|cnt[10]    ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.011      ;
; -2.090 ; speed_select:speed_tx|cnt[10]    ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.011      ;
; -2.090 ; speed_select:speed_tx|cnt[10]    ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.011      ;
; -2.090 ; speed_select:speed_tx|cnt[10]    ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.080     ; 3.011      ;
; -2.090 ; speed_select:speed_tx|cnt[10]    ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.011      ;
; -2.090 ; speed_select:speed_tx|cnt[10]    ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.011      ;
; -2.090 ; speed_select:speed_tx|cnt[10]    ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.080     ; 3.011      ;
; -2.082 ; my_uart_tx:my_uart_tx|tx_data[4] ; my_uart_tx:my_uart_tx|rs232_tx_r ; clk          ; clk         ; 1.000        ; -0.081     ; 3.002      ;
; -2.050 ; my_uart_tx:my_uart_tx|tx_data[5] ; my_uart_tx:my_uart_tx|rs232_tx_r ; clk          ; clk         ; 1.000        ; -0.081     ; 2.970      ;
; -2.045 ; speed_select:speed_rx|cnt[10]    ; speed_select:speed_rx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.080     ; 2.966      ;
; -2.045 ; speed_select:speed_rx|cnt[10]    ; speed_select:speed_rx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.080     ; 2.966      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                           ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.501 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.795      ;
; 0.504 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.797      ;
; 0.506 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.799      ;
; 0.509 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.509 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.523 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.816      ;
; 0.538 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.830      ;
; 0.552 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_tx:my_uart_tx|rx_int0         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.844      ;
; 0.607 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.393      ;
; 0.615 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.401      ;
; 0.624 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.410      ;
; 0.634 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.420      ;
; 0.643 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.429      ;
; 0.697 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.989      ;
; 0.700 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.700 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.993      ;
; 0.726 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.018      ;
; 0.726 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.039      ;
; 0.727 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.040      ;
; 0.730 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.100      ; 1.042      ;
; 0.746 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.038      ;
; 0.746 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.751 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.064      ;
; 0.751 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.064      ;
; 0.752 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.100      ; 1.064      ;
; 0.755 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.541      ;
; 0.763 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.765 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.771 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.063      ;
; 0.771 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.773 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.773 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.559      ;
; 0.773 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.066      ;
; 0.779 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.565      ;
; 0.780 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.566      ;
; 0.787 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.079      ;
; 0.787 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.079      ;
; 0.789 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.575      ;
; 0.800 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.092      ;
; 0.812 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.105      ;
; 0.820 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.113      ;
; 0.824 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.117      ;
; 0.912 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.698      ;
; 0.930 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.716      ;
; 0.933 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.226      ;
; 0.943 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.235      ;
; 0.944 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.236      ;
; 0.946 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.238      ;
; 0.947 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.239      ;
; 0.948 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.240      ;
; 0.951 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.080      ; 1.243      ;
; 1.004 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.296      ;
; 1.027 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.813      ;
; 1.035 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.821      ;
; 1.039 ; my_uart_tx:my_uart_tx|rx_int0         ; my_uart_tx:my_uart_tx|rx_int1         ; clk          ; clk         ; 0.000        ; 0.094      ; 1.345      ;
; 1.055 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.348      ;
; 1.067 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.359      ;
; 1.071 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.363      ;
; 1.072 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.364      ;
; 1.073 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.365      ;
; 1.075 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.367      ;
; 1.076 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.368      ;
; 1.080 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.393      ;
; 1.094 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.387      ;
; 1.101 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.109 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.401      ;
; 1.112 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.425      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; 0.264  ; 0.484        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 2.577 ; 2.875 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -1.917 ; -2.200 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 7.169 ; 7.247 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 6.920 ; 6.998 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 317.86 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.146 ; -112.174          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -110.064                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.146 ; speed_select:speed_tx|cnt[9]  ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.076      ;
; -2.146 ; speed_select:speed_tx|cnt[9]  ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.076      ;
; -2.146 ; speed_select:speed_tx|cnt[9]  ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.076      ;
; -2.146 ; speed_select:speed_tx|cnt[9]  ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.076      ;
; -2.146 ; speed_select:speed_tx|cnt[9]  ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.076      ;
; -2.146 ; speed_select:speed_tx|cnt[9]  ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.076      ;
; -2.146 ; speed_select:speed_tx|cnt[9]  ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.076      ;
; -2.146 ; speed_select:speed_tx|cnt[9]  ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.076      ;
; -2.146 ; speed_select:speed_tx|cnt[9]  ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.072     ; 3.076      ;
; -2.139 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.605      ;
; -2.139 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.605      ;
; -2.139 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.605      ;
; -2.139 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.605      ;
; -2.139 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.605      ;
; -2.139 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.605      ;
; -2.139 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.605      ;
; -2.139 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.605      ;
; -2.139 ; speed_select:speed_tx|cnt[1]  ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.605      ;
; -2.071 ; my_uart_tx:my_uart_tx|num[1]  ; my_uart_tx:my_uart_tx|rs232_tx_r ; clk          ; clk         ; 1.000        ; -0.073     ; 3.000      ;
; -2.047 ; speed_select:speed_tx|cnt[7]  ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.513      ;
; -2.047 ; speed_select:speed_tx|cnt[7]  ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.513      ;
; -2.047 ; speed_select:speed_tx|cnt[7]  ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.513      ;
; -2.047 ; speed_select:speed_tx|cnt[7]  ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.513      ;
; -2.047 ; speed_select:speed_tx|cnt[7]  ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.513      ;
; -2.047 ; speed_select:speed_tx|cnt[7]  ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.513      ;
; -2.047 ; speed_select:speed_tx|cnt[7]  ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.513      ;
; -2.047 ; speed_select:speed_tx|cnt[7]  ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.513      ;
; -2.047 ; speed_select:speed_tx|cnt[7]  ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.513      ;
; -2.045 ; speed_select:speed_tx|cnt[8]  ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; speed_select:speed_tx|cnt[8]  ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; speed_select:speed_tx|cnt[8]  ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; speed_select:speed_tx|cnt[8]  ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; speed_select:speed_tx|cnt[8]  ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; speed_select:speed_tx|cnt[8]  ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; speed_select:speed_tx|cnt[8]  ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; speed_select:speed_tx|cnt[8]  ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.975      ;
; -2.045 ; speed_select:speed_tx|cnt[8]  ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.975      ;
; -2.043 ; speed_select:speed_tx|cnt[6]  ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.973      ;
; -2.043 ; speed_select:speed_tx|cnt[6]  ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.973      ;
; -2.043 ; speed_select:speed_tx|cnt[6]  ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.973      ;
; -2.043 ; speed_select:speed_tx|cnt[6]  ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.973      ;
; -2.043 ; speed_select:speed_tx|cnt[6]  ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.973      ;
; -2.043 ; speed_select:speed_tx|cnt[6]  ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.973      ;
; -2.043 ; speed_select:speed_tx|cnt[6]  ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.973      ;
; -2.043 ; speed_select:speed_tx|cnt[6]  ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.973      ;
; -2.043 ; speed_select:speed_tx|cnt[6]  ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.973      ;
; -2.034 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|clk_bps_r  ; clk          ; clk         ; 1.000        ; -0.536     ; 2.500      ;
; -2.033 ; speed_select:speed_tx|cnt[12] ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_tx|cnt[12] ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_tx|cnt[12] ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_tx|cnt[12] ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_tx|cnt[12] ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_tx|cnt[12] ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_tx|cnt[12] ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_tx|cnt[12] ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; speed_select:speed_tx|cnt[12] ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[3]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[7]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.974 ; speed_select:speed_rx|cnt[11] ; speed_select:speed_rx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.904      ;
; -1.942 ; speed_select:speed_tx|cnt[10] ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.872      ;
; -1.942 ; speed_select:speed_tx|cnt[10] ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.872      ;
; -1.942 ; speed_select:speed_tx|cnt[10] ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.872      ;
; -1.942 ; speed_select:speed_tx|cnt[10] ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.872      ;
; -1.942 ; speed_select:speed_tx|cnt[10] ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.872      ;
; -1.942 ; speed_select:speed_tx|cnt[10] ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.872      ;
; -1.942 ; speed_select:speed_tx|cnt[10] ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.872      ;
; -1.942 ; speed_select:speed_tx|cnt[10] ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.872      ;
; -1.942 ; speed_select:speed_tx|cnt[10] ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.872      ;
; -1.910 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[0]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.376      ;
; -1.910 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.376      ;
; -1.910 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.376      ;
; -1.910 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.376      ;
; -1.910 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.376      ;
; -1.910 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[8]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.376      ;
; -1.910 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.376      ;
; -1.910 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.376      ;
; -1.910 ; speed_select:speed_tx|cnt[3]  ; speed_select:speed_tx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.376      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[3]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[4]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[5]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[6]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[7]     ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[11]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.899 ; speed_select:speed_rx|cnt[0]  ; speed_select:speed_rx|cnt[12]    ; clk          ; clk         ; 1.000        ; -0.536     ; 2.365      ;
; -1.893 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[9]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.823      ;
; -1.893 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[10]    ; clk          ; clk         ; 1.000        ; -0.072     ; 2.823      ;
; -1.893 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[1]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.823      ;
; -1.893 ; speed_select:speed_rx|cnt[10] ; speed_select:speed_rx|cnt[2]     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.823      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.468 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.469 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.736      ;
; 0.471 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.740      ;
; 0.473 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.477 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.479 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.489 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.757      ;
; 0.493 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.513 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_tx:my_uart_tx|rx_int0         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.780      ;
; 0.553 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.284      ;
; 0.556 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.287      ;
; 0.567 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.298      ;
; 0.568 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.299      ;
; 0.583 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.314      ;
; 0.622 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.889      ;
; 0.646 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.648 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.915      ;
; 0.675 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.406      ;
; 0.677 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.962      ;
; 0.677 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.962      ;
; 0.679 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.947      ;
; 0.679 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.965      ;
; 0.680 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.411      ;
; 0.694 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.425      ;
; 0.696 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.981      ;
; 0.698 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.090      ; 0.983      ;
; 0.700 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.431      ;
; 0.703 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.091      ; 0.989      ;
; 0.707 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.709 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.440      ;
; 0.709 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.712 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.713 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.717 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.984      ;
; 0.718 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.986      ;
; 0.722 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.989      ;
; 0.729 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.996      ;
; 0.729 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.996      ;
; 0.747 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.014      ;
; 0.758 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.026      ;
; 0.760 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.073      ; 1.028      ;
; 0.765 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.033      ;
; 0.815 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.546      ;
; 0.833 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.564      ;
; 0.862 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.130      ;
; 0.877 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.144      ;
; 0.879 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.879 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.880 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.147      ;
; 0.881 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.882 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.149      ;
; 0.918 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.649      ;
; 0.919 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.536      ; 1.650      ;
; 0.924 ; my_uart_tx:my_uart_tx|rx_int0         ; my_uart_tx:my_uart_tx|rx_int1         ; clk          ; clk         ; 0.000        ; 0.085      ; 1.204      ;
; 0.935 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.202      ;
; 0.946 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.213      ;
; 0.950 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.217      ;
; 0.951 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.218      ;
; 0.951 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.218      ;
; 0.984 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.252      ;
; 0.986 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.254      ;
; 0.990 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.257      ;
; 0.990 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.257      ;
; 1.001 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.090      ; 1.286      ;
; 1.013 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.015 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.090      ; 1.300      ;
; 1.016 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_rx|cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[7]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 2.304 ; 2.418 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -1.686 ; -1.819 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 6.465 ; 6.616 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 6.223 ; 6.369 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.429 ; -16.002           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -79.885                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.429 ; speed_select:speed_tx|cnt[1]      ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.180      ;
; -0.429 ; speed_select:speed_tx|cnt[1]      ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.180      ;
; -0.429 ; speed_select:speed_tx|cnt[1]      ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.180      ;
; -0.429 ; speed_select:speed_tx|cnt[1]      ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.180      ;
; -0.429 ; speed_select:speed_tx|cnt[1]      ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.180      ;
; -0.429 ; speed_select:speed_tx|cnt[1]      ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.180      ;
; -0.429 ; speed_select:speed_tx|cnt[1]      ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.180      ;
; -0.429 ; speed_select:speed_tx|cnt[1]      ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.180      ;
; -0.429 ; speed_select:speed_tx|cnt[1]      ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.180      ;
; -0.413 ; my_uart_tx:my_uart_tx|num[1]      ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.364      ;
; -0.411 ; speed_select:speed_tx|cnt[3]      ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.236     ; 1.162      ;
; -0.388 ; speed_select:speed_tx|cnt[9]      ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; speed_select:speed_tx|cnt[9]      ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; speed_select:speed_tx|cnt[9]      ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; speed_select:speed_tx|cnt[9]      ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; speed_select:speed_tx|cnt[9]      ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; speed_select:speed_tx|cnt[9]      ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; speed_select:speed_tx|cnt[9]      ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; speed_select:speed_tx|cnt[9]      ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.388 ; speed_select:speed_tx|cnt[9]      ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.375 ; my_uart_rx:my_uart_rx|bps_start_r ; speed_select:speed_rx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.047     ; 1.315      ;
; -0.371 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.235     ; 1.123      ;
; -0.363 ; speed_select:speed_tx|cnt[3]      ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.114      ;
; -0.353 ; speed_select:speed_tx|cnt[8]      ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.304      ;
; -0.353 ; speed_select:speed_tx|cnt[8]      ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.304      ;
; -0.353 ; speed_select:speed_tx|cnt[8]      ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.304      ;
; -0.353 ; speed_select:speed_tx|cnt[8]      ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.304      ;
; -0.353 ; speed_select:speed_tx|cnt[8]      ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.304      ;
; -0.353 ; speed_select:speed_tx|cnt[8]      ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.304      ;
; -0.353 ; speed_select:speed_tx|cnt[8]      ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.304      ;
; -0.353 ; speed_select:speed_tx|cnt[8]      ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.304      ;
; -0.353 ; speed_select:speed_tx|cnt[8]      ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.304      ;
; -0.344 ; speed_select:speed_tx|cnt[6]      ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.295      ;
; -0.344 ; speed_select:speed_tx|cnt[6]      ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.295      ;
; -0.344 ; speed_select:speed_tx|cnt[6]      ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.295      ;
; -0.344 ; speed_select:speed_tx|cnt[6]      ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.295      ;
; -0.344 ; speed_select:speed_tx|cnt[6]      ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.295      ;
; -0.344 ; speed_select:speed_tx|cnt[6]      ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.295      ;
; -0.344 ; speed_select:speed_tx|cnt[6]      ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.295      ;
; -0.344 ; speed_select:speed_tx|cnt[6]      ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.295      ;
; -0.344 ; speed_select:speed_tx|cnt[6]      ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.295      ;
; -0.340 ; my_uart_tx:my_uart_tx|tx_data[5]  ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.291      ;
; -0.339 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.235     ; 1.091      ;
; -0.339 ; my_uart_tx:my_uart_tx|tx_data[4]  ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.290      ;
; -0.337 ; speed_select:speed_tx|cnt[12]     ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; speed_select:speed_tx|cnt[12]     ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; speed_select:speed_tx|cnt[12]     ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; speed_select:speed_tx|cnt[12]     ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; speed_select:speed_tx|cnt[12]     ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; speed_select:speed_tx|cnt[12]     ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; speed_select:speed_tx|cnt[12]     ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; speed_select:speed_tx|cnt[12]     ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.337 ; speed_select:speed_tx|cnt[12]     ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.288      ;
; -0.324 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.076      ;
; -0.324 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.235     ; 1.076      ;
; -0.324 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.076      ;
; -0.324 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.076      ;
; -0.324 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.076      ;
; -0.324 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.076      ;
; -0.324 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.076      ;
; -0.324 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.076      ;
; -0.324 ; speed_select:speed_rx|cnt[0]      ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 1.000        ; -0.235     ; 1.076      ;
; -0.322 ; speed_select:speed_tx|cnt[7]      ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.073      ;
; -0.322 ; speed_select:speed_tx|cnt[7]      ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.073      ;
; -0.322 ; speed_select:speed_tx|cnt[7]      ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.073      ;
; -0.322 ; speed_select:speed_tx|cnt[7]      ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.073      ;
; -0.322 ; speed_select:speed_tx|cnt[7]      ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.073      ;
; -0.322 ; speed_select:speed_tx|cnt[7]      ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.236     ; 1.073      ;
; -0.322 ; speed_select:speed_tx|cnt[7]      ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.073      ;
; -0.322 ; speed_select:speed_tx|cnt[7]      ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.073      ;
; -0.322 ; speed_select:speed_tx|cnt[7]      ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.073      ;
; -0.315 ; my_uart_tx:my_uart_tx|bps_start_r ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.043     ; 1.259      ;
; -0.314 ; speed_select:speed_tx|clk_bps_r   ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.264      ;
; -0.314 ; speed_select:speed_tx|cnt[2]      ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.065      ;
; -0.303 ; speed_select:speed_rx|clk_bps_r   ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.055      ;
; -0.299 ; speed_select:speed_tx|cnt[3]      ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.050      ;
; -0.296 ; speed_select:speed_tx|cnt[2]      ; speed_select:speed_tx|clk_bps_r       ; clk          ; clk         ; 1.000        ; -0.236     ; 1.047      ;
; -0.295 ; speed_select:speed_tx|cnt[3]      ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.236     ; 1.046      ;
; -0.294 ; speed_select:speed_tx|cnt[0]      ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; speed_select:speed_tx|cnt[0]      ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; speed_select:speed_tx|cnt[0]      ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; speed_select:speed_tx|cnt[0]      ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; speed_select:speed_tx|cnt[0]      ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; speed_select:speed_tx|cnt[0]      ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; speed_select:speed_tx|cnt[0]      ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; speed_select:speed_tx|cnt[0]      ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.294 ; speed_select:speed_tx|cnt[0]      ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.245      ;
; -0.293 ; speed_select:speed_tx|cnt[10]     ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; speed_select:speed_tx|cnt[10]     ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; speed_select:speed_tx|cnt[10]     ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; speed_select:speed_tx|cnt[10]     ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; speed_select:speed_tx|cnt[10]     ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; speed_select:speed_tx|cnt[10]     ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; speed_select:speed_tx|cnt[10]     ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; speed_select:speed_tx|cnt[10]     ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; speed_select:speed_tx|cnt[10]     ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.244      ;
; -0.289 ; speed_select:speed_rx|cnt[11]     ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.240      ;
; -0.289 ; speed_select:speed_rx|cnt[11]     ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 1.000        ; -0.036     ; 1.240      ;
; -0.289 ; speed_select:speed_rx|cnt[11]     ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.240      ;
; -0.289 ; speed_select:speed_rx|cnt[11]     ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.240      ;
+--------+-----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                            ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; my_uart_rx:my_uart_rx|bps_start_r     ; my_uart_rx:my_uart_rx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|bps_start_r     ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|num[1]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|num[2]          ; my_uart_tx:my_uart_tx|num[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[1]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; my_uart_rx:my_uart_rx|num[3]          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; my_uart_rx:my_uart_rx|rx_data_r[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; my_uart_rx:my_uart_rx|rx_data_r[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; my_uart_rx:my_uart_rx|rx_temp_data[0] ; my_uart_rx:my_uart_rx|rx_data_r[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.317      ;
; 0.199 ; my_uart_rx:my_uart_rx|rs232_rx1       ; my_uart_rx:my_uart_rx|rs232_rx2       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; my_uart_rx:my_uart_rx|rs232_rx0       ; my_uart_rx:my_uart_rx|rs232_rx1       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.203 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|rx_int2         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.323      ;
; 0.204 ; speed_select:speed_rx|cnt[12]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.208 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.213 ; my_uart_tx:my_uart_tx|rx_int1         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.217 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_tx:my_uart_tx|rx_int0         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.337      ;
; 0.219 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.339      ;
; 0.250 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.569      ;
; 0.258 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.578      ;
; 0.261 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.581      ;
; 0.263 ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; my_uart_rx:my_uart_rx|rx_data_r[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.265 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.585      ;
; 0.268 ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; my_uart_rx:my_uart_rx|rx_data_r[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.588      ;
; 0.269 ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; my_uart_rx:my_uart_rx|rx_data_r[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.273 ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; my_uart_rx:my_uart_rx|rx_data_r[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.282 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|num[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.290 ; speed_select:speed_tx|cnt[7]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.291 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.420      ;
; 0.292 ; speed_select:speed_rx|cnt[8]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.299 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; speed_select:speed_rx|cnt[7]          ; speed_select:speed_rx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; speed_select:speed_tx|cnt[2]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.429      ;
; 0.302 ; speed_select:speed_tx|cnt[3]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.431      ;
; 0.304 ; speed_select:speed_rx|cnt[0]          ; speed_select:speed_rx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; speed_select:speed_tx|cnt[10]         ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; speed_select:speed_tx|cnt[12]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; speed_select:speed_rx|cnt[6]          ; speed_select:speed_rx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; speed_select:speed_tx|cnt[6]          ; speed_select:speed_tx|cnt[6]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[11]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; speed_select:speed_rx|cnt[10]         ; speed_select:speed_rx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; speed_select:speed_tx|cnt[8]          ; speed_select:speed_tx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; speed_select:speed_rx|cnt[9]          ; speed_select:speed_rx|cnt[9]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.324 ; speed_select:speed_tx|cnt[0]          ; speed_select:speed_tx|cnt[3]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.644      ;
; 0.327 ; speed_select:speed_rx|cnt[5]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.646      ;
; 0.329 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|tx_en           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.449      ;
; 0.329 ; speed_select:speed_tx|cnt[5]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.649      ;
; 0.330 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.333 ; my_uart_tx:my_uart_tx|num[0]          ; my_uart_tx:my_uart_tx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.453      ;
; 0.334 ; my_uart_tx:my_uart_tx|rx_int2         ; my_uart_tx:my_uart_tx|bps_start_r     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.454      ;
; 0.335 ; speed_select:speed_tx|cnt[4]          ; speed_select:speed_tx|cnt[7]          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.655      ;
; 0.339 ; speed_select:speed_rx|cnt[4]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.658      ;
; 0.350 ; my_uart_rx:my_uart_rx|rs232_rx2       ; my_uart_rx:my_uart_rx|rs232_rx3       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.353 ; my_uart_rx:my_uart_rx|rx_temp_data[4] ; my_uart_rx:my_uart_rx|rx_data_r[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.373 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.493      ;
; 0.374 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.375 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.495      ;
; 0.376 ; my_uart_rx:my_uart_rx|rx_int          ; my_uart_rx:my_uart_rx|num[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.496      ;
; 0.391 ; speed_select:speed_rx|cnt[3]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.710      ;
; 0.400 ; my_uart_rx:my_uart_rx|num[2]          ; my_uart_rx:my_uart_rx|rx_int          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.520      ;
; 0.406 ; speed_select:speed_rx|cnt[2]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.725      ;
; 0.411 ; my_uart_tx:my_uart_tx|rx_int0         ; my_uart_tx:my_uart_tx|rx_int1         ; clk          ; clk         ; 0.000        ; 0.043      ; 0.538      ;
; 0.420 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.540      ;
; 0.422 ; my_uart_tx:my_uart_tx|tx_en           ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.542      ;
; 0.424 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.544      ;
; 0.424 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.544      ;
; 0.425 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.545      ;
; 0.426 ; my_uart_tx:my_uart_tx|num[3]          ; my_uart_tx:my_uart_tx|rs232_tx_r      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.546      ;
; 0.440 ; speed_select:speed_tx|cnt[1]          ; speed_select:speed_tx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.569      ;
; 0.447 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[8]          ; clk          ; clk         ; 0.000        ; 0.235      ; 0.766      ;
; 0.448 ; speed_select:speed_rx|cnt[1]          ; speed_select:speed_rx|cnt[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.454 ; speed_select:speed_rx|cnt[11]         ; speed_select:speed_rx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; my_uart_rx:my_uart_rx|num[0]          ; my_uart_rx:my_uart_rx|rx_temp_data[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; speed_select:speed_tx|cnt[9]          ; speed_select:speed_tx|cnt[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; speed_select:speed_tx|cnt[11]         ; speed_select:speed_tx|cnt[12]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_data_r[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|num[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rs232_tx_r      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_data[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_rx|cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|clk_bps_r       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:speed_tx|cnt[9]          ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|clk_bps_r       ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[1]          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[2]          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[3]          ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[7]          ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|bps_start_r     ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[0]          ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_rx|cnt[8]          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[0]          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[1]          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[2]          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|num[3]          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx0       ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx1       ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx2       ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rs232_rx3       ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_int          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[3] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[4] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:my_uart_rx|rx_temp_data[7] ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|bps_start_r     ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int0         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int1         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|rx_int2         ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:my_uart_tx|tx_en           ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[0]          ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:speed_tx|cnt[10]         ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 1.194 ; 1.833 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -0.923 ; -1.535 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 3.461 ; 3.381 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 3.349 ; 3.273 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.379   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.379   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -125.51  ; 0.0   ; 0.0      ; 0.0     ; -110.064            ;
;  clk             ; -125.510 ; 0.000 ; N/A      ; N/A     ; -110.064            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_rx  ; clk        ; 2.577 ; 2.875 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rs232_rx  ; clk        ; -0.923 ; -1.535 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 7.169 ; 7.247 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rs232_tx  ; clk        ; 3.349 ; 3.273 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; rs232_tx      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rs232_rx                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; rs232_tx      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 851      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 851      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 79    ; 79   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Mar 05 07:57:48 2018
Info: Command: quartus_sta my_uart_top -c my_uart_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'my_uart_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.379            -125.510 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -110.064 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.146
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.146            -112.174 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -110.064 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.429
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.429             -16.002 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.885 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 490 megabytes
    Info: Processing ended: Mon Mar 05 07:57:50 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


