TimeQuest Timing Analyzer report for RP2A03
Wed Oct 01 17:50:01 2025
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clk'
 13. Slow Model Hold: 'Clk'
 14. Slow Model Minimum Pulse Width: 'Clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'Clk'
 31. Fast Model Hold: 'Clk'
 32. Fast Model Minimum Pulse Width: 'Clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Propagation Delay
 38. Minimum Propagation Delay
 39. Output Enable Times
 40. Minimum Output Enable Times
 41. Output Disable Times
 42. Minimum Output Disable Times
 43. Multicorner Timing Analysis Summary
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Progagation Delay
 49. Minimum Progagation Delay
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths
 55. TimeQuest Timing Analyzer Messages
 56. TimeQuest Timing Analyzer Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; RP2A03                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; RP2A03.sdc    ; OK     ; Wed Oct 01 17:50:01 2025 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 65.59 MHz ; 65.59 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 4.753 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clk   ; 7.223 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                             ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.753 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.287     ;
; 4.921 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 15.119     ;
; 4.949 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 15.089     ;
; 5.089 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.949     ;
; 5.210 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.830     ;
; 5.210 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.830     ;
; 5.214 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.828     ;
; 5.214 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.828     ;
; 5.306 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.731     ;
; 5.310 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.729     ;
; 5.339 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.701     ;
; 5.342 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.698     ;
; 5.379 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.015     ; 14.646     ;
; 5.382 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.015     ; 14.643     ;
; 5.383 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.013     ; 14.644     ;
; 5.386 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.013     ; 14.641     ;
; 5.388 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.652     ;
; 5.391 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.652     ;
; 5.507 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.533     ;
; 5.510 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.530     ;
; 5.535 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.503     ;
; 5.538 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.500     ;
; 5.557 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.481     ;
; 5.559 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.484     ;
; 5.587 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.454     ;
; 5.592 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.451     ;
; 5.592 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.451     ;
; 5.592 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 14.444     ;
; 5.593 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.447     ;
; 5.597 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.018      ; 14.461     ;
; 5.603 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.439     ;
; 5.607 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.435     ;
; 5.608 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.429     ;
; 5.608 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.434     ;
; 5.612 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.427     ;
; 5.617 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.420     ;
; 5.621 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.418     ;
; 5.675 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.363     ;
; 5.678 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.360     ;
; 5.684 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.004      ; 14.360     ;
; 5.688 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.352     ;
; 5.711 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.332     ;
; 5.711 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.332     ;
; 5.719 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.323     ;
; 5.719 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.323     ;
; 5.727 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 14.314     ;
; 5.759 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.278     ;
; 5.761 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.012     ; 14.267     ;
; 5.761 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.279     ;
; 5.763 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.276     ;
; 5.764 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.012     ; 14.264     ;
; 5.765 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.018      ; 14.293     ;
; 5.766 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.271     ;
; 5.768 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.269     ;
; 5.770 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.269     ;
; 5.771 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.271     ;
; 5.772 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.267     ;
; 5.775 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.267     ;
; 5.776 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.266     ;
; 5.789 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.249     ;
; 5.793 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.016      ; 14.263     ;
; 5.799 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.241     ;
; 5.803 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.237     ;
; 5.804 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.236     ;
; 5.807 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.233     ;
; 5.810 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.228     ;
; 5.814 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.226     ;
; 5.815 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 14.224     ;
; 5.826 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.214     ;
; 5.841 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.018     ; 14.181     ;
; 5.852 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.004      ; 14.192     ;
; 5.880 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.012     ; 14.148     ;
; 5.880 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.162     ;
; 5.883 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.012     ; 14.145     ;
; 5.888 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.013     ; 14.139     ;
; 5.891 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.013     ; 14.136     ;
; 5.898 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 14.139     ;
; 5.914 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|DEC   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.124     ;
; 5.915 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.128     ;
; 5.915 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.128     ;
; 5.929 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.109     ;
; 5.933 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.016      ; 14.123     ;
; 5.939 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.101     ;
; 5.943 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.097     ;
; 5.944 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.096     ;
; 5.944 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.004     ; 14.092     ;
; 5.974 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.066     ;
; 5.977 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.063     ;
; 5.990 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.050     ;
; 5.994 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.048     ;
; 5.994 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.048     ;
; 5.999 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.041     ;
; 5.999 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.044     ;
; 5.999 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.044     ;
; 6.011 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 14.029     ;
; 6.020 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 14.022     ;
; 6.024 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 14.014     ;
; 6.026 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 14.017     ;
; 6.084 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.012     ; 13.944     ;
; 6.087 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.012     ; 13.941     ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; CDIV:MOD_CDIV|DIV1                                                                                             ; CDIV:MOD_CDIV|DIV1                                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; LFO:MOD_LFO|INT_FLAG_FF                                                                                        ; LFO:MOD_LFO|INT_FLAG_FF                                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.731 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_LATCH                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.037      ;
; 0.733 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[6]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[6]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.039      ;
; 0.734 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|LIN[2]                                                                   ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_LIN[2]|CNT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|LIN[3]                                                                   ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_LIN[3]|CNT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.734 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|RELOAD_LATCH                                 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.040      ;
; 0.735 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_ADR[7]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[13]|CNT                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.041      ;
; 0.736 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[3]|LFSR1                                                        ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[3]|LFSR_OUT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.042      ;
; 0.737 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[2]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[2]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.043      ;
; 0.738 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_LATCH                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.044      ;
; 0.739 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|LIN[6]                                                                   ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_LIN[6]|CNT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.739 ; OUTR1[1]                                                                                                       ; OUT[1]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.742 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR1                                                                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR2                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[2]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[2]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; OUTR1[0]                                                                                                       ; OUT[0]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[9]|CNT1                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[9]|CNT                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_ADR[5]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[11]|CNT                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; OUTR1[2]                                                                                                       ; OUT[2]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.745 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[1]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[1]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[3]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[3]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[6]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[6]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|FLAG[0]                            ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|COUT_LATCH                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[7]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|CARRY_LATCH                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH1    ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH2    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.745 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[1]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[7]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[6]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[3]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[2]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT1                         ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[7]                                                                ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[7]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR1                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR_OUT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                               ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW2                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[7]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[7]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[6]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[6]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[3]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[3]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[7]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[7]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[5]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[4]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[2]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[2]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[1]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[1]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[0]|CNT1                        ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[0]|CNT                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SLENGTH[3]|CNT                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SLENGTH[3]|CNT1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_ADR[4]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[10]|CNT                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[5]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[5]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[4]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[4]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[3]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[3]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]                                                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SUMR[1]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[5]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[5]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH2 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT                         ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT1                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.751 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6ELATCH ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_OUT                              ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[1]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[1]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR1                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR_OUT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR1                     ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|PC_SETUP:MOD_PC_SETUP|PCL_DBR                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[3]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[3]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[6]|CNT                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[6]|CNT1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|STEP_LATCH                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[5]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[5]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[0]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[0]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T61                          ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T62                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_SWEEP[1]|CNT                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SCO                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|MUX_LATCH                  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH1                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[0]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[1]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[1]|CNT1                         ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[1]|CNT                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                          ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ECO_LATCH                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; LFO:MOD_LFO|MODE5                                                                                              ; LFO:MOD_LFO|INT_FLAG_FF                                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[0]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[1]|CNT1                            ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[1]|CNT                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[5]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.760 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[5]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[5]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.760 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SBIT[1]|CNT                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SBIT[1]|CNT1                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.760 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SBIT[1]|CNT                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|NOUT_LATCH                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.066      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 7.223 ; 10.000       ; 2.777          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 7.223 ; 10.000       ; 2.777          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; 9.010  ; 9.010  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 8.437  ; 8.437  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 7.123  ; 7.123  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 6.755  ; 6.755  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 9.010  ; 9.010  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 7.276  ; 7.276  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 8.048  ; 8.048  ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 7.363  ; 7.363  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 7.284  ; 7.284  ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; 4.829  ; 4.829  ; Rise       ; Clk             ;
; NMI       ; Clk        ; 4.789  ; 4.789  ; Rise       ; Clk             ;
; PAL       ; Clk        ; 16.669 ; 16.669 ; Rise       ; Clk             ;
; RES       ; Clk        ; 14.119 ; 14.119 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -4.469 ; -4.469 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -4.506 ; -4.506 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -4.550 ; -4.550 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -4.543 ; -4.543 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -4.646 ; -4.646 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -4.501 ; -4.501 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -4.511 ; -4.511 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -4.469 ; -4.469 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -4.505 ; -4.505 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; -4.563 ; -4.563 ; Rise       ; Clk             ;
; NMI       ; Clk        ; -4.523 ; -4.523 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -4.595 ; -4.595 ; Rise       ; Clk             ;
; RES       ; Clk        ; -4.501 ; -4.501 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADR[*]    ; Clk        ; 15.307 ; 15.307 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 13.205 ; 13.205 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 13.099 ; 13.099 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 13.563 ; 13.563 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 12.651 ; 12.651 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 13.971 ; 13.971 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 15.307 ; 15.307 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 13.011 ; 13.011 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 12.441 ; 12.441 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 13.229 ; 13.229 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 14.848 ; 14.848 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 13.604 ; 13.604 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 13.601 ; 13.601 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 13.238 ; 13.238 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 14.686 ; 14.686 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 13.916 ; 13.916 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 14.651 ; 14.651 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 14.865 ; 14.865 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 14.039 ; 14.039 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 14.048 ; 14.048 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 13.542 ; 13.542 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 12.661 ; 12.661 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 13.900 ; 13.900 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 14.865 ; 14.865 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 14.758 ; 14.758 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 14.695 ; 14.695 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 9.374  ; 9.374  ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 9.374  ; 9.374  ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 7.843  ; 7.843  ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 7.828  ; 7.828  ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 7.826  ; 7.826  ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 7.820  ; 7.820  ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 7.816  ; 7.816  ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 7.482  ; 7.482  ; Rise       ; Clk             ;
; M2        ; Clk        ; 10.619 ; 10.619 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 8.106  ; 8.106  ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 8.106  ; 8.106  ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 7.769  ; 7.769  ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
; RnW       ; Clk        ; 9.730  ; 9.730  ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 18.077 ; 18.077 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 16.161 ; 16.161 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 16.258 ; 16.258 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 16.781 ; 16.781 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 17.214 ; 17.214 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 17.980 ; 17.980 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 18.077 ; 18.077 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 11.210 ; 11.210 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 15.585 ; 15.585 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 15.585 ; 15.585 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 15.275 ; 15.275 ; Rise       ; Clk             ;
; M2        ; Clk        ; 8.187  ; 8.187  ; Fall       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADR[*]    ; Clk        ; 8.960  ; 8.960  ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 10.208 ; 10.208 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 10.669 ; 10.669 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 11.410 ; 11.410 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 10.817 ; 10.817 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 11.103 ; 11.103 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 9.546  ; 9.546  ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 9.939  ; 9.939  ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 9.683  ; 9.683  ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 8.960  ; 8.960  ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 9.323  ; 9.323  ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 9.140  ; 9.140  ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 9.236  ; 9.236  ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 9.118  ; 9.118  ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 9.558  ; 9.558  ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 9.612  ; 9.612  ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 10.118 ; 10.118 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 8.310  ; 8.310  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 9.211  ; 9.211  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 9.219  ; 9.219  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 9.191  ; 9.191  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 8.310  ; 8.310  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 9.072  ; 9.072  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 10.596 ; 10.596 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 9.932  ; 9.932  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 9.867  ; 9.867  ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 7.482  ; 7.482  ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 9.374  ; 9.374  ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 7.843  ; 7.843  ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 7.828  ; 7.828  ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 7.826  ; 7.826  ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 7.820  ; 7.820  ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 7.816  ; 7.816  ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 7.482  ; 7.482  ; Rise       ; Clk             ;
; M2        ; Clk        ; 10.619 ; 10.619 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 8.106  ; 8.106  ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 7.769  ; 7.769  ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
; RnW       ; Clk        ; 8.201  ; 8.201  ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 10.111 ; 10.111 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 10.912 ; 10.912 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 10.111 ; 10.111 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 10.506 ; 10.506 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 10.555 ; 10.555 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 11.144 ; 11.144 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 11.241 ; 11.241 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 9.681  ; 9.681  ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 10.551 ; 10.551 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 10.871 ; 10.871 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 10.551 ; 10.551 ; Rise       ; Clk             ;
; M2        ; Clk        ; 8.187  ; 8.187  ; Fall       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 9.478 ;    ;    ; 9.478 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 9.478 ;    ;    ; 9.478 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; DB[*]     ; Clk        ; 13.226 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 13.236 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 13.226 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 13.626 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 13.626 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 13.626 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 13.941 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 13.941 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 13.951 ;      ; Rise       ; Clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; DB[*]     ; Clk        ; 10.417 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 10.427 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 10.417 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 10.817 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 10.817 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 10.817 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 11.132 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 11.132 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 11.142 ;      ; Rise       ; Clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 13.226    ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 13.236    ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 13.226    ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 13.626    ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 13.626    ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 13.626    ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 13.941    ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 13.941    ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 13.951    ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 10.417    ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 10.427    ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 10.417    ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 10.817    ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 10.817    ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 10.817    ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 11.132    ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 11.132    ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 11.142    ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 8.730 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clk   ; 8.077 ; 0.000                  ;
+-------+-------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                              ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.730  ; CDIV:MOD_CDIV|DIV0                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.020      ; 1.322      ;
; 9.506  ; CDIV:MOD_CDIV|DIV3                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.000      ; 0.526      ;
; 9.511  ; CDIV:MOD_CDIV|DIV1                        ; CDIV:MOD_CDIV|DIVM2                       ; Clk          ; Clk         ; 10.000       ; 0.000      ; 0.521      ;
; 15.374 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.658      ;
; 15.416 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.616      ;
; 15.423 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.608      ;
; 15.435 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.599      ;
; 15.435 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.599      ;
; 15.460 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.571      ;
; 15.472 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.560      ;
; 15.472 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.560      ;
; 15.551 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.483      ;
; 15.554 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.478      ;
; 15.574 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.461      ;
; 15.574 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.461      ;
; 15.574 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.455      ;
; 15.593 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.441      ;
; 15.594 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.440      ;
; 15.594 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.440      ;
; 15.596 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.435      ;
; 15.600 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.013     ; 4.419      ;
; 15.600 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.433      ;
; 15.604 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.013     ; 4.415      ;
; 15.607 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.424      ;
; 15.615 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.420      ;
; 15.615 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.420      ;
; 15.633 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.396      ;
; 15.637 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.396      ;
; 15.637 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.015     ; 4.380      ;
; 15.641 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.015     ; 4.376      ;
; 15.647 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.388      ;
; 15.647 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.388      ;
; 15.650 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|DEC   ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.381      ;
; 15.652 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.012     ; 4.368      ;
; 15.668 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.367      ;
; 15.668 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.367      ;
; 15.673 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.358      ;
; 15.675 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.357      ;
; 15.680 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.351      ;
; 15.680 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.352      ;
; 15.682 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.350      ;
; 15.691 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.339      ;
; 15.696 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.338      ;
; 15.696 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.338      ;
; 15.710 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.319      ;
; 15.713 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.318      ;
; 15.713 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.316      ;
; 15.715 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[2] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.316      ;
; 15.717 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.315      ;
; 15.717 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.312      ;
; 15.720 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.311      ;
; 15.722 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.309      ;
; 15.724 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.308      ;
; 15.724 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.307      ;
; 15.731 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.002      ; 4.303      ;
; 15.731 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.300      ;
; 15.734 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.297      ;
; 15.735 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.297      ;
; 15.739 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.012     ; 4.281      ;
; 15.741 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.291      ;
; 15.743 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.012     ; 4.277      ;
; 15.744 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.291      ;
; 15.744 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.291      ;
; 15.747 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.285      ;
; 15.747 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.285      ;
; 15.750 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[7]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.279      ;
; 15.751 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.281      ;
; 15.751 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[0] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.280      ;
; 15.754 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.279      ;
; 15.755 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.276      ;
; 15.757 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.272      ;
; 15.758 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.275      ;
; 15.758 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.012      ; 4.286      ;
; 15.759 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[4]  ; Clk          ; Clk         ; 20.000       ; -0.003     ; 4.270      ;
; 15.759 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.013     ; 4.260      ;
; 15.760 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.273      ;
; 15.761 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[2]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.270      ;
; 15.763 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.013     ; 4.256      ;
; 15.768 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.263      ;
; 15.776 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.256      ;
; 15.778 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[0]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[5]  ; Clk          ; Clk         ; 20.000       ; -0.002     ; 4.252      ;
; 15.780 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.012     ; 4.240      ;
; 15.784 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[3]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.012     ; 4.236      ;
; 15.784 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[0]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.249      ;
; 15.793 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.239      ;
; 15.796 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.237      ;
; 15.797 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[1]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[9]  ; Clk          ; Clk         ; 20.000       ; 0.003      ; 4.238      ;
; 15.800 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.233      ;
; 15.800 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.012      ; 4.244      ;
; 15.800 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[4]  ; Clk          ; Clk         ; 20.000       ; -0.001     ; 4.231      ;
; 15.802 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[6]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.001      ; 4.231      ;
; 15.803 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[5]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.229      ;
; 15.807 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[7]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.225      ;
; 15.807 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[10] ; Clk          ; Clk         ; 20.000       ; 0.011      ; 4.236      ;
; 15.808 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.224      ;
; 15.809 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SR[1] ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|F[3]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.223      ;
; 15.812 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[6]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.220      ;
; 15.812 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[9]  ; Clk          ; Clk         ; 20.000       ; -0.012     ; 4.208      ;
; 15.816 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[8]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[10] ; Clk          ; Clk         ; 20.000       ; -0.012     ; 4.204      ;
; 15.819 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[2]  ; Clk          ; Clk         ; 20.000       ; 0.000      ; 4.213      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; CDIV:MOD_CDIV|DIV1                                                                                             ; CDIV:MOD_CDIV|DIV1                                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; SPRITE_DMA:MOD_SPRITE_DMA|DIR_TOGGLE_FF                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|DISPATCH:MOD_DISPATCH|T0LATCH                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQB|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|INT_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_SQA|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; SPRITE_DMA:MOD_SPRITE_DMA|START_DMA_FF                                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|ENABLE_FF                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF2LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STOP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|nDMC_AB                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|PCM_FF                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; LFO:MOD_LFO|INT_FLAG_FF                                                                                        ; LFO:MOD_LFO|INT_FLAG_FF                                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6LATCH1 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|RESLATCH2  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|STEP_FF                                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|RELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|SWRELOAD_FF                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_0                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.236 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[6]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[6]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.236 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|RELOAD_LATCH                                 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ENV_RELOAD_FF                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.388      ;
; 0.237 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[2]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[2]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_ADR[7]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[13]|CNT                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|LIN[2]                                                                   ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_LIN[2]|CNT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|LIN[3]                                                                   ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_LIN[3]|CNT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[3]|LFSR1                                                        ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:FREQ_LFSR[3]|LFSR_OUT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[2]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|LIN[6]                                                                   ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_LIN[6]|CNT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; OUTR1[1]                                                                                                       ; OUT[1]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR1                                                                           ; MOS6502_WBCD:MOD_MOS6502_WBCD|RESPR2                                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW                               ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|BRFW2                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[6]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[6]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[1]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[2]|CNT1                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_FREQ[2]|CNT                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; OUTR1[0]                                                                                                       ; OUT[0]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; OUTR1[2]                                                                                                       ; OUT[2]~reg0                                                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[1]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[1]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[3]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[3]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[7]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[7]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[9]|CNT1                                                      ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[9]|CNT                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_ADR[5]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[11]|CNT                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[7]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[6]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[3]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[2]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT1                         ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH2[3]                                        ; MOS6502_WBCD:MOD_MOS6502_WBCD|EXTRA_COUNTER:MOD_EXTRA_COUNTER|LATCH1[3]                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[6]|CNT                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[6]|CNT1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR1                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR_OUT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|F[1]                                                                       ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SUMR[1]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCHS[7]                                                                ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCH[7]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_OUT                              ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|FLAGS:MOD_FLAGS|N_LATCH2                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[5]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[5]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCL[1]                                                                 ; MOS6502_WBCD:MOD_MOS6502_WBCD|PC:MOD_PC|PCLS[1]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SLENGTH[3]|CNT                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SLENGTH[3]|CNT1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[0]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[0]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[7]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[7]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[7]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|CARRY_LATCH                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH1    ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BLATCH2    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[6]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[6]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[5]                                                                     ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[4]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[2]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[2]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DMC_ADR[4]                                                                       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_ADDRESS[10]|CNT                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[5]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[5]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[3]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[3]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[1]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[1]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR1                                                     ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[10]|LFSR_OUT                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT                         ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[3]|CNT1                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[2]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|BRK6ELATCH ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|INT_RESET_CONTROL:MOD_INT_RESET_CONTROL|FF1LATCH   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[3]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[3]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[0]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_TRI|COUNTER:LEN[1]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG1[4]                                                                    ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|SHIFT_REG[4]                                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[0]|CNT1                        ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:DECAY[0]|CNT                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; LFO:MOD_LFO|MODE5                                                                                              ; LFO:MOD_LFO|INT_FLAG_FF                                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[5]|CNT1                                                          ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[5]|CNT                                                           ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR1                                                      ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[3]|LFSR_OUT                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|MUX_LATCH                  ; MOS6502_WBCD:MOD_MOS6502_WBCD|RANDOM_LOGIC:MOD_RANDOM_LOGIC|ALU_SETUP:MOD_ALU_SETUP|FFLATCH1                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[1]|CNT1                         ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[1]|CNT                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|COUNTER:ENVELOPE[3]|CNT                          ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|ENVELOPE_GEN:MOD_ENVELOPE_GEN|ECO_LATCH                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[0]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_SWEEP[1]|CNT                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|SCO                                                                        ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[0]|CNT                                                     ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_A|COUNTER:SQ_DUTY[1]|CNT1                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[1]|CNT                                                           ; LENGTH_COUNTER:LENGTH_COUNTER_RND|COUNTER:LEN[2]|CNT1                                                          ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SBIT[1]|CNT                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SBIT[1]|CNT1                                                         ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|COUNTER:DMC_SBIT[1]|CNT                                                          ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|NOUT_LATCH                                                                       ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[0]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[1]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[4]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[5]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[5]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[6]|LFSR_OUT                                                   ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[7]|LFSR1                                                      ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[11]|LFSR_OUT                                                  ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|LFSR:RANDOM_LFSR[12]|LFSR1                                                     ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_FREQ[8]|CNT                                                  ; TRIANGLE_CHANNEL:MOD_TRIANGLE_CHANNEL|COUNTER:TRI_FREQ[8]|CNT1                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248 ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_SWEEP[1]|CNT                                                    ; SQUARE_CHANNEL:MOD_SQUARE_CHANNEL_B|COUNTER:SQ_SWEEP[1]|CNT1                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.400      ;
+-------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[0]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[1]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[2]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[3]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[4]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[5]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[6]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[7]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|q_a[8]                              ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg0     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg1     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg2     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg3     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; DPCM_CHANNEL:MOD_DPCM_CHANNEL|DPCM_TABLE:MOD_DPCM_TABLE|altsyncram:altsyncram_component|altsyncram_7e71:auto_generated|ram_block1a0~porta_address_reg4     ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[0]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[1]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[2]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[3]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[4]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[5]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[6]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|q_a[7]                                                        ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg0                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg1                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg2                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg3                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; LENGTH_TABLE:MOD_LENGTH_TABLE|altsyncram:altsyncram_component|altsyncram_4l71:auto_generated|ram_block1a0~porta_address_reg4                               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[0]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[10]                         ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[1]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[2]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[3]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[4]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[5]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[6]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[7]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[8]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|q_a[9]                          ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg0 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg1 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg2 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg3 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; Clk   ; Rise       ; NOISE_CHANNEL:MOD_NOISE_CHANNEL|NOISE_TABLE:MOD_NOISE_TABLE|altsyncram:altsyncram_component|altsyncram_aj71:auto_generated|ram_block1a0~porta_address_reg4 ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV0                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV1                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV2                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV3                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV4                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV5                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; CDIV:MOD_CDIV|DIV6                                                                                                                                         ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DB[*]     ; Clk        ; 3.683 ; 3.683 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 3.351 ; 3.351 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 2.984 ; 2.984 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 2.860 ; 2.860 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 3.683 ; 3.683 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 2.913 ; 2.913 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 3.193 ; 3.193 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 2.937 ; 2.937 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 2.920 ; 2.920 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; 2.182 ; 2.182 ; Rise       ; Clk             ;
; NMI       ; Clk        ; 2.244 ; 2.244 ; Rise       ; Clk             ;
; PAL       ; Clk        ; 5.954 ; 5.954 ; Rise       ; Clk             ;
; RES       ; Clk        ; 5.138 ; 5.138 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -2.069 ; -2.069 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -2.090 ; -2.090 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -2.114 ; -2.114 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -2.140 ; -2.140 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -2.165 ; -2.165 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -2.084 ; -2.084 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -2.073 ; -2.073 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -2.075 ; -2.075 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -2.069 ; -2.069 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; -2.062 ; -2.062 ; Rise       ; Clk             ;
; NMI       ; Clk        ; -2.124 ; -2.124 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -2.134 ; -2.134 ; Rise       ; Clk             ;
; RES       ; Clk        ; -2.071 ; -2.071 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADR[*]    ; Clk        ; 6.101 ; 6.101 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 5.450 ; 5.450 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 5.435 ; 5.435 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 5.472 ; 5.472 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 5.255 ; 5.255 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 5.707 ; 5.707 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 6.101 ; 6.101 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 5.385 ; 5.385 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 5.155 ; 5.155 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 5.437 ; 5.437 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 5.915 ; 5.915 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 5.504 ; 5.504 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 5.561 ; 5.561 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 5.418 ; 5.418 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 5.819 ; 5.819 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 5.630 ; 5.630 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 5.837 ; 5.837 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 6.051 ; 6.051 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 5.736 ; 5.736 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 5.734 ; 5.734 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 5.591 ; 5.591 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 5.357 ; 5.357 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 5.654 ; 5.654 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 6.051 ; 6.051 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.952 ; 5.952 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.985 ; 5.985 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 4.239 ; 4.239 ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 4.239 ; 4.239 ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 3.759 ; 3.759 ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 3.749 ; 3.749 ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 3.745 ; 3.745 ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 3.741 ; 3.741 ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 3.739 ; 3.739 ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 3.646 ; 3.646 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.784 ; 4.784 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 3.803 ; 3.803 ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 3.803 ; 3.803 ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 3.708 ; 3.708 ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 3.593 ; 3.593 ; Rise       ; Clk             ;
; RnW       ; Clk        ; 4.352 ; 4.352 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 6.861 ; 6.861 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 6.300 ; 6.300 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 6.291 ; 6.291 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 6.456 ; 6.456 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 6.582 ; 6.582 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 6.819 ; 6.819 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 6.861 ; 6.861 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 4.818 ; 4.818 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 6.167 ; 6.167 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 6.167 ; 6.167 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 6.085 ; 6.085 ; Rise       ; Clk             ;
; M2        ; Clk        ; 3.838 ; 3.838 ; Fall       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADR[*]    ; Clk        ; 4.097 ; 4.097 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 4.505 ; 4.505 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 4.650 ; 4.650 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 4.902 ; 4.902 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 4.840 ; 4.840 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 4.262 ; 4.262 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 4.373 ; 4.373 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 4.304 ; 4.304 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 4.097 ; 4.097 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 4.198 ; 4.198 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 4.144 ; 4.144 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 4.163 ; 4.163 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 4.133 ; 4.133 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 4.252 ; 4.252 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 4.273 ; 4.273 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 4.492 ; 4.492 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 3.912 ; 3.912 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.162 ; 4.162 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.159 ; 4.159 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.147 ; 4.147 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 3.912 ; 3.912 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.081 ; 4.081 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.592 ; 4.592 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.380 ; 4.380 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.411 ; 4.411 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 3.646 ; 3.646 ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 4.239 ; 4.239 ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 3.759 ; 3.759 ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 3.749 ; 3.749 ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 3.745 ; 3.745 ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 3.741 ; 3.741 ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 3.739 ; 3.739 ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 3.646 ; 3.646 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.784 ; 4.784 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 3.593 ; 3.593 ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 3.803 ; 3.803 ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 3.708 ; 3.708 ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 3.593 ; 3.593 ; Rise       ; Clk             ;
; RnW       ; Clk        ; 3.894 ; 3.894 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 4.416 ; 4.416 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 4.712 ; 4.712 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 4.416 ; 4.416 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 4.570 ; 4.570 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 4.561 ; 4.561 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 4.755 ; 4.755 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 4.797 ; 4.797 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 4.360 ; 4.360 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 4.611 ; 4.611 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 4.611 ; 4.611 ; Rise       ; Clk             ;
; M2        ; Clk        ; 3.838 ; 3.838 ; Fall       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 4.824 ;    ;    ; 4.824 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 4.824 ;    ;    ; 4.824 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DB[*]     ; Clk        ; 5.495 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 5.505 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 5.495 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 5.620 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 5.620 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 5.620 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 5.792 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.792 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.802 ;      ; Rise       ; Clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; DB[*]     ; Clk        ; 4.499 ;      ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.509 ;      ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.499 ;      ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.624 ;      ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.624 ;      ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.624 ;      ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.796 ;      ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.796 ;      ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.806 ;      ; Rise       ; Clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 5.495     ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 5.505     ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 5.495     ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 5.620     ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 5.620     ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 5.620     ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 5.792     ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 5.792     ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 5.802     ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DB[*]     ; Clk        ; 4.499     ;           ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.509     ;           ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.499     ;           ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.624     ;           ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 4.624     ;           ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.624     ;           ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.796     ;           ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.796     ;           ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.806     ;           ; Rise       ; Clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 4.753 ; 0.215 ; N/A      ; N/A     ; 7.223               ;
;  Clk             ; 4.753 ; 0.215 ; N/A      ; N/A     ; 7.223               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; 9.010  ; 9.010  ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 8.437  ; 8.437  ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 7.123  ; 7.123  ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 6.755  ; 6.755  ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 9.010  ; 9.010  ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 7.276  ; 7.276  ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 8.048  ; 8.048  ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 7.363  ; 7.363  ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 7.284  ; 7.284  ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; 4.829  ; 4.829  ; Rise       ; Clk             ;
; NMI       ; Clk        ; 4.789  ; 4.789  ; Rise       ; Clk             ;
; PAL       ; Clk        ; 16.669 ; 16.669 ; Rise       ; Clk             ;
; RES       ; Clk        ; 14.119 ; 14.119 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DB[*]     ; Clk        ; -2.069 ; -2.069 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; -2.090 ; -2.090 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; -2.114 ; -2.114 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; -2.140 ; -2.140 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; -2.165 ; -2.165 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; -2.084 ; -2.084 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; -2.073 ; -2.073 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; -2.075 ; -2.075 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; -2.069 ; -2.069 ; Rise       ; Clk             ;
; IRQ_EXT   ; Clk        ; -2.062 ; -2.062 ; Rise       ; Clk             ;
; NMI       ; Clk        ; -2.124 ; -2.124 ; Rise       ; Clk             ;
; PAL       ; Clk        ; -2.134 ; -2.134 ; Rise       ; Clk             ;
; RES       ; Clk        ; -2.071 ; -2.071 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ADR[*]    ; Clk        ; 15.307 ; 15.307 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 13.205 ; 13.205 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 13.099 ; 13.099 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 13.563 ; 13.563 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 12.651 ; 12.651 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 13.971 ; 13.971 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 15.307 ; 15.307 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 13.011 ; 13.011 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 12.441 ; 12.441 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 13.229 ; 13.229 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 14.848 ; 14.848 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 13.604 ; 13.604 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 13.601 ; 13.601 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 13.238 ; 13.238 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 14.686 ; 14.686 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 13.916 ; 13.916 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 14.651 ; 14.651 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 14.865 ; 14.865 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 14.039 ; 14.039 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 14.048 ; 14.048 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 13.542 ; 13.542 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 12.661 ; 12.661 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 13.900 ; 13.900 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 14.865 ; 14.865 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 14.758 ; 14.758 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 14.695 ; 14.695 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 9.374  ; 9.374  ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 9.374  ; 9.374  ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 7.843  ; 7.843  ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 7.828  ; 7.828  ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 7.826  ; 7.826  ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 7.820  ; 7.820  ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 7.816  ; 7.816  ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 7.482  ; 7.482  ; Rise       ; Clk             ;
; M2        ; Clk        ; 10.619 ; 10.619 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 8.106  ; 8.106  ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 8.106  ; 8.106  ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 7.769  ; 7.769  ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
; RnW       ; Clk        ; 9.730  ; 9.730  ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 18.077 ; 18.077 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 16.161 ; 16.161 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 16.258 ; 16.258 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 16.781 ; 16.781 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 17.214 ; 17.214 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 17.980 ; 17.980 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 18.077 ; 18.077 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 11.210 ; 11.210 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 15.585 ; 15.585 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 15.585 ; 15.585 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 15.275 ; 15.275 ; Rise       ; Clk             ;
; M2        ; Clk        ; 8.187  ; 8.187  ; Fall       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ADR[*]    ; Clk        ; 4.097 ; 4.097 ; Rise       ; Clk             ;
;  ADR[0]   ; Clk        ; 4.505 ; 4.505 ; Rise       ; Clk             ;
;  ADR[1]   ; Clk        ; 4.650 ; 4.650 ; Rise       ; Clk             ;
;  ADR[2]   ; Clk        ; 4.902 ; 4.902 ; Rise       ; Clk             ;
;  ADR[3]   ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  ADR[4]   ; Clk        ; 4.840 ; 4.840 ; Rise       ; Clk             ;
;  ADR[5]   ; Clk        ; 4.262 ; 4.262 ; Rise       ; Clk             ;
;  ADR[6]   ; Clk        ; 4.373 ; 4.373 ; Rise       ; Clk             ;
;  ADR[7]   ; Clk        ; 4.304 ; 4.304 ; Rise       ; Clk             ;
;  ADR[8]   ; Clk        ; 4.097 ; 4.097 ; Rise       ; Clk             ;
;  ADR[9]   ; Clk        ; 4.198 ; 4.198 ; Rise       ; Clk             ;
;  ADR[10]  ; Clk        ; 4.144 ; 4.144 ; Rise       ; Clk             ;
;  ADR[11]  ; Clk        ; 4.163 ; 4.163 ; Rise       ; Clk             ;
;  ADR[12]  ; Clk        ; 4.133 ; 4.133 ; Rise       ; Clk             ;
;  ADR[13]  ; Clk        ; 4.252 ; 4.252 ; Rise       ; Clk             ;
;  ADR[14]  ; Clk        ; 4.273 ; 4.273 ; Rise       ; Clk             ;
;  ADR[15]  ; Clk        ; 4.492 ; 4.492 ; Rise       ; Clk             ;
; DB[*]     ; Clk        ; 3.912 ; 3.912 ; Rise       ; Clk             ;
;  DB[0]    ; Clk        ; 4.162 ; 4.162 ; Rise       ; Clk             ;
;  DB[1]    ; Clk        ; 4.159 ; 4.159 ; Rise       ; Clk             ;
;  DB[2]    ; Clk        ; 4.147 ; 4.147 ; Rise       ; Clk             ;
;  DB[3]    ; Clk        ; 3.912 ; 3.912 ; Rise       ; Clk             ;
;  DB[4]    ; Clk        ; 4.081 ; 4.081 ; Rise       ; Clk             ;
;  DB[5]    ; Clk        ; 4.592 ; 4.592 ; Rise       ; Clk             ;
;  DB[6]    ; Clk        ; 4.380 ; 4.380 ; Rise       ; Clk             ;
;  DB[7]    ; Clk        ; 4.411 ; 4.411 ; Rise       ; Clk             ;
; DMC[*]    ; Clk        ; 3.646 ; 3.646 ; Rise       ; Clk             ;
;  DMC[0]   ; Clk        ; 4.239 ; 4.239 ; Rise       ; Clk             ;
;  DMC[1]   ; Clk        ; 3.759 ; 3.759 ; Rise       ; Clk             ;
;  DMC[2]   ; Clk        ; 3.749 ; 3.749 ; Rise       ; Clk             ;
;  DMC[3]   ; Clk        ; 3.745 ; 3.745 ; Rise       ; Clk             ;
;  DMC[4]   ; Clk        ; 3.741 ; 3.741 ; Rise       ; Clk             ;
;  DMC[5]   ; Clk        ; 3.739 ; 3.739 ; Rise       ; Clk             ;
;  DMC[6]   ; Clk        ; 3.646 ; 3.646 ; Rise       ; Clk             ;
; M2        ; Clk        ; 4.784 ; 4.784 ; Rise       ; Clk             ;
; OUT[*]    ; Clk        ; 3.593 ; 3.593 ; Rise       ; Clk             ;
;  OUT[0]   ; Clk        ; 3.803 ; 3.803 ; Rise       ; Clk             ;
;  OUT[1]   ; Clk        ; 3.708 ; 3.708 ; Rise       ; Clk             ;
;  OUT[2]   ; Clk        ; 3.593 ; 3.593 ; Rise       ; Clk             ;
; RnW       ; Clk        ; 3.894 ; 3.894 ; Rise       ; Clk             ;
; SOUT[*]   ; Clk        ; 4.416 ; 4.416 ; Rise       ; Clk             ;
;  SOUT[0]  ; Clk        ; 4.712 ; 4.712 ; Rise       ; Clk             ;
;  SOUT[1]  ; Clk        ; 4.416 ; 4.416 ; Rise       ; Clk             ;
;  SOUT[2]  ; Clk        ; 4.570 ; 4.570 ; Rise       ; Clk             ;
;  SOUT[3]  ; Clk        ; 4.561 ; 4.561 ; Rise       ; Clk             ;
;  SOUT[4]  ; Clk        ; 4.755 ; 4.755 ; Rise       ; Clk             ;
;  SOUT[5]  ; Clk        ; 4.797 ; 4.797 ; Rise       ; Clk             ;
; nDIR      ; Clk        ; 4.360 ; 4.360 ; Rise       ; Clk             ;
; nIN[*]    ; Clk        ; 4.611 ; 4.611 ; Rise       ; Clk             ;
;  nIN[0]   ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  nIN[1]   ; Clk        ; 4.611 ; 4.611 ; Rise       ; Clk             ;
; M2        ; Clk        ; 3.838 ; 3.838 ; Fall       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 9.478 ;    ;    ; 9.478 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; RES        ; OE          ; 4.824 ;    ;    ; 4.824 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 52622    ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 52622    ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 558   ; 558  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 432   ; 432  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 01 17:50:01 2025
Info: Command: quartus_sta RP2A03 -c RP2A03
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'RP2A03.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 4.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.753         0.000 Clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 7.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.223         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 8.730
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.730         0.000 Clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 8.077
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.077         0.000 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (144001): Generated suppressed messages file D:/RadioSoft/VIDEO GAME/DENDY/SRC/RP2A03/output_files/RP2A03.sta.smsg
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 330 megabytes
    Info: Processing ended: Wed Oct 01 17:50:01 2025
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


+-----------------------------------------------+
; TimeQuest Timing Analyzer Suppressed Messages ;
+-----------------------------------------------+
The suppressed messages can be found in D:/RadioSoft/VIDEO GAME/DENDY/SRC/RP2A03/output_files/RP2A03.sta.smsg.


