<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2018.1 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="36" Path="D:/Neurostimulation/One Channel Demo/board_test_programmable_A_with_ethernet.xpr">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="8265e9c2de5042ea9f671e1af1ad8afd"/>
    <Option Name="Part" Val="xc7a200tsbg484-1"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compile_simlib"/>
    <Option Name="CompiledLibDirXSim" Val=""/>
    <Option Name="CompiledLibDirModelSim" Val="$PCACHEDIR/compile_simlib/modelsim"/>
    <Option Name="CompiledLibDirQuesta" Val="$PCACHEDIR/compile_simlib/questa"/>
    <Option Name="CompiledLibDirIES" Val="$PCACHEDIR/compile_simlib/ies"/>
    <Option Name="CompiledLibDirXcelium" Val="$PCACHEDIR/compile_simlib/xcelium"/>
    <Option Name="CompiledLibDirVCS" Val="$PCACHEDIR/compile_simlib/vcs"/>
    <Option Name="CompiledLibDirRiviera" Val="$PCACHEDIR/compile_simlib/riviera"/>
    <Option Name="CompiledLibDirActivehdl" Val="$PCACHEDIR/compile_simlib/activehdl"/>
    <Option Name="BoardPart" Val="digilentinc.com:nexys_video:part0:1.1"/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="ProjectType" Val="Default"/>
    <Option Name="IPOutputRepo" Val="$PCACHEDIR/ip"/>
    <Option Name="IPCachePermission" Val="read"/>
    <Option Name="IPCachePermission" Val="write"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
    <Option Name="CreateRefXciForCoreContainers" Val="FALSE"/>
    <Option Name="IPUserFilesDir" Val="$PIPUSERFILESDIR"/>
    <Option Name="IPStaticSourceDir" Val="$PIPUSERFILESDIR/ipstatic"/>
    <Option Name="EnableBDX" Val="FALSE"/>
    <Option Name="DSAVendor" Val="xilinx"/>
    <Option Name="DSABoardId" Val="nexys_video"/>
    <Option Name="DSANumComputeUnits" Val="16"/>
    <Option Name="WTXSimLaunchSim" Val="873"/>
    <Option Name="WTModelSimLaunchSim" Val="0"/>
    <Option Name="WTQuestaLaunchSim" Val="0"/>
    <Option Name="WTIesLaunchSim" Val="0"/>
    <Option Name="WTVcsLaunchSim" Val="0"/>
    <Option Name="WTRivieraLaunchSim" Val="0"/>
    <Option Name="WTActivehdlLaunchSim" Val="0"/>
    <Option Name="WTXSimExportSim" Val="15"/>
    <Option Name="WTModelSimExportSim" Val="15"/>
    <Option Name="WTQuestaExportSim" Val="15"/>
    <Option Name="WTIesExportSim" Val="15"/>
    <Option Name="WTVcsExportSim" Val="15"/>
    <Option Name="WTRivieraExportSim" Val="15"/>
    <Option Name="WTActivehdlExportSim" Val="15"/>
    <Option Name="GenerateIPUpgradeLog" Val="TRUE"/>
    <Option Name="XSimRadix" Val="hex"/>
    <Option Name="XSimTimeUnit" Val="ns"/>
    <Option Name="XSimArrayDisplayLimit" Val="64"/>
    <Option Name="XSimTraceLimit" Val="65536"/>
    <Option Name="SimTypes" Val="rtl"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/new/CLK_CH_A_generator.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator/programmable_clock_generator.srcs/sources_1/new/CLK_CH_A_generator.v"/>
          <Attr Name="ImportTime" Val="1494350659"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/CLK_D_A_generator.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator/programmable_clock_generator.srcs/sources_1/new/CLK_D_A_generator.v"/>
          <Attr Name="ImportTime" Val="1494353127"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/CLK_LATCH_A_generator.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator/programmable_clock_generator.srcs/sources_1/new/CLK_LATCH_A_generator.v"/>
          <Attr Name="ImportTime" Val="1494342235"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/PSI_stem.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator_black_box/programmable_clock_generator_black_box.srcs/sources_1/new/PSI_stem.v"/>
          <Attr Name="ImportTime" Val="1500401871"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/SPI.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../SPI/SPI.srcs/sources_1/new/SPI.v"/>
          <Attr Name="ImportTime" Val="1496868022"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/clk_booster.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator_black_box/programmable_clock_generator_black_box.srcs/sources_1/new/clk_booster.v"/>
          <Attr Name="ImportTime" Val="1500053956"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/dac_reset.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/programmable_3_phase_clock.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator/programmable_clock_generator.srcs/sources_1/new/programmable_3_phase_clock.v"/>
          <Attr Name="ImportTime" Val="1494606467"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/starter_ABC.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator/programmable_clock_generator.srcs/sources_1/new/starter_ABC.v"/>
          <Attr Name="ImportTime" Val="1499982817"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/../board_test_programmable_A_with_ethernet_mannul_channel_change/board_test_programmable_A_with_ethernet.srcs/sources_1/new/structre_A.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/structure_B.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/structure_clocks.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator/programmable_clock_generator.srcs/sources_1/new/structure_clocks.v"/>
          <Attr Name="ImportTime" Val="1500050347"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/two_phase_generator.v">
        <FileInfo>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/imports/hdl/add_crc32.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Michael/Desktop/board_test_ABC_with_ethernet/board_test_ABC_with_ethernet/board_test_ABC/board_tester_ABC.srcs/sources_1/imports/hdl/add_crc32.vhd"/>
          <Attr Name="ImportTime" Val="1498508370"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/imports/hdl/add_preamble.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Michael/Desktop/board_test_ABC_with_ethernet/board_test_ABC_with_ethernet/board_test_ABC/board_tester_ABC.srcs/sources_1/imports/hdl/add_preamble.vhd"/>
          <Attr Name="ImportTime" Val="1463052504"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/imports/hdl/byte_data.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Michael/Desktop/board_test_ABC_with_ethernet/board_test_ABC_with_ethernet/board_test_ABC/board_tester_ABC.srcs/sources_1/imports/hdl/byte_data.vhd"/>
          <Attr Name="ImportTime" Val="1500666427"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/imports/hdl/gigabit_test.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Michael/Desktop/board_test_ABC_with_ethernet/board_test_ABC_with_ethernet/board_test_ABC/board_tester_ABC.srcs/sources_1/imports/hdl/gigabit_test.vhd"/>
          <Attr Name="ImportTime" Val="1501257773"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/imports/hdl/rgmii_rx.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Michael/Desktop/board_test_ABC_with_ethernet/board_test_ABC_with_ethernet/board_test_ABC/board_tester_ABC.srcs/sources_1/imports/hdl/rgmii_rx.vhd"/>
          <Attr Name="ImportTime" Val="1500491622"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/imports/hdl/rgmii_tx.vhd">
        <FileInfo>
          <Attr Name="ImportPath" Val="C:/Users/Michael/Desktop/board_test_ABC_with_ethernet/board_test_ABC_with_ethernet/board_test_ABC/board_tester_ABC.srcs/sources_1/imports/hdl/rgmii_tx.vhd"/>
          <Attr Name="ImportTime" Val="1498590297"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/board_test.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator_black_box/programmable_clock_generator_black_box.srcs/sources_1/new/board_test.v"/>
          <Attr Name="ImportTime" Val="1500484802"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/new/structre_A.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator/programmable_clock_generator.srcs/sources_1/new/structre_A.v"/>
          <Attr Name="ImportTime" Val="1494438746"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/PSI.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../SPI/SPI.srcs/sources_1/new/PSI.v"/>
          <Attr Name="ImportTime" Val="1496958494"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/new/dac_control.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../../DAC_control/DAC_control.srcs/sources_1/new/dac_control.v"/>
          <Attr Name="ImportTime" Val="1502305903"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="board_testBC"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type="Constrs"/>
      <File Path="$PSRCDIR/constrs_1/new/board_test.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator/programmable_clock_generator.srcs/constrs_1/new/board_test.xdc"/>
          <Attr Name="ImportTime" Val="1499979027"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/new/board_test.xdc"/>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PPRDIR/ABC_switch_tb_behav.wcfg">
        <FileInfo>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PPRDIR/dac_Test.wcfg">
        <FileInfo>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/imports/new/xadc_top.v">
        <FileInfo>
          <Attr Name="AutoDisabled" Val="1"/>
          <Attr Name="ImportPath" Val="C:/Users/Michael/Desktop/board_test_ABC_with_ethernet/board_test_ABC_with_ethernet/board_test_ABC/board_tester_ABC.srcs/sources_1/imports/new/xadc_top.v"/>
          <Attr Name="ImportTime" Val="1501259497"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="starterBC"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TransportPathDelay" Val="0"/>
        <Option Name="TransportIntDelay" Val="0"/>
        <Option Name="SimMode" Val="post-synthesis"/>
        <Option Name="SrcSet" Val="sources_1"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/../../../programmable_clock_generator/three_phase_clock_tb_behav.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/../../../programmable_clock_generator/three_phase_clock_tb_behav.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/../../../programmable_clock_generator/tb_controller_behav.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/../../../programmable_clock_generator_black_box/ABC_switch_tb_behav.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/../../board_test_C_without_ethernet/test.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/../../board_test_C_without_ethernet/ABC_switch_tb_behav.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/dac_Test.wcfg"/>
        <Option Name="XSimWcfgFile" Val="$PPRDIR/ABC_switch_tb_behav.wcfg"/>
        <Option Name="NLNetlistMode" Val="funcsim"/>
      </Config>
    </FileSet>
    <FileSet Name="clk_wiz_100M_to_400M" Type="BlockSrcs" RelSrcDir="$PSRCDIR/clk_wiz_100M_to_400M">
      <File Path="$PSRCDIR/sources_1/ip/clk_wiz_100M_to_400M/clk_wiz_100M_to_400M.xci">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../../programmable_clock_generator_black_box/programmable_clock_generator_black_box.srcs/sources_1/ip/clk_wiz_100M_to_400M/clk_wiz_100M_to_400M.xci"/>
          <Attr Name="ImportTime" Val="1500314098"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TopModule" Val="clk_wiz_100M_to_400M"/>
        <Option Name="UseBlackboxStub" Val="1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
    <Simulator Name="ActiveHDL">
      <Option Name="Description" Val="Active-HDL Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="10">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7a200tsbg484-1" ConstrsSet="constrs_1" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2017"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="clk_wiz_100M_to_400M_synth_1" Type="Ft3:Synth" SrcSet="clk_wiz_100M_to_400M" Part="xc7a200tsbg484-1" ConstrsSet="clk_wiz_100M_to_400M" Description="Vivado Synthesis Defaults" WriteIncrSynthDcp="false" Dir="$PRUNDIR/clk_wiz_100M_to_400M_synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
        <Step Id="synth_design"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Synthesis Default Reports" Flow="Vivado Synthesis 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7a200tsbg484-1" ConstrsSet="constrs_1" Description="Default settings for Implementation." WriteIncrSynthDcp="false" State="current" Dir="$PRUNDIR/impl_1" SynthRun="synth_1" IncludeInArchive="true">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2017"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <GeneratedRun Dir="$PRUNDIR" File="gen_run.xml"/>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2017"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
    <Run Id="clk_wiz_100M_to_400M_impl_1" Type="Ft2:EntireDesign" Part="xc7a200tsbg484-1" ConstrsSet="clk_wiz_100M_to_400M" Description="Default settings for Implementation." WriteIncrSynthDcp="false" SynthRun="clk_wiz_100M_to_400M_synth_1" IncludeInArchive="false">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2018"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
      <ReportStrategy Name="Vivado Implementation Default Reports" Flow="Vivado Implementation 2018"/>
      <Report Name="ROUTE_DESIGN.REPORT_METHODOLOGY" Enabled="1"/>
    </Run>
  </Runs>
  <Board>
    <Jumpers/>
  </Board>
</Project>
