<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1728286329">
  <File Type="PA-TCL" Name="zynq_system_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="zynq_system_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="zynq_system_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="zynq_system_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="zynq_system_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="zynq_system_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="zynq_system_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="zynq_system_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="zynq_system_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/envelope_generator.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../fpga_synth_/fpga_synth.srcs/sources_1/new/envelope_generator.vhd"/>
        <Attr Name="ImportTime" Val="1726098173"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/envelope_stub.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/oscilator_stub.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/zynq_system/zynq_system.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/zynq_system/hdl/zynq_system_wrapper.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fifo_adapter.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/fifo_reader.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/adsr_config.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga_synth/fpga_synth.srcs/sources_1/new/adsr_config.vhd"/>
        <Attr Name="ImportTime" Val="1725921118"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/new/dflipflop.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga_synth/fpga_synth.srcs/sources_1/imports/new/dflipflop.vhd"/>
        <Attr Name="ImportTime" Val="1697244530"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/imports/new/n_parallel_register.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga_synth/fpga_synth.srcs/sources_1/imports/new/n_parallel_register.vhd"/>
        <Attr Name="ImportTime" Val="1699410832"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/ranger_mapper.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga_synth/fpga_synth.srcs/sources_1/new/ranger_mapper.vhd"/>
        <Attr Name="ImportTime" Val="1726131000"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/sources_1/new/param_file.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../fpga_synth/fpga_synth.srcs/sources_1/new/param_file.vhd"/>
        <Attr Name="ImportTime" Val="1726129960"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/midi_lut_pkg.vhd">
      <FileInfo>
        <Attr Name="Library" Val="work"/>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/group_0/group_0.bd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/clk_divider_n.vhd">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../fpga_synth_/fpga_synth.srcs/sources_1/new/clk_divider_n.vhd"/>
        <Attr Name="ImportTime" Val="1725918515"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="zynq_system_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/PYNQ-data/PYNQ-Z1_C.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../various_1195_files/PYNQ-data/PYNQ-Z1_C.xdc"/>
        <Attr Name="ImportTime" Val="1728285897"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2021"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="zynq_system_oscilator_stub_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="zynq_system_processing_system7_0_1"/>
  <BlockFileSet Type="BlockSrcs" Name="zynq_system_rst_ps7_0_100M_1"/>
  <BlockFileSet Type="BlockSrcs" Name="group_0_inst_0"/>
  <BlockFileSet Type="BlockSrcs" Name="group_0_inst_0_param_file_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="zynq_system_envelope_stub_0_0"/>
</GenRun>
