TimeQuest Timing Analyzer report for psystem
Thu Mar  7 16:37:03 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow Model Fmax Summary
  5. Slow Model Setup Summary
  6. Slow Model Hold Summary
  7. Slow Model Recovery Summary
  8. Slow Model Removal Summary
  9. Slow Model Minimum Pulse Width Summary
 10. Slow Model Setup: 'cnt[0]'
 11. Slow Model Setup: 'CLOCK_24'
 12. Slow Model Hold: 'CLOCK_24'
 13. Slow Model Hold: 'cnt[0]'
 14. Slow Model Minimum Pulse Width: 'cnt[0]'
 15. Slow Model Minimum Pulse Width: 'CLOCK_24'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'cnt[0]'
 26. Fast Model Setup: 'CLOCK_24'
 27. Fast Model Hold: 'CLOCK_24'
 28. Fast Model Hold: 'cnt[0]'
 29. Fast Model Minimum Pulse Width: 'cnt[0]'
 30. Fast Model Minimum Pulse Width: 'CLOCK_24'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Setup Transfers
 41. Hold Transfers
 42. Report TCCS
 43. Report RSKM
 44. Unconstrained Paths
 45. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; psystem                                          ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C7                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_24   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_24 } ;
; cnt[0]     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cnt[0] }   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 90.22 MHz ; 90.22 MHz       ; cnt[0]     ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; cnt[0]   ; -10.084 ; -5008.597     ;
; CLOCK_24 ; 2.596   ; 0.000         ;
+----------+---------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_24 ; -2.344 ; -2.344        ;
; cnt[0]   ; 0.445  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; cnt[0]   ; -2.064 ; -1682.756          ;
; CLOCK_24 ; -1.469 ; -2.691             ;
+----------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cnt[0]'                                                                                             ;
+---------+------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node              ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -10.084 ; dp:dp_inst|ir[16]      ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 11.132     ;
; -10.083 ; dp:dp_inst|ir[16]      ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 11.131     ;
; -10.043 ; dp:dp_inst|ir[14]      ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 11.086     ;
; -10.042 ; dp:dp_inst|ir[14]      ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 11.085     ;
; -10.010 ; dp:dp_inst|ir[18]      ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 11.053     ;
; -10.009 ; dp:dp_inst|ir[18]      ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 11.052     ;
; -9.998  ; dp:dp_inst|ir[13]      ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 11.041     ;
; -9.997  ; dp:dp_inst|ir[13]      ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 11.040     ;
; -9.973  ; dp:dp_inst|ir[19]      ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 11.016     ;
; -9.972  ; dp:dp_inst|ir[19]      ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 11.015     ;
; -9.822  ; dp:dp_inst|ir[12]      ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 10.864     ;
; -9.821  ; dp:dp_inst|ir[12]      ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 10.863     ;
; -9.796  ; dp:dp_inst|reg[22][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.847     ;
; -9.795  ; dp:dp_inst|reg[22][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.846     ;
; -9.794  ; dp:dp_inst|ir[17]      ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.842     ;
; -9.793  ; dp:dp_inst|ir[17]      ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.841     ;
; -9.749  ; dp:dp_inst|reg[16][4]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 10.792     ;
; -9.748  ; dp:dp_inst|reg[16][4]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 10.791     ;
; -9.693  ; dp:dp_inst|ir[11]      ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 10.735     ;
; -9.692  ; dp:dp_inst|ir[11]      ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 10.734     ;
; -9.684  ; dp:dp_inst|reg[20][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.001      ; 10.723     ;
; -9.683  ; dp:dp_inst|reg[20][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.001      ; 10.722     ;
; -9.659  ; dp:dp_inst|reg[21][1]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.703     ;
; -9.658  ; dp:dp_inst|reg[21][1]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.702     ;
; -9.586  ; dp:dp_inst|reg[26][1]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.007      ; 10.631     ;
; -9.585  ; dp:dp_inst|reg[26][1]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.007      ; 10.630     ;
; -9.569  ; dp:dp_inst|reg[4][1]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.617     ;
; -9.568  ; dp:dp_inst|reg[4][1]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.616     ;
; -9.515  ; dp:dp_inst|reg[20][2]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 10.565     ;
; -9.514  ; dp:dp_inst|reg[20][2]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 10.564     ;
; -9.508  ; dp:dp_inst|reg[27][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.556     ;
; -9.507  ; dp:dp_inst|reg[27][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.555     ;
; -9.462  ; dp:dp_inst|reg[8][2]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 10.502     ;
; -9.461  ; dp:dp_inst|reg[8][2]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 10.501     ;
; -9.453  ; dp:dp_inst|reg[18][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.504     ;
; -9.452  ; dp:dp_inst|reg[18][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.503     ;
; -9.439  ; dp:dp_inst|reg[19][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.487     ;
; -9.438  ; dp:dp_inst|reg[19][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.486     ;
; -9.408  ; dp:dp_inst|reg[24][5]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 10.451     ;
; -9.407  ; dp:dp_inst|reg[24][5]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 10.450     ;
; -9.406  ; dp:dp_inst|reg[2][2]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.457     ;
; -9.405  ; dp:dp_inst|reg[2][2]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.456     ;
; -9.393  ; dp:dp_inst|reg[21][3]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 10.433     ;
; -9.392  ; dp:dp_inst|reg[21][3]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 10.432     ;
; -9.384  ; dp:dp_inst|reg[9][2]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.003      ; 10.425     ;
; -9.383  ; dp:dp_inst|reg[9][2]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.003      ; 10.424     ;
; -9.362  ; dp:dp_inst|reg[5][16]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.413     ;
; -9.361  ; dp:dp_inst|reg[5][16]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.412     ;
; -9.348  ; dp:dp_inst|reg[14][3]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 10.395     ;
; -9.347  ; dp:dp_inst|reg[14][3]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 10.394     ;
; -9.341  ; dp:dp_inst|reg[25][8]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.008      ; 10.387     ;
; -9.340  ; dp:dp_inst|reg[25][8]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.008      ; 10.386     ;
; -9.332  ; dp:dp_inst|reg[22][12] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.383     ;
; -9.331  ; dp:dp_inst|reg[22][12] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.382     ;
; -9.325  ; dp:dp_inst|reg[8][3]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 10.372     ;
; -9.324  ; dp:dp_inst|reg[8][3]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 10.371     ;
; -9.321  ; dp:dp_inst|reg[25][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.369     ;
; -9.320  ; dp:dp_inst|reg[25][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.368     ;
; -9.299  ; dp:dp_inst|reg[17][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.347     ;
; -9.298  ; dp:dp_inst|reg[17][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.346     ;
; -9.296  ; dp:dp_inst|reg[24][3]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.347     ;
; -9.295  ; dp:dp_inst|reg[24][3]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.346     ;
; -9.293  ; dp:dp_inst|reg[16][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 10.336     ;
; -9.292  ; dp:dp_inst|reg[0][9]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 10.335     ;
; -9.292  ; dp:dp_inst|reg[16][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 10.335     ;
; -9.291  ; dp:dp_inst|reg[0][9]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.005      ; 10.334     ;
; -9.287  ; dp:dp_inst|reg[6][1]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.335     ;
; -9.286  ; dp:dp_inst|reg[6][1]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.334     ;
; -9.272  ; dp:dp_inst|reg[17][1]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.316     ;
; -9.271  ; dp:dp_inst|reg[17][1]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.315     ;
; -9.246  ; dp:dp_inst|reg[17][7]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.290     ;
; -9.245  ; dp:dp_inst|reg[17][7]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.289     ;
; -9.241  ; dp:dp_inst|reg[24][7]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.292     ;
; -9.240  ; dp:dp_inst|reg[24][7]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.291     ;
; -9.217  ; dp:dp_inst|reg[1][7]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.261     ;
; -9.216  ; dp:dp_inst|reg[1][7]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.260     ;
; -9.212  ; dp:dp_inst|reg[22][2]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.018      ; 10.268     ;
; -9.211  ; dp:dp_inst|reg[22][2]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.018      ; 10.267     ;
; -9.206  ; dp:dp_inst|reg[13][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 10.255     ;
; -9.205  ; dp:dp_inst|reg[13][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 10.254     ;
; -9.205  ; dp:dp_inst|reg[21][7]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.249     ;
; -9.204  ; dp:dp_inst|reg[21][7]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.248     ;
; -9.194  ; dp:dp_inst|reg[18][5]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.245     ;
; -9.193  ; dp:dp_inst|reg[18][5]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.013      ; 10.244     ;
; -9.181  ; dp:dp_inst|reg[2][0]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 10.231     ;
; -9.180  ; dp:dp_inst|reg[2][0]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 10.230     ;
; -9.172  ; dp:dp_inst|reg[9][1]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.220     ;
; -9.171  ; dp:dp_inst|reg[9][1]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.219     ;
; -9.164  ; dp:dp_inst|reg[9][3]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.212     ;
; -9.164  ; dp:dp_inst|reg[12][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 10.213     ;
; -9.163  ; dp:dp_inst|reg[9][3]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 10.211     ;
; -9.163  ; dp:dp_inst|reg[12][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 10.212     ;
; -9.142  ; dp:dp_inst|reg[20][6]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.186     ;
; -9.141  ; dp:dp_inst|reg[20][6]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 10.185     ;
; -9.141  ; dp:dp_inst|reg[26][3]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.007      ; 10.186     ;
; -9.140  ; dp:dp_inst|reg[26][3]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.007      ; 10.185     ;
; -9.132  ; dp:dp_inst|reg[2][16]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.003      ; 10.173     ;
; -9.131  ; dp:dp_inst|reg[2][16]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.003      ; 10.172     ;
; -9.129  ; dp:dp_inst|reg[7][1]   ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 10.171     ;
; -9.128  ; dp:dp_inst|reg[7][1]   ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 10.170     ;
+---------+------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_24'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 2.596 ; cnt[0]    ; cnt[0]  ; cnt[0]       ; CLOCK_24    ; 0.500        ; 2.512      ; 0.731      ;
; 3.096 ; cnt[0]    ; cnt[0]  ; cnt[0]       ; CLOCK_24    ; 1.000        ; 2.512      ; 0.731      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_24'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.344 ; cnt[0]    ; cnt[0]  ; cnt[0]       ; CLOCK_24    ; 0.000        ; 2.512      ; 0.731      ;
; -1.844 ; cnt[0]    ; cnt[0]  ; cnt[0]       ; CLOCK_24    ; -0.500       ; 2.512      ; 0.731      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cnt[0]'                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; curr_state.s4                                                                                   ; curr_state.s4          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; curr_state.s5                                                                                   ; curr_state.s5          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.731      ;
; 0.634 ; curr_state.start                                                                                ; curr_state.s0          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.920      ;
; 0.770 ; curr_state.s0                                                                                   ; curr_state.s1          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 1.056      ;
; 0.834 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[0]  ; dp:dp_inst|reg[12][0]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.065     ; 1.055      ;
; 0.835 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[0]  ; dp:dp_inst|reg[13][0]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.065     ; 1.056      ;
; 0.887 ; curr_state.s1                                                                                   ; curr_state.s2          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 1.173      ;
; 0.895 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[15][18] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.060     ; 1.121      ;
; 0.899 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16] ; dp:dp_inst|reg[12][16] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.065     ; 1.120      ;
; 0.902 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16] ; dp:dp_inst|reg[13][16] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.065     ; 1.123      ;
; 0.981 ; curr_state.s3                                                                                   ; curr_state.s4          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; curr_state.s3                                                                                   ; curr_state.s5          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 1.267      ;
; 1.046 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[15] ; dp:dp_inst|reg[15][15] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.060     ; 1.272      ;
; 1.181 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|ir[12]      ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.409      ;
; 1.245 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[27] ; dp:dp_inst|reg[12][27] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.063     ; 1.468      ;
; 1.245 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[27] ; dp:dp_inst|reg[14][27] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.063     ; 1.468      ;
; 1.247 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|reg[3][11]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.475      ;
; 1.248 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[10] ; dp:dp_inst|reg[15][10] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.067     ; 1.467      ;
; 1.248 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[10] ; dp:dp_inst|reg[14][10] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.067     ; 1.467      ;
; 1.248 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13] ; dp:dp_inst|reg[15][13] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.476      ;
; 1.261 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[2]  ; dp:dp_inst|reg[11][2]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.490      ;
; 1.310 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[14][18] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.060     ; 1.536      ;
; 1.315 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]  ; dp:dp_inst|reg[7][1]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.543      ;
; 1.315 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[3][19]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.542      ;
; 1.315 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[2][19]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.542      ;
; 1.323 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[31] ; dp:dp_inst|reg[1][31]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.550      ;
; 1.328 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]  ; dp:dp_inst|reg[2][6]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.060     ; 1.554      ;
; 1.329 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[1][19]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.556      ;
; 1.329 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[31] ; dp:dp_inst|reg[0][31]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.556      ;
; 1.330 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[0][19]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.557      ;
; 1.331 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[0][17]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.558      ;
; 1.334 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[2][17]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.562      ;
; 1.334 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[1][17]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.561      ;
; 1.336 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[3][17]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.564      ;
; 1.337 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[3][18]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.565      ;
; 1.340 ; curr_state.s1                                                                                   ; dp:dp_inst|ir[6]       ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 1.626      ;
; 1.340 ; curr_state.s1                                                                                   ; dp:dp_inst|ir[8]       ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 1.626      ;
; 1.340 ; curr_state.s1                                                                                   ; dp:dp_inst|ir[7]       ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 1.626      ;
; 1.340 ; curr_state.s1                                                                                   ; dp:dp_inst|ir[15]      ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 1.626      ;
; 1.344 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[1][18]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.571      ;
; 1.365 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[9]  ; dp:dp_inst|ir[9]       ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.593      ;
; 1.380 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|ir[11]      ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.608      ;
; 1.383 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|reg[15][11] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.611      ;
; 1.405 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[21] ; dp:dp_inst|reg[3][21]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.633      ;
; 1.405 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[21] ; dp:dp_inst|reg[2][21]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.633      ;
; 1.414 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|reg[5][12]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.065     ; 1.635      ;
; 1.417 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25] ; dp:dp_inst|reg[11][25] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.646      ;
; 1.418 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|reg[7][12]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.065     ; 1.639      ;
; 1.421 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25] ; dp:dp_inst|reg[9][25]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.650      ;
; 1.470 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[15] ; dp:dp_inst|reg[13][15] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.069     ; 1.687      ;
; 1.502 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]  ; dp:dp_inst|reg[22][6]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.729      ;
; 1.503 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]  ; dp:dp_inst|reg[26][6]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.730      ;
; 1.523 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[10] ; dp:dp_inst|ir[10]      ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.751      ;
; 1.535 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|reg[4][12]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.064     ; 1.757      ;
; 1.536 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|reg[6][12]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.064     ; 1.758      ;
; 1.551 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[8]  ; dp:dp_inst|reg[0][8]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.780      ;
; 1.551 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26] ; dp:dp_inst|reg[14][26] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.067     ; 1.770      ;
; 1.551 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26] ; dp:dp_inst|reg[15][26] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.067     ; 1.770      ;
; 1.584 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|reg[11][11] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.061     ; 1.809      ;
; 1.585 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|reg[9][11]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.061     ; 1.810      ;
; 1.600 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13] ; dp:dp_inst|reg[1][13]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.828      ;
; 1.613 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13] ; dp:dp_inst|reg[14][13] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.074     ; 1.825      ;
; 1.613 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13] ; dp:dp_inst|reg[12][13] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.074     ; 1.825      ;
; 1.613 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23] ; dp:dp_inst|reg[4][23]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.842      ;
; 1.614 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23] ; dp:dp_inst|reg[6][23]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.843      ;
; 1.629 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[14] ; dp:dp_inst|reg[1][14]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.857      ;
; 1.629 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[14] ; dp:dp_inst|reg[3][14]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.857      ;
; 1.631 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[28][18] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.860      ;
; 1.632 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[24][18] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.861      ;
; 1.637 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]  ; dp:dp_inst|reg[18][6]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.864      ;
; 1.640 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]  ; dp:dp_inst|reg[30][6]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.867      ;
; 1.641 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[31] ; dp:dp_inst|reg[10][31] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.066     ; 1.861      ;
; 1.643 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[20] ; dp:dp_inst|reg[24][20] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.872      ;
; 1.644 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[20] ; dp:dp_inst|reg[28][20] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.873      ;
; 1.645 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[20] ; dp:dp_inst|ir[20]      ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 1.874      ;
; 1.645 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26] ; dp:dp_inst|reg[13][26] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.063     ; 1.868      ;
; 1.647 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26] ; dp:dp_inst|reg[12][26] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.063     ; 1.870      ;
; 1.673 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]  ; dp:dp_inst|reg[14][1]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.062     ; 1.897      ;
; 1.675 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[12][19] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.062     ; 1.899      ;
; 1.677 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]  ; dp:dp_inst|reg[12][1]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.062     ; 1.901      ;
; 1.677 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[14][19] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.062     ; 1.901      ;
; 1.681 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|reg[22][11] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.909      ;
; 1.689 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[2]  ; dp:dp_inst|reg[8][2]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.056     ; 1.919      ;
; 1.690 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[2]  ; dp:dp_inst|reg[10][2]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.056     ; 1.920      ;
; 1.697 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|reg[1][12]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.058     ; 1.925      ;
; 1.698 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]  ; dp:dp_inst|reg[1][1]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.074     ; 1.910      ;
; 1.698 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16] ; dp:dp_inst|reg[8][16]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.056     ; 1.928      ;
; 1.699 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]  ; dp:dp_inst|reg[5][1]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.074     ; 1.911      ;
; 1.702 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16] ; dp:dp_inst|reg[10][16] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.056     ; 1.932      ;
; 1.702 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[24] ; dp:dp_inst|reg[12][24] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.062     ; 1.926      ;
; 1.705 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[8][17]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.056     ; 1.935      ;
; 1.705 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[24] ; dp:dp_inst|reg[13][24] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.061     ; 1.930      ;
; 1.706 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25] ; dp:dp_inst|reg[8][25]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.056     ; 1.936      ;
; 1.711 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[10][17] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.938      ;
; 1.712 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[11][17] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 1.939      ;
; 1.713 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25] ; dp:dp_inst|reg[3][25]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.055     ; 1.944      ;
; 1.715 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[29] ; dp:dp_inst|reg[0][29]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.060     ; 1.941      ;
; 1.717 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23] ; dp:dp_inst|reg[0][23]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.067     ; 1.936      ;
; 1.718 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23] ; dp:dp_inst|reg[1][23]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.067     ; 1.937      ;
; 1.718 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[28] ; dp:dp_inst|reg[10][28] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.056     ; 1.948      ;
+-------+-------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cnt[0]'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[0]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[0]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[10]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[10]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[14]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[14]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[15]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[15]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[20]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[20]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[21]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[21]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[22]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[22]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[24]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[24]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[27]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[27]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[28]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[28]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[29]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[29]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[2]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[2]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[30]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[30]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[31]                         ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[31]                         ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[3]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[3]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[4]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[4]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[5]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[5]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[7]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[7]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[8]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[8]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[9]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[9]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg23 ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_24'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; CLOCK_24 ; Rise       ; CLOCK_24         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24 ; Rise       ; cnt[0]           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24 ; Rise       ; cnt[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24 ; Rise       ; CLOCK_24|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24 ; Rise       ; CLOCK_24|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24 ; Rise       ; cnt[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24 ; Rise       ; cnt[0]|clk       ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; cnt[0]     ; 7.380 ; 7.380 ; Rise       ; cnt[0]          ;
;  KEY[3]   ; cnt[0]     ; 7.380 ; 7.380 ; Rise       ; cnt[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; cnt[0]     ; -7.090 ; -7.090 ; Rise       ; cnt[0]          ;
;  KEY[3]   ; cnt[0]     ; -7.090 ; -7.090 ; Rise       ; cnt[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; cnt[0]     ; 9.027  ; 9.027  ; Rise       ; cnt[0]          ;
;  HEX0[0]  ; cnt[0]     ; 8.868  ; 8.868  ; Rise       ; cnt[0]          ;
;  HEX0[1]  ; cnt[0]     ; 8.988  ; 8.988  ; Rise       ; cnt[0]          ;
;  HEX0[2]  ; cnt[0]     ; 8.645  ; 8.645  ; Rise       ; cnt[0]          ;
;  HEX0[3]  ; cnt[0]     ; 8.678  ; 8.678  ; Rise       ; cnt[0]          ;
;  HEX0[4]  ; cnt[0]     ; 9.027  ; 9.027  ; Rise       ; cnt[0]          ;
;  HEX0[5]  ; cnt[0]     ; 9.020  ; 9.020  ; Rise       ; cnt[0]          ;
;  HEX0[6]  ; cnt[0]     ; 8.903  ; 8.903  ; Rise       ; cnt[0]          ;
; HEX1[*]   ; cnt[0]     ; 9.473  ; 9.473  ; Rise       ; cnt[0]          ;
;  HEX1[0]  ; cnt[0]     ; 9.101  ; 9.101  ; Rise       ; cnt[0]          ;
;  HEX1[1]  ; cnt[0]     ; 9.449  ; 9.449  ; Rise       ; cnt[0]          ;
;  HEX1[2]  ; cnt[0]     ; 9.473  ; 9.473  ; Rise       ; cnt[0]          ;
;  HEX1[3]  ; cnt[0]     ; 8.895  ; 8.895  ; Rise       ; cnt[0]          ;
;  HEX1[4]  ; cnt[0]     ; 9.277  ; 9.277  ; Rise       ; cnt[0]          ;
;  HEX1[5]  ; cnt[0]     ; 9.300  ; 9.300  ; Rise       ; cnt[0]          ;
;  HEX1[6]  ; cnt[0]     ; 9.305  ; 9.305  ; Rise       ; cnt[0]          ;
; HEX2[*]   ; cnt[0]     ; 10.862 ; 10.862 ; Rise       ; cnt[0]          ;
;  HEX2[0]  ; cnt[0]     ; 10.619 ; 10.619 ; Rise       ; cnt[0]          ;
;  HEX2[1]  ; cnt[0]     ; 9.983  ; 9.983  ; Rise       ; cnt[0]          ;
;  HEX2[2]  ; cnt[0]     ; 9.991  ; 9.991  ; Rise       ; cnt[0]          ;
;  HEX2[3]  ; cnt[0]     ; 9.653  ; 9.653  ; Rise       ; cnt[0]          ;
;  HEX2[4]  ; cnt[0]     ; 10.313 ; 10.313 ; Rise       ; cnt[0]          ;
;  HEX2[5]  ; cnt[0]     ; 10.298 ; 10.298 ; Rise       ; cnt[0]          ;
;  HEX2[6]  ; cnt[0]     ; 10.862 ; 10.862 ; Rise       ; cnt[0]          ;
; HEX3[*]   ; cnt[0]     ; 10.514 ; 10.514 ; Rise       ; cnt[0]          ;
;  HEX3[0]  ; cnt[0]     ; 10.514 ; 10.514 ; Rise       ; cnt[0]          ;
;  HEX3[1]  ; cnt[0]     ; 9.806  ; 9.806  ; Rise       ; cnt[0]          ;
;  HEX3[2]  ; cnt[0]     ; 10.485 ; 10.485 ; Rise       ; cnt[0]          ;
;  HEX3[3]  ; cnt[0]     ; 9.568  ; 9.568  ; Rise       ; cnt[0]          ;
;  HEX3[4]  ; cnt[0]     ; 9.886  ; 9.886  ; Rise       ; cnt[0]          ;
;  HEX3[5]  ; cnt[0]     ; 9.940  ; 9.940  ; Rise       ; cnt[0]          ;
;  HEX3[6]  ; cnt[0]     ; 9.424  ; 9.424  ; Rise       ; cnt[0]          ;
; LEDR[*]   ; cnt[0]     ; 11.115 ; 11.115 ; Rise       ; cnt[0]          ;
;  LEDR[0]  ; cnt[0]     ; 9.949  ; 9.949  ; Rise       ; cnt[0]          ;
;  LEDR[1]  ; cnt[0]     ; 10.127 ; 10.127 ; Rise       ; cnt[0]          ;
;  LEDR[2]  ; cnt[0]     ; 11.115 ; 11.115 ; Rise       ; cnt[0]          ;
;  LEDR[3]  ; cnt[0]     ; 10.820 ; 10.820 ; Rise       ; cnt[0]          ;
;  LEDR[4]  ; cnt[0]     ; 10.811 ; 10.811 ; Rise       ; cnt[0]          ;
;  LEDR[5]  ; cnt[0]     ; 10.126 ; 10.126 ; Rise       ; cnt[0]          ;
;  LEDR[6]  ; cnt[0]     ; 8.938  ; 8.938  ; Rise       ; cnt[0]          ;
;  LEDR[7]  ; cnt[0]     ; 9.087  ; 9.087  ; Rise       ; cnt[0]          ;
;  LEDR[8]  ; cnt[0]     ; 8.523  ; 8.523  ; Rise       ; cnt[0]          ;
;  LEDR[9]  ; cnt[0]     ; 8.546  ; 8.546  ; Rise       ; cnt[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; cnt[0]     ; 8.133  ; 8.133  ; Rise       ; cnt[0]          ;
;  HEX0[0]  ; cnt[0]     ; 8.293  ; 8.293  ; Rise       ; cnt[0]          ;
;  HEX0[1]  ; cnt[0]     ; 8.443  ; 8.443  ; Rise       ; cnt[0]          ;
;  HEX0[2]  ; cnt[0]     ; 8.133  ; 8.133  ; Rise       ; cnt[0]          ;
;  HEX0[3]  ; cnt[0]     ; 8.139  ; 8.139  ; Rise       ; cnt[0]          ;
;  HEX0[4]  ; cnt[0]     ; 8.487  ; 8.487  ; Rise       ; cnt[0]          ;
;  HEX0[5]  ; cnt[0]     ; 8.482  ; 8.482  ; Rise       ; cnt[0]          ;
;  HEX0[6]  ; cnt[0]     ; 8.365  ; 8.365  ; Rise       ; cnt[0]          ;
; HEX1[*]   ; cnt[0]     ; 7.870  ; 7.870  ; Rise       ; cnt[0]          ;
;  HEX1[0]  ; cnt[0]     ; 8.017  ; 8.017  ; Rise       ; cnt[0]          ;
;  HEX1[1]  ; cnt[0]     ; 7.978  ; 7.978  ; Rise       ; cnt[0]          ;
;  HEX1[2]  ; cnt[0]     ; 8.447  ; 8.447  ; Rise       ; cnt[0]          ;
;  HEX1[3]  ; cnt[0]     ; 7.870  ; 7.870  ; Rise       ; cnt[0]          ;
;  HEX1[4]  ; cnt[0]     ; 8.245  ; 8.245  ; Rise       ; cnt[0]          ;
;  HEX1[5]  ; cnt[0]     ; 8.277  ; 8.277  ; Rise       ; cnt[0]          ;
;  HEX1[6]  ; cnt[0]     ; 8.274  ; 8.274  ; Rise       ; cnt[0]          ;
; HEX2[*]   ; cnt[0]     ; 8.612  ; 8.612  ; Rise       ; cnt[0]          ;
;  HEX2[0]  ; cnt[0]     ; 8.612  ; 8.612  ; Rise       ; cnt[0]          ;
;  HEX2[1]  ; cnt[0]     ; 9.132  ; 9.132  ; Rise       ; cnt[0]          ;
;  HEX2[2]  ; cnt[0]     ; 9.138  ; 9.138  ; Rise       ; cnt[0]          ;
;  HEX2[3]  ; cnt[0]     ; 8.786  ; 8.786  ; Rise       ; cnt[0]          ;
;  HEX2[4]  ; cnt[0]     ; 9.446  ; 9.446  ; Rise       ; cnt[0]          ;
;  HEX2[5]  ; cnt[0]     ; 9.416  ; 9.416  ; Rise       ; cnt[0]          ;
;  HEX2[6]  ; cnt[0]     ; 9.273  ; 9.273  ; Rise       ; cnt[0]          ;
; HEX3[*]   ; cnt[0]     ; 7.967  ; 7.967  ; Rise       ; cnt[0]          ;
;  HEX3[0]  ; cnt[0]     ; 8.644  ; 8.644  ; Rise       ; cnt[0]          ;
;  HEX3[1]  ; cnt[0]     ; 7.967  ; 7.967  ; Rise       ; cnt[0]          ;
;  HEX3[2]  ; cnt[0]     ; 9.438  ; 9.438  ; Rise       ; cnt[0]          ;
;  HEX3[3]  ; cnt[0]     ; 8.506  ; 8.506  ; Rise       ; cnt[0]          ;
;  HEX3[4]  ; cnt[0]     ; 8.834  ; 8.834  ; Rise       ; cnt[0]          ;
;  HEX3[5]  ; cnt[0]     ; 8.893  ; 8.893  ; Rise       ; cnt[0]          ;
;  HEX3[6]  ; cnt[0]     ; 8.378  ; 8.378  ; Rise       ; cnt[0]          ;
; LEDR[*]   ; cnt[0]     ; 8.523  ; 8.523  ; Rise       ; cnt[0]          ;
;  LEDR[0]  ; cnt[0]     ; 9.719  ; 9.719  ; Rise       ; cnt[0]          ;
;  LEDR[1]  ; cnt[0]     ; 9.532  ; 9.532  ; Rise       ; cnt[0]          ;
;  LEDR[2]  ; cnt[0]     ; 10.104 ; 10.104 ; Rise       ; cnt[0]          ;
;  LEDR[3]  ; cnt[0]     ; 9.551  ; 9.551  ; Rise       ; cnt[0]          ;
;  LEDR[4]  ; cnt[0]     ; 9.129  ; 9.129  ; Rise       ; cnt[0]          ;
;  LEDR[5]  ; cnt[0]     ; 8.599  ; 8.599  ; Rise       ; cnt[0]          ;
;  LEDR[6]  ; cnt[0]     ; 8.938  ; 8.938  ; Rise       ; cnt[0]          ;
;  LEDR[7]  ; cnt[0]     ; 9.087  ; 9.087  ; Rise       ; cnt[0]          ;
;  LEDR[8]  ; cnt[0]     ; 8.523  ; 8.523  ; Rise       ; cnt[0]          ;
;  LEDR[9]  ; cnt[0]     ; 8.546  ; 8.546  ; Rise       ; cnt[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; cnt[0]   ; -3.397 ; -1449.080     ;
; CLOCK_24 ; 1.518  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_24 ; -1.138 ; -1.138        ;
; cnt[0]   ; 0.215  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; cnt[0]   ; -1.627 ; -1364.892          ;
; CLOCK_24 ; -1.222 ; -2.222             ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cnt[0]'                                                                                           ;
+--------+-----------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------+--------------+-------------+--------------+------------+------------+
; -3.397 ; dp:dp_inst|ir[14]     ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.435      ;
; -3.396 ; dp:dp_inst|ir[14]     ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.434      ;
; -3.381 ; dp:dp_inst|ir[13]     ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.419      ;
; -3.380 ; dp:dp_inst|ir[13]     ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.418      ;
; -3.372 ; dp:dp_inst|ir[16]     ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.413      ;
; -3.371 ; dp:dp_inst|ir[16]     ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.412      ;
; -3.358 ; dp:dp_inst|ir[18]     ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.396      ;
; -3.357 ; dp:dp_inst|ir[18]     ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.395      ;
; -3.337 ; dp:dp_inst|ir[19]     ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.375      ;
; -3.336 ; dp:dp_inst|ir[19]     ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.374      ;
; -3.267 ; dp:dp_inst|ir[17]     ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.308      ;
; -3.266 ; dp:dp_inst|ir[17]     ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.307      ;
; -3.243 ; dp:dp_inst|ir[12]     ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 4.279      ;
; -3.242 ; dp:dp_inst|ir[12]     ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 4.278      ;
; -3.239 ; dp:dp_inst|reg[22][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.283      ;
; -3.238 ; dp:dp_inst|reg[22][0] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.282      ;
; -3.213 ; dp:dp_inst|ir[11]     ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 4.249      ;
; -3.212 ; dp:dp_inst|ir[11]     ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 4.248      ;
; -3.189 ; dp:dp_inst|reg[20][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 4.223      ;
; -3.188 ; dp:dp_inst|reg[20][0] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 4.222      ;
; -3.179 ; dp:dp_inst|reg[16][4] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.217      ;
; -3.178 ; dp:dp_inst|reg[16][4] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.216      ;
; -3.170 ; dp:dp_inst|reg[20][2] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 4.213      ;
; -3.169 ; dp:dp_inst|reg[20][2] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 4.212      ;
; -3.151 ; dp:dp_inst|reg[26][1] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.189      ;
; -3.150 ; dp:dp_inst|reg[26][1] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.188      ;
; -3.143 ; dp:dp_inst|reg[21][1] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.181      ;
; -3.142 ; dp:dp_inst|reg[21][1] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.180      ;
; -3.139 ; dp:dp_inst|reg[24][7] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.183      ;
; -3.138 ; dp:dp_inst|reg[24][7] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.182      ;
; -3.137 ; dp:dp_inst|reg[27][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.179      ;
; -3.136 ; dp:dp_inst|reg[27][0] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.178      ;
; -3.124 ; dp:dp_inst|reg[24][5] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 4.160      ;
; -3.123 ; dp:dp_inst|reg[24][5] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 4.159      ;
; -3.119 ; dp:dp_inst|reg[18][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.163      ;
; -3.118 ; dp:dp_inst|reg[18][0] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.162      ;
; -3.117 ; dp:dp_inst|reg[4][1]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.158      ;
; -3.116 ; dp:dp_inst|reg[4][1]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.157      ;
; -3.108 ; dp:dp_inst|reg[19][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.150      ;
; -3.107 ; dp:dp_inst|reg[19][0] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.149      ;
; -3.096 ; dp:dp_inst|reg[8][2]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 4.130      ;
; -3.095 ; dp:dp_inst|reg[8][2]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 4.129      ;
; -3.066 ; dp:dp_inst|reg[9][2]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.003      ; 4.101      ;
; -3.065 ; dp:dp_inst|reg[9][2]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.003      ; 4.100      ;
; -3.063 ; dp:dp_inst|reg[21][3] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 4.097      ;
; -3.062 ; dp:dp_inst|reg[21][3] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 4.096      ;
; -3.045 ; dp:dp_inst|reg[13][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.087      ;
; -3.044 ; dp:dp_inst|reg[13][0] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.086      ;
; -3.039 ; dp:dp_inst|reg[18][3] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.083      ;
; -3.038 ; dp:dp_inst|reg[18][3] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.082      ;
; -3.038 ; dp:dp_inst|reg[24][3] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.082      ;
; -3.037 ; dp:dp_inst|reg[24][3] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.081      ;
; -3.034 ; dp:dp_inst|reg[12][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.076      ;
; -3.034 ; dp:dp_inst|reg[16][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.072      ;
; -3.033 ; dp:dp_inst|reg[12][0] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.075      ;
; -3.033 ; dp:dp_inst|reg[16][0] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.071      ;
; -3.029 ; dp:dp_inst|reg[25][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.071      ;
; -3.028 ; dp:dp_inst|reg[25][0] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.070      ;
; -3.028 ; dp:dp_inst|reg[2][2]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 4.071      ;
; -3.027 ; dp:dp_inst|reg[2][2]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 4.070      ;
; -3.024 ; dp:dp_inst|reg[14][3] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.065      ;
; -3.023 ; dp:dp_inst|reg[14][3] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.064      ;
; -3.022 ; dp:dp_inst|reg[6][1]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.063      ;
; -3.021 ; dp:dp_inst|reg[6][1]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.062      ;
; -3.014 ; dp:dp_inst|reg[17][1] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.052      ;
; -3.013 ; dp:dp_inst|reg[17][1] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.051      ;
; -3.011 ; dp:dp_inst|reg[17][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.053      ;
; -3.010 ; dp:dp_inst|reg[17][0] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.010      ; 4.052      ;
; -3.008 ; dp:dp_inst|reg[20][6] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.046      ;
; -3.007 ; dp:dp_inst|reg[20][6] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.045      ;
; -2.995 ; dp:dp_inst|reg[5][16] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 4.038      ;
; -2.994 ; dp:dp_inst|reg[5][16] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 4.037      ;
; -2.987 ; dp:dp_inst|reg[2][0]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 4.030      ;
; -2.986 ; dp:dp_inst|reg[2][0]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.011      ; 4.029      ;
; -2.984 ; dp:dp_inst|reg[7][1]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 4.020      ;
; -2.984 ; dp:dp_inst|reg[8][3]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.008      ; 4.024      ;
; -2.983 ; dp:dp_inst|reg[22][2] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.016      ; 4.031      ;
; -2.983 ; dp:dp_inst|reg[7][1]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.004      ; 4.019      ;
; -2.983 ; dp:dp_inst|reg[8][3]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.008      ; 4.023      ;
; -2.982 ; dp:dp_inst|reg[22][2] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.016      ; 4.030      ;
; -2.980 ; dp:dp_inst|reg[17][2] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 4.014      ;
; -2.979 ; dp:dp_inst|reg[17][2] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 4.013      ;
; -2.978 ; dp:dp_inst|reg[18][5] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.022      ;
; -2.977 ; dp:dp_inst|reg[18][5] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.021      ;
; -2.973 ; dp:dp_inst|reg[20][4] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.011      ;
; -2.972 ; dp:dp_inst|reg[20][4] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.010      ;
; -2.968 ; dp:dp_inst|reg[30][5] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.006      ;
; -2.967 ; dp:dp_inst|reg[30][5] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.005      ;
; -2.966 ; dp:dp_inst|reg[26][3] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.004      ;
; -2.965 ; dp:dp_inst|reg[9][1]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.006      ;
; -2.965 ; dp:dp_inst|reg[26][3] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 4.003      ;
; -2.964 ; dp:dp_inst|reg[9][1]  ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 4.005      ;
; -2.964 ; dp:dp_inst|reg[18][1] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.008      ;
; -2.963 ; dp:dp_inst|reg[18][1] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.012      ; 4.007      ;
; -2.961 ; dp:dp_inst|reg[17][7] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 3.999      ;
; -2.960 ; dp:dp_inst|reg[17][7] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.006      ; 3.998      ;
; -2.958 ; dp:dp_inst|reg[25][8] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.008      ; 3.998      ;
; -2.957 ; dp:dp_inst|reg[25][8] ; curr_state.s4 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.008      ; 3.997      ;
; -2.955 ; dp:dp_inst|reg[10][0] ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.002      ; 3.989      ;
; -2.955 ; dp:dp_inst|reg[9][3]  ; curr_state.s5 ; cnt[0]       ; cnt[0]      ; 1.000        ; 0.009      ; 3.996      ;
+--------+-----------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_24'                                                                      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.518 ; cnt[0]    ; cnt[0]  ; cnt[0]       ; CLOCK_24    ; 0.500        ; 1.212      ; 0.367      ;
; 2.018 ; cnt[0]    ; cnt[0]  ; cnt[0]       ; CLOCK_24    ; 1.000        ; 1.212      ; 0.367      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_24'                                                                        ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.138 ; cnt[0]    ; cnt[0]  ; cnt[0]       ; CLOCK_24    ; 0.000        ; 1.212      ; 0.367      ;
; -0.638 ; cnt[0]    ; cnt[0]  ; cnt[0]       ; CLOCK_24    ; -0.500       ; 1.212      ; 0.367      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cnt[0]'                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; curr_state.s4                                                                                   ; curr_state.s4          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; curr_state.s5                                                                                   ; curr_state.s5          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.267 ; curr_state.start                                                                                ; curr_state.s0          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.419      ;
; 0.326 ; curr_state.s0                                                                                   ; curr_state.s1          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.478      ;
; 0.343 ; curr_state.s1                                                                                   ; curr_state.s2          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.495      ;
; 0.364 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[0]  ; dp:dp_inst|reg[12][0]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.055     ; 0.461      ;
; 0.365 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[0]  ; dp:dp_inst|reg[13][0]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.055     ; 0.462      ;
; 0.366 ; curr_state.s3                                                                                   ; curr_state.s4          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; curr_state.s3                                                                                   ; curr_state.s5          ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.518      ;
; 0.374 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[15][18] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.476      ;
; 0.379 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16] ; dp:dp_inst|reg[12][16] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.055     ; 0.476      ;
; 0.382 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16] ; dp:dp_inst|reg[13][16] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.055     ; 0.479      ;
; 0.466 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[15] ; dp:dp_inst|reg[15][15] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.568      ;
; 0.482 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|ir[12]      ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.585      ;
; 0.507 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[27] ; dp:dp_inst|reg[12][27] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.053     ; 0.606      ;
; 0.508 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[27] ; dp:dp_inst|reg[14][27] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.053     ; 0.607      ;
; 0.509 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13] ; dp:dp_inst|reg[15][13] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.613      ;
; 0.512 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[10] ; dp:dp_inst|reg[15][10] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 0.607      ;
; 0.512 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[10] ; dp:dp_inst|reg[14][10] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 0.607      ;
; 0.523 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|reg[3][11]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.626      ;
; 0.525 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[2]  ; dp:dp_inst|reg[11][2]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.047     ; 0.630      ;
; 0.559 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[14][18] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.661      ;
; 0.560 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[3][19]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.663      ;
; 0.560 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[2][19]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.663      ;
; 0.564 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]  ; dp:dp_inst|reg[7][1]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.667      ;
; 0.569 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[31] ; dp:dp_inst|reg[1][31]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.671      ;
; 0.573 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]  ; dp:dp_inst|reg[2][6]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.675      ;
; 0.573 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[0][17]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.675      ;
; 0.574 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[3][18]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.677      ;
; 0.574 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[31] ; dp:dp_inst|reg[0][31]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.676      ;
; 0.575 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[1][17]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.677      ;
; 0.575 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[1][19]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.677      ;
; 0.575 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[0][19]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.677      ;
; 0.576 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[2][17]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.679      ;
; 0.577 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[3][17]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.680      ;
; 0.578 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[1][18]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.680      ;
; 0.581 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[9]  ; dp:dp_inst|ir[9]       ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.685      ;
; 0.591 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|reg[15][11] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.695      ;
; 0.603 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|ir[11]      ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.706      ;
; 0.607 ; curr_state.s1                                                                                   ; dp:dp_inst|ir[6]       ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; curr_state.s1                                                                                   ; dp:dp_inst|ir[8]       ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; curr_state.s1                                                                                   ; dp:dp_inst|ir[7]       ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.759      ;
; 0.607 ; curr_state.s1                                                                                   ; dp:dp_inst|ir[15]      ; cnt[0]       ; cnt[0]      ; 0.000        ; 0.000      ; 0.759      ;
; 0.609 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]  ; dp:dp_inst|reg[22][6]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.712      ;
; 0.610 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]  ; dp:dp_inst|reg[26][6]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.713      ;
; 0.613 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[10] ; dp:dp_inst|ir[10]      ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.717      ;
; 0.615 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|reg[5][12]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.055     ; 0.712      ;
; 0.616 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25] ; dp:dp_inst|reg[11][25] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.047     ; 0.721      ;
; 0.619 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[21] ; dp:dp_inst|reg[3][21]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.722      ;
; 0.619 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[21] ; dp:dp_inst|reg[2][21]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.722      ;
; 0.620 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|reg[7][12]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.055     ; 0.717      ;
; 0.621 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25] ; dp:dp_inst|reg[9][25]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.047     ; 0.726      ;
; 0.622 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|reg[4][12]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.054     ; 0.720      ;
; 0.623 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|reg[6][12]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.054     ; 0.721      ;
; 0.633 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26] ; dp:dp_inst|reg[15][26] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 0.728      ;
; 0.634 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26] ; dp:dp_inst|reg[14][26] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 0.729      ;
; 0.640 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[8]  ; dp:dp_inst|reg[0][8]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.744      ;
; 0.658 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|reg[11][11] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.051     ; 0.759      ;
; 0.660 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|reg[9][11]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.051     ; 0.761      ;
; 0.666 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13] ; dp:dp_inst|reg[1][13]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.769      ;
; 0.678 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13] ; dp:dp_inst|reg[14][13] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.063     ; 0.767      ;
; 0.679 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13] ; dp:dp_inst|reg[12][13] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.063     ; 0.768      ;
; 0.680 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[15] ; dp:dp_inst|reg[13][15] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.059     ; 0.773      ;
; 0.687 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[14] ; dp:dp_inst|reg[1][14]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.790      ;
; 0.687 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[14] ; dp:dp_inst|reg[3][14]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.790      ;
; 0.687 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[28][18] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.791      ;
; 0.689 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18] ; dp:dp_inst|reg[24][18] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.793      ;
; 0.692 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]  ; dp:dp_inst|reg[18][6]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.795      ;
; 0.695 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[20] ; dp:dp_inst|ir[20]      ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.799      ;
; 0.695 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]  ; dp:dp_inst|reg[30][6]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.798      ;
; 0.696 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[20] ; dp:dp_inst|reg[28][20] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.800      ;
; 0.696 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[20] ; dp:dp_inst|reg[24][20] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.800      ;
; 0.698 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26] ; dp:dp_inst|reg[13][26] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.053     ; 0.797      ;
; 0.700 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23] ; dp:dp_inst|reg[4][23]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.804      ;
; 0.700 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26] ; dp:dp_inst|reg[12][26] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.053     ; 0.799      ;
; 0.701 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]  ; dp:dp_inst|reg[14][1]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.052     ; 0.801      ;
; 0.701 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23] ; dp:dp_inst|reg[6][23]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.805      ;
; 0.702 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[12][19] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.052     ; 0.802      ;
; 0.704 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]  ; dp:dp_inst|reg[12][1]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.052     ; 0.804      ;
; 0.704 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19] ; dp:dp_inst|reg[14][19] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.052     ; 0.804      ;
; 0.715 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11] ; dp:dp_inst|reg[22][11] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.048     ; 0.819      ;
; 0.717 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[2]  ; dp:dp_inst|reg[8][2]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.047     ; 0.822      ;
; 0.717 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16] ; dp:dp_inst|reg[8][16]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.047     ; 0.822      ;
; 0.718 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[24] ; dp:dp_inst|reg[12][24] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.052     ; 0.818      ;
; 0.719 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[2]  ; dp:dp_inst|reg[10][2]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.047     ; 0.824      ;
; 0.720 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16] ; dp:dp_inst|reg[10][16] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.047     ; 0.825      ;
; 0.720 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[24] ; dp:dp_inst|reg[13][24] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.051     ; 0.821      ;
; 0.722 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12] ; dp:dp_inst|reg[1][12]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.049     ; 0.825      ;
; 0.724 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[31] ; dp:dp_inst|reg[10][31] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.056     ; 0.820      ;
; 0.726 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[8][17]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.047     ; 0.831      ;
; 0.726 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25] ; dp:dp_inst|reg[8][25]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.047     ; 0.831      ;
; 0.728 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]  ; dp:dp_inst|reg[1][1]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.064     ; 0.816      ;
; 0.730 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]  ; dp:dp_inst|reg[5][1]   ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.064     ; 0.818      ;
; 0.730 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[29] ; dp:dp_inst|reg[0][29]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.051     ; 0.831      ;
; 0.732 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25] ; dp:dp_inst|reg[3][25]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.046     ; 0.838      ;
; 0.734 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[10][17] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.836      ;
; 0.735 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17] ; dp:dp_inst|reg[11][17] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.050     ; 0.837      ;
; 0.737 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[28] ; dp:dp_inst|reg[10][28] ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.047     ; 0.842      ;
; 0.738 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23] ; dp:dp_inst|reg[0][23]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 0.833      ;
; 0.739 ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23] ; dp:dp_inst|reg[1][23]  ; cnt[0]       ; cnt[0]      ; 0.000        ; -0.057     ; 0.834      ;
+-------+-------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cnt[0]'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[0]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[0]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[10]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[10]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[11]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[12]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[13]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[14]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[14]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[15]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[15]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[16]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[17]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[18]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[19]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[1]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[20]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[20]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[21]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[21]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[22]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[22]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[23]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[24]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[24]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[25]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[26]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[27]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[27]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[28]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[28]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[29]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[29]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[2]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[2]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[30]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[30]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[31]                         ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[31]                         ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[3]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[3]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[4]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[4]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[5]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[5]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[6]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[7]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[7]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[8]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[8]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[9]                          ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|q_b[9]                          ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; cnt[0] ; Rise       ; dp:dp_inst|bram:mem_inst|altsyncram:altsyncram_component|altsyncram_4fq1:auto_generated|ram_block1a0~porta_datain_reg23 ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_24'                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+----------+------------+------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; CLOCK_24 ; Rise       ; CLOCK_24         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24 ; Rise       ; cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24 ; Rise       ; cnt[0]           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24 ; Rise       ; CLOCK_24|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24 ; Rise       ; CLOCK_24|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24 ; Rise       ; cnt[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24 ; Rise       ; cnt[0]|clk       ;
+--------+--------------+----------------+------------------+----------+------------+------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; cnt[0]     ; 3.305 ; 3.305 ; Rise       ; cnt[0]          ;
;  KEY[3]   ; cnt[0]     ; 3.305 ; 3.305 ; Rise       ; cnt[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; cnt[0]     ; -3.166 ; -3.166 ; Rise       ; cnt[0]          ;
;  KEY[3]   ; cnt[0]     ; -3.166 ; -3.166 ; Rise       ; cnt[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; cnt[0]     ; 4.448 ; 4.448 ; Rise       ; cnt[0]          ;
;  HEX0[0]  ; cnt[0]     ; 4.357 ; 4.357 ; Rise       ; cnt[0]          ;
;  HEX0[1]  ; cnt[0]     ; 4.415 ; 4.415 ; Rise       ; cnt[0]          ;
;  HEX0[2]  ; cnt[0]     ; 4.304 ; 4.304 ; Rise       ; cnt[0]          ;
;  HEX0[3]  ; cnt[0]     ; 4.305 ; 4.305 ; Rise       ; cnt[0]          ;
;  HEX0[4]  ; cnt[0]     ; 4.448 ; 4.448 ; Rise       ; cnt[0]          ;
;  HEX0[5]  ; cnt[0]     ; 4.438 ; 4.438 ; Rise       ; cnt[0]          ;
;  HEX0[6]  ; cnt[0]     ; 4.381 ; 4.381 ; Rise       ; cnt[0]          ;
; HEX1[*]   ; cnt[0]     ; 4.623 ; 4.623 ; Rise       ; cnt[0]          ;
;  HEX1[0]  ; cnt[0]     ; 4.453 ; 4.453 ; Rise       ; cnt[0]          ;
;  HEX1[1]  ; cnt[0]     ; 4.550 ; 4.550 ; Rise       ; cnt[0]          ;
;  HEX1[2]  ; cnt[0]     ; 4.623 ; 4.623 ; Rise       ; cnt[0]          ;
;  HEX1[3]  ; cnt[0]     ; 4.390 ; 4.390 ; Rise       ; cnt[0]          ;
;  HEX1[4]  ; cnt[0]     ; 4.521 ; 4.521 ; Rise       ; cnt[0]          ;
;  HEX1[5]  ; cnt[0]     ; 4.544 ; 4.544 ; Rise       ; cnt[0]          ;
;  HEX1[6]  ; cnt[0]     ; 4.547 ; 4.547 ; Rise       ; cnt[0]          ;
; HEX2[*]   ; cnt[0]     ; 5.244 ; 5.244 ; Rise       ; cnt[0]          ;
;  HEX2[0]  ; cnt[0]     ; 5.000 ; 5.000 ; Rise       ; cnt[0]          ;
;  HEX2[1]  ; cnt[0]     ; 4.807 ; 4.807 ; Rise       ; cnt[0]          ;
;  HEX2[2]  ; cnt[0]     ; 4.835 ; 4.835 ; Rise       ; cnt[0]          ;
;  HEX2[3]  ; cnt[0]     ; 4.731 ; 4.731 ; Rise       ; cnt[0]          ;
;  HEX2[4]  ; cnt[0]     ; 4.944 ; 4.944 ; Rise       ; cnt[0]          ;
;  HEX2[5]  ; cnt[0]     ; 4.929 ; 4.929 ; Rise       ; cnt[0]          ;
;  HEX2[6]  ; cnt[0]     ; 5.244 ; 5.244 ; Rise       ; cnt[0]          ;
; HEX3[*]   ; cnt[0]     ; 5.071 ; 5.071 ; Rise       ; cnt[0]          ;
;  HEX3[0]  ; cnt[0]     ; 4.994 ; 4.994 ; Rise       ; cnt[0]          ;
;  HEX3[1]  ; cnt[0]     ; 4.857 ; 4.857 ; Rise       ; cnt[0]          ;
;  HEX3[2]  ; cnt[0]     ; 5.071 ; 5.071 ; Rise       ; cnt[0]          ;
;  HEX3[3]  ; cnt[0]     ; 4.632 ; 4.632 ; Rise       ; cnt[0]          ;
;  HEX3[4]  ; cnt[0]     ; 4.745 ; 4.745 ; Rise       ; cnt[0]          ;
;  HEX3[5]  ; cnt[0]     ; 4.791 ; 4.791 ; Rise       ; cnt[0]          ;
;  HEX3[6]  ; cnt[0]     ; 4.651 ; 4.651 ; Rise       ; cnt[0]          ;
; LEDR[*]   ; cnt[0]     ; 5.260 ; 5.260 ; Rise       ; cnt[0]          ;
;  LEDR[0]  ; cnt[0]     ; 4.854 ; 4.854 ; Rise       ; cnt[0]          ;
;  LEDR[1]  ; cnt[0]     ; 4.858 ; 4.858 ; Rise       ; cnt[0]          ;
;  LEDR[2]  ; cnt[0]     ; 5.260 ; 5.260 ; Rise       ; cnt[0]          ;
;  LEDR[3]  ; cnt[0]     ; 5.171 ; 5.171 ; Rise       ; cnt[0]          ;
;  LEDR[4]  ; cnt[0]     ; 5.253 ; 5.253 ; Rise       ; cnt[0]          ;
;  LEDR[5]  ; cnt[0]     ; 4.888 ; 4.888 ; Rise       ; cnt[0]          ;
;  LEDR[6]  ; cnt[0]     ; 4.507 ; 4.507 ; Rise       ; cnt[0]          ;
;  LEDR[7]  ; cnt[0]     ; 4.612 ; 4.612 ; Rise       ; cnt[0]          ;
;  LEDR[8]  ; cnt[0]     ; 4.308 ; 4.308 ; Rise       ; cnt[0]          ;
;  LEDR[9]  ; cnt[0]     ; 4.326 ; 4.326 ; Rise       ; cnt[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; cnt[0]     ; 4.103 ; 4.103 ; Rise       ; cnt[0]          ;
;  HEX0[0]  ; cnt[0]     ; 4.151 ; 4.151 ; Rise       ; cnt[0]          ;
;  HEX0[1]  ; cnt[0]     ; 4.214 ; 4.214 ; Rise       ; cnt[0]          ;
;  HEX0[2]  ; cnt[0]     ; 4.103 ; 4.103 ; Rise       ; cnt[0]          ;
;  HEX0[3]  ; cnt[0]     ; 4.109 ; 4.109 ; Rise       ; cnt[0]          ;
;  HEX0[4]  ; cnt[0]     ; 4.241 ; 4.241 ; Rise       ; cnt[0]          ;
;  HEX0[5]  ; cnt[0]     ; 4.236 ; 4.236 ; Rise       ; cnt[0]          ;
;  HEX0[6]  ; cnt[0]     ; 4.182 ; 4.182 ; Rise       ; cnt[0]          ;
; HEX1[*]   ; cnt[0]     ; 4.003 ; 4.003 ; Rise       ; cnt[0]          ;
;  HEX1[0]  ; cnt[0]     ; 4.080 ; 4.080 ; Rise       ; cnt[0]          ;
;  HEX1[1]  ; cnt[0]     ; 4.047 ; 4.047 ; Rise       ; cnt[0]          ;
;  HEX1[2]  ; cnt[0]     ; 4.232 ; 4.232 ; Rise       ; cnt[0]          ;
;  HEX1[3]  ; cnt[0]     ; 4.003 ; 4.003 ; Rise       ; cnt[0]          ;
;  HEX1[4]  ; cnt[0]     ; 4.127 ; 4.127 ; Rise       ; cnt[0]          ;
;  HEX1[5]  ; cnt[0]     ; 4.156 ; 4.156 ; Rise       ; cnt[0]          ;
;  HEX1[6]  ; cnt[0]     ; 4.152 ; 4.152 ; Rise       ; cnt[0]          ;
; HEX2[*]   ; cnt[0]     ; 4.304 ; 4.304 ; Rise       ; cnt[0]          ;
;  HEX2[0]  ; cnt[0]     ; 4.304 ; 4.304 ; Rise       ; cnt[0]          ;
;  HEX2[1]  ; cnt[0]     ; 4.455 ; 4.455 ; Rise       ; cnt[0]          ;
;  HEX2[2]  ; cnt[0]     ; 4.478 ; 4.478 ; Rise       ; cnt[0]          ;
;  HEX2[3]  ; cnt[0]     ; 4.368 ; 4.368 ; Rise       ; cnt[0]          ;
;  HEX2[4]  ; cnt[0]     ; 4.581 ; 4.581 ; Rise       ; cnt[0]          ;
;  HEX2[5]  ; cnt[0]     ; 4.574 ; 4.574 ; Rise       ; cnt[0]          ;
;  HEX2[6]  ; cnt[0]     ; 4.653 ; 4.653 ; Rise       ; cnt[0]          ;
; HEX3[*]   ; cnt[0]     ; 4.182 ; 4.182 ; Rise       ; cnt[0]          ;
;  HEX3[0]  ; cnt[0]     ; 4.317 ; 4.317 ; Rise       ; cnt[0]          ;
;  HEX3[1]  ; cnt[0]     ; 4.182 ; 4.182 ; Rise       ; cnt[0]          ;
;  HEX3[2]  ; cnt[0]     ; 4.650 ; 4.650 ; Rise       ; cnt[0]          ;
;  HEX3[3]  ; cnt[0]     ; 4.201 ; 4.201 ; Rise       ; cnt[0]          ;
;  HEX3[4]  ; cnt[0]     ; 4.327 ; 4.327 ; Rise       ; cnt[0]          ;
;  HEX3[5]  ; cnt[0]     ; 4.370 ; 4.370 ; Rise       ; cnt[0]          ;
;  HEX3[6]  ; cnt[0]     ; 4.232 ; 4.232 ; Rise       ; cnt[0]          ;
; LEDR[*]   ; cnt[0]     ; 4.308 ; 4.308 ; Rise       ; cnt[0]          ;
;  LEDR[0]  ; cnt[0]     ; 4.701 ; 4.701 ; Rise       ; cnt[0]          ;
;  LEDR[1]  ; cnt[0]     ; 4.661 ; 4.661 ; Rise       ; cnt[0]          ;
;  LEDR[2]  ; cnt[0]     ; 4.892 ; 4.892 ; Rise       ; cnt[0]          ;
;  LEDR[3]  ; cnt[0]     ; 4.685 ; 4.685 ; Rise       ; cnt[0]          ;
;  LEDR[4]  ; cnt[0]     ; 4.605 ; 4.605 ; Rise       ; cnt[0]          ;
;  LEDR[5]  ; cnt[0]     ; 4.326 ; 4.326 ; Rise       ; cnt[0]          ;
;  LEDR[6]  ; cnt[0]     ; 4.507 ; 4.507 ; Rise       ; cnt[0]          ;
;  LEDR[7]  ; cnt[0]     ; 4.612 ; 4.612 ; Rise       ; cnt[0]          ;
;  LEDR[8]  ; cnt[0]     ; 4.308 ; 4.308 ; Rise       ; cnt[0]          ;
;  LEDR[9]  ; cnt[0]     ; 4.326 ; 4.326 ; Rise       ; cnt[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -10.084   ; -2.344 ; N/A      ; N/A     ; -2.064              ;
;  CLOCK_24        ; 1.518     ; -2.344 ; N/A      ; N/A     ; -1.469              ;
;  cnt[0]          ; -10.084   ; 0.215  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -5008.597 ; -2.344 ; 0.0      ; 0.0     ; -1685.447           ;
;  CLOCK_24        ; 0.000     ; -2.344 ; N/A      ; N/A     ; -2.691              ;
;  cnt[0]          ; -5008.597 ; 0.000  ; N/A      ; N/A     ; -1682.756           ;
+------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; cnt[0]     ; 7.380 ; 7.380 ; Rise       ; cnt[0]          ;
;  KEY[3]   ; cnt[0]     ; 7.380 ; 7.380 ; Rise       ; cnt[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; cnt[0]     ; -3.166 ; -3.166 ; Rise       ; cnt[0]          ;
;  KEY[3]   ; cnt[0]     ; -3.166 ; -3.166 ; Rise       ; cnt[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; cnt[0]     ; 9.027  ; 9.027  ; Rise       ; cnt[0]          ;
;  HEX0[0]  ; cnt[0]     ; 8.868  ; 8.868  ; Rise       ; cnt[0]          ;
;  HEX0[1]  ; cnt[0]     ; 8.988  ; 8.988  ; Rise       ; cnt[0]          ;
;  HEX0[2]  ; cnt[0]     ; 8.645  ; 8.645  ; Rise       ; cnt[0]          ;
;  HEX0[3]  ; cnt[0]     ; 8.678  ; 8.678  ; Rise       ; cnt[0]          ;
;  HEX0[4]  ; cnt[0]     ; 9.027  ; 9.027  ; Rise       ; cnt[0]          ;
;  HEX0[5]  ; cnt[0]     ; 9.020  ; 9.020  ; Rise       ; cnt[0]          ;
;  HEX0[6]  ; cnt[0]     ; 8.903  ; 8.903  ; Rise       ; cnt[0]          ;
; HEX1[*]   ; cnt[0]     ; 9.473  ; 9.473  ; Rise       ; cnt[0]          ;
;  HEX1[0]  ; cnt[0]     ; 9.101  ; 9.101  ; Rise       ; cnt[0]          ;
;  HEX1[1]  ; cnt[0]     ; 9.449  ; 9.449  ; Rise       ; cnt[0]          ;
;  HEX1[2]  ; cnt[0]     ; 9.473  ; 9.473  ; Rise       ; cnt[0]          ;
;  HEX1[3]  ; cnt[0]     ; 8.895  ; 8.895  ; Rise       ; cnt[0]          ;
;  HEX1[4]  ; cnt[0]     ; 9.277  ; 9.277  ; Rise       ; cnt[0]          ;
;  HEX1[5]  ; cnt[0]     ; 9.300  ; 9.300  ; Rise       ; cnt[0]          ;
;  HEX1[6]  ; cnt[0]     ; 9.305  ; 9.305  ; Rise       ; cnt[0]          ;
; HEX2[*]   ; cnt[0]     ; 10.862 ; 10.862 ; Rise       ; cnt[0]          ;
;  HEX2[0]  ; cnt[0]     ; 10.619 ; 10.619 ; Rise       ; cnt[0]          ;
;  HEX2[1]  ; cnt[0]     ; 9.983  ; 9.983  ; Rise       ; cnt[0]          ;
;  HEX2[2]  ; cnt[0]     ; 9.991  ; 9.991  ; Rise       ; cnt[0]          ;
;  HEX2[3]  ; cnt[0]     ; 9.653  ; 9.653  ; Rise       ; cnt[0]          ;
;  HEX2[4]  ; cnt[0]     ; 10.313 ; 10.313 ; Rise       ; cnt[0]          ;
;  HEX2[5]  ; cnt[0]     ; 10.298 ; 10.298 ; Rise       ; cnt[0]          ;
;  HEX2[6]  ; cnt[0]     ; 10.862 ; 10.862 ; Rise       ; cnt[0]          ;
; HEX3[*]   ; cnt[0]     ; 10.514 ; 10.514 ; Rise       ; cnt[0]          ;
;  HEX3[0]  ; cnt[0]     ; 10.514 ; 10.514 ; Rise       ; cnt[0]          ;
;  HEX3[1]  ; cnt[0]     ; 9.806  ; 9.806  ; Rise       ; cnt[0]          ;
;  HEX3[2]  ; cnt[0]     ; 10.485 ; 10.485 ; Rise       ; cnt[0]          ;
;  HEX3[3]  ; cnt[0]     ; 9.568  ; 9.568  ; Rise       ; cnt[0]          ;
;  HEX3[4]  ; cnt[0]     ; 9.886  ; 9.886  ; Rise       ; cnt[0]          ;
;  HEX3[5]  ; cnt[0]     ; 9.940  ; 9.940  ; Rise       ; cnt[0]          ;
;  HEX3[6]  ; cnt[0]     ; 9.424  ; 9.424  ; Rise       ; cnt[0]          ;
; LEDR[*]   ; cnt[0]     ; 11.115 ; 11.115 ; Rise       ; cnt[0]          ;
;  LEDR[0]  ; cnt[0]     ; 9.949  ; 9.949  ; Rise       ; cnt[0]          ;
;  LEDR[1]  ; cnt[0]     ; 10.127 ; 10.127 ; Rise       ; cnt[0]          ;
;  LEDR[2]  ; cnt[0]     ; 11.115 ; 11.115 ; Rise       ; cnt[0]          ;
;  LEDR[3]  ; cnt[0]     ; 10.820 ; 10.820 ; Rise       ; cnt[0]          ;
;  LEDR[4]  ; cnt[0]     ; 10.811 ; 10.811 ; Rise       ; cnt[0]          ;
;  LEDR[5]  ; cnt[0]     ; 10.126 ; 10.126 ; Rise       ; cnt[0]          ;
;  LEDR[6]  ; cnt[0]     ; 8.938  ; 8.938  ; Rise       ; cnt[0]          ;
;  LEDR[7]  ; cnt[0]     ; 9.087  ; 9.087  ; Rise       ; cnt[0]          ;
;  LEDR[8]  ; cnt[0]     ; 8.523  ; 8.523  ; Rise       ; cnt[0]          ;
;  LEDR[9]  ; cnt[0]     ; 8.546  ; 8.546  ; Rise       ; cnt[0]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; cnt[0]     ; 4.103 ; 4.103 ; Rise       ; cnt[0]          ;
;  HEX0[0]  ; cnt[0]     ; 4.151 ; 4.151 ; Rise       ; cnt[0]          ;
;  HEX0[1]  ; cnt[0]     ; 4.214 ; 4.214 ; Rise       ; cnt[0]          ;
;  HEX0[2]  ; cnt[0]     ; 4.103 ; 4.103 ; Rise       ; cnt[0]          ;
;  HEX0[3]  ; cnt[0]     ; 4.109 ; 4.109 ; Rise       ; cnt[0]          ;
;  HEX0[4]  ; cnt[0]     ; 4.241 ; 4.241 ; Rise       ; cnt[0]          ;
;  HEX0[5]  ; cnt[0]     ; 4.236 ; 4.236 ; Rise       ; cnt[0]          ;
;  HEX0[6]  ; cnt[0]     ; 4.182 ; 4.182 ; Rise       ; cnt[0]          ;
; HEX1[*]   ; cnt[0]     ; 4.003 ; 4.003 ; Rise       ; cnt[0]          ;
;  HEX1[0]  ; cnt[0]     ; 4.080 ; 4.080 ; Rise       ; cnt[0]          ;
;  HEX1[1]  ; cnt[0]     ; 4.047 ; 4.047 ; Rise       ; cnt[0]          ;
;  HEX1[2]  ; cnt[0]     ; 4.232 ; 4.232 ; Rise       ; cnt[0]          ;
;  HEX1[3]  ; cnt[0]     ; 4.003 ; 4.003 ; Rise       ; cnt[0]          ;
;  HEX1[4]  ; cnt[0]     ; 4.127 ; 4.127 ; Rise       ; cnt[0]          ;
;  HEX1[5]  ; cnt[0]     ; 4.156 ; 4.156 ; Rise       ; cnt[0]          ;
;  HEX1[6]  ; cnt[0]     ; 4.152 ; 4.152 ; Rise       ; cnt[0]          ;
; HEX2[*]   ; cnt[0]     ; 4.304 ; 4.304 ; Rise       ; cnt[0]          ;
;  HEX2[0]  ; cnt[0]     ; 4.304 ; 4.304 ; Rise       ; cnt[0]          ;
;  HEX2[1]  ; cnt[0]     ; 4.455 ; 4.455 ; Rise       ; cnt[0]          ;
;  HEX2[2]  ; cnt[0]     ; 4.478 ; 4.478 ; Rise       ; cnt[0]          ;
;  HEX2[3]  ; cnt[0]     ; 4.368 ; 4.368 ; Rise       ; cnt[0]          ;
;  HEX2[4]  ; cnt[0]     ; 4.581 ; 4.581 ; Rise       ; cnt[0]          ;
;  HEX2[5]  ; cnt[0]     ; 4.574 ; 4.574 ; Rise       ; cnt[0]          ;
;  HEX2[6]  ; cnt[0]     ; 4.653 ; 4.653 ; Rise       ; cnt[0]          ;
; HEX3[*]   ; cnt[0]     ; 4.182 ; 4.182 ; Rise       ; cnt[0]          ;
;  HEX3[0]  ; cnt[0]     ; 4.317 ; 4.317 ; Rise       ; cnt[0]          ;
;  HEX3[1]  ; cnt[0]     ; 4.182 ; 4.182 ; Rise       ; cnt[0]          ;
;  HEX3[2]  ; cnt[0]     ; 4.650 ; 4.650 ; Rise       ; cnt[0]          ;
;  HEX3[3]  ; cnt[0]     ; 4.201 ; 4.201 ; Rise       ; cnt[0]          ;
;  HEX3[4]  ; cnt[0]     ; 4.327 ; 4.327 ; Rise       ; cnt[0]          ;
;  HEX3[5]  ; cnt[0]     ; 4.370 ; 4.370 ; Rise       ; cnt[0]          ;
;  HEX3[6]  ; cnt[0]     ; 4.232 ; 4.232 ; Rise       ; cnt[0]          ;
; LEDR[*]   ; cnt[0]     ; 4.308 ; 4.308 ; Rise       ; cnt[0]          ;
;  LEDR[0]  ; cnt[0]     ; 4.701 ; 4.701 ; Rise       ; cnt[0]          ;
;  LEDR[1]  ; cnt[0]     ; 4.661 ; 4.661 ; Rise       ; cnt[0]          ;
;  LEDR[2]  ; cnt[0]     ; 4.892 ; 4.892 ; Rise       ; cnt[0]          ;
;  LEDR[3]  ; cnt[0]     ; 4.685 ; 4.685 ; Rise       ; cnt[0]          ;
;  LEDR[4]  ; cnt[0]     ; 4.605 ; 4.605 ; Rise       ; cnt[0]          ;
;  LEDR[5]  ; cnt[0]     ; 4.326 ; 4.326 ; Rise       ; cnt[0]          ;
;  LEDR[6]  ; cnt[0]     ; 4.507 ; 4.507 ; Rise       ; cnt[0]          ;
;  LEDR[7]  ; cnt[0]     ; 4.612 ; 4.612 ; Rise       ; cnt[0]          ;
;  LEDR[8]  ; cnt[0]     ; 4.308 ; 4.308 ; Rise       ; cnt[0]          ;
;  LEDR[9]  ; cnt[0]     ; 4.326 ; 4.326 ; Rise       ; cnt[0]          ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cnt[0]     ; CLOCK_24 ; 1        ; 1        ; 0        ; 0        ;
; cnt[0]     ; cnt[0]   ; 15964    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cnt[0]     ; CLOCK_24 ; 1        ; 1        ; 0        ; 0        ;
; cnt[0]     ; cnt[0]   ; 15964    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1048  ; 1048 ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 128   ; 128  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Thu Mar  7 16:36:54 2013
Info: Command: quartus_sta PeterProc -c psystem
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'psystem.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cnt[0] cnt[0]
    Info (332105): create_clock -period 1.000 -name CLOCK_24 CLOCK_24
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.084
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.084     -5008.597 cnt[0] 
    Info (332119):     2.596         0.000 CLOCK_24 
Info (332146): Worst-case hold slack is -2.344
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.344        -2.344 CLOCK_24 
    Info (332119):     0.445         0.000 cnt[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1682.756 cnt[0] 
    Info (332119):    -1.469        -2.691 CLOCK_24 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.397
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.397     -1449.080 cnt[0] 
    Info (332119):     1.518         0.000 CLOCK_24 
Info (332146): Worst-case hold slack is -1.138
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.138        -1.138 CLOCK_24 
    Info (332119):     0.215         0.000 cnt[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627     -1364.892 cnt[0] 
    Info (332119):    -1.222        -2.222 CLOCK_24 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 303 megabytes
    Info: Processing ended: Thu Mar  7 16:37:03 2013
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:05


