
code.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800100  00000322  000003b6  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000322  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000007  00800102  00800102  000003b8  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003b8  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  000003e8  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000d8  00000000  00000000  00000428  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000bed  00000000  00000000  00000500  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000008c7  00000000  00000000  000010ed  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000006c2  00000000  00000000  000019b4  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  0000016c  00000000  00000000  00002078  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000004be  00000000  00000000  000021e4  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    0000011a  00000000  00000000  000026a2  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000088  00000000  00000000  000027bc  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 9a 00 	jmp	0x134	; 0x134 <__vector_14>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	e2 e2       	ldi	r30, 0x22	; 34
  7c:	f3 e0       	ldi	r31, 0x03	; 3
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a2 30       	cpi	r26, 0x02	; 2
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a2 e0       	ldi	r26, 0x02	; 2
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a9 30       	cpi	r26, 0x09	; 9
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 86 00 	call	0x10c	; 0x10c <main>
  9e:	0c 94 8f 01 	jmp	0x31e	; 0x31e <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <ADC_Init>:

#include "ADC.h"

void ADC_Init(){
	
	DDRC &= ~(1 << PORTC3);
  a6:	87 b1       	in	r24, 0x07	; 7
  a8:	87 7f       	andi	r24, 0xF7	; 247
  aa:	87 b9       	out	0x07, r24	; 7
	
	// Configurar la referencia de voltaje del ADC a AVCC con ajuste a la izquierda
	ADMUX |= (0 << REFS1) | (1 << REFS0);
  ac:	ec e7       	ldi	r30, 0x7C	; 124
  ae:	f0 e0       	ldi	r31, 0x00	; 0
  b0:	80 81       	ld	r24, Z
  b2:	80 64       	ori	r24, 0x40	; 64
  b4:	80 83       	st	Z, r24
	ADMUX &= ~(1 << ADLAR);
  b6:	80 81       	ld	r24, Z
  b8:	8f 7d       	andi	r24, 0xDF	; 223
  ba:	80 83       	st	Z, r24
	
	// Configurar el canal del ADC (ADC3 en este caso)
	ADMUX |= (0 << MUX3) | (0 << MUX2) | (1 << MUX1) | (1 << MUX0);
  bc:	80 81       	ld	r24, Z
  be:	83 60       	ori	r24, 0x03	; 3
  c0:	80 83       	st	Z, r24
	
	// Habilitar el ADC y configurar el preescalador a 64
	ADCSRA |= (1 << ADEN) | (1 << ADPS2) | (1 << ADPS1);
  c2:	ea e7       	ldi	r30, 0x7A	; 122
  c4:	f0 e0       	ldi	r31, 0x00	; 0
  c6:	80 81       	ld	r24, Z
  c8:	86 68       	ori	r24, 0x86	; 134
  ca:	80 83       	st	Z, r24
  cc:	08 95       	ret

000000ce <ADC_Read>:
}


uint16_t ADC_Read(void){
	
	ADMUX &= 0xF0;
  ce:	ec e7       	ldi	r30, 0x7C	; 124
  d0:	f0 e0       	ldi	r31, 0x00	; 0
  d2:	80 81       	ld	r24, Z
  d4:	80 7f       	andi	r24, 0xF0	; 240
  d6:	80 83       	st	Z, r24
	ADMUX |= 0x03;
  d8:	80 81       	ld	r24, Z
  da:	83 60       	ori	r24, 0x03	; 3
  dc:	80 83       	st	Z, r24
	
	ADCSRA |= (1 << ADSC);
  de:	ea e7       	ldi	r30, 0x7A	; 122
  e0:	f0 e0       	ldi	r31, 0x00	; 0
  e2:	80 81       	ld	r24, Z
  e4:	80 64       	ori	r24, 0x40	; 64
  e6:	80 83       	st	Z, r24
	
	while ((ADCSRA & (1 << ADIF)) == 0);
  e8:	80 91 7a 00 	lds	r24, 0x007A	; 0x80007a <__TEXT_REGION_LENGTH__+0x7f807a>
  ec:	84 ff       	sbrs	r24, 4
  ee:	fc cf       	rjmp	.-8      	; 0xe8 <ADC_Read+0x1a>
	
	ADCSRA |= (1 << ADIF);
  f0:	ea e7       	ldi	r30, 0x7A	; 122
  f2:	f0 e0       	ldi	r31, 0x00	; 0
  f4:	80 81       	ld	r24, Z
  f6:	80 61       	ori	r24, 0x10	; 16
  f8:	80 83       	st	Z, r24
	
	uint8_t lowByte = ADCL;
  fa:	20 91 78 00 	lds	r18, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7f8078>
	uint8_t highByte = ADCH;
  fe:	80 91 79 00 	lds	r24, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7f8079>
	uint16_t valorADC = (highByte << 8) | lowByte;
 102:	90 e0       	ldi	r25, 0x00	; 0
 104:	98 2f       	mov	r25, r24
 106:	88 27       	eor	r24, r24
	
	return valorADC;
	
 108:	82 2b       	or	r24, r18
 10a:	08 95       	ret

0000010c <main>:
static uint8_t MEF_flag = 0;
uint16_t MEF_cont = 0;

int main(void)
{
	TIMER0_Init();
 10c:	0e 94 79 01 	call	0x2f2	; 0x2f2 <TIMER0_Init>
	TIMER1_Init();
 110:	0e 94 81 01 	call	0x302	; 0x302 <TIMER1_Init>
	MEF_Init();
 114:	0e 94 d1 00 	call	0x1a2	; 0x1a2 <MEF_Init>
	PWM_INIT_OUTPUTS();
 118:	0e 94 56 01 	call	0x2ac	; 0x2ac <PWM_INIT_OUTPUTS>
	ADC_Init();
 11c:	0e 94 53 00 	call	0xa6	; 0xa6 <ADC_Init>
	sei();
 120:	78 94       	sei
	while (1) {
		if (MEF_flag) {
 122:	80 91 04 01 	lds	r24, 0x0104	; 0x800104 <MEF_flag>
 126:	88 23       	and	r24, r24
 128:	e1 f3       	breq	.-8      	; 0x122 <main+0x16>
			MEF_UPDATE();
 12a:	0e 94 d7 00 	call	0x1ae	; 0x1ae <MEF_UPDATE>
			MEF_flag = 0;
 12e:	10 92 04 01 	sts	0x0104, r1	; 0x800104 <MEF_flag>
 132:	f7 cf       	rjmp	.-18     	; 0x122 <main+0x16>

00000134 <__vector_14>:
		}
	}
}

ISR (TIMER0_COMPA_vect) {
 134:	1f 92       	push	r1
 136:	0f 92       	push	r0
 138:	0f b6       	in	r0, 0x3f	; 63
 13a:	0f 92       	push	r0
 13c:	11 24       	eor	r1, r1
 13e:	2f 93       	push	r18
 140:	3f 93       	push	r19
 142:	4f 93       	push	r20
 144:	5f 93       	push	r21
 146:	6f 93       	push	r22
 148:	7f 93       	push	r23
 14a:	8f 93       	push	r24
 14c:	9f 93       	push	r25
 14e:	af 93       	push	r26
 150:	bf 93       	push	r27
 152:	ef 93       	push	r30
 154:	ff 93       	push	r31
	PWM_SOFTWARE_UPDATE();
 156:	0e 94 30 01 	call	0x260	; 0x260 <PWM_SOFTWARE_UPDATE>
	if (++ MEF_cont == 1269) { // Cada 50ms se chequea la MEF
 15a:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <__data_end>
 15e:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <__data_end+0x1>
 162:	01 96       	adiw	r24, 0x01	; 1
 164:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <__data_end+0x1>
 168:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <__data_end>
 16c:	85 3f       	cpi	r24, 0xF5	; 245
 16e:	94 40       	sbci	r25, 0x04	; 4
 170:	39 f4       	brne	.+14     	; 0x180 <__vector_14+0x4c>
		MEF_flag = 1;
 172:	81 e0       	ldi	r24, 0x01	; 1
 174:	80 93 04 01 	sts	0x0104, r24	; 0x800104 <MEF_flag>
		MEF_cont = 0;
 178:	10 92 03 01 	sts	0x0103, r1	; 0x800103 <__data_end+0x1>
 17c:	10 92 02 01 	sts	0x0102, r1	; 0x800102 <__data_end>
	}
}
 180:	ff 91       	pop	r31
 182:	ef 91       	pop	r30
 184:	bf 91       	pop	r27
 186:	af 91       	pop	r26
 188:	9f 91       	pop	r25
 18a:	8f 91       	pop	r24
 18c:	7f 91       	pop	r23
 18e:	6f 91       	pop	r22
 190:	5f 91       	pop	r21
 192:	4f 91       	pop	r20
 194:	3f 91       	pop	r19
 196:	2f 91       	pop	r18
 198:	0f 90       	pop	r0
 19a:	0f be       	out	0x3f, r0	; 63
 19c:	0f 90       	pop	r0
 19e:	1f 90       	pop	r1
 1a0:	18 95       	reti

000001a2 <MEF_Init>:
static t_eSystem eSystem;
static uint8_t state_call_count;
uint16_t valorADC = 0;

void MEF_Init(){
	eSystem = PRENDIENDO;
 1a2:	10 92 08 01 	sts	0x0108, r1	; 0x800108 <eSystem>
	state_call_count = -1;
 1a6:	8f ef       	ldi	r24, 0xFF	; 255
 1a8:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <state_call_count>
 1ac:	08 95       	ret

000001ae <MEF_UPDATE>:
}

void MEF_UPDATE() {
	state_call_count++;
 1ae:	80 91 07 01 	lds	r24, 0x0107	; 0x800107 <state_call_count>
 1b2:	8f 5f       	subi	r24, 0xFF	; 255
 1b4:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <state_call_count>
	
	switch (eSystem) {
 1b8:	90 91 08 01 	lds	r25, 0x0108	; 0x800108 <eSystem>
 1bc:	91 30       	cpi	r25, 0x01	; 1
 1be:	d1 f0       	breq	.+52     	; 0x1f4 <MEF_UPDATE+0x46>
 1c0:	28 f0       	brcs	.+10     	; 0x1cc <MEF_UPDATE+0x1e>
 1c2:	92 30       	cpi	r25, 0x02	; 2
 1c4:	01 f1       	breq	.+64     	; 0x206 <MEF_UPDATE+0x58>
 1c6:	93 30       	cpi	r25, 0x03	; 3
 1c8:	91 f1       	breq	.+100    	; 0x22e <MEF_UPDATE+0x80>
 1ca:	08 95       	ret
		case PRENDIENDO:
		if (state_call_count < 10) {
 1cc:	8a 30       	cpi	r24, 0x0A	; 10
 1ce:	30 f4       	brcc	.+12     	; 0x1dc <MEF_UPDATE+0x2e>
			PWM_UPDATE_DELTAS((RED/10), (GREEN/10), (BLUE/10));
 1d0:	49 e1       	ldi	r20, 0x19	; 25
 1d2:	6f e0       	ldi	r22, 0x0F	; 15
 1d4:	85 e0       	ldi	r24, 0x05	; 5
 1d6:	0e 94 5f 01 	call	0x2be	; 0x2be <PWM_UPDATE_DELTAS>
 1da:	08 95       	ret
		} else {
			PWM_UPDATE_DELTAS((RED%10) , (GREEN%10), (BLUE%10));
 1dc:	45 e0       	ldi	r20, 0x05	; 5
 1de:	63 e0       	ldi	r22, 0x03	; 3
 1e0:	86 e0       	ldi	r24, 0x06	; 6
 1e2:	0e 94 5f 01 	call	0x2be	; 0x2be <PWM_UPDATE_DELTAS>
			eSystem = MAX;
 1e6:	81 e0       	ldi	r24, 0x01	; 1
 1e8:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <eSystem>
			state_call_count = -1;
 1ec:	8f ef       	ldi	r24, 0xFF	; 255
 1ee:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <state_call_count>
 1f2:	08 95       	ret
		}
		break;
		case MAX:
		if (state_call_count == 20) {
 1f4:	84 31       	cpi	r24, 0x14	; 20
 1f6:	99 f5       	brne	.+102    	; 0x25e <MEF_UPDATE+0xb0>
			eSystem = APAGANDO;
 1f8:	82 e0       	ldi	r24, 0x02	; 2
 1fa:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <eSystem>
			state_call_count = -1;
 1fe:	8f ef       	ldi	r24, 0xFF	; 255
 200:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <state_call_count>
 204:	08 95       	ret
		}
		break;
		case APAGANDO:
		if (state_call_count < 10) {
 206:	8a 30       	cpi	r24, 0x0A	; 10
 208:	30 f4       	brcc	.+12     	; 0x216 <MEF_UPDATE+0x68>
			PWM_UPDATE_DELTAS(-(RED/10), -(GREEN/10), -(BLUE/10));
 20a:	47 ee       	ldi	r20, 0xE7	; 231
 20c:	61 ef       	ldi	r22, 0xF1	; 241
 20e:	8b ef       	ldi	r24, 0xFB	; 251
 210:	0e 94 5f 01 	call	0x2be	; 0x2be <PWM_UPDATE_DELTAS>
 214:	08 95       	ret
		} else {
			PWM_UPDATE_DELTAS(-RED%10, -GREEN%10, -BLUE%10);
 216:	4b ef       	ldi	r20, 0xFB	; 251
 218:	6d ef       	ldi	r22, 0xFD	; 253
 21a:	8a ef       	ldi	r24, 0xFA	; 250
 21c:	0e 94 5f 01 	call	0x2be	; 0x2be <PWM_UPDATE_DELTAS>
			eSystem = OFF;
 220:	83 e0       	ldi	r24, 0x03	; 3
 222:	80 93 08 01 	sts	0x0108, r24	; 0x800108 <eSystem>
			state_call_count = -1;
 226:	8f ef       	ldi	r24, 0xFF	; 255
 228:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <state_call_count>
 22c:	08 95       	ret
		}
		break;
		case OFF:
		valorADC = ADC_Read();
 22e:	0e 94 67 00 	call	0xce	; 0xce <ADC_Read>
 232:	90 93 06 01 	sts	0x0106, r25	; 0x800106 <valorADC+0x1>
 236:	80 93 05 01 	sts	0x0105, r24	; 0x800105 <valorADC>
		if (valorADC == 1024){
 23a:	81 15       	cp	r24, r1
 23c:	94 40       	sbci	r25, 0x04	; 4
 23e:	51 f4       	brne	.+20     	; 0x254 <MEF_UPDATE+0xa6>
			if (state_call_count == 100) {
 240:	80 91 07 01 	lds	r24, 0x0107	; 0x800107 <state_call_count>
 244:	84 36       	cpi	r24, 0x64	; 100
 246:	59 f4       	brne	.+22     	; 0x25e <MEF_UPDATE+0xb0>
				eSystem = PRENDIENDO;
 248:	10 92 08 01 	sts	0x0108, r1	; 0x800108 <eSystem>
				state_call_count = -1;
 24c:	8f ef       	ldi	r24, 0xFF	; 255
 24e:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <state_call_count>
 252:	08 95       	ret
			}			
		}else{
			eSystem = PRENDIENDO;
 254:	10 92 08 01 	sts	0x0108, r1	; 0x800108 <eSystem>
			state_call_count = -1;
 258:	8f ef       	ldi	r24, 0xFF	; 255
 25a:	80 93 07 01 	sts	0x0107, r24	; 0x800107 <state_call_count>
 25e:	08 95       	ret

00000260 <PWM_SOFTWARE_UPDATE>:
 260:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 264:	8f 5f       	subi	r24, 0xFF	; 255
 266:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 26a:	8f 3f       	cpi	r24, 0xFF	; 255
 26c:	31 f4       	brne	.+12     	; 0x27a <PWM_SOFTWARE_UPDATE+0x1a>
 26e:	10 92 00 01 	sts	0x0100, r1	; 0x800100 <__DATA_REGION_ORIGIN__>
 272:	85 b1       	in	r24, 0x05	; 5
 274:	80 62       	ori	r24, 0x20	; 32
 276:	85 b9       	out	0x05, r24	; 5
 278:	08 95       	ret
 27a:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <delta_red>
 27e:	89 17       	cp	r24, r25
 280:	20 f4       	brcc	.+8      	; 0x28a <PWM_SOFTWARE_UPDATE+0x2a>
 282:	85 b1       	in	r24, 0x05	; 5
 284:	8f 7d       	andi	r24, 0xDF	; 223
 286:	85 b9       	out	0x05, r24	; 5
 288:	08 95       	ret
 28a:	85 b1       	in	r24, 0x05	; 5
 28c:	80 62       	ori	r24, 0x20	; 32
 28e:	85 b9       	out	0x05, r24	; 5
 290:	08 95       	ret

00000292 <PWM_CHANGE_DELTAS>:
 292:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <delta_red>
 296:	70 e0       	ldi	r23, 0x00	; 0
 298:	70 93 8b 00 	sts	0x008B, r23	; 0x80008b <__TEXT_REGION_LENGTH__+0x7f808b>
 29c:	60 93 8a 00 	sts	0x008A, r22	; 0x80008a <__TEXT_REGION_LENGTH__+0x7f808a>
 2a0:	50 e0       	ldi	r21, 0x00	; 0
 2a2:	50 93 89 00 	sts	0x0089, r21	; 0x800089 <__TEXT_REGION_LENGTH__+0x7f8089>
 2a6:	40 93 88 00 	sts	0x0088, r20	; 0x800088 <__TEXT_REGION_LENGTH__+0x7f8088>
 2aa:	08 95       	ret

000002ac <PWM_INIT_OUTPUTS>:
 2ac:	84 b1       	in	r24, 0x04	; 4
 2ae:	86 62       	ori	r24, 0x26	; 38
 2b0:	84 b9       	out	0x04, r24	; 4
 2b2:	40 e0       	ldi	r20, 0x00	; 0
 2b4:	60 e0       	ldi	r22, 0x00	; 0
 2b6:	80 e0       	ldi	r24, 0x00	; 0
 2b8:	0e 94 49 01 	call	0x292	; 0x292 <PWM_CHANGE_DELTAS>
 2bc:	08 95       	ret

000002be <PWM_UPDATE_DELTAS>:
 2be:	90 91 01 01 	lds	r25, 0x0101	; 0x800101 <delta_red>
 2c2:	89 0f       	add	r24, r25
 2c4:	80 93 01 01 	sts	0x0101, r24	; 0x800101 <delta_red>
 2c8:	ea e8       	ldi	r30, 0x8A	; 138
 2ca:	f0 e0       	ldi	r31, 0x00	; 0
 2cc:	80 81       	ld	r24, Z
 2ce:	91 81       	ldd	r25, Z+1	; 0x01
 2d0:	86 0f       	add	r24, r22
 2d2:	91 1d       	adc	r25, r1
 2d4:	67 fd       	sbrc	r22, 7
 2d6:	9a 95       	dec	r25
 2d8:	91 83       	std	Z+1, r25	; 0x01
 2da:	80 83       	st	Z, r24
 2dc:	e8 e8       	ldi	r30, 0x88	; 136
 2de:	f0 e0       	ldi	r31, 0x00	; 0
 2e0:	80 81       	ld	r24, Z
 2e2:	91 81       	ldd	r25, Z+1	; 0x01
 2e4:	84 0f       	add	r24, r20
 2e6:	91 1d       	adc	r25, r1
 2e8:	47 fd       	sbrc	r20, 7
 2ea:	9a 95       	dec	r25
 2ec:	91 83       	std	Z+1, r25	; 0x01
 2ee:	80 83       	st	Z, r24
 2f0:	08 95       	ret

000002f2 <TIMER0_Init>:

#include "timer.h"

//				Timer0	- interrupcion cada 39,4 us aprox
void TIMER0_Init(){
	OCR0A  = 78;            
 2f2:	8e e4       	ldi	r24, 0x4E	; 78
 2f4:	87 bd       	out	0x27, r24	; 39
	TCCR0A = (1<<WGM01);   // Modo CTC, clock interno, prescalador 8
 2f6:	82 e0       	ldi	r24, 0x02	; 2
 2f8:	84 bd       	out	0x24, r24	; 36
	TCCR0B = (1<<CS01);   
 2fa:	85 bd       	out	0x25, r24	; 37
	TIMSK0 = (1<<OCIE0A);   // Habilito Timer 0 en modo de interrupci�n de comparaci�n
 2fc:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__TEXT_REGION_LENGTH__+0x7f806e>
 300:	08 95       	ret

00000302 <TIMER1_Init>:
//				Timer1
void TIMER1_Init(){
		
		// Modo Fast PWM de 8 bits (WGM1[3:0] = 5)
		// N -> 1024 
		TCCR1B |= (1<<WGM12)|(1<<CS12)|(1<<CS10);
 302:	e1 e8       	ldi	r30, 0x81	; 129
 304:	f0 e0       	ldi	r31, 0x00	; 0
 306:	80 81       	ld	r24, Z
 308:	8d 60       	ori	r24, 0x0D	; 13
 30a:	80 83       	st	Z, r24
		TCCR1A |= (1<<WGM10)|(1<<COM1A1)|(1<<COM1A0); // Para OC1A
 30c:	e0 e8       	ldi	r30, 0x80	; 128
 30e:	f0 e0       	ldi	r31, 0x00	; 0
 310:	80 81       	ld	r24, Z
 312:	81 6c       	ori	r24, 0xC1	; 193
 314:	80 83       	st	Z, r24
		TCCR1A |= (1<<COM1B1)|(1<<COM1B0); // Para OC1B
 316:	80 81       	ld	r24, Z
 318:	80 63       	ori	r24, 0x30	; 48
 31a:	80 83       	st	Z, r24
 31c:	08 95       	ret

0000031e <_exit>:
 31e:	f8 94       	cli

00000320 <__stop_program>:
 320:	ff cf       	rjmp	.-2      	; 0x320 <__stop_program>
