Fitter report for practica5
Mon May 03 22:17:40 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon May 03 22:17:40 2021           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; practica5                                       ;
; Top-level Entity Name              ; practica6                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,008 / 18,752 ( 16 % )                         ;
;     Total combinational functions  ; 2,477 / 18,752 ( 13 % )                         ;
;     Dedicated logic registers      ; 1,157 / 18,752 ( 6 % )                          ;
; Total registers                    ; 1157                                            ;
; Total pins                         ; 18 / 315 ( 6 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 35,828 / 239,616 ( 15 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3719 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3719 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3716    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0sp1/SistemasDigitalesII/practica6/output_files/practica5.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,008 / 18,752 ( 16 % )   ;
;     -- Combinational with no register       ; 1851                      ;
;     -- Register only                        ; 531                       ;
;     -- Combinational with a register        ; 626                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1995                      ;
;     -- 3 input functions                    ; 412                       ;
;     -- <=2 input functions                  ; 70                        ;
;     -- Register only                        ; 531                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2413                      ;
;     -- arithmetic mode                      ; 64                        ;
;                                             ;                           ;
; Total registers*                            ; 1,157 / 19,649 ( 6 % )    ;
;     -- Dedicated logic registers            ; 1,157 / 18,752 ( 6 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 236 / 1,172 ( 20 % )      ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 18 / 315 ( 6 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M4Ks                                        ; 9 / 52 ( 17 % )           ;
; Total block memory bits                     ; 35,828 / 239,616 ( 15 % ) ;
; Total block memory implementation bits      ; 41,472 / 239,616 ( 17 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 11% / 10% / 11%           ;
; Peak interconnect usage (total/H/V)         ; 43% / 40% / 47%           ;
; Maximum fan-out                             ; 1165                      ;
; Highest non-global fan-out                  ; 213                       ;
; Total fan-out                               ; 14383                     ;
; Average fan-out                             ; 3.61                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3008 / 18752 ( 16 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1851                  ; 0                              ;
;     -- Register only                        ; 531                   ; 0                              ;
;     -- Combinational with a register        ; 626                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1995                  ; 0                              ;
;     -- 3 input functions                    ; 412                   ; 0                              ;
;     -- <=2 input functions                  ; 70                    ; 0                              ;
;     -- Register only                        ; 531                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2413                  ; 0                              ;
;     -- arithmetic mode                      ; 64                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1157                  ; 0                              ;
;     -- Dedicated logic registers            ; 1157 / 18752 ( 6 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 236 / 1172 ( 20 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 18                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 35828                 ; 0                              ;
; Total RAM block bits                        ; 41472                 ; 0                              ;
; M4K                                         ; 9 / 52 ( 17 % )       ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 14463                 ; 0                              ;
;     -- Registered Connections               ; 4756                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 10                    ; 0                              ;
;     -- Output Ports                         ; 8                     ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk        ; M1    ; 1        ; 0            ; 13           ; 2           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_pins[0] ; A9    ; 3        ; 15           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_pins[1] ; A10   ; 3        ; 20           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_pins[2] ; G11   ; 3        ; 20           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_pins[3] ; F11   ; 3        ; 18           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_pins[4] ; AA9   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_pins[5] ; B10   ; 3        ; 20           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_pins[6] ; F10   ; 3        ; 18           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; in_pins[7] ; H10   ; 3        ; 15           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset_n    ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; out_pins[0] ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_pins[1] ; H11   ; 3        ; 20           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_pins[2] ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_pins[3] ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_pins[4] ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_pins[5] ; H9    ; 3        ; 15           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_pins[6] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; out_pins[7] ; E9    ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 33 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 14 / 43 ( 33 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; in_pins[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; in_pins[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; out_pins[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; in_pins[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; out_pins[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; in_pins[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; out_pins[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; out_pins[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; out_pins[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; in_pins[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; in_pins[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; in_pins[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; out_pins[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; in_pins[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; out_pins[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; reset_n                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; out_pins[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                        ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; |practica6                                      ; 3008 (20)   ; 1157 (24)                 ; 0 (0)         ; 35828       ; 9    ; 0            ; 0       ; 0         ; 18   ; 0            ; 1851 (0)     ; 531 (8)           ; 626 (0)          ; |practica6                                                                                                 ; work         ;
;    |RISCV:i_RISCV|                              ; 2950 (0)    ; 1133 (0)                  ; 0 (0)         ; 3060        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1801 (0)     ; 523 (0)           ; 626 (0)          ; |practica6|RISCV:i_RISCV                                                                                   ; work         ;
;       |Data_path:i_Path|                        ; 2918 (811)  ; 1118 (126)                ; 0 (0)         ; 3060        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1782 (675)   ; 522 (6)           ; 614 (366)        ; |practica6|RISCV:i_RISCV|Data_path:i_Path                                                                  ; work         ;
;          |ALU:i_ALU|                            ; 663 (593)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 622 (555)    ; 0 (0)             ; 41 (38)          ; |practica6|RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU                                                        ; work         ;
;             |Sum_res:i1_sr|                     ; 70 (70)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 0 (0)             ; 3 (3)            ; |practica6|RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Sum_res:i1_sr                                          ; work         ;
;          |BancoRegistros:i_BancoReg|            ; 1480 (1480) ; 992 (992)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 483 (483)    ; 516 (516)         ; 481 (481)        ; |practica6|RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg                                        ; work         ;
;          |InmGen:i_genInm|                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |practica6|RISCV:i_RISCV|Data_path:i_Path|InmGen:i_genInm                                                  ; work         ;
;          |ROM:i_ROM|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3060        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|RISCV:i_RISCV|Data_path:i_Path|ROM:i_ROM                                                        ; work         ;
;             |altsyncram:memory_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3060        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|RISCV:i_RISCV|Data_path:i_Path|ROM:i_ROM|altsyncram:memory_rtl_0                                ; work         ;
;                |altsyncram_k571:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3060        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|RISCV:i_RISCV|Data_path:i_Path|ROM:i_ROM|altsyncram:memory_rtl_0|altsyncram_k571:auto_generated ; work         ;
;       |UnidadControl:i_Control|                 ; 39 (39)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 19 (19)          ; |practica6|RISCV:i_RISCV|UnidadControl:i_Control                                                           ; work         ;
;    |Ram:i_RAM|                                  ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 7 (7)            ; |practica6|Ram:i_RAM                                                                                       ; work         ;
;       |ram_core:i_byte0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte0                                                                      ; work         ;
;          |altsyncram:ram_block_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte0|altsyncram:ram_block_rtl_0                                           ; work         ;
;             |altsyncram_utg1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated            ; work         ;
;       |ram_core:i_byte1|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte1                                                                      ; work         ;
;          |altsyncram:ram_block_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte1|altsyncram:ram_block_rtl_0                                           ; work         ;
;             |altsyncram_utg1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated            ; work         ;
;       |ram_core:i_byte2|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte2                                                                      ; work         ;
;          |altsyncram:ram_block_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte2|altsyncram:ram_block_rtl_0                                           ; work         ;
;             |altsyncram_utg1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated            ; work         ;
;       |ram_core:i_byte3|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte3                                                                      ; work         ;
;          |altsyncram:ram_block_rtl_0|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte3|altsyncram:ram_block_rtl_0                                           ; work         ;
;             |altsyncram_utg1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |practica6|Ram:i_RAM|ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated            ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; out_pins[0] ; Output   ; --            ; --            ; --                    ; --  ;
; out_pins[1] ; Output   ; --            ; --            ; --                    ; --  ;
; out_pins[2] ; Output   ; --            ; --            ; --                    ; --  ;
; out_pins[3] ; Output   ; --            ; --            ; --                    ; --  ;
; out_pins[4] ; Output   ; --            ; --            ; --                    ; --  ;
; out_pins[5] ; Output   ; --            ; --            ; --                    ; --  ;
; out_pins[6] ; Output   ; --            ; --            ; --                    ; --  ;
; out_pins[7] ; Output   ; --            ; --            ; --                    ; --  ;
; clk         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset_n     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; in_pins[0]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_pins[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_pins[2]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_pins[3]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_pins[4]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_pins[5]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_pins[6]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; in_pins[7]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------+
; Pad To Core Delay Chain Fanout                         ;
+--------------------------+-------------------+---------+
; Source Pin / Fanout      ; Pad To Core Index ; Setting ;
+--------------------------+-------------------+---------+
; clk                      ;                   ;         ;
; reset_n                  ;                   ;         ;
; in_pins[0]               ;                   ;         ;
;      - mid_PEP[0]~feeder ; 0                 ; 6       ;
; in_pins[1]               ;                   ;         ;
;      - mid_PEP[1]        ; 0                 ; 6       ;
; in_pins[2]               ;                   ;         ;
;      - mid_PEP[2]        ; 1                 ; 6       ;
; in_pins[3]               ;                   ;         ;
;      - mid_PEP[3]        ; 0                 ; 6       ;
; in_pins[4]               ;                   ;         ;
;      - mid_PEP[4]        ; 1                 ; 6       ;
; in_pins[5]               ;                   ;         ;
;      - mid_PEP[5]~feeder ; 1                 ; 6       ;
; in_pins[6]               ;                   ;         ;
;      - mid_PEP[6]~feeder ; 0                 ; 6       ;
; in_pins[7]               ;                   ;         ;
;      - mid_PEP[7]~feeder ; 0                 ; 6       ;
+--------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                 ;
+--------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                               ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~1  ; LCCOMB_X29_Y14_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~10 ; LCCOMB_X29_Y14_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~12 ; LCCOMB_X24_Y21_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~13 ; LCCOMB_X24_Y21_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~14 ; LCCOMB_X24_Y21_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~15 ; LCCOMB_X27_Y18_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~16 ; LCCOMB_X24_Y21_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~17 ; LCCOMB_X24_Y21_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~18 ; LCCOMB_X24_Y21_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~19 ; LCCOMB_X24_Y21_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~20 ; LCCOMB_X29_Y14_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~21 ; LCCOMB_X27_Y18_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~22 ; LCCOMB_X27_Y18_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~23 ; LCCOMB_X27_Y18_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~24 ; LCCOMB_X24_Y21_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~25 ; LCCOMB_X31_Y11_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~26 ; LCCOMB_X27_Y18_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~27 ; LCCOMB_X27_Y18_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~28 ; LCCOMB_X29_Y14_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~29 ; LCCOMB_X29_Y14_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~3  ; LCCOMB_X27_Y18_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~30 ; LCCOMB_X27_Y18_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~31 ; LCCOMB_X27_Y18_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~32 ; LCCOMB_X29_Y14_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~33 ; LCCOMB_X29_Y14_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~34 ; LCCOMB_X27_Y18_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~4  ; LCCOMB_X29_Y14_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~5  ; LCCOMB_X31_Y11_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~7  ; LCCOMB_X27_Y18_N12 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~8  ; LCCOMB_X29_Y14_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~9  ; LCCOMB_X29_Y14_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|Data_path:i_Path|en_pc~3                             ; LCCOMB_X16_Y18_N0  ; 33      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.Fetch             ; LCFF_X14_Y16_N19   ; 133     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Ram:i_RAM|Decoder0~0                                               ; LCCOMB_X15_Y17_N22 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Ram:i_RAM|Decoder0~1                                               ; LCCOMB_X15_Y17_N8  ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Ram:i_RAM|Decoder0~2                                               ; LCCOMB_X15_Y16_N30 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Ram:i_RAM|Decoder0~3                                               ; LCCOMB_X15_Y16_N20 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; Ram:i_RAM|we0~0                                                    ; LCCOMB_X16_Y16_N12 ; 12      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Ram:i_RAM|we0~1                                                    ; LCCOMB_X16_Y16_N10 ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Ram:i_RAM|we1~0                                                    ; LCCOMB_X16_Y16_N18 ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Ram:i_RAM|we2~0                                                    ; LCCOMB_X16_Y16_N0  ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; Ram:i_RAM|we3~0                                                    ; LCCOMB_X16_Y16_N16 ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; clk                                                                ; PIN_M1             ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                                ; PIN_M1             ; 1165    ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; reset_n                                                            ; PIN_M2             ; 1157    ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; clk     ; PIN_M1   ; 1165    ; Global Clock         ; GCLK3            ; --                        ;
; reset_n ; PIN_M2   ; 1157    ; Global Clock         ; GCLK1            ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                ;
+----------------------------------------------------------------------+---------+
; Name                                                                 ; Fan-Out ;
+----------------------------------------------------------------------+---------+
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[17]                          ; 213     ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[18]                          ; 213     ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[23]                          ; 203     ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[22]                          ; 200     ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[20]                          ; 198     ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[21]                          ; 198     ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[16]                          ; 197     ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[15]                          ; 196     ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.Fetch               ; 133     ;
; RISCV:i_RISCV|Data_path:i_Path|shamt[1]~2                            ; 88      ;
; RISCV:i_RISCV|Data_path:i_Path|shamt[0]~1                            ; 79      ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.Jal                 ; 78      ;
; RISCV:i_RISCV|Data_path:i_Path|shamt[2]~3                            ; 77      ;
; RISCV:i_RISCV|Data_path:i_Path|shamt[3]~0                            ; 66      ;
; RISCV:i_RISCV|UnidadControl:i_Control|Selector16~0                   ; 53      ;
; RISCV:i_RISCV|Data_path:i_Path|a[9]~118                              ; 48      ;
; RISCV:i_RISCV|Data_path:i_Path|a[9]~113                              ; 48      ;
; RISCV:i_RISCV|Data_path:i_Path|a[9]~111                              ; 48      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux54~0     ; 48      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux54~1     ; 47      ;
; RISCV:i_RISCV|UnidadControl:i_Control|WideOr9                        ; 43      ;
; RISCV:i_RISCV|UnidadControl:i_Control|WideOr9~0                      ; 43      ;
; RISCV:i_RISCV|Data_path:i_Path|a[31]~533                             ; 41      ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.Decod               ; 41      ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.auipc3              ; 38      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux28~0                     ; 36      ;
; RISCV:i_RISCV|Data_path:i_Path|shamt[4]~4                            ; 36      ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.lui3                ; 36      ;
; RISCV:i_RISCV|UnidadControl:i_Control|alu_op[2]~0                    ; 35      ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.SalCond             ; 35      ;
; RISCV:i_RISCV|Data_path:i_Path|en_pc~3                               ; 33      ;
; RISCV:i_RISCV|UnidadControl:i_Control|Selector15~1                   ; 33      ;
; RISCV:i_RISCV|UnidadControl:i_Control|WideOr8~0                      ; 33      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux54~4     ; 33      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux54~2     ; 33      ;
; RISCV:i_RISCV|Data_path:i_Path|a[9]~110                              ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|a[9]~109                              ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|a[31]~98                              ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~34   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~33   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~32   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~31   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~30   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~29   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~28   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~27   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~26   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~25   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~24   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~23   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~22   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~21   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~20   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~19   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~18   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~17   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~16   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~15   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~14   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~13   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~12   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~10   ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~9    ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~8    ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~7    ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~5    ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~4    ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~3    ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~1    ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[9]                           ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[10]                          ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[8]                           ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux54~3     ; 32      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux16~5                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux18~5                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux17~6                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux19~5                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux20~2                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux22~2                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux21~2                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux23~2                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux4~3                                ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux5~3                                ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux6~3                                ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux7~3                                ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux2~3                                ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux3~3                                ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux0~5                                ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux1~3                                ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux8~3                                ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux10~3                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux9~3                                ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux11~3                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux12~2                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux14~2                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux13~2                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux15~2                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux24~3                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux25~4                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux26~9                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux27~4                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux28~4                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux29~4                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux30~4                               ; 31      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux31~2                               ; 31      ;
; RISCV:i_RISCV|UnidadControl:i_Control|Selector17~0                   ; 28      ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.Reset               ; 26      ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[12]                          ; 23      ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[31]                          ; 22      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux26~4                               ; 21      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[2]                           ; 21      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux25~3                     ; 20      ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[19]                          ; 20      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux28~5                     ; 19      ;
; Ram:i_RAM|Equal7~0                                                   ; 19      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux25~0                     ; 18      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[11]                          ; 18      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[10]                          ; 18      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[9]                           ; 18      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[8]                           ; 18      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[7]                           ; 18      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[6]                           ; 18      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[5]                           ; 18      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[4]                           ; 18      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[3]                           ; 18      ;
; RISCV:i_RISCV|UnidadControl:i_Control|Selector15~0                   ; 18      ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.lw5                 ; 18      ;
; RISCV:i_RISCV|UnidadControl:i_Control|tipo_acc[1]~0                  ; 17      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[1]                           ; 17      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux23~12                    ; 16      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux0~0                                ; 16      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[31]                          ; 16      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux0~2                                ; 15      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux28~2                     ; 15      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux28~4                     ; 14      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Sum_res:i1_sr|Equal0~1      ; 14      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux9~2                      ; 13      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~37              ; 13      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux28~1                     ; 13      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux23~7                     ; 12      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux26~0                               ; 12      ;
; RISCV:i_RISCV|Data_path:i_Path|a[2]~126                              ; 12      ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.Arit3               ; 12      ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[0]                           ; 12      ;
; Ram:i_RAM|we0~0                                                      ; 12      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux25~4                     ; 11      ;
; RISCV:i_RISCV|Data_path:i_Path|InmGen:i_genInm|Equal1~1              ; 11      ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[5]                           ; 11      ;
; RISCV:i_RISCV|Data_path:i_Path|a[30]~508                             ; 11      ;
; RISCV:i_RISCV|Data_path:i_Path|a[23]~485                             ; 11      ;
; RISCV:i_RISCV|Data_path:i_Path|a[4]~222                              ; 11      ;
; RISCV:i_RISCV|Data_path:i_Path|a[0]~174                              ; 11      ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.Inm3                ; 11      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux59~19    ; 11      ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux60~19    ; 11      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux9~1                      ; 10      ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux23~6                     ; 10      ;
; Ram:i_RAM|Equal6~0                                                   ; 10      ;
; RISCV:i_RISCV|Data_path:i_Path|a[21]~462                             ; 10      ;
; RISCV:i_RISCV|Data_path:i_Path|a[22]~439                             ; 10      ;
; RISCV:i_RISCV|Data_path:i_Path|a[20]~414                             ; 10      ;
; RISCV:i_RISCV|Data_path:i_Path|a[19]~389                             ; 10      ;
; RISCV:i_RISCV|Data_path:i_Path|a[18]~341                             ; 10      ;
; RISCV:i_RISCV|Data_path:i_Path|a[6]~245                              ; 10      ;
; RISCV:i_RISCV|Data_path:i_Path|a[3]~149                              ; 10      ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[24]                          ; 10      ;
; RISCV:i_RISCV|Data_path:i_Path|Mux26~3                               ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux26~2                               ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[3]                           ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|a[10]~723                             ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|a[8]~700                              ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|a[27]~677                             ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|a[25]~629                             ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|a[24]~606                             ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|a[29]~581                             ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|a[28]~556                             ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|a[17]~366                             ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|a[7]~293                              ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|a[1]~197                              ; 9       ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.Jalr                ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux63~19    ; 9       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux16~13                    ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux17~2                               ; 8       ;
; Ram:i_RAM|dout[31]~0                                                 ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux4~3                      ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux4~1                      ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux28~6                     ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|Equal5~0                              ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[6]                           ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[2]                           ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Sum_res:i1_sr|Equal0~0      ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|InmGen:i_genInm|inm~2                 ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[14]                          ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|InmGen:i_genInm|inm~0                 ; 8       ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.lwsw3               ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|a[15]~869                             ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|a[13]~844                             ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|a[14]~819                             ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|a[12]~796                             ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|a[11]~773                             ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|a[9]~748                              ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|a[26]~654                             ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|a[5]~268                              ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~9                ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~11   ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~6    ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~2    ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux61~19    ; 8       ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.sw4                 ; 8       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~112              ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux9~5                      ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux9~4                      ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux9~3                      ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~0               ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|b[4]~44                               ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|b[18]~14                              ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|b[19]~12                              ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|b[20]~10                              ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|b[21]~9                               ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|b[22]~8                               ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|b[23]~7                               ; 7       ;
; RISCV:i_RISCV|UnidadControl:i_Control|WideOr12~0                     ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|a[16]~316                             ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Equal0~0    ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux62~25    ; 7       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux25~2                     ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux25~1                     ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~26              ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~40               ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~4               ; 6       ;
; RISCV:i_RISCV|UnidadControl:i_Control|estado_act.lw4                 ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|b[6]~40                               ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|b[17]~16                              ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[13]                          ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux56~19    ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux57~19    ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux58~19    ; 6       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~19              ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[4]                           ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[2]~48                               ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[3]~46                               ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[5]~41                               ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[7]~39                               ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[8]~36                               ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[9]~34                               ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[11]~29                              ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[12]~26                              ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[13]~24                              ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[14]~22                              ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[15]~20                              ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[24]~6                               ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[25]~5                               ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|b[26]~4                               ; 5       ;
; RISCV:i_RISCV|UnidadControl:i_Control|Selector18~0                   ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[30]                          ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~10               ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[7]                           ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[11]                          ; 5       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux4~2                      ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~49               ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~48               ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~44               ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~31              ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~46              ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux28~3                     ; 4       ;
; Ram:i_RAM|h[7]~7                                                     ; 4       ;
; RISCV:i_RISCV|UnidadControl:i_Control|Equal1~0                       ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|b[1]~50                               ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|b[2]~42                               ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|b[10]~31                              ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|InmGen:i_genInm|inm~1                 ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|b[16]~18                              ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|b[27]~3                               ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|b[28]~2                               ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|b[29]~1                               ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|b_ext[32]~0                 ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~13               ; 4       ;
; RISCV:i_RISCV|UnidadControl:i_Control|WideOr14                       ; 4       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux3~3                      ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux3~2                      ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~88               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~82               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~81               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~71               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~62               ; 3       ;
; RISCV:i_RISCV|UnidadControl:i_Control|l_u~0                          ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~53               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~71              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~69              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~61              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~43               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~42               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~57              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~54              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~50              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~49              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~35              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~32              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~10              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~30              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Sum_res:i1_sr|Equal0~2      ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~21              ; 3       ;
; RISCV:i_RISCV|UnidadControl:i_Control|Selector13~3                   ; 3       ;
; Ram:i_RAM|Mux7~0                                                     ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|b[0]~51                               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|b[0]~38                               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|b[7]~37                               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux55~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux54~24    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|b[10]~32                              ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux53~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux52~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux51~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux50~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux49~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux48~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux36~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux35~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux34~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|b[30]~0                               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux33~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux32~19    ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~36               ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][15]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[15]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][13]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[13]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[14]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[12]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][11]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[11]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][9]   ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[9]                             ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[10]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[8]                             ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[27]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][26]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[26]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[25]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][24]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[24]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][29]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[29]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[28]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][31]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[31]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[30]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[23]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[21]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][22]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[22]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][20]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[20]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[19]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][17]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[17]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][18]  ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[18]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[16]                            ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[7]                             ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[5]                             ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[6]                             ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[4]                             ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[1]                             ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[3]                             ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[2]                             ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_out[0]                             ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][7]   ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][4]   ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][2]   ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][1]   ; 3       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][0]   ; 3       ;
; Ram:i_RAM|we_b[0]                                                    ; 2       ;
; Ram:i_RAM|we_b[2]                                                    ; 2       ;
; Ram:i_RAM|we_b[1]                                                    ; 2       ;
; Ram:i_RAM|we_b[3]                                                    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux23~16                    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux19~9                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux17~9                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~79              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~78              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~113              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_in[7]~77                           ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_in[6]~76                           ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_in[5]~75                           ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_in[4]~74                           ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_in[3]~73                           ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~77              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_in[2]~72                           ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux15~11                    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux16~12                    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux16~10                    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux16~4                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[15]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux18~8                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux18~6                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux18~0                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[13]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[14]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[12]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux20~10                    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux20~4                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux22~9                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux22~2                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux21~8                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux4~12                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~110              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~51              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[27]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux5~8                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~50              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[26]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux6~8                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~49              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~74              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[25]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux7~8                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[24]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux2~9                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~107              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~73              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~48              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[29]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux3~14                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux3~12                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux3~7                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~104              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~103              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux3~4                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~72              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~47              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[28]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux1~7                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~99               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~98               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~95               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~92               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[30]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux8~6                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[23]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux10~6                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~90               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~89               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[21]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux9~12                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~86               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~85               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~84               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[22]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux11~8                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~80               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~79               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~78               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[20]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux12~6                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~77               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~76               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[19]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux14~9                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~74               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~73               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~72               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~70               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[17]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux13~6                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~69               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~68               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~67               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~66               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~65               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~61               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~60               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[18]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux0~1                                ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux15~10                    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~59               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~58               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~57               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~56               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~55               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux9~0                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|alur_out[16]                          ; 2       ;
; RISCV:i_RISCV|UnidadControl:i_Control|Equal1~1                       ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|pc_in[8]~50                           ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~54               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~52               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~46              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux24~8                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~45              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~70              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~68              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux24~0                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux25~12                    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~67              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~44              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~66              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~65              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~64              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~63              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux26~8                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~47               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~45               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~42              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~62              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~60              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux26~0                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux27~6                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~59              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~40              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~58              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux28~15                    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~56              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~38              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~37              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~36              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~35              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~55              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~33              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~32              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~53              ; 2       ;
; Ram:i_RAM|we0~1                                                      ; 2       ;
; Ram:i_RAM|we2~0                                                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux30~11                    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux30~9                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~52              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~29              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~48              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~47              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~28              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~45              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~44              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~43              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~42              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~25              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~24              ; 2       ;
; Ram:i_RAM|we1~0                                                      ; 2       ;
; Ram:i_RAM|we3~0                                                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux29~8                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~40              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~23              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~39              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~22              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~21              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~38              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~20              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~18              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~17              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~15              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~14              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~36              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~12              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~34              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~11              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~31              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~9               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~8               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux31~6                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|b_ext[32]~1                 ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|a_ext[32]~0                 ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~29              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~28              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~27              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~26              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~7               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~25              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~24              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~6               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~23              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~5               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~20              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~18              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~13              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~3               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~11              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~10              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~2               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~9               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~8               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight1~1               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~7               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Sum_res:i1_sr|s[0]~0        ; 2       ;
; RISCV:i_RISCV|UnidadControl:i_Control|Selector3~0                    ; 2       ;
; RISCV:i_RISCV|UnidadControl:i_Control|Selector13~1                   ; 2       ;
; RISCV:i_RISCV|UnidadControl:i_Control|Selector13~0                   ; 2       ;
; Ram:i_RAM|h[6]~6                                                     ; 2       ;
; Ram:i_RAM|h[5]~5                                                     ; 2       ;
; Ram:i_RAM|h[4]~4                                                     ; 2       ;
; Ram:i_RAM|h[3]~3                                                     ; 2       ;
; Ram:i_RAM|h[2]~2                                                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux26~1                               ; 2       ;
; Ram:i_RAM|h[1]~1                                                     ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|Mux0~6                      ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftRight0~6               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux47~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux46~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux45~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux44~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux43~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux11~0                               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux42~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux10~0                               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux41~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux9~0                                ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux40~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux8~0                                ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux39~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux7~0                                ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux38~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux6~0                                ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[25]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|Mux37~19    ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux5~0                                ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[26]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux4~0                                ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[27]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux3~0                                ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[28]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux2~0                                ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ir_out_m[29]                          ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|Mux1~0                                ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~35               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~34               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[15]~868                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][15]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][15]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][15]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[15]~858                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][15]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][15]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][15]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][15]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[15]~857                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][15]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][15] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[13]~843                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][13]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][13]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][13]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[13]~833                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][13]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][13]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][13]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][13]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[13]~832                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][13]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][13] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~33               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[14]~818                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][14]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][14]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][14]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][14]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][14]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][14]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][14]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][14]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][14]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][14] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[12]~795                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][12]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][12]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][12]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][12]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][12]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][12]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][12]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][12]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][12]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][12] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~32               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~31               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[11]~772                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][11]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][11]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][11]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[11]~762                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][11]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][11]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][11]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][11]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[11]~761                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][11]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][11] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[9]~747                              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][9]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][9]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][9]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[9]~737                              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][9]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][9]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][9]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][9]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[9]~736                              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][9]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][9]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~30               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[10]~722                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][10]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][10]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][10]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][10]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][10]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][10]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][10]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][10]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][10]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][10] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[8]~699                              ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][8]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][8]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][8]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][8]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][8]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][8]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][8]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][8]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][8]   ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][8]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~28               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|ALU:i_ALU|ShiftLeft0~27               ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[27]~676                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][27]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][27]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][27]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][27]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][27]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][27]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][27]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][27]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][27]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][27] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[26]~653                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][26]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][26]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][26]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[26]~643                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][26]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][26]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][26]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][26]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[26]~642                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][26]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][26] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[25]~628                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][25]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][25]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][25]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][25]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[1][25]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[3][25]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][25]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[31][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[19][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[23][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[27][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[28][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[16][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[24][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[20][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[30][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[18][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[22][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[26][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[29][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[17][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[25][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[21][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][25]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][25]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][25] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[24]~605                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[15][24] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[12][24] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[13][24] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[14][24] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[11][24] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[8][24]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[10][24] ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[9][24]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[4][24]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|a[24]~595                             ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[7][24]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[6][24]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[5][24]  ; 2       ;
; RISCV:i_RISCV|Data_path:i_Path|BancoRegistros:i_BancoReg|reg[2][24]  ; 2       ;
+----------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                 ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------+--------------------------+----------------------+-----------------+-----------------+
; RISCV:i_RISCV|Data_path:i_Path|ROM:i_ROM|altsyncram:memory_rtl_0|altsyncram_k571:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 102          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3264 ; 102                         ; 30                          ; --                          ; --                          ; 3060                ; 1    ; db/practica5.ram0_ROM_16bd8.hdl.mif ; M4K_X17_Y18              ; Don't care           ; Don't care      ; Don't care      ;
; Ram:i_RAM|ram_core:i_byte0|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None                                ; M4K_X17_Y19, M4K_X17_Y20 ; Old data             ; Don't care      ; Don't care      ;
; Ram:i_RAM|ram_core:i_byte1|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None                                ; M4K_X17_Y13, M4K_X17_Y14 ; Old data             ; Don't care      ; Don't care      ;
; Ram:i_RAM|ram_core:i_byte2|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None                                ; M4K_X17_Y16, M4K_X17_Y17 ; Old data             ; Don't care      ; Don't care      ;
; Ram:i_RAM|ram_core:i_byte3|altsyncram:ram_block_rtl_0|altsyncram_utg1:auto_generated|ALTSYNCRAM            ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None                                ; M4K_X17_Y15, M4K_X17_Y12 ; Old data             ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 6,038 / 54,004 ( 11 % ) ;
; C16 interconnects           ; 94 / 2,100 ( 4 % )      ;
; C4 interconnects            ; 4,101 / 36,000 ( 11 % ) ;
; Direct links                ; 458 / 54,004 ( < 1 % )  ;
; Global clocks               ; 2 / 16 ( 13 % )         ;
; Local interconnects         ; 1,654 / 18,752 ( 9 % )  ;
; R24 interconnects           ; 122 / 1,900 ( 6 % )     ;
; R4 interconnects            ; 5,009 / 46,920 ( 11 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.75) ; Number of LABs  (Total = 236) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 1                             ;
; 2                                           ; 6                             ;
; 3                                           ; 7                             ;
; 4                                           ; 15                            ;
; 5                                           ; 4                             ;
; 6                                           ; 11                            ;
; 7                                           ; 3                             ;
; 8                                           ; 2                             ;
; 9                                           ; 5                             ;
; 10                                          ; 5                             ;
; 11                                          ; 6                             ;
; 12                                          ; 11                            ;
; 13                                          ; 10                            ;
; 14                                          ; 7                             ;
; 15                                          ; 18                            ;
; 16                                          ; 125                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.83) ; Number of LABs  (Total = 236) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 226                           ;
; 1 Clock                            ; 225                           ;
; 1 Clock enable                     ; 46                            ;
; 2 Clock enables                    ; 169                           ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.74) ; Number of LABs  (Total = 236) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 5                             ;
; 5                                            ; 4                             ;
; 6                                            ; 15                            ;
; 7                                            ; 5                             ;
; 8                                            ; 5                             ;
; 9                                            ; 6                             ;
; 10                                           ; 5                             ;
; 11                                           ; 1                             ;
; 12                                           ; 7                             ;
; 13                                           ; 9                             ;
; 14                                           ; 4                             ;
; 15                                           ; 10                            ;
; 16                                           ; 14                            ;
; 17                                           ; 23                            ;
; 18                                           ; 23                            ;
; 19                                           ; 14                            ;
; 20                                           ; 21                            ;
; 21                                           ; 8                             ;
; 22                                           ; 7                             ;
; 23                                           ; 6                             ;
; 24                                           ; 3                             ;
; 25                                           ; 5                             ;
; 26                                           ; 7                             ;
; 27                                           ; 3                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 5                             ;
; 31                                           ; 2                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.37) ; Number of LABs  (Total = 236) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 1                             ;
; 2                                                ; 11                            ;
; 3                                                ; 14                            ;
; 4                                                ; 19                            ;
; 5                                                ; 11                            ;
; 6                                                ; 15                            ;
; 7                                                ; 12                            ;
; 8                                                ; 15                            ;
; 9                                                ; 12                            ;
; 10                                               ; 19                            ;
; 11                                               ; 19                            ;
; 12                                               ; 14                            ;
; 13                                               ; 9                             ;
; 14                                               ; 7                             ;
; 15                                               ; 13                            ;
; 16                                               ; 8                             ;
; 17                                               ; 6                             ;
; 18                                               ; 10                            ;
; 19                                               ; 5                             ;
; 20                                               ; 5                             ;
; 21                                               ; 0                             ;
; 22                                               ; 3                             ;
; 23                                               ; 3                             ;
; 24                                               ; 2                             ;
; 25                                               ; 1                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 1                             ;
; 29                                               ; 0                             ;
; 30                                               ; 0                             ;
; 31                                               ; 0                             ;
; 32                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.20) ; Number of LABs  (Total = 236) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 1                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 7                             ;
; 8                                            ; 2                             ;
; 9                                            ; 6                             ;
; 10                                           ; 10                            ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 3                             ;
; 15                                           ; 3                             ;
; 16                                           ; 3                             ;
; 17                                           ; 3                             ;
; 18                                           ; 6                             ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 1                             ;
; 23                                           ; 7                             ;
; 24                                           ; 2                             ;
; 25                                           ; 4                             ;
; 26                                           ; 3                             ;
; 27                                           ; 4                             ;
; 28                                           ; 7                             ;
; 29                                           ; 16                            ;
; 30                                           ; 28                            ;
; 31                                           ; 44                            ;
; 32                                           ; 50                            ;
; 33                                           ; 2                             ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 0                             ;
; 38                                           ; 0                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "practica5"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 18 pins of 18 total pins
    Info (169086): Pin out_pins[0] not assigned to an exact location on the device
    Info (169086): Pin out_pins[1] not assigned to an exact location on the device
    Info (169086): Pin out_pins[2] not assigned to an exact location on the device
    Info (169086): Pin out_pins[3] not assigned to an exact location on the device
    Info (169086): Pin out_pins[4] not assigned to an exact location on the device
    Info (169086): Pin out_pins[5] not assigned to an exact location on the device
    Info (169086): Pin out_pins[6] not assigned to an exact location on the device
    Info (169086): Pin out_pins[7] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset_n not assigned to an exact location on the device
    Info (169086): Pin in_pins[0] not assigned to an exact location on the device
    Info (169086): Pin in_pins[1] not assigned to an exact location on the device
    Info (169086): Pin in_pins[2] not assigned to an exact location on the device
    Info (169086): Pin in_pins[3] not assigned to an exact location on the device
    Info (169086): Pin in_pins[4] not assigned to an exact location on the device
    Info (169086): Pin in_pins[5] not assigned to an exact location on the device
    Info (169086): Pin in_pins[6] not assigned to an exact location on the device
    Info (169086): Pin in_pins[7] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'practica5.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node RISCV:i_RISCV|Data_path:i_Path|alur_out[1]
Info (176353): Automatically promoted node reset_n (placed in PIN M2 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 16 (unused VREF, 3.3V VCCIO, 8 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 36% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.75 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 8 output pins without output pin load capacitance assignment
    Info (306007): Pin "out_pins[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_pins[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_pins[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_pins[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_pins[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_pins[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_pins[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "out_pins[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0sp1/SistemasDigitalesII/practica6/output_files/practica5.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4865 megabytes
    Info: Processing ended: Mon May 03 22:17:41 2021
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0sp1/SistemasDigitalesII/practica6/output_files/practica5.fit.smsg.


