VERSION {1.0}
PTDEF {instance} {pin} {cell} {edge} {clock_edge} {clock} {phase}
BANNER
  {Module} {NanoCPU}
  {Timing} {LATE}
  {Slew Propagation} {WORST}
  {PVT Mode} {max}
  {Tree Type} {balanced_tree}
  {Process} {1.0}
  {Voltage} {1.1}
  {Temperature} {0.0}
  {time unit} {1.000 ns}
  {capacitance unit} {1.000 pF}
  {resistance unit} {1.000 kOhm}
  {TOOL} {Genus(TM) Synthesis Solution v23.12-s086_1}
  {DATE} {Tue Dec 17 15:19:21 -03 2024}
END_BANNER

PATH 1
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[15]} {CK}
  ENDPT {r3/Q_reg[15]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.164}
    {=} {Slack Time} {0.718}
  END_SLK_CLC
  SLK 0.718

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.718} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.718} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.777} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.777} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.921} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.921} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {0.985} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {0.985} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.101} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.101} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.180} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.180} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.229} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.229} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.250} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.250} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.273} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.273} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.312} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.312} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.352} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.352} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.392} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.392} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.431} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.431} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.471} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.471} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.514} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.514} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.533} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.533} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.574} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.574} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.620} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.620} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.659} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.659} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.699} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.699} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {1.021} {1.739} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_320} {} {0.000} {0.000} {0.018} {0.002} {1.021} {1.739} {} {} {}
    INST {mul_95_34_g5555__1881} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.017} {} {1.060} {1.778} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_322} {} {0.000} {0.000} {0.017} {0.002} {1.060} {1.778} {} {} {}
    INST {mul_95_34_g5554__6131} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {1.092} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_257} {} {0.000} {0.000} {0.014} {0.002} {1.092} {1.810} {} {} {}
    INST {g4521__2398} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.119} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[15]} {} {0.000} {0.000} {0.032} {0.003} {1.119} {1.837} {} {} {}
    INST {g4495__6260} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.164} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[15]} {} {0.000} {0.000} {0.038} {0.006} {1.164} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.718} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.718} {} {} {}
  END_CAP_CLK_PATH

END_PATH 1

PATH 2
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[15]} {CK}
  ENDPT {r2/Q_reg[15]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.164}
    {=} {Slack Time} {0.718}
  END_SLK_CLC
  SLK 0.718

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.718} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.718} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.777} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.777} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.921} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.921} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {0.985} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {0.985} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.101} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.101} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.180} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.180} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.229} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.229} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.250} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.250} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.273} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.273} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.312} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.312} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.352} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.352} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.392} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.392} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.431} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.431} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.471} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.471} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.514} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.514} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.533} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.533} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.574} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.574} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.620} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.620} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.659} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.659} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.699} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.699} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {1.021} {1.739} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_320} {} {0.000} {0.000} {0.018} {0.002} {1.021} {1.739} {} {} {}
    INST {mul_95_34_g5555__1881} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.017} {} {1.060} {1.778} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_322} {} {0.000} {0.000} {0.017} {0.002} {1.060} {1.778} {} {} {}
    INST {mul_95_34_g5554__6131} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {1.092} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_257} {} {0.000} {0.000} {0.014} {0.002} {1.092} {1.810} {} {} {}
    INST {g4521__2398} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.119} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[15]} {} {0.000} {0.000} {0.032} {0.003} {1.119} {1.837} {} {} {}
    INST {g4495__6260} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.164} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[15]} {} {0.000} {0.000} {0.038} {0.006} {1.164} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.718} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.718} {} {} {}
  END_CAP_CLK_PATH

END_PATH 2

PATH 3
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[15]} {CK}
  ENDPT {r1/Q_reg[15]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.164}
    {=} {Slack Time} {0.718}
  END_SLK_CLC
  SLK 0.718

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.718} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.718} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.777} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.777} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.921} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.921} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {0.985} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {0.985} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.101} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.101} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.180} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.180} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.229} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.229} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.250} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.250} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.273} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.273} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.312} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.312} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.352} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.352} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.392} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.392} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.431} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.431} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.471} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.471} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.514} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.514} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.533} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.533} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.574} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.574} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.620} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.620} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.659} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.659} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.699} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.699} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {1.021} {1.739} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_320} {} {0.000} {0.000} {0.018} {0.002} {1.021} {1.739} {} {} {}
    INST {mul_95_34_g5555__1881} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.017} {} {1.060} {1.778} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_322} {} {0.000} {0.000} {0.017} {0.002} {1.060} {1.778} {} {} {}
    INST {mul_95_34_g5554__6131} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {1.092} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_257} {} {0.000} {0.000} {0.014} {0.002} {1.092} {1.810} {} {} {}
    INST {g4521__2398} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.119} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[15]} {} {0.000} {0.000} {0.032} {0.003} {1.119} {1.837} {} {} {}
    INST {g4495__6260} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.164} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[15]} {} {0.000} {0.000} {0.038} {0.006} {1.164} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.718} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.718} {} {} {}
  END_CAP_CLK_PATH

END_PATH 3

PATH 4
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[15]} {CK}
  ENDPT {r0/Q_reg[15]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.164}
    {=} {Slack Time} {0.718}
  END_SLK_CLC
  SLK 0.718

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.718} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.718} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.777} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.777} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.921} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.921} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {0.985} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {0.985} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.101} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.101} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.180} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.180} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.229} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.229} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.250} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.250} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.273} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.273} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.312} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.312} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.352} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.352} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.392} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.392} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.431} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.431} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.471} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.471} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.514} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.514} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.533} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.533} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.574} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.574} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.620} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.620} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.659} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.659} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.699} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.699} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {1.021} {1.739} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_320} {} {0.000} {0.000} {0.018} {0.002} {1.021} {1.739} {} {} {}
    INST {mul_95_34_g5555__1881} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.017} {} {1.060} {1.778} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_322} {} {0.000} {0.000} {0.017} {0.002} {1.060} {1.778} {} {} {}
    INST {mul_95_34_g5554__6131} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {1.092} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_257} {} {0.000} {0.000} {0.014} {0.002} {1.092} {1.810} {} {} {}
    INST {g4521__2398} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.119} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[15]} {} {0.000} {0.000} {0.032} {0.003} {1.119} {1.837} {} {} {}
    INST {g4495__6260} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.164} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[15]} {} {0.000} {0.000} {0.038} {0.006} {1.164} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.718} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.718} {} {} {}
  END_CAP_CLK_PATH

END_PATH 4

PATH 5
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[14]} {CK}
  ENDPT {r3/Q_reg[14]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.149}
    {=} {Slack Time} {0.733}
  END_SLK_CLC
  SLK 0.733

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.733} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.733} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.792} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.792} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.936} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.936} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.000} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.000} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.116} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.116} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.196} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.196} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.244} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.244} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.266} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.266} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.288} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.288} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.328} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.328} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.367} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.367} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.407} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.447} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.486} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.529} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.529} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.549} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.549} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.590} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.590} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.635} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.675} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.715} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {1.021} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_320} {} {0.000} {0.000} {0.018} {0.002} {1.021} {1.754} {} {} {}
    INST {mul_95_34_g5555__1881} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {1.076} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_256} {} {0.000} {0.000} {0.015} {0.002} {1.076} {1.809} {} {} {}
    INST {g4519__6417} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.104} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[14]} {} {0.000} {0.000} {0.032} {0.003} {1.104} {1.837} {} {} {}
    INST {g4496__4319} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.149} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[14]} {} {0.000} {0.000} {0.038} {0.006} {1.149} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.733} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.733} {} {} {}
  END_CAP_CLK_PATH

END_PATH 5

PATH 6
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[14]} {CK}
  ENDPT {r2/Q_reg[14]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.149}
    {=} {Slack Time} {0.733}
  END_SLK_CLC
  SLK 0.733

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.733} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.733} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.792} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.792} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.936} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.936} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.000} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.000} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.116} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.116} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.196} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.196} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.244} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.244} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.266} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.266} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.288} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.288} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.328} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.328} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.367} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.367} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.407} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.447} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.486} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.529} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.529} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.549} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.549} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.590} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.590} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.635} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.675} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.715} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {1.021} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_320} {} {0.000} {0.000} {0.018} {0.002} {1.021} {1.754} {} {} {}
    INST {mul_95_34_g5555__1881} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {1.076} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_256} {} {0.000} {0.000} {0.015} {0.002} {1.076} {1.809} {} {} {}
    INST {g4519__6417} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.104} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[14]} {} {0.000} {0.000} {0.032} {0.003} {1.104} {1.837} {} {} {}
    INST {g4496__4319} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.149} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[14]} {} {0.000} {0.000} {0.038} {0.006} {1.149} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.733} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.733} {} {} {}
  END_CAP_CLK_PATH

END_PATH 6

PATH 7
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[14]} {CK}
  ENDPT {r1/Q_reg[14]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.149}
    {=} {Slack Time} {0.733}
  END_SLK_CLC
  SLK 0.733

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.733} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.733} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.792} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.792} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.936} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.936} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.000} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.000} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.116} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.116} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.196} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.196} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.244} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.244} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.266} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.266} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.288} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.288} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.328} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.328} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.367} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.367} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.407} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.447} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.486} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.529} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.529} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.549} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.549} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.590} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.590} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.635} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.675} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.715} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {1.021} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_320} {} {0.000} {0.000} {0.018} {0.002} {1.021} {1.754} {} {} {}
    INST {mul_95_34_g5555__1881} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {1.076} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_256} {} {0.000} {0.000} {0.015} {0.002} {1.076} {1.809} {} {} {}
    INST {g4519__6417} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.104} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[14]} {} {0.000} {0.000} {0.032} {0.003} {1.104} {1.837} {} {} {}
    INST {g4496__4319} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.149} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[14]} {} {0.000} {0.000} {0.038} {0.006} {1.149} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.733} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.733} {} {} {}
  END_CAP_CLK_PATH

END_PATH 7

PATH 8
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[14]} {CK}
  ENDPT {r0/Q_reg[14]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.149}
    {=} {Slack Time} {0.733}
  END_SLK_CLC
  SLK 0.733

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.733} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.733} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.792} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.792} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.936} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.936} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.000} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.000} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.116} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.116} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.196} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.196} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.244} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.244} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.266} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.266} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.288} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.288} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.328} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.328} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.367} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.367} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.407} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.447} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.486} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.529} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.529} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.549} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.549} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.590} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.590} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.635} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.675} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.715} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {1.021} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_320} {} {0.000} {0.000} {0.018} {0.002} {1.021} {1.754} {} {} {}
    INST {mul_95_34_g5555__1881} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {1.076} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_256} {} {0.000} {0.000} {0.015} {0.002} {1.076} {1.809} {} {} {}
    INST {g4519__6417} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.104} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[14]} {} {0.000} {0.000} {0.032} {0.003} {1.104} {1.837} {} {} {}
    INST {g4496__4319} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.149} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[14]} {} {0.000} {0.000} {0.038} {0.006} {1.149} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.733} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.733} {} {} {}
  END_CAP_CLK_PATH

END_PATH 8

PATH 9
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[13]} {CK}
  ENDPT {r3/Q_reg[13]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.109}
    {=} {Slack Time} {0.773}
  END_SLK_CLC
  SLK 0.773

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.773} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.773} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.832} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.832} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.976} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.976} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.040} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.040} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.156} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.156} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.235} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.235} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.284} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.284} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.305} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.305} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.328} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.328} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.367} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.367} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.407} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.447} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.486} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.526} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.569} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.569} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.589} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.589} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.629} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.629} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.675} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.715} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.754} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {1.036} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_255} {} {0.000} {0.000} {0.015} {0.002} {1.036} {1.809} {} {} {}
    INST {g4534__7098} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.064} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[13]} {} {0.000} {0.000} {0.032} {0.003} {1.064} {1.837} {} {} {}
    INST {g4497__8428} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.109} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[13]} {} {0.000} {0.000} {0.038} {0.006} {1.109} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.773} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.773} {} {} {}
  END_CAP_CLK_PATH

END_PATH 9

PATH 10
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[13]} {CK}
  ENDPT {r2/Q_reg[13]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.109}
    {=} {Slack Time} {0.773}
  END_SLK_CLC
  SLK 0.773

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.773} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.773} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.832} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.832} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.976} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.976} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.040} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.040} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.156} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.156} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.235} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.235} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.284} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.284} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.305} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.305} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.328} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.328} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.367} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.367} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.407} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.447} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.486} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.526} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.569} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.569} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.589} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.589} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.629} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.629} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.675} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.715} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.754} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {1.036} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_255} {} {0.000} {0.000} {0.015} {0.002} {1.036} {1.809} {} {} {}
    INST {g4534__7098} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.064} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[13]} {} {0.000} {0.000} {0.032} {0.003} {1.064} {1.837} {} {} {}
    INST {g4497__8428} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.109} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[13]} {} {0.000} {0.000} {0.038} {0.006} {1.109} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.773} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.773} {} {} {}
  END_CAP_CLK_PATH

END_PATH 10

PATH 11
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[13]} {CK}
  ENDPT {r1/Q_reg[13]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.109}
    {=} {Slack Time} {0.773}
  END_SLK_CLC
  SLK 0.773

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.773} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.773} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.832} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.832} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.976} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.976} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.040} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.040} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.156} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.156} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.235} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.235} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.284} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.284} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.305} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.305} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.328} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.328} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.367} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.367} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.407} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.447} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.486} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.526} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.569} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.569} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.589} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.589} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.629} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.629} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.675} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.715} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.754} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {1.036} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_255} {} {0.000} {0.000} {0.015} {0.002} {1.036} {1.809} {} {} {}
    INST {g4534__7098} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.064} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[13]} {} {0.000} {0.000} {0.032} {0.003} {1.064} {1.837} {} {} {}
    INST {g4497__8428} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.109} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[13]} {} {0.000} {0.000} {0.038} {0.006} {1.109} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.773} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.773} {} {} {}
  END_CAP_CLK_PATH

END_PATH 11

PATH 12
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[13]} {CK}
  ENDPT {r0/Q_reg[13]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.109}
    {=} {Slack Time} {0.773}
  END_SLK_CLC
  SLK 0.773

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.773} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.773} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.832} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.832} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.976} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.976} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.040} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.040} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.156} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.156} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.235} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.235} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.284} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.284} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.305} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.305} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.328} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.328} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.367} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.367} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.407} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.447} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.486} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.526} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.569} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.569} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.589} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.589} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.629} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.629} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.675} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.715} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.754} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {1.036} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_255} {} {0.000} {0.000} {0.015} {0.002} {1.036} {1.809} {} {} {}
    INST {g4534__7098} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.064} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[13]} {} {0.000} {0.000} {0.032} {0.003} {1.064} {1.837} {} {} {}
    INST {g4497__8428} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.109} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[13]} {} {0.000} {0.000} {0.038} {0.006} {1.109} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.773} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.773} {} {} {}
  END_CAP_CLK_PATH

END_PATH 12

PATH 13
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[15]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1189999999999998}
    {=} {Slack Time} {0.781}
  END_SLK_CLC
  SLK 0.781

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.781} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.781} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.840} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.840} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.984} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.984} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.048} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.048} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.164} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.164} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.243} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.243} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.292} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.292} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.313} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.313} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.336} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.336} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.375} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.375} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.415} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.415} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.454} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.454} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.494} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.494} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.534} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.534} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.577} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.577} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.596} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.596} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.637} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.637} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.683} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.683} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.722} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.722} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.762} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.762} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {1.021} {1.802} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_320} {} {0.000} {0.000} {0.018} {0.002} {1.021} {1.802} {} {} {}
    INST {mul_95_34_g5555__1881} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.017} {} {1.060} {1.841} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_322} {} {0.000} {0.000} {0.017} {0.002} {1.060} {1.841} {} {} {}
    INST {mul_95_34_g5554__6131} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {1.092} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_257} {} {0.000} {0.000} {0.014} {0.002} {1.092} {1.872} {} {} {}
    INST {g4521__2398} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.119} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[15]} {} {0.000} {0.000} {0.032} {0.003} {1.119} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.781} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.781} {} {} {}
  END_CAP_CLK_PATH

END_PATH 13

PATH 14
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[14]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.1039999999999999}
    {=} {Slack Time} {0.796}
  END_SLK_CLC
  SLK 0.796

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.796} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.796} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.855} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.855} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {0.999} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {0.999} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.063} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.063} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.179} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.179} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.258} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.258} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.307} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.307} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.329} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.329} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.351} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.351} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.391} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.391} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.430} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.430} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.470} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.470} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.510} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.510} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.549} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.549} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.592} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.592} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.612} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.612} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.653} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.653} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.698} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.698} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.738} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.738} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.778} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.778} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {1.021} {1.817} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_320} {} {0.000} {0.000} {0.018} {0.002} {1.021} {1.817} {} {} {}
    INST {mul_95_34_g5555__1881} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {1.076} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_256} {} {0.000} {0.000} {0.015} {0.002} {1.076} {1.872} {} {} {}
    INST {g4519__6417} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.104} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[14]} {} {0.000} {0.000} {0.032} {0.003} {1.104} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.796} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.796} {} {} {}
  END_CAP_CLK_PATH

END_PATH 14

PATH 15
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[12]} {CK}
  ENDPT {r3/Q_reg[12]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.069}
    {=} {Slack Time} {0.813}
  END_SLK_CLC
  SLK 0.813

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.813} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.813} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.872} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.872} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.016} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.016} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.080} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.080} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.196} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.196} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.275} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.275} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.324} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.324} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.345} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.345} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.368} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.368} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.407} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.447} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.486} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.526} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.566} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.566} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.609} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.609} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.628} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.628} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.669} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.669} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.714} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.754} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.997} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_254} {} {0.000} {0.000} {0.015} {0.002} {0.997} {1.809} {} {} {}
    INST {g4530__2802} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.024} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[12]} {} {0.000} {0.000} {0.032} {0.003} {1.024} {1.837} {} {} {}
    INST {g4494__5107} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.069} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[12]} {} {0.000} {0.000} {0.038} {0.006} {1.069} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.813} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.813} {} {} {}
  END_CAP_CLK_PATH

END_PATH 15

PATH 16
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[12]} {CK}
  ENDPT {r2/Q_reg[12]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.069}
    {=} {Slack Time} {0.813}
  END_SLK_CLC
  SLK 0.813

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.813} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.813} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.872} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.872} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.016} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.016} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.080} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.080} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.196} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.196} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.275} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.275} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.324} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.324} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.345} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.345} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.368} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.368} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.407} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.447} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.486} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.526} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.566} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.566} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.609} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.609} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.628} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.628} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.669} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.669} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.714} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.754} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.997} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_254} {} {0.000} {0.000} {0.015} {0.002} {0.997} {1.809} {} {} {}
    INST {g4530__2802} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.024} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[12]} {} {0.000} {0.000} {0.032} {0.003} {1.024} {1.837} {} {} {}
    INST {g4494__5107} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.069} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[12]} {} {0.000} {0.000} {0.038} {0.006} {1.069} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.813} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.813} {} {} {}
  END_CAP_CLK_PATH

END_PATH 16

PATH 17
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[12]} {CK}
  ENDPT {r1/Q_reg[12]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.069}
    {=} {Slack Time} {0.813}
  END_SLK_CLC
  SLK 0.813

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.813} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.813} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.872} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.872} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.016} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.016} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.080} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.080} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.196} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.196} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.275} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.275} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.324} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.324} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.345} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.345} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.368} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.368} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.407} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.447} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.486} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.526} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.566} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.566} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.609} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.609} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.628} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.628} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.669} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.669} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.714} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.754} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.997} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_254} {} {0.000} {0.000} {0.015} {0.002} {0.997} {1.809} {} {} {}
    INST {g4530__2802} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.024} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[12]} {} {0.000} {0.000} {0.032} {0.003} {1.024} {1.837} {} {} {}
    INST {g4494__5107} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.069} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[12]} {} {0.000} {0.000} {0.038} {0.006} {1.069} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.813} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.813} {} {} {}
  END_CAP_CLK_PATH

END_PATH 17

PATH 18
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[12]} {CK}
  ENDPT {r0/Q_reg[12]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.069}
    {=} {Slack Time} {0.813}
  END_SLK_CLC
  SLK 0.813

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.813} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.813} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.872} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.872} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.016} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.016} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.080} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.080} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.196} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.196} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.275} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.275} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.324} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.324} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.345} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.345} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.368} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.368} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.407} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.407} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.447} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.486} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.526} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.566} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.566} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.609} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.609} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.628} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.628} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.669} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.669} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.714} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.754} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.997} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_254} {} {0.000} {0.000} {0.015} {0.002} {0.997} {1.809} {} {} {}
    INST {g4530__2802} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.024} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[12]} {} {0.000} {0.000} {0.032} {0.003} {1.024} {1.837} {} {} {}
    INST {g4494__5107} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.069} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[12]} {} {0.000} {0.000} {0.038} {0.006} {1.069} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.813} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.813} {} {} {}
  END_CAP_CLK_PATH

END_PATH 18

PATH 19
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[13]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.064}
    {=} {Slack Time} {0.836}
  END_SLK_CLC
  SLK 0.836

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.836} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.836} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.895} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.895} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.039} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.039} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.103} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.103} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.219} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.219} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.298} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.298} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.347} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.347} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.368} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.368} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.391} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.391} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.430} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.430} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.470} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.470} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.510} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.510} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.549} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.549} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.589} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.589} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.632} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.632} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.651} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.651} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.692} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.692} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.738} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.738} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.778} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.778} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.981} {1.817} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_318} {} {0.000} {0.000} {0.018} {0.002} {0.981} {1.817} {} {} {}
    INST {mul_95_34_g5556__5115} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {1.036} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_255} {} {0.000} {0.000} {0.015} {0.002} {1.036} {1.872} {} {} {}
    INST {g4534__7098} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.064} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[13]} {} {0.000} {0.000} {0.032} {0.003} {1.064} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.836} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.836} {} {} {}
  END_CAP_CLK_PATH

END_PATH 19

PATH 20
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[11]} {CK}
  ENDPT {r3/Q_reg[11]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0299999999999998}
    {=} {Slack Time} {0.852}
  END_SLK_CLC
  SLK 0.852

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.852} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.852} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.911} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.911} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.056} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.056} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.119} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.119} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.235} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.235} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.315} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.315} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.363} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.363} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.385} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.385} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.408} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.408} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.447} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.486} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.526} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.566} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.566} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.606} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.606} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.648} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.648} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.668} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.668} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.709} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.709} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.754} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.957} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_253} {} {0.000} {0.000} {0.015} {0.002} {0.957} {1.809} {} {} {}
    INST {g4531__1705} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.985} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[11]} {} {0.000} {0.000} {0.032} {0.003} {0.985} {1.837} {} {} {}
    INST {g4499__6783} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.030} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[11]} {} {0.000} {0.000} {0.038} {0.006} {1.030} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.852} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.852} {} {} {}
  END_CAP_CLK_PATH

END_PATH 20

PATH 21
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[11]} {CK}
  ENDPT {r2/Q_reg[11]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0299999999999998}
    {=} {Slack Time} {0.852}
  END_SLK_CLC
  SLK 0.852

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.852} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.852} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.911} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.911} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.056} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.056} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.119} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.119} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.235} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.235} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.315} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.315} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.363} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.363} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.385} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.385} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.408} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.408} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.447} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.486} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.526} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.566} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.566} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.606} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.606} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.648} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.648} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.668} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.668} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.709} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.709} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.754} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.957} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_253} {} {0.000} {0.000} {0.015} {0.002} {0.957} {1.809} {} {} {}
    INST {g4531__1705} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.985} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[11]} {} {0.000} {0.000} {0.032} {0.003} {0.985} {1.837} {} {} {}
    INST {g4499__6783} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.030} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[11]} {} {0.000} {0.000} {0.038} {0.006} {1.030} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.852} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.852} {} {} {}
  END_CAP_CLK_PATH

END_PATH 21

PATH 22
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[11]} {CK}
  ENDPT {r1/Q_reg[11]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0299999999999998}
    {=} {Slack Time} {0.852}
  END_SLK_CLC
  SLK 0.852

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.852} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.852} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.911} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.911} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.056} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.056} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.119} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.119} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.235} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.235} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.315} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.315} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.363} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.363} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.385} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.385} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.408} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.408} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.447} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.486} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.526} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.566} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.566} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.606} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.606} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.648} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.648} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.668} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.668} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.709} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.709} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.754} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.957} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_253} {} {0.000} {0.000} {0.015} {0.002} {0.957} {1.809} {} {} {}
    INST {g4531__1705} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.985} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[11]} {} {0.000} {0.000} {0.032} {0.003} {0.985} {1.837} {} {} {}
    INST {g4499__6783} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.030} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[11]} {} {0.000} {0.000} {0.038} {0.006} {1.030} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.852} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.852} {} {} {}
  END_CAP_CLK_PATH

END_PATH 22

PATH 23
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[11]} {CK}
  ENDPT {r0/Q_reg[11]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.0299999999999998}
    {=} {Slack Time} {0.852}
  END_SLK_CLC
  SLK 0.852

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.852} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.852} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.911} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.911} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.056} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.056} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.119} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.119} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.235} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.235} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.315} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.315} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.363} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.363} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.385} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.385} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.408} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.408} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.447} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.447} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.486} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.486} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.526} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.526} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.566} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.566} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.606} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.606} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.648} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.648} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.668} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.668} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.709} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.709} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.754} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.957} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_253} {} {0.000} {0.000} {0.015} {0.002} {0.957} {1.809} {} {} {}
    INST {g4531__1705} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.985} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[11]} {} {0.000} {0.000} {0.032} {0.003} {0.985} {1.837} {} {} {}
    INST {g4499__6783} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {1.030} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[11]} {} {0.000} {0.000} {0.038} {0.006} {1.030} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.852} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.852} {} {} {}
  END_CAP_CLK_PATH

END_PATH 23

PATH 24
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[12]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {1.025}
    {=} {Slack Time} {0.875}
  END_SLK_CLC
  SLK 0.875

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.875} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.875} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.935} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.935} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.079} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.079} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.143} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.143} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.258} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.258} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.338} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.338} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.387} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.387} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.408} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.408} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.431} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.431} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.470} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.470} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.510} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.510} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.549} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.549} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.589} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.589} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.629} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.629} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.671} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.671} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.691} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.691} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.732} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.732} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.777} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.777} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.942} {1.817} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_316} {} {0.000} {0.000} {0.018} {0.002} {0.942} {1.817} {} {} {}
    INST {mul_95_34_g5557__7482} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.997} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_254} {} {0.000} {0.000} {0.015} {0.002} {0.997} {1.872} {} {} {}
    INST {g4530__2802} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {1.024} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[12]} {} {0.000} {0.000} {0.032} {0.003} {1.024} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.875} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.875} {} {} {}
  END_CAP_CLK_PATH

END_PATH 24

PATH 25
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[10]} {CK}
  ENDPT {r3/Q_reg[10]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.9889999999999999}
    {=} {Slack Time} {0.893}
  END_SLK_CLC
  SLK 0.893

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.893} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.893} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.952} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.952} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.096} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.096} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.160} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.160} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.276} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.276} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.355} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.355} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.404} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.404} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.425} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.425} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.448} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.448} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.487} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.487} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.527} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.527} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.567} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.567} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.606} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.606} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.646} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.646} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.689} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.689} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.708} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.708} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.749} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.749} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.060} {0.000} {0.015} {} {0.917} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_252} {} {0.000} {0.000} {0.015} {0.002} {0.917} {1.809} {} {} {}
    INST {g4529__1617} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.944} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[10]} {} {0.000} {0.000} {0.032} {0.003} {0.944} {1.837} {} {} {}
    INST {g4500__3680} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.989} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[10]} {} {0.000} {0.000} {0.038} {0.006} {0.989} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.893} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.893} {} {} {}
  END_CAP_CLK_PATH

END_PATH 25

PATH 26
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[10]} {CK}
  ENDPT {r2/Q_reg[10]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.9889999999999999}
    {=} {Slack Time} {0.893}
  END_SLK_CLC
  SLK 0.893

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.893} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.893} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.952} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.952} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.096} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.096} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.160} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.160} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.276} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.276} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.355} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.355} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.404} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.404} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.425} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.425} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.448} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.448} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.487} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.487} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.527} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.527} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.567} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.567} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.606} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.606} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.646} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.646} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.689} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.689} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.708} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.708} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.749} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.749} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.060} {0.000} {0.015} {} {0.917} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_252} {} {0.000} {0.000} {0.015} {0.002} {0.917} {1.809} {} {} {}
    INST {g4529__1617} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.944} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[10]} {} {0.000} {0.000} {0.032} {0.003} {0.944} {1.837} {} {} {}
    INST {g4500__3680} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.989} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[10]} {} {0.000} {0.000} {0.038} {0.006} {0.989} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.893} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.893} {} {} {}
  END_CAP_CLK_PATH

END_PATH 26

PATH 27
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[10]} {CK}
  ENDPT {r1/Q_reg[10]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.9889999999999999}
    {=} {Slack Time} {0.893}
  END_SLK_CLC
  SLK 0.893

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.893} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.893} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.952} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.952} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.096} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.096} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.160} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.160} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.276} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.276} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.355} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.355} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.404} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.404} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.425} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.425} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.448} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.448} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.487} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.487} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.527} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.527} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.567} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.567} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.606} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.606} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.646} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.646} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.689} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.689} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.708} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.708} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.749} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.749} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.060} {0.000} {0.015} {} {0.917} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_252} {} {0.000} {0.000} {0.015} {0.002} {0.917} {1.809} {} {} {}
    INST {g4529__1617} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.944} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[10]} {} {0.000} {0.000} {0.032} {0.003} {0.944} {1.837} {} {} {}
    INST {g4500__3680} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.989} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[10]} {} {0.000} {0.000} {0.038} {0.006} {0.989} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.893} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.893} {} {} {}
  END_CAP_CLK_PATH

END_PATH 27

PATH 28
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[10]} {CK}
  ENDPT {r0/Q_reg[10]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.9889999999999999}
    {=} {Slack Time} {0.893}
  END_SLK_CLC
  SLK 0.893

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.893} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.893} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.952} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.952} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.096} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.096} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.160} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.160} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.276} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.276} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.355} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.355} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.404} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.404} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.425} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.425} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.448} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.448} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.487} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.487} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.527} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.527} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.567} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.567} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.606} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.606} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.646} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.646} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.689} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.689} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.708} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.708} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.749} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.749} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.060} {0.000} {0.015} {} {0.917} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_252} {} {0.000} {0.000} {0.015} {0.002} {0.917} {1.809} {} {} {}
    INST {g4529__1617} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.944} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[10]} {} {0.000} {0.000} {0.032} {0.003} {0.944} {1.837} {} {} {}
    INST {g4500__3680} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.989} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[10]} {} {0.000} {0.000} {0.038} {0.006} {0.989} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.893} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.893} {} {} {}
  END_CAP_CLK_PATH

END_PATH 28

PATH 29
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[11]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.9849999999999999}
    {=} {Slack Time} {0.915}
  END_SLK_CLC
  SLK 0.915

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.915} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.915} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.974} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.974} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.119} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.119} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.182} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.182} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.298} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.298} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.378} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.378} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.426} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.426} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.448} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.448} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.470} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.470} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.510} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.510} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.549} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.549} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.589} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.589} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.629} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.629} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.669} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.669} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.711} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.711} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.731} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.731} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.772} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.772} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.045} {0.000} {0.018} {} {0.902} {1.817} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_314} {} {0.000} {0.000} {0.018} {0.002} {0.902} {1.817} {} {} {}
    INST {mul_95_34_g5558__4733} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.957} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_253} {} {0.000} {0.000} {0.015} {0.002} {0.957} {1.872} {} {} {}
    INST {g4531__1705} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.985} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[11]} {} {0.000} {0.000} {0.032} {0.003} {0.985} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.915} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.915} {} {} {}
  END_CAP_CLK_PATH

END_PATH 29

PATH 30
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[9]} {CK}
  ENDPT {r3/Q_reg[9]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.943}
    {=} {Slack Time} {0.939}
  END_SLK_CLC
  SLK 0.939

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.939} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.939} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.998} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.998} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.142} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.142} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.206} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.206} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.322} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.322} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.401} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.401} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.450} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.450} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.472} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.472} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.494} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.494} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.534} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.534} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.573} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.573} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.613} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.613} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.653} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.653} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.692} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.692} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.735} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.735} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.755} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.755} {} {} {}
    INST {mul_95_34_g5564__1666} {B} {^} {Y} {v} {} {NAND2X1LVT} {0.022} {0.000} {0.028} {} {0.838} {1.777} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_309} {} {0.000} {0.000} {0.028} {0.002} {0.838} {1.777} {} {} {}
    INST {mul_95_34_g5561__9945} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {0.870} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_251} {} {0.000} {0.000} {0.014} {0.002} {0.870} {1.810} {} {} {}
    INST {g4520__5477} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.898} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[9]} {} {0.000} {0.000} {0.032} {0.003} {0.898} {1.837} {} {} {}
    INST {g4501__1617} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.943} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[9]} {} {0.000} {0.000} {0.038} {0.006} {0.943} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.939} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.939} {} {} {}
  END_CAP_CLK_PATH

END_PATH 30

PATH 31
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[9]} {CK}
  ENDPT {r2/Q_reg[9]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.943}
    {=} {Slack Time} {0.939}
  END_SLK_CLC
  SLK 0.939

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.939} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.939} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.998} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.998} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.142} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.142} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.206} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.206} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.322} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.322} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.401} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.401} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.450} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.450} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.472} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.472} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.494} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.494} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.534} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.534} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.573} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.573} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.613} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.613} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.653} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.653} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.692} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.692} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.735} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.735} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.755} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.755} {} {} {}
    INST {mul_95_34_g5564__1666} {B} {^} {Y} {v} {} {NAND2X1LVT} {0.022} {0.000} {0.028} {} {0.838} {1.777} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_309} {} {0.000} {0.000} {0.028} {0.002} {0.838} {1.777} {} {} {}
    INST {mul_95_34_g5561__9945} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {0.870} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_251} {} {0.000} {0.000} {0.014} {0.002} {0.870} {1.810} {} {} {}
    INST {g4520__5477} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.898} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[9]} {} {0.000} {0.000} {0.032} {0.003} {0.898} {1.837} {} {} {}
    INST {g4501__1617} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.943} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[9]} {} {0.000} {0.000} {0.038} {0.006} {0.943} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.939} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.939} {} {} {}
  END_CAP_CLK_PATH

END_PATH 31

PATH 32
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[9]} {CK}
  ENDPT {r1/Q_reg[9]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.943}
    {=} {Slack Time} {0.939}
  END_SLK_CLC
  SLK 0.939

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.939} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.939} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.998} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.998} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.142} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.142} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.206} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.206} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.322} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.322} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.401} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.401} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.450} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.450} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.472} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.472} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.494} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.494} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.534} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.534} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.573} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.573} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.613} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.613} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.653} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.653} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.692} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.692} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.735} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.735} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.755} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.755} {} {} {}
    INST {mul_95_34_g5564__1666} {B} {^} {Y} {v} {} {NAND2X1LVT} {0.022} {0.000} {0.028} {} {0.838} {1.777} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_309} {} {0.000} {0.000} {0.028} {0.002} {0.838} {1.777} {} {} {}
    INST {mul_95_34_g5561__9945} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {0.870} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_251} {} {0.000} {0.000} {0.014} {0.002} {0.870} {1.810} {} {} {}
    INST {g4520__5477} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.898} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[9]} {} {0.000} {0.000} {0.032} {0.003} {0.898} {1.837} {} {} {}
    INST {g4501__1617} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.943} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[9]} {} {0.000} {0.000} {0.038} {0.006} {0.943} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.939} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.939} {} {} {}
  END_CAP_CLK_PATH

END_PATH 32

PATH 33
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[9]} {CK}
  ENDPT {r0/Q_reg[9]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.943}
    {=} {Slack Time} {0.939}
  END_SLK_CLC
  SLK 0.939

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.939} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.939} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {0.998} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {0.998} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.142} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.142} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.206} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.206} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.322} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.322} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.401} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.401} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.450} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.450} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.472} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.472} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.494} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.494} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.534} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.534} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.573} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.573} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.613} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.613} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.653} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.653} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.692} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.692} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.735} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.735} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.755} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.755} {} {} {}
    INST {mul_95_34_g5564__1666} {B} {^} {Y} {v} {} {NAND2X1LVT} {0.022} {0.000} {0.028} {} {0.838} {1.777} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_309} {} {0.000} {0.000} {0.028} {0.002} {0.838} {1.777} {} {} {}
    INST {mul_95_34_g5561__9945} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {0.870} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_251} {} {0.000} {0.000} {0.014} {0.002} {0.870} {1.810} {} {} {}
    INST {g4520__5477} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.898} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[9]} {} {0.000} {0.000} {0.032} {0.003} {0.898} {1.837} {} {} {}
    INST {g4501__1617} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.943} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[9]} {} {0.000} {0.000} {0.038} {0.006} {0.943} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.939} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.939} {} {} {}
  END_CAP_CLK_PATH

END_PATH 33

PATH 34
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[10]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.944}
    {=} {Slack Time} {0.956}
  END_SLK_CLC
  SLK 0.956

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.956} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.956} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.015} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.015} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.159} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.159} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.223} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.223} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.339} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.339} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.418} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.418} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.467} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.467} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.488} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.488} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.511} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.511} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.550} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.550} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.590} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.590} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.629} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.629} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.669} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.669} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.709} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.709} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.752} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.752} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.771} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.771} {} {} {}
    INST {mul_95_34_g5562__2883} {A1} {^} {Y} {v} {} {OAI221X1LVT} {0.041} {0.000} {0.055} {} {0.856} {1.812} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_311} {} {0.000} {0.000} {0.055} {0.002} {0.856} {1.812} {} {} {}
    INST {mul_95_34_g5559__6161} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.060} {0.000} {0.015} {} {0.917} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_252} {} {0.000} {0.000} {0.015} {0.002} {0.917} {1.872} {} {} {}
    INST {g4529__1617} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.944} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[10]} {} {0.000} {0.000} {0.032} {0.003} {0.944} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.956} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.956} {} {} {}
  END_CAP_CLK_PATH

END_PATH 34

PATH 35
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[8]} {CK}
  ENDPT {r3/Q_reg[8]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8999999999999999}
    {=} {Slack Time} {0.982}
  END_SLK_CLC
  SLK 0.982

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.982} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.982} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.041} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.041} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.185} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.185} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.248} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.248} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.365} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.365} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.444} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.444} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.492} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.492} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.514} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.514} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.537} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.537} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.576} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.576} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.616} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.616} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.655} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.655} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.695} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.695} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.735} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.735} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.777} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.777} {} {} {}
    INST {mul_95_34_g5565__7410} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {0.828} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_250} {} {0.000} {0.000} {0.014} {0.002} {0.828} {1.810} {} {} {}
    INST {g4518__7410} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.856} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[8]} {} {0.000} {0.000} {0.032} {0.003} {0.856} {1.837} {} {} {}
    INST {g4508__1881} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.900} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[8]} {} {0.000} {0.000} {0.038} {0.006} {0.900} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.982} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.982} {} {} {}
  END_CAP_CLK_PATH

END_PATH 35

PATH 36
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[8]} {CK}
  ENDPT {r2/Q_reg[8]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8999999999999999}
    {=} {Slack Time} {0.982}
  END_SLK_CLC
  SLK 0.982

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.982} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.982} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.041} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.041} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.185} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.185} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.248} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.248} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.365} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.365} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.444} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.444} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.492} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.492} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.514} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.514} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.537} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.537} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.576} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.576} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.616} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.616} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.655} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.655} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.695} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.695} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.735} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.735} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.777} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.777} {} {} {}
    INST {mul_95_34_g5565__7410} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {0.828} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_250} {} {0.000} {0.000} {0.014} {0.002} {0.828} {1.810} {} {} {}
    INST {g4518__7410} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.856} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[8]} {} {0.000} {0.000} {0.032} {0.003} {0.856} {1.837} {} {} {}
    INST {g4508__1881} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.900} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[8]} {} {0.000} {0.000} {0.038} {0.006} {0.900} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.982} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.982} {} {} {}
  END_CAP_CLK_PATH

END_PATH 36

PATH 37
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[8]} {CK}
  ENDPT {r1/Q_reg[8]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8999999999999999}
    {=} {Slack Time} {0.982}
  END_SLK_CLC
  SLK 0.982

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.982} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.982} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.041} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.041} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.185} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.185} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.248} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.248} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.365} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.365} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.444} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.444} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.492} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.492} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.514} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.514} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.537} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.537} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.576} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.576} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.616} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.616} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.655} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.655} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.695} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.695} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.735} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.735} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.777} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.777} {} {} {}
    INST {mul_95_34_g5565__7410} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {0.828} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_250} {} {0.000} {0.000} {0.014} {0.002} {0.828} {1.810} {} {} {}
    INST {g4518__7410} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.856} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[8]} {} {0.000} {0.000} {0.032} {0.003} {0.856} {1.837} {} {} {}
    INST {g4508__1881} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.900} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[8]} {} {0.000} {0.000} {0.038} {0.006} {0.900} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.982} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.982} {} {} {}
  END_CAP_CLK_PATH

END_PATH 37

PATH 38
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[8]} {CK}
  ENDPT {r0/Q_reg[8]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8999999999999999}
    {=} {Slack Time} {0.982}
  END_SLK_CLC
  SLK 0.982

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {0.982} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {0.982} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.041} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.041} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.185} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.185} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.248} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.248} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.365} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.365} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.444} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.444} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.492} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.492} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.514} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.514} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.537} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.537} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.576} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.576} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.616} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.616} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.655} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.655} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.695} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.695} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.735} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.735} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.777} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.777} {} {} {}
    INST {mul_95_34_g5565__7410} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {0.828} {1.810} {} {1} {}
    NET {} {} {} {} {} {n_250} {} {0.000} {0.000} {0.014} {0.002} {0.828} {1.810} {} {} {}
    INST {g4518__7410} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.856} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[8]} {} {0.000} {0.000} {0.032} {0.003} {0.856} {1.837} {} {} {}
    INST {g4508__1881} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.900} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[8]} {} {0.000} {0.000} {0.038} {0.006} {0.900} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-0.982} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-0.982} {} {} {}
  END_CAP_CLK_PATH

END_PATH 38

PATH 39
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[7]} {CK}
  ENDPT {r3/Q_reg[7]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.881}
    {=} {Slack Time} {1.001}
  END_SLK_CLC
  SLK 1.001

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.001} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.001} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.060} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.060} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.204} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.204} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.268} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.268} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.384} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.384} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.463} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.463} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.512} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.512} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.534} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.534} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.556} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.556} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.595} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.595} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.635} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.675} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.715} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.754} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.808} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_249} {} {0.000} {0.000} {0.015} {0.002} {0.808} {1.809} {} {} {}
    INST {g4525__8428} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.836} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[7]} {} {0.000} {0.000} {0.032} {0.003} {0.836} {1.837} {} {} {}
    INST {g4506__7098} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.881} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[7]} {} {0.000} {0.000} {0.038} {0.006} {0.881} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.001} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.001} {} {} {}
  END_CAP_CLK_PATH

END_PATH 39

PATH 40
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[7]} {CK}
  ENDPT {r2/Q_reg[7]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.881}
    {=} {Slack Time} {1.001}
  END_SLK_CLC
  SLK 1.001

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.001} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.001} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.060} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.060} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.204} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.204} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.268} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.268} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.384} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.384} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.463} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.463} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.512} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.512} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.534} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.534} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.556} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.556} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.595} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.595} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.635} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.675} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.715} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.754} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.808} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_249} {} {0.000} {0.000} {0.015} {0.002} {0.808} {1.809} {} {} {}
    INST {g4525__8428} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.836} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[7]} {} {0.000} {0.000} {0.032} {0.003} {0.836} {1.837} {} {} {}
    INST {g4506__7098} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.881} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[7]} {} {0.000} {0.000} {0.038} {0.006} {0.881} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.001} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.001} {} {} {}
  END_CAP_CLK_PATH

END_PATH 40

PATH 41
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[7]} {CK}
  ENDPT {r1/Q_reg[7]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.881}
    {=} {Slack Time} {1.001}
  END_SLK_CLC
  SLK 1.001

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.001} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.001} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.060} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.060} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.204} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.204} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.268} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.268} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.384} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.384} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.463} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.463} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.512} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.512} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.534} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.534} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.556} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.556} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.595} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.595} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.635} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.675} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.715} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.754} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.808} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_249} {} {0.000} {0.000} {0.015} {0.002} {0.808} {1.809} {} {} {}
    INST {g4525__8428} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.836} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[7]} {} {0.000} {0.000} {0.032} {0.003} {0.836} {1.837} {} {} {}
    INST {g4506__7098} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.881} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[7]} {} {0.000} {0.000} {0.038} {0.006} {0.881} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.001} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.001} {} {} {}
  END_CAP_CLK_PATH

END_PATH 41

PATH 42
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[7]} {CK}
  ENDPT {r0/Q_reg[7]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.881}
    {=} {Slack Time} {1.001}
  END_SLK_CLC
  SLK 1.001

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.001} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.001} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.060} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.060} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.204} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.204} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.268} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.268} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.384} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.384} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.463} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.463} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.512} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.512} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.534} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.534} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.556} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.556} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.595} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.595} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.635} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.675} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.715} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.754} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.808} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_249} {} {0.000} {0.000} {0.015} {0.002} {0.808} {1.809} {} {} {}
    INST {g4525__8428} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.836} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[7]} {} {0.000} {0.000} {0.032} {0.003} {0.836} {1.837} {} {} {}
    INST {g4506__7098} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.881} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[7]} {} {0.000} {0.000} {0.038} {0.006} {0.881} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.001} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.001} {} {} {}
  END_CAP_CLK_PATH

END_PATH 42

PATH 43
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[9]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8979999999999999}
    {=} {Slack Time} {1.002}
  END_SLK_CLC
  SLK 1.002

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.002} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.002} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.061} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.061} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.205} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.205} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.269} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.269} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.385} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.385} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.464} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.464} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.513} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.513} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.534} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.534} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.557} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.557} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.596} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.596} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.636} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.636} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.676} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.676} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.716} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.716} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.755} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.755} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.798} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.798} {} {} {}
    INST {mul_95_34_g5567__5477} {B} {v} {Y} {^} {} {NAND2BX1LVT} {0.020} {0.000} {0.025} {} {0.816} {1.818} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_305} {} {0.000} {0.000} {0.025} {0.004} {0.816} {1.818} {} {} {}
    INST {mul_95_34_g5564__1666} {B} {^} {Y} {v} {} {NAND2X1LVT} {0.022} {0.000} {0.028} {} {0.838} {1.840} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_309} {} {0.000} {0.000} {0.028} {0.002} {0.838} {1.840} {} {} {}
    INST {mul_95_34_g5561__9945} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {0.870} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_251} {} {0.000} {0.000} {0.014} {0.002} {0.870} {1.872} {} {} {}
    INST {g4520__5477} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.898} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[9]} {} {0.000} {0.000} {0.032} {0.003} {0.898} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.002} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.002} {} {} {}
  END_CAP_CLK_PATH

END_PATH 43

PATH 44
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[6]} {CK}
  ENDPT {r3/Q_reg[6]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.841}
    {=} {Slack Time} {1.041}
  END_SLK_CLC
  SLK 1.041

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.041} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.041} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.100} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.100} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.244} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.244} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.308} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.308} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.424} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.424} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.503} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.503} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.552} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.552} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.573} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.573} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.596} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.596} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.635} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.675} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.715} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.754} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.769} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_248} {} {0.000} {0.000} {0.015} {0.002} {0.769} {1.809} {} {} {}
    INST {g4526__5526} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.796} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[6]} {} {0.000} {0.000} {0.032} {0.003} {0.796} {1.837} {} {} {}
    INST {g4503__1705} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.841} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[6]} {} {0.000} {0.000} {0.038} {0.006} {0.841} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.041} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.041} {} {} {}
  END_CAP_CLK_PATH

END_PATH 44

PATH 45
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[6]} {CK}
  ENDPT {r2/Q_reg[6]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.841}
    {=} {Slack Time} {1.041}
  END_SLK_CLC
  SLK 1.041

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.041} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.041} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.100} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.100} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.244} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.244} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.308} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.308} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.424} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.424} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.503} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.503} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.552} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.552} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.573} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.573} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.596} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.596} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.635} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.675} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.715} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.754} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.769} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_248} {} {0.000} {0.000} {0.015} {0.002} {0.769} {1.809} {} {} {}
    INST {g4526__5526} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.796} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[6]} {} {0.000} {0.000} {0.032} {0.003} {0.796} {1.837} {} {} {}
    INST {g4503__1705} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.841} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[6]} {} {0.000} {0.000} {0.038} {0.006} {0.841} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.041} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.041} {} {} {}
  END_CAP_CLK_PATH

END_PATH 45

PATH 46
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[6]} {CK}
  ENDPT {r1/Q_reg[6]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.841}
    {=} {Slack Time} {1.041}
  END_SLK_CLC
  SLK 1.041

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.041} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.041} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.100} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.100} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.244} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.244} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.308} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.308} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.424} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.424} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.503} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.503} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.552} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.552} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.573} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.573} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.596} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.596} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.635} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.675} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.715} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.754} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.769} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_248} {} {0.000} {0.000} {0.015} {0.002} {0.769} {1.809} {} {} {}
    INST {g4526__5526} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.796} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[6]} {} {0.000} {0.000} {0.032} {0.003} {0.796} {1.837} {} {} {}
    INST {g4503__1705} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.841} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[6]} {} {0.000} {0.000} {0.038} {0.006} {0.841} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.041} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.041} {} {} {}
  END_CAP_CLK_PATH

END_PATH 46

PATH 47
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[6]} {CK}
  ENDPT {r0/Q_reg[6]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.841}
    {=} {Slack Time} {1.041}
  END_SLK_CLC
  SLK 1.041

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.041} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.041} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.100} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.100} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.244} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.244} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.308} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.308} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.424} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.424} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.503} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.503} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.552} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.552} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.573} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.573} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.596} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.596} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.635} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.675} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.715} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.754} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.769} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_248} {} {0.000} {0.000} {0.015} {0.002} {0.769} {1.809} {} {} {}
    INST {g4526__5526} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.796} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[6]} {} {0.000} {0.000} {0.032} {0.003} {0.796} {1.837} {} {} {}
    INST {g4503__1705} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.841} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[6]} {} {0.000} {0.000} {0.038} {0.006} {0.841} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.041} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.041} {} {} {}
  END_CAP_CLK_PATH

END_PATH 47

PATH 48
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[8]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8559999999999999}
    {=} {Slack Time} {1.044}
  END_SLK_CLC
  SLK 1.044

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.044} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.044} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.104} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.104} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.248} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.248} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.311} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.311} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.427} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.427} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.507} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.507} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.555} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.555} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.577} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.577} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.600} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.600} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.639} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.639} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.679} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.679} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.718} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.718} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.758} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.758} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.798} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.798} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.043} {0.000} {0.023} {} {0.796} {1.840} {} {2} {}
    NET {} {} {} {} {} {mul_95_34_n_303} {} {0.000} {0.000} {0.023} {0.004} {0.796} {1.840} {} {} {}
    INST {mul_95_34_g5565__7410} {B} {v} {Y} {^} {} {XNOR2X1LVT} {0.032} {0.000} {0.014} {} {0.828} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_250} {} {0.000} {0.000} {0.014} {0.002} {0.828} {1.872} {} {} {}
    INST {g4518__7410} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.856} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[8]} {} {0.000} {0.000} {0.032} {0.003} {0.856} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.044} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.044} {} {} {}
  END_CAP_CLK_PATH

END_PATH 48

PATH 49
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[7]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8359999999999999}
    {=} {Slack Time} {1.064}
  END_SLK_CLC
  SLK 1.064

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.064} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.064} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.123} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.123} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.267} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.267} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.331} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.331} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.447} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.447} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.526} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.526} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.575} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.575} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.596} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.596} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.619} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.619} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.658} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.658} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.698} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.698} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.738} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.738} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.778} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.778} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.753} {1.817} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_297} {} {0.000} {0.000} {0.018} {0.002} {0.753} {1.817} {} {} {}
    INST {mul_95_34_g5569__5107} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.808} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_249} {} {0.000} {0.000} {0.015} {0.002} {0.808} {1.872} {} {} {}
    INST {g4525__8428} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.836} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[7]} {} {0.000} {0.000} {0.032} {0.003} {0.836} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.064} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.064} {} {} {}
  END_CAP_CLK_PATH

END_PATH 49

PATH 50
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[5]} {CK}
  ENDPT {r3/Q_reg[5]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8019999999999998}
    {=} {Slack Time} {1.080}
  END_SLK_CLC
  SLK 1.080

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.080} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.080} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.139} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.139} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.283} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.283} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.347} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.347} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.463} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.463} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.542} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.542} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.591} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.613} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.613} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.635} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.674} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.674} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.714} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.754} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.729} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_247} {} {0.000} {0.000} {0.015} {0.002} {0.729} {1.809} {} {} {}
    INST {g4527__6783} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.035} {} {0.757} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[5]} {} {0.000} {0.000} {0.035} {0.003} {0.757} {1.837} {} {} {}
    INST {g4504__5122} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.802} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[5]} {} {0.000} {0.000} {0.038} {0.006} {0.802} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.080} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.080} {} {} {}
  END_CAP_CLK_PATH

END_PATH 50

PATH 51
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[5]} {CK}
  ENDPT {r2/Q_reg[5]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8019999999999998}
    {=} {Slack Time} {1.080}
  END_SLK_CLC
  SLK 1.080

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.080} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.080} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.139} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.139} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.283} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.283} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.347} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.347} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.463} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.463} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.542} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.542} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.591} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.613} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.613} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.635} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.674} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.674} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.714} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.754} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.729} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_247} {} {0.000} {0.000} {0.015} {0.002} {0.729} {1.809} {} {} {}
    INST {g4527__6783} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.035} {} {0.757} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[5]} {} {0.000} {0.000} {0.035} {0.003} {0.757} {1.837} {} {} {}
    INST {g4504__5122} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.802} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[5]} {} {0.000} {0.000} {0.038} {0.006} {0.802} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.080} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.080} {} {} {}
  END_CAP_CLK_PATH

END_PATH 51

PATH 52
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[5]} {CK}
  ENDPT {r1/Q_reg[5]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8019999999999998}
    {=} {Slack Time} {1.080}
  END_SLK_CLC
  SLK 1.080

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.080} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.080} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.139} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.139} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.283} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.283} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.347} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.347} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.463} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.463} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.542} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.542} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.591} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.613} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.613} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.635} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.674} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.674} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.714} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.754} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.729} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_247} {} {0.000} {0.000} {0.015} {0.002} {0.729} {1.809} {} {} {}
    INST {g4527__6783} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.035} {} {0.757} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[5]} {} {0.000} {0.000} {0.035} {0.003} {0.757} {1.837} {} {} {}
    INST {g4504__5122} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.802} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[5]} {} {0.000} {0.000} {0.038} {0.006} {0.802} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.080} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.080} {} {} {}
  END_CAP_CLK_PATH

END_PATH 52

PATH 53
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[5]} {CK}
  ENDPT {r0/Q_reg[5]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.8019999999999998}
    {=} {Slack Time} {1.080}
  END_SLK_CLC
  SLK 1.080

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.080} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.080} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.139} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.139} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.283} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.283} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.347} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.347} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.463} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.463} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.542} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.542} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.591} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.613} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.613} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.635} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.635} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.674} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.674} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.714} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.754} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.729} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_247} {} {0.000} {0.000} {0.015} {0.002} {0.729} {1.809} {} {} {}
    INST {g4527__6783} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.035} {} {0.757} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[5]} {} {0.000} {0.000} {0.035} {0.003} {0.757} {1.837} {} {} {}
    INST {g4504__5122} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.802} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[5]} {} {0.000} {0.000} {0.038} {0.006} {0.802} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.080} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.080} {} {} {}
  END_CAP_CLK_PATH

END_PATH 53

PATH 54
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[6]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7959999999999998}
    {=} {Slack Time} {1.104}
  END_SLK_CLC
  SLK 1.104

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.104} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.104} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.163} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.163} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.307} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.307} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.371} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.371} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.487} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.487} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.566} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.566} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.615} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.615} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.636} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.636} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.659} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.659} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.698} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.698} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.738} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.738} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.778} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.778} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.714} {1.817} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_287} {} {0.000} {0.000} {0.018} {0.002} {0.714} {1.817} {} {} {}
    INST {mul_95_34_g5572__8428} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.769} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_248} {} {0.000} {0.000} {0.015} {0.002} {0.769} {1.872} {} {} {}
    INST {g4526__5526} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.796} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[6]} {} {0.000} {0.000} {0.032} {0.003} {0.796} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.104} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.104} {} {} {}
  END_CAP_CLK_PATH

END_PATH 54

PATH 55
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[0]} {CK}
  ENDPT {r3/Q_reg[0]} {D} {DFFRHQX1LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.010}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.890}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7819999999999998}
    {=} {Slack Time} {1.108}
  END_SLK_CLC
  SLK 1.108

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.108} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.108} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.167} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.167} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.311} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.311} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.375} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.375} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.491} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.491} {} {} {}
    INST {g4737__2398} {B} {^} {Y} {v} {} {NOR2BX1LVT} {0.051} {0.000} {0.050} {} {0.433} {1.541} {} {1} {}
    NET {} {} {} {} {} {n_33} {} {0.000} {0.000} {0.050} {0.002} {0.433} {1.541} {} {} {}
    INST {g4537__5115} {A0} {v} {Y} {^} {} {OAI21X1LVT} {0.030} {0.000} {0.034} {} {0.464} {1.572} {} {1} {}
    NET {} {} {} {} {} {n_105} {} {0.000} {0.000} {0.034} {0.002} {0.464} {1.572} {} {} {}
    INST {g4510__7482} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.027} {0.000} {0.023} {} {0.491} {1.599} {} {1} {}
    NET {} {} {} {} {} {n_113} {} {0.000} {0.000} {0.023} {0.002} {0.491} {1.599} {} {} {}
    INST {g4493__2398} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.027} {0.000} {0.024} {} {0.518} {1.626} {} {1} {}
    NET {} {} {} {} {} {n_114} {} {0.000} {0.000} {0.024} {0.002} {0.518} {1.626} {} {} {}
    INST {g4489__1666} {A1} {^} {Y} {v} {} {AOI21X1LVT} {0.025} {0.000} {0.031} {} {0.543} {1.651} {} {1} {}
    NET {} {} {} {} {} {n_118} {} {0.000} {0.000} {0.031} {0.002} {0.543} {1.651} {} {} {}
    INST {g4487__2883} {A1} {v} {Y} {^} {} {OAI21X1LVT} {0.027} {0.000} {0.033} {} {0.570} {1.677} {} {1} {}
    NET {} {} {} {} {} {n_121} {} {0.000} {0.000} {0.033} {0.002} {0.570} {1.677} {} {} {}
    INST {g4485__9315} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.024} {} {0.598} {1.705} {} {1} {}
    NET {} {} {} {} {} {n_122} {} {0.000} {0.000} {0.024} {0.002} {0.598} {1.705} {} {} {}
    INST {g4482__7482} {A1} {^} {Y} {v} {} {AOI21X1LVT} {0.024} {0.000} {0.030} {} {0.621} {1.729} {} {1} {}
    NET {} {} {} {} {} {n_125} {} {0.000} {0.000} {0.030} {0.002} {0.621} {1.729} {} {} {}
    INST {g4480__1881} {A1} {v} {Y} {v} {} {OA21X1LVT} {0.033} {0.000} {0.013} {} {0.654} {1.762} {} {1} {}
    NET {} {} {} {} {} {n_128} {} {0.000} {0.000} {0.013} {0.002} {0.654} {1.762} {} {} {}
    INST {g4477__8246} {D} {v} {Y} {^} {} {NOR4X1LVT} {0.036} {0.000} {0.063} {} {0.691} {1.799} {} {1} {}
    NET {} {} {} {} {} {n_130} {} {0.000} {0.000} {0.063} {0.002} {0.691} {1.799} {} {} {}
    INST {g4475__1705} {A1} {^} {Y} {v} {} {OAI211X1LVT} {0.044} {0.000} {0.057} {} {0.735} {1.843} {} {2} {}
    NET {} {} {} {} {} {dataW[0]} {} {0.000} {0.000} {0.057} {0.003} {0.735} {1.843} {} {} {}
    INST {g4474__2802} {A} {v} {Y} {v} {} {MX2X1LVT} {0.047} {0.000} {0.032} {} {0.782} {1.890} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[0]} {} {0.000} {0.000} {0.032} {0.006} {0.782} {1.890} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.108} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.108} {} {} {}
  END_CAP_CLK_PATH

END_PATH 55

PATH 56
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[0]} {CK}
  ENDPT {r2/Q_reg[0]} {D} {DFFRHQX1LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.010}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.890}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7819999999999998}
    {=} {Slack Time} {1.108}
  END_SLK_CLC
  SLK 1.108

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.108} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.108} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.167} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.167} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.311} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.311} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.375} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.375} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.491} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.491} {} {} {}
    INST {g4737__2398} {B} {^} {Y} {v} {} {NOR2BX1LVT} {0.051} {0.000} {0.050} {} {0.433} {1.541} {} {1} {}
    NET {} {} {} {} {} {n_33} {} {0.000} {0.000} {0.050} {0.002} {0.433} {1.541} {} {} {}
    INST {g4537__5115} {A0} {v} {Y} {^} {} {OAI21X1LVT} {0.030} {0.000} {0.034} {} {0.464} {1.572} {} {1} {}
    NET {} {} {} {} {} {n_105} {} {0.000} {0.000} {0.034} {0.002} {0.464} {1.572} {} {} {}
    INST {g4510__7482} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.027} {0.000} {0.023} {} {0.491} {1.599} {} {1} {}
    NET {} {} {} {} {} {n_113} {} {0.000} {0.000} {0.023} {0.002} {0.491} {1.599} {} {} {}
    INST {g4493__2398} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.027} {0.000} {0.024} {} {0.518} {1.626} {} {1} {}
    NET {} {} {} {} {} {n_114} {} {0.000} {0.000} {0.024} {0.002} {0.518} {1.626} {} {} {}
    INST {g4489__1666} {A1} {^} {Y} {v} {} {AOI21X1LVT} {0.025} {0.000} {0.031} {} {0.543} {1.651} {} {1} {}
    NET {} {} {} {} {} {n_118} {} {0.000} {0.000} {0.031} {0.002} {0.543} {1.651} {} {} {}
    INST {g4487__2883} {A1} {v} {Y} {^} {} {OAI21X1LVT} {0.027} {0.000} {0.033} {} {0.570} {1.677} {} {1} {}
    NET {} {} {} {} {} {n_121} {} {0.000} {0.000} {0.033} {0.002} {0.570} {1.677} {} {} {}
    INST {g4485__9315} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.024} {} {0.598} {1.705} {} {1} {}
    NET {} {} {} {} {} {n_122} {} {0.000} {0.000} {0.024} {0.002} {0.598} {1.705} {} {} {}
    INST {g4482__7482} {A1} {^} {Y} {v} {} {AOI21X1LVT} {0.024} {0.000} {0.030} {} {0.621} {1.729} {} {1} {}
    NET {} {} {} {} {} {n_125} {} {0.000} {0.000} {0.030} {0.002} {0.621} {1.729} {} {} {}
    INST {g4480__1881} {A1} {v} {Y} {v} {} {OA21X1LVT} {0.033} {0.000} {0.013} {} {0.654} {1.762} {} {1} {}
    NET {} {} {} {} {} {n_128} {} {0.000} {0.000} {0.013} {0.002} {0.654} {1.762} {} {} {}
    INST {g4477__8246} {D} {v} {Y} {^} {} {NOR4X1LVT} {0.036} {0.000} {0.063} {} {0.691} {1.799} {} {1} {}
    NET {} {} {} {} {} {n_130} {} {0.000} {0.000} {0.063} {0.002} {0.691} {1.799} {} {} {}
    INST {g4475__1705} {A1} {^} {Y} {v} {} {OAI211X1LVT} {0.044} {0.000} {0.057} {} {0.735} {1.843} {} {2} {}
    NET {} {} {} {} {} {dataW[0]} {} {0.000} {0.000} {0.057} {0.003} {0.735} {1.843} {} {} {}
    INST {g4474__2802} {A} {v} {Y} {v} {} {MX2X1LVT} {0.047} {0.000} {0.032} {} {0.782} {1.890} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[0]} {} {0.000} {0.000} {0.032} {0.006} {0.782} {1.890} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.108} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.108} {} {} {}
  END_CAP_CLK_PATH

END_PATH 56

PATH 57
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[0]} {CK}
  ENDPT {r1/Q_reg[0]} {D} {DFFRHQX1LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.010}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.890}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7819999999999998}
    {=} {Slack Time} {1.108}
  END_SLK_CLC
  SLK 1.108

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.108} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.108} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.167} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.167} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.311} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.311} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.375} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.375} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.491} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.491} {} {} {}
    INST {g4737__2398} {B} {^} {Y} {v} {} {NOR2BX1LVT} {0.051} {0.000} {0.050} {} {0.433} {1.541} {} {1} {}
    NET {} {} {} {} {} {n_33} {} {0.000} {0.000} {0.050} {0.002} {0.433} {1.541} {} {} {}
    INST {g4537__5115} {A0} {v} {Y} {^} {} {OAI21X1LVT} {0.030} {0.000} {0.034} {} {0.464} {1.572} {} {1} {}
    NET {} {} {} {} {} {n_105} {} {0.000} {0.000} {0.034} {0.002} {0.464} {1.572} {} {} {}
    INST {g4510__7482} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.027} {0.000} {0.023} {} {0.491} {1.599} {} {1} {}
    NET {} {} {} {} {} {n_113} {} {0.000} {0.000} {0.023} {0.002} {0.491} {1.599} {} {} {}
    INST {g4493__2398} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.027} {0.000} {0.024} {} {0.518} {1.626} {} {1} {}
    NET {} {} {} {} {} {n_114} {} {0.000} {0.000} {0.024} {0.002} {0.518} {1.626} {} {} {}
    INST {g4489__1666} {A1} {^} {Y} {v} {} {AOI21X1LVT} {0.025} {0.000} {0.031} {} {0.543} {1.651} {} {1} {}
    NET {} {} {} {} {} {n_118} {} {0.000} {0.000} {0.031} {0.002} {0.543} {1.651} {} {} {}
    INST {g4487__2883} {A1} {v} {Y} {^} {} {OAI21X1LVT} {0.027} {0.000} {0.033} {} {0.570} {1.677} {} {1} {}
    NET {} {} {} {} {} {n_121} {} {0.000} {0.000} {0.033} {0.002} {0.570} {1.677} {} {} {}
    INST {g4485__9315} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.024} {} {0.598} {1.705} {} {1} {}
    NET {} {} {} {} {} {n_122} {} {0.000} {0.000} {0.024} {0.002} {0.598} {1.705} {} {} {}
    INST {g4482__7482} {A1} {^} {Y} {v} {} {AOI21X1LVT} {0.024} {0.000} {0.030} {} {0.621} {1.729} {} {1} {}
    NET {} {} {} {} {} {n_125} {} {0.000} {0.000} {0.030} {0.002} {0.621} {1.729} {} {} {}
    INST {g4480__1881} {A1} {v} {Y} {v} {} {OA21X1LVT} {0.033} {0.000} {0.013} {} {0.654} {1.762} {} {1} {}
    NET {} {} {} {} {} {n_128} {} {0.000} {0.000} {0.013} {0.002} {0.654} {1.762} {} {} {}
    INST {g4477__8246} {D} {v} {Y} {^} {} {NOR4X1LVT} {0.036} {0.000} {0.063} {} {0.691} {1.799} {} {1} {}
    NET {} {} {} {} {} {n_130} {} {0.000} {0.000} {0.063} {0.002} {0.691} {1.799} {} {} {}
    INST {g4475__1705} {A1} {^} {Y} {v} {} {OAI211X1LVT} {0.044} {0.000} {0.057} {} {0.735} {1.843} {} {2} {}
    NET {} {} {} {} {} {dataW[0]} {} {0.000} {0.000} {0.057} {0.003} {0.735} {1.843} {} {} {}
    INST {g4474__2802} {A} {v} {Y} {v} {} {MX2X1LVT} {0.047} {0.000} {0.032} {} {0.782} {1.890} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[0]} {} {0.000} {0.000} {0.032} {0.006} {0.782} {1.890} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.108} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.108} {} {} {}
  END_CAP_CLK_PATH

END_PATH 57

PATH 58
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[0]} {CK}
  ENDPT {r0/Q_reg[0]} {D} {DFFRHQX1LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.010}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.890}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7819999999999998}
    {=} {Slack Time} {1.108}
  END_SLK_CLC
  SLK 1.108

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.108} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.108} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.167} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.167} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.311} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.311} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.375} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.375} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.491} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.491} {} {} {}
    INST {g4737__2398} {B} {^} {Y} {v} {} {NOR2BX1LVT} {0.051} {0.000} {0.050} {} {0.433} {1.541} {} {1} {}
    NET {} {} {} {} {} {n_33} {} {0.000} {0.000} {0.050} {0.002} {0.433} {1.541} {} {} {}
    INST {g4537__5115} {A0} {v} {Y} {^} {} {OAI21X1LVT} {0.030} {0.000} {0.034} {} {0.464} {1.572} {} {1} {}
    NET {} {} {} {} {} {n_105} {} {0.000} {0.000} {0.034} {0.002} {0.464} {1.572} {} {} {}
    INST {g4510__7482} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.027} {0.000} {0.023} {} {0.491} {1.599} {} {1} {}
    NET {} {} {} {} {} {n_113} {} {0.000} {0.000} {0.023} {0.002} {0.491} {1.599} {} {} {}
    INST {g4493__2398} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.027} {0.000} {0.024} {} {0.518} {1.626} {} {1} {}
    NET {} {} {} {} {} {n_114} {} {0.000} {0.000} {0.024} {0.002} {0.518} {1.626} {} {} {}
    INST {g4489__1666} {A1} {^} {Y} {v} {} {AOI21X1LVT} {0.025} {0.000} {0.031} {} {0.543} {1.651} {} {1} {}
    NET {} {} {} {} {} {n_118} {} {0.000} {0.000} {0.031} {0.002} {0.543} {1.651} {} {} {}
    INST {g4487__2883} {A1} {v} {Y} {^} {} {OAI21X1LVT} {0.027} {0.000} {0.033} {} {0.570} {1.677} {} {1} {}
    NET {} {} {} {} {} {n_121} {} {0.000} {0.000} {0.033} {0.002} {0.570} {1.677} {} {} {}
    INST {g4485__9315} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.024} {} {0.598} {1.705} {} {1} {}
    NET {} {} {} {} {} {n_122} {} {0.000} {0.000} {0.024} {0.002} {0.598} {1.705} {} {} {}
    INST {g4482__7482} {A1} {^} {Y} {v} {} {AOI21X1LVT} {0.024} {0.000} {0.030} {} {0.621} {1.729} {} {1} {}
    NET {} {} {} {} {} {n_125} {} {0.000} {0.000} {0.030} {0.002} {0.621} {1.729} {} {} {}
    INST {g4480__1881} {A1} {v} {Y} {v} {} {OA21X1LVT} {0.033} {0.000} {0.013} {} {0.654} {1.762} {} {1} {}
    NET {} {} {} {} {} {n_128} {} {0.000} {0.000} {0.013} {0.002} {0.654} {1.762} {} {} {}
    INST {g4477__8246} {D} {v} {Y} {^} {} {NOR4X1LVT} {0.036} {0.000} {0.063} {} {0.691} {1.799} {} {1} {}
    NET {} {} {} {} {} {n_130} {} {0.000} {0.000} {0.063} {0.002} {0.691} {1.799} {} {} {}
    INST {g4475__1705} {A1} {^} {Y} {v} {} {OAI211X1LVT} {0.044} {0.000} {0.057} {} {0.735} {1.843} {} {2} {}
    NET {} {} {} {} {} {dataW[0]} {} {0.000} {0.000} {0.057} {0.003} {0.735} {1.843} {} {} {}
    INST {g4474__2802} {A} {v} {Y} {v} {} {MX2X1LVT} {0.047} {0.000} {0.032} {} {0.782} {1.890} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[0]} {} {0.000} {0.000} {0.032} {0.006} {0.782} {1.890} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.108} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.108} {} {} {}
  END_CAP_CLK_PATH

END_PATH 58

PATH 59
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[4]} {CK}
  ENDPT {r3/Q_reg[4]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7619999999999998}
    {=} {Slack Time} {1.120}
  END_SLK_CLC
  SLK 1.120

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.120} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.120} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.179} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.179} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.323} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.323} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.387} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.387} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.503} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.503} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.583} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.583} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.631} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.631} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.653} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.653} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.675} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.714} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.754} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.689} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_246} {} {0.000} {0.000} {0.015} {0.002} {0.689} {1.809} {} {} {}
    INST {g4528__3680} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.717} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[4]} {} {0.000} {0.000} {0.032} {0.003} {0.717} {1.837} {} {} {}
    INST {g4505__8246} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.762} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[4]} {} {0.000} {0.000} {0.038} {0.006} {0.762} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.120} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.120} {} {} {}
  END_CAP_CLK_PATH

END_PATH 59

PATH 60
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[4]} {CK}
  ENDPT {r2/Q_reg[4]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7619999999999998}
    {=} {Slack Time} {1.120}
  END_SLK_CLC
  SLK 1.120

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.120} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.120} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.179} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.179} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.323} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.323} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.387} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.387} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.503} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.503} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.583} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.583} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.631} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.631} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.653} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.653} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.675} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.714} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.754} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.689} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_246} {} {0.000} {0.000} {0.015} {0.002} {0.689} {1.809} {} {} {}
    INST {g4528__3680} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.717} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[4]} {} {0.000} {0.000} {0.032} {0.003} {0.717} {1.837} {} {} {}
    INST {g4505__8246} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.762} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[4]} {} {0.000} {0.000} {0.038} {0.006} {0.762} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.120} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.120} {} {} {}
  END_CAP_CLK_PATH

END_PATH 60

PATH 61
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[4]} {CK}
  ENDPT {r1/Q_reg[4]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7619999999999998}
    {=} {Slack Time} {1.120}
  END_SLK_CLC
  SLK 1.120

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.120} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.120} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.179} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.179} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.323} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.323} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.387} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.387} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.503} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.503} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.583} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.583} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.631} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.631} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.653} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.653} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.675} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.714} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.754} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.689} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_246} {} {0.000} {0.000} {0.015} {0.002} {0.689} {1.809} {} {} {}
    INST {g4528__3680} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.717} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[4]} {} {0.000} {0.000} {0.032} {0.003} {0.717} {1.837} {} {} {}
    INST {g4505__8246} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.762} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[4]} {} {0.000} {0.000} {0.038} {0.006} {0.762} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.120} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.120} {} {} {}
  END_CAP_CLK_PATH

END_PATH 61

PATH 62
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[4]} {CK}
  ENDPT {r0/Q_reg[4]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7619999999999998}
    {=} {Slack Time} {1.120}
  END_SLK_CLC
  SLK 1.120

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.120} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.120} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.179} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.179} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.323} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.323} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.387} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.387} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.503} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.503} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.583} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.583} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.631} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.631} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.653} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.653} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.675} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.675} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.714} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.714} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.754} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.689} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_246} {} {0.000} {0.000} {0.015} {0.002} {0.689} {1.809} {} {} {}
    INST {g4528__3680} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.717} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[4]} {} {0.000} {0.000} {0.032} {0.003} {0.717} {1.837} {} {} {}
    INST {g4505__8246} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.762} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[4]} {} {0.000} {0.000} {0.038} {0.006} {0.762} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.120} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.120} {} {} {}
  END_CAP_CLK_PATH

END_PATH 62

PATH 63
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[5]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7569999999999999}
    {=} {Slack Time} {1.143}
  END_SLK_CLC
  SLK 1.143

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.143} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.143} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.202} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.202} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.347} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.347} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.410} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.410} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.526} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.526} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.606} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.606} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.654} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.654} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.676} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.676} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.699} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.699} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.738} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.738} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.778} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.778} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.674} {1.817} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_266} {} {0.000} {0.000} {0.018} {0.002} {0.674} {1.817} {} {} {}
    INST {mul_95_34_g5578__1705} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.729} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_247} {} {0.000} {0.000} {0.015} {0.002} {0.729} {1.872} {} {} {}
    INST {g4527__6783} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.035} {} {0.757} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[5]} {} {0.000} {0.000} {0.035} {0.003} {0.757} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.143} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.143} {} {} {}
  END_CAP_CLK_PATH

END_PATH 63

PATH 64
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[3]} {CK}
  ENDPT {r3/Q_reg[3]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.722}
    {=} {Slack Time} {1.160}
  END_SLK_CLC
  SLK 1.160

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.160} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.160} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.219} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.219} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.363} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.363} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.427} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.427} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.543} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.543} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.622} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.622} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.671} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.671} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.692} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.692} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.715} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.754} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.016} {} {0.649} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_245} {} {0.000} {0.000} {0.016} {0.002} {0.649} {1.809} {} {} {}
    INST {g4533__8246} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.677} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[3]} {} {0.000} {0.000} {0.032} {0.003} {0.677} {1.837} {} {} {}
    INST {g4502__2802} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.722} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[3]} {} {0.000} {0.000} {0.038} {0.006} {0.722} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.160} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.160} {} {} {}
  END_CAP_CLK_PATH

END_PATH 64

PATH 65
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[3]} {CK}
  ENDPT {r2/Q_reg[3]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.722}
    {=} {Slack Time} {1.160}
  END_SLK_CLC
  SLK 1.160

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.160} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.160} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.219} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.219} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.363} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.363} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.427} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.427} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.543} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.543} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.622} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.622} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.671} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.671} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.692} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.692} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.715} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.754} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.016} {} {0.649} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_245} {} {0.000} {0.000} {0.016} {0.002} {0.649} {1.809} {} {} {}
    INST {g4533__8246} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.677} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[3]} {} {0.000} {0.000} {0.032} {0.003} {0.677} {1.837} {} {} {}
    INST {g4502__2802} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.722} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[3]} {} {0.000} {0.000} {0.038} {0.006} {0.722} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.160} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.160} {} {} {}
  END_CAP_CLK_PATH

END_PATH 65

PATH 66
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[3]} {CK}
  ENDPT {r1/Q_reg[3]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.722}
    {=} {Slack Time} {1.160}
  END_SLK_CLC
  SLK 1.160

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.160} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.160} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.219} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.219} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.363} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.363} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.427} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.427} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.543} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.543} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.622} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.622} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.671} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.671} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.692} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.692} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.715} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.754} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.016} {} {0.649} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_245} {} {0.000} {0.000} {0.016} {0.002} {0.649} {1.809} {} {} {}
    INST {g4533__8246} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.677} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[3]} {} {0.000} {0.000} {0.032} {0.003} {0.677} {1.837} {} {} {}
    INST {g4502__2802} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.722} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[3]} {} {0.000} {0.000} {0.038} {0.006} {0.722} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.160} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.160} {} {} {}
  END_CAP_CLK_PATH

END_PATH 66

PATH 67
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[3]} {CK}
  ENDPT {r0/Q_reg[3]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.722}
    {=} {Slack Time} {1.160}
  END_SLK_CLC
  SLK 1.160

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.160} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.160} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.219} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.219} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.363} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.363} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.427} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.427} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.543} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.543} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.622} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.622} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.671} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.671} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.692} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.692} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.715} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.715} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.754} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.754} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.016} {} {0.649} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_245} {} {0.000} {0.000} {0.016} {0.002} {0.649} {1.809} {} {} {}
    INST {g4533__8246} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.677} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[3]} {} {0.000} {0.000} {0.032} {0.003} {0.677} {1.837} {} {} {}
    INST {g4502__2802} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.722} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[3]} {} {0.000} {0.000} {0.038} {0.006} {0.722} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.160} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.160} {} {} {}
  END_CAP_CLK_PATH

END_PATH 67

PATH 68
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[0]} {} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7349999999999999}
    {=} {Slack Time} {1.165}
  END_SLK_CLC
  SLK 1.165

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.165} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.165} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.224} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.224} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.369} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.369} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.432} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.432} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.548} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.548} {} {} {}
    INST {g4737__2398} {B} {^} {Y} {v} {} {NOR2BX1LVT} {0.051} {0.000} {0.050} {} {0.433} {1.599} {} {1} {}
    NET {} {} {} {} {} {n_33} {} {0.000} {0.000} {0.050} {0.002} {0.433} {1.599} {} {} {}
    INST {g4537__5115} {A0} {v} {Y} {^} {} {OAI21X1LVT} {0.030} {0.000} {0.034} {} {0.464} {1.629} {} {1} {}
    NET {} {} {} {} {} {n_105} {} {0.000} {0.000} {0.034} {0.002} {0.464} {1.629} {} {} {}
    INST {g4510__7482} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.027} {0.000} {0.023} {} {0.491} {1.657} {} {1} {}
    NET {} {} {} {} {} {n_113} {} {0.000} {0.000} {0.023} {0.002} {0.491} {1.657} {} {} {}
    INST {g4493__2398} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.027} {0.000} {0.024} {} {0.518} {1.683} {} {1} {}
    NET {} {} {} {} {} {n_114} {} {0.000} {0.000} {0.024} {0.002} {0.518} {1.683} {} {} {}
    INST {g4489__1666} {A1} {^} {Y} {v} {} {AOI21X1LVT} {0.025} {0.000} {0.031} {} {0.543} {1.708} {} {1} {}
    NET {} {} {} {} {} {n_118} {} {0.000} {0.000} {0.031} {0.002} {0.543} {1.708} {} {} {}
    INST {g4487__2883} {A1} {v} {Y} {^} {} {OAI21X1LVT} {0.027} {0.000} {0.033} {} {0.570} {1.735} {} {1} {}
    NET {} {} {} {} {} {n_121} {} {0.000} {0.000} {0.033} {0.002} {0.570} {1.735} {} {} {}
    INST {g4485__9315} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.024} {} {0.598} {1.763} {} {1} {}
    NET {} {} {} {} {} {n_122} {} {0.000} {0.000} {0.024} {0.002} {0.598} {1.763} {} {} {}
    INST {g4482__7482} {A1} {^} {Y} {v} {} {AOI21X1LVT} {0.024} {0.000} {0.030} {} {0.621} {1.787} {} {1} {}
    NET {} {} {} {} {} {n_125} {} {0.000} {0.000} {0.030} {0.002} {0.621} {1.787} {} {} {}
    INST {g4480__1881} {A1} {v} {Y} {v} {} {OA21X1LVT} {0.033} {0.000} {0.013} {} {0.654} {1.820} {} {1} {}
    NET {} {} {} {} {} {n_128} {} {0.000} {0.000} {0.013} {0.002} {0.654} {1.820} {} {} {}
    INST {g4477__8246} {D} {v} {Y} {^} {} {NOR4X1LVT} {0.036} {0.000} {0.063} {} {0.691} {1.856} {} {1} {}
    NET {} {} {} {} {} {n_130} {} {0.000} {0.000} {0.063} {0.002} {0.691} {1.856} {} {} {}
    INST {g4475__1705} {A1} {^} {Y} {v} {} {OAI211X1LVT} {0.044} {0.000} {0.057} {} {0.735} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[0]} {} {0.000} {0.000} {0.057} {0.003} {0.735} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.165} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.165} {} {} {}
  END_CAP_CLK_PATH

END_PATH 68

PATH 69
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[4]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.7169999999999999}
    {=} {Slack Time} {1.183}
  END_SLK_CLC
  SLK 1.183

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.183} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.183} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.242} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.242} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.386} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.386} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.450} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.450} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.566} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.566} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.645} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.645} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.694} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.694} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.716} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.716} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.738} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.738} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.777} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.777} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.040} {0.000} {0.018} {} {0.634} {1.817} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_250} {} {0.000} {0.000} {0.018} {0.002} {0.634} {1.817} {} {} {}
    INST {mul_95_34_g5592__1666} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.015} {} {0.689} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_246} {} {0.000} {0.000} {0.015} {0.002} {0.689} {1.872} {} {} {}
    INST {g4528__3680} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.717} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[4]} {} {0.000} {0.000} {0.032} {0.003} {0.717} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.183} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.183} {} {} {}
  END_CAP_CLK_PATH

END_PATH 69

PATH 70
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[2]} {CK}
  ENDPT {r3/Q_reg[2]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6819999999999999}
    {=} {Slack Time} {1.200}
  END_SLK_CLC
  SLK 1.200

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.200} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.200} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.259} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.259} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.403} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.403} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.466} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.466} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.583} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.583} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.662} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.662} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.710} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.710} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.732} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.732} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.755} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.755} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.054} {0.000} {0.016} {} {0.610} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_244} {} {0.000} {0.000} {0.016} {0.002} {0.610} {1.809} {} {} {}
    INST {g4532__5122} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.638} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[2]} {} {0.000} {0.000} {0.032} {0.003} {0.638} {1.837} {} {} {}
    INST {g4507__6131} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.682} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[2]} {} {0.000} {0.000} {0.038} {0.006} {0.682} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.200} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.200} {} {} {}
  END_CAP_CLK_PATH

END_PATH 70

PATH 71
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[2]} {CK}
  ENDPT {r2/Q_reg[2]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6819999999999999}
    {=} {Slack Time} {1.200}
  END_SLK_CLC
  SLK 1.200

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.200} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.200} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.259} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.259} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.403} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.403} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.466} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.466} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.583} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.583} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.662} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.662} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.710} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.710} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.732} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.732} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.755} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.755} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.054} {0.000} {0.016} {} {0.610} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_244} {} {0.000} {0.000} {0.016} {0.002} {0.610} {1.809} {} {} {}
    INST {g4532__5122} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.638} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[2]} {} {0.000} {0.000} {0.032} {0.003} {0.638} {1.837} {} {} {}
    INST {g4507__6131} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.682} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[2]} {} {0.000} {0.000} {0.038} {0.006} {0.682} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.200} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.200} {} {} {}
  END_CAP_CLK_PATH

END_PATH 71

PATH 72
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[2]} {CK}
  ENDPT {r1/Q_reg[2]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6819999999999999}
    {=} {Slack Time} {1.200}
  END_SLK_CLC
  SLK 1.200

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.200} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.200} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.259} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.259} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.403} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.403} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.466} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.466} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.583} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.583} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.662} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.662} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.710} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.710} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.732} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.732} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.755} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.755} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.054} {0.000} {0.016} {} {0.610} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_244} {} {0.000} {0.000} {0.016} {0.002} {0.610} {1.809} {} {} {}
    INST {g4532__5122} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.638} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[2]} {} {0.000} {0.000} {0.032} {0.003} {0.638} {1.837} {} {} {}
    INST {g4507__6131} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.682} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[2]} {} {0.000} {0.000} {0.038} {0.006} {0.682} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.200} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.200} {} {} {}
  END_CAP_CLK_PATH

END_PATH 72

PATH 73
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[2]} {CK}
  ENDPT {r0/Q_reg[2]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.018}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.882}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6819999999999999}
    {=} {Slack Time} {1.200}
  END_SLK_CLC
  SLK 1.200

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.200} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.200} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.259} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.259} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.403} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.403} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.466} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.466} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.583} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.583} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.662} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.662} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.710} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.710} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.732} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.732} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.755} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.755} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.054} {0.000} {0.016} {} {0.610} {1.809} {} {1} {}
    NET {} {} {} {} {} {n_244} {} {0.000} {0.000} {0.016} {0.002} {0.610} {1.809} {} {} {}
    INST {g4532__5122} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.638} {1.837} {} {2} {}
    NET {} {} {} {} {} {dataW[2]} {} {0.000} {0.000} {0.032} {0.003} {0.638} {1.837} {} {} {}
    INST {g4507__6131} {A} {^} {Y} {^} {} {MX2X1LVT} {0.045} {0.000} {0.038} {} {0.682} {1.882} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[2]} {} {0.000} {0.000} {0.038} {0.006} {0.682} {1.882} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.200} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.200} {} {} {}
  END_CAP_CLK_PATH

END_PATH 73

PATH 74
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/Q_reg[1]} {CK}
  ENDPT {r3/Q_reg[1]} {D} {DFFRHQX1LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.010}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.890}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6709999999999998}
    {=} {Slack Time} {1.219}
  END_SLK_CLC
  SLK 1.219

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.219} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.219} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.278} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.278} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.422} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.422} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.486} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.486} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.602} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.602} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.681} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.681} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.730} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.730} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.751} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.751} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {S} {v} {} {ADDHX1LVT} {0.034} {0.000} {0.014} {} {0.567} {1.785} {} {1} {}
    NET {} {} {} {} {} {n_243} {} {0.000} {0.000} {0.014} {0.002} {0.567} {1.785} {} {} {}
    INST {g4555__5526} {B} {v} {Y} {^} {} {NAND2X1LVT} {0.014} {0.000} {0.035} {} {0.580} {1.799} {} {1} {}
    NET {} {} {} {} {} {n_89} {} {0.000} {0.000} {0.035} {0.002} {0.580} {1.799} {} {} {}
    INST {g4522__5107} {B0} {^} {Y} {v} {} {OAI211X1LVT} {0.043} {0.000} {0.057} {} {0.624} {1.843} {} {2} {}
    NET {} {} {} {} {} {dataW[1]} {} {0.000} {0.000} {0.057} {0.003} {0.624} {1.843} {} {} {}
    INST {g4498__5526} {A} {v} {Y} {v} {} {MX2X1LVT} {0.047} {0.000} {0.032} {} {0.671} {1.890} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[1]} {} {0.000} {0.000} {0.032} {0.006} {0.671} {1.890} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.219} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.219} {} {} {}
  END_CAP_CLK_PATH

END_PATH 74

PATH 75
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/Q_reg[1]} {CK}
  ENDPT {r2/Q_reg[1]} {D} {DFFRHQX1LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.010}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.890}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6709999999999998}
    {=} {Slack Time} {1.219}
  END_SLK_CLC
  SLK 1.219

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.219} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.219} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.278} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.278} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.422} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.422} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.486} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.486} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.602} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.602} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.681} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.681} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.730} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.730} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.751} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.751} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {S} {v} {} {ADDHX1LVT} {0.034} {0.000} {0.014} {} {0.567} {1.785} {} {1} {}
    NET {} {} {} {} {} {n_243} {} {0.000} {0.000} {0.014} {0.002} {0.567} {1.785} {} {} {}
    INST {g4555__5526} {B} {v} {Y} {^} {} {NAND2X1LVT} {0.014} {0.000} {0.035} {} {0.580} {1.799} {} {1} {}
    NET {} {} {} {} {} {n_89} {} {0.000} {0.000} {0.035} {0.002} {0.580} {1.799} {} {} {}
    INST {g4522__5107} {B0} {^} {Y} {v} {} {OAI211X1LVT} {0.043} {0.000} {0.057} {} {0.624} {1.843} {} {2} {}
    NET {} {} {} {} {} {dataW[1]} {} {0.000} {0.000} {0.057} {0.003} {0.624} {1.843} {} {} {}
    INST {g4498__5526} {A} {v} {Y} {v} {} {MX2X1LVT} {0.047} {0.000} {0.032} {} {0.671} {1.890} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[1]} {} {0.000} {0.000} {0.032} {0.006} {0.671} {1.890} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.219} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.219} {} {} {}
  END_CAP_CLK_PATH

END_PATH 75

PATH 76
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/Q_reg[1]} {CK}
  ENDPT {r1/Q_reg[1]} {D} {DFFRHQX1LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.010}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.890}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6709999999999998}
    {=} {Slack Time} {1.219}
  END_SLK_CLC
  SLK 1.219

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.219} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.219} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.278} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.278} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.422} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.422} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.486} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.486} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.602} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.602} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.681} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.681} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.730} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.730} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.751} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.751} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {S} {v} {} {ADDHX1LVT} {0.034} {0.000} {0.014} {} {0.567} {1.785} {} {1} {}
    NET {} {} {} {} {} {n_243} {} {0.000} {0.000} {0.014} {0.002} {0.567} {1.785} {} {} {}
    INST {g4555__5526} {B} {v} {Y} {^} {} {NAND2X1LVT} {0.014} {0.000} {0.035} {} {0.580} {1.799} {} {1} {}
    NET {} {} {} {} {} {n_89} {} {0.000} {0.000} {0.035} {0.002} {0.580} {1.799} {} {} {}
    INST {g4522__5107} {B0} {^} {Y} {v} {} {OAI211X1LVT} {0.043} {0.000} {0.057} {} {0.624} {1.843} {} {2} {}
    NET {} {} {} {} {} {dataW[1]} {} {0.000} {0.000} {0.057} {0.003} {0.624} {1.843} {} {} {}
    INST {g4498__5526} {A} {v} {Y} {v} {} {MX2X1LVT} {0.047} {0.000} {0.032} {} {0.671} {1.890} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[1]} {} {0.000} {0.000} {0.032} {0.006} {0.671} {1.890} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.219} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.219} {} {} {}
  END_CAP_CLK_PATH

END_PATH 76

PATH 77
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/Q_reg[1]} {CK}
  ENDPT {r0/Q_reg[1]} {D} {DFFRHQX1LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.010}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.890}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6709999999999998}
    {=} {Slack Time} {1.219}
  END_SLK_CLC
  SLK 1.219

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.219} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.219} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.278} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.278} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.422} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.422} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.486} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.486} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.602} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.602} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.681} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.681} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.730} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.730} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.751} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.751} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {S} {v} {} {ADDHX1LVT} {0.034} {0.000} {0.014} {} {0.567} {1.785} {} {1} {}
    NET {} {} {} {} {} {n_243} {} {0.000} {0.000} {0.014} {0.002} {0.567} {1.785} {} {} {}
    INST {g4555__5526} {B} {v} {Y} {^} {} {NAND2X1LVT} {0.014} {0.000} {0.035} {} {0.580} {1.799} {} {1} {}
    NET {} {} {} {} {} {n_89} {} {0.000} {0.000} {0.035} {0.002} {0.580} {1.799} {} {} {}
    INST {g4522__5107} {B0} {^} {Y} {v} {} {OAI211X1LVT} {0.043} {0.000} {0.057} {} {0.624} {1.843} {} {2} {}
    NET {} {} {} {} {} {dataW[1]} {} {0.000} {0.000} {0.057} {0.003} {0.624} {1.843} {} {} {}
    INST {g4498__5526} {A} {v} {Y} {v} {} {MX2X1LVT} {0.047} {0.000} {0.032} {} {0.671} {1.890} {} {4} {}
    NET {} {} {} {} {} {muxRegIn[1]} {} {0.000} {0.000} {0.032} {0.006} {0.671} {1.890} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.219} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.219} {} {} {}
  END_CAP_CLK_PATH

END_PATH 77

PATH 78
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[3]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6769999999999998}
    {=} {Slack Time} {1.223}
  END_SLK_CLC
  SLK 1.223

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.223} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.223} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.282} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.282} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.426} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.426} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.490} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.490} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.606} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.606} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.685} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.685} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.734} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.734} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.755} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.755} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.778} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.778} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {CO} {v} {} {ADDFX1LVT} {0.039} {0.000} {0.019} {} {0.594} {1.817} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_222} {} {0.000} {0.000} {0.019} {0.002} {0.594} {1.817} {} {} {}
    INST {mul_95_34_g5601__5526} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.055} {0.000} {0.016} {} {0.649} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_245} {} {0.000} {0.000} {0.016} {0.002} {0.649} {1.872} {} {} {}
    INST {g4533__8246} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.677} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[3]} {} {0.000} {0.000} {0.032} {0.003} {0.677} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.223} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.223} {} {} {}
  END_CAP_CLK_PATH

END_PATH 78

PATH 79
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[2]} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6379999999999999}
    {=} {Slack Time} {1.262}
  END_SLK_CLC
  SLK 1.262

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.262} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.262} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.322} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.322} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.466} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.466} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.529} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.529} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.645} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.645} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.725} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.725} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.773} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.773} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.795} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.795} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {CO} {v} {} {ADDHX1LVT} {0.023} {0.000} {0.014} {} {0.555} {1.818} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_198} {} {0.000} {0.000} {0.014} {0.002} {0.555} {1.818} {} {} {}
    INST {mul_95_34_g5616__9315} {CI} {v} {S} {^} {} {ADDFX1LVT} {0.054} {0.000} {0.016} {} {0.610} {1.872} {} {1} {}
    NET {} {} {} {} {} {n_244} {} {0.000} {0.000} {0.016} {0.002} {0.610} {1.872} {} {} {}
    INST {g4532__5122} {A1N} {^} {Y} {^} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.032} {} {0.638} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[2]} {} {0.000} {0.000} {0.032} {0.003} {0.638} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.262} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.262} {} {} {}
  END_CAP_CLK_PATH

END_PATH 79

PATH 80
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {dataW[1]} {} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[4]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.6239999999999999}
    {=} {Slack Time} {1.276}
  END_SLK_CLC
  SLK 1.276

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.276} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.276} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[4]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.059} {0.000} {0.040} {} {0.059} {1.335} {} {6} {}
    NET {} {} {} {} {} {R_IR/Q[4]} {} {0.000} {0.000} {0.040} {0.008} {0.059} {1.335} {} {} {}
    INST {g4693__5107} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.144} {0.000} {0.242} {} {0.203} {1.480} {} {16} {}
    NET {} {} {} {} {} {n_139} {} {0.000} {0.000} {0.242} {0.023} {0.203} {1.480} {} {} {}
    INST {g4666__4319} {A0} {^} {Y} {^} {} {AO22X1LVT} {0.064} {0.000} {0.016} {} {0.267} {1.543} {} {1} {}
    NET {} {} {} {} {} {n_163} {} {0.000} {0.000} {0.016} {0.002} {0.267} {1.543} {} {} {}
    INST {g4617__1705} {C} {^} {Y} {^} {} {OR3X1LVT} {0.116} {0.000} {0.191} {} {0.383} {1.659} {} {25} {}
    NET {} {} {} {} {} {mul_95_34_n_74} {} {0.000} {0.000} {0.191} {0.034} {0.383} {1.659} {} {} {}
    INST {mul_95_34_g5828} {A} {^} {Y} {v} {} {INVX1LVT} {0.079} {0.000} {0.098} {} {0.462} {1.739} {} {9} {}
    NET {} {} {} {} {} {mul_95_34_n_4} {} {0.000} {0.000} {0.098} {0.012} {0.462} {1.739} {} {} {}
    INST {mul_95_34_g5815__6131} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.049} {0.000} {0.054} {} {0.511} {1.787} {} {2} {}
    NET {} {} {} {} {} {n_242} {} {0.000} {0.000} {0.054} {0.003} {0.511} {1.787} {} {} {}
    INST {mul_95_34_g5743__5477} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.021} {0.000} {0.023} {} {0.532} {1.809} {} {1} {}
    NET {} {} {} {} {} {mul_95_34_n_67} {} {0.000} {0.000} {0.023} {0.002} {0.532} {1.809} {} {} {}
    INST {mul_95_34_g5628__8428} {A} {v} {S} {v} {} {ADDHX1LVT} {0.034} {0.000} {0.014} {} {0.567} {1.843} {} {1} {}
    NET {} {} {} {} {} {n_243} {} {0.000} {0.000} {0.014} {0.002} {0.567} {1.843} {} {} {}
    INST {g4555__5526} {B} {v} {Y} {^} {} {NAND2X1LVT} {0.014} {0.000} {0.035} {} {0.580} {1.857} {} {1} {}
    NET {} {} {} {} {} {n_89} {} {0.000} {0.000} {0.035} {0.002} {0.580} {1.857} {} {} {}
    INST {g4522__5107} {B0} {^} {Y} {v} {} {OAI211X1LVT} {0.043} {0.000} {0.057} {} {0.624} {1.900} {} {2} {}
    NET {} {} {} {} {} {dataW[1]} {} {0.000} {0.000} {0.057} {0.003} {0.624} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.276} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.276} {} {} {}
  END_CAP_CLK_PATH

END_PATH 80

PATH 81
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_PC/Q_reg[6]} {CK}
  ENDPT {R_PC/Q_reg[6]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.884}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.44199999999999995}
    {=} {Slack Time} {1.442}
  END_SLK_CLC
  SLK 1.442

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.442} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.108} {0.000} {0.127} {} {0.108} {1.550} {} {14} {}
    NET {} {} {} {} {} {R_IR/Q[1]} {} {0.000} {0.000} {0.127} {0.022} {0.108} {1.550} {} {} {}
    INST {g4701} {A} {^} {Y} {v} {} {INVX1LVT} {0.040} {0.000} {0.042} {} {0.148} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_131} {} {0.000} {0.000} {0.042} {0.003} {0.148} {1.591} {} {} {}
    INST {g4694__6260} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.082} {0.000} {0.129} {} {0.230} {1.672} {} {8} {}
    NET {} {} {} {} {} {n_138} {} {0.000} {0.000} {0.129} {0.012} {0.230} {1.672} {} {} {}
    INST {g4674__5122} {B0} {^} {Y} {v} {} {AOI22X1LVT} {0.045} {0.000} {0.048} {} {0.275} {1.717} {} {1} {}
    NET {} {} {} {} {} {n_155} {} {0.000} {0.000} {0.048} {0.002} {0.275} {1.717} {} {} {}
    INST {g4625__4733} {A} {v} {Y} {^} {} {NAND2X1LVT} {0.043} {0.000} {0.063} {} {0.318} {1.760} {} {7} {}
    NET {} {} {} {} {} {n_210} {} {0.000} {0.000} {0.063} {0.009} {0.318} {1.760} {} {} {}
    INST {g4570__4733} {C} {^} {Y} {v} {} {NAND3X1LVT} {0.038} {0.000} {0.042} {} {0.356} {1.798} {} {1} {}
    NET {} {} {} {} {} {n_80} {} {0.000} {0.000} {0.042} {0.002} {0.356} {1.798} {} {} {}
    INST {g4559__2802} {B0} {v} {Y} {v} {} {OA21X1LVT} {0.051} {0.000} {0.062} {} {0.407} {1.849} {} {8} {}
    NET {} {} {} {} {} {n_91} {} {0.000} {0.000} {0.062} {0.012} {0.407} {1.849} {} {} {}
    INST {g4478__7098} {S0} {v} {Y} {^} {} {MX2X1LVT} {0.035} {0.000} {0.015} {} {0.442} {1.884} {} {1} {}
    NET {} {} {} {} {} {n_305} {} {0.000} {0.000} {0.015} {0.002} {0.442} {1.884} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.442} {} {} {}
  END_CAP_CLK_PATH

END_PATH 81

PATH 82
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_PC/Q_reg[3]} {CK}
  ENDPT {R_PC/Q_reg[3]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.884}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.44199999999999995}
    {=} {Slack Time} {1.442}
  END_SLK_CLC
  SLK 1.442

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.442} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.108} {0.000} {0.127} {} {0.108} {1.550} {} {14} {}
    NET {} {} {} {} {} {R_IR/Q[1]} {} {0.000} {0.000} {0.127} {0.022} {0.108} {1.550} {} {} {}
    INST {g4701} {A} {^} {Y} {v} {} {INVX1LVT} {0.040} {0.000} {0.042} {} {0.148} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_131} {} {0.000} {0.000} {0.042} {0.003} {0.148} {1.591} {} {} {}
    INST {g4694__6260} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.082} {0.000} {0.129} {} {0.230} {1.672} {} {8} {}
    NET {} {} {} {} {} {n_138} {} {0.000} {0.000} {0.129} {0.012} {0.230} {1.672} {} {} {}
    INST {g4674__5122} {B0} {^} {Y} {v} {} {AOI22X1LVT} {0.045} {0.000} {0.048} {} {0.275} {1.717} {} {1} {}
    NET {} {} {} {} {} {n_155} {} {0.000} {0.000} {0.048} {0.002} {0.275} {1.717} {} {} {}
    INST {g4625__4733} {A} {v} {Y} {^} {} {NAND2X1LVT} {0.043} {0.000} {0.063} {} {0.318} {1.760} {} {7} {}
    NET {} {} {} {} {} {n_210} {} {0.000} {0.000} {0.063} {0.009} {0.318} {1.760} {} {} {}
    INST {g4570__4733} {C} {^} {Y} {v} {} {NAND3X1LVT} {0.038} {0.000} {0.042} {} {0.356} {1.798} {} {1} {}
    NET {} {} {} {} {} {n_80} {} {0.000} {0.000} {0.042} {0.002} {0.356} {1.798} {} {} {}
    INST {g4559__2802} {B0} {v} {Y} {v} {} {OA21X1LVT} {0.051} {0.000} {0.062} {} {0.407} {1.849} {} {8} {}
    NET {} {} {} {} {} {n_91} {} {0.000} {0.000} {0.062} {0.012} {0.407} {1.849} {} {} {}
    INST {g4490__7410} {S0} {v} {Y} {^} {} {MX2X1LVT} {0.035} {0.000} {0.015} {} {0.442} {1.884} {} {1} {}
    NET {} {} {} {} {} {n_308} {} {0.000} {0.000} {0.015} {0.002} {0.442} {1.884} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.442} {} {} {}
  END_CAP_CLK_PATH

END_PATH 82

PATH 83
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_PC/Q_reg[4]} {CK}
  ENDPT {R_PC/Q_reg[4]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.884}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.44199999999999995}
    {=} {Slack Time} {1.442}
  END_SLK_CLC
  SLK 1.442

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.442} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.108} {0.000} {0.127} {} {0.108} {1.550} {} {14} {}
    NET {} {} {} {} {} {R_IR/Q[1]} {} {0.000} {0.000} {0.127} {0.022} {0.108} {1.550} {} {} {}
    INST {g4701} {A} {^} {Y} {v} {} {INVX1LVT} {0.040} {0.000} {0.042} {} {0.148} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_131} {} {0.000} {0.000} {0.042} {0.003} {0.148} {1.591} {} {} {}
    INST {g4694__6260} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.082} {0.000} {0.129} {} {0.230} {1.672} {} {8} {}
    NET {} {} {} {} {} {n_138} {} {0.000} {0.000} {0.129} {0.012} {0.230} {1.672} {} {} {}
    INST {g4674__5122} {B0} {^} {Y} {v} {} {AOI22X1LVT} {0.045} {0.000} {0.048} {} {0.275} {1.717} {} {1} {}
    NET {} {} {} {} {} {n_155} {} {0.000} {0.000} {0.048} {0.002} {0.275} {1.717} {} {} {}
    INST {g4625__4733} {A} {v} {Y} {^} {} {NAND2X1LVT} {0.043} {0.000} {0.063} {} {0.318} {1.760} {} {7} {}
    NET {} {} {} {} {} {n_210} {} {0.000} {0.000} {0.063} {0.009} {0.318} {1.760} {} {} {}
    INST {g4570__4733} {C} {^} {Y} {v} {} {NAND3X1LVT} {0.038} {0.000} {0.042} {} {0.356} {1.798} {} {1} {}
    NET {} {} {} {} {} {n_80} {} {0.000} {0.000} {0.042} {0.002} {0.356} {1.798} {} {} {}
    INST {g4559__2802} {B0} {v} {Y} {v} {} {OA21X1LVT} {0.051} {0.000} {0.062} {} {0.407} {1.849} {} {8} {}
    NET {} {} {} {} {} {n_91} {} {0.000} {0.000} {0.062} {0.012} {0.407} {1.849} {} {} {}
    INST {g4486__9945} {S0} {v} {Y} {^} {} {MX2X1LVT} {0.035} {0.000} {0.015} {} {0.442} {1.884} {} {1} {}
    NET {} {} {} {} {} {n_307} {} {0.000} {0.000} {0.015} {0.002} {0.442} {1.884} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.442} {} {} {}
  END_CAP_CLK_PATH

END_PATH 83

PATH 84
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_PC/Q_reg[5]} {CK}
  ENDPT {R_PC/Q_reg[5]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.884}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.44199999999999995}
    {=} {Slack Time} {1.442}
  END_SLK_CLC
  SLK 1.442

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.442} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.108} {0.000} {0.127} {} {0.108} {1.550} {} {14} {}
    NET {} {} {} {} {} {R_IR/Q[1]} {} {0.000} {0.000} {0.127} {0.022} {0.108} {1.550} {} {} {}
    INST {g4701} {A} {^} {Y} {v} {} {INVX1LVT} {0.040} {0.000} {0.042} {} {0.148} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_131} {} {0.000} {0.000} {0.042} {0.003} {0.148} {1.591} {} {} {}
    INST {g4694__6260} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.082} {0.000} {0.129} {} {0.230} {1.672} {} {8} {}
    NET {} {} {} {} {} {n_138} {} {0.000} {0.000} {0.129} {0.012} {0.230} {1.672} {} {} {}
    INST {g4674__5122} {B0} {^} {Y} {v} {} {AOI22X1LVT} {0.045} {0.000} {0.048} {} {0.275} {1.717} {} {1} {}
    NET {} {} {} {} {} {n_155} {} {0.000} {0.000} {0.048} {0.002} {0.275} {1.717} {} {} {}
    INST {g4625__4733} {A} {v} {Y} {^} {} {NAND2X1LVT} {0.043} {0.000} {0.063} {} {0.318} {1.760} {} {7} {}
    NET {} {} {} {} {} {n_210} {} {0.000} {0.000} {0.063} {0.009} {0.318} {1.760} {} {} {}
    INST {g4570__4733} {C} {^} {Y} {v} {} {NAND3X1LVT} {0.038} {0.000} {0.042} {} {0.356} {1.798} {} {1} {}
    NET {} {} {} {} {} {n_80} {} {0.000} {0.000} {0.042} {0.002} {0.356} {1.798} {} {} {}
    INST {g4559__2802} {B0} {v} {Y} {v} {} {OA21X1LVT} {0.051} {0.000} {0.062} {} {0.407} {1.849} {} {8} {}
    NET {} {} {} {} {} {n_91} {} {0.000} {0.000} {0.062} {0.012} {0.407} {1.849} {} {} {}
    INST {g4483__4733} {S0} {v} {Y} {^} {} {MX2X1LVT} {0.035} {0.000} {0.015} {} {0.442} {1.884} {} {1} {}
    NET {} {} {} {} {} {n_306} {} {0.000} {0.000} {0.015} {0.002} {0.442} {1.884} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.442} {} {} {}
  END_CAP_CLK_PATH

END_PATH 84

PATH 85
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_PC/Q_reg[2]} {CK}
  ENDPT {R_PC/Q_reg[2]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.884}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.44199999999999995}
    {=} {Slack Time} {1.442}
  END_SLK_CLC
  SLK 1.442

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.442} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.108} {0.000} {0.127} {} {0.108} {1.550} {} {14} {}
    NET {} {} {} {} {} {R_IR/Q[1]} {} {0.000} {0.000} {0.127} {0.022} {0.108} {1.550} {} {} {}
    INST {g4701} {A} {^} {Y} {v} {} {INVX1LVT} {0.040} {0.000} {0.042} {} {0.148} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_131} {} {0.000} {0.000} {0.042} {0.003} {0.148} {1.591} {} {} {}
    INST {g4694__6260} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.082} {0.000} {0.129} {} {0.230} {1.672} {} {8} {}
    NET {} {} {} {} {} {n_138} {} {0.000} {0.000} {0.129} {0.012} {0.230} {1.672} {} {} {}
    INST {g4674__5122} {B0} {^} {Y} {v} {} {AOI22X1LVT} {0.045} {0.000} {0.048} {} {0.275} {1.717} {} {1} {}
    NET {} {} {} {} {} {n_155} {} {0.000} {0.000} {0.048} {0.002} {0.275} {1.717} {} {} {}
    INST {g4625__4733} {A} {v} {Y} {^} {} {NAND2X1LVT} {0.043} {0.000} {0.063} {} {0.318} {1.760} {} {7} {}
    NET {} {} {} {} {} {n_210} {} {0.000} {0.000} {0.063} {0.009} {0.318} {1.760} {} {} {}
    INST {g4570__4733} {C} {^} {Y} {v} {} {NAND3X1LVT} {0.038} {0.000} {0.042} {} {0.356} {1.798} {} {1} {}
    NET {} {} {} {} {} {n_80} {} {0.000} {0.000} {0.042} {0.002} {0.356} {1.798} {} {} {}
    INST {g4559__2802} {B0} {v} {Y} {v} {} {OA21X1LVT} {0.051} {0.000} {0.062} {} {0.407} {1.849} {} {8} {}
    NET {} {} {} {} {} {n_91} {} {0.000} {0.000} {0.062} {0.012} {0.407} {1.849} {} {} {}
    INST {g4509__5115} {S0} {v} {Y} {^} {} {MX2X1LVT} {0.035} {0.000} {0.015} {} {0.442} {1.884} {} {1} {}
    NET {} {} {} {} {} {n_309} {} {0.000} {0.000} {0.015} {0.002} {0.442} {1.884} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.442} {} {} {}
  END_CAP_CLK_PATH

END_PATH 85

PATH 86
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_PC/Q_reg[0]} {CK}
  ENDPT {R_PC/Q_reg[0]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.884}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.44199999999999995}
    {=} {Slack Time} {1.442}
  END_SLK_CLC
  SLK 1.442

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.442} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.108} {0.000} {0.127} {} {0.108} {1.550} {} {14} {}
    NET {} {} {} {} {} {R_IR/Q[1]} {} {0.000} {0.000} {0.127} {0.022} {0.108} {1.550} {} {} {}
    INST {g4701} {A} {^} {Y} {v} {} {INVX1LVT} {0.040} {0.000} {0.042} {} {0.148} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_131} {} {0.000} {0.000} {0.042} {0.003} {0.148} {1.591} {} {} {}
    INST {g4694__6260} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.082} {0.000} {0.129} {} {0.230} {1.672} {} {8} {}
    NET {} {} {} {} {} {n_138} {} {0.000} {0.000} {0.129} {0.012} {0.230} {1.672} {} {} {}
    INST {g4674__5122} {B0} {^} {Y} {v} {} {AOI22X1LVT} {0.045} {0.000} {0.048} {} {0.275} {1.717} {} {1} {}
    NET {} {} {} {} {} {n_155} {} {0.000} {0.000} {0.048} {0.002} {0.275} {1.717} {} {} {}
    INST {g4625__4733} {A} {v} {Y} {^} {} {NAND2X1LVT} {0.043} {0.000} {0.063} {} {0.318} {1.760} {} {7} {}
    NET {} {} {} {} {} {n_210} {} {0.000} {0.000} {0.063} {0.009} {0.318} {1.760} {} {} {}
    INST {g4570__4733} {C} {^} {Y} {v} {} {NAND3X1LVT} {0.038} {0.000} {0.042} {} {0.356} {1.798} {} {1} {}
    NET {} {} {} {} {} {n_80} {} {0.000} {0.000} {0.042} {0.002} {0.356} {1.798} {} {} {}
    INST {g4559__2802} {B0} {v} {Y} {v} {} {OA21X1LVT} {0.051} {0.000} {0.062} {} {0.407} {1.849} {} {8} {}
    NET {} {} {} {} {} {n_91} {} {0.000} {0.000} {0.062} {0.012} {0.407} {1.849} {} {} {}
    INST {g4523__6260} {S0} {v} {Y} {^} {} {MX2X1LVT} {0.035} {0.000} {0.015} {} {0.442} {1.884} {} {1} {}
    NET {} {} {} {} {} {n_311} {} {0.000} {0.000} {0.015} {0.002} {0.442} {1.884} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.442} {} {} {}
  END_CAP_CLK_PATH

END_PATH 86

PATH 87
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_PC/Q_reg[7]} {CK}
  ENDPT {R_PC/Q_reg[7]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.884}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.44199999999999995}
    {=} {Slack Time} {1.442}
  END_SLK_CLC
  SLK 1.442

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.442} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.108} {0.000} {0.127} {} {0.108} {1.550} {} {14} {}
    NET {} {} {} {} {} {R_IR/Q[1]} {} {0.000} {0.000} {0.127} {0.022} {0.108} {1.550} {} {} {}
    INST {g4701} {A} {^} {Y} {v} {} {INVX1LVT} {0.040} {0.000} {0.042} {} {0.148} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_131} {} {0.000} {0.000} {0.042} {0.003} {0.148} {1.591} {} {} {}
    INST {g4694__6260} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.082} {0.000} {0.129} {} {0.230} {1.672} {} {8} {}
    NET {} {} {} {} {} {n_138} {} {0.000} {0.000} {0.129} {0.012} {0.230} {1.672} {} {} {}
    INST {g4674__5122} {B0} {^} {Y} {v} {} {AOI22X1LVT} {0.045} {0.000} {0.048} {} {0.275} {1.717} {} {1} {}
    NET {} {} {} {} {} {n_155} {} {0.000} {0.000} {0.048} {0.002} {0.275} {1.717} {} {} {}
    INST {g4625__4733} {A} {v} {Y} {^} {} {NAND2X1LVT} {0.043} {0.000} {0.063} {} {0.318} {1.760} {} {7} {}
    NET {} {} {} {} {} {n_210} {} {0.000} {0.000} {0.063} {0.009} {0.318} {1.760} {} {} {}
    INST {g4570__4733} {C} {^} {Y} {v} {} {NAND3X1LVT} {0.038} {0.000} {0.042} {} {0.356} {1.798} {} {1} {}
    NET {} {} {} {} {} {n_80} {} {0.000} {0.000} {0.042} {0.002} {0.356} {1.798} {} {} {}
    INST {g4559__2802} {B0} {v} {Y} {v} {} {OA21X1LVT} {0.051} {0.000} {0.062} {} {0.407} {1.849} {} {8} {}
    NET {} {} {} {} {} {n_91} {} {0.000} {0.000} {0.062} {0.012} {0.407} {1.849} {} {} {}
    INST {g4476__5122} {S0} {v} {Y} {^} {} {MX2X1LVT} {0.035} {0.000} {0.015} {} {0.442} {1.884} {} {1} {}
    NET {} {} {} {} {} {n_304} {} {0.000} {0.000} {0.015} {0.002} {0.442} {1.884} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.442} {} {} {}
  END_CAP_CLK_PATH

END_PATH 87

PATH 88
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_PC/Q_reg[1]} {CK}
  ENDPT {R_PC/Q_reg[1]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.016}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.884}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.44199999999999995}
    {=} {Slack Time} {1.442}
  END_SLK_CLC
  SLK 1.442

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.442} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.108} {0.000} {0.127} {} {0.108} {1.550} {} {14} {}
    NET {} {} {} {} {} {R_IR/Q[1]} {} {0.000} {0.000} {0.127} {0.022} {0.108} {1.550} {} {} {}
    INST {g4701} {A} {^} {Y} {v} {} {INVX1LVT} {0.040} {0.000} {0.042} {} {0.148} {1.591} {} {2} {}
    NET {} {} {} {} {} {n_131} {} {0.000} {0.000} {0.042} {0.003} {0.148} {1.591} {} {} {}
    INST {g4694__6260} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.082} {0.000} {0.129} {} {0.230} {1.672} {} {8} {}
    NET {} {} {} {} {} {n_138} {} {0.000} {0.000} {0.129} {0.012} {0.230} {1.672} {} {} {}
    INST {g4674__5122} {B0} {^} {Y} {v} {} {AOI22X1LVT} {0.045} {0.000} {0.048} {} {0.275} {1.717} {} {1} {}
    NET {} {} {} {} {} {n_155} {} {0.000} {0.000} {0.048} {0.002} {0.275} {1.717} {} {} {}
    INST {g4625__4733} {A} {v} {Y} {^} {} {NAND2X1LVT} {0.043} {0.000} {0.063} {} {0.318} {1.760} {} {7} {}
    NET {} {} {} {} {} {n_210} {} {0.000} {0.000} {0.063} {0.009} {0.318} {1.760} {} {} {}
    INST {g4570__4733} {C} {^} {Y} {v} {} {NAND3X1LVT} {0.038} {0.000} {0.042} {} {0.356} {1.798} {} {1} {}
    NET {} {} {} {} {} {n_80} {} {0.000} {0.000} {0.042} {0.002} {0.356} {1.798} {} {} {}
    INST {g4559__2802} {B0} {v} {Y} {v} {} {OA21X1LVT} {0.051} {0.000} {0.062} {} {0.407} {1.849} {} {8} {}
    NET {} {} {} {} {} {n_91} {} {0.000} {0.000} {0.062} {0.012} {0.407} {1.849} {} {} {}
    INST {g4524__4319} {S0} {v} {Y} {^} {} {MX2X1LVT} {0.035} {0.000} {0.015} {} {0.442} {1.884} {} {1} {}
    NET {} {} {} {} {} {n_310} {} {0.000} {0.000} {0.015} {0.002} {0.442} {1.884} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.442} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.442} {} {} {}
  END_CAP_CLK_PATH

END_PATH 88

PATH 89
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r0/RC_CG_HIER_INST0/RC_CGIC_INST} {CK}
  ENDPT {r0/RC_CG_HIER_INST0/RC_CGIC_INST} {E} {TLATNTSCAX2LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.015}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.885}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.3440000000000001}
    {=} {Slack Time} {1.541}
  END_SLK_CLC
  SLK 1.541

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.541} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.541} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.067} {0.000} {0.051} {} {0.067} {1.607} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.051} {0.009} {0.067} {1.607} {} {} {}
    INST {g4735__6417} {AN} {^} {Y} {^} {} {NOR2BX1LVT} {0.037} {0.000} {0.045} {} {0.104} {1.645} {} {2} {}
    NET {} {} {} {} {} {n_49} {} {0.000} {0.000} {0.045} {0.003} {0.104} {1.645} {} {} {}
    INST {g4716__1617} {B} {^} {Y} {^} {} {AND2X1LVT} {0.111} {0.000} {0.165} {} {0.215} {1.756} {} {19} {}
    NET {} {} {} {} {} {n_74} {} {0.000} {0.000} {0.165} {0.029} {0.215} {1.756} {} {} {}
    INST {g4704} {A} {^} {Y} {v} {} {INVX1LVT} {0.045} {0.000} {0.043} {} {0.260} {1.800} {} {1} {}
    NET {} {} {} {} {} {n_73} {} {0.000} {0.000} {0.043} {0.002} {0.260} {1.800} {} {} {}
    INST {g4571__6161} {B0} {v} {Y} {^} {} {OAI21X1LVT} {0.024} {0.000} {0.049} {} {0.284} {1.825} {} {2} {}
    NET {} {} {} {} {} {n_84} {} {0.000} {0.000} {0.049} {0.004} {0.284} {1.825} {} {} {}
    INST {g4768__6260} {B} {^} {Y} {v} {} {NAND2BX1LVT} {0.034} {0.000} {0.042} {} {0.318} {1.859} {} {2} {}
    NET {} {} {} {} {} {n_14} {} {0.000} {0.000} {0.042} {0.003} {0.318} {1.859} {} {} {}
    INST {g4514__9945} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.026} {0.000} {0.030} {} {0.344} {1.885} {} {1} {}
    NET {} {} {} {} {} {wen[0]} {} {0.000} {0.000} {0.030} {0.002} {0.344} {1.885} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.541} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.541} {} {} {}
  END_CAP_CLK_PATH

END_PATH 89

PATH 90
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r2/RC_CG_HIER_INST0/RC_CGIC_INST} {CK}
  ENDPT {r2/RC_CG_HIER_INST0/RC_CGIC_INST} {E} {TLATNTSCAX2LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.015}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.885}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.3440000000000001}
    {=} {Slack Time} {1.541}
  END_SLK_CLC
  SLK 1.541

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.541} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.541} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.067} {0.000} {0.051} {} {0.067} {1.607} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.051} {0.009} {0.067} {1.607} {} {} {}
    INST {g4735__6417} {AN} {^} {Y} {^} {} {NOR2BX1LVT} {0.037} {0.000} {0.045} {} {0.104} {1.645} {} {2} {}
    NET {} {} {} {} {} {n_49} {} {0.000} {0.000} {0.045} {0.003} {0.104} {1.645} {} {} {}
    INST {g4716__1617} {B} {^} {Y} {^} {} {AND2X1LVT} {0.111} {0.000} {0.165} {} {0.215} {1.756} {} {19} {}
    NET {} {} {} {} {} {n_74} {} {0.000} {0.000} {0.165} {0.029} {0.215} {1.756} {} {} {}
    INST {g4704} {A} {^} {Y} {v} {} {INVX1LVT} {0.045} {0.000} {0.043} {} {0.260} {1.800} {} {1} {}
    NET {} {} {} {} {} {n_73} {} {0.000} {0.000} {0.043} {0.002} {0.260} {1.800} {} {} {}
    INST {g4571__6161} {B0} {v} {Y} {^} {} {OAI21X1LVT} {0.024} {0.000} {0.049} {} {0.284} {1.825} {} {2} {}
    NET {} {} {} {} {} {n_84} {} {0.000} {0.000} {0.049} {0.004} {0.284} {1.825} {} {} {}
    INST {g4768__6260} {B} {^} {Y} {v} {} {NAND2BX1LVT} {0.034} {0.000} {0.042} {} {0.318} {1.859} {} {2} {}
    NET {} {} {} {} {} {n_14} {} {0.000} {0.000} {0.042} {0.003} {0.318} {1.859} {} {} {}
    INST {g4513__9315} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.026} {0.000} {0.030} {} {0.344} {1.885} {} {1} {}
    NET {} {} {} {} {} {wen[2]} {} {0.000} {0.000} {0.030} {0.002} {0.344} {1.885} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.541} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.541} {} {} {}
  END_CAP_CLK_PATH

END_PATH 90

PATH 91
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r1/RC_CG_HIER_INST0/RC_CGIC_INST} {CK}
  ENDPT {r1/RC_CG_HIER_INST0/RC_CGIC_INST} {E} {TLATNTSCAX2LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.015}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.885}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.34299999999999997}
    {=} {Slack Time} {1.542}
  END_SLK_CLC
  SLK 1.542

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.542} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.542} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.067} {0.000} {0.051} {} {0.067} {1.609} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.051} {0.009} {0.067} {1.609} {} {} {}
    INST {g4735__6417} {AN} {^} {Y} {^} {} {NOR2BX1LVT} {0.037} {0.000} {0.045} {} {0.104} {1.646} {} {2} {}
    NET {} {} {} {} {} {n_49} {} {0.000} {0.000} {0.045} {0.003} {0.104} {1.646} {} {} {}
    INST {g4716__1617} {B} {^} {Y} {^} {} {AND2X1LVT} {0.111} {0.000} {0.165} {} {0.215} {1.757} {} {19} {}
    NET {} {} {} {} {} {n_74} {} {0.000} {0.000} {0.165} {0.029} {0.215} {1.757} {} {} {}
    INST {g4704} {A} {^} {Y} {v} {} {INVX1LVT} {0.045} {0.000} {0.043} {} {0.260} {1.802} {} {1} {}
    NET {} {} {} {} {} {n_73} {} {0.000} {0.000} {0.043} {0.002} {0.260} {1.802} {} {} {}
    INST {g4571__6161} {B0} {v} {Y} {^} {} {OAI21X1LVT} {0.024} {0.000} {0.049} {} {0.284} {1.826} {} {2} {}
    NET {} {} {} {} {} {n_84} {} {0.000} {0.000} {0.049} {0.004} {0.284} {1.826} {} {} {}
    INST {g4542__9945} {A} {^} {Y} {v} {} {NAND2X1LVT} {0.034} {0.000} {0.040} {} {0.318} {1.860} {} {2} {}
    NET {} {} {} {} {} {n_108} {} {0.000} {0.000} {0.040} {0.003} {0.318} {1.860} {} {} {}
    INST {g4516__2346} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.026} {0.000} {0.030} {} {0.343} {1.885} {} {1} {}
    NET {} {} {} {} {} {wen[1]} {} {0.000} {0.000} {0.030} {0.002} {0.343} {1.885} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.542} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.542} {} {} {}
  END_CAP_CLK_PATH

END_PATH 91

PATH 92
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {r3/RC_CG_HIER_INST0/RC_CGIC_INST} {CK}
  ENDPT {r3/RC_CG_HIER_INST0/RC_CGIC_INST} {E} {TLATNTSCAX2LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.015}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.885}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.34299999999999997}
    {=} {Slack Time} {1.542}
  END_SLK_CLC
  SLK 1.542

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.542} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.542} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.067} {0.000} {0.051} {} {0.067} {1.609} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.051} {0.009} {0.067} {1.609} {} {} {}
    INST {g4735__6417} {AN} {^} {Y} {^} {} {NOR2BX1LVT} {0.037} {0.000} {0.045} {} {0.104} {1.646} {} {2} {}
    NET {} {} {} {} {} {n_49} {} {0.000} {0.000} {0.045} {0.003} {0.104} {1.646} {} {} {}
    INST {g4716__1617} {B} {^} {Y} {^} {} {AND2X1LVT} {0.111} {0.000} {0.165} {} {0.215} {1.757} {} {19} {}
    NET {} {} {} {} {} {n_74} {} {0.000} {0.000} {0.165} {0.029} {0.215} {1.757} {} {} {}
    INST {g4704} {A} {^} {Y} {v} {} {INVX1LVT} {0.045} {0.000} {0.043} {} {0.260} {1.802} {} {1} {}
    NET {} {} {} {} {} {n_73} {} {0.000} {0.000} {0.043} {0.002} {0.260} {1.802} {} {} {}
    INST {g4571__6161} {B0} {v} {Y} {^} {} {OAI21X1LVT} {0.024} {0.000} {0.049} {} {0.284} {1.826} {} {2} {}
    NET {} {} {} {} {} {n_84} {} {0.000} {0.000} {0.049} {0.004} {0.284} {1.826} {} {} {}
    INST {g4542__9945} {A} {^} {Y} {v} {} {NAND2X1LVT} {0.034} {0.000} {0.040} {} {0.318} {1.860} {} {2} {}
    NET {} {} {} {} {} {n_108} {} {0.000} {0.000} {0.040} {0.003} {0.318} {1.860} {} {} {}
    INST {g4512__6161} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.026} {0.000} {0.030} {} {0.343} {1.885} {} {1} {}
    NET {} {} {} {} {} {wen[3]} {} {0.000} {0.000} {0.030} {0.002} {0.343} {1.885} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.542} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.542} {} {} {}
  END_CAP_CLK_PATH

END_PATH 92

PATH 93
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {state_reg[0]} {CK}
  ENDPT {state_reg[0]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[14]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.020}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.880}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.31499999999999995}
    {=} {Slack Time} {1.565}
  END_SLK_CLC
  SLK 1.565

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.565} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.565} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[14]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.076} {0.000} {0.068} {} {0.076} {1.641} {} {9} {}
    NET {} {} {} {} {} {R_IR/Q[14]} {} {0.000} {0.000} {0.068} {0.012} {0.076} {1.641} {} {} {}
    INST {g4690__6417} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.028} {0.000} {0.031} {} {0.103} {1.669} {} {2} {}
    NET {} {} {} {} {} {n_141} {} {0.000} {0.000} {0.031} {0.003} {0.103} {1.669} {} {} {}
    INST {g4688} {A} {v} {Y} {^} {} {INVX1LVT} {0.024} {0.000} {0.032} {} {0.127} {1.692} {} {3} {}
    NET {} {} {} {} {} {n_205} {} {0.000} {0.000} {0.032} {0.004} {0.127} {1.692} {} {} {}
    INST {g3440__1617} {A} {^} {CO} {^} {} {ADDHX1LVT} {0.031} {0.000} {0.021} {} {0.159} {1.724} {} {2} {}
    NET {} {} {} {} {} {n_8} {} {0.000} {0.000} {0.021} {0.003} {0.159} {1.724} {} {} {}
    INST {g3439__3680} {A1} {^} {Y} {^} {} {OA21X1LVT} {0.027} {0.000} {0.014} {} {0.185} {1.750} {} {1} {}
    NET {} {} {} {} {} {n_9} {} {0.000} {0.000} {0.014} {0.002} {0.185} {1.750} {} {} {}
    INST {g3438__6783} {B} {^} {Y} {v} {} {NAND3BXLLVT} {0.067} {0.000} {0.109} {} {0.252} {1.817} {} {3} {}
    NET {} {} {} {} {} {n_10} {} {0.000} {0.000} {0.109} {0.004} {0.252} {1.817} {} {} {}
    INST {g3437__5526} {A1} {v} {Y} {v} {} {OA21X1LVT} {0.048} {0.000} {0.021} {} {0.299} {1.865} {} {2} {}
    NET {} {} {} {} {} {n_11} {} {0.000} {0.000} {0.021} {0.003} {0.299} {1.865} {} {} {}
    INST {g3435__4319} {C0} {v} {Y} {^} {} {OAI211X1LVT} {0.016} {0.000} {0.051} {} {0.315} {1.880} {} {1} {}
    NET {} {} {} {} {} {n_13} {} {0.000} {0.000} {0.051} {0.002} {0.315} {1.880} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.565} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.565} {} {} {}
  END_CAP_CLK_PATH

END_PATH 93

PATH 94
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {state_reg[1]} {CK}
  ENDPT {state_reg[1]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[14]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.019}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.881}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.31499999999999995}
    {=} {Slack Time} {1.566}
  END_SLK_CLC
  SLK 1.566

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.566} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.566} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[14]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.076} {0.000} {0.068} {} {0.076} {1.642} {} {9} {}
    NET {} {} {} {} {} {R_IR/Q[14]} {} {0.000} {0.000} {0.068} {0.012} {0.076} {1.642} {} {} {}
    INST {g4690__6417} {B} {^} {Y} {v} {} {NOR2X1LVT} {0.028} {0.000} {0.031} {} {0.103} {1.670} {} {2} {}
    NET {} {} {} {} {} {n_141} {} {0.000} {0.000} {0.031} {0.003} {0.103} {1.670} {} {} {}
    INST {g4688} {A} {v} {Y} {^} {} {INVX1LVT} {0.024} {0.000} {0.032} {} {0.127} {1.694} {} {3} {}
    NET {} {} {} {} {} {n_205} {} {0.000} {0.000} {0.032} {0.004} {0.127} {1.694} {} {} {}
    INST {g3440__1617} {A} {^} {CO} {^} {} {ADDHX1LVT} {0.031} {0.000} {0.021} {} {0.159} {1.725} {} {2} {}
    NET {} {} {} {} {} {n_8} {} {0.000} {0.000} {0.021} {0.003} {0.159} {1.725} {} {} {}
    INST {g3439__3680} {A1} {^} {Y} {^} {} {OA21X1LVT} {0.027} {0.000} {0.014} {} {0.185} {1.752} {} {1} {}
    NET {} {} {} {} {} {n_9} {} {0.000} {0.000} {0.014} {0.002} {0.185} {1.752} {} {} {}
    INST {g3438__6783} {B} {^} {Y} {v} {} {NAND3BXLLVT} {0.067} {0.000} {0.109} {} {0.252} {1.818} {} {3} {}
    NET {} {} {} {} {} {n_10} {} {0.000} {0.000} {0.109} {0.004} {0.252} {1.818} {} {} {}
    INST {g3437__5526} {A1} {v} {Y} {v} {} {OA21X1LVT} {0.048} {0.000} {0.021} {} {0.299} {1.866} {} {2} {}
    NET {} {} {} {} {} {n_11} {} {0.000} {0.000} {0.021} {0.003} {0.299} {1.866} {} {} {}
    INST {g3436__8428} {B0} {v} {Y} {^} {} {OAI21X1LVT} {0.015} {0.000} {0.047} {} {0.314} {1.881} {} {1} {}
    NET {} {} {} {} {} {n_12} {} {0.000} {0.000} {0.047} {0.002} {0.314} {1.881} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.566} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.566} {} {} {}
  END_CAP_CLK_PATH

END_PATH 94

PATH 95
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/RC_CG_HIER_INST0/RC_CGIC_INST} {CK}
  ENDPT {R_IR/RC_CG_HIER_INST0/RC_CGIC_INST} {E} {TLATNTSCAX2LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.023}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.877}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.18500000000000005}
    {=} {Slack Time} {1.692}
  END_SLK_CLC
  SLK 1.692

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.692} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.692} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.067} {0.000} {0.051} {} {0.067} {1.758} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.051} {0.009} {0.067} {1.758} {} {} {}
    INST {g4762__6417} {A} {^} {Y} {^} {} {OR2X1LVT} {0.031} {0.000} {0.027} {} {0.098} {1.789} {} {3} {}
    NET {} {} {} {} {} {n_206} {} {0.000} {0.000} {0.027} {0.004} {0.098} {1.789} {} {} {}
    INST {g4715__3680} {B} {^} {Y} {^} {} {OR2X1LVT} {0.060} {0.000} {0.089} {} {0.158} {1.849} {} {10} {}
    NET {} {} {} {} {} {n_303} {} {0.000} {0.000} {0.089} {0.015} {0.158} {1.849} {} {} {}
    INST {g3360} {A} {^} {Y} {v} {} {INVX1LVT} {0.028} {0.000} {0.027} {} {0.185} {1.877} {} {1} {}
    NET {} {} {} {} {} {n_203} {} {0.000} {0.000} {0.027} {0.002} {0.185} {1.877} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.692} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.692} {} {} {}
  END_CAP_CLK_PATH

END_PATH 95

PATH 96
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {state_reg[2]} {CK}
  ENDPT {state_reg[2]} {D} {DFFRX1LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {R_IR/Q_reg[14]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.011}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.889}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.18900000000000006}
    {=} {Slack Time} {1.700}
  END_SLK_CLC
  SLK 1.700

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.700} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.700} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {R_IR/Q_reg[14]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.070} {0.000} {0.059} {} {0.070} {1.770} {} {9} {}
    NET {} {} {} {} {} {R_IR/Q[14]} {} {0.000} {0.000} {0.059} {0.012} {0.070} {1.770} {} {} {}
    INST {g4690__6417} {B} {v} {Y} {^} {} {NOR2X1LVT} {0.039} {0.000} {0.048} {} {0.109} {1.809} {} {2} {}
    NET {} {} {} {} {} {n_141} {} {0.000} {0.000} {0.048} {0.003} {0.109} {1.809} {} {} {}
    INST {g4688} {A} {^} {Y} {v} {} {INVX1LVT} {0.026} {0.000} {0.031} {} {0.134} {1.835} {} {3} {}
    NET {} {} {} {} {} {n_205} {} {0.000} {0.000} {0.031} {0.004} {0.134} {1.835} {} {} {}
    INST {g3444__5122} {A1N} {v} {Y} {v} {} {AOI2BB1X1LVT} {0.029} {0.000} {0.017} {} {0.163} {1.863} {} {1} {}
    NET {} {} {} {} {} {n_4} {} {0.000} {0.000} {0.017} {0.002} {0.163} {1.863} {} {} {}
    INST {g3442__2802} {A1N} {v} {Y} {v} {} {OAI2BB1X1LVT} {0.025} {0.000} {0.025} {} {0.188} {1.889} {} {1} {}
    NET {} {} {} {} {} {n_6} {} {0.000} {0.000} {0.025} {0.002} {0.188} {1.889} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.700} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.700} {} {} {}
  END_CAP_CLK_PATH

END_PATH 96

PATH 97
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {address[0]} {} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.19599999999999995}
    {=} {Slack Time} {1.704}
  END_SLK_CLC
  SLK 1.704

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.704} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.062} {0.000} {0.044} {} {0.062} {1.766} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.044} {0.009} {0.062} {1.766} {} {} {}
    INST {g4762__6417} {A} {v} {Y} {v} {} {OR2X1LVT} {0.037} {0.000} {0.025} {} {0.099} {1.803} {} {3} {}
    NET {} {} {} {} {} {n_206} {} {0.000} {0.000} {0.025} {0.004} {0.099} {1.803} {} {} {}
    INST {g4715__3680} {B} {v} {Y} {v} {} {OR2X1LVT} {0.061} {0.000} {0.075} {} {0.160} {1.865} {} {10} {}
    NET {} {} {} {} {} {n_303} {} {0.000} {0.000} {0.075} {0.015} {0.160} {1.865} {} {} {}
    INST {g4564__8246} {S0} {v} {Y} {v} {} {MX2X1LVT} {0.035} {0.000} {0.012} {} {0.196} {1.900} {} {1} {}
    NET {} {} {} {} {} {address[0]} {} {0.000} {0.000} {0.012} {0.002} {0.196} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.704} {} {} {}
  END_CAP_CLK_PATH

END_PATH 97

PATH 98
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {address[1]} {} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.19599999999999995}
    {=} {Slack Time} {1.704}
  END_SLK_CLC
  SLK 1.704

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.704} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.062} {0.000} {0.044} {} {0.062} {1.766} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.044} {0.009} {0.062} {1.766} {} {} {}
    INST {g4762__6417} {A} {v} {Y} {v} {} {OR2X1LVT} {0.037} {0.000} {0.025} {} {0.099} {1.803} {} {3} {}
    NET {} {} {} {} {} {n_206} {} {0.000} {0.000} {0.025} {0.004} {0.099} {1.803} {} {} {}
    INST {g4715__3680} {B} {v} {Y} {v} {} {OR2X1LVT} {0.061} {0.000} {0.075} {} {0.160} {1.865} {} {10} {}
    NET {} {} {} {} {} {n_303} {} {0.000} {0.000} {0.075} {0.015} {0.160} {1.865} {} {} {}
    INST {g4558__1617} {S0} {v} {Y} {v} {} {MX2X1LVT} {0.035} {0.000} {0.012} {} {0.196} {1.900} {} {1} {}
    NET {} {} {} {} {} {address[1]} {} {0.000} {0.000} {0.012} {0.002} {0.196} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.704} {} {} {}
  END_CAP_CLK_PATH

END_PATH 98

PATH 99
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {address[2]} {} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.19599999999999995}
    {=} {Slack Time} {1.704}
  END_SLK_CLC
  SLK 1.704

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.704} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.062} {0.000} {0.044} {} {0.062} {1.766} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.044} {0.009} {0.062} {1.766} {} {} {}
    INST {g4762__6417} {A} {v} {Y} {v} {} {OR2X1LVT} {0.037} {0.000} {0.025} {} {0.099} {1.803} {} {3} {}
    NET {} {} {} {} {} {n_206} {} {0.000} {0.000} {0.025} {0.004} {0.099} {1.803} {} {} {}
    INST {g4715__3680} {B} {v} {Y} {v} {} {OR2X1LVT} {0.061} {0.000} {0.075} {} {0.160} {1.865} {} {10} {}
    NET {} {} {} {} {} {n_303} {} {0.000} {0.000} {0.075} {0.015} {0.160} {1.865} {} {} {}
    INST {g4553__4319} {S0} {v} {Y} {v} {} {MX2X1LVT} {0.035} {0.000} {0.012} {} {0.196} {1.900} {} {1} {}
    NET {} {} {} {} {} {address[2]} {} {0.000} {0.000} {0.012} {0.002} {0.196} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.704} {} {} {}
  END_CAP_CLK_PATH

END_PATH 99

PATH 100
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {address[3]} {} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.19599999999999995}
    {=} {Slack Time} {1.704}
  END_SLK_CLC
  SLK 1.704

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.704} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.062} {0.000} {0.044} {} {0.062} {1.766} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.044} {0.009} {0.062} {1.766} {} {} {}
    INST {g4762__6417} {A} {v} {Y} {v} {} {OR2X1LVT} {0.037} {0.000} {0.025} {} {0.099} {1.803} {} {3} {}
    NET {} {} {} {} {} {n_206} {} {0.000} {0.000} {0.025} {0.004} {0.099} {1.803} {} {} {}
    INST {g4715__3680} {B} {v} {Y} {v} {} {OR2X1LVT} {0.061} {0.000} {0.075} {} {0.160} {1.865} {} {10} {}
    NET {} {} {} {} {} {n_303} {} {0.000} {0.000} {0.075} {0.015} {0.160} {1.865} {} {} {}
    INST {g4565__7098} {S0} {v} {Y} {v} {} {MX2X1LVT} {0.035} {0.000} {0.012} {} {0.196} {1.900} {} {1} {}
    NET {} {} {} {} {} {address[3]} {} {0.000} {0.000} {0.012} {0.002} {0.196} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.704} {} {} {}
  END_CAP_CLK_PATH

END_PATH 100

PATH 101
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {address[4]} {} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.19599999999999995}
    {=} {Slack Time} {1.704}
  END_SLK_CLC
  SLK 1.704

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.704} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.062} {0.000} {0.044} {} {0.062} {1.766} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.044} {0.009} {0.062} {1.766} {} {} {}
    INST {g4762__6417} {A} {v} {Y} {v} {} {OR2X1LVT} {0.037} {0.000} {0.025} {} {0.099} {1.803} {} {3} {}
    NET {} {} {} {} {} {n_206} {} {0.000} {0.000} {0.025} {0.004} {0.099} {1.803} {} {} {}
    INST {g4715__3680} {B} {v} {Y} {v} {} {OR2X1LVT} {0.061} {0.000} {0.075} {} {0.160} {1.865} {} {10} {}
    NET {} {} {} {} {} {n_303} {} {0.000} {0.000} {0.075} {0.015} {0.160} {1.865} {} {} {}
    INST {g4562__1705} {S0} {v} {Y} {v} {} {MX2X1LVT} {0.035} {0.000} {0.012} {} {0.196} {1.900} {} {1} {}
    NET {} {} {} {} {} {address[4]} {} {0.000} {0.000} {0.012} {0.002} {0.196} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.704} {} {} {}
  END_CAP_CLK_PATH

END_PATH 101

PATH 102
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {address[5]} {} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.19599999999999995}
    {=} {Slack Time} {1.704}
  END_SLK_CLC
  SLK 1.704

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.704} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.062} {0.000} {0.044} {} {0.062} {1.766} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.044} {0.009} {0.062} {1.766} {} {} {}
    INST {g4762__6417} {A} {v} {Y} {v} {} {OR2X1LVT} {0.037} {0.000} {0.025} {} {0.099} {1.803} {} {3} {}
    NET {} {} {} {} {} {n_206} {} {0.000} {0.000} {0.025} {0.004} {0.099} {1.803} {} {} {}
    INST {g4715__3680} {B} {v} {Y} {v} {} {OR2X1LVT} {0.061} {0.000} {0.075} {} {0.160} {1.865} {} {10} {}
    NET {} {} {} {} {} {n_303} {} {0.000} {0.000} {0.075} {0.015} {0.160} {1.865} {} {} {}
    INST {g4557__3680} {S0} {v} {Y} {v} {} {MX2X1LVT} {0.035} {0.000} {0.012} {} {0.196} {1.900} {} {1} {}
    NET {} {} {} {} {} {address[5]} {} {0.000} {0.000} {0.012} {0.002} {0.196} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.704} {} {} {}
  END_CAP_CLK_PATH

END_PATH 102

PATH 103
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {address[6]} {} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.19599999999999995}
    {=} {Slack Time} {1.704}
  END_SLK_CLC
  SLK 1.704

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.704} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.062} {0.000} {0.044} {} {0.062} {1.766} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.044} {0.009} {0.062} {1.766} {} {} {}
    INST {g4762__6417} {A} {v} {Y} {v} {} {OR2X1LVT} {0.037} {0.000} {0.025} {} {0.099} {1.803} {} {3} {}
    NET {} {} {} {} {} {n_206} {} {0.000} {0.000} {0.025} {0.004} {0.099} {1.803} {} {} {}
    INST {g4715__3680} {B} {v} {Y} {v} {} {OR2X1LVT} {0.061} {0.000} {0.075} {} {0.160} {1.865} {} {10} {}
    NET {} {} {} {} {} {n_303} {} {0.000} {0.000} {0.075} {0.015} {0.160} {1.865} {} {} {}
    INST {g4563__5122} {S0} {v} {Y} {v} {} {MX2X1LVT} {0.035} {0.000} {0.012} {} {0.196} {1.900} {} {1} {}
    NET {} {} {} {} {} {address[6]} {} {0.000} {0.000} {0.012} {0.002} {0.196} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.704} {} {} {}
  END_CAP_CLK_PATH

END_PATH 103

PATH 104
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {address[7]} {} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[1]} {Q} {DFFRHQX1LVT} {v} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.19599999999999995}
    {=} {Slack Time} {1.704}
  END_SLK_CLC
  SLK 1.704

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.704} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[1]} {CK} {^} {Q} {v} {} {DFFRHQX1LVT} {0.062} {0.000} {0.044} {} {0.062} {1.766} {} {7} {}
    NET {} {} {} {} {} {state[1]} {} {0.000} {0.000} {0.044} {0.009} {0.062} {1.766} {} {} {}
    INST {g4762__6417} {A} {v} {Y} {v} {} {OR2X1LVT} {0.037} {0.000} {0.025} {} {0.099} {1.803} {} {3} {}
    NET {} {} {} {} {} {n_206} {} {0.000} {0.000} {0.025} {0.004} {0.099} {1.803} {} {} {}
    INST {g4715__3680} {B} {v} {Y} {v} {} {OR2X1LVT} {0.061} {0.000} {0.075} {} {0.160} {1.865} {} {10} {}
    NET {} {} {} {} {} {n_303} {} {0.000} {0.000} {0.075} {0.015} {0.160} {1.865} {} {} {}
    INST {g4566__6131} {S0} {v} {Y} {v} {} {MX2X1LVT} {0.035} {0.000} {0.012} {} {0.196} {1.900} {} {1} {}
    NET {} {} {} {} {} {address[7]} {} {0.000} {0.000} {0.012} {0.002} {0.196} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.704} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.704} {} {} {}
  END_CAP_CLK_PATH

END_PATH 104

PATH 105
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_PC/RC_CG_HIER_INST0/RC_CGIC_INST} {CK}
  ENDPT {R_PC/RC_CG_HIER_INST0/RC_CGIC_INST} {E} {TLATNTSCAX2LVT} {v} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[0]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.022}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.878}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.1349999999999998}
    {=} {Slack Time} {1.743}
  END_SLK_CLC
  SLK 1.743

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.743} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.743} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[0]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.068} {0.000} {0.054} {} {0.068} {1.811} {} {7} {}
    NET {} {} {} {} {} {state[0]} {} {0.000} {0.000} {0.054} {0.009} {0.068} {1.811} {} {} {}
    INST {g4765__5107} {B} {^} {Y} {v} {} {NAND2X1LVT} {0.039} {0.000} {0.049} {} {0.107} {1.850} {} {3} {}
    NET {} {} {} {} {} {n_207} {} {0.000} {0.000} {0.049} {0.004} {0.107} {1.850} {} {} {}
    INST {g4574__2883} {A1N} {v} {Y} {v} {} {OAI2BB1X1LVT} {0.028} {0.000} {0.024} {} {0.135} {1.878} {} {1} {}
    NET {} {} {} {} {} {n_293} {} {0.000} {0.000} {0.024} {0.002} {0.135} {1.878} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.743} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.743} {} {} {}
  END_CAP_CLK_PATH

END_PATH 105

PATH 106
  VIEW default
  CHECK_TYPE {External Delay Assertion}
  REF {} {}
  ENDPT {} {we} {} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {state_reg[0]} {Q} {DFFRHQX1LVT} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {External Delay} {0.000}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.900}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.10599999999999987}
    {=} {Slack Time} {1.794}
  END_SLK_CLC
  SLK 1.794

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.794} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.794} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    INST {state_reg[0]} {CK} {^} {Q} {^} {} {DFFRHQX1LVT} {0.068} {0.000} {0.054} {} {0.068} {1.862} {} {7} {}
    NET {} {} {} {} {} {state[0]} {} {0.000} {0.000} {0.054} {0.009} {0.068} {1.862} {} {} {}
    INST {g4727__6161} {B} {^} {Y} {^} {} {AND3XLLVT} {0.038} {0.000} {0.019} {} {0.106} {1.900} {} {1} {}
    NET {} {} {} {} {} {we} {} {0.000} {0.000} {0.019} {0.002} {0.106} {1.900} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.794} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.794} {} {} {}
  END_CAP_CLK_PATH

END_PATH 106

PATH 107
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[14]} {CK}
  ENDPT {R_IR/Q_reg[14]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[14]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[14]} {^} {} {} {dataR[14]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[14]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 107

PATH 108
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[15]} {CK}
  ENDPT {R_IR/Q_reg[15]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[15]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[15]} {^} {} {} {dataR[15]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[15]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 108

PATH 109
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[13]} {CK}
  ENDPT {R_IR/Q_reg[13]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[13]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[13]} {^} {} {} {dataR[13]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[13]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 109

PATH 110
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[5]} {CK}
  ENDPT {R_IR/Q_reg[5]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[5]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[5]} {^} {} {} {dataR[5]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[5]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 110

PATH 111
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[4]} {CK}
  ENDPT {R_IR/Q_reg[4]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[4]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[4]} {^} {} {} {dataR[4]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[4]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 111

PATH 112
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[12]} {CK}
  ENDPT {R_IR/Q_reg[12]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[12]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[12]} {^} {} {} {dataR[12]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[12]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 112

PATH 113
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[1]} {CK}
  ENDPT {R_IR/Q_reg[1]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[1]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[1]} {^} {} {} {dataR[1]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[1]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 113

PATH 114
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[11]} {CK}
  ENDPT {R_IR/Q_reg[11]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[11]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[11]} {^} {} {} {dataR[11]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[11]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 114

PATH 115
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[6]} {CK}
  ENDPT {R_IR/Q_reg[6]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[6]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[6]} {^} {} {} {dataR[6]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[6]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 115

PATH 116
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[7]} {CK}
  ENDPT {R_IR/Q_reg[7]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[7]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[7]} {^} {} {} {dataR[7]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[7]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 116

PATH 117
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[8]} {CK}
  ENDPT {R_IR/Q_reg[8]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[8]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[8]} {^} {} {} {dataR[8]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[8]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 117

PATH 118
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[9]} {CK}
  ENDPT {R_IR/Q_reg[9]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[9]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[9]} {^} {} {} {dataR[9]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[9]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 118

PATH 119
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[10]} {CK}
  ENDPT {R_IR/Q_reg[10]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[10]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[10]} {^} {} {} {dataR[10]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[10]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 119

PATH 120
  VIEW default
  CHECK_TYPE {Setup Check}
  REF {R_IR/Q_reg[0]} {CK}
  ENDPT {R_IR/Q_reg[0]} {D} {DFFRHQX1LVT} {^} {leading} {ck} {ck(C)(P)}
  BEGINPT {} {dataR[0]} {} {^} {leading} {ck} {ck(D)(P) }
  REQ_CLC
    {} {Other End Arrival Time} {0.000}
    {-} {Setup} {0.014}
    {+} {Phase Shift} {2.000}
    {-} {Uncertainty} {0.100}
    {=} {Required Time} {1.886}
  END_REQ_CLC

  SLK_CLC
    {-} {Arrival Time} {0.0}
    {=} {Slack Time} {1.886}
  END_SLK_CLC
  SLK 1.886

  ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {+} {Input Delay} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_ARR_CLC

  LAUNCH_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_LAUNCH_CLK_PATH

  DATA_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {dataR[0]} {^} {} {} {dataR[0]} {} {} {} {0.000} {0.003} {0.000} {1.886} {} {2} {}
    NET {} {} {} {} {} {dataR[0]} {} {0.000} {0.000} {0.000} {0.003} {0.000} {1.886} {} {} {}
  END_DATA_PATH

  OTHER_ARR_CLC
    {} {Clock Rise Edge} {0.000}
    {=} {Beginpoint Arrival Time} {0.000}
  END_OTHER_ARR_CLC

  CAP_CLK_PATH
    COLUMNS {instance} {fpin} {fedge} {tpin} {tedge} {net} {cell} {delay} {incr_delay} {slew} {load} {arrival} {required} {stolen} {fanout} {pin_location}
    PORT {} {ck} {^} {} {} {} {} {} {} {} {} {0.000} {-1.886} {} {} {}
    NET {} {} {} {} {} {ck} {} {0.000} {0.000} {0.000} {0.003} {0.000} {-1.886} {} {} {}
  END_CAP_CLK_PATH

END_PATH 120


