Fitter report for issue_reply_test compilation.
Mon Nov 08 12:17:44 2004
Version 3.0 Build 199 06/26/2003 SJ Full Version

Command: quartus_fit --import_settings_files=off --export_settings_files=off issue_reply_test -c issue_reply_test



---------------------
; Table of Contents ;
---------------------
   1. Legal Notice
   2. Flow Summary
   3. Flow Settings
   4. Flow Elapsed Time
   5. Fitter Summary
   6. Fitter Settings
   7. Fitter Device Options
   8. Fitter Equations
   9. Floorplan View
  10. Pin-Out File
  11. Resource Usage Summary
  12. Input Pins
  13. Output Pins
  14. I/O Bank Usage
  15. All Package Pins
  16. PLL Summary
  17. PLL Usage
  18. Output Pin Load For Reported TCO
  19. Fitter Resource Utilization by Entity
  20. Delay Chain Summary
  21. Control Signals
  22. Global & Other Fast Signals
  23. Non-Global High Fan-Out Signals
  24. RAM Summary
  25. Interconnect Usage Summary
  26. LAB Logic Elements
  27. LAB-wide Signals
  28. LAB Signals Sourced
  29. LAB Signals Sourced Out
  30. LAB Distinct Inputs
  31. Fitter Messages


----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2003 Altera Corporation
Any  megafunction  design,  and related netlist (encrypted  or  decrypted),
support information,  device programming or simulation file,  and any other
associated  documentation or information  provided by  Altera  or a partner
under  Altera's   Megafunction   Partnership   Program  may  be  used  only
to program  PLD  devices (but not masked  PLD  devices) from  Altera.   Any
other  use  of such  megafunction  design,  netlist,  support  information,
device programming or simulation file,  or any other  related documentation
or information  is prohibited  for  any  other purpose,  including, but not
limited to  modification,  reverse engineering,  de-compiling, or use  with
any other  silicon devices,  unless such use is  explicitly  licensed under
a separate agreement with  Altera  or a megafunction partner.  Title to the
intellectual property,  including patents,  copyrights,  trademarks,  trade
secrets,  or maskworks,  embodied in any such megafunction design, netlist,
support  information,  device programming or simulation file,  or any other
related documentation or information provided by  Altera  or a megafunction
partner, remains with Altera, the megafunction partner, or their respective
licensors. No other licenses, including any licenses needed under any third
party's intellectual property, are provided herein.



--------------------------------------------------------------------
; Flow Summary                                                     ;
--------------------------------------------------------------------
; Flow Status              ; Successful - Mon Nov 08 12:17:44 2004 ;
; Compiler Setting Name    ; issue_reply_test                      ;
; Top-level Entity Name    ; issue_reply_test                      ;
; Family                   ; Stratix                               ;
; Device                   ; EP1S30F780C5                          ;
; Total logic elements     ; 4,341 / 32,470 ( 13 % )               ;
; Total pins               ; 46 / 597 ( 7 % )                      ;
; Total memory bits        ; 10,240 / 3,317,184 ( < 1 % )          ;
; DSP block 9-bit elements ; 0 / 96 ( 0 % )                        ;
; Total PLLs               ; 1 / 10 ( 10 % )                       ;
; Total DLLs               ; 0 / 2 ( 0 % )                         ;
--------------------------------------------------------------------


-----------------------------------------------
; Flow Settings                               ;
-----------------------------------------------
; Option                ; Setting             ;
-----------------------------------------------
; Start date & time     ; 11/08/2004 12:08:31 ;
; Main task             ; Compilation         ;
; Compiler Setting Name ; issue_reply_test    ;
-----------------------------------------------


---------------------------------------
; Flow Elapsed Time                   ;
---------------------------------------
; Module Name          ; Elapsed Time ;
---------------------------------------
; Analysis & Synthesis ; 00:01:48     ;
; Fitter               ; 00:07:25     ;
; Total                ; 00:09:13     ;
---------------------------------------


--------------------------------------------------------------------
; Fitter Summary                                                   ;
--------------------------------------------------------------------
; Fitter Status            ; Successful - Mon Nov 08 12:17:44 2004 ;
; Compiler Setting Name    ; issue_reply_test                      ;
; Top-level Entity Name    ; issue_reply_test                      ;
; Family                   ; Stratix                               ;
; Device                   ; EP1S30F780C5                          ;
; Total logic elements     ; 4,341 / 32,470 ( 13 % )               ;
; Total pins               ; 46 / 597 ( 7 % )                      ;
; Total memory bits        ; 10,240 / 3,317,184 ( < 1 % )          ;
; DSP block 9-bit elements ; 0 / 96 ( 0 % )                        ;
; Total PLLs               ; 1 / 10 ( 10 % )                       ;
; Total DLLs               ; 0 / 2 ( 0 % )                         ;
--------------------------------------------------------------------


-------------------------------------------------------------------
; Fitter Settings                                                 ;
-------------------------------------------------------------------
; Option                                     ; Setting            ;
-------------------------------------------------------------------
; Device                                     ; EP1S30F780C5       ;
; Fast Fit compilation                       ; Off                ;
; Optimize IOC register placement for timing ; On                 ;
; Optimize timing                            ; Normal Compilation ;
-------------------------------------------------------------------


---------------------------------------------------------------------------
; Fitter Device Options                                                   ;
---------------------------------------------------------------------------
; Option                                       ; Setting                  ;
---------------------------------------------------------------------------
; Auto-restart configuration after error       ; Off                      ;
; Release clears before tri-states             ; Off                      ;
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
---------------------------------------------------------------------------


---------------------
; Fitter Equations  ;
---------------------
The equations can be found in C:\scuba2_repository\cards\clk_card\test\synth\issue_reply_test_da\issue_reply_test.fit.eqn.


-------------------
; Floorplan View  ;
-------------------
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.


-----------------
; Pin-Out File  ;
-----------------
The pin-out file can be found in C:\scuba2_repository\cards\clk_card\test\synth\issue_reply_test_da\issue_reply_test.pin.


-------------------------------------------------------------------------------------------------------------
; Resource Usage Summary                                                                                    ;
-------------------------------------------------------------------------------------------------------------
; Resource                   ; Usage                                                                        ;
-------------------------------------------------------------------------------------------------------------
; Logic cells                ; 4,341 / 32,470 ( 13 % )                                                      ;
; Registers                  ; 2,934 / 35,972 ( 8 % )                                                       ;
; User inserted logic cells  ; 0                                                                            ;
; I/O pins                   ; 46 / 597 ( 7 % )                                                             ;
;     -- Clock pins          ; 4 / 16 ( 25 % )                                                              ;
; Global signals             ; 8                                                                            ;
; M512s                      ; 0 / 295 ( 0 % )                                                              ;
; M4Ks                       ; 3 / 171 ( 1 % )                                                              ;
; M-RAMs                     ; 0 / 4 ( 0 % )                                                                ;
; Total memory bits          ; 10,240 / 3,317,184 ( < 1 % )                                                 ;
; Total RAM block bits       ; 13,824 / 3,317,184 ( < 1 % )                                                 ;
; DSP block 9-bit elements   ; 0 / 96 ( 0 % )                                                               ;
; Global clocks              ; 8 / 16 ( 50 % )                                                              ;
; Regional clocks            ; 0 / 16 ( 0 % )                                                               ;
; Fast regional clocks       ; 0 / 32 ( 0 % )                                                               ;
; DIFFIOCLKs                 ; 0 / 32 ( 0 % )                                                               ;
; SERDES transmitters        ; 0 / 82 ( 0 % )                                                               ;
; SERDES receivers           ; 0 / 82 ( 0 % )                                                               ;
; Maximum fan-out node       ; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_366~0 ;
; Maximum fan-out            ; 2124                                                                         ;
; Total fan-out              ; 20553                                                                        ;
; Average fan-out            ; 4.68                                                                         ;
-------------------------------------------------------------------------------------------------------------


--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Input Pins                                                                                                                                                                                                                                                             ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; fibre_rx_ckr     ; P2    ; 5        ; 85           ; 32           ; 3           ; 29                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_data[0] ; AG15  ; 12       ; 38           ; 0            ; 5           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_data[1] ; W15   ; 11       ; 43           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_data[2] ; AB17  ; 8        ; 36           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_data[3] ; AC17  ; 8        ; 36           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_data[4] ; U27   ; 1        ; 0            ; 24           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_data[5] ; AA17  ; 8        ; 36           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_data[6] ; AF15  ; 12       ; 38           ; 0            ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_data[7] ; K16   ; 10       ; 38           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_rdy     ; Y16   ; 12       ; 38           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_rvs     ; T21   ; 1        ; 0            ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_sc_nd   ; W16   ; 12       ; 38           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; fibre_rx_status  ; T22   ; 1        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; inclk            ; K17   ; 3        ; 36           ; 58           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Output Pins                                                                                                                                                                                                                                                                                         ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; Turbo Bit ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; fibre_rx_clk ; E15   ; 9        ; 43           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; fibre_tx_clk ; K14   ; 9        ; 43           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; lvds_clk     ; C15   ; 10       ; 38           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; lvds_cmd     ; M11   ; 4        ; 56           ; 58           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[11]     ; R3    ; 6        ; 85           ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[12]     ; AC11  ; 7        ; 56           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[13]     ; M12   ; 4        ; 49           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[14]     ; AE15  ; 11       ; 43           ; 0            ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[15]     ; H14   ; 9        ; 43           ; 58           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[16]     ; T1    ; 6        ; 85           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[17]     ; D13   ; 4        ; 56           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[18]     ; H15   ; 9        ; 43           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[19]     ; AD13  ; 7        ; 56           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[20]     ; AE14  ; 7        ; 47           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[21]     ; J13   ; 4        ; 47           ; 58           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[22]     ; W14   ; 11       ; 43           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[23]     ; D15   ; 9        ; 43           ; 58           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[24]     ; L13   ; 4        ; 47           ; 58           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[25]     ; J12   ; 4        ; 56           ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[26]     ; F12   ; 4        ; 56           ; 58           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[27]     ; AE13  ; 7        ; 56           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[28]     ; Y13   ; 7        ; 47           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[29]     ; B15   ; 10       ; 38           ; 58           ; 5           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[30]     ; J16   ; 10       ; 38           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[31]     ; W12   ; 7        ; 49           ; 0            ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[32]     ; V11   ; 7        ; 56           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[33]     ; C13   ; 4        ; 56           ; 58           ; 4           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[34]     ; K15   ; 9        ; 43           ; 58           ; 3           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[35]     ; G22   ; 3        ; 3            ; 58           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[36]     ; P3    ; 5        ; 85           ; 32           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[37]     ; R26   ; 1        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
; test[38]     ; P26   ; 2        ; 0            ; 32           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; no        ; LVTTL        ; 24mA             ; Off         ; Fitter               ;
-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


------------------------------
; I/O Bank Usage             ;
------------------------------
; I/O Bank ; Usage           ;
------------------------------
; 1        ; 4 / 70 ( 5 % )  ;
; 2        ; 1 / 74 ( 1 % )  ;
; 3        ; 2 / 70 ( 2 % )  ;
; 4        ; 9 / 74 ( 12 % ) ;
; 5        ; 2 / 74 ( 2 % )  ;
; 6        ; 2 / 70 ( 2 % )  ;
; 7        ; 7 / 74 ( 9 % )  ;
; 8        ; 3 / 71 ( 4 % )  ;
; 9        ; 6 / 6 ( 100 % ) ;
; 10       ; 4 / 4 ( 100 % ) ;
; 11       ; 3 / 6 ( 50 % )  ;
; 12       ; 4 / 4 ( 100 % ) ;
------------------------------


----------------------------------------------------------------------------------------------
; All Package Pins                                                                           ;
----------------------------------------------------------------------------------------------
; Location ; I/O Bank ; Pin Name/Usage   ; I/O Standard ; Voltage ; I/O Type   ; Termination ;
----------------------------------------------------------------------------------------------
; A2       ; 4        ; VCCIO4           ;              ; 3.3V    ; --         ; --          ;
; A3       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; A4       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; A5       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; A6       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; A7       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; A8       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; A9       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; A10      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; A11      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; A12      ; 4        ; VCCIO4           ;              ; 3.3V    ; --         ; --          ;
; A13      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; A14      ; 1        ; GND              ;              ;         ; --         ; --          ;
; A15      ; 1        ; GND              ;              ;         ; --         ; --          ;
; A16      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; A17      ; 3        ; VCCIO3           ;              ; 3.3V    ; --         ; --          ;
; A18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; A19      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; A20      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; A21      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; A22      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; A23      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; A24      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; A25      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; A26      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; A27      ; 3        ; VCCIO3           ;              ; 3.3V    ; --         ; --          ;
; AA1      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA2      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA3      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA4      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA5      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA6      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA7      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA8      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA9      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AA10     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AA11     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AA12     ; 7        ; ^VCCSEL          ;              ;         ; --         ; --          ;
; AA13     ; 1        ; VCCG_PLL6        ;              ; 1.5V    ; --         ; --          ;
; AA14     ; 11       ; GND*             ;              ;         ; Column I/O ; --          ;
; AA15     ; 11       ; GND*             ;              ;         ; Column I/O ; --          ;
; AA16     ; 1        ; GND              ;              ;         ; --         ; --          ;
; AA17     ; 8        ; fibre_rx_data[5] ; LVTTL        ;         ; Column I/O ; Off         ;
; AA18     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AA19     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AA20     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AA21     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA22     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA23     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA24     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA25     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA26     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA27     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AA28     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB1      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB2      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB3      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB4      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB5      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB6      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB7      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB8      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB9      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB10     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB11     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB12     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB13     ; 7        ; ^nCE             ;              ;         ; --         ; --          ;
; AB14     ; 1        ; GNDG_PLL6        ;              ;         ; --         ; --          ;
; AB15     ; 8        ; ^MSEL2           ;              ;         ; --         ; --          ;
; AB16     ; 12       ; VCC_PLL6_OUTB    ;              ; 3.3V    ; --         ; --          ;
; AB17     ; 8        ; fibre_rx_data[2] ; LVTTL        ;         ; Column I/O ; Off         ;
; AB18     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB19     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB20     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB21     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB22     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AB23     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB24     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB25     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB26     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB27     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AB28     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AC1      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AC2      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AC3      ; 1        ; NC               ;              ;         ; --         ; --          ;
; AC4      ; 1        ; NC               ;              ;         ; --         ; --          ;
; AC5      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC6      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC7      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC8      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC9      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC10     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC11     ; 7        ; test[12]         ; LVTTL        ;         ; Column I/O ; Off         ;
; AC12     ; 7        ; ^PORSEL          ;              ;         ; --         ; --          ;
; AC13     ; 7        ; ^nCEO            ;              ;         ; --         ; --          ;
; AC14     ; 11       ; VCC_PLL6_OUTA    ;              ; 3.3V    ; --         ; --          ;
; AC15     ; 1        ; GND              ;              ;         ; --         ; --          ;
; AC16     ; 8        ; ^MSEL0           ;              ;         ; --         ; --          ;
; AC17     ; 8        ; fibre_rx_data[3] ; LVTTL        ;         ; Column I/O ; Off         ;
; AC18     ; 8        ; PLL_ENA          ;              ;         ; --         ; --          ;
; AC19     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC20     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC21     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC22     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC23     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC24     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AC25     ; 1        ; NC               ;              ;         ; --         ; --          ;
; AC26     ; 1        ; NC               ;              ;         ; --         ; --          ;
; AC27     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AC28     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AD1      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AD2      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AD3      ; 1        ; NC               ;              ;         ; --         ; --          ;
; AD4      ; 1        ; NC               ;              ;         ; --         ; --          ;
; AD5      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD6      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD7      ; 7        ; GND              ;              ;         ; --         ; --          ;
; AD8      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD9      ; 7        ; GND              ;              ;         ; --         ; --          ;
; AD10     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD11     ; 7        ; GND              ;              ;         ; --         ; --          ;
; AD12     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD13     ; 7        ; test[19]         ; LVTTL        ;         ; Column I/O ; Off         ;
; AD14     ; 7        ; GND+             ;              ;         ; Column I/O ; --          ;
; AD15     ; 11       ; GND*             ;              ;         ; Column I/O ; --          ;
; AD16     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD17     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD18     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD19     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD20     ; 8        ; GND              ;              ;         ; --         ; --          ;
; AD21     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD22     ; 8        ; GND              ;              ;         ; --         ; --          ;
; AD23     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD24     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AD25     ; 1        ; NC               ;              ;         ; --         ; --          ;
; AD26     ; 1        ; NC               ;              ;         ; --         ; --          ;
; AD27     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AD28     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AE1      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AE2      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AE3      ; 6        ; GND              ;              ;         ; --         ; --          ;
; AE4      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE5      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE6      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE7      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE8      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE9      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE10     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE11     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE12     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE13     ; 7        ; test[27]         ; LVTTL        ;         ; Column I/O ; Off         ;
; AE14     ; 7        ; test[20]         ; LVTTL        ;         ; Column I/O ; Off         ;
; AE15     ; 11       ; test[14]         ; LVTTL        ;         ; Column I/O ; Off         ;
; AE16     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE17     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE18     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE19     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE20     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE21     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE22     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE23     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE24     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE25     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AE26     ; 1        ; GND              ;              ;         ; --         ; --          ;
; AE27     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AE28     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AF1      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AF2      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AF3      ; 1        ; GND              ;              ;         ; --         ; --          ;
; AF4      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF5      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF6      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF7      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF8      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF9      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF10     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF11     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF12     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF13     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF14     ; 1        ; GNDA_PLL6        ;              ;         ; --         ; --          ;
; AF15     ; 12       ; fibre_rx_data[6] ; LVTTL        ;         ; Column I/O ; Off         ;
; AF16     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF17     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF18     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF19     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF20     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF21     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF22     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF23     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF24     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF25     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AF26     ; 1        ; GND              ;              ;         ; --         ; --          ;
; AF27     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AF28     ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; AG1      ; 6        ; VCCIO6           ;              ; 3.3V    ; --         ; --          ;
; AG2      ; 1        ; GND              ;              ;         ; --         ; --          ;
; AG3      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG4      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG5      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG6      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG7      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG8      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG9      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG10     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG11     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG12     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG13     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG14     ; 1        ; VCCA_PLL6        ;              ; 1.5V    ; --         ; --          ;
; AG15     ; 12       ; fibre_rx_data[0] ; LVTTL        ;         ; Column I/O ; Off         ;
; AG16     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG17     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG18     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG19     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG20     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG21     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG22     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG23     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG24     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG25     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG26     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AG27     ; 1        ; GND              ;              ;         ; --         ; --          ;
; AG28     ; 1        ; VCCIO1           ;              ; 3.3V    ; --         ; --          ;
; AH2      ; 7        ; VCCIO7           ;              ; 3.3V    ; --         ; --          ;
; AH3      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH4      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH5      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH6      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH7      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH8      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH9      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH10     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH11     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH12     ; 7        ; VCCIO7           ;              ; 3.3V    ; --         ; --          ;
; AH13     ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH14     ; 1        ; GND              ;              ;         ; --         ; --          ;
; AH15     ; 1        ; GND              ;              ;         ; --         ; --          ;
; AH16     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH17     ; 8        ; VCCIO8           ;              ; 3.3V    ; --         ; --          ;
; AH18     ; 8        ; GND              ;              ;         ; --         ; --          ;
; AH19     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH20     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH21     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH22     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH23     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH24     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH25     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH26     ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; AH27     ; 8        ; VCCIO8           ;              ; 3.3V    ; --         ; --          ;
; B1       ; 5        ; VCCIO5           ;              ; 3.3V    ; --         ; --          ;
; B2       ; 1        ; GND              ;              ;         ; --         ; --          ;
; B3       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B4       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B5       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B6       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B7       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B8       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B9       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B10      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B11      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B12      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B13      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; B14      ; 1        ; DIODEH           ;              ;         ; --         ; --          ;
; B15      ; 10       ; test[29]         ; LVTTL        ;         ; Column I/O ; Off         ;
; B16      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B17      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B19      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B20      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B21      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B22      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B23      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B24      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B25      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B26      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; B27      ; 1        ; GND              ;              ;         ; --         ; --          ;
; B28      ; 2        ; VCCIO2           ;              ; 3.3V    ; --         ; --          ;
; C1       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; C2       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; C3       ; 1        ; GND              ;              ;         ; --         ; --          ;
; C4       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; C5       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; C6       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; C7       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; C8       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; C9       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; C10      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; C11      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; C12      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; C13      ; 4        ; test[33]         ; LVTTL        ;         ; Column I/O ; Off         ;
; C14      ; 1        ; DIODEL           ;              ;         ; --         ; --          ;
; C15      ; 10       ; lvds_clk         ; LVTTL        ;         ; Column I/O ; Off         ;
; C16      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; C17      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; C18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; C19      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; C20      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; C21      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; C22      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; C23      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; C24      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; C25      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; C26      ; 1        ; GND              ;              ;         ; --         ; --          ;
; C27      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; C28      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; D1       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; D2       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; D3       ; 1        ; NC               ;              ;         ; --         ; --          ;
; D4       ; 1        ; NC               ;              ;         ; --         ; --          ;
; D5       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; D6       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; D7       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; D8       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; D9       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; D10      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; D11      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; D12      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; D13      ; 4        ; test[17]         ; LVTTL        ;         ; Column I/O ; Off         ;
; D14      ; 1        ; VCCG_PLL5        ;              ; 1.5V    ; --         ; --          ;
; D15      ; 9        ; test[23]         ; LVTTL        ;         ; Column I/O ; Off         ;
; D16      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; D17      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; D18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; D19      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; D20      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; D21      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; D22      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; D23      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; D24      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; D25      ; 1        ; NC               ;              ;         ; --         ; --          ;
; D26      ; 1        ; NC               ;              ;         ; --         ; --          ;
; D27      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; D28      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; E1       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; E2       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; E3       ; 1        ; NC               ;              ;         ; --         ; --          ;
; E4       ; 1        ; NC               ;              ;         ; --         ; --          ;
; E5       ; 5        ; GND              ;              ;         ; --         ; --          ;
; E6       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; E7       ; 4        ; GND              ;              ;         ; --         ; --          ;
; E8       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; E9       ; 4        ; GND              ;              ;         ; --         ; --          ;
; E10      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; E11      ; 4        ; GND              ;              ;         ; --         ; --          ;
; E12      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; E13      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; E14      ; 1        ; GNDG_PLL5        ;              ;         ; --         ; --          ;
; E15      ; 9        ; fibre_rx_clk     ; LVTTL        ;         ; Column I/O ; Off         ;
; E16      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; E17      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; E18      ; 3        ; GND              ;              ;         ; --         ; --          ;
; E19      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; E20      ; 3        ; GND              ;              ;         ; --         ; --          ;
; E21      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; E22      ; 3        ; GND              ;              ;         ; --         ; --          ;
; E23      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; E24      ; 2        ; GND              ;              ;         ; --         ; --          ;
; E25      ; 1        ; NC               ;              ;         ; --         ; --          ;
; E26      ; 1        ; NC               ;              ;         ; --         ; --          ;
; E27      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; E28      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F1       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F2       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F3       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F4       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F5       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F6       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F7       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; F8       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; F9       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; F10      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; F11      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; F12      ; 4        ; test[26]         ; LVTTL        ;         ; Column I/O ; Off         ;
; F13      ; 4        ; #TMS             ;              ;         ; --         ; --          ;
; F14      ; 1        ; VCCA_PLL5        ;              ; 1.5V    ; --         ; --          ;
; F15      ; 9        ; VCC_PLL5_OUTA    ;              ; 3.3V    ; --         ; --          ;
; F16      ; 3        ; ^DCLK            ;              ;         ; --         ; --          ;
; F17      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; F18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; F19      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; F20      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; F21      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; F22      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; F23      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F24      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F25      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F26      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F27      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; F28      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G1       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G2       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G3       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G4       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G5       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G6       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G7       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; G8       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; G9       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; G10      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; G11      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; G12      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; G13      ; 4        ; #TDI             ;              ;         ; --         ; --          ;
; G14      ; 1        ; GNDA_PLL5        ;              ;         ; --         ; --          ;
; G15      ; 1        ; GND              ;              ;         ; --         ; --          ;
; G16      ; 10       ; VCC_PLL5_OUTB    ;              ; 3.3V    ; --         ; --          ;
; G17      ; 3        ; ^CONF_DONE       ;              ;         ; --         ; --          ;
; G18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; G19      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; G20      ; 1        ; GND              ;              ;         ; --         ; --          ;
; G21      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; G22      ; 3        ; test[35]         ; LVTTL        ;         ; Column I/O ; Off         ;
; G23      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G24      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G25      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G26      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G27      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; G28      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H1       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H2       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H3       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H4       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H5       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H6       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H7       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H8       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H9       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; H10      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; H11      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; H12      ; 4        ; +~DATA0~         ; LVTTL        ;         ; Column I/O ; Off         ;
; H13      ; 4        ; #TDO             ;              ;         ; --         ; --          ;
; H14      ; 9        ; test[15]         ; LVTTL        ;         ; Column I/O ; Off         ;
; H15      ; 9        ; test[18]         ; LVTTL        ;         ; Column I/O ; Off         ;
; H16      ; 1        ; GND              ;              ;         ; --         ; --          ;
; H17      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; H18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; H19      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; H20      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; H21      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H22      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H23      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H24      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H25      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H26      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H27      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; H28      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J1       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J2       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J3       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J4       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J5       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J6       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J7       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J8       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J9       ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; J10      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; J11      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; J12      ; 4        ; test[25]         ; LVTTL        ;         ; Column I/O ; Off         ;
; J13      ; 4        ; test[21]         ; LVTTL        ;         ; Column I/O ; Off         ;
; J14      ; 4        ; VCCIO4           ;              ; 3.3V    ; --         ; --          ;
; J15      ; 3        ; VCCIO3           ;              ; 3.3V    ; --         ; --          ;
; J16      ; 10       ; test[30]         ; LVTTL        ;         ; Column I/O ; Off         ;
; J17      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; J18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; J19      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; J20      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; J21      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J22      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J23      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J24      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J25      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J26      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J27      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; J28      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K1       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K2       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K3       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K4       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K5       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K6       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K7       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K8       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K9       ; 5        ; GND              ;              ;         ; --         ; --          ;
; K10      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; K11      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; K12      ; 4        ; #TCK             ;              ;         ; --         ; --          ;
; K13      ; 4        ; GND+             ;              ;         ; Column I/O ; --          ;
; K14      ; 9        ; fibre_tx_clk     ; LVTTL        ;         ; Column I/O ; Off         ;
; K15      ; 9        ; test[34]         ; LVTTL        ;         ; Column I/O ; Off         ;
; K16      ; 10       ; fibre_rx_data[7] ; LVTTL        ;         ; Column I/O ; Off         ;
; K17      ; 3        ; inclk            ; LVTTL        ;         ; Column I/O ; Off         ;
; K18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; K19      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; K20      ; 2        ; GND              ;              ;         ; --         ; --          ;
; K21      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K22      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K23      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K24      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K25      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K26      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K27      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; K28      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L1       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L2       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L3       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L4       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L5       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L6       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L7       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L8       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L9       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L10      ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L11      ; 4        ; GND*             ;              ;         ; Column I/O ; --          ;
; L12      ; 4        ; #TRST            ;              ;         ; --         ; --          ;
; L13      ; 4        ; test[24]         ; LVTTL        ;         ; Column I/O ; Off         ;
; L14      ; 1        ; GND              ;              ;         ; --         ; --          ;
; L15      ; 1        ; GND              ;              ;         ; --         ; --          ;
; L16      ; 3        ; ^nCONFIG         ;              ;         ; --         ; --          ;
; L17      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; L18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; L19      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L20      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L21      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L22      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L23      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L24      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L25      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L26      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L27      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; L28      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M1       ; 5        ; VCCIO5           ;              ; 3.3V    ; --         ; --          ;
; M2       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M3       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M4       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M5       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M6       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M7       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M8       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M9       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M10      ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M11      ; 4        ; lvds_cmd         ; LVTTL        ;         ; Column I/O ; Off         ;
; M12      ; 4        ; test[13]         ; LVTTL        ;         ; Column I/O ; Off         ;
; M13      ; 4        ; GND+             ;              ;         ; Column I/O ; --          ;
; M14      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; M15      ; 1        ; GND              ;              ;         ; --         ; --          ;
; M16      ; 3        ; ^nSTATUS         ;              ;         ; --         ; --          ;
; M17      ; 3        ; GND+             ;              ;         ; Column I/O ; --          ;
; M18      ; 3        ; GND*             ;              ;         ; Column I/O ; --          ;
; M19      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M20      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M21      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M22      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M23      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M24      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M25      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M26      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M27      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; M28      ; 2        ; VCCIO2           ;              ; 3.3V    ; --         ; --          ;
; N1       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N2       ; 5        ; GND+             ;              ;         ; Row I/O    ; --          ;
; N3       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N4       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N5       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N6       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N7       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N8       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N9       ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N10      ; 5        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N11      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; N12      ; 1        ; GND              ;              ;         ; --         ; --          ;
; N13      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; N14      ; 1        ; GND              ;              ;         ; --         ; --          ;
; N15      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; N16      ; 1        ; GND              ;              ;         ; --         ; --          ;
; N17      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; N18      ; 1        ; GND              ;              ;         ; --         ; --          ;
; N19      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N20      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N21      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N22      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N23      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N24      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N25      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N26      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; N27      ; 2        ; GND+             ;              ;         ; Row I/O    ; --          ;
; N28      ; 2        ; GND*             ;              ;         ; Row I/O    ; --          ;
; P1       ; 1        ; GND              ;              ;         ; --         ; --          ;
; P2       ; 5        ; fibre_rx_ckr     ; LVTTL        ;         ; Row I/O    ; Off         ;
; P3       ; 5        ; test[36]         ; LVTTL        ;         ; Row I/O    ; Off         ;
; P4       ; 5        ; GND+             ;              ;         ; Row I/O    ; --          ;
; P5       ; 1        ; GNDA_PLL4        ;              ;         ; --         ; --          ;
; P6       ; 1        ; VCCA_PLL4        ;              ; 1.5V    ; --         ; --          ;
; P7       ; 1        ; GNDG_PLL4        ;              ;         ; --         ; --          ;
; P8       ; 1        ; VCCG_PLL4        ;              ; 1.5V    ; --         ; --          ;
; P9       ; 5        ; VCCIO5           ;              ; 3.3V    ; --         ; --          ;
; P10      ; 5        ; GND              ;              ;         ; --         ; --          ;
; P11      ; 1        ; GND              ;              ;         ; --         ; --          ;
; P12      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; P13      ; 1        ; GND              ;              ;         ; --         ; --          ;
; P14      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; P15      ; 1        ; GND              ;              ;         ; --         ; --          ;
; P16      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; P17      ; 1        ; GND              ;              ;         ; --         ; --          ;
; P18      ; 1        ; GND              ;              ;         ; --         ; --          ;
; P19      ; 2        ; GND              ;              ;         ; --         ; --          ;
; P20      ; 2        ; VCCIO2           ;              ; 3.3V    ; --         ; --          ;
; P21      ; 1        ; VCCG_PLL1        ;              ; 1.5V    ; --         ; --          ;
; P22      ; 1        ; GNDG_PLL1        ;              ;         ; --         ; --          ;
; P23      ; 1        ; VCCA_PLL1        ;              ; 1.5V    ; --         ; --          ;
; P24      ; 1        ; GNDA_PLL1        ;              ;         ; --         ; --          ;
; P25      ; 2        ; GND+             ;              ;         ; Row I/O    ; --          ;
; P26      ; 2        ; test[38]         ; LVTTL        ;         ; Row I/O    ; Off         ;
; P27      ; 2        ; GND+             ;              ;         ; Row I/O    ; --          ;
; P28      ; 1        ; GND              ;              ;         ; --         ; --          ;
; R1       ; 1        ; GND              ;              ;         ; --         ; --          ;
; R2       ; 6        ; GND+             ;              ;         ; Row I/O    ; --          ;
; R3       ; 6        ; test[11]         ; LVTTL        ;         ; Row I/O    ; Off         ;
; R4       ; 6        ; GND+             ;              ;         ; Row I/O    ; --          ;
; R5       ; 1        ; GNDA_PLL3        ;              ;         ; --         ; --          ;
; R6       ; 1        ; VCCA_PLL3        ;              ; 1.5V    ; --         ; --          ;
; R7       ; 1        ; GNDG_PLL3        ;              ;         ; --         ; --          ;
; R8       ; 1        ; VCCG_PLL3        ;              ; 1.5V    ; --         ; --          ;
; R9       ; 6        ; VCCIO6           ;              ; 3.3V    ; --         ; --          ;
; R10      ; 6        ; GND              ;              ;         ; --         ; --          ;
; R11      ; 1        ; GND              ;              ;         ; --         ; --          ;
; R12      ; 1        ; GND              ;              ;         ; --         ; --          ;
; R13      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; R14      ; 1        ; GND              ;              ;         ; --         ; --          ;
; R15      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; R16      ; 1        ; GND              ;              ;         ; --         ; --          ;
; R17      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; R18      ; 1        ; GND              ;              ;         ; --         ; --          ;
; R19      ; 1        ; GND              ;              ;         ; --         ; --          ;
; R20      ; 1        ; VCCIO1           ;              ; 3.3V    ; --         ; --          ;
; R21      ; 1        ; VCCG_PLL2        ;              ; 1.5V    ; --         ; --          ;
; R22      ; 1        ; GNDG_PLL2        ;              ;         ; --         ; --          ;
; R23      ; 1        ; VCCA_PLL2        ;              ; 1.5V    ; --         ; --          ;
; R24      ; 1        ; GNDA_PLL2        ;              ;         ; --         ; --          ;
; R25      ; 1        ; GND+             ;              ;         ; Row I/O    ; --          ;
; R26      ; 1        ; test[37]         ; LVTTL        ;         ; Row I/O    ; Off         ;
; R27      ; 1        ; GND+             ;              ;         ; Row I/O    ; --          ;
; R28      ; 1        ; GND              ;              ;         ; --         ; --          ;
; T1       ; 6        ; test[16]         ; LVTTL        ;         ; Row I/O    ; Off         ;
; T2       ; 6        ; GND+             ;              ;         ; Row I/O    ; --          ;
; T3       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T4       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T5       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T6       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T7       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T8       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T9       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T10      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T11      ; 1        ; GND              ;              ;         ; --         ; --          ;
; T12      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; T13      ; 1        ; GND              ;              ;         ; --         ; --          ;
; T14      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; T15      ; 1        ; GND              ;              ;         ; --         ; --          ;
; T16      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; T17      ; 1        ; GND              ;              ;         ; --         ; --          ;
; T18      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; T19      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T20      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T21      ; 1        ; fibre_rx_rvs     ; LVTTL        ;         ; Row I/O    ; Off         ;
; T22      ; 1        ; fibre_rx_status  ; LVTTL        ;         ; Row I/O    ; Off         ;
; T23      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T24      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T25      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T26      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; T27      ; 1        ; GND+             ;              ;         ; Row I/O    ; --          ;
; T28      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U1       ; 6        ; VCCIO6           ;              ; 3.3V    ; --         ; --          ;
; U2       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U3       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U4       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U5       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U6       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U7       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U8       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U9       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U10      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U11      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; U12      ; 1        ; GND              ;              ;         ; --         ; --          ;
; U13      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; U14      ; 1        ; GND              ;              ;         ; --         ; --          ;
; U15      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; U16      ; 1        ; GND              ;              ;         ; --         ; --          ;
; U17      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; U18      ; 1        ; GND              ;              ;         ; --         ; --          ;
; U19      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U20      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U21      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U22      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U23      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U24      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U25      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U26      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; U27      ; 1        ; fibre_rx_data[4] ; LVTTL        ;         ; Row I/O    ; Off         ;
; U28      ; 1        ; VCCIO1           ;              ; 3.3V    ; --         ; --          ;
; V1       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V2       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V3       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V4       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V5       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V6       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V7       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V8       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V9       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V10      ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V11      ; 7        ; test[32]         ; LVTTL        ;         ; Column I/O ; Off         ;
; V12      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; V13      ; 1        ; GND              ;              ;         ; --         ; --          ;
; V14      ; 1        ; GND              ;              ;         ; --         ; --          ;
; V15      ; 1        ; GND              ;              ;         ; --         ; --          ;
; V16      ;          ; VCCINT           ;              ; 1.5V    ; --         ; --          ;
; V17      ; 1        ; GND              ;              ;         ; --         ; --          ;
; V18      ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; V19      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V20      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V21      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V22      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V23      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V24      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V25      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V26      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V27      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; V28      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W1       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W2       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W3       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W4       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W5       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W6       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W7       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W8       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W9       ; 6        ; GND              ;              ;         ; --         ; --          ;
; W10      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; W11      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; W12      ; 7        ; test[31]         ; LVTTL        ;         ; Column I/O ; Off         ;
; W13      ; 7        ; GND+             ;              ;         ; Column I/O ; --          ;
; W14      ; 11       ; test[22]         ; LVTTL        ;         ; Column I/O ; Off         ;
; W15      ; 11       ; fibre_rx_data[1] ; LVTTL        ;         ; Column I/O ; Off         ;
; W16      ; 12       ; fibre_rx_sc_nd   ; LVTTL        ;         ; Column I/O ; Off         ;
; W17      ; 8        ; ^MSEL1           ;              ;         ; --         ; --          ;
; W18      ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; W19      ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; W20      ; 1        ; GND              ;              ;         ; --         ; --          ;
; W21      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W22      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W23      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W24      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W25      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W26      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W27      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; W28      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y1       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y2       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y3       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y4       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y5       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y6       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y7       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y8       ; 6        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y9       ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; Y10      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; Y11      ; 7        ; GND*             ;              ;         ; Column I/O ; --          ;
; Y12      ; 7        ; ^nIO_PULLUP      ;              ;         ; --         ; --          ;
; Y13      ; 7        ; test[28]         ; LVTTL        ;         ; Column I/O ; Off         ;
; Y14      ; 7        ; VCCIO7           ;              ; 3.3V    ; --         ; --          ;
; Y15      ; 8        ; VCCIO8           ;              ; 3.3V    ; --         ; --          ;
; Y16      ; 12       ; fibre_rx_rdy     ; LVTTL        ;         ; Column I/O ; Off         ;
; Y17      ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; Y18      ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; Y19      ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; Y20      ; 8        ; GND*             ;              ;         ; Column I/O ; --          ;
; Y21      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y22      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y23      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y24      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y25      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y26      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y27      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
; Y28      ; 1        ; GND*             ;              ;         ; Row I/O    ; --          ;
----------------------------------------------------------------------------------------------


---------------------------------------------------------------------------------------
; PLL Summary                                                                         ;
---------------------------------------------------------------------------------------
; Name                         ; issue_reply_test_pll:pll|altpll:altpll_component|pll ;
---------------------------------------------------------------------------------------
; PLL type                     ; Enhanced                                             ;
; Scan chain                   ; None                                                 ;
; PLL mode                     ; Normal                                               ;
; Feedback source              ; --                                                   ;
; Compensate clock             ; clock0                                               ;
; Switchover on loss of clock  ; Off                                                  ;
; Switchover counter           ; --                                                   ;
; Primary clock                ; inclk0                                               ;
; Input frequency 0            ; 25.0 MHz                                             ;
; Input frequency 1            ; --                                                   ;
; Nominal VCO frequency        ; 599.88 MHz                                           ;
; Freq min lock                ; 12.5 MHz                                             ;
; Freq max lock                ; 33.33 MHz                                            ;
; Clock Offset                 ; 0 ps                                                 ;
; M VCO Tap                    ; 0                                                    ;
; M Initial                    ; 1                                                    ;
; M value                      ; 24                                                   ;
; N value                      ; 1                                                    ;
; M counter delay              ; 0 ps                                                 ;
; N counter delay              ; 0 ps                                                 ;
; M2 value                     ; --                                                   ;
; N2 value                     ; --                                                   ;
; SS counter                   ; --                                                   ;
; Downspread                   ; --                                                   ;
; Spread frequency             ; --                                                   ;
; Charge pump current          ; 50 uA                                                ;
; Loop filter resistance       ; 1.021000 KOhm                                        ;
; Loop filter capacitance      ; 10 pF                                                ;
; Freq zero                    ; 0.240 MHz                                            ;
; Bandwidth                    ; 550 KHz                                              ;
; Freq pole                    ; 15.844 MHz                                           ;
; enable0 counter              ; --                                                   ;
; enable1 counter              ; --                                                   ;
; Real time reconfigurable     ; Off                                                  ;
; Bit stream for reprogramming ; --                                                   ;
; Scan chain MIF file          ; --                                                   ;
; PLL location                 ; PLL_5                                                ;
---------------------------------------------------------------------------------------


--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; PLL Usage                                                                                                                                                                                                              ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; issue_reply_test_pll:pll|altpll:altpll_component|_clk0    ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G3      ; 0 ps          ; 12            ; 6/6 Even   ; 1       ; 0       ;
; issue_reply_test_pll:pll|altpll:altpll_component|_clk1    ; clock1       ; 8    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G2      ; 0 ps          ; 3             ; 2/1 Odd    ; 1       ; 0       ;
; issue_reply_test_pll:pll|altpll:altpll_component|_extclk0 ; extclock0    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E0      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; issue_reply_test_pll:pll|altpll:altpll_component|_extclk1 ; extclock1    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E1      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
; issue_reply_test_pll:pll|altpll:altpll_component|_extclk2 ; extclock2    ; 1    ; 1   ; 25.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; E2      ; 0 ps          ; 24            ; 12/12 Even ; 1       ; 0       ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


--------------------------------------------------------------------------------------------
; Output Pin Load For Reported TCO                                                         ;
--------------------------------------------------------------------------------------------
; I/O Standard                                ; Load  ; Termination Resistance             ;
--------------------------------------------------------------------------------------------
; LVTTL                                       ; 10 pF ; Not Available                      ;
; LVCMOS                                      ; 10 pF ; Not Available                      ;
; 2.5 V                                       ; 10 pF ; Not Available                      ;
; 1.8 V                                       ; 10 pF ; Not Available                      ;
; 1.5 V                                       ; 10 pF ; Not Available                      ;
; GTL                                         ; 30 pF ; 25 Ohm                             ;
; GTL+                                        ; 30 pF ; 25 Ohm                             ;
; 3.3-V PCI                                   ; 10 pF ; 25 Ohm                             ;
; 3.3-V PCI-X                                 ; 8 pF  ; 25 Ohm                             ;
; Compact PCI                                 ; 10 pF ; 25 Ohm                             ;
; AGP 1X                                      ; 10 pF ; Not Available                      ;
; AGP 2X                                      ; 10 pF ; Not Available                      ;
; CTT                                         ; 30 pF ; 50 Ohm                             ;
; SSTL-3 Class I                              ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II                             ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I                              ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                             ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                             ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                            ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I                          ; 20 pF ; 50 Ohm                             ;
; 1.5-V HSTL Class II                         ; 20 pF ; 25 Ohm                             ;
; 1.8-V HSTL Class I                          ; 20 pF ; 50 Ohm                             ;
; 1.8-V HSTL Class II                         ; 20 pF ; 25 Ohm                             ;
; LVDS                                        ; 4 pF  ; 100 Ohm                            ;
; Differential LVPECL                         ; 4 pF  ; 100 Ohm                            ;
; 3.3-V PCML                                  ; 4 pF  ; 50 Ohm                             ;
; HyperTransport                              ; 4 pF  ; 100 Ohm                            ;
; Differential SSTL-2 (PLL CLK_OUT pins only) ; 30 pF ; (See SSTL-2)                       ;
--------------------------------------------------------------------------------------------


-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Compilation Hierarchy Node                                    ; Logic Cells ; Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                        ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; |issue_reply_test                                             ; 4341 (238)  ; 2934      ; 10240       ; 0            ; 0       ; 0         ; 0         ; 46   ; 0            ; 1407 (238)   ; 465 (0)           ; 2469 (0)         ; |issue_reply_test                                                                                                                                                                                                                          ;
;    |issue_reply:i_issue_reply|                                ; 4062 (0)    ; 2904      ; 10240       ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1158 (0)     ; 465 (0)           ; 2439 (0)         ; |issue_reply_test|issue_reply:i_issue_reply                                                                                                                                                                                                ;
;       |cmd_queue:i_cmd_queue|                                 ; 919 (697)   ; 369       ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 550 (503)    ; 5 (4)             ; 364 (190)        ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue                                                                                                                                                                          ;
;          |cmd_queue_ram40:cmd_queue_ram40_inst|               ; 0 (0)       ; 0         ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|cmd_queue_ram40:cmd_queue_ram40_inst                                                                                                                                     ;
;             |alt3pram:alt3pram_component|                     ; 0 (0)       ; 0         ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|cmd_queue_ram40:cmd_queue_ram40_inst|alt3pram:alt3pram_component                                                                                                         ;
;                |altdpram:altdpram_component1|                 ; 0 (0)       ; 0         ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|cmd_queue_ram40:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1                                                                            ;
;                   |altsyncram:ram_block|                      ; 0 (0)       ; 0         ; 8192        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|cmd_queue_ram40:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block                                                       ;
;          |counter:bit_ctr|                                    ; 12 (12)     ; 6         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 6 (6)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|counter:bit_ctr                                                                                                                                                          ;
;          |crc:cmd_crc|                                        ; 95 (63)     ; 64        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 64 (32)          ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|crc:cmd_crc                                                                                                                                                              ;
;             |lpm_counter:bit_count_rtl_189|                   ; 32 (0)      ; 32        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|crc:cmd_crc|lpm_counter:bit_count_rtl_189                                                                                                                                ;
;                |alt_counter_stratix:wysi_counter|             ; 32 (32)     ; 32        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|crc:cmd_crc|lpm_counter:bit_count_rtl_189|alt_counter_stratix:wysi_counter                                                                                               ;
;          |lpm_counter:data_count_rtl_185|                     ; 13 (0)      ; 13        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (0)           ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lpm_counter:data_count_rtl_185                                                                                                                                           ;
;             |alt_counter_stratix:wysi_counter|                ; 13 (13)     ; 13        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lpm_counter:data_count_rtl_185|alt_counter_stratix:wysi_counter                                                                                                          ;
;          |lvds_tx:cmd_tx2|                                    ; 70 (9)      ; 60        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 10 (4)       ; 1 (0)             ; 59 (5)           ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2                                                                                                                                                          ;
;             |async_tx:transmit|                               ; 23 (6)      ; 17        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (3)        ; 1 (0)             ; 16 (3)           ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|async_tx:transmit                                                                                                                                        ;
;                |counter:tx_counter|                           ; 7 (7)       ; 4         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|async_tx:transmit|counter:tx_counter                                                                                                                     ;
;                |shift_reg:tx_databuf|                         ; 10 (10)     ; 10        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 9 (9)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|async_tx:transmit|shift_reg:tx_databuf                                                                                                                   ;
;             |counter:byte_counter|                            ; 3 (3)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|counter:byte_counter                                                                                                                                     ;
;             |lpm_counter:tx_clk_divide_rtl_186|               ; 3 (0)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|lpm_counter:tx_clk_divide_rtl_186                                                                                                                        ;
;                |alt_counter_stratix:wysi_counter|             ; 3 (3)       ; 3         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|lpm_counter:tx_clk_divide_rtl_186|alt_counter_stratix:wysi_counter                                                                                       ;
;             |reg:data_buffer|                                 ; 32 (32)     ; 32        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|reg:data_buffer                                                                                                                                          ;
;          |shift_reg:sh_reg|                                   ; 32 (32)     ; 32        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |issue_reply_test|issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|shift_reg:sh_reg                                                                                                                                                         ;
;       |cmd_translator:i_cmd_translator|                       ; 328 (11)    ; 192       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 136 (11)     ; 1 (0)             ; 191 (0)          ; |issue_reply_test|issue_reply:i_issue_reply|cmd_translator:i_cmd_translator                                                                                                                                                                ;
;          |cmd_translator_arbiter:arbiter|                     ; 39 (31)     ; 21        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 21 (13)          ; |issue_reply_test|issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_arbiter:arbiter                                                                                                                                 ;
;             |lpm_counter:m_op_seq_num_rtl_191|                ; 8 (0)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_arbiter:arbiter|lpm_counter:m_op_seq_num_rtl_191                                                                                                ;
;                |alt_counter_stratix:wysi_counter|             ; 8 (8)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_arbiter:arbiter|lpm_counter:m_op_seq_num_rtl_191|alt_counter_stratix:wysi_counter                                                               ;
;          |cmd_translator_ret_dat_fsm:return_data_cmd|         ; 273 (273)   ; 171       ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 102 (102)    ; 1 (1)             ; 170 (170)        ; |issue_reply_test|issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:return_data_cmd                                                                                                                     ;
;          |cmd_translator_simple_cmd_fsm:simple_cmds|          ; 5 (5)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_simple_cmd_fsm:simple_cmds                                                                                                                      ;
;       |fibre_rx:i_fibre_rx|                                   ; 2815 (0)    ; 2343      ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 472 (0)      ; 459 (0)           ; 1884 (0)         ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx                                                                                                                                                                            ;
;          |fibre_rx_control:I1|                                ; 2 (2)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_control:I1                                                                                                                                                        ;
;          |fibre_rx_fifo:I0|                                   ; 63 (0)      ; 45        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 7 (0)             ; 38 (0)           ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0                                                                                                                                                           ;
;             |sync_fifo_rx:SFIFO|                              ; 63 (0)      ; 45        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 7 (0)             ; 38 (0)           ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO                                                                                                                                        ;
;                |dcfifo:dcfifo_component|                      ; 63 (0)      ; 45        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 7 (0)             ; 38 (0)           ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component                                                                                                                ;
;                   |dcfifo_m721:auto_generated|                ; 63 (0)      ; 45        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (0)       ; 7 (0)             ; 38 (0)           ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_m721:auto_generated                                                                                     ;
;                      |alt_sync_fifo_d3l:alt_sync_fifo1|       ; 63 (46)     ; 45        ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 18 (10)      ; 7 (7)             ; 38 (29)          ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1                                                    ;
;                         |add_sub_lb8:add_sub3|                ; 8 (8)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|add_sub_lb8:add_sub3                               ;
;                         |dpram_b8p:dpram5|                    ; 0 (0)       ; 0         ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dpram_b8p:dpram5                                   ;
;                            |altsyncram_tmb1:altsyncram14|     ; 0 (0)       ; 0         ; 2048        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dpram_b8p:dpram5|altsyncram_tmb1:altsyncram14      ;
;                         |lpm_counter:cntr2|                   ; 9 (0)       ; 9         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|lpm_counter:cntr2                                  ;
;                            |alt_counter_stratix:wysi_counter| ; 9 (9)       ; 9         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|lpm_counter:cntr2|alt_counter_stratix:wysi_counter ;
;          |fibre_rx_protocol:I2|                               ; 2750 (2738) ; 2298      ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 452 (452)    ; 452 (452)         ; 1846 (1834)      ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2                                                                                                                                                       ;
;             |lpm_counter:read_pointer_rtl_190|                ; 6 (0)       ; 6         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:read_pointer_rtl_190                                                                                                                      ;
;                |alt_counter_stratix:wysi_counter|             ; 6 (6)       ; 6         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:read_pointer_rtl_190|alt_counter_stratix:wysi_counter                                                                                     ;
;             |lpm_counter:write_pointer_rtl_188|               ; 6 (0)       ; 6         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (0)            ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:write_pointer_rtl_188                                                                                                                     ;
;                |alt_counter_stratix:wysi_counter|             ; 6 (6)       ; 6         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |issue_reply_test|issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:write_pointer_rtl_188|alt_counter_stratix:wysi_counter                                                                                    ;
;    |issue_reply_test_pll:pll|                                 ; 0 (0)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply_test_pll:pll                                                                                                                                                                                                 ;
;       |altpll:altpll_component|                               ; 0 (0)       ; 0         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |issue_reply_test|issue_reply_test_pll:pll|altpll:altpll_component                                                                                                                                                                         ;
;    |sync_gen:i_sync_gen|                                      ; 41 (15)     ; 30        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (5)       ; 0 (0)             ; 30 (10)          ; |issue_reply_test|sync_gen:i_sync_gen                                                                                                                                                                                                      ;
;       |counter:clk_ctr|                                       ; 15 (3)      ; 12        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (0)           ; |issue_reply_test|sync_gen:i_sync_gen|counter:clk_ctr                                                                                                                                                                                      ;
;          |lpm_counter:count_rtl_184|                          ; 12 (0)      ; 12        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (0)           ; |issue_reply_test|sync_gen:i_sync_gen|counter:clk_ctr|lpm_counter:count_rtl_184                                                                                                                                                            ;
;             |alt_counter_stratix:wysi_counter|                ; 12 (12)     ; 12        ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; |issue_reply_test|sync_gen:i_sync_gen|counter:clk_ctr|lpm_counter:count_rtl_184|alt_counter_stratix:wysi_counter                                                                                                                           ;
;       |counter:sync_ctr|                                      ; 11 (3)      ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (0)            ; |issue_reply_test|sync_gen:i_sync_gen|counter:sync_ctr                                                                                                                                                                                     ;
;          |lpm_counter:count_rtl_187|                          ; 8 (0)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |issue_reply_test|sync_gen:i_sync_gen|counter:sync_ctr|lpm_counter:count_rtl_187                                                                                                                                                           ;
;             |alt_counter_stratix:wysi_counter|                ; 8 (8)       ; 8         ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |issue_reply_test|sync_gen:i_sync_gen|counter:sync_ctr|lpm_counter:count_rtl_187|alt_counter_stratix:wysi_counter                                                                                                                          ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Delay Chain Summary                                                                                                                                                                                                                                                 ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; Core to Output Register ; Clock Enable to Output Enable Register ; Clock Enable to Output Register ; Clock Enable to Input Register ; TCO ; TCOE ; Falling Edge Output Enable ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; fibre_rx_ckr     ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_clk     ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_data[0] ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_data[1] ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_data[2] ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_data[3] ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_data[4] ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_data[5] ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_data[6] ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_data[7] ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_rdy     ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_rvs     ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_sc_nd   ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_rx_status  ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; fibre_tx_clk     ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; inclk            ; Input    ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; lvds_clk         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; lvds_cmd         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[11]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[12]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[13]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[14]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[15]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[16]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[17]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[18]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[19]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[20]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[21]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[22]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[23]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[24]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[25]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[26]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[27]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[28]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[29]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[30]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[31]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[32]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[33]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[34]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[35]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[36]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[37]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
; test[38]         ; Output   ; OFF           ; OFF           ; OFF                   ; OFF                     ; OFF                                    ; OFF                             ; OFF                            ; OFF ; OFF  ; OFF                        ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Control Signals                                                                                                                                                                                                                          ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                         ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; fibre_rx_ckr                                                                                                                                 ; P2            ; 29      ; Clock        ; yes    ; Global clock         ; GCLK11           ;
; inclk                                                                                                                                        ; K17           ; 1       ; Clock        ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|Select_1548_rtl_142~0                                                                        ; LC_X48_Y30_N2 ; 6       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|Select_701_rtl_121~0                                                                         ; LC_X38_Y34_N1 ; 2       ; Write enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|crc_ena                                                                                      ; LC_X48_Y30_N9 ; 64      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|Select_34_rtl_96~74                                                          ; LC_X45_Y29_N2 ; 80      ; Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|async_tx:transmit|reduce_nor_25                                              ; LC_X51_Y30_N5 ; 10      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|byte_count_ena                                                               ; LC_X50_Y29_N3 ; 3       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|lpm_counter:tx_clk_divide_rtl_186|alt_counter_stratix:wysi_counter|safe_q[2] ; LC_X50_Y30_N4 ; 18      ; Clock        ; yes    ; Global clock         ; GCLK1            ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|pres_state~8                                                                 ; LC_X50_Y30_N5 ; 43      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|present_insert_state~9                                                                       ; LC_X38_Y33_N9 ; 47      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|reduce_nor_507                                                                               ; LC_X38_Y33_N2 ; 13      ; Sync. clear  ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|reduce_nor_521                                                                               ; LC_X38_Y33_N0 ; 13      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_arbiter:arbiter|m_op_seq_num_next_state.rdy_low2~0                  ; LC_X28_Y30_N5 ; 9       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:return_data_cmd|Select_159_rtl_110~34                   ; LC_X30_Y30_N4 ; 33      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:return_data_cmd|Select_160_rtl_111~17                   ; LC_X24_Y30_N6 ; 34      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:return_data_cmd|reduce_nor_226                          ; LC_X30_Y30_N7 ; 1       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_control:I1|i~3                                                                        ; LC_X38_Y24_N9 ; 10      ; Write enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~0                                                             ; LC_X19_Y10_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~1                                                             ; LC_X21_Y9_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~10                                                            ; LC_X24_Y15_N7 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~11                                                            ; LC_X22_Y10_N5 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~12                                                            ; LC_X19_Y8_N7  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~13                                                            ; LC_X19_Y10_N1 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~14                                                            ; LC_X19_Y15_N2 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~15                                                            ; LC_X21_Y10_N6 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~16                                                            ; LC_X22_Y6_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~17                                                            ; LC_X21_Y7_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~18                                                            ; LC_X21_Y7_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~19                                                            ; LC_X21_Y8_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~2                                                             ; LC_X21_Y9_N5  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~20                                                            ; LC_X29_Y5_N1  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~21                                                            ; LC_X28_Y5_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~22                                                            ; LC_X29_Y6_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~23                                                            ; LC_X28_Y5_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~24                                                            ; LC_X24_Y13_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~25                                                            ; LC_X24_Y7_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~26                                                            ; LC_X27_Y6_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~27                                                            ; LC_X25_Y7_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~28                                                            ; LC_X19_Y7_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~29                                                            ; LC_X19_Y7_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~3                                                             ; LC_X21_Y9_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~30                                                            ; LC_X19_Y7_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~31                                                            ; LC_X24_Y7_N7  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~32                                                            ; LC_X28_Y8_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~33                                                            ; LC_X25_Y12_N3 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~34                                                            ; LC_X28_Y9_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~35                                                            ; LC_X27_Y11_N2 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~36                                                            ; LC_X29_Y7_N7  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~37                                                            ; LC_X28_Y7_N5  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~38                                                            ; LC_X27_Y8_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~39                                                            ; LC_X28_Y7_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~4                                                             ; LC_X27_Y8_N5  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~40                                                            ; LC_X27_Y14_N5 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~41                                                            ; LC_X25_Y12_N8 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~42                                                            ; LC_X27_Y15_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~43                                                            ; LC_X25_Y13_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~44                                                            ; LC_X29_Y8_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~45                                                            ; LC_X29_Y11_N4 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~46                                                            ; LC_X19_Y15_N7 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~47                                                            ; LC_X29_Y7_N5  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~48                                                            ; LC_X28_Y10_N8 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~49                                                            ; LC_X29_Y15_N6 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~5                                                             ; LC_X25_Y7_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~50                                                            ; LC_X29_Y11_N6 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~51                                                            ; LC_X29_Y15_N0 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~52                                                            ; LC_X29_Y8_N1  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~53                                                            ; LC_X29_Y8_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~54                                                            ; LC_X29_Y8_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~55                                                            ; LC_X28_Y8_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~56                                                            ; LC_X29_Y6_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~57                                                            ; LC_X29_Y7_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~58                                                            ; LC_X28_Y6_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~59                                                            ; LC_X29_Y6_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~6                                                             ; LC_X25_Y7_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~60                                                            ; LC_X29_Y6_N9  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~61                                                            ; LC_X29_Y6_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~62                                                            ; LC_X29_Y5_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~63                                                            ; LC_X29_Y6_N5  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~7                                                             ; LC_X24_Y8_N1  ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~8                                                             ; LC_X23_Y14_N8 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Decoder_735~9                                                             ; LC_X23_Y11_N2 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_363_rtl_212~1                                                         ; LC_X19_Y28_N6 ; 9       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_366~0                                                                 ; LC_X14_Y30_N2 ; 2124    ; Async. clear ; yes    ; Global clock         ; GCLK0            ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_370~0                                                                 ; LC_X21_Y30_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_372~0                                                                 ; LC_X25_Y30_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_376~0                                                                 ; LC_X22_Y31_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_378~0                                                                 ; LC_X25_Y30_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_380~0                                                                 ; LC_X25_Y29_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_381~0                                                                 ; LC_X18_Y20_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_382~0                                                                 ; LC_X18_Y20_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_383~0                                                                 ; LC_X19_Y20_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_384~0                                                                 ; LC_X17_Y26_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_385~0                                                                 ; LC_X18_Y28_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_386~0                                                                 ; LC_X18_Y24_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_387~0                                                                 ; LC_X18_Y22_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_389~0                                                                 ; LC_X25_Y29_N2 ; 2       ; Clock enable ; no     ; --                   ; --               ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_391~0                                                                 ; LC_X14_Y26_N4 ; 2054    ; Clock        ; yes    ; Global clock         ; GCLK2            ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_394~0                                                                 ; LC_X18_Y26_N6 ; 38      ; Clock        ; yes    ; Global clock         ; GCLK3            ;
; issue_reply_test_pll:pll|altpll:altpll_component|_clk0                                                                                       ; PLL_5         ; 788     ; Clock        ; yes    ; Global clock         ; GCLK15           ;
; issue_reply_test_pll:pll|altpll:altpll_component|_clk1                                                                                       ; PLL_5         ; 5       ; Clock        ; yes    ; Global clock         ; GCLK14           ;
; rtl~1676                                                                                                                                     ; LC_X18_Y22_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; rtl~1679                                                                                                                                     ; LC_X18_Y22_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; rtl~22                                                                                                                                       ; LC_X18_Y25_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; rtl~24                                                                                                                                       ; LC_X19_Y27_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; rtl~2438                                                                                                                                     ; LC_X25_Y30_N9 ; 32      ; Clock enable ; no     ; --                   ; --               ;
; sync_gen:i_sync_gen|counter:clk_ctr|LessThan_4~57                                                                                            ; LC_X43_Y23_N8 ; 12      ; Sync. clear  ; no     ; --                   ; --               ;
; sync_gen:i_sync_gen|counter:sync_ctr|LessThan_4~29                                                                                           ; LC_X43_Y28_N8 ; 8       ; Sync. clear  ; no     ; --                   ; --               ;
; sync_gen:i_sync_gen|current_state~8                                                                                                          ; LC_X43_Y25_N4 ; 9       ; Clock enable ; no     ; --                   ; --               ;
; sync_gen:i_sync_gen|reduce_nor_11~54                                                                                                         ; LC_X43_Y24_N0 ; 10      ; Clock        ; yes    ; Global clock         ; GCLK6            ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Global & Other Fast Signals                                                                                                                                                                                      ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                         ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; fibre_rx_ckr                                                                                                                                 ; P2            ; 29      ; Global clock         ; GCLK11           ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|lpm_counter:tx_clk_divide_rtl_186|alt_counter_stratix:wysi_counter|safe_q[2] ; LC_X50_Y30_N4 ; 18      ; Global clock         ; GCLK1            ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_366~0                                                                 ; LC_X14_Y30_N2 ; 2124    ; Global clock         ; GCLK0            ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_391~0                                                                 ; LC_X14_Y26_N4 ; 2054    ; Global clock         ; GCLK2            ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_394~0                                                                 ; LC_X18_Y26_N6 ; 38      ; Global clock         ; GCLK3            ;
; issue_reply_test_pll:pll|altpll:altpll_component|_clk0                                                                                       ; PLL_5         ; 788     ; Global clock         ; GCLK15           ;
; issue_reply_test_pll:pll|altpll:altpll_component|_clk1                                                                                       ; PLL_5         ; 5       ; Global clock         ; GCLK14           ;
; sync_gen:i_sync_gen|reduce_nor_11~54                                                                                                         ; LC_X43_Y24_N0 ; 10      ; Global clock         ; GCLK6            ;
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Non-Global High Fan-Out Signals                                                                                                                                                                                                             ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                                                              ; Fan-Out ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:read_pointer_rtl_190|alt_counter_stratix:wysi_counter|counter_cell[0]                                                                              ; 772     ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:read_pointer_rtl_190|alt_counter_stratix:wysi_counter|counter_cell[1]                                                                              ; 772     ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:read_pointer_rtl_190|alt_counter_stratix:wysi_counter|counter_cell[3]                                                                              ; 197     ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:read_pointer_rtl_190|alt_counter_stratix:wysi_counter|counter_cell[2]                                                                              ; 196     ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dpram_b8p:dpram5|altsyncram_tmb1:altsyncram14|ram_block15a0 ; 160     ;
; issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:return_data_cmd|reduce_nor_708                                                                                                               ; 123     ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|cmd_queue_ram40:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|ram_block[0][29]                                               ; 114     ;
; rtl~22021                                                                                                                                                                                                                         ; 83      ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|Select_34_rtl_96~74                                                                                                                                               ; 80      ;
; rtl~21879                                                                                                                                                                                                                         ; 73      ;
; issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_arbiter:arbiter|Select_86_rtl_79~14                                                                                                                      ; 69      ;
; issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_ret_dat_fsm:return_data_cmd|current_state~8                                                                                                              ; 68      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:write_pointer_rtl_188|alt_counter_stratix:wysi_counter|counter_cell[4]                                                                             ; 68      ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|present_send_state~10                                                                                                                                                             ; 66      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|lpm_counter:write_pointer_rtl_188|alt_counter_stratix:wysi_counter|counter_cell[5]                                                                             ; 66      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[0]                                                                                                                                                     ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[1]                                                                                                                                                     ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[2]                                                                                                                                                     ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[3]                                                                                                                                                     ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[4]                                                                                                                                                     ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[5]                                                                                                                                                     ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[6]                                                                                                                                                     ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[7]                                                                                                                                                     ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[8]                                                                                                                                                     ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[9]                                                                                                                                                     ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[10]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[11]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[12]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[13]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[14]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[15]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[16]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[17]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[18]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[19]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[20]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[21]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[22]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[23]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[24]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[25]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[26]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[27]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[28]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[29]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[30]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|data_in[31]                                                                                                                                                    ; 64      ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|crc_ena                                                                                                                                                                           ; 64      ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|present_send_state~8                                                                                                                                                              ; 53      ;
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|cmd_queue_ram40:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|ram_block[0][31]                                               ; 53      ;
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                 ;
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; Name                                                                                                                                                                                                                           ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; Implementation Bits ; M512s ; M4Ks ; M-RAMs ; MIF  ; Location                 ;
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
; issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|cmd_queue_ram40:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|ALTSYNCRAM INSTANTIATION                                    ; AUTO ; Simple Dual Port ; 256          ; 32           ; 256          ; 32           ; 8192 ; 8192                ; 0     ; 2    ; 0      ; None ; M4K_X39_Y27, M4K_X39_Y31 ;
; issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_fifo:I0|sync_fifo_rx:SFIFO|dcfifo:dcfifo_component|dcfifo_m721:auto_generated|alt_sync_fifo_d3l:alt_sync_fifo1|dpram_b8p:dpram5|altsyncram_tmb1:altsyncram14|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 256          ; 8            ; 256          ; 8            ; 2048 ; 2048                ; 0     ; 1    ; 0      ; None ; M4K_X39_Y24              ;
---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------


---------------------------------------------------------
; Interconnect Usage Summary                            ;
---------------------------------------------------------
; Interconnect Resource Type  ; Usage                   ;
---------------------------------------------------------
; C16 interconnects           ; 148 / 5,872 ( 2 % )     ;
; C4 interconnects            ; 2,620 / 89,120 ( 2 % )  ;
; C8 interconnects            ; 911 / 19,904 ( 4 % )    ;
; DIFFIOCLKs                  ; 0 / 32 ( 0 % )          ;
; DQS bus muxes               ; 0 / 102 ( 0 % )         ;
; DQS-16 I/O buses            ; 0 / 8 ( 0 % )           ;
; DQS-32 I/O buses            ; 0 / 4 ( 0 % )           ;
; DQS-8 I/O buses             ; 0 / 20 ( 0 % )          ;
; Direct links                ; 786 / 131,860 ( < 1 % ) ;
; Fast regional clocks        ; 0 / 32 ( 0 % )          ;
; Global clocks               ; 8 / 16 ( 50 % )         ;
; I/O buses                   ; 2 / 364 ( < 1 % )       ;
; LUT chains                  ; 372 / 29,223 ( 1 % )    ;
; Local routing interconnects ; 1,470 / 32,470 ( 4 % )  ;
; R24 interconnects           ; 104 / 6,156 ( 1 % )     ;
; R4 interconnects            ; 2,934 / 181,920 ( 1 % ) ;
; R8 interconnects            ; 956 / 29,904 ( 3 % )    ;
; Regional clocks             ; 0 / 16 ( 0 % )          ;
---------------------------------------------------------


------------------------------------------------------------------------------
; LAB Logic Elements                                                         ;
------------------------------------------------------------------------------
; Number of Logic Elements  (Average = 8.48) ; Number of LABs  (Total = 512) ;
------------------------------------------------------------------------------
; 1                                          ; 20                            ;
; 2                                          ; 16                            ;
; 3                                          ; 11                            ;
; 4                                          ; 13                            ;
; 5                                          ; 10                            ;
; 6                                          ; 10                            ;
; 7                                          ; 24                            ;
; 8                                          ; 42                            ;
; 9                                          ; 70                            ;
; 10                                         ; 296                           ;
------------------------------------------------------------------------------


----------------------------------------------------------------------
; LAB-wide Signals                                                   ;
----------------------------------------------------------------------
; LAB-wide Signals  (Average = 2.15) ; Number of LABs  (Total = 512) ;
----------------------------------------------------------------------
; 1 Async. clear                     ; 268                           ;
; 1 Clock                            ; 440                           ;
; 1 Clock enable                     ; 120                           ;
; 1 Sync. clear                      ; 7                             ;
; 2 Clock enables                    ; 245                           ;
; 2 Clocks                           ; 23                            ;
----------------------------------------------------------------------


-------------------------------------------------------------------------------
; LAB Signals Sourced                                                         ;
-------------------------------------------------------------------------------
; Number of Signals Sourced  (Average = 8.89) ; Number of LABs  (Total = 512) ;
-------------------------------------------------------------------------------
; 0                                           ; 0                             ;
; 1                                           ; 15                            ;
; 2                                           ; 20                            ;
; 3                                           ; 11                            ;
; 4                                           ; 14                            ;
; 5                                           ; 9                             ;
; 6                                           ; 11                            ;
; 7                                           ; 22                            ;
; 8                                           ; 38                            ;
; 9                                           ; 52                            ;
; 10                                          ; 253                           ;
; 11                                          ; 19                            ;
; 12                                          ; 28                            ;
; 13                                          ; 4                             ;
; 14                                          ; 3                             ;
; 15                                          ; 9                             ;
; 16                                          ; 1                             ;
; 17                                          ; 1                             ;
; 18                                          ; 2                             ;
-------------------------------------------------------------------------------


-----------------------------------------------------------------------------------
; LAB Signals Sourced Out                                                         ;
-----------------------------------------------------------------------------------
; Number of Signals Sourced Out  (Average = 6.07) ; Number of LABs  (Total = 512) ;
-----------------------------------------------------------------------------------
; 0                                               ; 0                             ;
; 1                                               ; 24                            ;
; 2                                               ; 46                            ;
; 3                                               ; 46                            ;
; 4                                               ; 49                            ;
; 5                                               ; 77                            ;
; 6                                               ; 47                            ;
; 7                                               ; 47                            ;
; 8                                               ; 43                            ;
; 9                                               ; 29                            ;
; 10                                              ; 96                            ;
; 11                                              ; 2                             ;
; 12                                              ; 5                             ;
; 13                                              ; 1                             ;
-----------------------------------------------------------------------------------


--------------------------------------------------------------------------------
; LAB Distinct Inputs                                                          ;
--------------------------------------------------------------------------------
; Number of Distinct Inputs  (Average = 15.65) ; Number of LABs  (Total = 512) ;
--------------------------------------------------------------------------------
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 7                             ;
; 3                                            ; 9                             ;
; 4                                            ; 13                            ;
; 5                                            ; 14                            ;
; 6                                            ; 19                            ;
; 7                                            ; 7                             ;
; 8                                            ; 6                             ;
; 9                                            ; 11                            ;
; 10                                           ; 18                            ;
; 11                                           ; 39                            ;
; 12                                           ; 30                            ;
; 13                                           ; 42                            ;
; 14                                           ; 23                            ;
; 15                                           ; 14                            ;
; 16                                           ; 13                            ;
; 17                                           ; 12                            ;
; 18                                           ; 16                            ;
; 19                                           ; 23                            ;
; 20                                           ; 27                            ;
; 21                                           ; 55                            ;
; 22                                           ; 21                            ;
; 23                                           ; 44                            ;
; 24                                           ; 37                            ;
; 25                                           ; 12                            ;
--------------------------------------------------------------------------------


--------------------
; Fitter Messages  ;
--------------------
Info: *******************************************************************
Info: Running Quartus II Fitter
  Info: Version 3.0 Build 199 06/26/2003 SJ Full Version
  Info: Processing started: Mon Nov 08 12:10:24 2004
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off issue_reply_test -c issue_reply_test
Info: Selected device EP1S30F780C5 for design issue_reply_test
Info: Implemented Enhanced for PLL issue_reply_test_pll:pll|altpll:altpll_component|pll
Info: Implementing parameter values for PLL issue_reply_test_pll:pll|altpll:altpll_component|pll
  Info: Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for issue_reply_test_pll:pll|altpll:altpll_component|_clk0 port
  Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for issue_reply_test_pll:pll|altpll:altpll_component|_clk1 port
  Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for issue_reply_test_pll:pll|altpll:altpll_component|_extclk0 port
  Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for issue_reply_test_pll:pll|altpll:altpll_component|_extclk1 port
  Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for issue_reply_test_pll:pll|altpll:altpll_component|_extclk2 port
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may compatible with other devices. 
  Info: Device EP1S10F780C5 is compatible
  Info: Device EP1S10F780C5ES is compatible
  Info: Device EP1S20F780C5 is compatible
  Info: Device EP1S25F780C5 is compatible
  Info: Device EP1S30F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
  Info: Device EP1S40F780C5 is compatible
  Info: Device EP1S40F780C5_HARDCOPY_FPGA_PROTOTYPE is compatible
Info: Completed User Assigned Global Signals Promotion Operation
Info: Promoted PLL clock signals
  Info: Promoted signal issue_reply_test_pll:pll|altpll:altpll_component|_clk0 to use global clock
  Info: Promoted signal issue_reply_test_pll:pll|altpll:altpll_component|_clk1 to use global clock
Info: Completed PLL Placement Operation
Info: Automatically promoted some destinations of signal fibre_rx_ckr to use Global clock in Pin P2
  Info: Destination test[36] may be non-global or may not use global clock
Info: Automatically promoted signal issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_391~0 to use Global clock
Info: Automatically promoted signal issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_394~0 to use Global clock
Info: Automatically promoted some destinations of signal issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|lpm_counter:tx_clk_divide_rtl_186|alt_counter_stratix:wysi_counter|safe_q[2] to use Global clock
  Info: Destination issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|lvds_tx:cmd_tx2|lpm_counter:tx_clk_divide_rtl_186|alt_counter_stratix:wysi_counter|counter_cell[2] may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal sync_gen:i_sync_gen|reduce_nor_11~54 to use Global clock
  Info: Destination sync_gen:i_sync_gen|current_state~8 may be non-global or may not use global clock
  Info: Destination sync_gen:i_sync_gen|current_state~9 may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|Mux_366~0 to use Global clock
  Info: Destination issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[16]~50 may be non-global or may not use global clock
  Info: Destination issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[17]~53 may be non-global or may not use global clock
  Info: Destination issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[21]~65 may be non-global or may not use global clock
  Info: Destination issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[1]~5 may be non-global or may not use global clock
  Info: Destination issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[9]~29 may be non-global or may not use global clock
  Info: Destination issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[20]~62 may be non-global or may not use global clock
  Info: Destination issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[4]~14 may be non-global or may not use global clock
  Info: Destination issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[10]~32 may be non-global or may not use global clock
  Info: Destination issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[22]~68 may be non-global or may not use global clock
  Info: Destination issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|cksum_calc[23]~71 may be non-global or may not use global clock
  Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: No timing requirements specified -- optimizing all clocks equally to maximize operation frequency
Info: Packing registers due to location constraints
Info: Finished packing registers due to location constraints
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Start DSP Scan-chain Inferencing
Info: Completed DSP scan-chain inferencing
Info: Moving registers into I/Os, LUTs, DSP and RAM blocks to improve timing and density
Info: Finished moving registers into I/Os, LUTs, DSP and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that use the same VCCIO and VREF
  Info: There are 41 I/O pins (VREF = unused, VCCIO = 3.30, 12 input, 29 output, 0 bidirectional)
    Info: Used I/O standards LVTTL.
Info: I/O banks and pin(s) statistics before I/O pin placement
  Info: Statistics of I/O banks
    Info: I/O bank 1: VREF = unused, VCCIO = unused, used pin 0, available pins 70.
    Info: I/O bank 2: VREF = unused, VCCIO = unused, used pin 0, available pins 74.
    Info: I/O bank 3: VREF = unused, VCCIO = unused, used pin 1, available pins 69.
    Info: I/O bank 4: VREF = unused, VCCIO = unused, used pin 1, available pins 73.
    Info: I/O bank 5: VREF = unused, VCCIO = unused, used pin 1, available pins 73.
    Info: I/O bank 6: VREF = unused, VCCIO = unused, used pin 0, available pins 70.
    Info: I/O bank 7: VREF = unused, VCCIO = unused, used pin 0, available pins 74.
    Info: I/O bank 8: VREF = unused, VCCIO = unused, used pin 0, available pins 71.
    Info: I/O bank 9: VREF = unused, VCCIO = 3.30, used pin 2, available pins 4.
    Info: I/O bank 10: VREF = unused, VCCIO = 3.30, used pin 1, available pins 3.
    Info: I/O bank 11: VREF = unused, VCCIO = unused, used pin 0, available pins 6.
    Info: I/O bank 12: VREF = unused, VCCIO = unused, used pin 0, available pins 4.
Info: I/O banks and pin(s) statistics after I/O pin placement
  Info: Statistics of I/O banks
    Info: I/O bank 1: VREF = unused, VCCIO = 3.30, used pin 41, available pins 29.
    Info: I/O bank 2: VREF = unused, VCCIO = unused, used pin 0, available pins 74.
    Info: I/O bank 3: VREF = unused, VCCIO = unused, used pin 1, available pins 69.
    Info: I/O bank 4: VREF = unused, VCCIO = unused, used pin 1, available pins 73.
    Info: I/O bank 5: VREF = unused, VCCIO = unused, used pin 1, available pins 73.
    Info: I/O bank 6: VREF = unused, VCCIO = unused, used pin 0, available pins 70.
    Info: I/O bank 7: VREF = unused, VCCIO = unused, used pin 0, available pins 74.
    Info: I/O bank 8: VREF = unused, VCCIO = unused, used pin 0, available pins 71.
    Info: I/O bank 9: VREF = unused, VCCIO = 3.30, used pin 2, available pins 4.
    Info: I/O bank 10: VREF = unused, VCCIO = 3.30, used pin 1, available pins 3.
    Info: I/O bank 11: VREF = unused, VCCIO = unused, used pin 0, available pins 6.
    Info: I/O bank 12: VREF = unused, VCCIO = unused, used pin 0, available pins 4.
Info: Completed I/O Pin Placement Operation
Info: Fitter placement was successful
Info: Estimated most critical path is register to memory delay of 12.227 ns
  Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X22_Y31; REG Node = 'issue_reply:i_issue_reply|fibre_rx:i_fibre_rx|fibre_rx_protocol:I2|param_id[1]'
  Info: 2: + IC(0.413 ns) + CELL(0.280 ns) = 0.693 ns; Loc. = LAB_X23_Y31; COMB Node = 'issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|reduce_nor_16~37'
  Info: 3: + IC(0.684 ns) + CELL(0.280 ns) = 1.657 ns; Loc. = LAB_X27_Y31; COMB Node = 'issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_start~0'
  Info: 4: + IC(0.238 ns) + CELL(0.280 ns) = 2.175 ns; Loc. = LAB_X27_Y31; COMB Node = 'issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_arbiter:arbiter|Select_86_rtl_79~9'
  Info: 5: + IC(0.695 ns) + CELL(0.280 ns) = 3.150 ns; Loc. = LAB_X23_Y31; COMB Node = 'issue_reply:i_issue_reply|cmd_translator:i_cmd_translator|cmd_translator_arbiter:arbiter|Select_86_rtl_79~14'
  Info: 6: + IC(1.817 ns) + CELL(0.075 ns) = 5.042 ns; Loc. = LAB_X41_Y34; COMB Node = 'issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|next_insert_state.latched_data~1'
  Info: 7: + IC(0.000 ns) + CELL(5.539 ns) = 10.581 ns; Loc. = LAB_X42_Y34; COMB LOOP Node = 'issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~28'
    Info: Loc. = LAB_X45_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|free_ptr_mux_sel[1]~82
    Info: Loc. = LAB_X42_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~11
    Info: Loc. = LAB_X45_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~18
    Info: Loc. = LAB_X45_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~17
    Info: Loc. = LAB_X43_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~10
    Info: Loc. = LAB_X41_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~25
    Info: Loc. = LAB_X45_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~21
    Info: Loc. = LAB_X42_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|free_ptr_mux_sel[1]~23
    Info: Loc. = LAB_X43_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~16
    Info: Loc. = LAB_X45_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~20
    Info: Loc. = LAB_X42_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~28
    Info: Loc. = LAB_X42_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|free_ptr_mux_sel[1]~68
    Info: Loc. = LAB_X41_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|add_535_rtl_1592~31
    Info: Loc. = LAB_X38_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|reduce_nor_546
    Info: Loc. = LAB_X42_Y34; Node issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|reduce_nor_537~0
  Info: 8: + IC(1.393 ns) + CELL(0.253 ns) = 12.227 ns; Loc. = M4K_X39_Y27; MEM Node = 'issue_reply:i_issue_reply|cmd_queue:i_cmd_queue|cmd_queue_ram40:cmd_queue_ram40_inst|alt3pram:alt3pram_component|altdpram:altdpram_component1|altsyncram:ram_block|ram_block[0][31]~porta_address_reg6'
  Info: Total cell delay = 6.987 ns
  Info: Total interconnect delay = 5.240 ns
Info: Completed Fixed Delay Chain Operation
Info: Completed Auto Delay Chain Operation
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
  Info: Processing ended: Mon Nov 08 12:17:44 2004
  Info: Elapsed time: 00:07:20
Info: Writing report file issue_reply_test.fit.rpt


