<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:50.1450</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7026976</applicationNumber><claimCount>13</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 장치 및 반도체 장치의 제작 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.10.21</openDate><openNumber>10-2024-0152314</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.12</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 84/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세화 또는 고집적화가 가능한 반도체 장치를 제공한다. 반도체 장치는 제 1 트랜지스터 내지 제 3 트랜지스터와 용량 소자를 포함하는 메모리 셀을 가진다. 제 2 트랜지스터 및 제 3 트랜지스터는 금속 산화물을 공유한다. 제 1 트랜지스터와 제 2 트랜지스터 사이에 용량 소자가 제공된다. 제 1 트랜지스터의 소스 또는 드레인으로서 기능하는 전극 위에는 절연체가 제공되고, 상기 절연체는 전극에 도달하는 개구를 가진다. 상기 개구의 내부에 용량 소자가 제공된다. 용량 소자의 한쪽 전극은 개구의 내부에서 제 1 트랜지스터의 소스 전극 및 드레인 전극 중 다른 쪽과 접하는 영역을 가진다. 또한 용량 소자의 한쪽 전극은 제 2 트랜지스터의 게이트 전극과 접하는 영역을 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.08.24</internationOpenDate><internationOpenNumber>WO2023156883</internationOpenNumber><internationalApplicationDate>2023.02.08</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/051094</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,제 1 트랜지스터와, 제 2 트랜지스터와, 제 3 트랜지스터와, 용량 소자와, 제 1 절연체를 가지고,상기 제 1 트랜지스터는 제 1 금속 산화물과, 제 2 절연체와, 제 1 도전체와, 제 2 도전체를 가지고,상기 제 2 트랜지스터는 제 2 금속 산화물과, 제 3 절연체와, 제 3 도전체와, 제 4 도전체를 가지고,상기 제 3 트랜지스터는 상기 제 2 금속 산화물과, 제 4 절연체와, 상기 제 4 도전체와, 제 5 도전체를 가지고,상기 용량 소자는 제 6 도전체와, 제 5 절연체와, 제 7 도전체를 가지고,상기 제 2 절연체는 상기 제 1 금속 산화물 위에 제공되고,상기 제 1 도전체는 상기 제 2 절연체 위에 제공되고,상기 제 2 도전체는 상기 제 1 금속 산화물에 전기적으로 접속되도록 상기 제 1 금속 산화물 위에 제공되고,상기 제 3 절연체 및 상기 제 4 절연체는 상기 제 2 금속 산화물 위에 제공되고,상기 제 3 절연체 위에 상기 제 3 도전체가 제공되고,상기 제 4 절연체 위에 상기 제 5 도전체가 제공되고,상기 제 2 금속 산화물에 전기적으로 접속되도록 상기 제 3 절연체와 상기 제 4 절연체 사이에 상기 제 4 도전체가 제공되고,상기 제 2 도전체 위에 상기 제 1 절연체가 제공되고,상기 제 6 도전체는 상기 제 1 절연체의 측면 및 상기 제 2 도전체의 상면과 접하는 영역을 가지고,상기 제 6 도전체는 상기 제 3 도전체에 전기적으로 접속되고,상기 제 5 절연체는 상기 제 6 도전체 위에 제공되고,상기 제 7 도전체는 상기 제 5 절연체 위에 제공되고,상기 제 7 도전체는 상기 제 1 절연체의 상면보다 아래에 위치하는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 반도체 장치는 제 8 도전체를 가지고,상기 제 1 트랜지스터는 제 9 도전체를 가지고,상기 제 9 도전체는 상기 제 1 금속 산화물의 상면 및 측면의 일부를 덮고,상기 제 2 절연체는 상기 제 2 도전체와 상기 제 9 도전체 사이에 제공되고,상기 제 8 도전체는 상기 제 9 도전체의 측면과 접하는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제 1 절연체는 상기 제 9 도전체 위에 제공되고,상기 제 8 도전체는 상기 제 1 절연체의 측면과 접하는 영역을 가지고,상기 제 8 도전체는 단면에서 보았을 때, 상기 제 1 절연체의 측면과 접하는 영역의 폭의 적어도 일부가 상기 제 9 도전체의 측면과 접하는 영역의 폭의 적어도 일부보다 큰, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 제 3 항에 있어서,상기 반도체 장치는 제 6 절연체와 제 7 절연체를 가지고,상기 제 7 절연체는 상기 제 6 절연체의 상면 및 측면의 적어도 일부를 덮고,상기 제 1 금속 산화물, 상기 제 2 금속 산화물, 및 상기 제 9 도전체는 상기 제 7 절연체 위에 제공되고,상기 제 8 도전체는 상기 제 7 절연체의 측면과 접하는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 제 1 트랜지스터는 제 10 도전체와 제 8 절연체를 가지고,상기 제 2 트랜지스터는 제 11 도전체와 제 9 절연체를 가지고,상기 제 3 트랜지스터는 제 12 도전체와 제 9 절연체를 가지고,상기 제 10 도전체 내지 상기 제 12 도전체는 상기 제 7 절연체의 측면과 접하는 영역을 가지도록 상기 제 6 절연체 위에 제공되고,상기 제 10 도전체는 상기 제 1 도전체와 중첩되는 영역을 가지고,상기 제 11 도전체는 상기 제 3 도전체와 중첩되는 영역을 가지고,상기 제 12 도전체는 상기 제 5 도전체와 중첩되는 영역을 가지고,상기 제 8 절연체는 상기 제 10 도전체와 상기 제 1 금속 산화물 사이에 제공되고,상기 제 9 절연체는 상기 제 11 도전체 및 상기 제 12 도전체와, 상기 제 2 금속 산화물 사이에 제공되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 반도체 장치는 제 10 절연체를 가지고,상기 제 1 절연체는 상기 제 4 도전체 위에 제공되고,상기 제 10 절연체는 상기 제 1 절연체 위에 제공되고, 상기 제 1 절연체와 상기 제 6 도전체 사이에 위치하는 영역을 가지고,상기 제 10 절연체는 상기 제 4 도전체에 도달하는 개구를 가지고,상기 제 6 도전체는 상기 개구의 내부에 제공되는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 제 6 항에 있어서,상기 제 6 도전체는 상기 제 10 절연체의 상면 및 측면과 접하는 영역을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,상기 제 1 금속 산화물 및 상기 제 2 금속 산화물은 인듐, 아연, 갈륨, 알루미늄, 및 주석 중에서 선택되는 하나 또는 복수를 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치의 제작 방법으로서,제 1 금속 산화물 및 제 2 금속 산화물을 형성하고,상기 제 1 금속 산화물 위의 제 1 도전층과 상기 제 2 금속 산화물 위의 제 2 도전층을 형성하고,상기 제 1 도전층 위 및 상기 제 2 도전층 위에 제 1 절연체를 형성하고,상기 제 1 금속 산화물에 도달하는 제 1 개구를 상기 제 1 절연체 및 상기 제 1 도전층에 형성하여 제 1 도전체 및 제 2 도전체를 형성하고, 상기 제 2 금속 산화물에 도달하는 제 2 개구 및 제 3 개구를 상기 제 1 절연체 및 상기 제 2 도전층에 형성하여 제 3 도전체, 제 4 도전체, 및 제 5 도전체를 형성하고,상기 제 1 개구의 내부에 제 2 절연체 및 상기 제 2 절연체 위의 제 6 도전체를 형성하고, 상기 제 2 개구의 내부에 제 3 절연체 및 상기 제 3 절연체 위의 제 7 도전체를 형성하고, 상기 제 3 개구의 내부에 제 4 절연체 및 상기 제 4 절연체 위의 제 8 도전체를 형성하고,상기 제 1 절연체 내지 상기 제 4 절연체 위 및 상기 제 6 도전체 내지 상기 제 8 도전체 위에 제 5 절연체를 형성하고,상기 제 2 도전체에 도달하는 제 4 개구를 상기 제 1 절연체 및 상기 제 5 절연체에 형성하고, 상기 제 7 도전체에 도달하는 제 5 개구를 상기 제 5 절연체에 형성하고,상기 제 4 개구의 내부 및 상기 제 5 개구의 내부에 제 9 도전체를 형성하고,상기 제 9 도전체 위에 제 6 절연체와 상기 제 6 절연체 위의 제 10 도전체를 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>10. 제 9 항에 있어서,상기 제 1 금속 산화물의 상면 및 측면을 덮도록 상기 제 1 도전층을 형성하고, 상기 제 2 금속 산화물의 상면 및 측면을 덮도록 상기 제 2 도전층을 형성하고,상기 제 5 절연체의 형성 후에 제 6 개구를 상기 제 5 절연체 및 상기 제 1 절연체에 형성하여, 상기 제 1 도전체의 측면을 노출시키고,상기 제 6 개구의 내부에 상기 제 1 도전체의 측면과 접하는 영역을 가지도록 제 11 도전체를 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>11. 제 10 항에 있어서,상기 제 6 개구의 형성에 의하여 노출된 상기 제 1 도전체의 측면은 단면에서 보았을 때, 상기 제 1 절연체의 측면보다 상기 제 6 개구의 내측에 위치하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>12. 제 10 항 또는 제 11 항에 있어서,제 7 절연체를 형성하고,상기 제 7 절연체에 제 7 개구를 형성하고,상기 제 7 개구를 덮도록 제 8 절연체를 형성하고,상기 제 8 절연체 위에 상기 제 1 금속 산화물과 상기 제 2 금속 산화물을 형성하고,상기 제 1 개구와 중첩되는 영역을 가지도록 상기 제 8 절연체에 상기 제 6 개구를 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo><claimInfo><claim>13. 제 12 항에 있어서,상기 제 8 절연체의 형성 후에 상기 제 7 절연체에 도달하는 제 8 개구, 제 9 개구, 및 제 10 개구를 상기 제 8 절연체에 형성하고,상기 제 8 개구의 내부에 제 12 도전체를 형성하고, 상기 제 9 개구의 내부에 제 13 도전체를 형성하고, 상기 제 10 개구의 내부에 제 14 도전체를 형성하고,상기 제 12 도전체 위에 제 9 절연체 및 상기 제 9 절연체 위의 상기 제 1 금속 산화물을 형성하고, 상기 제 13 도전체 및 상기 제 14 도전체 위에 제 10 절연체 및 상기 제 10 절연체 위의 상기 제 2 금속 산화물을 형성하고,상기 제 9 절연체의 측면을 덮도록 상기 제 1 도전층을 형성하고, 상기 제 10 절연체의 측면을 덮도록 상기 제 2 도전층을 형성하고,상기 제 12 도전체와 중첩되는 영역을 가지도록 상기 제 1 개구를 형성하고, 상기 제 13 도전체와 중첩되는 영역을 가지도록 상기 제 2 개구를 형성하고, 상기 제 14 도전체와 중첩되는 영역을 가지도록 상기 제 3 개구를 형성하는, 반도체 장치의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>ONUKI, Tatsuya</engName><name>오누키 타츠야 </name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>KATO, Kiyoshi</engName><name>카토 키요시 </name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>KUNITAKE, Hitoshi</engName><name>쿠니타케 히토시 </name></inventorInfo><inventorInfo><address>일본국 가나가와켄 아쓰기시 하세 *...</address><code> </code><country> </country><engName>HODO, Ryota</engName><name>호도 료타</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울시 강남구 테헤란로*길** (역삼동,청원빌딩) *층,***,***호(영인국제특허법률사무소)</address><code>919980004179</code><country>대한민국</country><engName>LEE, Hwa Ik</engName><name>이화익</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.02.18</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-023944</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.12</receiptDate><receiptNumber>1-1-2024-0873053-73</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.09.26</receiptDate><receiptNumber>1-5-2024-0156595-16</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247026976.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b300355984cd2fa9982c7b4a2c4708af34dbdfd14df23ff62149c4453fe02f1ada8e548123696d09ecbc7d80d42d9d30ae88c85f39475b47</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfde8fb9fd41b1bb7fb1ae3de04b0efac9881ecc657cd0f7d343ad17ecd8afeb14bfcaaec060ab23319b3d037cbb5bf8255302faaa637cb437</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>