Timing Analyzer report for UART
Sat May 24 19:03:38 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; UART                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.8%      ;
;     Processors 3-4         ;   0.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 317.16 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.153 ; -125.267           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.327 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -71.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.153 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 3.085      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.062 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.995      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.055 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.988      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.043 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.976      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.041 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.973      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.021 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.953      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.003 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.935      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -2.001 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.933      ;
; -1.998 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.062     ; 2.931      ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.327 ; uart_rx:rx_inst|shift_reg[0]     ; uart_rx:rx_inst|m_data[0]        ; clk          ; clk         ; 0.000        ; 0.426      ; 0.910      ;
; 0.343 ; uart_rx:rx_inst|c_bits[0]        ; uart_rx:rx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:rx_inst|c_bits[2]        ; uart_rx:rx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:rx_inst|c_bits[1]        ; uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:rx_inst|state.DATA       ; uart_rx:rx_inst|state.DATA       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:rx_inst|state.START      ; uart_rx:rx_inst|state.START      ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:rx_inst|state.IDLE       ; uart_rx:rx_inst|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; uart_rx:rx_inst|state.STOP       ; uart_rx:rx_inst|state.STOP       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; uart_tx:tx_inst|c_bits[3]        ; uart_tx:tx_inst|c_bits[3]        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_tx:tx_inst|c_bits[1]        ; uart_tx:tx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_tx:tx_inst|c_bits[0]        ; uart_tx:tx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.344 ; uart_tx:tx_inst|c_bits[2]        ; uart_tx:tx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.348 ; uart_rx:rx_inst|shift_reg[3]     ; uart_rx:rx_inst|m_data[3]        ; clk          ; clk         ; 0.000        ; 0.426      ; 0.931      ;
; 0.367 ; uart_rx:rx_inst|shift_reg[4]     ; uart_rx:rx_inst|m_data[4]        ; clk          ; clk         ; 0.000        ; 0.426      ; 0.950      ;
; 0.373 ; uart_tx:tx_inst|s_packet_reg[7]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; uart_tx:tx_inst|s_packet_reg[2]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; uart_tx:tx_inst|s_packet_reg[3]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; uart_tx:tx_inst|s_packet_reg[4]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; uart_tx:tx_inst|s_packet_reg[5]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; uart_tx:tx_inst|s_packet_reg[6]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; uart_tx:tx_inst|s_packet_reg[9]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.593      ;
; 0.393 ; uart_rx:rx_inst|shift_reg[2]     ; uart_rx:rx_inst|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; uart_rx:rx_inst|shift_reg[3]     ; uart_rx:rx_inst|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; uart_rx:rx_inst|shift_reg[5]     ; uart_rx:rx_inst|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.454 ; uart_rx:rx_inst|shift_reg[2]     ; uart_rx:rx_inst|m_data[2]        ; clk          ; clk         ; 0.000        ; 0.426      ; 1.037      ;
; 0.476 ; uart_rx:rx_inst|shift_reg[1]     ; uart_rx:rx_inst|m_data[1]        ; clk          ; clk         ; 0.000        ; 0.426      ; 1.059      ;
; 0.477 ; uart_tx:tx_inst|s_packet_reg[8]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.696      ;
; 0.479 ; uart_tx:tx_inst|s_packet_reg[10] ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.698      ;
; 0.482 ; uart_rx:rx_inst|state.STOP       ; uart_rx:rx_inst|m_valid          ; clk          ; clk         ; 0.000        ; 0.077      ; 0.716      ;
; 0.503 ; uart_rx:rx_inst|shift_reg[5]     ; uart_rx:rx_inst|m_data[5]        ; clk          ; clk         ; 0.000        ; 0.426      ; 1.086      ;
; 0.517 ; uart_rx:rx_inst|c_clocks[12]     ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.523 ; uart_rx:rx_inst|shift_reg[7]     ; uart_rx:rx_inst|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.757      ;
; 0.537 ; uart_rx:rx_inst|shift_reg[1]     ; uart_rx:rx_inst|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.538 ; uart_rx:rx_inst|shift_reg[4]     ; uart_rx:rx_inst|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.757      ;
; 0.555 ; uart_tx:tx_inst|s_packet_reg[1]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.555 ; uart_tx:tx_inst|s_packet_reg[11] ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.774      ;
; 0.558 ; uart_tx:tx_inst|c_clocks[2]      ; uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; uart_rx:rx_inst|c_clocks[1]      ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; uart_tx:tx_inst|c_clocks[1]      ; uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; uart_tx:tx_inst|c_clocks[11]     ; uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; uart_tx:tx_inst|c_clocks[10]     ; uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; uart_tx:tx_inst|c_clocks[3]      ; uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; uart_tx:tx_inst|c_clocks[12]     ; uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; uart_tx:tx_inst|c_clocks[9]      ; uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.780      ;
; 0.563 ; uart_tx:tx_inst|c_bits[0]        ; uart_tx:tx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.796      ;
; 0.570 ; uart_tx:tx_inst|c_clocks[5]      ; uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; uart_tx:tx_inst|c_clocks[4]      ; uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.573 ; uart_tx:tx_inst|c_clocks[7]      ; uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.574 ; uart_tx:tx_inst|c_clocks[6]      ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; uart_tx:tx_inst|c_clocks[8]      ; uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.576 ; uart_rx:rx_inst|c_clocks[2]      ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.795      ;
; 0.579 ; uart_rx:rx_inst|c_clocks[0]      ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; uart_tx:tx_inst|c_clocks[0]      ; uart_tx:tx_inst|c_clocks[0]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.798      ;
; 0.592 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.825      ;
; 0.593 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.826      ;
; 0.596 ; uart_rx:rx_inst|c_bits[0]        ; uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.830      ;
; 0.599 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|s_packet_reg[12] ; clk          ; clk         ; 0.000        ; 0.103      ; 0.859      ;
; 0.696 ; uart_rx:rx_inst|c_clocks[8]      ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.915      ;
; 0.700 ; uart_rx:rx_inst|shift_reg[7]     ; uart_rx:rx_inst|m_data[7]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.931      ;
; 0.706 ; uart_rx:rx_inst|c_clocks[7]      ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.925      ;
; 0.707 ; uart_rx:rx_inst|c_clocks[4]      ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.926      ;
; 0.709 ; uart_rx:rx_inst|c_clocks[3]      ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.928      ;
; 0.711 ; uart_rx:rx_inst|c_clocks[5]      ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.930      ;
; 0.714 ; uart_rx:rx_inst|c_clocks[6]      ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.933      ;
; 0.721 ; uart_rx:rx_inst|shift_reg[6]     ; uart_rx:rx_inst|m_data[6]        ; clk          ; clk         ; 0.000        ; 0.074      ; 0.952      ;
; 0.724 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[3]        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.957      ;
; 0.724 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.076      ; 0.957      ;
; 0.728 ; uart_tx:tx_inst|s_packet_reg[12] ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 0.000        ; -0.294     ; 0.591      ;
; 0.746 ; uart_rx:rx_inst|shift_reg[6]     ; uart_rx:rx_inst|shift_reg[5]     ; clk          ; clk         ; 0.000        ; -0.290     ; 0.613      ;
; 0.751 ; uart_tx:tx_inst|c_clocks[12]     ; uart_tx:tx_inst|state            ; clk          ; clk         ; 0.000        ; 0.406      ; 1.314      ;
; 0.781 ; uart_rx:rx_inst|state.STOP       ; uart_rx:rx_inst|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.015      ;
; 0.782 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|state            ; clk          ; clk         ; 0.000        ; 0.076      ; 1.015      ;
; 0.833 ; uart_rx:rx_inst|c_clocks[1]      ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.833 ; uart_tx:tx_inst|c_clocks[1]      ; uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.833 ; uart_tx:tx_inst|c_clocks[11]     ; uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.052      ;
; 0.834 ; uart_tx:tx_inst|c_clocks[3]      ; uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.053      ;
; 0.835 ; uart_tx:tx_inst|c_clocks[9]      ; uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.054      ;
; 0.844 ; uart_tx:tx_inst|c_bits[2]        ; uart_tx:tx_inst|c_bits[3]        ; clk          ; clk         ; 0.000        ; 0.076      ; 1.077      ;
; 0.845 ; uart_tx:tx_inst|c_clocks[5]      ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.846 ; uart_rx:rx_inst|c_clocks[0]      ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; uart_tx:tx_inst|c_clocks[0]      ; uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.846 ; uart_tx:tx_inst|c_clocks[2]      ; uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.065      ;
; 0.847 ; uart_tx:tx_inst|c_clocks[7]      ; uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.847 ; uart_tx:tx_inst|c_clocks[10]     ; uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; uart_rx:rx_inst|c_clocks[0]      ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; uart_tx:tx_inst|c_clocks[0]      ; uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.067      ;
; 0.848 ; uart_tx:tx_inst|c_clocks[2]      ; uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; uart_tx:tx_inst|c_clocks[10]     ; uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.068      ;
; 0.859 ; uart_tx:tx_inst|c_clocks[4]      ; uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.078      ;
; 0.861 ; uart_tx:tx_inst|c_clocks[8]      ; uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; uart_tx:tx_inst|c_clocks[6]      ; uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.861 ; uart_tx:tx_inst|c_clocks[4]      ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; uart_rx:rx_inst|c_bits[2]        ; uart_rx:rx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.097      ;
; 0.863 ; uart_rx:rx_inst|c_bits[2]        ; uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.097      ;
; 0.863 ; uart_tx:tx_inst|c_clocks[8]      ; uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.863 ; uart_tx:tx_inst|c_clocks[6]      ; uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.082      ;
; 0.864 ; uart_rx:rx_inst|c_clocks[2]      ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.083      ;
; 0.866 ; uart_rx:rx_inst|c_clocks[2]      ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.085      ;
; 0.882 ; uart_rx:rx_inst|c_clocks[11]     ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.101      ;
; 0.904 ; uart_rx:rx_inst|c_bits[0]        ; uart_rx:rx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.138      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 349.04 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.865 ; -106.832          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -71.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.865 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.804      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.784 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.724      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.778 ; uart_rx:rx_inst|c_clocks[9]  ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.718      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.733 ; uart_tx:tx_inst|c_clocks[10] ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.672      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.731 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.055     ; 2.671      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.719 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.658      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.718 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.657      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.706 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.645      ;
; -1.703 ; uart_rx:rx_inst|c_clocks[5]  ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.055     ; 2.643      ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; uart_rx:rx_inst|state.DATA       ; uart_rx:rx_inst|state.DATA       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_rx:rx_inst|state.IDLE       ; uart_rx:rx_inst|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; uart_rx:rx_inst|state.STOP       ; uart_rx:rx_inst|state.STOP       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.299 ; uart_rx:rx_inst|c_bits[0]        ; uart_rx:rx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_rx:rx_inst|c_bits[2]        ; uart_rx:rx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_rx:rx_inst|c_bits[1]        ; uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_rx:rx_inst|state.START      ; uart_rx:rx_inst|state.START      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_tx:tx_inst|c_bits[3]        ; uart_tx:tx_inst|c_bits[3]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_tx:tx_inst|c_bits[1]        ; uart_tx:tx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_tx:tx_inst|c_bits[0]        ; uart_tx:tx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; uart_tx:tx_inst|c_bits[2]        ; uart_tx:tx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.317 ; uart_rx:rx_inst|shift_reg[0]     ; uart_rx:rx_inst|m_data[0]        ; clk          ; clk         ; 0.000        ; 0.381      ; 0.842      ;
; 0.335 ; uart_rx:rx_inst|shift_reg[3]     ; uart_rx:rx_inst|m_data[3]        ; clk          ; clk         ; 0.000        ; 0.381      ; 0.860      ;
; 0.339 ; uart_tx:tx_inst|s_packet_reg[5]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; uart_tx:tx_inst|s_packet_reg[7]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; uart_tx:tx_inst|s_packet_reg[9]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; uart_tx:tx_inst|s_packet_reg[2]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; uart_tx:tx_inst|s_packet_reg[3]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; uart_tx:tx_inst|s_packet_reg[4]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; uart_tx:tx_inst|s_packet_reg[6]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.539      ;
; 0.346 ; uart_rx:rx_inst|shift_reg[4]     ; uart_rx:rx_inst|m_data[4]        ; clk          ; clk         ; 0.000        ; 0.381      ; 0.871      ;
; 0.355 ; uart_rx:rx_inst|shift_reg[5]     ; uart_rx:rx_inst|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.555      ;
; 0.356 ; uart_rx:rx_inst|shift_reg[2]     ; uart_rx:rx_inst|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.556      ;
; 0.356 ; uart_rx:rx_inst|shift_reg[3]     ; uart_rx:rx_inst|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.556      ;
; 0.431 ; uart_tx:tx_inst|s_packet_reg[8]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.630      ;
; 0.432 ; uart_rx:rx_inst|shift_reg[2]     ; uart_rx:rx_inst|m_data[2]        ; clk          ; clk         ; 0.000        ; 0.381      ; 0.957      ;
; 0.432 ; uart_tx:tx_inst|s_packet_reg[10] ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.631      ;
; 0.435 ; uart_rx:rx_inst|state.STOP       ; uart_rx:rx_inst|m_valid          ; clk          ; clk         ; 0.000        ; 0.069      ; 0.648      ;
; 0.453 ; uart_rx:rx_inst|shift_reg[1]     ; uart_rx:rx_inst|m_data[1]        ; clk          ; clk         ; 0.000        ; 0.381      ; 0.978      ;
; 0.471 ; uart_rx:rx_inst|shift_reg[5]     ; uart_rx:rx_inst|m_data[5]        ; clk          ; clk         ; 0.000        ; 0.381      ; 0.996      ;
; 0.471 ; uart_rx:rx_inst|shift_reg[7]     ; uart_rx:rx_inst|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.684      ;
; 0.474 ; uart_rx:rx_inst|c_clocks[12]     ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.673      ;
; 0.483 ; uart_rx:rx_inst|shift_reg[1]     ; uart_rx:rx_inst|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.683      ;
; 0.484 ; uart_rx:rx_inst|shift_reg[4]     ; uart_rx:rx_inst|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.056      ; 0.684      ;
; 0.499 ; uart_tx:tx_inst|s_packet_reg[1]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; uart_tx:tx_inst|s_packet_reg[11] ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; uart_tx:tx_inst|c_clocks[1]      ; uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; uart_tx:tx_inst|c_clocks[2]      ; uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; uart_tx:tx_inst|c_bits[0]        ; uart_tx:tx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.713      ;
; 0.502 ; uart_rx:rx_inst|c_clocks[1]      ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; uart_tx:tx_inst|c_clocks[3]      ; uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart_tx:tx_inst|c_clocks[11]     ; uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart_tx:tx_inst|c_clocks[9]      ; uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart_tx:tx_inst|c_clocks[10]     ; uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; uart_tx:tx_inst|c_clocks[12]     ; uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.512 ; uart_tx:tx_inst|c_clocks[5]      ; uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; uart_tx:tx_inst|c_clocks[4]      ; uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; uart_tx:tx_inst|c_clocks[7]      ; uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; uart_tx:tx_inst|c_clocks[6]      ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; uart_tx:tx_inst|c_clocks[8]      ; uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; uart_rx:rx_inst|c_clocks[2]      ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; uart_rx:rx_inst|c_clocks[0]      ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.519 ; uart_tx:tx_inst|c_clocks[0]      ; uart_tx:tx_inst|c_clocks[0]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.528 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.740      ;
; 0.529 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.741      ;
; 0.535 ; uart_rx:rx_inst|c_bits[0]        ; uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.747      ;
; 0.551 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|s_packet_reg[12] ; clk          ; clk         ; 0.000        ; 0.093      ; 0.788      ;
; 0.638 ; uart_rx:rx_inst|c_clocks[8]      ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.837      ;
; 0.644 ; uart_rx:rx_inst|c_clocks[4]      ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.843      ;
; 0.645 ; uart_rx:rx_inst|c_clocks[7]      ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.844      ;
; 0.649 ; uart_rx:rx_inst|shift_reg[7]     ; uart_rx:rx_inst|m_data[7]        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.858      ;
; 0.649 ; uart_rx:rx_inst|c_clocks[3]      ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.848      ;
; 0.652 ; uart_rx:rx_inst|c_clocks[5]      ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.851      ;
; 0.652 ; uart_rx:rx_inst|c_clocks[6]      ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.851      ;
; 0.658 ; uart_tx:tx_inst|s_packet_reg[12] ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 0.000        ; -0.265     ; 0.537      ;
; 0.660 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.872      ;
; 0.662 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[3]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.874      ;
; 0.669 ; uart_rx:rx_inst|shift_reg[6]     ; uart_rx:rx_inst|m_data[6]        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.878      ;
; 0.672 ; uart_rx:rx_inst|shift_reg[6]     ; uart_rx:rx_inst|shift_reg[5]     ; clk          ; clk         ; 0.000        ; -0.260     ; 0.556      ;
; 0.672 ; uart_tx:tx_inst|c_clocks[12]     ; uart_tx:tx_inst|state            ; clk          ; clk         ; 0.000        ; 0.363      ; 1.179      ;
; 0.698 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|state            ; clk          ; clk         ; 0.000        ; 0.068      ; 0.910      ;
; 0.707 ; uart_rx:rx_inst|state.STOP       ; uart_rx:rx_inst|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.920      ;
; 0.746 ; uart_tx:tx_inst|c_clocks[1]      ; uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.945      ;
; 0.747 ; uart_rx:rx_inst|c_clocks[1]      ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.946      ;
; 0.748 ; uart_tx:tx_inst|c_clocks[9]      ; uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; uart_tx:tx_inst|c_clocks[11]     ; uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.748 ; uart_tx:tx_inst|c_clocks[3]      ; uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.947      ;
; 0.750 ; uart_tx:tx_inst|c_clocks[2]      ; uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.949      ;
; 0.752 ; uart_rx:rx_inst|c_clocks[0]      ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; uart_tx:tx_inst|c_clocks[0]      ; uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; uart_tx:tx_inst|c_clocks[10]     ; uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.756 ; uart_tx:tx_inst|c_clocks[5]      ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; uart_tx:tx_inst|c_clocks[2]      ; uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.956      ;
; 0.759 ; uart_rx:rx_inst|c_clocks[0]      ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; uart_tx:tx_inst|c_clocks[0]      ; uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.759 ; uart_tx:tx_inst|c_clocks[10]     ; uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; uart_tx:tx_inst|c_clocks[7]      ; uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.959      ;
; 0.762 ; uart_tx:tx_inst|c_clocks[4]      ; uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.961      ;
; 0.764 ; uart_tx:tx_inst|c_bits[2]        ; uart_tx:tx_inst|c_bits[3]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.976      ;
; 0.766 ; uart_tx:tx_inst|c_clocks[8]      ; uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; uart_tx:tx_inst|c_clocks[6]      ; uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; uart_rx:rx_inst|c_clocks[2]      ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.966      ;
; 0.769 ; uart_tx:tx_inst|c_clocks[4]      ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.968      ;
; 0.773 ; uart_tx:tx_inst|c_clocks[8]      ; uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; uart_tx:tx_inst|c_clocks[6]      ; uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.972      ;
; 0.774 ; uart_rx:rx_inst|c_clocks[2]      ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.973      ;
; 0.776 ; uart_rx:rx_inst|c_bits[2]        ; uart_rx:rx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.988      ;
; 0.776 ; uart_rx:rx_inst|c_bits[2]        ; uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 0.988      ;
; 0.808 ; uart_rx:rx_inst|c_clocks[11]     ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.007      ;
; 0.813 ; uart_rx:rx_inst|c_bits[0]        ; uart_rx:rx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.025      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.781 ; -40.436           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.165 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -75.191                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.781 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.730      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.702 ; uart_rx:rx_inst|c_clocks[4]  ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.652      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.701 ; uart_tx:tx_inst|c_clocks[9]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.691 ; uart_tx:tx_inst|c_clocks[8]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.640      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.690 ; uart_tx:tx_inst|c_clocks[5]  ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.639      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; uart_tx:tx_inst|c_clocks[7]  ; uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.668 ; uart_rx:rx_inst|c_clocks[10] ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.618      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[9]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
; -0.665 ; uart_rx:rx_inst|c_clocks[8]  ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.615      ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.165 ; uart_rx:rx_inst|shift_reg[0]     ; uart_rx:rx_inst|m_data[0]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.482      ;
; 0.173 ; uart_rx:rx_inst|shift_reg[3]     ; uart_rx:rx_inst|m_data[3]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.490      ;
; 0.178 ; uart_rx:rx_inst|state.DATA       ; uart_rx:rx_inst|state.DATA       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:rx_inst|state.IDLE       ; uart_rx:rx_inst|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_rx:rx_inst|state.STOP       ; uart_rx:rx_inst|state.STOP       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_tx:tx_inst|c_bits[3]        ; uart_tx:tx_inst|c_bits[3]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_tx:tx_inst|c_bits[1]        ; uart_tx:tx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_tx:tx_inst|c_bits[0]        ; uart_tx:tx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart_tx:tx_inst|c_bits[2]        ; uart_tx:tx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; uart_rx:rx_inst|c_bits[0]        ; uart_rx:rx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:rx_inst|c_bits[2]        ; uart_rx:rx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:rx_inst|c_bits[1]        ; uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart_rx:rx_inst|state.START      ; uart_rx:rx_inst|state.START      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.181 ; uart_rx:rx_inst|shift_reg[4]     ; uart_rx:rx_inst|m_data[4]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.498      ;
; 0.193 ; uart_tx:tx_inst|s_packet_reg[2]  ; uart_tx:tx_inst|s_packet_reg[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_tx:tx_inst|s_packet_reg[5]  ; uart_tx:tx_inst|s_packet_reg[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_tx:tx_inst|s_packet_reg[6]  ; uart_tx:tx_inst|s_packet_reg[5]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_tx:tx_inst|s_packet_reg[7]  ; uart_tx:tx_inst|s_packet_reg[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; uart_tx:tx_inst|s_packet_reg[9]  ; uart_tx:tx_inst|s_packet_reg[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; uart_tx:tx_inst|s_packet_reg[4]  ; uart_tx:tx_inst|s_packet_reg[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.195 ; uart_tx:tx_inst|s_packet_reg[3]  ; uart_tx:tx_inst|s_packet_reg[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.316      ;
; 0.205 ; uart_rx:rx_inst|shift_reg[2]     ; uart_rx:rx_inst|shift_reg[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; uart_rx:rx_inst|shift_reg[3]     ; uart_rx:rx_inst|shift_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; uart_rx:rx_inst|shift_reg[5]     ; uart_rx:rx_inst|shift_reg[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.235 ; uart_rx:rx_inst|shift_reg[2]     ; uart_rx:rx_inst|m_data[2]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.552      ;
; 0.245 ; uart_rx:rx_inst|shift_reg[1]     ; uart_rx:rx_inst|m_data[1]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.562      ;
; 0.251 ; uart_tx:tx_inst|s_packet_reg[8]  ; uart_tx:tx_inst|s_packet_reg[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.372      ;
; 0.252 ; uart_tx:tx_inst|s_packet_reg[10] ; uart_tx:tx_inst|s_packet_reg[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.373      ;
; 0.255 ; uart_rx:rx_inst|state.STOP       ; uart_rx:rx_inst|m_valid          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.384      ;
; 0.257 ; uart_rx:rx_inst|shift_reg[5]     ; uart_rx:rx_inst|m_data[5]        ; clk          ; clk         ; 0.000        ; 0.233      ; 0.574      ;
; 0.266 ; uart_rx:rx_inst|c_clocks[12]     ; uart_rx:rx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.271 ; uart_rx:rx_inst|shift_reg[7]     ; uart_rx:rx_inst|shift_reg[6]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.400      ;
; 0.279 ; uart_rx:rx_inst|shift_reg[1]     ; uart_rx:rx_inst|shift_reg[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; uart_rx:rx_inst|shift_reg[4]     ; uart_rx:rx_inst|shift_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.295 ; uart_tx:tx_inst|s_packet_reg[1]  ; uart_tx:tx_inst|s_packet_reg[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; uart_tx:tx_inst|s_packet_reg[11] ; uart_tx:tx_inst|s_packet_reg[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.299 ; uart_rx:rx_inst|c_clocks[1]      ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:tx_inst|c_clocks[1]      ; uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:tx_inst|c_clocks[2]      ; uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:tx_inst|c_clocks[3]      ; uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:tx_inst|c_clocks[11]     ; uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:tx_inst|c_clocks[9]      ; uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:tx_inst|c_clocks[10]     ; uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; uart_tx:tx_inst|c_clocks[12]     ; uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; uart_tx:tx_inst|c_bits[0]        ; uart_tx:tx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.429      ;
; 0.304 ; uart_tx:tx_inst|c_clocks[5]      ; uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; uart_tx:tx_inst|c_clocks[4]      ; uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_tx:tx_inst|c_clocks[7]      ; uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; uart_tx:tx_inst|c_clocks[6]      ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; uart_tx:tx_inst|c_clocks[8]      ; uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; uart_rx:rx_inst|c_clocks[2]      ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; uart_rx:rx_inst|c_clocks[0]      ; uart_rx:rx_inst|c_clocks[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; uart_tx:tx_inst|c_clocks[0]      ; uart_tx:tx_inst|c_clocks[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.318 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[2]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.447      ;
; 0.319 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|s_packet_reg[12] ; clk          ; clk         ; 0.000        ; 0.059      ; 0.462      ;
; 0.320 ; uart_rx:rx_inst|c_bits[0]        ; uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.448      ;
; 0.320 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.449      ;
; 0.362 ; uart_rx:rx_inst|shift_reg[7]     ; uart_rx:rx_inst|m_data[7]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.489      ;
; 0.368 ; uart_rx:rx_inst|c_clocks[8]      ; uart_rx:rx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.489      ;
; 0.372 ; uart_rx:rx_inst|c_clocks[4]      ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.372 ; uart_rx:rx_inst|c_clocks[7]      ; uart_rx:rx_inst|c_clocks[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.374 ; uart_rx:rx_inst|c_clocks[3]      ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.375 ; uart_rx:rx_inst|shift_reg[6]     ; uart_rx:rx_inst|m_data[6]        ; clk          ; clk         ; 0.000        ; 0.043      ; 0.502      ;
; 0.376 ; uart_rx:rx_inst|c_clocks[5]      ; uart_rx:rx_inst|c_clocks[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.497      ;
; 0.377 ; uart_rx:rx_inst|c_clocks[6]      ; uart_rx:rx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.498      ;
; 0.383 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.512      ;
; 0.384 ; uart_tx:tx_inst|s_packet_reg[12] ; uart_tx:tx_inst|s_packet_reg[11] ; clk          ; clk         ; 0.000        ; -0.155     ; 0.313      ;
; 0.384 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|c_bits[3]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.513      ;
; 0.395 ; uart_rx:rx_inst|shift_reg[6]     ; uart_rx:rx_inst|shift_reg[5]     ; clk          ; clk         ; 0.000        ; -0.154     ; 0.325      ;
; 0.413 ; uart_rx:rx_inst|state.STOP       ; uart_rx:rx_inst|state.IDLE       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.542      ;
; 0.417 ; uart_tx:tx_inst|c_clocks[12]     ; uart_tx:tx_inst|state            ; clk          ; clk         ; 0.000        ; 0.222      ; 0.723      ;
; 0.419 ; uart_tx:tx_inst|state            ; uart_tx:tx_inst|state            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.548      ;
; 0.445 ; uart_tx:tx_inst|c_bits[2]        ; uart_tx:tx_inst|c_bits[3]        ; clk          ; clk         ; 0.000        ; 0.045      ; 0.574      ;
; 0.448 ; uart_rx:rx_inst|c_clocks[1]      ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; uart_tx:tx_inst|c_clocks[1]      ; uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; uart_tx:tx_inst|c_clocks[9]      ; uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; uart_tx:tx_inst|c_clocks[11]     ; uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; uart_tx:tx_inst|c_clocks[3]      ; uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.453 ; uart_tx:tx_inst|c_clocks[5]      ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; uart_tx:tx_inst|c_clocks[7]      ; uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.456 ; uart_rx:rx_inst|c_clocks[0]      ; uart_rx:rx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; uart_tx:tx_inst|c_clocks[0]      ; uart_tx:tx_inst|c_clocks[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; uart_tx:tx_inst|c_clocks[2]      ; uart_tx:tx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; uart_tx:tx_inst|c_clocks[10]     ; uart_tx:tx_inst|c_clocks[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; uart_rx:rx_inst|c_clocks[0]      ; uart_rx:rx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459 ; uart_tx:tx_inst|c_clocks[0]      ; uart_tx:tx_inst|c_clocks[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; uart_rx:rx_inst|c_bits[2]        ; uart_rx:rx_inst|c_bits[0]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.588      ;
; 0.460 ; uart_rx:rx_inst|c_bits[2]        ; uart_rx:rx_inst|c_bits[1]        ; clk          ; clk         ; 0.000        ; 0.044      ; 0.588      ;
; 0.460 ; uart_tx:tx_inst|c_clocks[10]     ; uart_tx:tx_inst|c_clocks[12]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; uart_tx:tx_inst|c_clocks[2]      ; uart_tx:tx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.463 ; uart_tx:tx_inst|c_clocks[4]      ; uart_tx:tx_inst|c_clocks[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; uart_tx:tx_inst|c_clocks[6]      ; uart_tx:tx_inst|c_clocks[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; uart_tx:tx_inst|c_clocks[8]      ; uart_tx:tx_inst|c_clocks[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; uart_rx:rx_inst|c_clocks[11]     ; uart_rx:rx_inst|c_clocks[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; uart_rx:rx_inst|c_clocks[2]      ; uart_rx:rx_inst|c_clocks[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; uart_tx:tx_inst|c_clocks[4]      ; uart_tx:tx_inst|c_clocks[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; uart_tx:tx_inst|c_clocks[6]      ; uart_tx:tx_inst|c_clocks[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; uart_tx:tx_inst|c_clocks[8]      ; uart_tx:tx_inst|c_clocks[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; uart_rx:rx_inst|c_clocks[2]      ; uart_rx:rx_inst|c_clocks[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.477 ; uart_rx:rx_inst|c_clocks[10]     ; uart_rx:rx_inst|c_clocks[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.598      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.153   ; 0.165 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.153   ; 0.165 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -125.267 ; 0.0   ; 0.0      ; 0.0     ; -75.191             ;
;  clk             ; -125.267 ; 0.000 ; N/A      ; N/A     ; -75.191             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; s_ready       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_valid       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_data[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_data[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_data[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_data[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_data[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_data[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_data[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m_data[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_valid                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_data[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_data[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_data[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_data[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_data[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_data[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_data[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; s_data[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; m_valid       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; m_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; m_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; m_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; m_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; m_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; m_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; m_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; m_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; m_valid       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; m_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; m_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; m_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; m_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; m_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; m_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; m_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; m_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; s_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m_valid       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_data[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_data[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_data[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; m_data[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; m_data[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_data[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_data[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; m_data[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1793     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1793     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 125   ; 125  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_valid    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; m_data[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_valid     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_ready     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_data[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_valid    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; m_data[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_data[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m_valid     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; s_ready     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; tx          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat May 24 19:03:35 2025
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.153
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.153            -125.267 clk 
Info (332146): Worst-case hold slack is 0.327
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.327               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.865
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.865            -106.832 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.781
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.781             -40.436 clk 
Info (332146): Worst-case hold slack is 0.165
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.165               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.191 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4788 megabytes
    Info: Processing ended: Sat May 24 19:03:38 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


