Fitter report for dut_quartus_2bu
Thu Jan 11 17:28:07 2024
Quartus Prime Version 22.1std.0 Build 915 10/25/2022 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+---------------------------------+----------------------------------------------------+
; Fitter Status                   ; Successful - Thu Jan 11 17:28:07 2024              ;
; Quartus Prime Version           ; 22.1std.0 Build 915 10/25/2022 SC Standard Edition ;
; Revision Name                   ; dut_quartus_2bu                                    ;
; Top-level Entity Name           ; wrap                                               ;
; Family                          ; Cyclone V                                          ;
; Device                          ; 5CSXFC6D6F31C6                                     ;
; Timing Models                   ; Final                                              ;
; Logic utilization (in ALMs)     ; 504 / 41,910 ( 1 % )                               ;
; Total registers                 ; 760                                                ;
; Total pins                      ; 151 / 499 ( 30 % )                                 ;
; Total virtual pins              ; 0                                                  ;
; Total block memory bits         ; 35,072 / 5,662,720 ( < 1 % )                       ;
; Total RAM Blocks                ; 7 / 553 ( 1 % )                                    ;
; Total DSP Blocks                ; 16 / 112 ( 14 % )                                  ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                                      ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                                      ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                                      ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                                      ;
; Total PLLs                      ; 0 / 15 ( 0 % )                                     ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                      ;
+---------------------------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 56          ;
; Maximum allowed            ; 15          ;
;                            ;             ;
; Average used               ; 1.25        ;
; Maximum used               ; 15          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.4%      ;
;     Processor 3            ;   1.9%      ;
;     Processor 4            ;   1.9%      ;
;     Processor 5            ;   1.8%      ;
;     Processor 6            ;   1.8%      ;
;     Processor 7            ;   1.8%      ;
;     Processor 8            ;   1.8%      ;
;     Processor 9            ;   1.7%      ;
;     Processor 10           ;   1.7%      ;
;     Processor 11           ;   1.7%      ;
;     Processor 12           ;   1.7%      ;
;     Processor 13           ;   1.7%      ;
;     Processor 14           ;   1.7%      ;
;     Processor 15           ;   1.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                  ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                      ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[0]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[1]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[2]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[3]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[4]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[5]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[6]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[7]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[8]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[8]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[9]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[9]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[10]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[10]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[11]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[11]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[12]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[12]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[13]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[13]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[14]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[14]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_1  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_2  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_2  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_2  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_3  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_3  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_3  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_4  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_4  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_4  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_5  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_5  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_5  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_6  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_6  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_6  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_7  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_7  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_7  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_8  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_8  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_8  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_9  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_9  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_9  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_10 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_10 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_10 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_11 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_11 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_11 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_12 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_12 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_12 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_13 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_13 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_13 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_14 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_14 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_14 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_15 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_15 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_15 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_16 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_16 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[0]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[0]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[1]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[1]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[2]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[2]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[3]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[3]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[4]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[4]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[5]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[5]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[6]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[6]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[7]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[7]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[8]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[8]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[9]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[9]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[10]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[10]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[11]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[11]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[12]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[12]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[13]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[13]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[14]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[14]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[15]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[15]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[0]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[1]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[2]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[3]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[4]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[5]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[6]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[7]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[8]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[8]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[9]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[9]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[10]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[10]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[11]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[11]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[12]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[12]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[13]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[13]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[14]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[14]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_1  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_2  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_2  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_2  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_3  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_3  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_3  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_4  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_4  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_4  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_5  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_5  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_5  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_6  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_6  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_6  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_7  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_7  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_7  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_8  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_8  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_8  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_9  ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_9  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_9  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_10 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_10 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_10 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_11 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_11 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_11 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_12 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_12 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_12 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_13 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_13 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_13 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_14 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_14 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_14 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_15 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_15 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_15 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_16 ; Q                ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_16 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[0]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[0]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[1]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[1]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[2]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[2]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[3]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[3]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[4]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[4]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[5]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[5]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[6]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[6]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[7]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[7]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[8]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[8]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[9]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[9]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[10]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[10]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[11]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[11]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[12]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[12]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[13]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[13]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[14]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[14]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[15]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[15]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[0]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[0]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[0]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[1]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[1]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[1]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[2]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[2]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[2]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[3]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[3]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[3]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[4]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[4]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[4]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[5]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[5]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[5]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[6]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[6]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[6]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[7]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[7]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[7]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[8]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[8]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[8]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[9]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[9]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[9]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[10]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[10]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[10]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[11]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[11]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[11]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[12]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[12]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[12]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[13]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[13]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[13]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[14]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[14]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[14]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[15]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_out1[15]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|mult_out1[15]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[16]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[16]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_out1[17]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_out1[17]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[0]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[0]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[0]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[0]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[1]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[1]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[1]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[1]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[2]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[2]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[2]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[2]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[3]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[3]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[3]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[3]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[4]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[4]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[4]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[4]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[5]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[5]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[5]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[5]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[6]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[6]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[6]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[6]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[7]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[7]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[7]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[7]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[8]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[8]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[8]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[8]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[9]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[9]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[9]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[9]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[10]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[10]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[10]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[10]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[11]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[11]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[11]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[11]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[12]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[12]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[12]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[12]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[13]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[13]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[13]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[13]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[14]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[14]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[14]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[14]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[15]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[15]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mult_vw_temp[15]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[15]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[16]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[16]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[17]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly1|mult_vw_temp[17]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[0]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[0]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[0]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[1]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[1]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[1]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[2]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[2]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[2]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[3]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[3]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[3]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[4]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[4]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[4]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[5]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[5]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[5]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[6]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[6]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[6]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[7]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[7]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[7]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[8]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[8]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[8]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[9]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[9]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[9]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[10]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[10]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[10]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[11]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[11]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[11]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[12]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[12]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[12]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[13]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[13]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[13]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[14]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[14]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[14]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sub_temp[15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly1|sub_temp[15]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sub_temp[15]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sub_temp[15]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[0]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[0]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[0]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[1]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[1]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[1]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[2]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[2]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[2]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[3]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[3]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[3]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[4]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[4]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[4]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[5]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[5]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[5]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[6]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[6]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[6]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[7]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[7]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[7]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[8]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[8]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[8]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[9]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[9]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[9]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[10]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[10]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[10]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[11]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[11]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[11]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[12]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[12]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[12]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[13]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[13]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[13]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[14]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[14]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[14]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|sum_temp1[15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly1|sum_temp1[15]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|sum_temp1[15]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly1|sum_temp1[15]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[0]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[0]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[0]~_Duplicate_1                              ; Q                ;                       ;
; butterfly:ibutterfly1|w3[0]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[0]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[1]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[1]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[1]~_Duplicate_1                              ; Q                ;                       ;
; butterfly:ibutterfly1|w3[1]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[1]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[2]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[2]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[2]~_Duplicate_1                              ; Q                ;                       ;
; butterfly:ibutterfly1|w3[2]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[2]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[3]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[3]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[3]~_Duplicate_1                              ; Q                ;                       ;
; butterfly:ibutterfly1|w3[3]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[3]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[4]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[4]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[4]~_Duplicate_1                              ; Q                ;                       ;
; butterfly:ibutterfly1|w3[4]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[4]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[5]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[5]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[5]~_Duplicate_1                              ; Q                ;                       ;
; butterfly:ibutterfly1|w3[5]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[5]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[6]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[6]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[6]~_Duplicate_1                              ; Q                ;                       ;
; butterfly:ibutterfly1|w3[6]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[6]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[7]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[7]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[7]~_Duplicate_1                              ; Q                ;                       ;
; butterfly:ibutterfly1|w3[7]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[7]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[8]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[8]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[8]~_Duplicate_1                              ; Q                ;                       ;
; butterfly:ibutterfly1|w3[8]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[8]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[9]                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[9]                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[9]~_Duplicate_1                              ; Q                ;                       ;
; butterfly:ibutterfly1|w3[9]~SCLR_LUT                                  ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[9]~_Duplicate_1                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[10]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[10]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[10]~_Duplicate_1                             ; Q                ;                       ;
; butterfly:ibutterfly1|w3[10]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[10]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[11]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[11]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[11]~_Duplicate_1                             ; Q                ;                       ;
; butterfly:ibutterfly1|w3[11]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[11]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[12]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[12]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[12]~_Duplicate_1                             ; Q                ;                       ;
; butterfly:ibutterfly1|w3[12]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[12]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[13]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[13]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[13]~_Duplicate_1                             ; Q                ;                       ;
; butterfly:ibutterfly1|w3[13]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[13]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[14]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[14]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[14]~_Duplicate_1                             ; Q                ;                       ;
; butterfly:ibutterfly1|w3[14]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[14]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[15]                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly1|w3[15]                                          ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly1|w3[15]~_Duplicate_1                             ; Q                ;                       ;
; butterfly:ibutterfly1|w3[15]~SCLR_LUT                                 ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly1|w3[15]~_Duplicate_1                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[0]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[1]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[2]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[3]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[4]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[5]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[6]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[7]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[8]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[8]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[9]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[9]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[10]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[10]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[11]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[11]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[12]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[12]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[13]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[13]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[14]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[14]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_1  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_2  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_2  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_2  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_3  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_3  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_3  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_4  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_4  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_4  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_5  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_5  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_5  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_6  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_6  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_6  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_7  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_7  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_7  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_8  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_8  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_8  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_9  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_9  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_9  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_10 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_10 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_10 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_11 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_11 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_11 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_12 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_12 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_12 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_13 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_13 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_13 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_14 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_14 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_14 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_15 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_15 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_15 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_16 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~_Duplicate_16 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[0]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[0]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[1]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[1]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[2]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[2]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[3]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[3]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[4]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[4]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[5]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[5]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[6]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[6]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[7]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[7]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[8]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[8]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[9]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[9]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[10]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[10]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[11]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[11]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[12]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[12]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[13]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[13]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[14]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[14]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[15]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[15]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[0]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[0]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[1]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[1]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[2]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[2]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[3]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[3]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[4]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[4]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[5]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[5]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[6]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[6]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[7]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[7]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[8]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[8]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[9]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[9]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[10]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[10]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[11]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[11]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[12]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[12]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[13]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[13]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[14]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[14]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]               ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]               ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_1  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~SCLR_LUT      ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_1  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_1  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_2  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_2  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_2  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_3  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_3  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_3  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_4  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_4  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_4  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_5  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_5  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_5  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_6  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_6  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_6  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_7  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_7  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_7  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_8  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_8  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_8  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_9  ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_9  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_9  ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_10 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_10 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_10 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_11 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_11 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_11 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_12 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_12 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_12 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_13 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_13 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_13 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_14 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_14 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_14 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_15 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_15 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_15 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_16 ; Q                ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~_Duplicate_16 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; BX               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[0]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[0]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[1]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[1]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[2]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[2]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[3]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[3]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[4]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[4]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[5]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[5]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[6]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[6]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[7]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[7]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[8]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[8]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[9]                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[9]~SCLR_LUT        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[10]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[10]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[11]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[11]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[12]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[12]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[13]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[13]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[14]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[14]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[15]                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac            ; AY               ;                       ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[15]~SCLR_LUT       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[0]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[0]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[0]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[1]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[1]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[1]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[2]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[2]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[2]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[3]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[3]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[3]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[4]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[4]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[4]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[5]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[5]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[5]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[6]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[6]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[6]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[7]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[7]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[7]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[8]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[8]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[8]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[9]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[9]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[9]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[10]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[10]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[10]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[11]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[11]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[11]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[12]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[12]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[12]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[13]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[13]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[13]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[14]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[14]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[14]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[15]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_out1[15]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|mult_out1[15]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[16]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[16]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_out1[17]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_out1[17]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[0]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[0]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[0]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[0]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[1]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[1]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[1]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[1]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[2]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[2]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[2]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[2]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[3]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[3]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[3]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[3]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[4]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[4]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[4]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[4]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[5]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[5]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[5]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[5]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[6]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[6]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[6]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[6]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[7]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[7]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[7]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[7]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[8]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[8]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[8]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[8]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[9]                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[9]                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[9]~_Duplicate_1                    ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[9]~SCLR_LUT                        ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[10]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[10]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[10]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[10]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[11]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[11]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[11]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[11]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[12]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[12]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[12]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[12]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[13]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[13]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[13]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[13]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[14]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[14]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[14]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[14]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[15]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[15]                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mult_vw_temp[15]~_Duplicate_1                   ; Q                ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[15]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[16]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[16]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[17]                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8              ; AY               ;                       ;
; butterfly:ibutterfly2|mult_vw_temp[17]~SCLR_LUT                       ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[0]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[0]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[0]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[0]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[1]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[1]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[1]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[1]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[2]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[2]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[2]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[2]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[3]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[3]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[3]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[3]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[4]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[4]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[4]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[4]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[5]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[5]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[5]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[5]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[6]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[6]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[6]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[6]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[7]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[7]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[7]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[7]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[8]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[8]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[8]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[8]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[9]                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[9]                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[9]~_Duplicate_1                        ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[9]~SCLR_LUT                            ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[10]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[10]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[10]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[10]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[11]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[11]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[11]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[11]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[12]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[12]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[12]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[12]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[13]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[13]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[13]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[13]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[14]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[14]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[14]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[14]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sub_temp[15]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|MULT3:iMULT_1|result[0]                         ; AY               ;                       ;
; butterfly:ibutterfly2|sub_temp[15]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sub_temp[15]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sub_temp[15]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[0]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[0]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[0]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[0]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[1]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[1]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[1]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[1]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[2]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[2]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[2]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[2]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[3]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[3]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[3]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[3]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[4]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[4]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[4]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[4]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[5]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[5]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[5]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[5]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[6]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[6]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[6]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[6]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[7]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[7]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[7]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[7]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[8]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[8]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[8]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[8]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[9]                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[9]                                    ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[9]~_Duplicate_1                       ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[9]~SCLR_LUT                           ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[10]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[10]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[10]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[10]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[11]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[11]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[11]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[11]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[12]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[12]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[12]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[12]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[13]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[13]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[13]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[13]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[14]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[14]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[14]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[14]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; butterfly:ibutterfly2|sum_temp1[15]                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac          ; AY               ;                       ;
; butterfly:ibutterfly2|sum_temp1[15]                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; butterfly:ibutterfly2|sum_temp1[15]~_Duplicate_1                      ; Q                ;                       ;
; butterfly:ibutterfly2|sum_temp1[15]~SCLR_LUT                          ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                       ;                  ;                       ;
; Address_Gen:iAddress_Gen|counter[1]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen|counter[1]~DUPLICATE                         ;                  ;                       ;
; Address_Gen:iAddress_Gen|counter[7]                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Address_Gen:iAddress_Gen|counter[7]~DUPLICATE                         ;                  ;                       ;
; mode:imode1|mode[1]                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mode:imode1|mode[1]~DUPLICATE                                         ;                  ;                       ;
+-----------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1901 ) ; 0.00 % ( 0 / 1901 )        ; 0.00 % ( 0 / 1901 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1901 ) ; 0.00 % ( 0 / 1901 )        ; 0.00 % ( 0 / 1901 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1901 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/haka/Desktop/KyberV13/dut_quartus_2bu/output_files/dut_quartus_2bu.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 504 / 41,910          ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 504                   ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 619 / 41,910          ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 219                   ;       ;
;         [b] ALMs used for LUT logic                         ; 240                   ;       ;
;         [c] ALMs used for registers                         ; 160                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 122 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 7 / 41,910            ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ;       ;
;         [c] Due to LAB input limits                         ; 5                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 108 / 4,191           ; 3 %   ;
;     -- Logic LABs                                           ; 108                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 829                   ;       ;
;     -- 7 input functions                                    ; 1                     ;       ;
;     -- 6 input functions                                    ; 69                    ;       ;
;     -- 5 input functions                                    ; 106                   ;       ;
;     -- 4 input functions                                    ; 65                    ;       ;
;     -- <=3 input functions                                  ; 588                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 182                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 760                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 757 / 83,820          ; < 1 % ;
;         -- Secondary logic registers                        ; 3 / 83,820            ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 757                   ;       ;
;         -- Routing optimization registers                   ; 3                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 151 / 499             ; 30 %  ;
;     -- Clock pins                                           ; 7 / 11                ; 64 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 7 / 553               ; 1 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 35,072 / 5,662,720    ; < 1 % ;
; Total block memory implementation bits                      ; 71,680 / 5,662,720    ; 1 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 16 / 112              ; 14 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.9% / 0.9% / 0.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 15.5% / 15.9% / 14.2% ;       ;
; Maximum fan-out                                             ; 843                   ;       ;
; Highest non-global fan-out                                  ; 843                   ;       ;
; Total fan-out                                               ; 6001                  ;       ;
; Average fan-out                                             ; 2.86                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 504 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 504                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 619 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 219                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 240                   ; 0                              ;
;         [c] ALMs used for registers                         ; 160                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 122 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 7 / 41910 ( < 1 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 5                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 108 / 4191 ( 3 % )    ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 108                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 829                   ; 0                              ;
;     -- 7 input functions                                    ; 1                     ; 0                              ;
;     -- 6 input functions                                    ; 69                    ; 0                              ;
;     -- 5 input functions                                    ; 106                   ; 0                              ;
;     -- 4 input functions                                    ; 65                    ; 0                              ;
;     -- <=3 input functions                                  ; 588                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 182                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 757 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 3 / 83820 ( < 1 % )   ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 757                   ; 0                              ;
;         -- Routing optimization registers                   ; 3                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 151                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 35072                 ; 0                              ;
; Total block memory implementation bits                      ; 71680                 ; 0                              ;
; M10K block                                                  ; 7 / 553 ( 1 % )       ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 16 / 112 ( 14 % )     ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 6258                  ; 0                              ;
;     -- Registered Connections                               ; 1695                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 83                    ; 0                              ;
;     -- Output Ports                                         ; 68                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; address_ina[0] ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_ina[1] ; AG1   ; 3A       ; 10           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_ina[2] ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_ina[3] ; AA12  ; 3A       ; 12           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_ina[4] ; E8    ; 8A       ; 18           ; 81           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_ina[5] ; AF11  ; 3B       ; 18           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_ina[6] ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_inb[0] ; D6    ; 8A       ; 22           ; 81           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_inb[1] ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_inb[2] ; AJ1   ; 3A       ; 14           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_inb[3] ; AG5   ; 3A       ; 14           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_inb[4] ; AF6   ; 3A       ; 12           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_inb[5] ; AJ2   ; 3A       ; 14           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; address_inb[6] ; H12   ; 8A       ; 20           ; 81           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk            ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 779                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[0]    ; AH5   ; 3A       ; 14           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[10]   ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[11]   ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[12]   ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[13]   ; H8    ; 8A       ; 24           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[14]   ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[15]   ; C7    ; 8A       ; 32           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[16]   ; AG3   ; 3A       ; 6            ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[17]   ; J14   ; 8A       ; 32           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[18]   ; AG22  ; 4A       ; 66           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[19]   ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[1]    ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[20]   ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[21]   ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[22]   ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[23]   ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[24]   ; W16   ; 4A       ; 52           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[25]   ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[26]   ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[27]   ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[28]   ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[29]   ; AK28  ; 4A       ; 82           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[2]    ; AB17  ; 4A       ; 56           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[30]   ; AB13  ; 3B       ; 20           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[31]   ; AD14  ; 3B       ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[3]    ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[4]    ; A5    ; 8A       ; 26           ; 81           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[5]    ; AG2   ; 3A       ; 16           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[6]    ; V17   ; 4A       ; 60           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[7]    ; AF5   ; 3A       ; 8            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[8]    ; AK23  ; 4A       ; 72           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_ina[9]    ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[0]    ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[10]   ; AG6   ; 3A       ; 12           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[11]   ; F13   ; 8A       ; 26           ; 81           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[12]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[13]   ; AF4   ; 3A       ; 8            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[14]   ; AA13  ; 3B       ; 20           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[15]   ; G13   ; 8A       ; 28           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[16]   ; D11   ; 8A       ; 34           ; 81           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[17]   ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[18]   ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[19]   ; E13   ; 8A       ; 26           ; 81           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[1]    ; C10   ; 8A       ; 28           ; 81           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[20]   ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[21]   ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[22]   ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[23]   ; AC25  ; 5A       ; 89           ; 4            ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[24]   ; C4    ; 8A       ; 20           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[25]   ; AK4   ; 3B       ; 22           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[26]   ; AK2   ; 3B       ; 20           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[27]   ; A6    ; 8A       ; 26           ; 81           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[28]   ; W17   ; 4A       ; 60           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[29]   ; AH2   ; 3A       ; 10           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[2]    ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[30]   ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[31]   ; H13   ; 8A       ; 20           ; 81           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[3]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[4]    ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[5]    ; B7    ; 8A       ; 32           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[6]    ; AH22  ; 4A       ; 66           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[7]    ; B12   ; 8A       ; 38           ; 81           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[8]    ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; data_inb[9]    ; AE13  ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mode           ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; rst            ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 843                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; start          ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 22                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; we             ; AG7   ; 3A       ; 10           ; 0            ; 91           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; cal_done      ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[0]  ; AF21  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[10] ; H15   ; 8A       ; 40           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[11] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[12] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[13] ; AG16  ; 4A       ; 50           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[14] ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[15] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[16] ; AH4   ; 3A       ; 6            ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[17] ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[18] ; AD12  ; 3A       ; 16           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[19] ; AK21  ; 4A       ; 68           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[1]  ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[20] ; AF20  ; 4A       ; 70           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[21] ; AA18  ; 4A       ; 68           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[22] ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[23] ; AE7   ; 3A       ; 6            ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[24] ; AF8   ; 3A       ; 10           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[25] ; AC20  ; 4A       ; 76           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[26] ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[27] ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[28] ; AK24  ; 4A       ; 72           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[29] ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[2]  ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[30] ; AE22  ; 4A       ; 78           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[31] ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[3]  ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[4]  ; Y18   ; 4A       ; 72           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[5]  ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[6]  ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[7]  ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[8]  ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out1[9]  ; AG18  ; 4A       ; 58           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[0]  ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[10] ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[11] ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[12] ; AH10  ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[13] ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[14] ; AK11  ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[15] ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[16] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[17] ; Y16   ; 3B       ; 40           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[18] ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[19] ; AH3   ; 3A       ; 16           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[1]  ; AK16  ; 4A       ; 54           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[20] ; AK7   ; 3B       ; 28           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[21] ; AH7   ; 3B       ; 32           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[22] ; AF14  ; 3B       ; 32           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[23] ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[24] ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[25] ; AK6   ; 3B       ; 24           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[26] ; AH8   ; 3B       ; 32           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[27] ; AK9   ; 3B       ; 30           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[28] ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[29] ; AK8   ; 3B       ; 28           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[2]  ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[30] ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[31] ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[3]  ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[4]  ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[5]  ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[6]  ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[7]  ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[8]  ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; data_out2[9]  ; AA15  ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; done          ; AG17  ; 4A       ; 50           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; in_done       ; W15   ; 3B       ; 40           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; init_done     ; C5    ; 8A       ; 22           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 23 / 32 ( 72 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 53 / 80 ( 66 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 5 / 32 ( 16 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 3 / 16 ( 19 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 19 / 80 ( 24 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; data_ina[4]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; data_inb[27]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; address_ina[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 90         ; 3B             ; data_inb[14]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; data_inb[12]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; data_out2[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; data_inb[21]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; data_out1[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; data_ina[14]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; data_ina[12]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; data_ina[30]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; data_out2[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; data_ina[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; data_ina[10]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; data_out2[24]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; data_out1[25]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; data_inb[23]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; data_out1[11]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; address_ina[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; data_inb[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; data_out1[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; data_ina[31]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; data_out1[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; data_out1[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; data_inb[9]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; data_out2[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; data_inb[4]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; start                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; data_out1[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; data_ina[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; data_out1[30]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; data_inb[13]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF5      ; 64         ; 3A             ; data_ina[7]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF6      ; 75         ; 3A             ; address_inb[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; data_out1[24]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; address_ina[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; data_out2[31]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; data_out2[22]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; data_out2[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; mode                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; address_ina[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; data_inb[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; data_out1[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; data_out1[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; data_ina[20]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; data_out1[29]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; address_ina[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG2      ; 83         ; 3A             ; data_ina[5]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG3      ; 63         ; 3A             ; data_ina[16]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; address_inb[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG6      ; 73         ; 3A             ; data_inb[10]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG7      ; 68         ; 3A             ; we                              ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; data_ina[23]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; data_out2[18]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; data_out1[2]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; data_out2[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; data_out2[15]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; data_out1[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; done                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; data_out1[9]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; data_ina[27]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; data_out1[6]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; data_ina[18]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; data_out1[7]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; data_inb[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; data_out1[5]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; data_inb[29]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH3      ; 81         ; 3A             ; data_out2[19]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH4      ; 61         ; 3A             ; data_out1[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH5      ; 76         ; 3A             ; data_ina[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; data_out2[21]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; data_out2[26]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; data_ina[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; data_out2[12]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; data_out2[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; data_out2[23]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; data_out2[28]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; data_out2[8]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; data_inb[22]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; data_ina[11]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; data_out1[17]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; address_inb[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; data_inb[6]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; data_out1[27]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; data_out1[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; data_out1[12]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; address_inb[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ2      ; 77         ; 3A             ; address_inb[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; data_ina[25]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; data_out2[0]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; data_inb[30]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; data_ina[28]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; address_ina[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; data_out2[30]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; data_out2[5]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; data_out2[11]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; data_out2[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; rst                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; data_inb[20]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; data_ina[9]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; data_inb[17]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; data_out1[31]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; data_ina[21]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; data_inb[26]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; data_ina[26]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; data_inb[25]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; data_out2[25]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; data_out2[20]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; data_out2[29]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; data_out2[27]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; data_out2[14]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; data_out1[26]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; data_out2[13]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; cal_done                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; data_out2[1]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; data_ina[19]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; data_inb[8]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; data_out1[19]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; data_ina[8]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; data_out1[28]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; data_ina[29]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; data_inb[5]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; data_inb[7]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; data_inb[24]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C5       ; 497        ; 8A             ; init_done                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; data_ina[15]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; data_inb[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; address_inb[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; data_inb[16]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; address_ina[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; data_inb[19]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; data_inb[11]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; data_inb[15]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; data_ina[13]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; address_inb[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; data_inb[31]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; data_out1[10]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; data_ina[17]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; data_out2[16]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; data_ina[6]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; in_done                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; data_ina[24]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; data_inb[28]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; data_out1[8]                    ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; data_out1[15]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; data_out2[17]                   ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; data_ina[22]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; data_out1[4]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; data_out1[3]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; data_inb[18]                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; data_out1[0]   ; Incomplete set of assignments ;
; data_out1[1]   ; Incomplete set of assignments ;
; data_out1[2]   ; Incomplete set of assignments ;
; data_out1[3]   ; Incomplete set of assignments ;
; data_out1[4]   ; Incomplete set of assignments ;
; data_out1[5]   ; Incomplete set of assignments ;
; data_out1[6]   ; Incomplete set of assignments ;
; data_out1[7]   ; Incomplete set of assignments ;
; data_out1[8]   ; Incomplete set of assignments ;
; data_out1[9]   ; Incomplete set of assignments ;
; data_out1[10]  ; Incomplete set of assignments ;
; data_out1[11]  ; Incomplete set of assignments ;
; data_out1[12]  ; Incomplete set of assignments ;
; data_out1[13]  ; Incomplete set of assignments ;
; data_out1[14]  ; Incomplete set of assignments ;
; data_out1[15]  ; Incomplete set of assignments ;
; data_out1[16]  ; Incomplete set of assignments ;
; data_out1[17]  ; Incomplete set of assignments ;
; data_out1[18]  ; Incomplete set of assignments ;
; data_out1[19]  ; Incomplete set of assignments ;
; data_out1[20]  ; Incomplete set of assignments ;
; data_out1[21]  ; Incomplete set of assignments ;
; data_out1[22]  ; Incomplete set of assignments ;
; data_out1[23]  ; Incomplete set of assignments ;
; data_out1[24]  ; Incomplete set of assignments ;
; data_out1[25]  ; Incomplete set of assignments ;
; data_out1[26]  ; Incomplete set of assignments ;
; data_out1[27]  ; Incomplete set of assignments ;
; data_out1[28]  ; Incomplete set of assignments ;
; data_out1[29]  ; Incomplete set of assignments ;
; data_out1[30]  ; Incomplete set of assignments ;
; data_out1[31]  ; Incomplete set of assignments ;
; data_out2[0]   ; Incomplete set of assignments ;
; data_out2[1]   ; Incomplete set of assignments ;
; data_out2[2]   ; Incomplete set of assignments ;
; data_out2[3]   ; Incomplete set of assignments ;
; data_out2[4]   ; Incomplete set of assignments ;
; data_out2[5]   ; Incomplete set of assignments ;
; data_out2[6]   ; Incomplete set of assignments ;
; data_out2[7]   ; Incomplete set of assignments ;
; data_out2[8]   ; Incomplete set of assignments ;
; data_out2[9]   ; Incomplete set of assignments ;
; data_out2[10]  ; Incomplete set of assignments ;
; data_out2[11]  ; Incomplete set of assignments ;
; data_out2[12]  ; Incomplete set of assignments ;
; data_out2[13]  ; Incomplete set of assignments ;
; data_out2[14]  ; Incomplete set of assignments ;
; data_out2[15]  ; Incomplete set of assignments ;
; data_out2[16]  ; Incomplete set of assignments ;
; data_out2[17]  ; Incomplete set of assignments ;
; data_out2[18]  ; Incomplete set of assignments ;
; data_out2[19]  ; Incomplete set of assignments ;
; data_out2[20]  ; Incomplete set of assignments ;
; data_out2[21]  ; Incomplete set of assignments ;
; data_out2[22]  ; Incomplete set of assignments ;
; data_out2[23]  ; Incomplete set of assignments ;
; data_out2[24]  ; Incomplete set of assignments ;
; data_out2[25]  ; Incomplete set of assignments ;
; data_out2[26]  ; Incomplete set of assignments ;
; data_out2[27]  ; Incomplete set of assignments ;
; data_out2[28]  ; Incomplete set of assignments ;
; data_out2[29]  ; Incomplete set of assignments ;
; data_out2[30]  ; Incomplete set of assignments ;
; data_out2[31]  ; Incomplete set of assignments ;
; init_done      ; Incomplete set of assignments ;
; in_done        ; Incomplete set of assignments ;
; cal_done       ; Incomplete set of assignments ;
; done           ; Incomplete set of assignments ;
; address_inb[4] ; Incomplete set of assignments ;
; address_inb[5] ; Incomplete set of assignments ;
; address_inb[6] ; Incomplete set of assignments ;
; address_inb[0] ; Incomplete set of assignments ;
; address_inb[1] ; Incomplete set of assignments ;
; address_inb[2] ; Incomplete set of assignments ;
; address_inb[3] ; Incomplete set of assignments ;
; clk            ; Incomplete set of assignments ;
; start          ; Incomplete set of assignments ;
; rst            ; Incomplete set of assignments ;
; we             ; Incomplete set of assignments ;
; data_ina[0]    ; Incomplete set of assignments ;
; address_ina[0] ; Incomplete set of assignments ;
; address_ina[1] ; Incomplete set of assignments ;
; address_ina[2] ; Incomplete set of assignments ;
; address_ina[3] ; Incomplete set of assignments ;
; address_ina[4] ; Incomplete set of assignments ;
; address_ina[5] ; Incomplete set of assignments ;
; address_ina[6] ; Incomplete set of assignments ;
; data_inb[0]    ; Incomplete set of assignments ;
; mode           ; Incomplete set of assignments ;
; data_ina[1]    ; Incomplete set of assignments ;
; data_inb[1]    ; Incomplete set of assignments ;
; data_ina[2]    ; Incomplete set of assignments ;
; data_inb[2]    ; Incomplete set of assignments ;
; data_ina[3]    ; Incomplete set of assignments ;
; data_inb[3]    ; Incomplete set of assignments ;
; data_ina[4]    ; Incomplete set of assignments ;
; data_inb[4]    ; Incomplete set of assignments ;
; data_ina[5]    ; Incomplete set of assignments ;
; data_inb[5]    ; Incomplete set of assignments ;
; data_ina[6]    ; Incomplete set of assignments ;
; data_inb[6]    ; Incomplete set of assignments ;
; data_ina[7]    ; Incomplete set of assignments ;
; data_inb[7]    ; Incomplete set of assignments ;
; data_ina[8]    ; Incomplete set of assignments ;
; data_inb[8]    ; Incomplete set of assignments ;
; data_ina[9]    ; Incomplete set of assignments ;
; data_inb[9]    ; Incomplete set of assignments ;
; data_ina[10]   ; Incomplete set of assignments ;
; data_inb[10]   ; Incomplete set of assignments ;
; data_ina[11]   ; Incomplete set of assignments ;
; data_inb[11]   ; Incomplete set of assignments ;
; data_ina[12]   ; Incomplete set of assignments ;
; data_inb[12]   ; Incomplete set of assignments ;
; data_ina[13]   ; Incomplete set of assignments ;
; data_inb[13]   ; Incomplete set of assignments ;
; data_ina[14]   ; Incomplete set of assignments ;
; data_inb[14]   ; Incomplete set of assignments ;
; data_ina[15]   ; Incomplete set of assignments ;
; data_inb[15]   ; Incomplete set of assignments ;
; data_ina[16]   ; Incomplete set of assignments ;
; data_inb[16]   ; Incomplete set of assignments ;
; data_ina[17]   ; Incomplete set of assignments ;
; data_inb[17]   ; Incomplete set of assignments ;
; data_ina[18]   ; Incomplete set of assignments ;
; data_inb[18]   ; Incomplete set of assignments ;
; data_ina[19]   ; Incomplete set of assignments ;
; data_inb[19]   ; Incomplete set of assignments ;
; data_ina[20]   ; Incomplete set of assignments ;
; data_inb[20]   ; Incomplete set of assignments ;
; data_ina[21]   ; Incomplete set of assignments ;
; data_inb[21]   ; Incomplete set of assignments ;
; data_ina[22]   ; Incomplete set of assignments ;
; data_inb[22]   ; Incomplete set of assignments ;
; data_ina[23]   ; Incomplete set of assignments ;
; data_inb[23]   ; Incomplete set of assignments ;
; data_ina[24]   ; Incomplete set of assignments ;
; data_inb[24]   ; Incomplete set of assignments ;
; data_ina[25]   ; Incomplete set of assignments ;
; data_inb[25]   ; Incomplete set of assignments ;
; data_ina[26]   ; Incomplete set of assignments ;
; data_inb[26]   ; Incomplete set of assignments ;
; data_ina[27]   ; Incomplete set of assignments ;
; data_inb[27]   ; Incomplete set of assignments ;
; data_ina[28]   ; Incomplete set of assignments ;
; data_inb[28]   ; Incomplete set of assignments ;
; data_ina[29]   ; Incomplete set of assignments ;
; data_inb[29]   ; Incomplete set of assignments ;
; data_ina[30]   ; Incomplete set of assignments ;
; data_inb[30]   ; Incomplete set of assignments ;
; data_ina[31]   ; Incomplete set of assignments ;
; data_inb[31]   ; Incomplete set of assignments ;
; data_out1[0]   ; Missing location assignment   ;
; data_out1[1]   ; Missing location assignment   ;
; data_out1[2]   ; Missing location assignment   ;
; data_out1[3]   ; Missing location assignment   ;
; data_out1[4]   ; Missing location assignment   ;
; data_out1[5]   ; Missing location assignment   ;
; data_out1[6]   ; Missing location assignment   ;
; data_out1[7]   ; Missing location assignment   ;
; data_out1[8]   ; Missing location assignment   ;
; data_out1[9]   ; Missing location assignment   ;
; data_out1[10]  ; Missing location assignment   ;
; data_out1[11]  ; Missing location assignment   ;
; data_out1[12]  ; Missing location assignment   ;
; data_out1[13]  ; Missing location assignment   ;
; data_out1[14]  ; Missing location assignment   ;
; data_out1[15]  ; Missing location assignment   ;
; data_out1[16]  ; Missing location assignment   ;
; data_out1[17]  ; Missing location assignment   ;
; data_out1[18]  ; Missing location assignment   ;
; data_out1[19]  ; Missing location assignment   ;
; data_out1[20]  ; Missing location assignment   ;
; data_out1[21]  ; Missing location assignment   ;
; data_out1[22]  ; Missing location assignment   ;
; data_out1[23]  ; Missing location assignment   ;
; data_out1[24]  ; Missing location assignment   ;
; data_out1[25]  ; Missing location assignment   ;
; data_out1[26]  ; Missing location assignment   ;
; data_out1[27]  ; Missing location assignment   ;
; data_out1[28]  ; Missing location assignment   ;
; data_out1[29]  ; Missing location assignment   ;
; data_out1[30]  ; Missing location assignment   ;
; data_out1[31]  ; Missing location assignment   ;
; data_out2[0]   ; Missing location assignment   ;
; data_out2[1]   ; Missing location assignment   ;
; data_out2[2]   ; Missing location assignment   ;
; data_out2[3]   ; Missing location assignment   ;
; data_out2[4]   ; Missing location assignment   ;
; data_out2[5]   ; Missing location assignment   ;
; data_out2[6]   ; Missing location assignment   ;
; data_out2[7]   ; Missing location assignment   ;
; data_out2[8]   ; Missing location assignment   ;
; data_out2[9]   ; Missing location assignment   ;
; data_out2[10]  ; Missing location assignment   ;
; data_out2[11]  ; Missing location assignment   ;
; data_out2[12]  ; Missing location assignment   ;
; data_out2[13]  ; Missing location assignment   ;
; data_out2[14]  ; Missing location assignment   ;
; data_out2[15]  ; Missing location assignment   ;
; data_out2[16]  ; Missing location assignment   ;
; data_out2[17]  ; Missing location assignment   ;
; data_out2[18]  ; Missing location assignment   ;
; data_out2[19]  ; Missing location assignment   ;
; data_out2[20]  ; Missing location assignment   ;
; data_out2[21]  ; Missing location assignment   ;
; data_out2[22]  ; Missing location assignment   ;
; data_out2[23]  ; Missing location assignment   ;
; data_out2[24]  ; Missing location assignment   ;
; data_out2[25]  ; Missing location assignment   ;
; data_out2[26]  ; Missing location assignment   ;
; data_out2[27]  ; Missing location assignment   ;
; data_out2[28]  ; Missing location assignment   ;
; data_out2[29]  ; Missing location assignment   ;
; data_out2[30]  ; Missing location assignment   ;
; data_out2[31]  ; Missing location assignment   ;
; init_done      ; Missing location assignment   ;
; in_done        ; Missing location assignment   ;
; cal_done       ; Missing location assignment   ;
; done           ; Missing location assignment   ;
; address_inb[4] ; Missing location assignment   ;
; address_inb[5] ; Missing location assignment   ;
; address_inb[6] ; Missing location assignment   ;
; address_inb[0] ; Missing location assignment   ;
; address_inb[1] ; Missing location assignment   ;
; address_inb[2] ; Missing location assignment   ;
; address_inb[3] ; Missing location assignment   ;
; clk            ; Missing location assignment   ;
; start          ; Missing location assignment   ;
; rst            ; Missing location assignment   ;
; we             ; Missing location assignment   ;
; data_ina[0]    ; Missing location assignment   ;
; address_ina[0] ; Missing location assignment   ;
; address_ina[1] ; Missing location assignment   ;
; address_ina[2] ; Missing location assignment   ;
; address_ina[3] ; Missing location assignment   ;
; address_ina[4] ; Missing location assignment   ;
; address_ina[5] ; Missing location assignment   ;
; address_ina[6] ; Missing location assignment   ;
; data_inb[0]    ; Missing location assignment   ;
; mode           ; Missing location assignment   ;
; data_ina[1]    ; Missing location assignment   ;
; data_inb[1]    ; Missing location assignment   ;
; data_ina[2]    ; Missing location assignment   ;
; data_inb[2]    ; Missing location assignment   ;
; data_ina[3]    ; Missing location assignment   ;
; data_inb[3]    ; Missing location assignment   ;
; data_ina[4]    ; Missing location assignment   ;
; data_inb[4]    ; Missing location assignment   ;
; data_ina[5]    ; Missing location assignment   ;
; data_inb[5]    ; Missing location assignment   ;
; data_ina[6]    ; Missing location assignment   ;
; data_inb[6]    ; Missing location assignment   ;
; data_ina[7]    ; Missing location assignment   ;
; data_inb[7]    ; Missing location assignment   ;
; data_ina[8]    ; Missing location assignment   ;
; data_inb[8]    ; Missing location assignment   ;
; data_ina[9]    ; Missing location assignment   ;
; data_inb[9]    ; Missing location assignment   ;
; data_ina[10]   ; Missing location assignment   ;
; data_inb[10]   ; Missing location assignment   ;
; data_ina[11]   ; Missing location assignment   ;
; data_inb[11]   ; Missing location assignment   ;
; data_ina[12]   ; Missing location assignment   ;
; data_inb[12]   ; Missing location assignment   ;
; data_ina[13]   ; Missing location assignment   ;
; data_inb[13]   ; Missing location assignment   ;
; data_ina[14]   ; Missing location assignment   ;
; data_inb[14]   ; Missing location assignment   ;
; data_ina[15]   ; Missing location assignment   ;
; data_inb[15]   ; Missing location assignment   ;
; data_ina[16]   ; Missing location assignment   ;
; data_inb[16]   ; Missing location assignment   ;
; data_ina[17]   ; Missing location assignment   ;
; data_inb[17]   ; Missing location assignment   ;
; data_ina[18]   ; Missing location assignment   ;
; data_inb[18]   ; Missing location assignment   ;
; data_ina[19]   ; Missing location assignment   ;
; data_inb[19]   ; Missing location assignment   ;
; data_ina[20]   ; Missing location assignment   ;
; data_inb[20]   ; Missing location assignment   ;
; data_ina[21]   ; Missing location assignment   ;
; data_inb[21]   ; Missing location assignment   ;
; data_ina[22]   ; Missing location assignment   ;
; data_inb[22]   ; Missing location assignment   ;
; data_ina[23]   ; Missing location assignment   ;
; data_inb[23]   ; Missing location assignment   ;
; data_ina[24]   ; Missing location assignment   ;
; data_inb[24]   ; Missing location assignment   ;
; data_ina[25]   ; Missing location assignment   ;
; data_inb[25]   ; Missing location assignment   ;
; data_ina[26]   ; Missing location assignment   ;
; data_inb[26]   ; Missing location assignment   ;
; data_ina[27]   ; Missing location assignment   ;
; data_inb[27]   ; Missing location assignment   ;
; data_ina[28]   ; Missing location assignment   ;
; data_inb[28]   ; Missing location assignment   ;
; data_ina[29]   ; Missing location assignment   ;
; data_inb[29]   ; Missing location assignment   ;
; data_ina[30]   ; Missing location assignment   ;
; data_inb[30]   ; Missing location assignment   ;
; data_ina[31]   ; Missing location assignment   ;
; data_inb[31]   ; Missing location assignment   ;
+----------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                    ; Entity Name     ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------+-----------------+--------------+
; |wrap                                     ; 504.0 (45.4)         ; 618.5 (47.7)                     ; 121.5 (3.0)                                       ; 7.0 (0.8)                        ; 0.0 (0.0)            ; 829 (111)           ; 760 (0)                   ; 0 (0)         ; 35072             ; 7     ; 16         ; 151  ; 0            ; |wrap                                                                                  ; wrap            ; work         ;
;    |Address_Gen:iAddress_Gen|             ; 24.5 (24.5)          ; 24.5 (24.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 46 (46)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|Address_Gen:iAddress_Gen                                                         ; Address_Gen     ; work         ;
;    |INOUT_GEN1:iINOUT_GEN1|               ; 2.0 (2.0)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|INOUT_GEN1:iINOUT_GEN1                                                           ; INOUT_GEN1      ; work         ;
;    |INTT_GEN1:iINTT_GEN1|                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 13440             ; 3     ; 0          ; 0    ; 0            ; |wrap|INTT_GEN1:iINTT_GEN1                                                             ; INTT_GEN1       ; work         ;
;       |altsyncram:mem_ROMWRAP_rtl_0|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 13440             ; 3     ; 0          ; 0    ; 0            ; |wrap|INTT_GEN1:iINTT_GEN1|altsyncram:mem_ROMWRAP_rtl_0                                ; altsyncram      ; work         ;
;          |altsyncram_15e1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 13440             ; 3     ; 0          ; 0    ; 0            ; |wrap|INTT_GEN1:iINTT_GEN1|altsyncram:mem_ROMWRAP_rtl_0|altsyncram_15e1:auto_generated ; altsyncram_15e1 ; work         ;
;    |NTT_GEN1:iNTT_GEN1|                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 13440             ; 0     ; 0          ; 0    ; 0            ; |wrap|NTT_GEN1:iNTT_GEN1                                                               ; NTT_GEN1        ; work         ;
;       |altsyncram:mem_ROMWRAP_rtl_0|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 13440             ; 0     ; 0          ; 0    ; 0            ; |wrap|NTT_GEN1:iNTT_GEN1|altsyncram:mem_ROMWRAP_rtl_0                                  ; altsyncram      ; work         ;
;          |altsyncram_t4e1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 13440             ; 0     ; 0          ; 0    ; 0            ; |wrap|NTT_GEN1:iNTT_GEN1|altsyncram:mem_ROMWRAP_rtl_0|altsyncram_t4e1:auto_generated   ; altsyncram_t4e1 ; work         ;
;    |RAM:iRAM1|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |wrap|RAM:iRAM1                                                                        ; RAM             ; work         ;
;       |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |wrap|RAM:iRAM1|altsyncram:mem_rtl_0                                                   ; altsyncram      ; work         ;
;          |altsyncram_m8f2:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |wrap|RAM:iRAM1|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated                    ; altsyncram_m8f2 ; work         ;
;    |RAM:iRAM2|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |wrap|RAM:iRAM2                                                                        ; RAM             ; work         ;
;       |altsyncram:mem_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |wrap|RAM:iRAM2|altsyncram:mem_rtl_0                                                   ; altsyncram      ; work         ;
;          |altsyncram_m8f2:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |wrap|RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated                    ; altsyncram_m8f2 ; work         ;
;    |butterfly:ibutterfly1|                ; 178.2 (80.3)         ; 231.4 (106.3)                    ; 56.4 (26.0)                                       ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 267 (84)            ; 320 (224)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1                                                            ; butterfly       ; work         ;
;       |BKmodADD:iBKmodADD|                ; 12.5 (0.0)           ; 12.9 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD                                         ; BKmodADD        ; work         ;
;          |BlackCell:blockr2c11|           ; 0.0 (0.0)            ; 0.2 (0.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|BlackCell:blockr2c11                    ; BlackCell       ; work         ;
;          |GrayCell:blockr2c3|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr2c3                      ; GrayCell        ; work         ;
;          |GrayCell:blockr5c13|            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr5c13                     ; GrayCell        ; work         ;
;          |GrayCell:blockr5c5|             ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr5c5                      ; GrayCell        ; work         ;
;          |GrayCell:blockr5c9|             ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr5c9                      ; GrayCell        ; work         ;
;          |GrayCell:blockr6c11|            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr6c11                     ; GrayCell        ; work         ;
;          |GrayCell:blockr6c6|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|GrayCell:blockr6c6                      ; GrayCell        ; work         ;
;          |pg16SUM:ipg16SUM1|              ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|pg16SUM:ipg16SUM1                       ; pg16SUM         ; work         ;
;          |xor16SUM:ixor16SUM_1|           ; 5.3 (5.3)            ; 5.4 (5.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodADD:iBKmodADD|xor16SUM:ixor16SUM_1                    ; xor16SUM        ; work         ;
;       |BKmodSUB:iBKmodSUB|                ; 21.2 (0.0)           ; 21.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB                                         ; BKmodSUB        ; work         ;
;          |BlackCell:blockr2c11|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|BlackCell:blockr2c11                    ; BlackCell       ; work         ;
;          |GrayCell:blockr2c3|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr2c3                      ; GrayCell        ; work         ;
;          |GrayCell:blockr5c13|            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr5c13                     ; GrayCell        ; work         ;
;          |GrayCell:blockr5c5|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr5c5                      ; GrayCell        ; work         ;
;          |GrayCell:blockr5c9|             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr5c9                      ; GrayCell        ; work         ;
;          |GrayCell:blockr6c11|            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr6c11                     ; GrayCell        ; work         ;
;          |GrayCell:blockr6c6|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|GrayCell:blockr6c6                      ; GrayCell        ; work         ;
;          |pg16SUB:ipg16SUB1|              ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|pg16SUB:ipg16SUB1                       ; pg16SUB         ; work         ;
;          |xor16SUB:ixor16SUB_1|           ; 10.6 (10.6)          ; 10.6 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|BKmodSUB:iBKmodSUB|xor16SUB:ixor16SUB_1                    ; xor16SUB        ; work         ;
;       |MULT3:iMULT_0|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|MULT3:iMULT_0                                              ; MULT3           ; work         ;
;       |MULT3:iMULT_1|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|MULT3:iMULT_1                                              ; MULT3           ; work         ;
;       |barret_reduce:ibarret_reduce|      ; 9.5 (9.5)            ; 20.5 (20.5)                      ; 12.5 (12.5)                                       ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|barret_reduce:ibarret_reduce                               ; barret_reduce   ; work         ;
;       |mont_reduce:imont_reduce_0|        ; 15.8 (15.8)          ; 23.2 (23.2)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|mont_reduce:imont_reduce_0                                 ; mont_reduce     ; work         ;
;       |mont_reduce:imont_reduce_1|        ; 16.0 (16.0)          ; 21.8 (21.8)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|mont_reduce:imont_reduce_1                                 ; mont_reduce     ; work         ;
;       |mux_xx2_p:imux_xx21|               ; 10.9 (10.9)          ; 14.5 (14.5)                      ; 4.5 (4.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 17 (17)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|mux_xx2_p:imux_xx21                                        ; mux_xx2_p       ; work         ;
;       |mux_xx2_p:imux_xx22|               ; 10.7 (10.7)          ; 11.0 (11.0)                      ; 1.2 (1.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly1|mux_xx2_p:imux_xx22                                        ; mux_xx2_p       ; work         ;
;    |butterfly:ibutterfly2|                ; 164.9 (69.3)         ; 221.6 (95.3)                     ; 59.8 (26.0)                                       ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 250 (68)            ; 288 (192)                 ; 0 (0)         ; 0                 ; 0     ; 8          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2                                                            ; butterfly       ; work         ;
;       |BKmodADD:iBKmodADD|                ; 12.4 (0.0)           ; 14.2 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD                                         ; BKmodADD        ; work         ;
;          |BlackCell:blockr2c11|           ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|BlackCell:blockr2c11                    ; BlackCell       ; work         ;
;          |GrayCell:blockr2c3|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr2c3                      ; GrayCell        ; work         ;
;          |GrayCell:blockr5c13|            ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr5c13                     ; GrayCell        ; work         ;
;          |GrayCell:blockr5c5|             ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr5c5                      ; GrayCell        ; work         ;
;          |GrayCell:blockr5c9|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr5c9                      ; GrayCell        ; work         ;
;          |GrayCell:blockr6c11|            ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr6c11                     ; GrayCell        ; work         ;
;          |GrayCell:blockr6c6|             ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|GrayCell:blockr6c6                      ; GrayCell        ; work         ;
;          |pg16SUM:ipg16SUM1|              ; 2.4 (2.4)            ; 3.2 (3.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|pg16SUM:ipg16SUM1                       ; pg16SUM         ; work         ;
;          |xor16SUM:ixor16SUM_1|           ; 5.2 (5.2)            ; 5.5 (5.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodADD:iBKmodADD|xor16SUM:ixor16SUM_1                    ; xor16SUM        ; work         ;
;       |BKmodSUB:iBKmodSUB|                ; 22.5 (0.0)           ; 22.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB                                         ; BKmodSUB        ; work         ;
;          |BlackCell:blockr2c11|           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|BlackCell:blockr2c11                    ; BlackCell       ; work         ;
;          |GrayCell:blockr2c3|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr2c3                      ; GrayCell        ; work         ;
;          |GrayCell:blockr5c13|            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr5c13                     ; GrayCell        ; work         ;
;          |GrayCell:blockr5c5|             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr5c5                      ; GrayCell        ; work         ;
;          |GrayCell:blockr5c9|             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr5c9                      ; GrayCell        ; work         ;
;          |GrayCell:blockr6c11|            ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr6c11                     ; GrayCell        ; work         ;
;          |GrayCell:blockr6c6|             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|GrayCell:blockr6c6                      ; GrayCell        ; work         ;
;          |pg16SUB:ipg16SUB1|              ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|pg16SUB:ipg16SUB1                       ; pg16SUB         ; work         ;
;          |xor16SUB:ixor16SUB_1|           ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|BKmodSUB:iBKmodSUB|xor16SUB:ixor16SUB_1                    ; xor16SUB        ; work         ;
;       |MULT3:iMULT_0|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|MULT3:iMULT_0                                              ; MULT3           ; work         ;
;       |MULT3:iMULT_1|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|MULT3:iMULT_1                                              ; MULT3           ; work         ;
;       |barret_reduce:ibarret_reduce|      ; 9.2 (9.2)            ; 17.2 (17.2)                      ; 9.5 (9.5)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|barret_reduce:ibarret_reduce                               ; barret_reduce   ; work         ;
;       |mont_reduce:imont_reduce_0|        ; 15.8 (15.8)          ; 23.1 (23.1)                      ; 7.2 (7.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|mont_reduce:imont_reduce_0                                 ; mont_reduce     ; work         ;
;       |mont_reduce:imont_reduce_1|        ; 16.0 (16.0)          ; 21.3 (21.3)                      ; 5.3 (5.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|mont_reduce:imont_reduce_1                                 ; mont_reduce     ; work         ;
;       |mux_xx2_p:imux_xx21|               ; 9.9 (9.9)            ; 14.7 (14.7)                      ; 5.6 (5.6)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|mux_xx2_p:imux_xx21                                        ; mux_xx2_p       ; work         ;
;       |mux_xx2_p:imux_xx22|               ; 9.8 (9.8)            ; 13.2 (13.2)                      ; 4.2 (4.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|butterfly:ibutterfly2|mux_xx2_p:imux_xx22                                        ; mux_xx2_p       ; work         ;
;    |control:icontrol|                     ; 87.5 (87.5)          ; 90.0 (90.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 153 (153)           ; 109 (109)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|control:icontrol                                                                 ; control         ; work         ;
;    |mode:imode1|                          ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |wrap|mode:imode1                                                                      ; mode            ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; data_out1[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[24]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[25]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[26]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[27]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[28]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[29]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[30]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out1[31]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[0]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[1]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[2]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[3]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[4]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[5]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[6]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[7]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[8]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[9]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[10]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[11]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[12]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[13]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[14]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[15]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[16]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[17]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[18]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[19]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[20]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[21]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[22]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[23]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[24]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[25]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[26]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[27]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[28]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[29]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[30]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; data_out2[31]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; init_done      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; in_done        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; cal_done       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; done           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; address_inb[4] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_inb[5] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_inb[6] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_inb[0] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_inb[1] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_inb[2] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_inb[3] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; start          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rst            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; we             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_ina[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_ina[1] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_ina[2] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_ina[3] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_ina[4] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_ina[5] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; address_ina[6] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mode           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[1]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[2]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[3]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[4]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[5]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[5]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[6]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[7]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[9]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[10]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[10]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[11]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[11]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[12]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[12]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[13]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[13]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[14]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[14]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[15]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[15]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[16]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[16]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[17]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[17]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[18]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[18]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[19]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[19]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[20]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[20]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[21]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[21]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[22]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[22]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[23]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[23]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[24]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[24]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[25]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[25]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[26]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[26]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[27]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[27]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[28]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[28]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[29]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[29]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[30]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[30]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_ina[31]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; data_inb[31]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                   ;
+------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------+-------------------+---------+
; address_inb[4]                                                                     ;                   ;         ;
;      - Equal3~1                                                                    ; 0                 ; 0       ;
;      - addressB1[4]~4                                                              ; 0                 ; 0       ;
; address_inb[5]                                                                     ;                   ;         ;
;      - Equal3~1                                                                    ; 1                 ; 0       ;
;      - addressB1[5]~5                                                              ; 1                 ; 0       ;
; address_inb[6]                                                                     ;                   ;         ;
;      - Equal3~1                                                                    ; 0                 ; 0       ;
;      - addressB1[6]~6                                                              ; 0                 ; 0       ;
; address_inb[0]                                                                     ;                   ;         ;
;      - Equal3~0                                                                    ; 1                 ; 0       ;
;      - addressB1[0]~0                                                              ; 1                 ; 0       ;
; address_inb[1]                                                                     ;                   ;         ;
;      - Equal3~0                                                                    ; 0                 ; 0       ;
;      - addressB1[1]~1                                                              ; 0                 ; 0       ;
; address_inb[2]                                                                     ;                   ;         ;
;      - Equal3~0                                                                    ; 1                 ; 0       ;
;      - addressB1[2]~2                                                              ; 1                 ; 0       ;
; address_inb[3]                                                                     ;                   ;         ;
;      - Equal3~0                                                                    ; 1                 ; 0       ;
;      - addressB1[3]~3                                                              ; 1                 ; 0       ;
; clk                                                                                ;                   ;         ;
; start                                                                              ;                   ;         ;
;      - control:icontrol|in_done~0                                                  ; 1                 ; 0       ;
;      - control:icontrol|cal_done~0                                                 ; 1                 ; 0       ;
;      - control:icontrol|done~4                                                     ; 1                 ; 0       ;
;      - control:icontrol|newloop~0                                                  ; 1                 ; 0       ;
;      - addressA1[0]~0                                                              ; 1                 ; 0       ;
;      - addressA1[1]~1                                                              ; 1                 ; 0       ;
;      - addressA1[2]~2                                                              ; 1                 ; 0       ;
;      - addressA1[3]~3                                                              ; 1                 ; 0       ;
;      - addressA1[4]~4                                                              ; 1                 ; 0       ;
;      - addressA1[5]~5                                                              ; 1                 ; 0       ;
;      - addressA1[6]~6                                                              ; 1                 ; 0       ;
;      - addressB1[0]~0                                                              ; 1                 ; 0       ;
;      - addressB1[1]~1                                                              ; 1                 ; 0       ;
;      - addressB1[2]~2                                                              ; 1                 ; 0       ;
;      - addressB1[3]~3                                                              ; 1                 ; 0       ;
;      - addressB1[4]~4                                                              ; 1                 ; 0       ;
;      - addressB1[5]~5                                                              ; 1                 ; 0       ;
;      - addressB1[6]~6                                                              ; 1                 ; 0       ;
;      - control:icontrol|counter1[24]~0                                             ; 1                 ; 0       ;
;      - control:icontrol|counter2[3]~0                                              ; 1                 ; 0       ;
;      - control:icontrol|counter6[15]~1                                             ; 1                 ; 0       ;
;      - control:icontrol|counter5[3]~4                                              ; 1                 ; 0       ;
; rst                                                                                ;                   ;         ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[15]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[14]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[13]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[12]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[11]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[10]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[9]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[8]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[7]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[6]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[5]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[4]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[3]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[1]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[0]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[2]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[15]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[0]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[1]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[2]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[3]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[4]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[5]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[6]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[7]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[8]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[9]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[10]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[11]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[12]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[13]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[14]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[15]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[6]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[14]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[13]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[12]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[11]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[10]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[9]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[8]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[7]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[15]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[5]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[4]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[3]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[2]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[1]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mux_xx2_p:imux_xx21|o[0]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[14]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[0]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[1]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[2]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[3]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[4]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[5]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[6]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[7]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[8]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[9]                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[10]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[11]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[12]                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mux_xx2_p:imux_xx21|o[13]                             ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx2[2]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx2[1]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx2[0]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx2[3]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx2[4]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx2[5]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter[7]                                         ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter[0]                                         ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter[6]                                         ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter[5]                                         ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter[4]                                         ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter[3]                                         ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter[2]                                         ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter[1]                                         ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter_clk[1]                                     ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter_clk[0]                                     ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter_clk[7]                                     ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter_clk[6]                                     ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter_clk[4]                                     ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter_clk[3]                                     ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter_clk[5]                                     ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter_clk[2]                                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[13]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[1]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[2]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[3]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[4]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[5]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[6]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[7]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[8]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[9]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[10]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[11]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[12]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[14]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[15]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[18]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[0]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[16]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[0]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[1]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[17]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[1]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[2]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[2]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[3]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[19]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[3]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[4]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[20]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[4]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[5]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[21]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[5]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[6]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_a_temp[0]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[2]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[6]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[7]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[8]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[9]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[10]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[11]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[12]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[13]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[14]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[15]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[0]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[1]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[5]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[3]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[5]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[6]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[7]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[8]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[9]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[10]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[11]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[12]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[13]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[14]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[13]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[23]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[8]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[24]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[9]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[25]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[10]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[26]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[11]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[27]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[12]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[28]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[15]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[29]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[14]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[30]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[15]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[31]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[0]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[1]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[2]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[3]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp[4]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[4]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[0]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[1]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[2]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[3]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[5]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[6]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[7]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[8]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[9]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[10]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[11]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[12]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[13]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[14]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_a_temp[15]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[22]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[2]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[14]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[15]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[31]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[15]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[0]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[16]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[0]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[1]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[17]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[1]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[2]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[18]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[30]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[3]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[19]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[3]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[4]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[20]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[4]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[5]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[21]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[5]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[6]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[22]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[26]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[6]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[7]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[23]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[7]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[8]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[24]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[8]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[9]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[25]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[9]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[10]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[6]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[10]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[11]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[27]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[11]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[12]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[28]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[12]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[13]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t2[29]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|a1[13]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|b1[14]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[15]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[31]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[15]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[14]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[10]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[7]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[23]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[7]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[8]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[24]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[8]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[9]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[25]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[9]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[10]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[26]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp[4]                                           ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[11]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[27]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[11]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[12]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[28]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[12]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[13]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[29]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|a1[13]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|b1[14]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t2[30]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[5]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[7]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[8]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[9]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[10]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[11]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[12]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[13]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[14]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[15]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[0]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[1]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[2]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[3]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[4]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[6]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[6]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[7]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[8]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[9]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[10]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[11]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[12]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[13]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[14]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|a1[15]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[9]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[10]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[11]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[12]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[13]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[14]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[15]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[0]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[1]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[2]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[3]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[4]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|barret_reduce:ibarret_reduce|t3[5]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[1]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[7]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[8]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[9]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[10]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[11]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[12]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[13]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[14]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[15]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[0]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[6]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[2]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[3]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[4]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[5]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[6]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[7]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[8]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[9]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[10]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[11]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[12]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[13]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[14]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w1[15]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[22]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[0]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[1]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[2]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[3]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[4]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w2[5]                                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[7]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[22]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[6]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[21]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[5]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[20]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[4]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[19]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[3]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[18]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[2]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[17]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[1]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[16]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[0]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[23]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[15]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[7]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[6]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[21]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[5]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[20]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[4]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[19]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[3]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[18]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[2]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[17]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[1]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t2[16]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp1[0]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[31]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[8]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[30]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[14]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[29]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[13]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[28]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[12]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[27]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[11]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[26]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[10]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[25]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[9]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[24]                     ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp1[8]                                          ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[1]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[0]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[14]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[15]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[13]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[0]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[12]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[1]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[11]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[2]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[10]                   ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[3]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[9]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[8]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[4]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[2]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[3]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[4]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[5]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[6]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[7]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[6]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|t3[7]                    ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|barret_reduce:ibarret_reduce|a1[5]                    ; 0                 ; 0       ;
;      - control:icontrol|counter1[24]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[17]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[18]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[19]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[20]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[21]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[22]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[23]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[15]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[25]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[26]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[27]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[28]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[29]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[30]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[31]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[16]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[14]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[13]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[12]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[11]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[10]                                               ; 0                 ; 0       ;
;      - control:icontrol|counter1[9]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter1[8]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter1[7]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter1[6]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter1[5]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter1[4]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter1[3]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter1[2]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter1[1]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter1[0]                                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[7]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[6]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[6]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[5]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[5]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[4]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[4]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[3]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[3]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[2]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[2]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[1]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[1]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[2]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[8]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[12]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[0]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[0]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[15]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[15]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[14]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[13]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[13]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[12]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[7]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[11]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[11]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[10]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[10]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[9]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[9]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[8]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[8]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[9]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[13]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[1]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[12]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[15]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[11]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[2]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[10]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[0]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[14]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[3]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[8]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_a_temp[0]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[7]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[4]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[6]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[5]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[9]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[14]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[0]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|add_b_temp[15]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[0]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[1]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_b_temp[14]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[3]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[13]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[4]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[12]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[5]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[11]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[6]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[10]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|add_b_temp[7]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[7]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[1]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[1]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[2]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[2]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[3]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[3]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[4]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[4]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[5]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[5]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[6]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[6]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[7]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[8]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[11]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[15]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[15]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[14]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[14]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[13]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[13]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[12]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[12]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[11]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[8]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[10]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[10]                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_a_temp[9]                                         ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_b_temp[9]                                         ; 0                 ; 0       ;
;      - control:icontrol|in_done                                                    ; 0                 ; 0       ;
;      - control:icontrol|cal_done                                                   ; 0                 ; 0       ;
;      - control:icontrol|done                                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|ctr_sig                                            ; 0                 ; 0       ;
;      - control:icontrol|wen                                                        ; 0                 ; 0       ;
;      - control:icontrol|counter2[1]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter2[2]                                                ; 0                 ; 0       ;
;      - control:icontrol|counter2[3]                                                ; 0                 ; 0       ;
;      - control:icontrol|newloop                                                    ; 0                 ; 0       ;
;      - control:icontrol|counter2[0]                                                ; 0                 ; 0       ;
;      - control:icontrol|newloop~0                                                  ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx1[0]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx1[1]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx1[2]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx1[3]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx1[4]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx1[5]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx1[6]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx1[7]                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counterx1[8]                                       ; 0                 ; 0       ;
;      - control:icontrol|counter1[24]~0                                             ; 0                 ; 0       ;
;      - control:icontrol|counter2[3]~0                                              ; 0                 ; 0       ;
;      - control:icontrol|counter6[15]~0                                             ; 0                 ; 0       ;
;      - control:icontrol|counter6[15]~1                                             ; 0                 ; 0       ;
;      - control:icontrol|counter3[3]~0                                              ; 0                 ; 0       ;
;      - control:icontrol|counter5[3]~2                                              ; 0                 ; 0       ;
;      - control:icontrol|counter5[3]~4                                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[0]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[1]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[2]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[3]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[4]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[5]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[6]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[7]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[8]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[9]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[10]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[11]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[12]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[13]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[14]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sum_temp1[15]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[0]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[1]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[2]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[3]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[4]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[5]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[6]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[7]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[8]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[9]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[10]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[11]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[12]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[13]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[14]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sum_temp1[15]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[0]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[1]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[2]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[3]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[4]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[5]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[6]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[7]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[8]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[9]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[10]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[11]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[12]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[13]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[14]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[15]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[16]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_out1[17]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[0]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[1]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[2]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[3]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[4]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[5]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[6]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[7]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[8]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[9]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[10]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[11]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[12]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[13]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[14]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[15]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[16]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_out1[17]~SCLR_LUT                                ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[0]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[1]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[2]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[3]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[4]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[5]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[6]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[7]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[8]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[9]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[10]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[11]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[12]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[13]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[14]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[15]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[16]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mult_vw_temp[17]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[0]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[1]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[2]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[3]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[4]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[5]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[6]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[7]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[8]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[9]~SCLR_LUT                              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[10]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[11]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[12]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[13]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[14]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[15]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[16]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mult_vw_temp[17]~SCLR_LUT                             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[0]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[1]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[2]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[3]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[4]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[5]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[6]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[7]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[8]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[9]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[10]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[11]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[12]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[13]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[14]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t[15]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[0]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[1]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[2]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[3]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[4]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[5]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[6]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[7]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[8]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[9]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[10]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[11]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[12]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[13]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[14]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|t[15]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[0]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[1]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[2]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[3]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[4]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[5]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[6]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[7]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[8]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[9]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[10]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[11]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[12]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[13]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[14]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|t[15]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[0]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[1]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[2]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[3]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[4]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[5]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[6]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[7]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[8]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[9]~SCLR_LUT              ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[10]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[11]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[12]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[13]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[14]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|t[15]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[0]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[1]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[2]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[3]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[4]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[5]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[6]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[7]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[8]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[9]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[10]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[11]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[12]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[13]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[14]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[15]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[0]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[1]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[2]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[3]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[4]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[5]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[6]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[7]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[8]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[9]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[10]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[11]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[12]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[13]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[14]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[15]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[0]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[1]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[2]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[3]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[4]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[5]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[6]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[7]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[8]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[9]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[10]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[11]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[12]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[13]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[14]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|mont_reduce:imont_reduce_0|a1[15]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[0]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[1]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[2]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[3]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[4]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[5]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[6]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[7]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[8]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[9]~SCLR_LUT             ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[10]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[11]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[12]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[13]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[14]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|mont_reduce:imont_reduce_0|a1[15]~SCLR_LUT            ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[0]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[1]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[2]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[3]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[4]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[5]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[6]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[7]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[8]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[9]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[10]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[11]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[12]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[13]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[14]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|sub_temp[15]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[0]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[1]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[2]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[3]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[4]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[5]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[6]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[7]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[8]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[9]~SCLR_LUT                                  ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[10]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[11]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[12]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[13]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[14]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly2|sub_temp[15]~SCLR_LUT                                 ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[0]~SCLR_LUT                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[1]~SCLR_LUT                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[2]~SCLR_LUT                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[3]~SCLR_LUT                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[4]~SCLR_LUT                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[5]~SCLR_LUT                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[6]~SCLR_LUT                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[7]~SCLR_LUT                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[8]~SCLR_LUT                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[9]~SCLR_LUT                                        ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[10]~SCLR_LUT                                       ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[11]~SCLR_LUT                                       ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[12]~SCLR_LUT                                       ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[13]~SCLR_LUT                                       ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[14]~SCLR_LUT                                       ; 0                 ; 0       ;
;      - butterfly:ibutterfly1|w3[15]~SCLR_LUT                                       ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter[7]~DUPLICATE                               ; 0                 ; 0       ;
;      - Address_Gen:iAddress_Gen|counter[1]~DUPLICATE                               ; 0                 ; 0       ;
; we                                                                                 ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_ina[0]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; address_ina[0]                                                                     ;                   ;         ;
;      - addressA1[0]~0                                                              ; 0                 ; 0       ;
; address_ina[1]                                                                     ;                   ;         ;
;      - addressA1[1]~1                                                              ; 0                 ; 0       ;
; address_ina[2]                                                                     ;                   ;         ;
;      - addressA1[2]~2                                                              ; 1                 ; 0       ;
; address_ina[3]                                                                     ;                   ;         ;
;      - addressA1[3]~3                                                              ; 0                 ; 0       ;
; address_ina[4]                                                                     ;                   ;         ;
;      - addressA1[4]~4                                                              ; 0                 ; 0       ;
; address_ina[5]                                                                     ;                   ;         ;
;      - addressA1[5]~5                                                              ; 1                 ; 0       ;
; address_ina[6]                                                                     ;                   ;         ;
;      - addressA1[6]~6                                                              ; 0                 ; 0       ;
; data_inb[0]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; mode                                                                               ;                   ;         ;
;      - mode:imode1|mode~1                                                          ; 0                 ; 0       ;
; data_ina[1]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_inb[1]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[2]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[2]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_ina[3]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[3]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_ina[4]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_inb[4]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[5]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[5]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[6]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_inb[6]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[7]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[7]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[8]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_inb[8]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_ina[9]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[9]                                                                        ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_ina[10]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[10]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[11]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_inb[11]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_ina[12]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[12]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[13]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_inb[13]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[14]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_inb[14]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[15]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[15]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[16]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[16]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[17]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_inb[17]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[18]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[18]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 1                 ; 0       ;
; data_ina[19]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_inb[19]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a0  ; 0                 ; 0       ;
; data_ina[20]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_inb[20]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_ina[21]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 1                 ; 0       ;
; data_inb[21]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_ina[22]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 1                 ; 0       ;
; data_inb[22]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_ina[23]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_inb[23]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_ina[24]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 1                 ; 0       ;
; data_inb[24]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 1                 ; 0       ;
; data_ina[25]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_inb[25]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_ina[26]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_inb[26]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 1                 ; 0       ;
; data_ina[27]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_inb[27]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_ina[28]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_inb[28]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_ina[29]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 0                 ; 0       ;
; data_inb[29]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 1                 ; 0       ;
; data_ina[30]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 1                 ; 0       ;
; data_inb[30]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 1                 ; 0       ;
; data_ina[31]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 1                 ; 0       ;
; data_inb[31]                                                                       ;                   ;         ;
;      - RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a20 ; 1                 ; 0       ;
+------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+--------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                             ; Location            ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Address_Gen:iAddress_Gen|counter[7]~1            ; LABCELL_X30_Y5_N3   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen|counter_clk[1]~1        ; LABCELL_X30_Y5_N30  ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen|counter_clk[1]~2        ; LABCELL_X29_Y5_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen|counterx1[0]~0          ; LABCELL_X30_Y5_N24  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; Address_Gen:iAddress_Gen|counterx2[8]~0          ; LABCELL_X30_Y5_N6   ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; butterfly:ibutterfly1|mux_xx2_p:imux_xx21|Mux2~1 ; LABCELL_X27_Y5_N0   ; 96      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; clk                                              ; PIN_Y27             ; 779     ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; control:icontrol|Decoder0~0                      ; LABCELL_X24_Y5_N48  ; 64      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter1[24]~0                  ; MLABCELL_X39_Y4_N57 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter2[3]~0                   ; MLABCELL_X39_Y4_N39 ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter3[3]~0                   ; MLABCELL_X39_Y4_N54 ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter5[3]~4                   ; LABCELL_X40_Y4_N42  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter6[15]~0                  ; LABCELL_X42_Y4_N48  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control:icontrol|counter6[15]~1                  ; LABCELL_X40_Y4_N45  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|newloop                         ; FF_X39_Y4_N2        ; 23      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; control:icontrol|newloop~0                       ; MLABCELL_X39_Y4_N36 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; control:icontrol|wen                             ; FF_X40_Y4_N2        ; 4       ; Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rst                                              ; PIN_AJ16            ; 843     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; we                                               ; PIN_AG7             ; 2       ; Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_Y27  ; 779     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-----------+---------------------+
; Name      ; Fan-Out             ;
+-----------+---------------------+
; rst~input ; 843                 ;
+-----------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------------+------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                        ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                ; Location                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+---------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------------+------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; INTT_GEN1:iINTT_GEN1|altsyncram:mem_ROMWRAP_rtl_0|altsyncram_15e1:auto_generated|ALTSYNCRAM ; AUTO ; ROM            ; Single Clock ; 448          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 14336 ; 448                         ; 30                          ; --                          ; --                          ; 13440               ; 3           ; 0     ; db/dut_quartus_2bu.ram0_INTT_GEN1_e2b12c36.hdl.mif ; M10K_X26_Y7_N0, M10K_X38_Y5_N0, M10K_X38_Y6_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; NTT_GEN1:iNTT_GEN1|altsyncram:mem_ROMWRAP_rtl_0|altsyncram_t4e1:auto_generated|ALTSYNCRAM   ; AUTO ; ROM            ; Single Clock ; 448          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 14336 ; 448                         ; 30                          ; --                          ; --                          ; 13440               ; 3           ; 0     ; db/dut_quartus_2bu.ram0_NTT_GEN1_acf138fa.hdl.mif  ; M10K_X26_Y7_N0, M10K_X38_Y5_N0, M10K_X38_Y6_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; RAM:iRAM1|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ALTSYNCRAM                    ; AUTO ; True Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                               ; M10K_X26_Y6_N0, M10K_X26_Y4_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
; RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ALTSYNCRAM                    ; AUTO ; True Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                               ; M10K_X26_Y5_N0, M10K_X26_Y3_N0                 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode ;
+---------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------------------------+------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 10          ;
; Independent 18x18 plus 36         ; 6           ;
; Total number of DSP blocks        ; 16          ;
;                                   ;             ;
; Fixed Point Signed Multiplier     ; 4           ;
; Fixed Point Mixed Sign Multiplier ; 12          ;
+-----------------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                         ; Mode                      ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult1~mac   ; Independent 18x18 plus 36 ; DSP_X20_Y4_N0  ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~mac   ; Independent 18x18 plus 36 ; DSP_X20_Y8_N0  ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult1~8   ; Two Independent 18x18     ; DSP_X54_Y10_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult1~8   ; Two Independent 18x18     ; DSP_X32_Y10_N0 ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly1|barret_reduce:ibarret_reduce|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X54_Y8_N0  ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|Mult0~8     ; Two Independent 18x18     ; DSP_X20_Y2_N0  ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|barret_reduce:ibarret_reduce|Mult0~mac ; Independent 18x18 plus 36 ; DSP_X32_Y12_N0 ; Mixed               ; no                     ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult0~8     ; Two Independent 18x18     ; DSP_X20_Y10_N0 ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult1~mac   ; Independent 18x18 plus 36 ; DSP_X54_Y4_N0  ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly1|MULT3:iMULT_1|Mult0~mac                ; Two Independent 18x18     ; DSP_X54_Y6_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult1~mac   ; Independent 18x18 plus 36 ; DSP_X54_Y2_N0  ; Mixed               ; no                     ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|MULT3:iMULT_1|Mult0~mac                ; Two Independent 18x18     ; DSP_X20_Y6_N0  ; Mixed               ; yes                    ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_0|Mult0~8     ; Two Independent 18x18     ; DSP_X32_Y8_N0  ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|mont_reduce:imont_reduce_0|Mult0~8     ; Two Independent 18x18     ; DSP_X32_Y2_N0  ; Mixed               ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly1|MULT3:iMULT_0|Mult0~mac                ; Two Independent 18x18     ; DSP_X32_Y6_N0  ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; butterfly:ibutterfly2|MULT3:iMULT_0|Mult0~mac                ; Two Independent 18x18     ; DSP_X32_Y4_N0  ; Mixed               ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------------------------+---------------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 2,165 / 289,320 ( < 1 % ) ;
; C12 interconnects                           ; 166 / 13,420 ( 1 % )      ;
; C2 interconnects                            ; 927 / 119,108 ( < 1 % )   ;
; C4 interconnects                            ; 482 / 56,300 ( < 1 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 151 / 289,320 ( < 1 % )   ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 389 / 84,580 ( < 1 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 252 / 12,676 ( 2 % )      ;
; R14/C12 interconnect drivers                ; 360 / 20,720 ( 2 % )      ;
; R3 interconnects                            ; 1,216 / 130,992 ( < 1 % ) ;
; R6 interconnects                            ; 1,648 / 266,960 ( < 1 % ) ;
; Spine clocks                                ; 3 / 360 ( < 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 151       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 68           ; 0            ; 0            ; 0            ; 0            ; 68           ; 0            ; 0            ; 0            ; 0            ; 68           ; 0            ; 151       ; 151       ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 151          ; 151          ; 151          ; 151          ; 151          ; 0         ; 151          ; 151          ; 151          ; 151          ; 151          ; 151          ; 151          ; 83           ; 151          ; 151          ; 151          ; 151          ; 83           ; 151          ; 151          ; 151          ; 151          ; 83           ; 151          ; 0         ; 0         ; 151          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; data_out1[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out1[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[2]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[3]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[4]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[5]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[6]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[7]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[8]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[9]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[10]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[11]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[12]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[13]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[14]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[15]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[16]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[17]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[18]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[19]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[20]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[21]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[22]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[23]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[24]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[25]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[26]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[27]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[28]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[29]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[30]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_out2[31]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; init_done          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; in_done            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; cal_done           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; done               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_inb[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_inb[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_inb[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_inb[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_inb[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_inb[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_inb[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; start              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; rst                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; we                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_ina[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_ina[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_ina[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_ina[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_ina[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_ina[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; address_ina[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; mode               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_ina[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; data_inb[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 46.6              ;
; clk,I/O         ; clk                  ; 5.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                ;
+---------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                         ; Destination Register                                                                           ; Delay Added in ns ;
+---------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------------+
; butterfly:ibutterfly1|sub_a_temp[11]                    ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.838             ;
; butterfly:ibutterfly1|add_a_temp[11]                    ; butterfly:ibutterfly1|sum_temp[15]                                                             ; 0.699             ;
; butterfly:ibutterfly1|add_a_temp[12]                    ; butterfly:ibutterfly1|sum_temp[15]                                                             ; 0.692             ;
; butterfly:ibutterfly1|add_a_temp[4]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.672             ;
; butterfly:ibutterfly1|add_a_temp[1]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.624             ;
; butterfly:ibutterfly1|add_a_temp[0]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.582             ;
; Address_Gen:iAddress_Gen|counter[6]                     ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.574             ;
; Address_Gen:iAddress_Gen|counter[4]                     ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.526             ;
; butterfly:ibutterfly1|sub_a_temp[13]                    ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[11]                    ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[5]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[5]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[6]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[6]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[3]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[3]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[9]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[9]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[13]                    ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[1]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[1]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[2]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[2]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[4]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[4]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[7]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[7]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[8]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[8]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[10]                    ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[10]                    ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[12]                    ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[12]                    ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[14]                    ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[14]                    ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_b_temp[0]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly1|sub_a_temp[0]                     ; butterfly:ibutterfly1|sub_temp[14]                                                             ; 0.516             ;
; butterfly:ibutterfly2|add_a_temp[12]                    ; butterfly:ibutterfly2|sum_temp[15]                                                             ; 0.451             ;
; butterfly:ibutterfly2|add_a_temp[8]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.450             ;
; butterfly:ibutterfly2|mult_out1[15]~_Duplicate_1        ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|Mult1~265                                     ; 0.443             ;
; butterfly:ibutterfly2|sub_b_temp[6]                     ; butterfly:ibutterfly2|sub_temp[10]                                                             ; 0.423             ;
; Address_Gen:iAddress_Gen|counter[3]                     ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.421             ;
; butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[2]          ; RAM:iRAM1|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a18~portb_datain_reg0  ; 0.419             ;
; butterfly:ibutterfly2|add_a_temp[5]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_b_temp[5]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_a_temp[6]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_b_temp[6]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_a_temp[3]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_a_temp[0]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_b_temp[0]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_a_temp[1]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_b_temp[1]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_a_temp[2]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_b_temp[2]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_b_temp[3]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_a_temp[4]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_b_temp[4]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_a_temp[7]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_b_temp[7]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|add_b_temp[8]                     ; butterfly:ibutterfly2|sum_temp[10]                                                             ; 0.410             ;
; butterfly:ibutterfly2|sub_a_temp[6]                     ; butterfly:ibutterfly2|sub_temp[10]                                                             ; 0.406             ;
; INOUT_GEN1:iINOUT_GEN1|a[1]                             ; RAM:iRAM2|altsyncram:mem_rtl_0|altsyncram_m8f2:auto_generated|ram_block1a16~porta_address_reg0 ; 0.379             ;
; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|t2[20] ; butterfly:ibutterfly1|mux_xx2_p:imux_xx22|o[4]                                                 ; 0.373             ;
; butterfly:ibutterfly1|add_a_temp[5]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_b_temp[5]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_a_temp[6]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_b_temp[6]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_a_temp[3]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_b_temp[0]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_b_temp[1]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_a_temp[2]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_b_temp[2]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_b_temp[3]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_b_temp[4]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_a_temp[7]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_b_temp[7]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_a_temp[8]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly1|add_b_temp[8]                     ; butterfly:ibutterfly1|sum_temp[9]                                                              ; 0.372             ;
; butterfly:ibutterfly2|mult_out1[0]~_Duplicate_1         ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[0]                                         ; 0.364             ;
; butterfly:ibutterfly2|mult_out1[9]~_Duplicate_1         ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[9]                                         ; 0.364             ;
; butterfly:ibutterfly2|mult_out1[11]~_Duplicate_1        ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[11]                                        ; 0.364             ;
; butterfly:ibutterfly2|mult_out1[13]~_Duplicate_1        ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[13]                                        ; 0.364             ;
; butterfly:ibutterfly1|mult_out1[0]~_Duplicate_1         ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[0]                                         ; 0.362             ;
; butterfly:ibutterfly1|mult_out1[1]~_Duplicate_1         ; butterfly:ibutterfly1|mont_reduce:imont_reduce_1|a1[1]                                         ; 0.362             ;
; Address_Gen:iAddress_Gen|counter_clk[7]                 ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; Address_Gen:iAddress_Gen|counter_clk[6]                 ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; Address_Gen:iAddress_Gen|counter_clk[4]                 ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; Address_Gen:iAddress_Gen|counter_clk[3]                 ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; Address_Gen:iAddress_Gen|counter_clk[2]                 ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; Address_Gen:iAddress_Gen|counter_clk[1]                 ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; Address_Gen:iAddress_Gen|counter_clk[5]                 ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; Address_Gen:iAddress_Gen|counter[7]                     ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; Address_Gen:iAddress_Gen|counter[5]                     ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; Address_Gen:iAddress_Gen|counter[1]                     ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; Address_Gen:iAddress_Gen|counter[2]                     ; Address_Gen:iAddress_Gen|ctr_sig                                                               ; 0.351             ;
; butterfly:ibutterfly2|sub_temp1[10]                     ; butterfly:ibutterfly2|mux_xx2_p:imux_xx22|o[10]                                                ; 0.349             ;
; butterfly:ibutterfly2|mult_out1[1]~_Duplicate_1         ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[1]                                         ; 0.348             ;
; butterfly:ibutterfly2|mult_out1[8]~_Duplicate_1         ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[8]                                         ; 0.348             ;
; butterfly:ibutterfly2|mult_out1[10]~_Duplicate_1        ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[10]                                        ; 0.348             ;
; butterfly:ibutterfly2|mult_out1[14]~_Duplicate_1        ; butterfly:ibutterfly2|mont_reduce:imont_reduce_1|a1[14]                                        ; 0.348             ;
+---------------------------------------------------------+------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 15 of the 15 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "dut_quartus_2bu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 151 pins of 151 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 1033 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dut_quartus_2bu.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 360 registers into blocks of type DSP block
    Extra Info (176220): Created 208 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X22_Y0 to location X32_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 3.57 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 2753 megabytes
    Info: Processing ended: Thu Jan 11 17:28:08 2024
    Info: Elapsed time: 00:01:11
    Info: Total CPU time (on all processors): 00:05:53


