TimeQuest Timing Analyzer report for TEI_GRUPO17
Wed Jul 30 02:06:22 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'CLK'
 33. Slow 1200mV 0C Model Hold: 'CLK'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Output Enable Times
 42. Minimum Output Enable Times
 43. Output Disable Times
 44. Minimum Output Disable Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'CLK'
 52. Fast 1200mV 0C Model Hold: 'CLK'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Propagation Delay
 71. Minimum Propagation Delay
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Slow Corner Signal Integrity Metrics
 75. Fast Corner Signal Integrity Metrics
 76. Setup Transfers
 77. Hold Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; TEI_GRUPO17                                        ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 187.16 MHz ; 187.16 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.343 ; -95.414            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.343 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.622      ;
; -4.333 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.612      ;
; -4.332 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.611      ;
; -4.192 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.471      ;
; -4.182 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.461      ;
; -4.181 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.460      ;
; -4.109 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.388      ;
; -4.077 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.356      ;
; -4.074 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.353      ;
; -4.052 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.331      ;
; -4.042 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.321      ;
; -4.041 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.320      ;
; -3.902 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.181      ;
; -3.899 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.178      ;
; -3.896 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.175      ;
; -3.818 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.099      ;
; -3.808 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.089      ;
; -3.807 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.088      ;
; -3.777 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.054      ;
; -3.775 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.052      ;
; -3.768 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.045      ;
; -3.766 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.043      ;
; -3.766 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.043      ;
; -3.764 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.041      ;
; -3.686 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.965      ;
; -3.676 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.955      ;
; -3.675 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.954      ;
; -3.666 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.945      ;
; -3.645 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.924      ;
; -3.642 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.921      ;
; -3.632 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.909      ;
; -3.623 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.900      ;
; -3.621 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.898      ;
; -3.493 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.770      ;
; -3.484 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.761      ;
; -3.482 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.759      ;
; -3.476 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.753      ;
; -3.467 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.744      ;
; -3.465 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.742      ;
; -3.451 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.728      ;
; -3.442 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.719      ;
; -3.440 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.717      ;
; -3.336 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.615      ;
; -3.316 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.597      ;
; -3.306 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.587      ;
; -3.305 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.586      ;
; -3.303 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.582      ;
; -3.300 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.579      ;
; -3.285 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.289      ; 4.569      ;
; -3.225 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.289      ; 4.509      ;
; -3.225 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.289      ; 4.509      ;
; -3.180 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.459      ;
; -3.177 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.456      ;
; -3.174 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 4.453      ;
; -3.105 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.386      ;
; -3.097 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.374      ;
; -3.088 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.365      ;
; -3.086 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.363      ;
; -3.085 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.366      ;
; -3.045 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.326      ;
; -3.045 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.326      ;
; -3.037 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.314      ;
; -3.028 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.305      ;
; -3.026 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 4.303      ;
; -3.025 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.306      ;
; -3.025 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 4.306      ;
; -2.730 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.661      ;
; -2.728 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.659      ;
; -2.727 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.658      ;
; -2.725 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.656      ;
; -2.696 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.973      ;
; -2.692 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.976      ;
; -2.687 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.618      ;
; -2.687 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.964      ;
; -2.685 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.962      ;
; -2.685 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.616      ;
; -2.679 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.284      ; 3.958      ;
; -2.676 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 3.955      ;
; -2.673 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.284      ; 3.952      ;
; -2.632 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.916      ;
; -2.632 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.289      ; 3.916      ;
; -2.608 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 3.889      ;
; -2.605 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.286      ; 3.886      ;
; -2.603 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 3.884      ;
; -2.585 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.516      ;
; -2.582 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.513      ;
; -2.542 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.473      ;
; -2.446 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.377      ;
; -2.443 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.374      ;
; -2.429 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.360      ;
; -2.426 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.357      ;
; -2.404 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.335      ;
; -2.403 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.334      ;
; -2.401 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.332      ;
; -2.390 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 3.671      ;
; -2.387 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.286      ; 3.668      ;
; -2.386 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.317      ;
; -2.385 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.286      ; 3.666      ;
; -2.361 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.292      ;
; -2.274 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.190      ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                 ;
+-------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.577      ;
; 0.356 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.577      ;
; 0.357 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.382 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.603      ;
; 0.383 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.604      ;
; 0.487 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.072      ;
; 0.497 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.082      ;
; 0.571 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.156      ;
; 0.571 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.791      ;
; 0.707 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.927      ;
; 0.725 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.287     ; 0.595      ;
; 0.761 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 0.982      ;
; 0.815 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.035      ;
; 0.818 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.038      ;
; 0.833 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.054      ;
; 0.850 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.070      ;
; 0.851 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.071      ;
; 0.863 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.084      ;
; 0.865 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.086      ;
; 0.865 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.086      ;
; 0.909 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.136      ;
; 0.911 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.146      ;
; 0.917 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.152      ;
; 0.931 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.151      ;
; 0.934 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.169      ;
; 0.938 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.158      ;
; 0.940 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.160      ;
; 0.940 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.161      ;
; 0.953 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.538      ;
; 0.970 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.191      ;
; 0.978 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.199      ;
; 0.985 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.206      ;
; 0.986 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.207      ;
; 1.009 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.229      ;
; 1.012 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.232      ;
; 1.012 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.233      ;
; 1.023 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.244      ;
; 1.042 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.263      ;
; 1.043 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.263      ;
; 1.052 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.273      ;
; 1.053 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.273      ;
; 1.075 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.296      ;
; 1.087 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.322      ;
; 1.091 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.312      ;
; 1.091 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.326      ;
; 1.117 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.344      ;
; 1.130 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.351      ;
; 1.130 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.714      ;
; 1.132 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.716      ;
; 1.137 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.372      ;
; 1.145 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.729      ;
; 1.156 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.376      ;
; 1.157 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.377      ;
; 1.163 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.384      ;
; 1.166 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.386      ;
; 1.167 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.387      ;
; 1.173 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.394      ;
; 1.209 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.079      ;
; 1.210 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; -0.287     ; 1.080      ;
; 1.224 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.459      ;
; 1.271 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.492      ;
; 1.281 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.516      ;
; 1.320 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.188      ;
; 1.337 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.921      ;
; 1.339 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.923      ;
; 1.352 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.936      ;
; 1.379 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.600      ;
; 1.384 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.969      ;
; 1.385 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.078      ; 1.620      ;
; 1.391 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.976      ;
; 1.404 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.985      ;
; 1.406 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.987      ;
; 1.413 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.424      ; 1.994      ;
; 1.440 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.660      ;
; 1.443 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.663      ;
; 1.447 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.667      ;
; 1.450 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.670      ;
; 1.502 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.723      ;
; 1.509 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.729      ;
; 1.520 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.741      ;
; 1.543 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.289     ; 1.411      ;
; 1.545 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.130      ;
; 1.558 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.779      ;
; 1.579 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.166      ;
; 1.601 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.821      ;
; 1.604 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.824      ;
; 1.607 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.828      ;
; 1.612 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.199      ;
; 1.614 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.430      ; 2.201      ;
; 1.622 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.842      ;
; 1.623 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.843      ;
; 1.629 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.213      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.164  ; 0.348        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst1|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst2|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst|clk                                  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst11|inst4|clk                                 ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst9|inst4|clk                                  ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst8|inst4|clk                                  ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst10|inst4|clk                                ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst1|inst4|clk                                 ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst2|inst4|clk                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.834 ; 3.453 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.269 ; 6.801 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.212 ; 6.738 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.141 ; 6.661 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.269 ; 6.801 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.958 ; 6.488 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.348 ; 5.847 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.860 ; 5.369 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.326 ; 4.844 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.087 ; 4.581 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.833 ; 4.323 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 2.995 ; 3.401 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 2.842 ; 3.244 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 2.649 ; 3.004 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.507 ; 3.976 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.671 ; 4.057 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.088 ; 3.422 ; Rise       ; CLK             ;
; START     ; CLK        ; 2.523 ; 3.089 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.706 ; 2.134 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.840 ; 3.324 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.559 ; 3.032 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.840 ; 3.324 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.628 ; 3.093 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -2.350 ; -2.910 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -1.014 ; -1.431 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.495 ; -1.905 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.563 ; -1.971 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.831 ; -2.239 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.832 ; -2.242 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.541 ; -1.944 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.525 ; -1.937 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.536 ; -1.941 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.356 ; -1.771 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.344 ; -1.773 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -1.014 ; -1.431 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.454 ; -1.861 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -1.034 ; -1.452 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.422 ; -2.888 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -2.737 ; -3.069 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.795 ; -2.210 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.982 ; -2.479 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.341 ; -1.748 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.584 ; -1.989 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.584 ; -1.989 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.703 ; -2.094 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.616 ; -2.009 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DATA[*]    ; CLK        ; 9.492 ; 9.558 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 7.168 ; 7.070 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 7.123 ; 7.173 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 7.455 ; 7.384 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 7.429 ; 7.379 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 7.376 ; 7.312 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 7.574 ; 7.550 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 9.492 ; 9.558 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 8.409 ; 8.399 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 8.427 ; 8.408 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 9.313 ; 9.258 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 8.646 ; 8.638 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 8.911 ; 8.909 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.868 ; 6.879 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.613 ; 6.545 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 7.619 ; 7.556 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.556 ; 6.568 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 6.151 ; 6.200 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.464 ; 5.516 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.232 ; 5.322 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.764 ; 5.815 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.544 ; 5.602 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.757 ; 5.744 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.701 ; 5.715 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.110 ; 5.115 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.875 ; 5.917 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 6.151 ; 6.200 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.693 ; 5.710 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.141 ; 5.153 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.924 ; 5.913 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 6.876 ; 7.012 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.524 ; 5.510 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.707 ; 5.706 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 6.876 ; 7.012 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.682 ; 5.700 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.588 ; 5.594 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.609 ; 5.621 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.652 ; 5.656 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.090 ; 5.099 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 5.811 ; 5.830 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.383 ; 5.410 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.203 ; 5.222 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.506 ; 5.512 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.709 ; 6.646 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DATA[*]    ; CLK        ; 5.378 ; 5.382 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 5.601 ; 5.592 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 5.513 ; 5.471 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 5.698 ; 5.654 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 5.697 ; 5.673 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 5.626 ; 5.583 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 5.378 ; 5.382 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 6.914 ; 6.974 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 5.811 ; 5.818 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 5.606 ; 5.625 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 6.081 ; 6.067 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 5.410 ; 5.416 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 5.654 ; 5.670 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.505 ; 6.452 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.228 ; 6.287 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 7.125 ; 7.060 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 5.849 ; 5.891 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 5.003 ; 5.007 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.344 ; 5.393 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.121 ; 5.206 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.634 ; 5.682 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.423 ; 5.478 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.625 ; 5.611 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.573 ; 5.587 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.003 ; 5.007 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.740 ; 5.781 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 6.003 ; 6.049 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.563 ; 5.578 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.033 ; 5.044 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.784 ; 5.773 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 4.984 ; 4.991 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.400 ; 5.387 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.579 ; 5.578 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 6.748 ; 6.883 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.555 ; 5.572 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.462 ; 5.467 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.482 ; 5.493 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.524 ; 5.526 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 4.984 ; 4.991 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 5.675 ; 5.693 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.265 ; 5.290 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.093 ; 5.111 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.384 ; 5.389 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.313 ; 6.353 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 8.145 ;    ;    ; 8.562 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 7.904 ;    ;    ; 8.296 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.233 ; 6.233 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.623 ; 6.623 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.623 ; 6.623 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.660 ; 6.660 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.660 ; 6.660 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.623 ; 6.623 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.623 ; 6.623 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.399 ; 6.399 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.233 ; 6.233 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.419 ; 6.419 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.263 ; 6.263 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.439 ; 6.439 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.419 ; 6.419 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.444 ; 5.444 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.819 ; 5.819 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.819 ; 5.819 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.854 ; 5.854 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.854 ; 5.854 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.819 ; 5.819 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.819 ; 5.819 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.603 ; 5.603 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.444 ; 5.444 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.623 ; 5.623 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.474 ; 5.474 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.643 ; 5.643 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.623 ; 5.623 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 6.205     ; 6.296     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.572     ; 6.663     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.572     ; 6.663     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.624     ; 6.715     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.624     ; 6.715     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.572     ; 6.663     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.572     ; 6.663     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 6.354     ; 6.445     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 6.205     ; 6.296     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.374     ; 6.465     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 6.235     ; 6.326     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.394     ; 6.485     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.374     ; 6.465     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.503     ; 5.511     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.856     ; 5.864     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.856     ; 5.864     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.905     ; 5.913     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.905     ; 5.913     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.856     ; 5.864     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.856     ; 5.864     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.646     ; 5.654     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.503     ; 5.511     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.666     ; 5.674     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.533     ; 5.541     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.686     ; 5.694     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.666     ; 5.674     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 207.43 MHz ; 207.43 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.821 ; -81.781           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                 ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.821 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.081      ;
; -3.811 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.071      ;
; -3.808 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 5.068      ;
; -3.679 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.939      ;
; -3.678 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.938      ;
; -3.678 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.938      ;
; -3.616 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.876      ;
; -3.613 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.873      ;
; -3.589 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.849      ;
; -3.562 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.822      ;
; -3.552 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.812      ;
; -3.549 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.809      ;
; -3.456 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.716      ;
; -3.453 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.713      ;
; -3.421 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.681      ;
; -3.320 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.583      ;
; -3.319 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.582      ;
; -3.319 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.582      ;
; -3.250 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.509      ;
; -3.249 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.508      ;
; -3.249 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.508      ;
; -3.246 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.505      ;
; -3.245 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.504      ;
; -3.245 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.504      ;
; -3.217 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.477      ;
; -3.213 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.473      ;
; -3.213 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.473      ;
; -3.198 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.458      ;
; -3.197 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.457      ;
; -3.195 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.455      ;
; -3.124 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.383      ;
; -3.123 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.382      ;
; -3.123 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.382      ;
; -2.996 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.255      ;
; -2.995 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.254      ;
; -2.995 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.254      ;
; -2.981 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.240      ;
; -2.980 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.239      ;
; -2.980 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.239      ;
; -2.957 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.216      ;
; -2.956 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.215      ;
; -2.956 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.215      ;
; -2.899 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.162      ;
; -2.899 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.159      ;
; -2.898 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.161      ;
; -2.898 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.161      ;
; -2.896 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.156      ;
; -2.888 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.148      ;
; -2.816 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.082      ;
; -2.809 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.069      ;
; -2.806 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.066      ;
; -2.774 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.034      ;
; -2.771 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.037      ;
; -2.770 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 4.036      ;
; -2.648 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.911      ;
; -2.641 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.904      ;
; -2.639 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.898      ;
; -2.638 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.897      ;
; -2.638 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.897      ;
; -2.603 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.866      ;
; -2.602 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.865      ;
; -2.596 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.859      ;
; -2.595 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.858      ;
; -2.584 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.843      ;
; -2.583 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.842      ;
; -2.583 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.842      ;
; -2.336 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 3.596      ;
; -2.333 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 3.593      ;
; -2.322 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.260      ;
; -2.319 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.257      ;
; -2.318 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.256      ;
; -2.315 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.253      ;
; -2.301 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.265      ; 3.561      ;
; -2.286 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.552      ;
; -2.285 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.544      ;
; -2.284 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.543      ;
; -2.284 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.264      ; 3.543      ;
; -2.279 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.217      ;
; -2.275 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.213      ;
; -2.241 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.507      ;
; -2.240 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.271      ; 3.506      ;
; -2.236 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.499      ;
; -2.235 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.498      ;
; -2.235 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.498      ;
; -2.196 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.134      ;
; -2.193 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.131      ;
; -2.153 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.091      ;
; -2.068 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.006      ;
; -2.067 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.330      ;
; -2.066 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.329      ;
; -2.066 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.268      ; 3.329      ;
; -2.065 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 3.003      ;
; -2.053 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.991      ;
; -2.050 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.988      ;
; -2.029 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.967      ;
; -2.026 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.964      ;
; -2.025 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.963      ;
; -2.010 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.948      ;
; -1.986 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.924      ;
; -1.917 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.856      ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                  ;
+-------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.310 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.338 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.538      ;
; 0.342 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.542      ;
; 0.423 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.395      ; 0.962      ;
; 0.432 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.395      ; 0.971      ;
; 0.514 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.714      ;
; 0.529 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.067      ;
; 0.639 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.839      ;
; 0.658 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.269     ; 0.533      ;
; 0.682 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.882      ;
; 0.723 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.922      ;
; 0.724 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.923      ;
; 0.756 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.956      ;
; 0.762 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.962      ;
; 0.763 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.963      ;
; 0.775 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.975      ;
; 0.783 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.983      ;
; 0.797 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.997      ;
; 0.824 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.037      ;
; 0.830 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.043      ;
; 0.831 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.039      ;
; 0.841 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.054      ;
; 0.850 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.050      ;
; 0.857 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.395      ;
; 0.862 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.061      ;
; 0.869 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.068      ;
; 0.871 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.070      ;
; 0.874 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.074      ;
; 0.875 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.075      ;
; 0.893 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.093      ;
; 0.897 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.097      ;
; 0.913 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.113      ;
; 0.915 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.114      ;
; 0.919 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.118      ;
; 0.922 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.122      ;
; 0.939 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.139      ;
; 0.941 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.141      ;
; 0.947 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.147      ;
; 0.950 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.150      ;
; 0.966 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.166      ;
; 0.974 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.187      ;
; 0.974 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.187      ;
; 0.985 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.185      ;
; 0.996 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.533      ;
; 0.999 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.536      ;
; 1.006 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.219      ;
; 1.015 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.552      ;
; 1.016 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.064      ; 1.224      ;
; 1.018 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.218      ;
; 1.040 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.240      ;
; 1.041 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.241      ;
; 1.049 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.249      ;
; 1.049 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.249      ;
; 1.050 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.250      ;
; 1.057 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.257      ;
; 1.079 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.292      ;
; 1.096 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; -0.269     ; 0.971      ;
; 1.097 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; -0.269     ; 0.972      ;
; 1.153 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.353      ;
; 1.157 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.370      ;
; 1.183 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.720      ;
; 1.186 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.723      ;
; 1.202 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.739      ;
; 1.222 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.095      ;
; 1.245 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.783      ;
; 1.245 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.445      ;
; 1.260 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 1.473      ;
; 1.261 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.795      ;
; 1.264 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.798      ;
; 1.268 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.806      ;
; 1.280 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.814      ;
; 1.303 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.502      ;
; 1.307 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.506      ;
; 1.326 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.525      ;
; 1.330 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.529      ;
; 1.363 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.563      ;
; 1.375 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.574      ;
; 1.382 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.582      ;
; 1.391 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.929      ;
; 1.403 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.603      ;
; 1.408 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.271     ; 1.281      ;
; 1.427 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.967      ;
; 1.428 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.968      ;
; 1.429 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.396      ; 1.969      ;
; 1.449 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.648      ;
; 1.450 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.987      ;
; 1.453 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.652      ;
; 1.453 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.393      ; 1.990      ;
; 1.455 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.655      ;
; 1.469 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.393      ; 2.006      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst1|clk                                 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst2|clk                                 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst|clk                                  ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst11|inst4|clk                                 ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst9|inst4|clk                                  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst8|inst4|clk                                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst10|inst4|clk                                 ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst6|inst4|clk                                  ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst7|inst4|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.478 ; 2.963 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 5.592 ; 5.983 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.542 ; 5.924 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.478 ; 5.864 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.592 ; 5.983 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.307 ; 5.707 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.750 ; 5.133 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.299 ; 4.713 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.810 ; 4.243 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.577 ; 4.010 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.360 ; 3.776 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 2.597 ; 2.957 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 2.451 ; 2.812 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 2.286 ; 2.591 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.100 ; 3.482 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.254 ; 3.543 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 2.669 ; 2.959 ; Rise       ; CLK             ;
; START     ; CLK        ; 2.191 ; 2.641 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.449 ; 1.799 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.487 ; 2.852 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.237 ; 2.593 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.487 ; 2.852 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.286 ; 2.659 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -2.046 ; -2.487 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.817 ; -1.178 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -1.274 ; -1.610 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -1.334 ; -1.669 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.575 ; -1.907 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.579 ; -1.914 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -1.313 ; -1.646 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -1.303 ; -1.641 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -1.304 ; -1.637 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -1.132 ; -1.490 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -1.131 ; -1.494 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.817 ; -1.178 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -1.236 ; -1.562 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.837 ; -1.197 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -2.103 ; -2.491 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -2.402 ; -2.650 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.521 ; -1.870 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.715 ; -2.109 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -1.127 ; -1.461 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -1.350 ; -1.695 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -1.350 ; -1.696 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -1.461 ; -1.780 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -1.377 ; -1.695 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DATA[*]    ; CLK        ; 8.897 ; 8.928 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 6.680 ; 6.634 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 6.681 ; 6.672 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 6.947 ; 6.873 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 6.923 ; 6.866 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 6.887 ; 6.791 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 7.055 ; 7.005 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 8.897 ; 8.928 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 7.804 ; 7.745 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 7.823 ; 7.765 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 8.618 ; 8.507 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 7.999 ; 7.968 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 8.244 ; 8.198 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.451 ; 6.423 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.212 ; 6.155 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 7.140 ; 7.053 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.127 ; 6.175 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 5.821 ; 5.805 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.192 ; 5.184 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 4.969 ; 5.009 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.463 ; 5.451 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.260 ; 5.271 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.460 ; 5.393 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.409 ; 5.369 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 4.861 ; 4.836 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.572 ; 5.546 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.821 ; 5.805 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.396 ; 5.367 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 4.887 ; 4.869 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.611 ; 5.557 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 6.585 ; 6.659 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.251 ; 5.196 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.417 ; 5.381 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 6.585 ; 6.659 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.393 ; 5.370 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.311 ; 5.272 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.335 ; 5.298 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.367 ; 5.307 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 4.847 ; 4.824 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 5.500 ; 5.448 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.121 ; 5.110 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 4.941 ; 4.936 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.223 ; 5.177 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.268 ; 6.276 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DATA[*]    ; CLK        ; 5.107 ; 5.070 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 5.301 ; 5.259 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 5.235 ; 5.162 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 5.399 ; 5.322 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 5.396 ; 5.334 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 5.346 ; 5.269 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 5.107 ; 5.070 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 6.607 ; 6.631 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 5.494 ; 5.451 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 5.317 ; 5.291 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 5.748 ; 5.671 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 5.137 ; 5.102 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 5.346 ; 5.317 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.130 ; 6.077 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 5.907 ; 5.904 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 6.706 ; 6.603 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 5.505 ; 5.579 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 4.765 ; 4.741 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.083 ; 5.074 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 4.868 ; 4.907 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.345 ; 5.333 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.150 ; 5.160 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.340 ; 5.275 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.294 ; 5.254 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 4.765 ; 4.741 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.451 ; 5.425 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 5.687 ; 5.672 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.279 ; 5.251 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 4.790 ; 4.773 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.485 ; 5.433 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 4.752 ; 4.729 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.139 ; 5.086 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.302 ; 5.267 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 6.470 ; 6.544 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.278 ; 5.256 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.198 ; 5.160 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.221 ; 5.184 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.251 ; 5.193 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 4.752 ; 4.729 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 5.377 ; 5.328 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.014 ; 5.003 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 4.841 ; 4.836 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.113 ; 5.068 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 5.948 ; 5.987 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 7.546 ;    ;    ; 7.815 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 7.335 ;    ;    ; 7.585 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.830 ; 5.832 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.192 ; 6.194 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.192 ; 6.194 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.228 ; 6.230 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.228 ; 6.230 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.192 ; 6.194 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.192 ; 6.194 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.984 ; 5.986 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.830 ; 5.832 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 6.004 ; 6.006 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.860 ; 5.862 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.024 ; 6.026 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 6.004 ; 6.006 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.886 ; 4.886 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.234 ; 5.234 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.234 ; 5.234 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.268 ; 5.268 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.268 ; 5.268 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.234 ; 5.234 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.234 ; 5.234 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.033 ; 5.033 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.886 ; 4.886 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.053 ; 5.053 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.916 ; 4.916 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.073 ; 5.073 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.053 ; 5.053 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 5.847     ; 5.847     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.176     ; 6.176     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.176     ; 6.176     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.212     ; 6.212     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 6.212     ; 6.212     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 6.176     ; 6.176     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 6.176     ; 6.176     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.979     ; 5.979     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 5.847     ; 5.847     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.999     ; 5.999     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 5.877     ; 5.877     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 6.019     ; 6.019     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.999     ; 5.999     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.921     ; 5.022     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 5.238     ; 5.339     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 5.238     ; 5.339     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 5.272     ; 5.373     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.272     ; 5.373     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.238     ; 5.339     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 5.238     ; 5.339     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 5.047     ; 5.148     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.921     ; 5.022     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 5.067     ; 5.168     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.951     ; 5.052     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 5.087     ; 5.188     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 5.067     ; 5.168     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.927 ; -33.354           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -50.887                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                 ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.927 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.068      ;
; -1.913 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.054      ;
; -1.912 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.053      ;
; -1.845 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.986      ;
; -1.828 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.969      ;
; -1.814 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.955      ;
; -1.813 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.954      ;
; -1.799 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.940      ;
; -1.798 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4   ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.939      ;
; -1.768 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.909      ;
; -1.754 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.895      ;
; -1.753 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.894      ;
; -1.742 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.883      ;
; -1.696 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.837      ;
; -1.695 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.836      ;
; -1.684 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.823      ;
; -1.684 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.823      ;
; -1.684 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.823      ;
; -1.682 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.821      ;
; -1.682 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.821      ;
; -1.682 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.821      ;
; -1.611 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.753      ;
; -1.606 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.748      ;
; -1.606 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.748      ;
; -1.603 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.744      ;
; -1.596 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.735      ;
; -1.596 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.735      ;
; -1.596 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.735      ;
; -1.557 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.698      ;
; -1.557 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.698      ;
; -1.556 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.697      ;
; -1.543 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.684      ;
; -1.542 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.683      ;
; -1.523 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.662      ;
; -1.523 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.662      ;
; -1.523 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.662      ;
; -1.516 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.655      ;
; -1.516 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.655      ;
; -1.516 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.655      ;
; -1.503 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.642      ;
; -1.503 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.642      ;
; -1.503 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.642      ;
; -1.419 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.565      ;
; -1.412 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.554      ;
; -1.411 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.552      ;
; -1.373 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.519      ;
; -1.372 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.518      ;
; -1.366 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.508      ;
; -1.365 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.506      ;
; -1.365 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.507      ;
; -1.364 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.505      ;
; -1.352 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.493      ;
; -1.310 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.449      ;
; -1.310 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.449      ;
; -1.310 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.449      ;
; -1.307 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.449      ;
; -1.306 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.447      ;
; -1.305 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.446      ;
; -1.292 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.434      ;
; -1.274 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.413      ;
; -1.274 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.413      ;
; -1.274 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.413      ;
; -1.261 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.403      ;
; -1.260 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.402      ;
; -1.246 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.388      ;
; -1.245 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.387      ;
; -1.086 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.225      ;
; -1.086 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.225      ;
; -1.086 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.152      ; 2.225      ;
; -1.077 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.026      ;
; -1.077 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.026      ;
; -1.075 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.216      ;
; -1.075 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.024      ;
; -1.075 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.024      ;
; -1.072 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.214      ;
; -1.072 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.214      ;
; -1.072 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.214      ;
; -1.063 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.012      ;
; -1.061 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.207      ;
; -1.061 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 2.010      ;
; -1.029 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.170      ;
; -1.028 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.169      ;
; -1.015 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.161      ;
; -1.014 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.159      ; 2.160      ;
; -0.989 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.938      ;
; -0.989 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.938      ;
; -0.975 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.924      ;
; -0.916 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.865      ;
; -0.916 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.865      ;
; -0.909 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.858      ;
; -0.909 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.858      ;
; -0.902 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.851      ;
; -0.896 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.845      ;
; -0.896 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.845      ;
; -0.895 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.844      ;
; -0.882 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.024      ;
; -0.882 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.024      ;
; -0.882 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.024      ;
; -0.882 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 1.000        ; -0.038     ; 1.831      ;
; -0.853 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 1.000        ; -0.045     ; 1.795      ;
+--------+------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                  ;
+-------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                   ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.200 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.321      ;
; 0.202 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.323      ;
; 0.254 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.574      ;
; 0.259 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.579      ;
; 0.302 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.621      ;
; 0.308 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.373 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.493      ;
; 0.388 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.317      ;
; 0.400 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.521      ;
; 0.426 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.545      ;
; 0.427 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.546      ;
; 0.435 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.556      ;
; 0.452 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.573      ;
; 0.457 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.578      ;
; 0.461 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.582      ;
; 0.478 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.606      ;
; 0.485 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.613      ;
; 0.487 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.615      ;
; 0.495 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.814      ;
; 0.495 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.616      ;
; 0.499 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.627      ;
; 0.503 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.622      ;
; 0.506 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.625      ;
; 0.508 ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.627      ;
; 0.510 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.631      ;
; 0.516 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.637      ;
; 0.518 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.639      ;
; 0.522 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.643      ;
; 0.535 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.654      ;
; 0.536 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.655      ;
; 0.536 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.657      ;
; 0.541 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.662      ;
; 0.558 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.679      ;
; 0.561 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.681      ;
; 0.564 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.685      ;
; 0.566 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.686      ;
; 0.576 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.697      ;
; 0.577 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.698      ;
; 0.584 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.712      ;
; 0.592 ; unidad_control:inst1|reg_1bit:inst5|inst4                   ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4   ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.720      ;
; 0.593 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.721      ;
; 0.609 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.730      ;
; 0.611 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.731      ;
; 0.612 ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.732      ;
; 0.616 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.736      ;
; 0.617 ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.737      ;
; 0.619 ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.740      ;
; 0.620 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.939      ;
; 0.620 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.939      ;
; 0.621 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.749      ;
; 0.625 ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.746      ;
; 0.626 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.945      ;
; 0.647 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.576      ;
; 0.648 ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; -0.155     ; 0.577      ;
; 0.660 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.781      ;
; 0.672 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.800      ;
; 0.683 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.811      ;
; 0.708 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.027      ;
; 0.712 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ; unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.160     ; 0.636      ;
; 0.719 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.038      ;
; 0.720 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.039      ;
; 0.720 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.039      ;
; 0.726 ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.045      ;
; 0.738 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.866      ;
; 0.738 ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.859      ;
; 0.742 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.060      ;
; 0.743 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.061      ;
; 0.748 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.867      ;
; 0.749 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.868      ;
; 0.749 ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.067      ;
; 0.760 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.879      ;
; 0.761 ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.880      ;
; 0.795 ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.916      ;
; 0.796 ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.917      ;
; 0.802 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.921      ;
; 0.818 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4   ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.137      ;
; 0.827 ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.948      ;
; 0.829 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.152      ;
; 0.837 ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ; unidad_control:inst1|reg_1bit:inst5|inst4             ; CLK          ; CLK         ; 0.000        ; -0.160     ; 0.761      ;
; 0.852 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.971      ;
; 0.853 ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4  ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.972      ;
; 0.854 ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.975      ;
; 0.857 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst  ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.180      ;
; 0.857 ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.239      ; 1.180      ;
; 0.858 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.977      ;
; 0.859 ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4   ; CLK          ; CLK         ; 0.000        ; 0.035      ; 0.978      ;
; 0.866 ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2 ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.184      ;
+-------+-------------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst8|inst4         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst        ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst1       ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|MEF:inst6|MEF_estado:inst1|inst2       ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst11|inst4  ;
; -0.087 ; 0.097        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst9|inst4   ;
; -0.076 ; 0.108        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst10|inst4 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst10|inst4  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst6|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst7|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst8|inst4   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; unidad_control:inst1|reg_1bit:inst5|inst4                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst11|inst4 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst1|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst2|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst3|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst4|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst5|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst6|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst7|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst8|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst9|inst4  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst3|reg_1bit:inst|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst1|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst2|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst3|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst4|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst5|inst4   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; almacenamiento:inst4|reg_12bits:inst|reg_1bit:inst|inst4    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst11|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst4|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst5|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst6|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst7|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst9|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst1|reg_1bit:inst|inst4          ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst10|inst4        ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst1|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst2|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst3|inst4         ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; contador:inst|reg_12bits:inst2|reg_1bit:inst|inst4          ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst1|clk                                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst2|clk                                 ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst6|inst1|inst|clk                                  ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst|inst1|inst8|inst4|clk                                  ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst11|inst4|clk                                 ;
; 0.093  ; 0.093        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst9|inst4|clk                                  ;
; 0.104  ; 0.104        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst3|inst10|inst4|clk                                ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst1|inst5|inst4|clk                                       ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; inst4|inst|inst10|inst4|clk                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 1.576 ; 2.309 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 3.402 ; 4.134 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.373 ; 4.076 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.328 ; 4.041 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.402 ; 4.134 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.239 ; 3.969 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 2.917 ; 3.588 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 2.674 ; 3.317 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 2.380 ; 3.006 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 2.252 ; 2.867 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 2.129 ; 2.741 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 1.682 ; 2.232 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 1.603 ; 2.146 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 1.492 ; 2.031 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 1.941 ; 2.627 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 2.049 ; 2.683 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 1.749 ; 2.253 ; Rise       ; CLK             ;
; START     ; CLK        ; 1.429 ; 2.123 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 0.964 ; 1.542 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 1.578 ; 2.248 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 1.437 ; 2.102 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 1.578 ; 2.248 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 1.446 ; 2.084 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.307 ; -2.000 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.591 ; -1.152 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.849 ; -1.413 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.882 ; -1.460 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.019 ; -1.618 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.023 ; -1.624 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.867 ; -1.438 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.864 ; -1.432 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.852 ; -1.419 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.762 ; -1.329 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.772 ; -1.333 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.591 ; -1.152 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.828 ; -1.407 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.592 ; -1.163 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.352 ; -1.993 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.519 ; -2.135 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.032 ; -1.596 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.130 ; -1.779 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.762 ; -1.323 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.902 ; -1.484 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.920 ; -1.489 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.955 ; -1.553 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.902 ; -1.484 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DATA[*]    ; CLK        ; 5.638 ; 5.759 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 4.185 ; 4.095 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 4.121 ; 4.235 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 4.347 ; 4.380 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 4.332 ; 4.361 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 4.251 ; 4.279 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 4.364 ; 4.411 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 5.638 ; 5.759 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 4.823 ; 4.908 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 4.835 ; 4.896 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 5.331 ; 5.397 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 4.975 ; 5.026 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 5.099 ; 5.173 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 4.041 ; 4.122 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.885 ; 3.868 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 4.442 ; 4.498 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 3.896 ; 3.819 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 3.612 ; 3.755 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 3.219 ; 3.324 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.120 ; 3.206 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.384 ; 3.526 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 3.272 ; 3.393 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.355 ; 3.454 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.344 ; 3.460 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 3.007 ; 3.077 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.458 ; 3.591 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.612 ; 3.755 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 3.333 ; 3.420 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 3.021 ; 3.099 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 3.446 ; 3.536 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 4.219 ; 4.379 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 3.235 ; 3.317 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 3.349 ; 3.472 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 4.219 ; 4.379 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.327 ; 3.452 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 3.288 ; 3.389 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.302 ; 3.413 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.299 ; 3.431 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 2.988 ; 3.054 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 3.395 ; 3.504 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.176 ; 3.273 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 3.053 ; 3.109 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.228 ; 3.315 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 4.022 ; 3.868 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DATA[*]    ; CLK        ; 3.135 ; 3.221 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 3.254 ; 3.328 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 3.208 ; 3.261 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 3.308 ; 3.388 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 3.306 ; 3.386 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 3.260 ; 3.313 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 3.135 ; 3.221 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 4.192 ; 4.315 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 3.367 ; 3.465 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 3.262 ; 3.360 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 3.517 ; 3.615 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 3.164 ; 3.252 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 3.285 ; 3.371 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 3.827 ; 3.846 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.620 ; 3.737 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 4.148 ; 4.222 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 3.483 ; 3.421 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 2.946 ; 3.014 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 3.149 ; 3.250 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.054 ; 3.137 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.308 ; 3.446 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 3.201 ; 3.319 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.279 ; 3.375 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.271 ; 3.383 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 2.946 ; 3.014 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.381 ; 3.510 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.527 ; 3.664 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 3.258 ; 3.342 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 2.959 ; 3.035 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 3.366 ; 3.453 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 2.927 ; 2.992 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 3.164 ; 3.243 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 3.276 ; 3.394 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 4.145 ; 4.301 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.254 ; 3.375 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 3.216 ; 3.314 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.229 ; 3.336 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.226 ; 3.354 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 2.927 ; 2.992 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 3.318 ; 3.423 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.108 ; 3.201 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 2.990 ; 3.044 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.158 ; 3.242 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 3.757 ; 3.738 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 4.749 ;    ;    ; 5.489 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 4.613 ;    ;    ; 5.334 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.375 ; 4.372 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.579 ; 4.576 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.579 ; 4.576 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.611 ; 4.608 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.611 ; 4.608 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.579 ; 4.576 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.579 ; 4.576 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.452 ; 4.449 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.375 ; 4.372 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.472 ; 4.469 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.405 ; 4.402 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.492 ; 4.489 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.472 ; 4.469 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.213 ; 3.213 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.410 ; 3.410 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.410 ; 3.410 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.440 ; 3.440 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.440 ; 3.440 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.410 ; 3.410 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.410 ; 3.410 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.287 ; 3.287 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.213 ; 3.213 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.307 ; 3.307 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.243 ; 3.243 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.327 ; 3.327 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.307 ; 3.307 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 4.479     ; 4.479     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 4.699     ; 4.699     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 4.699     ; 4.699     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 4.741     ; 4.741     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 4.741     ; 4.741     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 4.699     ; 4.699     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.699     ; 4.699     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.561     ; 4.561     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.479     ; 4.479     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 4.581     ; 4.581     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 4.509     ; 4.509     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 4.601     ; 4.601     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 4.581     ; 4.581     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; DATA[*]   ; CLK        ; 3.289     ; 3.355     ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 3.500     ; 3.566     ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 3.500     ; 3.566     ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 3.540     ; 3.606     ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 3.540     ; 3.606     ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 3.500     ; 3.566     ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 3.500     ; 3.566     ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 3.366     ; 3.432     ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 3.289     ; 3.355     ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.386     ; 3.452     ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 3.319     ; 3.385     ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 3.406     ; 3.472     ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 3.386     ; 3.452     ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.343  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.343  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -95.414 ; 0.0   ; 0.0      ; 0.0     ; -50.887             ;
;  CLK             ; -95.414 ; 0.000 ; N/A      ; N/A     ; -50.887             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CONTINUAR ; CLK        ; 2.834 ; 3.453 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; 6.269 ; 6.801 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; 6.212 ; 6.738 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; 6.141 ; 6.661 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; 6.269 ; 6.801 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; 5.958 ; 6.488 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; 5.348 ; 5.847 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; 4.860 ; 5.369 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; 4.326 ; 4.844 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; 4.087 ; 4.581 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; 3.833 ; 4.323 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; 2.995 ; 3.401 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; 2.842 ; 3.244 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; 2.649 ; 3.004 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; 3.507 ; 3.976 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; 3.671 ; 4.057 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; 3.088 ; 3.422 ; Rise       ; CLK             ;
; START     ; CLK        ; 2.523 ; 3.089 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; 1.706 ; 2.134 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; 2.840 ; 3.324 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; 2.559 ; 3.032 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; 2.840 ; 3.324 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; 2.628 ; 3.093 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CONTINUAR ; CLK        ; -1.307 ; -2.000 ; Rise       ; CLK             ;
; DATA[*]   ; CLK        ; -0.591 ; -1.152 ; Rise       ; CLK             ;
;  DATA[0]  ; CLK        ; -0.849 ; -1.413 ; Rise       ; CLK             ;
;  DATA[1]  ; CLK        ; -0.882 ; -1.460 ; Rise       ; CLK             ;
;  DATA[2]  ; CLK        ; -1.019 ; -1.618 ; Rise       ; CLK             ;
;  DATA[3]  ; CLK        ; -1.023 ; -1.624 ; Rise       ; CLK             ;
;  DATA[4]  ; CLK        ; -0.867 ; -1.438 ; Rise       ; CLK             ;
;  DATA[5]  ; CLK        ; -0.864 ; -1.432 ; Rise       ; CLK             ;
;  DATA[6]  ; CLK        ; -0.852 ; -1.419 ; Rise       ; CLK             ;
;  DATA[7]  ; CLK        ; -0.762 ; -1.329 ; Rise       ; CLK             ;
;  DATA[8]  ; CLK        ; -0.772 ; -1.333 ; Rise       ; CLK             ;
;  DATA[9]  ; CLK        ; -0.591 ; -1.152 ; Rise       ; CLK             ;
;  DATA[10] ; CLK        ; -0.828 ; -1.407 ; Rise       ; CLK             ;
;  DATA[11] ; CLK        ; -0.592 ; -1.163 ; Rise       ; CLK             ;
; LOAD_F    ; CLK        ; -1.352 ; -1.993 ; Rise       ; CLK             ;
; LOAD_I    ; CLK        ; -1.519 ; -2.135 ; Rise       ; CLK             ;
; RECARGAR  ; CLK        ; -1.032 ; -1.596 ; Rise       ; CLK             ;
; START     ; CLK        ; -1.130 ; -1.779 ; Rise       ; CLK             ;
; UP_DOWN   ; CLK        ; -0.762 ; -1.323 ; Rise       ; CLK             ;
; b[*]      ; CLK        ; -0.902 ; -1.484 ; Rise       ; CLK             ;
;  b[0]     ; CLK        ; -0.920 ; -1.489 ; Rise       ; CLK             ;
;  b[1]     ; CLK        ; -0.955 ; -1.553 ; Rise       ; CLK             ;
;  b[2]     ; CLK        ; -0.902 ; -1.484 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DATA[*]    ; CLK        ; 9.492 ; 9.558 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 7.168 ; 7.070 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 7.123 ; 7.173 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 7.455 ; 7.384 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 7.429 ; 7.379 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 7.376 ; 7.312 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 7.574 ; 7.550 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 9.492 ; 9.558 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 8.409 ; 8.399 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 8.427 ; 8.408 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 9.313 ; 9.258 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 8.646 ; 8.638 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 8.911 ; 8.909 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 6.868 ; 6.879 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 6.613 ; 6.545 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 7.619 ; 7.556 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 6.556 ; 6.568 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 6.151 ; 6.200 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 5.464 ; 5.516 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 5.232 ; 5.322 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 5.764 ; 5.815 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 5.544 ; 5.602 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 5.757 ; 5.744 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 5.701 ; 5.715 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 5.110 ; 5.115 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 5.875 ; 5.917 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 6.151 ; 6.200 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 5.693 ; 5.710 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 5.141 ; 5.153 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 5.924 ; 5.913 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 6.876 ; 7.012 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 5.524 ; 5.510 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 5.707 ; 5.706 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 6.876 ; 7.012 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 5.682 ; 5.700 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 5.588 ; 5.594 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 5.609 ; 5.621 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 5.652 ; 5.656 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 5.090 ; 5.099 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 5.811 ; 5.830 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 5.383 ; 5.410 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 5.203 ; 5.222 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 5.506 ; 5.512 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 6.709 ; 6.646 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DATA[*]    ; CLK        ; 3.135 ; 3.221 ; Rise       ; CLK             ;
;  DATA[0]   ; CLK        ; 3.254 ; 3.328 ; Rise       ; CLK             ;
;  DATA[1]   ; CLK        ; 3.208 ; 3.261 ; Rise       ; CLK             ;
;  DATA[2]   ; CLK        ; 3.308 ; 3.388 ; Rise       ; CLK             ;
;  DATA[3]   ; CLK        ; 3.306 ; 3.386 ; Rise       ; CLK             ;
;  DATA[4]   ; CLK        ; 3.260 ; 3.313 ; Rise       ; CLK             ;
;  DATA[5]   ; CLK        ; 3.135 ; 3.221 ; Rise       ; CLK             ;
;  DATA[6]   ; CLK        ; 4.192 ; 4.315 ; Rise       ; CLK             ;
;  DATA[7]   ; CLK        ; 3.367 ; 3.465 ; Rise       ; CLK             ;
;  DATA[8]   ; CLK        ; 3.262 ; 3.360 ; Rise       ; CLK             ;
;  DATA[9]   ; CLK        ; 3.517 ; 3.615 ; Rise       ; CLK             ;
;  DATA[10]  ; CLK        ; 3.164 ; 3.252 ; Rise       ; CLK             ;
;  DATA[11]  ; CLK        ; 3.285 ; 3.371 ; Rise       ; CLK             ;
; ERROR      ; CLK        ; 3.827 ; 3.846 ; Rise       ; CLK             ;
; FIN        ; CLK        ; 3.620 ; 3.737 ; Rise       ; CLK             ;
; IenVI_UA   ; CLK        ; 4.148 ; 4.222 ; Rise       ; CLK             ;
; OenVC_UC   ; CLK        ; 3.483 ; 3.421 ; Rise       ; CLK             ;
; OregA[*]   ; CLK        ; 2.946 ; 3.014 ; Rise       ; CLK             ;
;  OregA[0]  ; CLK        ; 3.149 ; 3.250 ; Rise       ; CLK             ;
;  OregA[1]  ; CLK        ; 3.054 ; 3.137 ; Rise       ; CLK             ;
;  OregA[2]  ; CLK        ; 3.308 ; 3.446 ; Rise       ; CLK             ;
;  OregA[3]  ; CLK        ; 3.201 ; 3.319 ; Rise       ; CLK             ;
;  OregA[4]  ; CLK        ; 3.279 ; 3.375 ; Rise       ; CLK             ;
;  OregA[5]  ; CLK        ; 3.271 ; 3.383 ; Rise       ; CLK             ;
;  OregA[6]  ; CLK        ; 2.946 ; 3.014 ; Rise       ; CLK             ;
;  OregA[7]  ; CLK        ; 3.381 ; 3.510 ; Rise       ; CLK             ;
;  OregA[8]  ; CLK        ; 3.527 ; 3.664 ; Rise       ; CLK             ;
;  OregA[9]  ; CLK        ; 3.258 ; 3.342 ; Rise       ; CLK             ;
;  OregA[10] ; CLK        ; 2.959 ; 3.035 ; Rise       ; CLK             ;
;  OregA[11] ; CLK        ; 3.366 ; 3.453 ; Rise       ; CLK             ;
; OregB[*]   ; CLK        ; 2.927 ; 2.992 ; Rise       ; CLK             ;
;  OregB[0]  ; CLK        ; 3.164 ; 3.243 ; Rise       ; CLK             ;
;  OregB[1]  ; CLK        ; 3.276 ; 3.394 ; Rise       ; CLK             ;
;  OregB[2]  ; CLK        ; 4.145 ; 4.301 ; Rise       ; CLK             ;
;  OregB[3]  ; CLK        ; 3.254 ; 3.375 ; Rise       ; CLK             ;
;  OregB[4]  ; CLK        ; 3.216 ; 3.314 ; Rise       ; CLK             ;
;  OregB[5]  ; CLK        ; 3.229 ; 3.336 ; Rise       ; CLK             ;
;  OregB[6]  ; CLK        ; 3.226 ; 3.354 ; Rise       ; CLK             ;
;  OregB[7]  ; CLK        ; 2.927 ; 2.992 ; Rise       ; CLK             ;
;  OregB[8]  ; CLK        ; 3.318 ; 3.423 ; Rise       ; CLK             ;
;  OregB[9]  ; CLK        ; 3.108 ; 3.201 ; Rise       ; CLK             ;
;  OregB[10] ; CLK        ; 2.990 ; 3.044 ; Rise       ; CLK             ;
;  OregB[11] ; CLK        ; 3.158 ; 3.242 ; Rise       ; CLK             ;
; PAUSA      ; CLK        ; 3.757 ; 3.738 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 8.145 ;    ;    ; 8.562 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; LOAD_I     ; IenVI_UA    ; 4.613 ;    ;    ; 5.334 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ERROR         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OenVC_UC      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IenVI_UA      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; FIN           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PAUSA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregA[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OregB[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_I                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; START                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RECARGAR                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CONTINUAR               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; b[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LOAD_F                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UP_DOWN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OregA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OregB[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OregB[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; OregB[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; OregB[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ERROR         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OenVC_UC      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IenVI_UA      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; FIN           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; PAUSA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregA[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregA[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; OregA[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; OregB[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OregB[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; OregB[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; OregB[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; DATA[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 821      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 821      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 120   ; 120  ;
; Unconstrained Output Ports      ; 41    ; 41   ;
; Unconstrained Output Port Paths ; 213   ; 213  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jul 30 02:06:20 2025
Info: Command: quartus_sta TEI_GRUPO17 -c TEI_GRUPO17
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TEI_GRUPO17.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.343             -95.414 CLK 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.342               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.821
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.821             -81.781 CLK 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.927
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.927             -33.354 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.887 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4612 megabytes
    Info: Processing ended: Wed Jul 30 02:06:22 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


