{"title":"Hazard3 คอร์ RISC-V แบบโอเพนซอร์ส ออกแบบคนนเดียว ใช้งานจริงแล้วในชิป RP2350","link":"https://www.blognone.com/node/141393","date":1723565917000,"content":"<div><div><div><p>หลังจาก <a href=\"https://www.blognone.com/node/141324\">Raspberry Pi เปิดตัวชิป RP2350</a> ไป ฟีเจอร์อย่างหนึ่งของชิปนี้คือมี<a href=\"https://github.com/Wren6991/Hazard3\">คอร์ Hazard3</a> อยู่ด้วย โดยคอร์นี้ออกแบบโดย Luke Wren วิศวกรของ Raspbery Pi เอง</p>\n<p>Hazard3 เป็นการลดรูปจาก Hazard5 ที่ Luke ออกแบบไว้ก่อนหน้านี้ การออกแบบเน้นความเรียบง่ายเพราะมีการทำงานเพียง 3 ขั้น คอร์นี้อิมพลีเมนต์ชุดคำสั่ง RV32I พร้อมส่วนเสริมอีกชุดหนึ่ง เช่น ชุดคำสั่งคูณหารเลขจำนวนเต็ม, คำสั่งหน่วยความจำแบบ atomic, ชุดคำสั่งสำหรับการบีบอัดข้อมูล, ชุดคำสั่ง bit manipulation กระบวนการออกแบบใช้เวลาหลัง fork code จาก Hazard5 เพียงไม่ถึงสัปดาห์</p>\n<p>สำหรับผู้สนใจสามารถคอมไพล์ซีพียูใส่ FPGA เพื่อทดลองได้ ทาง Luke ได้ทดสอบซีพียูนี้กับบอร์ด ULX3S (ราคา 145 ดอลลาร์) และบอร์ด iCEBreaker (ราคา 79.95 ดอลลาร์) ตัวโค้ดมีสัญญาอนุญาตแบบ Apache 2.0 จึงใช้งานได้แทบทุกรูปแบบ</p>\n<p>สถาปัตยกรรม RISC-V นั้นเป็นเพียงสถาปัตยกรรมชุดคำสั่ง จำเป็นต้องมีโค้ดที่อิมพลีเมนต์คำสั่งต่างๆ ออกมาเป็นวงจร ซึ่งบางแบบก็อาจจะเป็นการออกแบบแบบปิดซอร์ส การที่ Hazard3 จะถูกใช้งานในวงกว้างเพราะติดไปกับชิป RP2350 แถมยังเปิดให้นำไปใช้งานในที่อื่นๆ ได้จึงน่าจะเป็นโอกาสให้มีการใช้ซอฟต์แวร์สำหรับซีพียู RISC-V มากขึ้น</p>\n<p>ที่มา - <a href=\"https://riscv.org/news/2024/08/raspberry-pi-launch-new-rp2350-microcontroller-and-pico-2-development-board-with-risc-v-support/\">RISC-V</a></p>\n<p><img src=\"https://www.blognone.com/sites/default/files/externals/d8f96414e7749e43b050c51a2aa3ad67.png\" /></p>\n</div></div></div><div><div>Topics: </div><div><div><a href=\"/topics/risc-v\">RISC-V</a></div><div><a href=\"/topics/cpu\">CPU</a></div></div></div>","author":"lew","siteTitle":"Blognone","siteHash":"ededadcf18490b3937e7dd89ebe8c00dc129addbdf1ebe4aff1f458146693da0","entryHash":"403c3c61b3038142e48f1697d8d00f5b3746135627d9d416c0970aa3e00a3fb8","category":"Thai"}