{"id": "Q1", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需访问主存获取操作数的有效地址，且该地址由指令字中的地址字段间接给出，则下列哪一阶段会执行该操作？ A. 取指周期； B. 间址周期； C. 执行周期； D. 中断周期", "answer_label": "B", "answer_explain": "间址周期用于获取操作数的有效地址。当指令采用间接寻址时，需先从主存读取有效地址，该过程发生在间址周期，位于取指周期之后、执行周期之前。", "answer": "B || 解析：间址周期用于获取操作数的有效地址。当指令采用间接寻址时，需先从主存读取有效地址，该过程发生在间址周期，位于取指周期之后、执行周期之前。"}
{"id": "Q2", "type": "单项选择题", "question": "下列关于CPU寄存器的描述中，哪一项是正确的？ A. 程序计数器PC属于用户不可见寄存器； B. 累加寄存器ACC用于暂存ALU运算结果； C. 通用寄存器组GPRs对用户透明； D. 指令寄存器IR可被程序员直接修改以改变执行流程", "answer_label": "B", "answer_explain": "ACC是运算器中的暂存寄存器，用于存放ALU运算结果。PC和GPRs为用户可见寄存器，IR由硬件自动更新，不可由程序员直接修改。", "answer": "B || 解析：ACC是运算器中的暂存寄存器，用于存放ALU运算结果。PC和GPRs为用户可见寄存器，IR由硬件自动更新，不可由程序员直接修改。"}
{"id": "Q3", "type": "单项选择题", "question": "在单周期处理器中，所有指令的执行时间相同，其主要缺点是： A. 无法支持多条指令并行执行； B. 指令周期由最长指令决定，导致效率降低； C. 不支持中断处理； D. 无法实现流水线操作", "answer_label": "B", "answer_explain": "单周期处理器为最长指令设计周期，即使短指令也需等待，造成资源浪费，降低整体运行效率，这是其主要缺点。", "answer": "B || 解析：单周期处理器为最长指令设计周期，即使短指令也需等待，造成资源浪费，降低整体运行效率，这是其主要缺点。"}
{"id": "Q4", "type": "单项选择题", "question": "在中断周期中，程序断点被存入堆栈时，SP（堆栈指针）如何变化？ A. SP加1； B. SP减1； C. SP保持不变； D. SP被清零", "answer_label": "B", "answer_explain": "计算机堆栈向低地址方向增长，进栈操作先修改SP（减1），再存入数据，因此SP减1。", "answer": "B || 解析：计算机堆栈向低地址方向增长，进栈操作先修改SP（减1），再存入数据，因此SP减1。"}
{"id": "Q5", "type": "单项选择题", "question": "下列哪项不属于数据通路的组成部分？ A. ALU； B. 通用寄存器组； C. 程序计数器PC； D. 指令译码器ID", "answer_label": "D", "answer_explain": "指令译码器ID属于控制部件，用于解析指令操作码，不参与数据流动，不属于数据通路组成部分。", "answer": "D || 解析：指令译码器ID属于控制部件，用于解析指令操作码，不参与数据流动，不属于数据通路组成部分。"}
{"id": "Q6", "type": "单项选择题", "question": "在多周期处理器中，一条指令的执行周期数取决于什么？ A. 指令字长； B. 指令类型和所需操作步骤； C. CPU主频； D. 主存容量", "answer_label": "B", "answer_explain": "多周期处理器根据指令类型分配不同数量的周期，如访存指令需更多周期，因此执行周期数取决于指令类型与操作步骤。", "answer": "B || 解析：多周期处理器根据指令类型分配不同数量的周期，如访存指令需更多周期，因此执行周期数取决于指令类型与操作步骤。"}
{"id": "Q7", "type": "简答题", "question": "请结合指令周期与数据通路，说明一条间接寻址的加法指令从取指到执行完成，数据流经过的主要部件及控制信号作用。", "answer": "取指周期：PC→MAR→地址总线→主存，读指令→MDR→IR，PC+1。间址周期：IR地址字段→MAR→地址总线→主存，读有效地址→MDR。执行周期：有效地址→MAR→主存，取操作数→MDR→暂存寄存器→ALU，与另一操作数相加，结果存ACC。控制信号协调各部件按序工作。"}
{"id": "Q8", "type": "简答题", "question": "为何在流水线处理器中，即使CPI=1，仍可能因数据相关或控制相关导致性能下降？请结合数据通路与控制部件的作用说明。", "answer": "流水线中CPI=1需理想条件。数据相关时，后续指令需等待前一条指令结果，导致流水线停顿；控制相关如分支指令，需等待条件判断完成才能确定下一条指令，控制部件需生成新PC，造成流水线气泡。数据通路中ALU、寄存器等部件需时间响应，控制信号延迟也影响流水线效率。"}
{"id": "Q9", "type": "单项选择题", "question": "在执行一条无条件转移指令JMP X时，下列哪项描述正确？ A. 需要进入间址周期获取目标地址； B. PC的值直接更新为X，无需加1； C. 执行周期中必须访问主存取操作数； D. 必须进入中断周期处理转移请求", "answer_label": "B", "answer_explain": "JMP X是无条件转移，执行阶段直接将目标地址X写入PC，不再执行PC+1，也不访问主存或进入中断周期。", "answer": "B || 解析：JMP X是无条件转移，执行阶段直接将目标地址X写入PC，不再执行PC+1，也不访问主存或进入中断周期。"}
{"id": "Q10", "type": "简答题", "question": "说明程序状态字PSW寄存器在指令执行中的作用，并举例说明其标志位如何影响条件转移指令的执行。", "answer": "PSW保存算术/逻辑运算结果的状态信息，如ZF（零标志）、SF（符号标志）、CF（进位标志）、OF（溢出标志）。例如，CMP指令后，若结果为零，ZF=1，条件转移指令JZ（若零则跳转）将根据ZF=1执行跳转；若结果为负，SF=1，JL（若小于则跳转）将触发跳转。PSW是条件转移的判断依据。"}
{"id": "Q11", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需访问主存获取操作数的有效地址，且该地址位于一次间接寻址的内存单元中，则以下哪一数据流顺序正确？ A. PC→MAR→地址总线→存储器；Ad(IR)→MAR→地址总线→存储器；存储器→数据总线→MDR；； B. Ad(IR)→MAR→地址总线→存储器；PC→MAR→地址总线→存储器；存储器→数据总线→MDR；； C. PC→MAR→地址总线→存储器；存储器→数据总线→MDR；Ad(IR)→MAR→地址总线→存储器；； D. Ad(IR)→MAR→地址总线→存储器；存储器→数据总线→MDR；PC→MAR→地址总线→存储器；", "answer_label": "A", "answer_explain": "间址周期在取指后进行，先由Ad(IR)送至MAR获取有效地址，经地址总线访问存储器，读出有效地址存入MDR，顺序正确。PC用于取指，应在间址前完成。", "answer": "A || 解析：间址周期在取指后进行，先由Ad(IR)送至MAR获取有效地址，经地址总线访问存储器，读出有效地址存入MDR，顺序正确。PC用于取指，应在间址前完成。"}
{"id": "Q12", "type": "单项选择题", "question": "关于CPU中寄存器的分类，以下哪项描述正确？ A. 程序计数器PC属于用户不可见寄存器，因其由硬件自动管理；； B. 通用寄存器组GPRs是用户可见寄存器，程序员可直接访问以提高效率；； C. 累加寄存器ACC是用户不可见寄存器，仅用于暂存ALU结果，不可编程；； D. 指令寄存器IR属于用户可见寄存器，可在汇编语言中显式使用；", "answer_label": "B", "answer_explain": "GPRs是用户可见寄存器，可编程，用于存放操作数和地址，减少访存。PC虽由硬件管理，但属用户可见；IR和ACC为不可见寄存器，不可编程。", "answer": "B || 解析：GPRs是用户可见寄存器，可编程，用于存放操作数和地址，减少访存。PC虽由硬件管理，但属用户可见；IR和ACC为不可见寄存器，不可编程。"}
{"id": "Q13", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要优势在于？ A. 提高时钟频率，使所有指令在单周期内完成；； B. 允许复杂指令使用更多周期，简化控制逻辑；； C. 实现指令流水线，使每周期完成一条指令；； D. 降低功耗，因每条指令执行时间更短；", "answer_label": "B", "answer_explain": "多周期方案允许复杂指令分配更多周期，避免为简单指令浪费资源，从而简化控制逻辑，提高整体效率。流水线是另一方案，非多周期特点。", "answer": "B || 解析：多周期方案允许复杂指令分配更多周期，避免为简单指令浪费资源，从而简化控制逻辑，提高整体效率。流水线是另一方案，非多周期特点。"}
{"id": "Q14", "type": "单项选择题", "question": "在中断周期中，将程序断点存入堆栈时，SP先减1的原因是？ A. 堆栈向高地址方向增长，需先调整栈顶；； B. 堆栈向低地址方向增长，进栈操作需减SP；； C. SP减1可避免栈溢出，保护现场；； D. 减1操作可加快中断响应速度；", "answer_label": "B", "answer_explain": "教材明确指出：堆栈向低地址方向增长，进栈操作是先减SP再写入数据，以确保新数据存入正确位置。此为标准设计。", "answer": "B || 解析：教材明确指出：堆栈向低地址方向增长，进栈操作是先减SP再写入数据，以确保新数据存入正确位置。此为标准设计。"}
{"id": "Q15", "type": "单项选择题", "question": "在数据通路中，以下哪项属于时序逻辑元件？ A. 多路选择器；； B. 加法器；； C. 通用寄存器组；； D. 三态门；", "answer_label": "C", "answer_explain": "时序逻辑元件含记忆单元，受时钟控制。通用寄存器组为时序元件，其余均为组合逻辑元件，无存储功能。", "answer": "C || 解析：时序逻辑元件含记忆单元，受时钟控制。通用寄存器组为时序元件，其余均为组合逻辑元件，无存储功能。"}
{"id": "Q16", "type": "单项选择题", "question": "在单周期处理器中，若某条指令执行时间较长，会导致？ A. 其他短指令执行速度加快；； B. 整体系统吞吐率下降；； C. 时钟周期变短，提升性能；； D. 指令间可并行执行；", "answer_label": "B", "answer_explain": "单周期处理器所有指令共享同一周期，周期长度由最长指令决定，导致短指令也需等待，降低整体吞吐率。", "answer": "B || 解析：单周期处理器所有指令共享同一周期，周期长度由最长指令决定，导致短指令也需等待，降低整体吞吐率。"}
{"id": "Q17", "type": "简答题", "question": "请结合数据通路与控制部件的关系，说明一条加法指令从取指到执行完成的全过程，需涵盖至少三个关键寄存器与一次数据流路径。", "answer": "取指阶段：PC→MAR→地址总线→存储器，读出指令送至MDR→IR，PC自动加1。执行阶段：IR中操作码触发控制信号，将两个操作数（如GPRs中）送至ALU输入端，ALU执行加法，结果存入ACC或目标寄存器。数据流路径：GPRs→ALU→ACC，由控制部件生成微操作信号协调各部件工作。"}
{"id": "Q18", "type": "简答题", "question": "为何在中断周期中，进栈操作需先修改SP再写入数据？请结合堆栈增长方向与中断处理流程说明。", "answer": "堆栈向低地址方向增长，进栈时需先将SP减1以指向新栈顶，再将数据写入该地址。若先写后减，会覆盖原栈顶数据。中断周期中保存PC值需如此操作，确保断点正确保存，避免现场破坏。"}
{"id": "Q19", "type": "简答题", "question": "在多周期处理器中，为何一条转移指令的指令周期可能包含取指、间址和执行三个周期，而一条加法指令仅需取指和执行两个周期？请从寻址方式与数据流角度分析。", "answer": "转移指令若为间接寻址，需先访问内存获取目标地址（间址周期），再执行跳转；而加法指令为直接寻址或寄存器寻址，无需访问主存取操作数，故无间址周期。数据流路径不同导致周期数差异，多周期方案据此优化执行效率。"}
{"id": "Q20", "type": "简答题", "question": "请说明程序状态字（PSW）寄存器在指令执行中的作用，并举例说明其如何影响条件转移指令的执行流程。", "answer": "PSW保存算术/逻辑运算结果的状态标志，如ZF（零标志）、SF（符号标志）、CF（进位标志）等。例如，CMP指令后，若结果为零，则ZF=1，后续JZ（零则跳转）指令检测ZF，若为1则修改PC，实现条件转移，否则继续顺序执行。"}
{"id": "Q21", "type": "单项选择题", "question": "在CPU执行一条间接寻址的加载指令时，下列哪一数据流顺序正确描述了从取指到执行阶段的完整过程？ A. PC→MAR→地址总线→存储器；IR→MDR→ALU；Ad(IR)→MAR→地址总线→存储器；MDR→ACC；； B. PC→MAR→地址总线→存储器；IR→MDR；Ad(IR)→MAR→地址总线→存储器；MDR→MAR；MDR→ACC；； C. PC→MAR→地址总线→存储器；IR→MDR；Ad(IR)→MAR→地址总线→存储器；MDR→ACC；； D. PC→MAR→地址总线→存储器；IR→MDR；Ad(IR)→MAR→地址总线→存储器；MDR→MAR→地址总线→存储器；MDR→ACC", "answer_label": "C", "answer_explain": "取指阶段PC→MAR→存储器，IR接收指令；间址周期Ad(IR)送MAR取有效地址，存入MDR；执行阶段MDR→ACC完成加载。B、D中MDR→MAR为错误路径，A中IR→MDR→ALU无依据。", "answer": "C || 解析：取指阶段PC→MAR→存储器，IR接收指令；间址周期Ad(IR)送MAR取有效地址，存入MDR；执行阶段MDR→ACC完成加载。B、D中MDR→MAR为错误路径，A中IR→MDR→ALU无依据。"}
{"id": "Q22", "type": "单项选择题", "question": "关于CPU中用户不可见寄存器，下列说法正确的是？ A. 可通过汇编指令直接访问以提高效率；； B. 用于存储程序状态信息如CF、ZF等；； C. 由控制部件使用，对程序员透明；； D. 包括通用寄存器组和程序计数器", "answer_label": "C", "answer_explain": "用户不可见寄存器如MDR、暂存寄存器等由控制部件使用，不可编程。B错在PSW是用户可见的；D中通用寄存器和PC均为用户可见。", "answer": "C || 解析：用户不可见寄存器如MDR、暂存寄存器等由控制部件使用，不可编程。B错在PSW是用户可见的；D中通用寄存器和PC均为用户可见。"}
{"id": "Q23", "type": "单项选择题", "question": "在多周期处理器中，一条指令的执行周期数取决于什么？ A. 指令的字节数；； B. 指令的操作码长度；； C. 指令所需完成的微操作步骤数量；； D. CPU主频高低", "answer_label": "C", "answer_explain": "多周期处理器为不同指令分配不同周期数，依据是其所需微操作步骤数。A、B、D均非决定因素，与周期数无直接关系。", "answer": "C || 解析：多周期处理器为不同指令分配不同周期数，依据是其所需微操作步骤数。A、B、D均非决定因素，与周期数无直接关系。"}
{"id": "Q24", "type": "单项选择题", "question": "在中断周期中，为何进栈操作是先将SP减1再写入数据？ A. 因为堆栈向高地址增长；； B. 因为SP指向栈底；； C. 因为堆栈向低地址增长；； D. 因为中断服务程序入口地址较小", "answer_label": "C", "answer_explain": "教材明确指出：计算机堆栈向低地址方向增长，进栈时SP减1，以指向新栈顶。A错误；B、D无依据。", "answer": "C || 解析：教材明确指出：计算机堆栈向低地址方向增长，进栈时SP减1，以指向新栈顶。A错误；B、D无依据。"}
{"id": "Q25", "type": "单项选择题", "question": "下列哪项不属于数据通路的组成部分？ A. ALU；； B. 通用寄存器组；； C. 程序计数器；； D. 指令译码器", "answer_label": "D", "answer_explain": "数据通路是数据流动路径，包含ALU、寄存器等。指令译码器属于控制部件，不参与数据流动，是控制信号生成元件。", "answer": "D || 解析：数据通路是数据流动路径，包含ALU、寄存器等。指令译码器属于控制部件，不参与数据流动，是控制信号生成元件。"}
{"id": "Q26", "type": "单项选择题", "question": "在流水线处理器中，若某条指令因数据相关而发生阻塞，其主要原因是？ A. 控制器无法生成控制信号；； B. 数据通路中ALU无法执行运算；； C. 后续指令所需操作数尚未产生；； D. 指令译码器发生错误", "answer_label": "C", "answer_explain": "流水线阻塞因数据相关导致，即后续指令需用的源操作数尚未由前一条指令计算完成，无法继续执行。", "answer": "C || 解析：流水线阻塞因数据相关导致，即后续指令需用的源操作数尚未由前一条指令计算完成，无法继续执行。"}
{"id": "Q27", "type": "简答题", "question": "请结合指令周期与数据通路，说明一条间接寻址的加法指令（ADD @addr）从取指到执行完成的全过程，需包含关键寄存器与数据流向。", "answer": "取指：PC→MAR→地址总线→主存，指令→MDR→IR，PC+1。间址：Ad(IR)→MAR→地址总线→主存，有效地址→MDR。执行：有效地址→MAR→地址总线→主存，操作数→MDR→暂存寄存器→ALU，ACC参与运算，结果存ACC。数据流经ALU、寄存器、总线，由控制部件协调。"}
{"id": "Q28", "type": "简答题", "question": "为何多周期处理器比单周期处理器更高效？请从指令执行时间、资源利用率和控制复杂度三方面分析。", "answer": "单周期处理器以最长指令周期为基准，导致短指令浪费时间；多周期处理器按需分配周期，提升资源利用率。虽控制逻辑更复杂，但整体吞吐率更高，避免了时钟周期浪费，实现更优性能。"}
{"id": "Q29", "type": "简答题", "question": "在中断周期中，为何要先保存断点再更新PC？请结合SP、PC、MDR的作用说明。", "answer": "中断响应需先保存断点（PC内容）至堆栈，防止丢失当前执行位置。SP先减1指向新栈顶，PC→MDR→数据总线→主存，确保中断返回时能正确恢复执行。若先改PC则断点丢失，无法返回。"}
{"id": "Q30", "type": "简答题", "question": "若某指令执行中需访问多个存储器，且涉及间址与中断，其指令周期应包含哪些阶段？请按顺序说明各阶段任务与关键数据流。", "answer": "顺序为：取指周期（PC→MAR→主存→IR，PC+1）；间址周期（Ad(IR)→MAR→主存→MDR，取有效地址）；执行周期（有效地址→MAR→主存→MDR，取操作数，ALU运算）；中断周期（SP减1→MAR→主存，PC→MDR→主存，中断服务地址→PC）。"}
{"id": "Q31", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令为间接寻址的转移指令，其完整的指令周期应包含哪些阶段？ A. 取指周期、执行周期；； B. 取指周期、间址周期、执行周期；； C. 取指周期、间址周期、执行周期、中断周期；； D. 取指周期、执行周期、中断周期", "answer_label": "B", "answer_explain": "间接寻址需先通过间址周期获取有效地址，再进入执行周期。转移指令不涉及中断，故无需中断周期。选项B正确覆盖了间接寻址转移指令的完整流程。", "answer": "B || 解析：间接寻址需先通过间址周期获取有效地址，再进入执行周期。转移指令不涉及中断，故无需中断周期。选项B正确覆盖了间接寻址转移指令的完整流程。"}
{"id": "Q32", "type": "单项选择题", "question": "关于程序状态字（PSW）寄存器，以下说法正确的是？ A. PSW属于用户可见寄存器，可被程序员直接访问；； B. PSW仅保存溢出标志（OF）和零标志（ZF）；； C. PSW中的标志位由ALU运算结果设置，用于条件转移判断；； D. PSW在中断周期中不会被修改", "answer_label": "C", "answer_explain": "PSW保存由ALU运算产生的多种状态标志（如ZF、SF、CF、OF），用于条件转移判断。它属于用户可见寄存器，但选项A错误在于其不可被直接编程。D错误，中断时PSW可能被保存。", "answer": "C || 解析：PSW保存由ALU运算产生的多种状态标志（如ZF、SF、CF、OF），用于条件转移判断。它属于用户可见寄存器，但选项A错误在于其不可被直接编程。D错误，中断时PSW可能被保存。"}
{"id": "Q33", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要原因是？ A. 指令长度不同导致取指时间差异；； B. 控制器采用流水线结构，各阶段并行执行；； C. 每条指令所需微操作步骤数量不同；； D. 时钟周期长度可动态调整以匹配指令复杂度", "answer_label": "C", "answer_explain": "多周期处理器为不同指令分配不同周期数，核心在于其微操作序列长度不同。复杂指令如乘法需更多微操作，故周期数多。A、B、D均不符合多周期处理器定义。", "answer": "C || 解析：多周期处理器为不同指令分配不同周期数，核心在于其微操作序列长度不同。复杂指令如乘法需更多微操作，故周期数多。A、B、D均不符合多周期处理器定义。"}
{"id": "Q34", "type": "单项选择题", "question": "在中断周期中，将程序断点存入堆栈时，SP减1的原因是？ A. 堆栈向高地址方向增长；； B. SP指向栈顶，进栈需先更新指针；； C. 程序计数器PC值需先入栈；； D. 堆栈采用先进后出结构，必须减指针", "answer_label": "B", "answer_explain": "进栈操作先修改SP（减1），再写入数据，确保SP始终指向栈顶。计算机堆栈向低地址方向增长，故SP减1。选项B准确描述了操作顺序与机制。", "answer": "B || 解析：进栈操作先修改SP（减1），再写入数据，确保SP始终指向栈顶。计算机堆栈向低地址方向增长，故SP减1。选项B准确描述了操作顺序与机制。"}
{"id": "Q35", "type": "单项选择题", "question": "在数据通路中，以下哪个元件属于时序逻辑元件？ A. 多路选择器；； B. 加法器；； C. 三态门；； D. 通用寄存器组", "answer_label": "D", "answer_explain": "时序逻辑元件包含记忆单元，必须在时钟控制下工作。通用寄存器组具有存储功能，属于时序逻辑元件。多路选择器、加法器、三态门均为组合逻辑元件。", "answer": "D || 解析：时序逻辑元件包含记忆单元，必须在时钟控制下工作。通用寄存器组具有存储功能，属于时序逻辑元件。多路选择器、加法器、三态门均为组合逻辑元件。"}
{"id": "Q36", "type": "单项选择题", "question": "在单周期处理器中，所有指令在一个时钟周期内完成，其主要缺点是？ A. 不支持中断处理；； B. 指令执行效率低，因受限于最长指令周期；； C. 无法实现流水线执行；； D. 无法访问主存储器", "answer_label": "B", "answer_explain": "单周期处理器为最长指令设计周期，导致短指令也需等待，降低整体效率。A、C、D均错误：单周期支持中断、不禁止流水线、可访问内存。", "answer": "B || 解析：单周期处理器为最长指令设计周期，导致短指令也需等待，降低整体效率。A、C、D均错误：单周期支持中断、不禁止流水线、可访问内存。"}
{"id": "Q37", "type": "简答题", "question": "请结合数据通路与控制部件的关系，说明一条ADD指令从取指到执行完成的全过程，需涵盖寄存器、数据流路径及控制信号作用。", "answer": "取指阶段：PC→MAR→地址总线→主存，读命令→主存→数据总线→MDR→IR，PC+1。间址阶段：若为间接寻址，Ad(IR)→MAR→主存→MDR。执行阶段：IR操作码→ID→CU，生成控制信号，源操作数→ALU，结果→ACC，标志位更新至PSW。控制部件通过微操作信号协调数据通路各部件协同工作。"}
{"id": "Q38", "type": "简答题", "question": "为何在中断周期中，程序断点的保存需先修改SP再写入？请结合堆栈增长方向与进栈操作顺序说明。", "answer": "计算机堆栈向低地址方向增长，进栈操作需先将SP减1以指向新栈顶，再将数据写入该地址。若先写入再修改SP，会导致栈顶数据被覆盖。因此中断周期中先SP减1，再将PC值写入，确保断点正确保存。"}
{"id": "Q39", "type": "简答题", "question": "在多周期处理器中，为何一条乘法指令的指令周期可能包含多个机器周期？请从微操作与控制信号角度解释。", "answer": "乘法指令需多个微操作完成（如移位、加法、计数），每步由控制部件生成特定控制信号。多周期处理器将这些微操作分步执行，每个步骤对应一个周期。控制信号按序产生，确保ALU、寄存器等部件协同工作，实现复杂运算。"}
{"id": "Q40", "type": "简答题", "question": "比较单周期与流水线处理器在指令执行方式上的本质区别，并说明流水线为何能提升平均吞吐率。", "answer": "单周期处理器串行执行，每条指令占一个长周期，CPI=1但周期长；流水线处理器并行执行，多条指令同时处于不同阶段，每个周期启动一条新指令。尽管单条指令延迟未减少，但吞吐率显著提升，理想情况下CPI=1，系统效率更高。"}
{"id": "Q41", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令为间接寻址的转移指令，其完整的指令周期应包含哪些阶段？ A. 取指周期、执行周期；； B. 取指周期、间址周期、执行周期；； C. 取指周期、间址周期、执行周期、中断周期；； D. 取指周期、执行周期、中断周期", "answer_label": "B", "answer_explain": "间接寻址需先取有效地址，故有间址周期；转移指令改变执行顺序，但无中断请求，无需中断周期。因此完整周期为取指、间址、执行。", "answer": "B || 解析：间接寻址需先取有效地址，故有间址周期；转移指令改变执行顺序，但无中断请求，无需中断周期。因此完整周期为取指、间址、执行。"}
{"id": "Q42", "type": "单项选择题", "question": "关于CPU中程序计数器（PC）的功能，以下描述正确的是？ A. 用于存放当前正在执行的指令；； B. 用于保存操作数的地址；； C. 指出下一条要执行指令的地址，且具有自动加1功能；； D. 用于存储运算结果的中间值", "answer_label": "C", "answer_explain": "PC存储下一条指令地址，顺序执行时自动加1（按字节或指令长度），A为IR功能，B为MAR功能，D为ACC功能。", "answer": "C || 解析：PC存储下一条指令地址，顺序执行时自动加1（按字节或指令长度），A为IR功能，B为MAR功能，D为ACC功能。"}
{"id": "Q43", "type": "单项选择题", "question": "在执行一条无条件转移指令JMP X时，CPU在取指阶段后直接进入执行阶段，其主要原因是？ A. 无需访问主存取操作数；； B. 不需要进行算术运算；； C. PC值被立即更新为转移目标地址；； D. 指令长度较短", "answer_label": "C", "answer_explain": "JMP指令执行阶段直接修改PC值为转移目标地址，无需间址或执行运算，因此跳过间址周期和部分执行操作。", "answer": "C || 解析：JMP指令执行阶段直接修改PC值为转移目标地址，无需间址或执行运算，因此跳过间址周期和部分执行操作。"}
{"id": "Q44", "type": "单项选择题", "question": "在中断周期中，将程序断点存入堆栈时，SP先减1的原因是？ A. 堆栈向高地址增长；； B. 堆栈向低地址增长；； C. SP是地址指针，需指向新栈顶；； D. 为避免地址冲突", "answer_label": "B", "answer_explain": "计算机堆栈向低地址方向增长，进栈时SP减1，使SP始终指向栈顶，符合硬件设计规范。", "answer": "B || 解析：计算机堆栈向低地址方向增长，进栈时SP减1，使SP始终指向栈顶，符合硬件设计规范。"}
{"id": "Q45", "type": "单项选择题", "question": "下列寄存器中，属于用户不可见寄存器的是？ A. 通用寄存器组（GPRs）；； B. 程序状态字（PSW）；； C. 暂存寄存器；； D. 程序计数器（PC）", "answer_label": "C", "answer_explain": "暂存寄存器用于内部数据暂存，对用户透明，不可编程，属于控制部件使用的不可见寄存器。", "answer": "C || 解析：暂存寄存器用于内部数据暂存，对用户透明，不可编程，属于控制部件使用的不可见寄存器。"}
{"id": "Q46", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要优势是？ A. 提高时钟频率；； B. 降低功耗；； C. 使每条指令的执行时间与复杂度匹配，提升整体效率；； D. 简化控制逻辑", "answer_label": "C", "answer_explain": "多周期方案允许复杂指令用更多周期，简单指令用少周期，避免浪费时间，提高整体执行效率。", "answer": "C || 解析：多周期方案允许复杂指令用更多周期，简单指令用少周期，避免浪费时间，提高整体执行效率。"}
{"id": "Q47", "type": "单项选择题", "question": "在数据通路中，ALU属于哪类元件？ A. 时序逻辑元件；； B. 组合逻辑元件；； C. 存储元件；； D. 控制元件", "answer_label": "B", "answer_explain": "ALU输出仅取决于当前输入，无记忆功能，不依赖时钟，属于组合逻辑元件。", "answer": "B || 解析：ALU输出仅取决于当前输入，无记忆功能，不依赖时钟，属于组合逻辑元件。"}
{"id": "Q48", "type": "单项选择题", "question": "在执行周期中，若指令为加法指令，其数据流中ALU的输入可能来自？ A. PC和IR；； B. GPRs和MDR；； C. MDR和MAR；； D. ACC和SP", "answer_label": "B", "answer_explain": "加法指令需从通用寄存器或内存取操作数，经MDR送入ALU，GPRs为操作数源，MDR暂存操作数。", "answer": "B || 解析：加法指令需从通用寄存器或内存取操作数，经MDR送入ALU，GPRs为操作数源，MDR暂存操作数。"}
{"id": "Q49", "type": "简答题", "question": "请结合CPU的寄存器结构与指令周期流程，说明在执行一条“ADD AX, [BX]”指令时，数据流如何从内存到达ALU并完成运算？", "answer": "取指阶段：PC→MAR→地址总线→主存，指令→数据总线→MDR→IR；分析阶段：IR中地址码→MAR→地址总线→主存，有效地址→数据总线→MDR；执行阶段：BX内容→MAR→地址总线→主存，操作数→数据总线→MDR→ALU输入；AX内容→ALU输入；ALU执行加法，结果→ACC→目标寄存器。"}
{"id": "Q50", "type": "简答题", "question": "为何流水线处理器在理想情况下可实现CPI=1？请从指令执行阶段与数据通路控制角度说明。", "answer": "流水线将指令执行划分为多个阶段（如取指、译码、执行、写回），每个阶段由专用部件完成。在时钟控制下，各阶段并行处理不同指令，数据通路通过控制信号协调各阶段操作，使每个周期完成一条指令的推进，理想情况下每周期完成一条指令，故CPI=1。"}
{"id": "Q51", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令的执行需要访问主存两次以获取操作数，且该指令为间接寻址，同时执行后需响应中断请求，则该指令的完整指令周期应包含哪些阶段？ A. 取指周期、执行周期；； B. 取指周期、间址周期、执行周期；； C. 取指周期、间址周期、执行周期、中断周期；； D. 取指周期、执行周期、中断周期", "answer_label": "C", "answer_explain": "该指令为间接寻址，需间址周期获取有效地址；执行阶段访问主存取操作数；执行后检测中断请求，进入中断周期。因此四个周期均需包含。", "answer": "C || 解析：该指令为间接寻址，需间址周期获取有效地址；执行阶段访问主存取操作数；执行后检测中断请求，进入中断周期。因此四个周期均需包含。"}
{"id": "Q52", "type": "单项选择题", "question": "下列关于CPU寄存器的描述中，哪一项是正确的？ A. 程序计数器PC是用户可见寄存器，可被汇编语言直接访问；； B. 累加寄存器ACC属于用户不可见寄存器，用于暂存ALU运算结果；； C. 通用寄存器组GPRs是用户可见寄存器，可减少对主存的访问；； D. 指令寄存器IR属于用户可见寄存器，程序员可通过指令修改其内容", "answer_label": "C", "answer_explain": "GPRs是用户可见寄存器，可编程使用以减少访存；PC虽可被访问，但属于用户可见寄存器；IR和ACC为不可见寄存器，不能被程序员直接修改。", "answer": "C || 解析：GPRs是用户可见寄存器，可编程使用以减少访存；PC虽可被访问，但属于用户可见寄存器；IR和ACC为不可见寄存器，不能被程序员直接修改。"}
{"id": "Q53", "type": "单项选择题", "question": "在单周期处理器中，若某条指令的执行时间由最长指令决定，以下哪项最能解释其性能瓶颈？ A. 所有指令共享同一时钟周期，导致短指令浪费时间；； B. 多条指令可并行执行，但受数据通路限制；； C. 指令周期与指令类型无关，但中断响应延迟高；； D. 时序电路无法同步所有操作，造成信号冲突", "answer_label": "A", "answer_explain": "单周期处理器为最长指令设时钟周期，短指令也需等待，造成资源浪费，降低整体效率。", "answer": "A || 解析：单周期处理器为最长指令设时钟周期，短指令也需等待，造成资源浪费，降低整体效率。"}
{"id": "Q54", "type": "单项选择题", "question": "在中断周期中，CPU将程序断点存入堆栈时，SP先减1再写入数据，这一操作的根本原因是？ A. 堆栈向高地址增长，进栈需先更新指针；； B. 堆栈向低地址增长，进栈需先更新指针；； C. SP是只读寄存器，不能自动递增；； D. 中断服务程序入口地址需先入栈", "answer_label": "B", "answer_explain": "堆栈向低地址方向增长，进栈时SP先减1指向新栈顶，再写入数据，符合“先改指针后存数”原则。", "answer": "B || 解析：堆栈向低地址方向增长，进栈时SP先减1指向新栈顶，再写入数据，符合“先改指针后存数”原则。"}
{"id": "Q55", "type": "单项选择题", "question": "在多周期处理器中，不同指令分配不同周期数完成，其主要优势是？ A. 每条指令在单个时钟周期内完成，CPI=1；； B. 降低时钟频率，减少功耗；； C. 提高指令执行效率，避免资源浪费；； D. 使所有指令执行时间一致，便于流水线设计", "answer_label": "C", "answer_explain": "多周期处理器为不同指令分配不同周期数，避免短指令被长周期拖累，提升整体效率。", "answer": "C || 解析：多周期处理器为不同指令分配不同周期数，避免短指令被长周期拖累，提升整体效率。"}
{"id": "Q56", "type": "单项选择题", "question": "在数据通路中，ALU属于哪类元件？ A. 时序逻辑元件，受时钟控制；； B. 组合逻辑元件，输出仅取决于当前输入；； C. 状态元件，可存储中间结果；； D. 控制信号发生器，生成微操作信号", "answer_label": "B", "answer_explain": "ALU是组合逻辑元件，其输出仅由当前输入决定，无记忆功能，不依赖时钟信号。", "answer": "B || 解析：ALU是组合逻辑元件，其输出仅由当前输入决定，无记忆功能，不依赖时钟信号。"}
{"id": "Q57", "type": "简答题", "question": "请结合数据通路与控制部件的关系，说明在执行一条加法指令时，控制部件如何协调数据通路完成运算。", "answer": "控制部件根据指令操作码生成微操作信号，控制数据通路：从寄存器取操作数→送入ALU→ALU执行加法→结果送回目标寄存器。期间通过PC、IR、MAR、MDR等寄存器协同完成数据流动，确保各阶段时序正确。"}
{"id": "Q58", "type": "简答题", "question": "为何在流水线处理器中，即使CPI=1，仍可能出现指令冲突？请结合数据通路与指令执行阶段说明。", "answer": "流水线中多条指令并行处于不同阶段，若前一条指令需等待后一条指令结果（数据相关），或发生分支预测错误（控制相关），会导致流水线停顿。数据通路中寄存器读写冲突或ALU资源竞争也会引发冲突，影响流水线效率。"}
{"id": "Q59", "type": "简答题", "question": "在执行间接寻址指令时，为何需要间址周期？请结合数据通路中寄存器与总线的作用说明。", "answer": "间接寻址指令中，操作数地址存于内存中。需先将指令地址送入MAR，通过地址总线访问主存，取出有效地址存入MDR，再送入PC或ALU。该过程由间址周期完成，确保数据通路能正确获取操作数地址。"}
{"id": "Q60", "type": "简答题", "question": "若某CPU采用多周期方案执行一条转移指令，其指令周期为何不包含间址周期？请结合指令周期与寻址方式说明。", "answer": "转移指令（如JMP）不需访问操作数，其目标地址由指令直接提供或在执行阶段计算得出，无需通过主存获取有效地址。因此无需间址周期，仅包含取指周期和执行周期，与间接寻址指令不同。"}
{"id": "Q61", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需访问主存获取操作数有效地址，且该地址由指令地址字段给出，则以下哪一阶段的数据流顺序正确？ A. PC→MAR→地址总线→存储器；Ad(IR)→MAR→地址总线→存储器；主存储器→数据总线→MDR；； B. Ad(IR)→MAR→地址总线→存储器；PC→MAR→地址总线→存储器；主存储器→数据总线→MDR；； C. PC→MAR→地址总线→存储器；主存储器→数据总线→MDR；Ad(IR)→MAR→地址总线→存储器；； D. 主存储器→数据总线→MDR；Ad(IR)→MAR→地址总线→存储器；PC→MAR→地址总线→存储器；", "answer_label": "A", "answer_explain": "间址周期发生在取指之后，需先用指令地址字段（Ad(IR)）访问主存获取有效地址，故应先执行Ad(IR)→MAR→地址总线→存储器，再读取有效地址至MDR。", "answer": "A || 解析：间址周期发生在取指之后，需先用指令地址字段（Ad(IR)）访问主存获取有效地址，故应先执行Ad(IR)→MAR→地址总线→存储器，再读取有效地址至MDR。"}
{"id": "Q62", "type": "单项选择题", "question": "关于CPU中的程序状态字（PSW）寄存器，以下说法正确的是？ A. PSW仅在执行转移指令时被修改；； B. PSW中的标志位由ALU运算结果自动设置，用于条件转移判断；； C. PSW属于用户可见寄存器，程序员可直接访问；； D. PSW的每一位对应一个独立的寄存器，用于存储操作数；", "answer_label": "B", "answer_explain": "PSW由ALU运算结果设置标志位（如ZF、SF、CF等），用于条件转移判断，属于用户可见寄存器，但其标志位由硬件自动更新。", "answer": "B || 解析：PSW由ALU运算结果设置标志位（如ZF、SF、CF等），用于条件转移判断，属于用户可见寄存器，但其标志位由硬件自动更新。"}
{"id": "Q63", "type": "单项选择题", "question": "在多周期处理器中，一条指令的执行时间由多个时钟周期构成，其主要优势在于？ A. 所有指令执行时间相同，便于流水线设计；； B. 指令执行周期固定，降低控制复杂度；； C. 不同指令可分配不同周期数，提高资源利用率；； D. 每条指令仅需一个时钟周期，实现CPI=1；", "answer_label": "C", "answer_explain": "多周期处理器为不同指令分配不同周期数，避免长周期指令浪费短指令资源，提升整体效率，是其核心优势。", "answer": "C || 解析：多周期处理器为不同指令分配不同周期数，避免长周期指令浪费短指令资源，提升整体效率，是其核心优势。"}
{"id": "Q64", "type": "单项选择题", "question": "在中断周期中，CPU将程序断点压入堆栈时，SP（堆栈指针）的变化是？ A. SP加1，指向新栈顶；； B. SP减1，指向新栈顶；； C. SP保持不变；； D. SP被清零；", "answer_label": "B", "answer_explain": "堆栈向低地址方向增长，进栈时先修改SP（减1），再写入数据，因此SP减1指向新栈顶。", "answer": "B || 解析：堆栈向低地址方向增长，进栈时先修改SP（减1），再写入数据，因此SP减1指向新栈顶。"}
{"id": "Q65", "type": "单项选择题", "question": "下列关于数据通路的描述，错误的是？ A. 数据通路包含ALU、通用寄存器、状态寄存器等部件；； B. 数据通路由控制部件生成的信号进行控制；； C. 数据通路中所有元件均为组合逻辑元件；； D. 数据通路描述了指令执行中数据的流动路径；", "answer_label": "C", "answer_explain": "数据通路包含时序逻辑元件（如寄存器、PC）和组合逻辑元件，C项错误，因寄存器属于时序逻辑元件。", "answer": "C || 解析：数据通路包含时序逻辑元件（如寄存器、PC）和组合逻辑元件，C项错误，因寄存器属于时序逻辑元件。"}
{"id": "Q66", "type": "单项选择题", "question": "在单周期处理器中，若某条指令执行时间较长，则以下说法正确的是？ A. 该指令的CPI大于1；； B. 所有指令的执行时间相同，系统效率高；； C. 系统时钟周期必须等于最长指令的执行时间；； D. 指令间可并行执行，提高吞吐率；", "answer_label": "C", "answer_explain": "单周期处理器所有指令在一个周期内完成，时钟周期必须满足最慢指令需求，故C正确。", "answer": "C || 解析：单周期处理器所有指令在一个周期内完成，时钟周期必须满足最慢指令需求，故C正确。"}
{"id": "Q67", "type": "简答题", "question": "请结合指令周期与数据通路，说明一条间接寻址指令从取指到执行完成的完整数据流路径，并指出关键控制信号的作用。", "answer": "取指周期：PC→MAR→地址总线→主存，读指令→数据总线→MDR→IR，PC+1。间址周期：Ad(IR)→MAR→地址总线→主存，读有效地址→MDR。执行周期：有效地址→MAR→主存，取操作数→MDR→ALU，运算结果→ACC或内存。关键控制信号如读/写命令、PC加1、MAR/MDR加载控制等，协调数据通路各部件协同工作。"}
{"id": "Q68", "type": "简答题", "question": "为何在流水线处理器中，CPI可接近1但通常不等于1？请结合指令执行阶段与数据通路特性说明原因。", "answer": "流水线理想情况下每周期完成一条指令（CPI=1），但实际中存在数据相关、控制相关（如分支预测失败）、资源冲突等，导致流水线停顿。数据通路中ALU、寄存器等部件需时钟节拍同步，且组合逻辑延迟限制了并行度，故CPI通常略大于1。"}
{"id": "Q69", "type": "简答题", "question": "在中断响应阶段，为何进栈操作是先修改SP再写入数据？请结合堆栈增长方向与数据通路控制逻辑解释。", "answer": "堆栈向低地址方向增长，进栈时需先将SP减1指向新栈顶，再将数据写入该地址。若先写入再修改SP，会导致栈顶数据被覆盖。数据通路中CU控制SP减1→MAR→地址总线→主存，再写入PC值，确保断点安全保存。"}
{"id": "Q70", "type": "简答题", "question": "请对比单周期、多周期与流水线处理器在指令执行方式、CPI与资源利用方面的差异，并说明其对系统性能的影响。", "answer": "单周期：所有指令同周期，CPI=1，但周期长，资源浪费严重，性能低。多周期：不同指令分配不同周期，CPI>1，资源利用率高，性能中等。流水线：多条指令并行执行，理想CPI=1，吞吐率高，但存在停顿，需复杂控制逻辑。总体性能：流水线 > 多周期 > 单周期。"}
{"id": "Q71", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令的执行需要访问主存两次（一次取有效地址，一次取操作数），则该指令的执行周期至少包含哪些阶段？ A. 取指周期、执行周期；； B. 取指周期、间址周期、执行周期；； C. 取指周期、执行周期、中断周期；； D. 间址周期、执行周期、中断周期", "answer_label": "B", "answer_explain": "间接寻址指令需先取有效地址（间址周期），再取操作数（执行周期），取指周期必不可少。中断周期仅在有中断请求时进入，非必须。故B正确。", "answer": "B || 解析：间接寻址指令需先取有效地址（间址周期），再取操作数（执行周期），取指周期必不可少。中断周期仅在有中断请求时进入，非必须。故B正确。"}
{"id": "Q72", "type": "单项选择题", "question": "下列关于CPU寄存器的描述中，哪一项是正确的？ A. 程序计数器PC属于用户可见寄存器，可被程序直接访问；； B. 累加寄存器ACC是用户不可见寄存器，用于暂存ALU运算结果；； C. 通用寄存器组GPRs是用户不可见寄存器，用于存放地址信息；； D. 指令寄存器IR是用户可见寄存器，用于保存当前执行的指令", "answer_label": "B", "answer_explain": "ACC是运算器中的暂存寄存器，对用户透明，不可编程。PC和GPRs属于用户可见寄存器，IR为控制部件使用，不可见。故B正确。", "answer": "B || 解析：ACC是运算器中的暂存寄存器，对用户透明，不可编程。PC和GPRs属于用户可见寄存器，IR为控制部件使用，不可见。故B正确。"}
{"id": "Q73", "type": "单项选择题", "question": "在中断周期中，CPU将程序断点存入堆栈时，SP为何要先减1？ A. 因为堆栈向高地址方向增长；； B. 因为SP是地址指针，减1表示指向新栈顶；； C. 因为进栈操作是先修改指针后写入数据；； D. 因为中断服务程序入口地址需先入栈", "answer_label": "C", "answer_explain": "堆栈向低地址方向增长，进栈时先减SP，再写入数据，符合‘先修改指针后存数据’的顺序。C正确。", "answer": "C || 解析：堆栈向低地址方向增长，进栈时先减SP，再写入数据，符合‘先修改指针后存数据’的顺序。C正确。"}
{"id": "Q74", "type": "单项选择题", "question": "在多周期处理器中，不同指令的指令周期长度不同，其主要原因是？ A. 各指令的执行步骤数量不同；； B. 时钟周期长度可动态调整；； C. 控制器采用流水线结构；； D. 指令字长不同导致取指时间不同", "answer_label": "A", "answer_explain": "多周期处理器为不同指令分配不同周期数，核心在于执行步骤数量不同，而非时钟或字长。C为流水线特征，B错误。A正确。", "answer": "A || 解析：多周期处理器为不同指令分配不同周期数，核心在于执行步骤数量不同，而非时钟或字长。C为流水线特征，B错误。A正确。"}
{"id": "Q75", "type": "单项选择题", "question": "在数据通路中，ALU属于哪类元件？ A. 时序逻辑元件，受时钟控制；； B. 组合逻辑元件，输出仅取决于当前输入；； C. 状态元件，具有记忆功能；； D. 控制部件，生成微操作信号", "answer_label": "B", "answer_explain": "ALU是组合逻辑元件，其输出仅由当前输入决定，无记忆功能，不受时钟控制。B正确。", "answer": "B || 解析：ALU是组合逻辑元件，其输出仅由当前输入决定，无记忆功能，不受时钟控制。B正确。"}
{"id": "Q76", "type": "单项选择题", "question": "在执行一条无条件转移指令JMP X时，CPU在取指周期后立即进入执行周期，其原因是？ A. 该指令无需访问主存；； B. 该指令不需要操作数；； C. PC值在取指后被更新为转移目标地址；； D. 该指令不产生标志位", "answer_label": "C", "answer_explain": "JMP指令在取指后立即更新PC为转移目标地址，无需间址或额外操作，直接进入执行周期。C正确。", "answer": "C || 解析：JMP指令在取指后立即更新PC为转移目标地址，无需间址或额外操作，直接进入执行周期。C正确。"}
{"id": "Q77", "type": "简答题", "question": "请结合数据通路与控制部件的关系，说明在执行一条加法指令ADD R1, R2时，数据流路径和控制信号的作用。", "answer": "ADD指令执行时，控制部件从IR解析操作码，发出控制信号：使R1、R2输出至ALU输入端，ALU执行加法；结果送回R1，同时更新PSW标志位。数据流路径为：R1→ALU→R1，R2→ALU，控制信号协调各部件时序与操作。"}
{"id": "Q78", "type": "简答题", "question": "为何单周期处理器的性能受限于最长指令的执行时间？请结合指令周期与时钟周期的关系进行解释。", "answer": "单周期处理器所有指令在一个时钟周期内完成，CPI=1。该周期必须满足最慢指令的执行时间，导致短指令也被强制延长。因此，整体性能受限于最长指令的执行时间。"}
{"id": "Q79", "type": "简答题", "question": "在流水线处理器中，为何即使CPI=1，仍可能出现指令间依赖导致的停顿？请结合数据通路与控制信号说明。", "answer": "流水线中指令并行执行，但若前一条指令结果尚未写回，后一条指令需使用该结果，则产生数据冒险。此时需插入气泡（停顿），等待数据通路完成传递，控制信号需检测并阻塞流水线，导致CPI>1。"}
{"id": "Q80", "type": "简答题", "question": "若某指令需执行间址周期，其数据流中为何要先将IR中的地址字段送入MAR？请结合指令周期与数据通路说明。", "answer": "间址周期需获取操作数有效地址。IR中存放指令，其地址字段（Ad(IR)）即为间接地址。将其送入MAR，通过地址总线访问主存，读取有效地址至MDR，为后续取操作数提供地址。这是数据通路中地址传递的关键步骤。"}
{"id": "Q81", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需进行一次间接寻址，其指令周期应包含哪些阶段？ A. 取指周期、执行周期；； B. 取指周期、间址周期、执行周期；； C. 取指周期、间址周期、执行周期、中断周期；； D. 取指周期、执行周期、中断周期", "answer_label": "B", "answer_explain": "间接寻址需先访问主存获取有效地址，故需增加间址周期。中断周期仅在检测到中断请求时才进入，非必然阶段。因此B正确。", "answer": "B || 解析：间接寻址需先访问主存获取有效地址，故需增加间址周期。中断周期仅在检测到中断请求时才进入，非必然阶段。因此B正确。"}
{"id": "Q82", "type": "单项选择题", "question": "关于CPU中程序计数器（PC）的功能，以下描述正确的是？ A. PC用于存放当前正在执行的指令；； B. PC的值在每条指令执行后自动加1，且加1的值为1；； C. PC在转移指令执行时会被更新为转移目标地址；； D. PC的位数与主存字长相同", "answer_label": "C", "answer_explain": "PC存放下一条指令地址。执行转移指令时，PC被更新为转移目标地址。A错（应为指令地址），B错（加1为指令字节数），D错（与地址位数相关，非字长）。", "answer": "C || 解析：PC存放下一条指令地址。执行转移指令时，PC被更新为转移目标地址。A错（应为指令地址），B错（加1为指令字节数），D错（与地址位数相关，非字长）。"}
{"id": "Q83", "type": "单项选择题", "question": "在指令执行周期中，若需将程序断点存入堆栈，以下哪项操作顺序正确？ A. SP减1 → PC→MDR → 数据总线 → 主存；； B. PC→MDR → SP减1 → 地址总线 → 主存；； C. SP减1 → 地址总线 → 主存 → PC→MDR → 数据总线；； D. PC→MDR → 数据总线 → 主存 → SP减1", "answer_label": "A", "answer_explain": "中断周期中，先修改SP（减1）以指向新栈顶，再将PC内容写入主存。数据流顺序为SP→MAR→地址总线→主存，PC→MDR→数据总线→主存。", "answer": "A || 解析：中断周期中，先修改SP（减1）以指向新栈顶，再将PC内容写入主存。数据流顺序为SP→MAR→地址总线→主存，PC→MDR→数据总线→主存。"}
{"id": "Q84", "type": "单项选择题", "question": "下列关于数据通路的描述，哪一项是正确的？ A. 数据通路仅包含ALU和通用寄存器；； B. 数据通路由控制部件生成的控制信号驱动；； C. 数据通路中所有元件均为组合逻辑元件；； D. 数据通路不包含状态寄存器", "answer_label": "B", "answer_explain": "数据通路由控制部件生成的控制信号进行控制。A错（还包含状态寄存器等）；C错（含寄存器等时序元件）；D错（状态寄存器属于数据通路）。", "answer": "B || 解析：数据通路由控制部件生成的控制信号进行控制。A错（还包含状态寄存器等）；C错（含寄存器等时序元件）；D错（状态寄存器属于数据通路）。"}
{"id": "Q85", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要优势是？ A. 提高时钟频率；； B. 降低功耗；； C. 使每条指令的CPI均为1；； D. 提高指令执行效率，避免资源浪费", "answer_label": "D", "answer_explain": "多周期处理器为不同指令分配不同周期数，避免短指令被拉长，提高资源利用率和整体效率。A、B无直接关联，C是流水线目标。", "answer": "D || 解析：多周期处理器为不同指令分配不同周期数，避免短指令被拉长，提高资源利用率和整体效率。A、B无直接关联，C是流水线目标。"}
{"id": "Q86", "type": "单项选择题", "question": "在指令周期中，间址周期的作用是？ A. 取出下一条指令；； B. 从主存中取出操作数；； C. 获取操作数的有效地址；； D. 保存程序断点", "answer_label": "C", "answer_explain": "间址周期用于获取操作数的有效地址，即从主存中读取地址字段所指向的地址。B是执行周期任务，A是取指周期，D是中断周期。", "answer": "C || 解析：间址周期用于获取操作数的有效地址，即从主存中读取地址字段所指向的地址。B是执行周期任务，A是取指周期，D是中断周期。"}
{"id": "Q87", "type": "简答题", "question": "请结合CPU结构与指令周期，说明在执行一条间接寻址的加法指令时，数据流如何从主存经由寄存器传递至ALU完成运算。", "answer": "首先，PC→MAR→地址总线→主存，取指令至IR，PC+1；若为间接寻址，Ad(IR)→MAR→地址总线→主存，取有效地址至MDR；再由MDR→MAR→地址总线→主存，取操作数至MDR；操作数经数据总线→暂存寄存器→ALU，与另一操作数（如ACC）相加，结果存回ACC。"}
{"id": "Q88", "type": "简答题", "question": "为何在中断周期中，进栈操作是将SP减1，而非加1？请结合堆栈增长方向与数据通路逻辑说明。", "answer": "计算机堆栈向低地址方向增长，进栈时栈顶指针SP需减1以指向新栈顶。数据通路中，SP先减1送至MAR，再写入主存。若加1则会指向高地址，与堆栈增长方向矛盾。"}
{"id": "Q89", "type": "简答题", "question": "在单周期处理器中，为何所有指令的执行时间相同？这会带来什么性能问题？请结合CPI与指令周期定义说明。", "answer": "单周期处理器将所有指令统一在一个时钟周期内完成，CPI=1，但周期长度由最长指令决定。短指令也被拉长，导致资源闲置，降低整体执行效率，限制系统性能提升。"}
{"id": "Q90", "type": "简答题", "question": "请说明控制器如何通过控制信号协调数据通路完成一条加法指令的执行，需涵盖指令取指、操作数获取与运算过程。", "answer": "控制器通过PC→MAR→地址总线→主存取指令至IR，PC+1；若为间接寻址，IR地址字段→MAR→主存取有效地址至MDR；再由MDR→MAR→主存取操作数至MDR；操作数经数据总线→暂存寄存器→ALU，与ACC中另一操作数相加，结果送回ACC。控制信号同步各步操作。"}
{"id": "Q91", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令为间接寻址的转移指令，其完整的指令周期应包含哪些阶段？ A. 取指周期、执行周期；； B. 取指周期、间址周期、执行周期；； C. 取指周期、间址周期、执行周期、中断周期；； D. 取指周期、执行周期、中断周期", "answer_label": "B", "answer_explain": "间接寻址需先通过间址周期获取有效地址，再进入执行周期。转移指令不涉及中断，故无需中断周期。该题考查对指令周期阶段顺序的理解。", "answer": "B || 解析：间接寻址需先通过间址周期获取有效地址，再进入执行周期。转移指令不涉及中断，故无需中断周期。该题考查对指令周期阶段顺序的理解。"}
{"id": "Q92", "type": "单项选择题", "question": "关于CPU中程序状态字（PSW）寄存器的功能，下列描述最准确的是？ A. 用于存放当前正在执行的指令；； B. 用于保存算术/逻辑运算结果的状态标志；； C. 用于存储下一条指令的地址；； D. 用于暂存从内存读取的操作数", "answer_label": "B", "answer_explain": "PSW寄存器保存运算结果的状态信息，如ZF、SF、CF、OF等，用于条件转移判断。A为IR功能，C为PC功能，D为MDR功能。", "answer": "B || 解析：PSW寄存器保存运算结果的状态信息，如ZF、SF、CF、OF等，用于条件转移判断。A为IR功能，C为PC功能，D为MDR功能。"}
{"id": "Q93", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要优势在于？ A. 提高时钟频率；； B. 降低功耗；； C. 允许短指令以更少周期完成，提升整体效率；； D. 简化控制逻辑设计", "answer_label": "C", "answer_explain": "多周期方案为不同指令分配不同周期数，避免长周期指令拖慢短指令执行，从而提升整体效率。A、B、D非其主要优势。", "answer": "C || 解析：多周期方案为不同指令分配不同周期数，避免长周期指令拖慢短指令执行，从而提升整体效率。A、B、D非其主要优势。"}
{"id": "Q94", "type": "单项选择题", "question": "在中断周期中，程序断点被存入堆栈时，SP的更新方式为？ A. SP加1；； B. SP减1；； C. SP保持不变；； D. SP置零", "answer_label": "B", "answer_explain": "堆栈向低地址方向增长，进栈时先修改SP（减1），再写入数据。因此SP减1是标准操作。", "answer": "B || 解析：堆栈向低地址方向增长，进栈时先修改SP（减1），再写入数据。因此SP减1是标准操作。"}
{"id": "Q95", "type": "单项选择题", "question": "下列寄存器中，属于用户不可见寄存器的是？ A. 通用寄存器组；； B. 程序计数器；； C. 指令寄存器；； D. 累加寄存器", "answer_label": "C", "answer_explain": "指令寄存器（IR）是控制部件使用的内部寄存器，对用户透明，不可编程。其余均为用户可见寄存器。", "answer": "C || 解析：指令寄存器（IR）是控制部件使用的内部寄存器，对用户透明，不可编程。其余均为用户可见寄存器。"}
{"id": "Q96", "type": "单项选择题", "question": "在数据通路中，ALU属于哪类元件？ A. 时序逻辑元件；； B. 组合逻辑元件；； C. 存储元件；； D. 控制元件", "answer_label": "B", "answer_explain": "ALU的输出仅取决于当前输入，无记忆功能，不依赖时钟，属于组合逻辑元件。", "answer": "B || 解析：ALU的输出仅取决于当前输入，无记忆功能，不依赖时钟，属于组合逻辑元件。"}
{"id": "Q97", "type": "单项选择题", "question": "在单周期处理器中，所有指令的CPI均为1，其主要缺点是？ A. 无法支持中断；； B. 无法执行复杂指令；； C. 执行时间由最长指令决定，导致效率低下；； D. 无法使用流水线", "answer_label": "C", "answer_explain": "单周期处理器为最长指令设时钟周期，导致短指令也需等待，浪费时间，降低整体效率。", "answer": "C || 解析：单周期处理器为最长指令设时钟周期，导致短指令也需等待，浪费时间，降低整体效率。"}
{"id": "Q98", "type": "简答题", "question": "请结合指令周期与数据通路，说明一条“ADD R1, R2”指令在执行过程中，数据流路径及控制信号作用。", "answer": "取指周期：PC→MAR→地址总线→主存，读指令→MDR→IR，PC+1。执行周期：R1、R2内容→ALU输入，ALU执行加法，结果→ACC，标志位更新至PSW。控制信号由CU生成，控制数据通路中多路选择器、ALU操作类型及寄存器写使能。"}
{"id": "Q99", "type": "简答题", "question": "为何中断周期中进栈操作是先减SP再写入？请结合堆栈结构与数据通路控制逻辑说明。", "answer": "堆栈向低地址方向增长，进栈需先更新栈顶指针SP，使其指向新位置，再写入数据。若先写入再减SP，会覆盖数据。控制信号由CU生成，控制SP减1、MAR更新、写命令发出，确保数据通路顺序正确。"}
{"id": "Q100", "type": "简答题", "question": "请对比单周期、多周期与流水线处理器在指令执行方式上的本质区别，并说明其对CPI和系统性能的影响。", "answer": "单周期：所有指令同周期完成，CPI=1，但周期长，效率低；多周期：不同指令分不同周期，CPI>1，但更合理；流水线：多条指令并行执行，理想CPI=1，性能最高。数据通路需支持并行操作，控制逻辑更复杂。"}
{"id": "Q101", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需访问主存获取操作数的有效地址，且该地址由指令字中的地址字段给出，则以下哪一阶段会执行该操作？ A. 取指周期； B. 间址周期； C. 执行周期； D. 中断周期", "answer_label": "B", "answer_explain": "间址周期用于获取操作数的有效地址。当指令采用间接寻址时，需先从主存中取出有效地址，再访问该地址获取操作数，因此该操作发生在间址周期。", "answer": "B || 解析：间址周期用于获取操作数的有效地址。当指令采用间接寻址时，需先从主存中取出有效地址，再访问该地址获取操作数，因此该操作发生在间址周期。"}
{"id": "Q102", "type": "单项选择题", "question": "关于程序状态字（PSW）寄存器，以下描述正确的是： A. PSW是用户可见寄存器，可被程序员直接访问； B. PSW仅保存溢出标志（OF）； C. PSW由多个标志位组成，用于条件转移判断； D. PSW在执行周期结束后才被更新", "answer_label": "C", "answer_explain": "PSW包含OF、SF、ZF、CF等标志位，由算术/逻辑运算结果设置，用于条件转移判断。它属于用户可见寄存器，但更新发生在执行周期中，而非结束后。", "answer": "C || 解析：PSW包含OF、SF、ZF、CF等标志位，由算术/逻辑运算结果设置，用于条件转移判断。它属于用户可见寄存器，但更新发生在执行周期中，而非结束后。"}
{"id": "Q103", "type": "单项选择题", "question": "在单周期处理器中，若某条指令的执行时间最长，则该处理器的指令周期将： A. 由该指令决定； B. 由最短指令决定； C. 与所有指令无关； D. 由中断周期决定", "answer_label": "A", "answer_explain": "单周期处理器所有指令在一个时钟周期内完成，周期长度由执行时间最长的指令决定，其他指令即使更短也需等待该周期结束。", "answer": "A || 解析：单周期处理器所有指令在一个时钟周期内完成，周期长度由执行时间最长的指令决定，其他指令即使更短也需等待该周期结束。"}
{"id": "Q104", "type": "单项选择题", "question": "在中断周期中，将程序断点存入堆栈时，SP的更新方式是： A. SP加1； B. SP减1； C. SP保持不变； D. SP被清零", "answer_label": "B", "answer_explain": "计算机堆栈向低地址方向增长，进栈操作先修改SP（减1），再将数据写入新栈顶地址，因此SP减1。", "answer": "B || 解析：计算机堆栈向低地址方向增长，进栈操作先修改SP（减1），再将数据写入新栈顶地址，因此SP减1。"}
{"id": "Q105", "type": "单项选择题", "question": "下列关于数据通路的描述，正确的是： A. 数据通路仅包括ALU和寄存器； B. 数据通路由控制部件直接生成控制信号； C. 数据通路中所有元件均为时序逻辑元件； D. 数据通路描述了数据在执行过程中的流动路径", "answer_label": "D", "answer_explain": "数据通路定义为数据在指令执行过程中所经过的路径及部件，包括ALU、寄存器、状态寄存器等，其运行由控制部件生成的信号控制。", "answer": "D || 解析：数据通路定义为数据在指令执行过程中所经过的路径及部件，包括ALU、寄存器、状态寄存器等，其运行由控制部件生成的信号控制。"}
{"id": "Q106", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要原因是： A. 指令长度不同； B. 指令功能不同，所需操作步骤不同； C. 所有指令都必须经过中断周期； D. 时钟频率不同", "answer_label": "B", "answer_explain": "多周期处理器为不同指令分配不同数量的周期，以适应其功能复杂度差异，如访存指令需多周期，而简单运算指令可少周期。", "answer": "B || 解析：多周期处理器为不同指令分配不同数量的周期，以适应其功能复杂度差异，如访存指令需多周期，而简单运算指令可少周期。"}
{"id": "Q107", "type": "单项选择题", "question": "在流水线处理器中，若某条指令在第5个时钟周期启动，且流水线深度为5，则该指令的执行完成时间是： A. 第5周期； B. 第6周期； C. 第9周期； D. 第10周期", "answer_label": "C", "answer_explain": "流水线深度为5，每周期启动一条指令。第5周期启动的指令需经过5个阶段，完成时间为第5+5-1=9周期。", "answer": "C || 解析：流水线深度为5，每周期启动一条指令。第5周期启动的指令需经过5个阶段，完成时间为第5+5-1=9周期。"}
{"id": "Q108", "type": "简答题", "question": "请结合指令周期与数据通路，说明一条间接寻址指令从取指到执行完成，数据流经过的主要部件及流向。", "answer": "取指周期：PC→MAR→地址总线→主存→数据总线→MDR→IR，PC+1。间址周期：IR地址字段→MAR→地址总线→主存→数据总线→MDR（有效地址）。执行周期：有效地址→MAR→主存→数据总线→MDR→ALU→ACC。数据流经PC、MAR、MDR、IR、ALU、ACC等部件，由控制部件生成控制信号协调各阶段操作。"}
{"id": "Q109", "type": "简答题", "question": "为何在中断周期中，进栈操作需先修改SP再写入数据？请结合堆栈增长方向与数据通路逻辑说明。", "answer": "堆栈向低地址方向增长，进栈时需先将SP减1指向新栈顶，再将数据写入该地址。若先写入再修改SP，会导致数据覆盖或栈顶错位。此操作由控制部件生成信号，通过MAR、MDR、SP等寄存器协同完成，体现数据通路与控制逻辑的配合。"}
{"id": "Q110", "type": "简答题", "question": "在多周期处理器中，为何不采用单周期方案？请从性能与资源利用角度分析其优劣。", "answer": "单周期方案中所有指令共享最长执行时间，导致简单指令浪费周期，降低整体效率。多周期方案按需分配周期，提升资源利用率，虽指令串行执行，但整体吞吐率更高。因此多周期更适用于复杂指令集，平衡性能与成本。"}
{"id": "Q111", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需访问主存获取操作数的有效地址，且该地址由指令字中的地址字段给出，则以下哪一阶段会执行该操作？ A. 取指周期； B. 间址周期； C. 执行周期； D. 中断周期", "answer_label": "B", "answer_explain": "间址周期用于获取操作数的有效地址。当指令采用间接寻址时，需先从主存中读取有效地址，该过程发生在间址周期，位于取指周期之后、执行周期之前。", "answer": "B || 解析：间址周期用于获取操作数的有效地址。当指令采用间接寻址时，需先从主存中读取有效地址，该过程发生在间址周期，位于取指周期之后、执行周期之前。"}
{"id": "Q112", "type": "单项选择题", "question": "关于CPU中的程序状态字（PSW）寄存器，以下描述正确的是？ A. PSW仅保存进位标志CF； B. PSW由用户程序直接修改； C. PSW中的标志位由ALU运算结果设置； D. PSW属于用户不可见寄存器，不可编程", "answer_label": "C", "answer_explain": "PSW寄存器保存由ALU运算结果设置的标志位（如ZF、SF、OF、CF等），其内容由硬件自动更新，用户不可直接修改，属于用户可见寄存器。", "answer": "C || 解析：PSW寄存器保存由ALU运算结果设置的标志位（如ZF、SF、OF、CF等），其内容由硬件自动更新，用户不可直接修改，属于用户可见寄存器。"}
{"id": "Q113", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要优势在于？ A. 所有指令均在一个时钟周期内完成； B. 提高了指令执行的并行度； C. 使执行时间较长的指令占用更少周期； D. 使执行时间短的指令不被拖慢，提升整体效率", "answer_label": "D", "answer_explain": "多周期处理器为不同指令分配不同周期数，避免短指令被长指令拖慢，提升了整体执行效率，是其核心优势。", "answer": "D || 解析：多周期处理器为不同指令分配不同周期数，避免短指令被长指令拖慢，提升了整体执行效率，是其核心优势。"}
{"id": "Q114", "type": "单项选择题", "question": "在中断周期中，将程序断点存入堆栈时，SP先减1的原因是？ A. SP用于指向栈底； B. 堆栈向高地址方向增长； C. 堆栈向低地址方向增长； D. SP不能自动更新", "answer_label": "C", "answer_explain": "计算机中堆栈通常向低地址方向增长，因此进栈操作需先将SP减1，再写入数据，以保证栈顶始终指向最新数据。", "answer": "C || 解析：计算机中堆栈通常向低地址方向增长，因此进栈操作需先将SP减1，再写入数据，以保证栈顶始终指向最新数据。"}
{"id": "Q115", "type": "单项选择题", "question": "在数据通路中，以下哪项属于时序逻辑元件？ A. 多路选择器； B. 加法器； C. 通用寄存器组； D. 译码器", "answer_label": "C", "answer_explain": "通用寄存器组具有存储功能，受时钟控制，输出依赖于历史输入，属于时序逻辑元件。其他选项均为组合逻辑元件。", "answer": "C || 解析：通用寄存器组具有存储功能，受时钟控制，输出依赖于历史输入，属于时序逻辑元件。其他选项均为组合逻辑元件。"}
{"id": "Q116", "type": "单项选择题", "question": "在单周期处理器中，若某条指令执行时间较长，则其对系统性能的影响是？ A. 仅影响该指令的执行速度； B. 使所有指令的执行时间被拉长； C. 降低整体吞吐率； D. 无影响", "answer_label": "C", "answer_explain": "单周期处理器所有指令共享同一周期长度，执行时间最长的指令决定周期时长，导致短指令也被拖慢，降低整体吞吐率。", "answer": "C || 解析：单周期处理器所有指令共享同一周期长度，执行时间最长的指令决定周期时长，导致短指令也被拖慢，降低整体吞吐率。"}
{"id": "Q117", "type": "简答题", "question": "请结合数据通路与控制部件的关系，说明在执行一条加法指令时，控制部件如何协调数据通路完成运算。", "answer": "控制部件根据指令操作码生成微操作信号，控制数据通路：将源操作数从通用寄存器送入ALU输入端，ALU执行加法运算，结果送回目标寄存器或内存。同时控制PC自动加1，确保下条指令取指。"}
{"id": "Q118", "type": "简答题", "question": "为什么在中断周期中，保存断点时要先修改SP再写入数据？请结合堆栈结构和数据流说明。", "answer": "堆栈向低地址方向增长，进栈需先减SP指向新栈顶，再将PC值写入该地址。若先写后减，会覆盖原栈顶数据。因此先修改SP，再写入，确保断点正确保存。"}
{"id": "Q119", "type": "简答题", "question": "在多周期处理器中，一条间接寻址的加法指令可能包含哪些周期？请按执行顺序说明各周期的作用。", "answer": "按顺序为：取指周期（取指令，PC+1）；间址周期（取有效地址）；执行周期（取操作数，ALU执行加法，存结果）。若无中断请求，不进入中断周期。"}
{"id": "Q120", "type": "简答题", "question": "为何流水线处理器在理想情况下可实现CPI=1？请结合指令执行阶段与数据通路并行性说明。", "answer": "流水线将指令执行划分为多个阶段，每个时钟周期启动一条新指令，各指令处于不同阶段。数据通路中各部件并行工作，使每周期完成一条指令，理想情况下CPI=1。"}
{"id": "Q121", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需访问主存获取操作数的有效地址，且该地址由指令字中的地址字段给出，则以下哪一阶段会执行该操作？ A. 取指周期； B. 间址周期； C. 执行周期； D. 中断周期", "answer_label": "B", "answer_explain": "间址周期用于获取操作数的有效地址。当指令采用间接寻址时，需先从主存中取出有效地址，此过程发生在间址周期，位于取指周期之后、执行周期之前。", "answer": "B || 解析：间址周期用于获取操作数的有效地址。当指令采用间接寻址时，需先从主存中取出有效地址，此过程发生在间址周期，位于取指周期之后、执行周期之前。"}
{"id": "Q122", "type": "单项选择题", "question": "关于CPU中的程序状态字（PSW）寄存器，下列说法正确的是？ A. PSW是用户可见寄存器，可被程序直接访问； B. PSW用于存放当前指令的地址； C. PSW中包含溢出标志（OF）、零标志（ZF）等状态信息； D. PSW由ALU直接写入，无需控制信号参与", "answer_label": "C", "answer_explain": "PSW保存算术/逻辑运算结果的状态信息，如OF、ZF、SF、CF等，属于用户可见寄存器，但其写入由控制器控制，非ALU直接写入，也不存放指令地址。", "answer": "C || 解析：PSW保存算术/逻辑运算结果的状态信息，如OF、ZF、SF、CF等，属于用户可见寄存器，但其写入由控制器控制，非ALU直接写入，也不存放指令地址。"}
{"id": "Q123", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要优势在于？ A. 提高时钟频率； B. 实现指令并行执行； C. 降低CPI，提升平均性能； D. 减少指令字长", "answer_label": "C", "answer_explain": "多周期处理器为不同指令分配不同周期数，避免长周期指令拖累短指令，使CPI更接近1，从而提升整体性能，优于单周期处理器的固定周期设计。", "answer": "C || 解析：多周期处理器为不同指令分配不同周期数，避免长周期指令拖累短指令，使CPI更接近1，从而提升整体性能，优于单周期处理器的固定周期设计。"}
{"id": "Q124", "type": "单项选择题", "question": "在中断周期中，程序断点被压入堆栈时，SP（堆栈指针）的变化是？ A. SP加1； B. SP减1； C. SP保持不变； D. SP置0", "answer_label": "B", "answer_explain": "计算机堆栈向低地址方向增长，进栈操作先修改SP（减1），再存数据，因此SP在中断周期中减1，符合数据通路设计逻辑。", "answer": "B || 解析：计算机堆栈向低地址方向增长，进栈操作先修改SP（减1），再存数据，因此SP在中断周期中减1，符合数据通路设计逻辑。"}
{"id": "Q125", "type": "单项选择题", "question": "下列关于数据通路的描述，错误的是？ A. 数据通路包含ALU、通用寄存器、状态寄存器等； B. 数据通路由控制部件生成的信号进行控制； C. 数据通路中的组合逻辑元件不受时钟控制； D. 数据通路中的寄存器属于组合逻辑元件", "answer_label": "D", "answer_explain": "寄存器属于时序逻辑元件，具有存储功能，需时钟控制；组合逻辑元件无记忆功能，不依赖时钟，因此D错误。", "answer": "D || 解析：寄存器属于时序逻辑元件，具有存储功能，需时钟控制；组合逻辑元件无记忆功能，不依赖时钟，因此D错误。"}
{"id": "Q126", "type": "单项选择题", "question": "在取指周期中，PC的内容被送至MAR后，下一步操作是？ A. 将IR内容送至数据总线； B. 从主存读取指令并送至IR； C. 将PC加1； D. 向主存发出写命令", "answer_label": "B", "answer_explain": "PC→MAR→地址总线→主存，然后CU发读命令，主存将指令送至数据总线→MDR→IR，此为取指周期核心流程，PC加1在取指后进行。", "answer": "B || 解析：PC→MAR→地址总线→主存，然后CU发读命令，主存将指令送至数据总线→MDR→IR，此为取指周期核心流程，PC加1在取指后进行。"}
{"id": "Q127", "type": "简答题", "question": "请结合指令周期与数据通路，说明一条间接寻址的加法指令（ADD @Addr）在执行过程中，数据流如何经过CPU各部件？", "answer": "1. 取指周期：PC→MAR→主存，取指令→IR，PC+1；2. 间址周期：IR中地址字段→MAR→主存，读取有效地址→MDR；3. 执行周期：有效地址→MAR→主存，取操作数→MDR→ALU，另一操作数来自通用寄存器，ALU执行加法，结果存入ACC或目标寄存器。数据流经PC、IR、MAR、MDR、ALU、通用寄存器等，由控制部件协调。"}
{"id": "Q128", "type": "简答题", "question": "为何在流水线处理器中，即使CPI=1，也不能保证所有指令都严格在一个时钟周期内完成？请结合指令周期与数据通路说明。", "answer": "流水线实现的是每周期启动一条指令，而非每条指令在单周期内完成。不同指令需不同步骤，如访存指令需额外周期，数据通路中ALU、寄存器等部件需时间稳定。因此，尽管理想CPI=1，但单条指令仍需多个时钟周期完成，只是多条指令重叠执行。"}
{"id": "Q129", "type": "简答题", "question": "若某CPU采用单周期方案，且最长指令执行时间为50ns，而某短指令仅需10ns，为何该方案会降低系统整体性能？请从指令周期与控制信号角度分析。", "answer": "单周期处理器要求所有指令在最长周期（50ns）内完成，即使短指令仅需10ns，也必须等待50ns。期间控制信号持续有效，CPU无法启动下一条指令。导致时钟周期被拉长，整体吞吐率下降。控制部件需为最长指令生成完整控制信号序列，造成资源浪费。"}
{"id": "Q130", "type": "简答题", "question": "在中断周期中，为何要先修改SP再写入程序断点？请结合堆栈结构与数据通路说明。", "answer": "堆栈向低地址增长，进栈操作必须先更新栈顶指针SP（减1），再将数据写入新栈顶。若先写入再修改SP，会导致数据覆盖或丢失。数据通路中SP→MAR→地址总线，PC→MDR→数据总线，控制信号确保先SP减1，后写入，保证断点正确保存。"}
{"id": "Q131", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需访问间接寻址的操作数，其数据流顺序正确的是： A. PC→MAR→主存→MDR→IR； B. Ad(IR)→MAR→主存→MDR→ACC； C. PC→MAR→主存→MDR→IR→Ad(IR)→MAR→主存→MDR； D. Ad(IR)→MAR→主存→MDR→IR→PC+1", "answer_label": "C", "answer_explain": "取指周期：PC→MAR→主存→MDR→IR；间址周期：Ad(IR)→MAR→主存→MDR；C项完整涵盖取指与间址流程，符合间接寻址数据流。B、D缺少关键步骤，A仅取指阶段。", "answer": "C || 解析：取指周期：PC→MAR→主存→MDR→IR；间址周期：Ad(IR)→MAR→主存→MDR；C项完整涵盖取指与间址流程，符合间接寻址数据流。B、D缺少关键步骤，A仅取指阶段。"}
{"id": "Q132", "type": "单项选择题", "question": "关于CPU中程序状态字（PSW）寄存器的描述，正确的是： A. PSW仅由溢出标志OF和零标志ZF组成； B. PSW中的标志位由ALU运算结果设置，用于条件转移判断； C. PSW属于用户可见寄存器，可被汇编程序直接访问； D. PSW在中断周期中不会被修改，以保证断点完整性", "answer_label": "B", "answer_explain": "PSW包含OF、ZF、SF、CF等标志位，由ALU运算结果设置，用于条件转移。A错误（标志不止两个）；C错误（PSW是用户可见，但非直接访问）；D错误（中断周期不修改PSW，但非因断点完整性）。", "answer": "B || 解析：PSW包含OF、ZF、SF、CF等标志位，由ALU运算结果设置，用于条件转移。A错误（标志不止两个）；C错误（PSW是用户可见，但非直接访问）；D错误（中断周期不修改PSW，但非因断点完整性）。"}
{"id": "Q133", "type": "单项选择题", "question": "在多周期处理器中，不同指令的指令周期长度不同，其主要原因是： A. 每条指令必须在相同时间完成，以保证时钟同步； B. 指令执行步骤数量不同，导致所需时钟周期数不同； C. 所有指令都必须访问主存，因此周期一致； D. 控制器不支持动态调整微操作序列", "answer_label": "B", "answer_explain": "多周期处理器为不同指令分配不同周期数，因执行步骤（如取指、间址、执行）数量不同。A错误（单周期才如此）；C错误（非所有指令都访问主存）；D错误（控制器支持动态调整）。", "answer": "B || 解析：多周期处理器为不同指令分配不同周期数，因执行步骤（如取指、间址、执行）数量不同。A错误（单周期才如此）；C错误（非所有指令都访问主存）；D错误（控制器支持动态调整）。"}
{"id": "Q134", "type": "单项选择题", "question": "在中断周期中，CPU将程序断点存入堆栈时，SP减1的原因是： A. 堆栈向高地址方向增长，进栈需减地址； B. SP是堆栈指针，初始值为最大地址，进栈需减1； C. 堆栈向低地址方向增长，进栈操作是减SP； D. SP是只读寄存器，不能自动加1", "answer_label": "C", "answer_explain": "计算机堆栈向低地址方向增长，进栈时SP先减1，再写入数据。A错误（方向反）；B错误（SP初始值非最大地址）；D错误（SP可修改）。", "answer": "C || 解析：计算机堆栈向低地址方向增长，进栈时SP先减1，再写入数据。A错误（方向反）；B错误（SP初始值非最大地址）；D错误（SP可修改）。"}
{"id": "Q135", "type": "单项选择题", "question": "在数据通路中，以下哪个元件属于时序逻辑元件？ A. 多路选择器； B. 加法器； C. 通用寄存器组； D. 译码器", "answer_label": "C", "answer_explain": "时序逻辑元件含记忆单元，受时钟控制。通用寄存器组为存储元件，是时序逻辑。多路选择器、加法器、译码器均为组合逻辑，无记忆功能。", "answer": "C || 解析：时序逻辑元件含记忆单元，受时钟控制。通用寄存器组为存储元件，是时序逻辑。多路选择器、加法器、译码器均为组合逻辑，无记忆功能。"}
{"id": "Q136", "type": "单项选择题", "question": "在单周期处理器中，若某条指令执行时间较长，将导致： A. 其他指令执行速度加快； B. 整体系统运行速度下降； C. CPI降低至0.5； D. 时钟周期可缩短至1ns", "answer_label": "B", "answer_explain": "单周期处理器所有指令共享最长执行时间，导致时钟周期变长，整体性能下降。A错误（无加速）；C错误（CPI=1）；D错误（受硬件限制）。", "answer": "B || 解析：单周期处理器所有指令共享最长执行时间，导致时钟周期变长，整体性能下降。A错误（无加速）；C错误（CPI=1）；D错误（受硬件限制）。"}
{"id": "Q137", "type": "单项选择题", "question": "在流水线处理器中，理想情况下每时钟周期完成一条指令，其前提是： A. 指令间无数据相关； B. 所有指令执行时间相同； C. 每条指令都无需访问主存； D. 控制器不产生分支预测错误", "answer_label": "A", "answer_explain": "流水线理想状态要求无数据/控制/结构相关。A为关键前提。B错误（流水线可处理不同周期指令）；C错误（可访问主存）；D为优化问题，非理想前提。", "answer": "A || 解析：流水线理想状态要求无数据/控制/结构相关。A为关键前提。B错误（流水线可处理不同周期指令）；C错误（可访问主存）；D为优化问题，非理想前提。"}
{"id": "Q138", "type": "简答题", "question": "请结合数据通路与控制部件的关系，说明在执行一条算术指令时，控制部件如何协调数据通路完成运算。", "answer": "控制部件根据指令操作码生成控制信号，指定数据通路中ALU操作类型（如加法）、源操作数来源（如通用寄存器）、结果存储位置（如ACC或内存）。同时控制信号协调PC、MAR、MDR等部件完成取指、取操作数、执行、存结果等步骤，确保数据流按指令要求正确传输与处理。"}
{"id": "Q139", "type": "简答题", "question": "为何在中断周期中，CPU需先修改SP再将PC内容写入主存？请结合堆栈增长方向与进栈操作顺序说明。", "answer": "因堆栈向低地址方向增长，进栈操作需先将SP减1，使SP指向新栈顶，再将PC内容写入该地址。若先写后减，将覆盖原栈顶数据。此顺序保证断点正确保存，避免数据丢失，符合堆栈“先减指针，后存数据”的标准操作流程。"}
{"id": "Q140", "type": "简答题", "question": "在多周期处理器中，为何间接寻址指令的指令周期比直接寻址指令更长？请从数据流与控制信号角度分析。", "answer": "间接寻址需额外间址周期：先从指令中取地址码，访问主存获取有效地址，再访问该地址取操作数。多周期处理器为此分配额外时钟周期，控制信号需分阶段生成。而直接寻址无需间址，数据流更短。因此，间接寻址指令周期更长，体现多周期方案对不同指令的差异化处理。"}
{"id": "Q141", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需访问主存获取操作数的有效地址，且该地址由指令字中的地址字段给出，则以下哪一阶段会执行该操作？ A. 取指周期； B. 间址周期； C. 执行周期； D. 中断周期", "answer_label": "B", "answer_explain": "间址周期用于获取操作数的有效地址。当指令采用间接寻址时，需先从主存中取出有效地址，再访问该地址获取操作数，此过程发生在间址周期。", "answer": "B || 解析：间址周期用于获取操作数的有效地址。当指令采用间接寻址时，需先从主存中取出有效地址，再访问该地址获取操作数，此过程发生在间址周期。"}
{"id": "Q142", "type": "单项选择题", "question": "关于程序状态字（PSW）寄存器，以下描述正确的是： A. PSW属于用户可见寄存器，可被程序直接访问； B. PSW保存的是当前指令的地址； C. PSW中的标志位由ALU运算结果设置，用于条件转移判断； D. PSW仅在中断周期中被修改", "answer_label": "C", "answer_explain": "PSW保存由ALU运算产生的标志位（如ZF、SF、CF等），用于条件转移判断。它属于用户可见寄存器，但并非仅在中断周期修改，且不保存指令地址。", "answer": "C || 解析：PSW保存由ALU运算产生的标志位（如ZF、SF、CF等），用于条件转移判断。它属于用户可见寄存器，但并非仅在中断周期修改，且不保存指令地址。"}
{"id": "Q143", "type": "单项选择题", "question": "在单周期处理器中，若某条指令的执行时间长于其他指令，会导致： A. 整体性能提升； B. CPI降低； C. 系统时钟周期变短； D. 其他指令执行效率下降", "answer_label": "D", "answer_explain": "单周期处理器要求所有指令在一个时钟周期内完成，因此时钟周期由最长指令决定。短指令也必须等待，导致整体效率下降。", "answer": "D || 解析：单周期处理器要求所有指令在一个时钟周期内完成，因此时钟周期由最长指令决定。短指令也必须等待，导致整体效率下降。"}
{"id": "Q144", "type": "单项选择题", "question": "在中断周期中，CPU将程序断点存入堆栈时，SP减1的原因是： A. SP是堆栈指针，进栈应增加地址； B. 堆栈向高地址方向增长； C. 堆栈向低地址方向增长； D. SP是只读寄存器，不能修改", "answer_label": "C", "answer_explain": "计算机中堆栈通常向低地址方向增长，进栈时SP减1以指向新栈顶，符合堆栈的物理结构设计。", "answer": "C || 解析：计算机中堆栈通常向低地址方向增长，进栈时SP减1以指向新栈顶，符合堆栈的物理结构设计。"}
{"id": "Q145", "type": "单项选择题", "question": "在数据通路中，以下哪个元件属于时序逻辑元件？ A. 加法器； B. 多路选择器； C. 通用寄存器组； D. 三态门", "answer_label": "C", "answer_explain": "通用寄存器组包含存储单元，需时钟控制，输出依赖历史输入，属于时序逻辑元件。其他选项均为组合逻辑元件。", "answer": "C || 解析：通用寄存器组包含存储单元，需时钟控制，输出依赖历史输入，属于时序逻辑元件。其他选项均为组合逻辑元件。"}
{"id": "Q146", "type": "单项选择题", "question": "在多周期处理器中，一条指令的执行周期数取决于： A. 指令的地址长度； B. 指令的操作码； C. 指令的类型与操作复杂度； D. CPU主频", "answer_label": "C", "answer_explain": "多周期处理器为不同指令分配不同周期数，周期数由指令类型及操作复杂度决定，如访存指令需更多周期。", "answer": "C || 解析：多周期处理器为不同指令分配不同周期数，周期数由指令类型及操作复杂度决定，如访存指令需更多周期。"}
{"id": "Q147", "type": "简答题", "question": "请结合数据通路与控制部件的关系，说明在执行一条加法指令时，控制部件如何协调数据通路完成运算。", "answer": "控制部件根据指令操作码生成控制信号，使PC输出地址至MAR，经地址总线访问主存取指令；IR保存指令后，控制部件将源操作数从通用寄存器送入ALU输入端，ALU执行加法运算，结果送至ACC或目标寄存器，同时更新PSW标志位。整个过程由控制信号精确时序调度。"}
{"id": "Q148", "type": "简答题", "question": "为什么在中断周期中，CPU必须先修改SP再写入断点？请结合堆栈结构与数据流说明。", "answer": "堆栈向低地址方向增长，进栈需先减SP指向新栈顶，再将PC内容写入该地址。若先写再减SP，会导致数据覆盖或栈顶错误。此顺序确保断点正确入栈，保证中断返回时能准确恢复执行位置。"}
{"id": "Q149", "type": "简答题", "question": "在流水线处理器中，若某条指令的执行阶段出现数据冒险，为何不能简单通过延长时钟周期解决？", "answer": "延长时钟周期会降低整体吞吐率，违背流水线“每周期完成一条指令”的目标。数据冒险应通过转发、插入气泡或调度指令解决，而非牺牲时钟周期。流水线设计强调并行性，延长周期会破坏并行优势。"}
{"id": "Q150", "type": "简答题", "question": "若某指令为间接寻址的加法指令，其执行过程中涉及哪些周期？请按顺序说明各周期的数据流向。", "answer": "顺序为：取指周期（PC→MAR→地址总线→主存→MDR→IR，PC+1）；间址周期（Ad(IR)→MAR→地址总线→主存→MDR，获取有效地址）；执行周期（有效地址→MAR→主存→MDR→ALU，源操作数与目标操作数相加，结果存回）；若无中断则结束。"}
{"id": "Q151", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需进行一次间接寻址，其数据流在间址周期中正确顺序为： A. Ad(IR)→MAR→地址总线→主存储器；读命令→控制总线→主存储器；主存储器→数据总线→MDR；； B. PC→MAR→地址总线→主存储器；读命令→控制总线→主存储器；主存储器→数据总线→MDR；； C. IR→MAR→地址总线→主存储器；写命令→控制总线→主存储器；主存储器→数据总线→MDR；； D. SP→MAR→地址总线→主存储器；读命令→控制总线→主存储器；主存储器→数据总线→MDR；", "answer_label": "A", "answer_explain": "间址周期用于获取操作数有效地址，需将指令地址字段（Ad(IR)）送入MAR，经地址总线访问主存，读出有效地址至MDR。B项为取指周期，C项为写操作，D项涉及SP，属中断周期。A正确。", "answer": "A || 解析：间址周期用于获取操作数有效地址，需将指令地址字段（Ad(IR)）送入MAR，经地址总线访问主存，读出有效地址至MDR。B项为取指周期，C项为写操作，D项涉及SP，属中断周期。A正确。"}
{"id": "Q152", "type": "单项选择题", "question": "关于CPU中用户可见寄存器与不可见寄存器，下列说法正确的是： A. 程序计数器（PC）属于用户不可见寄存器，因程序无法直接修改其值；； B. 通用寄存器组（GPRs）是用户可见寄存器，可被汇编程序直接访问；； C. 暂存寄存器和移位寄存器均属于用户可见寄存器，用于临时存放数据；； D. 累加寄存器（ACC）是用户不可见寄存器，仅由控制器内部使用，不可编程访问；", "answer_label": "B", "answer_explain": "GPRs是用户可见寄存器，可编程访问。PC虽受指令影响，但属于用户可见寄存器。暂存寄存器和ACC为不可见寄存器。D错误，ACC是通用寄存器，用户可见。B正确。", "answer": "B || 解析：GPRs是用户可见寄存器，可编程访问。PC虽受指令影响，但属于用户可见寄存器。暂存寄存器和ACC为不可见寄存器。D错误，ACC是通用寄存器，用户可见。B正确。"}
{"id": "Q153", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要优势在于： A. 所有指令均在1个时钟周期内完成，提高执行效率；； B. 通过缩短最长指令周期，提升整体性能；； C. 允许复杂指令使用更多周期，简单指令使用较少周期，提高资源利用率；； D. 采用流水线技术，实现每周期完成一条指令；", "answer_label": "C", "answer_explain": "多周期处理器为不同指令分配不同周期数，使简单指令不被拖慢，复杂指令可分步执行，提升资源利用率。A为单周期特征，D为流水线特征。C正确。", "answer": "C || 解析：多周期处理器为不同指令分配不同周期数，使简单指令不被拖慢，复杂指令可分步执行，提升资源利用率。A为单周期特征，D为流水线特征。C正确。"}
{"id": "Q154", "type": "单项选择题", "question": "在中断周期中，CPU执行进栈操作时，SP减1的原因是： A. SP是堆栈指针，减1表示指向新栈顶；； B. 堆栈向高地址方向增长，减1才能写入新数据；； C. 堆栈向低地址方向增长，减1才能指向新栈顶；； D. SP是只读寄存器，减1是硬件自动行为；", "answer_label": "C", "answer_explain": "堆栈向低地址方向增长，进栈时SP先减1，再写入数据，以保证栈顶始终指向最新数据。B错误，堆栈向低地址增长。C正确。", "answer": "C || 解析：堆栈向低地址方向增长，进栈时SP先减1，再写入数据，以保证栈顶始终指向最新数据。B错误，堆栈向低地址增长。C正确。"}
{"id": "Q155", "type": "单项选择题", "question": "在数据通路中，下列元件属于时序逻辑元件的是： A. 加法器；； B. 多路选择器；； C. 三态门；； D. 通用寄存器组；", "answer_label": "D", "answer_explain": "时序逻辑元件含记忆单元，受时钟控制。加法器、多路选择器、三态门为组合逻辑元件。通用寄存器组含存储单元，属于时序逻辑元件。D正确。", "answer": "D || 解析：时序逻辑元件含记忆单元，受时钟控制。加法器、多路选择器、三态门为组合逻辑元件。通用寄存器组含存储单元，属于时序逻辑元件。D正确。"}
{"id": "Q156", "type": "单项选择题", "question": "关于控制器的功能，下列描述错误的是： A. 控制器负责协调计算机各部件执行程序的指令序列；； B. 控制器通过微操作信号控制各部件按指令执行；； C. 控制器产生操作信号，但不参与时间控制；； D. 控制器根据指令操作码和条件信号生成控制信号；", "answer_label": "C", "answer_explain": "控制器需进行时间控制，严格控制操作信号的出现时间与顺序。C错误，控制器参与时间控制。A、B、D均正确。", "answer": "C || 解析：控制器需进行时间控制，严格控制操作信号的出现时间与顺序。C错误，控制器参与时间控制。A、B、D均正确。"}
{"id": "Q157", "type": "简答题", "question": "请结合指令周期与数据通路，说明一条无条件转移指令JMPX的执行过程，需涵盖取指、PC更新、执行阶段的数据流与控制信号流向。", "answer": "JMPX执行过程：取指周期，PC→MAR→地址总线→主存，读命令→控制总线，主存→数据总线→MDR→IR，PC+1；执行阶段，IR中操作码触发控制信号，PC直接更新为转移目标地址，无需访问主存。数据流：目标地址→PC，控制信号由控制器生成，驱动数据通路完成跳转。无间址或中断周期。"}
{"id": "Q158", "type": "简答题", "question": "为何在流水线处理器中，即使CPI=1，仍可能出现指令间依赖？请结合数据通路与控制信号说明其成因。", "answer": "流水线中多条指令并行执行，但数据通路中寄存器和ALU为共享资源。若前一条指令结果未写入寄存器，后一条指令需使用该结果，则发生数据冒险。控制信号虽能协调，但需插入气泡或转发机制。依赖源于数据通路资源竞争，非控制信号缺失。"}
{"id": "Q159", "type": "简答题", "question": "在多周期处理器中，为何一条乘法指令的执行周期数通常多于加法指令？请从数据通路与控制器角度分析。", "answer": "乘法指令需多次移位与加法操作，数据通路中ALU需循环执行，且需暂存中间结果，占用多个周期。控制器需生成更多微操作信号，控制ALU与移位寄存器协同。加法指令仅需一次ALU操作。因此乘法周期数多于加法。"}
{"id": "Q160", "type": "简答题", "question": "在中断周期中，若程序断点存入堆栈，为何必须先修改SP再写入数据？请结合堆栈增长方向与数据通路控制逻辑说明。", "answer": "堆栈向低地址方向增长，进栈时需先将SP减1以指向新栈顶，再将PC值写入该地址。若先写入再修改SP，将覆盖旧栈顶数据。数据通路中，CU控制SP先减1，再通过MAR和MDR完成写入，确保栈结构正确。"}
{"id": "Q161", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令为间接寻址的转移指令，其完整的指令周期应包含哪些阶段？ A. 取指周期、执行周期；； B. 取指周期、间址周期、执行周期；； C. 取指周期、间址周期、执行周期、中断周期；； D. 取指周期、执行周期、中断周期", "answer_label": "B", "answer_explain": "间接寻址需先取有效地址，故有间址周期；转移指令改变执行顺序，但无中断请求则不进入中断周期。因此完整周期为取指、间址、执行。", "answer": "B || 解析：间接寻址需先取有效地址，故有间址周期；转移指令改变执行顺序，但无中断请求则不进入中断周期。因此完整周期为取指、间址、执行。"}
{"id": "Q162", "type": "单项选择题", "question": "下列关于CPU寄存器的描述中，哪一项是正确的？ A. 程序计数器PC属于用户可见寄存器，可被汇编程序直接访问；； B. 累加寄存器ACC是用户不可见寄存器，仅用于暂存ALU结果；； C. 指令寄存器IR属于用户不可见寄存器，用于保存当前指令；； D. 通用寄存器组GPRs是用户不可见寄存器，用于存放操作数", "answer_label": "C", "answer_explain": "IR用于暂存当前指令，对用户透明，属不可见寄存器。PC和GPRs为用户可见，ACC虽为通用寄存器，但通常视为可见。", "answer": "C || 解析：IR用于暂存当前指令，对用户透明，属不可见寄存器。PC和GPRs为用户可见，ACC虽为通用寄存器，但通常视为可见。"}
{"id": "Q163", "type": "单项选择题", "question": "在中断周期中，CPU将程序断点存入堆栈时，SP减1的原因是： A. 为防止栈溢出，需提前预留空间；； B. 堆栈向高地址方向增长，进栈时SP应增加；； C. 堆栈向低地址方向增长，进栈需先修改指针；； D. SP是只读寄存器，不能自动更新", "answer_label": "C", "answer_explain": "计算机中堆栈向低地址方向增长，进栈时先将SP减1，再写入数据，以保证栈顶始终指向最新元素。", "answer": "C || 解析：计算机中堆栈向低地址方向增长，进栈时先将SP减1，再写入数据，以保证栈顶始终指向最新元素。"}
{"id": "Q164", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要优势在于： A. 所有指令均在1个时钟周期内完成，提升速度；； B. 允许复杂指令使用更多周期，提高资源利用率；； C. 每条指令必须占用相同周期数，简化控制逻辑；； D. 通过流水线实现并行执行，降低CPI", "answer_label": "B", "answer_explain": "多周期方案根据指令复杂度分配不同周期数，避免为简单指令浪费时间，提高整体资源利用率。", "answer": "B || 解析：多周期方案根据指令复杂度分配不同周期数，避免为简单指令浪费时间，提高整体资源利用率。"}
{"id": "Q165", "type": "单项选择题", "question": "在数据通路中，ALU属于哪类元件？ A. 时序逻辑元件，受时钟控制；； B. 组合逻辑元件，输出仅取决于当前输入；； C. 状态元件，具有记忆功能；； D. 三态门，用于总线控制", "answer_label": "B", "answer_explain": "ALU是组合逻辑元件，其输出仅由当前输入决定，无记忆功能，不受时钟控制。", "answer": "B || 解析：ALU是组合逻辑元件，其输出仅由当前输入决定，无记忆功能，不受时钟控制。"}
{"id": "Q166", "type": "单项选择题", "question": "在执行一条加法指令时，若操作数位于内存中，且采用直接寻址方式，则数据流中不会涉及以下哪个寄存器？ A. PC；； B. IR；； C. MAR；； D. MDR", "answer_label": "A", "answer_explain": "直接寻址需取操作数，需通过MAR和MDR访问内存，PC用于取指，不参与操作数获取。故PC不涉及。", "answer": "A || 解析：直接寻址需取操作数，需通过MAR和MDR访问内存，PC用于取指，不参与操作数获取。故PC不涉及。"}
{"id": "Q167", "type": "简答题", "question": "请结合CPU结构与指令周期，说明一条间接寻址的加法指令从取指到执行完成，数据流经过的主要寄存器及路径。", "answer": "取指阶段：PC→MAR→地址总线→主存→数据总线→MDR→IR，PC+1。间址阶段：IR中地址码→MAR→地址总线→主存→数据总线→MDR（得有效地址）。执行阶段：有效地址→MAR→主存→MDR→暂存寄存器→ALU→ACC。最终结果存入目标地址。"}
{"id": "Q168", "type": "简答题", "question": "为何在流水线处理器中，即使CPI=1，仍可能出现指令间依赖导致性能下降？请结合数据通路与控制信号说明。", "answer": "流水线中多条指令并行执行，但若前一条指令结果未就绪，后续指令需等待（数据冒险）。数据通路中ALU输出需通过寄存器暂存，控制信号需协调各阶段，依赖关系导致流水线停顿，降低实际吞吐率。"}
{"id": "Q169", "type": "简答题", "question": "在中断周期中，为何必须先保存断点再修改PC？请结合程序状态字与控制信号说明。", "answer": "保存断点（即PC值）是为恢复程序执行，若先改PC则原地址丢失。控制信号先将SP减1，PC送MDR，写入内存，再将中断服务入口地址送PC，确保中断返回时能正确恢复执行流程。"}
{"id": "Q170", "type": "简答题", "question": "请说明控制器如何通过微操作信号控制数据通路完成一条加法指令的执行过程。", "answer": "控制器根据IR中操作码，通过指令译码器生成微命令，控制数据通路：将源操作数送ALU输入端，选择加法运算，ALU输出送ACC，控制信号协调各寄存器与总线，实现数据流动与运算，最终完成加法执行。"}
{"id": "Q171", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令需访问主存获取操作数的有效地址，且该地址位于内存中，以下哪一数据流路径正确描述了间址周期的操作？ A. Ad(IR) → MAR → 地址总线 → 主存；主存 → 数据总线 → MDR；； B. PC → MAR → 地址总线 → 主存；主存 → 数据总线 → IR；； C. SP → MAR → 地址总线 → 主存；主存 → 数据总线 → MDR；； D. ACC → MAR → 地址总线 → 主存；主存 → 数据总线 → IR", "answer_label": "A", "answer_explain": "间址周期用于获取操作数有效地址，需将指令地址字段（Ad(IR)）送入MAR，访问主存读取有效地址至MDR，符合教材第5点描述。", "answer": "A || 解析：间址周期用于获取操作数有效地址，需将指令地址字段（Ad(IR)）送入MAR，访问主存读取有效地址至MDR，符合教材第5点描述。"}
{"id": "Q172", "type": "单项选择题", "question": "关于CPU中程序计数器（PC）的功能，以下描述正确的是？ A. PC用于存放当前正在执行的指令；； B. PC的值在每条指令执行后自动加1，且加1的大小为1字节；； C. PC的位数等于主存地址位数，且其值由指令译码器直接决定；； D. PC用于指示下一条指令的地址，当执行转移指令时，其值被更新为转移目标地址", "answer_label": "D", "answer_explain": "PC保存下一条指令地址，顺序执行时自动加1，转移时由指令计算新值，符合教材第2、4点描述。", "answer": "D || 解析：PC保存下一条指令地址，顺序执行时自动加1，转移时由指令计算新值，符合教材第2、4点描述。"}
{"id": "Q173", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要优势在于？ A. 所有指令均在1个时钟周期内完成，CPI=1；； B. 可以降低时钟频率，提高能效；； C. 允许复杂指令使用更多周期，提升执行效率；； D. 使指令之间并行执行，实现流水线处理", "answer_label": "C", "answer_explain": "多周期处理器为复杂指令分配更多周期，避免浪费时间，提升整体效率，区别于单周期方案。", "answer": "C || 解析：多周期处理器为复杂指令分配更多周期，避免浪费时间，提升整体效率，区别于单周期方案。"}
{"id": "Q174", "type": "单项选择题", "question": "在中断周期中，CPU将程序断点存入堆栈，若堆栈向低地址方向增长，且进栈操作为先修改SP再写入数据，则以下哪项正确描述了该过程？ A. SP加1，然后将PC内容写入主存；； B. SP减1，然后将PC内容写入主存；； C. PC减1，然后将SP内容写入主存；； D. SP不变，直接将PC写入SP所指单元", "answer_label": "B", "answer_explain": "堆栈向低地址增长，进栈时SP先减1，再写入PC值，符合教材第4点中“进栈操作是减1”的说明。", "answer": "B || 解析：堆栈向低地址增长，进栈时SP先减1，再写入PC值，符合教材第4点中“进栈操作是减1”的说明。"}
{"id": "Q175", "type": "单项选择题", "question": "下列关于数据通路与控制部件关系的描述，最准确的是？ A. 数据通路负责生成控制信号，控制部件执行指令；； B. 控制部件根据指令生成控制信号，控制数据通路中数据的流动；； C. 数据通路与控制部件并行工作，互不依赖；； D. 控制部件仅在取指周期工作，其余周期由数据通路独立完成", "answer_label": "B", "answer_explain": "控制部件生成控制信号，驱动数据通路完成数据流动，是数据通路的指挥者，符合教材第7点定义。", "answer": "B || 解析：控制部件生成控制信号，驱动数据通路完成数据流动，是数据通路的指挥者，符合教材第7点定义。"}
{"id": "Q176", "type": "单项选择题", "question": "在执行一条间接寻址的加法指令时，以下哪一操作顺序是正确的？ A. 取指 → 执行 → 间址；； B. 取指 → 间址 → 执行；； C. 间址 → 取指 → 执行；； D. 执行 → 取指 → 间址", "answer_label": "B", "answer_explain": "间接寻址需先取有效地址（间址周期），再取操作数执行运算，顺序为取指→间址→执行，符合教材第4点。", "answer": "B || 解析：间接寻址需先取有效地址（间址周期），再取操作数执行运算，顺序为取指→间址→执行，符合教材第4点。"}
{"id": "Q177", "type": "简答题", "question": "请结合CPU的寄存器结构与指令周期，说明为何在执行一条间接寻址的指令时，必须经过取指、间址、执行三个阶段？并指出各阶段中关键寄存器的作用。", "answer": "取指阶段：PC提供指令地址，IR保存指令；间址阶段：IR中地址码送MAR，获取有效地址至MDR；执行阶段：有效地址送MAR，取操作数，经ALU运算，结果存回。三阶段顺序确保数据流正确，关键寄存器协同完成指令执行。"}
{"id": "Q178", "type": "简答题", "question": "在多周期处理器中，为何一条简单指令（如ADD）的执行周期数可能少于一条复杂指令（如乘法）？请结合数据通路与控制部件的关系进行解释。", "answer": "多周期处理器为不同指令分配不同周期数。简单指令如ADD仅需ALU运算与寄存器操作，数据通路路径短，控制信号少；复杂指令如乘法需多步运算，需多次访问ALU与寄存器，控制部件需生成更多微操作信号，因此周期数更多。"}
{"id": "Q179", "type": "单项选择题", "question": "关于CPU中暂存寄存器的功能，以下描述正确的是？ A. 用户可通过汇编指令访问该寄存器；； B. 它用于存放指令操作码，供指令译码器使用；； C. 它是用户不可见寄存器，用于暂存操作数以供ALU使用；； D. 它与累加寄存器功能相同，用于存放ALU运算结果", "answer_label": "C", "answer_explain": "暂存寄存器为用户不可见，用于暂存从总线或寄存器送来的操作数，供ALU使用，符合教材第3点描述。", "answer": "C || 解析：暂存寄存器为用户不可见，用于暂存从总线或寄存器送来的操作数，供ALU使用，符合教材第3点描述。"}
{"id": "Q180", "type": "简答题", "question": "请说明在流水线处理器中，为何即使每条指令的执行时间相同，仍可能实现CPI=1的性能目标？并结合数据通路与控制信号的作用进行解释。", "answer": "流水线处理器在每个时钟周期启动一条新指令，各指令处于不同执行阶段。数据通路中组合逻辑元件（如ALU）与时序元件（如寄存器）协同工作，控制部件生成精确控制信号，使数据流在各阶段连续流动，从而实现每周期完成一条指令（CPI=1），理想情况下达到最高效率。"}
{"id": "Q181", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令的执行需要访问主存两次，且存在中断请求，其指令周期应包含哪些阶段？ A. 取指、执行、中断； B. 取指、间址、执行、中断； C. 取指、执行、间址、中断； D. 间址、取指、执行、中断", "answer_label": "B", "answer_explain": "间接寻址需先间址周期取有效地址，再执行周期取操作数。中断周期在执行结束后检测，故顺序为取指→间址→执行→中断。", "answer": "B || 解析：间接寻址需先间址周期取有效地址，再执行周期取操作数。中断周期在执行结束后检测，故顺序为取指→间址→执行→中断。"}
{"id": "Q182", "type": "单项选择题", "question": "下列关于CPU寄存器的描述中，哪一项是正确的？ A. 程序计数器PC是用户可见寄存器，可被汇编程序直接访问； B. 累加寄存器ACC属于用户不可见寄存器，对程序员透明； C. 通用寄存器组GPRs是用户可见寄存器，用于存放操作数和地址； D. 指令寄存器IR属于运算器组成部分，用于暂存操作数", "answer_label": "C", "answer_explain": "GPRs是用户可见寄存器，用于存放操作数和地址；PC虽用户可见，但A错在未强调其功能；ACC是通用寄存器，非透明；IR属控制器。", "answer": "C || 解析：GPRs是用户可见寄存器，用于存放操作数和地址；PC虽用户可见，但A错在未强调其功能；ACC是通用寄存器，非透明；IR属控制器。"}
{"id": "Q183", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要优势在于？ A. 提高时钟频率，使所有指令均在1个周期内完成； B. 降低功耗，因每条指令执行时间更短； C. 允许复杂指令使用更多周期，提升资源利用率； D. 实现指令流水线，使每周期完成一条指令", "answer_label": "C", "answer_explain": "多周期处理器为复杂指令分配更多周期，避免浪费资源，提升整体效率；A错在单周期特征，D属流水线方案。", "answer": "C || 解析：多周期处理器为复杂指令分配更多周期，避免浪费资源，提升整体效率；A错在单周期特征，D属流水线方案。"}
{"id": "Q184", "type": "单项选择题", "question": "在中断周期中，将程序断点存入堆栈的操作顺序是？ A. 先将SP减1，再将PC内容写入主存； B. 先将PC内容写入主存，再将SP减1； C. 先将SP加1，再将PC内容写入主存； D. 先将PC内容写入主存，再将SP加1", "answer_label": "A", "answer_explain": "堆栈向低地址增长，进栈先减SP，再写入数据。题干明确“进栈操作是先修改栈顶指针”，故A正确。", "answer": "A || 解析：堆栈向低地址增长，进栈先减SP，再写入数据。题干明确“进栈操作是先修改栈顶指针”，故A正确。"}
{"id": "Q185", "type": "单项选择题", "question": "在数据通路中，下列哪项属于时序逻辑元件？ A. 多路选择器； B. 加法器； C. 通用寄存器组； D. 译码器", "answer_label": "C", "answer_explain": "时序逻辑元件含记忆单元，需时钟控制。通用寄存器组为时序元件，其余均为组合逻辑元件，无记忆功能。", "answer": "C || 解析：时序逻辑元件含记忆单元，需时钟控制。通用寄存器组为时序元件，其余均为组合逻辑元件，无记忆功能。"}
{"id": "Q186", "type": "单项选择题", "question": "在单周期处理器中，若某条指令执行时间最长，则整个系统的运行速度受限于？ A. 最短指令的执行时间； B. 最长指令的执行时间； C. 平均指令执行时间； D. 时钟周期的频率", "answer_label": "B", "answer_explain": "单周期处理器所有指令在一个周期内完成，周期长度由最长指令决定，故系统速度受限于最长指令执行时间。", "answer": "B || 解析：单周期处理器所有指令在一个周期内完成，周期长度由最长指令决定，故系统速度受限于最长指令执行时间。"}
{"id": "Q187", "type": "单项选择题", "question": "在执行间接寻址指令时，间址周期的主要任务是？ A. 将操作数送入ALU进行运算； B. 从主存中取出指令并送入IR； C. 从主存中取出操作数的有效地址； D. 将程序计数器PC的值写入堆栈", "answer_label": "C", "answer_explain": "间址周期用于获取操作数的有效地址，通过访问主存中地址字段所指单元来完成，是间接寻址的关键步骤。", "answer": "C || 解析：间址周期用于获取操作数的有效地址，通过访问主存中地址字段所指单元来完成，是间接寻址的关键步骤。"}
{"id": "Q188", "type": "简答题", "question": "请结合数据通路与控制部件的关系，说明为何在流水线处理器中，控制信号需在每个时钟周期内动态生成？", "answer": "流水线处理器中，多条指令并行处于不同阶段，每条指令需不同控制信号。控制部件根据当前指令功能动态生成信号，驱动数据通路完成相应操作，确保各阶段协同工作，实现每周期一条指令的高效执行。"}
{"id": "Q189", "type": "简答题", "question": "若某CPU在执行一条转移指令后，PC值被更新为新地址，但该地址处的指令无效，导致系统异常。请分析可能的异常类型及CPU如何处理此类问题。", "answer": "该异常属于非法指令或地址错误，属于运行时异常。CPU在取指阶段检测指令无效时，会触发中断处理流程：关中断、保存断点、转入异常处理程序，由操作系统进行错误恢复或终止程序，确保系统稳定。"}
{"id": "Q190", "type": "简答题", "question": "在多周期处理器中，为何执行周期的时长可能因指令类型不同而变化？请结合数据流与控制信号说明。", "answer": "不同指令所需操作不同：如乘法需多次ALU运算，访问主存需多次数据通路操作。控制部件根据指令类型生成不同微操作序列，导致执行周期时长不一。数据流路径和控制信号复杂度决定执行时间，从而实现资源合理分配。"}
{"id": "Q191", "type": "单项选择题", "question": "在CPU执行指令过程中，若某条指令为间接寻址的转移指令，其完整的指令周期顺序应为： A. 取指周期 → 执行周期 → 间址周期 → 中断周期； B. 取指周期 → 间址周期 → 执行周期 → 中断周期； C. 取指周期 → 间址周期 → 执行周期； D. 取指周期 → 执行周期 → 间址周期", "answer_label": "C", "answer_explain": "间接寻址需先取有效地址（间址周期），再执行转移操作。中断周期仅在检测到中断请求时才进入，本题未提及中断，故不包含。执行周期在间址之后。", "answer": "C || 解析：间接寻址需先取有效地址（间址周期），再执行转移操作。中断周期仅在检测到中断请求时才进入，本题未提及中断，故不包含。执行周期在间址之后。"}
{"id": "Q192", "type": "单项选择题", "question": "下列关于CPU寄存器的描述中，正确的是： A. 程序计数器（PC）属于用户可见寄存器，可被汇编语言直接访问； B. 累加寄存器（ACC）是用户不可见的，用于暂存ALU运算结果； C. 通用寄存器组（GPRs）属于用户不可见寄存器，对程序员透明； D. 指令寄存器（IR）属于用户可见寄存器，程序员可通过指令修改其内容", "answer_label": "B", "answer_explain": "ACC是运算器中用于暂存ALU结果的寄存器，属于用户不可见寄存器。PC和GPRs是用户可见的，IR由硬件自动控制，不可由程序员直接修改。", "answer": "B || 解析：ACC是运算器中用于暂存ALU结果的寄存器，属于用户不可见寄存器。PC和GPRs是用户可见的，IR由硬件自动控制，不可由程序员直接修改。"}
{"id": "Q193", "type": "单项选择题", "question": "在中断周期中，CPU将程序断点存入堆栈时，SP减1的原因是： A. 堆栈向高地址方向增长，进栈需减SP； B. 堆栈向低地址方向增长，进栈需减SP； C. SP是地址寄存器，必须减1以指向新栈顶； D. 为避免栈溢出，SP必须递减", "answer_label": "B", "answer_explain": "计算机中堆栈通常向低地址方向增长，进栈时SP先减1，再存数据，以保证栈顶始终指向最新数据。", "answer": "B || 解析：计算机中堆栈通常向低地址方向增长，进栈时SP先减1，再存数据，以保证栈顶始终指向最新数据。"}
{"id": "Q194", "type": "单项选择题", "question": "在多周期处理器中，不同指令的执行周期数不同，其主要原因是： A. 指令长度不同导致执行时间差异； B. 指令类型不同，所需微操作步骤不同； C. 控制器时钟频率可变，影响执行速度； D. 数据通路中ALU运算时间不一致", "answer_label": "B", "answer_explain": "多周期处理器为不同指令分配不同周期数，核心是根据指令类型所需微操作步骤数量不同，而非时钟或长度决定。", "answer": "B || 解析：多周期处理器为不同指令分配不同周期数，核心是根据指令类型所需微操作步骤数量不同，而非时钟或长度决定。"}
{"id": "Q195", "type": "单项选择题", "question": "在数据通路中，以下哪个元件属于时序逻辑元件？ A. 多路选择器； B. 加法器； C. 三态门； D. 通用寄存器组", "answer_label": "D", "answer_explain": "通用寄存器组具有存储功能，需时钟控制，属于时序逻辑元件。多路选择器、加法器、三态门均为组合逻辑元件。", "answer": "D || 解析：通用寄存器组具有存储功能，需时钟控制，属于时序逻辑元件。多路选择器、加法器、三态门均为组合逻辑元件。"}
{"id": "Q196", "type": "单项选择题", "question": "在取指周期中，PC的内容被送至MAR，其主要作用是： A. 用于计算下一条指令地址； B. 用于向主存发出读命令； C. 用于确定指令在内存中的地址； D. 用于更新指令寄存器IR", "answer_label": "C", "answer_explain": "PC存放当前指令地址，送至MAR以指定内存单元地址，从而从主存中取出指令，是取指的关键步骤。", "answer": "C || 解析：PC存放当前指令地址，送至MAR以指定内存单元地址，从而从主存中取出指令，是取指的关键步骤。"}
{"id": "Q197", "type": "单项选择题", "question": "在流水线处理器中，若某条指令在执行阶段发生数据相关，最可能的处理方式是： A. 停止流水线，等待数据就绪； B. 插入气泡（bubble）或采用转发技术； C. 重新编译指令顺序； D. 降低时钟频率以避免冲突", "answer_label": "B", "answer_explain": "流水线中数据相关常通过插入气泡或数据转发技术解决，以保持流水线连续运行，避免性能下降。", "answer": "B || 解析：流水线中数据相关常通过插入气泡或数据转发技术解决，以保持流水线连续运行，避免性能下降。"}
{"id": "Q198", "type": "简答题", "question": "请结合数据通路与控制部件的关系，说明一条加法指令从取指到执行完成的数据流与控制信号生成过程。", "answer": "取指阶段：PC→MAR→地址总线→主存，读命令→控制总线，主存→数据总线→MDR→IR，PC+1。执行阶段：IR操作码→ID→控制信号生成，源操作数从GPRs→ALU输入，另一操作数从MDR或GPRs送入，ALU执行加法，结果存入ACC或目标寄存器，控制信号由CU根据指令功能生成，驱动数据通路完成运算。"}
{"id": "Q199", "type": "简答题", "question": "为何单周期处理器中CPI=1，但整体性能可能低于多周期处理器？请从指令执行时间与资源利用率角度分析。", "answer": "单周期处理器为最长指令设计时钟周期，所有指令均需等长执行，即使短指令也必须等待，造成资源闲置。多周期处理器按指令复杂度分配周期数，短指令执行快，资源利用率更高。因此，尽管CPI=1，单周期因周期过长，整体性能反而较低。"}
{"id": "Q200", "type": "简答题", "question": "在中断周期中，为何要先修改SP再写入程序断点？请结合堆栈增长方向与进栈操作顺序说明。", "answer": "堆栈向低地址方向增长，进栈操作需先将SP减1，使SP指向新栈顶，再将PC内容写入该地址。若先写入再减SP，会导致数据写入错误地址。因此，先修改SP再存入断点，确保栈顶指针与数据位置一致。"}
