5.2.2系统接口
在系统设计之前，先完成模块接口的规划。进一步的设计中，系统接口不再更改。 首先输入输出数据位宽为16位，输入数据速率符号速率的四倍采样wr_clk,输出为符号 速率的一倍釆样即wr_clk/4;同时需要一^ wjclk的四倍时钟用做同步模块的工作时钟。 信噪比的估计的输出为七位的无符号数，且该值仅表示信号能量与噪声能量的比值，并 不是绝对的信噪比。
表5- 1同步子系统接口描述
输入	描述	位宽
wr^clk	数据输入时钟	1
rd clk	　　　　　同步系统处理时钟	1
rst	复位信号	1
datareal	输入数据实部	16
dataimag	输入数据虚部	16
输出	描述	位宽
sync data real	输出数据实部	16
syncdataimag	输出数据虚部	16
sop	　　　　　有效数据起始标志	1
eop	　　　　　有效数据结束标志	1
valid	数据有效标志	1
sync flag	同步标志-	1
snr estimate	信噪比估计输出	7
