# Output products list for <pcie_core>
pcie_core.gise
pcie_core.vho
pcie_core.xco
pcie_core.xise
pcie_core\doc\s6_pcie_ds718.pdf
pcie_core\doc\s6_pcie_ug654.pdf
pcie_core\example_design\PIO.vhd
pcie_core\example_design\PIO_32_RX_ENGINE.vhd
pcie_core\example_design\PIO_32_TX_ENGINE.vhd
pcie_core\example_design\PIO_EP.vhd
pcie_core\example_design\PIO_EP_MEM.vhd
pcie_core\example_design\PIO_EP_MEM_ACCESS.vhd
pcie_core\example_design\PIO_TO_CTRL.vhd
pcie_core\example_design\pcie_app_s6.vhd
pcie_core\example_design\xilinx_pcie_1_1_ep_s6.vhd
pcie_core\example_design\xilinx_pcie_1_lane_ep_xc6slx45t-fgg484-3.ucf
pcie_core\implement\implement.bat
pcie_core\implement\implement.sh
pcie_core\implement\xst.prj
pcie_core\implement\xst.scr
pcie_core\s6_pcie_readme.txt
pcie_core\simulation\dsport\gtx_drp_chanalign_fix_3752_v6.vhd
pcie_core\simulation\dsport\gtx_rx_valid_filter_v6.vhd
pcie_core\simulation\dsport\gtx_tx_sync_rate_v6.vhd
pcie_core\simulation\dsport\gtx_wrapper_v6.vhd
pcie_core\simulation\dsport\pci_exp_usrapp_cfg.vhd
pcie_core\simulation\dsport\pci_exp_usrapp_pl.vhd
pcie_core\simulation\dsport\pci_exp_usrapp_rx.vhd
pcie_core\simulation\dsport\pci_exp_usrapp_tx.vhd
pcie_core\simulation\dsport\pcie_2_0_rport_v6.vhd
pcie_core\simulation\dsport\pcie_2_0_v6_rp.vhd
pcie_core\simulation\dsport\pcie_bram_top_v6.vhd
pcie_core\simulation\dsport\pcie_bram_v6.vhd
pcie_core\simulation\dsport\pcie_brams_v6.vhd
pcie_core\simulation\dsport\pcie_clocking_v6.vhd
pcie_core\simulation\dsport\pcie_gtx_v6.vhd
pcie_core\simulation\dsport\pcie_pipe_lane_v6.vhd
pcie_core\simulation\dsport\pcie_pipe_misc_v6.vhd
pcie_core\simulation\dsport\pcie_pipe_v6.vhd
pcie_core\simulation\dsport\pcie_reset_delay_v6.vhd
pcie_core\simulation\dsport\pcie_upconfig_fix_3451_v6.vhd
pcie_core\simulation\dsport\test_interface.vhd
pcie_core\simulation\dsport\xilinx_pcie_2_0_rport_v6.vhd
pcie_core\simulation\functional\board.f
pcie_core\simulation\functional\board.vhd
pcie_core\simulation\functional\isim_cmd.tcl
pcie_core\simulation\functional\simulate_isim.bat
pcie_core\simulation\functional\simulate_isim.sh
pcie_core\simulation\functional\simulate_mti.do
pcie_core\simulation\functional\simulate_ncsim.sh
pcie_core\simulation\functional\sys_clk_gen.vhd
pcie_core\simulation\functional\sys_clk_gen_ds.vhd
pcie_core\simulation\functional\wave.do
pcie_core\simulation\functional\wave.sv
pcie_core\simulation\functional\wave.wcfg
pcie_core\simulation\tests\tests.vhd
pcie_core\source\gtpa1_dual_wrapper.vhd
pcie_core\source\gtpa1_dual_wrapper_tile.vhd
pcie_core\source\pcie_bram_s6.vhd
pcie_core\source\pcie_bram_top_s6.vhd
pcie_core\source\pcie_brams_s6.vhd
pcie_core\source\pcie_core.vhd
pcie_core_flist.txt
pcie_core_vhdl_example_project.xise
pcie_core_xmdf.tcl
