[*]
[*] GTKWave Analyzer v3.3.104 (w)1999-2020 BSI
[*] Mon Dec  5 23:19:51 2022
[*]
[dumpfile] "/home/lila/Documents/schoolwork/comparch/CompArch-FA22/labs/03_rv32i_part2/rv32i_system.fst"
[dumpfile_mtime] "Mon Dec  5 23:19:33 2022"
[dumpfile_size] 11078
[savefile] "/home/lila/Documents/schoolwork/comparch/CompArch-FA22/labs/03_rv32i_part2/tests/rv32i_system.gtkw"
[timestart] 792000
[size] 1920 946
[pos] -1 -1
*-14.771574 865000 775000 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1 -1
[treeopen] test_rv32i_system.
[treeopen] test_rv32i_system.UUT.
[treeopen] test_rv32i_system.UUT.CORE.
[treeopen] test_rv32i_system.UUT.MMU.
[sst_width] 508
[signals_width] 319
[sst_expanded] 1
[sst_vpaned_height] 414
@28
test_rv32i_system.UUT.CORE.rst
test_rv32i_system.UUT.CORE.clk
test_rv32i_system.UUT.CORE.PC_ena
@24
test_rv32i_system.UUT.CORE.PC[31:0]
@22
test_rv32i_system.UUT.CORE.PC_old[31:0]
@c00022
test_rv32i_system.UUT.CORE.result[31:0]
@28
(0)test_rv32i_system.UUT.CORE.result[31:0]
(1)test_rv32i_system.UUT.CORE.result[31:0]
(2)test_rv32i_system.UUT.CORE.result[31:0]
(3)test_rv32i_system.UUT.CORE.result[31:0]
(4)test_rv32i_system.UUT.CORE.result[31:0]
(5)test_rv32i_system.UUT.CORE.result[31:0]
(6)test_rv32i_system.UUT.CORE.result[31:0]
(7)test_rv32i_system.UUT.CORE.result[31:0]
(8)test_rv32i_system.UUT.CORE.result[31:0]
(9)test_rv32i_system.UUT.CORE.result[31:0]
(10)test_rv32i_system.UUT.CORE.result[31:0]
(11)test_rv32i_system.UUT.CORE.result[31:0]
(12)test_rv32i_system.UUT.CORE.result[31:0]
(13)test_rv32i_system.UUT.CORE.result[31:0]
(14)test_rv32i_system.UUT.CORE.result[31:0]
(15)test_rv32i_system.UUT.CORE.result[31:0]
(16)test_rv32i_system.UUT.CORE.result[31:0]
(17)test_rv32i_system.UUT.CORE.result[31:0]
(18)test_rv32i_system.UUT.CORE.result[31:0]
(19)test_rv32i_system.UUT.CORE.result[31:0]
(20)test_rv32i_system.UUT.CORE.result[31:0]
(21)test_rv32i_system.UUT.CORE.result[31:0]
(22)test_rv32i_system.UUT.CORE.result[31:0]
(23)test_rv32i_system.UUT.CORE.result[31:0]
(24)test_rv32i_system.UUT.CORE.result[31:0]
(25)test_rv32i_system.UUT.CORE.result[31:0]
(26)test_rv32i_system.UUT.CORE.result[31:0]
(27)test_rv32i_system.UUT.CORE.result[31:0]
(28)test_rv32i_system.UUT.CORE.result[31:0]
(29)test_rv32i_system.UUT.CORE.result[31:0]
(30)test_rv32i_system.UUT.CORE.result[31:0]
(31)test_rv32i_system.UUT.CORE.result[31:0]
@1401200
-group_end
@2029
^1 /home/lila/Documents/schoolwork/comparch/CompArch-FA22/labs/03_rv32i_part2/tests/rv32i_states.txt
test_rv32i_system.UUT.CORE.state[3:0]
@200
-ALU
@24
test_rv32i_system.UUT.CORE.src_a[31:0]
test_rv32i_system.UUT.CORE.src_b[31:0]
@28
test_rv32i_system.UUT.CORE.ALU_src_b[1:0]
@22
test_rv32i_system.UUT.CORE.alu_result[31:0]
test_rv32i_system.UUT.CORE.instr[31:0]
test_rv32i_system.UUT.CORE.mem_rd_data[31:0]
test_rv32i_system.UUT.CORE.imm_ext[31:0]
@200
-Register File Access
@22
test_rv32i_system.UUT.CORE.rs1[4:0]
test_rv32i_system.UUT.CORE.rs2[4:0]
@24
test_rv32i_system.UUT.CORE.rd[4:0]
@200
-MMU
@22
test_rv32i_system.UUT.MMU.core_addr[31:0]
@28
test_rv32i_system.UUT.MMU.core_wr_ena
@22
test_rv32i_system.UUT.MMU.core_wr_data[31:0]
@2028
^2 /home/lila/Documents/schoolwork/comparch/CompArch-FA22/labs/03_rv32i_part2/tests/mmu_bank_decoder.txt
test_rv32i_system.UUT.MMU.bank_access[3:0]
@28
test_rv32i_system.UUT.MMU.mmr_access[4:0]
@2022
^3 /home/lila/Documents/schoolwork/comparch/CompArch-FA22/labs/03_rv32i_part2/tests/mmu_mmr_index_t.txt
test_rv32i_system.UUT.MMU.mmr_index[3:0]
@28
test_rv32i_system.UUT.MMU.bank_wr_decoder[3:0]
@24
test_rv32i_system.UUT.MMU.mmrs_rd_data[31:0]
@200
-Peripherals
@22
test_rv32i_system.UUT.MMU.mmr_led[31:0]
@24
test_rv32i_system.UUT.MMU.led_pwm0[3:0]
test_rv32i_system.UUT.MMU.led_pwm1[3:0]
test_rv32i_system.UUT.MMU.mmr_index[3:0]
test_rv32i_system.UUT.MMU.timer_10kHz[31:0]
test_rv32i_system.UUT.MMU.timer_1kHz[31:0]
@200
-Registers
@24
test_rv32i_system.UUT.CORE.REGISTER_FILE.gp[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.sp[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.fp[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.ra[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.a0[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.s0[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.s1[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.s2[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.s3[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.t0[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.t1[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.t2[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.t3[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x00[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x01[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x02[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x03[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x04[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x05[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x06[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x07[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x08[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x09[31:0]
@28
test_rv32i_system.UUT.CORE.reg_write
@22
test_rv32i_system.UUT.CORE.REGISTER_FILE.x15[31:0]
test_rv32i_system.UUT.CORE.REGISTER_FILE.x21[31:0]
[pattern_trace] 1
[pattern_trace] 0
