---
title: "常见问题"
---

::: details 报名条件
**加入“一生一芯”需要具备哪些条件？**
- 零基础即可加入，不论年级、专业和学校；在校生和已毕业都可以报名学习；
- 如果具备计算机或电路方面的基础知识，那当然更好，但并不强制，因为“一生一芯”的预学习和B阶段也会安排相关的学习内容；
- 在关键节点上指引大家，但并不会手把手教学。比如，讲义告诉大家掌握Verilog，会推荐教程，但是并不会安排课堂教学，因为这方面教材和在线课程已经很多。

**非在校生是否可以参加？**
- 可以参加学习流程，但无法免费流片（现有经费仅可用于支持国内在校生流片）；
- 刚毕业或已毕业但即将入学的同学，视为在校生（比如`9月`开学，或毕业的`8.31`前）。


**参加需要收费吗？**
- “一生一芯”是一个公益性质的学习项目，报名和学习是免费的，但目前仅支持在校学生免费流片，具体可参考相关条目。


**参加“一生一芯”，是否还可以参加其他比赛？**
- “一生一芯”注重的是人才培养，不与任何比赛冲突，大家参与“一生一芯”写的代码，可以拿去参加比赛。如果获奖，非常希望大家能在致谢中，`cite`一下“一生一芯”，扩大“一生一芯”的影响力，吸引更多的赞助，从而支持更多的同学进行流片。

**是否可以组队参加？**
- 不可以，“一生一芯”是培养性项目，我们希望大家都能获得最大程度的训练；
- 大家完成培养，进入社区，或者`Sig小组`以及`开源IP`项目，自然就可以跟其他同学组队了。

**报名就可以参加吗？还是要面试筛选？**
- 可以随时参加但是有一个预学习阶段，该阶段让大家想清楚自己是否真的想要参加一生一芯。

**国外高校的在校生最终可以进行流片吗？**
- 不支持国外的同学免费流片。经费赞助有限制要求。

**可以付费流片吗？**
- 付费流片的细节还未定，最后会公布。

**高中生可以参加吗？**
- 可以尝试。但建议还是以学习为主。
:::

::: details 报名流程
**如何报名？**
- 请根据[官网](/)中的指示进行报名。

**报名是否有截止日期？**
- 没有，随时可以。

**指导老师如何填写？**
- 可以空白。

**简历大概写什么？**
- 课程，项目等信息都可以写，类似工作简历即可。

**提交的简历会被公开吗？**
- 简历不会被公开，但是学习记录以及提交的代码是会被公开的，但可以隐藏不想公开的信息，比如名字。

**报名了怎么看是否被录取？**
- 填完问卷之后就可以开始预学习，预学习之后再填一个预学习答辩申请表，之后就有助教联系答辩事宜，具体请参考官网上的学习流程。
:::

::: details 流片指标
**流片需要符合哪些条件？**
- 达到指标，通过答辩，即可进入流片，会尽量安排最近一批次班车（涉及拼片）；
- 原创性和提升性，代码是自己写的，且参与“一生一芯”有较大提升（或社区服务）；
- 流片只支持在校生（应届毕业`8.31`前提交）；已毕业可付费流片（视乎面积，具体政策待定）；
- 回馈社区：通过答辩获得流片，建议参加社区服务（助教和“一生一芯”的开源项目等）。

**是否达到流片标准就一定可以流片？**
- 不一定。达到流片标准是最基础要求，还需评审通过后方可流片；
- 极端情况下，如果达到流片标准的数量大幅高于预期，拟评审后择优流片；
- 关于流片名额和班车等，项目组承诺`Best effort`，但并不做确定性保证（目前看来问题不大）。

**是否可以提高指标？**
- 可以，我们鼓励同学们冲刺更高指标。

**是否可以降低指标？**
- 流片指标不会降低，没有达成流片指标者不能进入流片。

**是否可以基于现有开源芯片项目修改后提交？**
- 不可以，“一生一芯”是一个学习项目，每一行代码必须都是自己写的才行。

**参加“一生一芯”的名额，以及流片的名额？**
- 参加“一生一芯”的名额，目前没有限制，且随到随学。极端情况下，受限于支撑团队的规模，我们会结合报名人数和助教团队的状况，综合考虑后确定。

**前端六个月做完就可以流片了吗？**
- 看是否完成A阶段的内容。不是看时间长短。
:::

::: details 学习过程
**学习方式是什么样的？**
- 以远程参加为主，部分同学会被邀请到现场来做助教（可报名）；
- 每周一次会议，查看进展并答疑；
- 同学们需要每`1~3`天记录一次学习过程，便于我们指导和跟踪大家工作过程；
- 大家需要保持`Git commit`，`Git log`也是我们跟踪大家学习过程的重要依据。

**参与“一生一芯”期间，是否可以中间暂停一段时间后再继续？**
- 可以，大家可以根据自己的知识基础和时间，适当调整计划；但需要事先声明和请假。

**是否一定要每周汇报，并按每 1~3 天更新一次工作记录？**
- 对于能力较好，可冲刺更高指标的同学，可以自己安排；
- 对于能力较弱，需要提升的同学，还是请按照如上节奏推进；
- 此外，`Git log`，无论对于哪些同学，都是需要的。

**每周的会议是什么形式？需要花时间准备 PPT 吗？**
- 简要准备即可，主要准备进度记录。

**学习跟不上怎么办？**
- 一生一芯提供的`Schedule`，只是提供了一个参考的时间区段。大家可以根据自己的基础能力和可分配的时间，逐步推进就好。我们依旧会安排指导。

**答疑可以指导哪些问题？**
- 会指明方向，告诉大家思路。比如告诉大家需要用`Git`，但是不会教`Git`；
- 希望大家先主动探索，不到万不得已情况（`Bug`卡了一礼拜没进展），不会指导太细；
- 很多材料课本上和网上都有，大家只要花一些时间去搜索和实践，是可以自己解决的；
- 主动探索和动手实践的能力，才是整个“一生一芯”计划培养的核心。

**每周大概投入多少时间？**
- 很难一概而论，每个人的基础是不同的。可以先参加预学习尝试一下。

**如果被误判作弊怎么办？**
- 判断是否作弊的依据是大家日常提交的工作记录，以及`Git log`；
- 如果误判，可向项目组提起申诉，我们会组织二轮专家评审来确定。

**预学习答辩是什么形式？**
- 简单聊一聊，主要是了解大家预学习阶段的完成情况以及对项目的热情度等。

**预学习时间最长限制是多少？**
- 学习时间没有限制。只是流片有时间节点。

**推荐教程是英文还是中文？**
- 一般是英文。
:::

::: details 芯片实现
**“一生一芯”一定要使用 Chisel 吗？**
- 不要求一定使用`Chisel`，大家可以自己选定语言；但建议有`Verilog`基础的同学选用`Chisel`；
- 项目组会主要就`Chisel`和`Verilog`的问题给大家答疑；
- 我们在参考资料里给大家推荐了`Chisel`的学习资料；
- `VHDL`暂时还不支持，多语言的话，`SoC`集成的时候也会复杂一些。

**“一生一芯” 一定要基于 RISC-V？**
- 是的，`RV64`。

**是否可以加 Cache？**
- 可以，并且流片指标中需要。但有规格限制，讲义中会跟大家讲。

**SoC后端是统一的交给某个同学做还是每个人都能做？**
- 后端物理设计相关的工作是线下开展，感兴趣的同学可以联系助教。

**一人设计一个芯片是从前端到后端吗？**
- 主要是前端，后端涉及到 license，目前无法对每个同学都开放。
:::

::: details 其他杂项
**回放会放在B站上吗？**
- 有的。B站上有[官方视频号](https://space.bilibili.com/2107852263)。

**Chisel之父要如何加？**
- 这是[GitHub主页](https://github.com/sequencer)。

**请问“敬畏芯片”具体是指什么？**
- 希望大家抱着认真严谨负责的态度来对待项目。

**往届代码在哪里看？**
- 不建议同学们看往届代码。
:::

<style lang="scss" scope>
    .details {
        p:nth-of-type(1) {
            margin-top: 0px;
        }
        p {
            margin: 30px auto 0px auto;
        }
        ul {
            margin: 0px auto;
        }
    }
</style>
