+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                               ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_seg_dynamic|binary_8421_inst                                                                          ; 22    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_seg_dynamic                                                                                           ; 30    ; 17             ; 0            ; 17             ; 14     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sobel_top|u_sobel_filtering|opr_3_m0|shift_ip_3_m0|ALTSHIFT_TAPS_component|auto_generated|cntr1|cmpr4 ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sobel_top|u_sobel_filtering|opr_3_m0|shift_ip_3_m0|ALTSHIFT_TAPS_component|auto_generated|cntr1       ; 2     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sobel_top|u_sobel_filtering|opr_3_m0|shift_ip_3_m0|ALTSHIFT_TAPS_component|auto_generated|altsyncram2 ; 39    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sobel_top|u_sobel_filtering|opr_3_m0|shift_ip_3_m0|ALTSHIFT_TAPS_component|auto_generated             ; 10    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sobel_top|u_sobel_filtering|opr_3_m0|shift_ip_3_m0                                                    ; 10    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sobel_top|u_sobel_filtering|opr_3_m0                                                                  ; 10    ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sobel_top|u_sobel_filtering                                                                           ; 23    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sobel_top|u_YCbCr                                                                                     ; 20    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_sobel_top                                                                                             ; 31    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_key                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_getPos|u3_getPosedge                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_getPos|u2_getPosedge                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_getPos|u1_getPosedge                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_getPos                                                                                                ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp                         ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_dgrp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_bwp                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_brp                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_dgwp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_bwp                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_brp                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|fifo_ram                               ; 44    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|wrptr_g1p                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdptr_g1p                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2|dcfifo_component|auto_generated                                        ; 21    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo2                                                                        ; 21    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp                         ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_dgrp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_bwp                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_brp                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                      ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_dgwp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_bwp                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_brp                                 ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|fifo_ram                               ; 44    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|wrptr_g1p                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdptr_g1p                              ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin                       ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1|dcfifo_component|auto_generated                                        ; 21    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|read_fifo1                                                                        ; 21    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|wrfull_eq_comp                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdempty_eq_comp                       ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                     ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_dgrp                               ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_bwp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_brp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                     ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_dgwp                               ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_bwp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_brp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|fifo_ram                              ; 44    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|wrptr_g1p                             ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdptr_g1p                             ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|ws_dgrp_gray2bin                      ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|wrptr_g_gray2bin                      ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rs_dgwp_gray2bin                      ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated|rdptr_g_gray2bin                      ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2|dcfifo_component|auto_generated                                       ; 21    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo2                                                                       ; 21    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|wrfull_eq_comp                        ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdempty_eq_comp                       ; 24    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_dgrp|dffpipe16                     ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_dgrp                               ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_bwp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_brp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_dgwp|dffpipe13                     ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_dgwp                               ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_bwp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_brp                                ; 14    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|fifo_ram                              ; 44    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|wrptr_g1p                             ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdptr_g1p                             ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|ws_dgrp_gray2bin                      ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|wrptr_g_gray2bin                      ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rs_dgwp_gray2bin                      ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated|rdptr_g_gray2bin                      ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1|dcfifo_component|auto_generated                                       ; 21    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|write_fifo1                                                                       ; 21    ; 2              ; 0            ; 2              ; 39     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|data_path1                                                                        ; 20    ; 2              ; 0            ; 2              ; 18     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|command1                                                                          ; 35    ; 0              ; 2            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|control1                                                                          ; 30    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|sdram_pll1|altpll_component|auto_generated                                        ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port|sdram_pll1                                                                        ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Sdram_Control_4Port                                                                                   ; 174   ; 129            ; 0            ; 129            ; 56     ; 129             ; 129           ; 129             ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; u_color_bar                                                                                             ; 32    ; 2              ; 14           ; 2              ; 43     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u2_CMOS_Capture                                                                                         ; 14    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u1_CMOS_Capture                                                                                         ; 14    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cmos_config_2|u1                                                                                        ; 35    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cmos_config_2                                                                                           ; 3     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cmos_config_1|u1                                                                                        ; 35    ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cmos_config_1                                                                                           ; 3     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; u_clok_pll|altpll_component|auto_generated                                                              ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_clok_pll                                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u_Reset_Delay                                                                                           ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_getRGB                                                                                             ; 55    ; 14             ; 0            ; 14             ; 32     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
