QuestaSim-64 vcom 2025.1_2 Compiler 2025.04 Apr  7 2025
Start time: 14:48:12 on Oct 30,2025
vcom -2008 -work internal/ModelSimContainer/work proj/src/RISCV_types.vhd internal/testpy/tb.vhd proj/src/SECONDRISCVDATA.vhd proj/src/i_mem.vhd proj/src/busandg2.vhd proj/src/fetch.vhd proj/src/ALU.vhd proj/src/andg2.vhd proj/src/halfbusmux2to1.vhd proj/src/tb_bshiftr.vhd proj/src/reg.vhd proj/src/ripple_adder.vhd proj/src/dec5to32.vhd proj/src/control.vhd proj/src/RISCVDATA.vhd proj/src/mem.vhd proj/src/org32.vhd proj/src/mux2to1_array_package.vhd proj/src/andg32.vhd proj/src/RISCV_types.vhd proj/src/regfile.vhd proj/src/mux32to1.vhd proj/src/busmux2to1.vhd proj/src/tb_ALU.vhd proj/src/extender.vhd proj/src/ALU_control.vhd proj/src/org2.vhd proj/src/norg32.vhd proj/src/dffg.vhd proj/src/xorg2.vhd proj/src/tb_andg32.vhd proj/src/mux2to1.vhd proj/src/mux_array_package.vhd proj/src/full_adder.vhd proj/src/addsubi.vhd proj/src/xorg32.vhd proj/src/array_package_0to1.vhd proj/src/bshiftr.vhd proj/src/PART1.vhd proj/src/TopLevel/RISCV_Processor.vhd proj/src/TopLevel/mem.vhd 
-- Loading package STANDARD
-- Loading package TEXTIO
-- Loading package std_logic_1164
-- Loading package NUMERIC_STD
-- Compiling package RISCV_types
-- Compiling package mux_array_package
** Error: proj/src/RISCV_types.vhd(32): (vcom-1136) Unknown identifier "std_logic_vector".
** Note: proj/src/RISCV_types.vhd(33): VHDL Compiler exiting
End time: 14:48:12 on Oct 30,2025, Elapsed time: 0:00:00
Errors: 1, Warnings: 0
