# 【请一句话或一个短语描述你想做的事情】

* （说明：请不要将个人的电话、地址等信息发送在PR上。审核通过后，个人信息都是通过邮件或微信发送的。）
* （文件名请使用自己的GitHubID命名，不要直接修改模版文件）

实现一个 RiscV 模拟器或者在 FPGA 上实现一个软核

## 参与人

【github: datou06415】

(我们后续有可能跟踪 GitHub 上的进展进行一些交流或推荐。可以写多个人。也可以不写。)

## 项目背景

有关注到 RiscV 的生态在蓬勃发展，因而想要了解这个生态的基础，准备自己动手实现几个相关的项目

## 项目目标

【展开标题说一两句。也可以是一个清单形式。】

（最好是自己预测一两个月内能完成的工作，不要拖到过年。）

1. RiscV 模拟器
2. Riscv 软核

## 预期成果

1. 可在模拟器或软核上运行 C or 汇编 程序
2. 可在模拟器或软核上运行 1 款常见的 RTOS

（可以是软件、patch、视频、文章等，默认是需要外部可见的。）

## 预期时间表

1. RiscV 模拟器： 2023-04-31 前
2. Riscv 软核：2023-08-31 前

【自己的最好的估计，但是请注意这不是承诺，并没有强制性，完不成就……放到明年的新年愿望里】

（最好是自己预测一两个月内能完成的工作，最好不要拖到明年。）

## 成果展示

【提交 proposal 的时候不要填写，留白。等以后做出来之后，将相关的链接PR到这里即可。】
