<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üìå ‚úçüèø üîØ La exposici√≥n de Las Vegas es para desarrolladores de electr√≥nica, no para consumidores. Un informe de la conferencia de automatizaci√≥n de dise√±o üî® üë©üèª‚Äçüíª üëçüèª</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Decid√≠ escribir esta nota sobre Habr√© en ruso y en ingl√©s para distribuir un enlace en foros y grupos en ingl√©s y ruso. El texto en ruso no es una tra...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>La exposici√≥n de Las Vegas es para desarrolladores de electr√≥nica, no para consumidores. Un informe de la conferencia de automatizaci√≥n de dise√±o</h1><div class="post__body post__body_full"><div class="post__text post__text-html" id="post-content-body" data-io-article-url="https://habr.com/ru/post/458760/"><img src="https://habrastorage.org/getpro/habr/post_images/26e/d36/380/26ed363806235173a3328081ce81a0cf.png"><br><br>  Decid√≠ escribir esta nota sobre Habr√© en ruso y en ingl√©s para distribuir un enlace en foros y grupos en ingl√©s y ruso.  El texto en ruso no es una traducci√≥n del ingl√©s y viceversa: acabo de escribir una nota dos veces (odio traducir).  Aquellos que quieran criticar mi ingl√©s son enviados inmediatamente al final de la publicaci√≥n, donde se sorprender√°n por mi acento en un video de largas horas de duraci√≥n.  Veo mi √©nfasis no como un error, sino como una caracter√≠stica.  Todos sabemos que muchos estadounidenses encuentran, por ejemplo, un acento brit√°nico nasofar√≠ngeo atractivo.  Es hora de dar el mismo estatus a un severo acento ruso.  Para hacer esto, tantos rusos como sea posible deben pronunciar discursos en varios eventos internacionales.  Nuestra contrase√±a es "a√±os de mi hablar de May Hart". <br><br>  Pero primero sobre la exposici√≥n. <br><br>  Millones de consumidores de dispositivos en todo el mundo est√°n viendo el Consumer Electronics Show (CES), que se llevar√° a cabo en Las Vegas en enero.  Ellos, que nunca supieron qu√© es un D-trigger, argumentan que cuatro gigahercios es mejor que tres en los √∫ltimos procesadores de AMD y Qualcomm.  Pero hay una exposici√≥n centrada no en los consumidores, sino en los desarrolladores de electr√≥nica.  Esta exposici√≥n se llama Design Automation Conference (DAC), y en algunos a√±os tambi√©n tiene lugar en Las Vegas, pero no en diciembre, sino en junio. <br><br>  Millones de amantes de los dispositivos ven cada a√±o el Consumer Electronics Show (CES) que se realiza en Las Vegas en enero.  Esas personas, que nunca aprendieron la funci√≥n de un D-flip-flop y c√≥mo se calcula el tiempo est√°tico, discuten frecuencias de gigahercios despu√©s de leer los √∫ltimos art√≠culos en la revista Wired que perciben como una publicaci√≥n t√©cnica.  Sin embargo, hay otra conferencia, no para los consumidores, sino para los creadores de productos electr√≥nicos.  Esta conferencia se llama Design Automation Conference (DAC) y tambi√©n tiene lugar en Las Vegas, aunque no todos los a√±os, y no en enero, sino en junio. <br><a name="habracut"></a><br>  La industria de la automatizaci√≥n del dise√±o electr√≥nico (EDA) crea software para dise√±adores de hardware.  EDA est√° controlada por tres grandes empresas: Synopsys, Cadence y Mentor Graphics (ahora parte de Siemens).  Tanto Synopsys como Cadence tienen un conjunto completo de productos, necesarios para dise√±ar y simular un chip digital en m√∫ltiples niveles.  El flujo de dise√±o, llamado RTL2GDSII, comienza desde la especificaci√≥n y codifica el comportamiento del ciclo del circuito en lenguaje de descripci√≥n de hardware (Verilog o VHDL), contin√∫a sintetizando esta descripci√≥n en un gr√°fico de elementos l√≥gicos (netlist), luego contin√∫a colocando la netlist en un f√≠sico plano del chip y enrutamiento de los cables en el chip para conectar las celdas est√°ndar, los componentes b√°sicos de los ASIC (Circuitos integrados espec√≠ficos de la aplicaci√≥n). <br><br>  Tres grandes empresas dominan la industria de la automatizaci√≥n del dise√±o electr√≥nico: Synopsys, Cadence y Mentor Graphics (que Siemens compr√≥ hace un par de a√±os).  Synopsys y Cadence han creado un software que cubre toda la ruta de dise√±o RTL2GDSII.  Describ√≠ brevemente esta ruta en mi <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">art√≠culo anterior de DAC</a> hace cuatro a√±os: <br><blockquote>  En los √∫ltimos <s>25 a</s> 30 a√±os, el dise√±o del microcircuito se escribe con mayor frecuencia en el lenguaje de descripci√≥n del equipo Verilog (en Europa y entre los militares - VHDL), despu√©s de lo cual un programa especial (s√≠ntesis l√≥gica) convierte el dise√±o en un gr√°fico de cables y primitivas l√≥gicas, otro programa (an√°lisis de tiempo est√°tico) le dice al dise√±ador si se ajusta al presupuesto de velocidad, y el tercer programa (colocar y encaminar) presenta este dise√±o en el sitio del chip. <br><br>  Cuando el dise√±o pasa por todas las etapas: codificaci√≥n en un veril, depuraci√≥n, verificaci√≥n, s√≠ntesis, an√°lisis de tiempo est√°tico, planificaci√≥n del piso, lugar-n-ruta, extracci√≥n de par√°sitos, etc.  - resulta un archivo llamado GDSII, que se env√≠a a la f√°brica, y la f√°brica hornea chips.  Las f√°bricas m√°s famosas de este tipo son propiedad de Taiwan Semiconductor Manufacturing Company o TSMC. </blockquote><img src="https://habrastorage.org/getpro/habr/post_images/1a7/499/8ac/1a74998ac8c8e8a6655ef9a0e72f4d83.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/ba5/712/634/ba571263487b8f7f37ede4904f1ed3f5.jpg"><br><br>  John Sanguinetti, un gur√∫ de Verilog desde 1980.  John fue fundador de una empresa llamada Chronologic Simulation que, en la d√©cada de 1990, cre√≥ VCS, un simulador de c√≥digo compilado Verilog.  Este simulador ahora es propiedad de Synopsys.  VCS es utilizado por la mayor√≠a de las grandes compa√±√≠as electr√≥nicas.  VCS trajo a Synopsys mil millones de d√≥lares en ingresos. <br><br>  Al costado de la sala de exposici√≥n est√° John Sanguinetti, uno de los primeros gur√∫s del verilogue de la d√©cada de 1980 y fundador de Chronologic Simulation.  Esta compa√±√≠a le dio al mundo el r√°pido simulador de c√≥digo compilado Verilog (VCS), que ahora es propiedad de Synopsys.  Este simulador es utilizado por la mayor√≠a de los principales desarrolladores de chips.  VCS trae miles de millones de d√≥lares de Synopsys: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/008/b3f/fb0/008b3ffb0fbfbaf683668f460586bc02.jpg"><br><br>  Mentor Graphics ahora es parte de Siemens, la tercera compa√±√≠a EDA m√°s grande.  A diferencia de Synopsys y Cadence, Mentor Graphics no tiene una l√≠nea completa de herramientas RTL2GDSII.  Sus dos fuentes de ingresos m√°s reconocidas provienen de Calibre, un conjunto de herramientas de verificaci√≥n de dise√±o f√≠sico, y Veloce, un emulador de hardware.  Calibre incluye, por ejemplo, una herramienta que verifica las reglas de dise√±o geom√©trico (ancho, espacio, cerramiento) en los "planos" finales del chip.  Veloce utiliza chips similares a FPGA que <s>simulan</s> emular dise√±os de Verilog realmente r√°pido. <br><br>  Mentor Graphics, la tercera compa√±√≠a m√°s grande en la industria de EDA, a finales de 2016 se convirti√≥ en parte de Siemens.  A diferencia de Sinopsis y Keydens, Mentor no tiene toda la cadena de programas que cubren la ruta RTL2GDSII.  Dos fuentes principales de ingresos para Mentor son el paquete de software Calibre, que realiza verificaciones en la etapa final del dise√±o del microchip, y el emulador Veloce (pronunciado Velochi).  Un ejemplo de verificaci√≥n en Calibre es la distancia m√≠nima entre las pistas en el chip <s>para que no haya efectos de antena</s> . <br><br>  <i>UPD: corregido sobre la base del comentario de <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" class="user_link">amartolog√≠a</a> : la antena generalmente se trata de otra.</i>  <i>Ocurre cuando una pista se vuelve tan grande que comienza a funcionar como una antena, recibiendo una se√±al a la frecuencia de las oscilaciones de plasma para grabar durante la producci√≥n.</i> <br><br>  Y el emulador Veloce utiliza ASIC en forma de FPGA para <s>simular</s> r√°pidamente emulaciones de circuitos descritos en el nivel l√≥gico, es decir, en el veril. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/b98/2bf/c12/b982bfc12dc82537d9934175169958d9.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/45a/1fb/1c6/45a1fb1c6baf6cabf59e3cb98f44d595.jpg"><br><br>  Adem√°s de los proyectos altamente rentables de Calibre y Veloce, Mentor siempre tuvo una gran cantidad de otros proyectos, productos, servicios, capacitaciones y programas educativos.  Por ejemplo, Mentor est√° cultivando el campo de la verificaci√≥n funcional, una parte muy importante del flujo de trabajo del dise√±o digital. <br><br>  Adem√°s de proyectos altamente rentables como Calibre y Veloce, Mentor tiene muchos otros proyectos, productos, servicios, proyectos de investigaci√≥n y programas educativos.  Por ejemplo, en Mentor, se dedican a la verificaci√≥n funcional, una parte cr√≠tica del proceso de producci√≥n: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/604/cb3/294/604cb32947489831c536cc7f3d261717.jpg"><br><br>  Varias peque√±as empresas, incluidas Doulos, Willamette HDL y Sunburst Design, venden capacitaci√≥n en verificaci√≥n de hardware a grandes y medianas empresas electr√≥nicas.  Tal nicho existe porque las universidades no ense√±an el arte de la verificaci√≥n funcional adecuadamente y no adoptan nuevas tecnolog√≠as, como SystemVerilog, UVM, verificaci√≥n formal usando afirmaciones concurrentes, est√≠mulo port√°til, etc.en su curr√≠culo durante d√©cadas.  Incluso Stanford no lo tiene en su plan de estudios hasta donde yo s√© por hablar con sus graduados. <br><br>  La verificaci√≥n funcional alimenta a varias peque√±as empresas que venden capacitaciones de SystemVerilog y UVM a grandes corporaciones a precios refrescantemente altos, como un par de miles de d√≥lares por persona.  Estos incluyen Doulos, Willamette HDL, Sunburst Design y otros: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/21c/eb5/ddb/21ceb5ddb05cfa6e4d9424f0ea328bd3.jpg"><br><br>  Otra peque√±a empresa llamada Verific.  Tienen solo un pu√±ado de personas, pero tienen mucho √©xito en su nicho.  Verific vende analizadores SystemVerilog adoptados por importantes compa√±√≠as de EDA, tanto grandes como peque√±as. <br><br>  Aqu√≠ hay otra peque√±a empresa, solo unas pocas personas, pero muy exitosa de este tipo llamada Verific.  Ella vende el analizador de Verilog, que muchas compa√±√≠as de EDA usan: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f6a/564/77c/f6a56477c4ee843cdd4e8c2111c51f86.jpg"><br><br>  El fundador de Verific da una entrevista a un popular sitio web de EDA llamado EDA Cafe.  Hay varios otros sitios web populares de EDA, incluido deepchip.com de John Cooley, pero esta vez no conoc√≠ a John Cooley en el piso de DAC. <br><br>  Aqu√≠ est√° el fundador de Verific dando una entrevista a EDA Cafe, un sitio web popular en la industria: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/632/3e9/c39/6323e9c39012042b7f323e20b9d38500.jpg"><br><br>  Ahora hablemos de FPGA. <br><br>  Ahora hablemos de los FPGA, son PPVM (ahora me corregir√°n), son FPGA. <br><br>  De qu√© se trata, tambi√©n describ√≠ brevemente en mi <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">art√≠culo anterior de DAC</a> hace cuatro a√±os: <br><blockquote>  En la versi√≥n m√°s simple, un FPGA consiste en una matriz de c√©lulas homog√©neas, cada una de las cuales se puede cambiar a la funci√≥n utilizando multiplexores conectados a los bits de la memoria de configuraci√≥n.  Una celda puede convertirse en una puerta AND con cuatro entradas y una salida, otra: un registro de un solo bit, etc.  Cargamos una secuencia de bits de la memoria en la memoria de configuraci√≥n, y el circuito electr√≥nico dado se forma en el FPGA, que puede ser un procesador, controlador de pantalla, etc. <br><br>  Los FPGA / FPGA no son procesadores, "programando" los FPGA (rellenando la memoria de configuraci√≥n de FPGA) crea un circuito electr√≥nico (hardware), mientras que al programar un procesador (hardware fijo) desliza una cadena de instrucciones de programa secuenciales escritas en √©l (software) </blockquote>  Los dos mayores productores de FPGA son Xilinx y Altera, ahora parte de Intel. <br><br>  Las dos compa√±√≠as m√°s grandes que producen FPGA son Xilinx y Altera, ahora parte de Intel: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/e71/db3/805/e71db3805a46c5cd4e2e9c05ce189c57.jpg"><br><br>  Esta semana, Intel recoge votos para la primera ronda del concurso Innovate FPGA.  Una de las entradas rusas utiliza una malla de peque√±os n√∫cleos de procesador schoolMIPS.  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">schoolMIPS</a> implementa un subconjunto de la arquitectura MIPS.  Existe en varias variantes, incluido el ciclo √∫nico sin memoria de datos (el m√°s simple), una versi√≥n con interrupciones, una versi√≥n canalizada, etc. <br><br>  Por cierto, esta semana Intel est√° votando en el concurso Innovate FPGA, en el que <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">tambi√©n</a> participan <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">equipos rusos</a> .  Un proyecto es el <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">prototipo del sistema de multiprocesamiento basado en NoC</a> .  Este es un prototipo de red en un chip con una gran cantidad de nodos basados ‚Äã‚Äãen procesadores de Stanislav Zhelnio <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=" class="user_link">sparf</a> (basado en el libro de Harris &amp; Harris "S√≠ntesis digital y arquitectura de computadoras") <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">https://github.com/MIPSfpga/schoolMIPS</a> .  Hace estudiante de 4 a√±os en MIEM NRU HSE: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/c07/29e/ce0/c0729ece03d53d50849dc6839d35c5f7.png"><br><br>  El mundo de los FPGA no se limita a Xilinx y Altera / Intel.  Hay varios proveedores mucho m√°s peque√±os, como Lattice y Microsemi / Actel, e incluso peque√±as empresas que no dise√±an los chips finales en s√≠ mismos, licencian el dise√±o de bloques de celdas FPGA a compa√±√≠as ASIC.  Una aplicaci√≥n √∫til ser√≠a crear un coprocesador reconfigurable conectado a un n√∫cleo de CPU fijo de alta frecuencia.  Otra aplicaci√≥n es la seguridad: algunas empresas quieren ocultar sus secretos en una l√≥gica reconfigurable en lugar de mostrar el dise√±o de su l√≥gica fija a un investigador motivado con microscopio electr√≥nico y mucho tiempo. <br><br>  Pero hay menos jugadores en el mundo de FPGA, por ejemplo, aqu√≠ hay dos compa√±√≠as que licencian el dise√±o de bloques de FPGA que pueden integrarse en circuitos fijos de m√∫ltiples corridas para darles flexibilidad. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/99f/bb4/9a9/99fbb49a94aa0e4a7e287fe6562760f9.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/bc6/9b5/76d/bc69b576d91856896677b8bd87f27280.jpg"><br><br>  Cada DAC tiene varios proveedores de placas FPGA.  No los vendedores de tableros de estudiantes baratos como Digilent y Terasic, que comienzan desde $ 55, sino tableros FPGA para prototipos ASIC que pueden costar $ 30,000, $ 100,000 o m√°s. <br><br>  El DAC es atendido tradicionalmente por los fabricantes de placas FPGA.  No venden tarjetas de estudiante baratas por $ 55 d√≥lares, sino tableros FPGA serios por $ 55 _ mil d√≥lares y m√°s.  Su cliente no es un estudiante, sino un equipo severo de desarrollo de ASIC que utiliza tableros grandes para la creaci√≥n de prototipos. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/043/8ad/735/0438ad735f04f9370f56c1a8c2b0bab3.jpg"><br><br>  ¬øQu√© pasa si un investigador hizo alguna prueba de concepto usando FPGA y ahora quiere fabricar su propio ASIC?  Un pedido comercial t√≠pico para fabricar un ASIC generalmente requiere el pago inicial de ~ $ 300K a ~ $ 3,000,000 dependiendo de la tecnolog√≠a del proceso.  Sin embargo, hay empresas especializadas, Europractice en Europa y MOSIS en EE. UU., Que venden servicios de "transporte" en peque√±as cantidades o servicios de obleas multiproyecto (MPW), comenzando con solo $ 3000 por tecnolog√≠a de 180 nm o solo decenas de miles de d√≥lares por algo moderno, como 28nm. <br><br>  Pero, ¬øqu√© pasa si un estudiante o una empresa dura quisiera hacer un ASIC real en una f√°brica y hay poco o poco dinero?  O, si no lo siente, ¬øes un chip de prueba o un lote muy peque√±o?  Para hacer esto, en Estados Unidos hay una empresa MOSIS, y en Europa: Europractice.  Unos pocos miles de d√≥lares, y tiene en sus manos el chip que dise√±√≥ para tecnolog√≠a como 180 nan√≥metros.  Un par de decenas de miles, y tiene en sus manos su chip con tecnolog√≠a m√°s reciente, por ejemplo 28 nan√≥metros, como el quinto iPhone.  Observo que para la producci√≥n comercial en masa, el pago inicial a la f√°brica es de cientos de miles de d√≥lares por tecnolog√≠as antiguas a dos o tres millones por tecnolog√≠as nuevas. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/04b/0b6/af5/04b0b6af56ebdc12a882d91d7ae73223.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/38d/09c/03b/38d09c03be3965511911075a429d1460.jpg"><br><br>  Es interesante que Europractice tenga clientes en Rusia, incluso en Omsk.  Admita qui√©n dise√±a los ASIC en Omsk. <br><br>  Europractice tiene una serie de empresas rusas, incluida alguien en Omsk: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/1e2/c16/cd2/1e2c16cd24dd5380ecd5b2368797b435.jpg"><br><br><img src="https://habrastorage.org/getpro/habr/post_images/9f6/566/f19/9f6566f19c745ecdaffd8128cf2b67ad.jpg"><br><br>  Hay empresas con modelos de negocio que son algo misteriosos para m√≠.  Por ejemplo, no entiendo c√≥mo esta compa√±√≠a a continuaci√≥n puede sobrevivir en un nicho de complemento Eclipse.  Supongo que obtienen la mayor√≠a de los ingresos vendiendo algunos servicios de consultor√≠a. <br><br>  Hay empresas sobre las que no entiendo c√≥mo ganan.  Por ejemplo, este est√° vendiendo un complemento Eclipse muy especializado.  Seguramente no viven de √©l, sino de alg√∫n tipo de consulta. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f71/21d/b7c/f7121db7cfe03f511559133efa2af9c4.jpg"><br><br>  Otra empresa de nicho con modelo de negocio no obvio.  Traducen una descripci√≥n de registros visibles por software en l√≥gica de pegamento Verilog y otros archivos de interfaz.  Supongo que esta compa√±√≠a puede tener alg√∫n gran cliente de tipo Cisco que se enganch√≥ a su tecnolog√≠a hace mucho tiempo y les paga desde entonces. <br><br>  Otra empresa de nicho con un modelo de negocio no obvio.  Traducen la descripci√≥n de los registros disponibles para el programador en verilog y archivos de interfaz.  Probablemente tengan alg√∫n cliente importante como Cisco, que hace muchos a√±os se enamor√≥ de su herramienta, y desde entonces ha estado pagando, ya que es un fastidio contratar a un cliente para administrar a su ingeniero. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/b6f/c05/1ad/b6fc051add6f7e941e0b25f339816766.jpg"><br><br>  Un caballero melanc√≥lico de Huawei describi√≥ sus logros en chips de red.  Huawei obviamente depende de las herramientas EDA de EE. UU., Incluso m√°s que en el mercado de Android y los n√∫cleos de CPU ARM.  La cantidad de dinero y la cantidad de expertos t√©cnicos necesarios para desarrollar un equivalente del compilador Synopsys IC es, en mi opini√≥n, mucho mayor que los recursos necesarios para dise√±ar un competidor de gama alta para n√∫cleos ARM. <br><br>  Un representante de Huawei tambi√©n se sent√≥ en la exposici√≥n con una expresi√≥n de tristeza brillante en su rostro.  Observo que si el gobierno de los EE. UU. Obliga a las compa√±√≠as estadounidenses de EDA a prohibir a los chinos, la situaci√≥n de China ser√° mucho peor de lo que es ahora, ya que es t√©cnicamente m√°s dif√≠cil clonar el Compilador de IC Synopsys que los n√∫cleos de procesador ARM y Android Market. <br><br><img src="https://habrastorage.org/getpro/habr/post_images/ef7/dc8/b53/ef7dc8b53eddd179117319ad14c98dd9.jpg"><br><br>  Todos los DAC desde 1998 ten√≠an al menos una compa√±√≠a que desarrollaba otro compilador C-to-Verilog.  En 1998 fue <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">mi propia startup</a> .  Este a√±o es alguien m√°s: <br><br>  Desde 1998, ha habido al menos una compa√±√≠a en DAC que compila C en Verilog.  En 1998, esa empresa era mi propia startup.  Este a√±o alguien m√°s: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/d8b/91d/c3e/d8b91dc3edb5c2868a712bd1439a6756.jpg"><br><br>  Este caballero se gana la vida vendiendo soluciones que contrarrestan el llamado "Zakladki" (un t√©rmino ruso, un plural de "Zakladka").  Le expliqu√© el significado del t√©rmino y estuvo de acuerdo en que esto es lo que vende. <br><br>  Aqu√≠ hay un compa√±ero que se gana la vida con los marcadores de los analizadores en los procesadores: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/4d3/91b/9cc/4d391b9cc43555588e0d98c60b02b8f2.jpg"><br><br>  Traje a DAC a mi hija estudiante para que pueda ver c√≥mo pap√° se gana la vida: <br><br>  Llev√© a mi hija a Las Vegas para que pudiera ver c√≥mo la gente gana dinero en el duro mundo industrial de la industria electr√≥nica y se dio cuenta de que los d√≥lares de pap√° no crec√≠an en los √°rboles: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/9e3/391/913/9e3391913d204bc42021f57f6fbcb680.jpg"><br><br>  Fiesta despu√©s de la exposici√≥n: <br><br>  En la fiesta despu√©s de la exposici√≥n: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/f69/2b4/5a0/f692b45a054ca1505992bcc5b48db7cd.jpg"><br><br>  Despu√©s de la exposici√≥n, hice el MIPS Open Developer Day junto con mis colegas de Wave Comnputing.  Contamos con varias personas de algunas de las empresas mencionadas m√°s arriba + mis amigos rusos de <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">VivEng</a> , un servicio de dise√±o de se√±ales mixtas de Silicon Valley de California que tambi√©n ten√≠a algunos clientes en Zelenograd, un Silicon Valley ruso.  Primero hicimos una <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">presentaci√≥n</a> , luego los participantes hicieron algunos ejercicios en las placas Digilent Nexys4 DDR y Terasic DE10-Lite FPGA. <br><br>  Luego, junto con mis colegas, conduje el seminario abierto MIPS.  Asistieron camaradas de algunas de las compa√±√≠as descritas, incluidas aquellas que otorgan licencias de herramientas FPGA y EDA integradas, venden servicios para producci√≥n, realizan capacitaci√≥n de verificaci√≥n y tambi√©n hacen chips como tales.  Y tambi√©n mis viejos amigos de la compa√±√≠a rusa <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">VivEng</a> .  Mis colegas y yo mostramos <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">estas diapositivas</a> , despu√©s de lo cual los participantes probaron ejemplos sobre FPGA Digilent Nexys4 DDR y Terasic DE10-Lite. <br><br>  Para repetir los resultados, puede descargar y combinar dos paquetes: <br><br>  Si desea reproducir los resultados, puede hacer lo siguiente: <br><br><ol><li>  Vaya a <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">https://www.mipsopen.com/mips-open-components/mips-open-fpga-getting-started-guide</a> . </li><li>  Descargue el paquete est√°ndar MIPSfpga 2.0. </li><li>  Vaya a <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">https://github.com/MIPSfpga/mipsfpga-plus</a> . </li><li>  git clone <a href="">github.com/MIPSfpga/mipsfpga-plus.git</a> </li><li>  Copie los archivos RTL principales del paquete MIPS Open FPGA al subdirectorio principal del paquete MIPSfpga +; consulte las instrucciones en <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">https://github.com/MIPSfpga/mipsfpga-plus/tree/master/core</a> </li></ol><br>  Intel FPGA Quartus Prime Lite Edition o Xilinx Vivado, as√≠ como la cadena de herramientas Codescape GCC Bare Metal Tool, deben estar instaladas en su computadora.  Despu√©s de eso, puede seguir las instrucciones de las diapositivas: <br><br>  Debe tener Intel FPGA Quartus Prime Lite Edition o Xilinx Vivado instalado en su sistema, as√≠ como Codescape GCC Bare Metal Toolchain.  Despu√©s de esto, puede seguir las instrucciones de las diapositivas: <br><br><ol><li>  cd your_git_directory / boards / board_directory (por ejemplo de10_lite o nexys4_ddr) </li><li>  hacer toda la carga </li><li>  Presione restablecer (o TECLA 0 en algunas placas) para restablecer el procesador. </li><li>  El programa predeterminado codificado deber√≠a comenzar a funcionar. </li><li>  cd your_git_directory / programs / 00_counter (u otro programa) </li><li>  hacer programa srecord uart </li><li>  Si la computadora usa una conexi√≥n en serie que no sea ttyUSB0 (el valor predeterminado), entonces: </li><li>  hacer programa srecord uart UART = 1 (o 2, 3, etc.) </li><li>  El programa cargado a trav√©s de USB a UART ahora se est√° ejecutando. </li></ol><br><img src="https://habrastorage.org/getpro/habr/post_images/772/2b3/436/7722b3436bc3c56712451f2cb139205f.jpg"><br><br>  En la presentaci√≥n, mostr√© c√≥mo incrustar un bloque en el procesador que decodifica y ejecuta instrucciones adicionales para el sistema principal de comandos que el dise√±ador del sistema puede determinar en un chip.  El bloque se puede sintetizar y formar parte del microcircuito o configurarse en el FPGA / FPGA. <br><br>  Las instrucciones adicionales se mueven a lo largo de la tuber√≠a del procesador junto con las principales.  Reciben datos de registros generales visibles para el programador y pueden devolver el resultado al registro.  Estas instrucciones tambi√©n pueden guardar alg√∫n estado en el coprocesador.  Pueden ser eliminados por excepciones si ocurre una excepci√≥n, por ejemplo, en la tuber√≠a siguiendo estas instrucciones: <br><br>  La presentaci√≥n tiene una explicaci√≥n detallada sobre c√≥mo agregar instrucciones de procesadores definidos por el usuario al n√∫cleo de la CPU MIPS microAptiv UP y sintetizarlo junto con un simple SoC para la placa FPGA: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/5c6/bd8/6d5/5c6bd86d57689189ef497f46524d3cab.png"><br><br>  Fragmento de c√≥digo de hardware Verilog del texto de muestra.  Este c√≥digo implementa, en el Nivel de transferencia de registro (RTL), una instrucci√≥n especializada para calcular una red neuronal convolucional: <br><br>  Un fragmento de un m√≥dulo CorExtend personalizado que implementa una instrucci√≥n definida por el usuario (UDI) para un caso especial de c√°lculo de redes neuronales: <br><br><img src="https://habrastorage.org/getpro/habr/post_images/983/99a/93c/98399a93c74433e887ddd8f150f2648a.png"><br><br>  Ma√±ana viajar√© a Rusia para ayudar con otro seminario, no para profesionales de electr√≥nica y EDA, sino para ni√±os interesados ‚Äã‚Äãen explorar carreras en dise√±o microelectr√≥nico digital.  Para este viaje, cre√© un simple procesador de video 2D integrado con el n√∫cleo abierto MIPS FPGA, as√≠ como un ejemplo de un juego solo de hardware (sin CPU o software) para VGA.  A los ni√±os les gustan los juegos y voy a usar el dise√±o del juego para ense√±arles los conceptos b√°sicos de la metodolog√≠a RTL: <br><br>  Y el pr√≥ximo lunes <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">8 de julio, ense√±ar√© los conceptos b√°sicos del desarrollo de circuitos digitales para escolares en Zelenograd</a> . <br><br>  Para √©l, escrib√≠ ejemplos de la implementaci√≥n de gr√°ficos de sprites simples en FPGA.  Un circuito sintetizado a partir de verilogue dibuja sprites en una pantalla VGA. <br><br>  Aqu√≠ hay un ejemplo de trabajo en un hardware limpio ( <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">c√≥digos fuente en github</a> ).  Una variante del combate naval, donde un sat√©lite de torpedos rojos busca una cruz azul enemiga: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/XHfKOE9JvBU" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br>  Y aqu√≠ hay un ejemplo de una combinaci√≥n de hardware y software: un saludo de los sprites.  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">Parte de hardware</a> y <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=es&amp;u=">parte de software</a> : <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/TbwfMmA4YvE" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br>  S√≠, y promet√≠ dar mis discursos en Las Vegas.  Aqu√≠ hay una pieza: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/jMVSB87n_84" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br><br>  Vista del Strip de Las Vegas cuando oscurece, pero todav√≠a no hay multitudes: <br><br>  Y la vista de la calle en la franja, cuando ya es de noche, pero todav√≠a no hay multitudes: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/8BvJGi939Qw" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe><br><br>  Durante dos d√≠as en Las Vegas no tuve la oportunidad de jugar, as√≠ que jugu√© con $ 1 cuando nuestro avi√≥n de regreso a San Jos√© estaba abordando en el aeropuerto de Las Vegas: <br><br>  Durante todo este tiempo, nunca jugu√© en Las Vegas, porque di una vuelta por la exposici√≥n y habl√© sobre temas electr√≥nicos, luego realic√© un seminario.  Pero al abordar el avi√≥n, sin embargo, not√© que perdi√≥ un d√≥lar: <br><br><iframe width="560" height="315" src="https://www.youtube.com/embed/rL3CpKw_3ec" frameborder="0" allow="accelerometer; autoplay; encrypted-media; gyroscope; picture-in-picture" allowfullscreen=""></iframe></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/458760/">https://habr.com/ru/post/458760/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../458746/index.html">An√°lisis detallado de la entrevista para Junior Python Developer</a></li>
<li><a href="../458752/index.html">Tic Tac Toe Parte 1: Svelte y Canvas 2D</a></li>
<li><a href="../458754/index.html">GPS para escarabajo de esti√©rcol: sistema de orientaci√≥n multimodal</a></li>
<li><a href="../458756/index.html">C√≥mo aprendimos a manejar los datos con GoPractice Simulator</a></li>
<li><a href="../458758/index.html">El esplendor y la pobreza de la literatura traducida.</a></li>
<li><a href="../458764/index.html">Pr√°cticas √°giles b√°sicas para equipos t√©cnicos y no t√©cnicos en 2019</a></li>
<li><a href="../458766/index.html">IronPython del lado del mal: c√≥mo descubrimos un ciberataque a los servicios p√∫blicos en un pa√≠s europeo</a></li>
<li><a href="../458768/index.html">5-6 razones para venir a GolangConf</a></li>
<li><a href="../458770/index.html">Toda la verdad sobre RTOS. Art√≠culo # 29. Interrupciones en el n√∫cleo SE</a></li>
<li><a href="../458774/index.html">DBMS funcional</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>