
////////////////////////////////////////////////////////////////////////////////////////
                                       CELLO V2.1                                       
              temp_dc08663663fa44568fb78790a07b2fdb + Eco1C1G1T1.UCF.json               
////////////////////////////////////////////////////////////////////////////////////////

new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_dc08663663fa44568fb78790a07b2fdb
verilog: temp_dc08663663fa44568fb78790a07b2fdb.v
v_loc: /home/lexo/Desktop/Practica/App/library/verilogs/temp_dc08663663fa44568fb78790a07b2fdb.v
new_in: /home/lexo/Desktop/Practica/App/library/verilogs
new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_dc08663663fa44568fb78790a07b2fdb



////////////////////////////////////////////////////////////////////////////////////////
                                 End of Logic Synthesis                                 
////////////////////////////////////////////////////////////////////////////////////////



∫ *** DEBUG *** ∫ Ports [3] not used in any cell (gate).



∫ *** DEBUG *** ∫ Ports [3] not used in any cell (gate).

Cello object deleted...

Archivo Verilog temporal eliminado: temp_dc08663663fa44568fb78790a07b2fdb.v
Archivo Verilog temporal creado: temp_10a44d6910c84c41b820baa11fbce620.v
