#ifndef __SRAM_REG_OFFSET_H__
#define __SRAM_REG_OFFSET_H__ 
#define SOC_SRAM_BASE (0x0)
#define SOC_SRAM_SRAM_CTRL_REG (SOC_SRAM_BASE + 0x0)
#define SOC_SRAM_SRAM_STATE_REG (SOC_SRAM_BASE + 0x4)
#define SOC_SRAM_SRAM_SEC_CTRL_REG (SOC_SRAM_BASE + 0x10)
#define SOC_SRAM_SRAM_SEC_ADDR_REG (SOC_SRAM_BASE + 0x14)
#define SOC_SRAM_SRAM_SEC_SIZE_REG (SOC_SRAM_BASE + 0x18)
#define SOC_SRAM_SRAM_BASE_ADDR_REG (SOC_SRAM_BASE + 0x20)
#define SOC_SRAM_SRAM_INTMASK_REG (SOC_SRAM_BASE + 0x40)
#define SOC_SRAM_SRAM_RAWINT_REG (SOC_SRAM_BASE + 0x44)
#define SOC_SRAM_SRAM_INTSTS_REG (SOC_SRAM_BASE + 0x48)
#define SOC_SRAM_SRAM_INTCLR_REG (SOC_SRAM_BASE + 0x4C)
#define SOC_SRAM_SRAM_ECC_INJECT_REG (SOC_SRAM_BASE + 0x60)
#define SOC_SRAM_SRAM_ERR_INFO_REG (SOC_SRAM_BASE + 0x64)
#define SOC_SRAM_SRAM_ERR_ADDR_REG (SOC_SRAM_BASE + 0x68)
#define SOC_SRAM_SRAM_ECC_INFO_REG (SOC_SRAM_BASE + 0x6C)
#define SOC_SRAM_SRAM_CLR_STAT_REG (SOC_SRAM_BASE + 0x70)
#define SOC_SRAM_SRAM_ECC_CNT_REG (SOC_SRAM_BASE + 0x80)
#define SOC_SRAM_SRAM_CNT_TYPE_REG (SOC_SRAM_BASE + 0x84)
#define SOC_SRAM_SRAM_CNT0_REG (SOC_SRAM_BASE + 0x88)
#define SOC_SRAM_SRAM_CNT1_REG (SOC_SRAM_BASE + 0x8C)
#define SOC_SRAM_SRAM_CNT2_REG (SOC_SRAM_BASE + 0x90)
#define SOC_SRAM_SRAM_CNT3_REG (SOC_SRAM_BASE + 0x94)
#define SOC_SRAM_SRAM_MAGIC_WORD_REG (SOC_SRAM_BASE + 0x7F0)
#define SOC_SRAM_SRAM_VERSION_REG (SOC_SRAM_BASE + 0xC10)
#endif
