# 마이크로 프로세서
### 마이크로 프로세서의 분류
- CPU, MPU(Micro Processor Unit)
	- 오로지 CPU의 기능만을 보유
- MCU, Micom(Mircro Controller Unit)
	- 외부장치 제어 목적용
	- CPU + 주변장치(UART 등), 소용량 메모리 포함
- Embedded Controller, Embedded Processor
	- 범용으로 프로세서 자체가 특정 제품군이나 시장을 목적으로 출시
	- 요즘은 소형은 Micom, 중대형은 Embedded Processor로 구분
	- PC는 임베디드로 구분하지 않음: 특수한 목적으로 만들어지지 않음

### Von Neumann Architecture
- 폰 노이만에 의해 확립
	- 프로그램은 메모리에 저장
	- Fetch, execute 작업 반복: 순차적 프로그램 수행 방식
- 현재까지도 사용되는 개념

![Von Neumann Architecture](https://upload.wikimedia.org/wikipedia/commons/thumb/e/e5/Von_Neumann_Architecture.svg/510px-Von_Neumann_Architecture.svg.png)

출처: https://en.wikipedia.org/wiki/Von_Neumann_architecture

### ALU
- 컴퓨터의 핵심으로 데이터의 산술 연산 수행
- ALU: Arithmetic Logic Unit
- AC, ACC: Accumulator, ALU + 연산 결과 임시 저장(Register)
- 연산을 위한 논리 회로로, 기본적으로 연산할 데이터(operand), 결과를 보관하지 않음

![ALU](http://www.donnamaie.com/BITSLICE/BIT_CHAP_5/Fig5-1.jpg)

출처: http://www.donnamaie.com/BITSLICE/BIT_CHAP_5/bitclc5A.html

### 덧셈, 뺄셈 기능
- 가산기(Adder): 전달된 피연산자 2개를 합하여 결과를 생성
- 따로 뺄셈기를 만들지는 않음: 보수의 개념을 이용하여 음수를 표현
	- 빼고자 하는 대상의 2의 보수를 계산, 덧셈 과정을 수행
- Flag: C,Z,N
	- C: Carry, Borrow 발생 여부 체크
	- Z: 연산 결과가 0일 때 체크
	- N: 연산 결과가 음수일 때 체크
		- Z,N 플래그는 CMP를 통해 두 수의 크기를 비교할 때 사용

![subtract](http://edu.cs.tut.fi/PD2011/figs/EPs_arith/subtract.jpg)

출처: http://edu.cs.tut.fi/PD2011/EPs_arith.html

### ALU의 기능 확장
- Loader: 연산에 쓰일 피연산자를 ALU의 operand로 이송하는 장치
	- 동작에 따라 Operand1과 2 모두, 혹은 Operand2로만 로딩 시킴
	- 데이터가 로드되거나 연산 발생 시 연산 결과에 따라 Flag이 변경됨
- Bit operator: 기본적 논리연산 구현
	- Adder가 AND,OR,XOR도 연산할 수 있도록 확장 설계
	- 위의 세가지 연산만으로 다른 논리 연산들을 구성 가능
- Shifter, Rotator: 피연산자를 논리적으로 시프트 및 로테이트 수행
- Multiplier, Divider: 산술적 시프트를 수행하여 곱셈 및 나눗셈을 수행
	- 곱셈기: 좌측 시프트(<<)와 덧셈기능으로 구현
		- `10 * 5 == 10 << 2 +10`
	- 나눗셈기: 우측 시프트(>>)와 반복적 뺄셈연산으로 구현
		- `20 / 4 == 20 >> 2`, `20 / 3 == (20 - 3) / 3 == ...`: 몫은 반복 횟수

![ALU](http://www.learnabout-electronics.org/Digital/images/ALU-block8.gif)

출처: http://www.learnabout-electronics.org/Digital/dig58.php

### 메모리 인터페이스
- ALU는 Operand와 Result, Flag 등 특수 목적의 레지스터만 보유
- 외부에 별도 메모리를 둘 필요가 있으며, 따라서 외부 메모리와 ALU를 연결하는 메모리 인터페이스가 필요하게 됨
- 메모리의 데이터, 주소는 각각 DR(Data Register)과 AR(Address Register)이 이용됨
	- AR로 주소 선택, Data Reg로 읽은 값이 들어오거나 쓰는 값 출력
- 읽기, 쓰기 명령 수행시 제어회로에서 각 작업에 대한 signal을 보냄(WR,CE,OE 등)

![Memory Interface](https://image.slidesharecdn.com/hcpu-111109065706-phpapp02/95/cpu-4-728.jpg?cb=1320821860)

출처: https://www.slideshare.net/robledano22/cpu-10086408

### Von Neumann Architecture
- Stored Program: 메모리에 저장된 프로그램을 순차적으로 읽어서 실행
- 명령 실행 단계: fetch(읽기), decode(해독), execute(실행)
	- 메모리에는 명령어와 연산에 사용될 데이터가 함께 있음
	- 명령은 명령코드(OP-code)로 저장되어 있음
	- CPU가 읽어오는 값은 명령어일 수도, 데이터일 수도 있음
		- CPU는 명령어, 데이터 구분이 명확
		- 즉, fetch cycle과 execution cycle을 명확히 구분하여 메모리 액세스

### CPU fetch
- CPU는 전원이 인가될 때 처음 명령어를 읽어옴
- 처음으로 액세스하는 명령어가 저장된 약속된 주소를 Reset Vector라고 부름
	- 보통 reset vector를 0x00번지로 가정
- CPU는 fetch를 위해 명령어의 주소를 PC에 저장
	- PC(program counter): 초기 값은 reset vector
	- 명령어의 fetch가 완료될 때 다음 명령을 위해 PC값 증가
- 전체 cycle 동작 과정
1. CPU는 fetch, execution cycle을 구분하여 메모리 액세스
2. fetch cycle: Addr reg에 PC값이 들어옴
3. fetch가 수행되면 Addr Reg에서 지정한 주소의 데이터가 들어옴
4. Data Reg에 들어온 내용은 명령어이므로 명령어 해독 회로로 이동
5. 명령어 해독 회로는 해독 결과에 따른 명령 수행
6. 이 때 하나의 명령이 fetch되었으므로 PC값은 다음 명령의 주소로 변경
7. 이 후 execution cycle 수행
8. 실행 종료 이후 다시 fetch cycle로 들어가 새 명령을 fetch

![cycle](https://www.cs.umd.edu/class/fall2001/cmsc411/projects/DLX/onecycle.gif)

출처: https://www.cs.umd.edu/class/fall2001/cmsc411/projects/DLX/proj.html

### Operand access
- Operand access: 읽어온 명령에 의해 메모리에서 데이터를 로드/저장
    - 내부 제어회로에 의해 명령어를 해독하고 액세스할 데이터 주소를 Addr Reg에 저장
    - Data Reg: 읽을 때는 읽은 값, 쓸 때는 기입할 값이 저장됨
    - 데이터가 내부적으로 활용된 후 다음 명령어 fetch
- PC값의 변화
	- PC값은 초기 전원 인가시 reset vector
	- 명령이 수행될 때마다 다음 명령의 주소로 이동
		- 명령의 길이가 같은 경우 PC는 항상 고정값이 더해짐(RISC)
		- 명령의 길이가 다른 경우 PC은 fetch된 명령어의 길이에 따라 가변적으로 변화(CISC)
		- 명령이 분기, 함수 호출일 경우 execution 과정에서 PC값은 분기 위치로 변화

### Addressing Mode
- Addressing Mode: CPU가 연산에 사용할 operand를 액세스하는 방법
- CPU마다 다양한 방식들이 사용: CPU를 효율적으로 사용하기 위해 중요

|종류|설명|
|---|---|
|Register Value|레지스터의 내용을 ACC로 로드|
||`READ PC, WRITE R1`|
|Immediate Value|상수 값을 ACC에 로드(상수는 메모리에 저장되어 있음)|
||`LOAD 0x100, LOAD 200`|
|Register Indirect|레지스터 값을 메모리 주소로 하여 메모리 내용 액세스|
||`LOAD [R0], STROE [SP]`|
|Memory Direct|주어진 주소의 메모리 내용을 액세스|
||`LOAD [0x1000], STORE [0x2000]`|

### 명령어 실행과 성능 측정 단위
- 명령어는 fetch - decode - execute 단위로 구분
- clock이 한번 입력될 때 1단계 실행: 3 clock에 하나의 명령 수행
- 하나의 명령을 수행하는데 필요한 평균 클락을 CPI(cycles per instruction)라고 부름
- MIPS(million instructions per second): 1초에 처리하는 명령의 수를 의미
- CPU의 clock이 300MHz이고 3CPI라면 초당 백만개의 명령 수행: 100MIPS
- 단순히 MIPS만으로 컴퓨터의 성능을 측정할 수는 없음
	- 같은 작업을 수행하는 데에 필요한 명령의 숫자는 컴퓨터마다 상이
	- 명령의 숫자가 많이 필요할 경우, MIPS가 높아도 그만큼 많은 명령어를 처리하여 더 느려질 수 있음
	- 현재에는 거의 사용되지 않음

### 명령어 파이프라인
- CPU는 명령어를 fetch하는 동안 외부 버스를 사용하여 메모리를 읽어들임
- CPU가 fetch한 명령어를 해독하는 동안은 외부 버스가 비어있게 됨
- 이 때, 다음 명령을 미리 fetch하고 앞 명령 decoding 이후 곧바로 다른 decoding을 할 수 있음: 속도를 더 빠르게 할 수 있음
- 문제점1: execution 단계에서 외부 버스를 사용할 경우
	- 실행 단계에서 외부 메모리를 사용할 경우, 다음 명령의 fetch가 불가능
	- 때문에 fetch작업이 지연되게 됨
	- 하버드 아키텍처를 이용하여 문제 해결 가능
- 문제점2: 분기 코드
	- 분기 명령이 있을 경우, 미리 fetch한 명령의 의미가 없어짐
	- 분기 명령이 지시하는 곳의 명령을 먼저 수행해야하므로, 미리 fetch하고 해독한 자료들을 사용할 수 없게 됨

### Harvard Architecture
- 연산에 쓰이는 데이터를 명령어와 분리, 보관하는 개념
- 명령어와 데이터를 읽고 쓰는 버스를 따로 마련: 겹치지 않으므로 fetch와 동시에 execution이 가능하게 됨
	- CPU 내부에 주소와 데이터를 취급하는 길을 만듦
	- 읽어들이는 데이터와 주소만이 아닌 더 많은 데이터와 주소를 따로 읽은 뒤 캐시메모리에 저장, CPU 내부에서 따로 읽어들임
	- 명령어 내부에 데이터를 같이 포함, 메모리 액세스를 줄일 수 있음
	- 명령어의 길이가 고정적: fetch, decoding이 간단해짐

![Von Neumann vs Harvard](https://qph.ec.quoracdn.net/main-qimg-7ac5933a6a5944b27d1450fbaa6e4a45.webp)

출처: https://www.quora.com/What-is-the-difference-between-the-Von-Neumann-architecture-and-the-Harvard-architecture

### RISC vs CISC
- CISC: Complex Instruction Set Computer
	- 명령어의 수가 많음: Intel 80시리즈 프로세서
	- 명령어들이 다른 작은 명령어들의 조합으로 이루어짐
	- 명령어들의 길이가 가변적: 수행 사이클이 달라짐
	- 복잡한 명령을 하드웨어로 처리하므로 빠르나, 대신 비싸고 저전력 설계가 힘듬
- RISC: Reduced Instruction Set Computer
	- 하나의 명령이 하나의 업무만을 수행
	- 복잡한 명령은 여러 명령을 조합, 소프트웨어적으로 구현
	- 명령체계가 간단하여 하드웨어가 작음: 발열, 저전력, 가격에서 유리
	- 소프트웨어적으로 명령을 처리하므로 CISC보다 느림
	- 최근 나오는 많은 임베디드 프로세서들이 채택(ARM)

### Coprocessor
- CPU가 못하는 일을 대신하는 보조 프로세서
- 고속, 고가의 프로세서들은 CPU에 많은 coprocessor들을 탑재고 있음
	- FPU(Floating Point Unit): 실수 연산 수행
	- MMU(Memory management Unit): 메모리 관리
	- MPU(Memory Protection Unit): MMU와 유사하나 protection만 담당
	- Cache Memory: 느린 외부메모리 읽기 속도를 보상하기 위한 고속 메모리
	- Write Buffer: 느린 외부메모리 쓰기 속도를 보상하기 위한 고속 메모리
	- TCM(Tightly Coupled Memory): CPU와 바로 연결되어 사용하는 고속 메모리
	- GPU(Graphics Processing Unit): 고속 그래픽 처리 전담