# 你好！FPGA

所谓的层次化设计，实际上就是对一个很大的系统设计进行拆分，直到拆分成很容易实现的最小模块为止



流水线的设计，就是对延迟较大的组合逻辑插入寄存器，把较大的组合逻辑拆分成几个时钟周期来完成，以提高系统的最大时钟频率。但这样做会导致数据输出的延迟，假如插入一个寄存器，则数据输出就会产生一个时钟周期的延迟，假如插入n个寄存器，就会产生N个时钟周期的延时。



| 名称       | 位数 | 描述           |
| ---------- | ---- | -------------- |
| 起始位     | 1    | 总是逻辑0      |
| 数据位     | 8    | 低位在前（LSB) |
| 奇偶校验位 | 1    | 奇校验         |
| 停止位     | 1    | 总是逻辑1      |

​                                                                         UART数据格式

波特率是衡量数据传输速率的指针，表示为每秒钟传送的二进制位数（bit）

