# Init
+dvt_init

# UVM
-uvm

# Defines
+define+TARGET_SIMULATION
+define+TARGET_VSIM
+define+WT_DCACHE

# Includes
+incdir+deps/common_cells/include
+incdir+deps/apb/include
+incdir+deps/axi/include
+incdir+deps/ariane/src/common_cells/include/common_cells
+incdir+deps/ariane/src/util
+incdir+tb/

deps/common_verification/src/clk_rst_gen.sv
deps/common_verification/src/rand_id_queue.sv
deps/common_verification/src/rand_stream_mst.sv
deps/common_verification/src/rand_synch_holdable_driver.sv
deps/common_verification/src/rand_verif_pkg.sv
deps/common_verification/src/rand_synch_driver.sv
deps/common_verification/src/rand_stream_slv.sv

deps/tech_cells_generic/src/deprecated/cluster_clk_cells.sv
deps/tech_cells_generic/src/deprecated/pulp_clk_cells.sv
deps/tech_cells_generic/src/rtl/tc_clk.sv

deps/tech_cells_generic/src/deprecated/cluster_pwr_cells.sv
deps/tech_cells_generic/src/deprecated/generic_memory.sv
deps/tech_cells_generic/src/deprecated/generic_rom.sv
deps/tech_cells_generic/src/deprecated/pad_functional.sv
deps/tech_cells_generic/src/deprecated/pulp_buffer.sv
deps/tech_cells_generic/src/deprecated/pulp_pwr_cells.sv
deps/tech_cells_generic/src/tc_pwr.sv

deps/common_cells/src/addr_decode.sv
deps/common_cells/src/cdc_2phase.sv
deps/common_cells/src/cf_math_pkg.sv
deps/common_cells/src/clk_div.sv
deps/common_cells/src/delta_counter.sv
deps/common_cells/src/edge_propagator_tx.sv
deps/common_cells/src/fifo_v3.sv
deps/common_cells/src/graycode.sv
deps/common_cells/src/lfsr_16bit.sv
deps/common_cells/src/lfsr_8bit.sv
deps/common_cells/src/lzc.sv
deps/common_cells/src/mv_filter.sv
deps/common_cells/src/onehot_to_bin.sv
deps/common_cells/src/plru_tree.sv
deps/common_cells/src/popcount.sv
deps/common_cells/src/rr_arb_tree.sv
deps/common_cells/src/rstgen_bypass.sv
deps/common_cells/src/serial_deglitch.sv
deps/common_cells/src/shift_reg.sv
deps/common_cells/src/spill_register.sv
deps/common_cells/src/stream_demux.sv
deps/common_cells/src/stream_filter.sv
deps/common_cells/src/stream_fork.sv
deps/common_cells/src/stream_mux.sv
deps/common_cells/src/sub_per_hash.sv
deps/common_cells/src/sync.sv
deps/common_cells/src/sync_wedge.sv
deps/common_cells/src/cb_filter.sv
deps/common_cells/src/cdc_fifo_2phase.sv
deps/common_cells/src/cdc_fifo_gray.sv
deps/common_cells/src/counter.sv
deps/common_cells/src/edge_detect.sv
deps/common_cells/src/id_queue.sv
deps/common_cells/src/max_counter.sv
deps/common_cells/src/rstgen.sv
deps/common_cells/src/stream_delay.sv
deps/common_cells/src/fall_through_register.sv
deps/common_cells/src/stream_arbiter_flushable.sv
deps/common_cells/src/stream_register.sv
deps/common_cells/src/stream_arbiter.sv

deps/common_cells/src/deprecated/clock_divider_counter.sv
deps/common_cells/src/deprecated/fifo_v1.sv
deps/common_cells/src/deprecated/fifo_v2.sv
deps/common_cells/src/deprecated/find_first_one.sv
deps/common_cells/src/deprecated/generic_LFSR_8bit.sv
deps/common_cells/src/deprecated/generic_fifo.sv
deps/common_cells/src/deprecated/prioarbiter.sv
deps/common_cells/src/deprecated/pulp_sync.sv
deps/common_cells/src/deprecated/pulp_sync_wedge.sv
deps/common_cells/src/deprecated/rrarbiter.sv
deps/common_cells/src/deprecated/clock_divider.sv
deps/common_cells/src/edge_propagator.sv
deps/common_cells/src/edge_propagator_rx.sv

deps/apb/src/apb_intf.sv
deps/apb/src/apb_bus.sv
deps/apb/src/apb_ro_regs.sv
deps/apb/src/apb_rw_regs.sv

deps/apb/src/apb_test.sv

deps/axi/src/axi_pkg.sv
deps/axi/src/axi_address_width_converter.sv
deps/axi/src/axi_demux.sv
deps/axi/src/axi_intf.sv
deps/axi/src/axi_mux.sv
deps/axi/src/axi_perf_mon.sv
deps/axi/src/axi_address_resolver.sv
deps/axi/src/axi_arbiter.sv
deps/axi/src/axi_atop_filter.sv
deps/axi/src/axi_burst_splitter.sv
deps/axi/src/axi_bypass.sv
deps/axi/src/axi_cdc.sv
deps/axi/src/axi_cut.sv
deps/axi/src/axi_data_downsize.sv
deps/axi/src/axi_data_upsize.sv
deps/axi/src/axi_delayer.sv
deps/axi/src/axi_join.sv
deps/axi/src/axi_lite_cut.sv
deps/axi/src/axi_lite_join.sv
deps/axi/src/axi_lite_to_axi.sv
deps/axi/src/axi_modify_address.sv
deps/axi/src/axi_read_burst_buffer.sv
deps/axi/src/axi_to_axi_lite.sv
deps/axi/src/axi_write_burst_packer.sv
deps/axi/src/axi_bypass_wrap.sv
deps/axi/src/axi_data_width_converter.sv
deps/axi/src/axi_id_remap.sv
deps/axi/src/axi_lite_multicut.sv
deps/axi/src/axi_lite_xbar.sv
deps/axi/src/axi_multicut.sv

deps/axi/src/axi_test.sv

deps/axi_mem_if/src/axi2mem.sv
deps/axi_mem_if/src/deprecated/axi_mem_if.sv
deps/axi_mem_if/src/deprecated/axi_mem_if_wrap.sv

deps/ariane/src/axi_node/src/apb_regs_top.sv
deps/ariane/src/axi_node/src/axi_address_decoder_AR.sv
deps/ariane/src/axi_node/src/axi_address_decoder_AW.sv
deps/ariane/src/axi_node/src/axi_address_decoder_BR.sv
deps/ariane/src/axi_node/src/axi_address_decoder_BW.sv
deps/ariane/src/axi_node/src/axi_address_decoder_DW.sv
deps/ariane/src/axi_node/src/axi_AR_allocator.sv
deps/ariane/src/axi_node/src/axi_AW_allocator.sv
deps/ariane/src/axi_node/src/axi_BR_allocator.sv
deps/ariane/src/axi_node/src/axi_BW_allocator.sv
deps/ariane/src/axi_node/src/axi_DW_allocator.sv
deps/ariane/src/axi_node/src/axi_multiplexer.sv
deps/ariane/src/axi_node/src/axi_node_arbiter.sv
deps/ariane/src/axi_node/src/axi_node_intf_wrap.sv
deps/ariane/src/axi_node/src/axi_node_wrap_with_slices.sv
deps/ariane/src/axi_node/src/axi_node.sv
deps/ariane/src/axi_node/src/axi_regs_top.sv
deps/ariane/src/axi_node/src/axi_request_block.sv
deps/ariane/src/axi_node/src/axi_response_block.sv

deps/ariane/src/fpu_div_sqrt_mvp/hdl/fpu_ff.sv
deps/ariane/src/fpu_div_sqrt_mvp/hdl/defs_div_sqrt_mvp.sv
deps/ariane/src/fpu_div_sqrt_mvp/hdl/control_mvp.sv
deps/ariane/src/fpu_div_sqrt_mvp/hdl/div_sqrt_mvp_wrapper.sv
deps/ariane/src/fpu_div_sqrt_mvp/hdl/div_sqrt_top_mvp.sv
deps/ariane/src/fpu_div_sqrt_mvp/hdl/iteration_div_sqrt_mvp.sv
deps/ariane/src/fpu_div_sqrt_mvp/hdl/norm_div_sqrt_mvp.sv
deps/ariane/src/fpu_div_sqrt_mvp/hdl/nrbd_nrsc_mvp.sv
deps/ariane/src/fpu_div_sqrt_mvp/hdl/preprocess_mvp.sv

deps/ariane/src/fpu/src/pkg/fpnew_pkg.vhd
deps/ariane/src/fpu/src/pkg/fpnew_fmts_pkg.vhd
deps/ariane/src/fpu/src/pkg/fpnew_comps_pkg.vhd
deps/ariane/src/fpu/src/pkg/fpnew_pkg_constants.vhd
deps/ariane/src/fpu/src/utils/fp_pipe.vhd
deps/ariane/src/fpu/src/utils/fp_rounding.vhd
deps/ariane/src/fpu/src/utils/fp_arbiter.vhd
deps/ariane/src/fpu/src/ops/fma_core.vhd
deps/ariane/src/fpu/src/ops/fp_fma.vhd
deps/ariane/src/fpu/src/ops/fp_divsqrt_multi.vhd
deps/ariane/src/fpu/src/ops/fp_noncomp.vhd
deps/ariane/src/fpu/src/ops/fp_f2fcasts.vhd
deps/ariane/src/fpu/src/ops/fp_f2icasts.vhd
deps/ariane/src/fpu/src/ops/fp_i2fcasts.vhd
deps/ariane/src/fpu/src/ops/fp_conv_multi.vhd
deps/ariane/src/fpu/src/subunits/addmul_fmt_slice.vhd
deps/ariane/src/fpu/src/subunits/addmul_block.vhd
deps/ariane/src/fpu/src/subunits/divsqrt_multifmt_slice.vhd
deps/ariane/src/fpu/src/subunits/divsqrt_block.vhd
deps/ariane/src/fpu/src/subunits/noncomp_fmt_slice.vhd
deps/ariane/src/fpu/src/subunits/noncomp_block.vhd
deps/ariane/src/fpu/src/subunits/conv_multifmt_slice.vhd
deps/ariane/src/fpu/src/subunits/conv_block.vhd
deps/ariane/src/fpu/src/fpnew.vhd
deps/ariane/src/fpu/src/fpnew_top.vhd

deps/ariane/include/riscv_pkg.sv
deps/ariane/src/riscv-dbg/src/dm_pkg.sv
deps/ariane/include/ariane_pkg.sv
deps/ariane/tb/ariane_soc_pkg.sv
deps/ariane/include/ariane_axi_pkg.sv
deps/ariane/include/std_cache_pkg.sv
deps/ariane/include/wt_cache_pkg.sv
deps/ariane/src/ara_frontend/ara_frontend_pkg.sv

deps/ariane/src/util/instruction_tracer_pkg.sv
deps/ariane/src/util/instruction_tracer_if.sv

deps/ariane/src/alu.sv
deps/ariane/src/fpu_wrap.sv
deps/ariane/src/ariane.sv
deps/ariane/src/branch_unit.sv
deps/ariane/src/compressed_decoder.sv
deps/ariane/src/controller.sv
deps/ariane/src/csr_buffer.sv
deps/ariane/src/csr_regfile.sv
deps/ariane/src/decoder.sv
deps/ariane/src/ex_stage.sv
deps/ariane/src/frontend/btb.sv
deps/ariane/src/frontend/bht.sv
deps/ariane/src/frontend/ras.sv
deps/ariane/src/frontend/instr_scan.sv
deps/ariane/src/frontend/frontend.sv
deps/ariane/src/id_stage.sv
deps/ariane/src/instr_realigner.sv
deps/ariane/src/issue_read_operands.sv
deps/ariane/src/issue_stage.sv
deps/ariane/src/load_unit.sv
deps/ariane/src/load_store_unit.sv
deps/ariane/src/mmu.sv
deps/ariane/src/mult.sv
deps/ariane/src/multiplier.sv
deps/ariane/src/serdiv.sv
deps/ariane/src/perf_counters.sv
deps/ariane/src/ptw.sv
deps/ariane/src/ariane_regfile_ff.sv
deps/ariane/src/re_name.sv
deps/ariane/src/scoreboard.sv
deps/ariane/src/store_buffer.sv
deps/ariane/src/amo_buffer.sv
deps/ariane/src/store_unit.sv
deps/ariane/src/tlb.sv
deps/ariane/src/commit_stage.sv
deps/ariane/src/axi_adapter.sv
deps/ariane/src/axi_shim.sv
deps/ariane/src/cache_subsystem/cache_ctrl.sv
deps/ariane/src/cache_subsystem/amo_alu.sv
deps/ariane/src/cache_subsystem/miss_handler.sv
deps/ariane/src/cache_subsystem/std_cache_subsystem.sv
deps/ariane/src/cache_subsystem/std_icache.sv
deps/ariane/src/cache_subsystem/std_nbdcache.sv
deps/ariane/src/cache_subsystem/tag_cmp.sv
deps/ariane/src/cache_subsystem/wt_axi_adapter.sv
deps/ariane/src/cache_subsystem/wt_cache_subsystem.sv
deps/ariane/src/cache_subsystem/wt_dcache_ctrl.sv
deps/ariane/src/cache_subsystem/wt_dcache_mem.sv
deps/ariane/src/cache_subsystem/wt_dcache_missunit.sv
deps/ariane/src/cache_subsystem/wt_dcache.sv
deps/ariane/src/cache_subsystem/wt_dcache_wbuffer.sv
deps/ariane/src/cache_subsystem/wt_icache.sv
deps/ariane/src/cache_subsystem/wt_l15_adapter.sv
deps/ariane/src/riscv-dbg/debug_rom/debug_rom.sv
deps/ariane/src/riscv-dbg/src/dm_csrs.sv
deps/ariane/src/clint/clint.sv
deps/ariane/src/clint/axi_lite_interface.sv
deps/ariane/src/riscv-dbg/src/dm_mem.sv
deps/ariane/src/riscv-dbg/src/dm_top.sv
deps/ariane/src/riscv-dbg/src/dmi_cdc.sv
deps/ariane/src/riscv-dbg/src/dmi_jtag.sv
deps/ariane/src/riscv-dbg/src/dm_sba.sv
deps/ariane/src/riscv-dbg/src/dmi_jtag_tap.sv
deps/ariane/src/util/axi_master_connect.sv
deps/ariane/src/util/sram.sv
deps/ariane/src/ara_frontend/ara_decoder.sv
deps/ariane/src/ara_frontend/ara_frontend.sv
deps/ariane/src/ara_frontend/ara_dispatcher.sv
deps/ariane/src/ara_frontend/vrf_organizer.sv

include/ara_pkg.sv
include/ara_axi_pkg.sv
src/ara_sequencer.sv
src/ara.sv
src/ara_system.sv
src/lane/lane_sequencer.sv
src/lane/lane.sv
src/lane/opqueue.sv
src/lane/opreq_stage.sv
src/lane/simd_alu.sv
src/lane/simd_mul.sv
src/lane/vaccess_stage.sv
src/lane/valu.sv
src/lane/vconv_stage.sv
src/lane/vex_stage.sv
src/lane/vmfpu.sv
src/lane/vrf_arbiter.sv
src/slide/slide_unit.sv
src/util/ara_axi_master_connect.sv
src/util/ara_axi_slave_connect.sv
src/vlsu/addrgen.sv
src/vlsu/vldu.sv
src/vlsu/vlsu.sv
src/vlsu/vstu.sv

tb/ara_testharness.sv
tb/core_tb.sv