<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z015iclg485-1L" LaunchTime="1546919995">
  <File Type="PA-TCL" Name="dds_top.tcl"/>
  <File Type="REPORTS-TCL" Name="dds_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="dds_top.vds"/>
  <File Type="RDS-UTIL" Name="dds_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="dds_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="dds_top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/blk_mem_triangular/blk_mem_triangular.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/Vivado/FPGA_Communicate_Base/lab1_DDS_Design/lab_dds_block_ram/lab_dds/lab_dds.srcs/sources_1/ip/blk_mem_triangular/blk_mem_triangular.xci"/>
        <Attr Name="ImportTime" Val="1546923364"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/blk_mem_square/blk_mem_square.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/Vivado/FPGA_Communicate_Base/lab1_DDS_Design/lab_dds_block_ram/lab_dds/lab_dds.srcs/sources_1/ip/blk_mem_square/blk_mem_square.xci"/>
        <Attr Name="ImportTime" Val="1546923366"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DA_5428.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="I:/Xian_BiRui_electronics/ninghechuan_Lab/lab1_dds/lab_dds_block_ram/lab_dds.srcs/sources_1/new/DA_5428.v"/>
        <Attr Name="ImportTime" Val="1539143012"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Mux_DDS.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/Vivado/FPGA_Communicate_Base/lab1_DDS_Design/lab_dds_block_ram/lab_dds/lab_dds.srcs/sources_1/new/Mux_DDS.v"/>
        <Attr Name="ImportTime" Val="1546911488"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/dds_design.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="I:/Xian_BiRui_electronics/ninghechuan_Lab/lab1_dds/lab_dds_block_ram/lab_dds.srcs/sources_1/new/dds_design.v"/>
        <Attr Name="ImportTime" Val="1539334905"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/sin_coe.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="I:/Xian_BiRui_electronics/ninghechuan_Lab/lab1_dds/lab_dds_block_ram/lab_dds.srcs/sources_1/new/sin_coe.coe"/>
        <Attr Name="ImportTime" Val="1539157279"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/square.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/Vivado/FPGA_Communicate_Base/lab1_DDS_Design/lab_dds_block_ram/lab_dds/lab_dds.srcs/sources_1/new/square.coe"/>
        <Attr Name="ImportTime" Val="1546910078"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/triangular.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/Vivado/FPGA_Communicate_Base/lab1_DDS_Design/lab_dds_block_ram/lab_dds/lab_dds.srcs/sources_1/new/triangular.coe"/>
        <Attr Name="ImportTime" Val="1546910078"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/cos_coe.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="H:/Vivado/FPGA_Communicate_Base/lab1_DDS_Design/lab_dds_block_ram/lab_dds/lab_dds.srcs/sources_1/new/cos_coe.coe"/>
        <Attr Name="ImportTime" Val="1546910078"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="dds_top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/dds_tp.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="I:/Xian_BiRui_electronics/ninghechuan_Lab/lab1_dds/lab_dds_block_ram/lab_dds.srcs/constrs_1/new/dds_tp.xdc"/>
        <Attr Name="ImportTime" Val="1539332784"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_sin"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_cos"/>
</GenRun>
