# 中断和异常
目的：
1. 支持CPU和设备之间的并行
2. 实时交互的需要
3. 优先级支持
4. 故障报警与处理
5. 保护性操作需要，防止破坏

## 中断
定义为处理器执行指令顺序的事件，这样的事件对应于CPU芯片内部和外部硬件产生的电信号

分为同步中断和异步中断

### 同步中断
当指令执行时由CPU控制单元产生的，之所以称为同步,是因为只有一条指令终止执行后CPU才会发出中断
一旦出现就必须予以响应并处理，
1. 访管中断，由系统程序执行访管指令引起的，可以看作机器指令的一种扩充
2. 硬件故障：电源失效，奇偶校验错误
3. 程序性中断：非法越界，除数为0，浮点溢出
又称为内中断
### 异步中断
由其他硬件设备依照CPU时钟信号随机产生的，是指来自处理器之外的中断信号，包括时钟中断，键盘中断，和外部设备中断，
又称为外中断，外中断又分可屏蔽中断和不可屏蔽中断

## 中断信号的作用

### 和进程切换的差异
由中断或异常处理程序执行的代码不是一个进程，是一个内核控制路径，代表中断发送时正在运行的进程执行，比进程要轻

## 区别

|  分类   | 中断  |  异常  |
|  ----  | ----   |----  |
| 产生地点  | 处理器外部，与运行程序无关的中断信号触发，中断时间系统无法得知 | 处理器内部，CPU控制单元  |
| 能否被屏蔽  | 高优先级的中断可以屏蔽低优先级的 |不可被屏蔽   |
| 处理程序能否被阻塞  | 不能被阻塞，处理器需要及时响应其他中断信号 |可以被阻塞   |
|  CPU | 与CPU异步，无论处理器处于什么状态都要处理外部中断请求 |同步，基本发生在用户态，内核态唯一发生的异常是缺页异常   |
| 能否嵌套  | 允许 |大多为一重   |
| 彼此之间的影响  | 中断过程中绝不会产生异常 |异常处理过程中可能会产生中断   |

## 中断和异常向量


