+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; mux_2to1_4bit_Remainder                                             ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst7|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst7|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst7                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst6|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst6|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst6                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst5|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst5|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst5                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst4|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst4|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst4                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst3|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst3|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst3                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst2|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst2|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst2                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst1|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst1|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst1                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst0|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst0|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst|dff_inst0                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3|dff_8bit_inst                                        ; 9     ; 12             ; 0            ; 12             ; 16     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst3                                                      ; 11    ; 12             ; 1            ; 12             ; 11     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mux_2to1_4bit_nextA                                                 ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst7|slaveLatch           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst7|masterLatch          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst7                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst6|slaveLatch           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst6|masterLatch          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst6                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst5|slaveLatch           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst5|masterLatch          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst5                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst4|slaveLatch           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst4|masterLatch          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst4                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst3|slaveLatch           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst3|masterLatch          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst3                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst2|slaveLatch           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst2|masterLatch          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst2                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst1|slaveLatch           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst1|masterLatch          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst1                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst0|slaveLatch           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst0|masterLatch          ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst|dff_inst0                      ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|register_8bit_inst                                ; 10    ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst7|slaveLatch  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst7|masterLatch ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst7             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst6|slaveLatch  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst6|masterLatch ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst6             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst5|slaveLatch  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst5|masterLatch ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst5             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst4|slaveLatch  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst4|masterLatch ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst4             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst3|slaveLatch  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst3|masterLatch ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst3             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst2|slaveLatch  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst2|masterLatch ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst2             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst1|slaveLatch  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst1|masterLatch ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst1             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst0|slaveLatch  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst0|masterLatch ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst|dff_inst0             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst|dff_8bit_inst                       ; 9     ; 12             ; 0            ; 12             ; 16     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst|CLA_4bit_inst                                     ; 11    ; 7              ; 1            ; 7              ; 11     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; counter_4bit_inst                                                   ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Comparator_4bit_inst|dff_inst|slaveLatch                            ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Comparator_4bit_inst|dff_inst|masterLatch                           ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Comparator_4bit_inst|dff_inst                                       ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Comparator_4bit_inst                                                ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst7|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst7|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst7                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst6|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst6|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst6                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst5|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst5|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst5                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst4|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst4|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst4                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst3|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst3|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst3                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst2|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst2|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst2                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst1|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst1|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst1                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst0|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst0|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst|dff_inst0                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2|dff_8bit_inst                                        ; 9     ; 12             ; 0            ; 12             ; 16     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst2                                                      ; 11    ; 8              ; 1            ; 8              ; 11     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mux_2to1_4bit_selB                                                  ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mux_2to1_4bit_selA                                                  ; 9     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst7|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst7|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst7                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst6|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst6|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst6                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst5|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst5|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst5                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst4|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst4|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst4                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst3|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst3|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst3                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst2|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst2|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst2                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst1|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst1|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst1                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst0|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst0|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst|dff_inst0                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1|dff_8bit_inst                                        ; 9     ; 12             ; 0            ; 12             ; 16     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst1                                                      ; 11    ; 12             ; 1            ; 12             ; 11     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst7|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst7|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst7                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst6|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst6|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst6                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst5|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst5|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst5                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst4|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst4|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst4                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst3|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst3|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst3                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst2|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst2|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst2                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst1|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst1|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst1                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst0|slaveLatch                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst0|masterLatch                  ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst|dff_inst0                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0|dff_8bit_inst                                        ; 9     ; 12             ; 0            ; 12             ; 16     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; CLA_4bit_inst0                                                      ; 11    ; 12             ; 1            ; 12             ; 11     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
