Fitter report for rv32i_fpga
Tue Dec  2 21:27:53 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Tue Dec  2 21:27:53 2025          ;
; Quartus Prime Version           ; 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Revision Name                   ; rv32i_fpga                                     ;
; Top-level Entity Name           ; fpga_top                                       ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CSEMA5F31C6                                   ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 5,071 / 32,070 ( 16 % )                        ;
; Total registers                 ; 3405                                           ;
; Total pins                      ; 67 / 457 ( 15 % )                              ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 0 / 4,065,280 ( 0 % )                          ;
; Total RAM Blocks                ; 0 / 397 ( 0 % )                                ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.6%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                    ;
+----------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; Node                                   ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                 ; Destination Port ; Destination Port Name ;
+----------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                  ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                  ;                  ;                       ;
; cpu_clk~CLKENA0                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[0]~DUPLICATE  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[1]~DUPLICATE  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[3]~DUPLICATE  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[5]~DUPLICATE  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[6]~DUPLICATE  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[8]~DUPLICATE  ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[10]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[11]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[14]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[15]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[16]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[19]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[24]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[25]~DUPLICATE ;                  ;                       ;
; clock_divider:clk_div_1sec|counter[27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; clock_divider:clk_div_1sec|counter[27]~DUPLICATE ;                  ;                       ;
; debouncer:debouncer_key0|button_out    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key0|button_out~DUPLICATE    ;                  ;                       ;
; debouncer:debouncer_key0|counter[6]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key0|counter[6]~DUPLICATE    ;                  ;                       ;
; debouncer:debouncer_key0|counter[7]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key0|counter[7]~DUPLICATE    ;                  ;                       ;
; debouncer:debouncer_key0|counter[10]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key0|counter[10]~DUPLICATE   ;                  ;                       ;
; debouncer:debouncer_key0|counter[11]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key0|counter[11]~DUPLICATE   ;                  ;                       ;
; debouncer:debouncer_key0|counter[12]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key0|counter[12]~DUPLICATE   ;                  ;                       ;
; debouncer:debouncer_key0|counter[13]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key0|counter[13]~DUPLICATE   ;                  ;                       ;
; debouncer:debouncer_key0|counter[14]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key0|counter[14]~DUPLICATE   ;                  ;                       ;
; debouncer:debouncer_key0|counter[15]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key0|counter[15]~DUPLICATE   ;                  ;                       ;
; debouncer:debouncer_key0|counter[16]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key0|counter[16]~DUPLICATE   ;                  ;                       ;
; debouncer:debouncer_key1|counter[8]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key1|counter[8]~DUPLICATE    ;                  ;                       ;
; debouncer:debouncer_key1|counter[9]    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key1|counter[9]~DUPLICATE    ;                  ;                       ;
; debouncer:debouncer_key1|counter[10]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key1|counter[10]~DUPLICATE   ;                  ;                       ;
; debouncer:debouncer_key1|counter[11]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key1|counter[11]~DUPLICATE   ;                  ;                       ;
; debouncer:debouncer_key1|counter[19]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; debouncer:debouncer_key1|counter[19]~DUPLICATE   ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[0][1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[0][1]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[0][3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[0][3]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[0][7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[0][7]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[6][3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[6][3]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[13][1]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[13][1]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[14][3]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[14][3]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[15][2]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[15][2]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[128][7]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[128][7]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[194][1]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[194][1]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[194][6]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[194][6]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[194][7]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[194][7]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|dm:u_dm|mem[256][0]      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|dm:u_dm|mem[256][0]~DUPLICATE      ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[1][0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[1][0]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[1][12]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[1][12]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[1][20]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[1][20]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[1][24]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[1][24]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[1][25]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[1][25]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[1][26]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[1][26]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][1]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][1]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][4]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][4]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][9]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][9]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][12]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][12]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][15]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][15]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][20]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][20]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][23]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][23]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][24]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][24]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[2][30]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[2][30]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[3][1]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[3][1]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[3][8]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[3][8]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[3][14]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[3][14]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[3][16]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[3][16]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[3][19]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[3][19]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[3][22]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[3][22]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[3][23]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[3][23]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[3][25]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[3][25]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[3][31]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[3][31]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][4]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][4]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][5]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][5]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][6]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][6]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][10]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][10]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][11]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][11]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][12]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][12]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][13]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][13]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][18]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][18]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][19]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][19]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][23]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][23]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][24]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][24]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][28]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][28]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[4][30]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[4][30]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][0]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][4]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][4]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][6]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][6]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][9]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][9]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][10]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][10]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][16]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][16]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][20]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][20]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][24]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][24]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][25]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][25]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][28]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][28]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][29]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][29]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[5][31]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[5][31]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[6][0]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[6][0]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[6][1]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[6][1]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[6][7]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[6][7]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[6][21]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[6][21]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[6][24]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[6][24]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[6][28]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[6][28]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][2]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][2]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][4]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][4]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][5]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][5]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][7]         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][7]~DUPLICATE         ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][10]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][10]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][11]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][11]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][27]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][27]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][28]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][28]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][29]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][29]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[7][31]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[7][31]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[24][0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[24][0]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[24][1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[24][1]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[24][6]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[24][6]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[24][7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[24][7]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[24][16]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[24][16]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[24][17]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[24][17]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[24][18]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[24][18]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[24][21]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[24][21]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[24][23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[24][23]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][0]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][1]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][3]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][4]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][4]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][8]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][8]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][10]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][10]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][14]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][14]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][21]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][21]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][23]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][24]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][24]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][28]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][28]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[25][29]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[25][29]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][0]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][6]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][6]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][7]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][13]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][13]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][16]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][16]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][19]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][19]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][22]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][22]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][24]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][24]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][27]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][27]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[26][29]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[26][29]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][0]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][3]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][5]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][5]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][7]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][8]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][8]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][10]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][10]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][11]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][11]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][13]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][13]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][14]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][14]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][21]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][21]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][22]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][22]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][23]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][24]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][24]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[27][29]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[27][29]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][2]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][2]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][3]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][4]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][4]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][6]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][6]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][8]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][8]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][9]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][9]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][10]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][10]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][12]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][12]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][16]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][16]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][18]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][18]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][19]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][19]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][20]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][20]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][22]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][22]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][23]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][24]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][24]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][25]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][25]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][29]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][29]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[28][30]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[28][30]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[29][0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[29][0]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[29][12]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[29][12]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[29][14]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[29][14]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[29][17]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[29][17]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[29][22]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[29][22]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[29][23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[29][23]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][0]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][0]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][1]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][1]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][3]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][3]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][6]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][6]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][10]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][10]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][11]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][11]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][13]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][13]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][14]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][14]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][15]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][15]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][18]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][18]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][19]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][19]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][22]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][22]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[30][29]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[30][29]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][7]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][7]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][9]        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][9]~DUPLICATE        ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][11]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][11]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][14]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][14]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][15]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][15]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][17]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][17]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][18]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][18]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][22]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][22]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][23]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][23]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][24]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][24]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][26]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][26]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][27]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][27]~DUPLICATE       ;                  ;                       ;
; monociclo:cpu|ru:u_ru|RU[31][30]       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; monociclo:cpu|ru:u_ru|RU[31][30]~DUPLICATE       ;                  ;                       ;
+----------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 9401 ) ; 0.00 % ( 0 / 9401 )        ; 0.00 % ( 0 / 9401 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 9401 ) ; 0.00 % ( 0 / 9401 )        ; 0.00 % ( 0 / 9401 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 9401 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in P:/arquitectura de computadores/proyecto/rv32i_mono/quartus/output_files/rv32i_fpga.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5,071 / 32,070        ; 16 %  ;
; ALMs needed [=A-B+C]                                        ; 5,071                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,405 / 32,070        ; 17 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,123                 ;       ;
;         [b] ALMs used for LUT logic                         ; 3,814                 ;       ;
;         [c] ALMs used for registers                         ; 468                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 386 / 32,070          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 52 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 51                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 661 / 3,207           ; 21 %  ;
;     -- Logic LABs                                           ; 661                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 6,062                 ;       ;
;     -- 7 input functions                                    ; 45                    ;       ;
;     -- 6 input functions                                    ; 3,923                 ;       ;
;     -- 5 input functions                                    ; 929                   ;       ;
;     -- 4 input functions                                    ; 388                   ;       ;
;     -- <=3 input functions                                  ; 777                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 373                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,405                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,180 / 64,140        ; 5 %   ;
;         -- Secondary logic registers                        ; 225 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,203                 ;       ;
;         -- Routing optimization registers                   ; 202                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 67 / 457              ; 15 %  ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 397               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 4,065,280         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 4,065,280         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.9% / 7.7% / 8.5%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 62.0% / 59.9% / 69.5% ;       ;
; Maximum fan-out                                             ; 3253                  ;       ;
; Highest non-global fan-out                                  ; 778                   ;       ;
; Total fan-out                                               ; 42917                 ;       ;
; Average fan-out                                             ; 4.30                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 5071 / 32070 ( 16 % ) ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 5071                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5405 / 32070 ( 17 % ) ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1123                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 3814                  ; 0                              ;
;         [c] ALMs used for registers                         ; 468                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 386 / 32070 ( 1 % )   ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 52 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 51                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 661 / 3207 ( 21 % )   ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 661                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 6062                  ; 0                              ;
;     -- 7 input functions                                    ; 45                    ; 0                              ;
;     -- 6 input functions                                    ; 3923                  ; 0                              ;
;     -- 5 input functions                                    ; 929                   ; 0                              ;
;     -- 4 input functions                                    ; 388                   ; 0                              ;
;     -- <=3 input functions                                  ; 777                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 373                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3180 / 64140 ( 5 % )  ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 225 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3203                  ; 0                              ;
;         -- Routing optimization registers                   ; 202                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 67                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                              ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 42917                 ; 0                              ;
;     -- Registered Connections                               ; 4670                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 15                    ; 0                              ;
;     -- Output Ports                                         ; 52                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 153                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 83                    ; 0                  ; no     ; no             ; no              ; no       ; On           ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; KEY[2]   ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; KEY[3]   ; A9    ; 8A       ; 34           ; 81           ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; On           ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 119                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 92                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 51                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 36                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 54                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 55                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 36                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 9                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1] ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2] ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3] ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4] ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5] ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6] ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0] ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1] ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2] ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3] ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4] ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5] ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6] ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 3 / 48 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 8 / 80 ( 10 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 13 / 16 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 80 ( 1 % )    ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; KEY[3]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; KEY[2]                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; KEY[2]   ; Incomplete set of assignments ;
; KEY[3]   ; Incomplete set of assignments ;
; SW[7]    ; Incomplete set of assignments ;
; LEDR[0]  ; Incomplete set of assignments ;
; LEDR[1]  ; Incomplete set of assignments ;
; LEDR[2]  ; Incomplete set of assignments ;
; LEDR[3]  ; Incomplete set of assignments ;
; LEDR[4]  ; Incomplete set of assignments ;
; LEDR[5]  ; Incomplete set of assignments ;
; LEDR[6]  ; Incomplete set of assignments ;
; LEDR[7]  ; Incomplete set of assignments ;
; LEDR[8]  ; Incomplete set of assignments ;
; LEDR[9]  ; Incomplete set of assignments ;
; HEX0[0]  ; Incomplete set of assignments ;
; HEX0[1]  ; Incomplete set of assignments ;
; HEX0[2]  ; Incomplete set of assignments ;
; HEX0[3]  ; Incomplete set of assignments ;
; HEX0[4]  ; Incomplete set of assignments ;
; HEX0[5]  ; Incomplete set of assignments ;
; HEX0[6]  ; Incomplete set of assignments ;
; HEX1[0]  ; Incomplete set of assignments ;
; HEX1[1]  ; Incomplete set of assignments ;
; HEX1[2]  ; Incomplete set of assignments ;
; HEX1[3]  ; Incomplete set of assignments ;
; HEX1[4]  ; Incomplete set of assignments ;
; HEX1[5]  ; Incomplete set of assignments ;
; HEX1[6]  ; Incomplete set of assignments ;
; HEX2[0]  ; Incomplete set of assignments ;
; HEX2[1]  ; Incomplete set of assignments ;
; HEX2[2]  ; Incomplete set of assignments ;
; HEX2[3]  ; Incomplete set of assignments ;
; HEX2[4]  ; Incomplete set of assignments ;
; HEX2[5]  ; Incomplete set of assignments ;
; HEX2[6]  ; Incomplete set of assignments ;
; HEX3[0]  ; Incomplete set of assignments ;
; HEX3[1]  ; Incomplete set of assignments ;
; HEX3[2]  ; Incomplete set of assignments ;
; HEX3[3]  ; Incomplete set of assignments ;
; HEX3[4]  ; Incomplete set of assignments ;
; HEX3[5]  ; Incomplete set of assignments ;
; HEX3[6]  ; Incomplete set of assignments ;
; HEX4[0]  ; Incomplete set of assignments ;
; HEX4[1]  ; Incomplete set of assignments ;
; HEX4[2]  ; Incomplete set of assignments ;
; HEX4[3]  ; Incomplete set of assignments ;
; HEX4[4]  ; Incomplete set of assignments ;
; HEX4[5]  ; Incomplete set of assignments ;
; HEX4[6]  ; Incomplete set of assignments ;
; HEX5[0]  ; Incomplete set of assignments ;
; HEX5[1]  ; Incomplete set of assignments ;
; HEX5[2]  ; Incomplete set of assignments ;
; HEX5[3]  ; Incomplete set of assignments ;
; HEX5[4]  ; Incomplete set of assignments ;
; HEX5[5]  ; Incomplete set of assignments ;
; HEX5[6]  ; Incomplete set of assignments ;
; SW[9]    ; Incomplete set of assignments ;
; SW[8]    ; Incomplete set of assignments ;
; SW[4]    ; Incomplete set of assignments ;
; SW[5]    ; Incomplete set of assignments ;
; SW[0]    ; Incomplete set of assignments ;
; SW[1]    ; Incomplete set of assignments ;
; SW[6]    ; Incomplete set of assignments ;
; SW[2]    ; Incomplete set of assignments ;
; SW[3]    ; Incomplete set of assignments ;
; CLOCK_50 ; Incomplete set of assignments ;
; KEY[1]   ; Incomplete set of assignments ;
; KEY[0]   ; Incomplete set of assignments ;
; KEY[2]   ; Missing location assignment   ;
; KEY[3]   ; Missing location assignment   ;
+----------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------+---------------+--------------+
; Compilation Hierarchy Node       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                      ; Entity Name   ; Library Name ;
+----------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------+---------------+--------------+
; |fpga_top                        ; 5070.4 (207.3)       ; 5403.8 (212.7)                   ; 384.4 (11.0)                                      ; 51.0 (5.7)                       ; 0.0 (0.0)            ; 6062 (280)          ; 3405 (42)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 67   ; 0            ; |fpga_top                                                ; fpga_top      ; work         ;
;    |clock_divider:clk_div_1sec|  ; 22.7 (22.7)          ; 24.0 (24.0)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|clock_divider:clk_div_1sec                     ; clock_divider ; work         ;
;    |debouncer:debouncer_key0|    ; 14.3 (14.3)          ; 14.6 (14.6)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|debouncer:debouncer_key0                       ; debouncer     ; work         ;
;    |debouncer:debouncer_key1|    ; 14.3 (14.3)          ; 14.9 (14.9)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|debouncer:debouncer_key1                       ; debouncer     ; work         ;
;    |edge_detector:edge_det_key0| ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|edge_detector:edge_det_key0                    ; edge_detector ; work         ;
;    |edge_detector:edge_det_key1| ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|edge_detector:edge_det_key1                    ; edge_detector ; work         ;
;    |hex_display_6:hex_display|   ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display                      ; hex_display_6 ; work         ;
;       |hex_decoder:decoder0|     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder0 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder1|     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder1 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder2|     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder2 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder3|     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder3 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder4|     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder4 ; hex_decoder   ; work         ;
;       |hex_decoder:decoder5|     ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|hex_display_6:hex_display|hex_decoder:decoder5 ; hex_decoder   ; work         ;
;    |monociclo:cpu|               ; 4789.7 (0.0)         ; 5115.6 (0.0)                     ; 371.2 (0.0)                                       ; 45.3 (0.0)                       ; 0.0 (0.0)            ; 5644 (0)            ; 3252 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu                                  ; monociclo     ; work         ;
;       |alu:u_alu|                ; 320.8 (320.8)        ; 324.4 (324.4)                    ; 11.6 (11.6)                                       ; 7.9 (7.9)                        ; 0.0 (0.0)            ; 433 (433)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|alu:u_alu                        ; alu           ; work         ;
;       |bru:u_bru|                ; 35.1 (35.1)          ; 34.8 (34.8)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 53 (53)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|bru:u_bru                        ; bru           ; work         ;
;       |cu:u_cu|                  ; 9.7 (9.7)            ; 11.0 (11.0)                      ; 1.5 (1.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|cu:u_cu                          ; cu            ; work         ;
;       |dm:u_dm|                  ; 3614.7 (3614.7)      ; 3667.8 (3667.8)                  ; 81.4 (81.4)                                       ; 28.3 (28.3)                      ; 0.0 (0.0)            ; 4176 (4176)         ; 2068 (2068)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|dm:u_dm                          ; dm            ; work         ;
;       |im:u_im|                  ; 40.5 (40.5)          ; 40.5 (40.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (70)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|im:u_im                          ; im            ; work         ;
;       |muxaluA:u_muxaluA|        ; 11.6 (11.6)          ; 11.8 (11.8)                      ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxaluA:u_muxaluA                ; muxaluA       ; work         ;
;       |muxaluB:u_muxaluB|        ; 37.4 (37.4)          ; 41.7 (41.7)                      ; 4.6 (4.6)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 58 (58)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxaluB:u_muxaluB                ; muxaluB       ; work         ;
;       |muxnextpc:u_muxnextpc|    ; 17.1 (17.1)          ; 22.8 (22.8)                      ; 5.9 (5.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 34 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxnextpc:u_muxnextpc            ; muxnextpc     ; work         ;
;       |muxrudata:u_muxrudata|    ; 130.7 (130.7)        ; 134.5 (134.5)                    ; 7.1 (7.1)                                         ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 191 (191)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|muxrudata:u_muxrudata            ; muxrudata     ; work         ;
;       |pc:u_pc|                  ; 10.4 (10.4)          ; 11.5 (11.5)                      ; 1.2 (1.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|pc:u_pc                          ; pc            ; work         ;
;       |ru:u_ru|                  ; 545.8 (545.8)        ; 800.1 (800.1)                    ; 258.8 (258.8)                                     ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 550 (550)           ; 1152 (1152)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|ru:u_ru                          ; ru            ; work         ;
;       |sum:u_sum|                ; 14.7 (14.7)          ; 14.7 (14.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |fpga_top|monociclo:cpu|sum:u_sum                        ; sum           ; work         ;
+----------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------+---------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; KEY[2]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; KEY[2]                                                  ;                   ;         ;
; KEY[3]                                                  ;                   ;         ;
; SW[7]                                                   ;                   ;         ;
; SW[9]                                                   ;                   ;         ;
;      - cpu_clk                                          ; 0                 ; 0       ;
;      - LEDR[0]~output                                   ; 0                 ; 0       ;
; SW[8]                                                   ;                   ;         ;
;      - display_high[0]~0                                ; 1                 ; 0       ;
;      - display_high[1]~1                                ; 1                 ; 0       ;
;      - display_high[2]~2                                ; 1                 ; 0       ;
;      - display_high[3]~3                                ; 1                 ; 0       ;
;      - display_high[4]~4                                ; 1                 ; 0       ;
;      - display_high[5]~5                                ; 1                 ; 0       ;
;      - display_high[6]~6                                ; 1                 ; 0       ;
;      - display_high[7]~7                                ; 1                 ; 0       ;
;      - LEDR[1]~output                                   ; 1                 ; 0       ;
; SW[4]                                                   ;                   ;         ;
;      - Mux19~1                                          ; 0                 ; 0       ;
;      - Mux63~0                                          ; 0                 ; 0       ;
;      - Mux63~1                                          ; 0                 ; 0       ;
;      - Mux63~3                                          ; 0                 ; 0       ;
;      - Mux62~0                                          ; 0                 ; 0       ;
;      - Mux62~1                                          ; 0                 ; 0       ;
;      - Mux60~1                                          ; 0                 ; 0       ;
;      - Mux60~2                                          ; 0                 ; 0       ;
;      - Mux27~0                                          ; 0                 ; 0       ;
;      - Mux62~9                                          ; 0                 ; 0       ;
;      - Mux58~1                                          ; 0                 ; 0       ;
;      - Mux58~2                                          ; 0                 ; 0       ;
;      - Mux57~1                                          ; 0                 ; 0       ;
;      - Mux57~2                                          ; 0                 ; 0       ;
;      - Mux56~5                                          ; 0                 ; 0       ;
;      - Mux56~6                                          ; 0                 ; 0       ;
;      - Mux23~0                                          ; 0                 ; 0       ;
;      - Mux62~14                                         ; 0                 ; 0       ;
;      - Mux54~4                                          ; 0                 ; 0       ;
;      - Mux54~5                                          ; 0                 ; 0       ;
;      - Mux53~4                                          ; 0                 ; 0       ;
;      - Mux53~5                                          ; 0                 ; 0       ;
;      - Mux52~3                                          ; 0                 ; 0       ;
;      - Mux52~4                                          ; 0                 ; 0       ;
;      - Mux19~0                                          ; 0                 ; 0       ;
;      - Mux50~2                                          ; 0                 ; 0       ;
;      - display_data[15]~10                              ; 0                 ; 0       ;
;      - display_data[15]~12                              ; 0                 ; 0       ;
;      - Mux49~1                                          ; 0                 ; 0       ;
;      - Mux49~2                                          ; 0                 ; 0       ;
;      - Mux48~2                                          ; 0                 ; 0       ;
;      - Mux47~2                                          ; 0                 ; 0       ;
;      - Mux39~1                                          ; 0                 ; 0       ;
;      - Mux39~2                                          ; 0                 ; 0       ;
;      - Mux46~1                                          ; 0                 ; 0       ;
;      - Mux46~2                                          ; 0                 ; 0       ;
;      - Mux38~2                                          ; 0                 ; 0       ;
;      - Mux45~2                                          ; 0                 ; 0       ;
;      - Mux37~2                                          ; 0                 ; 0       ;
;      - Mux44~2                                          ; 0                 ; 0       ;
;      - Mux36~2                                          ; 0                 ; 0       ;
;      - Mux43~1                                          ; 0                 ; 0       ;
;      - Mux43~2                                          ; 0                 ; 0       ;
;      - Mux35~2                                          ; 0                 ; 0       ;
;      - Mux42~2                                          ; 0                 ; 0       ;
;      - Mux34~1                                          ; 0                 ; 0       ;
;      - Mux34~2                                          ; 0                 ; 0       ;
;      - Mux41~1                                          ; 0                 ; 0       ;
;      - Mux41~2                                          ; 0                 ; 0       ;
;      - Mux33~2                                          ; 0                 ; 0       ;
;      - Mux40~2                                          ; 0                 ; 0       ;
;      - Mux32~2                                          ; 0                 ; 0       ;
;      - Mux29~0                                          ; 0                 ; 0       ;
;      - Mux60~16                                         ; 0                 ; 0       ;
; SW[5]                                                   ;                   ;         ;
;      - Mux19~1                                          ; 0                 ; 0       ;
;      - Mux63~0                                          ; 0                 ; 0       ;
;      - Mux63~1                                          ; 0                 ; 0       ;
;      - Mux62~0                                          ; 0                 ; 0       ;
;      - Mux62~1                                          ; 0                 ; 0       ;
;      - Mux62~3                                          ; 0                 ; 0       ;
;      - Mux60~1                                          ; 0                 ; 0       ;
;      - Mux60~2                                          ; 0                 ; 0       ;
;      - Mux27~0                                          ; 0                 ; 0       ;
;      - Mux62~9                                          ; 0                 ; 0       ;
;      - Mux58~1                                          ; 0                 ; 0       ;
;      - Mux58~2                                          ; 0                 ; 0       ;
;      - Mux57~1                                          ; 0                 ; 0       ;
;      - Mux57~2                                          ; 0                 ; 0       ;
;      - Mux56~5                                          ; 0                 ; 0       ;
;      - Mux56~6                                          ; 0                 ; 0       ;
;      - Mux23~0                                          ; 0                 ; 0       ;
;      - Mux62~14                                         ; 0                 ; 0       ;
;      - Mux54~4                                          ; 0                 ; 0       ;
;      - Mux54~5                                          ; 0                 ; 0       ;
;      - Mux53~4                                          ; 0                 ; 0       ;
;      - Mux53~5                                          ; 0                 ; 0       ;
;      - Mux52~3                                          ; 0                 ; 0       ;
;      - Mux52~4                                          ; 0                 ; 0       ;
;      - Mux19~0                                          ; 0                 ; 0       ;
;      - Mux50~2                                          ; 0                 ; 0       ;
;      - display_data[15]~10                              ; 0                 ; 0       ;
;      - display_data[15]~11                              ; 0                 ; 0       ;
;      - display_data[15]~12                              ; 0                 ; 0       ;
;      - Mux49~1                                          ; 0                 ; 0       ;
;      - Mux49~2                                          ; 0                 ; 0       ;
;      - Mux48~2                                          ; 0                 ; 0       ;
;      - Mux47~2                                          ; 0                 ; 0       ;
;      - Mux39~1                                          ; 0                 ; 0       ;
;      - Mux39~2                                          ; 0                 ; 0       ;
;      - Mux46~1                                          ; 0                 ; 0       ;
;      - Mux46~2                                          ; 0                 ; 0       ;
;      - Mux38~2                                          ; 0                 ; 0       ;
;      - Mux45~2                                          ; 0                 ; 0       ;
;      - Mux37~2                                          ; 0                 ; 0       ;
;      - Mux44~2                                          ; 0                 ; 0       ;
;      - Mux36~2                                          ; 0                 ; 0       ;
;      - Mux43~1                                          ; 0                 ; 0       ;
;      - Mux43~2                                          ; 0                 ; 0       ;
;      - Mux35~2                                          ; 0                 ; 0       ;
;      - Mux42~2                                          ; 0                 ; 0       ;
;      - Mux34~1                                          ; 0                 ; 0       ;
;      - Mux34~2                                          ; 0                 ; 0       ;
;      - Mux41~1                                          ; 0                 ; 0       ;
;      - Mux41~2                                          ; 0                 ; 0       ;
;      - Mux33~2                                          ; 0                 ; 0       ;
;      - Mux40~2                                          ; 0                 ; 0       ;
;      - Mux32~2                                          ; 0                 ; 0       ;
;      - Mux29~0                                          ; 0                 ; 0       ;
;      - Mux60~16                                         ; 0                 ; 0       ;
; SW[0]                                                   ;                   ;         ;
;      - Mux41~6                                          ; 0                 ; 0       ;
;      - Mux52~7                                          ; 0                 ; 0       ;
;      - Mux55~3                                          ; 0                 ; 0       ;
;      - Mux63~2                                          ; 0                 ; 0       ;
;      - Mux63~3                                          ; 0                 ; 0       ;
;      - display_data[1]~0                                ; 0                 ; 0       ;
;      - Mux63~5                                          ; 0                 ; 0       ;
;      - display_data[1]~2                                ; 0                 ; 0       ;
;      - Mux62~2                                          ; 0                 ; 0       ;
;      - Mux62~3                                          ; 0                 ; 0       ;
;      - Mux62~5                                          ; 0                 ; 0       ;
;      - Mux60~0                                          ; 0                 ; 0       ;
;      - display_data[3]~4                                ; 0                 ; 0       ;
;      - display_data[1]~5                                ; 0                 ; 0       ;
;      - Mux60~4                                          ; 0                 ; 0       ;
;      - display_data[1]~6                                ; 0                 ; 0       ;
;      - display_data[3]~7                                ; 0                 ; 0       ;
;      - display_data[3]~8                                ; 0                 ; 0       ;
;      - Mux62~7                                          ; 0                 ; 0       ;
;      - Mux62~8                                          ; 0                 ; 0       ;
;      - Mux62~10                                         ; 0                 ; 0       ;
;      - Mux62~11                                         ; 0                 ; 0       ;
;      - Mux59~1                                          ; 0                 ; 0       ;
;      - Mux59~2                                          ; 0                 ; 0       ;
;      - Mux58~0                                          ; 0                 ; 0       ;
;      - Mux58~4                                          ; 0                 ; 0       ;
;      - Mux57~0                                          ; 0                 ; 0       ;
;      - Mux57~4                                          ; 0                 ; 0       ;
;      - Mux56~0                                          ; 0                 ; 0       ;
;      - Mux56~1                                          ; 0                 ; 0       ;
;      - Mux56~3                                          ; 0                 ; 0       ;
;      - Mux56~4                                          ; 0                 ; 0       ;
;      - Mux56~7                                          ; 0                 ; 0       ;
;      - Mux62~12                                         ; 0                 ; 0       ;
;      - Mux62~13                                         ; 0                 ; 0       ;
;      - Mux62~15                                         ; 0                 ; 0       ;
;      - Mux62~16                                         ; 0                 ; 0       ;
;      - Mux55~1                                          ; 0                 ; 0       ;
;      - Mux55~2                                          ; 0                 ; 0       ;
;      - display_data[10]~9                               ; 0                 ; 0       ;
;      - Mux54~0                                          ; 0                 ; 0       ;
;      - Mux54~1                                          ; 0                 ; 0       ;
;      - Mux54~2                                          ; 0                 ; 0       ;
;      - Mux54~3                                          ; 0                 ; 0       ;
;      - Mux54~6                                          ; 0                 ; 0       ;
;      - Mux53~0                                          ; 0                 ; 0       ;
;      - Mux53~1                                          ; 0                 ; 0       ;
;      - Mux53~2                                          ; 0                 ; 0       ;
;      - Mux53~3                                          ; 0                 ; 0       ;
;      - Mux53~6                                          ; 0                 ; 0       ;
;      - Mux52~0                                          ; 0                 ; 0       ;
;      - Mux52~1                                          ; 0                 ; 0       ;
;      - Mux52~2                                          ; 0                 ; 0       ;
;      - Mux60~7                                          ; 0                 ; 0       ;
;      - Mux60~8                                          ; 0                 ; 0       ;
;      - Mux60~9                                          ; 0                 ; 0       ;
;      - Mux60~11                                         ; 0                 ; 0       ;
;      - Mux50~0                                          ; 0                 ; 0       ;
;      - Mux50~1                                          ; 0                 ; 0       ;
;      - Mux50~4                                          ; 0                 ; 0       ;
;      - display_data[15]~13                              ; 0                 ; 0       ;
;      - Mux49~0                                          ; 0                 ; 0       ;
;      - Mux49~3                                          ; 0                 ; 0       ;
;      - display_data[24]~14                              ; 0                 ; 0       ;
;      - display_data[24]~15                              ; 0                 ; 0       ;
;      - Mux49~5                                          ; 0                 ; 0       ;
;      - Mux48~0                                          ; 0                 ; 0       ;
;      - Mux48~1                                          ; 0                 ; 0       ;
;      - Mux48~4                                          ; 0                 ; 0       ;
;      - Mux47~0                                          ; 0                 ; 0       ;
;      - Mux47~1                                          ; 0                 ; 0       ;
;      - Mux47~4                                          ; 0                 ; 0       ;
;      - Mux39~0                                          ; 0                 ; 0       ;
;      - Mux39~3                                          ; 0                 ; 0       ;
;      - Mux46~0                                          ; 0                 ; 0       ;
;      - Mux46~3                                          ; 0                 ; 0       ;
;      - Mux38~0                                          ; 0                 ; 0       ;
;      - Mux38~1                                          ; 0                 ; 0       ;
;      - Mux38~4                                          ; 0                 ; 0       ;
;      - Mux45~0                                          ; 0                 ; 0       ;
;      - Mux45~1                                          ; 0                 ; 0       ;
;      - Mux45~4                                          ; 0                 ; 0       ;
;      - Mux37~0                                          ; 0                 ; 0       ;
;      - Mux37~1                                          ; 0                 ; 0       ;
;      - Mux37~4                                          ; 0                 ; 0       ;
;      - Mux44~0                                          ; 0                 ; 0       ;
;      - Mux44~1                                          ; 0                 ; 0       ;
;      - Mux44~4                                          ; 0                 ; 0       ;
;      - Mux36~0                                          ; 0                 ; 0       ;
;      - Mux36~1                                          ; 0                 ; 0       ;
;      - Mux36~4                                          ; 0                 ; 0       ;
;      - Mux43~0                                          ; 0                 ; 0       ;
;      - Mux43~3                                          ; 0                 ; 0       ;
;      - Mux35~0                                          ; 0                 ; 0       ;
;      - Mux35~1                                          ; 0                 ; 0       ;
;      - Mux35~4                                          ; 0                 ; 0       ;
;      - Mux42~0                                          ; 0                 ; 0       ;
;      - Mux42~1                                          ; 0                 ; 0       ;
;      - Mux42~4                                          ; 0                 ; 0       ;
;      - Mux34~0                                          ; 0                 ; 0       ;
;      - Mux34~3                                          ; 0                 ; 0       ;
;      - Mux41~0                                          ; 0                 ; 0       ;
;      - Mux33~0                                          ; 0                 ; 0       ;
;      - Mux33~1                                          ; 0                 ; 0       ;
;      - Mux33~4                                          ; 0                 ; 0       ;
;      - Mux40~0                                          ; 0                 ; 0       ;
;      - Mux40~1                                          ; 0                 ; 0       ;
;      - Mux40~4                                          ; 0                 ; 0       ;
;      - Mux32~0                                          ; 0                 ; 0       ;
;      - Mux32~1                                          ; 0                 ; 0       ;
;      - Mux32~4                                          ; 0                 ; 0       ;
;      - Mux60~12                                         ; 0                 ; 0       ;
;      - Mux60~13                                         ; 0                 ; 0       ;
;      - Mux60~14                                         ; 0                 ; 0       ;
;      - Mux60~15                                         ; 0                 ; 0       ;
;      - Mux60~17                                         ; 0                 ; 0       ;
;      - Mux60~18                                         ; 0                 ; 0       ;
;      - Mux60~19                                         ; 0                 ; 0       ;
;      - Mux60~20                                         ; 0                 ; 0       ;
; SW[1]                                                   ;                   ;         ;
;      - Mux61~4                                          ; 0                 ; 0       ;
;      - Mux63~2                                          ; 0                 ; 0       ;
;      - Mux63~3                                          ; 0                 ; 0       ;
;      - display_data[1]~0                                ; 0                 ; 0       ;
;      - display_data[1]~1                                ; 0                 ; 0       ;
;      - Mux63~5                                          ; 0                 ; 0       ;
;      - display_data[1]~2                                ; 0                 ; 0       ;
;      - Mux62~2                                          ; 0                 ; 0       ;
;      - Mux62~3                                          ; 0                 ; 0       ;
;      - Mux62~5                                          ; 0                 ; 0       ;
;      - Mux60~0                                          ; 0                 ; 0       ;
;      - display_data[3]~4                                ; 0                 ; 0       ;
;      - display_data[1]~5                                ; 0                 ; 0       ;
;      - Mux60~4                                          ; 0                 ; 0       ;
;      - display_data[1]~6                                ; 0                 ; 0       ;
;      - display_data[3]~7                                ; 0                 ; 0       ;
;      - display_data[3]~8                                ; 0                 ; 0       ;
;      - Mux59~0                                          ; 0                 ; 0       ;
;      - Mux59~3                                          ; 0                 ; 0       ;
;      - Mux58~0                                          ; 0                 ; 0       ;
;      - Mux58~4                                          ; 0                 ; 0       ;
;      - Mux57~0                                          ; 0                 ; 0       ;
;      - Mux57~4                                          ; 0                 ; 0       ;
;      - Mux56~0                                          ; 0                 ; 0       ;
;      - Mux56~1                                          ; 0                 ; 0       ;
;      - Mux56~3                                          ; 0                 ; 0       ;
;      - Mux56~4                                          ; 0                 ; 0       ;
;      - Mux55~0                                          ; 0                 ; 0       ;
;      - display_data[10]~9                               ; 0                 ; 0       ;
;      - Mux54~0                                          ; 0                 ; 0       ;
;      - Mux54~1                                          ; 0                 ; 0       ;
;      - Mux54~2                                          ; 0                 ; 0       ;
;      - Mux53~0                                          ; 0                 ; 0       ;
;      - Mux53~1                                          ; 0                 ; 0       ;
;      - Mux53~2                                          ; 0                 ; 0       ;
;      - Mux52~0                                          ; 0                 ; 0       ;
;      - Mux52~1                                          ; 0                 ; 0       ;
;      - Mux52~2                                          ; 0                 ; 0       ;
;      - Mux60~7                                          ; 0                 ; 0       ;
;      - Mux60~8                                          ; 0                 ; 0       ;
;      - Mux60~9                                          ; 0                 ; 0       ;
;      - Mux60~11                                         ; 0                 ; 0       ;
;      - Mux50~0                                          ; 0                 ; 0       ;
;      - Mux50~1                                          ; 0                 ; 0       ;
;      - Mux50~4                                          ; 0                 ; 0       ;
;      - display_data[15]~13                              ; 0                 ; 0       ;
;      - Mux49~0                                          ; 0                 ; 0       ;
;      - display_data[24]~14                              ; 0                 ; 0       ;
;      - display_data[24]~15                              ; 0                 ; 0       ;
;      - Mux49~5                                          ; 0                 ; 0       ;
;      - Mux48~0                                          ; 0                 ; 0       ;
;      - Mux48~1                                          ; 0                 ; 0       ;
;      - Mux48~4                                          ; 0                 ; 0       ;
;      - Mux47~0                                          ; 0                 ; 0       ;
;      - Mux47~1                                          ; 0                 ; 0       ;
;      - Mux47~4                                          ; 0                 ; 0       ;
;      - Mux39~0                                          ; 0                 ; 0       ;
;      - Mux46~0                                          ; 0                 ; 0       ;
;      - Mux38~0                                          ; 0                 ; 0       ;
;      - Mux38~1                                          ; 0                 ; 0       ;
;      - Mux38~4                                          ; 0                 ; 0       ;
;      - Mux45~0                                          ; 0                 ; 0       ;
;      - Mux45~1                                          ; 0                 ; 0       ;
;      - Mux45~4                                          ; 0                 ; 0       ;
;      - Mux37~0                                          ; 0                 ; 0       ;
;      - Mux37~1                                          ; 0                 ; 0       ;
;      - Mux37~4                                          ; 0                 ; 0       ;
;      - Mux44~0                                          ; 0                 ; 0       ;
;      - Mux44~1                                          ; 0                 ; 0       ;
;      - Mux44~4                                          ; 0                 ; 0       ;
;      - Mux36~0                                          ; 0                 ; 0       ;
;      - Mux36~1                                          ; 0                 ; 0       ;
;      - Mux36~4                                          ; 0                 ; 0       ;
;      - Mux43~0                                          ; 0                 ; 0       ;
;      - Mux35~0                                          ; 0                 ; 0       ;
;      - Mux35~1                                          ; 0                 ; 0       ;
;      - Mux35~4                                          ; 0                 ; 0       ;
;      - Mux42~0                                          ; 0                 ; 0       ;
;      - Mux42~1                                          ; 0                 ; 0       ;
;      - Mux42~4                                          ; 0                 ; 0       ;
;      - Mux34~0                                          ; 0                 ; 0       ;
;      - Mux41~0                                          ; 0                 ; 0       ;
;      - Mux33~0                                          ; 0                 ; 0       ;
;      - Mux33~1                                          ; 0                 ; 0       ;
;      - Mux33~4                                          ; 0                 ; 0       ;
;      - Mux40~0                                          ; 0                 ; 0       ;
;      - Mux40~1                                          ; 0                 ; 0       ;
;      - Mux40~4                                          ; 0                 ; 0       ;
;      - Mux32~0                                          ; 0                 ; 0       ;
;      - Mux32~1                                          ; 0                 ; 0       ;
;      - Mux32~4                                          ; 0                 ; 0       ;
;      - Mux55~3                                          ; 0                 ; 0       ;
; SW[6]                                                   ;                   ;         ;
;      - Mux41~6                                          ; 0                 ; 0       ;
;      - Mux19~1                                          ; 0                 ; 0       ;
;      - Mux52~7                                          ; 0                 ; 0       ;
;      - Mux63~1                                          ; 0                 ; 0       ;
;      - Mux63~2                                          ; 0                 ; 0       ;
;      - Mux62~1                                          ; 0                 ; 0       ;
;      - Mux62~2                                          ; 0                 ; 0       ;
;      - Mux60~1                                          ; 0                 ; 0       ;
;      - display_data[3]~4                                ; 0                 ; 0       ;
;      - Mux62~10                                         ; 0                 ; 0       ;
;      - Mux58~1                                          ; 0                 ; 0       ;
;      - Mux57~1                                          ; 0                 ; 0       ;
;      - Mux56~6                                          ; 0                 ; 0       ;
;      - Mux56~7                                          ; 0                 ; 0       ;
;      - Mux62~15                                         ; 0                 ; 0       ;
;      - Mux54~5                                          ; 0                 ; 0       ;
;      - Mux54~6                                          ; 0                 ; 0       ;
;      - Mux53~5                                          ; 0                 ; 0       ;
;      - Mux53~6                                          ; 0                 ; 0       ;
;      - Mux52~4                                          ; 0                 ; 0       ;
;      - display_data[15]~10                              ; 0                 ; 0       ;
;      - display_data[15]~11                              ; 0                 ; 0       ;
;      - display_data[15]~12                              ; 0                 ; 0       ;
;      - Mux49~2                                          ; 0                 ; 0       ;
;      - Mux49~3                                          ; 0                 ; 0       ;
;      - Mux39~2                                          ; 0                 ; 0       ;
;      - Mux39~3                                          ; 0                 ; 0       ;
;      - Mux46~2                                          ; 0                 ; 0       ;
;      - Mux46~3                                          ; 0                 ; 0       ;
;      - Mux43~2                                          ; 0                 ; 0       ;
;      - Mux43~3                                          ; 0                 ; 0       ;
;      - Mux34~2                                          ; 0                 ; 0       ;
;      - Mux34~3                                          ; 0                 ; 0       ;
;      - Mux41~2                                          ; 0                 ; 0       ;
;      - Mux60~13                                         ; 0                 ; 0       ;
;      - Mux60~17                                         ; 0                 ; 0       ;
; SW[2]                                                   ;                   ;         ;
;      - Mux61~0                                          ; 1                 ; 0       ;
;      - Mux61~4                                          ; 1                 ; 0       ;
;      - Mux55~3                                          ; 1                 ; 0       ;
;      - display_data[1]~0                                ; 1                 ; 0       ;
;      - display_data[1]~1                                ; 1                 ; 0       ;
;      - display_data[1]~2                                ; 1                 ; 0       ;
;      - display_data[1]~3                                ; 1                 ; 0       ;
;      - display_data[1]~6                                ; 1                 ; 0       ;
;      - display_data[3]~7                                ; 1                 ; 0       ;
;      - display_data[3]~8                                ; 1                 ; 0       ;
;      - Mux59~0                                          ; 1                 ; 0       ;
;      - Mux59~1                                          ; 1                 ; 0       ;
;      - Mux59~3                                          ; 1                 ; 0       ;
;      - Mux56~3                                          ; 1                 ; 0       ;
;      - Mux55~0                                          ; 1                 ; 0       ;
;      - Mux55~2                                          ; 1                 ; 0       ;
;      - display_data[10]~9                               ; 1                 ; 0       ;
;      - Mux54~1                                          ; 1                 ; 0       ;
;      - Mux53~1                                          ; 1                 ; 0       ;
;      - Mux52~1                                          ; 1                 ; 0       ;
;      - Mux51~0                                          ; 1                 ; 0       ;
;      - Mux50~0                                          ; 1                 ; 0       ;
;      - Mux50~5                                          ; 1                 ; 0       ;
;      - display_data[15]~13                              ; 1                 ; 0       ;
;      - display_data[24]~14                              ; 1                 ; 0       ;
;      - display_data[24]~15                              ; 1                 ; 0       ;
;      - Mux49~5                                          ; 1                 ; 0       ;
;      - Mux48~0                                          ; 1                 ; 0       ;
;      - Mux48~5                                          ; 1                 ; 0       ;
;      - Mux47~0                                          ; 1                 ; 0       ;
;      - Mux47~5                                          ; 1                 ; 0       ;
;      - Mux38~0                                          ; 1                 ; 0       ;
;      - Mux38~5                                          ; 1                 ; 0       ;
;      - Mux45~0                                          ; 1                 ; 0       ;
;      - Mux45~5                                          ; 1                 ; 0       ;
;      - Mux37~0                                          ; 1                 ; 0       ;
;      - Mux37~5                                          ; 1                 ; 0       ;
;      - Mux44~0                                          ; 1                 ; 0       ;
;      - Mux44~5                                          ; 1                 ; 0       ;
;      - Mux36~0                                          ; 1                 ; 0       ;
;      - Mux36~5                                          ; 1                 ; 0       ;
;      - Mux35~0                                          ; 1                 ; 0       ;
;      - Mux35~5                                          ; 1                 ; 0       ;
;      - Mux42~0                                          ; 1                 ; 0       ;
;      - Mux42~5                                          ; 1                 ; 0       ;
;      - Mux33~0                                          ; 1                 ; 0       ;
;      - Mux33~5                                          ; 1                 ; 0       ;
;      - Mux40~0                                          ; 1                 ; 0       ;
;      - Mux40~5                                          ; 1                 ; 0       ;
;      - Mux32~0                                          ; 1                 ; 0       ;
;      - Mux32~5                                          ; 1                 ; 0       ;
; SW[3]                                                   ;                   ;         ;
;      - Mux61~0                                          ; 0                 ; 0       ;
;      - Mux61~4                                          ; 0                 ; 0       ;
;      - Mux55~3                                          ; 0                 ; 0       ;
;      - display_data[1]~2                                ; 0                 ; 0       ;
;      - display_data[1]~3                                ; 0                 ; 0       ;
;      - display_data[3]~7                                ; 0                 ; 0       ;
;      - display_data[3]~8                                ; 0                 ; 0       ;
;      - Mux59~3                                          ; 0                 ; 0       ;
;      - Mux56~9                                          ; 0                 ; 0       ;
;      - Mux54~8                                          ; 0                 ; 0       ;
;      - Mux53~8                                          ; 0                 ; 0       ;
;      - Mux52~6                                          ; 0                 ; 0       ;
;      - Mux51~0                                          ; 0                 ; 0       ;
;      - Mux50~5                                          ; 0                 ; 0       ;
;      - display_data[15]~12                              ; 0                 ; 0       ;
;      - display_data[24]~14                              ; 0                 ; 0       ;
;      - display_data[24]~15                              ; 0                 ; 0       ;
;      - Mux49~5                                          ; 0                 ; 0       ;
;      - Mux49~7                                          ; 0                 ; 0       ;
;      - Mux48~5                                          ; 0                 ; 0       ;
;      - Mux47~5                                          ; 0                 ; 0       ;
;      - Mux39~6                                          ; 0                 ; 0       ;
;      - Mux46~6                                          ; 0                 ; 0       ;
;      - Mux38~5                                          ; 0                 ; 0       ;
;      - Mux45~5                                          ; 0                 ; 0       ;
;      - Mux37~5                                          ; 0                 ; 0       ;
;      - Mux44~5                                          ; 0                 ; 0       ;
;      - Mux36~5                                          ; 0                 ; 0       ;
;      - Mux43~6                                          ; 0                 ; 0       ;
;      - Mux35~5                                          ; 0                 ; 0       ;
;      - Mux42~5                                          ; 0                 ; 0       ;
;      - Mux34~6                                          ; 0                 ; 0       ;
;      - Mux41~5                                          ; 0                 ; 0       ;
;      - Mux33~5                                          ; 0                 ; 0       ;
;      - Mux40~5                                          ; 0                 ; 0       ;
;      - Mux32~5                                          ; 0                 ; 0       ;
; CLOCK_50                                                ;                   ;         ;
; KEY[1]                                                  ;                   ;         ;
;      - clock_divider:clk_div_1sec|clk_out               ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[1]            ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[0]            ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[30]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[18]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[19]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[20]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[21]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[22]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[7]            ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[8]            ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[2]            ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[14]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[23]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[24]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[25]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[9]            ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[26]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[10]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[11]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[12]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[27]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[28]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[31]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[13]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[15]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[16]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[29]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[17]           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[6]            ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[5]            ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[4]            ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[3]            ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[19]             ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[18]             ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[13]             ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[11]             ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[10]             ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[9]              ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[8]              ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[7]              ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[6]              ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[12]             ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[5]              ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[4]              ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[17]             ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[16]             ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[3]              ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[15]             ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[2]              ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[1]              ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[0]              ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[14]             ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|button_out              ; 0                 ; 0       ;
;      - edge_detector:edge_det_key0|signal_d             ; 0                 ; 0       ;
;      - debouncer:debouncer_key1|button_sync_0           ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|button_sync_1           ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|button_sync_0           ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[25]~DUPLICATE ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[24]~DUPLICATE ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[16]~DUPLICATE ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[3]~DUPLICATE  ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[1]~DUPLICATE  ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[0]~DUPLICATE  ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[6]~DUPLICATE  ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[5]~DUPLICATE  ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[8]~DUPLICATE  ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[10]~DUPLICATE ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[11]~DUPLICATE ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[14]~DUPLICATE ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[15]~DUPLICATE ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[19]~DUPLICATE ; 0                 ; 0       ;
;      - clock_divider:clk_div_1sec|counter[27]~DUPLICATE ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[15]~DUPLICATE   ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[14]~DUPLICATE   ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[7]~DUPLICATE    ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[6]~DUPLICATE    ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[13]~DUPLICATE   ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[11]~DUPLICATE   ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[10]~DUPLICATE   ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[12]~DUPLICATE   ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|counter[16]~DUPLICATE   ; 0                 ; 0       ;
;      - debouncer:debouncer_key0|button_out~DUPLICATE    ; 0                 ; 0       ;
; KEY[0]                                                  ;                   ;         ;
;      - debouncer:debouncer_key0|button_sync_0~0         ; 0                 ; 0       ;
+---------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                       ;
+-------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                      ; Location             ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                  ; PIN_AF14             ; 153     ; Clock                     ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; KEY[1]                                    ; PIN_AA15             ; 83      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; clk_manual_extended~0                     ; LABCELL_X24_Y5_N33   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clock_divider:clk_div_1sec|LessThan0~6    ; LABCELL_X33_Y5_N48   ; 48      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; cpu_clk                                   ; MLABCELL_X25_Y5_N27  ; 3253    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; debouncer:debouncer_key0|counter[19]~0    ; MLABCELL_X28_Y5_N24  ; 29      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_key1|button_out       ; FF_X28_Y5_N59        ; 5       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; debouncer:debouncer_key1|counter[9]~0     ; MLABCELL_X28_Y5_N3   ; 25      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; display_data[15]~13                       ; LABCELL_X18_Y9_N21   ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; edge_detector:edge_det_key0|edge_detected ; LABCELL_X24_Y5_N48   ; 9       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[0][0]~2         ; LABCELL_X27_Y14_N0   ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[100][4]~391     ; LABCELL_X40_Y26_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[101][4]~623     ; MLABCELL_X34_Y9_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[102][4]~859     ; MLABCELL_X34_Y13_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[103][4]~1042    ; LABCELL_X50_Y24_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[104][4]~451     ; LABCELL_X35_Y26_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[105][4]~716     ; MLABCELL_X39_Y17_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[106][4]~960     ; LABCELL_X40_Y19_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[107][4]~110     ; LABCELL_X45_Y20_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[108][4]~315     ; MLABCELL_X39_Y23_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[109][4]~571     ; LABCELL_X53_Y20_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[10][0]~35       ; LABCELL_X40_Y15_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[110][4]~806     ; LABCELL_X36_Y22_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[111][4]~1026    ; LABCELL_X36_Y22_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[112][4]~484     ; LABCELL_X40_Y26_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[113][4]~692     ; MLABCELL_X52_Y22_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[114][4]~934     ; LABCELL_X40_Y19_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[115][4]~184     ; LABCELL_X50_Y14_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[116][4]~379     ; LABCELL_X36_Y15_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[117][4]~607     ; MLABCELL_X34_Y12_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[118][4]~843     ; LABCELL_X42_Y17_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[119][4]~1038    ; LABCELL_X30_Y26_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[11][0]~52       ; LABCELL_X40_Y8_N42   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[120][4]~457     ; LABCELL_X33_Y26_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[121][4]~743     ; LABCELL_X33_Y23_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[122][4]~991     ; MLABCELL_X39_Y16_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[123][4]~119     ; LABCELL_X42_Y16_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[124][4]~340     ; LABCELL_X45_Y12_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[125][4]~579     ; LABCELL_X42_Y26_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[126][4]~814     ; LABCELL_X36_Y18_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[127][4]~1022    ; LABCELL_X36_Y18_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[128][4]~515     ; LABCELL_X35_Y17_N54  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[129][4]~655     ; LABCELL_X36_Y27_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[12][0]~1070     ; LABCELL_X40_Y15_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[130][4]~892     ; MLABCELL_X34_Y17_N51 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[131][4]~1058    ; LABCELL_X45_Y21_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[132][4]~406     ; LABCELL_X33_Y21_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[133][4]~643     ; LABCELL_X35_Y25_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[134][4]~879     ; LABCELL_X33_Y21_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[135][4]~207     ; LABCELL_X30_Y29_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[136][4]~414     ; LABCELL_X29_Y10_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[137][4]~720     ; LABCELL_X31_Y9_N30   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[138][4]~965     ; LABCELL_X35_Y9_N18   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[139][4]~1066    ; MLABCELL_X39_Y7_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[13][0]~26       ; LABCELL_X43_Y22_N24  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[140][4]~318     ; LABCELL_X40_Y23_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[141][4]~531     ; LABCELL_X42_Y28_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[142][4]~765     ; MLABCELL_X39_Y21_N21 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[143][4]~264     ; LABCELL_X33_Y28_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[144][4]~472     ; LABCELL_X31_Y8_N18   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[145][4]~681     ; MLABCELL_X34_Y30_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[146][4]~1018    ; LABCELL_X51_Y25_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[147][4]~140     ; LABCELL_X43_Y27_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[148][4]~367     ; LABCELL_X29_Y26_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[149][4]~595     ; LABCELL_X31_Y29_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[14][0]~43       ; LABCELL_X42_Y22_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[150][4]~830     ; LABCELL_X30_Y27_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[151][4]~234     ; MLABCELL_X34_Y28_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[152][4]~422     ; LABCELL_X33_Y11_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[153][4]~746     ; LABCELL_X53_Y15_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[154][4]~1014    ; LABCELL_X33_Y15_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[155][4]~76      ; LABCELL_X45_Y28_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[156][4]~344     ; LABCELL_X45_Y15_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[157][4]~539     ; MLABCELL_X39_Y15_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[158][4]~773     ; LABCELL_X53_Y16_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[159][4]~291     ; MLABCELL_X39_Y15_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[15][0]~60       ; LABCELL_X37_Y18_N0   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[160][4]~502     ; LABCELL_X37_Y13_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[161][4]~667     ; LABCELL_X37_Y13_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[162][4]~905     ; LABCELL_X36_Y11_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[163][4]~1054    ; MLABCELL_X39_Y13_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[164][4]~394     ; MLABCELL_X39_Y11_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[165][4]~627     ; MLABCELL_X34_Y8_N15  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[166][4]~863     ; LABCELL_X35_Y15_N51  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[167][4]~211     ; LABCELL_X35_Y15_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[168][4]~430     ; LABCELL_X50_Y20_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[169][4]~724     ; LABCELL_X43_Y16_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[16][4]~477      ; LABCELL_X36_Y24_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[170][4]~970     ; LABCELL_X40_Y9_N30   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[171][4]~1062    ; LABCELL_X43_Y16_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[172][4]~321     ; LABCELL_X42_Y11_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[173][4]~547     ; LABCELL_X48_Y13_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[174][4]~781     ; LABCELL_X33_Y14_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[175][4]~268     ; LABCELL_X33_Y14_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[176][4]~488     ; LABCELL_X33_Y14_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[177][4]~696     ; LABCELL_X40_Y14_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[178][4]~939     ; LABCELL_X48_Y14_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[179][4]~157     ; LABCELL_X42_Y13_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[17][4]~684      ; LABCELL_X36_Y24_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[180][4]~382     ; LABCELL_X45_Y13_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[181][4]~611     ; MLABCELL_X47_Y19_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[182][4]~847     ; MLABCELL_X47_Y17_N51 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[183][4]~238     ; MLABCELL_X52_Y17_N3  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[184][4]~438     ; LABCELL_X53_Y17_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[185][4]~750     ; MLABCELL_X52_Y18_N48 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[186][4]~999     ; MLABCELL_X52_Y23_N27 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[187][4]~92      ; LABCELL_X53_Y16_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[188][4]~348     ; MLABCELL_X52_Y23_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[189][4]~555     ; MLABCELL_X47_Y26_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[18][4]~924      ; LABCELL_X37_Y28_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[190][4]~790     ; LABCELL_X53_Y19_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[191][4]~295     ; LABCELL_X42_Y18_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[192][4]~519     ; LABCELL_X36_Y20_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[193][4]~647     ; LABCELL_X36_Y20_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[194][4]~883     ; LABCELL_X36_Y20_N39  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[195][4]~129     ; LABCELL_X55_Y20_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[196][4]~400     ; LABCELL_X42_Y20_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[197][4]~635     ; LABCELL_X35_Y28_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[198][4]~871     ; LABCELL_X51_Y18_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[199][4]~193     ; LABCELL_X56_Y18_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[19][4]~170      ; MLABCELL_X25_Y28_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1][0]~23        ; LABCELL_X36_Y14_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[1][6]~22        ; LABCELL_X37_Y16_N27  ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[200][4]~410     ; LABCELL_X50_Y15_N45  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[201][4]~704     ; LABCELL_X50_Y17_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[202][4]~948     ; LABCELL_X50_Y17_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[203][4]~65      ; LABCELL_X51_Y17_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[204][4]~306     ; LABCELL_X51_Y16_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[205][4]~527     ; LABCELL_X56_Y15_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[206][4]~761     ; LABCELL_X55_Y16_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[207][4]~250     ; LABCELL_X37_Y24_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[208][4]~465     ; MLABCELL_X39_Y27_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[209][4]~674     ; LABCELL_X33_Y31_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[20][4]~371      ; LABCELL_X30_Y28_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[210][4]~913     ; LABCELL_X50_Y23_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[211][4]~136     ; LABCELL_X35_Y27_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[212][4]~359     ; LABCELL_X31_Y28_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[213][4]~587     ; LABCELL_X27_Y29_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[214][4]~822     ; LABCELL_X29_Y29_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[215][4]~220     ; LABCELL_X46_Y12_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[216][4]~418     ; LABCELL_X33_Y22_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[217][4]~731     ; LABCELL_X42_Y26_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[218][4]~978     ; MLABCELL_X39_Y24_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[219][4]~72      ; LABCELL_X56_Y20_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[21][4]~599      ; LABCELL_X35_Y29_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[220][4]~328     ; LABCELL_X42_Y24_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[221][4]~535     ; MLABCELL_X39_Y20_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[222][4]~769     ; MLABCELL_X39_Y18_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[223][4]~277     ; MLABCELL_X39_Y18_N36 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[224][4]~495     ; MLABCELL_X39_Y18_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[225][4]~659     ; LABCELL_X36_Y10_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[226][4]~896     ; LABCELL_X36_Y10_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[227][4]~145     ; LABCELL_X36_Y10_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[228][4]~388     ; LABCELL_X35_Y11_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[229][4]~619     ; LABCELL_X31_Y11_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[22][4]~834      ; LABCELL_X33_Y27_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[230][4]~855     ; LABCELL_X50_Y9_N33   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[231][4]~197     ; LABCELL_X51_Y13_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[232][4]~426     ; MLABCELL_X52_Y11_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[233][4]~708     ; LABCELL_X51_Y10_N27  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[234][4]~952     ; MLABCELL_X52_Y14_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[235][4]~81      ; LABCELL_X51_Y17_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[236][4]~309     ; LABCELL_X51_Y17_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[237][4]~543     ; LABCELL_X55_Y15_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[238][4]~777     ; LABCELL_X48_Y15_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[239][4]~254     ; LABCELL_X48_Y15_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[23][4]~242      ; LABCELL_X33_Y27_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[240][4]~481     ; MLABCELL_X47_Y13_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[241][4]~688     ; LABCELL_X48_Y26_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[242][4]~929     ; LABCELL_X51_Y12_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[243][4]~152     ; LABCELL_X37_Y15_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[244][4]~375     ; LABCELL_X37_Y15_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[245][4]~603     ; MLABCELL_X34_Y15_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[246][4]~839     ; LABCELL_X37_Y15_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[247][4]~224     ; MLABCELL_X34_Y15_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[248][4]~434     ; LABCELL_X35_Y16_N33  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[249][4]~735     ; LABCELL_X45_Y23_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[24][4]~448      ; MLABCELL_X34_Y27_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[250][4]~982     ; LABCELL_X48_Y16_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[251][4]~88      ; LABCELL_X50_Y16_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[252][4]~332     ; LABCELL_X50_Y16_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[253][4]~551     ; LABCELL_X57_Y16_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[254][4]~786     ; LABCELL_X50_Y16_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[255][4]~281     ; LABCELL_X48_Y18_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[256][4]~512     ; LABCELL_X51_Y18_N18  ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[25][4]~753      ; LABCELL_X33_Y29_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[26][4]~1003     ; MLABCELL_X34_Y29_N54 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[27][4]~105      ; LABCELL_X31_Y16_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[28][4]~352      ; MLABCELL_X47_Y12_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[29][4]~567      ; LABCELL_X48_Y12_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[2][0]~31        ; LABCELL_X43_Y14_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[30][4]~802      ; MLABCELL_X47_Y18_N48 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[31][4]~299      ; MLABCELL_X47_Y18_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[32][4]~506      ; MLABCELL_X34_Y11_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[33][4]~671      ; LABCELL_X31_Y15_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[34][4]~909      ; LABCELL_X31_Y10_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[35][4]~180      ; LABCELL_X36_Y26_N9   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[36][4]~397      ; MLABCELL_X39_Y17_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[37][4]~631      ; LABCELL_X42_Y16_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[38][4]~867      ; LABCELL_X40_Y25_N57  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[39][4]~216      ; LABCELL_X43_Y13_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[3][0]~47        ; LABCELL_X37_Y16_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[40][4]~454      ; LABCELL_X40_Y12_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[41][4]~728      ; LABCELL_X45_Y14_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[42][4]~974      ; LABCELL_X45_Y14_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[43][4]~115      ; LABCELL_X51_Y14_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[44][4]~324      ; LABCELL_X48_Y10_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[45][4]~575      ; LABCELL_X57_Y14_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[46][4]~810      ; LABCELL_X45_Y18_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[47][4]~273      ; LABCELL_X51_Y20_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[48][4]~491      ; LABCELL_X51_Y22_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[49][4]~700      ; LABCELL_X53_Y21_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[4][0]~13        ; MLABCELL_X39_Y14_N48 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[50][4]~944      ; LABCELL_X37_Y22_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[51][4]~189      ; MLABCELL_X47_Y25_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[52][4]~385      ; LABCELL_X48_Y25_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[53][4]~615      ; LABCELL_X36_Y12_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[54][4]~851      ; LABCELL_X36_Y13_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[55][4]~246      ; LABCELL_X36_Y12_N3   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[56][4]~461      ; LABCELL_X43_Y10_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[57][4]~757      ; LABCELL_X42_Y8_N18   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[58][4]~1008     ; LABCELL_X43_Y12_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[59][4]~124      ; LABCELL_X42_Y12_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[5][0]~20        ; LABCELL_X55_Y14_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[60][4]~355      ; LABCELL_X51_Y12_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[61][4]~583      ; LABCELL_X55_Y13_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[62][4]~818      ; LABCELL_X50_Y12_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[63][4]~303      ; LABCELL_X50_Y11_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[64][4]~523      ; MLABCELL_X34_Y14_N9  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[65][4]~651      ; MLABCELL_X34_Y14_N48 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[66][4]~887      ; MLABCELL_X52_Y16_N27 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[67][4]~162      ; LABCELL_X53_Y18_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[68][4]~403      ; LABCELL_X57_Y13_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[69][4]~639      ; LABCELL_X50_Y26_N39  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[6][0]~39        ; MLABCELL_X39_Y14_N45 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[70][4]~875      ; LABCELL_X55_Y19_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[71][4]~1050     ; MLABCELL_X39_Y12_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[72][4]~441      ; MLABCELL_X59_Y16_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[73][4]~712      ; LABCELL_X43_Y23_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[74][4]~956      ; LABCELL_X40_Y16_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[75][4]~97       ; LABCELL_X42_Y16_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[76][4]~312      ; LABCELL_X43_Y9_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[77][4]~559      ; LABCELL_X42_Y14_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[78][4]~794      ; LABCELL_X45_Y11_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[79][4]~1034     ; LABCELL_X36_Y14_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[7][0]~56        ; LABCELL_X40_Y10_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[80][4]~468      ; LABCELL_X36_Y14_N48  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[81][4]~678      ; LABCELL_X35_Y29_N42  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[82][4]~917      ; LABCELL_X42_Y25_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[83][4]~166      ; MLABCELL_X39_Y28_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[84][4]~363      ; MLABCELL_X25_Y27_N15 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[85][4]~591      ; LABCELL_X29_Y28_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[86][4]~826      ; MLABCELL_X28_Y28_N33 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[87][4]~1046     ; LABCELL_X37_Y27_N36  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[88][4]~444      ; LABCELL_X40_Y27_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[89][4]~739      ; LABCELL_X37_Y25_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[8][0]~8         ; LABCELL_X37_Y9_N24   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[90][4]~986      ; LABCELL_X46_Y24_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[91][4]~101      ; LABCELL_X46_Y13_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[92][4]~336      ; LABCELL_X48_Y16_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[93][4]~563      ; LABCELL_X48_Y20_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[94][4]~798      ; MLABCELL_X52_Y20_N9  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[95][4]~1030     ; MLABCELL_X47_Y22_N42 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[96][4]~498      ; LABCELL_X46_Y14_N21  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[97][4]~663      ; LABCELL_X50_Y22_N54  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[98][4]~900      ; LABCELL_X35_Y24_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[99][4]~175      ; LABCELL_X35_Y24_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|dm:u_dm|mem[9][0]~29        ; LABCELL_X36_Y8_N0    ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~1          ; LABCELL_X12_Y12_N9   ; 41      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~10         ; LABCELL_X16_Y12_N33  ; 42      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~12         ; LABCELL_X12_Y12_N39  ; 41      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~13         ; LABCELL_X12_Y13_N21  ; 44      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~15         ; LABCELL_X16_Y12_N15  ; 42      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~16         ; LABCELL_X12_Y13_N27  ; 46      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~17         ; LABCELL_X12_Y12_N45  ; 50      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~18         ; LABCELL_X12_Y13_N45  ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~19         ; LABCELL_X16_Y12_N36  ; 45      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~20         ; LABCELL_X12_Y13_N48  ; 45      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~21         ; LABCELL_X12_Y12_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~22         ; LABCELL_X12_Y12_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~23         ; LABCELL_X12_Y13_N0   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~24         ; LABCELL_X12_Y13_N57  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~25         ; LABCELL_X12_Y13_N39  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~26         ; LABCELL_X16_Y12_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~27         ; LABCELL_X12_Y13_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~28         ; LABCELL_X12_Y13_N51  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~29         ; LABCELL_X12_Y12_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~3          ; LABCELL_X12_Y12_N48  ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~30         ; LABCELL_X12_Y12_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~31         ; LABCELL_X12_Y13_N12  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~32         ; LABCELL_X12_Y13_N9   ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~33         ; LABCELL_X12_Y13_N42  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~34         ; LABCELL_X12_Y12_N36  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~35         ; LABCELL_X12_Y12_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~36         ; LABCELL_X12_Y13_N15  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~4          ; LABCELL_X12_Y12_N51  ; 41      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~6          ; LABCELL_X12_Y12_N57  ; 45      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~7          ; LABCELL_X12_Y12_N3   ; 44      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; monociclo:cpu|ru:u_ru|Decoder0~9          ; LABCELL_X12_Y13_N18  ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reset_triggered                           ; FF_X25_Y5_N59        ; 42      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------+----------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                    ;
+----------+---------------------+---------+----------------------+------------------+---------------------------+
; Name     ; Location            ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+---------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14            ; 153     ; Global Clock         ; GCLK5            ; --                        ;
; cpu_clk  ; MLABCELL_X25_Y5_N27 ; 3253    ; Global Clock         ; GCLK2            ; --                        ;
+----------+---------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------+
; Non-Global High Fan-Out Signals             ;
+-----------------------------------+---------+
; Name                              ; Fan-Out ;
+-----------------------------------+---------+
; monociclo:cpu|cu:u_cu|Selector4~0 ; 778     ;
; monociclo:cpu|cu:u_cu|Selector5~0 ; 652     ;
; monociclo:cpu|alu:u_alu|Mux24~10  ; 501     ;
+-----------------------------------+---------+


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 20,721 / 289,320 ( 7 % ) ;
; C12 interconnects                           ; 989 / 13,420 ( 7 % )     ;
; C2 interconnects                            ; 8,363 / 119,108 ( 7 % )  ;
; C4 interconnects                            ; 4,987 / 56,300 ( 9 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 816 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 2,846 / 84,580 ( 3 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 1,372 / 12,676 ( 11 % )  ;
; R14/C12 interconnect drivers                ; 2,211 / 20,720 ( 11 % )  ;
; R3 interconnects                            ; 9,829 / 130,992 ( 8 % )  ;
; R6 interconnects                            ; 16,909 / 266,960 ( 6 % ) ;
; Spine clocks                                ; 9 / 360 ( 3 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                        ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.            ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.            ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 65           ; 0            ; 65           ; 0            ; 0            ; 67        ; 65           ; 0            ; 67        ; 67        ; 0            ; 52           ; 0            ; 4            ; 0            ; 0            ; 52           ; 0            ; 4            ; 0            ; 0            ; 52           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 2            ; 67           ; 2            ; 67           ; 67           ; 0         ; 2            ; 67           ; 0         ; 0         ; 67           ; 15           ; 67           ; 63           ; 67           ; 67           ; 15           ; 67           ; 63           ; 67           ; 67           ; 15           ; 67           ; 67           ; 67           ; 67           ; 67           ; 67           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; KEY[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLOCK_50        ; SW[9]                ; 210.8             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                    ;
+----------------------------------------+-------------------------------------+-------------------+
; Source Register                        ; Destination Register                ; Delay Added in ns ;
+----------------------------------------+-------------------------------------+-------------------+
; reset_triggered                        ; monociclo:cpu|pc:u_pc|pc_out[19]    ; 10.437            ;
; monociclo:cpu|ru:u_ru|RU[8][24]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[9][24]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[10][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[11][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[12][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[13][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[14][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[15][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[4][24]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[5][24]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[6][24]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[7][24]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[2][24]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[1][24]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[3][24]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|pc:u_pc|pc_out[9]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|pc:u_pc|pc_out[4]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|pc:u_pc|pc_out[3]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|pc:u_pc|pc_out[8]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|pc:u_pc|pc_out[7]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|pc:u_pc|pc_out[6]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|pc:u_pc|pc_out[2]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|pc:u_pc|pc_out[5]        ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 1.377             ;
; monociclo:cpu|ru:u_ru|RU[16][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[20][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[24][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[28][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[17][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[21][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[25][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[29][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[18][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[22][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[26][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[30][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[19][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[23][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[27][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; monociclo:cpu|ru:u_ru|RU[31][24]       ; monociclo:cpu|dm:u_dm|mem[136][0]   ; 0.766             ;
; manual_clock_counter[2]                ; clk_manual_extended                 ; 0.299             ;
; debouncer:debouncer_key1|button_sync_1 ; debouncer:debouncer_key1|button_out ; 0.258             ;
; debouncer:debouncer_key0|button_sync_1 ; debouncer:debouncer_key0|button_out ; 0.258             ;
; debouncer:debouncer_key0|counter[19]   ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[18]   ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[17]   ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[15]   ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[14]   ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[13]   ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[11]   ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[10]   ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[9]    ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[8]    ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[7]    ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[6]    ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[12]   ; debouncer:debouncer_key0|button_out ; 0.254             ;
; debouncer:debouncer_key0|counter[16]   ; debouncer:debouncer_key0|button_out ; 0.254             ;
; manual_clock_counter[7]                ; clk_manual_extended                 ; 0.227             ;
; manual_clock_counter[6]                ; clk_manual_extended                 ; 0.227             ;
; manual_clock_counter[5]                ; clk_manual_extended                 ; 0.227             ;
; manual_clock_counter[4]                ; clk_manual_extended                 ; 0.227             ;
; manual_clock_counter[3]                ; clk_manual_extended                 ; 0.227             ;
; debouncer:debouncer_key1|counter[19]   ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[17]   ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[16]   ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[15]   ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[14]   ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[12]   ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[11]   ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[10]   ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[9]    ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[8]    ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[7]    ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[6]    ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[13]   ; debouncer:debouncer_key1|button_out ; 0.215             ;
; debouncer:debouncer_key1|counter[18]   ; debouncer:debouncer_key1|button_out ; 0.215             ;
; clock_divider:clk_div_1sec|counter[30] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[31] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[28] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[27] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[26] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[25] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[24] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[23] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[22] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[21] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[20] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[19] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[18] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[17] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[16] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[15] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[14] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[13] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[12] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[11] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[10] ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[9]  ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[8]  ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
; clock_divider:clk_div_1sec|counter[7]  ; clock_divider:clk_div_1sec|clk_out  ; 0.119             ;
+----------------------------------------+-------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "rv32i_fpga"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 67 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): cpu_clk~CLKENA0 with 3081 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): CLOCK_50~inputCLKENA0 with 123 fanout uses global clock CLKCTRL_G5
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rv32i_fpga.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: cpu_clk  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:31
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:07:50
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:57
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 53% of the available device resources in the region that extends from location X33_Y11 to location X44_Y22
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:05:43
Info (11888): Total time spent on timing analysis during the Fitter is 55.51 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:07
Info (144001): Generated suppressed messages file P:/arquitectura de computadores/proyecto/rv32i_mono/quartus/output_files/rv32i_fpga.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6227 megabytes
    Info: Processing ended: Tue Dec  2 21:27:59 2025
    Info: Elapsed time: 00:21:22
    Info: Total CPU time (on all processors): 00:27:58


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in P:/arquitectura de computadores/proyecto/rv32i_mono/quartus/output_files/rv32i_fpga.fit.smsg.


