- ### The power distribution network( [[PDN]] )
  #IR_drop #L_PR #L_GB
	   **[[VRM]]: Voltage regulator module ( 穩壓模組 )
	  -L_PR: [[Power rail collapse]]
	  -L_GB: [[Ground bounce]]
- The circuit is the smallest design.
- 看到 R/L 去分析 IR drop、SSN；SI 理論告訴你 IO 的輸出能力會受負載電容影響。
---
### Description:
### 1.  **[[Power rail collapse]]**:

##### 1. _1  [[Target impedance]]: 
#### 2. 時脈信號與噪聲之間的關係：

- #### **[[7%]]** 定義了帶寬範圍。
- #### **[[5×Fclock]]** 是諧波干擾的重點頻率範圍。

### 3. [[Ground bounce]]:

| **類型**                       | **描述**                 | **特性**                                                                                                                                   |
| ---------------------------- | ---------------------- | ---------------------------------------------------------------------------------------------------------------------------------------- |
| **Ground Bounce**            | 接地層電位因瞬態電流波動而不穩定       | - 由 **數位信號切換** 或負載突增引起  <br>- 寄生電感 (L) 在高 di/dt 下產生壓降 V=L⋅di/dtV = L \cdot di/dtV=L⋅di/dt  <br>- **多輸出同時切換** 加劇波動  <br>- **回流設計缺陷** 增大影響 |
| **電流突變 (Current Transient)** | 瞬間大電流流經接地平面，造成短暫接地電壓擾動 | - 當數位邏輯切換時，接地平面上的電流瞬態增加                                                                                                                  |
| **寄生電感的作用**                  | PCB 接地層寄生電感引起高頻電壓波動    | - V=L⋅di/dtV = L \cdot di/dtV=L⋅di/dt：di/dt 越大，壓降越明顯                                                                                     |
| **多輸出同時切換 (SSN)**            | 複數信號線同步切換導致更大瞬態電流      | - 增加接地層電流波動                                                                                                                              |
| **回路設計缺陷**                   | 回流路徑不連續或過長，增加寄生電感與反彈效應 | - 增加 EMI 問題  <br>- 導致電源和信號完整性劣化                                                                                                          |

------
#### [[Decoupling Capacitor]]:
- ##### **使用多個去耦電容**
	  Formula: $$\frac{1}{ESR_1}+\frac{1}{ESR_2}+\frac{1}{ESR_3}$$
	增加相同容值 vs. 不同容值

|     特性      |     相同容值電容     |    不同容值電容    |
| :---------: | :------------: | :----------: |
|  **降噪範圍**   |   整個頻率範圍均勻降低   | 精確降低特定頻率範圍噪聲 |
| **高頻降噪能力**  |    高頻段效果有限     |   高頻段效果顯著    |
|  **反諧振風險**  |      無反諧振      |   存在反諧振風險    |
|  **設計複雜度**  |       簡單       |  需要針對性選型與仿真  |
| **生產成本與管理** |  BOM 簡單、易於管理   | BOM 複雜、成本增加  |
|  **應用場景**   | 寬頻需求、穩壓器等中低頻設計 | 高頻設計、多頻帶噪聲抑制 |
- 多個相同容值的電容並聯，其總電容值為單個電容的累加。
- 電容的等效串聯電阻 (ESR) 和等效串聯電感 (ESL) 也隨並聯數量減少：
    - ESR 減少至 1/n（n 為並聯數量）。
    - ESL 減少至 1/n。
    ![[EMC-11_graf_01.gif]]![[EMC-11_graf_02.gif]]
(https://techweb.rohm.com.tw/product/nowisee/7785/)


- ##### **降低電容的 ESL ( 等效串聯電感 )**
1.  **選擇尺寸較小的電容**
    - 容值相同的情況下，尺寸越小的電容，ESL 通常越低。
    - 尺寸較小的電容諧振頻率更高，感性區域的阻抗較低，更適合抑制高頻雜訊。
2. **選用專門降低ESL的電容**
	**LW逆轉型電容**：
	- 將電極設置在長邊側（增加電極寬度），從結構上降低 ESL。
		電流經過的路徑更加平行，使得電流的通道更加寬廣，降低了電流經過引腳時產生的電感。
		--> 磁場相對均勻，從而降低了電感。
	**三端電容**：
	- 在普通電容基礎上優化引腳結構。回流電流的路徑更短且更直接，有效降低了 **ESL**
	- 輸入/輸出電極不將 ESL 包含於接地路徑，有效降低高頻噪聲。


![[EMC-12_graf_03.gif]]
---


