Fitter Route Stage Report for if_loop_1
Thu Apr 27 19:19:39 2023
Quartus Prime Version 21.4.0 Build 67 12/06/2021 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Delay Chain Summary
  3. Routing Usage Summary
  4. Route Messages
  5. Estimated Delay Added for Hold Timing Summary
  6. Estimated Delay Added for Hold Timing Details
  7. Global Router Wire Utilization Map
  8. Peak Wire Demand Summary
  9. Peak Wire Demand Details
 10. Peak Total Grid Crossings



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                             ;
+----------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name           ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+----------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; start_in[0]    ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; start_ready    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[0]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[1]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[2]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[3]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[4]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[5]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[6]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[7]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[8]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[9]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[10]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[11]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[12]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[13]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[14]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[15]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[16]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[17]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[18]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[19]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[20]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[21]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[22]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[23]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[24]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[25]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[26]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[27]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[28]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[29]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[30]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_out[31]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; end_valid      ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; n_valid_in     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; n_ready_out    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[0]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[1]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[2]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[3]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[4]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[5]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[6]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[7]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[8]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[9]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[10] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[11] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[12] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[13] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[14] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[15] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[16] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[17] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[18] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[19] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[20] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[21] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[22] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[23] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[24] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[25] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[26] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[27] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[28] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[29] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[30] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address0[31] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_ce0          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_we0          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[0]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[1]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[2]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[3]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[4]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[5]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[6]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[7]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[8]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[9]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[10]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[11]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[12]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[13]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[14]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[15]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[16]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[17]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[18]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[19]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[20]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[21]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[22]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[23]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[24]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[25]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[26]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[27]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[28]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[29]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[30]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout0[31]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_din0[0]      ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[1]      ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[2]      ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[3]      ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[4]      ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[5]      ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[6]      ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[7]      ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[8]      ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[9]      ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[10]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[11]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[12]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[13]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[14]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[15]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[16]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[17]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[18]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[19]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[20]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[21]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[22]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[23]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[24]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[25]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[26]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[27]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[28]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[29]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[30]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_din0[31]     ; Input    ; --                  ; --                 ; --             ; --                                ; --                                  ;
; a_address1[0]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[1]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[2]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[3]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[4]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[5]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[6]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[7]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[8]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[9]  ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[10] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[11] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[12] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[13] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[14] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[15] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[16] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[17] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[18] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[19] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[20] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[21] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[22] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[23] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[24] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[25] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[26] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[27] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[28] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[29] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[30] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_address1[31] ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_ce1          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_we1          ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[0]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[1]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[2]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[3]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[4]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[5]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[6]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[7]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[8]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[9]     ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[10]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[11]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[12]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[13]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[14]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[15]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[16]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[17]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[18]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[19]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[20]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[21]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[22]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[23]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[24]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[25]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[26]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[27]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[28]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[29]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[30]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; a_dout1[31]    ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; clk            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; rst            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; end_ready      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[31]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[30]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[11]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[6]       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[7]       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[8]       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[9]       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[10]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[24]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[25]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[26]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[27]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[28]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[29]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[18]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[19]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[20]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[21]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[22]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[23]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[12]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[13]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[14]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[15]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[16]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[17]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[0]       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[1]       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[2]       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[3]       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[4]       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; n_din[5]       ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; start_valid    ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[0]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[1]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[31]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[29]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[30]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[28]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[26]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[27]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[3]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[2]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[25]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[24]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[23]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[22]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[20]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[21]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[19]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[18]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[17]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[16]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[14]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[15]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[9]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[7]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[8]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[6]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[5]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[4]      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[13]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[12]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[11]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; a_din1[10]     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+----------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+--------------------------------------------------------------+
; Routing Usage Summary                                        ;
+--------------------------------+-----------------------------+
; Routing Resource Type          ; Usage                       ;
+--------------------------------+-----------------------------+
; Block Input Muxes              ; 66 / 675,444 ( < 1 % )      ;
; Block interconnects            ; 3,306 / 9,132,912 ( < 1 % ) ;
; C16 interconnects              ; 0 / 226,512 ( 0 % )         ;
; C2 interconnects               ; 421 / 1,359,072 ( < 1 % )   ;
; C3 interconnects               ; 348 / 2,758,032 ( < 1 % )   ;
; C4 interconnects               ; 1,982 / 1,772,208 ( < 1 % ) ;
; CLOCK_INVERTs                  ; 6 / 7,616 ( < 1 % )         ;
; DCM_muxes                      ; 2 / 1,632 ( < 1 % )         ;
; Direct links                   ; 1,648 / 9,132,912 ( < 1 % ) ;
; GAP Interconnects              ; 266 / 267,192 ( < 1 % )     ;
; GAPs                           ; 0 / 29,304 ( 0 % )          ;
; HIO Buffers                    ; 67 / 209,664 ( < 1 % )      ;
; Horizontal Buffers             ; 116 / 176,364 ( < 1 % )     ;
; Horizontal_clock_segment_muxes ; 4 / 7,488 ( < 1 % )         ;
; Programmable Inverts           ; 66 / 318,960 ( < 1 % )      ;
; R10 interconnects              ; 933 / 2,456,208 ( < 1 % )   ;
; R2 interconnects               ; 367 / 2,265,120 ( < 1 % )   ;
; R24 interconnects              ; 0 / 293,040 ( 0 % )         ;
; R24/C16 interconnect drivers   ; 0 / 453,024 ( 0 % )         ;
; R4 interconnects               ; 561 / 3,248,028 ( < 1 % )   ;
; Row Clock Tap-Offs             ; 196 / 725,544 ( < 1 % )     ;
; Switchbox_clock_muxes          ; 53 / 41,600 ( < 1 % )       ;
; Vertical_seam_tap_muxes        ; 48 / 22,848 ( < 1 % )       ;
+--------------------------------+-----------------------------+


+----------------+
; Route Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 40 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 21.4.0 Build 67 12/06/2021 SC Pro Edition
    Info: Processing started: Thu Apr 27 19:11:17 2023
    Info: System process ID: 100216
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off if_loop_1 -c if_loop_1
Info: qfit2_default_script.tcl version: #1
Info: Project  = if_loop_1
Info: Revision = if_loop_1
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 12% of down directional wire in region X64_Y200 to X71_Y207
    Info (20265): Estimated peak short right directional wire demand : 7% in region X56_Y192 to X63_Y199
    Info (20265): Estimated peak short left directional wire demand : 2% in region X72_Y192 to X79_Y199
    Info (20265): Estimated peak short up directional wire demand : 9% in region X64_Y192 to X71_Y199
    Info (20265): Estimated peak short down directional wire demand : 12% in region X64_Y200 to X71_Y207
Info (20215): Router estimated peak long high speed interconnect demand : 56% of up directional wire in region X72_Y192 to X79_Y199
    Info (20265): Estimated peak long high speed right directional wire demand : 51% in region X72_Y200 to X79_Y207
    Info (20265): Estimated peak long high speed left directional wire demand : 12% in region X72_Y192 to X79_Y199
    Info (20265): Estimated peak long high speed up directional wire demand : 56% in region X72_Y192 to X79_Y199
    Info (20265): Estimated peak long high speed down directional wire demand : 20% in region X56_Y216 to X63_Y223
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.09 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (11888): Total time spent on timing analysis during Routing is 0.42 seconds.
Info (16607): Fitter routing operations ending: elapsed time is 00:01:52


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 2.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                      ;
+-----------------------------------------------------------+----------------------------------------------------+-------------------+
; Source Register                                           ; Destination Register                               ; Delay Added in ns ;
+-----------------------------------------------------------+----------------------------------------------------+-------------------+
; fork_8|generateBlocks[1].regblock|reg_value~RTM           ; phi_4|tehb1|data_reg[20]~RTM_5                     ; 0.131             ;
; fork_8|generateBlocks[0].regblock|reg_value~RTM_2         ; fork_8|generateBlocks[0].regblock|reg_value~RTM_2  ; 0.109             ;
; fork_8|generateBlocks[0].regblock|reg_value~RTM           ; fork_8|generateBlocks[0].regblock|reg_value~RTM_2  ; 0.109             ;
; Buffer_4|oehb1|validArray[0]~RTM                          ; Buffer_4|oehb1|validArray[0]~RTM                   ; 0.086             ;
; Buffer_2|oehb1|data_reg[30]                               ; Buffer_2|tehb1|data_reg[30]~RTM_65                 ; 0.072             ;
; Buffer_5|tehb1|full_reg~RTM_2                             ; Buffer_5|oehb1|validArray[0]~RTM                   ; 0.063             ;
; Buffer_5|tehb1|full_reg~RTM_1                             ; Buffer_5|oehb1|validArray[0]~RTM                   ; 0.051             ;
; Buffer_5|oehb1|validArray[0]~RTM                          ; Buffer_5|oehb1|validArray[0]~RTM                   ; 0.048             ;
; Buffer_2|oehb1|data_reg[28]                               ; Buffer_2|tehb1|data_reg[30]~RTM_65                 ; 0.036             ;
; Buffer_2|oehb1|data_reg[29]                               ; Buffer_2|tehb1|data_reg[30]~RTM_65                 ; 0.034             ;
; Buffer_6|oehb1|data_reg[17]~RTM                           ; Buffer_6|oehb1|data_reg[17]~RTM_32                 ; 0.028             ;
; Buffer_6|oehb1|data_reg[31]~RTM_5                         ; Buffer_6|oehb1|data_reg[31]~RTM_5                  ; 0.027             ;
; Buffer_6|oehb1|data_reg[19]~RTM                           ; Buffer_6|oehb1|data_reg[19]~RTM_28                 ; 0.024             ;
; Buffer_2|oehb1|data_reg[25]                               ; Buffer_2|tehb1|data_reg[30]~RTM_65                 ; 0.023             ;
; Buffer_6|oehb1|data_reg[26]~RTM                           ; Buffer_6|oehb1|data_reg[26]~RTM_16                 ; 0.023             ;
; Buffer_6|oehb1|data_reg[21]~RTM                           ; Buffer_6|oehb1|data_reg[21]~RTM_24                 ; 0.023             ;
; Buffer_6|oehb1|data_reg[1]~RTM                            ; Buffer_6|oehb1|data_reg[1]~RTM_64                  ; 0.022             ;
; Buffer_6|oehb1|data_reg[8]~RTM                            ; Buffer_6|oehb1|data_reg[8]~RTM_50                  ; 0.022             ;
; Buffer_6|oehb1|data_reg[9]~RTM                            ; Buffer_6|oehb1|data_reg[9]~RTM_48                  ; 0.022             ;
; Buffer_6|oehb1|data_reg[27]~RTM                           ; Buffer_6|oehb1|data_reg[27]~RTM_14                 ; 0.021             ;
; Buffer_2|oehb1|data_reg[23]                               ; Buffer_2|tehb1|data_reg[30]~RTM_65                 ; 0.021             ;
; Buffer_6|oehb1|data_reg[15]~RTM                           ; Buffer_6|oehb1|data_reg[15]~RTM_36                 ; 0.021             ;
; fork_0|generateBlocks[1].regblock|reg_value~RTM_4         ; fork_0|generateBlocks[1].regblock|reg_value~RTM_2  ; 0.021             ;
; Buffer_6|oehb1|data_reg[4]~RTM                            ; Buffer_6|oehb1|data_reg[4]~RTM_58                  ; 0.018             ;
; Buffer_6|oehb1|data_reg[23]~RTM                           ; Buffer_6|oehb1|data_reg[23]~RTM_22                 ; 0.018             ;
; Buffer_6|oehb1|data_reg[5]~RTM                            ; Buffer_6|oehb1|data_reg[5]~RTM_56                  ; 0.018             ;
; Buffer_6|oehb1|data_reg[20]~RTM                           ; Buffer_6|oehb1|data_reg[20]~RTM_26                 ; 0.017             ;
; Buffer_6|oehb1|data_reg[30]~RTM                           ; Buffer_6|oehb1|data_reg[30]~RTM_7                  ; 0.017             ;
; Buffer_6|oehb1|data_reg[19]~RTM_28                        ; Buffer_6|oehb1|data_reg[19]~RTM_28                 ; 0.017             ;
; mul_8|multiply_unit|q0[0]                                 ; mul_8|multiply_unit|q1[0]                          ; 0.017             ;
; Buffer_6|oehb1|data_reg[22]~RTM                           ; Buffer_6|oehb1|data_reg[22]~RTM_2                  ; 0.017             ;
; fork_7|generateBlocks[1].regblock|reg_value~RTM           ; fork_7|generateBlocks[1].regblock|reg_value~RTM    ; 0.017             ;
; fork_0|generateBlocks[1].regblock|reg_value~RTM_3         ; fork_0|generateBlocks[1].regblock|reg_value~RTM_2  ; 0.017             ;
; Buffer_6|oehb1|data_reg[14]~RTM                           ; Buffer_6|oehb1|data_reg[14]~RTM_38                 ; 0.016             ;
; Buffer_6|oehb1|data_reg[18]~RTM                           ; Buffer_6|oehb1|data_reg[18]~RTM_30                 ; 0.016             ;
; Buffer_6|oehb1|data_reg[29]~RTM                           ; Buffer_6|oehb1|data_reg[29]~RTM_10                 ; 0.016             ;
; Buffer_6|oehb1|data_reg[6]~RTM                            ; Buffer_6|oehb1|data_reg[6]~RTM_54                  ; 0.016             ;
; Buffer_6|oehb1|data_reg[25]~RTM                           ; Buffer_6|oehb1|data_reg[25]~RTM_18                 ; 0.016             ;
; Buffer_6|oehb1|data_reg[5]~RTM_56                         ; Buffer_6|oehb1|data_reg[5]~RTM_56                  ; 0.015             ;
; Buffer_6|oehb1|data_reg[0]~RTM                            ; Buffer_6|oehb1|data_reg[0]~RTM_66                  ; 0.014             ;
; mul_8|multiply_unit|q0[1]                                 ; mul_8|multiply_unit|q1[1]                          ; 0.014             ;
; Buffer_6|oehb1|data_reg[28]~RTM                           ; Buffer_6|oehb1|data_reg[28]~RTM_12                 ; 0.013             ;
; Buffer_6|oehb1|data_reg[2]~RTM                            ; Buffer_6|oehb1|data_reg[2]~RTM_62                  ; 0.013             ;
; Buffer_6|oehb1|data_reg[4]~RTM_58                         ; Buffer_6|oehb1|data_reg[4]~RTM_58                  ; 0.013             ;
; phiC_3|fork_C1|generateBlocks[0].regblock|reg_value~RTM_3 ; fork_14|generateBlocks[0].regblock|reg_value~RTM_2 ; 0.012             ;
; Buffer_6|oehb1|data_reg[16]~RTM                           ; Buffer_6|oehb1|data_reg[16]~RTM_34                 ; 0.012             ;
; Buffer_6|oehb1|data_reg[11]~RTM                           ; Buffer_6|oehb1|data_reg[11]~RTM_44                 ; 0.012             ;
; Buffer_6|oehb1|data_reg[3]~RTM                            ; Buffer_6|oehb1|data_reg[3]~RTM_60                  ; 0.012             ;
; Buffer_6|oehb1|data_reg[27]~RTM_14                        ; Buffer_6|oehb1|data_reg[27]~RTM_14                 ; 0.012             ;
; Buffer_2|oehb1|data_reg[22]                               ; Buffer_2|tehb1|data_reg[30]~RTM_65                 ; 0.012             ;
; Buffer_6|oehb1|data_reg[12]~RTM                           ; Buffer_6|oehb1|data_reg[12]~RTM_42                 ; 0.011             ;
; Buffer_2|oehb1|data_reg[21]                               ; Buffer_2|tehb1|data_reg[30]~RTM_65                 ; 0.010             ;
; Buffer_6|oehb1|data_reg[7]~RTM                            ; Buffer_6|oehb1|data_reg[7]~RTM_52                  ; 0.010             ;
; Buffer_6|oehb1|data_reg[17]~RTM_32                        ; Buffer_6|oehb1|data_reg[17]~RTM_32                 ; 0.010             ;
+-----------------------------------------------------------+----------------------------------------------------+-------------------+
Note: This table only shows the top 54 path(s) that have the largest delay added for hold.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(56, 192), (63, 199)]            ; 7.862 %     ;
; short           ; left      ; [(72, 192), (79, 199)]            ; 2.866 %     ;
; short           ; up        ; [(64, 192), (71, 199)]            ; 9.302 %     ;
; short           ; down      ; [(64, 200), (71, 207)]            ; 12.326 %    ;
; long high speed ; right     ; [(72, 200), (79, 207)]            ; 51.562 %    ;
; long high speed ; left      ; [(72, 192), (79, 199)]            ; 12.500 %    ;
; long high speed ; up        ; [(72, 192), (79, 199)]            ; 56.250 %    ;
; long high speed ; down      ; [(56, 216), (63, 223)]            ; 20.312 %    ;
+-----------------+-----------+-----------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                  ;
+-----------------+-----------+-----------------------------------+-------------+-------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                 ;
+-----------------+-----------+-----------------------------------+-------------+-------------------------------------------+
; short           ; right     ; [(56, 192), (63, 199)]            ; 7.862 %     ;    High Routing Fan-Out                   ;
;     --          ;           ;                                   ;             ; Buffer_3|tehb1|data_reg[29]~RTM_2         ;
;     --          ;           ;                                   ;             ; load_7|Buffer_2|dataOutArray[0][0]~31     ;
;     --          ;           ;                                   ;             ; load_7|Buffer_2|dataOutArray[0][0]~6      ;
;     --          ;           ;                                   ;             ; load_7|Buffer_2|dataOutArray[0][0]~19     ;
;     --          ;           ;                                   ;             ; load_7|Buffer_2|dataOutArray[0][0]~10     ;
;     --          ;           ;                                   ;             ; load_7|Buffer_2|dataOutArray[0][0]~7      ;
;     --          ;           ;                                   ;             ; load_7|Buffer_2|dataOutArray[0][0]~17     ;
;     --          ;           ;                                   ;             ; load_7|Buffer_2|dataOutArray[0][0]~11     ;
;     --          ;           ;                                   ;             ; load_7|Buffer_2|dataOutArray[0][0]~30     ;
;     --          ;           ;                                   ;             ; Buffer_3|tehb1|data_reg[21]~RTM_23        ;
; short           ; right     ; [(56, 192), (63, 199)]            ; 7.862 %     ;    Long Distance                          ;
;     --          ;           ;                                   ;             ; a_din1[5]~input                           ;
;     --          ;           ;                                   ;             ; a_din1[15]~input                          ;
;     --          ;           ;                                   ;             ; a_din1[31]~input                          ;
;     --          ;           ;                                   ;             ; a_din1[19]~input                          ;
;     --          ;           ;                                   ;             ; a_din1[24]~input                          ;
;     --          ;           ;                                   ;             ; a_din1[28]~input                          ;
;     --          ;           ;                                   ;             ; a_din1[30]~input                          ;
;     --          ;           ;                                   ;             ; a_din1[29]~input                          ;
;     --          ;           ;                                   ;             ; n_din[21]~input                           ;
;     --          ;           ;                                   ;             ; n_din[15]~input                           ;
; short           ; left      ; [(72, 192), (79, 199)]            ; 2.866 %     ;    High Routing Fan-Out                   ;
;     --          ;           ;                                   ;             ; branch_5|br|validArray[1]~1xsyn_4         ;
;     --          ;           ;                                   ;             ; Buffer_7|tehb1|full_reg                   ;
;     --          ;           ;                                   ;             ; select_0|validInternal~2                  ;
;     --          ;           ;                                   ;             ; phi_4|tehb1|data_reg[9]~RTMUX             ;
;     --          ;           ;                                   ;             ; phi_4|tehb1|data_reg[8]~RTMUX             ;
;     --          ;           ;                                   ;             ; phi_4|tehb1|data_reg[2]~RTMUX             ;
;     --          ;           ;                                   ;             ; phi_4|tehb1|data_reg[17]~RTMUX            ;
;     --          ;           ;                                   ;             ; phi_4|tehb1|data_reg[26]~RTMUX            ;
;     --          ;           ;                                   ;             ; phi_4|tehb1|data_reg[24]~RTMUX            ;
;     --          ;           ;                                   ;             ; phi_4|tehb1|data_reg[6]~RTMUX             ;
; short           ; left      ; [(72, 192), (79, 199)]            ; 2.866 %     ;    Long Distance                          ;
;     --          ;           ;                                   ;             ; Buffer_2|tehb1|data_reg[3]~RTMUXMERGEROT  ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|i74~0xsyn_3                ;
;     --          ;           ;                                   ;             ; Buffer_2|tehb1|data_reg[24]~RTMUXMERGEROT ;
;     --          ;           ;                                   ;             ; Buffer_2|tehb1|data_reg[26]~RTMUXMERGEROT ;
;     --          ;           ;                                   ;             ; Buffer_2|tehb1|data_reg[8]~RTMUXMERGEROT  ;
;     --          ;           ;                                   ;             ; Buffer_2|tehb1|data_reg[2]~RTMUXMERGEROT  ;
;     --          ;           ;                                   ;             ; Buffer_2|tehb1|data_reg[17]~RTMUXMERGEROT ;
;     --          ;           ;                                   ;             ; Buffer_2|tehb1|data_reg[6]~RTMUXMERGEROT  ;
;     --          ;           ;                                   ;             ; Buffer_2|tehb1|data_reg[9]~RTMUXMERGEROT  ;
;     --          ;           ;                                   ;             ; phi_4|tehb1|data_reg[22]~RTMUX            ;
; short           ; up        ; [(64, 192), (71, 199)]            ; 9.302 %     ;    High Routing Fan-Out                   ;
;     --          ;           ;                                   ;             ; phi_3|tehb_data_in[0]~0                   ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[3]~RTM_2          ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[3]~RTM_69         ;
;     --          ;           ;                                   ;             ; Buffer_6|oehb1|data_reg[22]~RTM_3         ;
;     --          ;           ;                                   ;             ; phi_3|tehb1|reg_en                        ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|reg_en~0                   ;
;     --          ;           ;                                   ;             ; Buffer_1|oehb1|reg_en~0                   ;
;     --          ;           ;                                   ;             ; MC_a|read_arbiter|data|sel_prev[0]        ;
;     --          ;           ;                                   ;             ; phi_n0|tehb1|reg_en~0                     ;
;     --          ;           ;                                   ;             ; Buffer_5|tehb1|i8~1                       ;
; short           ; up        ; [(64, 192), (71, 199)]            ; 9.302 %     ;    Long Distance                          ;
;     --          ;           ;                                   ;             ; n_din[3]~input                            ;
;     --          ;           ;                                   ;             ; n_din[4]~input                            ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[3]~RTM_2          ;
;     --          ;           ;                                   ;             ; n_din[15]~input                           ;
;     --          ;           ;                                   ;             ; n_din[12]~input                           ;
;     --          ;           ;                                   ;             ; n_din[21]~input                           ;
;     --          ;           ;                                   ;             ; Buffer_1|oehb1|reg_en~0                   ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[3]~RTM_69         ;
;     --          ;           ;                                   ;             ; phi_3|tehb_data_in[0]~0                   ;
;     --          ;           ;                                   ;             ; phi_3|tehb1|reg_en                        ;
; short           ; down      ; [(64, 200), (71, 207)]            ; 12.326 %    ;    High Routing Fan-Out                   ;
;     --          ;           ;                                   ;             ; phi_n0|tehb1|full_reg                     ;
;     --          ;           ;                                   ;             ; phiC_4|oehb1|full_reg                     ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[12]            ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[25]            ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[0]             ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[5]             ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[20]            ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[19]            ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[2]             ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[27]            ;
; short           ; down      ; [(64, 200), (71, 207)]            ; 12.326 %    ;    Long Distance                          ;
;     --          ;           ;                                   ;             ; a_din1[22]~input                          ;
;     --          ;           ;                                   ;             ; a_din1[12]~input                          ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[22]            ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[16]            ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[11]            ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[17]            ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[6]             ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[26]            ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[29]            ;
;     --          ;           ;                                   ;             ; n|startBuff|oehb1|data_reg[27]            ;
; long high speed ; right     ; [(72, 200), (79, 207)]            ; 51.562 %    ;    High Routing Fan-Out                   ;
;     --          ;           ;                                   ;             ; start_0|startBuff|tehb1|full_reg          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|validArray[0]                  ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~31          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~30          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~29          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~28          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~27          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~26          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~25          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~24          ;
; long high speed ; right     ; [(72, 200), (79, 207)]            ; 51.562 %    ;    Long Distance                          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|validArray[0]                  ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~0           ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~10          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~12          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~13          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~26          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~28          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~31          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~27          ;
;     --          ;           ;                                   ;             ; ret_0|tehb|dataOutArray[0][0]~29          ;
; long high speed ; left      ; [(72, 192), (79, 199)]            ; 12.500 %    ;    High Routing Fan-Out                   ;
;     --          ;           ;                                   ;             ; icmp_9|LessThan_0~6xsyn_8                 ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[0][0]               ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[1][0]               ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[2][0]               ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[5][0]               ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[3][0]               ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[4][0]               ;
; long high speed ; left      ; [(72, 192), (79, 199)]            ; 12.500 %    ;    Long Distance                          ;
;     --          ;           ;                                   ;             ; icmp_9|LessThan_0~6xsyn_8                 ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[0][0]               ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[1][0]               ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[2][0]               ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[5][0]               ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[3][0]               ;
;     --          ;           ;                                   ;             ; Buffer_12|fifo|Memory[4][0]               ;
; long high speed ; up        ; [(72, 192), (79, 199)]            ; 56.250 %    ;    High Routing Fan-Out                   ;
;     --          ;           ;                                   ;             ; phi_3|tehb_data_in[0]~0                   ;
;     --          ;           ;                                   ;             ; Buffer_7|oehb1|i8                         ;
;     --          ;           ;                                   ;             ; phi_3|tehb1|reg_en                        ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|reg_en~0                   ;
;     --          ;           ;                                   ;             ; Buffer_7|oehb1|data_reg[4]~RTM_1          ;
;     --          ;           ;                                   ;             ; Buffer_7|oehb1|reg_en~1                   ;
;     --          ;           ;                                   ;             ; Buffer_1|oehb1|reg_en~0                   ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[31]~RTM_78        ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[31]~RTM_77        ;
;     --          ;           ;                                   ;             ; Buffer_1|oehb1|data_reg[11]~RTM           ;
; long high speed ; up        ; [(72, 192), (79, 199)]            ; 56.250 %    ;    Long Distance                          ;
;     --          ;           ;                                   ;             ; Buffer_7|oehb1|i8                         ;
;     --          ;           ;                                   ;             ; phi_3|tehb1|reg_en                        ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|reg_en~0                   ;
;     --          ;           ;                                   ;             ; phi_3|tehb_data_in[0]~0                   ;
;     --          ;           ;                                   ;             ; Buffer_1|oehb1|reg_en~0                   ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[31]~RTM_82        ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[31]~RTM_97        ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[31]~RTM_84        ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[31]~RTM_88        ;
;     --          ;           ;                                   ;             ; Buffer_1|tehb1|data_reg[31]~RTM_89        ;
; long high speed ; down      ; [(56, 216), (63, 223)]            ; 20.312 %    ;    High Routing Fan-Out                   ;
;     --          ;           ;                                   ;             ; n_din[31]~input                           ;
;     --          ;           ;                                   ;             ; n_din[20]~input                           ;
;     --          ;           ;                                   ;             ; n_din[19]~input                           ;
;     --          ;           ;                                   ;             ; n_din[18]~input                           ;
;     --          ;           ;                                   ;             ; n_din[29]~input                           ;
;     --          ;           ;                                   ;             ; n_din[28]~input                           ;
;     --          ;           ;                                   ;             ; n_din[27]~input                           ;
;     --          ;           ;                                   ;             ; n_din[26]~input                           ;
;     --          ;           ;                                   ;             ; n_din[25]~input                           ;
;     --          ;           ;                                   ;             ; n_din[24]~input                           ;
; long high speed ; down      ; [(56, 216), (63, 223)]            ; 20.312 %    ;    Long Distance                          ;
;     --          ;           ;                                   ;             ; n_din[29]~input                           ;
;     --          ;           ;                                   ;             ; end_ready~input                           ;
;     --          ;           ;                                   ;             ; n_din[18]~input                           ;
;     --          ;           ;                                   ;             ; n_din[27]~input                           ;
;     --          ;           ;                                   ;             ; n_din[26]~input                           ;
;     --          ;           ;                                   ;             ; n_din[9]~input                            ;
;     --          ;           ;                                   ;             ; n_din[8]~input                            ;
;     --          ;           ;                                   ;             ; n_din[6]~input                            ;
;     --          ;           ;                                   ;             ; n_din[7]~input                            ;
;     --          ;           ;                                   ;             ; n_din[20]~input                           ;
+-----------------+-----------+-----------------------------------+-------------+-------------------------------------------+


+---------------------------------------------------------+
; Peak Total Grid Crossings                               ;
+----------------------------------+----------------------+
; Net Name                         ; Total Grid Crossings ;
+----------------------------------+----------------------+
; ret_0|tehb|validArray[0]         ; 27                   ;
; ret_0|tehb|dataOutArray[0][0]~31 ; 27                   ;
; ret_0|tehb|dataOutArray[0][0]~28 ; 27                   ;
; ret_0|tehb|dataOutArray[0][0]~27 ; 27                   ;
; ret_0|tehb|dataOutArray[0][0]~26 ; 27                   ;
; ret_0|tehb|dataOutArray[0][0]~13 ; 27                   ;
; ret_0|tehb|dataOutArray[0][0]~12 ; 27                   ;
; ret_0|tehb|dataOutArray[0][0]~10 ; 27                   ;
; ret_0|tehb|dataOutArray[0][0]~0  ; 27                   ;
; ret_0|tehb|dataOutArray[0][0]~29 ; 26                   ;
; ret_0|tehb|dataOutArray[0][0]~21 ; 26                   ;
; ret_0|tehb|dataOutArray[0][0]~15 ; 26                   ;
; ret_0|tehb|dataOutArray[0][0]~9  ; 26                   ;
; ret_0|tehb|dataOutArray[0][0]~8  ; 26                   ;
; ret_0|tehb|dataOutArray[0][0]~2  ; 26                   ;
; ret_0|tehb|dataOutArray[0][0]~1  ; 26                   ;
; ret_0|tehb|dataOutArray[0][0]~22 ; 24                   ;
; ret_0|tehb|dataOutArray[0][0]~19 ; 24                   ;
; ret_0|tehb|dataOutArray[0][0]~17 ; 24                   ;
; ret_0|tehb|dataOutArray[0][0]~16 ; 24                   ;
; ret_0|tehb|dataOutArray[0][0]~7  ; 24                   ;
; ret_0|tehb|dataOutArray[0][0]~5  ; 24                   ;
; start_0|startBuff|tehb1|full_reg ; 24                   ;
; ret_0|tehb|dataOutArray[0][0]~30 ; 23                   ;
; ret_0|tehb|dataOutArray[0][0]~25 ; 23                   ;
; ret_0|tehb|dataOutArray[0][0]~24 ; 23                   ;
; ret_0|tehb|dataOutArray[0][0]~23 ; 23                   ;
; ret_0|tehb|dataOutArray[0][0]~20 ; 23                   ;
; ret_0|tehb|dataOutArray[0][0]~18 ; 23                   ;
; ret_0|tehb|dataOutArray[0][0]~14 ; 23                   ;
; ret_0|tehb|dataOutArray[0][0]~11 ; 23                   ;
; ret_0|tehb|dataOutArray[0][0]~6  ; 23                   ;
; ret_0|tehb|dataOutArray[0][0]~4  ; 23                   ;
; ret_0|tehb|dataOutArray[0][0]~3  ; 23                   ;
; n_din[29]~input                  ; 12                   ;
; end_ready~input                  ; 12                   ;
; n_din[18]~input                  ; 11                   ;
; n_din[27]~input                  ; 11                   ;
; n_din[26]~input                  ; 11                   ;
; n_din[9]~input                   ; 11                   ;
; n_din[8]~input                   ; 11                   ;
; n_din[6]~input                   ; 11                   ;
; n_din[7]~input                   ; 10                   ;
; n_din[20]~input                  ; 8                    ;
; n_din[19]~input                  ; 8                    ;
; n_din[28]~input                  ; 8                    ;
; n_din[24]~input                  ; 8                    ;
; n_din[31]~input                  ; 8                    ;
; n_din[25]~input                  ; 7                    ;
; n_din[10]~input                  ; 7                    ;
+----------------------------------+----------------------+


