<!DOCTYPE html>
<html lang="es" data-theme="light">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Arquitectura de Computadores: Evoluci√≥n y Paradigmas Emergentes</title>
    <link rel="stylesheet" href="style.css">
    <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/6.4.0/css/all.min.css">
    <link href="https://fonts.googleapis.com/css2?family=Inter:wght@300;400;500;600;700;800&family=JetBrains+Mono:wght@300;400;500&family=Playfair+Display:wght@400;500;600;700&display=swap" rel="stylesheet">
    <link rel="icon" type="image/x-icon" href="data:image/svg+xml,<svg xmlns=%22http://www.w3.org/2000/svg%22 viewBox=%220 0 100 100%22><text y=%22.9em%22 font-size=%2290%22>üíª</text></svg>">
</head>
<body>
    <!-- Bot√≥n de modo oscuro/claro -->
    <button id="theme-toggle" class="theme-toggle" aria-label="Cambiar tema">
        <i class="fas fa-moon"></i>
        <i class="fas fa-sun"></i>
    </button>

    <!-- Bot√≥n para ir al inicio -->
    <button id="scroll-top" class="scroll-top" aria-label="Ir al inicio">
        <i class="fas fa-chevron-up"></i>
    </button>

    <!-- Navegaci√≥n flotante -->
    <nav id="floating-nav" class="floating-nav">
        <div class="nav-header">
            <h3><i class="fas fa-microchip"></i> Navegaci√≥n</h3>
            <button class="nav-toggle" id="nav-toggle">
                <i class="fas fa-bars"></i>
            </button>
        </div>
        <ul class="nav-links" id="nav-links">
            <li><a href="#capitulo1" class="nav-link"><i class="fas fa-play"></i> Cap√≠tulo 1</a></li>
            <li><a href="#capitulo2" class="nav-link"><i class="fas fa-cogs"></i> Cap√≠tulo 2</a></li>
            <li><a href="#capitulo3" class="nav-link"><i class="fas fa-microchip"></i> Cap√≠tulo 3</a></li>
            <li><a href="#capitulo4" class="nav-link"><i class="fas fa-rocket"></i> Cap√≠tulo 4</a></li>
            <li><a href="#capitulo5" class="nav-link"><i class="fas fa-lightbulb"></i> Cap√≠tulo 5</a></li>
            <li><a href="#paradigma-centripeto" class="nav-link"><i class="fas fa-sync-alt"></i> Paradigma</a></li>
            <li><a href="#estructura-basica" class="nav-link"><i class="fas fa-sitemap"></i> Estructura</a></li>
        </ul>
    </nav>

    <!-- Header principal -->
    <header class="main-header">
        <div class="header-content">
            <div class="header-badge">
                <span class="badge"><i class="fas fa-book"></i> Investigaci√≥n</span>
                <span class="badge"><i class="fas fa-graduation-cap"></i> Acad√©mico</span>
            </div>
            <h1 class="title-main">Evoluci√≥n, Principios y Paradigmas Emergentes en la Arquitectura de Computadores</h1>
            <p class="subtitle">Hacia m√°s All√° de la Ley de Moore</p>
            
            <div class="header-stats">
                <div class="stat">
                    <i class="fas fa-file-alt"></i>
                    <span>8 Cap√≠tulos</span>
                </div>
                <div class="stat">
                    <i class="fas fa-clock"></i>
                    <span>Lectura: 45 min</span>
                </div>
                <div class="stat">
                    <i class="fas fa-calendar-alt"></i>
                    <span id="current-date"></span>
                </div>
            </div>
        </div>
        
        <div class="header-wave">
            <svg viewBox="0 0 1200 120" preserveAspectRatio="none">
                <path d="M321.39,56.44c58-10.79,114.16-30.13,172-41.86,82.39-16.72,168.19-17.73,250.45-.39C823.78,31,906.67,72,985.66,92.83c70.05,18.48,146.53,26.09,214.34,3V0H0V27.35A600.21,600.21,0,0,0,321.39,56.44Z"></path>
            </svg>
        </div>
    </header>

    <main class="container">
        <!-- Indicador de progreso -->
        <div class="progress-container">
            <div class="progress-bar" id="progress-bar"></div>
        </div>

        <!-- Contenido principal -->
        <article class="content-wrapper">
            <!-- Cap√≠tulo 1: Introducci√≥n -->
            <section id="capitulo1" class="chapter">
                <div class="chapter-header">
                    <div class="chapter-number">01</div>
                    <h2 class="chapter-title">Cap√≠tulo 1: Introducci√≥n</h2>
                    <div class="chapter-icon">
                        <i class="fas fa-play-circle"></i>
                    </div>
                </div>
                
                <!-- 1.1 Planteamiento del Problema -->
                <section id="planteamiento-problema" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-question-circle"></i> 1.1. Planteamiento del Problema</h3>
                        <div class="section-tag critical">Cr√≠tico</div>
                    </div>
                    <div class="section-content">
                        <p>La desaceleraci√≥n de la Ley de Moore, la "pared de la energ√≠a" (power wall) y la brecha de rendimiento entre CPU y memoria (memory wall) plantean desaf√≠os existenciales a la arquitectura de computadores tradicional. Se requiere una reevaluaci√≥n de los paradigmas fundamentales.</p>
                        
                        <p>La arquitectura de computadores se encuentra en un punto de inflexi√≥n hist√≥rico. El paradigma que ha dominado durante 50 a√±os ‚Äîimpulsado por la Ley de Moore (la densidad de transistores se duplica cada ~2 a√±os) y la escalado de Dennard (el consumo de potencia por √°rea se mantiene constante al reducir transistores)‚Äî ha llegado a sus l√≠mites f√≠sicos y econ√≥micos.</p>
                        
                        <p>Este agotamiento ha revelado tres "muros" fundamentales:</p>
                        
                        <div class="cards-grid">
                            <div class="card danger">
                                <div class="card-icon">
                                    <i class="fas fa-bolt"></i>
                                </div>
                                <h4>The Power Wall (El Muro de la Energ√≠a)</h4>
                                <p>Dennard dej√≥ de escalar ~2005. Los transistores ya no se vuelven m√°s eficientes al miniaturizarse, llevando a densidades de potencia insostenibles. No podemos encender todos los transistores de un chip a la m√°xima frecuencia sin fundirlo.</p>
                            </div>
                            
                            <div class="card warning">
                                <div class="card-icon">
                                    <i class="fas fa-memory"></i>
                                </div>
                                <h4>The Memory Wall (El Muro de la Memoria)</h4>
                                <p>La velocidad de las CPUs ha crecido hist√≥ricamente mucho m√°s r√°pido que la latencia de la memoria DRAM. Hoy, una CPU puede estar cientos de ciclos ociosa esperando datos de la memoria principal, anulando ganancias en frecuencia o ILP.</p>
                            </div>
                            
                            <div class="card info">
                                <div class="card-icon">
                                    <i class="fas fa-project-diagram"></i>
                                </div>
                                <h4>The ILP Wall (El Muro del Paralelismo a Nivel de Instrucci√≥n)</h4>
                                <p>Las t√©cnicas para extraer paralelismo impl√≠cito de un flujo secuencial de instrucciones (superscalar, out-of-order) han alcanzado rendimientos marginales decrecientes, con una complejidad de dise√±o y consumo energ√©tico prohibitivos.</p>
                            </div>
                        </div>
                        
                        <div class="highlight-box">
                            <div class="highlight-icon">
                                <i class="fas fa-exclamation-triangle"></i>
                            </div>
                            <div class="highlight-content">
                                <h4>Problema Central</h4>
                                <p>La arquitectura de von Neumann monol√≠tica y de prop√≥sito general, optimizada para la frecuencia en escalas, ya no es sostenible. La pregunta de investigaci√≥n es: ¬øCu√°les son los nuevos principios arquitect√≥nicos y paradigmas de organizaci√≥n que permitir√°n progresar en rendimiento y eficiencia energ√©tica en la era post-Moore/post-Dennard?</p>
                            </div>
                        </div>
                    </div>
                </section>
                
                <!-- 1.2 Justificaci√≥n -->
                <section id="justificacion" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-check-circle"></i> 1.2. Justificaci√≥n</h3>
                        <div class="section-tag important">Importante</div>
                    </div>
                    <div class="section-content">
                        <p>La arquitectura es la base de todo el ecosistema computacional. Entender su evoluci√≥n y direcciones futuras es crucial para el desarrollo de software eficiente, la inteligencia artificial, la ciencia de datos y el avance tecnol√≥gico general.</p>
                        
                        <p>Esta investigaci√≥n es fundamental porque la arquitectura es la disciplina fundacional que materializa las capacidades computacionales. Su evoluci√≥n dicta:</p>
                        
                        <div class="feature-list">
                            <div class="feature-item">
                                <i class="fas fa-code"></i>
                                <div>
                                    <h4>Futuro del Software</h4>
                                    <p>El futuro del software y los modelos de programaci√≥n (ej., el auge de Python y frameworks se debe a hardware acelerado subyacente).</p>
                                </div>
                            </div>
                            
                            <div class="feature-item">
                                <i class="fas fa-brain"></i>
                                <div>
                                    <h4>Tecnolog√≠as Disruptivas</h4>
                                    <p>La viabilidad de tecnolog√≠as disruptivas (IA, metaverso, biomedicina computacional, climatolog√≠a).</p>
                                </div>
                            </div>
                            
                            <div class="feature-item">
                                <i class="fas fa-flag"></i>
                                <div>
                                    <h4>Soberan√≠a Tecnol√≥gica</h4>
                                    <p>La soberan√≠a tecnol√≥gica, con el surgimiento de ISAs abiertas (RISC-V) y nuevos actores.</p>
                                </div>
                            </div>
                            
                            <div class="feature-item">
                                <i class="fas fa-leaf"></i>
                                <div>
                                    <h4>Sostenibilidad Ambiental</h4>
                                    <p>La sostenibilidad ambiental de los centros de datos, cuyo consumo energ√©tico global es considerable.</p>
                                </div>
                            </div>
                        </div>
                    </div>
                </section>
                
                <!-- 1.3 Objetivos -->
                <section id="objetivos" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-bullseye"></i> 1.3. Objetivos</h3>
                        <div class="section-tag primary">Primario</div>
                    </div>
                    <div class="section-content">
                        <div class="objective-card">
                            <div class="objective-header">
                                <i class="fas fa-star"></i>
                                <h4>Objetivo General</h4>
                            </div>
                            <p>Analizar los principios fundamentales de la arquitectura de computadores, su evoluci√≥n hist√≥rica y los paradigmas emergentes que definen su futuro.</p>
                        </div>
                        
                        <div class="objectives-grid">
                            <div class="objective-item">
                                <span class="obj-number">01</span>
                                <h5>Describir el modelo de von Neumann</h5>
                                <p>Y sus limitaciones.</p>
                            </div>
                            
                            <div class="objective-item">
                                <span class="obj-number">02</span>
                                <h5>Examinar t√©cnicas de aumento de rendimiento</h5>
                                <p>En procesadores modernos (pipelining, superscalar, multin√∫cleo).</p>
                            </div>
                            
                            <div class="objective-item">
                                <span class="obj-number">03</span>
                                <h5>Analizar la jerarqu√≠a de memoria</h5>
                                <p>Y su impacto cr√≠tico en el rendimiento.</p>
                            </div>
                            
                            <div class="objective-item">
                                <span class="obj-number">04</span>
                                <h5>Investigarr arquitecturas heterog√©neas</h5>
                                <p>Y especializadas (GPUs, TPUs, FPGAs).</p>
                            </div>
                            
                            <div class="objective-item">
                                <span class="obj-number">05</span>
                                <h5>Explorar tendencias futuras</h5>
                                <p>Como la computaci√≥n cu√°ntica, neurom√≥rfica y en memoria.</p>
                            </div>
                        </div>
                        
                        <div class="insight-box">
                            <h4>Objetivo General Detallado</h4>
                            <p>Analizar la transici√≥n desde la arquitectura cl√°sica de von Neumann hacia un nuevo paradigma basado en la heterogeneidad, la especializaci√≥n y la proximidad a los datos, evaluando sus fundamentos, implementaciones y proyecciones futuras.</p>
                            
                            <h4>Objetivos Espec√≠ficos Detallados:</h4>
                            <ol class="numbered-list">
                                <li><strong>Desentra√±ar los cuellos de botella fundamentales</strong> del modelo de von Neumann y cuantificar su impacto en el rendimiento y eficiencia modernos.</li>
                                <li><strong>Explicar la evoluci√≥n de las t√©cnicas de aumento de rendimiento</strong> de la CPU, desde el pipelining hasta el multiprocesamiento en chip (CMP), como respuesta sucesiva a los l√≠mites encontrados.</li>
                                <li><strong>Analizar el papel cr√≠tico de la jerarqu√≠a de memoria</strong> y la coherencia como sistemas complejos determinantes del rendimiento, m√°s all√° de la mera "velocidad de la CPU".</li>
                                <li><strong>Investigar el paradigma de arquitecturas heterog√©neas</strong>, definiendo taxonom√≠as (GPUs, TPUs, FPGAs) y analizando su integraci√≥n a trav√©s de sistemas SoC y bus avanzados (CXL).</li>
                                <li><strong>Explorar y contrastar arquitecturas disruptivas</strong> post-von Neumann (computaci√≥n en memoria, neurom√≥rfica) que buscan redefinir los principios f√≠sicos de la computaci√≥n.</li>
                            </ol>
                        </div>
                    </div>
                </section>
                
                <!-- 1.4 Metodolog√≠a -->
                <section id="metodologia" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-flask"></i> 1.4. Metodolog√≠a</h3>
                        <div class="section-tag">Metodol√≥gico</div>
                    </div>
                    <div class="section-content">
                        <p>Investigaci√≥n de tipo documental-anal√≠tica. Revisi√≥n sistem√°tica de literatura cient√≠fica (papers de IEEE, ACM), libros de texto cl√°sicos (Hennessy & Patterson), whitepapers de la industria (Intel, NVIDIA, ARM) y an√°lisis de casos de estudio.</p>
                        
                        <p>Investigaci√≥n de tipo documental-anal√≠tica-sint√©tica, estructurada en tres fases:</p>
                        
                        <div class="timeline">
                            <div class="timeline-item">
                                <div class="timeline-marker">
                                    <i class="fas fa-search"></i>
                                </div>
                                <div class="timeline-content">
                                    <h4>Fase 1: Revisi√≥n Sistem√°tica</h4>
                                    <p>B√∫squeda en bases de datos acad√©micas (IEEE Xplore, ACM Digital Library, Scopus) de art√≠culos seminales, surveys y papers de conferencias top (ISCA, MICRO, ASPLOS, HPCA).</p>
                                </div>
                            </div>
                            
                            <div class="timeline-item">
                                <div class="timeline-marker">
                                    <i class="fas fa-chart-line"></i>
                                </div>
                                <div class="timeline-content">
                                    <h4>Fase 2: An√°lisis Comparativo y Evolutivo</h4>
                                    <p>Estudio diacr√≥nico de familias de microprocesadores (x86, ARM) y sincr√≥nico de paradigmas competidores (GPU vs. TPU vs. FPGA). Uso de m√©tricas objetivas (rendimiento/Watt, ancho de banda/latencia).</p>
                                </div>
                            </div>
                            
                            <div class="timeline-item">
                                <div class="timeline-marker">
                                    <i class="fas fa-cogs"></i>
                                </div>
                                <div class="timeline-content">
                                    <h4>Fase 3: S√≠ntesis Prospectiva</h4>
                                    <p>Integraci√≥n de tendencias tecnol√≥gicas (chiplets, fot√≥nica) con modelos econ√≥micos y de mercado para proyectar trayectorias probables de desarrollo.</p>
                                </div>
                            </div>
                        </div>
                        
                        <div class="note-box">
                            <i class="fas fa-info-circle"></i>
                            <p><strong>MEJORA:</strong> Se incluir√° el an√°lisis de benchmarks est√°ndar de la industria (SPEC CPU, MLPerf, Rodinia) para contrastar afirmaciones con datos medibles.</p>
                        </div>
                    </div>
                </section>
                
                <!-- 1.5 Alcances y Limitaciones -->
                <section id="alcances-limitaciones" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-ruler-combined"></i> 1.5. Alcances y Limitaciones</h3>
                        <div class="section-tag">Contextual</div>
                    </div>
                    <div class="section-content">
                        <p>La tesis se enfoca en arquitecturas de prop√≥sito general y de alto rendimiento, con menci√≥n de dominios espec√≠ficos. No pretende dise√±ar f√≠sicamente un chip, sino ofrecer un marco conceptual integral.</p>
                        
                        <div class="scope-limits">
                            <div class="scope-card">
                                <div class="scope-header scope">
                                    <i class="fas fa-arrows-alt-h"></i>
                                    <h4>Alcance</h4>
                                </div>
                                <ul>
                                    <li>Se cubren arquitecturas para alto rendimiento (HPC), computaci√≥n general (centros de datos) y m√≥vil.</li>
                                    <li>El an√°lisis se centra en la organizaci√≥n del hardware.</li>
                                    <li>Aspectos de software (modelos de programaci√≥n) solo donde es esencial para la comprensi√≥n arquitect√≥nica.</li>
                                </ul>
                            </div>
                            
                            <div class="scope-card">
                                <div class="scope-header limit">
                                    <i class="fas fa-exclamation-circle"></i>
                                    <h4>Limitaciones</h4>
                                </div>
                                <ul>
                                    <li>No se aborda el dise√±o f√≠sico de circuitos (layout de transistores, fabricaci√≥n VLSI).</li>
                                    <li>Campo en r√°pida evoluci√≥n; la investigaci√≥n captura el estado del arte hasta [A√±o de tu investigaci√≥n].</li>
                                </ul>
                            </div>
                        </div>
                    </div>
                </section>
            </section>
            
            <!-- Cap√≠tulo 2: Fundamentos Te√≥ricos -->
            <section id="capitulo2" class="chapter">
                <div class="chapter-header">
                    <div class="chapter-number">02</div>
                    <h2 class="chapter-title">Cap√≠tulo 2: Fundamentos Te√≥ricos y Marco Conceptual</h2>
                    <div class="chapter-icon">
                        <i class="fas fa-cogs"></i>
                    </div>
                </div>
                
                <!-- 2.1 Arquitectura de von Neumann -->
                <section id="arquitectura-von-neumann" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-chess-board"></i> 2.1. La Arquitectura de von Neumann...</h3>
                        <div class="section-tag historical">Hist√≥rico</div>
                    </div>
                    <div class="section-content">
                        <p>Descripci√≥n del modelo (CPU, Memoria, E/S, Bus) y an√°lisis de la "bottleneck de von Neumann" (ancho de banda memoria/CPU).</p>
                        
                        <p>El modelo de 1945, con sus cuatro componentes (Unidad de Control/ALU, Memoria, Dispositivos E/S, Bus del sistema) y su principio de programa almacenado, estableci√≥ la arquitectura universal. Su cuello de botella es inherente: el bus compartido para instrucciones y datos crea una contenci√≥n serializada. En t√©rminos modernos, el "Von Neumann Bottleneck" es el ancho de banda limitado entre la CPU y la memoria. Cada operaci√≥n, por m√°s r√°pida que sea la ALU, requiere m√∫ltiples accesos a memoria (fetch de instrucci√≥n, carga de datos, escritura de resultados), saturando el bus. Las jerarqu√≠as de cach√© son un parche evolutivo a este problema fundamental.</p>
                    </div>
                </section>
                
                <!-- 2.2 M√©tricas de Evaluaci√≥n -->
                <section id="metricas-evaluacion" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-chart-bar"></i> 2.2. M√©tricas de Evaluaci√≥n</h3>
                        <div class="section-tag technical">T√©cnico</div>
                    </div>
                    <div class="section-content">
                        <p>Rendimiento (throughput, latency), IPC (Instrucciones por Ciclo), consumo de energ√≠a (Ley de Dennard), costo y fiabilidad.</p>
                        
                        <div class="metrics-grid">
                            <div class="metric-card highlight">
                                <div class="metric-icon">
                                    <i class="fas fa-bolt"></i>
                                </div>
                                <h4>Rendimiento por Vatio</h4>
                                <p class="metric-value">M√©trica Reina</p>
                                <p class="metric-desc">FLOPS/Watt o inferencias por vatio en la era post-Dennard</p>
                            </div>
                            
                            <div class="metric-card">
                                <div class="metric-icon">
                                    <i class="fas fa-tachometer-alt"></i>
                                </div>
                                <h4>Tiempo de Ejecuci√≥n</h4>
                                <p class="metric-value">N¬∫ Instrucciones √ó CPI √ó Tiempo Ciclo</p>
                                <p class="metric-desc">Determinante fundamental del rendimiento</p>
                            </div>
                            
                            <div class="metric-card">
                                <div class="metric-icon">
                                    <i class="fas fa-shipping-fast"></i>
                                </div>
                                <h4>Ancho de Banda</h4>
                                <p class="metric-value">GB/s</p>
                                <p class="metric-desc">Capacidad de transferencia de datos</p>
                            </div>
                            
                            <div class="metric-card">
                                <div class="metric-icon">
                                    <i class="fas fa-clock"></i>
                                </div>
                                <h4>Latencia</h4>
                                <p class="metric-value">ns</p>
                                <p class="metric-desc">Tiempo de respuesta del sistema</p>
                            </div>
                        </div>
                        
                        <div class="insight-box">
                            <p><strong>MEJORA:</strong> La m√©trica reina en la era post-Dennard es el rendimiento por vatio (FLOPS/Watt o inferencias por vatio). La Ley de Dennard permiti√≥ que el consumo se mantuviera estable al miniaturizar, pero su fin convirti√≥ la eficiencia energ√©tica en el principal limitante. Otras m√©tricas clave incluyen el tiempo de ejecuci√≥n (determinado por N¬∫ de instrucciones * CPI * tiempo de ciclo), el ancho de banda de memoria (GB/s), la latencia (ns) y el costo por rendimiento ($/GFLOPS). La fiabilidad (FIT rate, MTBF) es crucial en entornos a escala.</p>
                        </div>
                    </div>
                </section>
                
                <!-- 2.3 Conceptos de ISA -->
                <section id="conceptos-isa" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-code"></i> 2.3. Conceptos de Conjunto de Instrucciones (ISA)</h3>
                        <div class="section-tag">Fundamental</div>
                    </div>
                    <div class="section-content">
                        <p>El contrato entre hardware y software. Comparativa RISC (ARM, RISC-V) vs CISC (x86). El rol emergente de RISC-V como ISA abierta.</p>
                        
                        <p>La Arquitectura del Conjunto de Instrucciones (ISA) es la interfaz visible entre el hardware y el software. Define las operaciones que puede realizar el procesador, los registros, los modos de direccionamiento y el modelo de memoria. Es un contrato de compatibilidad que perdura d√©cadas.</p>
                        
                        <div class="comparison">
                            <div class="comp-card cisc">
                                <div class="comp-header">
                                    <i class="fas fa-layer-group"></i>
                                    <h4>CISC (x86-64)</h4>
                                </div>
                                <ul>
                                    <li><i class="fas fa-check"></i> Instrucciones complejas</li>
                                    <li><i class="fas fa-check"></i> M√∫ltiples modos de direccionamiento</li>
                                    <li><i class="fas fa-check"></i> C√≥digo denso</li>
                                    <li><i class="fas fa-times"></i> Complejidad de dise√±o</li>
                                    <li><i class="fas fa-times"></i> Mayor consumo energ√©tico</li>
                                </ul>
                                <div class="comp-footer">
                                    <span class="tag legacy">Legado</span>
                                </div>
                            </div>
                            
                            <div class="comp-card risc">
                                <div class="comp-header">
                                    <i class="fas fa-bolt"></i>
                                    <h4>RISC (ARM, RISC-V, MIPS)</h4>
                                </div>
                                <ul>
                                    <li><i class="fas fa-check"></i> Instrucciones simples</li>
                                    <li><i class="fas fa-check"></i> Longitud fija</li>
                                    <li><i class="fas fa-check"></i> Muchos registros</li>
                                    <li><i class="fas fa-check"></i> Alta eficiencia energ√©tica</li>
                                    <li><i class="fas fa-check"></i> Dise√±o m√°s simple</li>
                                </ul>
                                <div class="comp-footer">
                                    <span class="tag efficient">Eficiente</span>
                                    <span class="tag modern">Moderno</span>
                                </div>
                            </div>
                            
                            <div class="comp-card riscv">
                                <div class="comp-header">
                                    <i class="fas fa-unlock"></i>
                                    <h4>RISC-V</h4>
                                </div>
                                <ul>
                                    <li><i class="fas fa-check"></i> ISA abierta y modular</li>
                                    <li><i class="fas fa-check"></i> Extensible personalizadamente</li>
                                    <li><i class="fas fa-check"></i> Sin royalties</li>
                                    <li><i class="fas fa-check"></i> Cataliza innovaci√≥n vertical</li>
                                    <li><i class="fas fa-check"></i> Soberan√≠a tecnol√≥gica</li>
                                </ul>
                                <div class="comp-footer">
                                    <span class="tag disruptive">Disruptivo</span>
                                    <span class="tag open">Open Source</span>
                                </div>
                            </div>
                        </div>
                    </div>
                </section>
                
                <!-- 2.4 Jerarqu√≠a de Memoria -->
                <section id="jerarquia-memoria-teorica" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-layer-group"></i> 2.4. La Jerarqu√≠a de Memoria</h3>
                        <div class="section-tag critical">Cr√≠tico</div>
                    </div>
                    <div class="section-content">
                        <p>Principio de localidad. Funcionamiento y organizaci√≥n de caches (L1, L2, L3), memoria principal (DRAM) y almacenamiento persistente (NVMe SSD). Coherencia y consistencia.</p>
                        
                        <p>Construida sobre los principios de localidad temporal y espacial, es el sistema m√°s cr√≠tico para el rendimiento.</p>
                        
                        <div class="memory-hierarchy">
                            <div class="memory-level level1">
                                <div class="level-header">
                                    <i class="fas fa-running"></i>
                                    <h5>Cach√©s L1/L2/L3</h5>
                                </div>
                                <div class="level-details">
                                    <span class="speed">SRAM on-chip</span>
                                    <span class="size">KB - MB</span>
                                </div>
                                <div class="level-desc">L1 dividida (I/D), L2/L3 compartidas</div>
                            </div>
                            
                            <div class="memory-level level2">
                                <div class="level-header">
                                    <i class="fas fa-memory"></i>
                                    <h5>Memoria Principal (DRAM)</h5>
                                </div>
                                <div class="level-details">
                                    <span class="speed">Orden de magnitud m√°s lenta</span>
                                    <span class="size">GB</span>
                                </div>
                                <div class="level-desc">Organizada en bancos, filas y columnas</div>
                            </div>
                            
                            <div class="memory-level level3">
                                <div class="level-header">
                                    <i class="fas fa-hdd"></i>
                                    <h5>Almacenamiento (NVMe SSD)</h5>
                                </div>
                                <div class="level-details">
                                    <span class="speed">¬µs de latencia</span>
                                    <span class="size">TB</span>
                                </div>
                                <div class="level-desc">Basado en NAND Flash</div>
                            </div>
                        </div>
                        
                        <div class="note-box">
                            <i class="fas fa-exclamation-triangle"></i>
                            <div>
                                <h4>Memory Wall</h4>
                                <p>La latencia de acceso a una fila no activa (tRC) en DRAM define el "Memory Wall". La tecnolog√≠a Storage Class Memory (SCM) como Intel Optane (3D XPoint) buscaba llenar este hueco, acerc√°ndose a una memoria no vol√°til de bajo latencia.</p>
                            </div>
                        </div>
                        
                        <div class="callout">
                            <h4>Coherencia de Cach√©</h4>
                            <p>En sistemas multiprocesador, garantiza que todas las CPUs tengan una visi√≥n √∫nica y consistente de la memoria. Protocolos como MESI (Modified, Exclusive, Shared, Invalid) son fundamentales, pero a√±aden complejidad y tr√°fico en el bus (snooping) o el directorio.</p>
                        </div>
                    </div>
                </section>
            </section>
            
            <!-- Cap√≠tulo 3: Evoluci√≥n del Procesador -->
            <section id="capitulo3" class="chapter">
                <div class="chapter-header">
                    <div class="chapter-number">03</div>
                    <h2 class="chapter-title">Cap√≠tulo 3: Evoluci√≥n del Procesador: Del Uniprocesador al Chip Multin√∫cleo</h2>
                    <div class="chapter-icon">
                        <i class="fas fa-microchip"></i>
                    </div>
                </div>
                
                <!-- 3.1 Paralelismo a Nivel de Instrucci√≥n -->
                <section id="paralelismo-ilp" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-project-diagram"></i> 3.1. Paralelismo a Nivel de Instrucci√≥n (ILP)</h3>
                        <div class="section-tag technical">T√©cnico</div>
                    </div>
                    <div class="section-content">
                        <div class="subseccion">
                            <h4>Pipelining:</h4>
                            <p>Segmentaci√≥n, riesgos (hazards) y t√©cnicas de resoluci√≥n.</p>
                        </div>
                        
                        <div class="subseccion">
                            <h4>Arquitecturas Superscalar y Out-of-Order Execution:</h4>
                            <p>M√∫ltiples unidades de ejecuci√≥n, ventana de instrucciones, renombre de registros.</p>
                        </div>
                        
                        <div class="subseccion">
                            <h4>Predicci√≥n de Saltos:</h4>
                            <p>M√©todos y su importancia cr√≠tica.</p>
                        </div>
                        
                        <h4>Pipelining:</h4>
                        <p>Divide la ejecuci√≥n de una instrucci√≥n en etapas (Fetch, Decode, Execute, Memory, Write-back). Idealmente, una instrucci√≥n se completa por ciclo (CPI=1). Los riesgos (hazards) rompen esta ilusi√≥n:</p>
                        
                        <ul>
                            <li><strong>Estructurales:</strong> Recursos duplicados (m√°s ALUs).</li>
                            <li><strong>De Datos:</strong> Dependencias RAW, WAR, WAW. Resueltas con forwarding/bypassing (reenv√≠o de resultados entre etapas) y detenciones (stalls).</li>
                            <li><strong>De Control:</strong> Por saltos. Solucionado con Predicci√≥n de Saltos (Branch Prediction). Predictores modernos (como el TAGE) usan historiales locales, globales y de camino, con aciertos >95%. Un fallo invalida el pipeline (penalizaci√≥n de varios ciclos).</li>
                        </ul>
                        
                        <h4>Arquitecturas Superscalar y Ejecuci√≥n Fuera de Orden (OoO):</h4>
                        <p>M√∫ltiples pipelines para ejecutar >1 instrucci√≥n por ciclo. La ventana de instrucciones (ej., 192 entradas en Intel Sunny Cove) examina un gran bloque de c√≥digo, resuelve dependencias din√°micamente (renombre de registros usando una tabla de registros f√≠sicos) y env√≠a instrucciones independientes a unidades de ejecuci√≥n especializadas (enteras, FP, load/store, branch). El Reorder Buffer (ROB) asegura que los resultados se retiren (commit) en orden original para preservar la sem√°ntica secuencial. Esta complejidad es lo que choca con el ILP Wall.</p>
                    </div>
                </section>
                
                <!-- 3.2 Multiprocesamiento en Chip -->
                <section id="multiprocesamiento-chip" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-sitemap"></i> 3.2. El Cambio de Paradigma: Multiprocesamiento en Chip (CMP)</h3>
                        <div class="section-tag important">Importante</div>
                    </div>
                    <div class="section-content">
                        <div class="subseccion">
                            <h4>Causas:</h4>
                            <p>Power wall y l√≠mites del ILP.</p>
                        </div>
                        
                        <div class="subseccion">
                            <h4>Arquitecturas de memoria compartida (UMA, NUMA):</h4>
                            <p>Sockets y n√∫cleos.</p>
                        </div>
                        
                        <div class="subseccion">
                            <h4>Desaf√≠os de programaci√≥n:</h4>
                            <p>Modelos de programaci√≥n paralela (hilos, OpenMP).</p>
                        </div>
                        
                        <p><strong>MEJORA: Causas Primarias:</strong> El <strong>Power Wall</strong> (es m√°s eficiente usar varios n√∫cleos a baja frecuencia que uno complejo a alta frecuencia, Ley de Pollack) y el <strong>ILP Wall</strong> (la extracci√≥n de paralelismo impl√≠cito alcanz√≥ rendimientos marginales decrecientes).</p>
                        
                        <h4>Organizaci√≥n:</h4>
                        <p>N√∫cleos pueden ser:</p>
                        <ul>
                            <li><strong>Homog√©neos:</strong> Todos iguales (ej., CPU de servidor).</li>
                            <li><strong>Heterog√©neos:</strong> Big.LITTLE de ARM (n√∫cleos potentes + n√∫cleos eficientes) para balance carga/energ√≠a.</li>
                        </ul>
                        
                        <h4>Memoria Compartida:</h4>
                        <p>Todos acceden a una direcci√≥n f√≠sica √∫nica.</p>
                        <ul>
                            <li><strong>UMA (Acceso Uniforme a Memoria):</strong> Latencia igual para todos (bus o crossbar). No escala.</li>
                            <li><strong>NUMA (Acceso No Uniforme):</strong> Cada n√∫cleo/socket tiene memoria local m√°s r√°pida. Acceder a memoria remota es m√°s lento. Es el modelo en servidores y PCs multi-socket. Requiere SO y programas NUMA-aware.</li>
                        </ul>
                        
                        <h4>El Desaf√≠o del Software:</h4>
                        <p>El hardware proporciona capacidad, pero el software debe explotarla. Se requiere programaci√≥n paralela expl√≠cita con hilos (pthreads, std::thread) y directivas (OpenMP, MPI para clusters). La ley de Amdahl se convierte en el principal limitante de aplicaci√≥n.</p>
                    </div>
                </section>
            </section>
            
            <!-- Cap√≠tulo 4: Arquitecturas Heterog√©neas -->
            <section id="capitulo4" class="chapter">
                <div class="chapter-header">
                    <div class="chapter-number">04</div>
                    <h2 class="chapter-title">Cap√≠tulo 4: Arquitecturas Heterog√©neas y Especializadas</h2>
                    <div class="chapter-icon">
                        <i class="fas fa-rocket"></i>
                    </div>
                </div>
                
                <!-- 4.1 Aceleradores Hardware -->
                <section id="aceleradores-hardware" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-bolt"></i> 4.1. Aceleradores Hardware: Filosof√≠a "Domain-Specific Architecture" (DSA)</h3>
                        <div class="section-tag">Innovador</div>
                    </div>
                    <div class="section-content">
                        <p>Siguiendo la m√°xima de Patterson y Hennessy: "El camino a seguir es la especializaci√≥n". En lugar de un procesador general ineficiente para una tarea, se dise√±a un acelerador √≥ptimo para un dominio (Gr√°ficos, Redes Neuronales, Criptograf√≠a, Procesamiento de Se√±ales). La clave es balance entre eficiencia y flexibilidad.</p>
                    </div>
                </section>
                
                <!-- 4.2 GPU como Computadora Paralela -->
                <section id="gpu-computadora-paralela" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-gamepad"></i> 4.2. La Unidad de Procesamiento Gr√°fico (GPU) como Computadora Masivamente Paralela</h3>
                        <div class="section-tag technical">T√©cnico</div>
                    </div>
                    <div class="section-content">
                        <p>Arquitectura SIMT (Single Instruction, Multiple Threads), jerarqu√≠a de hilos (warps/CU, bloques, grids). Modelo de programaci√≥n CUDA/OpenCL.</p>
                        
                        <h4>Filosof√≠a:</h4>
                        <p>Mientras una CPU es un cerebro generalista (latencia baja, pocos n√∫cleos complejos), una GPU es una f√°brica masivamente paralela (alto throughput, miles de n√∫cleos simples).</p>
                        
                        <h4>Modelo de Programaci√≥n SIMT:</h4>
                        <p>Una instrucci√≥n controla m√∫ltiples hilos de ejecuci√≥n (usualmente 32, un warp en NVIDIA o wavefront en AMD). Los hilos en un warp ejecutan en lockstep.</p>
                        
                        <h4>Jerarqu√≠a de Memoria Clave:</h4>
                        <ul>
                            <li><strong>Memoria Global:</strong> GDDR6/HBM (alto ancho de banda, alta latencia).</li>
                            <li><strong>Memoria Compartida por Bloque:</strong> SRAM on-chip, de baja latencia, para comunicaci√≥n entre hilos.</li>
                            <li><strong>Registros Privados por Hilo.</strong></li>
                        </ul>
                        
                        <p><strong>Desaf√≠o:</strong> La eficiencia requiere miles de hilos para esconder la latencia de memoria. Cargas de trabajo irregulares o con divergencia de control (ifs dentro de un warp) penalizan fuertemente el rendimiento.</p>
                    </div>
                </section>
                
                <!-- 4.3 Otros Aceleradores -->
                <section id="otros-aceleradores" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-cogs"></i> 4.3. Otros Aceleradores Clave</h3>
                        <div class="section-tag">Especializado</div>
                    </div>
                    <div class="section-content">
                        <div class="subseccion">
                            <h4>TPUs (Tensor Processing Units):</h4>
                            <p>Arquitectura optimizada para redes neuronales.</p>
                        </div>
                        
                        <div class="subseccion">
                            <h4>FPGAs:</h4>
                            <p>Reconfigurabilidad para algoritmos espec√≠ficos.</p>
                        </div>
                        
                        <div class="subseccion">
                            <h4>Unidades para Criptograf√≠a y Procesamiento de Se√±ales.</h4>
                        </div>
                        
                        <h4>TPU (Google):</h4>
                        <p>Arquitectura Matricial para operaciones de multiplicaci√≥n-acumulaci√≥n (MAC). Minimalismo radical: sin cach√©s, sin predicci√≥n de saltos. Flujo de datos s√≠ncrono desde y hacia memoria. Unidades Systolic Array optimizan el flujo de datos para operaciones de matrices (clave en redes neuronales). <strong>MEJORA: Consigue √≥rdenes de magnitud mejor rendimiento/Watt que CPU/GPU para inferencia y entrenamiento de modelos densos.</strong></p>
                        
                        <h4>FPGA (Intel, Xilinx/AMD):</h4>
                        <p>Arquitectura Reconfigurable. Contiene un array de bloques l√≥gicos (LUTs), memoria embebida y DSPs conectados por una red programable. Permite crear un circuito digital personalizado para un algoritmo espec√≠fico tras la fabricaci√≥n. <strong>Ventaja:</strong> flexibilidad y latencia predecible. <strong>Usos:</strong> prototipado, networking (SDN), algoritmos financieros.</p>
                        
                        <h4>NPU (Neural Processing Unit):</h4>
                        <p>Acelerador espec√≠fico para redes neuronales, integrado en SoCs m√≥viles (Apple, Qualcomm, Samsung) y CPUs de cliente (Intel Meteor Lake, AMD Ryzen AI). Son versiones m√°s integradas y eficientes que las TPUs para cargas de inferencia ligeras.</p>
                    </div>
                </section>
                
                <!-- 4.4 Sistemas SoC -->
                <section id="sistemas-soc" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-cube"></i> 4.4. Sistemas SoC (System-on-a-Chip) e Integraci√≥n</h3>
                        <div class="section-tag">Integraci√≥n</div>
                    </div>
                    <div class="section-content">
                        <p>El ejemplo de los smartphones y consolas modernas (CPU+GPU+NPU+Modem en un solo chip).</p>
                        
                        <h4>System-on-Chip (SoC):</h4>
                        <p>CPU, GPU, NPU, modems, controladores en un √∫nico die. M√°xima eficiencia, dif√≠cil fabricaci√≥n. Ejemplo: Apple M-series.</p>
                        
                        <h4>Chiplets:</h4>
                        <p>Paradigma modular. Peque√±os dies especializados (chiplets de CPU, I/O, GPU) son interconectados en un sustrato (interposer) mediante buses de ultra alto ancho de banda. <strong>MEJORA: El est√°ndar emergente UCIe (Universal Chiplet Interconnect Express) busca estandarizar este ecosistema.</strong></p>
                        
                        <h4>Compute Express Link (CXL):</h4>
                        <p>Protocolo crucial. Permite a la CPU acceder a memoria y aceleradores de otros chiplets de forma coherente, creando pools de memoria expandida y compartida. Es el bus que har√° posible la integraci√≥n profunda de aceleradores en la pr√≥xima d√©cada.</p>
                    </div>
                </section>
            </section>
            
            <!-- Cap√≠tulo 5: Paradigmas Emergentes -->
            <section id="capitulo5" class="chapter">
                <div class="chapter-header">
                    <div class="chapter-number">05</div>
                    <h2 class="chapter-title">Cap√≠tulo 5: Paradigmas Emergentes y Visi√≥n de Futuro</h2>
                    <div class="chapter-icon">
                        <i class="fas fa-lightbulb"></i>
                    </div>
                </div>
                
                <!-- 5.1 M√°s all√° de la Ley de Moore -->
                <section id="mas-alla-ley-moore" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-chart-line"></i> 5.1. M√°s All√° de la Ley de Moore</h3>
                        <div class="section-tag">Futuro</div>
                    </div>
                    <div class="section-content">
                        <p>Ley de Moore vs. Ley de Amdahl vs. Ley de Gustafson.</p>
                        <p>Enfoques "More Than Moore": Integraci√≥n 3D (chiplets), nuevos materiales (Grafeno), fot√≥nica.</p>
                        
                        <h4>More Moore:</h4>
                        <p>Contin√∫a la miniaturizaci√≥n con nuevos materiales (Nanohojas de Silicio, RibbonFET), transistores GAA (Gate-All-Around) y empaquetado 3D.</p>
                        
                        <h4>More Than Moore:</h4>
                        <p>Integraci√≥n de funciones no digitales (sensores, RF) y la fot√≥nica en chip. La comunicaci√≥n √≥ptica sustituir√° a los buses el√©ctricos, ofreciendo enorme ancho de banda y baja latencia entre chiplets e incluso entre n√∫cleos.</p>
                    </div>
                </section>
                
                <!-- 5.2 Arquitecturas Disruptivas -->
                <section id="arquitecturas-disruptivas" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-atom"></i> 5.2. Arquitecturas Disruptivas</h3>
                        <div class="section-tag disruptive">Disruptivo</div>
                    </div>
                    <div class="section-content">
                        <div class="subseccion">
                            <h4>Computaci√≥n en Memoria (In-Memory Computing):</h4>
                            <p>Reducir el movimiento de datos (procesamiento en DRAM o con memristores).</p>
                        </div>
                        
                        <div class="subseccion">
                            <h4>Computaci√≥n Neurom√≥rfica:</h4>
                            <p>Chips que imitan la estructura del cerebro (espinas dendr√≠ticas, plasticidad sin√°ptica). Ejemplo: Loihi de Intel.</p>
                        </div>
                        
                        <div class="subseccion">
                            <h4>Computaci√≥n Cu√°ntica:</h4>
                            <p>Breve introducci√≥n al qubit, superposici√≥n y entrelazamiento. Arquitecturas de computadores cu√°nticos h√≠bridos.</p>
                        </div>
                        
                        <p>Estas arquitecturas buscan eliminar el bottleneck fundamental: mover datos.</p>
                        
                        <h5>A) Computaci√≥n en Memoria (In-Memory Computing):</h5>
                        <p><strong>Concepto:</strong> Realizar c√°lculos dentro del array de memoria, evitando el movimiento costoso de datos a la ALU.</p>
                        
                        <p><strong>Enfoques:</strong></p>
                        <ul>
                            <li><strong>Processing-in-Memory (PIM):</strong> Colocar l√≥gica computacional simple dentro de los bancos de memoria DRAM (ej., Samsung HBM-PIM). Acelera operaciones como reducciones.</li>
                            <li><strong>Computaci√≥n con Memristores (Memcomputing):</strong> Usar dispositivos ReRAM o PCM que pueden almacenar (como memoria) y calcular (cambiando su resistencia) en el mismo lugar. Permiten realizar operaciones vectoriales directamente mediante leyes f√≠sicas (Ley de Ohm, Ley de Kirchhoff).</li>
                        </ul>
                        
                        <p><strong>Potencial:</strong> Revolucionar cargas de trabajo intensivas en datos (grafos, bases de datos, IA).</p>
                        
                        <h5>B) Computaci√≥n Neurom√≥rfica:</h5>
                        <p><strong>Inspiraci√≥n:</strong> El cerebro es ultra-eficiente (~20W) para tareas de percepci√≥n y cognici√≥n.</p>
                        
                        <p><strong>Principios:</strong></p>
                        <ul>
                            <li><strong>Neuronas y Sinapsis:</strong> Unidades de procesamiento que integran pulsos (spikes) y sinapsis pl√°sticas que almacenan pesos.</li>
                            <li><strong>Codificaci√≥n por Pulsos (Spiking):</strong> La informaci√≥n se codifica en el tiempo entre pulsos, no en valores continuos. Gran ahorro energ√©tico.</li>
                            <li><strong>Computaci√≥n Event-Driven:</strong> Solo se activan las neuronas que reciben un pulso.</li>
                        </ul>
                        
                        <p><strong>Hardware:</strong> Loihi (Intel), TrueNorth (IBM), SpiNNaker (Univ. Manchester). Son as√≠ncronos, masivamente paralelos y baj√≠simo consumo.</p>
                        
                        <p><strong>Desaf√≠o:</strong> Programaci√≥n radicalmente diferente y dominio de aplicaciones a√∫n en exploraci√≥n (rob√≥tica, sensores, optimizaci√≥n).</p>
                        
                        <h5>C) Computaci√≥n Cu√°ntica:</h5>
                        <p><strong>Base F√≠sica:</strong> Usa qubits, que pueden estar en superposici√≥n (0 y 1 simult√°neamente) y entrelazados.</p>
                        
                        <p><strong>Arquitectura:</strong> Compuesto por:</p>
                        <ul>
                            <li><strong>Unidad Cu√°ntica:</strong> Criostato a temperaturas milikelvin que aloja los qubits (superconductores, iones atrapados, etc.).</li>
                            <li><strong>Unidad Cl√°sica de Control:</strong> Genera pulsos de microondas para manipular qubits y corrige errores.</li>
                        </ul>
                        
                        <p><strong>Modelo:</strong> Computadores cu√°nticos no son "CPU m√°s r√°pidas". Son aceleradores para algoritmos espec√≠ficos (Shor para factorizaci√≥n, Grover para b√∫squeda, simulaci√≥n de materiales). Ser√°n h√≠bridos: una CPU cl√°sica orquesta el trabajo de una unidad cu√°ntica.</p>
                    </div>
                </section>
                
                <!-- 5.3 Importancia del Software -->
                <section id="importancia-software" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-code"></i> 5.3. La Importancia del Software y la Co-dise√±o</h3>
                        <div class="section-tag software">Software</div>
                    </div>
                    <div class="section-content">
                        <p>Lenguajes de dominio espec√≠fico (DSL), compiladores optimizados y la simbiosis necesaria entre hardware y software.</p>
                        
                        <p>No habr√° un sustituto √∫nico para von Neumann. El futuro es un sistema de sistemas en capas:</p>
                        
                        <ul>
                            <li><strong>Capa de Gesti√≥n/Control:</strong> CPUs de prop√≥sito general (RISC-V, ARM).</li>
                            <li><strong>Capa de Aceleraci√≥n Masiva:</strong> GPUs, FPGAs y DSAs para dominios amplios.</li>
                            <li><strong>Capa de Aceleraci√≥n Especializada:</strong> NPUs, PIM, y posiblemente unidades neurom√≥rficas para tareas muy espec√≠ficas.</li>
                            <li><strong>Capa de Aceleraci√≥n Disruptiva:</strong> Unidades cu√°nticas como co-procesadores para problemas espec√≠ficos.</li>
                        </ul>
                        
                        <div class="highlight-box">
                            <div class="highlight-icon">
                                <i class="fas fa-lightbulb"></i>
                            </div>
                            <div class="highlight-content">
                                <h4>Clave del √âxito</h4>
                                <p>El √©xito depender√° de co-dise√±o hardware/software, interconexiones de ultra alto rendimiento (CXL, fot√≥nica) y nuevos lenguajes/compiladores que puedan mapear problemas a este paisaje heterog√©neo y complejo.</p>
                            </div>
                        </div>
                    </div>
                </section>
            </section>
            
            <!-- Paradigma Centr√≠peto -->
            <section id="paradigma-centripeto" class="chapter special-chapter">
                <div class="chapter-header">
                    <div class="chapter-number">06</div>
                    <h2 class="chapter-title">LA TRANSICI√ìN DEL PARADIGMA CENTR√çFUGO AL CENTR√çPETO EN LA ARQUITECTURA DE COMPUTADORAS</h2>
                    <div class="chapter-icon">
                        <i class="fas fa-sync-alt"></i>
                    </div>
                </div>
                
                <div class="section-content intro-paradigm">
                    <p>Del CPU como Cerebrazo a la Orquestaci√≥n de Especialistas</p>
                    <p>La historia de la arquitectura de computadoras no es simplemente una evoluci√≥n t√©cnica, sino una transformaci√≥n filos√≥fica fundamental en c√≥mo concebimos la computaci√≥n. Hemos transitado desde un modelo centr√≠fugo (todo gira alrededor de un CPU todopoderoso que atrae datos hacia s√≠) hacia un modelo centr√≠peto (el dato es el sol, y m√∫ltiples unidades especializadas orbitan alrededor de √©l, proces√°ndolo donde reside).</p>
                </div>
                
                <!-- 1. Era Centr√≠fuga -->
                <section id="era-centrifuga" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-history"></i> 1. LA ERA CENTR√çFUGA: EL IMPERIO DEL CPU (1945-2005)</h3>
                        <div class="section-tag historical">Hist√≥rico</div>
                    </div>
                    <div class="section-content">
                        <p><strong>Principio Operativo:</strong> "Atrae todos los datos hacia el procesador central para computarlos".</p>
                        
                        <h4>Fundaci√≥n Von Neumann:</h4>
                        <p>El CPU es el rey fil√≥sofo en el centro del universo computacional. La memoria, E/S y almacenamiento son provincias perif√©ricas que sirven a su intelecto. El "bus del sistema" es el camino por el cual el rey ordena que le traigan datos para su deliberaci√≥n.</p>
                        
                        <h4>La Obsesi√≥n por la Frecuencia (GHz):</h4>
                        <p>La √∫nica m√©trica era cu√°n r√°pido pod√≠a "pensar" el rey. Se mejoraba su velocidad de razonamiento (pipelining), su capacidad de analizar m√∫ltiples ideas a la vez (superscalar), y su habilidad para reordenar pensamientos para mayor eficiencia (out-of-order execution).</p>
                        
                        <h4>El Reino se Expande:</h4>
                        <p>Cuando un rey no era suficiente, se coronaban m√°s reyes id√©nticos (multin√∫cleo homog√©neo). Todos compart√≠an el mismo trono (memoria) y gobernaban en paralelo, pero segu√≠an exigiendo que los datos viajasen al castillo.</p>
                        
                        <h4>El Colapso:</h4>
                        <p>La ley de Dennard (la electricidad se volv√≠a m√°s rebelde en reinos peque√±os) y la Ley de Amdahl (no todo problema puede dividirse entre muchos reyes) mostraron los l√≠mites del imperio. El "Memory Wall" fue la revuelta popular: los datos, cansados de viajar largas distancias, se negaron a llegar a tiempo.</p>
                    </div>
                </section>
                
                <!-- 2. Punto de Inflexi√≥n -->
                <section id="punto-inflexion" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-exchange-alt"></i> 2. EL PUNTO DE INFLEXI√ìN: LA REVOLUCI√ìN DE LOS GREMIOS (2005-2020)</h3>
                        <div class="section-tag transition">Transici√≥n</div>
                    </div>
                    <div class="section-content">
                        <p><strong>Principio Operativo:</strong> "Si el dato no va a Mahoma, Mahoma va al dato".</p>
                        
                        <h4>El Ascenso de los Especialistas:</h4>
                        <p>Se reconoce que un rey generalista es ineficiente para tareas espec√≠ficas. Surgen gremios especializados con sus propias fortalezas:</p>
                        <ul>
                            <li><strong>El Gremio de los Artistas (GPUs):</strong> Expertos en hacer la misma operaci√≥n simple en miles de p√≠xeles o v√©rtices simult√°neamente. No son fil√≥sofos, son artesanos masivos.</li>
                            <li><strong>El Gremio de los Constructores (FPGAs):</strong> Arquitectos que pueden reconfigurar su taller (hardware) para adaptarse perfectamente a cada problema.</li>
                        </ul>
                        
                        <h4>El Nuevo Gobierno (SoC - System on a Chip):</h4>
                        <p>El rey (CPU) ya no gobierna solo. Ahora es un monarca constitucional que orquesta un parlamento de gremios en un solo palacio (el chip). Es m√°s eficiente, pero la comunicaci√≥n entre gremios es compleja.</p>
                    </div>
                </section>
                
                <!-- 3. Era Centr√≠peta -->
                <section id="era-centripeta" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-bullseye"></i> 3. LA ERA CENTR√çPETA: EL DATO COMO ESTRELLA (2020 - Futuro)</h3>
                        <div class="section-tag future">Futuro</div>
                    </div>
                    <div class="section-content">
                        <p><strong>Principio Operativo:</strong> "El dato es soberano. La computaci√≥n debe ir a su encuentro y servirlo en su territorio".</p>
                        
                        <h4>La Inversi√≥n Total del Paradigma:</h4>
                        <p>Aqu√≠ es donde ocurre la verdadera ruptura. Ya no se mueven datos masivamente a una unidad de procesamiento. La procesi√≥n va a la monta√±a.</p>
                        
                        <h4>Manifestaciones Concretas:</h4>
                        <ul>
                            <li><strong>Computaci√≥n en Memoria (In-Memory Computing):</strong> Se env√≠a a un funcionario especializado a vivir dentro de la provincia de los datos (la memoria DRAM o NAND) para procesarlos in situ, sin moverlos. Ejemplo: Un "agente de reducci√≥n" que suma n√∫meros directamente en el almac√©n de memoria.</li>
                            
                            <li><strong>Unidades de Procesamiento Neural (NPU) y Tensorial (TPU):</strong> Son talleres especializados construidos al lado del almac√©n de datos m√°s relevante (la cach√© de alto nivel o memoria de banda ancha) para un tipo de dato muy concreto: las matrices (tensores) de la IA.</li>
                            
                            <li><strong>Interconexiones como CXL y Chiplets:</strong> Ya no son "caminos para traer datos", sino autopistas interestatales que permiten que un gremio en un chiplet acceda y procese datos que residen en la memoria local de otro chiplet, de forma coherente y r√°pida. La soberan√≠a del dato se extiende m√°s all√° de un solo chip.</li>
                            
                            <li><strong>Computaci√≥n Neurom√≥rfica:</strong> Es la descentralizaci√≥n radical. En lugar de un rey o gremios, se crea una ciudad org√°nica de "neuronas" (unidades simples) donde la computaci√≥n y la memoria est√°n fusionadas en cada intersecci√≥n (sinapsis). El dato (el pulso el√©ctrico) se mueve lo m√≠nimo indispensable entre vecinos.</li>
                        </ul>
                        
                        <h4>Nuevo Rol del CPU:</h4>
                        <p>De cerebro ejecutor a orquestador y gestor de recursos. Su funci√≥n principal ahora es:</p>
                        <ol class="numbered-list">
                            <li>Ejecutar el c√≥digo de control secuencial que no se puede paralelizar (el "monarca constitucional").</li>
                            <li>Gestionar el sistema de memoria virtual y la coherencia.</li>
                            <li>Programar y despachar tareas a los gremios especializados (GPU, NPU, aceleradores) de la manera m√°s eficiente posible.</li>
                            <li>Ser el interfaz universal para el software heredado y el sistema operativo.</li>
                        </ol>
                    </div>
                </section>
                
                <!-- 4. Consecuencias -->
                <section id="consecuencias-cambio" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-chart-bar"></i> 4. CONSECUENCIAS DE ESTE CAMBIO DE PARADIGMA</h3>
                        <div class="section-tag analysis">An√°lisis</div>
                    </div>
                    <div class="section-content">
                        <h4>M√©trica Dominante:</h4>
                        <p>De GHz (velocidad del rey) a Rendimiento por Vatio (eficiencia del ecosistema). Lo que importa es cu√°nto trabajo √∫til hace todo el sistema por cada julio de energ√≠a, no cu√°n r√°pido late un reloj.</p>
                        
                        <h4>Desaf√≠o de Software:</h4>
                        <p>De programar para un rey a programar para una ciudad-estado. Los lenguajes y modelos de programaci√≥n (como SYCL, OneAPI, o marcos de IA) deben poder describir el problema de manera que un orquestador inteligente (compilador + runtime) decida qu√© gremio o combinaci√≥n de gremios lo resuelve mejor.</p>
                        
                        <h4>Dise√±o del Sistema:</h4>
                        <p>De optimizar el camino al CPU a optimizar la colocaci√≥n del dato. La pregunta de dise√±o clave ahora es: "¬øD√≥nde coloco este bloque de datos en la jerarqu√≠a (cerca de qu√© tipo de procesador) para minimizar su movimiento y maximizar el procesamiento local?".</p>
                        
                        <h4>Innovaci√≥n Abierta:</h4>
                        <p>La arquitectura RISC-V encaja perfectamente aqu√≠: permite crear gremios especializados a medida (extensiones personalizadas del ISA) sin pedir permiso a un "rey" tecnol√≥gico (ARM, x86).</p>
                    </div>
                </section>
                
                <!-- Conclusi√≥n -->
                <section id="conclusion-paradigma" class="section">
                    <div class="section-header">
                        <h3><i class="fas fa-flag-checkered"></i> Conclusi√≥n</h3>
                        <div class="section-tag conclusion">Conclusi√≥n</div>
                    </div>
                    <div class="section-content">
                        <p><strong>Conclusi√≥n:</strong> Este viaje del centro a la periferia del procesamiento no es el fin de la historia, sino un nuevo principio. La arquitectura de computadores abandona su papel de proveedor de velocidad bruta para convertirse en el arte de orquestar la especializaci√≥n. El pr√≥ximo desaf√≠o, a√∫n m√°s profundo, ser√° para el software: tendr√° que aprender por fin a hablar el idioma del dato y a confiar en la inteligencia colectiva de los gremios especializados. En este nuevo mundo centr√≠peto, la eficiencia no se gana con un reloj m√°s r√°pido, sino con una organizaci√≥n m√°s sabia.</p>
                    </div>
                </section>
            </section>
            
            <!-- Estructura B√°sica -->
            <section id="estructura-basica" class="chapter">
                <div class="chapter-header">
                    <div class="chapter-number">07</div>
                    <h2 class="chapter-title">ESTRUCTURA B√ÅSICA DE UNA COMPUTADORA</h2>
                    <div class="chapter-icon">
                        <i class="fas fa-sitemap"></i>
                    </div>
                </div>
                
                <div class="section-content">
                    <h3 class="section-subtitle">N√öCLEO FUNDAMENTAL: LOS 4 COMPONENTES ESENCIALES</h3>
                    
                    <p>Toda computadora moderna se compone de cuatro bloques funcionales interconectados:</p>
                    
                    <!-- Componentes esenciales -->
                    <div class="components-grid">
                        <div class="component-card">
                            <div class="comp-icon">
                                <i class="fas fa-brain"></i>
                            </div>
                            <h4>1. UNIDAD CENTRAL DE PROCESAMIENTO (CPU) - "El Cerebro"</h4>
                            <p>Es el componente que ejecuta instrucciones del programa.</p>
                            <ul class="component-list">
                                <li><strong>Unidad de Control (UC):</strong> El "director de orquesta". Interpreta las instrucciones, coordina todos los componentes y genera las se√±ales de control.</li>
                                <li><strong>Unidad Aritm√©tico-L√≥gica (ALU):</strong> El "calculador". Realiza operaciones matem√°ticas (suma, resta) y l√≥gicas (AND, OR, comparaciones).</li>
                                <li><strong>Registros:</strong> Peque√±as memorias ultrarr√°pidas dentro de la CPU para almacenar datos e instrucciones en uso inmediato (ej: registro acumulador, contador de programa).</li>
                            </ul>
                        </div>
                        
                        <div class="component-card">
                            <div class="comp-icon">
                                <i class="fas fa-desktop"></i>
                            </div>
                            <h4>2. MEMORIA PRINCIPAL (RAM) - "El Escritorio de Trabajo"</h4>
                            <p>Almacena temporalmente los programas y datos que se est√°n usando en este momento.</p>
                            <ul class="component-list">
                                <li><strong>Caracter√≠sticas:</strong> Vol√°til (se borra al apagar), r√°pido acceso, capacidad limitada (8GB, 16GB, etc.).</li>
                                <li><strong>Funci√≥n:</strong> Proporciona a la CPU los datos e instrucciones que necesita en el instante preciso.</li>
                            </ul>
                        </div>
                        
                        <div class="component-card">
                            <div class="comp-icon">
                                <i class="fas fa-exchange-alt"></i>
                            </div>
                            <h4>3. DISPOSITIVOS DE ENTRADA/SALIDA (E/S) - "Los Sentidos y las Manos"</h4>
                            <p>Permiten la comunicaci√≥n entre la computadora y el mundo exterior.</p>
                            <ul class="component-list">
                                <li><strong>Entrada:</strong> Teclado, mouse, micr√≥fono, c√°mara, esc√°ner.</li>
                                <li><strong>Salida:</strong> Monitor, impresora, altavoces.</li>
                                <li><strong>Entrada/Salida:</strong> Discos duros, memorias USB, tarjetas de red (env√≠an y reciben datos).</li>
                            </ul>
                        </div>
                        
                        <div class="component-card">
                            <div class="comp-icon">
                                <i class="fas fa-road"></i>
                            </div>
                            <h4>4. SISTEMA DE INTERCONEXI√ìN (BUSES) - "Las Autopistas"</h4>
                            <p>Conductos que permiten el flujo de datos y se√±ales entre todos los componentes.</p>
                            <ul class="component-list">
                                <li><strong>Bus de Datos:</strong> Transporta los datos entre CPU, memoria y E/S.</li>
                                <li><strong>Bus de Direcciones:</strong> Lleva la direcci√≥n de memoria o dispositivo a la que se quiere acceder.</li>
                                <li><strong>Bus de Control:</strong> Transporta se√±ales de sincronizaci√≥n y control (lectura, escritura, interrupciones).</li>
                            </ul>
                        </div>
                    </div>
                    
                    <!-- Ciclo de operaci√≥n -->
                    <section id="ciclo-operacion" class="section">
                        <div class="section-header">
                            <h3><i class="fas fa-redo"></i> CICLO B√ÅSICO DE OPERACI√ìN (LO QUE HACE CADA VEZ)</h3>
                        </div>
                        <div class="section-content">
                            <ol class="numbered-list">
                                <li><strong>FETCH (B√∫squeda):</strong> La Unidad de Control obtiene la siguiente instrucci√≥n desde la Memoria Principal.</li>
                                <li><strong>DECODE (Decodificaci√≥n):</strong> La CPU interpreta qu√© significa esa instrucci√≥n.</li>
                                <li><strong>EXECUTE (Ejecuci√≥n):</strong> La ALU realiza la operaci√≥n indicada (sumar, comparar, mover datos).</li>
                                <li><strong>WRITE-BACK (Almacenamiento):</strong> Se guarda el resultado en un registro o en memoria.</li>
                                <li><strong>Repite desde el paso 1</strong> para la siguiente instrucci√≥n.</li>
                            </ol>
                            
                            <div class="example-box">
                                <h5>Ejemplo Sencillo: 2 + 3 = ?</h5>
                                <ol class="numbered-list">
                                    <li><strong>FETCH:</strong> Trae la instrucci√≥n "SUMAR" desde memoria.</li>
                                    <li><strong>DECODE:</strong> Entiende que debe sumar.</li>
                                    <li><strong>EXECUTE:</strong> La ALU suma el 2 y el 3.</li>
                                    <li><strong>WRITE-BACK:</strong> Guarda el resultado (5) en memoria o registro.</li>
                                </ol>
                            </div>
                        </div>
                    </section>
                    
                    <!-- Componentes f√≠sicos -->
                    <section id="componentes-fisicos" class="section">
                        <div class="section-header">
                            <h3><i class="fas fa-laptop"></i> VISTA PR√ÅCTICA: COMPONENTES F√çSICOS EN TU PC</h3>
                        </div>
                        <div class="section-content">
                            <div class="table-container">
                                <table class="styled-table">
                                    <thead>
                                        <tr>
                                            <th>Componente F√≠sico</th>
                                            <th>Funci√≥n en la Estructura B√°sica</th>
                                            <th>Ejemplo Real</th>
                                        </tr>
                                    </thead>
                                    <tbody>
                                        <tr>
                                            <td>Procesador (CPU)</td>
                                            <td>Unidad Central de Procesamiento completa (UC + ALU + Registros)</td>
                                            <td>Intel Core i5, AMD Ryzen 7</td>
                                        </tr>
                                        <tr>
                                            <td>Memoria RAM</td>
                                            <td>Memoria Principal</td>
                                            <td>M√≥dulo DDR4 de 8GB</td>
                                        </tr>
                                        <tr>
                                            <td>Disco Duro/SSD</td>
                                            <td>Dispositivo de E/S (Almacenamiento)</td>
                                            <td>SSD NVMe 512GB</td>
                                        </tr>
                                        <tr>
                                            <td>Placa Base</td>
                                            <td>Sistema de Interconexi√≥n (contiene los buses)</td>
                                            <td>Motherboard ASUS B660</td>
                                        </tr>
                                        <tr>
                                            <td>Puertos USB/HDMI</td>
                                            <td>Interfaces para Dispositivos de E/S</td>
                                            <td>Conector USB tipo A</td>
                                        </tr>
                                        <tr>
                                            <td>Tarjeta Gr√°fica</td>
                                            <td>Dispositivo de E/S especializado (salida de video)</td>
                                            <td>NVIDIA RTX 4060</td>
                                        </tr>
                                    </tbody>
                                </table>
                            </div>
                        </div>
                    </section>
                    
                    <!-- Jerarqu√≠a de memoria -->
                    <section id="jerarquia-memoria-sistema" class="section">
                        <div class="section-header">
                            <h3><i class="fas fa-layer-group"></i> JERARQU√çA DE MEMORIA (EL SISTEMA DE ALMACENAMIENTO)</h3>
                        </div>
                        <div class="section-content">
                            <p>La computadora organiza la memoria en niveles, del m√°s r√°pido/peque√±o al m√°s lento/grande:</p>
                            
                            <div class="memory-hierarchy-simple">
                                <div class="memory-level-simple top">
                                    <i class="fas fa-running"></i>
                                    <div class="level-info">
                                        <h5>Registros</h5>
                                        <p>Dentro de la CPU ‚Üí M√°s r√°pido, m√°s caro, menos capacidad</p>
                                    </div>
                                </div>
                                
                                <div class="memory-level-simple">
                                    <i class="fas fa-tachometer-alt"></i>
                                    <div class="level-info">
                                        <h5>Cach√© L1, L2, L3</h5>
                                        <p>En el chip del CPU</p>
                                    </div>
                                </div>
                                
                                <div class="memory-level-simple">
                                    <i class="fas fa-memory"></i>
                                    <div class="level-info">
                                        <h5>Memoria RAM</h5>
                                        <p>M√≥dulos en la placa base</p>
                                    </div>
                                </div>
                                
                                <div class="memory-level-simple bottom">
                                    <i class="fas fa-hdd"></i>
                                    <div class="level-info">
                                        <h5>Almacenamiento</h5>
                                        <p>SSD/Disco Duro ‚Üí M√°s lento, m√°s barato, m√°s capacidad</p>
                                    </div>
                                </div>
                            </div>
                            
                            <div class="insight-box">
                                <h4>¬øPor qu√© esta jerarqu√≠a?</h4>
                                <p>La CPU es muy r√°pida, pero la RAM es m√°s lenta. La cach√© sirve de "mesa de trabajo" para tener datos usados recientemente a mano y no esperar a la RAM.</p>
                            </div>
                        </div>
                    </section>
                    
                    <!-- Diagrama de flujo -->
                    <section id="diagrama-flujo" class="section">
                        <div class="section-header">
                            <h3><i class="fas fa-project-diagram"></i> DIAGRAMA SIMPLIFICADO DEL FLUJO DE INFORMACI√ìN</h3>
                        </div>
                        <div class="section-content">
                            <div class="diagram-container">
                                <pre><code>[Teclado/Mouse] ‚Üí [CPU] ‚Üê‚Üí [Memoria RAM]
     (Entrada)      ‚Üë‚Üì          ‚Üë‚Üì
[Monitor] ‚Üê‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò   ‚îÇ          ‚îÇ
   (Salida)         ‚Üì          ‚Üì
             [Disco Duro/SSD]
             (Almacenamiento)</code></pre>
                            </div>
                            
                            <h4>Flujo t√≠pico:</h4>
                            <ol class="numbered-list">
                                <li>El programa est√° en el Disco Duro.</li>
                                <li>Al ejecutarlo, se carga a la Memoria RAM.</li>
                                <li>La CPU toma instrucciones de la RAM, las procesa.</li>
                                <li>Los resultados se muestran en el Monitor o se guardan en el Disco Duro.</li>
                            </ol>
                        </div>
                    </section>
                    
                    <!-- Conceptos clave -->
                    <section id="conceptos-clave" class="section">
                        <div class="section-header">
                            <h3><i class="fas fa-key"></i> CONCEPTOS CLAVE ASOCIADOS</h3>
                        </div>
                        <div class="section-content">
                            <div class="concepts-grid">
                                <div class="concept-item">
                                    <h5>ALU (Unidad Aritm√©tico-L√≥gica)</h5>
                                    <p>Realiza c√°lculos y decisiones l√≥gicas.</p>
                                </div>
                                
                                <div class="concept-item">
                                    <h5>Registro</h5>
                                    <p>Almacenamiento m√≠nimo y ultra r√°pido dentro del CPU.</p>
                                </div>
                                
                                <div class="concept-item">
                                    <h5>Bus</h5>
                                    <p>Autopista de datos entre componentes.</p>
                                </div>
                                
                                <div class="concept-item">
                                    <h5>Instrucci√≥n</h5>
                                    <p>Orden que entiende la CPU (ej: "suma estos dos n√∫meros").</p>
                                </div>
                                
                                <div class="concept-item">
                                    <h5>Programa</h5>
                                    <p>Conjunto de instrucciones que resuelven un problema.</p>
                                </div>
                                
                                <div class="concept-item">
                                    <h5>Bit</h5>
                                    <p>Unidad m√≠nima de informaci√≥n (0 o 1).</p>
                                </div>
                                
                                <div class="concept-item">
                                    <h5>Byte</h5>
                                    <p>8 bits (ej: una letra ocupa ~1 byte).</p>
                                </div>
                            </div>
                        </div>
                    </section>
                    
                    <!-- Analog√≠a -->
                    <section id="analogia-sencilla" class="section">
                        <div class="section-header">
                            <h3><i class="fas fa-building"></i> ANALOG√çA SENCILLA PARA ENTENDER</h3>
                        </div>
                        <div class="section-content">
                            <p>Imagina una oficina:</p>
                            
                            <div class="analogy-box">
                                <div class="analogy-content">
                                    <div class="analogy-item">
                                        <span class="analogy-role">CPU</span>
                                        <span class="analogy-arrow">‚Üí</span>
                                        <span class="analogy-desc">El trabajador (piensa, calcula, toma decisiones)</span>
                                    </div>
                                    <div class="analogy-item">
                                        <span class="analogy-role">Memoria RAM</span>
                                        <span class="analogy-arrow">‚Üí</span>
                                        <span class="analogy-desc">El escritorio (donde tiene los papeles que est√° usando AHORA)</span>
                                    </div>
                                    <div class="analogy-item">
                                        <span class="analogy-role">Disco Duro</span>
                                        <span class="analogy-arrow">‚Üí</span>
                                        <span class="analogy-desc">El archivero (donde guarda todos los documentos a largo plazo)</span>
                                    </div>
                                    <div class="analogy-item">
                                        <span class="analogy-role">Buses</span>
                                        <span class="analogy-arrow">‚Üí</span>
                                        <span class="analogy-desc">Los pasillos (por donde se mueve la informaci√≥n)</span>
                                    </div>
                                    <div class="analogy-item">
                                        <span class="analogy-role">Teclado/Mouse</span>
                                        <span class="analogy-arrow">‚Üí</span>
                                        <span class="analogy-desc">La recepcionista (recibe informaci√≥n del exterior)</span>
                                    </div>
                                    <div class="analogy-item">
                                        <span class="analogy-role">Monitor</span>
                                        <span class="analogy-arrow">‚Üí</span>
                                        <span class="analogy-desc">La secretaria (muestra informaci√≥n al exterior)</span>
                                    </div>
                                    <div class="analogy-item">
                                        <span class="analogy-role">Cach√©</span>
                                        <span class="analogy-arrow">‚Üí</span>
                                        <span class="analogy-desc">Los papeles en la mano del trabajador (acceso instant√°neo)</span>
                                    </div>
                                </div>
                            </div>
                        </div>
                    </section>
                    
                    <!-- Resumen -->
                    <section id="resumen-puntos" class="section">
                        <div class="section-header">
                            <h3><i class="fas fa-list-ol"></i> RESUMEN EN 4 PUNTOS</h3>
                        </div>
                        <div class="section-content">
                            <ol class="numbered-list large">
                                <li><strong>ENTRADA</strong> ‚Üí Los datos entran por teclado, mouse, etc.</li>
                                <li><strong>PROCESAMIENTO</strong> ‚Üí La CPU calcula y decide qu√© hacer con esos datos.</li>
                                <li><strong>ALMACENAMIENTO</strong> ‚Üí Se guardan temporalmente (RAM) o permanentemente (Disco).</li>
                                <li><strong>SALIDA</strong> ‚Üí Los resultados se muestran en monitor, impresora, etc.</li>
                            </ol>
                            
                            <div class="callout">
                                <p>Esta estructura b√°sica es universal: desde tu smartphone hasta un superordenador, todos siguen este mismo modelo fundamental de entrada-procesamiento-salida con los cuatro componentes esenciales interconectados.</p>
                            </div>
                        </div>
                    </section>
                </div>
            </section>
            
        </article>
    </main>

    <!-- Footer -->
    <footer class="site-footer">
        <div class="footer-wave">
            <svg viewBox="0 0 1200 120" preserveAspectRatio="none">
                <path d="M321.39,56.44c58-10.79,114.16-30.13,172-41.86,82.39-16.72,168.19-17.73,250.45-.39C823.78,31,906.67,72,985.66,92.83c70.05,18.48,146.53,26.09,214.34,3V0H0V27.35A600.21,600.21,0,0,0,321.39,56.44Z"></path>
            </svg>
        </div>
        
        <div class="footer-container">
            <div class="footer-main">
                <div class="footer-brand">
                    <div class="brand-logo">
                        <i class="fas fa-microchip"></i>
                    </div>
                    <div class="brand-info">
                        <h3>Arquitectura de Computadores</h3>
                        <p>De von Neumann al Paradigma Centr√≠peto</p>
                    </div>
                </div>
                
                <div class="footer-links">
                    <div class="link-group">
                        <h4><i class="fas fa-sitemap"></i> Navegaci√≥n</h4>
                        <ul>
                            <li><a href="#capitulo1"><i class="fas fa-play"></i> Introducci√≥n</a></li>
                            <li><a href="#capitulo2"><i class="fas fa-cogs"></i> Fundamentos</a></li>
                            <li><a href="#estructura-basica"><i class="fas fa-sitemap"></i> Estructura</a></li>
                            <li><a href="#paradigma-centripeto"><i class="fas fa-sync-alt"></i> Paradigma</a></li>
                        </ul>
                    </div>
                    
                    <div class="link-group">
                        <h4><i class="fas fa-external-link-alt"></i> Recursos</h4>
                        <ul>
                            <li><a href="https://github.com/ricecoder61-Ctrl/Desarrollo" target="_blank"><i class="fab fa-github"></i> C√≥digo en GitHub</a></li>
                            <li><a href="#" id="print-btn"><i class="fas fa-print"></i> Versi√≥n Imprimible</a></li>
                            <li><a href="#" id="pdf-btn"><i class="fas fa-file-pdf"></i> Exportar a PDF</a></li>
                            <li><a href="#" id="cite-btn"><i class="fas fa-quote-right"></i> Citar Documento</a></li>
                        </ul>
                    </div>
                    
                    <div class="link-group">
                        <h4><i class="fas fa-info-circle"></i> Informaci√≥n</h4>
                        <ul>
                            <li><i class="fas fa-user"></i> Estudiante Autodidacta</li>
                            <li><i class="fas fa-calendar"></i> <span id="footer-year"></span></li>
                            <li><i class="fas fa-balance-scale"></i> CC BY-NC-SA 4.0</li>
                            <li><i class="fas fa-code"></i> HTML5, CSS3, JS</li>
                        </ul>
                    </div>
                </div>
            </div>
            
            <div class="footer-bottom">
                <div class="footer-stats">
                    <div class="stat-item">
                        <i class="fas fa-file-word"></i>
                        <span id="word-count">Calculando...</span>
                    </div>
                    <div class="stat-item">
                        <i class="fas fa-clock"></i>
                        <span id="read-time">45 min lectura</span>
                    </div>
                    <div class="stat-item">
                        <i class="fas fa-eye"></i>
                        <span id="view-count">Visitas: --</span>
                    </div>
                </div>
                
                <div class="footer-copyright">
                    <p>
                        <i class="fas fa-laptop-code"></i> 
                        Documento de Investigaci√≥n ‚Ä¢ 
                        <span id="current-year"></span> ‚Ä¢ 
                        Construido con ‚ù§Ô∏è para la comunidad
                    </p>
                    <p class="tech-stack">
                        <span class="tech-tag"><i class="fab fa-html5"></i> HTML5</span>
                        <span class="tech-tag"><i class="fab fa-css3-alt"></i> CSS3</span>
                        <span class="tech-tag"><i class="fab fa-js"></i> JavaScript</span>
                        <span class="tech-tag"><i class="fab fa-git-alt"></i> Git</span>
                    </p>
                </div>
            </div>
        </div>
    </footer>

    <script src="script.js"></script>
    
</body>
</html>