Fitter report for A
Mon Dec 18 09:45:26 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 18 09:45:26 2017            ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; A                                                ;
; Top-level Entity Name              ; A4                                               ;
; Family                             ; Cyclone IV GX                                    ;
; Device                             ; EP4CGX22CF19C6                                   ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 217 / 21,280 ( 1 % )                             ;
;     Total combinational functions  ; 190 / 21,280 ( < 1 % )                           ;
;     Dedicated logic registers      ; 72 / 21,280 ( < 1 % )                            ;
; Total registers                    ; 72                                               ;
; Total pins                         ; 49 / 167 ( 29 % )                                ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 4,096 / 774,144 ( < 1 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                                   ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                                    ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                                    ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                                    ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                                    ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                    ;
+------------------------------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  20.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+--------------+-------------------------------+
; Pin Name     ; Reason                        ;
+--------------+-------------------------------+
; ADD_CN4      ; Incomplete set of assignments ;
; io[15]       ; Incomplete set of assignments ;
; io[14]       ; Incomplete set of assignments ;
; io[13]       ; Incomplete set of assignments ;
; io[12]       ; Incomplete set of assignments ;
; io[11]       ; Incomplete set of assignments ;
; io[10]       ; Incomplete set of assignments ;
; io[9]        ; Incomplete set of assignments ;
; io[8]        ; Incomplete set of assignments ;
; io[7]        ; Incomplete set of assignments ;
; io[6]        ; Incomplete set of assignments ;
; io[5]        ; Incomplete set of assignments ;
; io[4]        ; Incomplete set of assignments ;
; io[3]        ; Incomplete set of assignments ;
; io[2]        ; Incomplete set of assignments ;
; io[1]        ; Incomplete set of assignments ;
; io[0]        ; Incomplete set of assignments ;
; ADD_ALUBUS   ; Incomplete set of assignments ;
; ADD_S0       ; Incomplete set of assignments ;
; ADD_S1       ; Incomplete set of assignments ;
; ADD_S3       ; Incomplete set of assignments ;
; ADD_S2       ; Incomplete set of assignments ;
; ADD_CN       ; Incomplete set of assignments ;
; ADD_M        ; Incomplete set of assignments ;
; RAM_GN       ; Incomplete set of assignments ;
; latch_OEN[0] ; Incomplete set of assignments ;
; latch_OEN[1] ; Incomplete set of assignments ;
; shift_GN     ; Incomplete set of assignments ;
; ADD_CLKA     ; Incomplete set of assignments ;
; ADD_CLR      ; Incomplete set of assignments ;
; ADD_CLKB     ; Incomplete set of assignments ;
; RAM_wren     ; Incomplete set of assignments ;
; RAM_inclock  ; Incomplete set of assignments ;
; RAM_outclock ; Incomplete set of assignments ;
; latch_clk[0] ; Incomplete set of assignments ;
; latch_clk[1] ; Incomplete set of assignments ;
; shift_S[0]   ; Incomplete set of assignments ;
; shift_S[1]   ; Incomplete set of assignments ;
; shift_CLK    ; Incomplete set of assignments ;
; shift_LR     ; Incomplete set of assignments ;
; RAM_CLK      ; Incomplete set of assignments ;
; RAM_addr[0]  ; Incomplete set of assignments ;
; RAM_addr[1]  ; Incomplete set of assignments ;
; RAM_addr[2]  ; Incomplete set of assignments ;
; RAM_addr[3]  ; Incomplete set of assignments ;
; RAM_addr[4]  ; Incomplete set of assignments ;
; RAM_addr[5]  ; Incomplete set of assignments ;
; RAM_addr[6]  ; Incomplete set of assignments ;
; RAM_addr[7]  ; Incomplete set of assignments ;
+--------------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 412 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 412 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 402     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/hahaha/output_files/A.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 217 / 21,280 ( 1 % )      ;
;     -- Combinational with no register       ; 145                       ;
;     -- Register only                        ; 27                        ;
;     -- Combinational with a register        ; 45                        ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 140                       ;
;     -- 3 input functions                    ; 49                        ;
;     -- <=2 input functions                  ; 1                         ;
;     -- Register only                        ; 27                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 190                       ;
;     -- arithmetic mode                      ; 0                         ;
;                                             ;                           ;
; Total registers*                            ; 72 / 22,031 ( < 1 % )     ;
;     -- Dedicated logic registers            ; 72 / 21,280 ( < 1 % )     ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 17 / 1,330 ( 1 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 49 / 167 ( 29 % )         ;
;     -- Clock pins                           ; 5 / 6 ( 83 % )            ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )            ;
;                                             ;                           ;
; Global signals                              ; 9                         ;
; M9Ks                                        ; 1 / 84 ( 1 % )            ;
; Total block memory bits                     ; 4,096 / 774,144 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 774,144 ( 1 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 9 / 20 ( 45 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )             ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )             ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )             ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 4%              ;
; Maximum fan-out                             ; 32                        ;
; Highest non-global fan-out                  ; 26                        ;
; Total fan-out                               ; 1037                      ;
; Average fan-out                             ; 2.53                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 217 / 21280 ( 1 % )  ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 145                  ; 0                              ;
;     -- Register only                        ; 27                   ; 0                              ;
;     -- Combinational with a register        ; 45                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 140                  ; 0                              ;
;     -- 3 input functions                    ; 49                   ; 0                              ;
;     -- <=2 input functions                  ; 1                    ; 0                              ;
;     -- Register only                        ; 27                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 190                  ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 72                   ; 0                              ;
;     -- Dedicated logic registers            ; 72 / 21280 ( < 1 % ) ; 0 / 21280 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 17 / 1330 ( 1 % )    ; 0 / 1330 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 49                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 4096                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 84 ( 1 % )       ; 0 / 84 ( 0 % )                 ;
; Clock control block                         ; 9 / 24 ( 37 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 16                   ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 16                   ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1032                 ; 5                              ;
;     -- Registered Connections               ; 166                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 32                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 32                   ; 0                              ;
;     -- Output Ports                         ; 1                    ; 0                              ;
;     -- Bidir Ports                          ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; ADD_ALUBUS   ; P18   ; 5        ; 52           ; 12           ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ADD_CLKA     ; M9    ; 3A       ; 27           ; 0            ; 21           ; 16                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ADD_CLKB     ; V12   ; 4        ; 27           ; 0            ; 0            ; 16                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ADD_CLR      ; A12   ; 7        ; 27           ; 41           ; 0            ; 32                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ADD_CN       ; K15   ; 5        ; 52           ; 18           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ADD_M        ; K16   ; 5        ; 52           ; 18           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ADD_S0       ; L16   ; 5        ; 52           ; 13           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ADD_S1       ; N17   ; 5        ; 52           ; 16           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ADD_S2       ; M17   ; 5        ; 52           ; 15           ; 7            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; ADD_S3       ; M16   ; 5        ; 52           ; 15           ; 0            ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_CLK      ; M10   ; 3A       ; 27           ; 0            ; 14           ; 24                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_GN       ; L15   ; 5        ; 52           ; 13           ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_addr[0]  ; J16   ; 6        ; 52           ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_addr[1]  ; R12   ; 4        ; 36           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_addr[2]  ; T14   ; 4        ; 41           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_addr[3]  ; P12   ; 4        ; 38           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_addr[4]  ; P13   ; 4        ; 38           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_addr[5]  ; V15   ; 4        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_addr[6]  ; T13   ; 4        ; 41           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_addr[7]  ; L18   ; 5        ; 52           ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_inclock  ; K18   ; 5        ; 52           ; 21           ; 21           ; 1                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_outclock ; J18   ; 6        ; 52           ; 21           ; 0            ; 1                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RAM_wren     ; R13   ; 4        ; 36           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; latch_OEN[0] ; R15   ; 4        ; 50           ; 0            ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; latch_OEN[1] ; R18   ; 5        ; 52           ; 12           ; 0            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; latch_clk[0] ; V11   ; 4        ; 27           ; 0            ; 7            ; 16                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; latch_clk[1] ; K17   ; 5        ; 52           ; 21           ; 14           ; 16                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; shift_CLK    ; H18   ; 6        ; 52           ; 21           ; 7            ; 16                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; shift_GN     ; P15   ; 4        ; 50           ; 0            ; 7            ; 17                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; shift_LR     ; J17   ; 6        ; 52           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; shift_S[0]   ; N18   ; 5        ; 52           ; 16           ; 7            ; 23                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; shift_S[1]   ; M18   ; 5        ; 52           ; 19           ; 0            ; 26                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADD_CN4 ; A18   ; 7        ; 46           ; 41           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                     ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------+---------------------+
; io[0]  ; R17   ; 5        ; 52           ; 11           ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[10] ; U16   ; 4        ; 41           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[11] ; T17   ; 4        ; 46           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[12] ; T18   ; 5        ; 52           ; 11           ; 7            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[13] ; V16   ; 4        ; 43           ; 0            ; 7            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[14] ; T16   ; 4        ; 46           ; 0            ; 7            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[15] ; U18   ; 4        ; 46           ; 0            ; 21           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[1]  ; R16   ; 5        ; 52           ; 10           ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[2]  ; R14   ; 4        ; 48           ; 0            ; 7            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[3]  ; T15   ; 4        ; 48           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[4]  ; V18   ; 4        ; 46           ; 0            ; 14           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[5]  ; U15   ; 4        ; 41           ; 0            ; 7            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[6]  ; V17   ; 4        ; 43           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[7]  ; N16   ; 5        ; 52           ; 9            ; 0            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[8]  ; N15   ; 5        ; 52           ; 9            ; 7            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
; io[9]  ; P16   ; 5        ; 52           ; 10           ; 7            ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; Fitter               ; 0 pF ; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 (inverted) ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------+------+----------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                       ;
+----------+------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name         ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2            ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1            ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0            ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE        ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS          ; -                        ; -                ; Dedicated Programming Pin ;
; R6       ; DIFFIO_B1n, NCEO ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; A4       ; DATA0            ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO             ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO             ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK             ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG          ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE              ; -                        ; -                ; Dedicated Programming Pin ;
+----------+------------------+--------------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------+
; I/O Bank Usage                                                                 ;
+----------+-------------------+---------------+--------------+------------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+-------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )    ; --            ; --           ; --               ;
; 3        ; 1 / 26 ( 4 % )    ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 21 / 28 ( 75 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 20 / 20 ( 100 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 4 / 18 ( 22 % )   ; 2.5V          ; --           ; --               ;
; 7        ; 2 / 28 ( 7 % )    ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )     ; --            ; --           ; 2.5V             ;
; 8        ; 0 / 23 ( 0 % )    ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )   ; 2.5V          ; --           ; --               ;
+----------+-------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 161        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 157        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 153        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 154        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 147        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 148        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 141        ; 7        ; ADD_CLR                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 137        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 133        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 134        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 129        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 121        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 122        ; 7        ; ADD_CN4                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 162        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 158        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 150        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 138        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 130        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 159        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 156        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 151        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 145        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 146        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 131        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 132        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 123        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 126        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 117        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 118        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 115        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 160        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 155        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D9       ; 152        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 139        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 135        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 136        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 124        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 119        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 120        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 110        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 109        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E16      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 112        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F17      ; 102        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 108        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G16      ; 104        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G17      ; 103        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 101        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; shift_CLK                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; RAM_addr[0]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; shift_LR                                         ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; RAM_outclock                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; ADD_CN                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 91         ; 5        ; ADD_M                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K17      ; 96         ; 5        ; latch_clk[1]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K18      ; 95         ; 5        ; RAM_inclock                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RAM_GN                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 85         ; 5        ; ADD_S0                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; RAM_addr[7]                                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; ADD_CLKA                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M10      ; 48         ; 3A       ; RAM_CLK                                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; ADD_S3                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M17      ; 87         ; 5        ; ADD_S2                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M18      ; 94         ; 5        ; shift_S[1]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; io[8]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 78         ; 5        ; io[7]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N17      ; 90         ; 5        ; ADD_S1                                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N18      ; 89         ; 5        ; shift_S[0]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RAM_addr[3]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P13      ; 62         ; 4        ; RAM_addr[4]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; shift_GN                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P16      ; 79         ; 5        ; io[9]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; ADD_ALUBUS                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 36         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 39         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 53         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 59         ; 4        ; RAM_addr[1]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 60         ; 4        ; RAM_wren                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 73         ; 4        ; io[2]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ; 76         ; 4        ; latch_OEN[0]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R16      ; 80         ; 5        ; io[1]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R17      ; 82         ; 5        ; io[0]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R18      ; 84         ; 5        ; latch_OEN[1]                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 30         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 35         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 40         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 43         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 54         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 55         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 63         ; 4        ; RAM_addr[6]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 64         ; 4        ; RAM_addr[2]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 74         ; 4        ; io[3]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 71         ; 4        ; io[14]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T17      ; 72         ; 4        ; io[11]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T18      ; 81         ; 5        ; io[12]                                           ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 33         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 44         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 51         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; io[5]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U16      ; 66         ; 4        ; io[10]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; io[15]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 34         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 38         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 41         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 42         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 49         ; 4        ; latch_clk[0]                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 50         ; 4        ; ADD_CLKB                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V13      ; 52         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; RAM_addr[5]                                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ; 67         ; 4        ; io[13]                                           ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V17      ; 68         ; 4        ; io[6]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 70         ; 4        ; io[4]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                        ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; |A4                                          ; 217 (0)     ; 72 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 49   ; 0            ; 145 (0)      ; 27 (0)            ; 45 (0)           ; |A4                                                                                        ; work         ;
;    |74373_16:inst10|                         ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |A4|74373_16:inst10                                                                        ; work         ;
;       |74373:inst1|                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |A4|74373_16:inst10|74373:inst1                                                            ; work         ;
;       |74373:inst|                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |A4|74373_16:inst10|74373:inst                                                             ; work         ;
;    |74373_16:inst|                           ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |A4|74373_16:inst                                                                          ; work         ;
;       |74373:inst1|                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |A4|74373_16:inst|74373:inst1                                                              ; work         ;
;       |74373:inst|                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |A4|74373_16:inst|74373:inst                                                               ; work         ;
;    |A2ADD16b:inst13|                         ; 76 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 44 (0)       ; 3 (0)             ; 29 (0)           ; |A4|A2ADD16b:inst13                                                                        ; work         ;
;       |74244_16:inst6|                       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |A4|A2ADD16b:inst13|74244_16:inst6                                                         ; work         ;
;          |74244:inst1|                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |A4|A2ADD16b:inst13|74244_16:inst6|74244:inst1                                             ; work         ;
;          |74244:inst|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |A4|A2ADD16b:inst13|74244_16:inst6|74244:inst                                              ; work         ;
;       |74273_16:inst2|                       ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 15 (0)           ; |A4|A2ADD16b:inst13|74273_16:inst2                                                         ; work         ;
;          |74273:inst1|                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |A4|A2ADD16b:inst13|74273_16:inst2|74273:inst1                                             ; work         ;
;          |74273:inst2|                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |A4|A2ADD16b:inst13|74273_16:inst2|74273:inst2                                             ; work         ;
;       |74273_16:inst|                        ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 14 (0)           ; |A4|A2ADD16b:inst13|74273_16:inst                                                          ; work         ;
;          |74273:inst1|                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |A4|A2ADD16b:inst13|74273_16:inst|74273:inst1                                              ; work         ;
;          |74273:inst2|                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |A4|A2ADD16b:inst13|74273_16:inst|74273:inst2                                              ; work         ;
;       |A274181b:inst3|                       ; 65 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 29 (0)           ; |A4|A2ADD16b:inst13|A274181b:inst3                                                         ; work         ;
;          |74181:inst10|                      ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |A4|A2ADD16b:inst13|A274181b:inst3|74181:inst10                                            ; work         ;
;          |74181:inst11|                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |A4|A2ADD16b:inst13|A274181b:inst3|74181:inst11                                            ; work         ;
;          |74181:inst12|                      ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 5 (5)            ; |A4|A2ADD16b:inst13|A274181b:inst3|74181:inst12                                            ; work         ;
;          |74181:inst9|                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (8)            ; |A4|A2ADD16b:inst13|A274181b:inst3|74181:inst9                                             ; work         ;
;          |74182:inst5|                       ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |A4|A2ADD16b:inst13|A274181b:inst3|74182:inst5                                             ; work         ;
;    |A3RAM:inst1|                             ; 24 (0)      ; 24 (0)                    ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 0 (0)            ; |A4|A3RAM:inst1                                                                            ; work         ;
;       |74273_16:inst|                        ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |A4|A3RAM:inst1|74273_16:inst                                                              ; work         ;
;          |74273:inst1|                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |A4|A3RAM:inst1|74273_16:inst|74273:inst1                                                  ; work         ;
;          |74273:inst2|                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |A4|A3RAM:inst1|74273_16:inst|74273:inst2                                                  ; work         ;
;       |74273_8:inst4|                        ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 0 (0)            ; |A4|A3RAM:inst1|74273_8:inst4                                                              ; work         ;
;          |74273:inst|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |A4|A3RAM:inst1|74273_8:inst4|74273:inst                                                   ; work         ;
;       |RAM16:inst5|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A4|A3RAM:inst1|RAM16:inst5                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A4|A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_ivd1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |A4|A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated ; work         ;
;    |A4shift:inst2|                           ; 85 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 69 (0)       ; 0 (0)             ; 16 (0)           ; |A4|A4shift:inst2                                                                          ; work         ;
;       |74198_16:inst|                        ; 32 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 16 (0)           ; |A4|A4shift:inst2|74198_16:inst                                                            ; work         ;
;          |74198:inst2|                       ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |A4|A4shift:inst2|74198_16:inst|74198:inst2                                                ; work         ;
;          |74198:inst|                        ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |A4|A4shift:inst2|74198_16:inst|74198:inst                                                 ; work         ;
;       |74244_16:inst1|                       ; 53 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 53 (0)       ; 0 (0)             ; 0 (0)            ; |A4|A4shift:inst2|74244_16:inst1                                                           ; work         ;
;          |74244:inst1|                       ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |A4|A4shift:inst2|74244_16:inst1|74244:inst1                                               ; work         ;
;          |74244:inst|                        ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |A4|A4shift:inst2|74244_16:inst1|74244:inst                                                ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+
; ADD_CN4      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; io[15]       ; Bidir    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; io[14]       ; Bidir    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; io[13]       ; Bidir    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; io[12]       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; io[11]       ; Bidir    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; io[10]       ; Bidir    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; io[9]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io[8]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io[7]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io[6]        ; Bidir    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; io[5]        ; Bidir    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; io[4]        ; Bidir    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; io[3]        ; Bidir    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; io[2]        ; Bidir    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; io[1]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; io[0]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADD_ALUBUS   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADD_S0       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADD_S1       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADD_S3       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADD_S2       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ADD_CN       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADD_M        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RAM_GN       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; latch_OEN[0] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; latch_OEN[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; shift_GN     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; ADD_CLKA     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADD_CLR      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; ADD_CLKB     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RAM_wren     ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; RAM_inclock  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RAM_outclock ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; latch_clk[0] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; latch_clk[1] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; shift_S[0]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; shift_S[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; shift_CLK    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; shift_LR     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RAM_CLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RAM_addr[0]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RAM_addr[1]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RAM_addr[2]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RAM_addr[3]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; RAM_addr[4]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RAM_addr[5]  ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RAM_addr[6]  ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; RAM_addr[7]  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+--------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                           ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; io[15]                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst2|12                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|128~0                                                       ; 1                 ; 6       ;
;      - 74373_16:inst|74373:inst1|19                                                                        ; 1                 ; 6       ;
;      - 74373_16:inst10|74373:inst1|19                                                                      ; 1                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst2|12~feeder                                                     ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst2|12~feeder                                                 ; 1                 ; 6       ;
; io[14]                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst2|13                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst2|13                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|127~1                                                       ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst1|18                                                                        ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst1|18                                                                      ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst2|13~feeder                                                     ; 0                 ; 6       ;
; io[13]                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst2|14                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst2|14                                                       ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst2|14                                                            ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|126~1                                                       ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst1|17                                                                        ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst1|17                                                                      ; 0                 ; 6       ;
; io[12]                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst2|15                                                        ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst2|15                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|125~1                                                       ; 1                 ; 6       ;
;      - 74373_16:inst|74373:inst1|16                                                                        ; 1                 ; 6       ;
;      - 74373_16:inst10|74373:inst1|16                                                                      ; 1                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst2|15~feeder                                                     ; 1                 ; 6       ;
; io[11]                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst2|16                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst2|16                                                       ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst2|16                                                            ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|124~1                                                       ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst1|15                                                                        ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst1|15                                                                      ; 0                 ; 6       ;
; io[10]                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst2|17                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst2|17                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|123~1                                                       ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst1|14                                                                        ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst1|14                                                                      ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst2|17~feeder                                                     ; 0                 ; 6       ;
; io[9]                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst2|18                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst2|18                                                       ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst2|18                                                            ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|122~1                                                       ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst1|13                                                                        ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst1|13                                                                      ; 0                 ; 6       ;
; io[8]                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst2|19                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst2|19                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|121~1                                                       ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst1|12                                                                        ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst1|12                                                                      ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst2|19~feeder                                                     ; 0                 ; 6       ;
; io[7]                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst1|12                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst1|12                                                       ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst1|12                                                            ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|128~1                                                        ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst|19                                                                         ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst|19                                                                       ; 0                 ; 6       ;
; io[6]                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst1|13                                                        ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst1|13                                                       ; 1                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst1|13                                                            ; 1                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|127~1                                                        ; 1                 ; 6       ;
;      - 74373_16:inst|74373:inst|18                                                                         ; 1                 ; 6       ;
;      - 74373_16:inst10|74373:inst|18                                                                       ; 1                 ; 6       ;
; io[5]                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst1|14                                                        ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst1|14                                                       ; 1                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst1|14                                                            ; 1                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|126~1                                                        ; 1                 ; 6       ;
;      - 74373_16:inst|74373:inst|17                                                                         ; 1                 ; 6       ;
;      - 74373_16:inst10|74373:inst|17                                                                       ; 1                 ; 6       ;
; io[4]                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst1|15                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst1|15                                                       ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst1|15                                                            ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|125~1                                                        ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst|16                                                                         ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst|16                                                                       ; 0                 ; 6       ;
; io[3]                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst1|16                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst1|16                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|124~1                                                        ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst|15                                                                         ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst|15                                                                       ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst1|16~feeder                                                     ; 0                 ; 6       ;
; io[2]                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst1|17                                                        ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst1|17                                                       ; 1                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst1|17                                                            ; 1                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|123~1                                                        ; 1                 ; 6       ;
;      - 74373_16:inst|74373:inst|14                                                                         ; 1                 ; 6       ;
;      - 74373_16:inst10|74373:inst|14                                                                       ; 1                 ; 6       ;
; io[1]                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst1|18                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst1|18                                                       ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst1|18                                                            ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|122~1                                                        ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst|13                                                                         ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst|13                                                                       ; 0                 ; 6       ;
; io[0]                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|74273_16:inst|74273:inst1|19                                                        ; 0                 ; 6       ;
;      - A2ADD16b:inst13|74273_16:inst2|74273:inst1|19                                                       ; 0                 ; 6       ;
;      - A3RAM:inst1|74273_16:inst|74273:inst1|19                                                            ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|121~0                                                        ; 0                 ; 6       ;
;      - 74373_16:inst|74373:inst|12                                                                         ; 0                 ; 6       ;
;      - 74373_16:inst10|74373:inst|12                                                                       ; 0                 ; 6       ;
; ADD_ALUBUS                                                                                                 ;                   ;         ;
;      - A2ADD16b:inst13|74244_16:inst6|74244:inst1|26~0                                                     ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|26~4                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|27~3                                                       ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74244_16:inst6|74244:inst1|31~0                                                     ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|36~4                                                       ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74244_16:inst6|74244:inst1|11~0                                                     ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|10~4                                                       ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74244_16:inst6|74244:inst1|6~0                                                      ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|1~3                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|26~4                                                        ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74244_16:inst6|74244:inst|27~0                                                      ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74244_16:inst6|74244:inst|31~0                                                      ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74244_16:inst6|74244:inst|36~0                                                      ; 1                 ; 6       ;
;      - A2ADD16b:inst13|74244_16:inst6|74244:inst|11~0                                                      ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|10~3                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|6~3                                                         ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|1~3                                                         ; 1                 ; 6       ;
; ADD_S0                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|51~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|43~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|44~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|45~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|51~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|45~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|44~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|43~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|51~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|44~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|43~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|45~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|43~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|44~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|45~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|51~0                                                     ; 0                 ; 6       ;
; ADD_S1                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|51~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|43~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|44~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|45~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|51~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|45~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|44~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|43~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|51~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|44~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|43~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|45~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|43~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|44~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|45~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|51~0                                                     ; 0                 ; 6       ;
; ADD_S3                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|52~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|47~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|46~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|48~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|52~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|48~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|47~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|46~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|52~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|47~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|46~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|48~0                                                    ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|46~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|47~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|48~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|52~0                                                     ; 0                 ; 6       ;
; ADD_S2                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|52~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|47~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|46~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|48~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|52~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|48~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|47~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|46~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|52~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|47~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|46~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|48~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|46~0                                                     ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|47~0                                                     ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|48~0                                                     ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|52~0                                                     ; 1                 ; 6       ;
; ADD_CN                                                                                                     ;                   ;         ;
;      - A2ADD16b:inst13|A274181b:inst3|74182:inst5|31~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|79~0                                                     ; 0                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|80~0                                                     ; 0                 ; 6       ;
; ADD_M                                                                                                      ;                   ;         ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|74~2                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|82                                                      ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst12|79                                                      ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|36~3                                                       ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|74~1                                                    ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|10~3                                                       ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|79                                                      ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst11|80                                                      ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|75~1                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|74~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|79                                                      ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst10|66~0                                                    ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|74~1                                                     ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|82                                                       ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|81                                                       ; 1                 ; 6       ;
;      - A2ADD16b:inst13|A274181b:inst3|74181:inst9|80~0                                                     ; 1                 ; 6       ;
; RAM_GN                                                                                                     ;                   ;         ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|26~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|26~4                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|27~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|31~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|36~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|11~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|10~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|6~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|1~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|26~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|27~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|31~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|36~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|11~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|10~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|6~1                                                         ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|1~1                                                         ; 1                 ; 6       ;
; latch_OEN[0]                                                                                               ;                   ;         ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|26~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|26~5                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|27~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|31~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|36~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|11~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|10~1                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|6~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|1~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|26~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|27~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|31~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|36~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|11~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|10~1                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|6~1                                                         ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|1~1                                                         ; 1                 ; 6       ;
; latch_OEN[1]                                                                                               ;                   ;         ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|26~2                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|26~4                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|27~2                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|31~2                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|36~2                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|11~2                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|10~2                                                       ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|6~2                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|1~2                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|26~2                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|27~2                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|31~2                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|36~2                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|11~2                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|10~2                                                        ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|6~2                                                         ; 1                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|1~2                                                         ; 1                 ; 6       ;
; shift_GN                                                                                                   ;                   ;         ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|26~2                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|26~4                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|27~2                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|31~2                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|36~2                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|11~2                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|10~2                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|6~2                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst1|1~2                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|26~2                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|27~2                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|31~2                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|36~2                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|11~2                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|10~2                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|6~2                                                         ; 0                 ; 6       ;
;      - A4shift:inst2|74244_16:inst1|74244:inst|1~2                                                         ; 0                 ; 6       ;
; ADD_CLKA                                                                                                   ;                   ;         ;
; ADD_CLR                                                                                                    ;                   ;         ;
; ADD_CLKB                                                                                                   ;                   ;         ;
; RAM_wren                                                                                                   ;                   ;         ;
;      - A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; RAM_inclock                                                                                                ;                   ;         ;
; RAM_outclock                                                                                               ;                   ;         ;
; latch_clk[0]                                                                                               ;                   ;         ;
; latch_clk[1]                                                                                               ;                   ;         ;
; shift_S[0]                                                                                                 ;                   ;         ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|128~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|128~1                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|127~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|126~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|125~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|125~1                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|124~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|123~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|123~1                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|122~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|121~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|121~1                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|128~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|127~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|127~1                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|126~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|125~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|125~1                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|124~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|123~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|123~1                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|122~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|121~0                                                        ; 0                 ; 6       ;
; shift_S[1]                                                                                                 ;                   ;         ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|128~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|128~1                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|127~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|127~1                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|126~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|126~1                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|125~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|124~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|124~1                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|123~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|122~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|122~1                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst2|121~0                                                       ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|128~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|128~1                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|127~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|126~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|126~1                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|125~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|124~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|124~1                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|123~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|122~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|122~1                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|121~0                                                        ; 0                 ; 6       ;
;      - A4shift:inst2|74198_16:inst|74198:inst|121~1                                                        ; 0                 ; 6       ;
; shift_CLK                                                                                                  ;                   ;         ;
; shift_LR                                                                                                   ;                   ;         ;
;      - A4shift:inst2|74198_16:inst|74198:inst|121~1                                                        ; 1                 ; 6       ;
; RAM_CLK                                                                                                    ;                   ;         ;
; RAM_addr[0]                                                                                                ;                   ;         ;
;      - A3RAM:inst1|74273_8:inst4|74273:inst|19~feeder                                                      ; 1                 ; 6       ;
; RAM_addr[1]                                                                                                ;                   ;         ;
;      - A3RAM:inst1|74273_8:inst4|74273:inst|18~feeder                                                      ; 0                 ; 6       ;
; RAM_addr[2]                                                                                                ;                   ;         ;
;      - A3RAM:inst1|74273_8:inst4|74273:inst|17~feeder                                                      ; 0                 ; 6       ;
; RAM_addr[3]                                                                                                ;                   ;         ;
;      - A3RAM:inst1|74273_8:inst4|74273:inst|16~feeder                                                      ; 1                 ; 6       ;
; RAM_addr[4]                                                                                                ;                   ;         ;
;      - A3RAM:inst1|74273_8:inst4|74273:inst|15                                                             ; 0                 ; 6       ;
; RAM_addr[5]                                                                                                ;                   ;         ;
;      - A3RAM:inst1|74273_8:inst4|74273:inst|14~feeder                                                      ; 0                 ; 6       ;
; RAM_addr[6]                                                                                                ;                   ;         ;
;      - A3RAM:inst1|74273_8:inst4|74273:inst|13~feeder                                                      ; 1                 ; 6       ;
; RAM_addr[7]                                                                                                ;                   ;         ;
;      - A3RAM:inst1|74273_8:inst4|74273:inst|12~feeder                                                      ; 1                 ; 6       ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                           ;
+-----------------------------------------------+------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location         ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; A4shift:inst2|74244_16:inst1|74244:inst1|26~5 ; LCCOMB_X43_Y7_N6 ; 16      ; Output enable ; no     ; --                   ; --               ; --                        ;
; ADD_CLKA                                      ; PIN_M9           ; 16      ; Clock         ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; ADD_CLKB                                      ; PIN_V12          ; 16      ; Clock         ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; ADD_CLR                                       ; PIN_A12          ; 32      ; Async. clear  ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; RAM_CLK                                       ; PIN_M10          ; 24      ; Clock         ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; RAM_inclock                                   ; PIN_K18          ; 1       ; Clock         ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; RAM_outclock                                  ; PIN_J18          ; 1       ; Clock         ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; RAM_wren                                      ; PIN_R13          ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; latch_clk[0]                                  ; PIN_V11          ; 16      ; Latch enable  ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; latch_clk[1]                                  ; PIN_K17          ; 16      ; Latch enable  ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; shift_CLK                                     ; PIN_H18          ; 16      ; Clock         ; yes    ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------------+------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                    ;
+--------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name         ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ADD_CLKA     ; PIN_M9   ; 16      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; ADD_CLKB     ; PIN_V12  ; 16      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; ADD_CLR      ; PIN_A12  ; 32      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; RAM_CLK      ; PIN_M10  ; 24      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; RAM_inclock  ; PIN_K18  ; 1       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; RAM_outclock ; PIN_J18  ; 1       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; latch_clk[0] ; PIN_V11  ; 16      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; latch_clk[1] ; PIN_K17  ; 16      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; shift_CLK    ; PIN_H18  ; 16      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+--------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                          ;
+------------------------------------------------------------------------------------------------+---------+
; Name                                                                                           ; Fan-Out ;
+------------------------------------------------------------------------------------------------+---------+
; shift_S[1]~input                                                                               ; 26      ;
; shift_S[0]~input                                                                               ; 23      ;
; shift_GN~input                                                                                 ; 17      ;
; latch_OEN[1]~input                                                                             ; 17      ;
; latch_OEN[0]~input                                                                             ; 17      ;
; RAM_GN~input                                                                                   ; 17      ;
; ADD_ALUBUS~input                                                                               ; 17      ;
; ADD_M~input                                                                                    ; 16      ;
; ADD_S2~input                                                                                   ; 16      ;
; ADD_S3~input                                                                                   ; 16      ;
; ADD_S1~input                                                                                   ; 16      ;
; ADD_S0~input                                                                                   ; 16      ;
; A4shift:inst2|74244_16:inst1|74244:inst1|26~5                                                  ; 16      ;
; io[0]~input                                                                                    ; 6       ;
; io[1]~input                                                                                    ; 6       ;
; io[2]~input                                                                                    ; 6       ;
; io[3]~input                                                                                    ; 6       ;
; io[4]~input                                                                                    ; 6       ;
; io[5]~input                                                                                    ; 6       ;
; io[6]~input                                                                                    ; 6       ;
; io[7]~input                                                                                    ; 6       ;
; io[8]~input                                                                                    ; 6       ;
; io[9]~input                                                                                    ; 6       ;
; io[10]~input                                                                                   ; 6       ;
; io[11]~input                                                                                   ; 6       ;
; io[12]~input                                                                                   ; 6       ;
; io[13]~input                                                                                   ; 6       ;
; io[14]~input                                                                                   ; 6       ;
; io[15]~input                                                                                   ; 6       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|45~0                                               ; 5       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|31~2                                                ; 5       ;
; A4shift:inst2|74198_16:inst|74198:inst|114                                                     ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst|115                                                     ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst|116                                                     ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst|117                                                     ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst|118                                                     ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst|119                                                     ; 4       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|46~0                                               ; 4       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|43~0                                               ; 4       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|44~0                                               ; 4       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|51~0                                               ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst|120                                                     ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst2|113                                                    ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst2|114                                                    ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst2|115                                                    ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst2|116                                                    ; 4       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|43~0                                               ; 4       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|48~0                                               ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst2|117                                                    ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst2|118                                                    ; 4       ;
; A4shift:inst2|74198_16:inst|74198:inst2|119                                                    ; 4       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|46~0                                               ; 4       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|43~0                                               ; 4       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|47~0                                               ; 4       ;
; ADD_CN~input                                                                                   ; 3       ;
; A4shift:inst2|74198_16:inst|74198:inst|113                                                     ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|27~2                                                ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|48~0                                               ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|47~0                                               ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|29~2                                                ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|46~0                                               ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|44~0                                               ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|45~0                                               ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|63~0                                               ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|47~0                                               ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|52~0                                               ; 3       ;
; A4shift:inst2|74198_16:inst|74198:inst2|120                                                    ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|48~0                                               ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|45~0                                               ; 3       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|44~0                                               ; 3       ;
; 74373_16:inst10|74373:inst|12                                                                  ; 2       ;
; 74373_16:inst|74373:inst|12                                                                    ; 2       ;
; 74373_16:inst10|74373:inst|13                                                                  ; 2       ;
; 74373_16:inst|74373:inst|13                                                                    ; 2       ;
; 74373_16:inst10|74373:inst|14                                                                  ; 2       ;
; 74373_16:inst|74373:inst|14                                                                    ; 2       ;
; 74373_16:inst10|74373:inst|15                                                                  ; 2       ;
; 74373_16:inst|74373:inst|15                                                                    ; 2       ;
; 74373_16:inst10|74373:inst|16                                                                  ; 2       ;
; 74373_16:inst|74373:inst|16                                                                    ; 2       ;
; 74373_16:inst10|74373:inst|17                                                                  ; 2       ;
; 74373_16:inst|74373:inst|17                                                                    ; 2       ;
; 74373_16:inst10|74373:inst|18                                                                  ; 2       ;
; 74373_16:inst|74373:inst|18                                                                    ; 2       ;
; 74373_16:inst10|74373:inst|19                                                                  ; 2       ;
; 74373_16:inst|74373:inst|19                                                                    ; 2       ;
; 74373_16:inst10|74373:inst1|12                                                                 ; 2       ;
; 74373_16:inst|74373:inst1|12                                                                   ; 2       ;
; 74373_16:inst10|74373:inst1|13                                                                 ; 2       ;
; 74373_16:inst|74373:inst1|13                                                                   ; 2       ;
; 74373_16:inst10|74373:inst1|14                                                                 ; 2       ;
; 74373_16:inst|74373:inst1|14                                                                   ; 2       ;
; 74373_16:inst10|74373:inst1|15                                                                 ; 2       ;
; 74373_16:inst|74373:inst1|15                                                                   ; 2       ;
; 74373_16:inst10|74373:inst1|16                                                                 ; 2       ;
; 74373_16:inst|74373:inst1|16                                                                   ; 2       ;
; 74373_16:inst10|74373:inst1|17                                                                 ; 2       ;
; 74373_16:inst|74373:inst1|17                                                                   ; 2       ;
; 74373_16:inst10|74373:inst1|18                                                                 ; 2       ;
; 74373_16:inst|74373:inst1|18                                                                   ; 2       ;
; 74373_16:inst10|74373:inst1|19                                                                 ; 2       ;
; 74373_16:inst|74373:inst1|19                                                                   ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst1|16                                                   ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|45~0                                                ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|48~0                                                ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst1|17                                                   ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|74~0                                                ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|44~0                                                ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|47~0                                                ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst1|18                                                   ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|79~0                                                ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|43~0                                                ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|46~0                                                ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst1|19                                                   ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|75~1                                               ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|27~4                                                ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|27~3                                                ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst1|13                                                   ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst1|15                                                   ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst1|14                                                   ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|52~0                                               ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst1|12                                                   ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|74~0                                               ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|66~0                                               ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|29~1                                                ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst2|19                                                   ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst2|18                                                   ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst2|17                                                   ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|51~0                                               ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst2|16                                                   ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|74~1                                               ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst2|13                                                   ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst2|15                                                   ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst2|14                                                   ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|52~0                                               ; 2       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|51~0                                               ; 2       ;
; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12                                                  ; 2       ;
; A2ADD16b:inst13|74273_16:inst|74273:inst2|12                                                   ; 2       ;
; RAM_addr[7]~input                                                                              ; 1       ;
; RAM_addr[6]~input                                                                              ; 1       ;
; RAM_addr[5]~input                                                                              ; 1       ;
; RAM_addr[4]~input                                                                              ; 1       ;
; RAM_addr[3]~input                                                                              ; 1       ;
; RAM_addr[2]~input                                                                              ; 1       ;
; RAM_addr[1]~input                                                                              ; 1       ;
; RAM_addr[0]~input                                                                              ; 1       ;
; shift_LR~input                                                                                 ; 1       ;
; RAM_wren~input                                                                                 ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|121~1                                                   ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|121~0                                                   ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst1|19                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|122~1                                                   ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|122~0                                                   ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst1|18                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|123~1                                                   ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|123~0                                                   ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst1|17                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|124~1                                                   ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|124~0                                                   ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst1|16                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|125~1                                                   ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|125~0                                                   ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst1|15                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|126~1                                                   ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|126~0                                                   ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst1|14                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|127~1                                                   ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|127~0                                                   ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst1|13                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|128~1                                                   ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst|128~0                                                   ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst1|12                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|121~1                                                  ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|121~0                                                  ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst2|19                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|122~1                                                  ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|122~0                                                  ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst2|18                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|123~1                                                  ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|123~0                                                  ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst2|17                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|124~1                                                  ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|124~0                                                  ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst2|16                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|125~1                                                  ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|125~0                                                  ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst2|15                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|126~1                                                  ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|126~0                                                  ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst2|14                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|127~1                                                  ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|127~0                                                  ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst2|13                                                       ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|128~1                                                  ; 1       ;
; A4shift:inst2|74198_16:inst|74198:inst2|128~0                                                  ; 1       ;
; A3RAM:inst1|74273_8:inst4|74273:inst|12                                                        ; 1       ;
; A3RAM:inst1|74273_8:inst4|74273:inst|13                                                        ; 1       ;
; A3RAM:inst1|74273_8:inst4|74273:inst|14                                                        ; 1       ;
; A3RAM:inst1|74273_8:inst4|74273:inst|15                                                        ; 1       ;
; A3RAM:inst1|74273_8:inst4|74273:inst|16                                                        ; 1       ;
; A3RAM:inst1|74273_8:inst4|74273:inst|17                                                        ; 1       ;
; A3RAM:inst1|74273_8:inst4|74273:inst|18                                                        ; 1       ;
; A3RAM:inst1|74273_8:inst4|74273:inst|19                                                        ; 1       ;
; A3RAM:inst1|74273_16:inst|74273:inst2|12                                                       ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|1~3                                                    ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|80~0                                                ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|1~2                                                    ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|1~1                                                    ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|6~3                                                    ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|81                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|6~2                                                    ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|6~1                                                    ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|10~3                                                   ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|82                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|10~2                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|10~1                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|11~3                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|11~2                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|11~1                                                   ; 1       ;
; A2ADD16b:inst13|74244_16:inst6|74244:inst|11~0                                                 ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|51~0                                                ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|52~0                                                ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst9|74~1                                                ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|36~3                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|36~2                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|36~1                                                   ; 1       ;
; A2ADD16b:inst13|74244_16:inst6|74244:inst|36~0                                                 ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|66~0                                               ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|31~3                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|31~2                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|31~1                                                   ; 1       ;
; A2ADD16b:inst13|74244_16:inst6|74244:inst|31~0                                                 ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|79                                                 ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|27~3                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|27~2                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|27~1                                                   ; 1       ;
; A2ADD16b:inst13|74244_16:inst6|74244:inst|27~0                                                 ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|26~4                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|26~3                                                   ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|74~0                                               ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst10|75~0                                               ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|27~1                                                ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|27~0                                                ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|26~2                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst|26~1                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|1~3                                                   ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|80                                                 ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|1~2                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|1~1                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|6~3                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|6~2                                                   ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|6~1                                                   ; 1       ;
; A2ADD16b:inst13|74244_16:inst6|74244:inst1|6~0                                                 ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|79                                                 ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|10~4                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|10~3                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|10~2                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|10~1                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|11~3                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|11~2                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|11~1                                                  ; 1       ;
; A2ADD16b:inst13|74244_16:inst6|74244:inst1|11~0                                                ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst11|74~1                                               ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|29~0                                                ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|36~4                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|36~3                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|36~2                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|36~1                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|31~3                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|31~2                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|31~1                                                  ; 1       ;
; A2ADD16b:inst13|74244_16:inst6|74244:inst1|31~0                                                ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|79                                                 ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|27~3                                                  ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|82                                                 ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|27~2                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|27~1                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|26~4                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|26~3                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|26~2                                                  ; 1       ;
; A4shift:inst2|74244_16:inst1|74244:inst1|26~1                                                  ; 1       ;
; A2ADD16b:inst13|74244_16:inst6|74244:inst1|26~0                                                ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|74~2                                               ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|31~1                                                ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74182:inst5|31~0                                                ; 1       ;
; A2ADD16b:inst13|A274181b:inst3|74181:inst12|74~0                                               ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; 1       ;
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; 1       ;
+------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+-----------------+-----------------+
; Name                                                                                              ; Type ; Mode        ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+-----------------+-----------------+
; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Dual Clocks ; 256          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 1    ; None ; M9K_X40_Y7_N0 ; Don't care           ; Old data        ; Old data        ;
+---------------------------------------------------------------------------------------------------+------+-------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------+
; Other Routing Usage Summary                                ;
+-----------------------------------+------------------------+
; Other Routing Resource Type       ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 320 / 88,936 ( < 1 % ) ;
; C16 interconnects                 ; 32 / 2,912 ( 1 % )     ;
; C4 interconnects                  ; 145 / 54,912 ( < 1 % ) ;
; Direct links                      ; 38 / 88,936 ( < 1 % )  ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 9 / 20 ( 45 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 138 / 29,440 ( < 1 % ) ;
; R24 interconnects                 ; 23 / 3,040 ( < 1 % )   ;
; R4 interconnects                  ; 200 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.76) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 2                            ;
; 16                                          ; 9                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.71) ; Number of LABs  (Total = 17) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 4                            ;
; 1 Clock                            ; 4                            ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.24) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.00) ; Number of LABs  (Total = 17) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 1                            ;
; 3                                               ; 1                            ;
; 4                                               ; 4                            ;
; 5                                               ; 4                            ;
; 6                                               ; 1                            ;
; 7                                               ; 0                            ;
; 8                                               ; 3                            ;
; 9                                               ; 0                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.53) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 4                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 49        ; 0            ; 0            ; 49        ; 49        ; 0            ; 17           ; 0            ; 0            ; 48           ; 0            ; 17           ; 48           ; 0            ; 0            ; 0            ; 17           ; 0            ; 0            ; 0            ; 0            ; 0            ; 49        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 49           ; 49           ; 49           ; 49           ; 49           ; 0         ; 49           ; 49           ; 0         ; 0         ; 49           ; 32           ; 49           ; 49           ; 1            ; 49           ; 32           ; 1            ; 49           ; 49           ; 49           ; 32           ; 49           ; 49           ; 49           ; 49           ; 49           ; 0         ; 49           ; 49           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADD_CN4            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADD_ALUBUS         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADD_S0             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADD_S1             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADD_S3             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADD_S2             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADD_CN             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADD_M              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_GN             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latch_OEN[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latch_OEN[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; shift_GN           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADD_CLKA           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADD_CLR            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADD_CLKB           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_wren           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_inclock        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_outclock       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latch_clk[0]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; latch_clk[1]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; shift_S[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; shift_S[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; shift_CLK          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; shift_LR           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_CLK            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_addr[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_addr[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_addr[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_addr[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_addr[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_addr[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_addr[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAM_addr[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; RAM_CLK         ; RAM_inclock          ; 3.8               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 0 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX22CF19C6 for design A
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 49 pins of 49 total pins
    Info (169086): Pin ADD_CN4 not assigned to an exact location on the device
    Info (169086): Pin io[15] not assigned to an exact location on the device
    Info (169086): Pin io[14] not assigned to an exact location on the device
    Info (169086): Pin io[13] not assigned to an exact location on the device
    Info (169086): Pin io[12] not assigned to an exact location on the device
    Info (169086): Pin io[11] not assigned to an exact location on the device
    Info (169086): Pin io[10] not assigned to an exact location on the device
    Info (169086): Pin io[9] not assigned to an exact location on the device
    Info (169086): Pin io[8] not assigned to an exact location on the device
    Info (169086): Pin io[7] not assigned to an exact location on the device
    Info (169086): Pin io[6] not assigned to an exact location on the device
    Info (169086): Pin io[5] not assigned to an exact location on the device
    Info (169086): Pin io[4] not assigned to an exact location on the device
    Info (169086): Pin io[3] not assigned to an exact location on the device
    Info (169086): Pin io[2] not assigned to an exact location on the device
    Info (169086): Pin io[1] not assigned to an exact location on the device
    Info (169086): Pin io[0] not assigned to an exact location on the device
    Info (169086): Pin ADD_ALUBUS not assigned to an exact location on the device
    Info (169086): Pin ADD_S0 not assigned to an exact location on the device
    Info (169086): Pin ADD_S1 not assigned to an exact location on the device
    Info (169086): Pin ADD_S3 not assigned to an exact location on the device
    Info (169086): Pin ADD_S2 not assigned to an exact location on the device
    Info (169086): Pin ADD_CN not assigned to an exact location on the device
    Info (169086): Pin ADD_M not assigned to an exact location on the device
    Info (169086): Pin RAM_GN not assigned to an exact location on the device
    Info (169086): Pin latch_OEN[0] not assigned to an exact location on the device
    Info (169086): Pin latch_OEN[1] not assigned to an exact location on the device
    Info (169086): Pin shift_GN not assigned to an exact location on the device
    Info (169086): Pin ADD_CLKA not assigned to an exact location on the device
    Info (169086): Pin ADD_CLR not assigned to an exact location on the device
    Info (169086): Pin ADD_CLKB not assigned to an exact location on the device
    Info (169086): Pin RAM_wren not assigned to an exact location on the device
    Info (169086): Pin RAM_inclock not assigned to an exact location on the device
    Info (169086): Pin RAM_outclock not assigned to an exact location on the device
    Info (169086): Pin latch_clk[0] not assigned to an exact location on the device
    Info (169086): Pin latch_clk[1] not assigned to an exact location on the device
    Info (169086): Pin shift_S[0] not assigned to an exact location on the device
    Info (169086): Pin shift_S[1] not assigned to an exact location on the device
    Info (169086): Pin shift_CLK not assigned to an exact location on the device
    Info (169086): Pin shift_LR not assigned to an exact location on the device
    Info (169086): Pin RAM_CLK not assigned to an exact location on the device
    Info (169086): Pin RAM_addr[0] not assigned to an exact location on the device
    Info (169086): Pin RAM_addr[1] not assigned to an exact location on the device
    Info (169086): Pin RAM_addr[2] not assigned to an exact location on the device
    Info (169086): Pin RAM_addr[3] not assigned to an exact location on the device
    Info (169086): Pin RAM_addr[4] not assigned to an exact location on the device
    Info (169086): Pin RAM_addr[5] not assigned to an exact location on the device
    Info (169086): Pin RAM_addr[6] not assigned to an exact location on the device
    Info (169086): Pin RAM_addr[7] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node RAM_CLK~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node ADD_CLKA~input (placed in PIN M9 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node ADD_CLKB~input (placed in PIN V12 (CLk15, DIFFCLK_6n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node latch_clk[0]~input (placed in PIN V11 (CLK14, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node latch_clk[1]~input (placed in PIN K17 (CLK5, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node RAM_inclock~input (placed in PIN K18 (CLK4, DIFFCLK_2n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node RAM_outclock~input (placed in PIN J18 (CLK7, DIFFCLK_3p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node shift_CLK~input (placed in PIN H18 (CLk6, DIFFCLK_3n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node ADD_CLR~input (placed in PIN A12 (CLK8, DIFFCLK_5n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 40 (unused VREF, 2.5V VCCIO, 23 input, 1 output, 16 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X39_Y0 to location X52_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.34 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ADD_CLKA uses I/O standard 2.5 V at M9
    Info (169178): Pin RAM_CLK uses I/O standard 2.5 V at M10
Info (144001): Generated suppressed messages file D:/hahaha/output_files/A.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 617 megabytes
    Info: Processing ended: Mon Dec 18 09:45:26 2017
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/hahaha/output_files/A.fit.smsg.


