TimeQuest Timing Analyzer report for memory_vhd
Mon May 27 20:03:59 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memory_vhd                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  33.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 183.72 MHz ; 183.72 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.443 ; -34.400            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.691 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2082.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                 ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.443 ; rw_96x8_sync:U2|RW~177  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.709      ;
; -4.442 ; rw_96x8_sync:U2|RW~1467 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.732      ;
; -4.437 ; rw_96x8_sync:U2|RW~1955 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.701      ;
; -4.431 ; rw_96x8_sync:U2|RW~683  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.714      ;
; -4.413 ; rw_96x8_sync:U2|RW~1878 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.702      ;
; -4.409 ; rw_96x8_sync:U2|RW~347  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.686      ;
; -4.379 ; rw_96x8_sync:U2|RW~1491 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.661      ;
; -4.334 ; rw_96x8_sync:U2|RW~1739 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.603      ;
; -4.309 ; rw_96x8_sync:U2|RW~1737 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.564      ;
; -4.308 ; rw_96x8_sync:U2|RW~134  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.605      ;
; -4.303 ; rw_96x8_sync:U2|RW~155  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.587      ;
; -4.298 ; rw_96x8_sync:U2|RW~1211 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.564      ;
; -4.290 ; rw_96x8_sync:U2|RW~1605 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.574      ;
; -4.290 ; rw_96x8_sync:U2|RW~1562 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.581      ;
; -4.284 ; rw_96x8_sync:U2|RW~1705 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.568      ;
; -4.280 ; rw_96x8_sync:U2|RW~1578 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.564      ;
; -4.269 ; rw_96x8_sync:U2|RW~427  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.564      ;
; -4.259 ; rw_96x8_sync:U2|RW~1857 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.525      ;
; -4.257 ; rw_96x8_sync:U2|RW~1235 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.553      ;
; -4.256 ; rw_96x8_sync:U2|RW~409  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.539      ;
; -4.216 ; rw_96x8_sync:U2|RW~1751 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.497      ;
; -4.210 ; rw_96x8_sync:U2|RW~1503 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.489      ;
; -4.210 ; rw_96x8_sync:U2|RW~162  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.488      ;
; -4.196 ; rw_96x8_sync:U2|RW~1535 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.490      ;
; -4.178 ; rw_96x8_sync:U2|RW~1613 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.475      ;
; -4.176 ; rw_96x8_sync:U2|RW~1210 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.455      ;
; -4.175 ; rw_96x8_sync:U2|RW~1519 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.471      ;
; -4.173 ; rw_96x8_sync:U2|RW~827  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.438      ;
; -4.172 ; rw_96x8_sync:U2|RW~515  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.462      ;
; -4.171 ; rw_96x8_sync:U2|RW~283  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.461      ;
; -4.171 ; rw_96x8_sync:U2|RW~1259 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.462      ;
; -4.171 ; rw_96x8_sync:U2|RW~963  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.458      ;
; -4.166 ; rw_96x8_sync:U2|RW~702  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.453      ;
; -4.164 ; rw_96x8_sync:U2|RW~1247 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.443      ;
; -4.163 ; rw_96x8_sync:U2|RW~1747 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.427      ;
; -4.159 ; rw_96x8_sync:U2|RW~188  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.446      ;
; -4.158 ; rw_96x8_sync:U2|RW~1943 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.444      ;
; -4.154 ; rw_96x8_sync:U2|RW~1597 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.442      ;
; -4.152 ; rw_96x8_sync:U2|RW~1921 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.406      ;
; -4.151 ; rw_96x8_sync:U2|RW~1775 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.429      ;
; -4.147 ; rw_96x8_sync:U2|RW~824  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.277      ; 5.419      ;
; -4.146 ; rw_96x8_sync:U2|RW~503  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.441      ;
; -4.145 ; rw_96x8_sync:U2|RW~1721 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.410      ;
; -4.144 ; rw_96x8_sync:U2|RW~447  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.440      ;
; -4.140 ; rw_96x8_sync:U2|RW~1727 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.436      ;
; -4.138 ; rw_96x8_sync:U2|RW~843  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.403      ;
; -4.131 ; rw_96x8_sync:U2|RW~1954 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.408      ;
; -4.129 ; rw_96x8_sync:U2|RW~1671 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.424      ;
; -4.124 ; rw_96x8_sync:U2|RW~1609 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.403      ;
; -4.124 ; rw_96x8_sync:U2|RW~766  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.419      ;
; -4.123 ; rw_96x8_sync:U2|RW~487  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.415      ;
; -4.121 ; rw_96x8_sync:U2|RW~1731 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.390      ;
; -4.119 ; rw_96x8_sync:U2|RW~241  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.384      ;
; -4.118 ; rw_96x8_sync:U2|RW~1162 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.394      ;
; -4.118 ; rw_96x8_sync:U2|RW~584  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.393      ;
; -4.114 ; rw_96x8_sync:U2|RW~197  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.412      ;
; -4.114 ; rw_96x8_sync:U2|RW~1586 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.404      ;
; -4.112 ; rw_96x8_sync:U2|RW~849  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.381      ;
; -4.111 ; rw_96x8_sync:U2|RW~1468 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.389      ;
; -4.108 ; rw_96x8_sync:U2|RW~923  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.385      ;
; -4.106 ; rw_96x8_sync:U2|RW~952  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.377      ;
; -4.101 ; rw_96x8_sync:U2|RW~1177 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.381      ;
; -4.097 ; rw_96x8_sync:U2|RW~497  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.361      ;
; -4.096 ; rw_96x8_sync:U2|RW~1550 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.376      ;
; -4.094 ; rw_96x8_sync:U2|RW~321  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.277      ; 5.366      ;
; -4.094 ; rw_96x8_sync:U2|RW~1713 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.359      ;
; -4.090 ; rw_96x8_sync:U2|RW~1251 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.385      ;
; -4.083 ; rw_96x8_sync:U2|RW~39   ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.367      ;
; -4.081 ; rw_96x8_sync:U2|RW~1960 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.254      ; 5.330      ;
; -4.080 ; rw_96x8_sync:U2|RW~171  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.293      ; 5.368      ;
; -4.076 ; rw_96x8_sync:U2|RW~664  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.366      ;
; -4.075 ; rw_96x8_sync:U2|RW~1743 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.291      ; 5.361      ;
; -4.075 ; rw_96x8_sync:U2|RW~471  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.367      ;
; -4.070 ; rw_96x8_sync:U2|RW~667  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.361      ;
; -4.070 ; rw_96x8_sync:U2|RW~833  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.327      ;
; -4.060 ; rw_96x8_sync:U2|RW~369  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.324      ;
; -4.059 ; rw_96x8_sync:U2|RW~1529 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.322      ;
; -4.059 ; rw_96x8_sync:U2|RW~248  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.324      ;
; -4.054 ; rw_96x8_sync:U2|RW~312  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.330      ;
; -4.053 ; rw_96x8_sync:U2|RW~1049 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.333      ;
; -4.050 ; rw_96x8_sync:U2|RW~837  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.340      ;
; -4.042 ; rw_96x8_sync:U2|RW~1185 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.304      ;
; -4.042 ; rw_96x8_sync:U2|RW~1617 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.307      ;
; -4.042 ; rw_96x8_sync:U2|RW~1842 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.326      ;
; -4.040 ; rw_96x8_sync:U2|RW~88   ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.302      ;
; -4.038 ; rw_96x8_sync:U2|RW~688  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.295      ;
; -4.036 ; rw_96x8_sync:U2|RW~817  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.309      ;
; -4.031 ; rw_96x8_sync:U2|RW~1773 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.311      ;
; -4.029 ; rw_96x8_sync:U2|RW~673  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.320      ;
; -4.023 ; rw_96x8_sync:U2|RW~1133 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.303      ;
; -4.022 ; rw_96x8_sync:U2|RW~355  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.296      ;
; -4.022 ; rw_96x8_sync:U2|RW~360  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.264      ; 5.281      ;
; -4.017 ; rw_96x8_sync:U2|RW~140  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.295      ;
; -4.013 ; rw_96x8_sync:U2|RW~1634 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.295      ;
; -4.013 ; rw_96x8_sync:U2|RW~433  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.284      ;
; -4.012 ; rw_96x8_sync:U2|RW~184  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.270      ; 5.277      ;
; -4.010 ; rw_96x8_sync:U2|RW~1738 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.292      ;
; -4.009 ; rw_96x8_sync:U2|RW~977  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.304      ;
; -4.006 ; rw_96x8_sync:U2|RW~920  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.277      ;
; -4.005 ; rw_96x8_sync:U2|RW~1823 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.295      ; 5.295      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                 ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.691 ; rw_96x8_sync:U2|RW~1888 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.273      ;
; 1.757 ; rw_96x8_sync:U2|RW~111  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.340      ;
; 1.771 ; rw_96x8_sync:U2|RW~1547 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.363      ;
; 1.775 ; rw_96x8_sync:U2|RW~1840 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.358      ;
; 1.797 ; rw_96x8_sync:U2|RW~1574 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.382      ;
; 1.825 ; rw_96x8_sync:U2|RW~578  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.409      ;
; 1.852 ; rw_96x8_sync:U2|RW~2016 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.434      ;
; 1.864 ; rw_96x8_sync:U2|RW~412  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.479      ;
; 1.876 ; rw_96x8_sync:U2|RW~846  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.462      ;
; 1.885 ; rw_96x8_sync:U2|RW~525  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.474      ;
; 1.902 ; rw_96x8_sync:U2|RW~1798 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.495      ;
; 1.923 ; rw_96x8_sync:U2|RW~2050 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.506      ;
; 1.929 ; rw_96x8_sync:U2|RW~2034 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.522      ;
; 1.942 ; rw_96x8_sync:U2|RW~269  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.531      ;
; 1.944 ; rw_96x8_sync:U2|RW~1522 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.537      ;
; 1.969 ; rw_96x8_sync:U2|RW~270  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.558      ;
; 1.972 ; rw_96x8_sync:U2|RW~685  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.564      ;
; 1.982 ; rw_96x8_sync:U2|RW~1702 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.107      ; 2.246      ;
; 1.991 ; rw_96x8_sync:U2|RW~1766 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.576      ;
; 2.024 ; rw_96x8_sync:U2|RW~1859 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.620      ;
; 2.037 ; rw_96x8_sync:U2|RW~1476 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.634      ;
; 2.039 ; rw_96x8_sync:U2|RW~498  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.631      ;
; 2.045 ; rw_96x8_sync:U2|RW~1831 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.636      ;
; 2.059 ; rw_96x8_sync:U2|RW~1037 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.648      ;
; 2.062 ; rw_96x8_sync:U2|RW~1291 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.659      ;
; 2.074 ; rw_96x8_sync:U2|RW~1670 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.690      ;
; 2.076 ; rw_96x8_sync:U2|RW~610  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.670      ;
; 2.079 ; rw_96x8_sync:U2|RW~655  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.662      ;
; 2.094 ; rw_96x8_sync:U2|RW~1222 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.702      ;
; 2.095 ; rw_96x8_sync:U2|RW~1026 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.683      ;
; 2.098 ; rw_96x8_sync:U2|RW~189  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.716      ;
; 2.120 ; rw_96x8_sync:U2|RW~2030 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.459      ; 2.736      ;
; 2.123 ; rw_96x8_sync:U2|RW~2054 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.712      ;
; 2.125 ; rw_96x8_sync:U2|RW~1997 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.736      ;
; 2.127 ; rw_96x8_sync:U2|RW~333  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.745      ;
; 2.129 ; rw_96x8_sync:U2|RW~1523 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.739      ;
; 2.131 ; rw_96x8_sync:U2|RW~1540 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.457      ; 2.745      ;
; 2.137 ; rw_96x8_sync:U2|RW~2055 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.724      ;
; 2.139 ; rw_96x8_sync:U2|RW~1696 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.723      ;
; 2.140 ; rw_96x8_sync:U2|RW~1427 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.447      ; 2.744      ;
; 2.141 ; rw_96x8_sync:U2|RW~1348 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.738      ;
; 2.141 ; rw_96x8_sync:U2|RW~2044 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.736      ;
; 2.143 ; rw_96x8_sync:U2|RW~1539 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.739      ;
; 2.147 ; rw_96x8_sync:U2|RW~622  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.460      ; 2.764      ;
; 2.161 ; rw_96x8_sync:U2|RW~1319 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.772      ;
; 2.162 ; rw_96x8_sync:U2|RW~1376 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.744      ;
; 2.162 ; rw_96x8_sync:U2|RW~1388 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.471      ; 2.790      ;
; 2.165 ; rw_96x8_sync:U2|RW~1131 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.757      ;
; 2.176 ; rw_96x8_sync:U2|RW~1309 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.786      ;
; 2.182 ; rw_96x8_sync:U2|RW~901  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.789      ;
; 2.186 ; rw_96x8_sync:U2|RW~2059 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.787      ;
; 2.188 ; rw_96x8_sync:U2|RW~818  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.789      ;
; 2.192 ; rw_96x8_sync:U2|RW~1843 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.445      ; 2.794      ;
; 2.200 ; rw_96x8_sync:U2|RW~1949 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.793      ;
; 2.207 ; rw_96x8_sync:U2|RW~2051 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.807      ;
; 2.208 ; rw_96x8_sync:U2|RW~1750 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.793      ;
; 2.211 ; rw_96x8_sync:U2|RW~873  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.795      ;
; 2.212 ; rw_96x8_sync:U2|RW~263  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.800      ;
; 2.217 ; rw_96x8_sync:U2|RW~2035 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.827      ;
; 2.220 ; rw_96x8_sync:U2|RW~1283 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.462      ; 2.839      ;
; 2.225 ; rw_96x8_sync:U2|RW~95   ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.808      ;
; 2.226 ; rw_96x8_sync:U2|RW~413  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.464      ; 2.847      ;
; 2.228 ; rw_96x8_sync:U2|RW~1852 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.822      ;
; 2.229 ; rw_96x8_sync:U2|RW~1546 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.448      ; 2.834      ;
; 2.229 ; rw_96x8_sync:U2|RW~1965 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.840      ;
; 2.236 ; rw_96x8_sync:U2|RW~1664 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.844      ;
; 2.237 ; rw_96x8_sync:U2|RW~764  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.832      ;
; 2.242 ; rw_96x8_sync:U2|RW~864  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.826      ;
; 2.246 ; rw_96x8_sync:U2|RW~1328 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.829      ;
; 2.248 ; rw_96x8_sync:U2|RW~1267 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.104      ; 2.509      ;
; 2.254 ; rw_96x8_sync:U2|RW~1603 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.850      ;
; 2.262 ; rw_96x8_sync:U2|RW~1443 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.857      ;
; 2.262 ; rw_96x8_sync:U2|RW~706  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.846      ;
; 2.265 ; rw_96x8_sync:U2|RW~237  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.467      ; 2.889      ;
; 2.269 ; rw_96x8_sync:U2|RW~1797 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.862      ;
; 2.270 ; rw_96x8_sync:U2|RW~2028 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.885      ;
; 2.272 ; rw_96x8_sync:U2|RW~546  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.107      ; 2.536      ;
; 2.286 ; rw_96x8_sync:U2|RW~2032 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.867      ;
; 2.286 ; rw_96x8_sync:U2|RW~781  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.436      ; 2.879      ;
; 2.292 ; rw_96x8_sync:U2|RW~898  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.893      ;
; 2.293 ; rw_96x8_sync:U2|RW~826  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.889      ;
; 2.297 ; rw_96x8_sync:U2|RW~1891 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.898      ;
; 2.299 ; rw_96x8_sync:U2|RW~169  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.888      ;
; 2.300 ; rw_96x8_sync:U2|RW~1803 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.897      ;
; 2.304 ; rw_96x8_sync:U2|RW~317  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.468      ; 2.929      ;
; 2.306 ; rw_96x8_sync:U2|RW~1996 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.901      ;
; 2.308 ; rw_96x8_sync:U2|RW~1315 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.902      ;
; 2.310 ; rw_96x8_sync:U2|RW~141  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.920      ;
; 2.310 ; rw_96x8_sync:U2|RW~954  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.906      ;
; 2.312 ; rw_96x8_sync:U2|RW~1635 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.913      ;
; 2.313 ; rw_96x8_sync:U2|RW~2057 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.899      ;
; 2.314 ; rw_96x8_sync:U2|RW~1542 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.929      ;
; 2.317 ; rw_96x8_sync:U2|RW~1796 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.906      ;
; 2.317 ; rw_96x8_sync:U2|RW~2038 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.916      ;
; 2.320 ; rw_96x8_sync:U2|RW~1252 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.933      ;
; 2.322 ; rw_96x8_sync:U2|RW~1865 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.904      ;
; 2.323 ; rw_96x8_sync:U2|RW~990  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.920      ;
; 2.328 ; rw_96x8_sync:U2|RW~1662 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.913      ;
; 2.329 ; rw_96x8_sync:U2|RW~157  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.947      ;
; 2.330 ; rw_96x8_sync:U2|RW~1811 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.445      ; 2.932      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~100         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1000        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1001        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1002        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1003        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1004        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1005        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1006        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1007        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1008        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1009        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~101         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1010        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1011        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1012        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1013        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1014        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1015        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1016        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1017        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1018        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1019        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~102         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1020        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1021        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1022        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1023        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1024        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1025        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1026        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1027        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1028        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1029        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~103         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1030        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1031        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1032        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1033        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1034        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1035        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1036        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1037        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1038        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1039        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~104         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1040        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1041        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1042        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1043        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1044        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1045        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1046        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1047        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1048        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1049        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~105         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1050        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1051        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1052        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1053        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1054        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1055        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1056        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1057        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1058        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1059        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~106         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1060        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1061        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1062        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1063        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1064        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1065        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1066        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1067        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1068        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 10.649 ; 10.958 ; Rise       ; clock           ;
;  address[0] ; clock      ; 10.453 ; 10.816 ; Rise       ; clock           ;
;  address[1] ; clock      ; 9.849  ; 10.217 ; Rise       ; clock           ;
;  address[2] ; clock      ; 10.649 ; 10.958 ; Rise       ; clock           ;
;  address[3] ; clock      ; 9.515  ; 9.910  ; Rise       ; clock           ;
;  address[4] ; clock      ; 8.713  ; 9.037  ; Rise       ; clock           ;
;  address[5] ; clock      ; 5.774  ; 6.051  ; Rise       ; clock           ;
;  address[6] ; clock      ; 8.813  ; 9.200  ; Rise       ; clock           ;
;  address[7] ; clock      ; 6.113  ; 6.383  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.737  ; 5.324  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.178  ; 4.800  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.392  ; 3.914  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.727  ; 5.269  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.812  ; 4.405  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.279  ; 4.978  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.010  ; 4.531  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.737  ; 5.324  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.606  ; 4.250  ; Rise       ; clock           ;
; writee      ; clock      ; 6.352  ; 6.873  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.507  ; 0.400  ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.760 ; -2.240 ; Rise       ; clock           ;
;  address[1] ; clock      ; -2.012 ; -2.563 ; Rise       ; clock           ;
;  address[2] ; clock      ; -2.140 ; -2.616 ; Rise       ; clock           ;
;  address[3] ; clock      ; -2.105 ; -2.585 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.373 ; -1.865 ; Rise       ; clock           ;
;  address[5] ; clock      ; 0.507  ; 0.400  ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.947 ; -2.474 ; Rise       ; clock           ;
;  address[7] ; clock      ; 0.198  ; 0.087  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -1.128 ; -1.511 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -1.194 ; -1.658 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.286 ; -1.754 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -1.128 ; -1.511 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.435 ; -1.865 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.245 ; -1.677 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.201 ; -1.659 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.230 ; -1.706 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.356 ; -1.826 ; Rise       ; clock           ;
; writee      ; clock      ; -2.030 ; -2.471 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 9.388 ; 9.488 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.097 ; 7.169 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 8.203 ; 8.202 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 8.225 ; 8.276 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 8.960 ; 8.955 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 8.755 ; 8.679 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.617 ; 7.622 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 9.388 ; 9.488 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 8.801 ; 8.795 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.539 ; 5.522 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.327 ; 5.336 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.539 ; 5.522 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.528 ; 5.510 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.314 ; 5.323 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.321 ; 5.331 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.332 ; 5.339 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.296 ; 5.287 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.328 ; 5.341 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.517 ; 5.505 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.449 ; 5.415 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.508 ; 5.484 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.216 ; 5.195 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.206 ; 5.177 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.198 ; 5.172 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.223 ; 5.204 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.198 ; 5.177 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.517 ; 5.505 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 6.310 ; 6.252 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 6.916 ; 6.983 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.548 ; 6.516 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 6.771 ; 6.771 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 6.962 ; 7.020 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 6.546 ; 6.565 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 6.501 ; 6.477 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.658 ; 7.767 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 6.310 ; 6.252 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.187 ; 5.177 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.219 ; 5.225 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.421 ; 5.403 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.411 ; 5.391 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.207 ; 5.213 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.212 ; 5.220 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.223 ; 5.228 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.187 ; 5.177 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.219 ; 5.229 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.094 ; 5.067 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.335 ; 5.300 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.392 ; 5.367 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.112 ; 5.089 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.102 ; 5.072 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.094 ; 5.067 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.119 ; 5.098 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.094 ; 5.071 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.401 ; 5.387 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.025  ; 9.033  ; 9.547  ; 9.546  ;
; address[0]    ; data_out[1] ; 11.920 ; 11.884 ; 12.431 ; 12.430 ;
; address[0]    ; data_out[2] ; 11.369 ; 11.347 ; 11.906 ; 11.893 ;
; address[0]    ; data_out[3] ; 11.486 ; 11.484 ; 12.025 ; 12.023 ;
; address[0]    ; data_out[4] ; 11.167 ; 11.095 ; 11.713 ; 11.637 ;
; address[0]    ; data_out[5] ; 11.386 ; 11.358 ; 11.918 ; 11.892 ;
; address[0]    ; data_out[6] ; 12.139 ; 12.239 ; 12.686 ; 12.786 ;
; address[0]    ; data_out[7] ; 11.019 ; 10.984 ; 11.557 ; 11.531 ;
; address[1]    ; data_out[0] ;        ; 11.012 ; 11.561 ;        ;
; address[1]    ; data_out[1] ; 12.103 ; 12.086 ; 12.511 ; 12.519 ;
; address[1]    ; data_out[2] ; 11.613 ; 11.618 ; 12.096 ; 12.071 ;
; address[1]    ; data_out[3] ; 11.777 ; 11.781 ; 12.268 ; 12.237 ;
; address[1]    ; data_out[4] ; 12.400 ; 12.288 ; 12.828 ; 12.803 ;
; address[1]    ; data_out[5] ; 11.839 ; 11.797 ; 12.235 ; 12.263 ;
; address[1]    ; data_out[6] ; 13.402 ; 13.404 ; 13.793 ; 13.952 ;
; address[1]    ; data_out[7] ; 12.096 ; 12.044 ; 12.580 ; 12.498 ;
; address[2]    ; data_out[0] ;        ; 10.934 ; 11.345 ;        ;
; address[2]    ; data_out[1] ; 12.025 ; 12.008 ; 12.295 ; 12.303 ;
; address[2]    ; data_out[2] ; 11.535 ; 11.540 ; 11.880 ; 11.855 ;
; address[2]    ; data_out[3] ; 11.699 ; 11.703 ; 12.052 ; 12.021 ;
; address[2]    ; data_out[4] ; 12.322 ; 12.210 ; 12.612 ; 12.587 ;
; address[2]    ; data_out[5] ; 11.761 ; 11.719 ; 12.019 ; 12.047 ;
; address[2]    ; data_out[6] ; 13.324 ; 13.326 ; 13.577 ; 13.736 ;
; address[2]    ; data_out[7] ; 12.018 ; 11.966 ; 12.364 ; 12.282 ;
; address[3]    ; data_out[0] ;        ; 11.700 ; 12.208 ;        ;
; address[3]    ; data_out[1] ; 12.791 ; 12.774 ; 13.158 ; 13.166 ;
; address[3]    ; data_out[2] ; 12.301 ; 12.306 ; 12.743 ; 12.718 ;
; address[3]    ; data_out[3] ; 12.465 ; 12.469 ; 12.915 ; 12.884 ;
; address[3]    ; data_out[4] ; 13.088 ; 12.976 ; 13.475 ; 13.450 ;
; address[3]    ; data_out[5] ; 12.527 ; 12.485 ; 12.882 ; 12.910 ;
; address[3]    ; data_out[6] ; 14.090 ; 14.092 ; 14.440 ; 14.599 ;
; address[3]    ; data_out[7] ; 12.784 ; 12.732 ; 13.227 ; 13.145 ;
; address[4]    ; data_out[0] ;        ; 10.223 ; 10.749 ;        ;
; address[4]    ; data_out[1] ; 11.314 ; 11.297 ; 11.699 ; 11.707 ;
; address[4]    ; data_out[2] ; 10.824 ; 10.829 ; 11.284 ; 11.259 ;
; address[4]    ; data_out[3] ; 10.988 ; 10.992 ; 11.456 ; 11.425 ;
; address[4]    ; data_out[4] ; 11.611 ; 11.499 ; 12.016 ; 11.991 ;
; address[4]    ; data_out[5] ; 11.050 ; 11.008 ; 11.423 ; 11.451 ;
; address[4]    ; data_out[6] ; 12.613 ; 12.615 ; 12.981 ; 13.140 ;
; address[4]    ; data_out[7] ; 11.307 ; 11.255 ; 11.768 ; 11.686 ;
; address[5]    ; data_out[0] ; 8.838  ; 6.951  ; 6.949  ; 9.000  ;
; address[5]    ; data_out[1] ; 9.788  ; 9.796  ; 10.091 ; 10.074 ;
; address[5]    ; data_out[2] ; 9.373  ; 9.348  ; 9.601  ; 9.606  ;
; address[5]    ; data_out[3] ; 9.545  ; 9.514  ; 9.765  ; 9.769  ;
; address[5]    ; data_out[4] ; 10.105 ; 10.080 ; 10.388 ; 10.276 ;
; address[5]    ; data_out[5] ; 9.512  ; 9.540  ; 9.827  ; 9.785  ;
; address[5]    ; data_out[6] ; 11.070 ; 11.229 ; 11.390 ; 11.392 ;
; address[5]    ; data_out[7] ; 9.857  ; 9.775  ; 10.084 ; 10.032 ;
; address[6]    ; data_out[0] ; 11.625 ; 9.478  ; 9.876  ; 12.244 ;
; address[6]    ; data_out[1] ; 12.575 ; 12.583 ; 13.335 ; 13.318 ;
; address[6]    ; data_out[2] ; 12.160 ; 12.135 ; 12.845 ; 12.850 ;
; address[6]    ; data_out[3] ; 12.332 ; 12.301 ; 13.009 ; 13.013 ;
; address[6]    ; data_out[4] ; 12.892 ; 12.867 ; 13.632 ; 13.520 ;
; address[6]    ; data_out[5] ; 12.299 ; 12.327 ; 13.071 ; 13.029 ;
; address[6]    ; data_out[6] ; 13.857 ; 14.016 ; 14.634 ; 14.636 ;
; address[6]    ; data_out[7] ; 12.644 ; 12.562 ; 13.328 ; 13.276 ;
; address[7]    ; data_out[0] ; 7.989  ; 7.368  ; 7.468  ; 8.104  ;
; address[7]    ; data_out[1] ; 8.939  ; 8.947  ; 9.195  ; 9.178  ;
; address[7]    ; data_out[2] ; 8.524  ; 8.499  ; 8.705  ; 8.710  ;
; address[7]    ; data_out[3] ; 8.696  ; 8.665  ; 8.869  ; 8.873  ;
; address[7]    ; data_out[4] ; 9.256  ; 9.231  ; 9.492  ; 9.380  ;
; address[7]    ; data_out[5] ; 8.663  ; 8.691  ; 8.931  ; 8.889  ;
; address[7]    ; data_out[6] ; 10.221 ; 10.380 ; 10.494 ; 10.496 ;
; address[7]    ; data_out[7] ; 9.008  ; 8.926  ; 9.188  ; 9.136  ;
; port_in_00[0] ; data_out[0] ; 7.549  ;        ;        ; 8.063  ;
; port_in_00[1] ; data_out[1] ; 6.106  ;        ;        ; 6.477  ;
; port_in_00[2] ; data_out[2] ; 6.809  ;        ;        ; 7.309  ;
; port_in_00[3] ; data_out[3] ; 6.043  ;        ;        ; 6.418  ;
; port_in_00[4] ; data_out[4] ; 6.937  ;        ;        ; 7.245  ;
; port_in_00[5] ; data_out[5] ; 6.127  ;        ;        ; 6.550  ;
; port_in_00[6] ; data_out[6] ; 8.090  ;        ;        ; 8.573  ;
; port_in_00[7] ; data_out[7] ; 7.145  ;        ;        ; 7.558  ;
; port_in_01[0] ; data_out[0] ; 7.480  ;        ;        ; 8.009  ;
; port_in_01[1] ; data_out[1] ; 6.617  ;        ;        ; 7.049  ;
; port_in_01[2] ; data_out[2] ; 6.157  ;        ;        ; 6.563  ;
; port_in_01[3] ; data_out[3] ; 6.302  ;        ;        ; 6.679  ;
; port_in_01[4] ; data_out[4] ; 7.039  ;        ;        ; 7.374  ;
; port_in_01[5] ; data_out[5] ; 5.869  ;        ;        ; 6.245  ;
; port_in_01[6] ; data_out[6] ; 7.919  ;        ;        ; 8.446  ;
; port_in_01[7] ; data_out[7] ; 6.778  ;        ;        ; 7.076  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.767  ; 8.770  ; 9.275  ; 9.269  ;
; address[0]    ; data_out[1] ; 11.437 ; 11.435 ; 11.979 ; 11.947 ;
; address[0]    ; data_out[2] ; 10.948 ; 10.918 ; 11.482 ; 11.452 ;
; address[0]    ; data_out[3] ; 11.070 ; 11.036 ; 11.596 ; 11.571 ;
; address[0]    ; data_out[4] ; 10.733 ; 10.681 ; 11.257 ; 11.214 ;
; address[0]    ; data_out[5] ; 10.998 ; 11.002 ; 11.527 ; 11.531 ;
; address[0]    ; data_out[6] ; 11.758 ; 11.842 ; 12.283 ; 12.376 ;
; address[0]    ; data_out[7] ; 10.617 ; 10.559 ; 11.143 ; 11.085 ;
; address[1]    ; data_out[0] ;        ; 10.635 ; 11.160 ;        ;
; address[1]    ; data_out[1] ; 11.251 ; 11.249 ; 11.749 ; 11.717 ;
; address[1]    ; data_out[2] ; 10.762 ; 10.732 ; 11.252 ; 11.222 ;
; address[1]    ; data_out[3] ; 10.884 ; 10.850 ; 11.366 ; 11.341 ;
; address[1]    ; data_out[4] ; 10.547 ; 10.495 ; 11.027 ; 10.984 ;
; address[1]    ; data_out[5] ; 10.812 ; 10.816 ; 11.297 ; 11.301 ;
; address[1]    ; data_out[6] ; 11.572 ; 11.656 ; 12.053 ; 12.146 ;
; address[1]    ; data_out[7] ; 10.431 ; 10.373 ; 10.913 ; 10.855 ;
; address[2]    ; data_out[0] ;        ; 10.560 ; 10.953 ;        ;
; address[2]    ; data_out[1] ; 11.176 ; 11.174 ; 11.542 ; 11.510 ;
; address[2]    ; data_out[2] ; 10.687 ; 10.657 ; 11.045 ; 11.015 ;
; address[2]    ; data_out[3] ; 10.809 ; 10.775 ; 11.159 ; 11.134 ;
; address[2]    ; data_out[4] ; 10.472 ; 10.420 ; 10.820 ; 10.777 ;
; address[2]    ; data_out[5] ; 10.737 ; 10.741 ; 11.090 ; 11.094 ;
; address[2]    ; data_out[6] ; 11.497 ; 11.581 ; 11.846 ; 11.939 ;
; address[2]    ; data_out[7] ; 10.356 ; 10.298 ; 10.706 ; 10.648 ;
; address[3]    ; data_out[0] ;        ; 11.296 ; 11.781 ;        ;
; address[3]    ; data_out[1] ; 11.912 ; 11.910 ; 12.370 ; 12.338 ;
; address[3]    ; data_out[2] ; 11.423 ; 11.393 ; 11.873 ; 11.843 ;
; address[3]    ; data_out[3] ; 11.545 ; 11.511 ; 11.987 ; 11.962 ;
; address[3]    ; data_out[4] ; 11.208 ; 11.156 ; 11.648 ; 11.605 ;
; address[3]    ; data_out[5] ; 11.473 ; 11.477 ; 11.918 ; 11.922 ;
; address[3]    ; data_out[6] ; 12.233 ; 12.317 ; 12.674 ; 12.767 ;
; address[3]    ; data_out[7] ; 11.092 ; 11.034 ; 11.534 ; 11.476 ;
; address[4]    ; data_out[0] ;        ; 9.877  ; 10.381 ;        ;
; address[4]    ; data_out[1] ; 10.493 ; 10.491 ; 10.970 ; 10.938 ;
; address[4]    ; data_out[2] ; 10.004 ; 9.974  ; 10.473 ; 10.443 ;
; address[4]    ; data_out[3] ; 10.126 ; 10.092 ; 10.587 ; 10.562 ;
; address[4]    ; data_out[4] ; 9.789  ; 9.737  ; 10.248 ; 10.205 ;
; address[4]    ; data_out[5] ; 10.054 ; 10.058 ; 10.518 ; 10.522 ;
; address[4]    ; data_out[6] ; 10.814 ; 10.898 ; 11.274 ; 11.367 ;
; address[4]    ; data_out[7] ; 9.673  ; 9.615  ; 10.134 ; 10.076 ;
; address[5]    ; data_out[0] ; 6.724  ; 6.689  ; 6.731  ; 6.755  ;
; address[5]    ; data_out[1] ; 6.751  ; 6.785  ; 6.953  ; 6.908  ;
; address[5]    ; data_out[2] ; 6.403  ; 6.376  ; 6.508  ; 6.513  ;
; address[5]    ; data_out[3] ; 6.568  ; 6.540  ; 6.668  ; 6.670  ;
; address[5]    ; data_out[4] ; 7.065  ; 7.069  ; 7.246  ; 7.114  ;
; address[5]    ; data_out[5] ; 6.525  ; 6.525  ; 6.692  ; 6.662  ;
; address[5]    ; data_out[6] ; 8.080  ; 8.184  ; 8.232  ; 8.277  ;
; address[5]    ; data_out[7] ; 6.864  ; 6.782  ; 6.969  ; 6.919  ;
; address[6]    ; data_out[0] ; 9.169  ; 9.134  ; 9.555  ; 9.579  ;
; address[6]    ; data_out[1] ; 9.511  ; 9.545  ; 10.184 ; 10.139 ;
; address[6]    ; data_out[2] ; 9.163  ; 9.136  ; 9.739  ; 9.744  ;
; address[6]    ; data_out[3] ; 9.328  ; 9.300  ; 9.899  ; 9.901  ;
; address[6]    ; data_out[4] ; 9.741  ; 9.760  ; 10.426 ; 10.316 ;
; address[6]    ; data_out[5] ; 9.285  ; 9.285  ; 9.923  ; 9.893  ;
; address[6]    ; data_out[6] ; 10.782 ; 10.891 ; 11.430 ; 11.479 ;
; address[6]    ; data_out[7] ; 9.624  ; 9.542  ; 10.200 ; 10.150 ;
; address[7]    ; data_out[0] ; 6.123  ; 7.181  ; 7.286  ; 6.127  ;
; address[7]    ; data_out[1] ; 6.682  ; 6.716  ; 6.939  ; 6.894  ;
; address[7]    ; data_out[2] ; 6.334  ; 6.307  ; 6.494  ; 6.499  ;
; address[7]    ; data_out[3] ; 6.499  ; 6.471  ; 6.654  ; 6.656  ;
; address[7]    ; data_out[4] ; 6.637  ; 6.585  ; 6.674  ; 6.631  ;
; address[7]    ; data_out[5] ; 6.456  ; 6.456  ; 6.678  ; 6.648  ;
; address[7]    ; data_out[6] ; 7.662  ; 7.746  ; 7.700  ; 7.793  ;
; address[7]    ; data_out[7] ; 6.521  ; 6.463  ; 6.560  ; 6.502  ;
; port_in_00[0] ; data_out[0] ; 7.349  ;        ;        ; 7.845  ;
; port_in_00[1] ; data_out[1] ; 5.972  ;        ;        ; 6.334  ;
; port_in_00[2] ; data_out[2] ; 6.609  ;        ;        ; 7.094  ;
; port_in_00[3] ; data_out[3] ; 5.915  ;        ;        ; 6.279  ;
; port_in_00[4] ; data_out[4] ; 6.766  ;        ;        ; 7.065  ;
; port_in_00[5] ; data_out[5] ; 5.958  ;        ;        ; 6.366  ;
; port_in_00[6] ; data_out[6] ; 7.925  ;        ;        ; 8.399  ;
; port_in_00[7] ; data_out[7] ; 6.928  ;        ;        ; 7.331  ;
; port_in_01[0] ; data_out[0] ; 7.283  ;        ;        ; 7.792  ;
; port_in_01[1] ; data_out[1] ; 6.415  ;        ;        ; 6.827  ;
; port_in_01[2] ; data_out[2] ; 6.023  ;        ;        ; 6.417  ;
; port_in_01[3] ; data_out[3] ; 6.129  ;        ;        ; 6.494  ;
; port_in_01[4] ; data_out[4] ; 6.863  ;        ;        ; 7.189  ;
; port_in_01[5] ; data_out[5] ; 5.747  ;        ;        ; 6.112  ;
; port_in_01[6] ; data_out[6] ; 7.758  ;        ;        ; 8.275  ;
; port_in_01[7] ; data_out[7] ; 6.616  ;        ;        ; 6.906  ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 201.9 MHz ; 201.9 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -3.953 ; -30.125           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.532 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2082.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                  ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.953 ; rw_96x8_sync:U2|RW~347  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.252      ; 5.200      ;
; -3.885 ; rw_96x8_sync:U2|RW~1878 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.141      ;
; -3.875 ; rw_96x8_sync:U2|RW~1467 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.132      ;
; -3.869 ; rw_96x8_sync:U2|RW~1955 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.238      ; 5.102      ;
; -3.868 ; rw_96x8_sync:U2|RW~177  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.247      ; 5.110      ;
; -3.834 ; rw_96x8_sync:U2|RW~683  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.257      ; 5.086      ;
; -3.833 ; rw_96x8_sync:U2|RW~1491 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.084      ;
; -3.792 ; rw_96x8_sync:U2|RW~134  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.268      ; 5.055      ;
; -3.775 ; rw_96x8_sync:U2|RW~155  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.260      ; 5.030      ;
; -3.761 ; rw_96x8_sync:U2|RW~1605 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.261      ; 5.017      ;
; -3.748 ; rw_96x8_sync:U2|RW~1211 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.239      ; 4.982      ;
; -3.743 ; rw_96x8_sync:U2|RW~1739 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.984      ;
; -3.741 ; rw_96x8_sync:U2|RW~1235 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.003      ;
; -3.731 ; rw_96x8_sync:U2|RW~1578 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.982      ;
; -3.715 ; rw_96x8_sync:U2|RW~1857 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.959      ;
; -3.710 ; rw_96x8_sync:U2|RW~1562 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.967      ;
; -3.708 ; rw_96x8_sync:U2|RW~427  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.972      ;
; -3.699 ; rw_96x8_sync:U2|RW~1737 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.935      ;
; -3.697 ; rw_96x8_sync:U2|RW~1705 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.957      ;
; -3.694 ; rw_96x8_sync:U2|RW~197  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.960      ;
; -3.682 ; rw_96x8_sync:U2|RW~162  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.923      ;
; -3.679 ; rw_96x8_sync:U2|RW~1921 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.237      ; 4.911      ;
; -3.674 ; rw_96x8_sync:U2|RW~409  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.932      ;
; -3.673 ; rw_96x8_sync:U2|RW~1503 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.923      ;
; -3.667 ; rw_96x8_sync:U2|RW~1259 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.925      ;
; -3.664 ; rw_96x8_sync:U2|RW~824  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.914      ;
; -3.659 ; rw_96x8_sync:U2|RW~952  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.908      ;
; -3.656 ; rw_96x8_sync:U2|RW~1597 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.919      ;
; -3.655 ; rw_96x8_sync:U2|RW~702  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.913      ;
; -3.655 ; rw_96x8_sync:U2|RW~1519 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.923      ;
; -3.655 ; rw_96x8_sync:U2|RW~1943 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.911      ;
; -3.654 ; rw_96x8_sync:U2|RW~447  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.922      ;
; -3.644 ; rw_96x8_sync:U2|RW~1671 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.911      ;
; -3.643 ; rw_96x8_sync:U2|RW~1727 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.907      ;
; -3.642 ; rw_96x8_sync:U2|RW~1751 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.893      ;
; -3.639 ; rw_96x8_sync:U2|RW~1535 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.904      ;
; -3.638 ; rw_96x8_sync:U2|RW~1960 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.231      ; 4.864      ;
; -3.637 ; rw_96x8_sync:U2|RW~1775 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.887      ;
; -3.635 ; rw_96x8_sync:U2|RW~1247 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.885      ;
; -3.631 ; rw_96x8_sync:U2|RW~849  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.879      ;
; -3.630 ; rw_96x8_sync:U2|RW~1251 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.891      ;
; -3.627 ; rw_96x8_sync:U2|RW~515  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.884      ;
; -3.625 ; rw_96x8_sync:U2|RW~766  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.889      ;
; -3.620 ; rw_96x8_sync:U2|RW~827  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.239      ; 4.854      ;
; -3.618 ; rw_96x8_sync:U2|RW~1609 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.875      ;
; -3.616 ; rw_96x8_sync:U2|RW~1210 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.858      ;
; -3.615 ; rw_96x8_sync:U2|RW~1613 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.274      ; 4.884      ;
; -3.610 ; rw_96x8_sync:U2|RW~1185 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.244      ; 4.849      ;
; -3.608 ; rw_96x8_sync:U2|RW~1747 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.238      ; 4.841      ;
; -3.602 ; rw_96x8_sync:U2|RW~1177 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.860      ;
; -3.602 ; rw_96x8_sync:U2|RW~1954 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.843      ;
; -3.600 ; rw_96x8_sync:U2|RW~843  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.239      ; 4.834      ;
; -3.600 ; rw_96x8_sync:U2|RW~1743 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.859      ;
; -3.597 ; rw_96x8_sync:U2|RW~248  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.842      ;
; -3.595 ; rw_96x8_sync:U2|RW~283  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.855      ;
; -3.595 ; rw_96x8_sync:U2|RW~833  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.244      ; 4.834      ;
; -3.593 ; rw_96x8_sync:U2|RW~1586 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.847      ;
; -3.590 ; rw_96x8_sync:U2|RW~188  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.851      ;
; -3.586 ; rw_96x8_sync:U2|RW~497  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.829      ;
; -3.585 ; rw_96x8_sync:U2|RW~487  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.849      ;
; -3.581 ; rw_96x8_sync:U2|RW~1162 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.823      ;
; -3.581 ; rw_96x8_sync:U2|RW~241  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.823      ;
; -3.575 ; rw_96x8_sync:U2|RW~963  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.262      ; 4.832      ;
; -3.574 ; rw_96x8_sync:U2|RW~503  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.840      ;
; -3.570 ; rw_96x8_sync:U2|RW~923  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.818      ;
; -3.569 ; rw_96x8_sync:U2|RW~39   ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.825      ;
; -3.568 ; rw_96x8_sync:U2|RW~184  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.813      ;
; -3.565 ; rw_96x8_sync:U2|RW~1617 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.251      ; 4.811      ;
; -3.564 ; rw_96x8_sync:U2|RW~446  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.824      ;
; -3.564 ; rw_96x8_sync:U2|RW~584  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.818      ;
; -3.563 ; rw_96x8_sync:U2|RW~1721 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.804      ;
; -3.557 ; rw_96x8_sync:U2|RW~1049 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.815      ;
; -3.554 ; rw_96x8_sync:U2|RW~667  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.815      ;
; -3.550 ; rw_96x8_sync:U2|RW~1823 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.810      ;
; -3.548 ; rw_96x8_sync:U2|RW~664  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.814      ;
; -3.544 ; rw_96x8_sync:U2|RW~1889 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.238      ; 4.777      ;
; -3.543 ; rw_96x8_sync:U2|RW~369  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.245      ; 4.783      ;
; -3.542 ; rw_96x8_sync:U2|RW~1529 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.247      ; 4.784      ;
; -3.541 ; rw_96x8_sync:U2|RW~817  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.793      ;
; -3.541 ; rw_96x8_sync:U2|RW~471  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.269      ; 4.805      ;
; -3.538 ; rw_96x8_sync:U2|RW~1550 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.786      ;
; -3.538 ; rw_96x8_sync:U2|RW~1731 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.775      ;
; -3.537 ; rw_96x8_sync:U2|RW~355  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.249      ; 4.781      ;
; -3.536 ; rw_96x8_sync:U2|RW~312  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.787      ;
; -3.534 ; rw_96x8_sync:U2|RW~1468 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.784      ;
; -3.534 ; rw_96x8_sync:U2|RW~673  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.802      ;
; -3.532 ; rw_96x8_sync:U2|RW~171  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.263      ; 4.790      ;
; -3.532 ; rw_96x8_sync:U2|RW~321  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.256      ; 4.783      ;
; -3.532 ; rw_96x8_sync:U2|RW~360  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.242      ; 4.769      ;
; -3.527 ; rw_96x8_sync:U2|RW~88   ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.243      ; 4.765      ;
; -3.524 ; rw_96x8_sync:U2|RW~1773 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.776      ;
; -3.524 ; rw_96x8_sync:U2|RW~140  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.255      ; 4.774      ;
; -3.515 ; rw_96x8_sync:U2|RW~1713 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.756      ;
; -3.506 ; rw_96x8_sync:U2|RW~977  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.777      ;
; -3.501 ; rw_96x8_sync:U2|RW~657  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.273      ; 4.769      ;
; -3.496 ; rw_96x8_sync:U2|RW~693  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.282      ; 4.773      ;
; -3.496 ; rw_96x8_sync:U2|RW~688  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.732      ;
; -3.496 ; rw_96x8_sync:U2|RW~768  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.245      ; 4.736      ;
; -3.496 ; rw_96x8_sync:U2|RW~1634 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.251      ; 4.742      ;
; -3.494 ; rw_96x8_sync:U2|RW~1199 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.254      ; 4.743      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                  ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.532 ; rw_96x8_sync:U2|RW~1888 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.062      ;
; 1.585 ; rw_96x8_sync:U2|RW~111  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.110      ;
; 1.607 ; rw_96x8_sync:U2|RW~1840 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.137      ;
; 1.621 ; rw_96x8_sync:U2|RW~1547 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.151      ;
; 1.647 ; rw_96x8_sync:U2|RW~412  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.201      ;
; 1.654 ; rw_96x8_sync:U2|RW~1574 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.178      ;
; 1.662 ; rw_96x8_sync:U2|RW~578  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.185      ;
; 1.693 ; rw_96x8_sync:U2|RW~2016 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.223      ;
; 1.710 ; rw_96x8_sync:U2|RW~525  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.243      ;
; 1.722 ; rw_96x8_sync:U2|RW~846  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.246      ;
; 1.738 ; rw_96x8_sync:U2|RW~1798 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.271      ;
; 1.762 ; rw_96x8_sync:U2|RW~269  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.295      ;
; 1.769 ; rw_96x8_sync:U2|RW~2034 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.298      ;
; 1.769 ; rw_96x8_sync:U2|RW~2050 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.374      ; 2.287      ;
; 1.786 ; rw_96x8_sync:U2|RW~685  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.322      ;
; 1.788 ; rw_96x8_sync:U2|RW~1522 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.317      ;
; 1.796 ; rw_96x8_sync:U2|RW~270  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.326      ;
; 1.797 ; rw_96x8_sync:U2|RW~1702 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.097      ; 2.038      ;
; 1.811 ; rw_96x8_sync:U2|RW~1766 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.335      ;
; 1.832 ; rw_96x8_sync:U2|RW~1476 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.369      ;
; 1.845 ; rw_96x8_sync:U2|RW~1859 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.379      ;
; 1.860 ; rw_96x8_sync:U2|RW~498  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.389      ;
; 1.861 ; rw_96x8_sync:U2|RW~1831 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.395      ;
; 1.886 ; rw_96x8_sync:U2|RW~1291 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.419      ;
; 1.886 ; rw_96x8_sync:U2|RW~1037 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.419      ;
; 1.888 ; rw_96x8_sync:U2|RW~189  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.417      ; 2.449      ;
; 1.892 ; rw_96x8_sync:U2|RW~610  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.423      ;
; 1.898 ; rw_96x8_sync:U2|RW~655  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.423      ;
; 1.907 ; rw_96x8_sync:U2|RW~1670 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.459      ;
; 1.913 ; rw_96x8_sync:U2|RW~2055 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.441      ;
; 1.918 ; rw_96x8_sync:U2|RW~1026 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.382      ; 2.444      ;
; 1.922 ; rw_96x8_sync:U2|RW~1222 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.468      ;
; 1.928 ; rw_96x8_sync:U2|RW~1388 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.423      ; 2.495      ;
; 1.929 ; rw_96x8_sync:U2|RW~333  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.487      ;
; 1.929 ; rw_96x8_sync:U2|RW~2054 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.456      ;
; 1.932 ; rw_96x8_sync:U2|RW~2030 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.409      ; 2.485      ;
; 1.938 ; rw_96x8_sync:U2|RW~1523 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.484      ;
; 1.945 ; rw_96x8_sync:U2|RW~1540 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.497      ;
; 1.950 ; rw_96x8_sync:U2|RW~1696 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.482      ;
; 1.951 ; rw_96x8_sync:U2|RW~1348 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.488      ;
; 1.955 ; rw_96x8_sync:U2|RW~1427 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.496      ;
; 1.955 ; rw_96x8_sync:U2|RW~1539 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.488      ;
; 1.957 ; rw_96x8_sync:U2|RW~1376 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.487      ;
; 1.958 ; rw_96x8_sync:U2|RW~1319 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.509      ;
; 1.958 ; rw_96x8_sync:U2|RW~1997 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.509      ;
; 1.961 ; rw_96x8_sync:U2|RW~2044 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.499      ;
; 1.962 ; rw_96x8_sync:U2|RW~622  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.516      ;
; 1.980 ; rw_96x8_sync:U2|RW~1131 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.510      ;
; 1.986 ; rw_96x8_sync:U2|RW~1309 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.536      ;
; 1.988 ; rw_96x8_sync:U2|RW~873  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.520      ;
; 1.999 ; rw_96x8_sync:U2|RW~1949 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.534      ;
; 2.001 ; rw_96x8_sync:U2|RW~413  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.418      ; 2.563      ;
; 2.002 ; rw_96x8_sync:U2|RW~1664 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.556      ;
; 2.002 ; rw_96x8_sync:U2|RW~818  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.540      ;
; 2.007 ; rw_96x8_sync:U2|RW~95   ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.532      ;
; 2.008 ; rw_96x8_sync:U2|RW~1843 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.546      ;
; 2.010 ; rw_96x8_sync:U2|RW~901  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.560      ;
; 2.010 ; rw_96x8_sync:U2|RW~2059 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.548      ;
; 2.014 ; rw_96x8_sync:U2|RW~263  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.544      ;
; 2.016 ; rw_96x8_sync:U2|RW~1750 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.380      ; 2.540      ;
; 2.019 ; rw_96x8_sync:U2|RW~2035 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.565      ;
; 2.021 ; rw_96x8_sync:U2|RW~2051 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.556      ;
; 2.032 ; rw_96x8_sync:U2|RW~1328 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.562      ;
; 2.033 ; rw_96x8_sync:U2|RW~1852 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.571      ;
; 2.033 ; rw_96x8_sync:U2|RW~1283 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.587      ;
; 2.034 ; rw_96x8_sync:U2|RW~1267 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.093      ; 2.271      ;
; 2.035 ; rw_96x8_sync:U2|RW~864  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.570      ;
; 2.038 ; rw_96x8_sync:U2|RW~237  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.603      ;
; 2.048 ; rw_96x8_sync:U2|RW~1546 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.587      ;
; 2.050 ; rw_96x8_sync:U2|RW~1965 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.601      ;
; 2.052 ; rw_96x8_sync:U2|RW~764  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.590      ;
; 2.055 ; rw_96x8_sync:U2|RW~1603 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.589      ;
; 2.055 ; rw_96x8_sync:U2|RW~546  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.097      ; 2.296      ;
; 2.060 ; rw_96x8_sync:U2|RW~2028 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.614      ;
; 2.060 ; rw_96x8_sync:U2|RW~706  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.583      ;
; 2.067 ; rw_96x8_sync:U2|RW~1443 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.600      ;
; 2.072 ; rw_96x8_sync:U2|RW~1797 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.608      ;
; 2.080 ; rw_96x8_sync:U2|RW~1865 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.386      ; 2.610      ;
; 2.082 ; rw_96x8_sync:U2|RW~1891 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.618      ;
; 2.083 ; rw_96x8_sync:U2|RW~1315 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.615      ;
; 2.087 ; rw_96x8_sync:U2|RW~169  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.625      ;
; 2.088 ; rw_96x8_sync:U2|RW~781  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.625      ;
; 2.089 ; rw_96x8_sync:U2|RW~2032 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.618      ;
; 2.090 ; rw_96x8_sync:U2|RW~898  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.628      ;
; 2.093 ; rw_96x8_sync:U2|RW~1600 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.647      ;
; 2.097 ; rw_96x8_sync:U2|RW~2038 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.635      ;
; 2.099 ; rw_96x8_sync:U2|RW~157  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.417      ; 2.660      ;
; 2.101 ; rw_96x8_sync:U2|RW~317  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.666      ;
; 2.102 ; rw_96x8_sync:U2|RW~1635 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.638      ;
; 2.104 ; rw_96x8_sync:U2|RW~826  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.636      ;
; 2.105 ; rw_96x8_sync:U2|RW~141  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.655      ;
; 2.106 ; rw_96x8_sync:U2|RW~1803 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.639      ;
; 2.108 ; rw_96x8_sync:U2|RW~1252 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.660      ;
; 2.109 ; rw_96x8_sync:U2|RW~1796 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.638      ;
; 2.112 ; rw_96x8_sync:U2|RW~1363 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.657      ;
; 2.112 ; rw_96x8_sync:U2|RW~2057 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.389      ; 2.645      ;
; 2.113 ; rw_96x8_sync:U2|RW~1996 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.652      ;
; 2.115 ; rw_96x8_sync:U2|RW~1662 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.379      ; 2.638      ;
; 2.118 ; rw_96x8_sync:U2|RW~990  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.655      ;
; 2.119 ; rw_96x8_sync:U2|RW~1708 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.675      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~100         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1000        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1001        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1002        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1003        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1004        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1005        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1006        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1007        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1008        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1009        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~101         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1010        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1011        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1012        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1013        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1014        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1015        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1016        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1017        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1018        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1019        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~102         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1020        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1021        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1022        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1023        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1024        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1025        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1026        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1027        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1028        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1029        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~103         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1030        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1031        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1032        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1033        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1034        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1035        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1036        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1037        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1038        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1039        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~104         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1040        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1041        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1042        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1043        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1044        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1045        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1046        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1047        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1048        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1049        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~105         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1050        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1051        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1052        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1053        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1054        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1055        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1056        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1057        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1058        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1059        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~106         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1060        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1061        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1062        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1063        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1064        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1065        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1066        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1067        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1068        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 9.558 ; 9.873 ; Rise       ; clock           ;
;  address[0] ; clock      ; 9.391 ; 9.722 ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.841 ; 9.182 ; Rise       ; clock           ;
;  address[2] ; clock      ; 9.558 ; 9.873 ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.542 ; 8.901 ; Rise       ; clock           ;
;  address[4] ; clock      ; 7.765 ; 8.131 ; Rise       ; clock           ;
;  address[5] ; clock      ; 5.322 ; 5.522 ; Rise       ; clock           ;
;  address[6] ; clock      ; 7.847 ; 8.248 ; Rise       ; clock           ;
;  address[7] ; clock      ; 5.562 ; 5.800 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.245 ; 4.697 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 3.725 ; 4.202 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 2.995 ; 3.392 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.244 ; 4.616 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.389 ; 3.849 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 3.844 ; 4.350 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 3.571 ; 3.980 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.245 ; 4.697 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.214 ; 3.691 ; Rise       ; clock           ;
; writee      ; clock      ; 5.641 ; 6.140 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.443  ; 0.314  ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.493 ; -1.909 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.738 ; -2.179 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.846 ; -2.245 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.810 ; -2.205 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.161 ; -1.587 ; Rise       ; clock           ;
;  address[5] ; clock      ; 0.443  ; 0.314  ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.689 ; -2.111 ; Rise       ; clock           ;
;  address[7] ; clock      ; 0.173  ; 0.006  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.928 ; -1.257 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.997 ; -1.378 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -1.074 ; -1.479 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.928 ; -1.257 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.206 ; -1.580 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.039 ; -1.396 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.996 ; -1.376 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.029 ; -1.427 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.137 ; -1.536 ; Rise       ; clock           ;
; writee      ; clock      ; -1.742 ; -2.115 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 8.875 ; 8.952 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 6.696 ; 6.676 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 7.675 ; 7.624 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 7.736 ; 7.712 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 8.343 ; 8.320 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 8.129 ; 8.068 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.169 ; 7.126 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 8.875 ; 8.952 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 8.206 ; 8.128 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.266 ; 5.231 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.069 ; 5.046 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.266 ; 5.231 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.254 ; 5.221 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.057 ; 5.034 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.059 ; 5.041 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.073 ; 5.051 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.033 ; 5.017 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.064 ; 5.047 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.246 ; 5.191 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.189 ; 5.117 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.239 ; 5.178 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 4.969 ; 4.926 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 4.962 ; 4.911 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 4.954 ; 4.905 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 4.975 ; 4.933 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 4.951 ; 4.908 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.246 ; 5.191 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.970 ; 5.882 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 6.531 ; 6.510 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.201 ; 6.164 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 6.412 ; 6.402 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 6.586 ; 6.569 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 6.184 ; 6.210 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 6.163 ; 6.124 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.314 ; 7.393 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.970 ; 5.882 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 4.936 ; 4.920 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 4.972 ; 4.948 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.161 ; 5.125 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.149 ; 5.114 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 4.961 ; 4.937 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 4.963 ; 4.943 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 4.977 ; 4.953 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 4.936 ; 4.920 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 4.967 ; 4.949 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 4.857 ; 4.811 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.086 ; 5.016 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.134 ; 5.073 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 4.876 ; 4.832 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 4.869 ; 4.817 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 4.860 ; 4.811 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 4.881 ; 4.839 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 4.857 ; 4.814 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.141 ; 5.086 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.371  ; 8.312  ; 8.803  ; 8.736  ;
; address[0]    ; data_out[1] ; 11.017 ; 10.966 ; 11.366 ; 11.328 ;
; address[0]    ; data_out[2] ; 10.540 ; 10.471 ; 10.905 ; 10.836 ;
; address[0]    ; data_out[3] ; 10.650 ; 10.627 ; 11.015 ; 10.992 ;
; address[0]    ; data_out[4] ; 10.322 ; 10.274 ; 10.696 ; 10.640 ;
; address[0]    ; data_out[5] ; 10.539 ; 10.496 ; 10.918 ; 10.875 ;
; address[0]    ; data_out[6] ; 11.335 ; 11.400 ; 11.699 ; 11.772 ;
; address[0]    ; data_out[7] ; 10.204 ; 10.122 ; 10.568 ; 10.494 ;
; address[1]    ; data_out[0] ;        ; 10.078 ; 10.632 ;        ;
; address[1]    ; data_out[1] ; 11.149 ; 11.114 ; 11.508 ; 11.500 ;
; address[1]    ; data_out[2] ; 10.714 ; 10.703 ; 11.140 ; 11.102 ;
; address[1]    ; data_out[3] ; 10.864 ; 10.846 ; 11.302 ; 11.253 ;
; address[1]    ; data_out[4] ; 11.418 ; 11.326 ; 11.802 ; 11.784 ;
; address[1]    ; data_out[5] ; 10.912 ; 10.855 ; 11.263 ; 11.274 ;
; address[1]    ; data_out[6] ; 12.447 ; 12.433 ; 12.797 ; 12.921 ;
; address[1]    ; data_out[7] ; 11.158 ; 11.070 ; 11.584 ; 11.469 ;
; address[2]    ; data_out[0] ;        ; 9.979  ; 10.479 ;        ;
; address[2]    ; data_out[1] ; 11.050 ; 11.015 ; 11.355 ; 11.347 ;
; address[2]    ; data_out[2] ; 10.615 ; 10.604 ; 10.987 ; 10.949 ;
; address[2]    ; data_out[3] ; 10.765 ; 10.747 ; 11.149 ; 11.100 ;
; address[2]    ; data_out[4] ; 11.319 ; 11.227 ; 11.649 ; 11.631 ;
; address[2]    ; data_out[5] ; 10.813 ; 10.756 ; 11.110 ; 11.121 ;
; address[2]    ; data_out[6] ; 12.348 ; 12.334 ; 12.644 ; 12.768 ;
; address[2]    ; data_out[7] ; 11.059 ; 10.971 ; 11.431 ; 11.316 ;
; address[3]    ; data_out[0] ;        ; 10.687 ; 11.213 ;        ;
; address[3]    ; data_out[1] ; 11.758 ; 11.723 ; 12.089 ; 12.081 ;
; address[3]    ; data_out[2] ; 11.323 ; 11.312 ; 11.721 ; 11.683 ;
; address[3]    ; data_out[3] ; 11.473 ; 11.455 ; 11.883 ; 11.834 ;
; address[3]    ; data_out[4] ; 12.027 ; 11.935 ; 12.383 ; 12.365 ;
; address[3]    ; data_out[5] ; 11.521 ; 11.464 ; 11.844 ; 11.855 ;
; address[3]    ; data_out[6] ; 13.056 ; 13.042 ; 13.378 ; 13.502 ;
; address[3]    ; data_out[7] ; 11.767 ; 11.679 ; 12.165 ; 12.050 ;
; address[4]    ; data_out[0] ;        ; 9.349  ; 9.899  ;        ;
; address[4]    ; data_out[1] ; 10.420 ; 10.385 ; 10.775 ; 10.767 ;
; address[4]    ; data_out[2] ; 9.985  ; 9.974  ; 10.407 ; 10.369 ;
; address[4]    ; data_out[3] ; 10.135 ; 10.117 ; 10.569 ; 10.520 ;
; address[4]    ; data_out[4] ; 10.689 ; 10.597 ; 11.069 ; 11.051 ;
; address[4]    ; data_out[5] ; 10.183 ; 10.126 ; 10.530 ; 10.541 ;
; address[4]    ; data_out[6] ; 11.718 ; 11.704 ; 12.064 ; 12.188 ;
; address[4]    ; data_out[7] ; 10.429 ; 10.341 ; 10.851 ; 10.736 ;
; address[5]    ; data_out[0] ; 8.343  ; 6.486  ; 6.628  ; 8.389  ;
; address[5]    ; data_out[1] ; 9.219  ; 9.211  ; 9.460  ; 9.425  ;
; address[5]    ; data_out[2] ; 8.851  ; 8.813  ; 9.025  ; 9.014  ;
; address[5]    ; data_out[3] ; 9.013  ; 8.964  ; 9.175  ; 9.157  ;
; address[5]    ; data_out[4] ; 9.513  ; 9.495  ; 9.729  ; 9.637  ;
; address[5]    ; data_out[5] ; 8.974  ; 8.985  ; 9.223  ; 9.166  ;
; address[5]    ; data_out[6] ; 10.508 ; 10.632 ; 10.758 ; 10.744 ;
; address[5]    ; data_out[7] ; 9.295  ; 9.180  ; 9.469  ; 9.381  ;
; address[6]    ; data_out[0] ; 10.759 ; 8.663  ; 9.096  ; 11.119 ;
; address[6]    ; data_out[1] ; 11.635 ; 11.627 ; 12.190 ; 12.155 ;
; address[6]    ; data_out[2] ; 11.267 ; 11.229 ; 11.755 ; 11.744 ;
; address[6]    ; data_out[3] ; 11.429 ; 11.380 ; 11.905 ; 11.887 ;
; address[6]    ; data_out[4] ; 11.929 ; 11.911 ; 12.459 ; 12.367 ;
; address[6]    ; data_out[5] ; 11.390 ; 11.401 ; 11.953 ; 11.896 ;
; address[6]    ; data_out[6] ; 12.924 ; 13.048 ; 13.488 ; 13.474 ;
; address[6]    ; data_out[7] ; 11.711 ; 11.596 ; 12.199 ; 12.111 ;
; address[7]    ; data_out[0] ; 7.541  ; 6.914  ; 7.063  ; 7.586  ;
; address[7]    ; data_out[1] ; 8.417  ; 8.409  ; 8.657  ; 8.622  ;
; address[7]    ; data_out[2] ; 8.049  ; 8.011  ; 8.222  ; 8.211  ;
; address[7]    ; data_out[3] ; 8.211  ; 8.162  ; 8.372  ; 8.354  ;
; address[7]    ; data_out[4] ; 8.711  ; 8.693  ; 8.926  ; 8.834  ;
; address[7]    ; data_out[5] ; 8.172  ; 8.183  ; 8.420  ; 8.363  ;
; address[7]    ; data_out[6] ; 9.706  ; 9.830  ; 9.955  ; 9.941  ;
; address[7]    ; data_out[7] ; 8.493  ; 8.378  ; 8.666  ; 8.578  ;
; port_in_00[0] ; data_out[0] ; 6.998  ;        ;        ; 7.365  ;
; port_in_00[1] ; data_out[1] ; 5.685  ;        ;        ; 5.978  ;
; port_in_00[2] ; data_out[2] ; 6.334  ;        ;        ; 6.718  ;
; port_in_00[3] ; data_out[3] ; 5.635  ;        ;        ; 5.928  ;
; port_in_00[4] ; data_out[4] ; 6.445  ;        ;        ; 6.696  ;
; port_in_00[5] ; data_out[5] ; 5.706  ;        ;        ; 6.043  ;
; port_in_00[6] ; data_out[6] ; 7.612  ;        ;        ; 7.999  ;
; port_in_00[7] ; data_out[7] ; 6.638  ;        ;        ; 6.939  ;
; port_in_01[0] ; data_out[0] ; 6.930  ;        ;        ; 7.312  ;
; port_in_01[1] ; data_out[1] ; 6.148  ;        ;        ; 6.489  ;
; port_in_01[2] ; data_out[2] ; 5.741  ;        ;        ; 6.052  ;
; port_in_01[3] ; data_out[3] ; 5.870  ;        ;        ; 6.161  ;
; port_in_01[4] ; data_out[4] ; 6.551  ;        ;        ; 6.833  ;
; port_in_01[5] ; data_out[5] ; 5.477  ;        ;        ; 5.773  ;
; port_in_01[6] ; data_out[6] ; 7.460  ;        ;        ; 7.877  ;
; port_in_01[7] ; data_out[7] ; 6.319  ;        ;        ; 6.518  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.140  ; 8.083  ; 8.560  ; 8.497  ;
; address[0]    ; data_out[1] ; 10.554 ; 10.533 ; 10.983 ; 10.935 ;
; address[0]    ; data_out[2] ; 10.123 ; 10.082 ; 10.487 ; 10.446 ;
; address[0]    ; data_out[3] ; 10.275 ; 10.182 ; 10.634 ; 10.547 ;
; address[0]    ; data_out[4] ; 9.941  ; 9.896  ; 10.300 ; 10.261 ;
; address[0]    ; data_out[5] ; 10.165 ; 10.151 ; 10.542 ; 10.528 ;
; address[0]    ; data_out[6] ; 10.995 ; 11.048 ; 11.353 ; 11.412 ;
; address[0]    ; data_out[7] ; 9.842  ; 9.752  ; 10.200 ; 10.112 ;
; address[1]    ; data_out[0] ;        ; 9.747  ; 10.272 ;        ;
; address[1]    ; data_out[1] ; 10.349 ; 10.328 ; 10.814 ; 10.766 ;
; address[1]    ; data_out[2] ; 9.918  ; 9.877  ; 10.318 ; 10.277 ;
; address[1]    ; data_out[3] ; 10.070 ; 9.977  ; 10.465 ; 10.378 ;
; address[1]    ; data_out[4] ; 9.736  ; 9.691  ; 10.131 ; 10.092 ;
; address[1]    ; data_out[5] ; 9.960  ; 9.946  ; 10.373 ; 10.359 ;
; address[1]    ; data_out[6] ; 10.790 ; 10.843 ; 11.184 ; 11.243 ;
; address[1]    ; data_out[7] ; 9.637  ; 9.547  ; 10.031 ; 9.943  ;
; address[2]    ; data_out[0] ;        ; 9.651  ; 10.124 ;        ;
; address[2]    ; data_out[1] ; 10.253 ; 10.232 ; 10.666 ; 10.618 ;
; address[2]    ; data_out[2] ; 9.822  ; 9.781  ; 10.170 ; 10.129 ;
; address[2]    ; data_out[3] ; 9.974  ; 9.881  ; 10.317 ; 10.230 ;
; address[2]    ; data_out[4] ; 9.640  ; 9.595  ; 9.983  ; 9.944  ;
; address[2]    ; data_out[5] ; 9.864  ; 9.850  ; 10.225 ; 10.211 ;
; address[2]    ; data_out[6] ; 10.694 ; 10.747 ; 11.036 ; 11.095 ;
; address[2]    ; data_out[7] ; 9.541  ; 9.451  ; 9.883  ; 9.795  ;
; address[3]    ; data_out[0] ;        ; 10.331 ; 10.828 ;        ;
; address[3]    ; data_out[1] ; 10.933 ; 10.912 ; 11.370 ; 11.322 ;
; address[3]    ; data_out[2] ; 10.502 ; 10.461 ; 10.874 ; 10.833 ;
; address[3]    ; data_out[3] ; 10.654 ; 10.561 ; 11.021 ; 10.934 ;
; address[3]    ; data_out[4] ; 10.320 ; 10.275 ; 10.687 ; 10.648 ;
; address[3]    ; data_out[5] ; 10.544 ; 10.530 ; 10.929 ; 10.915 ;
; address[3]    ; data_out[6] ; 11.374 ; 11.427 ; 11.740 ; 11.799 ;
; address[3]    ; data_out[7] ; 10.221 ; 10.131 ; 10.587 ; 10.499 ;
; address[4]    ; data_out[0] ;        ; 9.048  ; 9.568  ;        ;
; address[4]    ; data_out[1] ; 9.650  ; 9.629  ; 10.110 ; 10.062 ;
; address[4]    ; data_out[2] ; 9.219  ; 9.178  ; 9.614  ; 9.573  ;
; address[4]    ; data_out[3] ; 9.371  ; 9.278  ; 9.761  ; 9.674  ;
; address[4]    ; data_out[4] ; 9.037  ; 8.992  ; 9.427  ; 9.388  ;
; address[4]    ; data_out[5] ; 9.261  ; 9.247  ; 9.669  ; 9.655  ;
; address[4]    ; data_out[6] ; 10.091 ; 10.144 ; 10.480 ; 10.539 ;
; address[4]    ; data_out[7] ; 8.938  ; 8.848  ; 9.327  ; 9.239  ;
; address[5]    ; data_out[0] ; 6.339  ; 6.256  ; 6.428  ; 6.393  ;
; address[5]    ; data_out[1] ; 6.414  ; 6.430  ; 6.606  ; 6.544  ;
; address[5]    ; data_out[2] ; 6.105  ; 6.066  ; 6.211  ; 6.201  ;
; address[5]    ; data_out[3] ; 6.259  ; 6.213  ; 6.357  ; 6.338  ;
; address[5]    ; data_out[4] ; 6.703  ; 6.712  ; 6.872  ; 6.759  ;
; address[5]    ; data_out[5] ; 6.211  ; 6.198  ; 6.371  ; 6.327  ;
; address[5]    ; data_out[6] ; 7.743  ; 7.818  ; 7.884  ; 7.910  ;
; address[5]    ; data_out[7] ; 6.528  ; 6.413  ; 6.635  ; 6.549  ;
; address[6]    ; data_out[0] ; 8.444  ; 8.361  ; 8.812  ; 8.777  ;
; address[6]    ; data_out[1] ; 8.828  ; 8.844  ; 9.362  ; 9.300  ;
; address[6]    ; data_out[2] ; 8.519  ; 8.480  ; 8.967  ; 8.957  ;
; address[6]    ; data_out[3] ; 8.673  ; 8.627  ; 9.113  ; 9.094  ;
; address[6]    ; data_out[4] ; 9.035  ; 9.061  ; 9.557  ; 9.459  ;
; address[6]    ; data_out[5] ; 8.625  ; 8.612  ; 9.127  ; 9.083  ;
; address[6]    ; data_out[6] ; 10.103 ; 10.182 ; 10.592 ; 10.611 ;
; address[6]    ; data_out[7] ; 8.933  ; 8.827  ; 9.391  ; 9.305  ;
; address[7]    ; data_out[0] ; 5.793  ; 6.746  ; 6.898  ; 5.816  ;
; address[7]    ; data_out[1] ; 6.346  ; 6.362  ; 6.591  ; 6.529  ;
; address[7]    ; data_out[2] ; 6.037  ; 5.998  ; 6.196  ; 6.186  ;
; address[7]    ; data_out[3] ; 6.191  ; 6.145  ; 6.342  ; 6.323  ;
; address[7]    ; data_out[4] ; 6.260  ; 6.215  ; 6.376  ; 6.337  ;
; address[7]    ; data_out[5] ; 6.143  ; 6.130  ; 6.356  ; 6.312  ;
; address[7]    ; data_out[6] ; 7.314  ; 7.367  ; 7.429  ; 7.488  ;
; address[7]    ; data_out[7] ; 6.161  ; 6.071  ; 6.276  ; 6.188  ;
; port_in_00[0] ; data_out[0] ; 6.821  ;        ;        ; 7.179  ;
; port_in_00[1] ; data_out[1] ; 5.572  ;        ;        ; 5.858  ;
; port_in_00[2] ; data_out[2] ; 6.162  ;        ;        ; 6.532  ;
; port_in_00[3] ; data_out[3] ; 5.526  ;        ;        ; 5.812  ;
; port_in_00[4] ; data_out[4] ; 6.297  ;        ;        ; 6.542  ;
; port_in_00[5] ; data_out[5] ; 5.562  ;        ;        ; 5.885  ;
; port_in_00[6] ; data_out[6] ; 7.469  ;        ;        ; 7.851  ;
; port_in_00[7] ; data_out[7] ; 6.451  ;        ;        ; 6.744  ;
; port_in_01[0] ; data_out[0] ; 6.756  ;        ;        ; 7.130  ;
; port_in_01[1] ; data_out[1] ; 5.975  ;        ;        ; 6.297  ;
; port_in_01[2] ; data_out[2] ; 5.627  ;        ;        ; 5.931  ;
; port_in_01[3] ; data_out[3] ; 5.720  ;        ;        ; 6.001  ;
; port_in_01[4] ; data_out[4] ; 6.397  ;        ;        ; 6.672  ;
; port_in_01[5] ; data_out[5] ; 5.373  ;        ;        ; 5.662  ;
; port_in_01[6] ; data_out[6] ; 7.321  ;        ;        ; 7.733  ;
; port_in_01[7] ; data_out[7] ; 6.178  ;        ;        ; 6.373  ;
+---------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.367 ; -17.203           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.894 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2201.450                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                  ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.367 ; rw_96x8_sync:U2|RW~1467 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.509      ;
; -2.261 ; rw_96x8_sync:U2|RW~1955 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.386      ;
; -2.250 ; rw_96x8_sync:U2|RW~1211 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.377      ;
; -2.239 ; rw_96x8_sync:U2|RW~347  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.376      ;
; -2.197 ; rw_96x8_sync:U2|RW~683  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.335      ;
; -2.196 ; rw_96x8_sync:U2|RW~1878 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.339      ;
; -2.182 ; rw_96x8_sync:U2|RW~1491 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.319      ;
; -2.176 ; rw_96x8_sync:U2|RW~1739 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.308      ;
; -2.163 ; rw_96x8_sync:U2|RW~177  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.293      ;
; -2.152 ; rw_96x8_sync:U2|RW~1605 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.292      ;
; -2.151 ; rw_96x8_sync:U2|RW~1737 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.277      ;
; -2.140 ; rw_96x8_sync:U2|RW~1857 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.270      ;
; -2.138 ; rw_96x8_sync:U2|RW~1535 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.287      ;
; -2.135 ; rw_96x8_sync:U2|RW~134  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.283      ;
; -2.121 ; rw_96x8_sync:U2|RW~1705 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.263      ;
; -2.119 ; rw_96x8_sync:U2|RW~427  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.268      ;
; -2.114 ; rw_96x8_sync:U2|RW~1578 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.251      ;
; -2.114 ; rw_96x8_sync:U2|RW~155  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.253      ;
; -2.111 ; rw_96x8_sync:U2|RW~1235 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.258      ;
; -2.107 ; rw_96x8_sync:U2|RW~1503 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.242      ;
; -2.100 ; rw_96x8_sync:U2|RW~1613 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.248      ;
; -2.097 ; rw_96x8_sync:U2|RW~1259 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.239      ;
; -2.091 ; rw_96x8_sync:U2|RW~162  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.224      ;
; -2.090 ; rw_96x8_sync:U2|RW~1775 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.224      ;
; -2.087 ; rw_96x8_sync:U2|RW~1247 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.222      ;
; -2.086 ; rw_96x8_sync:U2|RW~1727 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.234      ;
; -2.080 ; rw_96x8_sync:U2|RW~1562 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.220      ;
; -2.077 ; rw_96x8_sync:U2|RW~1519 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.224      ;
; -2.070 ; rw_96x8_sync:U2|RW~827  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.196      ;
; -2.069 ; rw_96x8_sync:U2|RW~409  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.209      ;
; -2.069 ; rw_96x8_sync:U2|RW~1921 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.136      ; 3.192      ;
; -2.068 ; rw_96x8_sync:U2|RW~515  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.210      ;
; -2.067 ; rw_96x8_sync:U2|RW~1177 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.206      ;
; -2.064 ; rw_96x8_sync:U2|RW~197  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.213      ;
; -2.061 ; rw_96x8_sync:U2|RW~1210 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.195      ;
; -2.059 ; rw_96x8_sync:U2|RW~1609 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.197      ;
; -2.058 ; rw_96x8_sync:U2|RW~702  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.199      ;
; -2.058 ; rw_96x8_sync:U2|RW~1960 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.131      ; 3.176      ;
; -2.054 ; rw_96x8_sync:U2|RW~833  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.182      ;
; -2.046 ; rw_96x8_sync:U2|RW~1049 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.185      ;
; -2.044 ; rw_96x8_sync:U2|RW~766  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.191      ;
; -2.043 ; rw_96x8_sync:U2|RW~843  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.169      ;
; -2.042 ; rw_96x8_sync:U2|RW~1251 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.188      ;
; -2.041 ; rw_96x8_sync:U2|RW~963  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.185      ;
; -2.041 ; rw_96x8_sync:U2|RW~1529 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.172      ;
; -2.040 ; rw_96x8_sync:U2|RW~923  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.177      ;
; -2.038 ; rw_96x8_sync:U2|RW~447  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.188      ;
; -2.034 ; rw_96x8_sync:U2|RW~1943 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.176      ;
; -2.033 ; rw_96x8_sync:U2|RW~1747 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.158      ;
; -2.032 ; rw_96x8_sync:U2|RW~1751 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.169      ;
; -2.031 ; rw_96x8_sync:U2|RW~1855 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.176      ;
; -2.030 ; rw_96x8_sync:U2|RW~1721 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.160      ;
; -2.027 ; rw_96x8_sync:U2|RW~1823 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.170      ;
; -2.025 ; rw_96x8_sync:U2|RW~1597 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.169      ;
; -2.023 ; rw_96x8_sync:U2|RW~817  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.161      ;
; -2.022 ; rw_96x8_sync:U2|RW~1550 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.157      ;
; -2.022 ; rw_96x8_sync:U2|RW~849  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.158      ;
; -2.021 ; rw_96x8_sync:U2|RW~1743 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.165      ;
; -2.021 ; rw_96x8_sync:U2|RW~1586 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.162      ;
; -2.017 ; rw_96x8_sync:U2|RW~1671 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.162      ;
; -2.015 ; rw_96x8_sync:U2|RW~188  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.156      ;
; -2.011 ; rw_96x8_sync:U2|RW~503  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.161      ;
; -2.006 ; rw_96x8_sync:U2|RW~1902 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.147      ;
; -2.005 ; rw_96x8_sync:U2|RW~1713 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.135      ;
; -2.003 ; rw_96x8_sync:U2|RW~487  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.151      ;
; -2.002 ; rw_96x8_sync:U2|RW~497  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.134      ;
; -2.002 ; rw_96x8_sync:U2|RW~1731 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.131      ;
; -2.001 ; rw_96x8_sync:U2|RW~241  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.131      ;
; -2.001 ; rw_96x8_sync:U2|RW~824  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.138      ;
; -1.994 ; rw_96x8_sync:U2|RW~1162 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.126      ;
; -1.992 ; rw_96x8_sync:U2|RW~2036 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.140      ;
; -1.991 ; rw_96x8_sync:U2|RW~1472 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.116      ;
; -1.991 ; rw_96x8_sync:U2|RW~1954 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.123      ;
; -1.989 ; rw_96x8_sync:U2|RW~1185 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.115      ;
; -1.988 ; rw_96x8_sync:U2|RW~1468 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.122      ;
; -1.987 ; rw_96x8_sync:U2|RW~171  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.130      ;
; -1.986 ; rw_96x8_sync:U2|RW~283  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.131      ;
; -1.986 ; rw_96x8_sync:U2|RW~39   ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.125      ;
; -1.986 ; rw_96x8_sync:U2|RW~355  ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.121      ;
; -1.982 ; rw_96x8_sync:U2|RW~952  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.118      ;
; -1.981 ; rw_96x8_sync:U2|RW~471  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.129      ;
; -1.979 ; rw_96x8_sync:U2|RW~446  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.126      ;
; -1.978 ; rw_96x8_sync:U2|RW~1773 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.114      ;
; -1.977 ; rw_96x8_sync:U2|RW~369  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.105      ;
; -1.976 ; rw_96x8_sync:U2|RW~1755 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.113      ;
; -1.976 ; rw_96x8_sync:U2|RW~248  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.108      ;
; -1.975 ; rw_96x8_sync:U2|RW~664  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.123      ;
; -1.974 ; rw_96x8_sync:U2|RW~1901 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.116      ;
; -1.973 ; rw_96x8_sync:U2|RW~321  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.109      ;
; -1.973 ; rw_96x8_sync:U2|RW~1889 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.137      ; 3.097      ;
; -1.972 ; rw_96x8_sync:U2|RW~1917 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.119      ;
; -1.969 ; rw_96x8_sync:U2|RW~584  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.106      ;
; -1.967 ; rw_96x8_sync:U2|RW~768  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.094      ;
; -1.963 ; rw_96x8_sync:U2|RW~108  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.101      ;
; -1.957 ; rw_96x8_sync:U2|RW~1933 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.092      ;
; -1.956 ; rw_96x8_sync:U2|RW~1196 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.090      ;
; -1.954 ; rw_96x8_sync:U2|RW~1164 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.091      ;
; -1.954 ; rw_96x8_sync:U2|RW~360  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.082      ;
; -1.952 ; rw_96x8_sync:U2|RW~1081 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.090      ;
; -1.952 ; rw_96x8_sync:U2|RW~184  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.084      ;
+--------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                  ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.894 ; rw_96x8_sync:U2|RW~1888 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.210      ;
; 0.930 ; rw_96x8_sync:U2|RW~111  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.245      ;
; 0.941 ; rw_96x8_sync:U2|RW~1547 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.260      ;
; 0.945 ; rw_96x8_sync:U2|RW~1840 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.261      ;
; 0.957 ; rw_96x8_sync:U2|RW~1574 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.273      ;
; 0.957 ; rw_96x8_sync:U2|RW~578  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.273      ;
; 0.975 ; rw_96x8_sync:U2|RW~2016 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.290      ;
; 0.989 ; rw_96x8_sync:U2|RW~412  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.324      ;
; 1.000 ; rw_96x8_sync:U2|RW~525  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.322      ;
; 1.000 ; rw_96x8_sync:U2|RW~1798 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.321      ;
; 1.013 ; rw_96x8_sync:U2|RW~846  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.329      ;
; 1.030 ; rw_96x8_sync:U2|RW~2034 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.349      ;
; 1.036 ; rw_96x8_sync:U2|RW~1522 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.355      ;
; 1.039 ; rw_96x8_sync:U2|RW~1702 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.060      ; 1.183      ;
; 1.044 ; rw_96x8_sync:U2|RW~1766 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.360      ;
; 1.048 ; rw_96x8_sync:U2|RW~269  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.370      ;
; 1.053 ; rw_96x8_sync:U2|RW~2050 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.366      ;
; 1.054 ; rw_96x8_sync:U2|RW~685  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.378      ;
; 1.056 ; rw_96x8_sync:U2|RW~1859 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.378      ;
; 1.063 ; rw_96x8_sync:U2|RW~1476 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.387      ;
; 1.077 ; rw_96x8_sync:U2|RW~270  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.398      ;
; 1.082 ; rw_96x8_sync:U2|RW~498  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.404      ;
; 1.086 ; rw_96x8_sync:U2|RW~1831 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.409      ;
; 1.101 ; rw_96x8_sync:U2|RW~655  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.416      ;
; 1.105 ; rw_96x8_sync:U2|RW~1026 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.424      ;
; 1.106 ; rw_96x8_sync:U2|RW~1037 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.428      ;
; 1.110 ; rw_96x8_sync:U2|RW~1291 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.434      ;
; 1.110 ; rw_96x8_sync:U2|RW~610  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.434      ;
; 1.112 ; rw_96x8_sync:U2|RW~1222 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.443      ;
; 1.116 ; rw_96x8_sync:U2|RW~189  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.255      ; 1.455      ;
; 1.119 ; rw_96x8_sync:U2|RW~333  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.254      ; 1.457      ;
; 1.120 ; rw_96x8_sync:U2|RW~1670 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.252      ; 1.456      ;
; 1.122 ; rw_96x8_sync:U2|RW~1348 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.446      ;
; 1.123 ; rw_96x8_sync:U2|RW~2055 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.441      ;
; 1.125 ; rw_96x8_sync:U2|RW~2030 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.252      ; 1.461      ;
; 1.135 ; rw_96x8_sync:U2|RW~1427 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.462      ;
; 1.136 ; rw_96x8_sync:U2|RW~622  ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.473      ;
; 1.139 ; rw_96x8_sync:U2|RW~1696 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.456      ;
; 1.140 ; rw_96x8_sync:U2|RW~2054 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.459      ;
; 1.141 ; rw_96x8_sync:U2|RW~1523 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.473      ;
; 1.147 ; rw_96x8_sync:U2|RW~1376 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.463      ;
; 1.149 ; rw_96x8_sync:U2|RW~1539 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.472      ;
; 1.150 ; rw_96x8_sync:U2|RW~1997 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.483      ;
; 1.154 ; rw_96x8_sync:U2|RW~1319 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.487      ;
; 1.156 ; rw_96x8_sync:U2|RW~2044 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.479      ;
; 1.158 ; rw_96x8_sync:U2|RW~1750 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.474      ;
; 1.161 ; rw_96x8_sync:U2|RW~1540 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.496      ;
; 1.161 ; rw_96x8_sync:U2|RW~1131 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.480      ;
; 1.161 ; rw_96x8_sync:U2|RW~818  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.488      ;
; 1.162 ; rw_96x8_sync:U2|RW~1843 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.490      ;
; 1.164 ; rw_96x8_sync:U2|RW~873  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.482      ;
; 1.167 ; rw_96x8_sync:U2|RW~1309 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.499      ;
; 1.172 ; rw_96x8_sync:U2|RW~1388 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.259      ; 1.515      ;
; 1.172 ; rw_96x8_sync:U2|RW~901  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.506      ;
; 1.174 ; rw_96x8_sync:U2|RW~263  ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.493      ;
; 1.181 ; rw_96x8_sync:U2|RW~95   ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.496      ;
; 1.182 ; rw_96x8_sync:U2|RW~1949 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.504      ;
; 1.184 ; rw_96x8_sync:U2|RW~1603 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.506      ;
; 1.184 ; rw_96x8_sync:U2|RW~413  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.256      ; 1.524      ;
; 1.188 ; rw_96x8_sync:U2|RW~2051 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.514      ;
; 1.188 ; rw_96x8_sync:U2|RW~2035 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.520      ;
; 1.189 ; rw_96x8_sync:U2|RW~1664 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.522      ;
; 1.190 ; rw_96x8_sync:U2|RW~1267 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.332      ;
; 1.195 ; rw_96x8_sync:U2|RW~1852 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.517      ;
; 1.196 ; rw_96x8_sync:U2|RW~1283 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.254      ; 1.534      ;
; 1.198 ; rw_96x8_sync:U2|RW~1328 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.514      ;
; 1.199 ; rw_96x8_sync:U2|RW~864  ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.517      ;
; 1.199 ; rw_96x8_sync:U2|RW~546  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.060      ; 1.343      ;
; 1.201 ; rw_96x8_sync:U2|RW~1315 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.522      ;
; 1.201 ; rw_96x8_sync:U2|RW~706  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.517      ;
; 1.201 ; rw_96x8_sync:U2|RW~764  ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.524      ;
; 1.203 ; rw_96x8_sync:U2|RW~237  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.260      ; 1.547      ;
; 1.205 ; rw_96x8_sync:U2|RW~2059 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.533      ;
; 1.206 ; rw_96x8_sync:U2|RW~898  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.533      ;
; 1.207 ; rw_96x8_sync:U2|RW~1797 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.529      ;
; 1.208 ; rw_96x8_sync:U2|RW~1965 ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.541      ;
; 1.213 ; rw_96x8_sync:U2|RW~2028 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.548      ;
; 1.216 ; rw_96x8_sync:U2|RW~1443 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.538      ;
; 1.216 ; rw_96x8_sync:U2|RW~781  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.541      ;
; 1.217 ; rw_96x8_sync:U2|RW~1891 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.544      ;
; 1.219 ; rw_96x8_sync:U2|RW~2032 ; rw_96x8_sync:U2|data_out[7] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.534      ;
; 1.223 ; rw_96x8_sync:U2|RW~2038 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.548      ;
; 1.223 ; rw_96x8_sync:U2|RW~1635 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.550      ;
; 1.225 ; rw_96x8_sync:U2|RW~1546 ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.551      ;
; 1.225 ; rw_96x8_sync:U2|RW~826  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.550      ;
; 1.228 ; rw_96x8_sync:U2|RW~1865 ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.545      ;
; 1.229 ; rw_96x8_sync:U2|RW~317  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.262      ; 1.575      ;
; 1.230 ; rw_96x8_sync:U2|RW~169  ; rw_96x8_sync:U2|data_out[0] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.553      ;
; 1.233 ; rw_96x8_sync:U2|RW~2014 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.252      ; 1.569      ;
; 1.233 ; rw_96x8_sync:U2|RW~1796 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.552      ;
; 1.234 ; rw_96x8_sync:U2|RW~1252 ; rw_96x8_sync:U2|data_out[3] ; clock        ; clock       ; 0.000        ; 0.250      ; 1.568      ;
; 1.234 ; rw_96x8_sync:U2|RW~954  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.559      ;
; 1.236 ; rw_96x8_sync:U2|RW~1662 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.231      ; 1.551      ;
; 1.238 ; rw_96x8_sync:U2|RW~1803 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.562      ;
; 1.241 ; rw_96x8_sync:U2|RW~141  ; rw_96x8_sync:U2|data_out[4] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.574      ;
; 1.241 ; rw_96x8_sync:U2|RW~1351 ; rw_96x8_sync:U2|data_out[6] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.565      ;
; 1.241 ; rw_96x8_sync:U2|RW~1811 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.568      ;
; 1.242 ; rw_96x8_sync:U2|RW~1542 ; rw_96x8_sync:U2|data_out[5] ; clock        ; clock       ; 0.000        ; 0.252      ; 1.578      ;
; 1.242 ; rw_96x8_sync:U2|RW~1363 ; rw_96x8_sync:U2|data_out[2] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.573      ;
; 1.243 ; rw_96x8_sync:U2|RW~626  ; rw_96x8_sync:U2|data_out[1] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.565      ;
+-------+-------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; output_ports:U3|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:U1|data_out[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~100         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1000        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1001        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1002        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1003        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1004        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1005        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1006        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1007        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1008        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1009        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~101         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1010        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1011        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1012        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1013        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1014        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1015        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1016        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1017        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1018        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1019        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~102         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1020        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1021        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1022        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1023        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1024        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1025        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1026        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1027        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1028        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1029        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~103         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1030        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1031        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1032        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1033        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1034        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1035        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1036        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1037        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1038        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1039        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~104         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1040        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1041        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1042        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1043        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1044        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1045        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1046        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1047        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1048        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1049        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~105         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1050        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1051        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1052        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1053        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1054        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1055        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1056        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1057        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1058        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1059        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~106         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1060        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1061        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1062        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1063        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1064        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1065        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1066        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1067        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:U2|RW~1068        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 6.314 ; 6.805 ; Rise       ; clock           ;
;  address[0] ; clock      ; 6.287 ; 6.757 ; Rise       ; clock           ;
;  address[1] ; clock      ; 6.021 ; 6.382 ; Rise       ; clock           ;
;  address[2] ; clock      ; 6.314 ; 6.805 ; Rise       ; clock           ;
;  address[3] ; clock      ; 5.835 ; 6.196 ; Rise       ; clock           ;
;  address[4] ; clock      ; 5.301 ; 5.647 ; Rise       ; clock           ;
;  address[5] ; clock      ; 3.549 ; 4.031 ; Rise       ; clock           ;
;  address[6] ; clock      ; 5.204 ; 5.698 ; Rise       ; clock           ;
;  address[7] ; clock      ; 3.862 ; 4.107 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 2.734 ; 3.595 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 2.434 ; 3.269 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 1.886 ; 2.664 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 2.734 ; 3.560 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 2.199 ; 2.973 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 2.473 ; 3.349 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 2.252 ; 3.040 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 2.726 ; 3.595 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.080 ; 2.903 ; Rise       ; clock           ;
; writee      ; clock      ; 3.803 ; 4.368 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.294  ; -0.009 ; Rise       ; clock           ;
;  address[0] ; clock      ; -0.993 ; -1.606 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.134 ; -1.815 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.223 ; -1.868 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.175 ; -1.843 ; Rise       ; clock           ;
;  address[4] ; clock      ; -0.787 ; -1.457 ; Rise       ; clock           ;
;  address[5] ; clock      ; 0.294  ; -0.009 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.105 ; -1.813 ; Rise       ; clock           ;
;  address[7] ; clock      ; 0.094  ; -0.188 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.619 ; -1.189 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.666 ; -1.284 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.727 ; -1.355 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.619 ; -1.189 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.793 ; -1.399 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.720 ; -1.303 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.672 ; -1.283 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.702 ; -1.321 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.766 ; -1.415 ; Rise       ; clock           ;
; writee      ; clock      ; -1.101 ; -1.717 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.716 ; 5.891 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.177 ; 4.315 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 4.888 ; 4.915 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 4.934 ; 4.972 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 5.405 ; 5.410 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 5.189 ; 5.242 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.567 ; 4.580 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 5.716 ; 5.891 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.169 ; 5.273 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.288 ; 3.344 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.183 ; 3.231 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.288 ; 3.344 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.277 ; 3.334 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.185 ; 3.226 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.180 ; 3.228 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.193 ; 3.236 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.156 ; 3.205 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.184 ; 3.229 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.275 ; 3.326 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.225 ; 3.268 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.259 ; 3.310 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.106 ; 3.138 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.096 ; 3.127 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.090 ; 3.121 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.110 ; 3.144 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.087 ; 3.119 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.275 ; 3.326 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.674 ; 3.748 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.073 ; 4.206 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 3.870 ; 3.877 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.997 ; 4.003 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 4.115 ; 4.162 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 3.868 ; 3.978 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 3.853 ; 3.846 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 4.646 ; 4.828 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.674 ; 3.748 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.093 ; 3.140 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.120 ; 3.166 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.220 ; 3.274 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.209 ; 3.264 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.123 ; 3.162 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.117 ; 3.164 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.130 ; 3.171 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.093 ; 3.140 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.121 ; 3.164 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.026 ; 3.057 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.160 ; 3.201 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.192 ; 3.240 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.045 ; 3.076 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.036 ; 3.065 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.030 ; 3.059 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.049 ; 3.081 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.026 ; 3.057 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.208 ; 3.256 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.323 ; 5.398 ; 6.113 ; 6.181 ;
; address[0]    ; data_out[1] ; 7.030 ; 7.057 ; 7.876 ; 7.903 ;
; address[0]    ; data_out[2] ; 6.701 ; 6.739 ; 7.573 ; 7.611 ;
; address[0]    ; data_out[3] ; 6.824 ; 6.829 ; 7.697 ; 7.702 ;
; address[0]    ; data_out[4] ; 6.570 ; 6.623 ; 7.443 ; 7.496 ;
; address[0]    ; data_out[5] ; 6.745 ; 6.758 ; 7.586 ; 7.599 ;
; address[0]    ; data_out[6] ; 7.269 ; 7.444 ; 8.138 ; 8.313 ;
; address[0]    ; data_out[7] ; 6.406 ; 6.509 ; 7.273 ; 7.377 ;
; address[1]    ; data_out[0] ;       ; 6.611 ; 7.142 ;       ;
; address[1]    ; data_out[1] ; 7.323 ; 7.333 ; 7.763 ; 7.792 ;
; address[1]    ; data_out[2] ; 7.035 ; 7.048 ; 7.521 ; 7.516 ;
; address[1]    ; data_out[3] ; 7.131 ; 7.150 ; 7.616 ; 7.616 ;
; address[1]    ; data_out[4] ; 7.440 ; 7.478 ; 7.890 ; 7.981 ;
; address[1]    ; data_out[5] ; 7.177 ; 7.161 ; 7.614 ; 7.635 ;
; address[1]    ; data_out[6] ; 8.158 ; 8.278 ; 8.584 ; 8.799 ;
; address[1]    ; data_out[7] ; 7.193 ; 7.278 ; 7.686 ; 7.753 ;
; address[2]    ; data_out[0] ;       ; 6.539 ; 6.955 ;       ;
; address[2]    ; data_out[1] ; 7.251 ; 7.261 ; 7.576 ; 7.605 ;
; address[2]    ; data_out[2] ; 6.963 ; 6.976 ; 7.334 ; 7.329 ;
; address[2]    ; data_out[3] ; 7.059 ; 7.078 ; 7.429 ; 7.429 ;
; address[2]    ; data_out[4] ; 7.368 ; 7.406 ; 7.703 ; 7.794 ;
; address[2]    ; data_out[5] ; 7.105 ; 7.089 ; 7.427 ; 7.448 ;
; address[2]    ; data_out[6] ; 8.086 ; 8.206 ; 8.397 ; 8.612 ;
; address[2]    ; data_out[7] ; 7.121 ; 7.206 ; 7.499 ; 7.566 ;
; address[3]    ; data_out[0] ;       ; 6.954 ; 7.433 ;       ;
; address[3]    ; data_out[1] ; 7.666 ; 7.676 ; 8.054 ; 8.083 ;
; address[3]    ; data_out[2] ; 7.378 ; 7.391 ; 7.812 ; 7.807 ;
; address[3]    ; data_out[3] ; 7.474 ; 7.493 ; 7.907 ; 7.907 ;
; address[3]    ; data_out[4] ; 7.783 ; 7.821 ; 8.181 ; 8.272 ;
; address[3]    ; data_out[5] ; 7.520 ; 7.504 ; 7.905 ; 7.926 ;
; address[3]    ; data_out[6] ; 8.501 ; 8.621 ; 8.875 ; 9.090 ;
; address[3]    ; data_out[7] ; 7.536 ; 7.621 ; 7.977 ; 8.044 ;
; address[4]    ; data_out[0] ;       ; 6.152 ; 6.633 ;       ;
; address[4]    ; data_out[1] ; 6.864 ; 6.874 ; 7.254 ; 7.283 ;
; address[4]    ; data_out[2] ; 6.576 ; 6.589 ; 7.012 ; 7.007 ;
; address[4]    ; data_out[3] ; 6.672 ; 6.691 ; 7.107 ; 7.107 ;
; address[4]    ; data_out[4] ; 6.981 ; 7.019 ; 7.381 ; 7.472 ;
; address[4]    ; data_out[5] ; 6.718 ; 6.702 ; 7.105 ; 7.126 ;
; address[4]    ; data_out[6] ; 7.699 ; 7.819 ; 8.075 ; 8.290 ;
; address[4]    ; data_out[7] ; 6.734 ; 6.819 ; 7.177 ; 7.244 ;
; address[5]    ; data_out[0] ; 5.175 ; 4.259 ; 4.348 ; 5.683 ;
; address[5]    ; data_out[1] ; 5.796 ; 5.825 ; 6.395 ; 6.405 ;
; address[5]    ; data_out[2] ; 5.554 ; 5.549 ; 6.107 ; 6.120 ;
; address[5]    ; data_out[3] ; 5.649 ; 5.649 ; 6.203 ; 6.222 ;
; address[5]    ; data_out[4] ; 5.923 ; 6.014 ; 6.512 ; 6.550 ;
; address[5]    ; data_out[5] ; 5.647 ; 5.668 ; 6.249 ; 6.233 ;
; address[5]    ; data_out[6] ; 6.617 ; 6.832 ; 7.230 ; 7.350 ;
; address[5]    ; data_out[7] ; 5.719 ; 5.786 ; 6.265 ; 6.350 ;
; address[6]    ; data_out[0] ; 6.717 ; 5.676 ; 6.168 ; 7.733 ;
; address[6]    ; data_out[1] ; 7.338 ; 7.367 ; 8.445 ; 8.455 ;
; address[6]    ; data_out[2] ; 7.096 ; 7.091 ; 8.157 ; 8.170 ;
; address[6]    ; data_out[3] ; 7.191 ; 7.191 ; 8.253 ; 8.272 ;
; address[6]    ; data_out[4] ; 7.465 ; 7.556 ; 8.562 ; 8.600 ;
; address[6]    ; data_out[5] ; 7.189 ; 7.210 ; 8.299 ; 8.283 ;
; address[6]    ; data_out[6] ; 8.159 ; 8.374 ; 9.280 ; 9.400 ;
; address[6]    ; data_out[7] ; 7.261 ; 7.328 ; 8.315 ; 8.400 ;
; address[7]    ; data_out[0] ; 4.690 ; 4.477 ; 4.756 ; 5.187 ;
; address[7]    ; data_out[1] ; 5.311 ; 5.340 ; 5.899 ; 5.909 ;
; address[7]    ; data_out[2] ; 5.069 ; 5.064 ; 5.611 ; 5.624 ;
; address[7]    ; data_out[3] ; 5.164 ; 5.164 ; 5.707 ; 5.726 ;
; address[7]    ; data_out[4] ; 5.438 ; 5.529 ; 6.016 ; 6.054 ;
; address[7]    ; data_out[5] ; 5.162 ; 5.183 ; 5.753 ; 5.737 ;
; address[7]    ; data_out[6] ; 6.132 ; 6.347 ; 6.734 ; 6.854 ;
; address[7]    ; data_out[7] ; 5.234 ; 5.301 ; 5.769 ; 5.854 ;
; port_in_00[0] ; data_out[0] ; 4.442 ;       ;       ; 5.152 ;
; port_in_00[1] ; data_out[1] ; 3.630 ;       ;       ; 4.184 ;
; port_in_00[2] ; data_out[2] ; 4.084 ;       ;       ; 4.716 ;
; port_in_00[3] ; data_out[3] ; 3.613 ;       ;       ; 4.158 ;
; port_in_00[4] ; data_out[4] ; 4.068 ;       ;       ; 4.706 ;
; port_in_00[5] ; data_out[5] ; 3.657 ;       ;       ; 4.221 ;
; port_in_00[6] ; data_out[6] ; 4.894 ;       ;       ; 5.636 ;
; port_in_00[7] ; data_out[7] ; 4.169 ;       ;       ; 4.884 ;
; port_in_01[0] ; data_out[0] ; 4.394 ;       ;       ; 5.108 ;
; port_in_01[1] ; data_out[1] ; 3.935 ;       ;       ; 4.541 ;
; port_in_01[2] ; data_out[2] ; 3.695 ;       ;       ; 4.249 ;
; port_in_01[3] ; data_out[3] ; 3.758 ;       ;       ; 4.306 ;
; port_in_01[4] ; data_out[4] ; 4.140 ;       ;       ; 4.781 ;
; port_in_01[5] ; data_out[5] ; 3.517 ;       ;       ; 4.053 ;
; port_in_01[6] ; data_out[6] ; 4.815 ;       ;       ; 5.579 ;
; port_in_01[7] ; data_out[7] ; 3.936 ;       ;       ; 4.560 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.172 ; 5.247 ; 5.946 ; 6.014 ;
; address[0]    ; data_out[1] ; 6.782 ; 6.805 ; 7.555 ; 7.562 ;
; address[0]    ; data_out[2] ; 6.434 ; 6.440 ; 7.279 ; 7.285 ;
; address[0]    ; data_out[3] ; 6.506 ; 6.553 ; 7.352 ; 7.399 ;
; address[0]    ; data_out[4] ; 6.305 ; 6.388 ; 7.151 ; 7.241 ;
; address[0]    ; data_out[5] ; 6.514 ; 6.507 ; 7.329 ; 7.322 ;
; address[0]    ; data_out[6] ; 7.038 ; 7.219 ; 7.881 ; 8.063 ;
; address[0]    ; data_out[7] ; 6.180 ; 6.254 ; 7.021 ; 7.095 ;
; address[1]    ; data_out[0] ;       ; 6.393 ; 6.907 ;       ;
; address[1]    ; data_out[1] ; 6.707 ; 6.730 ; 7.256 ; 7.263 ;
; address[1]    ; data_out[2] ; 6.359 ; 6.365 ; 6.980 ; 6.986 ;
; address[1]    ; data_out[3] ; 6.431 ; 6.478 ; 7.053 ; 7.100 ;
; address[1]    ; data_out[4] ; 6.230 ; 6.313 ; 6.852 ; 6.942 ;
; address[1]    ; data_out[5] ; 6.439 ; 6.432 ; 7.030 ; 7.023 ;
; address[1]    ; data_out[6] ; 6.963 ; 7.144 ; 7.582 ; 7.764 ;
; address[1]    ; data_out[7] ; 6.105 ; 6.179 ; 6.722 ; 6.796 ;
; address[2]    ; data_out[0] ;       ; 6.325 ; 6.728 ;       ;
; address[2]    ; data_out[1] ; 6.639 ; 6.662 ; 7.077 ; 7.084 ;
; address[2]    ; data_out[2] ; 6.291 ; 6.297 ; 6.801 ; 6.807 ;
; address[2]    ; data_out[3] ; 6.363 ; 6.410 ; 6.874 ; 6.921 ;
; address[2]    ; data_out[4] ; 6.162 ; 6.245 ; 6.673 ; 6.763 ;
; address[2]    ; data_out[5] ; 6.371 ; 6.364 ; 6.851 ; 6.844 ;
; address[2]    ; data_out[6] ; 6.895 ; 7.076 ; 7.403 ; 7.585 ;
; address[2]    ; data_out[7] ; 6.037 ; 6.111 ; 6.543 ; 6.617 ;
; address[3]    ; data_out[0] ;       ; 6.722 ; 7.186 ;       ;
; address[3]    ; data_out[1] ; 7.036 ; 7.059 ; 7.535 ; 7.542 ;
; address[3]    ; data_out[2] ; 6.688 ; 6.694 ; 7.259 ; 7.265 ;
; address[3]    ; data_out[3] ; 6.760 ; 6.807 ; 7.332 ; 7.379 ;
; address[3]    ; data_out[4] ; 6.559 ; 6.642 ; 7.131 ; 7.221 ;
; address[3]    ; data_out[5] ; 6.768 ; 6.761 ; 7.309 ; 7.302 ;
; address[3]    ; data_out[6] ; 7.292 ; 7.473 ; 7.861 ; 8.043 ;
; address[3]    ; data_out[7] ; 6.434 ; 6.508 ; 7.001 ; 7.075 ;
; address[4]    ; data_out[0] ;       ; 5.952 ; 6.419 ;       ;
; address[4]    ; data_out[1] ; 6.266 ; 6.289 ; 6.768 ; 6.775 ;
; address[4]    ; data_out[2] ; 5.918 ; 5.924 ; 6.492 ; 6.498 ;
; address[4]    ; data_out[3] ; 5.990 ; 6.037 ; 6.565 ; 6.612 ;
; address[4]    ; data_out[4] ; 5.789 ; 5.872 ; 6.364 ; 6.454 ;
; address[4]    ; data_out[5] ; 5.998 ; 5.991 ; 6.542 ; 6.535 ;
; address[4]    ; data_out[6] ; 6.522 ; 6.703 ; 7.094 ; 7.276 ;
; address[4]    ; data_out[7] ; 5.664 ; 5.738 ; 6.234 ; 6.308 ;
; address[5]    ; data_out[0] ; 4.072 ; 4.107 ; 4.223 ; 4.294 ;
; address[5]    ; data_out[1] ; 4.099 ; 4.139 ; 4.478 ; 4.476 ;
; address[5]    ; data_out[2] ; 3.896 ; 3.889 ; 4.220 ; 4.233 ;
; address[5]    ; data_out[3] ; 3.988 ; 3.987 ; 4.314 ; 4.332 ;
; address[5]    ; data_out[4] ; 4.225 ; 4.327 ; 4.597 ; 4.620 ;
; address[5]    ; data_out[5] ; 3.980 ; 3.985 ; 4.337 ; 4.325 ;
; address[5]    ; data_out[6] ; 4.949 ; 5.130 ; 5.307 ; 5.451 ;
; address[5]    ; data_out[7] ; 4.050 ; 4.113 ; 4.367 ; 4.450 ;
; address[6]    ; data_out[0] ; 5.445 ; 5.480 ; 5.980 ; 6.051 ;
; address[6]    ; data_out[1] ; 5.640 ; 5.680 ; 6.540 ; 6.538 ;
; address[6]    ; data_out[2] ; 5.437 ; 5.430 ; 6.282 ; 6.295 ;
; address[6]    ; data_out[3] ; 5.529 ; 5.528 ; 6.376 ; 6.394 ;
; address[6]    ; data_out[4] ; 5.713 ; 5.823 ; 6.551 ; 6.592 ;
; address[6]    ; data_out[5] ; 5.521 ; 5.526 ; 6.399 ; 6.387 ;
; address[6]    ; data_out[6] ; 6.457 ; 6.639 ; 7.272 ; 7.427 ;
; address[6]    ; data_out[7] ; 5.588 ; 5.654 ; 6.420 ; 6.477 ;
; address[7]    ; data_out[0] ; 3.718 ; 4.365 ; 4.649 ; 3.982 ;
; address[7]    ; data_out[1] ; 4.042 ; 4.082 ; 4.447 ; 4.445 ;
; address[7]    ; data_out[2] ; 3.839 ; 3.832 ; 4.189 ; 4.202 ;
; address[7]    ; data_out[3] ; 3.931 ; 3.930 ; 4.283 ; 4.301 ;
; address[7]    ; data_out[4] ; 3.952 ; 4.035 ; 4.160 ; 4.250 ;
; address[7]    ; data_out[5] ; 3.923 ; 3.928 ; 4.306 ; 4.294 ;
; address[7]    ; data_out[6] ; 4.685 ; 4.866 ; 4.890 ; 5.072 ;
; address[7]    ; data_out[7] ; 3.827 ; 3.901 ; 4.030 ; 4.104 ;
; port_in_00[0] ; data_out[0] ; 4.327 ;       ;       ; 5.025 ;
; port_in_00[1] ; data_out[1] ; 3.551 ;       ;       ; 4.100 ;
; port_in_00[2] ; data_out[2] ; 3.971 ;       ;       ; 4.594 ;
; port_in_00[3] ; data_out[3] ; 3.537 ;       ;       ; 4.078 ;
; port_in_00[4] ; data_out[4] ; 3.968 ;       ;       ; 4.597 ;
; port_in_00[5] ; data_out[5] ; 3.559 ;       ;       ; 4.118 ;
; port_in_00[6] ; data_out[6] ; 4.800 ;       ;       ; 5.534 ;
; port_in_00[7] ; data_out[7] ; 4.049 ;       ;       ; 4.752 ;
; port_in_01[0] ; data_out[0] ; 4.280 ;       ;       ; 4.984 ;
; port_in_01[1] ; data_out[1] ; 3.817 ;       ;       ; 4.414 ;
; port_in_01[2] ; data_out[2] ; 3.616 ;       ;       ; 4.165 ;
; port_in_01[3] ; data_out[3] ; 3.658 ;       ;       ; 4.200 ;
; port_in_01[4] ; data_out[4] ; 4.039 ;       ;       ; 4.670 ;
; port_in_01[5] ; data_out[5] ; 3.445 ;       ;       ; 3.976 ;
; port_in_01[6] ; data_out[6] ; 4.724 ;       ;       ; 5.479 ;
; port_in_01[7] ; data_out[7] ; 3.843 ;       ;       ; 4.460 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.443  ; 0.894 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.443  ; 0.894 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -34.4   ; 0.0   ; 0.0      ; 0.0     ; -2201.45            ;
;  clock           ; -34.400 ; 0.000 ; N/A      ; N/A     ; -2201.450           ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 10.649 ; 10.958 ; Rise       ; clock           ;
;  address[0] ; clock      ; 10.453 ; 10.816 ; Rise       ; clock           ;
;  address[1] ; clock      ; 9.849  ; 10.217 ; Rise       ; clock           ;
;  address[2] ; clock      ; 10.649 ; 10.958 ; Rise       ; clock           ;
;  address[3] ; clock      ; 9.515  ; 9.910  ; Rise       ; clock           ;
;  address[4] ; clock      ; 8.713  ; 9.037  ; Rise       ; clock           ;
;  address[5] ; clock      ; 5.774  ; 6.051  ; Rise       ; clock           ;
;  address[6] ; clock      ; 8.813  ; 9.200  ; Rise       ; clock           ;
;  address[7] ; clock      ; 6.113  ; 6.383  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.737  ; 5.324  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 4.178  ; 4.800  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 3.392  ; 3.914  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 4.727  ; 5.269  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.812  ; 4.405  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 4.279  ; 4.978  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 4.010  ; 4.531  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.737  ; 5.324  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.606  ; 4.250  ; Rise       ; clock           ;
; writee      ; clock      ; 6.352  ; 6.873  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.507  ; 0.400  ; Rise       ; clock           ;
;  address[0] ; clock      ; -0.993 ; -1.606 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.134 ; -1.815 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.223 ; -1.868 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.175 ; -1.843 ; Rise       ; clock           ;
;  address[4] ; clock      ; -0.787 ; -1.457 ; Rise       ; clock           ;
;  address[5] ; clock      ; 0.507  ; 0.400  ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.105 ; -1.813 ; Rise       ; clock           ;
;  address[7] ; clock      ; 0.198  ; 0.087  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; -0.619 ; -1.189 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; -0.666 ; -1.284 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; -0.727 ; -1.355 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.619 ; -1.189 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.793 ; -1.399 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.720 ; -1.303 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.672 ; -1.283 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.702 ; -1.321 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.766 ; -1.415 ; Rise       ; clock           ;
; writee      ; clock      ; -1.101 ; -1.717 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 9.388 ; 9.488 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.097 ; 7.169 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 8.203 ; 8.202 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 8.225 ; 8.276 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 8.960 ; 8.955 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 8.755 ; 8.679 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.617 ; 7.622 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 9.388 ; 9.488 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 8.801 ; 8.795 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.539 ; 5.522 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.327 ; 5.336 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.539 ; 5.522 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.528 ; 5.510 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.314 ; 5.323 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.321 ; 5.331 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.332 ; 5.339 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.296 ; 5.287 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.328 ; 5.341 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.517 ; 5.505 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.449 ; 5.415 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.508 ; 5.484 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.216 ; 5.195 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.206 ; 5.177 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.198 ; 5.172 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.223 ; 5.204 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.198 ; 5.177 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.517 ; 5.505 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.674 ; 3.748 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.073 ; 4.206 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 3.870 ; 3.877 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 3.997 ; 4.003 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 4.115 ; 4.162 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 3.868 ; 3.978 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 3.853 ; 3.846 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 4.646 ; 4.828 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.674 ; 3.748 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.093 ; 3.140 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.120 ; 3.166 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.220 ; 3.274 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.209 ; 3.264 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.123 ; 3.162 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.117 ; 3.164 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.130 ; 3.171 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.093 ; 3.140 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.121 ; 3.164 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.026 ; 3.057 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.160 ; 3.201 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.192 ; 3.240 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.045 ; 3.076 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.036 ; 3.065 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.030 ; 3.059 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.049 ; 3.081 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.026 ; 3.057 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.208 ; 3.256 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.025  ; 9.033  ; 9.547  ; 9.546  ;
; address[0]    ; data_out[1] ; 11.920 ; 11.884 ; 12.431 ; 12.430 ;
; address[0]    ; data_out[2] ; 11.369 ; 11.347 ; 11.906 ; 11.893 ;
; address[0]    ; data_out[3] ; 11.486 ; 11.484 ; 12.025 ; 12.023 ;
; address[0]    ; data_out[4] ; 11.167 ; 11.095 ; 11.713 ; 11.637 ;
; address[0]    ; data_out[5] ; 11.386 ; 11.358 ; 11.918 ; 11.892 ;
; address[0]    ; data_out[6] ; 12.139 ; 12.239 ; 12.686 ; 12.786 ;
; address[0]    ; data_out[7] ; 11.019 ; 10.984 ; 11.557 ; 11.531 ;
; address[1]    ; data_out[0] ;        ; 11.012 ; 11.561 ;        ;
; address[1]    ; data_out[1] ; 12.103 ; 12.086 ; 12.511 ; 12.519 ;
; address[1]    ; data_out[2] ; 11.613 ; 11.618 ; 12.096 ; 12.071 ;
; address[1]    ; data_out[3] ; 11.777 ; 11.781 ; 12.268 ; 12.237 ;
; address[1]    ; data_out[4] ; 12.400 ; 12.288 ; 12.828 ; 12.803 ;
; address[1]    ; data_out[5] ; 11.839 ; 11.797 ; 12.235 ; 12.263 ;
; address[1]    ; data_out[6] ; 13.402 ; 13.404 ; 13.793 ; 13.952 ;
; address[1]    ; data_out[7] ; 12.096 ; 12.044 ; 12.580 ; 12.498 ;
; address[2]    ; data_out[0] ;        ; 10.934 ; 11.345 ;        ;
; address[2]    ; data_out[1] ; 12.025 ; 12.008 ; 12.295 ; 12.303 ;
; address[2]    ; data_out[2] ; 11.535 ; 11.540 ; 11.880 ; 11.855 ;
; address[2]    ; data_out[3] ; 11.699 ; 11.703 ; 12.052 ; 12.021 ;
; address[2]    ; data_out[4] ; 12.322 ; 12.210 ; 12.612 ; 12.587 ;
; address[2]    ; data_out[5] ; 11.761 ; 11.719 ; 12.019 ; 12.047 ;
; address[2]    ; data_out[6] ; 13.324 ; 13.326 ; 13.577 ; 13.736 ;
; address[2]    ; data_out[7] ; 12.018 ; 11.966 ; 12.364 ; 12.282 ;
; address[3]    ; data_out[0] ;        ; 11.700 ; 12.208 ;        ;
; address[3]    ; data_out[1] ; 12.791 ; 12.774 ; 13.158 ; 13.166 ;
; address[3]    ; data_out[2] ; 12.301 ; 12.306 ; 12.743 ; 12.718 ;
; address[3]    ; data_out[3] ; 12.465 ; 12.469 ; 12.915 ; 12.884 ;
; address[3]    ; data_out[4] ; 13.088 ; 12.976 ; 13.475 ; 13.450 ;
; address[3]    ; data_out[5] ; 12.527 ; 12.485 ; 12.882 ; 12.910 ;
; address[3]    ; data_out[6] ; 14.090 ; 14.092 ; 14.440 ; 14.599 ;
; address[3]    ; data_out[7] ; 12.784 ; 12.732 ; 13.227 ; 13.145 ;
; address[4]    ; data_out[0] ;        ; 10.223 ; 10.749 ;        ;
; address[4]    ; data_out[1] ; 11.314 ; 11.297 ; 11.699 ; 11.707 ;
; address[4]    ; data_out[2] ; 10.824 ; 10.829 ; 11.284 ; 11.259 ;
; address[4]    ; data_out[3] ; 10.988 ; 10.992 ; 11.456 ; 11.425 ;
; address[4]    ; data_out[4] ; 11.611 ; 11.499 ; 12.016 ; 11.991 ;
; address[4]    ; data_out[5] ; 11.050 ; 11.008 ; 11.423 ; 11.451 ;
; address[4]    ; data_out[6] ; 12.613 ; 12.615 ; 12.981 ; 13.140 ;
; address[4]    ; data_out[7] ; 11.307 ; 11.255 ; 11.768 ; 11.686 ;
; address[5]    ; data_out[0] ; 8.838  ; 6.951  ; 6.949  ; 9.000  ;
; address[5]    ; data_out[1] ; 9.788  ; 9.796  ; 10.091 ; 10.074 ;
; address[5]    ; data_out[2] ; 9.373  ; 9.348  ; 9.601  ; 9.606  ;
; address[5]    ; data_out[3] ; 9.545  ; 9.514  ; 9.765  ; 9.769  ;
; address[5]    ; data_out[4] ; 10.105 ; 10.080 ; 10.388 ; 10.276 ;
; address[5]    ; data_out[5] ; 9.512  ; 9.540  ; 9.827  ; 9.785  ;
; address[5]    ; data_out[6] ; 11.070 ; 11.229 ; 11.390 ; 11.392 ;
; address[5]    ; data_out[7] ; 9.857  ; 9.775  ; 10.084 ; 10.032 ;
; address[6]    ; data_out[0] ; 11.625 ; 9.478  ; 9.876  ; 12.244 ;
; address[6]    ; data_out[1] ; 12.575 ; 12.583 ; 13.335 ; 13.318 ;
; address[6]    ; data_out[2] ; 12.160 ; 12.135 ; 12.845 ; 12.850 ;
; address[6]    ; data_out[3] ; 12.332 ; 12.301 ; 13.009 ; 13.013 ;
; address[6]    ; data_out[4] ; 12.892 ; 12.867 ; 13.632 ; 13.520 ;
; address[6]    ; data_out[5] ; 12.299 ; 12.327 ; 13.071 ; 13.029 ;
; address[6]    ; data_out[6] ; 13.857 ; 14.016 ; 14.634 ; 14.636 ;
; address[6]    ; data_out[7] ; 12.644 ; 12.562 ; 13.328 ; 13.276 ;
; address[7]    ; data_out[0] ; 7.989  ; 7.368  ; 7.468  ; 8.104  ;
; address[7]    ; data_out[1] ; 8.939  ; 8.947  ; 9.195  ; 9.178  ;
; address[7]    ; data_out[2] ; 8.524  ; 8.499  ; 8.705  ; 8.710  ;
; address[7]    ; data_out[3] ; 8.696  ; 8.665  ; 8.869  ; 8.873  ;
; address[7]    ; data_out[4] ; 9.256  ; 9.231  ; 9.492  ; 9.380  ;
; address[7]    ; data_out[5] ; 8.663  ; 8.691  ; 8.931  ; 8.889  ;
; address[7]    ; data_out[6] ; 10.221 ; 10.380 ; 10.494 ; 10.496 ;
; address[7]    ; data_out[7] ; 9.008  ; 8.926  ; 9.188  ; 9.136  ;
; port_in_00[0] ; data_out[0] ; 7.549  ;        ;        ; 8.063  ;
; port_in_00[1] ; data_out[1] ; 6.106  ;        ;        ; 6.477  ;
; port_in_00[2] ; data_out[2] ; 6.809  ;        ;        ; 7.309  ;
; port_in_00[3] ; data_out[3] ; 6.043  ;        ;        ; 6.418  ;
; port_in_00[4] ; data_out[4] ; 6.937  ;        ;        ; 7.245  ;
; port_in_00[5] ; data_out[5] ; 6.127  ;        ;        ; 6.550  ;
; port_in_00[6] ; data_out[6] ; 8.090  ;        ;        ; 8.573  ;
; port_in_00[7] ; data_out[7] ; 7.145  ;        ;        ; 7.558  ;
; port_in_01[0] ; data_out[0] ; 7.480  ;        ;        ; 8.009  ;
; port_in_01[1] ; data_out[1] ; 6.617  ;        ;        ; 7.049  ;
; port_in_01[2] ; data_out[2] ; 6.157  ;        ;        ; 6.563  ;
; port_in_01[3] ; data_out[3] ; 6.302  ;        ;        ; 6.679  ;
; port_in_01[4] ; data_out[4] ; 7.039  ;        ;        ; 7.374  ;
; port_in_01[5] ; data_out[5] ; 5.869  ;        ;        ; 6.245  ;
; port_in_01[6] ; data_out[6] ; 7.919  ;        ;        ; 8.446  ;
; port_in_01[7] ; data_out[7] ; 6.778  ;        ;        ; 7.076  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.172 ; 5.247 ; 5.946 ; 6.014 ;
; address[0]    ; data_out[1] ; 6.782 ; 6.805 ; 7.555 ; 7.562 ;
; address[0]    ; data_out[2] ; 6.434 ; 6.440 ; 7.279 ; 7.285 ;
; address[0]    ; data_out[3] ; 6.506 ; 6.553 ; 7.352 ; 7.399 ;
; address[0]    ; data_out[4] ; 6.305 ; 6.388 ; 7.151 ; 7.241 ;
; address[0]    ; data_out[5] ; 6.514 ; 6.507 ; 7.329 ; 7.322 ;
; address[0]    ; data_out[6] ; 7.038 ; 7.219 ; 7.881 ; 8.063 ;
; address[0]    ; data_out[7] ; 6.180 ; 6.254 ; 7.021 ; 7.095 ;
; address[1]    ; data_out[0] ;       ; 6.393 ; 6.907 ;       ;
; address[1]    ; data_out[1] ; 6.707 ; 6.730 ; 7.256 ; 7.263 ;
; address[1]    ; data_out[2] ; 6.359 ; 6.365 ; 6.980 ; 6.986 ;
; address[1]    ; data_out[3] ; 6.431 ; 6.478 ; 7.053 ; 7.100 ;
; address[1]    ; data_out[4] ; 6.230 ; 6.313 ; 6.852 ; 6.942 ;
; address[1]    ; data_out[5] ; 6.439 ; 6.432 ; 7.030 ; 7.023 ;
; address[1]    ; data_out[6] ; 6.963 ; 7.144 ; 7.582 ; 7.764 ;
; address[1]    ; data_out[7] ; 6.105 ; 6.179 ; 6.722 ; 6.796 ;
; address[2]    ; data_out[0] ;       ; 6.325 ; 6.728 ;       ;
; address[2]    ; data_out[1] ; 6.639 ; 6.662 ; 7.077 ; 7.084 ;
; address[2]    ; data_out[2] ; 6.291 ; 6.297 ; 6.801 ; 6.807 ;
; address[2]    ; data_out[3] ; 6.363 ; 6.410 ; 6.874 ; 6.921 ;
; address[2]    ; data_out[4] ; 6.162 ; 6.245 ; 6.673 ; 6.763 ;
; address[2]    ; data_out[5] ; 6.371 ; 6.364 ; 6.851 ; 6.844 ;
; address[2]    ; data_out[6] ; 6.895 ; 7.076 ; 7.403 ; 7.585 ;
; address[2]    ; data_out[7] ; 6.037 ; 6.111 ; 6.543 ; 6.617 ;
; address[3]    ; data_out[0] ;       ; 6.722 ; 7.186 ;       ;
; address[3]    ; data_out[1] ; 7.036 ; 7.059 ; 7.535 ; 7.542 ;
; address[3]    ; data_out[2] ; 6.688 ; 6.694 ; 7.259 ; 7.265 ;
; address[3]    ; data_out[3] ; 6.760 ; 6.807 ; 7.332 ; 7.379 ;
; address[3]    ; data_out[4] ; 6.559 ; 6.642 ; 7.131 ; 7.221 ;
; address[3]    ; data_out[5] ; 6.768 ; 6.761 ; 7.309 ; 7.302 ;
; address[3]    ; data_out[6] ; 7.292 ; 7.473 ; 7.861 ; 8.043 ;
; address[3]    ; data_out[7] ; 6.434 ; 6.508 ; 7.001 ; 7.075 ;
; address[4]    ; data_out[0] ;       ; 5.952 ; 6.419 ;       ;
; address[4]    ; data_out[1] ; 6.266 ; 6.289 ; 6.768 ; 6.775 ;
; address[4]    ; data_out[2] ; 5.918 ; 5.924 ; 6.492 ; 6.498 ;
; address[4]    ; data_out[3] ; 5.990 ; 6.037 ; 6.565 ; 6.612 ;
; address[4]    ; data_out[4] ; 5.789 ; 5.872 ; 6.364 ; 6.454 ;
; address[4]    ; data_out[5] ; 5.998 ; 5.991 ; 6.542 ; 6.535 ;
; address[4]    ; data_out[6] ; 6.522 ; 6.703 ; 7.094 ; 7.276 ;
; address[4]    ; data_out[7] ; 5.664 ; 5.738 ; 6.234 ; 6.308 ;
; address[5]    ; data_out[0] ; 4.072 ; 4.107 ; 4.223 ; 4.294 ;
; address[5]    ; data_out[1] ; 4.099 ; 4.139 ; 4.478 ; 4.476 ;
; address[5]    ; data_out[2] ; 3.896 ; 3.889 ; 4.220 ; 4.233 ;
; address[5]    ; data_out[3] ; 3.988 ; 3.987 ; 4.314 ; 4.332 ;
; address[5]    ; data_out[4] ; 4.225 ; 4.327 ; 4.597 ; 4.620 ;
; address[5]    ; data_out[5] ; 3.980 ; 3.985 ; 4.337 ; 4.325 ;
; address[5]    ; data_out[6] ; 4.949 ; 5.130 ; 5.307 ; 5.451 ;
; address[5]    ; data_out[7] ; 4.050 ; 4.113 ; 4.367 ; 4.450 ;
; address[6]    ; data_out[0] ; 5.445 ; 5.480 ; 5.980 ; 6.051 ;
; address[6]    ; data_out[1] ; 5.640 ; 5.680 ; 6.540 ; 6.538 ;
; address[6]    ; data_out[2] ; 5.437 ; 5.430 ; 6.282 ; 6.295 ;
; address[6]    ; data_out[3] ; 5.529 ; 5.528 ; 6.376 ; 6.394 ;
; address[6]    ; data_out[4] ; 5.713 ; 5.823 ; 6.551 ; 6.592 ;
; address[6]    ; data_out[5] ; 5.521 ; 5.526 ; 6.399 ; 6.387 ;
; address[6]    ; data_out[6] ; 6.457 ; 6.639 ; 7.272 ; 7.427 ;
; address[6]    ; data_out[7] ; 5.588 ; 5.654 ; 6.420 ; 6.477 ;
; address[7]    ; data_out[0] ; 3.718 ; 4.365 ; 4.649 ; 3.982 ;
; address[7]    ; data_out[1] ; 4.042 ; 4.082 ; 4.447 ; 4.445 ;
; address[7]    ; data_out[2] ; 3.839 ; 3.832 ; 4.189 ; 4.202 ;
; address[7]    ; data_out[3] ; 3.931 ; 3.930 ; 4.283 ; 4.301 ;
; address[7]    ; data_out[4] ; 3.952 ; 4.035 ; 4.160 ; 4.250 ;
; address[7]    ; data_out[5] ; 3.923 ; 3.928 ; 4.306 ; 4.294 ;
; address[7]    ; data_out[6] ; 4.685 ; 4.866 ; 4.890 ; 5.072 ;
; address[7]    ; data_out[7] ; 3.827 ; 3.901 ; 4.030 ; 4.104 ;
; port_in_00[0] ; data_out[0] ; 4.327 ;       ;       ; 5.025 ;
; port_in_00[1] ; data_out[1] ; 3.551 ;       ;       ; 4.100 ;
; port_in_00[2] ; data_out[2] ; 3.971 ;       ;       ; 4.594 ;
; port_in_00[3] ; data_out[3] ; 3.537 ;       ;       ; 4.078 ;
; port_in_00[4] ; data_out[4] ; 3.968 ;       ;       ; 4.597 ;
; port_in_00[5] ; data_out[5] ; 3.559 ;       ;       ; 4.118 ;
; port_in_00[6] ; data_out[6] ; 4.800 ;       ;       ; 5.534 ;
; port_in_00[7] ; data_out[7] ; 4.049 ;       ;       ; 4.752 ;
; port_in_01[0] ; data_out[0] ; 4.280 ;       ;       ; 4.984 ;
; port_in_01[1] ; data_out[1] ; 3.817 ;       ;       ; 4.414 ;
; port_in_01[2] ; data_out[2] ; 3.616 ;       ;       ; 4.165 ;
; port_in_01[3] ; data_out[3] ; 3.658 ;       ;       ; 4.200 ;
; port_in_01[4] ; data_out[4] ; 4.039 ;       ;       ; 4.670 ;
; port_in_01[5] ; data_out[5] ; 3.445 ;       ;       ; 3.976 ;
; port_in_01[6] ; data_out[6] ; 4.724 ;       ;       ; 5.479 ;
; port_in_01[7] ; data_out[7] ; 3.843 ;       ;       ; 4.460 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writee                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 34    ; 34    ;
; Unconstrained Input Port Paths  ; 20861 ; 20861 ;
; Unconstrained Output Ports      ; 24    ; 24    ;
; Unconstrained Output Port Paths ; 111   ; 111   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 27 20:03:56 2024
Info: Command: quartus_sta memory_vhd -c memory_vhd
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory_vhd.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.443
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.443             -34.400 clock 
Info (332146): Worst-case hold slack is 1.691
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.691               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.953
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.953             -30.125 clock 
Info (332146): Worst-case hold slack is 1.532
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.532               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.367
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.367             -17.203 clock 
Info (332146): Worst-case hold slack is 0.894
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.894               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2201.450 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4687 megabytes
    Info: Processing ended: Mon May 27 20:03:59 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


