TimeQuest Timing Analyzer report for A
Tue Dec 12 19:04:44 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'RAM_outclock'
 13. Slow 1200mV 85C Model Setup: 'shift_CLK'
 14. Slow 1200mV 85C Model Setup: 'RAM_inclock'
 15. Slow 1200mV 85C Model Hold: 'RAM_inclock'
 16. Slow 1200mV 85C Model Hold: 'shift_CLK'
 17. Slow 1200mV 85C Model Hold: 'RAM_outclock'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_outclock'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_CLK'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'ADD_CLKA'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'ADD_CLKB'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'shift_CLK'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_inclock'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'latch_clk[0]'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'latch_clk[1]'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Slow 1200mV 85C Model Metastability Report
 33. Slow 1200mV 0C Model Fmax Summary
 34. Slow 1200mV 0C Model Setup Summary
 35. Slow 1200mV 0C Model Hold Summary
 36. Slow 1200mV 0C Model Recovery Summary
 37. Slow 1200mV 0C Model Removal Summary
 38. Slow 1200mV 0C Model Minimum Pulse Width Summary
 39. Slow 1200mV 0C Model Setup: 'RAM_outclock'
 40. Slow 1200mV 0C Model Setup: 'shift_CLK'
 41. Slow 1200mV 0C Model Setup: 'RAM_inclock'
 42. Slow 1200mV 0C Model Hold: 'RAM_inclock'
 43. Slow 1200mV 0C Model Hold: 'shift_CLK'
 44. Slow 1200mV 0C Model Hold: 'RAM_outclock'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_outclock'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_CLK'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKA'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKB'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'shift_CLK'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_inclock'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'latch_clk[0]'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'latch_clk[1]'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Propagation Delay
 58. Minimum Propagation Delay
 59. Slow 1200mV 0C Model Metastability Report
 60. Fast 1200mV 0C Model Setup Summary
 61. Fast 1200mV 0C Model Hold Summary
 62. Fast 1200mV 0C Model Recovery Summary
 63. Fast 1200mV 0C Model Removal Summary
 64. Fast 1200mV 0C Model Minimum Pulse Width Summary
 65. Fast 1200mV 0C Model Setup: 'RAM_outclock'
 66. Fast 1200mV 0C Model Setup: 'shift_CLK'
 67. Fast 1200mV 0C Model Setup: 'RAM_inclock'
 68. Fast 1200mV 0C Model Hold: 'RAM_inclock'
 69. Fast 1200mV 0C Model Hold: 'shift_CLK'
 70. Fast 1200mV 0C Model Hold: 'RAM_outclock'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_CLK'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_outclock'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'shift_CLK'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKA'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKB'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_inclock'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'latch_clk[0]'
 78. Fast 1200mV 0C Model Minimum Pulse Width: 'latch_clk[1]'
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Propagation Delay
 84. Minimum Propagation Delay
 85. Fast 1200mV 0C Model Metastability Report
 86. Multicorner Timing Analysis Summary
 87. Setup Times
 88. Hold Times
 89. Clock to Output Times
 90. Minimum Clock to Output Times
 91. Progagation Delay
 92. Minimum Progagation Delay
 93. Board Trace Model Assignments
 94. Input Transition Times
 95. Signal Integrity Metrics (Slow 1200mv 0c Model)
 96. Signal Integrity Metrics (Slow 1200mv 85c Model)
 97. Signal Integrity Metrics (Fast 1200mv 0c Model)
 98. Setup Transfers
 99. Hold Transfers
100. Report TCCS
101. Report RSKM
102. Unconstrained Paths
103. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; A                                                                  ;
; Device Family      ; Cyclone IV GX                                                      ;
; Device Name        ; EP4CGX22CF19C6                                                     ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; ADD_CLKA     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADD_CLKA }     ;
; ADD_CLKB     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADD_CLKB }     ;
; latch_clk[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { latch_clk[0] } ;
; latch_clk[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { latch_clk[1] } ;
; RAM_CLK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RAM_CLK }      ;
; RAM_inclock  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RAM_inclock }  ;
; RAM_outclock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RAM_outclock } ;
; shift_CLK    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { shift_CLK }    ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 723.59 MHz ; 250.0 MHz       ; shift_CLK  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; RAM_outclock ; -1.868 ; -29.888       ;
; shift_CLK    ; -0.382 ; -3.994        ;
; RAM_inclock  ; 0.086  ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 85C Model Hold Summary   ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; RAM_inclock  ; 0.157 ; 0.000         ;
; shift_CLK    ; 0.356 ; 0.000         ;
; RAM_outclock ; 2.283 ; 0.000         ;
+--------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------+--------+---------------------------+
; Clock        ; Slack  ; End Point TNS             ;
+--------------+--------+---------------------------+
; RAM_outclock ; -3.000 ; -37.784                   ;
; RAM_CLK      ; -3.000 ; -27.000                   ;
; ADD_CLKA     ; -3.000 ; -19.000                   ;
; ADD_CLKB     ; -3.000 ; -19.000                   ;
; shift_CLK    ; -3.000 ; -19.000                   ;
; RAM_inclock  ; -3.000 ; -9.522                    ;
; latch_clk[0] ; -3.000 ; -3.000                    ;
; latch_clk[1] ; -3.000 ; -3.000                    ;
+--------------+--------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RAM_outclock'                                                                                                                                                                                                                                                       ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
; -1.868 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.161     ; 2.616      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'shift_CLK'                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.382 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.313      ;
; -0.255 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.186      ;
; -0.253 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.184      ;
; -0.249 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.180      ;
; -0.247 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.178      ;
; -0.243 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.174      ;
; -0.243 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.174      ;
; -0.243 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.174      ;
; -0.242 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.173      ;
; -0.241 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.172      ;
; -0.241 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.172      ;
; -0.240 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.171      ;
; -0.240 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.171      ;
; -0.238 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.169      ;
; -0.238 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.169      ;
; -0.223 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.154      ;
; -0.220 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.151      ;
; -0.217 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.148      ;
; -0.216 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.147      ;
; -0.200 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.063     ; 1.132      ;
; -0.108 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.039      ;
; -0.108 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.039      ;
; -0.106 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.037      ;
; -0.104 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.035      ;
; -0.096 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.027      ;
; -0.095 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.026      ;
; -0.093 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.024      ;
; -0.093 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.024      ;
; -0.093 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.024      ;
; -0.092 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.023      ;
; -0.091 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 1.022      ;
; -0.085 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.065     ; 1.015      ;
; -0.063 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.994      ;
; -0.061 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.992      ;
; -0.044 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.975      ;
; -0.043 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.974      ;
; -0.041 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.972      ;
; 0.066  ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.865      ;
; 0.066  ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.865      ;
; 0.068  ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.863      ;
; 0.069  ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.862      ;
; 0.069  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.862      ;
; 0.081  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.850      ;
; 0.114  ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.817      ;
; 0.294  ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.637      ;
; 0.294  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.064     ; 0.637      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RAM_inclock'                                                                                                                                                                                                      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.086 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.210      ;
; 0.101 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.195      ;
; 0.111 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.185      ;
; 0.120 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.176      ;
; 0.125 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.171      ;
; 0.127 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.169      ;
; 0.142 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.283      ; 1.149      ;
; 0.142 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.154      ;
; 0.149 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 1.147      ;
; 0.236 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.287      ; 1.059      ;
; 0.242 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.287      ; 1.053      ;
; 0.247 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.287      ; 1.048      ;
; 0.260 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.292      ; 1.040      ;
; 0.275 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.287      ; 1.020      ;
; 0.277 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.292      ; 1.023      ;
; 0.289 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.283      ; 1.002      ;
; 0.304 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 0.992      ;
; 0.308 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.292      ; 0.992      ;
; 0.313 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 0.983      ;
; 0.314 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.292      ; 0.986      ;
; 0.315 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 0.981      ;
; 0.321 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.283      ; 0.970      ;
; 0.324 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.288      ; 0.972      ;
; 0.329 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.283      ; 0.962      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RAM_inclock'                                                                                                                                                                                                       ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.157 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.480      ; 0.864      ;
; 0.172 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.883      ;
; 0.174 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.480      ; 0.881      ;
; 0.174 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.885      ;
; 0.176 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.887      ;
; 0.182 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.488      ; 0.897      ;
; 0.183 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.894      ;
; 0.189 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.488      ; 0.904      ;
; 0.195 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.480      ; 0.902      ;
; 0.201 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.912      ;
; 0.204 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.488      ; 0.919      ;
; 0.225 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.936      ;
; 0.234 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.945      ;
; 0.234 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.488      ; 0.949      ;
; 0.236 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 0.947      ;
; 0.341 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.480      ; 1.048      ;
; 0.341 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.052      ;
; 0.352 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.063      ;
; 0.365 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.076      ;
; 0.370 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.081      ;
; 0.377 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.088      ;
; 0.381 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.092      ;
; 0.399 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.110      ;
; 0.402 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.484      ; 1.113      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'shift_CLK'                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.577      ;
; 0.505 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.726      ;
; 0.507 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.728      ;
; 0.512 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.733      ;
; 0.513 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.734      ;
; 0.514 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.735      ;
; 0.515 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.736      ;
; 0.515 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.736      ;
; 0.624 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.845      ;
; 0.645 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.866      ;
; 0.646 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.867      ;
; 0.648 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.869      ;
; 0.662 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.883      ;
; 0.679 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.063      ; 0.899      ;
; 0.683 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.904      ;
; 0.685 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.906      ;
; 0.685 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.906      ;
; 0.685 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.906      ;
; 0.687 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.908      ;
; 0.687 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.908      ;
; 0.687 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.908      ;
; 0.692 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.913      ;
; 0.694 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.915      ;
; 0.695 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.916      ;
; 0.695 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 0.916      ;
; 0.767 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.065      ; 0.989      ;
; 0.789 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.010      ;
; 0.798 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.019      ;
; 0.798 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.019      ;
; 0.800 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.021      ;
; 0.800 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.021      ;
; 0.800 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.021      ;
; 0.801 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.022      ;
; 0.801 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.022      ;
; 0.803 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.024      ;
; 0.803 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.024      ;
; 0.804 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.025      ;
; 0.804 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.025      ;
; 0.805 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.026      ;
; 0.814 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.035      ;
; 0.815 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.036      ;
; 0.815 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.036      ;
; 0.820 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.041      ;
; 0.824 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.045      ;
; 0.912 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.064      ; 1.133      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RAM_outclock'                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
; 2.283 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.032      ; 2.514      ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_outclock'                                                                                                                              ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_outclock ; Rise       ; RAM_outclock                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.128  ; 0.358        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.406  ; 0.636        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_CLK'                                                                        ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_CLK ; Rise       ; RAM_CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~input|o                          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|inclk[0]            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|outclk              ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|12|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|13|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|14|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|15|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|16|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|17|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|18|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|19|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|12|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|13|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|14|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|15|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|16|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|17|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|18|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|19|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|12|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|13|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|14|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|15|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|16|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|17|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|18|clk                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|19|clk                  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; 0.388  ; 0.604        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ADD_CLKA'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKA ; Rise       ; ADD_CLKA                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ADD_CLKB'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKB ; Rise       ; ADD_CLKB                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; 0.382  ; 0.598        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'shift_CLK'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; shift_CLK ; Rise       ; shift_CLK                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; 0.383  ; 0.599        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RAM_inclock'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_inclock ; Rise       ; RAM_inclock                                                                                                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.117  ; 0.347        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.411  ; 0.641        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.411  ; 0.641        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'latch_clk[0]'                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[0] ; Rise       ; latch_clk[0]                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'latch_clk[1]'                                                                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[1] ; Rise       ; latch_clk[1]                       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; 2.297 ; 2.786 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; 2.095 ; 2.546 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; 1.805 ; 2.250 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; 1.829 ; 2.311 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; 1.837 ; 2.310 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; 2.009 ; 2.474 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; 2.045 ; 2.536 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; 2.009 ; 2.469 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; 2.047 ; 2.476 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; 1.810 ; 2.254 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; 1.756 ; 2.166 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; 2.057 ; 2.531 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; 2.127 ; 2.560 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; 2.018 ; 2.443 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; 1.783 ; 2.247 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; 2.297 ; 2.786 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; 2.201 ; 2.649 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; 2.268 ; 2.756 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; 2.067 ; 2.518 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; 1.775 ; 2.220 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; 1.798 ; 2.280 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; 1.807 ; 2.281 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; 1.979 ; 2.444 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; 2.012 ; 2.503 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; 1.980 ; 2.439 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; 2.019 ; 2.447 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; 1.779 ; 2.223 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; 1.726 ; 2.136 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; 2.026 ; 2.500 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; 2.097 ; 2.531 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; 1.991 ; 2.415 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; 1.757 ; 2.220 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; 2.268 ; 2.756 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; 2.170 ; 2.618 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; 2.044 ; 2.528 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; 1.973 ; 2.456 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; 2.044 ; 2.518 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; 1.506 ; 1.941 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; 1.846 ; 2.294 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; 1.916 ; 2.368 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; 1.743 ; 2.193 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; 2.003 ; 2.528 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; 2.017 ; 2.485 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; 2.067 ; 2.545 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; 1.957 ; 2.411 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; 1.822 ; 2.258 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; 1.959 ; 2.427 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; 1.989 ; 2.426 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; 1.801 ; 2.281 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; 1.685 ; 2.167 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; 2.067 ; 2.545 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; 1.687 ; 2.135 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; 1.653 ; 2.090 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; 1.767 ; 2.192 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; 1.817 ; 2.306 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; 1.945 ; 2.386 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; 2.022 ; 2.462 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; 1.899 ; 2.381 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; 1.690 ; 2.176 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; 1.991 ; 2.448 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; 1.728 ; 2.102 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; 2.550 ; 3.022 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; 2.252 ; 2.694 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; 2.364 ; 2.824 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; 2.284 ; 2.774 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; 2.277 ; 2.721 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; 2.550 ; 3.022 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; 2.517 ; 3.016 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; 2.312 ; 2.797 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; 2.276 ; 2.710 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; 2.186 ; 2.613 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; 2.303 ; 2.759 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; 2.440 ; 2.930 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; 2.473 ; 2.925 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; 2.452 ; 2.884 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; 2.203 ; 2.678 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; 2.352 ; 2.831 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; 2.405 ; 2.861 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; 2.587 ; 3.018 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; 2.292 ; 2.726 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; 2.378 ; 2.848 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; 2.247 ; 2.737 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; 2.240 ; 2.684 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; 2.445 ; 2.924 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; 2.480 ; 2.979 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; 2.216 ; 2.704 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; 2.398 ; 2.833 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; 2.173 ; 2.600 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; 2.262 ; 2.718 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; 2.289 ; 2.768 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; 2.266 ; 2.718 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; 2.587 ; 3.018 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; 2.153 ; 2.627 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; 2.245 ; 2.733 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; 2.363 ; 2.818 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; 2.133 ; 2.595 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; 2.133 ; 2.589 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; 1.968 ; 2.434 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; 1.945 ; 2.439 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; 1.806 ; 2.314 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; 1.943 ; 2.401 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; 1.936 ; 2.434 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; 2.069 ; 2.595 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; 1.751 ; 2.207 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; 1.716 ; 2.185 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; 1.931 ; 2.408 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; 1.774 ; 2.286 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; 2.056 ; 2.539 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; 1.998 ; 2.478 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; 1.665 ; 2.159 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; 2.051 ; 2.564 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; 2.040 ; 2.496 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; 2.360 ; 2.829 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; 2.977 ; 3.474 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; 2.964 ; 3.473 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; 2.977 ; 3.474 ; Rise       ; shift_CLK       ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; -1.365 ; -1.763 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; -1.692 ; -2.129 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; -1.413 ; -1.844 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; -1.432 ; -1.901 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; -1.441 ; -1.902 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; -1.606 ; -2.059 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; -1.640 ; -2.118 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; -1.606 ; -2.054 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; -1.645 ; -2.061 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; -1.418 ; -1.848 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; -1.365 ; -1.763 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; -1.650 ; -2.112 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; -1.718 ; -2.141 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; -1.619 ; -2.030 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; -1.388 ; -1.840 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; -1.881 ; -2.357 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; -1.789 ; -2.226 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; -1.336 ; -1.733 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; -1.664 ; -2.101 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; -1.383 ; -1.814 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; -1.401 ; -1.870 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; -1.411 ; -1.872 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; -1.576 ; -2.029 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; -1.608 ; -2.086 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; -1.576 ; -2.024 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; -1.617 ; -2.032 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; -1.387 ; -1.817 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; -1.336 ; -1.733 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; -1.620 ; -2.081 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; -1.689 ; -2.112 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; -1.591 ; -2.003 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; -1.362 ; -1.814 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; -1.851 ; -2.327 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; -1.758 ; -2.196 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; -1.108 ; -1.523 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; -1.561 ; -2.019 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; -1.636 ; -2.099 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; -1.108 ; -1.523 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; -1.435 ; -1.862 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; -1.515 ; -1.956 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; -1.347 ; -1.786 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; -1.586 ; -2.086 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; -1.603 ; -2.046 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; -1.254 ; -1.668 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; -1.548 ; -1.977 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; -1.429 ; -1.851 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; -1.555 ; -2.012 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; -1.586 ; -2.012 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; -1.405 ; -1.873 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; -1.282 ; -1.741 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; -1.660 ; -2.125 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; -1.286 ; -1.711 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; -1.254 ; -1.668 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; -1.375 ; -1.788 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; -1.420 ; -1.896 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; -1.532 ; -1.951 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; -1.621 ; -2.047 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; -1.486 ; -1.946 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; -1.286 ; -1.749 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; -1.587 ; -2.033 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; -1.301 ; -1.668 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; -1.336 ; -1.758 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; -1.423 ; -1.836 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; -1.385 ; -1.831 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; -1.449 ; -1.910 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; -1.440 ; -1.862 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; -1.566 ; -2.026 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; -1.672 ; -2.142 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; -1.336 ; -1.808 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; -1.444 ; -1.854 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; -1.359 ; -1.758 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; -1.470 ; -1.896 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; -1.440 ; -1.902 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; -1.474 ; -1.899 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; -1.615 ; -2.017 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; -1.371 ; -1.822 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; -1.368 ; -1.835 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; -1.567 ; -1.995 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; -1.312 ; -1.732 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; -1.318 ; -1.739 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; -1.425 ; -1.869 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; -1.411 ; -1.872 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; -1.403 ; -1.825 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; -1.602 ; -2.054 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; -1.635 ; -2.105 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; -1.380 ; -1.840 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; -1.395 ; -1.805 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; -1.334 ; -1.732 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; -1.430 ; -1.856 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; -1.312 ; -1.778 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; -1.431 ; -1.856 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; -1.585 ; -1.988 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; -1.319 ; -1.770 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; -1.407 ; -1.872 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; -1.523 ; -1.951 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; -1.256 ; -1.723 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; -1.700 ; -2.140 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; -1.551 ; -1.988 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; -1.526 ; -1.996 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; -1.393 ; -1.873 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; -1.510 ; -1.936 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; -1.516 ; -1.987 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; -1.645 ; -2.146 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; -1.331 ; -1.751 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; -1.310 ; -1.754 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; -1.516 ; -1.962 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; -1.362 ; -1.850 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; -1.632 ; -2.088 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; -1.581 ; -2.035 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; -1.256 ; -1.723 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; -1.592 ; -2.081 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; -1.618 ; -2.052 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; -1.927 ; -2.374 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; -1.927 ; -2.385 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; -2.003 ; -2.467 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; -1.927 ; -2.385 ; Rise       ; shift_CLK       ;
+--------------+--------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+--------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+--------------+--------+--------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 12.990 ; 12.875 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 8.530  ; 8.406  ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 8.775  ; 8.675  ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 9.039  ; 8.873  ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 9.629  ; 9.530  ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 11.875 ; 11.815 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 11.872 ; 11.756 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 12.771 ; 12.707 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 12.990 ; 12.875 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 10.971 ; 10.873 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 12.193 ; 12.151 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 12.085 ; 11.932 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 12.416 ; 12.344 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 10.630 ; 10.529 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 10.896 ; 10.839 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 10.773 ; 10.625 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 11.167 ; 11.104 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 13.025 ; 12.910 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 8.561  ; 8.437  ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 8.806  ; 8.706  ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 9.070  ; 8.913  ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 9.660  ; 9.561  ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 11.910 ; 11.850 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 11.907 ; 11.791 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 12.806 ; 12.742 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 13.025 ; 12.910 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 11.006 ; 10.908 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 12.228 ; 12.186 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 12.120 ; 11.967 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 12.451 ; 12.379 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 10.665 ; 10.564 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 10.931 ; 10.874 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 10.808 ; 10.660 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 11.202 ; 11.139 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 8.966  ; 8.980  ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 8.966  ; 8.980  ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 8.376  ; 8.369  ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 8.278  ; 8.252  ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 7.989  ; 7.903  ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 8.165  ; 8.081  ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 8.143  ; 8.140  ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 7.953  ; 7.868  ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 8.491  ; 8.480  ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 8.124  ; 8.045  ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 8.056  ; 8.000  ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 8.085  ; 8.104  ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 8.063  ; 7.992  ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 8.671  ; 8.682  ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 8.544  ; 8.549  ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 8.111  ; 8.107  ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 7.598  ; 7.504  ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 7.340  ; 7.342  ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 7.264  ; 7.292  ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 7.245  ; 7.219  ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 7.164  ; 7.139  ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 6.973  ; 6.888  ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 6.682  ; 6.591  ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 7.138  ; 7.130  ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 6.948  ; 6.863  ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 6.998  ; 6.949  ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 6.640  ; 6.600  ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 7.034  ; 7.023  ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 7.171  ; 7.194  ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 7.075  ; 7.065  ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 7.231  ; 7.251  ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 7.340  ; 7.342  ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 7.186  ; 7.209  ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 6.810  ; 6.742  ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 7.441  ; 7.352  ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 7.294  ; 7.327  ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 7.205  ; 7.141  ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 7.072  ; 7.053  ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 7.092  ; 7.053  ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 7.046  ; 7.012  ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 7.081  ; 7.067  ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 7.198  ; 7.192  ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 7.441  ; 7.352  ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 7.169  ; 7.063  ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 7.057  ; 7.040  ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 7.207  ; 7.220  ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 7.075  ; 7.033  ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 7.264  ; 7.299  ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 7.164  ; 7.133  ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 7.220  ; 7.244  ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 7.188  ; 7.184  ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 8.328  ; 8.387  ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 8.328  ; 8.379  ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 7.793  ; 7.746  ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 7.831  ; 7.864  ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 7.869  ; 7.899  ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 8.000  ; 8.032  ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 7.965  ; 7.995  ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 8.092  ; 8.076  ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 7.167  ; 7.140  ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 7.184  ; 7.146  ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 7.741  ; 7.725  ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 8.049  ; 8.091  ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 7.817  ; 7.788  ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 7.691  ; 7.709  ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 7.595  ; 7.559  ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 8.321  ; 8.387  ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 7.867  ; 7.855  ; Rise       ; shift_CLK       ;
+-----------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 7.513 ; 7.403 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 7.757 ; 7.674 ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 8.038 ; 7.948 ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 7.585 ; 7.458 ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 7.780 ; 7.698 ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 7.867 ; 7.767 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 7.685 ; 7.586 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 7.758 ; 7.657 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 7.725 ; 7.590 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 7.735 ; 7.629 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 7.775 ; 7.712 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 7.720 ; 7.595 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 7.513 ; 7.403 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 7.780 ; 7.689 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 7.904 ; 7.802 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 7.693 ; 7.553 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 7.812 ; 7.735 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 7.407 ; 7.280 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 7.764 ; 7.682 ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 7.863 ; 7.753 ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 7.407 ; 7.280 ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 8.026 ; 7.922 ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 8.043 ; 7.958 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 7.693 ; 7.596 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 8.026 ; 7.916 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 7.739 ; 7.601 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 7.752 ; 7.646 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 7.727 ; 7.638 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 7.704 ; 7.559 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 7.488 ; 7.378 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 7.997 ; 7.921 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 7.844 ; 7.758 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 7.734 ; 7.594 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 7.644 ; 7.552 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 7.363 ; 7.267 ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 8.610 ; 8.574 ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 8.095 ; 8.072 ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 7.967 ; 7.927 ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 7.739 ; 7.651 ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 7.870 ; 7.784 ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 7.823 ; 7.776 ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 7.705 ; 7.616 ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 8.157 ; 8.113 ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 7.820 ; 7.737 ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 7.798 ; 7.740 ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 7.732 ; 7.705 ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 7.807 ; 7.735 ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 8.340 ; 8.315 ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 8.209 ; 8.169 ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 7.756 ; 7.704 ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 7.363 ; 7.267 ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 6.389 ; 6.345 ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 6.937 ; 6.918 ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 6.969 ; 6.929 ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 6.858 ; 6.819 ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 6.723 ; 6.638 ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 6.479 ; 6.387 ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 6.891 ; 6.831 ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 6.699 ; 6.612 ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 6.758 ; 6.674 ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 6.389 ; 6.345 ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 6.804 ; 6.751 ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 6.888 ; 6.863 ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 6.844 ; 6.798 ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 6.917 ; 6.905 ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 7.088 ; 7.036 ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 6.901 ; 6.872 ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 6.601 ; 6.531 ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 6.803 ; 6.765 ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 7.003 ; 6.986 ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 6.978 ; 6.914 ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 6.803 ; 6.770 ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 6.862 ; 6.809 ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 6.813 ; 6.765 ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 6.852 ; 6.797 ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 6.948 ; 6.890 ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 7.141 ; 7.025 ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 6.901 ; 6.794 ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 6.835 ; 6.816 ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 6.925 ; 6.882 ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 6.847 ; 6.790 ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 6.985 ; 6.982 ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 6.939 ; 6.906 ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 6.936 ; 6.909 ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 6.941 ; 6.884 ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 6.825 ; 6.777 ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 7.944 ; 7.953 ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 7.490 ; 7.444 ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 7.505 ; 7.487 ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 7.581 ; 7.559 ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 7.702 ; 7.684 ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 7.648 ; 7.644 ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 7.800 ; 7.771 ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 6.825 ; 6.777 ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 6.896 ; 6.857 ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 7.478 ; 7.459 ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 7.679 ; 7.675 ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 7.506 ; 7.463 ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 7.390 ; 7.404 ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 7.340 ; 7.301 ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 7.940 ; 7.963 ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 7.586 ; 7.560 ; Rise       ; shift_CLK       ;
+-----------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ADD_ALUBUS   ; io[0]       ; 8.926  ; 8.804  ; 9.397  ; 9.275  ;
; ADD_ALUBUS   ; io[1]       ; 9.236  ; 9.114  ; 9.696  ; 9.574  ;
; ADD_ALUBUS   ; io[2]       ; 8.609  ; 8.452  ; 9.077  ; 8.920  ;
; ADD_ALUBUS   ; io[3]       ; 9.152  ; 8.452  ; 9.077  ; 9.511  ;
; ADD_ALUBUS   ; io[4]       ; 8.642  ; 8.485  ; 9.101  ; 8.963  ;
; ADD_ALUBUS   ; io[5]       ; 8.652  ; 8.495  ; 9.110  ; 8.953  ;
; ADD_ALUBUS   ; io[6]       ; 8.854  ; 8.452  ; 9.077  ; 9.249  ;
; ADD_ALUBUS   ; io[7]       ; 9.070  ; 8.912  ; 9.528  ; 9.370  ;
; ADD_ALUBUS   ; io[8]       ; 9.070  ; 8.912  ; 9.528  ; 9.370  ;
; ADD_ALUBUS   ; io[9]       ; 9.236  ; 9.114  ; 9.696  ; 9.574  ;
; ADD_ALUBUS   ; io[10]      ; 8.652  ; 8.495  ; 9.110  ; 8.953  ;
; ADD_ALUBUS   ; io[11]      ; 8.609  ; 8.452  ; 9.077  ; 8.948  ;
; ADD_ALUBUS   ; io[12]      ; 8.926  ; 8.804  ; 9.397  ; 9.275  ;
; ADD_ALUBUS   ; io[13]      ; 8.687  ; 8.495  ; 9.110  ; 9.035  ;
; ADD_ALUBUS   ; io[14]      ; 8.652  ; 8.495  ; 9.110  ; 8.953  ;
; ADD_ALUBUS   ; io[15]      ; 8.642  ; 8.485  ; 9.101  ; 8.962  ;
; ADD_CN       ; io[0]       ; 9.126  ; 9.046  ; 9.562  ; 9.450  ;
; ADD_CN       ; io[1]       ; 9.419  ; 9.319  ; 9.861  ; 9.770  ;
; ADD_CN       ; io[2]       ; 9.683  ; 9.517  ; 10.118 ; 10.009 ;
; ADD_CN       ; io[3]       ; 10.273 ; 10.174 ; 10.738 ; 10.630 ;
; ADD_CN       ; io[4]       ; 12.011 ; 11.951 ; 12.344 ; 12.268 ;
; ADD_CN       ; io[5]       ; 12.008 ; 11.892 ; 12.273 ; 12.191 ;
; ADD_CN       ; io[6]       ; 12.907 ; 12.843 ; 13.248 ; 13.128 ;
; ADD_CN       ; io[7]       ; 13.126 ; 13.011 ; 13.490 ; 13.384 ;
; ADD_CN       ; io[8]       ; 11.107 ; 11.009 ; 11.426 ; 11.294 ;
; ADD_CN       ; io[9]       ; 12.329 ; 12.287 ; 12.714 ; 12.667 ;
; ADD_CN       ; io[10]      ; 12.221 ; 12.068 ; 12.551 ; 12.442 ;
; ADD_CN       ; io[11]      ; 12.552 ; 12.480 ; 12.983 ; 12.901 ;
; ADD_CN       ; io[12]      ; 10.766 ; 10.665 ; 11.064 ; 11.007 ;
; ADD_CN       ; io[13]      ; 11.032 ; 10.975 ; 11.406 ; 11.324 ;
; ADD_CN       ; io[14]      ; 10.909 ; 10.761 ; 11.234 ; 11.130 ;
; ADD_CN       ; io[15]      ; 11.303 ; 11.240 ; 11.730 ; 11.651 ;
; ADD_M        ; io[0]       ; 9.305  ; 9.202  ; 9.765  ; 9.663  ;
; ADD_M        ; io[1]       ; 9.276  ; 9.142  ; 9.708  ; 9.614  ;
; ADD_M        ; io[2]       ; 8.694  ; 8.563  ; 9.132  ; 9.010  ;
; ADD_M        ; io[3]       ; 9.341  ; 9.233  ; 9.774  ; 9.675  ;
; ADD_M        ; io[4]       ; 9.346  ; 9.270  ; 9.796  ; 9.736  ;
; ADD_M        ; io[5]       ; 8.703  ; 8.621  ; 9.176  ; 9.060  ;
; ADD_M        ; io[6]       ; 9.206  ; 9.086  ; 9.640  ; 9.576  ;
; ADD_M        ; io[7]       ; 9.448  ; 9.342  ; 9.859  ; 9.744  ;
; ADD_M        ; io[8]       ; 8.422  ; 8.295  ; 8.892  ; 8.756  ;
; ADD_M        ; io[9]       ; 9.386  ; 9.339  ; 9.812  ; 9.770  ;
; ADD_M        ; io[10]      ; 8.684  ; 8.563  ; 9.129  ; 9.017  ;
; ADD_M        ; io[11]      ; 9.099  ; 9.017  ; 9.519  ; 9.447  ;
; ADD_M        ; io[12]      ; 8.991  ; 8.900  ; 9.413  ; 9.354  ;
; ADD_M        ; io[13]      ; 9.366  ; 9.284  ; 9.748  ; 9.691  ;
; ADD_M        ; io[14]      ; 8.815  ; 8.701  ; 9.269  ; 9.123  ;
; ADD_M        ; io[15]      ; 9.292  ; 9.213  ; 9.678  ; 9.615  ;
; ADD_S0       ; io[0]       ; 10.000 ; 9.918  ; 10.458 ; 10.385 ;
; ADD_S0       ; io[1]       ; 10.296 ; 10.205 ; 10.755 ; 10.655 ;
; ADD_S0       ; io[2]       ; 10.553 ; 10.444 ; 11.019 ; 10.853 ;
; ADD_S0       ; io[3]       ; 11.173 ; 11.065 ; 11.609 ; 11.510 ;
; ADD_S0       ; io[4]       ; 13.145 ; 13.069 ; 13.771 ; 13.711 ;
; ADD_S0       ; io[5]       ; 13.074 ; 12.992 ; 13.768 ; 13.652 ;
; ADD_S0       ; io[6]       ; 14.049 ; 13.929 ; 14.667 ; 14.603 ;
; ADD_S0       ; io[7]       ; 14.291 ; 14.185 ; 14.886 ; 14.771 ;
; ADD_S0       ; io[8]       ; 12.227 ; 12.095 ; 12.867 ; 12.769 ;
; ADD_S0       ; io[9]       ; 13.515 ; 13.468 ; 14.089 ; 14.047 ;
; ADD_S0       ; io[10]      ; 13.352 ; 13.243 ; 13.981 ; 13.828 ;
; ADD_S0       ; io[11]      ; 13.784 ; 13.702 ; 14.312 ; 14.240 ;
; ADD_S0       ; io[12]      ; 11.865 ; 11.808 ; 12.526 ; 12.425 ;
; ADD_S0       ; io[13]      ; 12.207 ; 12.125 ; 12.792 ; 12.735 ;
; ADD_S0       ; io[14]      ; 12.035 ; 11.931 ; 12.669 ; 12.521 ;
; ADD_S0       ; io[15]      ; 12.531 ; 12.452 ; 13.063 ; 13.000 ;
; ADD_S1       ; io[0]       ; 9.760  ; 9.678  ; 10.240 ; 10.167 ;
; ADD_S1       ; io[1]       ; 10.056 ; 9.965  ; 10.537 ; 10.437 ;
; ADD_S1       ; io[2]       ; 10.313 ; 10.204 ; 10.801 ; 10.635 ;
; ADD_S1       ; io[3]       ; 10.933 ; 10.825 ; 11.391 ; 11.292 ;
; ADD_S1       ; io[4]       ; 12.712 ; 12.636 ; 13.313 ; 13.253 ;
; ADD_S1       ; io[5]       ; 12.641 ; 12.559 ; 13.310 ; 13.194 ;
; ADD_S1       ; io[6]       ; 13.616 ; 13.496 ; 14.209 ; 14.145 ;
; ADD_S1       ; io[7]       ; 13.858 ; 13.752 ; 14.428 ; 14.313 ;
; ADD_S1       ; io[8]       ; 11.794 ; 11.662 ; 12.409 ; 12.311 ;
; ADD_S1       ; io[9]       ; 13.082 ; 13.035 ; 13.631 ; 13.589 ;
; ADD_S1       ; io[10]      ; 12.919 ; 12.810 ; 13.523 ; 13.370 ;
; ADD_S1       ; io[11]      ; 13.351 ; 13.269 ; 13.854 ; 13.782 ;
; ADD_S1       ; io[12]      ; 11.432 ; 11.375 ; 12.068 ; 11.967 ;
; ADD_S1       ; io[13]      ; 11.774 ; 11.692 ; 12.334 ; 12.277 ;
; ADD_S1       ; io[14]      ; 11.602 ; 11.498 ; 12.211 ; 12.063 ;
; ADD_S1       ; io[15]      ; 12.098 ; 12.019 ; 12.605 ; 12.542 ;
; ADD_S2       ; io[0]       ; 9.609  ; 9.524  ; 10.087 ; 9.963  ;
; ADD_S2       ; io[1]       ; 10.206 ; 10.078 ; 10.666 ; 10.552 ;
; ADD_S2       ; io[2]       ; 10.425 ; 10.316 ; 10.887 ; 10.721 ;
; ADD_S2       ; io[3]       ; 11.045 ; 10.937 ; 11.477 ; 11.378 ;
; ADD_S2       ; io[4]       ; 12.710 ; 12.634 ; 13.288 ; 13.228 ;
; ADD_S2       ; io[5]       ; 12.639 ; 12.557 ; 13.285 ; 13.169 ;
; ADD_S2       ; io[6]       ; 13.614 ; 13.494 ; 14.184 ; 14.120 ;
; ADD_S2       ; io[7]       ; 13.856 ; 13.750 ; 14.403 ; 14.288 ;
; ADD_S2       ; io[8]       ; 11.792 ; 11.660 ; 12.384 ; 12.286 ;
; ADD_S2       ; io[9]       ; 13.080 ; 13.033 ; 13.606 ; 13.564 ;
; ADD_S2       ; io[10]      ; 12.917 ; 12.808 ; 13.498 ; 13.345 ;
; ADD_S2       ; io[11]      ; 13.349 ; 13.267 ; 13.829 ; 13.757 ;
; ADD_S2       ; io[12]      ; 11.430 ; 11.373 ; 12.043 ; 11.942 ;
; ADD_S2       ; io[13]      ; 11.772 ; 11.690 ; 12.309 ; 12.252 ;
; ADD_S2       ; io[14]      ; 11.600 ; 11.496 ; 12.186 ; 12.038 ;
; ADD_S2       ; io[15]      ; 12.096 ; 12.017 ; 12.580 ; 12.517 ;
; ADD_S3       ; io[0]       ; 9.804  ; 9.719  ; 10.323 ; 10.199 ;
; ADD_S3       ; io[1]       ; 10.232 ; 10.104 ; 10.697 ; 10.583 ;
; ADD_S3       ; io[2]       ; 10.451 ; 10.342 ; 10.918 ; 10.752 ;
; ADD_S3       ; io[3]       ; 11.071 ; 10.963 ; 11.508 ; 11.409 ;
; ADD_S3       ; io[4]       ; 13.053 ; 12.977 ; 13.703 ; 13.643 ;
; ADD_S3       ; io[5]       ; 12.982 ; 12.900 ; 13.700 ; 13.584 ;
; ADD_S3       ; io[6]       ; 13.957 ; 13.837 ; 14.599 ; 14.535 ;
; ADD_S3       ; io[7]       ; 14.199 ; 14.093 ; 14.818 ; 14.703 ;
; ADD_S3       ; io[8]       ; 12.135 ; 12.003 ; 12.799 ; 12.701 ;
; ADD_S3       ; io[9]       ; 13.423 ; 13.376 ; 14.021 ; 13.979 ;
; ADD_S3       ; io[10]      ; 13.260 ; 13.151 ; 13.913 ; 13.760 ;
; ADD_S3       ; io[11]      ; 13.692 ; 13.610 ; 14.244 ; 14.172 ;
; ADD_S3       ; io[12]      ; 11.773 ; 11.716 ; 12.458 ; 12.357 ;
; ADD_S3       ; io[13]      ; 12.115 ; 12.033 ; 12.724 ; 12.667 ;
; ADD_S3       ; io[14]      ; 11.943 ; 11.839 ; 12.601 ; 12.453 ;
; ADD_S3       ; io[15]      ; 12.439 ; 12.360 ; 12.995 ; 12.932 ;
; RAM_GN       ; io[0]       ; 9.020  ; 8.898  ; 9.506  ; 9.384  ;
; RAM_GN       ; io[1]       ; 9.330  ; 9.208  ; 9.805  ; 9.683  ;
; RAM_GN       ; io[2]       ; 8.703  ; 8.546  ; 9.186  ; 9.029  ;
; RAM_GN       ; io[3]       ; 8.703  ; 8.546  ; 9.186  ; 9.029  ;
; RAM_GN       ; io[4]       ; 8.736  ; 8.579  ; 9.210  ; 9.053  ;
; RAM_GN       ; io[5]       ; 8.746  ; 8.589  ; 9.219  ; 9.062  ;
; RAM_GN       ; io[6]       ; 8.703  ; 8.546  ; 9.186  ; 9.029  ;
; RAM_GN       ; io[7]       ; 9.164  ; 9.006  ; 9.637  ; 9.479  ;
; RAM_GN       ; io[8]       ; 9.164  ; 9.006  ; 9.637  ; 9.479  ;
; RAM_GN       ; io[9]       ; 9.330  ; 9.208  ; 9.805  ; 9.683  ;
; RAM_GN       ; io[10]      ; 8.746  ; 8.589  ; 9.219  ; 9.062  ;
; RAM_GN       ; io[11]      ; 8.703  ; 8.546  ; 9.186  ; 9.029  ;
; RAM_GN       ; io[12]      ; 9.020  ; 8.898  ; 9.506  ; 9.384  ;
; RAM_GN       ; io[13]      ; 8.746  ; 8.589  ; 9.219  ; 9.062  ;
; RAM_GN       ; io[14]      ; 8.746  ; 8.589  ; 9.219  ; 9.062  ;
; RAM_GN       ; io[15]      ; 8.736  ; 8.579  ; 9.210  ; 9.053  ;
; latch_OEN[0] ; io[0]       ; 8.611  ; 8.489  ; 9.098  ; 8.976  ;
; latch_OEN[0] ; io[1]       ; 8.921  ; 8.799  ; 9.397  ; 9.275  ;
; latch_OEN[0] ; io[2]       ; 8.294  ; 8.137  ; 8.778  ; 8.621  ;
; latch_OEN[0] ; io[3]       ; 8.294  ; 8.137  ; 8.778  ; 8.621  ;
; latch_OEN[0] ; io[4]       ; 8.327  ; 8.170  ; 8.802  ; 8.645  ;
; latch_OEN[0] ; io[5]       ; 8.479  ; 8.180  ; 8.811  ; 8.885  ;
; latch_OEN[0] ; io[6]       ; 8.294  ; 8.137  ; 8.778  ; 8.621  ;
; latch_OEN[0] ; io[7]       ; 8.755  ; 8.597  ; 9.229  ; 9.071  ;
; latch_OEN[0] ; io[8]       ; 8.755  ; 8.597  ; 9.229  ; 9.071  ;
; latch_OEN[0] ; io[9]       ; 8.921  ; 8.799  ; 9.397  ; 9.275  ;
; latch_OEN[0] ; io[10]      ; 8.512  ; 8.180  ; 8.811  ; 8.943  ;
; latch_OEN[0] ; io[11]      ; 8.294  ; 8.137  ; 8.778  ; 8.621  ;
; latch_OEN[0] ; io[12]      ; 8.611  ; 8.489  ; 9.098  ; 8.976  ;
; latch_OEN[0] ; io[13]      ; 8.914  ; 8.180  ; 8.811  ; 9.318  ;
; latch_OEN[0] ; io[14]      ; 8.523  ; 8.180  ; 8.811  ; 8.954  ;
; latch_OEN[0] ; io[15]      ; 8.327  ; 8.170  ; 8.802  ; 8.665  ;
; latch_OEN[1] ; io[0]       ; 9.203  ; 9.081  ; 9.692  ; 9.570  ;
; latch_OEN[1] ; io[1]       ; 9.513  ; 9.391  ; 9.991  ; 9.869  ;
; latch_OEN[1] ; io[2]       ; 8.886  ; 8.729  ; 9.372  ; 9.215  ;
; latch_OEN[1] ; io[3]       ; 8.886  ; 8.729  ; 9.372  ; 9.215  ;
; latch_OEN[1] ; io[4]       ; 8.919  ; 8.762  ; 9.396  ; 9.239  ;
; latch_OEN[1] ; io[5]       ; 8.929  ; 8.772  ; 9.405  ; 9.248  ;
; latch_OEN[1] ; io[6]       ; 8.886  ; 8.729  ; 9.372  ; 9.215  ;
; latch_OEN[1] ; io[7]       ; 9.347  ; 9.189  ; 9.823  ; 9.665  ;
; latch_OEN[1] ; io[8]       ; 9.347  ; 9.189  ; 9.823  ; 9.665  ;
; latch_OEN[1] ; io[9]       ; 9.513  ; 9.391  ; 9.991  ; 9.869  ;
; latch_OEN[1] ; io[10]      ; 8.929  ; 8.772  ; 9.405  ; 9.248  ;
; latch_OEN[1] ; io[11]      ; 8.886  ; 8.729  ; 9.372  ; 9.215  ;
; latch_OEN[1] ; io[12]      ; 9.203  ; 9.081  ; 9.692  ; 9.570  ;
; latch_OEN[1] ; io[13]      ; 8.929  ; 8.772  ; 9.405  ; 9.248  ;
; latch_OEN[1] ; io[14]      ; 8.929  ; 8.772  ; 9.405  ; 9.248  ;
; latch_OEN[1] ; io[15]      ; 8.919  ; 8.762  ; 9.396  ; 9.239  ;
; shift_GN     ; io[0]       ; 9.734  ; 9.612  ; 10.248 ; 10.126 ;
; shift_GN     ; io[1]       ; 10.044 ; 9.922  ; 10.547 ; 10.425 ;
; shift_GN     ; io[2]       ; 9.417  ; 9.260  ; 9.928  ; 9.771  ;
; shift_GN     ; io[3]       ; 9.417  ; 9.260  ; 9.928  ; 9.771  ;
; shift_GN     ; io[4]       ; 9.450  ; 9.293  ; 9.952  ; 9.795  ;
; shift_GN     ; io[5]       ; 9.460  ; 9.303  ; 9.961  ; 9.804  ;
; shift_GN     ; io[6]       ; 9.417  ; 9.260  ; 9.928  ; 9.771  ;
; shift_GN     ; io[7]       ; 9.878  ; 9.720  ; 10.379 ; 10.221 ;
; shift_GN     ; io[8]       ; 9.878  ; 9.720  ; 10.379 ; 10.221 ;
; shift_GN     ; io[9]       ; 10.044 ; 9.922  ; 10.547 ; 10.425 ;
; shift_GN     ; io[10]      ; 9.460  ; 9.303  ; 9.961  ; 9.804  ;
; shift_GN     ; io[11]      ; 9.417  ; 9.260  ; 9.928  ; 9.771  ;
; shift_GN     ; io[12]      ; 9.734  ; 9.612  ; 10.248 ; 10.126 ;
; shift_GN     ; io[13]      ; 9.460  ; 9.303  ; 9.961  ; 9.804  ;
; shift_GN     ; io[14]      ; 9.460  ; 9.303  ; 9.961  ; 9.804  ;
; shift_GN     ; io[15]      ; 9.450  ; 9.293  ; 9.952  ; 9.795  ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ADD_ALUBUS   ; io[0]       ; 7.591  ; 8.490  ; 9.068  ; 7.916  ;
; ADD_ALUBUS   ; io[1]       ; 7.485  ; 8.788  ; 9.355  ; 7.846  ;
; ADD_ALUBUS   ; io[2]       ; 7.376  ; 8.116  ; 8.725  ; 7.705  ;
; ADD_ALUBUS   ; io[3]       ; 8.273  ; 8.116  ; 8.725  ; 8.568  ;
; ADD_ALUBUS   ; io[4]       ; 8.305  ; 8.148  ; 8.749  ; 8.592  ;
; ADD_ALUBUS   ; io[5]       ; 7.998  ; 8.157  ; 8.757  ; 8.318  ;
; ADD_ALUBUS   ; io[6]       ; 8.273  ; 8.116  ; 8.725  ; 8.568  ;
; ADD_ALUBUS   ; io[7]       ; 7.137  ; 8.586  ; 9.188  ; 7.433  ;
; ADD_ALUBUS   ; io[8]       ; 7.128  ; 8.586  ; 9.188  ; 7.419  ;
; ADD_ALUBUS   ; io[9]       ; 8.581  ; 8.788  ; 9.355  ; 8.934  ;
; ADD_ALUBUS   ; io[10]      ; 7.359  ; 8.157  ; 8.757  ; 7.699  ;
; ADD_ALUBUS   ; io[11]      ; 8.273  ; 8.116  ; 8.725  ; 8.568  ;
; ADD_ALUBUS   ; io[12]      ; 7.577  ; 8.490  ; 9.068  ; 7.909  ;
; ADD_ALUBUS   ; io[13]      ; 8.314  ; 8.157  ; 8.757  ; 8.600  ;
; ADD_ALUBUS   ; io[14]      ; 7.371  ; 8.157  ; 8.757  ; 7.717  ;
; ADD_ALUBUS   ; io[15]      ; 8.305  ; 8.148  ; 8.749  ; 8.592  ;
; ADD_CN       ; io[0]       ; 8.811  ; 8.730  ; 9.235  ; 9.123  ;
; ADD_CN       ; io[1]       ; 9.094  ; 8.995  ; 9.521  ; 9.431  ;
; ADD_CN       ; io[2]       ; 9.319  ; 9.164  ; 9.763  ; 9.619  ;
; ADD_CN       ; io[3]       ; 9.918  ; 9.819  ; 10.367 ; 10.259 ;
; ADD_CN       ; io[4]       ; 11.555 ; 11.495 ; 11.889 ; 11.772 ;
; ADD_CN       ; io[5]       ; 11.556 ; 11.440 ; 11.829 ; 11.745 ;
; ADD_CN       ; io[6]       ; 12.364 ; 12.270 ; 12.689 ; 12.583 ;
; ADD_CN       ; io[7]       ; 12.549 ; 12.436 ; 12.879 ; 12.775 ;
; ADD_CN       ; io[8]       ; 10.682 ; 10.582 ; 11.005 ; 10.873 ;
; ADD_CN       ; io[9]       ; 11.802 ; 11.744 ; 12.202 ; 12.074 ;
; ADD_CN       ; io[10]      ; 11.725 ; 11.585 ; 12.095 ; 11.955 ;
; ADD_CN       ; io[11]      ; 12.047 ; 11.963 ; 12.489 ; 12.352 ;
; ADD_CN       ; io[12]      ; 10.295 ; 10.221 ; 10.603 ; 10.541 ;
; ADD_CN       ; io[13]      ; 10.618 ; 10.556 ; 10.981 ; 10.862 ;
; ADD_CN       ; io[14]      ; 10.434 ; 10.291 ; 10.790 ; 10.659 ;
; ADD_CN       ; io[15]      ; 10.877 ; 10.813 ; 11.301 ; 11.180 ;
; ADD_M        ; io[0]       ; 8.976  ; 8.859  ; 9.367  ; 9.316  ;
; ADD_M        ; io[1]       ; 8.937  ; 8.810  ; 9.349  ; 9.260  ;
; ADD_M        ; io[2]       ; 8.400  ; 8.271  ; 8.823  ; 8.703  ;
; ADD_M        ; io[3]       ; 9.023  ; 8.915  ; 9.444  ; 9.345  ;
; ADD_M        ; io[4]       ; 9.019  ; 8.902  ; 9.459  ; 9.399  ;
; ADD_M        ; io[5]       ; 8.410  ; 8.326  ; 8.869  ; 8.753  ;
; ADD_M        ; io[6]       ; 8.847  ; 8.741  ; 9.277  ; 9.183  ;
; ADD_M        ; io[7]       ; 8.524  ; 8.420  ; 8.985  ; 8.872  ;
; ADD_M        ; io[8]       ; 8.130  ; 8.002  ; 8.585  ; 8.448  ;
; ADD_M        ; io[9]       ; 9.038  ; 8.910  ; 9.425  ; 9.367  ;
; ADD_M        ; io[10]      ; 8.392  ; 8.272  ; 8.823  ; 8.712  ;
; ADD_M        ; io[11]      ; 8.767  ; 8.630  ; 9.164  ; 9.080  ;
; ADD_M        ; io[12]      ; 8.681  ; 8.589  ; 9.092  ; 9.031  ;
; ADD_M        ; io[13]      ; 9.028  ; 8.909  ; 9.413  ; 9.351  ;
; ADD_M        ; io[14]      ; 8.514  ; 8.401  ; 8.955  ; 8.811  ;
; ADD_M        ; io[15]      ; 8.966  ; 8.845  ; 9.345  ; 9.281  ;
; ADD_S0       ; io[0]       ; 9.643  ; 9.560  ; 10.074 ; 10.000 ;
; ADD_S0       ; io[1]       ; 9.720  ; 9.623  ; 10.159 ; 10.031 ;
; ADD_S0       ; io[2]       ; 9.057  ; 8.930  ; 9.516  ; 9.358  ;
; ADD_S0       ; io[3]       ; 9.680  ; 9.572  ; 10.099 ; 10.000 ;
; ADD_S0       ; io[4]       ; 9.335  ; 9.234  ; 9.816  ; 9.747  ;
; ADD_S0       ; io[5]       ; 9.151  ; 9.075  ; 9.643  ; 9.510  ;
; ADD_S0       ; io[6]       ; 9.222  ; 9.121  ; 9.723  ; 9.613  ;
; ADD_S0       ; io[7]       ; 9.199  ; 9.064  ; 9.707  ; 9.579  ;
; ADD_S0       ; io[8]       ; 9.206  ; 9.103  ; 9.718  ; 9.603  ;
; ADD_S0       ; io[9]       ; 9.412  ; 9.323  ; 9.873  ; 9.775  ;
; ADD_S0       ; io[10]      ; 9.361  ; 9.216  ; 9.807  ; 9.692  ;
; ADD_S0       ; io[11]      ; 9.187  ; 9.108  ; 9.684  ; 9.535  ;
; ADD_S0       ; io[12]      ; 9.425  ; 9.335  ; 9.905  ; 9.806  ;
; ADD_S0       ; io[13]      ; 9.283  ; 9.222  ; 9.786  ; 9.668  ;
; ADD_S0       ; io[14]      ; 9.314  ; 9.174  ; 9.794  ; 9.660  ;
; ADD_S0       ; io[15]      ; 9.055  ; 8.950  ; 9.471  ; 9.398  ;
; ADD_S1       ; io[0]       ; 9.409  ; 9.326  ; 9.870  ; 9.796  ;
; ADD_S1       ; io[1]       ; 9.268  ; 9.171  ; 9.715  ; 9.587  ;
; ADD_S1       ; io[2]       ; 9.020  ; 8.893  ; 9.492  ; 9.334  ;
; ADD_S1       ; io[3]       ; 9.643  ; 9.535  ; 10.075 ; 9.976  ;
; ADD_S1       ; io[4]       ; 9.148  ; 9.047  ; 9.600  ; 9.531  ;
; ADD_S1       ; io[5]       ; 9.216  ; 9.132  ; 9.676  ; 9.560  ;
; ADD_S1       ; io[6]       ; 9.037  ; 8.936  ; 9.508  ; 9.398  ;
; ADD_S1       ; io[7]       ; 9.007  ; 8.872  ; 9.486  ; 9.358  ;
; ADD_S1       ; io[8]       ; 9.016  ; 8.913  ; 9.499  ; 9.384  ;
; ADD_S1       ; io[9]       ; 9.394  ; 9.305  ; 9.865  ; 9.767  ;
; ADD_S1       ; io[10]      ; 9.133  ; 8.988  ; 9.573  ; 9.458  ;
; ADD_S1       ; io[11]      ; 8.957  ; 8.878  ; 9.447  ; 9.298  ;
; ADD_S1       ; io[12]      ; 9.059  ; 8.969  ; 9.521  ; 9.422  ;
; ADD_S1       ; io[13]      ; 9.093  ; 9.032  ; 9.568  ; 9.450  ;
; ADD_S1       ; io[14]      ; 9.145  ; 9.005  ; 9.641  ; 9.507  ;
; ADD_S1       ; io[15]      ; 9.044  ; 8.939  ; 9.468  ; 9.395  ;
; ADD_S2       ; io[0]       ; 9.241  ; 9.144  ; 9.656  ; 9.583  ;
; ADD_S2       ; io[1]       ; 9.523  ; 9.433  ; 9.944  ; 9.845  ;
; ADD_S2       ; io[2]       ; 9.038  ; 8.887  ; 9.452  ; 9.328  ;
; ADD_S2       ; io[3]       ; 9.200  ; 9.132  ; 9.670  ; 9.532  ;
; ADD_S2       ; io[4]       ; 9.279  ; 9.218  ; 9.742  ; 9.624  ;
; ADD_S2       ; io[5]       ; 8.936  ; 8.861  ; 9.402  ; 9.270  ;
; ADD_S2       ; io[6]       ; 9.343  ; 9.240  ; 9.781  ; 9.709  ;
; ADD_S2       ; io[7]       ; 8.979  ; 8.841  ; 9.419  ; 9.293  ;
; ADD_S2       ; io[8]       ; 9.179  ; 9.073  ; 9.666  ; 9.553  ;
; ADD_S2       ; io[9]       ; 9.404  ; 9.341  ; 9.875  ; 9.759  ;
; ADD_S2       ; io[10]      ; 9.355  ; 9.237  ; 9.794  ; 9.645  ;
; ADD_S2       ; io[11]      ; 8.855  ; 8.745  ; 9.307  ; 9.188  ;
; ADD_S2       ; io[12]      ; 9.239  ; 9.176  ; 9.694  ; 9.594  ;
; ADD_S2       ; io[13]      ; 8.967  ; 8.865  ; 9.387  ; 9.317  ;
; ADD_S2       ; io[14]      ; 9.025  ; 8.910  ; 9.440  ; 9.334  ;
; ADD_S2       ; io[15]      ; 9.133  ; 9.068  ; 9.607  ; 9.485  ;
; ADD_S3       ; io[0]       ; 9.426  ; 9.329  ; 9.883  ; 9.810  ;
; ADD_S3       ; io[1]       ; 9.708  ; 9.618  ; 10.171 ; 10.072 ;
; ADD_S3       ; io[2]       ; 9.303  ; 9.152  ; 9.770  ; 9.646  ;
; ADD_S3       ; io[3]       ; 9.471  ; 9.403  ; 9.996  ; 9.858  ;
; ADD_S3       ; io[4]       ; 9.575  ; 9.514  ; 10.106 ; 9.988  ;
; ADD_S3       ; io[5]       ; 9.218  ; 9.143  ; 9.750  ; 9.618  ;
; ADD_S3       ; io[6]       ; 9.642  ; 9.539  ; 10.147 ; 10.075 ;
; ADD_S3       ; io[7]       ; 9.266  ; 9.128  ; 9.772  ; 9.646  ;
; ADD_S3       ; io[8]       ; 9.278  ; 9.172  ; 9.786  ; 9.673  ;
; ADD_S3       ; io[9]       ; 9.283  ; 9.220  ; 9.780  ; 9.664  ;
; ADD_S3       ; io[10]      ; 9.225  ; 9.107  ; 9.690  ; 9.541  ;
; ADD_S3       ; io[11]      ; 9.006  ; 8.896  ; 9.512  ; 9.393  ;
; ADD_S3       ; io[12]      ; 9.523  ; 9.460  ; 10.044 ; 9.944  ;
; ADD_S3       ; io[13]      ; 9.260  ; 9.158  ; 9.747  ; 9.677  ;
; ADD_S3       ; io[14]      ; 9.492  ; 9.377  ; 9.969  ; 9.863  ;
; ADD_S3       ; io[15]      ; 9.100  ; 9.035  ; 9.571  ; 9.449  ;
; RAM_GN       ; io[0]       ; 8.241  ; 8.580  ; 9.174  ; 8.598  ;
; RAM_GN       ; io[1]       ; 7.843  ; 8.878  ; 9.461  ; 8.204  ;
; RAM_GN       ; io[2]       ; 7.731  ; 8.206  ; 8.831  ; 8.093  ;
; RAM_GN       ; io[3]       ; 7.698  ; 8.206  ; 8.831  ; 8.047  ;
; RAM_GN       ; io[4]       ; 7.772  ; 8.238  ; 8.855  ; 8.086  ;
; RAM_GN       ; io[5]       ; 7.821  ; 8.247  ; 8.863  ; 8.161  ;
; RAM_GN       ; io[6]       ; 7.678  ; 8.206  ; 8.831  ; 8.026  ;
; RAM_GN       ; io[7]       ; 7.885  ; 8.676  ; 9.294  ; 8.192  ;
; RAM_GN       ; io[8]       ; 8.005  ; 8.676  ; 9.294  ; 8.351  ;
; RAM_GN       ; io[9]       ; 7.849  ; 8.878  ; 9.461  ; 8.215  ;
; RAM_GN       ; io[10]      ; 7.817  ; 8.247  ; 8.863  ; 8.182  ;
; RAM_GN       ; io[11]      ; 7.876  ; 8.206  ; 8.831  ; 8.243  ;
; RAM_GN       ; io[12]      ; 8.224  ; 8.580  ; 9.174  ; 8.587  ;
; RAM_GN       ; io[13]      ; 8.214  ; 8.247  ; 8.863  ; 8.560  ;
; RAM_GN       ; io[14]      ; 7.830  ; 8.247  ; 8.863  ; 8.192  ;
; RAM_GN       ; io[15]      ; 7.993  ; 8.238  ; 8.855  ; 8.316  ;
; latch_OEN[0] ; io[0]       ; 7.872  ; 8.151  ; 8.736  ; 8.302  ;
; latch_OEN[0] ; io[1]       ; 7.925  ; 8.449  ; 9.023  ; 8.313  ;
; latch_OEN[0] ; io[2]       ; 7.818  ; 7.777  ; 8.393  ; 8.208  ;
; latch_OEN[0] ; io[3]       ; 7.919  ; 7.777  ; 8.393  ; 8.236  ;
; latch_OEN[0] ; io[4]       ; 7.847  ; 7.809  ; 8.417  ; 8.207  ;
; latch_OEN[0] ; io[5]       ; 7.975  ; 7.818  ; 8.425  ; 8.268  ;
; latch_OEN[0] ; io[6]       ; 7.899  ; 7.777  ; 8.393  ; 8.236  ;
; latch_OEN[0] ; io[7]       ; 8.265  ; 8.247  ; 8.856  ; 8.604  ;
; latch_OEN[0] ; io[8]       ; 7.489  ; 8.247  ; 8.856  ; 7.883  ;
; latch_OEN[0] ; io[9]       ; 7.533  ; 8.449  ; 9.023  ; 7.903  ;
; latch_OEN[0] ; io[10]      ; 7.975  ; 7.818  ; 8.425  ; 8.268  ;
; latch_OEN[0] ; io[11]      ; 7.817  ; 7.777  ; 8.393  ; 8.195  ;
; latch_OEN[0] ; io[12]      ; 7.854  ; 8.151  ; 8.736  ; 8.290  ;
; latch_OEN[0] ; io[13]      ; 7.975  ; 7.818  ; 8.425  ; 8.268  ;
; latch_OEN[0] ; io[14]      ; 7.975  ; 7.818  ; 8.425  ; 8.268  ;
; latch_OEN[0] ; io[15]      ; 7.934  ; 7.809  ; 8.417  ; 8.260  ;
; latch_OEN[1] ; io[0]       ; 7.721  ; 8.753  ; 9.350  ; 8.092  ;
; latch_OEN[1] ; io[1]       ; 8.189  ; 9.051  ; 9.637  ; 8.546  ;
; latch_OEN[1] ; io[2]       ; 8.338  ; 8.379  ; 9.007  ; 8.728  ;
; latch_OEN[1] ; io[3]       ; 8.376  ; 8.379  ; 9.007  ; 8.734  ;
; latch_OEN[1] ; io[4]       ; 8.100  ; 8.411  ; 9.031  ; 8.467  ;
; latch_OEN[1] ; io[5]       ; 7.931  ; 8.420  ; 9.039  ; 8.284  ;
; latch_OEN[1] ; io[6]       ; 8.165  ; 8.379  ; 9.007  ; 8.510  ;
; latch_OEN[1] ; io[7]       ; 7.270  ; 8.849  ; 9.470  ; 7.580  ;
; latch_OEN[1] ; io[8]       ; 7.478  ; 8.849  ; 9.470  ; 7.825  ;
; latch_OEN[1] ; io[9]       ; 8.366  ; 9.051  ; 9.637  ; 8.769  ;
; latch_OEN[1] ; io[10]      ; 8.004  ; 8.420  ; 9.039  ; 8.369  ;
; latch_OEN[1] ; io[11]      ; 8.172  ; 8.379  ; 9.007  ; 8.509  ;
; latch_OEN[1] ; io[12]      ; 7.707  ; 8.753  ; 9.350  ; 8.085  ;
; latch_OEN[1] ; io[13]      ; 8.046  ; 8.420  ; 9.039  ; 8.429  ;
; latch_OEN[1] ; io[14]      ; 8.014  ; 8.420  ; 9.039  ; 8.395  ;
; latch_OEN[1] ; io[15]      ; 7.929  ; 8.411  ; 9.031  ; 8.276  ;
; shift_GN     ; io[0]       ; 7.834  ; 9.259  ; 9.882  ; 8.274  ;
; shift_GN     ; io[1]       ; 8.835  ; 9.557  ; 10.169 ; 9.208  ;
; shift_GN     ; io[2]       ; 8.576  ; 8.885  ; 9.539  ; 8.962  ;
; shift_GN     ; io[3]       ; 8.451  ; 8.885  ; 9.539  ; 8.826  ;
; shift_GN     ; io[4]       ; 8.355  ; 8.917  ; 9.563  ; 8.728  ;
; shift_GN     ; io[5]       ; 8.163  ; 8.926  ; 9.571  ; 8.556  ;
; shift_GN     ; io[6]       ; 8.622  ; 8.885  ; 9.539  ; 9.025  ;
; shift_GN     ; io[7]       ; 7.382  ; 9.355  ; 10.002 ; 7.761  ;
; shift_GN     ; io[8]       ; 7.447  ; 9.355  ; 10.002 ; 7.839  ;
; shift_GN     ; io[9]       ; 8.841  ; 9.557  ; 10.169 ; 9.257  ;
; shift_GN     ; io[10]      ; 8.236  ; 8.926  ; 9.571  ; 8.642  ;
; shift_GN     ; io[11]      ; 8.647  ; 8.885  ; 9.539  ; 9.021  ;
; shift_GN     ; io[12]      ; 7.897  ; 9.259  ; 9.882  ; 8.342  ;
; shift_GN     ; io[13]      ; 8.264  ; 8.926  ; 9.571  ; 8.659  ;
; shift_GN     ; io[14]      ; 8.247  ; 8.926  ; 9.571  ; 8.668  ;
; shift_GN     ; io[15]      ; 8.548  ; 8.917  ; 9.563  ; 8.949  ;
+--------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 810.37 MHz ; 250.0 MHz       ; shift_CLK  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; RAM_outclock ; -1.584 ; -25.344       ;
; shift_CLK    ; -0.234 ; -1.906        ;
; RAM_inclock  ; 0.164  ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Slow 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; RAM_inclock  ; 0.164 ; 0.000         ;
; shift_CLK    ; 0.310 ; 0.000         ;
; RAM_outclock ; 2.047 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; RAM_outclock ; -3.000 ; -37.784                  ;
; RAM_CLK      ; -3.000 ; -27.000                  ;
; ADD_CLKA     ; -3.000 ; -19.000                  ;
; ADD_CLKB     ; -3.000 ; -19.000                  ;
; shift_CLK    ; -3.000 ; -19.000                  ;
; RAM_inclock  ; -3.000 ; -9.522                   ;
; latch_clk[0] ; -3.000 ; -3.000                   ;
; latch_clk[1] ; -3.000 ; -3.000                   ;
+--------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RAM_outclock'                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
; -1.584 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.149     ; 2.353      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'shift_CLK'                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.234 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.173      ;
; -0.126 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.064      ;
; -0.124 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.062      ;
; -0.119 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.058      ;
; -0.117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.056      ;
; -0.114 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.052      ;
; -0.113 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.051      ;
; -0.113 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.052      ;
; -0.112 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.050      ;
; -0.112 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.051      ;
; -0.112 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.051      ;
; -0.111 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.049      ;
; -0.111 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.050      ;
; -0.105 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.044      ;
; -0.103 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.042      ;
; -0.096 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.034      ;
; -0.092 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.030      ;
; -0.090 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.028      ;
; -0.087 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 1.025      ;
; -0.066 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 1.005      ;
; 0.009  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.929      ;
; 0.010  ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.929      ;
; 0.012  ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.927      ;
; 0.014  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.924      ;
; 0.020  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.918      ;
; 0.022  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.916      ;
; 0.024  ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.915      ;
; 0.024  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.915      ;
; 0.024  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.914      ;
; 0.025  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.914      ;
; 0.025  ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.914      ;
; 0.035  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.903      ;
; 0.050  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.888      ;
; 0.059  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.879      ;
; 0.070  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.868      ;
; 0.071  ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.868      ;
; 0.071  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.867      ;
; 0.168  ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.771      ;
; 0.169  ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.770      ;
; 0.170  ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.769      ;
; 0.171  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.767      ;
; 0.172  ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.767      ;
; 0.181  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.757      ;
; 0.215  ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.724      ;
; 0.376  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.057     ; 0.562      ;
; 0.377  ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.056     ; 0.562      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RAM_inclock'                                                                                                                                                                                                       ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.164 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.089      ;
; 0.169 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.084      ;
; 0.187 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.066      ;
; 0.187 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.066      ;
; 0.193 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.060      ;
; 0.200 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.053      ;
; 0.213 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.040      ;
; 0.215 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.249      ; 1.034      ;
; 0.221 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 1.032      ;
; 0.295 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.254      ; 0.959      ;
; 0.301 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.254      ; 0.953      ;
; 0.308 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.254      ; 0.946      ;
; 0.318 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.258      ; 0.940      ;
; 0.331 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.254      ; 0.923      ;
; 0.333 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.258      ; 0.925      ;
; 0.344 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.249      ; 0.905      ;
; 0.358 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 0.895      ;
; 0.361 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.258      ; 0.897      ;
; 0.366 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.258      ; 0.892      ;
; 0.367 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 0.886      ;
; 0.369 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 0.884      ;
; 0.375 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.249      ; 0.874      ;
; 0.376 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.253      ; 0.877      ;
; 0.380 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.249      ; 0.869      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RAM_inclock'                                                                                                                                                                                                        ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.164 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.431      ; 0.804      ;
; 0.175 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.819      ;
; 0.177 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.431      ; 0.817      ;
; 0.177 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.821      ;
; 0.180 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.824      ;
; 0.180 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.439      ; 0.828      ;
; 0.186 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.439      ; 0.834      ;
; 0.188 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.832      ;
; 0.196 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.840      ;
; 0.197 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.431      ; 0.837      ;
; 0.199 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.439      ; 0.847      ;
; 0.218 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.862      ;
; 0.226 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.870      ;
; 0.226 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.439      ; 0.874      ;
; 0.227 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.871      ;
; 0.332 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.431      ; 0.972      ;
; 0.333 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.977      ;
; 0.343 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 0.987      ;
; 0.356 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.000      ;
; 0.356 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.000      ;
; 0.365 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.009      ;
; 0.366 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.010      ;
; 0.383 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.027      ;
; 0.389 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.435      ; 1.033      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'shift_CLK'                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.511      ;
; 0.311 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.511      ;
; 0.457 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.658      ;
; 0.465 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.665      ;
; 0.466 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.667      ;
; 0.468 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.668      ;
; 0.468 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.668      ;
; 0.468 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.668      ;
; 0.563 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.764      ;
; 0.587 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.788      ;
; 0.589 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.789      ;
; 0.590 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.791      ;
; 0.604 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.805      ;
; 0.614 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.814      ;
; 0.616 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.816      ;
; 0.616 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.817      ;
; 0.616 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.816      ;
; 0.616 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.816      ;
; 0.617 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.818      ;
; 0.618 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.819      ;
; 0.622 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.823      ;
; 0.624 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.824      ;
; 0.625 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.826      ;
; 0.625 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.825      ;
; 0.626 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.826      ;
; 0.699 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.900      ;
; 0.709 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.910      ;
; 0.718 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.919      ;
; 0.719 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.919      ;
; 0.721 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.921      ;
; 0.721 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.921      ;
; 0.721 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.921      ;
; 0.721 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.922      ;
; 0.721 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.922      ;
; 0.723 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.923      ;
; 0.723 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.924      ;
; 0.724 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.924      ;
; 0.725 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.925      ;
; 0.731 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 0.931      ;
; 0.733 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.934      ;
; 0.734 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.935      ;
; 0.741 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.942      ;
; 0.743 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.944      ;
; 0.751 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.057      ; 0.952      ;
; 0.822 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.056      ; 1.022      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RAM_outclock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
; 2.047 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.031      ; 2.260      ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_outclock'                                                                                                                               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_outclock ; Rise       ; RAM_outclock                                                                                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.132  ; 0.362        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.403  ; 0.633        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_CLK'                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_CLK ; Rise       ; RAM_CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~input|o                          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|inclk[0]            ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|outclk              ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; 0.376  ; 0.592        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|12|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|13|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|14|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|15|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|16|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|17|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|18|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|19|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|12|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|13|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|14|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|15|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|16|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|17|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|18|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|19|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|12|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|13|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|14|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|15|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|16|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|17|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|18|clk                  ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|19|clk                  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKA'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKA ; Rise       ; ADD_CLKA                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKB'                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKB ; Rise       ; ADD_CLKB                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; 0.225  ; 0.409        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'shift_CLK'                                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; shift_CLK ; Rise       ; shift_CLK                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; 0.375  ; 0.591        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RAM_inclock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_inclock ; Rise       ; RAM_inclock                                                                                                            ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.123  ; 0.353        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.123  ; 0.353        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.125  ; 0.355        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.409  ; 0.639        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.411  ; 0.641        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.411  ; 0.641        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'latch_clk[0]'                                                                   ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[0] ; Rise       ; latch_clk[0]                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.614  ; 0.614        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'latch_clk[1]'                                                                   ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[1] ; Rise       ; latch_clk[1]                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.381  ; 0.381        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.402  ; 0.402        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.591  ; 0.591        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.592  ; 0.592        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; 1.992 ; 2.383 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; 1.821 ; 2.172 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; 1.553 ; 1.898 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; 1.564 ; 1.956 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; 1.572 ; 1.961 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; 1.728 ; 2.100 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; 1.769 ; 2.161 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; 1.727 ; 2.102 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; 1.768 ; 2.101 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; 1.549 ; 1.902 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; 1.503 ; 1.824 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; 1.774 ; 2.156 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; 1.838 ; 2.187 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; 1.748 ; 2.072 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; 1.517 ; 1.901 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; 1.992 ; 2.383 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; 1.909 ; 2.254 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; 1.962 ; 2.353 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; 1.793 ; 2.144 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; 1.523 ; 1.868 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; 1.533 ; 1.925 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; 1.542 ; 1.931 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; 1.698 ; 2.069 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; 1.737 ; 2.128 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; 1.697 ; 2.072 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; 1.739 ; 2.073 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; 1.518 ; 1.871 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; 1.473 ; 1.795 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; 1.743 ; 2.125 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; 1.808 ; 2.158 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; 1.721 ; 2.045 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; 1.491 ; 1.875 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; 1.962 ; 2.353 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; 1.879 ; 2.223 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; 1.761 ; 2.148 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; 1.710 ; 2.075 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; 1.761 ; 2.146 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; 1.271 ; 1.614 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; 1.579 ; 1.929 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; 1.655 ; 2.003 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; 1.476 ; 1.850 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; 1.734 ; 2.148 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; 1.751 ; 2.108 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; 1.786 ; 2.170 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; 1.693 ; 2.041 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; 1.561 ; 1.912 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; 1.690 ; 2.051 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; 1.722 ; 2.062 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; 1.543 ; 1.935 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; 1.439 ; 1.826 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; 1.786 ; 2.170 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; 1.444 ; 1.789 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; 1.418 ; 1.748 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; 1.511 ; 1.851 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; 1.560 ; 1.956 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; 1.679 ; 2.020 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; 1.754 ; 2.092 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; 1.635 ; 2.014 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; 1.439 ; 1.833 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; 1.710 ; 2.072 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; 1.491 ; 1.788 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; 2.224 ; 2.597 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; 1.966 ; 2.305 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; 2.057 ; 2.418 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; 1.984 ; 2.376 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; 1.980 ; 2.335 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; 2.224 ; 2.597 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; 2.209 ; 2.597 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; 2.000 ; 2.392 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; 1.977 ; 2.314 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; 1.898 ; 2.225 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; 2.007 ; 2.359 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; 2.117 ; 2.512 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; 2.154 ; 2.506 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; 2.145 ; 2.471 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; 1.915 ; 2.286 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; 2.034 ; 2.430 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; 2.101 ; 2.446 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; 2.259 ; 2.585 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; 1.991 ; 2.332 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; 2.077 ; 2.439 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; 1.953 ; 2.345 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; 1.946 ; 2.301 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; 2.141 ; 2.512 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; 2.178 ; 2.566 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; 1.923 ; 2.310 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; 2.078 ; 2.415 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; 1.889 ; 2.218 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; 1.971 ; 2.323 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; 1.980 ; 2.372 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; 1.977 ; 2.330 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; 2.259 ; 2.585 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; 1.869 ; 2.239 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; 1.949 ; 2.345 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; 2.064 ; 2.409 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; 1.859 ; 2.202 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; 1.859 ; 2.202 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; 1.694 ; 2.049 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; 1.677 ; 2.049 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; 1.541 ; 1.948 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; 1.665 ; 2.024 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; 1.664 ; 2.057 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; 1.784 ; 2.197 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; 1.498 ; 1.844 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; 1.466 ; 1.824 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; 1.666 ; 2.022 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; 1.513 ; 1.921 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; 1.773 ; 2.152 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; 1.729 ; 2.085 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; 1.413 ; 1.804 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; 1.762 ; 2.170 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; 1.768 ; 2.103 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; 2.064 ; 2.404 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; 2.605 ; 2.987 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; 2.598 ; 2.987 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; 2.605 ; 2.986 ; Rise       ; shift_CLK       ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; -1.155 ; -1.469 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; -1.460 ; -1.802 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; -1.202 ; -1.539 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; -1.211 ; -1.593 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; -1.220 ; -1.599 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; -1.370 ; -1.733 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; -1.410 ; -1.791 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; -1.369 ; -1.735 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; -1.409 ; -1.734 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; -1.199 ; -1.543 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; -1.155 ; -1.469 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; -1.414 ; -1.786 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; -1.476 ; -1.817 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; -1.391 ; -1.708 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; -1.167 ; -1.541 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; -1.623 ; -2.004 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; -1.544 ; -1.881 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; -1.125 ; -1.439 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; -1.432 ; -1.774 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; -1.172 ; -1.509 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; -1.180 ; -1.562 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; -1.190 ; -1.570 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; -1.340 ; -1.702 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; -1.377 ; -1.759 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; -1.339 ; -1.705 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; -1.380 ; -1.705 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; -1.168 ; -1.512 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; -1.125 ; -1.439 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; -1.383 ; -1.755 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; -1.447 ; -1.788 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; -1.363 ; -1.680 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; -1.141 ; -1.515 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; -1.593 ; -1.974 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; -1.514 ; -1.850 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; -0.919 ; -1.248 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; -1.341 ; -1.691 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; -1.400 ; -1.774 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; -0.919 ; -1.248 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; -1.215 ; -1.550 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; -1.300 ; -1.640 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; -1.126 ; -1.491 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; -1.363 ; -1.760 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; -1.380 ; -1.722 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; -1.061 ; -1.378 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; -1.326 ; -1.660 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; -1.209 ; -1.552 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; -1.332 ; -1.684 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; -1.364 ; -1.696 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; -1.193 ; -1.574 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; -1.081 ; -1.452 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; -1.425 ; -1.800 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; -1.086 ; -1.418 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; -1.061 ; -1.378 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; -1.161 ; -1.493 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; -1.207 ; -1.593 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; -1.311 ; -1.638 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; -1.394 ; -1.724 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; -1.269 ; -1.633 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; -1.079 ; -1.458 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; -1.351 ; -1.705 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; -1.102 ; -1.391 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; -1.137 ; -1.466 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; -1.219 ; -1.540 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; -1.188 ; -1.541 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; -1.236 ; -1.608 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; -1.230 ; -1.570 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; -1.354 ; -1.718 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; -1.452 ; -1.820 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; -1.137 ; -1.519 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; -1.229 ; -1.551 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; -1.156 ; -1.466 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; -1.259 ; -1.593 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; -1.232 ; -1.607 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; -1.267 ; -1.601 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; -1.392 ; -1.700 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; -1.169 ; -1.523 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; -1.164 ; -1.550 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; -1.351 ; -1.678 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; -1.116 ; -1.445 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; -1.128 ; -1.461 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; -1.223 ; -1.569 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; -1.203 ; -1.575 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; -1.197 ; -1.536 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; -1.385 ; -1.738 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; -1.420 ; -1.788 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; -1.175 ; -1.542 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; -1.186 ; -1.508 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; -1.134 ; -1.445 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; -1.224 ; -1.557 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; -1.116 ; -1.498 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; -1.230 ; -1.564 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; -1.367 ; -1.676 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; -1.123 ; -1.476 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; -1.198 ; -1.577 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; -1.312 ; -1.638 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; -1.050 ; -1.423 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; -1.469 ; -1.799 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; -1.321 ; -1.659 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; -1.303 ; -1.660 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; -1.173 ; -1.562 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; -1.278 ; -1.613 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; -1.291 ; -1.666 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; -1.407 ; -1.802 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; -1.120 ; -1.443 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; -1.103 ; -1.446 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; -1.294 ; -1.633 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; -1.148 ; -1.538 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; -1.397 ; -1.758 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; -1.356 ; -1.697 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; -1.050 ; -1.423 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; -1.355 ; -1.747 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; -1.393 ; -1.715 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; -1.676 ; -2.002 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; -1.665 ; -2.023 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; -1.754 ; -2.093 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; -1.665 ; -2.023 ; Rise       ; shift_CLK       ;
+--------------+--------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+--------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+--------------+--------+--------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 11.583 ; 11.512 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 7.637  ; 7.502  ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 7.854  ; 7.745  ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 8.098  ; 7.943  ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 8.665  ; 8.511  ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 10.646 ; 10.531 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 10.623 ; 10.464 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 11.448 ; 11.329 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 11.583 ; 11.512 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 9.801  ; 9.668  ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 10.934 ; 10.829 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 10.812 ; 10.678 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 11.138 ; 11.018 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 9.520  ; 9.357  ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 9.769  ; 9.637  ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 9.624  ; 9.500  ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 10.004 ; 9.898  ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 11.620 ; 11.549 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 7.667  ; 7.532  ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 7.884  ; 7.775  ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 8.128  ; 7.973  ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 8.695  ; 8.541  ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 10.683 ; 10.568 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 10.660 ; 10.501 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 11.485 ; 11.366 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 11.620 ; 11.549 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 9.838  ; 9.705  ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 10.971 ; 10.866 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 10.849 ; 10.715 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 11.175 ; 11.055 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 9.557  ; 9.394  ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 9.806  ; 9.674  ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 9.661  ; 9.537  ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 10.041 ; 9.935  ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 8.077  ; 7.993  ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 8.077  ; 7.993  ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 7.543  ; 7.451  ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 7.444  ; 7.359  ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 7.192  ; 7.047  ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 7.352  ; 7.201  ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 7.319  ; 7.252  ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 7.163  ; 7.013  ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 7.618  ; 7.562  ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 7.284  ; 7.162  ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 7.251  ; 7.114  ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 7.269  ; 7.212  ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 7.255  ; 7.127  ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 7.810  ; 7.718  ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 7.691  ; 7.606  ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 7.282  ; 7.212  ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 6.834  ; 6.684  ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 6.596  ; 6.520  ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 6.516  ; 6.476  ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 6.501  ; 6.407  ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 6.425  ; 6.349  ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 6.258  ; 6.129  ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 5.991  ; 5.861  ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 6.402  ; 6.339  ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 6.235  ; 6.105  ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 6.261  ; 6.181  ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 5.920  ; 5.872  ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 6.310  ; 6.231  ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 6.431  ; 6.399  ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 6.351  ; 6.290  ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 6.488  ; 6.436  ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 6.596  ; 6.520  ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 6.444  ; 6.406  ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 6.108  ; 6.002  ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 6.660  ; 6.533  ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 6.542  ; 6.505  ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 6.482  ; 6.343  ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 6.339  ; 6.278  ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 6.366  ; 6.279  ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 6.320  ; 6.239  ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 6.349  ; 6.288  ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 6.457  ; 6.394  ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 6.660  ; 6.533  ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 6.416  ; 6.280  ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 6.332  ; 6.258  ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 6.461  ; 6.420  ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 6.348  ; 6.258  ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 6.518  ; 6.480  ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 6.436  ; 6.344  ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 6.470  ; 6.438  ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 6.448  ; 6.387  ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 7.504  ; 7.471  ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 7.504  ; 7.458  ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 7.022  ; 6.896  ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 7.042  ; 7.009  ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 7.088  ; 7.040  ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 7.211  ; 7.155  ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 7.174  ; 7.130  ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 7.303  ; 7.199  ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 6.414  ; 6.362  ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 6.433  ; 6.368  ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 6.977  ; 6.877  ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 7.253  ; 7.211  ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 7.040  ; 6.941  ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 6.924  ; 6.860  ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 6.855  ; 6.732  ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 7.499  ; 7.471  ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 7.085  ; 7.007  ; Rise       ; shift_CLK       ;
+-----------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 6.765 ; 6.609 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 6.976 ; 6.878 ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 7.220 ; 7.116 ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 6.806 ; 6.685 ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 7.005 ; 6.853 ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 7.069 ; 6.940 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 6.918 ; 6.754 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 6.988 ; 6.832 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 6.897 ; 6.808 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 6.949 ; 6.807 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 6.993 ; 6.857 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 6.921 ; 6.796 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 6.765 ; 6.609 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 7.002 ; 6.844 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 7.130 ; 6.960 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 6.896 ; 6.771 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 7.026 ; 6.917 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 6.642 ; 6.518 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 6.960 ; 6.868 ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 7.055 ; 6.925 ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 6.642 ; 6.518 ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 7.225 ; 7.068 ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 7.249 ; 7.089 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 6.928 ; 6.768 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 7.225 ; 7.069 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 6.899 ; 6.815 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 6.968 ; 6.834 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 6.947 ; 6.795 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 6.900 ; 6.775 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 6.750 ; 6.594 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 7.208 ; 7.050 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 7.066 ; 6.925 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 6.941 ; 6.816 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 6.866 ; 6.748 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 6.620 ; 6.472 ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 7.753 ; 7.634 ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 7.288 ; 7.186 ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 7.162 ; 7.066 ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 6.962 ; 6.822 ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 7.081 ; 6.934 ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 7.027 ; 6.924 ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 6.933 ; 6.787 ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 7.318 ; 7.236 ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 7.011 ; 6.889 ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 7.017 ; 6.884 ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 6.951 ; 6.854 ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 7.020 ; 6.895 ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 7.507 ; 7.393 ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 7.387 ; 7.264 ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 6.962 ; 6.851 ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 6.620 ; 6.472 ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 5.701 ; 5.649 ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 6.227 ; 6.147 ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 6.254 ; 6.151 ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 6.151 ; 6.064 ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 6.032 ; 5.906 ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 5.810 ; 5.684 ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 6.177 ; 6.076 ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 6.009 ; 5.881 ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 6.044 ; 5.940 ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 5.701 ; 5.649 ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 6.106 ; 5.998 ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 6.176 ; 6.105 ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 6.140 ; 6.052 ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 6.210 ; 6.132 ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 6.367 ; 6.251 ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 6.186 ; 6.109 ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 5.920 ; 5.815 ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 6.100 ; 6.020 ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 6.285 ; 6.208 ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 6.282 ; 6.146 ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 6.100 ; 6.026 ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 6.156 ; 6.062 ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 6.109 ; 6.020 ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 6.142 ; 6.049 ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 6.230 ; 6.127 ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 6.389 ; 6.246 ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 6.177 ; 6.048 ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 6.135 ; 6.061 ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 6.208 ; 6.122 ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 6.142 ; 6.042 ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 6.270 ; 6.200 ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 6.235 ; 6.143 ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 6.217 ; 6.140 ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 6.223 ; 6.122 ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 6.106 ; 6.037 ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 7.163 ; 7.077 ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 6.750 ; 6.626 ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 6.745 ; 6.672 ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 6.820 ; 6.737 ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 6.936 ; 6.844 ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 6.888 ; 6.813 ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 7.036 ; 6.924 ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 6.106 ; 6.037 ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 6.178 ; 6.115 ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 6.742 ; 6.642 ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 6.923 ; 6.837 ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 6.758 ; 6.649 ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 6.658 ; 6.589 ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 6.624 ; 6.502 ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 7.159 ; 7.088 ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 6.829 ; 6.742 ; Rise       ; shift_CLK       ;
+-----------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ADD_ALUBUS   ; io[0]       ; 7.893  ; 7.757  ; 8.339  ; 8.203  ;
; ADD_ALUBUS   ; io[1]       ; 8.172  ; 8.036  ; 8.610  ; 8.474  ;
; ADD_ALUBUS   ; io[2]       ; 7.619  ; 7.459  ; 8.049  ; 7.889  ;
; ADD_ALUBUS   ; io[3]       ; 8.171  ; 7.459  ; 8.049  ; 8.378  ;
; ADD_ALUBUS   ; io[4]       ; 7.682  ; 7.486  ; 8.084  ; 7.924  ;
; ADD_ALUBUS   ; io[5]       ; 7.655  ; 7.495  ; 8.090  ; 7.930  ;
; ADD_ALUBUS   ; io[6]       ; 7.899  ; 7.459  ; 8.049  ; 8.139  ;
; ADD_ALUBUS   ; io[7]       ; 7.995  ; 7.880  ; 8.430  ; 8.315  ;
; ADD_ALUBUS   ; io[8]       ; 7.995  ; 7.880  ; 8.430  ; 8.315  ;
; ADD_ALUBUS   ; io[9]       ; 8.172  ; 8.036  ; 8.610  ; 8.474  ;
; ADD_ALUBUS   ; io[10]      ; 7.655  ; 7.495  ; 8.090  ; 7.930  ;
; ADD_ALUBUS   ; io[11]      ; 7.666  ; 7.459  ; 8.049  ; 7.889  ;
; ADD_ALUBUS   ; io[12]      ; 7.893  ; 7.757  ; 8.339  ; 8.203  ;
; ADD_ALUBUS   ; io[13]      ; 7.754  ; 7.495  ; 8.090  ; 7.933  ;
; ADD_ALUBUS   ; io[14]      ; 7.655  ; 7.495  ; 8.090  ; 7.930  ;
; ADD_ALUBUS   ; io[15]      ; 7.676  ; 7.486  ; 8.084  ; 7.924  ;
; ADD_CN       ; io[0]       ; 8.118  ; 8.022  ; 8.461  ; 8.336  ;
; ADD_CN       ; io[1]       ; 8.380  ; 8.271  ; 8.720  ; 8.619  ;
; ADD_CN       ; io[2]       ; 8.624  ; 8.469  ; 8.946  ; 8.838  ;
; ADD_CN       ; io[3]       ; 9.191  ; 9.037  ; 9.531  ; 9.369  ;
; ADD_CN       ; io[4]       ; 10.716 ; 10.601 ; 10.998 ; 10.868 ;
; ADD_CN       ; io[5]       ; 10.693 ; 10.534 ; 10.948 ; 10.819 ;
; ADD_CN       ; io[6]       ; 11.518 ; 11.399 ; 11.818 ; 11.651 ;
; ADD_CN       ; io[7]       ; 11.653 ; 11.582 ; 11.964 ; 11.901 ;
; ADD_CN       ; io[8]       ; 9.871  ; 9.738  ; 10.160 ; 9.997  ;
; ADD_CN       ; io[9]       ; 11.004 ; 10.899 ; 11.310 ; 11.198 ;
; ADD_CN       ; io[10]      ; 10.882 ; 10.748 ; 11.144 ; 11.046 ;
; ADD_CN       ; io[11]      ; 11.208 ; 11.088 ; 11.552 ; 11.420 ;
; ADD_CN       ; io[12]      ; 9.590  ; 9.427  ; 9.851  ; 9.724  ;
; ADD_CN       ; io[13]      ; 9.839  ; 9.707  ; 10.158 ; 10.001 ;
; ADD_CN       ; io[14]      ; 9.694  ; 9.570  ; 9.962  ; 9.874  ;
; ADD_CN       ; io[15]      ; 10.074 ; 9.968  ; 10.426 ; 10.305 ;
; ADD_M        ; io[0]       ; 8.290  ; 8.165  ; 8.637  ; 8.519  ;
; ADD_M        ; io[1]       ; 8.252  ; 8.114  ; 8.576  ; 8.472  ;
; ADD_M        ; io[2]       ; 7.733  ; 7.609  ; 8.066  ; 7.950  ;
; ADD_M        ; io[3]       ; 8.341  ; 8.179  ; 8.679  ; 8.525  ;
; ADD_M        ; io[4]       ; 8.327  ; 8.197  ; 8.702  ; 8.587  ;
; ADD_M        ; io[5]       ; 7.753  ; 7.624  ; 8.134  ; 7.975  ;
; ADD_M        ; io[6]       ; 8.203  ; 8.036  ; 8.561  ; 8.442  ;
; ADD_M        ; io[7]       ; 8.349  ; 8.286  ; 8.696  ; 8.625  ;
; ADD_M        ; io[8]       ; 7.484  ; 7.325  ; 7.857  ; 7.690  ;
; ADD_M        ; io[9]       ; 8.359  ; 8.247  ; 8.703  ; 8.598  ;
; ADD_M        ; io[10]      ; 7.715  ; 7.608  ; 8.062  ; 7.963  ;
; ADD_M        ; io[11]      ; 8.108  ; 7.976  ; 8.442  ; 8.322  ;
; ADD_M        ; io[12]      ; 8.018  ; 7.862  ; 8.352  ; 8.225  ;
; ADD_M        ; io[13]      ; 8.353  ; 8.196  ; 8.663  ; 8.531  ;
; ADD_M        ; io[14]      ; 7.827  ; 7.732  ; 8.190  ; 8.066  ;
; ADD_M        ; io[15]      ; 8.272  ; 8.151  ; 8.586  ; 8.480  ;
; ADD_S0       ; io[0]       ; 8.934  ; 8.836  ; 9.253  ; 9.163  ;
; ADD_S0       ; io[1]       ; 9.188  ; 9.087  ; 9.518  ; 9.409  ;
; ADD_S0       ; io[2]       ; 9.414  ; 9.306  ; 9.762  ; 9.607  ;
; ADD_S0       ; io[3]       ; 9.999  ; 9.837  ; 10.329 ; 10.175 ;
; ADD_S0       ; io[4]       ; 11.787 ; 11.657 ; 12.234 ; 12.119 ;
; ADD_S0       ; io[5]       ; 11.737 ; 11.608 ; 12.211 ; 12.052 ;
; ADD_S0       ; io[6]       ; 12.607 ; 12.440 ; 13.036 ; 12.917 ;
; ADD_S0       ; io[7]       ; 12.753 ; 12.690 ; 13.171 ; 13.100 ;
; ADD_S0       ; io[8]       ; 10.949 ; 10.786 ; 11.389 ; 11.256 ;
; ADD_S0       ; io[9]       ; 12.099 ; 11.987 ; 12.522 ; 12.417 ;
; ADD_S0       ; io[10]      ; 11.933 ; 11.835 ; 12.400 ; 12.266 ;
; ADD_S0       ; io[11]      ; 12.341 ; 12.209 ; 12.726 ; 12.606 ;
; ADD_S0       ; io[12]      ; 10.640 ; 10.513 ; 11.108 ; 10.945 ;
; ADD_S0       ; io[13]      ; 10.947 ; 10.790 ; 11.357 ; 11.225 ;
; ADD_S0       ; io[14]      ; 10.751 ; 10.663 ; 11.212 ; 11.088 ;
; ADD_S0       ; io[15]      ; 11.215 ; 11.094 ; 11.592 ; 11.486 ;
; ADD_S1       ; io[0]       ; 8.710  ; 8.612  ; 9.054  ; 8.964  ;
; ADD_S1       ; io[1]       ; 8.964  ; 8.863  ; 9.319  ; 9.210  ;
; ADD_S1       ; io[2]       ; 9.190  ; 9.082  ; 9.563  ; 9.408  ;
; ADD_S1       ; io[3]       ; 9.775  ; 9.613  ; 10.130 ; 9.976  ;
; ADD_S1       ; io[4]       ; 11.395 ; 11.265 ; 11.823 ; 11.708 ;
; ADD_S1       ; io[5]       ; 11.345 ; 11.216 ; 11.800 ; 11.641 ;
; ADD_S1       ; io[6]       ; 12.215 ; 12.048 ; 12.625 ; 12.506 ;
; ADD_S1       ; io[7]       ; 12.361 ; 12.298 ; 12.760 ; 12.689 ;
; ADD_S1       ; io[8]       ; 10.557 ; 10.394 ; 10.978 ; 10.845 ;
; ADD_S1       ; io[9]       ; 11.707 ; 11.595 ; 12.111 ; 12.006 ;
; ADD_S1       ; io[10]      ; 11.541 ; 11.443 ; 11.989 ; 11.855 ;
; ADD_S1       ; io[11]      ; 11.949 ; 11.817 ; 12.315 ; 12.195 ;
; ADD_S1       ; io[12]      ; 10.248 ; 10.121 ; 10.697 ; 10.534 ;
; ADD_S1       ; io[13]      ; 10.555 ; 10.398 ; 10.946 ; 10.814 ;
; ADD_S1       ; io[14]      ; 10.359 ; 10.271 ; 10.801 ; 10.677 ;
; ADD_S1       ; io[15]      ; 10.823 ; 10.702 ; 11.181 ; 11.075 ;
; ADD_S2       ; io[0]       ; 8.577  ; 8.473  ; 8.925  ; 8.790  ;
; ADD_S2       ; io[1]       ; 9.122  ; 8.987  ; 9.428  ; 9.307  ;
; ADD_S2       ; io[2]       ; 9.313  ; 9.205  ; 9.633  ; 9.478  ;
; ADD_S2       ; io[3]       ; 9.898  ; 9.736  ; 10.200 ; 10.046 ;
; ADD_S2       ; io[4]       ; 11.397 ; 11.267 ; 11.807 ; 11.692 ;
; ADD_S2       ; io[5]       ; 11.347 ; 11.218 ; 11.784 ; 11.625 ;
; ADD_S2       ; io[6]       ; 12.217 ; 12.050 ; 12.609 ; 12.490 ;
; ADD_S2       ; io[7]       ; 12.363 ; 12.300 ; 12.744 ; 12.673 ;
; ADD_S2       ; io[8]       ; 10.559 ; 10.396 ; 10.962 ; 10.829 ;
; ADD_S2       ; io[9]       ; 11.709 ; 11.597 ; 12.095 ; 11.990 ;
; ADD_S2       ; io[10]      ; 11.543 ; 11.445 ; 11.973 ; 11.839 ;
; ADD_S2       ; io[11]      ; 11.951 ; 11.819 ; 12.299 ; 12.179 ;
; ADD_S2       ; io[12]      ; 10.250 ; 10.123 ; 10.681 ; 10.518 ;
; ADD_S2       ; io[13]      ; 10.557 ; 10.400 ; 10.930 ; 10.798 ;
; ADD_S2       ; io[14]      ; 10.361 ; 10.273 ; 10.785 ; 10.661 ;
; ADD_S2       ; io[15]      ; 10.825 ; 10.704 ; 11.165 ; 11.059 ;
; ADD_S3       ; io[0]       ; 8.753  ; 8.649  ; 9.142  ; 9.007  ;
; ADD_S3       ; io[1]       ; 9.140  ; 9.005  ; 9.459  ; 9.338  ;
; ADD_S3       ; io[2]       ; 9.331  ; 9.223  ; 9.664  ; 9.509  ;
; ADD_S3       ; io[3]       ; 9.916  ; 9.754  ; 10.231 ; 10.077 ;
; ADD_S3       ; io[4]       ; 11.701 ; 11.571 ; 12.174 ; 12.059 ;
; ADD_S3       ; io[5]       ; 11.651 ; 11.522 ; 12.151 ; 11.992 ;
; ADD_S3       ; io[6]       ; 12.521 ; 12.354 ; 12.976 ; 12.857 ;
; ADD_S3       ; io[7]       ; 12.667 ; 12.604 ; 13.111 ; 13.040 ;
; ADD_S3       ; io[8]       ; 10.863 ; 10.700 ; 11.329 ; 11.196 ;
; ADD_S3       ; io[9]       ; 12.013 ; 11.901 ; 12.462 ; 12.357 ;
; ADD_S3       ; io[10]      ; 11.847 ; 11.749 ; 12.340 ; 12.206 ;
; ADD_S3       ; io[11]      ; 12.255 ; 12.123 ; 12.666 ; 12.546 ;
; ADD_S3       ; io[12]      ; 10.554 ; 10.427 ; 11.048 ; 10.885 ;
; ADD_S3       ; io[13]      ; 10.861 ; 10.704 ; 11.297 ; 11.165 ;
; ADD_S3       ; io[14]      ; 10.665 ; 10.577 ; 11.152 ; 11.028 ;
; ADD_S3       ; io[15]      ; 11.129 ; 11.008 ; 11.532 ; 11.426 ;
; RAM_GN       ; io[0]       ; 7.987  ; 7.851  ; 8.426  ; 8.290  ;
; RAM_GN       ; io[1]       ; 8.266  ; 8.130  ; 8.697  ; 8.561  ;
; RAM_GN       ; io[2]       ; 7.713  ; 7.553  ; 8.136  ; 7.976  ;
; RAM_GN       ; io[3]       ; 7.713  ; 7.553  ; 8.136  ; 7.976  ;
; RAM_GN       ; io[4]       ; 7.740  ; 7.580  ; 8.171  ; 8.011  ;
; RAM_GN       ; io[5]       ; 7.749  ; 7.589  ; 8.177  ; 8.017  ;
; RAM_GN       ; io[6]       ; 7.713  ; 7.553  ; 8.136  ; 7.976  ;
; RAM_GN       ; io[7]       ; 8.089  ; 7.974  ; 8.517  ; 8.402  ;
; RAM_GN       ; io[8]       ; 8.089  ; 7.974  ; 8.517  ; 8.402  ;
; RAM_GN       ; io[9]       ; 8.266  ; 8.130  ; 8.697  ; 8.561  ;
; RAM_GN       ; io[10]      ; 7.749  ; 7.589  ; 8.177  ; 8.017  ;
; RAM_GN       ; io[11]      ; 7.713  ; 7.553  ; 8.136  ; 7.976  ;
; RAM_GN       ; io[12]      ; 7.987  ; 7.851  ; 8.426  ; 8.290  ;
; RAM_GN       ; io[13]      ; 7.749  ; 7.589  ; 8.177  ; 8.017  ;
; RAM_GN       ; io[14]      ; 7.749  ; 7.589  ; 8.177  ; 8.017  ;
; RAM_GN       ; io[15]      ; 7.740  ; 7.580  ; 8.171  ; 8.011  ;
; latch_OEN[0] ; io[0]       ; 7.613  ; 7.477  ; 8.037  ; 7.901  ;
; latch_OEN[0] ; io[1]       ; 7.892  ; 7.756  ; 8.308  ; 8.172  ;
; latch_OEN[0] ; io[2]       ; 7.339  ; 7.179  ; 7.747  ; 7.587  ;
; latch_OEN[0] ; io[3]       ; 7.339  ; 7.179  ; 7.747  ; 7.587  ;
; latch_OEN[0] ; io[4]       ; 7.366  ; 7.206  ; 7.782  ; 7.622  ;
; latch_OEN[0] ; io[5]       ; 7.540  ; 7.215  ; 7.788  ; 7.807  ;
; latch_OEN[0] ; io[6]       ; 7.339  ; 7.179  ; 7.747  ; 7.587  ;
; latch_OEN[0] ; io[7]       ; 7.715  ; 7.600  ; 8.128  ; 8.013  ;
; latch_OEN[0] ; io[8]       ; 7.715  ; 7.600  ; 8.128  ; 8.013  ;
; latch_OEN[0] ; io[9]       ; 7.892  ; 7.756  ; 8.308  ; 8.172  ;
; latch_OEN[0] ; io[10]      ; 7.566  ; 7.215  ; 7.788  ; 7.861  ;
; latch_OEN[0] ; io[11]      ; 7.339  ; 7.179  ; 7.747  ; 7.587  ;
; latch_OEN[0] ; io[12]      ; 7.613  ; 7.477  ; 8.037  ; 7.901  ;
; latch_OEN[0] ; io[13]      ; 7.942  ; 7.215  ; 7.788  ; 8.187  ;
; latch_OEN[0] ; io[14]      ; 7.575  ; 7.215  ; 7.788  ; 7.864  ;
; latch_OEN[0] ; io[15]      ; 7.366  ; 7.206  ; 7.782  ; 7.622  ;
; latch_OEN[1] ; io[0]       ; 8.159  ; 8.023  ; 8.593  ; 8.457  ;
; latch_OEN[1] ; io[1]       ; 8.438  ; 8.302  ; 8.864  ; 8.728  ;
; latch_OEN[1] ; io[2]       ; 7.885  ; 7.725  ; 8.303  ; 8.143  ;
; latch_OEN[1] ; io[3]       ; 7.885  ; 7.725  ; 8.303  ; 8.143  ;
; latch_OEN[1] ; io[4]       ; 7.912  ; 7.752  ; 8.338  ; 8.178  ;
; latch_OEN[1] ; io[5]       ; 7.921  ; 7.761  ; 8.344  ; 8.184  ;
; latch_OEN[1] ; io[6]       ; 7.885  ; 7.725  ; 8.303  ; 8.143  ;
; latch_OEN[1] ; io[7]       ; 8.261  ; 8.146  ; 8.684  ; 8.569  ;
; latch_OEN[1] ; io[8]       ; 8.261  ; 8.146  ; 8.684  ; 8.569  ;
; latch_OEN[1] ; io[9]       ; 8.438  ; 8.302  ; 8.864  ; 8.728  ;
; latch_OEN[1] ; io[10]      ; 7.921  ; 7.761  ; 8.344  ; 8.184  ;
; latch_OEN[1] ; io[11]      ; 7.885  ; 7.725  ; 8.303  ; 8.143  ;
; latch_OEN[1] ; io[12]      ; 8.159  ; 8.023  ; 8.593  ; 8.457  ;
; latch_OEN[1] ; io[13]      ; 7.921  ; 7.761  ; 8.344  ; 8.184  ;
; latch_OEN[1] ; io[14]      ; 7.921  ; 7.761  ; 8.344  ; 8.184  ;
; latch_OEN[1] ; io[15]      ; 7.912  ; 7.752  ; 8.338  ; 8.178  ;
; shift_GN     ; io[0]       ; 8.623  ; 8.487  ; 9.088  ; 8.952  ;
; shift_GN     ; io[1]       ; 8.902  ; 8.766  ; 9.359  ; 9.223  ;
; shift_GN     ; io[2]       ; 8.349  ; 8.189  ; 8.798  ; 8.638  ;
; shift_GN     ; io[3]       ; 8.349  ; 8.189  ; 8.798  ; 8.638  ;
; shift_GN     ; io[4]       ; 8.376  ; 8.216  ; 8.833  ; 8.673  ;
; shift_GN     ; io[5]       ; 8.385  ; 8.225  ; 8.839  ; 8.679  ;
; shift_GN     ; io[6]       ; 8.349  ; 8.189  ; 8.798  ; 8.638  ;
; shift_GN     ; io[7]       ; 8.725  ; 8.610  ; 9.179  ; 9.064  ;
; shift_GN     ; io[8]       ; 8.725  ; 8.610  ; 9.179  ; 9.064  ;
; shift_GN     ; io[9]       ; 8.902  ; 8.766  ; 9.359  ; 9.223  ;
; shift_GN     ; io[10]      ; 8.385  ; 8.225  ; 8.839  ; 8.679  ;
; shift_GN     ; io[11]      ; 8.349  ; 8.189  ; 8.798  ; 8.638  ;
; shift_GN     ; io[12]      ; 8.623  ; 8.487  ; 9.088  ; 8.952  ;
; shift_GN     ; io[13]      ; 8.385  ; 8.225  ; 8.839  ; 8.679  ;
; shift_GN     ; io[14]      ; 8.385  ; 8.225  ; 8.839  ; 8.679  ;
; shift_GN     ; io[15]      ; 8.376  ; 8.216  ; 8.833  ; 8.673  ;
+--------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ADD_ALUBUS   ; io[0]       ; 6.746  ; 7.472  ; 8.043  ; 6.946  ;
; ADD_ALUBUS   ; io[1]       ; 6.645  ; 7.740  ; 8.303  ; 6.885  ;
; ADD_ALUBUS   ; io[2]       ; 6.544  ; 7.150  ; 7.729  ; 6.769  ;
; ADD_ALUBUS   ; io[3]       ; 7.310  ; 7.150  ; 7.729  ; 7.569  ;
; ADD_ALUBUS   ; io[4]       ; 7.336  ; 7.176  ; 7.762  ; 7.602  ;
; ADD_ALUBUS   ; io[5]       ; 7.122  ; 7.185  ; 7.769  ; 7.314  ;
; ADD_ALUBUS   ; io[6]       ; 7.310  ; 7.150  ; 7.729  ; 7.569  ;
; ADD_ALUBUS   ; io[7]       ; 6.302  ; 7.585  ; 8.123  ; 6.522  ;
; ADD_ALUBUS   ; io[8]       ; 6.296  ; 7.585  ; 8.123  ; 6.511  ;
; ADD_ALUBUS   ; io[9]       ; 7.642  ; 7.740  ; 8.303  ; 7.850  ;
; ADD_ALUBUS   ; io[10]      ; 6.533  ; 7.185  ; 7.769  ; 6.764  ;
; ADD_ALUBUS   ; io[11]      ; 7.310  ; 7.150  ; 7.729  ; 7.569  ;
; ADD_ALUBUS   ; io[12]      ; 6.735  ; 7.472  ; 8.043  ; 6.938  ;
; ADD_ALUBUS   ; io[13]      ; 7.345  ; 7.185  ; 7.769  ; 7.609  ;
; ADD_ALUBUS   ; io[14]      ; 6.543  ; 7.185  ; 7.769  ; 6.775  ;
; ADD_ALUBUS   ; io[15]      ; 7.336  ; 7.176  ; 7.762  ; 7.602  ;
; ADD_CN       ; io[0]       ; 7.837  ; 7.741  ; 8.174  ; 8.050  ;
; ADD_CN       ; io[1]       ; 8.089  ; 7.981  ; 8.422  ; 8.320  ;
; ADD_CN       ; io[2]       ; 8.300  ; 8.149  ; 8.634  ; 8.498  ;
; ADD_CN       ; io[3]       ; 8.869  ; 8.715  ; 9.203  ; 9.043  ;
; ADD_CN       ; io[4]       ; 10.306 ; 10.196 ; 10.593 ; 10.432 ;
; ADD_CN       ; io[5]       ; 10.289 ; 10.134 ; 10.553 ; 10.427 ;
; ADD_CN       ; io[6]       ; 11.029 ; 10.889 ; 11.326 ; 11.172 ;
; ADD_CN       ; io[7]       ; 11.142 ; 11.073 ; 11.429 ; 11.366 ;
; ADD_CN       ; io[8]       ; 9.493  ; 9.361  ; 9.791  ; 9.630  ;
; ADD_CN       ; io[9]       ; 10.531 ; 10.410 ; 10.860 ; 10.683 ;
; ADD_CN       ; io[10]      ; 10.441 ; 10.310 ; 10.739 ; 10.615 ;
; ADD_CN       ; io[11]      ; 10.757 ; 10.622 ; 11.112 ; 10.933 ;
; ADD_CN       ; io[12]      ; 9.169  ; 9.033  ; 9.443  ; 9.320  ;
; ADD_CN       ; io[13]      ; 9.465  ; 9.334  ; 9.778  ; 9.599  ;
; ADD_CN       ; io[14]      ; 9.270  ; 9.143  ; 9.569  ; 9.455  ;
; ADD_CN       ; io[15]      ; 9.688  ; 9.586  ; 10.043 ; 9.890  ;
; ADD_M        ; io[0]       ; 7.991  ; 7.864  ; 8.285  ; 8.215  ;
; ADD_M        ; io[1]       ; 7.952  ; 7.815  ; 8.262  ; 8.161  ;
; ADD_M        ; io[2]       ; 7.468  ; 7.345  ; 7.795  ; 7.678  ;
; ADD_M        ; io[3]       ; 8.053  ; 7.893  ; 8.384  ; 8.230  ;
; ADD_M        ; io[4]       ; 8.030  ; 7.869  ; 8.400  ; 8.290  ;
; ADD_M        ; io[5]       ; 7.487  ; 7.361  ; 7.859  ; 7.704  ;
; ADD_M        ; io[6]       ; 7.880  ; 7.726  ; 8.235  ; 8.095  ;
; ADD_M        ; io[7]       ; 7.531  ; 7.468  ; 7.916  ; 7.847  ;
; ADD_M        ; io[8]       ; 7.223  ; 7.066  ; 7.587  ; 7.424  ;
; ADD_M        ; io[9]       ; 8.046  ; 7.869  ; 8.361  ; 8.240  ;
; ADD_M        ; io[10]      ; 7.451  ; 7.345  ; 7.791  ; 7.691  ;
; ADD_M        ; io[11]      ; 7.807  ; 7.628  ; 8.129  ; 7.994  ;
; ADD_M        ; io[12]      ; 7.741  ; 7.587  ; 8.069  ; 7.943  ;
; ADD_M        ; io[13]      ; 8.044  ; 7.865  ; 8.363  ; 8.232  ;
; ADD_M        ; io[14]      ; 7.556  ; 7.460  ; 7.911  ; 7.787  ;
; ADD_M        ; io[15]      ; 7.975  ; 7.822  ; 8.287  ; 8.185  ;
; ADD_S0       ; io[0]       ; 8.612  ; 8.514  ; 8.918  ; 8.826  ;
; ADD_S0       ; io[1]       ; 8.671  ; 8.565  ; 8.988  ; 8.854  ;
; ADD_S0       ; io[2]       ; 8.073  ; 7.952  ; 8.416  ; 8.267  ;
; ADD_S0       ; io[3]       ; 8.659  ; 8.499  ; 8.974  ; 8.820  ;
; ADD_S0       ; io[4]       ; 8.344  ; 8.193  ; 8.706  ; 8.584  ;
; ADD_S0       ; io[5]       ; 8.171  ; 8.055  ; 8.534  ; 8.370  ;
; ADD_S0       ; io[6]       ; 8.245  ; 8.095  ; 8.623  ; 8.467  ;
; ADD_S0       ; io[7]       ; 8.162  ; 8.068  ; 8.542  ; 8.457  ;
; ADD_S0       ; io[8]       ; 8.207  ; 8.077  ; 8.590  ; 8.448  ;
; ADD_S0       ; io[9]       ; 8.413  ; 8.267  ; 8.750  ; 8.598  ;
; ADD_S0       ; io[10]      ; 8.336  ; 8.203  ; 8.663  ; 8.561  ;
; ADD_S0       ; io[11]      ; 8.206  ; 8.075  ; 8.576  ; 8.389  ;
; ADD_S0       ; io[12]      ; 8.432  ; 8.280  ; 8.787  ; 8.629  ;
; ADD_S0       ; io[13]      ; 8.297  ; 8.168  ; 8.678  ; 8.498  ;
; ADD_S0       ; io[14]      ; 8.295  ; 8.170  ; 8.652  ; 8.536  ;
; ADD_S0       ; io[15]      ; 8.089  ; 7.946  ; 8.396  ; 8.282  ;
; ADD_S1       ; io[0]       ; 8.392  ; 8.294  ; 8.729  ; 8.637  ;
; ADD_S1       ; io[1]       ; 8.257  ; 8.151  ; 8.591  ; 8.457  ;
; ADD_S1       ; io[2]       ; 8.029  ; 7.908  ; 8.385  ; 8.236  ;
; ADD_S1       ; io[3]       ; 8.615  ; 8.455  ; 8.943  ; 8.789  ;
; ADD_S1       ; io[4]       ; 8.175  ; 8.024  ; 8.512  ; 8.390  ;
; ADD_S1       ; io[5]       ; 8.228  ; 8.102  ; 8.579  ; 8.424  ;
; ADD_S1       ; io[6]       ; 8.078  ; 7.928  ; 8.429  ; 8.273  ;
; ADD_S1       ; io[7]       ; 7.989  ; 7.895  ; 8.344  ; 8.259  ;
; ADD_S1       ; io[8]       ; 8.037  ; 7.907  ; 8.394  ; 8.252  ;
; ADD_S1       ; io[9]       ; 8.399  ; 8.253  ; 8.738  ; 8.586  ;
; ADD_S1       ; io[10]      ; 8.132  ; 7.999  ; 8.454  ; 8.352  ;
; ADD_S1       ; io[11]      ; 8.000  ; 7.869  ; 8.364  ; 8.177  ;
; ADD_S1       ; io[12]      ; 8.097  ; 7.945  ; 8.445  ; 8.287  ;
; ADD_S1       ; io[13]      ; 8.126  ; 7.997  ; 8.482  ; 8.302  ;
; ADD_S1       ; io[14]      ; 8.135  ; 8.010  ; 8.511  ; 8.395  ;
; ADD_S1       ; io[15]      ; 8.072  ; 7.929  ; 8.384  ; 8.270  ;
; ADD_S2       ; io[0]       ; 8.246  ; 8.135  ; 8.548  ; 8.456  ;
; ADD_S2       ; io[1]       ; 8.492  ; 8.390  ; 8.802  ; 8.694  ;
; ADD_S2       ; io[2]       ; 8.064  ; 7.916  ; 8.356  ; 8.237  ;
; ADD_S2       ; io[3]       ; 8.231  ; 8.102  ; 8.580  ; 8.395  ;
; ADD_S2       ; io[4]       ; 8.299  ; 8.187  ; 8.637  ; 8.477  ;
; ADD_S2       ; io[5]       ; 7.984  ; 7.870  ; 8.329  ; 8.164  ;
; ADD_S2       ; io[6]       ; 8.367  ; 8.215  ; 8.682  ; 8.558  ;
; ADD_S2       ; io[7]       ; 7.966  ; 7.870  ; 8.293  ; 8.209  ;
; ADD_S2       ; io[8]       ; 8.189  ; 8.057  ; 8.553  ; 8.412  ;
; ADD_S2       ; io[9]       ; 8.404  ; 8.279  ; 8.749  ; 8.580  ;
; ADD_S2       ; io[10]      ; 8.338  ; 8.234  ; 8.658  ; 8.526  ;
; ADD_S2       ; io[11]      ; 7.912  ; 7.756  ; 8.254  ; 8.092  ;
; ADD_S2       ; io[12]      ; 8.264  ; 8.139  ; 8.604  ; 8.446  ;
; ADD_S2       ; io[13]      ; 8.022  ; 7.852  ; 8.337  ; 8.196  ;
; ADD_S2       ; io[14]      ; 8.044  ; 7.946  ; 8.343  ; 8.251  ;
; ADD_S2       ; io[15]      ; 8.158  ; 8.054  ; 8.507  ; 8.355  ;
; ADD_S3       ; io[0]       ; 8.413  ; 8.302  ; 8.754  ; 8.662  ;
; ADD_S3       ; io[1]       ; 8.659  ; 8.557  ; 9.008  ; 8.900  ;
; ADD_S3       ; io[2]       ; 8.300  ; 8.152  ; 8.638  ; 8.519  ;
; ADD_S3       ; io[3]       ; 8.473  ; 8.344  ; 8.870  ; 8.685  ;
; ADD_S3       ; io[4]       ; 8.563  ; 8.451  ; 8.957  ; 8.797  ;
; ADD_S3       ; io[5]       ; 8.234  ; 8.120  ; 8.634  ; 8.469  ;
; ADD_S3       ; io[6]       ; 8.633  ; 8.481  ; 9.004  ; 8.880  ;
; ADD_S3       ; io[7]       ; 8.221  ; 8.125  ; 8.602  ; 8.518  ;
; ADD_S3       ; io[8]       ; 8.275  ; 8.143  ; 8.654  ; 8.513  ;
; ADD_S3       ; io[9]       ; 8.299  ; 8.174  ; 8.670  ; 8.501  ;
; ADD_S3       ; io[10]      ; 8.223  ; 8.119  ; 8.569  ; 8.437  ;
; ADD_S3       ; io[11]      ; 8.050  ; 7.894  ; 8.433  ; 8.271  ;
; ADD_S3       ; io[12]      ; 8.515  ; 8.390  ; 8.909  ; 8.751  ;
; ADD_S3       ; io[13]      ; 8.282  ; 8.112  ; 8.653  ; 8.512  ;
; ADD_S3       ; io[14]      ; 8.470  ; 8.372  ; 8.811  ; 8.719  ;
; ADD_S3       ; io[15]      ; 8.129  ; 8.025  ; 8.477  ; 8.325  ;
; RAM_GN       ; io[0]       ; 7.346  ; 7.564  ; 8.126  ; 7.549  ;
; RAM_GN       ; io[1]       ; 6.975  ; 7.832  ; 8.386  ; 7.198  ;
; RAM_GN       ; io[2]       ; 6.871  ; 7.242  ; 7.812  ; 7.108  ;
; RAM_GN       ; io[3]       ; 6.849  ; 7.242  ; 7.812  ; 7.072  ;
; RAM_GN       ; io[4]       ; 6.909  ; 7.268  ; 7.845  ; 7.105  ;
; RAM_GN       ; io[5]       ; 6.947  ; 7.277  ; 7.852  ; 7.173  ;
; RAM_GN       ; io[6]       ; 6.831  ; 7.242  ; 7.812  ; 7.052  ;
; RAM_GN       ; io[7]       ; 7.000  ; 7.677  ; 8.206  ; 7.202  ;
; RAM_GN       ; io[8]       ; 7.097  ; 7.677  ; 8.206  ; 7.333  ;
; RAM_GN       ; io[9]       ; 6.981  ; 7.832  ; 8.386  ; 7.207  ;
; RAM_GN       ; io[10]      ; 6.944  ; 7.277  ; 7.852  ; 7.193  ;
; RAM_GN       ; io[11]      ; 7.008  ; 7.242  ; 7.812  ; 7.243  ;
; RAM_GN       ; io[12]      ; 7.332  ; 7.564  ; 8.126  ; 7.536  ;
; RAM_GN       ; io[13]      ; 7.321  ; 7.277  ; 7.852  ; 7.517  ;
; RAM_GN       ; io[14]      ; 6.954  ; 7.277  ; 7.852  ; 7.197  ;
; RAM_GN       ; io[15]      ; 7.109  ; 7.268  ; 7.845  ; 7.308  ;
; latch_OEN[0] ; io[0]       ; 6.998  ; 7.176  ; 7.717  ; 7.287  ;
; latch_OEN[0] ; io[1]       ; 7.043  ; 7.444  ; 7.977  ; 7.287  ;
; latch_OEN[0] ; io[2]       ; 6.943  ; 6.854  ; 7.403  ; 7.202  ;
; latch_OEN[0] ; io[3]       ; 7.014  ; 6.854  ; 7.403  ; 7.243  ;
; latch_OEN[0] ; io[4]       ; 6.968  ; 6.880  ; 7.436  ; 7.216  ;
; latch_OEN[0] ; io[5]       ; 7.049  ; 6.889  ; 7.443  ; 7.283  ;
; latch_OEN[0] ; io[6]       ; 7.014  ; 6.854  ; 7.403  ; 7.243  ;
; latch_OEN[0] ; io[7]       ; 7.334  ; 7.289  ; 7.797  ; 7.568  ;
; latch_OEN[0] ; io[8]       ; 6.615  ; 7.289  ; 7.797  ; 6.916  ;
; latch_OEN[0] ; io[9]       ; 6.693  ; 7.444  ; 7.977  ; 6.926  ;
; latch_OEN[0] ; io[10]      ; 7.049  ; 6.889  ; 7.443  ; 7.283  ;
; latch_OEN[0] ; io[11]      ; 6.950  ; 6.854  ; 7.403  ; 7.202  ;
; latch_OEN[0] ; io[12]      ; 6.983  ; 7.176  ; 7.717  ; 7.275  ;
; latch_OEN[0] ; io[13]      ; 7.049  ; 6.889  ; 7.443  ; 7.283  ;
; latch_OEN[0] ; io[14]      ; 7.049  ; 6.889  ; 7.443  ; 7.283  ;
; latch_OEN[0] ; io[15]      ; 7.040  ; 6.880  ; 7.436  ; 7.276  ;
; latch_OEN[1] ; io[0]       ; 6.873  ; 7.726  ; 8.284  ; 7.092  ;
; latch_OEN[1] ; io[1]       ; 7.313  ; 7.994  ; 8.544  ; 7.498  ;
; latch_OEN[1] ; io[2]       ; 7.429  ; 7.404  ; 7.970  ; 7.664  ;
; latch_OEN[1] ; io[3]       ; 7.463  ; 7.404  ; 7.970  ; 7.677  ;
; latch_OEN[1] ; io[4]       ; 7.205  ; 7.430  ; 8.003  ; 7.436  ;
; latch_OEN[1] ; io[5]       ; 7.049  ; 7.439  ; 8.010  ; 7.283  ;
; latch_OEN[1] ; io[6]       ; 7.272  ; 7.404  ; 7.970  ; 7.475  ;
; latch_OEN[1] ; io[7]       ; 6.432  ; 7.839  ; 8.364  ; 6.644  ;
; latch_OEN[1] ; io[8]       ; 6.617  ; 7.839  ; 8.364  ; 6.862  ;
; latch_OEN[1] ; io[9]       ; 7.460  ; 7.994  ; 8.544  ; 7.694  ;
; latch_OEN[1] ; io[10]      ; 7.113  ; 7.439  ; 8.010  ; 7.355  ;
; latch_OEN[1] ; io[11]      ; 7.280  ; 7.404  ; 7.970  ; 7.476  ;
; latch_OEN[1] ; io[12]      ; 6.863  ; 7.726  ; 8.284  ; 7.085  ;
; latch_OEN[1] ; io[13]      ; 7.156  ; 7.439  ; 8.010  ; 7.397  ;
; latch_OEN[1] ; io[14]      ; 7.121  ; 7.439  ; 8.010  ; 7.372  ;
; latch_OEN[1] ; io[15]      ; 7.053  ; 7.430  ; 8.003  ; 7.268  ;
; shift_GN     ; io[0]       ; 6.963  ; 8.172  ; 8.758  ; 7.259  ;
; shift_GN     ; io[1]       ; 7.889  ; 8.440  ; 9.018  ; 8.093  ;
; shift_GN     ; io[2]       ; 7.641  ; 7.850  ; 8.444  ; 7.884  ;
; shift_GN     ; io[3]       ; 7.523  ; 7.850  ; 8.444  ; 7.762  ;
; shift_GN     ; io[4]       ; 7.438  ; 7.876  ; 8.477  ; 7.676  ;
; shift_GN     ; io[5]       ; 7.256  ; 7.885  ; 8.484  ; 7.529  ;
; shift_GN     ; io[6]       ; 7.674  ; 7.850  ; 8.444  ; 7.932  ;
; shift_GN     ; io[7]       ; 6.521  ; 8.285  ; 8.838  ; 6.809  ;
; shift_GN     ; io[8]       ; 6.579  ; 8.285  ; 8.838  ; 6.876  ;
; shift_GN     ; io[9]       ; 7.883  ; 8.440  ; 9.018  ; 8.139  ;
; shift_GN     ; io[10]      ; 7.322  ; 7.885  ; 8.484  ; 7.602  ;
; shift_GN     ; io[11]      ; 7.700  ; 7.850  ; 8.444  ; 7.931  ;
; shift_GN     ; io[12]      ; 7.021  ; 8.172  ; 8.758  ; 7.312  ;
; shift_GN     ; io[13]      ; 7.357  ; 7.885  ; 8.484  ; 7.607  ;
; shift_GN     ; io[14]      ; 7.330  ; 7.885  ; 8.484  ; 7.619  ;
; shift_GN     ; io[15]      ; 7.611  ; 7.876  ; 8.477  ; 7.869  ;
+--------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; RAM_outclock ; -0.398 ; -6.368        ;
; shift_CLK    ; 0.231  ; 0.000         ;
; RAM_inclock  ; 0.444  ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------+
; Fast 1200mV 0C Model Hold Summary    ;
+--------------+-------+---------------+
; Clock        ; Slack ; End Point TNS ;
+--------------+-------+---------------+
; RAM_inclock  ; 0.040 ; 0.000         ;
; shift_CLK    ; 0.186 ; 0.000         ;
; RAM_outclock ; 0.996 ; 0.000         ;
+--------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; RAM_CLK      ; -3.000 ; -27.632                  ;
; RAM_outclock ; -3.000 ; -20.264                  ;
; shift_CLK    ; -3.000 ; -19.400                  ;
; ADD_CLKA     ; -3.000 ; -19.382                  ;
; ADD_CLKB     ; -3.000 ; -19.382                  ;
; RAM_inclock  ; -3.000 ; -6.250                   ;
; latch_clk[0] ; -3.000 ; -3.000                   ;
; latch_clk[1] ; -3.000 ; -3.000                   ;
+--------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RAM_outclock'                                                                                                                                                                                                                                                        ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
; -0.398 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 1.000        ; -0.101     ; 1.232      ;
+--------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'shift_CLK'                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.231 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.720      ;
; 0.299 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.651      ;
; 0.302 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.648      ;
; 0.303 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.648      ;
; 0.305 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.646      ;
; 0.306 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.645      ;
; 0.307 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.643      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.641      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.641      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.642      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.642      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.642      ;
; 0.309 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.642      ;
; 0.311 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.640      ;
; 0.312 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.638      ;
; 0.314 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.636      ;
; 0.316 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.634      ;
; 0.318 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.632      ;
; 0.321 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.629      ;
; 0.327 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.624      ;
; 0.378 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.573      ;
; 0.378 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.572      ;
; 0.381 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.570      ;
; 0.382 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.568      ;
; 0.386 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.564      ;
; 0.389 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.561      ;
; 0.390 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.561      ;
; 0.390 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.561      ;
; 0.390 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.561      ;
; 0.390 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.560      ;
; 0.391 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.559      ;
; 0.392 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.559      ;
; 0.402 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.548      ;
; 0.403 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.547      ;
; 0.414 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.536      ;
; 0.414 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.536      ;
; 0.415 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.536      ;
; 0.478 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.473      ;
; 0.478 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.473      ;
; 0.480 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.471      ;
; 0.480 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.470      ;
; 0.481 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.470      ;
; 0.488 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.462      ;
; 0.499 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.452      ;
; 0.600 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.037     ; 0.350      ;
; 0.601 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 1.000        ; -0.036     ; 0.350      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RAM_inclock'                                                                                                                                                                                                       ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.444 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.711      ;
; 0.453 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.702      ;
; 0.463 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.692      ;
; 0.464 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.691      ;
; 0.470 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.685      ;
; 0.472 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.683      ;
; 0.477 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.163      ; 0.675      ;
; 0.479 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.676      ;
; 0.486 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.669      ;
; 0.526 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.167      ; 0.630      ;
; 0.530 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.167      ; 0.626      ;
; 0.536 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.167      ; 0.620      ;
; 0.550 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.170      ; 0.609      ;
; 0.551 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.167      ; 0.605      ;
; 0.557 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.170      ; 0.602      ;
; 0.562 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.163      ; 0.590      ;
; 0.577 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.170      ; 0.582      ;
; 0.578 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.577      ;
; 0.584 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.170      ; 0.575      ;
; 0.585 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.570      ;
; 0.586 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.569      ;
; 0.587 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.163      ; 0.565      ;
; 0.588 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.163      ; 0.564      ;
; 0.593 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 1.000        ; 0.166      ; 0.562      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RAM_inclock'                                                                                                                                                                                                        ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.040 ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.290      ; 0.474      ;
; 0.042 ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.478      ;
; 0.043 ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.479      ;
; 0.046 ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.290      ; 0.480      ;
; 0.046 ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.482      ;
; 0.049 ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.485      ;
; 0.053 ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.296      ; 0.493      ;
; 0.055 ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.296      ; 0.495      ;
; 0.057 ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.290      ; 0.491      ;
; 0.068 ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.296      ; 0.508      ;
; 0.069 ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.294      ; 0.507      ;
; 0.080 ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.296      ; 0.520      ;
; 0.081 ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.294      ; 0.519      ;
; 0.084 ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.294      ; 0.522      ;
; 0.087 ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.294      ; 0.525      ;
; 0.134 ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.570      ;
; 0.140 ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.290      ; 0.574      ;
; 0.142 ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.578      ;
; 0.147 ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.583      ;
; 0.148 ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.584      ;
; 0.154 ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.590      ;
; 0.155 ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.591      ;
; 0.163 ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.599      ;
; 0.168 ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ; RAM_CLK      ; RAM_inclock ; 0.000        ; 0.292      ; 0.604      ;
+-------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'shift_CLK'                                                                                                                                  ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.307      ;
; 0.262 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.382      ;
; 0.268 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.389      ;
; 0.274 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.395      ;
; 0.274 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.394      ;
; 0.275 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.395      ;
; 0.277 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.397      ;
; 0.277 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.397      ;
; 0.336 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.457      ;
; 0.337 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.458      ;
; 0.338 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.459      ;
; 0.338 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.458      ;
; 0.348 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.469      ;
; 0.354 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.474      ;
; 0.359 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.480      ;
; 0.359 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.479      ;
; 0.360 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.481      ;
; 0.361 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.481      ;
; 0.361 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.481      ;
; 0.362 ; A4shift:inst2|74198_16:inst|74198:inst|119  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.483      ;
; 0.364 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.485      ;
; 0.367 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.487      ;
; 0.368 ; A4shift:inst2|74198_16:inst|74198:inst|116  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.489      ;
; 0.369 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.489      ;
; 0.403 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.524      ;
; 0.418 ; A4shift:inst2|74198_16:inst|74198:inst|113  ; A4shift:inst2|74198_16:inst|74198:inst|114  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.539      ;
; 0.422 ; A4shift:inst2|74198_16:inst|74198:inst|114  ; A4shift:inst2|74198_16:inst|74198:inst|113  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.543      ;
; 0.425 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|116 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.545      ;
; 0.426 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|116  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.547      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.548      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.548      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.547      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; A4shift:inst2|74198_16:inst|74198:inst2|115 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.547      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst2|114 ; A4shift:inst2|74198_16:inst|74198:inst2|113 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.547      ;
; 0.427 ; A4shift:inst2|74198_16:inst|74198:inst|115  ; A4shift:inst2|74198_16:inst|74198:inst|115  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.548      ;
; 0.428 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.548      ;
; 0.428 ; A4shift:inst2|74198_16:inst|74198:inst|117  ; A4shift:inst2|74198_16:inst|74198:inst|118  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.549      ;
; 0.429 ; A4shift:inst2|74198_16:inst|74198:inst|118  ; A4shift:inst2|74198_16:inst|74198:inst|117  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.550      ;
; 0.430 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|120 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.550      ;
; 0.430 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.550      ;
; 0.432 ; A4shift:inst2|74198_16:inst|74198:inst2|117 ; A4shift:inst2|74198_16:inst|74198:inst2|118 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.552      ;
; 0.434 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|119  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.555      ;
; 0.436 ; A4shift:inst2|74198_16:inst|74198:inst|120  ; A4shift:inst2|74198_16:inst|74198:inst|120  ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.037      ; 0.557      ;
; 0.493 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; A4shift:inst2|74198_16:inst|74198:inst2|119 ; shift_CLK    ; shift_CLK   ; 0.000        ; 0.036      ; 0.613      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RAM_outclock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                                                                                        ; To Node                                                                                        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
; 0.996 ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ; RAM_inclock  ; RAM_outclock ; 0.000        ; 0.025      ; 1.151      ;
+-------+------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_CLK'                                                                         ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_CLK ; Rise       ; RAM_CLK                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|16  ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|17  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; -0.026 ; 0.158        ; 0.184          ; Low Pulse Width  ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~input|o                          ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|inclk[0]            ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~inputclkctrl|outclk              ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|14|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|15|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|16|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|17|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|12|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|13|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|15|clk                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|14|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|12|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|13|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|18|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst4|inst|19|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|14|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|16|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|17|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|18|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst1|19|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|12|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|13|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|15|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|16|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|17|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|18|clk                  ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; inst1|inst|inst2|19|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_CLK ; Rise       ; RAM_CLK~input|i                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_CLK ; Rise       ; RAM_CLK~input|i                          ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|14 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|16 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|17 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|18 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|19 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|12 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|13 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|15 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|16 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|17 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|18 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|19 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|12  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|13  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|18  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|19  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|12 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|13 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst1|15 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_16:inst|74273:inst2|14 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|14  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; RAM_CLK ; Rise       ; A3RAM:inst1|74273_8:inst4|74273:inst|15  ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_outclock'                                                                                                                               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                                                                         ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_outclock ; Rise       ; RAM_outclock                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; -0.079 ; 0.151        ; 0.230          ; Low Pulse Width  ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.160  ; 0.160        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_outclock ; Rise       ; RAM_outclock~input|i                                                                           ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[0]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[10] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[11] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[12] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[13] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[14] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[15] ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[1]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[2]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[3]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[4]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[5]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[6]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[7]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[8]  ;
; 0.616  ; 0.846        ; 0.230          ; High Pulse Width ; RAM_outclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|q_a[9]  ;
; 0.838  ; 0.838        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk1                              ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|inclk[0]                                                             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~inputclkctrl|outclk                                                               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; RAM_outclock ; Rise       ; RAM_outclock~input|o                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'shift_CLK'                                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; shift_CLK ; Rise       ; shift_CLK                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; -0.025 ; 0.159        ; 0.184          ; Low Pulse Width  ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; shift_CLK ; Rise       ; shift_CLK~input|i                           ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|113 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|114 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|115 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|116 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|117 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|118 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|119 ;
; 0.624  ; 0.840        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst2|120 ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|113  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|114  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|115  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|116  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|117  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|118  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|119  ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; shift_CLK ; Rise       ; A4shift:inst2|74198_16:inst|74198:inst|120  ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|113|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|114|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|115|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|116|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|117|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|118|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|119|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst2|120|clk                    ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|113|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|114|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|115|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|116|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|117|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|118|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|119|clk                     ;
; 0.845  ; 0.845        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; inst2|inst|inst|120|clk                     ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|inclk[0]             ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~inputclkctrl|outclk               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; shift_CLK ; Rise       ; shift_CLK~input|o                           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKA'                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKA ; Rise       ; ADD_CLKA                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKA ; Rise       ; ADD_CLKA~input|i                             ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|12 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|13 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|14 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|15 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|16 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|17 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|18 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst1|19 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|14 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|15 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|16 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|17 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|18 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|19 ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|12 ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; ADD_CLKA ; Rise       ; A2ADD16b:inst13|74273_16:inst|74273:inst2|13 ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|12|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|13|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|12|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|13|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|14|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|15|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|16|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|17|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|18|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst1|19|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|14|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|15|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|16|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|17|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|18|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; inst13|inst|inst2|19|clk                     ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|inclk[0]               ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~inputclkctrl|outclk                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ADD_CLKA ; Rise       ; ADD_CLKA~input|o                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ADD_CLKB'                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ADD_CLKB ; Rise       ; ADD_CLKB                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; -0.024 ; 0.160        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; -0.023 ; 0.161        ; 0.184          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.155  ; 0.155        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.156  ; 0.156        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ADD_CLKB ; Rise       ; ADD_CLKB~input|i                              ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|12 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|13 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|14 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|15 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|16 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|17 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|18 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst1|19 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|14 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|15 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|16 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|17 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|18 ;
; 0.622  ; 0.838        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|19 ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|12 ;
; 0.623  ; 0.839        ; 0.216          ; High Pulse Width ; ADD_CLKB ; Rise       ; A2ADD16b:inst13|74273_16:inst2|74273:inst2|13 ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|12|clk                     ;
; 0.843  ; 0.843        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|13|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|12|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|13|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|14|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|15|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|16|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|17|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|18|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst1|19|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|14|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|15|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|16|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|17|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|18|clk                     ;
; 0.844  ; 0.844        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; inst13|inst2|inst2|19|clk                     ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|inclk[0]                ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~inputclkctrl|outclk                  ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; ADD_CLKB ; Rise       ; ADD_CLKB~input|o                              ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RAM_inclock'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; RAM_inclock ; Rise       ; RAM_inclock                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.084 ; 0.146        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.084 ; 0.146        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.082 ; 0.148        ; 0.230          ; Low Pulse Width  ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.160  ; 0.160        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RAM_inclock ; Rise       ; RAM_inclock~input|i                                                                                                    ;
; 0.618  ; 0.848        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.618  ; 0.848        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.618  ; 0.848        ; 0.230          ; High Pulse Width ; RAM_inclock ; Rise       ; A3RAM:inst1|RAM16:inst5|altsyncram:altsyncram_component|altsyncram_ivd1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.838  ; 0.838        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; inst1|inst5|altsyncram_component|auto_generated|ram_block1a0|clk0                                                      ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|inclk[0]                                                                                      ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~inputclkctrl|outclk                                                                                        ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; RAM_inclock ; Rise       ; RAM_inclock~input|o                                                                                                    ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'latch_clk[0]'                                                                   ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[0] ; Rise       ; latch_clk[0]                       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.134  ; 0.134        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.135  ; 0.135        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.138  ; 0.138        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.139  ; 0.139        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Rise       ; latch_clk[0]~input|i               ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|16       ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|17       ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|16        ;
; 0.860  ; 0.860        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|19        ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|12       ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|19       ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|12        ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~inputclkctrl|outclk   ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|13       ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|14       ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|15       ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst1|18       ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|14        ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|17        ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|18        ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|13        ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[0] ; Fall       ; 74373_16:inst|74373:inst|15        ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|16|datad                ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|17|datad                ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|19|datad                ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|16|datad                 ;
; 0.865  ; 0.865        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|19|datad                 ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|12|datad                ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|12|datad                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|13|datad                ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|14|datad                ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|15|datad                ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst1|18|datad                ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|13|datad                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|14|datad                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|15|datad                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|17|datad                 ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; inst|inst|18|datad                 ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; latch_clk[0] ; Rise       ; latch_clk[0]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'latch_clk[1]'                                                                   ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; latch_clk[1] ; Rise       ; latch_clk[1]                       ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.135  ; 0.135        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.136  ; 0.136        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.137  ; 0.137        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Rise       ; latch_clk[1]~input|i               ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|inclk[0] ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~inputclkctrl|outclk   ;
; 0.861  ; 0.861        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|16     ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|12     ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|12      ;
; 0.862  ; 0.862        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|16      ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|17     ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|19     ;
; 0.863  ; 0.863        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|19      ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|13     ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|14     ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|15     ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst1|18     ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|15      ;
; 0.864  ; 0.864        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|17      ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|13      ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|14      ;
; 0.865  ; 0.865        ; 0.000          ; Low Pulse Width  ; latch_clk[1] ; Fall       ; 74373_16:inst10|74373:inst|18      ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|16|datad              ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|12|datad              ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|12|datad               ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|16|datad               ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|17|datad              ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|19|datad              ;
; 0.868  ; 0.868        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|19|datad               ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|13|datad              ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|14|datad              ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|15|datad              ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst1|18|datad              ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|15|datad               ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|17|datad               ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|13|datad               ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|14|datad               ;
; 0.870  ; 0.870        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; inst10|inst|18|datad               ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; latch_clk[1] ; Rise       ; latch_clk[1]~input|o               ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; 1.272 ; 1.914 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; 1.165 ; 1.765 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; 0.982 ; 1.567 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; 1.019 ; 1.624 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; 1.033 ; 1.638 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; 1.110 ; 1.715 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; 1.150 ; 1.771 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; 1.120 ; 1.724 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; 1.109 ; 1.700 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; 0.978 ; 1.565 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; 0.942 ; 1.507 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; 1.147 ; 1.766 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; 1.203 ; 1.797 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; 1.106 ; 1.689 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; 0.995 ; 1.585 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; 1.272 ; 1.914 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; 1.221 ; 1.820 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; 1.242 ; 1.885 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; 1.136 ; 1.737 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; 0.952 ; 1.537 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; 0.988 ; 1.593 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; 1.004 ; 1.608 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; 1.080 ; 1.685 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; 1.117 ; 1.738 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; 1.090 ; 1.694 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; 1.080 ; 1.671 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; 0.947 ; 1.534 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; 0.912 ; 1.478 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; 1.117 ; 1.735 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; 1.173 ; 1.767 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; 1.078 ; 1.661 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; 0.969 ; 1.559 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; 1.242 ; 1.885 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; 1.190 ; 1.789 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; 1.134 ; 1.791 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; 1.085 ; 1.711 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; 1.134 ; 1.748 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; 0.824 ; 1.402 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; 1.007 ; 1.615 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; 1.054 ; 1.646 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; 0.954 ; 1.538 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; 1.131 ; 1.791 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; 1.128 ; 1.745 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; 1.158 ; 1.775 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; 1.098 ; 1.708 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; 1.007 ; 1.582 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; 1.071 ; 1.678 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; 1.127 ; 1.711 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; 1.015 ; 1.619 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; 0.955 ; 1.573 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; 1.158 ; 1.775 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; 0.920 ; 1.516 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; 0.895 ; 1.486 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; 0.966 ; 1.533 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; 1.025 ; 1.633 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; 1.089 ; 1.702 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; 1.112 ; 1.704 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; 1.074 ; 1.697 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; 0.944 ; 1.569 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; 1.090 ; 1.687 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; 0.971 ; 1.524 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; 1.133 ; 1.757 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; 0.956 ; 1.540 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; 1.019 ; 1.607 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; 0.982 ; 1.599 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; 0.993 ; 1.577 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; 1.133 ; 1.748 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; 1.120 ; 1.757 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; 0.996 ; 1.603 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; 0.937 ; 1.527 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; 0.883 ; 1.465 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; 0.961 ; 1.565 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; 1.084 ; 1.699 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; 1.098 ; 1.692 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; 1.051 ; 1.644 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; 0.923 ; 1.527 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; 1.027 ; 1.634 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; 1.034 ; 1.636 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; 1.134 ; 1.739 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; 0.987 ; 1.560 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; 1.027 ; 1.627 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; 0.964 ; 1.582 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; 0.974 ; 1.558 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; 1.071 ; 1.696 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; 1.102 ; 1.739 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; 0.935 ; 1.552 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; 1.010 ; 1.600 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; 0.884 ; 1.468 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; 0.940 ; 1.544 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; 0.993 ; 1.597 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; 0.978 ; 1.572 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; 1.134 ; 1.727 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; 0.894 ; 1.498 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; 0.964 ; 1.582 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; 1.009 ; 1.612 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; 1.160 ; 1.799 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; 1.160 ; 1.766 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; 1.067 ; 1.681 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; 1.054 ; 1.685 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; 1.003 ; 1.638 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; 1.057 ; 1.677 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; 1.073 ; 1.711 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; 1.142 ; 1.799 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; 0.923 ; 1.528 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; 0.905 ; 1.513 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; 1.039 ; 1.654 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; 0.972 ; 1.608 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; 1.154 ; 1.780 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; 1.077 ; 1.703 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; 0.910 ; 1.523 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; 1.124 ; 1.779 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; 1.109 ; 1.723 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; 1.280 ; 1.917 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; 1.638 ; 2.307 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; 1.634 ; 2.307 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; 1.638 ; 2.288 ; Rise       ; shift_CLK       ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; -0.720 ; -1.277 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; -0.934 ; -1.525 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; -0.758 ; -1.334 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; -0.793 ; -1.390 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; -0.808 ; -1.404 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; -0.881 ; -1.478 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; -0.919 ; -1.531 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; -0.890 ; -1.486 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; -0.879 ; -1.461 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; -0.754 ; -1.332 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; -0.720 ; -1.277 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; -0.917 ; -1.526 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; -0.970 ; -1.556 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; -0.877 ; -1.452 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; -0.770 ; -1.352 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; -1.035 ; -1.667 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; -0.986 ; -1.577 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; -0.690 ; -1.247 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; -0.906 ; -1.497 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; -0.728 ; -1.304 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; -0.762 ; -1.359 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; -0.778 ; -1.374 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; -0.851 ; -1.447 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; -0.887 ; -1.499 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; -0.860 ; -1.456 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; -0.850 ; -1.432 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; -0.723 ; -1.301 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; -0.690 ; -1.247 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; -0.886 ; -1.495 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; -0.941 ; -1.527 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; -0.850 ; -1.424 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; -0.744 ; -1.325 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; -1.005 ; -1.637 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; -0.956 ; -1.546 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; -0.599 ; -1.163 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; -0.851 ; -1.459 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; -0.901 ; -1.506 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; -0.599 ; -1.163 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; -0.774 ; -1.367 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; -0.826 ; -1.409 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; -0.728 ; -1.305 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; -0.894 ; -1.536 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; -0.891 ; -1.491 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; -0.668 ; -1.244 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; -0.864 ; -1.458 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; -0.781 ; -1.347 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; -0.841 ; -1.440 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; -0.896 ; -1.473 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; -0.788 ; -1.384 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; -0.726 ; -1.328 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; -0.925 ; -1.533 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; -0.692 ; -1.272 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; -0.668 ; -1.244 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; -0.741 ; -1.300 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; -0.798 ; -1.397 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; -0.855 ; -1.453 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; -0.882 ; -1.465 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; -0.840 ; -1.446 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; -0.715 ; -1.324 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; -0.860 ; -1.449 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; -0.716 ; -1.265 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; -0.423 ; -0.983 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; -0.492 ; -1.054 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; -0.466 ; -1.046 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; -0.517 ; -1.113 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; -0.525 ; -1.094 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; -0.579 ; -1.185 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; -0.648 ; -1.263 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; -0.445 ; -1.044 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; -0.473 ; -1.047 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; -0.423 ; -0.983 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; -0.496 ; -1.077 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; -0.523 ; -1.116 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; -0.536 ; -1.110 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; -0.584 ; -1.155 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; -0.458 ; -1.046 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; -0.474 ; -1.072 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; -0.567 ; -1.148 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; -0.416 ; -0.979 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; -0.437 ; -1.001 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; -0.490 ; -1.073 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; -0.497 ; -1.092 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; -0.507 ; -1.075 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; -0.601 ; -1.204 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; -0.629 ; -1.244 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; -0.470 ; -1.065 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; -0.446 ; -1.020 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; -0.416 ; -0.979 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; -0.475 ; -1.057 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; -0.442 ; -1.037 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; -0.512 ; -1.086 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; -0.571 ; -1.142 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; -0.429 ; -1.016 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; -0.498 ; -1.099 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; -0.542 ; -1.123 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; -0.675 ; -1.263 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; -0.909 ; -1.511 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; -0.830 ; -1.425 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; -0.818 ; -1.432 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; -0.769 ; -1.386 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; -0.814 ; -1.409 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; -0.836 ; -1.455 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; -0.902 ; -1.541 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; -0.687 ; -1.263 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; -0.675 ; -1.266 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; -0.804 ; -1.400 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; -0.740 ; -1.359 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; -0.915 ; -1.523 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; -0.841 ; -1.450 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; -0.680 ; -1.275 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; -0.866 ; -1.504 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; -0.872 ; -1.470 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; -1.036 ; -1.654 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; -1.049 ; -1.668 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; -1.106 ; -1.735 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; -1.049 ; -1.668 ; Rise       ; shift_CLK       ;
+--------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 7.420 ; 7.397 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 5.019 ; 4.947 ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 5.164 ; 5.103 ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 5.232 ; 5.200 ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 5.522 ; 5.610 ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 6.774 ; 6.896 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 6.797 ; 6.875 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 7.288 ; 7.397 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 7.420 ; 7.351 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 6.257 ; 6.337 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 7.001 ; 7.064 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 6.945 ; 6.907 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 7.082 ; 7.172 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 6.155 ; 6.188 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 6.231 ; 6.337 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 6.216 ; 6.181 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 6.387 ; 6.481 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 7.448 ; 7.425 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 5.045 ; 4.973 ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 5.190 ; 5.129 ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 5.258 ; 5.246 ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 5.555 ; 5.636 ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 6.802 ; 6.924 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 6.825 ; 6.903 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 7.316 ; 7.425 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 7.448 ; 7.379 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 6.285 ; 6.365 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 7.029 ; 7.092 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 6.973 ; 6.935 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 7.110 ; 7.200 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 6.183 ; 6.216 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 6.259 ; 6.365 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 6.244 ; 6.209 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 6.415 ; 6.509 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 5.252 ; 5.400 ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 5.252 ; 5.400 ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 4.917 ; 5.033 ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 4.812 ; 4.960 ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 4.659 ; 4.783 ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 4.750 ; 4.868 ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 4.744 ; 4.891 ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 4.627 ; 4.749 ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 4.897 ; 5.078 ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 4.677 ; 4.793 ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 4.710 ; 4.795 ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 4.698 ; 4.852 ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 4.683 ; 4.802 ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 5.068 ; 5.204 ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 4.938 ; 5.115 ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 4.701 ; 4.849 ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 4.424 ; 4.518 ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 4.577 ; 4.670 ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 4.577 ; 4.652 ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 4.563 ; 4.613 ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 4.465 ; 4.562 ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 4.368 ; 4.435 ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 4.191 ; 4.257 ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 4.448 ; 4.559 ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 4.338 ; 4.407 ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 4.315 ; 4.399 ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 4.138 ; 4.194 ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 4.438 ; 4.496 ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 4.471 ; 4.593 ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 4.422 ; 4.528 ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 4.553 ; 4.625 ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 4.543 ; 4.670 ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 4.472 ; 4.597 ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 4.264 ; 4.338 ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 4.590 ; 4.667 ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 4.590 ; 4.667 ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 4.518 ; 4.568 ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 4.409 ; 4.510 ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 4.433 ; 4.527 ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 4.393 ; 4.489 ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 4.417 ; 4.520 ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 4.476 ; 4.593 ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 4.553 ; 4.634 ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 4.405 ; 4.477 ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 4.448 ; 4.497 ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 4.487 ; 4.608 ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 4.417 ; 4.512 ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 4.570 ; 4.647 ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 4.442 ; 4.540 ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 4.490 ; 4.616 ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 4.475 ; 4.589 ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 4.868 ; 5.019 ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 4.868 ; 5.005 ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 4.566 ; 4.638 ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 4.540 ; 4.701 ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 4.571 ; 4.740 ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 4.637 ; 4.809 ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 4.616 ; 4.790 ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 4.669 ; 4.832 ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 4.138 ; 4.211 ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 4.141 ; 4.222 ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 4.530 ; 4.622 ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 4.663 ; 4.844 ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 4.537 ; 4.669 ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 4.505 ; 4.598 ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 4.388 ; 4.511 ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 4.813 ; 5.019 ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 4.556 ; 4.711 ; Rise       ; shift_CLK       ;
+-----------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 4.340 ; 4.378 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 4.555 ; 4.499 ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 4.721 ; 4.664 ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 4.410 ; 4.393 ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 4.489 ; 4.586 ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 4.511 ; 4.606 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 4.413 ; 4.503 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 4.455 ; 4.550 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 4.451 ; 4.378 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 4.400 ; 4.472 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 4.526 ; 4.575 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 4.488 ; 4.469 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 4.340 ; 4.417 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 4.514 ; 4.562 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 4.524 ; 4.605 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 4.471 ; 4.442 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 4.502 ; 4.576 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 4.324 ; 4.312 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 4.573 ; 4.517 ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 4.633 ; 4.576 ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 4.324 ; 4.312 ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 4.640 ; 4.721 ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 4.618 ; 4.728 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 4.438 ; 4.527 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 4.623 ; 4.718 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 4.475 ; 4.400 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 4.428 ; 4.498 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 4.501 ; 4.540 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 4.499 ; 4.467 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 4.326 ; 4.403 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 4.652 ; 4.708 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 4.513 ; 4.594 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 4.506 ; 4.477 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 4.417 ; 4.487 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 4.281 ; 4.373 ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 5.045 ; 5.164 ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 4.752 ; 4.848 ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 4.626 ; 4.765 ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 4.508 ; 4.629 ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 4.573 ; 4.687 ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 4.554 ; 4.672 ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 4.476 ; 4.595 ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 4.701 ; 4.857 ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 4.496 ; 4.612 ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 4.558 ; 4.638 ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 4.490 ; 4.616 ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 4.531 ; 4.645 ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 4.875 ; 4.988 ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 4.741 ; 4.885 ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 4.491 ; 4.609 ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 4.281 ; 4.373 ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 3.992 ; 4.049 ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 4.387 ; 4.435 ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 4.402 ; 4.436 ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 4.284 ; 4.375 ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 4.221 ; 4.286 ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 4.071 ; 4.134 ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 4.303 ; 4.381 ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 4.190 ; 4.258 ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 4.176 ; 4.240 ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 3.992 ; 4.049 ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 4.300 ; 4.334 ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 4.306 ; 4.403 ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 4.288 ; 4.371 ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 4.372 ; 4.422 ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 4.396 ; 4.483 ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 4.306 ; 4.403 ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 4.139 ; 4.213 ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 4.250 ; 4.322 ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 4.421 ; 4.469 ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 4.387 ; 4.432 ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 4.253 ; 4.345 ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 4.299 ; 4.378 ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 4.261 ; 4.341 ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 4.281 ; 4.357 ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 4.330 ; 4.412 ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 4.380 ; 4.442 ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 4.250 ; 4.322 ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 4.319 ; 4.364 ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 4.321 ; 4.411 ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 4.284 ; 4.363 ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 4.410 ; 4.465 ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 4.311 ; 4.404 ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 4.323 ; 4.419 ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 4.331 ; 4.411 ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 3.938 ; 3.999 ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 4.645 ; 4.758 ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 4.391 ; 4.458 ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 4.350 ; 4.483 ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 4.403 ; 4.537 ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 4.465 ; 4.602 ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 4.429 ; 4.581 ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 4.502 ; 4.649 ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 3.938 ; 3.999 ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 3.976 ; 4.056 ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 4.377 ; 4.464 ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 4.448 ; 4.602 ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 4.358 ; 4.472 ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 4.332 ; 4.422 ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 4.238 ; 4.357 ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 4.590 ; 4.771 ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 4.395 ; 4.535 ; Rise       ; shift_CLK       ;
+-----------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ADD_ALUBUS   ; io[0]       ; 5.326 ; 5.244 ; 5.803 ; 5.721 ;
; ADD_ALUBUS   ; io[1]       ; 5.519 ; 5.437 ; 5.973 ; 5.891 ;
; ADD_ALUBUS   ; io[2]       ; 5.068 ; 5.028 ; 5.567 ; 5.527 ;
; ADD_ALUBUS   ; io[3]       ; 5.273 ; 5.028 ; 5.567 ; 5.982 ;
; ADD_ALUBUS   ; io[4]       ; 5.093 ; 5.053 ; 5.580 ; 5.649 ;
; ADD_ALUBUS   ; io[5]       ; 5.100 ; 5.060 ; 5.584 ; 5.544 ;
; ADD_ALUBUS   ; io[6]       ; 5.097 ; 5.028 ; 5.567 ; 5.814 ;
; ADD_ALUBUS   ; io[7]       ; 5.353 ; 5.310 ; 5.811 ; 5.768 ;
; ADD_ALUBUS   ; io[8]       ; 5.353 ; 5.310 ; 5.811 ; 5.768 ;
; ADD_ALUBUS   ; io[9]       ; 5.519 ; 5.437 ; 5.973 ; 5.891 ;
; ADD_ALUBUS   ; io[10]      ; 5.100 ; 5.060 ; 5.584 ; 5.544 ;
; ADD_ALUBUS   ; io[11]      ; 5.068 ; 5.028 ; 5.567 ; 5.645 ;
; ADD_ALUBUS   ; io[12]      ; 5.326 ; 5.244 ; 5.803 ; 5.721 ;
; ADD_ALUBUS   ; io[13]      ; 5.100 ; 5.060 ; 5.584 ; 5.680 ;
; ADD_ALUBUS   ; io[14]      ; 5.100 ; 5.060 ; 5.584 ; 5.544 ;
; ADD_ALUBUS   ; io[15]      ; 5.093 ; 5.053 ; 5.580 ; 5.649 ;
; ADD_CN       ; io[0]       ; 5.331 ; 5.279 ; 5.945 ; 5.875 ;
; ADD_CN       ; io[1]       ; 5.500 ; 5.439 ; 6.125 ; 6.071 ;
; ADD_CN       ; io[2]       ; 5.568 ; 5.536 ; 6.201 ; 6.208 ;
; ADD_CN       ; io[3]       ; 5.858 ; 5.946 ; 6.517 ; 6.598 ;
; ADD_CN       ; io[4]       ; 6.840 ; 6.962 ; 7.338 ; 7.444 ;
; ADD_CN       ; io[5]       ; 6.863 ; 6.941 ; 7.282 ; 7.379 ;
; ADD_CN       ; io[6]       ; 7.354 ; 7.463 ; 7.831 ; 7.913 ;
; ADD_CN       ; io[7]       ; 7.486 ; 7.417 ; 7.989 ; 7.927 ;
; ADD_CN       ; io[8]       ; 6.323 ; 6.403 ; 6.782 ; 6.843 ;
; ADD_CN       ; io[9]       ; 7.067 ; 7.130 ; 7.616 ; 7.683 ;
; ADD_CN       ; io[10]      ; 7.011 ; 6.973 ; 7.528 ; 7.522 ;
; ADD_CN       ; io[11]      ; 7.148 ; 7.238 ; 7.730 ; 7.818 ;
; ADD_CN       ; io[12]      ; 6.221 ; 6.254 ; 6.691 ; 6.756 ;
; ADD_CN       ; io[13]      ; 6.297 ; 6.403 ; 6.824 ; 6.911 ;
; ADD_CN       ; io[14]      ; 6.282 ; 6.247 ; 6.785 ; 6.782 ;
; ADD_CN       ; io[15]      ; 6.453 ; 6.547 ; 7.029 ; 7.107 ;
; ADD_M        ; io[0]       ; 5.423 ; 5.363 ; 6.060 ; 6.002 ;
; ADD_M        ; io[1]       ; 5.419 ; 5.342 ; 6.041 ; 5.991 ;
; ADD_M        ; io[2]       ; 5.038 ; 5.021 ; 5.655 ; 5.645 ;
; ADD_M        ; io[3]       ; 5.366 ; 5.447 ; 5.971 ; 6.059 ;
; ADD_M        ; io[4]       ; 5.369 ; 5.475 ; 5.934 ; 6.056 ;
; ADD_M        ; io[5]       ; 5.004 ; 5.101 ; 5.604 ; 5.682 ;
; ADD_M        ; io[6]       ; 5.290 ; 5.372 ; 5.861 ; 5.970 ;
; ADD_M        ; io[7]       ; 5.448 ; 5.386 ; 5.993 ; 5.924 ;
; ADD_M        ; io[8]       ; 4.809 ; 4.874 ; 5.416 ; 5.474 ;
; ADD_M        ; io[9]       ; 5.436 ; 5.503 ; 6.021 ; 6.084 ;
; ADD_M        ; io[10]      ; 5.052 ; 5.028 ; 5.657 ; 5.640 ;
; ADD_M        ; io[11]      ; 5.243 ; 5.331 ; 5.822 ; 5.912 ;
; ADD_M        ; io[12]      ; 5.210 ; 5.258 ; 5.802 ; 5.868 ;
; ADD_M        ; io[13]      ; 5.366 ; 5.453 ; 5.919 ; 6.025 ;
; ADD_M        ; io[14]      ; 5.112 ; 5.094 ; 5.723 ; 5.687 ;
; ADD_M        ; io[15]      ; 5.343 ; 5.421 ; 5.898 ; 5.992 ;
; ADD_S0       ; io[0]       ; 5.808 ; 5.753 ; 6.479 ; 6.431 ;
; ADD_S0       ; io[1]       ; 5.984 ; 5.930 ; 6.647 ; 6.586 ;
; ADD_S0       ; io[2]       ; 6.060 ; 6.067 ; 6.715 ; 6.683 ;
; ADD_S0       ; io[3]       ; 6.376 ; 6.457 ; 7.005 ; 7.093 ;
; ADD_S0       ; io[4]       ; 7.417 ; 7.523 ; 8.195 ; 8.317 ;
; ADD_S0       ; io[5]       ; 7.361 ; 7.458 ; 8.218 ; 8.296 ;
; ADD_S0       ; io[6]       ; 7.910 ; 7.992 ; 8.709 ; 8.818 ;
; ADD_S0       ; io[7]       ; 8.068 ; 8.006 ; 8.841 ; 8.772 ;
; ADD_S0       ; io[8]       ; 6.861 ; 6.922 ; 7.678 ; 7.758 ;
; ADD_S0       ; io[9]       ; 7.695 ; 7.762 ; 8.422 ; 8.485 ;
; ADD_S0       ; io[10]      ; 7.607 ; 7.601 ; 8.366 ; 8.328 ;
; ADD_S0       ; io[11]      ; 7.809 ; 7.897 ; 8.503 ; 8.593 ;
; ADD_S0       ; io[12]      ; 6.770 ; 6.835 ; 7.576 ; 7.609 ;
; ADD_S0       ; io[13]      ; 6.903 ; 6.990 ; 7.652 ; 7.758 ;
; ADD_S0       ; io[14]      ; 6.864 ; 6.861 ; 7.637 ; 7.602 ;
; ADD_S0       ; io[15]      ; 7.108 ; 7.186 ; 7.808 ; 7.902 ;
; ADD_S1       ; io[0]       ; 5.675 ; 5.620 ; 6.332 ; 6.284 ;
; ADD_S1       ; io[1]       ; 5.851 ; 5.797 ; 6.500 ; 6.439 ;
; ADD_S1       ; io[2]       ; 5.927 ; 5.934 ; 6.568 ; 6.536 ;
; ADD_S1       ; io[3]       ; 6.243 ; 6.324 ; 6.858 ; 6.946 ;
; ADD_S1       ; io[4]       ; 7.170 ; 7.276 ; 7.921 ; 8.043 ;
; ADD_S1       ; io[5]       ; 7.114 ; 7.211 ; 7.944 ; 8.022 ;
; ADD_S1       ; io[6]       ; 7.663 ; 7.745 ; 8.435 ; 8.544 ;
; ADD_S1       ; io[7]       ; 7.821 ; 7.759 ; 8.567 ; 8.498 ;
; ADD_S1       ; io[8]       ; 6.614 ; 6.675 ; 7.404 ; 7.484 ;
; ADD_S1       ; io[9]       ; 7.448 ; 7.515 ; 8.148 ; 8.211 ;
; ADD_S1       ; io[10]      ; 7.360 ; 7.354 ; 8.092 ; 8.054 ;
; ADD_S1       ; io[11]      ; 7.562 ; 7.650 ; 8.229 ; 8.319 ;
; ADD_S1       ; io[12]      ; 6.523 ; 6.588 ; 7.302 ; 7.335 ;
; ADD_S1       ; io[13]      ; 6.656 ; 6.743 ; 7.378 ; 7.484 ;
; ADD_S1       ; io[14]      ; 6.617 ; 6.614 ; 7.363 ; 7.328 ;
; ADD_S1       ; io[15]      ; 6.861 ; 6.939 ; 7.534 ; 7.628 ;
; ADD_S2       ; io[0]       ; 5.610 ; 5.561 ; 6.255 ; 6.183 ;
; ADD_S2       ; io[1]       ; 5.936 ; 5.864 ; 6.597 ; 6.538 ;
; ADD_S2       ; io[2]       ; 5.991 ; 5.998 ; 6.651 ; 6.619 ;
; ADD_S2       ; io[3]       ; 6.307 ; 6.388 ; 6.941 ; 7.029 ;
; ADD_S2       ; io[4]       ; 7.183 ; 7.289 ; 7.923 ; 8.045 ;
; ADD_S2       ; io[5]       ; 7.127 ; 7.224 ; 7.946 ; 8.024 ;
; ADD_S2       ; io[6]       ; 7.676 ; 7.758 ; 8.437 ; 8.546 ;
; ADD_S2       ; io[7]       ; 7.834 ; 7.772 ; 8.569 ; 8.500 ;
; ADD_S2       ; io[8]       ; 6.627 ; 6.688 ; 7.406 ; 7.486 ;
; ADD_S2       ; io[9]       ; 7.461 ; 7.528 ; 8.150 ; 8.213 ;
; ADD_S2       ; io[10]      ; 7.373 ; 7.367 ; 8.094 ; 8.056 ;
; ADD_S2       ; io[11]      ; 7.575 ; 7.663 ; 8.231 ; 8.321 ;
; ADD_S2       ; io[12]      ; 6.536 ; 6.601 ; 7.304 ; 7.337 ;
; ADD_S2       ; io[13]      ; 6.669 ; 6.756 ; 7.380 ; 7.486 ;
; ADD_S2       ; io[14]      ; 6.630 ; 6.627 ; 7.365 ; 7.330 ;
; ADD_S2       ; io[15]      ; 6.874 ; 6.952 ; 7.536 ; 7.630 ;
; ADD_S3       ; io[0]       ; 5.723 ; 5.674 ; 6.397 ; 6.325 ;
; ADD_S3       ; io[1]       ; 5.958 ; 5.886 ; 6.630 ; 6.571 ;
; ADD_S3       ; io[2]       ; 6.013 ; 6.020 ; 6.684 ; 6.652 ;
; ADD_S3       ; io[3]       ; 6.329 ; 6.410 ; 6.974 ; 7.062 ;
; ADD_S3       ; io[4]       ; 7.379 ; 7.485 ; 8.167 ; 8.289 ;
; ADD_S3       ; io[5]       ; 7.323 ; 7.420 ; 8.190 ; 8.268 ;
; ADD_S3       ; io[6]       ; 7.872 ; 7.954 ; 8.681 ; 8.790 ;
; ADD_S3       ; io[7]       ; 8.030 ; 7.968 ; 8.813 ; 8.744 ;
; ADD_S3       ; io[8]       ; 6.823 ; 6.884 ; 7.650 ; 7.730 ;
; ADD_S3       ; io[9]       ; 7.657 ; 7.724 ; 8.394 ; 8.457 ;
; ADD_S3       ; io[10]      ; 7.569 ; 7.563 ; 8.338 ; 8.300 ;
; ADD_S3       ; io[11]      ; 7.771 ; 7.859 ; 8.475 ; 8.565 ;
; ADD_S3       ; io[12]      ; 6.732 ; 6.797 ; 7.548 ; 7.581 ;
; ADD_S3       ; io[13]      ; 6.865 ; 6.952 ; 7.624 ; 7.730 ;
; ADD_S3       ; io[14]      ; 6.826 ; 6.823 ; 7.609 ; 7.574 ;
; ADD_S3       ; io[15]      ; 7.070 ; 7.148 ; 7.780 ; 7.874 ;
; RAM_GN       ; io[0]       ; 5.380 ; 5.298 ; 5.871 ; 5.789 ;
; RAM_GN       ; io[1]       ; 5.573 ; 5.491 ; 6.041 ; 5.959 ;
; RAM_GN       ; io[2]       ; 5.122 ; 5.082 ; 5.635 ; 5.595 ;
; RAM_GN       ; io[3]       ; 5.122 ; 5.082 ; 5.635 ; 5.595 ;
; RAM_GN       ; io[4]       ; 5.147 ; 5.107 ; 5.648 ; 5.608 ;
; RAM_GN       ; io[5]       ; 5.154 ; 5.114 ; 5.652 ; 5.612 ;
; RAM_GN       ; io[6]       ; 5.122 ; 5.082 ; 5.635 ; 5.595 ;
; RAM_GN       ; io[7]       ; 5.407 ; 5.364 ; 5.879 ; 5.836 ;
; RAM_GN       ; io[8]       ; 5.407 ; 5.364 ; 5.879 ; 5.836 ;
; RAM_GN       ; io[9]       ; 5.573 ; 5.491 ; 6.041 ; 5.959 ;
; RAM_GN       ; io[10]      ; 5.154 ; 5.114 ; 5.652 ; 5.612 ;
; RAM_GN       ; io[11]      ; 5.122 ; 5.082 ; 5.635 ; 5.595 ;
; RAM_GN       ; io[12]      ; 5.380 ; 5.298 ; 5.871 ; 5.789 ;
; RAM_GN       ; io[13]      ; 5.154 ; 5.114 ; 5.652 ; 5.612 ;
; RAM_GN       ; io[14]      ; 5.154 ; 5.114 ; 5.652 ; 5.612 ;
; RAM_GN       ; io[15]      ; 5.147 ; 5.107 ; 5.648 ; 5.608 ;
; latch_OEN[0] ; io[0]       ; 5.133 ; 5.051 ; 5.684 ; 5.602 ;
; latch_OEN[0] ; io[1]       ; 5.326 ; 5.244 ; 5.854 ; 5.772 ;
; latch_OEN[0] ; io[2]       ; 4.875 ; 4.835 ; 5.448 ; 5.408 ;
; latch_OEN[0] ; io[3]       ; 4.875 ; 4.835 ; 5.448 ; 5.439 ;
; latch_OEN[0] ; io[4]       ; 4.900 ; 4.860 ; 5.461 ; 5.421 ;
; latch_OEN[0] ; io[5]       ; 4.907 ; 4.867 ; 5.465 ; 5.602 ;
; latch_OEN[0] ; io[6]       ; 4.875 ; 4.835 ; 5.448 ; 5.417 ;
; latch_OEN[0] ; io[7]       ; 5.160 ; 5.117 ; 5.692 ; 5.649 ;
; latch_OEN[0] ; io[8]       ; 5.160 ; 5.117 ; 5.692 ; 5.649 ;
; latch_OEN[0] ; io[9]       ; 5.326 ; 5.244 ; 5.854 ; 5.772 ;
; latch_OEN[0] ; io[10]      ; 4.915 ; 4.867 ; 5.465 ; 5.634 ;
; latch_OEN[0] ; io[11]      ; 4.875 ; 4.835 ; 5.448 ; 5.408 ;
; latch_OEN[0] ; io[12]      ; 5.133 ; 5.051 ; 5.684 ; 5.602 ;
; latch_OEN[0] ; io[13]      ; 5.125 ; 4.867 ; 5.465 ; 5.851 ;
; latch_OEN[0] ; io[14]      ; 4.912 ; 4.867 ; 5.465 ; 5.634 ;
; latch_OEN[0] ; io[15]      ; 4.900 ; 4.860 ; 5.461 ; 5.468 ;
; latch_OEN[1] ; io[0]       ; 5.464 ; 5.382 ; 5.971 ; 5.889 ;
; latch_OEN[1] ; io[1]       ; 5.657 ; 5.575 ; 6.141 ; 6.059 ;
; latch_OEN[1] ; io[2]       ; 5.206 ; 5.166 ; 5.735 ; 5.747 ;
; latch_OEN[1] ; io[3]       ; 5.206 ; 5.166 ; 5.735 ; 5.745 ;
; latch_OEN[1] ; io[4]       ; 5.231 ; 5.191 ; 5.748 ; 5.708 ;
; latch_OEN[1] ; io[5]       ; 5.238 ; 5.198 ; 5.752 ; 5.712 ;
; latch_OEN[1] ; io[6]       ; 5.206 ; 5.166 ; 5.735 ; 5.695 ;
; latch_OEN[1] ; io[7]       ; 5.491 ; 5.448 ; 5.979 ; 5.936 ;
; latch_OEN[1] ; io[8]       ; 5.491 ; 5.448 ; 5.979 ; 5.936 ;
; latch_OEN[1] ; io[9]       ; 5.657 ; 5.575 ; 6.141 ; 6.059 ;
; latch_OEN[1] ; io[10]      ; 5.238 ; 5.198 ; 5.752 ; 5.712 ;
; latch_OEN[1] ; io[11]      ; 5.206 ; 5.166 ; 5.735 ; 5.695 ;
; latch_OEN[1] ; io[12]      ; 5.464 ; 5.382 ; 5.971 ; 5.889 ;
; latch_OEN[1] ; io[13]      ; 5.238 ; 5.198 ; 5.752 ; 5.712 ;
; latch_OEN[1] ; io[14]      ; 5.238 ; 5.198 ; 5.752 ; 5.712 ;
; latch_OEN[1] ; io[15]      ; 5.231 ; 5.191 ; 5.748 ; 5.708 ;
; shift_GN     ; io[0]       ; 5.751 ; 5.669 ; 6.328 ; 6.246 ;
; shift_GN     ; io[1]       ; 5.944 ; 5.862 ; 6.498 ; 6.416 ;
; shift_GN     ; io[2]       ; 5.493 ; 5.453 ; 6.092 ; 6.052 ;
; shift_GN     ; io[3]       ; 5.493 ; 5.453 ; 6.092 ; 6.052 ;
; shift_GN     ; io[4]       ; 5.518 ; 5.478 ; 6.105 ; 6.065 ;
; shift_GN     ; io[5]       ; 5.525 ; 5.485 ; 6.109 ; 6.069 ;
; shift_GN     ; io[6]       ; 5.493 ; 5.453 ; 6.092 ; 6.052 ;
; shift_GN     ; io[7]       ; 5.778 ; 5.735 ; 6.336 ; 6.293 ;
; shift_GN     ; io[8]       ; 5.778 ; 5.735 ; 6.336 ; 6.293 ;
; shift_GN     ; io[9]       ; 5.944 ; 5.862 ; 6.498 ; 6.416 ;
; shift_GN     ; io[10]      ; 5.525 ; 5.485 ; 6.109 ; 6.069 ;
; shift_GN     ; io[11]      ; 5.493 ; 5.453 ; 6.092 ; 6.052 ;
; shift_GN     ; io[12]      ; 5.751 ; 5.669 ; 6.328 ; 6.246 ;
; shift_GN     ; io[13]      ; 5.525 ; 5.485 ; 6.109 ; 6.069 ;
; shift_GN     ; io[14]      ; 5.525 ; 5.485 ; 6.109 ; 6.069 ;
; shift_GN     ; io[15]      ; 5.518 ; 5.478 ; 6.105 ; 6.065 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ADD_ALUBUS   ; io[0]       ; 4.456 ; 5.062 ; 5.615 ; 5.035 ;
; ADD_ALUBUS   ; io[1]       ; 4.409 ; 5.247 ; 5.778 ; 4.982 ;
; ADD_ALUBUS   ; io[2]       ; 4.291 ; 4.838 ; 5.370 ; 4.900 ;
; ADD_ALUBUS   ; io[3]       ; 4.878 ; 4.838 ; 5.370 ; 5.330 ;
; ADD_ALUBUS   ; io[4]       ; 4.788 ; 4.862 ; 5.383 ; 5.343 ;
; ADD_ALUBUS   ; io[5]       ; 4.613 ; 4.869 ; 5.387 ; 5.272 ;
; ADD_ALUBUS   ; io[6]       ; 4.878 ; 4.838 ; 5.370 ; 5.330 ;
; ADD_ALUBUS   ; io[7]       ; 4.109 ; 5.120 ; 5.616 ; 4.699 ;
; ADD_ALUBUS   ; io[8]       ; 4.111 ; 5.120 ; 5.616 ; 4.696 ;
; ADD_ALUBUS   ; io[9]       ; 4.978 ; 5.247 ; 5.778 ; 5.613 ;
; ADD_ALUBUS   ; io[10]      ; 4.289 ; 4.869 ; 5.387 ; 4.901 ;
; ADD_ALUBUS   ; io[11]      ; 4.789 ; 4.838 ; 5.370 ; 5.330 ;
; ADD_ALUBUS   ; io[12]      ; 4.446 ; 5.062 ; 5.615 ; 5.029 ;
; ADD_ALUBUS   ; io[13]      ; 4.811 ; 4.869 ; 5.387 ; 5.347 ;
; ADD_ALUBUS   ; io[14]      ; 4.289 ; 4.869 ; 5.387 ; 4.905 ;
; ADD_ALUBUS   ; io[15]      ; 4.793 ; 4.862 ; 5.383 ; 5.343 ;
; ADD_CN       ; io[0]       ; 5.146 ; 5.095 ; 5.751 ; 5.680 ;
; ADD_CN       ; io[1]       ; 5.309 ; 5.247 ; 5.923 ; 5.868 ;
; ADD_CN       ; io[2]       ; 5.351 ; 5.327 ; 5.993 ; 5.974 ;
; ADD_CN       ; io[3]       ; 5.650 ; 5.736 ; 6.299 ; 6.378 ;
; ADD_CN       ; io[4]       ; 6.584 ; 6.693 ; 7.074 ; 7.156 ;
; ADD_CN       ; io[5]       ; 6.605 ; 6.680 ; 7.025 ; 7.119 ;
; ADD_CN       ; io[6]       ; 7.045 ; 7.139 ; 7.509 ; 7.593 ;
; ADD_CN       ; io[7]       ; 7.156 ; 7.089 ; 7.635 ; 7.575 ;
; ADD_CN       ; io[8]       ; 6.080 ; 6.158 ; 6.539 ; 6.598 ;
; ADD_CN       ; io[9]       ; 6.767 ; 6.817 ; 7.322 ; 7.329 ;
; ADD_CN       ; io[10]      ; 6.725 ; 6.697 ; 7.261 ; 7.235 ;
; ADD_CN       ; io[11]      ; 6.856 ; 6.943 ; 7.442 ; 7.494 ;
; ADD_CN       ; io[12]      ; 5.948 ; 6.000 ; 6.424 ; 6.480 ;
; ADD_CN       ; io[13]      ; 6.057 ; 6.153 ; 6.571 ; 6.639 ;
; ADD_CN       ; io[14]      ; 6.006 ; 5.977 ; 6.528 ; 6.503 ;
; ADD_CN       ; io[15]      ; 6.213 ; 6.297 ; 6.777 ; 6.834 ;
; ADD_M        ; io[0]       ; 5.231 ; 5.161 ; 5.827 ; 5.798 ;
; ADD_M        ; io[1]       ; 5.217 ; 5.147 ; 5.827 ; 5.776 ;
; ADD_M        ; io[2]       ; 4.863 ; 4.846 ; 5.470 ; 5.460 ;
; ADD_M        ; io[3]       ; 5.180 ; 5.259 ; 5.774 ; 5.860 ;
; ADD_M        ; io[4]       ; 5.177 ; 5.259 ; 5.740 ; 5.849 ;
; ADD_M        ; io[5]       ; 4.831 ; 4.925 ; 5.420 ; 5.495 ;
; ADD_M        ; io[6]       ; 5.081 ; 5.165 ; 5.647 ; 5.741 ;
; ADD_M        ; io[7]       ; 4.922 ; 4.862 ; 5.502 ; 5.435 ;
; ADD_M        ; io[8]       ; 4.637 ; 4.701 ; 5.235 ; 5.292 ;
; ADD_M        ; io[9]       ; 5.239 ; 5.246 ; 5.795 ; 5.845 ;
; ADD_M        ; io[10]      ; 4.877 ; 4.853 ; 5.473 ; 5.456 ;
; ADD_M        ; io[11]      ; 5.050 ; 5.102 ; 5.609 ; 5.696 ;
; ADD_M        ; io[12]      ; 5.030 ; 5.073 ; 5.613 ; 5.676 ;
; ADD_M        ; io[13]      ; 5.163 ; 5.231 ; 5.720 ; 5.816 ;
; ADD_M        ; io[14]      ; 4.933 ; 4.917 ; 5.535 ; 5.499 ;
; ADD_M        ; io[15]      ; 5.150 ; 5.207 ; 5.703 ; 5.787 ;
; ADD_S0       ; io[0]       ; 5.601 ; 5.545 ; 6.249 ; 6.200 ;
; ADD_S0       ; io[1]       ; 5.651 ; 5.594 ; 6.306 ; 6.229 ;
; ADD_S0       ; io[2]       ; 5.228 ; 5.216 ; 5.880 ; 5.848 ;
; ADD_S0       ; io[3]       ; 5.546 ; 5.625 ; 6.163 ; 6.249 ;
; ADD_S0       ; io[4]       ; 5.337 ; 5.432 ; 5.984 ; 6.098 ;
; ADD_S0       ; io[5]       ; 5.238 ; 5.328 ; 5.897 ; 5.959 ;
; ADD_S0       ; io[6]       ; 5.279 ; 5.374 ; 5.943 ; 6.031 ;
; ADD_S0       ; io[7]       ; 5.283 ; 5.210 ; 5.956 ; 5.885 ;
; ADD_S0       ; io[8]       ; 5.229 ; 5.301 ; 5.901 ; 5.972 ;
; ADD_S0       ; io[9]       ; 5.432 ; 5.471 ; 6.088 ; 6.120 ;
; ADD_S0       ; io[10]      ; 5.411 ; 5.379 ; 6.049 ; 6.034 ;
; ADD_S0       ; io[11]      ; 5.275 ; 5.363 ; 5.945 ; 5.990 ;
; ADD_S0       ; io[12]      ; 5.430 ; 5.478 ; 6.093 ; 6.134 ;
; ADD_S0       ; io[13]      ; 5.304 ; 5.399 ; 5.971 ; 6.039 ;
; ADD_S0       ; io[14]      ; 5.379 ; 5.350 ; 6.026 ; 5.996 ;
; ADD_S0       ; io[15]      ; 5.190 ; 5.260 ; 5.806 ; 5.895 ;
; ADD_S1       ; io[0]       ; 5.473 ; 5.417 ; 6.113 ; 6.064 ;
; ADD_S1       ; io[1]       ; 5.398 ; 5.341 ; 6.036 ; 5.959 ;
; ADD_S1       ; io[2]       ; 5.205 ; 5.193 ; 5.843 ; 5.811 ;
; ADD_S1       ; io[3]       ; 5.523 ; 5.602 ; 6.126 ; 6.212 ;
; ADD_S1       ; io[4]       ; 5.218 ; 5.313 ; 5.849 ; 5.963 ;
; ADD_S1       ; io[5]       ; 5.261 ; 5.355 ; 5.889 ; 5.964 ;
; ADD_S1       ; io[6]       ; 5.160 ; 5.255 ; 5.808 ; 5.896 ;
; ADD_S1       ; io[7]       ; 5.161 ; 5.088 ; 5.816 ; 5.745 ;
; ADD_S1       ; io[8]       ; 5.108 ; 5.180 ; 5.763 ; 5.834 ;
; ADD_S1       ; io[9]       ; 5.412 ; 5.451 ; 6.062 ; 6.094 ;
; ADD_S1       ; io[10]      ; 5.273 ; 5.241 ; 5.901 ; 5.886 ;
; ADD_S1       ; io[11]      ; 5.135 ; 5.223 ; 5.795 ; 5.840 ;
; ADD_S1       ; io[12]      ; 5.221 ; 5.269 ; 5.861 ; 5.902 ;
; ADD_S1       ; io[13]      ; 5.184 ; 5.279 ; 5.834 ; 5.902 ;
; ADD_S1       ; io[14]      ; 5.284 ; 5.255 ; 5.921 ; 5.891 ;
; ADD_S1       ; io[15]      ; 5.178 ; 5.248 ; 5.783 ; 5.872 ;
; ADD_S2       ; io[0]       ; 5.396 ; 5.339 ; 6.001 ; 5.955 ;
; ADD_S2       ; io[1]       ; 5.565 ; 5.510 ; 6.167 ; 6.105 ;
; ADD_S2       ; io[2]       ; 5.221 ; 5.198 ; 5.837 ; 5.831 ;
; ADD_S2       ; io[3]       ; 5.290 ; 5.387 ; 5.930 ; 5.984 ;
; ADD_S2       ; io[4]       ; 5.302 ; 5.412 ; 5.946 ; 6.028 ;
; ADD_S2       ; io[5]       ; 5.129 ; 5.218 ; 5.770 ; 5.832 ;
; ADD_S2       ; io[6]       ; 5.340 ; 5.430 ; 5.974 ; 6.084 ;
; ADD_S2       ; io[7]       ; 5.163 ; 5.088 ; 5.793 ; 5.719 ;
; ADD_S2       ; io[8]       ; 5.224 ; 5.294 ; 5.872 ; 5.940 ;
; ADD_S2       ; io[9]       ; 5.443 ; 5.492 ; 6.085 ; 6.099 ;
; ADD_S2       ; io[10]      ; 5.412 ; 5.393 ; 6.044 ; 6.005 ;
; ADD_S2       ; io[11]      ; 5.098 ; 5.175 ; 5.722 ; 5.792 ;
; ADD_S2       ; io[12]      ; 5.342 ; 5.398 ; 5.975 ; 6.013 ;
; ADD_S2       ; io[13]      ; 5.124 ; 5.205 ; 5.736 ; 5.836 ;
; ADD_S2       ; io[14]      ; 5.216 ; 5.195 ; 5.830 ; 5.816 ;
; ADD_S2       ; io[15]      ; 5.240 ; 5.325 ; 5.876 ; 5.933 ;
; ADD_S3       ; io[0]       ; 5.505 ; 5.448 ; 6.138 ; 6.092 ;
; ADD_S3       ; io[1]       ; 5.674 ; 5.619 ; 6.304 ; 6.242 ;
; ADD_S3       ; io[2]       ; 5.373 ; 5.350 ; 6.029 ; 6.023 ;
; ADD_S3       ; io[3]       ; 5.449 ; 5.546 ; 6.129 ; 6.183 ;
; ADD_S3       ; io[4]       ; 5.473 ; 5.583 ; 6.164 ; 6.246 ;
; ADD_S3       ; io[5]       ; 5.287 ; 5.376 ; 5.973 ; 6.035 ;
; ADD_S3       ; io[6]       ; 5.514 ; 5.604 ; 6.194 ; 6.304 ;
; ADD_S3       ; io[7]       ; 5.326 ; 5.251 ; 6.001 ; 5.927 ;
; ADD_S3       ; io[8]       ; 5.278 ; 5.348 ; 5.950 ; 6.018 ;
; ADD_S3       ; io[9]       ; 5.383 ; 5.432 ; 6.046 ; 6.060 ;
; ADD_S3       ; io[10]      ; 5.342 ; 5.323 ; 5.994 ; 5.955 ;
; ADD_S3       ; io[11]      ; 5.183 ; 5.260 ; 5.850 ; 5.920 ;
; ADD_S3       ; io[12]      ; 5.501 ; 5.557 ; 6.179 ; 6.217 ;
; ADD_S3       ; io[13]      ; 5.292 ; 5.373 ; 5.950 ; 6.050 ;
; ADD_S3       ; io[14]      ; 5.476 ; 5.455 ; 6.146 ; 6.132 ;
; ADD_S3       ; io[15]      ; 5.231 ; 5.316 ; 5.875 ; 5.932 ;
; RAM_GN       ; io[0]       ; 4.809 ; 5.115 ; 5.682 ; 5.424 ;
; RAM_GN       ; io[1]       ; 4.593 ; 5.300 ; 5.845 ; 5.182 ;
; RAM_GN       ; io[2]       ; 4.474 ; 4.891 ; 5.437 ; 5.118 ;
; RAM_GN       ; io[3]       ; 4.473 ; 4.891 ; 5.437 ; 5.106 ;
; RAM_GN       ; io[4]       ; 4.499 ; 4.915 ; 5.450 ; 5.120 ;
; RAM_GN       ; io[5]       ; 4.534 ; 4.922 ; 5.454 ; 5.156 ;
; RAM_GN       ; io[6]       ; 4.448 ; 4.891 ; 5.437 ; 5.082 ;
; RAM_GN       ; io[7]       ; 4.512 ; 5.173 ; 5.683 ; 5.128 ;
; RAM_GN       ; io[8]       ; 4.587 ; 5.173 ; 5.683 ; 5.222 ;
; RAM_GN       ; io[9]       ; 4.585 ; 5.300 ; 5.845 ; 5.186 ;
; RAM_GN       ; io[10]      ; 4.533 ; 4.922 ; 5.454 ; 5.170 ;
; RAM_GN       ; io[11]      ; 4.572 ; 4.891 ; 5.437 ; 5.211 ;
; RAM_GN       ; io[12]      ; 4.795 ; 5.115 ; 5.682 ; 5.414 ;
; RAM_GN       ; io[13]      ; 4.731 ; 4.922 ; 5.454 ; 5.375 ;
; RAM_GN       ; io[14]      ; 4.533 ; 4.922 ; 5.454 ; 5.170 ;
; RAM_GN       ; io[15]      ; 4.613 ; 4.915 ; 5.450 ; 5.255 ;
; latch_OEN[0] ; io[0]       ; 4.624 ; 4.855 ; 5.475 ; 5.248 ;
; latch_OEN[0] ; io[1]       ; 4.632 ; 5.040 ; 5.638 ; 5.233 ;
; latch_OEN[0] ; io[2]       ; 4.517 ; 4.631 ; 5.230 ; 5.174 ;
; latch_OEN[0] ; io[3]       ; 4.592 ; 4.631 ; 5.230 ; 5.190 ;
; latch_OEN[0] ; io[4]       ; 4.540 ; 4.655 ; 5.243 ; 5.198 ;
; latch_OEN[0] ; io[5]       ; 4.702 ; 4.662 ; 5.247 ; 5.207 ;
; latch_OEN[0] ; io[6]       ; 4.567 ; 4.631 ; 5.230 ; 5.190 ;
; latch_OEN[0] ; io[7]       ; 4.719 ; 4.913 ; 5.476 ; 5.391 ;
; latch_OEN[0] ; io[8]       ; 4.319 ; 4.913 ; 5.476 ; 4.951 ;
; latch_OEN[0] ; io[9]       ; 4.406 ; 5.040 ; 5.638 ; 5.003 ;
; latch_OEN[0] ; io[10]      ; 4.702 ; 4.662 ; 5.247 ; 5.207 ;
; latch_OEN[0] ; io[11]      ; 4.535 ; 4.631 ; 5.230 ; 5.190 ;
; latch_OEN[0] ; io[12]      ; 4.610 ; 4.855 ; 5.475 ; 5.237 ;
; latch_OEN[0] ; io[13]      ; 4.702 ; 4.662 ; 5.247 ; 5.207 ;
; latch_OEN[0] ; io[14]      ; 4.702 ; 4.662 ; 5.247 ; 5.207 ;
; latch_OEN[0] ; io[15]      ; 4.588 ; 4.655 ; 5.243 ; 5.203 ;
; latch_OEN[1] ; io[0]       ; 4.513 ; 5.194 ; 5.775 ; 5.100 ;
; latch_OEN[1] ; io[1]       ; 4.759 ; 5.379 ; 5.938 ; 5.382 ;
; latch_OEN[1] ; io[2]       ; 4.796 ; 4.970 ; 5.530 ; 5.479 ;
; latch_OEN[1] ; io[3]       ; 4.833 ; 4.970 ; 5.530 ; 5.490 ;
; latch_OEN[1] ; io[4]       ; 4.672 ; 4.994 ; 5.543 ; 5.318 ;
; latch_OEN[1] ; io[5]       ; 4.579 ; 5.001 ; 5.547 ; 5.236 ;
; latch_OEN[1] ; io[6]       ; 4.697 ; 4.970 ; 5.530 ; 5.356 ;
; latch_OEN[1] ; io[7]       ; 4.170 ; 5.252 ; 5.776 ; 4.747 ;
; latch_OEN[1] ; io[8]       ; 4.292 ; 5.252 ; 5.776 ; 4.892 ;
; latch_OEN[1] ; io[9]       ; 4.858 ; 5.379 ; 5.938 ; 5.495 ;
; latch_OEN[1] ; io[10]      ; 4.620 ; 5.001 ; 5.547 ; 5.289 ;
; latch_OEN[1] ; io[11]      ; 4.710 ; 4.970 ; 5.530 ; 5.362 ;
; latch_OEN[1] ; io[12]      ; 4.504 ; 5.194 ; 5.775 ; 5.096 ;
; latch_OEN[1] ; io[13]      ; 4.623 ; 5.001 ; 5.547 ; 5.282 ;
; latch_OEN[1] ; io[14]      ; 4.619 ; 5.001 ; 5.547 ; 5.295 ;
; latch_OEN[1] ; io[15]      ; 4.574 ; 4.994 ; 5.543 ; 5.217 ;
; shift_GN     ; io[0]       ; 4.588 ; 5.469 ; 6.119 ; 5.218 ;
; shift_GN     ; io[1]       ; 5.112 ; 5.654 ; 6.282 ; 5.799 ;
; shift_GN     ; io[2]       ; 4.924 ; 5.245 ; 5.874 ; 5.657 ;
; shift_GN     ; io[3]       ; 4.871 ; 5.245 ; 5.874 ; 5.583 ;
; shift_GN     ; io[4]       ; 4.816 ; 5.269 ; 5.887 ; 5.519 ;
; shift_GN     ; io[5]       ; 4.711 ; 5.276 ; 5.891 ; 5.403 ;
; shift_GN     ; io[6]       ; 4.950 ; 5.245 ; 5.874 ; 5.682 ;
; shift_GN     ; io[7]       ; 4.243 ; 5.527 ; 6.120 ; 4.864 ;
; shift_GN     ; io[8]       ; 4.284 ; 5.527 ; 6.120 ; 4.916 ;
; shift_GN     ; io[9]       ; 5.120 ; 5.654 ; 6.282 ; 5.818 ;
; shift_GN     ; io[10]      ; 4.753 ; 5.276 ; 5.891 ; 5.457 ;
; shift_GN     ; io[11]      ; 4.972 ; 5.245 ; 5.874 ; 5.689 ;
; shift_GN     ; io[12]      ; 4.622 ; 5.469 ; 6.119 ; 5.255 ;
; shift_GN     ; io[13]      ; 4.738 ; 5.276 ; 5.891 ; 5.431 ;
; shift_GN     ; io[14]      ; 4.752 ; 5.276 ; 5.891 ; 5.464 ;
; shift_GN     ; io[15]      ; 4.922 ; 5.269 ; 5.887 ; 5.641 ;
+--------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.868  ; 0.040 ; N/A      ; N/A     ; -3.000              ;
;  ADD_CLKA        ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  ADD_CLKB        ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  RAM_CLK         ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  RAM_inclock     ; 0.086   ; 0.040 ; N/A      ; N/A     ; -3.000              ;
;  RAM_outclock    ; -1.868  ; 0.996 ; N/A      ; N/A     ; -3.000              ;
;  latch_clk[0]    ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  latch_clk[1]    ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  shift_CLK       ; -0.382  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -33.882 ; 0.0   ; 0.0      ; 0.0     ; -137.306            ;
;  ADD_CLKA        ; N/A     ; N/A   ; N/A      ; N/A     ; -19.382             ;
;  ADD_CLKB        ; N/A     ; N/A   ; N/A      ; N/A     ; -19.382             ;
;  RAM_CLK         ; N/A     ; N/A   ; N/A      ; N/A     ; -27.632             ;
;  RAM_inclock     ; 0.000   ; 0.000 ; N/A      ; N/A     ; -9.522              ;
;  RAM_outclock    ; -29.888 ; 0.000 ; N/A      ; N/A     ; -37.784             ;
;  latch_clk[0]    ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  latch_clk[1]    ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  shift_CLK       ; -3.994  ; 0.000 ; N/A      ; N/A     ; -19.400             ;
+------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; 2.297 ; 2.786 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; 2.095 ; 2.546 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; 1.805 ; 2.250 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; 1.829 ; 2.311 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; 1.837 ; 2.310 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; 2.009 ; 2.474 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; 2.045 ; 2.536 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; 2.009 ; 2.469 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; 2.047 ; 2.476 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; 1.810 ; 2.254 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; 1.756 ; 2.166 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; 2.057 ; 2.531 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; 2.127 ; 2.560 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; 2.018 ; 2.443 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; 1.783 ; 2.247 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; 2.297 ; 2.786 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; 2.201 ; 2.649 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; 2.268 ; 2.756 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; 2.067 ; 2.518 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; 1.775 ; 2.220 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; 1.798 ; 2.280 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; 1.807 ; 2.281 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; 1.979 ; 2.444 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; 2.012 ; 2.503 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; 1.980 ; 2.439 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; 2.019 ; 2.447 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; 1.779 ; 2.223 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; 1.726 ; 2.136 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; 2.026 ; 2.500 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; 2.097 ; 2.531 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; 1.991 ; 2.415 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; 1.757 ; 2.220 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; 2.268 ; 2.756 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; 2.170 ; 2.618 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; 2.044 ; 2.528 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; 1.973 ; 2.456 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; 2.044 ; 2.518 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; 1.506 ; 1.941 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; 1.846 ; 2.294 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; 1.916 ; 2.368 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; 1.743 ; 2.193 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; 2.003 ; 2.528 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; 2.017 ; 2.485 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; 2.067 ; 2.545 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; 1.957 ; 2.411 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; 1.822 ; 2.258 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; 1.959 ; 2.427 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; 1.989 ; 2.426 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; 1.801 ; 2.281 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; 1.685 ; 2.167 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; 2.067 ; 2.545 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; 1.687 ; 2.135 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; 1.653 ; 2.090 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; 1.767 ; 2.192 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; 1.817 ; 2.306 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; 1.945 ; 2.386 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; 2.022 ; 2.462 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; 1.899 ; 2.381 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; 1.690 ; 2.176 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; 1.991 ; 2.448 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; 1.728 ; 2.102 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; 2.550 ; 3.022 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; 2.252 ; 2.694 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; 2.364 ; 2.824 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; 2.284 ; 2.774 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; 2.277 ; 2.721 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; 2.550 ; 3.022 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; 2.517 ; 3.016 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; 2.312 ; 2.797 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; 2.276 ; 2.710 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; 2.186 ; 2.613 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; 2.303 ; 2.759 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; 2.440 ; 2.930 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; 2.473 ; 2.925 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; 2.452 ; 2.884 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; 2.203 ; 2.678 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; 2.352 ; 2.831 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; 2.405 ; 2.861 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; 2.587 ; 3.018 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; 2.292 ; 2.726 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; 2.378 ; 2.848 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; 2.247 ; 2.737 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; 2.240 ; 2.684 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; 2.445 ; 2.924 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; 2.480 ; 2.979 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; 2.216 ; 2.704 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; 2.398 ; 2.833 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; 2.173 ; 2.600 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; 2.262 ; 2.718 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; 2.289 ; 2.768 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; 2.266 ; 2.718 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; 2.587 ; 3.018 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; 2.153 ; 2.627 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; 2.245 ; 2.733 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; 2.363 ; 2.818 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; 2.133 ; 2.595 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; 2.133 ; 2.589 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; 1.968 ; 2.434 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; 1.945 ; 2.439 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; 1.806 ; 2.314 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; 1.943 ; 2.401 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; 1.936 ; 2.434 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; 2.069 ; 2.595 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; 1.751 ; 2.207 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; 1.716 ; 2.185 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; 1.931 ; 2.408 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; 1.774 ; 2.286 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; 2.056 ; 2.539 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; 1.998 ; 2.478 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; 1.665 ; 2.159 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; 2.051 ; 2.564 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; 2.040 ; 2.496 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; 2.360 ; 2.829 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; 2.977 ; 3.474 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; 2.964 ; 3.473 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; 2.977 ; 3.474 ; Rise       ; shift_CLK       ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; io[*]        ; ADD_CLKA     ; -0.720 ; -1.277 ; Rise       ; ADD_CLKA        ;
;  io[0]       ; ADD_CLKA     ; -0.934 ; -1.525 ; Rise       ; ADD_CLKA        ;
;  io[1]       ; ADD_CLKA     ; -0.758 ; -1.334 ; Rise       ; ADD_CLKA        ;
;  io[2]       ; ADD_CLKA     ; -0.793 ; -1.390 ; Rise       ; ADD_CLKA        ;
;  io[3]       ; ADD_CLKA     ; -0.808 ; -1.404 ; Rise       ; ADD_CLKA        ;
;  io[4]       ; ADD_CLKA     ; -0.881 ; -1.478 ; Rise       ; ADD_CLKA        ;
;  io[5]       ; ADD_CLKA     ; -0.919 ; -1.531 ; Rise       ; ADD_CLKA        ;
;  io[6]       ; ADD_CLKA     ; -0.890 ; -1.486 ; Rise       ; ADD_CLKA        ;
;  io[7]       ; ADD_CLKA     ; -0.879 ; -1.461 ; Rise       ; ADD_CLKA        ;
;  io[8]       ; ADD_CLKA     ; -0.754 ; -1.332 ; Rise       ; ADD_CLKA        ;
;  io[9]       ; ADD_CLKA     ; -0.720 ; -1.277 ; Rise       ; ADD_CLKA        ;
;  io[10]      ; ADD_CLKA     ; -0.917 ; -1.526 ; Rise       ; ADD_CLKA        ;
;  io[11]      ; ADD_CLKA     ; -0.970 ; -1.556 ; Rise       ; ADD_CLKA        ;
;  io[12]      ; ADD_CLKA     ; -0.877 ; -1.452 ; Rise       ; ADD_CLKA        ;
;  io[13]      ; ADD_CLKA     ; -0.770 ; -1.352 ; Rise       ; ADD_CLKA        ;
;  io[14]      ; ADD_CLKA     ; -1.035 ; -1.667 ; Rise       ; ADD_CLKA        ;
;  io[15]      ; ADD_CLKA     ; -0.986 ; -1.577 ; Rise       ; ADD_CLKA        ;
; io[*]        ; ADD_CLKB     ; -0.690 ; -1.247 ; Rise       ; ADD_CLKB        ;
;  io[0]       ; ADD_CLKB     ; -0.906 ; -1.497 ; Rise       ; ADD_CLKB        ;
;  io[1]       ; ADD_CLKB     ; -0.728 ; -1.304 ; Rise       ; ADD_CLKB        ;
;  io[2]       ; ADD_CLKB     ; -0.762 ; -1.359 ; Rise       ; ADD_CLKB        ;
;  io[3]       ; ADD_CLKB     ; -0.778 ; -1.374 ; Rise       ; ADD_CLKB        ;
;  io[4]       ; ADD_CLKB     ; -0.851 ; -1.447 ; Rise       ; ADD_CLKB        ;
;  io[5]       ; ADD_CLKB     ; -0.887 ; -1.499 ; Rise       ; ADD_CLKB        ;
;  io[6]       ; ADD_CLKB     ; -0.860 ; -1.456 ; Rise       ; ADD_CLKB        ;
;  io[7]       ; ADD_CLKB     ; -0.850 ; -1.432 ; Rise       ; ADD_CLKB        ;
;  io[8]       ; ADD_CLKB     ; -0.723 ; -1.301 ; Rise       ; ADD_CLKB        ;
;  io[9]       ; ADD_CLKB     ; -0.690 ; -1.247 ; Rise       ; ADD_CLKB        ;
;  io[10]      ; ADD_CLKB     ; -0.886 ; -1.495 ; Rise       ; ADD_CLKB        ;
;  io[11]      ; ADD_CLKB     ; -0.941 ; -1.527 ; Rise       ; ADD_CLKB        ;
;  io[12]      ; ADD_CLKB     ; -0.850 ; -1.424 ; Rise       ; ADD_CLKB        ;
;  io[13]      ; ADD_CLKB     ; -0.744 ; -1.325 ; Rise       ; ADD_CLKB        ;
;  io[14]      ; ADD_CLKB     ; -1.005 ; -1.637 ; Rise       ; ADD_CLKB        ;
;  io[15]      ; ADD_CLKB     ; -0.956 ; -1.546 ; Rise       ; ADD_CLKB        ;
; RAM_addr[*]  ; RAM_CLK      ; -0.599 ; -1.163 ; Rise       ; RAM_CLK         ;
;  RAM_addr[0] ; RAM_CLK      ; -0.851 ; -1.459 ; Rise       ; RAM_CLK         ;
;  RAM_addr[1] ; RAM_CLK      ; -0.901 ; -1.506 ; Rise       ; RAM_CLK         ;
;  RAM_addr[2] ; RAM_CLK      ; -0.599 ; -1.163 ; Rise       ; RAM_CLK         ;
;  RAM_addr[3] ; RAM_CLK      ; -0.774 ; -1.367 ; Rise       ; RAM_CLK         ;
;  RAM_addr[4] ; RAM_CLK      ; -0.826 ; -1.409 ; Rise       ; RAM_CLK         ;
;  RAM_addr[5] ; RAM_CLK      ; -0.728 ; -1.305 ; Rise       ; RAM_CLK         ;
;  RAM_addr[6] ; RAM_CLK      ; -0.894 ; -1.536 ; Rise       ; RAM_CLK         ;
;  RAM_addr[7] ; RAM_CLK      ; -0.891 ; -1.491 ; Rise       ; RAM_CLK         ;
; io[*]        ; RAM_CLK      ; -0.668 ; -1.244 ; Rise       ; RAM_CLK         ;
;  io[0]       ; RAM_CLK      ; -0.864 ; -1.458 ; Rise       ; RAM_CLK         ;
;  io[1]       ; RAM_CLK      ; -0.781 ; -1.347 ; Rise       ; RAM_CLK         ;
;  io[2]       ; RAM_CLK      ; -0.841 ; -1.440 ; Rise       ; RAM_CLK         ;
;  io[3]       ; RAM_CLK      ; -0.896 ; -1.473 ; Rise       ; RAM_CLK         ;
;  io[4]       ; RAM_CLK      ; -0.788 ; -1.384 ; Rise       ; RAM_CLK         ;
;  io[5]       ; RAM_CLK      ; -0.726 ; -1.328 ; Rise       ; RAM_CLK         ;
;  io[6]       ; RAM_CLK      ; -0.925 ; -1.533 ; Rise       ; RAM_CLK         ;
;  io[7]       ; RAM_CLK      ; -0.692 ; -1.272 ; Rise       ; RAM_CLK         ;
;  io[8]       ; RAM_CLK      ; -0.668 ; -1.244 ; Rise       ; RAM_CLK         ;
;  io[9]       ; RAM_CLK      ; -0.741 ; -1.300 ; Rise       ; RAM_CLK         ;
;  io[10]      ; RAM_CLK      ; -0.798 ; -1.397 ; Rise       ; RAM_CLK         ;
;  io[11]      ; RAM_CLK      ; -0.855 ; -1.453 ; Rise       ; RAM_CLK         ;
;  io[12]      ; RAM_CLK      ; -0.882 ; -1.465 ; Rise       ; RAM_CLK         ;
;  io[13]      ; RAM_CLK      ; -0.840 ; -1.446 ; Rise       ; RAM_CLK         ;
;  io[14]      ; RAM_CLK      ; -0.715 ; -1.324 ; Rise       ; RAM_CLK         ;
;  io[15]      ; RAM_CLK      ; -0.860 ; -1.449 ; Rise       ; RAM_CLK         ;
; RAM_wren     ; RAM_inclock  ; -0.716 ; -1.265 ; Rise       ; RAM_inclock     ;
; io[*]        ; latch_clk[0] ; -0.423 ; -0.983 ; Fall       ; latch_clk[0]    ;
;  io[0]       ; latch_clk[0] ; -0.492 ; -1.054 ; Fall       ; latch_clk[0]    ;
;  io[1]       ; latch_clk[0] ; -0.466 ; -1.046 ; Fall       ; latch_clk[0]    ;
;  io[2]       ; latch_clk[0] ; -0.517 ; -1.113 ; Fall       ; latch_clk[0]    ;
;  io[3]       ; latch_clk[0] ; -0.525 ; -1.094 ; Fall       ; latch_clk[0]    ;
;  io[4]       ; latch_clk[0] ; -0.579 ; -1.185 ; Fall       ; latch_clk[0]    ;
;  io[5]       ; latch_clk[0] ; -0.648 ; -1.263 ; Fall       ; latch_clk[0]    ;
;  io[6]       ; latch_clk[0] ; -0.445 ; -1.044 ; Fall       ; latch_clk[0]    ;
;  io[7]       ; latch_clk[0] ; -0.473 ; -1.047 ; Fall       ; latch_clk[0]    ;
;  io[8]       ; latch_clk[0] ; -0.423 ; -0.983 ; Fall       ; latch_clk[0]    ;
;  io[9]       ; latch_clk[0] ; -0.496 ; -1.077 ; Fall       ; latch_clk[0]    ;
;  io[10]      ; latch_clk[0] ; -0.523 ; -1.116 ; Fall       ; latch_clk[0]    ;
;  io[11]      ; latch_clk[0] ; -0.536 ; -1.110 ; Fall       ; latch_clk[0]    ;
;  io[12]      ; latch_clk[0] ; -0.584 ; -1.155 ; Fall       ; latch_clk[0]    ;
;  io[13]      ; latch_clk[0] ; -0.458 ; -1.046 ; Fall       ; latch_clk[0]    ;
;  io[14]      ; latch_clk[0] ; -0.474 ; -1.072 ; Fall       ; latch_clk[0]    ;
;  io[15]      ; latch_clk[0] ; -0.567 ; -1.148 ; Fall       ; latch_clk[0]    ;
; io[*]        ; latch_clk[1] ; -0.416 ; -0.979 ; Fall       ; latch_clk[1]    ;
;  io[0]       ; latch_clk[1] ; -0.437 ; -1.001 ; Fall       ; latch_clk[1]    ;
;  io[1]       ; latch_clk[1] ; -0.490 ; -1.073 ; Fall       ; latch_clk[1]    ;
;  io[2]       ; latch_clk[1] ; -0.497 ; -1.092 ; Fall       ; latch_clk[1]    ;
;  io[3]       ; latch_clk[1] ; -0.507 ; -1.075 ; Fall       ; latch_clk[1]    ;
;  io[4]       ; latch_clk[1] ; -0.601 ; -1.204 ; Fall       ; latch_clk[1]    ;
;  io[5]       ; latch_clk[1] ; -0.629 ; -1.244 ; Fall       ; latch_clk[1]    ;
;  io[6]       ; latch_clk[1] ; -0.470 ; -1.065 ; Fall       ; latch_clk[1]    ;
;  io[7]       ; latch_clk[1] ; -0.446 ; -1.020 ; Fall       ; latch_clk[1]    ;
;  io[8]       ; latch_clk[1] ; -0.416 ; -0.979 ; Fall       ; latch_clk[1]    ;
;  io[9]       ; latch_clk[1] ; -0.475 ; -1.057 ; Fall       ; latch_clk[1]    ;
;  io[10]      ; latch_clk[1] ; -0.442 ; -1.037 ; Fall       ; latch_clk[1]    ;
;  io[11]      ; latch_clk[1] ; -0.512 ; -1.086 ; Fall       ; latch_clk[1]    ;
;  io[12]      ; latch_clk[1] ; -0.571 ; -1.142 ; Fall       ; latch_clk[1]    ;
;  io[13]      ; latch_clk[1] ; -0.429 ; -1.016 ; Fall       ; latch_clk[1]    ;
;  io[14]      ; latch_clk[1] ; -0.498 ; -1.099 ; Fall       ; latch_clk[1]    ;
;  io[15]      ; latch_clk[1] ; -0.542 ; -1.123 ; Fall       ; latch_clk[1]    ;
; io[*]        ; shift_CLK    ; -0.675 ; -1.263 ; Rise       ; shift_CLK       ;
;  io[0]       ; shift_CLK    ; -0.909 ; -1.511 ; Rise       ; shift_CLK       ;
;  io[1]       ; shift_CLK    ; -0.830 ; -1.425 ; Rise       ; shift_CLK       ;
;  io[2]       ; shift_CLK    ; -0.818 ; -1.432 ; Rise       ; shift_CLK       ;
;  io[3]       ; shift_CLK    ; -0.769 ; -1.386 ; Rise       ; shift_CLK       ;
;  io[4]       ; shift_CLK    ; -0.814 ; -1.409 ; Rise       ; shift_CLK       ;
;  io[5]       ; shift_CLK    ; -0.836 ; -1.455 ; Rise       ; shift_CLK       ;
;  io[6]       ; shift_CLK    ; -0.902 ; -1.541 ; Rise       ; shift_CLK       ;
;  io[7]       ; shift_CLK    ; -0.687 ; -1.263 ; Rise       ; shift_CLK       ;
;  io[8]       ; shift_CLK    ; -0.675 ; -1.266 ; Rise       ; shift_CLK       ;
;  io[9]       ; shift_CLK    ; -0.804 ; -1.400 ; Rise       ; shift_CLK       ;
;  io[10]      ; shift_CLK    ; -0.740 ; -1.359 ; Rise       ; shift_CLK       ;
;  io[11]      ; shift_CLK    ; -0.915 ; -1.523 ; Rise       ; shift_CLK       ;
;  io[12]      ; shift_CLK    ; -0.841 ; -1.450 ; Rise       ; shift_CLK       ;
;  io[13]      ; shift_CLK    ; -0.680 ; -1.275 ; Rise       ; shift_CLK       ;
;  io[14]      ; shift_CLK    ; -0.866 ; -1.504 ; Rise       ; shift_CLK       ;
;  io[15]      ; shift_CLK    ; -0.872 ; -1.470 ; Rise       ; shift_CLK       ;
; shift_LR     ; shift_CLK    ; -1.036 ; -1.654 ; Rise       ; shift_CLK       ;
; shift_S[*]   ; shift_CLK    ; -1.049 ; -1.668 ; Rise       ; shift_CLK       ;
;  shift_S[0]  ; shift_CLK    ; -1.106 ; -1.735 ; Rise       ; shift_CLK       ;
;  shift_S[1]  ; shift_CLK    ; -1.049 ; -1.668 ; Rise       ; shift_CLK       ;
+--------------+--------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-----------+--------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+--------------+--------+--------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 12.990 ; 12.875 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 8.530  ; 8.406  ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 8.775  ; 8.675  ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 9.039  ; 8.873  ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 9.629  ; 9.530  ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 11.875 ; 11.815 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 11.872 ; 11.756 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 12.771 ; 12.707 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 12.990 ; 12.875 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 10.971 ; 10.873 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 12.193 ; 12.151 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 12.085 ; 11.932 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 12.416 ; 12.344 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 10.630 ; 10.529 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 10.896 ; 10.839 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 10.773 ; 10.625 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 11.167 ; 11.104 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 13.025 ; 12.910 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 8.561  ; 8.437  ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 8.806  ; 8.706  ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 9.070  ; 8.913  ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 9.660  ; 9.561  ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 11.910 ; 11.850 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 11.907 ; 11.791 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 12.806 ; 12.742 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 13.025 ; 12.910 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 11.006 ; 10.908 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 12.228 ; 12.186 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 12.120 ; 11.967 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 12.451 ; 12.379 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 10.665 ; 10.564 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 10.931 ; 10.874 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 10.808 ; 10.660 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 11.202 ; 11.139 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 8.966  ; 8.980  ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 8.966  ; 8.980  ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 8.376  ; 8.369  ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 8.278  ; 8.252  ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 7.989  ; 7.903  ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 8.165  ; 8.081  ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 8.143  ; 8.140  ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 7.953  ; 7.868  ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 8.491  ; 8.480  ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 8.124  ; 8.045  ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 8.056  ; 8.000  ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 8.085  ; 8.104  ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 8.063  ; 7.992  ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 8.671  ; 8.682  ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 8.544  ; 8.549  ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 8.111  ; 8.107  ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 7.598  ; 7.504  ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 7.340  ; 7.342  ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 7.264  ; 7.292  ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 7.245  ; 7.219  ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 7.164  ; 7.139  ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 6.973  ; 6.888  ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 6.682  ; 6.591  ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 7.138  ; 7.130  ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 6.948  ; 6.863  ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 6.998  ; 6.949  ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 6.640  ; 6.600  ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 7.034  ; 7.023  ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 7.171  ; 7.194  ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 7.075  ; 7.065  ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 7.231  ; 7.251  ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 7.340  ; 7.342  ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 7.186  ; 7.209  ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 6.810  ; 6.742  ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 7.441  ; 7.352  ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 7.294  ; 7.327  ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 7.205  ; 7.141  ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 7.072  ; 7.053  ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 7.092  ; 7.053  ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 7.046  ; 7.012  ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 7.081  ; 7.067  ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 7.198  ; 7.192  ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 7.441  ; 7.352  ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 7.169  ; 7.063  ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 7.057  ; 7.040  ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 7.207  ; 7.220  ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 7.075  ; 7.033  ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 7.264  ; 7.299  ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 7.164  ; 7.133  ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 7.220  ; 7.244  ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 7.188  ; 7.184  ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 8.328  ; 8.387  ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 8.328  ; 8.379  ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 7.793  ; 7.746  ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 7.831  ; 7.864  ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 7.869  ; 7.899  ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 8.000  ; 8.032  ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 7.965  ; 7.995  ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 8.092  ; 8.076  ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 7.167  ; 7.140  ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 7.184  ; 7.146  ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 7.741  ; 7.725  ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 8.049  ; 8.091  ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 7.817  ; 7.788  ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 7.691  ; 7.709  ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 7.595  ; 7.559  ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 8.321  ; 8.387  ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 7.867  ; 7.855  ; Rise       ; shift_CLK       ;
+-----------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; io[*]     ; ADD_CLKA     ; 4.340 ; 4.378 ; Rise       ; ADD_CLKA        ;
;  io[0]    ; ADD_CLKA     ; 4.555 ; 4.499 ; Rise       ; ADD_CLKA        ;
;  io[1]    ; ADD_CLKA     ; 4.721 ; 4.664 ; Rise       ; ADD_CLKA        ;
;  io[2]    ; ADD_CLKA     ; 4.410 ; 4.393 ; Rise       ; ADD_CLKA        ;
;  io[3]    ; ADD_CLKA     ; 4.489 ; 4.586 ; Rise       ; ADD_CLKA        ;
;  io[4]    ; ADD_CLKA     ; 4.511 ; 4.606 ; Rise       ; ADD_CLKA        ;
;  io[5]    ; ADD_CLKA     ; 4.413 ; 4.503 ; Rise       ; ADD_CLKA        ;
;  io[6]    ; ADD_CLKA     ; 4.455 ; 4.550 ; Rise       ; ADD_CLKA        ;
;  io[7]    ; ADD_CLKA     ; 4.451 ; 4.378 ; Rise       ; ADD_CLKA        ;
;  io[8]    ; ADD_CLKA     ; 4.400 ; 4.472 ; Rise       ; ADD_CLKA        ;
;  io[9]    ; ADD_CLKA     ; 4.526 ; 4.575 ; Rise       ; ADD_CLKA        ;
;  io[10]   ; ADD_CLKA     ; 4.488 ; 4.469 ; Rise       ; ADD_CLKA        ;
;  io[11]   ; ADD_CLKA     ; 4.340 ; 4.417 ; Rise       ; ADD_CLKA        ;
;  io[12]   ; ADD_CLKA     ; 4.514 ; 4.562 ; Rise       ; ADD_CLKA        ;
;  io[13]   ; ADD_CLKA     ; 4.524 ; 4.605 ; Rise       ; ADD_CLKA        ;
;  io[14]   ; ADD_CLKA     ; 4.471 ; 4.442 ; Rise       ; ADD_CLKA        ;
;  io[15]   ; ADD_CLKA     ; 4.502 ; 4.576 ; Rise       ; ADD_CLKA        ;
; io[*]     ; ADD_CLKB     ; 4.324 ; 4.312 ; Rise       ; ADD_CLKB        ;
;  io[0]    ; ADD_CLKB     ; 4.573 ; 4.517 ; Rise       ; ADD_CLKB        ;
;  io[1]    ; ADD_CLKB     ; 4.633 ; 4.576 ; Rise       ; ADD_CLKB        ;
;  io[2]    ; ADD_CLKB     ; 4.324 ; 4.312 ; Rise       ; ADD_CLKB        ;
;  io[3]    ; ADD_CLKB     ; 4.640 ; 4.721 ; Rise       ; ADD_CLKB        ;
;  io[4]    ; ADD_CLKB     ; 4.618 ; 4.728 ; Rise       ; ADD_CLKB        ;
;  io[5]    ; ADD_CLKB     ; 4.438 ; 4.527 ; Rise       ; ADD_CLKB        ;
;  io[6]    ; ADD_CLKB     ; 4.623 ; 4.718 ; Rise       ; ADD_CLKB        ;
;  io[7]    ; ADD_CLKB     ; 4.475 ; 4.400 ; Rise       ; ADD_CLKB        ;
;  io[8]    ; ADD_CLKB     ; 4.428 ; 4.498 ; Rise       ; ADD_CLKB        ;
;  io[9]    ; ADD_CLKB     ; 4.501 ; 4.540 ; Rise       ; ADD_CLKB        ;
;  io[10]   ; ADD_CLKB     ; 4.499 ; 4.467 ; Rise       ; ADD_CLKB        ;
;  io[11]   ; ADD_CLKB     ; 4.326 ; 4.403 ; Rise       ; ADD_CLKB        ;
;  io[12]   ; ADD_CLKB     ; 4.652 ; 4.708 ; Rise       ; ADD_CLKB        ;
;  io[13]   ; ADD_CLKB     ; 4.513 ; 4.594 ; Rise       ; ADD_CLKB        ;
;  io[14]   ; ADD_CLKB     ; 4.506 ; 4.477 ; Rise       ; ADD_CLKB        ;
;  io[15]   ; ADD_CLKB     ; 4.417 ; 4.487 ; Rise       ; ADD_CLKB        ;
; io[*]     ; RAM_outclock ; 4.281 ; 4.373 ; Rise       ; RAM_outclock    ;
;  io[0]    ; RAM_outclock ; 5.045 ; 5.164 ; Rise       ; RAM_outclock    ;
;  io[1]    ; RAM_outclock ; 4.752 ; 4.848 ; Rise       ; RAM_outclock    ;
;  io[2]    ; RAM_outclock ; 4.626 ; 4.765 ; Rise       ; RAM_outclock    ;
;  io[3]    ; RAM_outclock ; 4.508 ; 4.629 ; Rise       ; RAM_outclock    ;
;  io[4]    ; RAM_outclock ; 4.573 ; 4.687 ; Rise       ; RAM_outclock    ;
;  io[5]    ; RAM_outclock ; 4.554 ; 4.672 ; Rise       ; RAM_outclock    ;
;  io[6]    ; RAM_outclock ; 4.476 ; 4.595 ; Rise       ; RAM_outclock    ;
;  io[7]    ; RAM_outclock ; 4.701 ; 4.857 ; Rise       ; RAM_outclock    ;
;  io[8]    ; RAM_outclock ; 4.496 ; 4.612 ; Rise       ; RAM_outclock    ;
;  io[9]    ; RAM_outclock ; 4.558 ; 4.638 ; Rise       ; RAM_outclock    ;
;  io[10]   ; RAM_outclock ; 4.490 ; 4.616 ; Rise       ; RAM_outclock    ;
;  io[11]   ; RAM_outclock ; 4.531 ; 4.645 ; Rise       ; RAM_outclock    ;
;  io[12]   ; RAM_outclock ; 4.875 ; 4.988 ; Rise       ; RAM_outclock    ;
;  io[13]   ; RAM_outclock ; 4.741 ; 4.885 ; Rise       ; RAM_outclock    ;
;  io[14]   ; RAM_outclock ; 4.491 ; 4.609 ; Rise       ; RAM_outclock    ;
;  io[15]   ; RAM_outclock ; 4.281 ; 4.373 ; Rise       ; RAM_outclock    ;
; io[*]     ; latch_clk[0] ; 3.992 ; 4.049 ; Fall       ; latch_clk[0]    ;
;  io[0]    ; latch_clk[0] ; 4.387 ; 4.435 ; Fall       ; latch_clk[0]    ;
;  io[1]    ; latch_clk[0] ; 4.402 ; 4.436 ; Fall       ; latch_clk[0]    ;
;  io[2]    ; latch_clk[0] ; 4.284 ; 4.375 ; Fall       ; latch_clk[0]    ;
;  io[3]    ; latch_clk[0] ; 4.221 ; 4.286 ; Fall       ; latch_clk[0]    ;
;  io[4]    ; latch_clk[0] ; 4.071 ; 4.134 ; Fall       ; latch_clk[0]    ;
;  io[5]    ; latch_clk[0] ; 4.303 ; 4.381 ; Fall       ; latch_clk[0]    ;
;  io[6]    ; latch_clk[0] ; 4.190 ; 4.258 ; Fall       ; latch_clk[0]    ;
;  io[7]    ; latch_clk[0] ; 4.176 ; 4.240 ; Fall       ; latch_clk[0]    ;
;  io[8]    ; latch_clk[0] ; 3.992 ; 4.049 ; Fall       ; latch_clk[0]    ;
;  io[9]    ; latch_clk[0] ; 4.300 ; 4.334 ; Fall       ; latch_clk[0]    ;
;  io[10]   ; latch_clk[0] ; 4.306 ; 4.403 ; Fall       ; latch_clk[0]    ;
;  io[11]   ; latch_clk[0] ; 4.288 ; 4.371 ; Fall       ; latch_clk[0]    ;
;  io[12]   ; latch_clk[0] ; 4.372 ; 4.422 ; Fall       ; latch_clk[0]    ;
;  io[13]   ; latch_clk[0] ; 4.396 ; 4.483 ; Fall       ; latch_clk[0]    ;
;  io[14]   ; latch_clk[0] ; 4.306 ; 4.403 ; Fall       ; latch_clk[0]    ;
;  io[15]   ; latch_clk[0] ; 4.139 ; 4.213 ; Fall       ; latch_clk[0]    ;
; io[*]     ; latch_clk[1] ; 4.250 ; 4.322 ; Fall       ; latch_clk[1]    ;
;  io[0]    ; latch_clk[1] ; 4.421 ; 4.469 ; Fall       ; latch_clk[1]    ;
;  io[1]    ; latch_clk[1] ; 4.387 ; 4.432 ; Fall       ; latch_clk[1]    ;
;  io[2]    ; latch_clk[1] ; 4.253 ; 4.345 ; Fall       ; latch_clk[1]    ;
;  io[3]    ; latch_clk[1] ; 4.299 ; 4.378 ; Fall       ; latch_clk[1]    ;
;  io[4]    ; latch_clk[1] ; 4.261 ; 4.341 ; Fall       ; latch_clk[1]    ;
;  io[5]    ; latch_clk[1] ; 4.281 ; 4.357 ; Fall       ; latch_clk[1]    ;
;  io[6]    ; latch_clk[1] ; 4.330 ; 4.412 ; Fall       ; latch_clk[1]    ;
;  io[7]    ; latch_clk[1] ; 4.380 ; 4.442 ; Fall       ; latch_clk[1]    ;
;  io[8]    ; latch_clk[1] ; 4.250 ; 4.322 ; Fall       ; latch_clk[1]    ;
;  io[9]    ; latch_clk[1] ; 4.319 ; 4.364 ; Fall       ; latch_clk[1]    ;
;  io[10]   ; latch_clk[1] ; 4.321 ; 4.411 ; Fall       ; latch_clk[1]    ;
;  io[11]   ; latch_clk[1] ; 4.284 ; 4.363 ; Fall       ; latch_clk[1]    ;
;  io[12]   ; latch_clk[1] ; 4.410 ; 4.465 ; Fall       ; latch_clk[1]    ;
;  io[13]   ; latch_clk[1] ; 4.311 ; 4.404 ; Fall       ; latch_clk[1]    ;
;  io[14]   ; latch_clk[1] ; 4.323 ; 4.419 ; Fall       ; latch_clk[1]    ;
;  io[15]   ; latch_clk[1] ; 4.331 ; 4.411 ; Fall       ; latch_clk[1]    ;
; io[*]     ; shift_CLK    ; 3.938 ; 3.999 ; Rise       ; shift_CLK       ;
;  io[0]    ; shift_CLK    ; 4.645 ; 4.758 ; Rise       ; shift_CLK       ;
;  io[1]    ; shift_CLK    ; 4.391 ; 4.458 ; Rise       ; shift_CLK       ;
;  io[2]    ; shift_CLK    ; 4.350 ; 4.483 ; Rise       ; shift_CLK       ;
;  io[3]    ; shift_CLK    ; 4.403 ; 4.537 ; Rise       ; shift_CLK       ;
;  io[4]    ; shift_CLK    ; 4.465 ; 4.602 ; Rise       ; shift_CLK       ;
;  io[5]    ; shift_CLK    ; 4.429 ; 4.581 ; Rise       ; shift_CLK       ;
;  io[6]    ; shift_CLK    ; 4.502 ; 4.649 ; Rise       ; shift_CLK       ;
;  io[7]    ; shift_CLK    ; 3.938 ; 3.999 ; Rise       ; shift_CLK       ;
;  io[8]    ; shift_CLK    ; 3.976 ; 4.056 ; Rise       ; shift_CLK       ;
;  io[9]    ; shift_CLK    ; 4.377 ; 4.464 ; Rise       ; shift_CLK       ;
;  io[10]   ; shift_CLK    ; 4.448 ; 4.602 ; Rise       ; shift_CLK       ;
;  io[11]   ; shift_CLK    ; 4.358 ; 4.472 ; Rise       ; shift_CLK       ;
;  io[12]   ; shift_CLK    ; 4.332 ; 4.422 ; Rise       ; shift_CLK       ;
;  io[13]   ; shift_CLK    ; 4.238 ; 4.357 ; Rise       ; shift_CLK       ;
;  io[14]   ; shift_CLK    ; 4.590 ; 4.771 ; Rise       ; shift_CLK       ;
;  io[15]   ; shift_CLK    ; 4.395 ; 4.535 ; Rise       ; shift_CLK       ;
+-----------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+--------------+-------------+--------+--------+--------+--------+
; Input Port   ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+--------------+-------------+--------+--------+--------+--------+
; ADD_ALUBUS   ; io[0]       ; 8.926  ; 8.804  ; 9.397  ; 9.275  ;
; ADD_ALUBUS   ; io[1]       ; 9.236  ; 9.114  ; 9.696  ; 9.574  ;
; ADD_ALUBUS   ; io[2]       ; 8.609  ; 8.452  ; 9.077  ; 8.920  ;
; ADD_ALUBUS   ; io[3]       ; 9.152  ; 8.452  ; 9.077  ; 9.511  ;
; ADD_ALUBUS   ; io[4]       ; 8.642  ; 8.485  ; 9.101  ; 8.963  ;
; ADD_ALUBUS   ; io[5]       ; 8.652  ; 8.495  ; 9.110  ; 8.953  ;
; ADD_ALUBUS   ; io[6]       ; 8.854  ; 8.452  ; 9.077  ; 9.249  ;
; ADD_ALUBUS   ; io[7]       ; 9.070  ; 8.912  ; 9.528  ; 9.370  ;
; ADD_ALUBUS   ; io[8]       ; 9.070  ; 8.912  ; 9.528  ; 9.370  ;
; ADD_ALUBUS   ; io[9]       ; 9.236  ; 9.114  ; 9.696  ; 9.574  ;
; ADD_ALUBUS   ; io[10]      ; 8.652  ; 8.495  ; 9.110  ; 8.953  ;
; ADD_ALUBUS   ; io[11]      ; 8.609  ; 8.452  ; 9.077  ; 8.948  ;
; ADD_ALUBUS   ; io[12]      ; 8.926  ; 8.804  ; 9.397  ; 9.275  ;
; ADD_ALUBUS   ; io[13]      ; 8.687  ; 8.495  ; 9.110  ; 9.035  ;
; ADD_ALUBUS   ; io[14]      ; 8.652  ; 8.495  ; 9.110  ; 8.953  ;
; ADD_ALUBUS   ; io[15]      ; 8.642  ; 8.485  ; 9.101  ; 8.962  ;
; ADD_CN       ; io[0]       ; 9.126  ; 9.046  ; 9.562  ; 9.450  ;
; ADD_CN       ; io[1]       ; 9.419  ; 9.319  ; 9.861  ; 9.770  ;
; ADD_CN       ; io[2]       ; 9.683  ; 9.517  ; 10.118 ; 10.009 ;
; ADD_CN       ; io[3]       ; 10.273 ; 10.174 ; 10.738 ; 10.630 ;
; ADD_CN       ; io[4]       ; 12.011 ; 11.951 ; 12.344 ; 12.268 ;
; ADD_CN       ; io[5]       ; 12.008 ; 11.892 ; 12.273 ; 12.191 ;
; ADD_CN       ; io[6]       ; 12.907 ; 12.843 ; 13.248 ; 13.128 ;
; ADD_CN       ; io[7]       ; 13.126 ; 13.011 ; 13.490 ; 13.384 ;
; ADD_CN       ; io[8]       ; 11.107 ; 11.009 ; 11.426 ; 11.294 ;
; ADD_CN       ; io[9]       ; 12.329 ; 12.287 ; 12.714 ; 12.667 ;
; ADD_CN       ; io[10]      ; 12.221 ; 12.068 ; 12.551 ; 12.442 ;
; ADD_CN       ; io[11]      ; 12.552 ; 12.480 ; 12.983 ; 12.901 ;
; ADD_CN       ; io[12]      ; 10.766 ; 10.665 ; 11.064 ; 11.007 ;
; ADD_CN       ; io[13]      ; 11.032 ; 10.975 ; 11.406 ; 11.324 ;
; ADD_CN       ; io[14]      ; 10.909 ; 10.761 ; 11.234 ; 11.130 ;
; ADD_CN       ; io[15]      ; 11.303 ; 11.240 ; 11.730 ; 11.651 ;
; ADD_M        ; io[0]       ; 9.305  ; 9.202  ; 9.765  ; 9.663  ;
; ADD_M        ; io[1]       ; 9.276  ; 9.142  ; 9.708  ; 9.614  ;
; ADD_M        ; io[2]       ; 8.694  ; 8.563  ; 9.132  ; 9.010  ;
; ADD_M        ; io[3]       ; 9.341  ; 9.233  ; 9.774  ; 9.675  ;
; ADD_M        ; io[4]       ; 9.346  ; 9.270  ; 9.796  ; 9.736  ;
; ADD_M        ; io[5]       ; 8.703  ; 8.621  ; 9.176  ; 9.060  ;
; ADD_M        ; io[6]       ; 9.206  ; 9.086  ; 9.640  ; 9.576  ;
; ADD_M        ; io[7]       ; 9.448  ; 9.342  ; 9.859  ; 9.744  ;
; ADD_M        ; io[8]       ; 8.422  ; 8.295  ; 8.892  ; 8.756  ;
; ADD_M        ; io[9]       ; 9.386  ; 9.339  ; 9.812  ; 9.770  ;
; ADD_M        ; io[10]      ; 8.684  ; 8.563  ; 9.129  ; 9.017  ;
; ADD_M        ; io[11]      ; 9.099  ; 9.017  ; 9.519  ; 9.447  ;
; ADD_M        ; io[12]      ; 8.991  ; 8.900  ; 9.413  ; 9.354  ;
; ADD_M        ; io[13]      ; 9.366  ; 9.284  ; 9.748  ; 9.691  ;
; ADD_M        ; io[14]      ; 8.815  ; 8.701  ; 9.269  ; 9.123  ;
; ADD_M        ; io[15]      ; 9.292  ; 9.213  ; 9.678  ; 9.615  ;
; ADD_S0       ; io[0]       ; 10.000 ; 9.918  ; 10.458 ; 10.385 ;
; ADD_S0       ; io[1]       ; 10.296 ; 10.205 ; 10.755 ; 10.655 ;
; ADD_S0       ; io[2]       ; 10.553 ; 10.444 ; 11.019 ; 10.853 ;
; ADD_S0       ; io[3]       ; 11.173 ; 11.065 ; 11.609 ; 11.510 ;
; ADD_S0       ; io[4]       ; 13.145 ; 13.069 ; 13.771 ; 13.711 ;
; ADD_S0       ; io[5]       ; 13.074 ; 12.992 ; 13.768 ; 13.652 ;
; ADD_S0       ; io[6]       ; 14.049 ; 13.929 ; 14.667 ; 14.603 ;
; ADD_S0       ; io[7]       ; 14.291 ; 14.185 ; 14.886 ; 14.771 ;
; ADD_S0       ; io[8]       ; 12.227 ; 12.095 ; 12.867 ; 12.769 ;
; ADD_S0       ; io[9]       ; 13.515 ; 13.468 ; 14.089 ; 14.047 ;
; ADD_S0       ; io[10]      ; 13.352 ; 13.243 ; 13.981 ; 13.828 ;
; ADD_S0       ; io[11]      ; 13.784 ; 13.702 ; 14.312 ; 14.240 ;
; ADD_S0       ; io[12]      ; 11.865 ; 11.808 ; 12.526 ; 12.425 ;
; ADD_S0       ; io[13]      ; 12.207 ; 12.125 ; 12.792 ; 12.735 ;
; ADD_S0       ; io[14]      ; 12.035 ; 11.931 ; 12.669 ; 12.521 ;
; ADD_S0       ; io[15]      ; 12.531 ; 12.452 ; 13.063 ; 13.000 ;
; ADD_S1       ; io[0]       ; 9.760  ; 9.678  ; 10.240 ; 10.167 ;
; ADD_S1       ; io[1]       ; 10.056 ; 9.965  ; 10.537 ; 10.437 ;
; ADD_S1       ; io[2]       ; 10.313 ; 10.204 ; 10.801 ; 10.635 ;
; ADD_S1       ; io[3]       ; 10.933 ; 10.825 ; 11.391 ; 11.292 ;
; ADD_S1       ; io[4]       ; 12.712 ; 12.636 ; 13.313 ; 13.253 ;
; ADD_S1       ; io[5]       ; 12.641 ; 12.559 ; 13.310 ; 13.194 ;
; ADD_S1       ; io[6]       ; 13.616 ; 13.496 ; 14.209 ; 14.145 ;
; ADD_S1       ; io[7]       ; 13.858 ; 13.752 ; 14.428 ; 14.313 ;
; ADD_S1       ; io[8]       ; 11.794 ; 11.662 ; 12.409 ; 12.311 ;
; ADD_S1       ; io[9]       ; 13.082 ; 13.035 ; 13.631 ; 13.589 ;
; ADD_S1       ; io[10]      ; 12.919 ; 12.810 ; 13.523 ; 13.370 ;
; ADD_S1       ; io[11]      ; 13.351 ; 13.269 ; 13.854 ; 13.782 ;
; ADD_S1       ; io[12]      ; 11.432 ; 11.375 ; 12.068 ; 11.967 ;
; ADD_S1       ; io[13]      ; 11.774 ; 11.692 ; 12.334 ; 12.277 ;
; ADD_S1       ; io[14]      ; 11.602 ; 11.498 ; 12.211 ; 12.063 ;
; ADD_S1       ; io[15]      ; 12.098 ; 12.019 ; 12.605 ; 12.542 ;
; ADD_S2       ; io[0]       ; 9.609  ; 9.524  ; 10.087 ; 9.963  ;
; ADD_S2       ; io[1]       ; 10.206 ; 10.078 ; 10.666 ; 10.552 ;
; ADD_S2       ; io[2]       ; 10.425 ; 10.316 ; 10.887 ; 10.721 ;
; ADD_S2       ; io[3]       ; 11.045 ; 10.937 ; 11.477 ; 11.378 ;
; ADD_S2       ; io[4]       ; 12.710 ; 12.634 ; 13.288 ; 13.228 ;
; ADD_S2       ; io[5]       ; 12.639 ; 12.557 ; 13.285 ; 13.169 ;
; ADD_S2       ; io[6]       ; 13.614 ; 13.494 ; 14.184 ; 14.120 ;
; ADD_S2       ; io[7]       ; 13.856 ; 13.750 ; 14.403 ; 14.288 ;
; ADD_S2       ; io[8]       ; 11.792 ; 11.660 ; 12.384 ; 12.286 ;
; ADD_S2       ; io[9]       ; 13.080 ; 13.033 ; 13.606 ; 13.564 ;
; ADD_S2       ; io[10]      ; 12.917 ; 12.808 ; 13.498 ; 13.345 ;
; ADD_S2       ; io[11]      ; 13.349 ; 13.267 ; 13.829 ; 13.757 ;
; ADD_S2       ; io[12]      ; 11.430 ; 11.373 ; 12.043 ; 11.942 ;
; ADD_S2       ; io[13]      ; 11.772 ; 11.690 ; 12.309 ; 12.252 ;
; ADD_S2       ; io[14]      ; 11.600 ; 11.496 ; 12.186 ; 12.038 ;
; ADD_S2       ; io[15]      ; 12.096 ; 12.017 ; 12.580 ; 12.517 ;
; ADD_S3       ; io[0]       ; 9.804  ; 9.719  ; 10.323 ; 10.199 ;
; ADD_S3       ; io[1]       ; 10.232 ; 10.104 ; 10.697 ; 10.583 ;
; ADD_S3       ; io[2]       ; 10.451 ; 10.342 ; 10.918 ; 10.752 ;
; ADD_S3       ; io[3]       ; 11.071 ; 10.963 ; 11.508 ; 11.409 ;
; ADD_S3       ; io[4]       ; 13.053 ; 12.977 ; 13.703 ; 13.643 ;
; ADD_S3       ; io[5]       ; 12.982 ; 12.900 ; 13.700 ; 13.584 ;
; ADD_S3       ; io[6]       ; 13.957 ; 13.837 ; 14.599 ; 14.535 ;
; ADD_S3       ; io[7]       ; 14.199 ; 14.093 ; 14.818 ; 14.703 ;
; ADD_S3       ; io[8]       ; 12.135 ; 12.003 ; 12.799 ; 12.701 ;
; ADD_S3       ; io[9]       ; 13.423 ; 13.376 ; 14.021 ; 13.979 ;
; ADD_S3       ; io[10]      ; 13.260 ; 13.151 ; 13.913 ; 13.760 ;
; ADD_S3       ; io[11]      ; 13.692 ; 13.610 ; 14.244 ; 14.172 ;
; ADD_S3       ; io[12]      ; 11.773 ; 11.716 ; 12.458 ; 12.357 ;
; ADD_S3       ; io[13]      ; 12.115 ; 12.033 ; 12.724 ; 12.667 ;
; ADD_S3       ; io[14]      ; 11.943 ; 11.839 ; 12.601 ; 12.453 ;
; ADD_S3       ; io[15]      ; 12.439 ; 12.360 ; 12.995 ; 12.932 ;
; RAM_GN       ; io[0]       ; 9.020  ; 8.898  ; 9.506  ; 9.384  ;
; RAM_GN       ; io[1]       ; 9.330  ; 9.208  ; 9.805  ; 9.683  ;
; RAM_GN       ; io[2]       ; 8.703  ; 8.546  ; 9.186  ; 9.029  ;
; RAM_GN       ; io[3]       ; 8.703  ; 8.546  ; 9.186  ; 9.029  ;
; RAM_GN       ; io[4]       ; 8.736  ; 8.579  ; 9.210  ; 9.053  ;
; RAM_GN       ; io[5]       ; 8.746  ; 8.589  ; 9.219  ; 9.062  ;
; RAM_GN       ; io[6]       ; 8.703  ; 8.546  ; 9.186  ; 9.029  ;
; RAM_GN       ; io[7]       ; 9.164  ; 9.006  ; 9.637  ; 9.479  ;
; RAM_GN       ; io[8]       ; 9.164  ; 9.006  ; 9.637  ; 9.479  ;
; RAM_GN       ; io[9]       ; 9.330  ; 9.208  ; 9.805  ; 9.683  ;
; RAM_GN       ; io[10]      ; 8.746  ; 8.589  ; 9.219  ; 9.062  ;
; RAM_GN       ; io[11]      ; 8.703  ; 8.546  ; 9.186  ; 9.029  ;
; RAM_GN       ; io[12]      ; 9.020  ; 8.898  ; 9.506  ; 9.384  ;
; RAM_GN       ; io[13]      ; 8.746  ; 8.589  ; 9.219  ; 9.062  ;
; RAM_GN       ; io[14]      ; 8.746  ; 8.589  ; 9.219  ; 9.062  ;
; RAM_GN       ; io[15]      ; 8.736  ; 8.579  ; 9.210  ; 9.053  ;
; latch_OEN[0] ; io[0]       ; 8.611  ; 8.489  ; 9.098  ; 8.976  ;
; latch_OEN[0] ; io[1]       ; 8.921  ; 8.799  ; 9.397  ; 9.275  ;
; latch_OEN[0] ; io[2]       ; 8.294  ; 8.137  ; 8.778  ; 8.621  ;
; latch_OEN[0] ; io[3]       ; 8.294  ; 8.137  ; 8.778  ; 8.621  ;
; latch_OEN[0] ; io[4]       ; 8.327  ; 8.170  ; 8.802  ; 8.645  ;
; latch_OEN[0] ; io[5]       ; 8.479  ; 8.180  ; 8.811  ; 8.885  ;
; latch_OEN[0] ; io[6]       ; 8.294  ; 8.137  ; 8.778  ; 8.621  ;
; latch_OEN[0] ; io[7]       ; 8.755  ; 8.597  ; 9.229  ; 9.071  ;
; latch_OEN[0] ; io[8]       ; 8.755  ; 8.597  ; 9.229  ; 9.071  ;
; latch_OEN[0] ; io[9]       ; 8.921  ; 8.799  ; 9.397  ; 9.275  ;
; latch_OEN[0] ; io[10]      ; 8.512  ; 8.180  ; 8.811  ; 8.943  ;
; latch_OEN[0] ; io[11]      ; 8.294  ; 8.137  ; 8.778  ; 8.621  ;
; latch_OEN[0] ; io[12]      ; 8.611  ; 8.489  ; 9.098  ; 8.976  ;
; latch_OEN[0] ; io[13]      ; 8.914  ; 8.180  ; 8.811  ; 9.318  ;
; latch_OEN[0] ; io[14]      ; 8.523  ; 8.180  ; 8.811  ; 8.954  ;
; latch_OEN[0] ; io[15]      ; 8.327  ; 8.170  ; 8.802  ; 8.665  ;
; latch_OEN[1] ; io[0]       ; 9.203  ; 9.081  ; 9.692  ; 9.570  ;
; latch_OEN[1] ; io[1]       ; 9.513  ; 9.391  ; 9.991  ; 9.869  ;
; latch_OEN[1] ; io[2]       ; 8.886  ; 8.729  ; 9.372  ; 9.215  ;
; latch_OEN[1] ; io[3]       ; 8.886  ; 8.729  ; 9.372  ; 9.215  ;
; latch_OEN[1] ; io[4]       ; 8.919  ; 8.762  ; 9.396  ; 9.239  ;
; latch_OEN[1] ; io[5]       ; 8.929  ; 8.772  ; 9.405  ; 9.248  ;
; latch_OEN[1] ; io[6]       ; 8.886  ; 8.729  ; 9.372  ; 9.215  ;
; latch_OEN[1] ; io[7]       ; 9.347  ; 9.189  ; 9.823  ; 9.665  ;
; latch_OEN[1] ; io[8]       ; 9.347  ; 9.189  ; 9.823  ; 9.665  ;
; latch_OEN[1] ; io[9]       ; 9.513  ; 9.391  ; 9.991  ; 9.869  ;
; latch_OEN[1] ; io[10]      ; 8.929  ; 8.772  ; 9.405  ; 9.248  ;
; latch_OEN[1] ; io[11]      ; 8.886  ; 8.729  ; 9.372  ; 9.215  ;
; latch_OEN[1] ; io[12]      ; 9.203  ; 9.081  ; 9.692  ; 9.570  ;
; latch_OEN[1] ; io[13]      ; 8.929  ; 8.772  ; 9.405  ; 9.248  ;
; latch_OEN[1] ; io[14]      ; 8.929  ; 8.772  ; 9.405  ; 9.248  ;
; latch_OEN[1] ; io[15]      ; 8.919  ; 8.762  ; 9.396  ; 9.239  ;
; shift_GN     ; io[0]       ; 9.734  ; 9.612  ; 10.248 ; 10.126 ;
; shift_GN     ; io[1]       ; 10.044 ; 9.922  ; 10.547 ; 10.425 ;
; shift_GN     ; io[2]       ; 9.417  ; 9.260  ; 9.928  ; 9.771  ;
; shift_GN     ; io[3]       ; 9.417  ; 9.260  ; 9.928  ; 9.771  ;
; shift_GN     ; io[4]       ; 9.450  ; 9.293  ; 9.952  ; 9.795  ;
; shift_GN     ; io[5]       ; 9.460  ; 9.303  ; 9.961  ; 9.804  ;
; shift_GN     ; io[6]       ; 9.417  ; 9.260  ; 9.928  ; 9.771  ;
; shift_GN     ; io[7]       ; 9.878  ; 9.720  ; 10.379 ; 10.221 ;
; shift_GN     ; io[8]       ; 9.878  ; 9.720  ; 10.379 ; 10.221 ;
; shift_GN     ; io[9]       ; 10.044 ; 9.922  ; 10.547 ; 10.425 ;
; shift_GN     ; io[10]      ; 9.460  ; 9.303  ; 9.961  ; 9.804  ;
; shift_GN     ; io[11]      ; 9.417  ; 9.260  ; 9.928  ; 9.771  ;
; shift_GN     ; io[12]      ; 9.734  ; 9.612  ; 10.248 ; 10.126 ;
; shift_GN     ; io[13]      ; 9.460  ; 9.303  ; 9.961  ; 9.804  ;
; shift_GN     ; io[14]      ; 9.460  ; 9.303  ; 9.961  ; 9.804  ;
; shift_GN     ; io[15]      ; 9.450  ; 9.293  ; 9.952  ; 9.795  ;
+--------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ADD_ALUBUS   ; io[0]       ; 4.456 ; 5.062 ; 5.615 ; 5.035 ;
; ADD_ALUBUS   ; io[1]       ; 4.409 ; 5.247 ; 5.778 ; 4.982 ;
; ADD_ALUBUS   ; io[2]       ; 4.291 ; 4.838 ; 5.370 ; 4.900 ;
; ADD_ALUBUS   ; io[3]       ; 4.878 ; 4.838 ; 5.370 ; 5.330 ;
; ADD_ALUBUS   ; io[4]       ; 4.788 ; 4.862 ; 5.383 ; 5.343 ;
; ADD_ALUBUS   ; io[5]       ; 4.613 ; 4.869 ; 5.387 ; 5.272 ;
; ADD_ALUBUS   ; io[6]       ; 4.878 ; 4.838 ; 5.370 ; 5.330 ;
; ADD_ALUBUS   ; io[7]       ; 4.109 ; 5.120 ; 5.616 ; 4.699 ;
; ADD_ALUBUS   ; io[8]       ; 4.111 ; 5.120 ; 5.616 ; 4.696 ;
; ADD_ALUBUS   ; io[9]       ; 4.978 ; 5.247 ; 5.778 ; 5.613 ;
; ADD_ALUBUS   ; io[10]      ; 4.289 ; 4.869 ; 5.387 ; 4.901 ;
; ADD_ALUBUS   ; io[11]      ; 4.789 ; 4.838 ; 5.370 ; 5.330 ;
; ADD_ALUBUS   ; io[12]      ; 4.446 ; 5.062 ; 5.615 ; 5.029 ;
; ADD_ALUBUS   ; io[13]      ; 4.811 ; 4.869 ; 5.387 ; 5.347 ;
; ADD_ALUBUS   ; io[14]      ; 4.289 ; 4.869 ; 5.387 ; 4.905 ;
; ADD_ALUBUS   ; io[15]      ; 4.793 ; 4.862 ; 5.383 ; 5.343 ;
; ADD_CN       ; io[0]       ; 5.146 ; 5.095 ; 5.751 ; 5.680 ;
; ADD_CN       ; io[1]       ; 5.309 ; 5.247 ; 5.923 ; 5.868 ;
; ADD_CN       ; io[2]       ; 5.351 ; 5.327 ; 5.993 ; 5.974 ;
; ADD_CN       ; io[3]       ; 5.650 ; 5.736 ; 6.299 ; 6.378 ;
; ADD_CN       ; io[4]       ; 6.584 ; 6.693 ; 7.074 ; 7.156 ;
; ADD_CN       ; io[5]       ; 6.605 ; 6.680 ; 7.025 ; 7.119 ;
; ADD_CN       ; io[6]       ; 7.045 ; 7.139 ; 7.509 ; 7.593 ;
; ADD_CN       ; io[7]       ; 7.156 ; 7.089 ; 7.635 ; 7.575 ;
; ADD_CN       ; io[8]       ; 6.080 ; 6.158 ; 6.539 ; 6.598 ;
; ADD_CN       ; io[9]       ; 6.767 ; 6.817 ; 7.322 ; 7.329 ;
; ADD_CN       ; io[10]      ; 6.725 ; 6.697 ; 7.261 ; 7.235 ;
; ADD_CN       ; io[11]      ; 6.856 ; 6.943 ; 7.442 ; 7.494 ;
; ADD_CN       ; io[12]      ; 5.948 ; 6.000 ; 6.424 ; 6.480 ;
; ADD_CN       ; io[13]      ; 6.057 ; 6.153 ; 6.571 ; 6.639 ;
; ADD_CN       ; io[14]      ; 6.006 ; 5.977 ; 6.528 ; 6.503 ;
; ADD_CN       ; io[15]      ; 6.213 ; 6.297 ; 6.777 ; 6.834 ;
; ADD_M        ; io[0]       ; 5.231 ; 5.161 ; 5.827 ; 5.798 ;
; ADD_M        ; io[1]       ; 5.217 ; 5.147 ; 5.827 ; 5.776 ;
; ADD_M        ; io[2]       ; 4.863 ; 4.846 ; 5.470 ; 5.460 ;
; ADD_M        ; io[3]       ; 5.180 ; 5.259 ; 5.774 ; 5.860 ;
; ADD_M        ; io[4]       ; 5.177 ; 5.259 ; 5.740 ; 5.849 ;
; ADD_M        ; io[5]       ; 4.831 ; 4.925 ; 5.420 ; 5.495 ;
; ADD_M        ; io[6]       ; 5.081 ; 5.165 ; 5.647 ; 5.741 ;
; ADD_M        ; io[7]       ; 4.922 ; 4.862 ; 5.502 ; 5.435 ;
; ADD_M        ; io[8]       ; 4.637 ; 4.701 ; 5.235 ; 5.292 ;
; ADD_M        ; io[9]       ; 5.239 ; 5.246 ; 5.795 ; 5.845 ;
; ADD_M        ; io[10]      ; 4.877 ; 4.853 ; 5.473 ; 5.456 ;
; ADD_M        ; io[11]      ; 5.050 ; 5.102 ; 5.609 ; 5.696 ;
; ADD_M        ; io[12]      ; 5.030 ; 5.073 ; 5.613 ; 5.676 ;
; ADD_M        ; io[13]      ; 5.163 ; 5.231 ; 5.720 ; 5.816 ;
; ADD_M        ; io[14]      ; 4.933 ; 4.917 ; 5.535 ; 5.499 ;
; ADD_M        ; io[15]      ; 5.150 ; 5.207 ; 5.703 ; 5.787 ;
; ADD_S0       ; io[0]       ; 5.601 ; 5.545 ; 6.249 ; 6.200 ;
; ADD_S0       ; io[1]       ; 5.651 ; 5.594 ; 6.306 ; 6.229 ;
; ADD_S0       ; io[2]       ; 5.228 ; 5.216 ; 5.880 ; 5.848 ;
; ADD_S0       ; io[3]       ; 5.546 ; 5.625 ; 6.163 ; 6.249 ;
; ADD_S0       ; io[4]       ; 5.337 ; 5.432 ; 5.984 ; 6.098 ;
; ADD_S0       ; io[5]       ; 5.238 ; 5.328 ; 5.897 ; 5.959 ;
; ADD_S0       ; io[6]       ; 5.279 ; 5.374 ; 5.943 ; 6.031 ;
; ADD_S0       ; io[7]       ; 5.283 ; 5.210 ; 5.956 ; 5.885 ;
; ADD_S0       ; io[8]       ; 5.229 ; 5.301 ; 5.901 ; 5.972 ;
; ADD_S0       ; io[9]       ; 5.432 ; 5.471 ; 6.088 ; 6.120 ;
; ADD_S0       ; io[10]      ; 5.411 ; 5.379 ; 6.049 ; 6.034 ;
; ADD_S0       ; io[11]      ; 5.275 ; 5.363 ; 5.945 ; 5.990 ;
; ADD_S0       ; io[12]      ; 5.430 ; 5.478 ; 6.093 ; 6.134 ;
; ADD_S0       ; io[13]      ; 5.304 ; 5.399 ; 5.971 ; 6.039 ;
; ADD_S0       ; io[14]      ; 5.379 ; 5.350 ; 6.026 ; 5.996 ;
; ADD_S0       ; io[15]      ; 5.190 ; 5.260 ; 5.806 ; 5.895 ;
; ADD_S1       ; io[0]       ; 5.473 ; 5.417 ; 6.113 ; 6.064 ;
; ADD_S1       ; io[1]       ; 5.398 ; 5.341 ; 6.036 ; 5.959 ;
; ADD_S1       ; io[2]       ; 5.205 ; 5.193 ; 5.843 ; 5.811 ;
; ADD_S1       ; io[3]       ; 5.523 ; 5.602 ; 6.126 ; 6.212 ;
; ADD_S1       ; io[4]       ; 5.218 ; 5.313 ; 5.849 ; 5.963 ;
; ADD_S1       ; io[5]       ; 5.261 ; 5.355 ; 5.889 ; 5.964 ;
; ADD_S1       ; io[6]       ; 5.160 ; 5.255 ; 5.808 ; 5.896 ;
; ADD_S1       ; io[7]       ; 5.161 ; 5.088 ; 5.816 ; 5.745 ;
; ADD_S1       ; io[8]       ; 5.108 ; 5.180 ; 5.763 ; 5.834 ;
; ADD_S1       ; io[9]       ; 5.412 ; 5.451 ; 6.062 ; 6.094 ;
; ADD_S1       ; io[10]      ; 5.273 ; 5.241 ; 5.901 ; 5.886 ;
; ADD_S1       ; io[11]      ; 5.135 ; 5.223 ; 5.795 ; 5.840 ;
; ADD_S1       ; io[12]      ; 5.221 ; 5.269 ; 5.861 ; 5.902 ;
; ADD_S1       ; io[13]      ; 5.184 ; 5.279 ; 5.834 ; 5.902 ;
; ADD_S1       ; io[14]      ; 5.284 ; 5.255 ; 5.921 ; 5.891 ;
; ADD_S1       ; io[15]      ; 5.178 ; 5.248 ; 5.783 ; 5.872 ;
; ADD_S2       ; io[0]       ; 5.396 ; 5.339 ; 6.001 ; 5.955 ;
; ADD_S2       ; io[1]       ; 5.565 ; 5.510 ; 6.167 ; 6.105 ;
; ADD_S2       ; io[2]       ; 5.221 ; 5.198 ; 5.837 ; 5.831 ;
; ADD_S2       ; io[3]       ; 5.290 ; 5.387 ; 5.930 ; 5.984 ;
; ADD_S2       ; io[4]       ; 5.302 ; 5.412 ; 5.946 ; 6.028 ;
; ADD_S2       ; io[5]       ; 5.129 ; 5.218 ; 5.770 ; 5.832 ;
; ADD_S2       ; io[6]       ; 5.340 ; 5.430 ; 5.974 ; 6.084 ;
; ADD_S2       ; io[7]       ; 5.163 ; 5.088 ; 5.793 ; 5.719 ;
; ADD_S2       ; io[8]       ; 5.224 ; 5.294 ; 5.872 ; 5.940 ;
; ADD_S2       ; io[9]       ; 5.443 ; 5.492 ; 6.085 ; 6.099 ;
; ADD_S2       ; io[10]      ; 5.412 ; 5.393 ; 6.044 ; 6.005 ;
; ADD_S2       ; io[11]      ; 5.098 ; 5.175 ; 5.722 ; 5.792 ;
; ADD_S2       ; io[12]      ; 5.342 ; 5.398 ; 5.975 ; 6.013 ;
; ADD_S2       ; io[13]      ; 5.124 ; 5.205 ; 5.736 ; 5.836 ;
; ADD_S2       ; io[14]      ; 5.216 ; 5.195 ; 5.830 ; 5.816 ;
; ADD_S2       ; io[15]      ; 5.240 ; 5.325 ; 5.876 ; 5.933 ;
; ADD_S3       ; io[0]       ; 5.505 ; 5.448 ; 6.138 ; 6.092 ;
; ADD_S3       ; io[1]       ; 5.674 ; 5.619 ; 6.304 ; 6.242 ;
; ADD_S3       ; io[2]       ; 5.373 ; 5.350 ; 6.029 ; 6.023 ;
; ADD_S3       ; io[3]       ; 5.449 ; 5.546 ; 6.129 ; 6.183 ;
; ADD_S3       ; io[4]       ; 5.473 ; 5.583 ; 6.164 ; 6.246 ;
; ADD_S3       ; io[5]       ; 5.287 ; 5.376 ; 5.973 ; 6.035 ;
; ADD_S3       ; io[6]       ; 5.514 ; 5.604 ; 6.194 ; 6.304 ;
; ADD_S3       ; io[7]       ; 5.326 ; 5.251 ; 6.001 ; 5.927 ;
; ADD_S3       ; io[8]       ; 5.278 ; 5.348 ; 5.950 ; 6.018 ;
; ADD_S3       ; io[9]       ; 5.383 ; 5.432 ; 6.046 ; 6.060 ;
; ADD_S3       ; io[10]      ; 5.342 ; 5.323 ; 5.994 ; 5.955 ;
; ADD_S3       ; io[11]      ; 5.183 ; 5.260 ; 5.850 ; 5.920 ;
; ADD_S3       ; io[12]      ; 5.501 ; 5.557 ; 6.179 ; 6.217 ;
; ADD_S3       ; io[13]      ; 5.292 ; 5.373 ; 5.950 ; 6.050 ;
; ADD_S3       ; io[14]      ; 5.476 ; 5.455 ; 6.146 ; 6.132 ;
; ADD_S3       ; io[15]      ; 5.231 ; 5.316 ; 5.875 ; 5.932 ;
; RAM_GN       ; io[0]       ; 4.809 ; 5.115 ; 5.682 ; 5.424 ;
; RAM_GN       ; io[1]       ; 4.593 ; 5.300 ; 5.845 ; 5.182 ;
; RAM_GN       ; io[2]       ; 4.474 ; 4.891 ; 5.437 ; 5.118 ;
; RAM_GN       ; io[3]       ; 4.473 ; 4.891 ; 5.437 ; 5.106 ;
; RAM_GN       ; io[4]       ; 4.499 ; 4.915 ; 5.450 ; 5.120 ;
; RAM_GN       ; io[5]       ; 4.534 ; 4.922 ; 5.454 ; 5.156 ;
; RAM_GN       ; io[6]       ; 4.448 ; 4.891 ; 5.437 ; 5.082 ;
; RAM_GN       ; io[7]       ; 4.512 ; 5.173 ; 5.683 ; 5.128 ;
; RAM_GN       ; io[8]       ; 4.587 ; 5.173 ; 5.683 ; 5.222 ;
; RAM_GN       ; io[9]       ; 4.585 ; 5.300 ; 5.845 ; 5.186 ;
; RAM_GN       ; io[10]      ; 4.533 ; 4.922 ; 5.454 ; 5.170 ;
; RAM_GN       ; io[11]      ; 4.572 ; 4.891 ; 5.437 ; 5.211 ;
; RAM_GN       ; io[12]      ; 4.795 ; 5.115 ; 5.682 ; 5.414 ;
; RAM_GN       ; io[13]      ; 4.731 ; 4.922 ; 5.454 ; 5.375 ;
; RAM_GN       ; io[14]      ; 4.533 ; 4.922 ; 5.454 ; 5.170 ;
; RAM_GN       ; io[15]      ; 4.613 ; 4.915 ; 5.450 ; 5.255 ;
; latch_OEN[0] ; io[0]       ; 4.624 ; 4.855 ; 5.475 ; 5.248 ;
; latch_OEN[0] ; io[1]       ; 4.632 ; 5.040 ; 5.638 ; 5.233 ;
; latch_OEN[0] ; io[2]       ; 4.517 ; 4.631 ; 5.230 ; 5.174 ;
; latch_OEN[0] ; io[3]       ; 4.592 ; 4.631 ; 5.230 ; 5.190 ;
; latch_OEN[0] ; io[4]       ; 4.540 ; 4.655 ; 5.243 ; 5.198 ;
; latch_OEN[0] ; io[5]       ; 4.702 ; 4.662 ; 5.247 ; 5.207 ;
; latch_OEN[0] ; io[6]       ; 4.567 ; 4.631 ; 5.230 ; 5.190 ;
; latch_OEN[0] ; io[7]       ; 4.719 ; 4.913 ; 5.476 ; 5.391 ;
; latch_OEN[0] ; io[8]       ; 4.319 ; 4.913 ; 5.476 ; 4.951 ;
; latch_OEN[0] ; io[9]       ; 4.406 ; 5.040 ; 5.638 ; 5.003 ;
; latch_OEN[0] ; io[10]      ; 4.702 ; 4.662 ; 5.247 ; 5.207 ;
; latch_OEN[0] ; io[11]      ; 4.535 ; 4.631 ; 5.230 ; 5.190 ;
; latch_OEN[0] ; io[12]      ; 4.610 ; 4.855 ; 5.475 ; 5.237 ;
; latch_OEN[0] ; io[13]      ; 4.702 ; 4.662 ; 5.247 ; 5.207 ;
; latch_OEN[0] ; io[14]      ; 4.702 ; 4.662 ; 5.247 ; 5.207 ;
; latch_OEN[0] ; io[15]      ; 4.588 ; 4.655 ; 5.243 ; 5.203 ;
; latch_OEN[1] ; io[0]       ; 4.513 ; 5.194 ; 5.775 ; 5.100 ;
; latch_OEN[1] ; io[1]       ; 4.759 ; 5.379 ; 5.938 ; 5.382 ;
; latch_OEN[1] ; io[2]       ; 4.796 ; 4.970 ; 5.530 ; 5.479 ;
; latch_OEN[1] ; io[3]       ; 4.833 ; 4.970 ; 5.530 ; 5.490 ;
; latch_OEN[1] ; io[4]       ; 4.672 ; 4.994 ; 5.543 ; 5.318 ;
; latch_OEN[1] ; io[5]       ; 4.579 ; 5.001 ; 5.547 ; 5.236 ;
; latch_OEN[1] ; io[6]       ; 4.697 ; 4.970 ; 5.530 ; 5.356 ;
; latch_OEN[1] ; io[7]       ; 4.170 ; 5.252 ; 5.776 ; 4.747 ;
; latch_OEN[1] ; io[8]       ; 4.292 ; 5.252 ; 5.776 ; 4.892 ;
; latch_OEN[1] ; io[9]       ; 4.858 ; 5.379 ; 5.938 ; 5.495 ;
; latch_OEN[1] ; io[10]      ; 4.620 ; 5.001 ; 5.547 ; 5.289 ;
; latch_OEN[1] ; io[11]      ; 4.710 ; 4.970 ; 5.530 ; 5.362 ;
; latch_OEN[1] ; io[12]      ; 4.504 ; 5.194 ; 5.775 ; 5.096 ;
; latch_OEN[1] ; io[13]      ; 4.623 ; 5.001 ; 5.547 ; 5.282 ;
; latch_OEN[1] ; io[14]      ; 4.619 ; 5.001 ; 5.547 ; 5.295 ;
; latch_OEN[1] ; io[15]      ; 4.574 ; 4.994 ; 5.543 ; 5.217 ;
; shift_GN     ; io[0]       ; 4.588 ; 5.469 ; 6.119 ; 5.218 ;
; shift_GN     ; io[1]       ; 5.112 ; 5.654 ; 6.282 ; 5.799 ;
; shift_GN     ; io[2]       ; 4.924 ; 5.245 ; 5.874 ; 5.657 ;
; shift_GN     ; io[3]       ; 4.871 ; 5.245 ; 5.874 ; 5.583 ;
; shift_GN     ; io[4]       ; 4.816 ; 5.269 ; 5.887 ; 5.519 ;
; shift_GN     ; io[5]       ; 4.711 ; 5.276 ; 5.891 ; 5.403 ;
; shift_GN     ; io[6]       ; 4.950 ; 5.245 ; 5.874 ; 5.682 ;
; shift_GN     ; io[7]       ; 4.243 ; 5.527 ; 6.120 ; 4.864 ;
; shift_GN     ; io[8]       ; 4.284 ; 5.527 ; 6.120 ; 4.916 ;
; shift_GN     ; io[9]       ; 5.120 ; 5.654 ; 6.282 ; 5.818 ;
; shift_GN     ; io[10]      ; 4.753 ; 5.276 ; 5.891 ; 5.457 ;
; shift_GN     ; io[11]      ; 4.972 ; 5.245 ; 5.874 ; 5.689 ;
; shift_GN     ; io[12]      ; 4.622 ; 5.469 ; 6.119 ; 5.255 ;
; shift_GN     ; io[13]      ; 4.738 ; 5.276 ; 5.891 ; 5.431 ;
; shift_GN     ; io[14]      ; 4.752 ; 5.276 ; 5.891 ; 5.464 ;
; shift_GN     ; io[15]      ; 4.922 ; 5.269 ; 5.887 ; 5.641 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADD_CN4       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; io[15]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[14]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[13]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[12]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[11]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[10]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[9]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[8]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; io[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_ALUBUS     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_S0         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_S1         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_S3         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_S2         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_CN         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_M          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_GN         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; latch_OEN[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; latch_OEN[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift_GN       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_CLKA       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_CLR        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADD_CLKB       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_wren       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_inclock    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_outclock   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; latch_clk[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; latch_clk[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift_S[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift_S[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift_CLK      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; shift_LR       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_CLK        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[0]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[1]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[2]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[3]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[4]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[5]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[6]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RAM_addr[7]    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADD_CN4       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; io[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; io[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; io[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; io[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; io[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; io[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.034 V            ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.034 V           ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADD_CN4       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; io[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; io[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; io[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; io[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; io[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; io[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00527 V          ; 0.088 V                              ; 0.006 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00527 V         ; 0.088 V                             ; 0.006 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADD_CN4       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; io[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; io[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; io[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; io[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; io[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; io[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0533 V           ; 0.144 V                              ; 0.088 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0533 V          ; 0.144 V                             ; 0.088 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------+
; Setup Transfers                                                        ;
+-------------+--------------+----------+----------+----------+----------+
; From Clock  ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+--------------+----------+----------+----------+----------+
; RAM_CLK     ; RAM_inclock  ; 24       ; 0        ; 0        ; 0        ;
; RAM_inclock ; RAM_outclock ; 16       ; 0        ; 0        ; 0        ;
; shift_CLK   ; shift_CLK    ; 46       ; 0        ; 0        ; 0        ;
+-------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Hold Transfers                                                         ;
+-------------+--------------+----------+----------+----------+----------+
; From Clock  ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+--------------+----------+----------+----------+----------+
; RAM_CLK     ; RAM_inclock  ; 24       ; 0        ; 0        ; 0        ;
; RAM_inclock ; RAM_outclock ; 16       ; 0        ; 0        ; 0        ;
; shift_CLK   ; shift_CLK    ; 46       ; 0        ; 0        ; 0        ;
+-------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 40    ; 40   ;
; Unconstrained Input Port Paths  ; 346   ; 346  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 452   ; 452  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Dec 12 19:04:40 2017
Info: Command: quartus_sta A -c A
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'A.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name RAM_outclock RAM_outclock
    Info (332105): create_clock -period 1.000 -name RAM_inclock RAM_inclock
    Info (332105): create_clock -period 1.000 -name RAM_CLK RAM_CLK
    Info (332105): create_clock -period 1.000 -name latch_clk[1] latch_clk[1]
    Info (332105): create_clock -period 1.000 -name latch_clk[0] latch_clk[0]
    Info (332105): create_clock -period 1.000 -name ADD_CLKB ADD_CLKB
    Info (332105): create_clock -period 1.000 -name ADD_CLKA ADD_CLKA
    Info (332105): create_clock -period 1.000 -name shift_CLK shift_CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.868
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.868       -29.888 RAM_outclock 
    Info (332119):    -0.382        -3.994 shift_CLK 
    Info (332119):     0.086         0.000 RAM_inclock 
Info (332146): Worst-case hold slack is 0.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.157         0.000 RAM_inclock 
    Info (332119):     0.356         0.000 shift_CLK 
    Info (332119):     2.283         0.000 RAM_outclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.784 RAM_outclock 
    Info (332119):    -3.000       -27.000 RAM_CLK 
    Info (332119):    -3.000       -19.000 ADD_CLKA 
    Info (332119):    -3.000       -19.000 ADD_CLKB 
    Info (332119):    -3.000       -19.000 shift_CLK 
    Info (332119):    -3.000        -9.522 RAM_inclock 
    Info (332119):    -3.000        -3.000 latch_clk[0] 
    Info (332119):    -3.000        -3.000 latch_clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.584       -25.344 RAM_outclock 
    Info (332119):    -0.234        -1.906 shift_CLK 
    Info (332119):     0.164         0.000 RAM_inclock 
Info (332146): Worst-case hold slack is 0.164
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.164         0.000 RAM_inclock 
    Info (332119):     0.310         0.000 shift_CLK 
    Info (332119):     2.047         0.000 RAM_outclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.784 RAM_outclock 
    Info (332119):    -3.000       -27.000 RAM_CLK 
    Info (332119):    -3.000       -19.000 ADD_CLKA 
    Info (332119):    -3.000       -19.000 ADD_CLKB 
    Info (332119):    -3.000       -19.000 shift_CLK 
    Info (332119):    -3.000        -9.522 RAM_inclock 
    Info (332119):    -3.000        -3.000 latch_clk[0] 
    Info (332119):    -3.000        -3.000 latch_clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.398
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.398        -6.368 RAM_outclock 
    Info (332119):     0.231         0.000 shift_CLK 
    Info (332119):     0.444         0.000 RAM_inclock 
Info (332146): Worst-case hold slack is 0.040
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.040         0.000 RAM_inclock 
    Info (332119):     0.186         0.000 shift_CLK 
    Info (332119):     0.996         0.000 RAM_outclock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -27.632 RAM_CLK 
    Info (332119):    -3.000       -20.264 RAM_outclock 
    Info (332119):    -3.000       -19.400 shift_CLK 
    Info (332119):    -3.000       -19.382 ADD_CLKA 
    Info (332119):    -3.000       -19.382 ADD_CLKB 
    Info (332119):    -3.000        -6.250 RAM_inclock 
    Info (332119):    -3.000        -3.000 latch_clk[0] 
    Info (332119):    -3.000        -3.000 latch_clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 519 megabytes
    Info: Processing ended: Tue Dec 12 19:04:44 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


