# Digital_Clock
在 FPGA 中设计实现一个多功能数字钟，
具备以下功能：
基本要求：
(1) 设计一个24小时制数字钟，输入时钟为1kHz，通过分频后得到1Hz计时时钟。
(2) 利用6个数码管显示时、分、秒。
(3) 利用1个拨动开关可以复位数字钟，即将时、分、秒均置零。
提高要求：
(1) 利用2个拨动开关校时功能，可调整时、分、秒。其中1号开关用来依次选择时、分、秒中的某一个，例如拨动一次1号开关，选择秒，再拨动一次，则选择分，再拨动一次，则选择时，再拨动一次，则选择秒。用3个LED分别指示是否选择了时、分、秒。2号开关用来调整时间，每拨动一次，被选择的量加1。例如当1号开关选择了分的时候，每拨动一次2号开关，分的数值则加1。
(2) 增加整点报时功能。当计时到0分0秒时开始报时，报时持续20秒种，报时方式为每响0.3秒停0.2秒，
连续响3次后停1秒。
(3) 增加闹钟功能，即具有闹钟设置和闹钟报时功能。闹钟可设置时、分。利用2个拨动开关可以设置闹钟时间。其中1号开关用来依次选择时、分中的某一个，例如拨动一次1号开关，选择分，再拨动一次，则选择时，再拨动一次，又选择分，再拨动一次，则选择时。用2个LED分别指示是否选择了时、分。2号开关用来调整时间，每拨动一次，被选择的量加1。例如当1号开关选择了分的时候，每拨动一次2号开关，分的数值则加1。
当计时到达所设置的时、分且秒等于0时开始报时，报时持续20秒钟，闹钟报时方式为每响0.5秒停0.5秒。
在设置闹钟时，数码管应当显示闹钟时间。设置完毕后，数码管应当显示计时时间。因此，需要增加一个拨码开关选择数字钟的工作模式。

