{"version": "2022.1", "generated": "2022-06-04T02:48:44.448127", "families": {"zynq": {"full_name": "Zynq-7000", "devices": ["xc7z010i", "xc7z010", "xc7z007s", "xc7z015i", "xc7z015", "xc7z012s", "xc7z020i", "xc7z014s", "xc7z020", "xc7z030i", "xc7z030", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i", "xc7z100i", "xc7z100"]}, "qzynq": {"full_name": "Defense-Grade Zynq-7000", "devices": ["xq7z020", "xq7z030", "xq7z045", "xq7z100"]}, "azynq": {"full_name": "Automotive Zynq-7000", "devices": ["xa7z010", "xa7z020", "xa7z030"]}, "zynquplusRFSOC": {"full_name": "Zynq UltraScale+ RFSOC", "devices": ["xczu21dr", "xczu25dr", "xczu27dr", "xczu28dr", "xczu29dr", "xczu39dr", "xczu43dr", "xczu46dr", "xczu47dr", "xczu48dr", "xczu49dr", "xczu42dr"]}, "qzynquplusRFSOC": {"full_name": "Defense-Grade Zynq UltraScale+ RFSOC", "devices": ["xqzu21dr", "xqzu28dr", "xqzu29dr", "xqzu48dr", "xqzu49dr"]}, "zynquplus": {"full_name": "Zynq UltraScale+", "devices": ["xck26", "xcu25", "xcu30", "xczu11eg", "xczu15eg", "xczu17eg", "xczu19eg", "xczu2cg", "xczu2eg", "xczu3cg", "xczu3eg", "xczu4cg", "xczu4eg", "xczu4ev", "xczu5cg", "xczu5eg", "xczu5ev", "xczu6cg", "xczu6eg", "xczu7cg", "xczu7eg", "xczu7ev", "xczu9cg", "xczu9eg", "xczu1cg", "xczu1eg", "xazu1eg"]}, "azynquplus": {"full_name": "Automotive Zynq UltraScale+", "devices": ["xazu11eg", "xazu2eg", "xazu3eg", "xazu4ev", "xazu5ev", "xazu7ev"]}, "qzynquplus": {"full_name": "Defense-Grade Zynq UltraScale+", "devices": ["xqzu11eg", "xqzu15eg", "xqzu19eg", "xqzu3eg", "xqzu4eg", "xqzu5ev", "xqzu7ev", "xqzu9eg"]}}, "devices": {"xc7z010i": {"family": "zynq", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "54", "bram": "60", "dsp": "80", "ff": "35200", "lut": "17600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4400", "io": {"pins": "225", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "22", "rows": "100", "compatible": [""], "temp": "I"}, "xc7z010": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "100", "bram": "60", "dsp": "80", "ff": "35200", "lut": "17600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4400", "io": {"pins": "400", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "22", "rows": "100", "compatible": ["xc7z020clg400"], "temp": ""}, "xc7z007s": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "100", "bram": "50", "dsp": "66", "ff": "28800", "lut": "14400", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4400", "io": {"pins": "400", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "22", "rows": "100", "compatible": ["xc7z014sclg400"], "temp": ""}, "xc7z015i": {"family": "zynq", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "150", "bram": "95", "dsp": "160", "ff": "92400", "lut": "46200", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "11550", "io": {"pins": "485", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "53", "rows": "150", "compatible": ["xc7z030isbg485", "xc7z030isbv485"], "temp": "I"}, "xc7z015": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "150", "bram": "95", "dsp": "160", "ff": "92400", "lut": "46200", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "11550", "io": {"pins": "485", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "53", "rows": "150", "compatible": ["xc7z030sbg485", "xc7z030sbv485"], "temp": ""}, "xc7z012s": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "150", "bram": "72", "dsp": "120", "ff": "68800", "lut": "34400", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": "4", "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "11550", "io": {"pins": "485", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "53", "rows": "150", "compatible": [""], "temp": ""}, "xc7z020i": {"family": "zynq", "speed": {"grade": "-1L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "200", "bram": "140", "dsp": "220", "ff": "106400", "lut": "53200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "13300", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "57", "rows": "150", "compatible": ["xc7z030ifbg484", "xc7z030ifbv484"], "temp": "I"}, "xc7z014s": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "200", "bram": "107", "dsp": "170", "ff": "81200", "lut": "40600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "13300", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "57", "rows": "150", "compatible": [""], "temp": ""}, "xc7z020": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "200", "bram": "140", "dsp": "220", "ff": "106400", "lut": "53200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "13300", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "57", "rows": "150", "compatible": ["xc7z030fbg484", "xc7z030fbv484"], "temp": ""}, "xc7z030i": {"family": "zynq", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "163", "bram": "265", "dsp": "400", "ff": "157200", "lut": "78600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "19650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "60", "rows": "200", "compatible": ["xc7z020iclg484", "xc7z030ifbv484"], "temp": "I"}, "xc7z030": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "150", "bram": "265", "dsp": "400", "ff": "157200", "lut": "78600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "19650", "io": {"pins": "485", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "60", "rows": "200", "compatible": ["xc7z015clg485", "xc7z030sbv485"], "temp": ""}, "xc7z045": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "362", "bram": "545", "dsp": "900", "ff": "437200", "lut": "218600", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54650", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "86", "rows": "350", "compatible": ["xc7z035ffg900", "xc7z035ffv900", "xc7z045ffg900", "xc7z100ffg900", "xc7z100ffv900"], "temp": ""}, "xc7z045i": {"family": "zynq", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "250", "bram": "545", "dsp": "900", "ff": "437200", "lut": "218600", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54650", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "86", "rows": "350", "compatible": ["xc7z030ifbg676", "xc7z030ifbv676", "xc7z030iffg676", "xc7z030iffv676", "xc7z035ifbg676", "xc7z035ifbv676", "xc7z035iffg676", "xc7z035iffv676", "xc7z045ifbv676", "xc7z045iffg676", "xc7z045iffv676"], "temp": "I"}, "xc7z035": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "250", "bram": "500", "dsp": "900", "ff": "343800", "lut": "171900", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54650", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "86", "rows": "350", "compatible": ["xc7z030fbg676", "xc7z030fbv676", "xc7z030ffg676", "xc7z030ffv676", "xc7z035fbv676", "xc7z035ffg676", "xc7z035ffv676", "xc7z045fbg676", "xc7z045fbv676", "xc7z045ffg676", "xc7z045ffv676"], "temp": ""}, "xc7z035i": {"family": "zynq", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "362", "bram": "500", "dsp": "900", "ff": "343800", "lut": "171900", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54650", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "86", "rows": "350", "compatible": ["xc7z035iffg900", "xc7z045iffg900", "xc7z045iffv900", "xc7z100iffg900", "xc7z100iffv900"], "temp": "I"}, "xc7z100i": {"family": "zynq", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "362", "bram": "755", "dsp": "2020", "ff": "554800", "lut": "277400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "69350", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "107", "rows": "350", "compatible": ["xc7z035iffg900", "xc7z035iffv900", "xc7z045iffg900", "xc7z045iffv900", "xc7z100iffg900"], "temp": "I"}, "xc7z100": {"family": "zynq", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.12", "date": "2019-11-22"}}, "iob": "362", "bram": "755", "dsp": "2020", "ff": "554800", "lut": "277400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "69350", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "107", "rows": "350", "compatible": ["xc7z035ffg900", "xc7z035ffv900", "xc7z045ffg900", "xc7z045ffv900", "xc7z100ffg900"], "temp": ""}, "xq7z020": {"family": "qzynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.10", "date": "2019-11-22"}}, "iob": "125", "bram": "140", "dsp": "220", "ff": "106400", "lut": "53200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "13300", "io": {"pins": "400", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "57", "rows": "150", "compatible": [""], "temp": "I"}, "xq7z030": {"family": "qzynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.10", "date": "2016-07-27"}}, "iob": "250", "bram": "265", "dsp": "400", "ff": "157200", "lut": "78600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "19650", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "60", "rows": "200", "compatible": ["xq7z045rf676", "xq7z045rfg676"], "temp": "I"}, "xq7z045": {"family": "qzynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.10", "date": "2016-07-27"}}, "iob": "250", "bram": "545", "dsp": "900", "ff": "437200", "lut": "218600", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "8", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "54650", "io": {"pins": "676", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "86", "rows": "350", "compatible": ["xq7z030rf676", "xq7z045rfg676"], "temp": "I"}, "xq7z100": {"family": "qzynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.10", "date": "2016-07-27"}}, "iob": "400", "bram": "755", "dsp": "2020", "ff": "554800", "lut": "277400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "16", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "69350", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "107", "rows": "350", "compatible": [""], "temp": "I"}, "xa7z010": {"family": "azynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2019-11-22"}}, "iob": "54", "bram": "60", "dsp": "80", "ff": "35200", "lut": "17600", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4400", "io": {"pins": "225", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "22", "rows": "100", "compatible": [""], "temp": "I"}, "xa7z020": {"family": "azynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2019-11-22"}}, "iob": "125", "bram": "140", "dsp": "220", "ff": "106400", "lut": "53200", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "13300", "io": {"pins": "400", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "HSTL_I", "HSTL_II", "HSTL_I_18", "HSTL_II_18", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_HSUL_12", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25"]}, "cols": "57", "rows": "150", "compatible": ["xa7z010clg400"], "temp": "I"}, "xa7z030": {"family": "azynq", "speed": {"grade": "-1I", "label": "PRODUCTION", "level_id": {"id": "1.09", "date": "2014-09-25"}}, "iob": "163", "bram": "265", "dsp": "400", "ff": "157200", "lut": "78600", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": "4", "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "19650", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "LVDCI_DV2_18", "LVDCI_DV2_15", "HSTL_I", "HSTL_II", "HSTL_I_DCI", "HSTL_II_DCI", "HSTL_II_T_DCI", "HSTL_I_18", "HSTL_II_18", "HSTL_I_DCI_18", "HSTL_II_DCI_18", "HSTL_II_T_DCI_18", "HSTL_I_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_R", "SSTL135", "SSTL135_R", "SSTL12", "SSTL18_I_DCI", "SSTL18_II_DCI", "SSTL18_II_T_DCI", "SSTL15_DCI", "SSTL15_T_DCI", "SSTL135_DCI", "SSTL135_T_DCI", "SSTL12_DCI", "SSTL12_T_DCI", "DIFF_HSTL_I", "DIFF_HSTL_II", "DIFF_HSTL_I_18", "DIFF_HSTL_II_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_R", "DIFF_SSTL135", "DIFF_SSTL135_R", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_II_DCI", "DIFF_HSTL_II_T_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_HSTL_II_DCI_18", "DIFF_HSTL_II_T_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL18_II_DCI", "DIFF_SSTL18_II_T_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL15_T_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL135_T_DCI", "DIFF_SSTL12_DCI", "DIFF_SSTL12_T_DCI", "DIFF_HSUL_12_DCI", "PCI33_3", "MOBILE_DDR", "DIFF_MOBILE_DDR", "BLVDS_25", "LVDS_25", "RSDS_25", "TMDS_33", "MINI_LVDS_25", "PPDS_25", "LVDS"]}, "cols": "60", "rows": "200", "compatible": ["xa7z020clg484", "xa7z030fbv484"], "temp": "I"}, "xczu21dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "280", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xqzu21drffrd1156"], "temp": "E"}, "xczu25dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "152", "bram": "792", "dsp": "3145", "ff": "620176", "lut": "310088", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "38761", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "359", "compatible": ["xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu27dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu28dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu29dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "408", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu29drfsvf1760", "xczu39drffvf1760", "xczu39drfsvf1760", "xczu49drffvf1760", "xczu49drfsvf1760", "xqzu29drffrf1760", "xqzu49drfsrf1760"], "temp": "E"}, "xczu39dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "408", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu29drffvf1760", "xczu29drfsvf1760", "xczu39drfsvf1760", "xczu49drffvf1760", "xczu49drfsvf1760", "xqzu29drffrf1760", "xqzu49drfsrf1760"], "temp": "I"}, "xczu43dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu46dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "360", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu46drfsvh1760"], "temp": "E"}, "xczu47dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu48dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xczu49dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "408", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "119", "rows": "480", "compatible": ["xczu29drffvf1760", "xczu29drfsvf1760", "xczu39drffvf1760", "xczu39drfsvf1760", "xczu49drfsvf1760", "xqzu29drffrf1760", "xqzu49drfsrf1760"], "temp": "E"}, "xczu42dr": {"family": "zynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "01-25-2022"}}, "iob": "154", "bram": "648", "dsp": "1872", "ff": "447360", "lut": "223680", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "27960", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "110", "rows": "300", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156", "xqzu48drffre1156"], "temp": "E"}, "xqzu21dr": {"family": "qzynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "280", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "119", "rows": "480", "compatible": ["xczu21drffvd1156"], "temp": "I"}, "xqzu28dr": {"family": "qzynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu48drffre1156"], "temp": "I"}, "xqzu29dr": {"family": "qzynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "12-02-2020"}}, "iob": "408", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "119", "rows": "480", "compatible": ["xczu29drffvf1760", "xczu29drfsvf1760", "xczu39drffvf1760", "xczu39drfsvf1760", "xczu49drffvf1760", "xczu49drfsvf1760", "xqzu49drfsrf1760"], "temp": "I"}, "xqzu48dr": {"family": "qzynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "152", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "8", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "8", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "119", "rows": "480", "compatible": ["xczu25drffve1156", "xczu25drfsve1156", "xczu27drffve1156", "xczu27drfsve1156", "xczu28drffve1156", "xczu28drfsve1156", "xczu42drffve1156", "xczu42drfsve1156", "xczu43drffve1156", "xczu43drfsve1156", "xczu47drffve1156", "xczu47drfsve1156", "xczu48drffve1156", "xczu48drfsve1156", "xqzu28drffre1156"], "temp": "I"}, "xqzu49dr": {"family": "qzynquplusRFSOC", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.32", "date": "01-31-2021"}}, "iob": "408", "bram": "1080", "dsp": "4272", "ff": "850560", "lut": "425280", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "53160", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "119", "rows": "480", "compatible": ["xczu29drffvf1760", "xczu29drfsvf1760", "xczu39drffvf1760", "xczu39drfsvf1760", "xczu49drffvf1760", "xczu49drfsvf1760", "xqzu29drffrf1760"], "temp": "I"}, "xck26": {"family": "zynquplus", "speed": {"grade": "-2LV", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "189", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": "4", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "784", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu1egsfvc784", "xazu2egsfvc784", "xazu3egsfvc784", "xazu4evsfvc784", "xazu5evsfvc784", "xczu1cgsfvc784", "xczu1egsfvc784", "xczu2cgsfvc784", "xczu2egsfvc784", "xczu3cgsfvc784", "xczu3egsfvc784", "xczu4cgsfvc784", "xczu4egsfvc784", "xczu4evsfvc784", "xczu5cgsfvc784", "xczu5egsfvc784", "xczu5evsfvc784", "xqzu3egsfrc784", "xqzu4egsfrc784", "xqzu5evsfrc784"], "temp": "C"}, "xcu25": {"family": "zynquplus", "speed": {"grade": "-2L", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "512", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "48", "GTHE2": 0, "GTHE3": 0, "GTHE4": "32", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": "16", "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1760", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "105", "rows": "660", "compatible": ["xczu11egffvc1760", "xczu17egffvc1760", "xczu19egffvc1760", "xqzu11egffrc1760", "xqzu19egffrc1760"], "temp": "E"}, "xcu30": {"family": "zynquplus", "speed": {"grade": "-2", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "112", "rows": "360", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu11eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "488", "bram": "600", "dsp": "2928", "ff": "597120", "lut": "298560", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "37320", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "86", "rows": "480", "compatible": ["xczu17egffvb1517", "xczu19egffvb1517", "xqzu19egffrb1517"], "temp": "E"}, "xczu15eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "744", "dsp": "3528", "ff": "682560", "lut": "341280", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "42660", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "117", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu6egffvb1156", "xczu9cgffvb1156", "xczu9egffvb1156", "xqzu9egffrb1156", "xqzu15egffrb1156"], "temp": "E"}, "xczu17eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "644", "bram": "796", "dsp": "1590", "ff": "846806", "lut": "423403", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "105", "rows": "660", "compatible": ["xczu11egffvb1517", "xczu19egffvb1517", "xqzu19egffrb1517"], "temp": "E"}, "xczu19eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "644", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "105", "rows": "660", "compatible": ["xczu11egffvb1517", "xczu17egffvb1517", "xqzu19egffrb1517"], "temp": "E"}, "xczu2cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "82", "bram": "150", "dsp": "240", "ff": "94464", "lut": "47232", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "E"}, "xczu2eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "82", "bram": "150", "dsp": "240", "ff": "94464", "lut": "47232", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "E"}, "xczu3cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "82", "bram": "216", "dsp": "360", "ff": "141120", "lut": "70560", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "E"}, "xczu3eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "82", "bram": "216", "dsp": "360", "ff": "141120", "lut": "70560", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xqzu3egsfra484"], "temp": "E"}, "xczu4cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "128", "dsp": "728", "ff": "175680", "lut": "87840", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu4eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "128", "dsp": "728", "ff": "175680", "lut": "87840", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu4ev": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "128", "dsp": "728", "ff": "175680", "lut": "87840", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu5cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu5eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu5ev": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu6cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "714", "dsp": "1973", "ff": "429208", "lut": "214604", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "97", "rows": "420", "compatible": ["xczu6egffvb1156", "xczu9cgffvb1156", "xczu9egffvb1156", "xczu15egffvb1156", "xqzu9egffrb1156", "xqzu15egffrb1156"], "temp": "E"}, "xczu6eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "714", "dsp": "1973", "ff": "429208", "lut": "214604", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "97", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu9cgffvb1156", "xczu9egffvb1156", "xczu15egffvb1156", "xqzu9egffrb1156", "xqzu15egffrb1156"], "temp": "E"}, "xczu7cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "112", "rows": "360", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu7eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "112", "rows": "360", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu7ev": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "112", "rows": "360", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "E"}, "xczu9cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "912", "dsp": "2520", "ff": "548160", "lut": "274080", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "97", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu6egffvb1156", "xczu9egffvb1156", "xczu15egffvb1156", "xqzu9egffrb1156", "xqzu15egffrb1156"], "temp": "E"}, "xczu9eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "912", "dsp": "2520", "ff": "548160", "lut": "274080", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "97", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu6egffvb1156", "xczu9cgffvb1156", "xczu15egffvb1156", "xqzu9egffrb1156", "xqzu15egffrb1156"], "temp": "E"}, "xczu1cg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "03-25-2022"}}, "iob": "82", "bram": "108", "dsp": "216", "ff": "74880", "lut": "37440", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4680", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "26", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "E"}, "xczu1eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "03-25-2022"}}, "iob": "82", "bram": "108", "dsp": "216", "ff": "74880", "lut": "37440", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4680", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "26", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "E"}, "xazu1eg": {"family": "zynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "03-25-2022"}}, "iob": "82", "bram": "108", "dsp": "216", "ff": "74880", "lut": "37440", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "4680", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "26", "rows": "180", "compatible": ["xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "I"}, "xazu11eg": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "464", "bram": "600", "dsp": "2928", "ff": "597120", "lut": "298560", "transceivers": {"GB": "32", "GTHE2": 0, "GTHE3": 0, "GTHE4": "32", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "37320", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "86", "rows": "480", "compatible": ["xczu7cgffvf1517", "xczu7egffvf1517", "xczu7evffvf1517", "xczu11egffvf1517"], "temp": "I"}, "xazu2eg": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "82", "bram": "150", "dsp": "240", "ff": "94464", "lut": "47232", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "I"}, "xazu3eg": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "82", "bram": "216", "dsp": "360", "ff": "141120", "lut": "70560", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484", "xqzu3egsfra484"], "temp": "I"}, "xazu4ev": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "252", "bram": "128", "dsp": "728", "ff": "175680", "lut": "87840", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": "4", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "784", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu1egsfvc784", "xazu2egsfvc784", "xazu3egsfvc784", "xazu5evsfvc784", "xck26sfvc784", "xczu1cgsfvc784", "xczu1egsfvc784", "xczu2cgsfvc784", "xczu2egsfvc784", "xczu3cgsfvc784", "xczu3egsfvc784", "xczu4cgsfvc784", "xczu4egsfvc784", "xczu4evsfvc784", "xczu5cgsfvc784", "xczu5egsfvc784", "xczu5evsfvc784", "xqzu3egsfrc784", "xqzu4egsfrc784", "xqzu5evsfrc784"], "temp": "I"}, "xazu5ev": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "252", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": "4", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "784", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "61", "rows": "240", "compatible": ["xazu1egsfvc784", "xazu2egsfvc784", "xazu3egsfvc784", "xazu4evsfvc784", "xck26sfvc784", "xczu1cgsfvc784", "xczu1egsfvc784", "xczu2cgsfvc784", "xczu2egsfvc784", "xczu3cgsfvc784", "xczu3egsfvc784", "xczu4cgsfvc784", "xczu4egsfvc784", "xczu4evsfvc784", "xczu5cgsfvc784", "xczu5egsfvc784", "xczu5evsfvc784", "xqzu3egsfrc784", "xqzu4egsfrc784", "xqzu5evsfrc784"], "temp": "I"}, "xazu7ev": {"family": "azynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.30", "date": "07-24-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI"]}, "cols": "112", "rows": "360", "compatible": ["xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900", "xqzu7evffrb900"], "temp": "I"}, "xqzu11eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "360", "bram": "600", "dsp": "2928", "ff": "597120", "lut": "298560", "transceivers": {"GB": "20", "GTHE2": 0, "GTHE3": 0, "GTHE4": "20", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "37320", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "86", "rows": "480", "compatible": ["xczu7cgffvc1156", "xczu7egffvc1156", "xczu7evffvc1156", "xczu11egffvc1156", "xqzu7evffrc1156"], "temp": "I"}, "xqzu15eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "744", "dsp": "3528", "ff": "682560", "lut": "341280", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "42660", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "117", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu6egffvb1156", "xczu9cgffvb1156", "xczu9egffvb1156", "xczu15egffvb1156", "xqzu9egffrb1156"], "temp": "I"}, "xqzu19eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "644", "bram": "984", "dsp": "1968", "ff": "1045440", "lut": "522720", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "65340", "io": {"pins": "1517", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "105", "rows": "660", "compatible": ["xczu11egffvb1517", "xczu17egffvb1517", "xczu19egffvb1517"], "temp": "I"}, "xqzu3eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "82", "bram": "216", "dsp": "360", "ff": "141120", "lut": "70560", "transceivers": {"GB": "0", "GTHE2": 0, "GTHE3": 0, "GTHE4": 0, "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "8820", "io": {"pins": "484", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "49", "rows": "180", "compatible": ["xazu1egsbva484", "xazu2egsbva484", "xazu3egsbva484", "xczu1cgsbva484", "xczu1egsbva484", "xczu2cgsbva484", "xczu2egsbva484", "xczu3cgsbva484", "xczu3egsbva484"], "temp": "I"}, "xqzu4eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "252", "bram": "128", "dsp": "728", "ff": "175680", "lut": "87840", "transceivers": {"GB": "4", "GTHE2": 0, "GTHE3": 0, "GTHE4": "4", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "784", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "61", "rows": "240", "compatible": ["xazu1egsfvc784", "xazu2egsfvc784", "xazu3egsfvc784", "xazu4evsfvc784", "xazu5evsfvc784", "xck26sfvc784", "xczu1cgsfvc784", "xczu1egsfvc784", "xczu2cgsfvc784", "xczu2egsfvc784", "xczu3cgsfvc784", "xczu3egsfvc784", "xczu4cgsfvc784", "xczu4egsfvc784", "xczu4evsfvc784", "xczu5cgsfvc784", "xczu5egsfvc784", "xczu5evsfvc784", "xqzu3egsfrc784", "xqzu5evsfrc784"], "temp": "I"}, "xqzu5ev": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "144", "dsp": "1248", "ff": "234240", "lut": "117120", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "14640", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "61", "rows": "240", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu7evffrb900"], "temp": "I"}, "xqzu7ev": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "204", "bram": "312", "dsp": "1728", "ff": "460800", "lut": "230400", "transceivers": {"GB": "16", "GTHE2": 0, "GTHE3": 0, "GTHE4": "16", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "28800", "io": {"pins": "900", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "112", "rows": "360", "compatible": ["xazu7evfbvb900", "xczu4cgfbvb900", "xczu4egfbvb900", "xczu4evfbvb900", "xczu5cgfbvb900", "xczu5egfbvb900", "xczu5evfbvb900", "xczu7cgfbvb900", "xczu7egfbvb900", "xczu7evfbvb900", "xqzu5evffrb900"], "temp": "I"}, "xqzu9eg": {"family": "qzynquplus", "speed": {"grade": "-1", "label": "PRODUCTION", "level_id": {"id": "1.29", "date": "08-03-2020"}}, "iob": "328", "bram": "912", "dsp": "2520", "ff": "548160", "lut": "274080", "transceivers": {"GB": "24", "GTHE2": 0, "GTHE3": 0, "GTHE4": "24", "GTM": 0, "GTME5": 0, "GTPE2": 0, "GTXE2": 0, "GTYE3": 0, "GTYE4": 0, "GTYE5": 0, "GTYP": 0, "GTZE2": 0}, "slices": "34260", "io": {"pins": "1156", "standards": ["LVTTL", "LVCMOS33", "LVCMOS25", "LVCMOS18", "LVCMOS15", "LVCMOS12", "HSUL_12", "LVDCI_18", "LVDCI_15", "HSUL_12_DCI", "HSLVDCI_18", "HSLVDCI_15", "HSTL_I", "HSTL_I_DCI", "HSTL_I_18", "HSTL_I_DCI_18", "HSTL_I_12", "HSTL_I_DCI_12", "SSTL18_I", "SSTL18_II", "SSTL15", "SSTL15_II", "SSTL135", "SSTL135_II", "SSTL12", "SSTL18_I_DCI", "SSTL15_DCI", "SSTL135_DCI", "SSTL12_DCI", "DIFF_HSTL_I", "DIFF_HSTL_I_18", "DIFF_SSTL18_I", "DIFF_SSTL18_II", "DIFF_SSTL15", "DIFF_SSTL15_II", "DIFF_SSTL135", "DIFF_SSTL135_II", "DIFF_SSTL12", "DIFF_HSUL_12", "DIFF_HSTL_I_DCI", "DIFF_HSTL_I_DCI_18", "DIFF_SSTL18_I_DCI", "DIFF_SSTL15_DCI", "DIFF_SSTL135_DCI", "DIFF_SSTL12_DCI", "DIFF_HSUL_12_DCI", "LVDS_25", "LVDS", "ANALOG", "ANALOG_SE", "LVPECL", "SLVS_400_18", "SLVS_400_25", "SUB_LVDS", "DIFF_HSTL_I_12", "DIFF_POD10", "DIFF_POD12", "DIFF_HSTL_I_DCI_12", "DIFF_POD10_DCI", "DIFF_POD12_DCI", "POD10", "POD12", "POD10_DCI", "POD12_DCI", "MIPI_DPHY_DCI", "DIFF_AIO12_LVAUX", "LVDS12_LVAUX", "MIPI_DPHY_LVAUX", "SSTL12_LVAUX", "DIFF_SSTL12_LVAUX", "AIO12_LVAUX", "LVCMOS12_LVAUX"]}, "cols": "97", "rows": "420", "compatible": ["xczu6cgffvb1156", "xczu6egffvb1156", "xczu9cgffvb1156", "xczu9egffvb1156", "xczu15egffvb1156", "xqzu15egffrb1156"], "temp": "I"}}, "packages": {"clg225": ["xc7z010i", "xc7z010", "xc7z007s", "xa7z010"], "clg400": ["xc7z010i", "xc7z010", "xc7z007s", "xc7z020i", "xc7z014s", "xc7z020", "xa7z010", "xa7z020"], "clg485": ["xc7z015i", "xc7z015", "xc7z012s"], "clg484": ["xc7z020i", "xc7z014s", "xc7z020", "xa7z020"], "fbv676": ["xc7z030i", "xc7z030", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i"], "fbv484": ["xc7z030i", "xc7z030", "xa7z030"], "fbg676": ["xc7z030i", "xc7z030", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i"], "fbg484": ["xc7z030i", "xc7z030", "xa7z030"], "ffg676": ["xc7z030i", "xc7z030", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i"], "ffv676": ["xc7z030i", "xc7z030", "xc7z045", "xc7z045i", "xc7z035", "xc7z035i"], "sbg485": ["xc7z030i", "xc7z030"], "sbv485": ["xc7z030i", "xc7z030"], "ffv900": ["xc7z045", "xc7z045i", "xc7z035", "xc7z035i", "xc7z100i", "xc7z100"], "ffg900": ["xc7z045", "xc7z045i", "xc7z035", "xc7z035i", "xc7z100i", "xc7z100"], "ffg1156": ["xc7z100i", "xc7z100"], "ffv1156": ["xc7z100i", "xc7z100"], "cl400": ["xq7z020"], "cl484": ["xq7z020"], "rf676": ["xq7z030", "xq7z045"], "rb484": ["xq7z030"], "rf900": ["xq7z045", "xq7z100"], "rfg676": ["xq7z045"], "rf1156": ["xq7z100"], "ffvd1156": ["xczu21dr"], "ffve1156": ["xczu25dr", "xczu27dr", "xczu28dr", "xczu43dr", "xczu47dr", "xczu48dr", "xczu42dr"], "ffvg1517": ["xczu25dr", "xczu27dr", "xczu28dr", "xczu43dr", "xczu47dr", "xczu48dr"], "fsve1156": ["xczu25dr", "xczu27dr", "xczu28dr", "xczu43dr", "xczu47dr", "xczu48dr", "xczu42dr"], "fsvg1517": ["xczu25dr", "xczu27dr", "xczu28dr", "xczu43dr", "xczu47dr", "xczu48dr"], "ffvf1760": ["xczu29dr", "xczu39dr", "xczu49dr"], "fsvf1760": ["xczu29dr", "xczu39dr", "xczu49dr"], "ffvh1760": ["xczu46dr"], "fsvh1760": ["xczu46dr"], "ffrd1156": ["xqzu21dr"], "ffre1156": ["xqzu28dr", "xqzu48dr"], "ffrg1517": ["xqzu28dr"], "ffrf1760": ["xqzu29dr"], "fsrg1517": ["xqzu48dr"], "fsrf1760": ["xqzu49dr"], "sfvc784": ["xck26", "xczu2cg", "xczu2eg", "xczu3cg", "xczu3eg", "xczu4cg", "xczu4eg", "xczu4ev", "xczu5cg", "xczu5eg", "xczu5ev", "xczu1cg", "xczu1eg", "xazu1eg", "xazu2eg", "xazu3eg", "xazu4ev", "xazu5ev"], "ffvc1760": ["xcu25", "xczu11eg", "xczu17eg", "xczu19eg"], "fbvb900": ["xcu30", "xczu4cg", "xczu4eg", "xczu4ev", "xczu5cg", "xczu5eg", "xczu5ev", "xczu7cg", "xczu7eg", "xczu7ev", "xazu7ev"], "ffvb1517": ["xczu11eg", "xczu17eg", "xczu19eg"], "ffvc1156": ["xczu11eg", "xczu7cg", "xczu7eg", "xczu7ev"], "ffvf1517": ["xczu11eg", "xczu7cg", "xczu7eg", "xczu7ev", "xazu11eg"], "ffvb1156": ["xczu15eg", "xczu6cg", "xczu6eg", "xczu9cg", "xczu9eg"], "ffvc900": ["xczu15eg", "xczu6cg", "xczu6eg", "xczu9cg", "xczu9eg"], "ffvd1760": ["xczu17eg", "xczu19eg"], "ffve1924": ["xczu17eg", "xczu19eg"], "sbva484": ["xczu2cg", "xczu2eg", "xczu3cg", "xczu3eg", "xczu1cg", "xczu1eg", "xazu1eg", "xazu2eg", "xazu3eg"], "sfva625": ["xczu2cg", "xczu2eg", "xczu3cg", "xczu3eg", "xczu1cg", "xczu1eg", "xazu1eg", "xazu2eg", "xazu3eg"], "ubva530": ["xczu2cg", "xczu2eg", "xczu3cg", "xczu3eg"], "ubva494": ["xczu1cg", "xczu1eg"], "ffrc1156": ["xqzu11eg", "xqzu7ev"], "ffrc1760": ["xqzu11eg", "xqzu19eg"], "ffrb1156": ["xqzu15eg", "xqzu9eg"], "ffrc900": ["xqzu15eg", "xqzu9eg"], "ffrb1517": ["xqzu19eg"], "sfra484": ["xqzu3eg"], "sfrc784": ["xqzu3eg", "xqzu4eg", "xqzu5ev"], "ffrb900": ["xqzu5ev", "xqzu7ev"]}}