---
# Basic info
title: "Grundlagen Hardware-Entwurf"
date: 2020-07-08
draft: false
type: docs # page type
authors: ["admin"]
tags: ["Vorlesung", "Zusammenfassung", "Rechnerstruktur"]
categories: ["Computer Structure"]
toc: true # Show table of contents?

# Advanced settings
profile: false  # Show author profile?

reading_time: true # Show estimated reading time?
summary: ""
share: false  # Show social sharing links?
featured: true
lastmod: true

comments: false  # Show comments?
disable_comment: true
commentable: false  # Allow visitors to comment? Supported by the Page, Post, and Docs content types.

editable: false  # Allow visitors to edit the page? Supported by the Page, Post, and Docs content types.

# Optional header image (relative to `static/img/` folder).
header:
  caption: ""
  image: ""

# Menu
menu: 
    rechner-struktur:
        parent: grundlagen
        weight: 2
---



**Abstraktionsebenen (Chip-Entwurf):**

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-15%2015.21.04.png" alt="æˆªå±2020-06-15 15.21.04" style="zoom:80%;" />

Typ des Hardware-Entwurfs:

- **Top-Down-Entwurf (Chip-Entwurf)**: Schrittweise Verfeinerung, ausgehend von einer hohen Abstraktionsebene

  <img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-15%2022.19.44.png" alt="æˆªå±2020-06-15 22.19.44" style="zoom: 67%;" />

- **Bottom-Up-Entwurf (Rechnerentwurf)**

  - *Umgekehrte* Vorgehensweise wie bei Top-Down
    - Ausgehend von den zur VerfuÌˆgung stehenden Platinen oder Chips
    - Es wird in mehreren Entwurfsschritten festegelegt, wie die Funktionen einer Entwurfsebene zu Funktionen der jeweils daruÌˆber liegenden Ebene zusammengesetzt werden

**Automatische Synthese**

- ğŸ‘ Vorteile
  - Eingabespezifikation auf hoÌˆherer Ebene
    - KuÌˆrzere Entwurfszeit 
    - Komplexere EntwuÌˆrfe moÌˆglich 
    - Weniger Entwurfsfehler
  - AusschoÌˆpfung des Entwurfsraums
    - Mehrere EntwuÌˆrfe koÌˆnnen durchgespielt werden 
    - Nutzung des Optimierungspotentials
  - FlexibilitaÌˆt
    - AÌˆnderung der Spezifikation 
    - AÌˆnderung der Zieltechnologie
  - Weniger fehleranfaÌˆllig

- ğŸ‘ Nachteile
  - Auswirkung von Randbedingungen
  - QualitaÌˆt des Syntheseergebnisse
  - Integration verschiedener Werkzeuge schwierig

## VHDL

**VHDL** = **V**ery high-speed **H**ardware **D**escription **L**anguage

Grundlage des Entwurfs: **Spezifikation der Schaltung**

- das gewuÌˆnschte Verhalten,

- die Schnittstellen (Zahl und Art der Ein-/AusgaÌˆnge)

- Vorgaben bezuÌˆglich Geschwindigkeit, Kosten, FlaÌˆche, Leistungsverbrauch etc.

**Entwurfsschritte**

- Verhaltensverfeinerung
- Strukturverfeinerung
  - wie eine spezifizierte Funktion durch eine Verschaltung von Komponenten mit einfacherer FunktionalitaÌˆt realisiert werden kann.
- Datenverfeinerung
  - Realisierung abstrakter Datentypen durch einfachere Typen.

### Chipentwurf mit VHDL

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-15%2022.32.36.png" alt="æˆªå±2020-06-15 22.32.36" style="zoom:67%;" />

- Ein zu entwerfender Chip oder ein Modul ist durch 

  - seine Schnittstellen nach auÃŸen sowie 
  - durch seinen internen Aufbau 

  festgelegt.

- Der innere Aufbau

  - zu Beginn i.A. nur durch eine funktionale Spezifikation des Verhaltens repraÌˆsentiert
  - im weiteren Verlauf zu einer strukturellen Implementierung
    - bestehend aus Submodulen, verfeinert

VHDL erlaubt die getrennte Definition:

- **ENTITY**: der Schnittstellen eines Moduls
- **ARCHITECTURE**: der internen Verhaltens- oder Strukturrealisierungen
- **CONFIGURATION**
  - der Zuordnung, die angibt, welche interne Realisierung fuÌˆr das Modul aktiv ist
  - wird beispielsweise fuÌˆr eine Simulation oder fuÌˆr eine Synthese verwendet

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-15%2022.46.10.png" alt="æˆªå±2020-06-15 22.46.10" style="zoom:80%;" />

Bsp: Schnittstellendefinition eines NAND-Gatters

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-15%2022.47.18.png" alt="æˆªå±2020-06-15 22.47.18" style="zoom:67%;" />

- FuÌˆr einen Baustein darf es 

  - NUR EINE Schnittstellendefinition, 
  - jedoch beliebig viele interne Realisierungen (ARCHITECTURE) 

  geben

### ARCHITECTURE

Schema: 

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-15%2022.50.31.png" alt="æˆªå±2020-06-15 22.50.31" style="zoom:80%;" />

Strukturbeschreibung

- besteht aus verschiedenen Submodulen und deren Verschaltung.
- Variable Zuordnung einer ARCHITECTURE (â€Implementierungâ€œ) zu einer ENTITY (â€Schnittstellenbeschreibungâ€œ).

1. Component declaration: Komponenten werden zu Beginn einer ARCHITECTURE bekannt gemacht 

2. AnschlieÃŸend werden Kopien (instances) der Komponente erzeugt (component instantiation) und die Verbindungsstruktur angegeben.

3. Abbildung Konfigurationen (component configuration), d. h. welche COMPONENT durch welche ENTITY mit welcher ARCHITECTURE realisiert werden soll (separat in einer configuration unit).

**Bsp**

NAND-Gatter soll fuÌˆr die bereits deklarierte ENTITY Nand2 aus einem AND-Gatter und einem Inverter realisiert werden.

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-15%2023.03.26.png" alt="æˆªå±2020-06-15 23.03.26" style="zoom:80%;" />

Der ARCHITECTURE dafÃ¼r ist:

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-15%2023.04.16.png" alt="æˆªå±2020-06-15 23.04.16" style="zoom:80%;" />

Realisierung der Komponenten Inverter und And_Gate

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-15%2023.05.25.png" alt="æˆªå±2020-06-15 23.05.25" style="zoom:80%;" />

### CONFIGURATION

CONFIGURATION-Deklaration

- In einer CONFIGURATION wird
  - die Zuordnung von ENTITY und ARCHITECTURE zu konkreten Instanzen jeder COMPONENT gegeben
  - eventuell eine â€Umverdrahtungâ€œ der Signale mit PORT MAP oder eine VerfuÌˆgung von Parametern mit GENERIC MAP durchgefuÌˆhrt.
- Diejenigen Schnittstellensignale und Parameter, die in COMPONENT und zu verwendender ENTITY in Zahl und Anordnung uÌˆbereinstimmen, muÌˆssen NICHT explizit angegeben werden.

**Bsp** 

CONFIGURATION fÃ¼r Nand2:

<img src="https://raw.githubusercontent.com/EckoTan0804/upic-repo/master/uPic/æˆªå±2020-06-15%2023.16.25.png" alt="æˆªå±2020-06-15 23.16.25" style="zoom:80%;" />

> - **Work**: die Bibliothek, in der Inverter und AND_Gate abgelegt werden.
> - Die **FOR**-Anweisung gibt hier NICHT eine Iterationsschleife an, sondern legt fest, wie bestimmte Einheiten realisiert werden sollen.