TimeQuest Timing Analyzer report for digital_cronometer
Mon Dec 02 20:57:05 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'clk_divider:clock_divider|INVERTER'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'clk_divider:clock_divider|INVERTER'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'clk_divider:clock_divider|INVERTER'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK'
 27. Fast Model Setup: 'clk_divider:clock_divider|INVERTER'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Hold: 'clk_divider:clock_divider|INVERTER'
 30. Fast Model Minimum Pulse Width: 'CLK'
 31. Fast Model Minimum Pulse Width: 'clk_divider:clock_divider|INVERTER'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; digital_cronometer                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; CLK                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                ;
; clk_divider:clock_divider|INVERTER ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:clock_divider|INVERTER } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+--------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                  ;
+------------+-----------------+------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note ;
+------------+-----------------+------------------------------------+------+
; 263.16 MHz ; 263.16 MHz      ; CLK                                ;      ;
; 339.1 MHz  ; 339.1 MHz       ; clk_divider:clock_divider|INVERTER ;      ;
+------------+-----------------+------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLK                                ; -2.800 ; -59.820       ;
; clk_divider:clock_divider|INVERTER ; -1.965 ; -25.989       ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLK                                ; -2.549 ; -2.549        ;
; clk_divider:clock_divider|INVERTER ; 0.391  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLK                                ; -1.380 ; -36.380       ;
; clk_divider:clock_divider|INVERTER ; -0.500 ; -16.000       ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.800 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.834      ;
; -2.730 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.764      ;
; -2.729 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.763      ;
; -2.659 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.692      ;
; -2.659 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.693      ;
; -2.658 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.692      ;
; -2.649 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.683      ;
; -2.624 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.658      ;
; -2.588 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.621      ;
; -2.588 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.622      ;
; -2.587 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.621      ;
; -2.578 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.612      ;
; -2.553 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.587      ;
; -2.517 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.550      ;
; -2.517 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.551      ;
; -2.516 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.550      ;
; -2.507 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.541      ;
; -2.483 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.516      ;
; -2.483 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.517      ;
; -2.482 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.516      ;
; -2.473 ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.509      ;
; -2.446 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.479      ;
; -2.446 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.480      ;
; -2.445 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.479      ;
; -2.436 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.470      ;
; -2.412 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.446      ;
; -2.412 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.445      ;
; -2.412 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.446      ;
; -2.411 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.445      ;
; -2.375 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.408      ;
; -2.375 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.409      ;
; -2.374 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.408      ;
; -2.365 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.399      ;
; -2.365 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.401      ;
; -2.355 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[16] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.390      ;
; -2.353 ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.389      ;
; -2.341 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.375      ;
; -2.341 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.374      ;
; -2.341 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.375      ;
; -2.340 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.374      ;
; -2.330 ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.368      ;
; -2.308 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.344      ;
; -2.308 ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.346      ;
; -2.304 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.339      ;
; -2.304 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.337      ;
; -2.304 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.338      ;
; -2.303 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.337      ;
; -2.294 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.328      ;
; -2.285 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[16] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.320      ;
; -2.272 ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.310      ;
; -2.270 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.304      ;
; -2.270 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.303      ;
; -2.270 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.304      ;
; -2.269 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.303      ;
; -2.243 ; clk_divider:clock_divider|CONT[11] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.279      ;
; -2.234 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.269      ;
; -2.233 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.266      ;
; -2.233 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.267      ;
; -2.223 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.257      ;
; -2.219 ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.254      ;
; -2.214 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.248      ;
; -2.212 ; clk_divider:clock_divider|CONT[21] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.250      ;
; -2.204 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[16] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.239      ;
; -2.199 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.233      ;
; -2.199 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.232      ;
; -2.199 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.233      ;
; -2.199 ; clk_divider:clock_divider|CONT[31] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.237      ;
; -2.198 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.232      ;
; -2.194 ; clk_divider:clock_divider|CONT[29] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.232      ;
; -2.179 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[16] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.214      ;
; -2.178 ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.212      ;
; -2.175 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[15] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.212      ;
; -2.171 ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|INVERTER ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.209      ;
; -2.163 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.197      ;
; -2.162 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.195      ;
; -2.153 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.188      ;
; -2.152 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.186      ;
; -2.149 ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|INVERTER ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.187      ;
; -2.144 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.178      ;
; -2.128 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.162      ;
; -2.128 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.161      ;
; -2.128 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.162      ;
; -2.128 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.163      ;
; -2.127 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.161      ;
; -2.113 ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|INVERTER ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.151      ;
; -2.111 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.146      ;
; -2.107 ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.141      ;
; -2.105 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[15] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.142      ;
; -2.099 ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.134      ;
; -2.091 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.126      ;
; -2.075 ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.109      ;
; -2.074 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.108      ;
; -2.073 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.107      ;
; -2.057 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.091      ;
; -2.057 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 3.090      ;
; -2.057 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.091      ;
; -2.054 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.089      ;
; -2.053 ; clk_divider:clock_divider|CONT[21] ; clk_divider:clock_divider|INVERTER ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.091      ;
; -2.051 ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.089      ;
; -2.040 ; clk_divider:clock_divider|CONT[31] ; clk_divider:clock_divider|INVERTER ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.078      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_divider:clock_divider|INVERTER'                                                                                                                                                                              ;
+--------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.965 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.451      ;
; -1.965 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.451      ;
; -1.964 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.450      ;
; -1.949 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.986      ;
; -1.949 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.986      ;
; -1.948 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.985      ;
; -1.915 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.952      ;
; -1.915 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.952      ;
; -1.914 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.951      ;
; -1.910 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.946      ;
; -1.910 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.946      ;
; -1.909 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.945      ;
; -1.895 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.931      ;
; -1.895 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.931      ;
; -1.894 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.930      ;
; -1.821 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.858      ;
; -1.821 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.858      ;
; -1.820 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.857      ;
; -1.778 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.814      ;
; -1.778 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.814      ;
; -1.778 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.814      ;
; -1.778 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.814      ;
; -1.763 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.799      ;
; -1.763 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.799      ;
; -1.763 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.799      ;
; -1.763 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.799      ;
; -1.745 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.231      ;
; -1.745 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.231      ;
; -1.744 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.230      ;
; -1.739 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.776      ;
; -1.739 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.776      ;
; -1.739 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.776      ;
; -1.739 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.776      ;
; -1.733 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.769      ;
; -1.733 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.769      ;
; -1.732 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.768      ;
; -1.732 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.768      ;
; -1.732 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.768      ;
; -1.731 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.767      ;
; -1.724 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.210      ;
; -1.724 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.210      ;
; -1.724 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.210      ;
; -1.724 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.210      ;
; -1.705 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.742      ;
; -1.705 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.742      ;
; -1.690 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.176      ;
; -1.690 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.176      ;
; -1.690 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.176      ;
; -1.690 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.176      ;
; -1.683 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.719      ;
; -1.683 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.719      ;
; -1.682 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.718      ;
; -1.642 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.679      ;
; -1.642 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.679      ;
; -1.641 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.678      ;
; -1.627 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.664      ;
; -1.627 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.664      ;
; -1.627 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.664      ;
; -1.627 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.664      ;
; -1.611 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.648      ;
; -1.611 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.648      ;
; -1.611 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.648      ;
; -1.611 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.648      ;
; -1.608 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.644      ;
; -1.608 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.644      ;
; -1.607 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.643      ;
; -1.601 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.637      ;
; -1.601 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.637      ;
; -1.601 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.637      ;
; -1.601 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.637      ;
; -1.600 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.636      ;
; -1.600 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.636      ;
; -1.600 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.636      ;
; -1.600 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.636      ;
; -1.596 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.082      ;
; -1.596 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.082      ;
; -1.596 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.082      ;
; -1.596 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.082      ;
; -1.593 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.630      ;
; -1.593 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.630      ;
; -1.593 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.630      ;
; -1.593 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.630      ;
; -1.591 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.627      ;
; -1.591 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.627      ;
; -1.590 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.626      ;
; -1.582 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.068      ;
; -1.582 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.068      ;
; -1.582 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.068      ;
; -1.582 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.068      ;
; -1.551 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.587      ;
; -1.551 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.587      ;
; -1.551 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.587      ;
; -1.551 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.587      ;
; -1.549 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.550     ; 2.035      ;
; -1.547 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.583      ;
; -1.533 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.570      ;
; -1.532 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 2.568      ;
; -1.499 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 2.536      ;
+--------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                       ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.549 ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; CLK         ; 0.000        ; 2.690      ; 0.657      ;
; -2.049 ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; CLK         ; -0.500       ; 2.690      ; 0.657      ;
; 0.391  ; STATE[0]                           ; STATE[0]                           ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; STATE[1]                           ; STATE[1]                           ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; clk_divider:clock_divider|CONT[31] ; clk_divider:clock_divider|CONT[31] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.546  ; STATE[1]                           ; STATE[0]                           ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.812      ;
; 0.731  ; STATE[0]                           ; STATE[1]                           ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.997      ;
; 0.795  ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[2]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.801  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[25] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; clk_divider:clock_divider|CONT[13] ; clk_divider:clock_divider|CONT[13] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802  ; clk_divider:clock_divider|CONT[27] ; clk_divider:clock_divider|CONT[27] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[1]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[9]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clk_divider:clock_divider|CONT[11] ; clk_divider:clock_divider|CONT[11] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[18] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clk_divider:clock_divider|CONT[20] ; clk_divider:clock_divider|CONT[20] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|CONT[23] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clk_divider:clock_divider|CONT[29] ; clk_divider:clock_divider|CONT[29] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; clk_divider:clock_divider|CONT[30] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.835  ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[8]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[10] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[3]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clk_divider:clock_divider|CONT[19] ; clk_divider:clock_divider|CONT[19] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clk_divider:clock_divider|CONT[24] ; clk_divider:clock_divider|CONT[24] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clk_divider:clock_divider|CONT[26] ; clk_divider:clock_divider|CONT[26] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|CONT[28] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[6]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[5]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clk_divider:clock_divider|CONT[21] ; clk_divider:clock_divider|CONT[21] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|CONT[22] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 1.178  ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[3]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.444      ;
; 1.184  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[26] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; clk_divider:clock_divider|CONT[27] ; clk_divider:clock_divider|CONT[28] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.451      ;
; 1.187  ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[1]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.453      ;
; 1.188  ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[2]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; clk_divider:clock_divider|CONT[30] ; clk_divider:clock_divider|CONT[31] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clk_divider:clock_divider|CONT[29] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[10] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[19] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; clk_divider:clock_divider|CONT[20] ; clk_divider:clock_divider|CONT[21] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.221  ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[9]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[11] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; clk_divider:clock_divider|CONT[24] ; clk_divider:clock_divider|CONT[25] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clk_divider:clock_divider|CONT[26] ; clk_divider:clock_divider|CONT[27] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clk_divider:clock_divider|CONT[19] ; clk_divider:clock_divider|CONT[20] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224  ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|CONT[29] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|CONT[23] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[6]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; clk_divider:clock_divider|CONT[21] ; clk_divider:clock_divider|CONT[22] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.255  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[27] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.521      ;
; 1.256  ; clk_divider:clock_divider|CONT[27] ; clk_divider:clock_divider|CONT[29] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.522      ;
; 1.258  ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[2]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.524      ;
; 1.259  ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[3]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.525      ;
; 1.260  ; clk_divider:clock_divider|CONT[11] ; clk_divider:clock_divider|CONT[13] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clk_divider:clock_divider|CONT[29] ; clk_divider:clock_divider|CONT[31] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[11] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[20] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; clk_divider:clock_divider|CONT[20] ; clk_divider:clock_divider|CONT[22] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.526      ;
; 1.281  ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|CONT[24] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.547      ;
; 1.292  ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[10] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.558      ;
; 1.295  ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[5]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clk_divider:clock_divider|CONT[24] ; clk_divider:clock_divider|CONT[26] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clk_divider:clock_divider|CONT[26] ; clk_divider:clock_divider|CONT[28] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295  ; clk_divider:clock_divider|CONT[19] ; clk_divider:clock_divider|CONT[21] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.561      ;
; 1.296  ; clk_divider:clock_divider|CONT[21] ; clk_divider:clock_divider|CONT[23] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.562      ;
; 1.320  ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[5]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.586      ;
; 1.326  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[28] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.592      ;
; 1.327  ; clk_divider:clock_divider|CONT[27] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.593      ;
; 1.329  ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[3]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.595      ;
; 1.330  ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[5]  ; CLK                                ; CLK         ; 0.000        ; -0.001     ; 1.595      ;
; 1.331  ; clk_divider:clock_divider|CONT[17] ; clk_divider:clock_divider|CONT[18] ; CLK                                ; CLK         ; 0.000        ; -0.001     ; 1.596      ;
; 1.331  ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[21] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; clk_divider:clock_divider|CONT[20] ; clk_divider:clock_divider|CONT[23] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.597      ;
; 1.337  ; clk_divider:clock_divider|CONT[12] ; clk_divider:clock_divider|CONT[13] ; CLK                                ; CLK         ; 0.000        ; -0.001     ; 1.602      ;
; 1.352  ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|CONT[25] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.618      ;
; 1.363  ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[13] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[11] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.629      ;
; 1.366  ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[6]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clk_divider:clock_divider|CONT[24] ; clk_divider:clock_divider|CONT[27] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clk_divider:clock_divider|CONT[26] ; clk_divider:clock_divider|CONT[29] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|CONT[31] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.366  ; clk_divider:clock_divider|CONT[19] ; clk_divider:clock_divider|CONT[22] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.632      ;
; 1.384  ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[8]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.650      ;
; 1.384  ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|CONT[24] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.650      ;
; 1.391  ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[6]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.657      ;
; 1.397  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[29] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.663      ;
; 1.398  ; clk_divider:clock_divider|CONT[27] ; clk_divider:clock_divider|CONT[31] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.664      ;
; 1.401  ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[5]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.667      ;
; 1.401  ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[6]  ; CLK                                ; CLK         ; 0.000        ; -0.001     ; 1.666      ;
; 1.402  ; clk_divider:clock_divider|CONT[17] ; clk_divider:clock_divider|CONT[19] ; CLK                                ; CLK         ; 0.000        ; -0.001     ; 1.667      ;
; 1.402  ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[13] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.668      ;
; 1.402  ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[22] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.668      ;
; 1.423  ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|CONT[26] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.689      ;
; 1.436  ; clk_divider:clock_divider|CONT[16] ; clk_divider:clock_divider|CONT[18] ; CLK                                ; CLK         ; 0.000        ; -0.001     ; 1.701      ;
; 1.437  ; clk_divider:clock_divider|CONT[24] ; clk_divider:clock_divider|CONT[28] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.703      ;
; 1.437  ; clk_divider:clock_divider|CONT[26] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.703      ;
; 1.437  ; clk_divider:clock_divider|CONT[19] ; clk_divider:clock_divider|CONT[23] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.703      ;
; 1.455  ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[9]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.721      ;
; 1.455  ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|CONT[25] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 1.721      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_divider:clock_divider|INVERTER'                                                                                                                                                                              ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.391 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.657      ;
; 0.825 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.091      ;
; 0.850 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.116      ;
; 0.857 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.123      ;
; 0.861 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.127      ;
; 0.863 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.129      ;
; 0.963 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.229      ;
; 0.964 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.230      ;
; 0.964 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.230      ;
; 1.015 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.281      ;
; 1.227 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.493      ;
; 1.259 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.551     ; 0.974      ;
; 1.287 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.550     ; 1.003      ;
; 1.433 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.699      ;
; 1.537 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.803      ;
; 1.557 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.551     ; 1.272      ;
; 1.576 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.842      ;
; 1.581 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.551     ; 1.296      ;
; 1.583 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.849      ;
; 1.657 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.923      ;
; 1.677 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.943      ;
; 1.694 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.960      ;
; 1.696 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.962      ;
; 1.697 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.963      ;
; 1.699 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.965      ;
; 1.702 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.968      ;
; 1.717 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.984      ;
; 1.717 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.984      ;
; 1.723 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.990      ;
; 1.737 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.003      ;
; 1.768 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.034      ;
; 1.784 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.550     ; 1.500      ;
; 1.797 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.550     ; 1.513      ;
; 1.799 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.550     ; 1.515      ;
; 1.800 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.066      ;
; 1.805 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.550     ; 1.521      ;
; 1.806 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.072      ;
; 1.820 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.550     ; 1.536      ;
; 1.820 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.550     ; 1.536      ;
; 1.826 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.550     ; 1.542      ;
; 1.829 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.095      ;
; 1.831 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.097      ;
; 1.833 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.099      ;
; 1.837 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.103      ;
; 1.845 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.551     ; 1.560      ;
; 1.847 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.551     ; 1.562      ;
; 1.854 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.120      ;
; 1.855 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.121      ;
; 1.855 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.121      ;
; 1.861 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.127      ;
; 1.896 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 2.163      ;
; 1.896 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 2.163      ;
; 1.898 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.551     ; 1.613      ;
; 1.900 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.551     ; 1.615      ;
; 1.901 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.551     ; 1.616      ;
; 1.901 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.167      ;
; 1.902 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 2.169      ;
; 1.920 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.186      ;
; 1.921 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.187      ;
; 1.923 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.189      ;
; 1.929 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.195      ;
; 1.934 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.200      ;
; 1.943 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.209      ;
; 1.947 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.213      ;
; 1.947 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.213      ;
; 1.949 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.215      ;
; 1.952 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.218      ;
; 1.954 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.220      ;
; 1.962 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.228      ;
; 1.970 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.236      ;
; 1.970 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.236      ;
; 1.971 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.237      ;
; 1.971 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.237      ;
; 1.971 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 2.238      ;
; 1.972 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.238      ;
; 1.978 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.244      ;
; 1.981 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.247      ;
; 1.984 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.250      ;
; 1.989 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 2.256      ;
; 1.990 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 2.257      ;
; 1.990 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 2.257      ;
; 1.991 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 2.258      ;
; 1.994 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 2.261      ;
; 1.996 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 2.263      ;
; 1.996 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.262      ;
; 1.998 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 2.264      ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; STATE[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; STATE[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; STATE[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; STATE[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|INVERTER ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|INVERTER ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; STATE[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; STATE[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; STATE[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; STATE[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[18]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_divider:clock_divider|INVERTER'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[3]|clk                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PB_0      ; CLK        ; 5.266 ; 5.266 ; Rise       ; CLK             ;
; PB_1      ; CLK        ; 4.787 ; 4.787 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PB_0      ; CLK        ; -5.034 ; -5.034 ; Rise       ; CLK             ;
; PB_1      ; CLK        ; -4.557 ; -4.557 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Q_CENT_L[*]  ; clk_divider:clock_divider|INVERTER ; 7.173 ; 7.173 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[0] ; clk_divider:clock_divider|INVERTER ; 6.878 ; 6.878 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[1] ; clk_divider:clock_divider|INVERTER ; 6.878 ; 6.878 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[2] ; clk_divider:clock_divider|INVERTER ; 6.888 ; 6.888 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[3] ; clk_divider:clock_divider|INVERTER ; 6.891 ; 6.891 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[4] ; clk_divider:clock_divider|INVERTER ; 7.160 ; 7.160 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[5] ; clk_divider:clock_divider|INVERTER ; 7.173 ; 7.173 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[6] ; clk_divider:clock_divider|INVERTER ; 7.157 ; 7.157 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_CENT_M[*]  ; clk_divider:clock_divider|INVERTER ; 9.451 ; 9.451 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[0] ; clk_divider:clock_divider|INVERTER ; 8.772 ; 8.772 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[1] ; clk_divider:clock_divider|INVERTER ; 8.103 ; 8.103 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[2] ; clk_divider:clock_divider|INVERTER ; 8.423 ; 8.423 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[3] ; clk_divider:clock_divider|INVERTER ; 9.451 ; 9.451 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[4] ; clk_divider:clock_divider|INVERTER ; 9.178 ; 9.178 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[5] ; clk_divider:clock_divider|INVERTER ; 9.035 ; 9.035 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[6] ; clk_divider:clock_divider|INVERTER ; 8.611 ; 8.611 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_L[*]       ; clk_divider:clock_divider|INVERTER ; 8.929 ; 8.929 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[0]      ; clk_divider:clock_divider|INVERTER ; 8.226 ; 8.226 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[1]      ; clk_divider:clock_divider|INVERTER ; 8.918 ; 8.918 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[2]      ; clk_divider:clock_divider|INVERTER ; 8.710 ; 8.710 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[3]      ; clk_divider:clock_divider|INVERTER ; 8.929 ; 8.929 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[4]      ; clk_divider:clock_divider|INVERTER ; 7.956 ; 7.956 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[5]      ; clk_divider:clock_divider|INVERTER ; 8.540 ; 8.540 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[6]      ; clk_divider:clock_divider|INVERTER ; 7.894 ; 7.894 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_M[*]       ; clk_divider:clock_divider|INVERTER ; 9.106 ; 9.106 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[0]      ; clk_divider:clock_divider|INVERTER ; 8.986 ; 8.986 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[1]      ; clk_divider:clock_divider|INVERTER ; 7.656 ; 7.656 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[2]      ; clk_divider:clock_divider|INVERTER ; 9.106 ; 9.106 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[3]      ; clk_divider:clock_divider|INVERTER ; 8.565 ; 8.565 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[4]      ; clk_divider:clock_divider|INVERTER ; 7.952 ; 7.952 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[5]      ; clk_divider:clock_divider|INVERTER ; 7.981 ; 7.981 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[6]      ; clk_divider:clock_divider|INVERTER ; 8.829 ; 8.829 ; Rise       ; clk_divider:clock_divider|INVERTER ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Q_CENT_L[*]  ; clk_divider:clock_divider|INVERTER ; 6.735 ; 6.735 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[0] ; clk_divider:clock_divider|INVERTER ; 6.735 ; 6.735 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[1] ; clk_divider:clock_divider|INVERTER ; 6.737 ; 6.737 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[2] ; clk_divider:clock_divider|INVERTER ; 6.746 ; 6.746 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[3] ; clk_divider:clock_divider|INVERTER ; 6.743 ; 6.743 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[4] ; clk_divider:clock_divider|INVERTER ; 7.006 ; 7.006 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[5] ; clk_divider:clock_divider|INVERTER ; 7.031 ; 7.031 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[6] ; clk_divider:clock_divider|INVERTER ; 7.009 ; 7.009 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_CENT_M[*]  ; clk_divider:clock_divider|INVERTER ; 7.519 ; 7.519 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[0] ; clk_divider:clock_divider|INVERTER ; 8.184 ; 8.184 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[1] ; clk_divider:clock_divider|INVERTER ; 7.519 ; 7.519 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[2] ; clk_divider:clock_divider|INVERTER ; 7.840 ; 7.840 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[3] ; clk_divider:clock_divider|INVERTER ; 8.862 ; 8.862 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[4] ; clk_divider:clock_divider|INVERTER ; 8.623 ; 8.623 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[5] ; clk_divider:clock_divider|INVERTER ; 8.461 ; 8.461 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[6] ; clk_divider:clock_divider|INVERTER ; 8.043 ; 8.043 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_L[*]       ; clk_divider:clock_divider|INVERTER ; 7.604 ; 7.604 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[0]      ; clk_divider:clock_divider|INVERTER ; 7.920 ; 7.920 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[1]      ; clk_divider:clock_divider|INVERTER ; 8.646 ; 8.646 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[2]      ; clk_divider:clock_divider|INVERTER ; 8.402 ; 8.402 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[3]      ; clk_divider:clock_divider|INVERTER ; 8.626 ; 8.626 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[4]      ; clk_divider:clock_divider|INVERTER ; 7.645 ; 7.645 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[5]      ; clk_divider:clock_divider|INVERTER ; 8.254 ; 8.254 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[6]      ; clk_divider:clock_divider|INVERTER ; 7.604 ; 7.604 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_M[*]       ; clk_divider:clock_divider|INVERTER ; 7.362 ; 7.362 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[0]      ; clk_divider:clock_divider|INVERTER ; 8.337 ; 8.337 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[1]      ; clk_divider:clock_divider|INVERTER ; 7.362 ; 7.362 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[2]      ; clk_divider:clock_divider|INVERTER ; 8.796 ; 8.796 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[3]      ; clk_divider:clock_divider|INVERTER ; 8.261 ; 8.261 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[4]      ; clk_divider:clock_divider|INVERTER ; 7.683 ; 7.683 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[5]      ; clk_divider:clock_divider|INVERTER ; 7.684 ; 7.684 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[6]      ; clk_divider:clock_divider|INVERTER ; 8.519 ; 8.519 ; Rise       ; clk_divider:clock_divider|INVERTER ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLK                                ; -0.840 ; -12.205       ;
; clk_divider:clock_divider|INVERTER ; -0.417 ; -5.138        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLK                                ; -1.592 ; -1.592        ;
; clk_divider:clock_divider|INVERTER ; 0.215  ; 0.000         ;
+------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLK                                ; -1.380 ; -36.380       ;
; clk_divider:clock_divider|INVERTER ; -0.500 ; -16.000       ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.840 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.870      ;
; -0.805 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.835      ;
; -0.804 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.834      ;
; -0.770 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.800      ;
; -0.770 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.800      ;
; -0.769 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.799      ;
; -0.766 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.796      ;
; -0.748 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.778      ;
; -0.735 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.765      ;
; -0.735 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.765      ;
; -0.734 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.764      ;
; -0.731 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.761      ;
; -0.713 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.743      ;
; -0.700 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.730      ;
; -0.700 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.730      ;
; -0.699 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.729      ;
; -0.696 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.726      ;
; -0.679 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.709      ;
; -0.678 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.708      ;
; -0.668 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.698      ;
; -0.665 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.695      ;
; -0.665 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.695      ;
; -0.664 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.694      ;
; -0.661 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.691      ;
; -0.644 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.674      ;
; -0.644 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.674      ;
; -0.643 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.673      ;
; -0.633 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.663      ;
; -0.630 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.660      ;
; -0.630 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.660      ;
; -0.629 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.659      ;
; -0.626 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.656      ;
; -0.609 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.639      ;
; -0.609 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.639      ;
; -0.608 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.638      ;
; -0.598 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.628      ;
; -0.595 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.625      ;
; -0.595 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.625      ;
; -0.594 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.624      ;
; -0.591 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.621      ;
; -0.584 ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.616      ;
; -0.574 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.604      ;
; -0.574 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.604      ;
; -0.574 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.604      ;
; -0.573 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.603      ;
; -0.563 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.593      ;
; -0.560 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.590      ;
; -0.559 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.589      ;
; -0.556 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.586      ;
; -0.541 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.571      ;
; -0.539 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[28] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.569      ;
; -0.539 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.569      ;
; -0.538 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.568      ;
; -0.538 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.568      ;
; -0.534 ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.568      ;
; -0.528 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.558      ;
; -0.525 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.555      ;
; -0.521 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.551      ;
; -0.512 ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.542      ;
; -0.507 ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.539      ;
; -0.505 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.535      ;
; -0.504 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[27] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.534      ;
; -0.504 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.534      ;
; -0.504 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.536      ;
; -0.504 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.534      ;
; -0.503 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.533      ;
; -0.502 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.534      ;
; -0.501 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.531      ;
; -0.500 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.530      ;
; -0.493 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.523      ;
; -0.490 ; clk_divider:clock_divider|CONT[11] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.524      ;
; -0.482 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.514      ;
; -0.482 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[16] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.512      ;
; -0.477 ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.507      ;
; -0.475 ; clk_divider:clock_divider|CONT[21] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.509      ;
; -0.475 ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.509      ;
; -0.474 ; clk_divider:clock_divider|CONT[31] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.508      ;
; -0.471 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.501      ;
; -0.469 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[26] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.499      ;
; -0.469 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.499      ;
; -0.469 ; clk_divider:clock_divider|CONT[29] ; clk_divider:clock_divider|CONT[0]  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 1.503      ;
; -0.467 ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.497      ;
; -0.466 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.496      ;
; -0.466 ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.496      ;
; -0.466 ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.496      ;
; -0.465 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.495      ;
; -0.458 ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.488      ;
; -0.449 ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[17] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.479      ;
; -0.447 ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|INVERTER ; CLK          ; CLK         ; 1.000        ; 0.001      ; 1.480      ;
; -0.446 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[15] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.478      ;
; -0.442 ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.472      ;
; -0.442 ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[29] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.472      ;
; -0.435 ; clk_divider:clock_divider|CONT[12] ; clk_divider:clock_divider|CONT[31] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.465      ;
; -0.434 ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[25] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.464      ;
; -0.434 ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[24] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.464      ;
; -0.431 ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[21] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.461      ;
; -0.431 ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[30] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.461      ;
; -0.431 ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[23] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.461      ;
; -0.430 ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[22] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.460      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_divider:clock_divider|INVERTER'                                                                                                                                                                              ;
+--------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.417 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.116      ;
; -0.417 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.116      ;
; -0.417 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.116      ;
; -0.417 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.116      ;
; -0.408 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.107      ;
; -0.408 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.107      ;
; -0.408 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.107      ;
; -0.408 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.107      ;
; -0.399 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.098      ;
; -0.398 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.097      ;
; -0.398 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.097      ;
; -0.348 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.047      ;
; -0.348 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.047      ;
; -0.348 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.047      ;
; -0.348 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.047      ;
; -0.333 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.032      ;
; -0.333 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.032      ;
; -0.333 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.032      ;
; -0.333 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.032      ;
; -0.322 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.354      ;
; -0.322 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.354      ;
; -0.316 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.349      ;
; -0.313 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.346      ;
; -0.313 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.346      ;
; -0.313 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.346      ;
; -0.313 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.346      ;
; -0.310 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.009      ;
; -0.309 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.008      ;
; -0.309 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 1.008      ;
; -0.304 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.337      ;
; -0.303 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.336      ;
; -0.303 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.336      ;
; -0.301 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.334      ;
; -0.300 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.333      ;
; -0.300 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.333      ;
; -0.288 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.320      ;
; -0.288 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.320      ;
; -0.287 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.319      ;
; -0.287 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.319      ;
; -0.287 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.319      ;
; -0.287 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.319      ;
; -0.273 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.306      ;
; -0.273 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.306      ;
; -0.273 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.306      ;
; -0.273 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.306      ;
; -0.265 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.298      ;
; -0.265 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.298      ;
; -0.265 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.298      ;
; -0.265 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.298      ;
; -0.262 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.295      ;
; -0.262 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.295      ;
; -0.262 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.295      ;
; -0.262 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.295      ;
; -0.261 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.294      ;
; -0.260 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.293      ;
; -0.260 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.293      ;
; -0.258 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.290      ;
; -0.258 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.290      ;
; -0.244 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.276      ;
; -0.244 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.276      ;
; -0.244 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.276      ;
; -0.244 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.276      ;
; -0.241 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.273      ;
; -0.241 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.273      ;
; -0.241 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.273      ;
; -0.241 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.273      ;
; -0.235 ; STATE[0]                                           ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 1.000        ; -0.333     ; 0.934      ;
; -0.224 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.256      ;
; -0.223 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.255      ;
; -0.223 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.255      ;
; -0.222 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.255      ;
; -0.222 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.255      ;
; -0.222 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.255      ;
; -0.222 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.255      ;
; -0.215 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.247      ;
; -0.215 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.247      ;
; -0.210 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.242      ;
; -0.209 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.241      ;
; -0.209 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.241      ;
; -0.207 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.239      ;
; -0.206 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.238      ;
; -0.206 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.238      ;
; -0.181 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.214      ;
; -0.181 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.214      ;
; -0.181 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.214      ;
; -0.181 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.001      ; 1.214      ;
; -0.181 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 1.000        ; 0.000      ; 1.213      ;
+--------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                       ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.592 ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; CLK         ; 0.000        ; 1.666      ; 0.367      ;
; -1.092 ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; CLK         ; -0.500       ; 1.666      ; 0.367      ;
; 0.215  ; STATE[0]                           ; STATE[0]                           ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; STATE[1]                           ; STATE[1]                           ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243  ; clk_divider:clock_divider|CONT[31] ; clk_divider:clock_divider|CONT[31] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.251  ; STATE[1]                           ; STATE[0]                           ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.334  ; STATE[0]                           ; STATE[1]                           ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.486      ;
; 0.356  ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[2]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; clk_divider:clock_divider|CONT[13] ; clk_divider:clock_divider|CONT[13] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[25] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; clk_divider:clock_divider|CONT[27] ; clk_divider:clock_divider|CONT[27] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[1]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[9]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clk_divider:clock_divider|CONT[11] ; clk_divider:clock_divider|CONT[11] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[18] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; clk_divider:clock_divider|CONT[20] ; clk_divider:clock_divider|CONT[20] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|CONT[23] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clk_divider:clock_divider|CONT[29] ; clk_divider:clock_divider|CONT[29] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; clk_divider:clock_divider|CONT[30] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.369  ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[8]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[10] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[3]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clk_divider:clock_divider|CONT[19] ; clk_divider:clock_divider|CONT[19] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clk_divider:clock_divider|CONT[24] ; clk_divider:clock_divider|CONT[24] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; clk_divider:clock_divider|CONT[26] ; clk_divider:clock_divider|CONT[26] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[6]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[5]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_divider:clock_divider|CONT[21] ; clk_divider:clock_divider|CONT[21] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|CONT[22] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|CONT[28] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.524      ;
; 0.494  ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[3]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[26] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clk_divider:clock_divider|CONT[27] ; clk_divider:clock_divider|CONT[28] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[2]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[1]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[10] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[19] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; clk_divider:clock_divider|CONT[30] ; clk_divider:clock_divider|CONT[31] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clk_divider:clock_divider|CONT[29] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; clk_divider:clock_divider|CONT[20] ; clk_divider:clock_divider|CONT[21] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.509  ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[9]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[11] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; clk_divider:clock_divider|CONT[24] ; clk_divider:clock_divider|CONT[25] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clk_divider:clock_divider|CONT[26] ; clk_divider:clock_divider|CONT[27] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clk_divider:clock_divider|CONT[19] ; clk_divider:clock_divider|CONT[20] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|CONT[23] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|CONT[29] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clk_divider:clock_divider|CONT[5]  ; clk_divider:clock_divider|CONT[6]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.512  ; clk_divider:clock_divider|CONT[21] ; clk_divider:clock_divider|CONT[22] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.664      ;
; 0.531  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[27] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; clk_divider:clock_divider|CONT[27] ; clk_divider:clock_divider|CONT[29] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[3]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; clk_divider:clock_divider|CONT[11] ; clk_divider:clock_divider|CONT[13] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[2]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[11] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[20] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; clk_divider:clock_divider|CONT[29] ; clk_divider:clock_divider|CONT[31] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; clk_divider:clock_divider|CONT[20] ; clk_divider:clock_divider|CONT[22] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.686      ;
; 0.544  ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[10] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[5]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clk_divider:clock_divider|CONT[24] ; clk_divider:clock_divider|CONT[26] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clk_divider:clock_divider|CONT[26] ; clk_divider:clock_divider|CONT[28] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clk_divider:clock_divider|CONT[19] ; clk_divider:clock_divider|CONT[21] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; clk_divider:clock_divider|CONT[21] ; clk_divider:clock_divider|CONT[23] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.699      ;
; 0.554  ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|CONT[24] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.706      ;
; 0.564  ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[5]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.716      ;
; 0.566  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[28] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; clk_divider:clock_divider|CONT[27] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; clk_divider:clock_divider|CONT[17] ; clk_divider:clock_divider|CONT[18] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clk_divider:clock_divider|CONT[0]  ; clk_divider:clock_divider|CONT[3]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[5]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[21] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; clk_divider:clock_divider|CONT[20] ; clk_divider:clock_divider|CONT[23] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.721      ;
; 0.572  ; clk_divider:clock_divider|CONT[12] ; clk_divider:clock_divider|CONT[13] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.724      ;
; 0.579  ; clk_divider:clock_divider|CONT[10] ; clk_divider:clock_divider|CONT[13] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; clk_divider:clock_divider|CONT[8]  ; clk_divider:clock_divider|CONT[11] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.731      ;
; 0.581  ; clk_divider:clock_divider|CONT[3]  ; clk_divider:clock_divider|CONT[6]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clk_divider:clock_divider|CONT[24] ; clk_divider:clock_divider|CONT[27] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clk_divider:clock_divider|CONT[26] ; clk_divider:clock_divider|CONT[29] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; clk_divider:clock_divider|CONT[19] ; clk_divider:clock_divider|CONT[22] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; clk_divider:clock_divider|CONT[28] ; clk_divider:clock_divider|CONT[31] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.734      ;
; 0.589  ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|CONT[25] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.741      ;
; 0.599  ; clk_divider:clock_divider|CONT[2]  ; clk_divider:clock_divider|CONT[6]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.751      ;
; 0.601  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[29] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; clk_divider:clock_divider|CONT[27] ; clk_divider:clock_divider|CONT[31] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.602  ; clk_divider:clock_divider|CONT[1]  ; clk_divider:clock_divider|CONT[5]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.754      ;
; 0.603  ; clk_divider:clock_divider|CONT[17] ; clk_divider:clock_divider|CONT[19] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clk_divider:clock_divider|CONT[9]  ; clk_divider:clock_divider|CONT[13] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clk_divider:clock_divider|CONT[4]  ; clk_divider:clock_divider|CONT[6]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; clk_divider:clock_divider|CONT[18] ; clk_divider:clock_divider|CONT[22] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.606  ; clk_divider:clock_divider|CONT[6]  ; clk_divider:clock_divider|CONT[8]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.758      ;
; 0.606  ; clk_divider:clock_divider|CONT[22] ; clk_divider:clock_divider|CONT[24] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.758      ;
; 0.612  ; clk_divider:clock_divider|CONT[16] ; clk_divider:clock_divider|CONT[18] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.764      ;
; 0.616  ; clk_divider:clock_divider|CONT[24] ; clk_divider:clock_divider|CONT[28] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; clk_divider:clock_divider|CONT[26] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.768      ;
; 0.616  ; clk_divider:clock_divider|CONT[19] ; clk_divider:clock_divider|CONT[23] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.768      ;
; 0.624  ; clk_divider:clock_divider|CONT[23] ; clk_divider:clock_divider|CONT[26] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.776      ;
; 0.630  ; clk_divider:clock_divider|CONT[7]  ; clk_divider:clock_divider|CONT[8]  ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.782      ;
; 0.636  ; clk_divider:clock_divider|CONT[25] ; clk_divider:clock_divider|CONT[30] ; CLK                                ; CLK         ; 0.000        ; 0.000      ; 0.788      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_divider:clock_divider|INVERTER'                                                                                                                                                                              ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.367      ;
; 0.381 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.533      ;
; 0.394 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.546      ;
; 0.402 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.554      ;
; 0.403 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.555      ;
; 0.445 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.597      ;
; 0.447 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.599      ;
; 0.447 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.599      ;
; 0.464 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.616      ;
; 0.555 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.707      ;
; 0.626 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.778      ;
; 0.666 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.334     ; 0.484      ;
; 0.669 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.333     ; 0.488      ;
; 0.687 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.839      ;
; 0.692 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.844      ;
; 0.717 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.869      ;
; 0.735 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.887      ;
; 0.737 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.889      ;
; 0.741 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.893      ;
; 0.743 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.895      ;
; 0.750 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.902      ;
; 0.757 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 0.910      ;
; 0.757 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 0.910      ;
; 0.759 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.911      ;
; 0.762 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 0.915      ;
; 0.767 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.919      ;
; 0.780 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.932      ;
; 0.785 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.937      ;
; 0.787 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.939      ;
; 0.789 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.941      ;
; 0.792 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.944      ;
; 0.795 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.947      ;
; 0.801 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.334     ; 0.619      ;
; 0.803 ; STATE[0]                                           ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.334     ; 0.621      ;
; 0.814 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.966      ;
; 0.817 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.969      ;
; 0.817 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.969      ;
; 0.818 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.970      ;
; 0.835 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.987      ;
; 0.843 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 0.995      ;
; 0.849 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.002      ;
; 0.849 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.002      ;
; 0.854 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.007      ;
; 0.854 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.006      ;
; 0.858 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.010      ;
; 0.860 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.012      ;
; 0.860 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.012      ;
; 0.861 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.013      ;
; 0.863 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.015      ;
; 0.863 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.015      ;
; 0.864 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.016      ;
; 0.866 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.018      ;
; 0.868 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.021      ;
; 0.868 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.020      ;
; 0.870 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.022      ;
; 0.872 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.024      ;
; 0.873 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.025      ;
; 0.873 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.025      ;
; 0.874 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.026      ;
; 0.874 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.026      ;
; 0.876 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.028      ;
; 0.876 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.029      ;
; 0.877 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.030      ;
; 0.878 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.030      ;
; 0.879 ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.031      ;
; 0.880 ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.032      ;
; 0.881 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.034      ;
; 0.882 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.034      ;
; 0.884 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.333     ; 0.703      ;
; 0.886 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.333     ; 0.705      ;
; 0.888 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.333     ; 0.707      ;
; 0.889 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.042      ;
; 0.889 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.042      ;
; 0.892 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.045      ;
; 0.892 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.045      ;
; 0.894 ; STATE[1]                                           ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.333     ; 0.713      ;
; 0.894 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.047      ;
; 0.897 ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.001      ; 1.050      ;
; 0.898 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.333     ; 0.717      ;
; 0.898 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.333     ; 0.717      ;
; 0.899 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.051      ;
; 0.900 ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 0.000        ; 0.000      ; 1.052      ;
; 0.903 ; STATE[1]                                           ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ; CLK                                ; clk_divider:clock_divider|INVERTER ; 0.000        ; -0.333     ; 0.722      ;
+-------+----------------------------------------------------+----------------------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; STATE[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; STATE[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; STATE[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; STATE[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|CONT[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; clk_divider:clock_divider|INVERTER ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; clk_divider:clock_divider|INVERTER ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; STATE[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; STATE[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; STATE[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; STATE[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[12]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[13]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[14]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[15]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[16]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; clock_divider|CONT[17]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; clock_divider|CONT[18]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_divider:clock_divider|INVERTER'                                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_L_PM|CONT[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_cent:cont_hundredths|cont_4:CONT_M_PM|CONT[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_L_PM|CONT[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_sec:cont_seconds|cont_4:CONT_M_PM|CONT[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER|regout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; clock_divider|INVERTER~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_L_PM|CONT[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_hundredths|CONT_M_PM|CONT[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_L_PM|CONT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clock_divider|INVERTER ; Rise       ; cont_seconds|CONT_M_PM|CONT[3]|clk                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PB_0      ; CLK        ; 2.851 ; 2.851 ; Rise       ; CLK             ;
; PB_1      ; CLK        ; 2.587 ; 2.587 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PB_0      ; CLK        ; -2.729 ; -2.729 ; Rise       ; CLK             ;
; PB_1      ; CLK        ; -2.467 ; -2.467 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Q_CENT_L[*]  ; clk_divider:clock_divider|INVERTER ; 3.935 ; 3.935 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[0] ; clk_divider:clock_divider|INVERTER ; 3.798 ; 3.798 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[1] ; clk_divider:clock_divider|INVERTER ; 3.796 ; 3.796 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[2] ; clk_divider:clock_divider|INVERTER ; 3.805 ; 3.805 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[3] ; clk_divider:clock_divider|INVERTER ; 3.803 ; 3.803 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[4] ; clk_divider:clock_divider|INVERTER ; 3.924 ; 3.924 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[5] ; clk_divider:clock_divider|INVERTER ; 3.929 ; 3.929 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[6] ; clk_divider:clock_divider|INVERTER ; 3.935 ; 3.935 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_CENT_M[*]  ; clk_divider:clock_divider|INVERTER ; 5.043 ; 5.043 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[0] ; clk_divider:clock_divider|INVERTER ; 4.621 ; 4.621 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[1] ; clk_divider:clock_divider|INVERTER ; 4.335 ; 4.335 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[2] ; clk_divider:clock_divider|INVERTER ; 4.474 ; 4.474 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[3] ; clk_divider:clock_divider|INVERTER ; 5.043 ; 5.043 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[4] ; clk_divider:clock_divider|INVERTER ; 4.790 ; 4.790 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[5] ; clk_divider:clock_divider|INVERTER ; 4.786 ; 4.786 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[6] ; clk_divider:clock_divider|INVERTER ; 4.614 ; 4.614 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_L[*]       ; clk_divider:clock_divider|INVERTER ; 4.691 ; 4.691 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[0]      ; clk_divider:clock_divider|INVERTER ; 4.402 ; 4.402 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[1]      ; clk_divider:clock_divider|INVERTER ; 4.690 ; 4.690 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[2]      ; clk_divider:clock_divider|INVERTER ; 4.615 ; 4.615 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[3]      ; clk_divider:clock_divider|INVERTER ; 4.691 ; 4.691 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[4]      ; clk_divider:clock_divider|INVERTER ; 4.293 ; 4.293 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[5]      ; clk_divider:clock_divider|INVERTER ; 4.495 ; 4.495 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[6]      ; clk_divider:clock_divider|INVERTER ; 4.250 ; 4.250 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_M[*]       ; clk_divider:clock_divider|INVERTER ; 4.917 ; 4.917 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[0]      ; clk_divider:clock_divider|INVERTER ; 4.677 ; 4.677 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[1]      ; clk_divider:clock_divider|INVERTER ; 4.142 ; 4.142 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[2]      ; clk_divider:clock_divider|INVERTER ; 4.917 ; 4.917 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[3]      ; clk_divider:clock_divider|INVERTER ; 4.532 ; 4.532 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[4]      ; clk_divider:clock_divider|INVERTER ; 4.287 ; 4.287 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[5]      ; clk_divider:clock_divider|INVERTER ; 4.289 ; 4.289 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[6]      ; clk_divider:clock_divider|INVERTER ; 4.779 ; 4.779 ; Rise       ; clk_divider:clock_divider|INVERTER ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Q_CENT_L[*]  ; clk_divider:clock_divider|INVERTER ; 3.745 ; 3.745 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[0] ; clk_divider:clock_divider|INVERTER ; 3.746 ; 3.746 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[1] ; clk_divider:clock_divider|INVERTER ; 3.745 ; 3.745 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[2] ; clk_divider:clock_divider|INVERTER ; 3.754 ; 3.754 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[3] ; clk_divider:clock_divider|INVERTER ; 3.752 ; 3.752 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[4] ; clk_divider:clock_divider|INVERTER ; 3.869 ; 3.869 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[5] ; clk_divider:clock_divider|INVERTER ; 3.878 ; 3.878 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[6] ; clk_divider:clock_divider|INVERTER ; 3.881 ; 3.881 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_CENT_M[*]  ; clk_divider:clock_divider|INVERTER ; 4.071 ; 4.071 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[0] ; clk_divider:clock_divider|INVERTER ; 4.363 ; 4.363 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[1] ; clk_divider:clock_divider|INVERTER ; 4.071 ; 4.071 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[2] ; clk_divider:clock_divider|INVERTER ; 4.218 ; 4.218 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[3] ; clk_divider:clock_divider|INVERTER ; 4.783 ; 4.783 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[4] ; clk_divider:clock_divider|INVERTER ; 4.530 ; 4.530 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[5] ; clk_divider:clock_divider|INVERTER ; 4.537 ; 4.537 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[6] ; clk_divider:clock_divider|INVERTER ; 4.369 ; 4.369 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_L[*]       ; clk_divider:clock_divider|INVERTER ; 4.132 ; 4.132 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[0]      ; clk_divider:clock_divider|INVERTER ; 4.274 ; 4.274 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[1]      ; clk_divider:clock_divider|INVERTER ; 4.569 ; 4.569 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[2]      ; clk_divider:clock_divider|INVERTER ; 4.485 ; 4.485 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[3]      ; clk_divider:clock_divider|INVERTER ; 4.565 ; 4.565 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[4]      ; clk_divider:clock_divider|INVERTER ; 4.153 ; 4.153 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[5]      ; clk_divider:clock_divider|INVERTER ; 4.382 ; 4.382 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[6]      ; clk_divider:clock_divider|INVERTER ; 4.132 ; 4.132 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_M[*]       ; clk_divider:clock_divider|INVERTER ; 4.024 ; 4.024 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[0]      ; clk_divider:clock_divider|INVERTER ; 4.427 ; 4.427 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[1]      ; clk_divider:clock_divider|INVERTER ; 4.024 ; 4.024 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[2]      ; clk_divider:clock_divider|INVERTER ; 4.778 ; 4.778 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[3]      ; clk_divider:clock_divider|INVERTER ; 4.407 ; 4.407 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[4]      ; clk_divider:clock_divider|INVERTER ; 4.166 ; 4.166 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[5]      ; clk_divider:clock_divider|INVERTER ; 4.168 ; 4.168 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[6]      ; clk_divider:clock_divider|INVERTER ; 4.640 ; 4.640 ; Rise       ; clk_divider:clock_divider|INVERTER ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                               ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -2.800  ; -2.549 ; N/A      ; N/A     ; -1.380              ;
;  CLK                                ; -2.800  ; -2.549 ; N/A      ; N/A     ; -1.380              ;
;  clk_divider:clock_divider|INVERTER ; -1.965  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                     ; -85.809 ; -2.549 ; 0.0      ; 0.0     ; -52.38              ;
;  CLK                                ; -59.820 ; -2.549 ; N/A      ; N/A     ; -36.380             ;
;  clk_divider:clock_divider|INVERTER ; -25.989 ; 0.000  ; N/A      ; N/A     ; -16.000             ;
+-------------------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PB_0      ; CLK        ; 5.266 ; 5.266 ; Rise       ; CLK             ;
; PB_1      ; CLK        ; 4.787 ; 4.787 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PB_0      ; CLK        ; -2.729 ; -2.729 ; Rise       ; CLK             ;
; PB_1      ; CLK        ; -2.467 ; -2.467 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                               ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Q_CENT_L[*]  ; clk_divider:clock_divider|INVERTER ; 7.173 ; 7.173 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[0] ; clk_divider:clock_divider|INVERTER ; 6.878 ; 6.878 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[1] ; clk_divider:clock_divider|INVERTER ; 6.878 ; 6.878 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[2] ; clk_divider:clock_divider|INVERTER ; 6.888 ; 6.888 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[3] ; clk_divider:clock_divider|INVERTER ; 6.891 ; 6.891 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[4] ; clk_divider:clock_divider|INVERTER ; 7.160 ; 7.160 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[5] ; clk_divider:clock_divider|INVERTER ; 7.173 ; 7.173 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[6] ; clk_divider:clock_divider|INVERTER ; 7.157 ; 7.157 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_CENT_M[*]  ; clk_divider:clock_divider|INVERTER ; 9.451 ; 9.451 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[0] ; clk_divider:clock_divider|INVERTER ; 8.772 ; 8.772 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[1] ; clk_divider:clock_divider|INVERTER ; 8.103 ; 8.103 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[2] ; clk_divider:clock_divider|INVERTER ; 8.423 ; 8.423 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[3] ; clk_divider:clock_divider|INVERTER ; 9.451 ; 9.451 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[4] ; clk_divider:clock_divider|INVERTER ; 9.178 ; 9.178 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[5] ; clk_divider:clock_divider|INVERTER ; 9.035 ; 9.035 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[6] ; clk_divider:clock_divider|INVERTER ; 8.611 ; 8.611 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_L[*]       ; clk_divider:clock_divider|INVERTER ; 8.929 ; 8.929 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[0]      ; clk_divider:clock_divider|INVERTER ; 8.226 ; 8.226 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[1]      ; clk_divider:clock_divider|INVERTER ; 8.918 ; 8.918 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[2]      ; clk_divider:clock_divider|INVERTER ; 8.710 ; 8.710 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[3]      ; clk_divider:clock_divider|INVERTER ; 8.929 ; 8.929 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[4]      ; clk_divider:clock_divider|INVERTER ; 7.956 ; 7.956 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[5]      ; clk_divider:clock_divider|INVERTER ; 8.540 ; 8.540 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[6]      ; clk_divider:clock_divider|INVERTER ; 7.894 ; 7.894 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_M[*]       ; clk_divider:clock_divider|INVERTER ; 9.106 ; 9.106 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[0]      ; clk_divider:clock_divider|INVERTER ; 8.986 ; 8.986 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[1]      ; clk_divider:clock_divider|INVERTER ; 7.656 ; 7.656 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[2]      ; clk_divider:clock_divider|INVERTER ; 9.106 ; 9.106 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[3]      ; clk_divider:clock_divider|INVERTER ; 8.565 ; 8.565 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[4]      ; clk_divider:clock_divider|INVERTER ; 7.952 ; 7.952 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[5]      ; clk_divider:clock_divider|INVERTER ; 7.981 ; 7.981 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[6]      ; clk_divider:clock_divider|INVERTER ; 8.829 ; 8.829 ; Rise       ; clk_divider:clock_divider|INVERTER ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port    ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+
; Q_CENT_L[*]  ; clk_divider:clock_divider|INVERTER ; 3.745 ; 3.745 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[0] ; clk_divider:clock_divider|INVERTER ; 3.746 ; 3.746 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[1] ; clk_divider:clock_divider|INVERTER ; 3.745 ; 3.745 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[2] ; clk_divider:clock_divider|INVERTER ; 3.754 ; 3.754 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[3] ; clk_divider:clock_divider|INVERTER ; 3.752 ; 3.752 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[4] ; clk_divider:clock_divider|INVERTER ; 3.869 ; 3.869 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[5] ; clk_divider:clock_divider|INVERTER ; 3.878 ; 3.878 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_L[6] ; clk_divider:clock_divider|INVERTER ; 3.881 ; 3.881 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_CENT_M[*]  ; clk_divider:clock_divider|INVERTER ; 4.071 ; 4.071 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[0] ; clk_divider:clock_divider|INVERTER ; 4.363 ; 4.363 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[1] ; clk_divider:clock_divider|INVERTER ; 4.071 ; 4.071 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[2] ; clk_divider:clock_divider|INVERTER ; 4.218 ; 4.218 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[3] ; clk_divider:clock_divider|INVERTER ; 4.783 ; 4.783 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[4] ; clk_divider:clock_divider|INVERTER ; 4.530 ; 4.530 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[5] ; clk_divider:clock_divider|INVERTER ; 4.537 ; 4.537 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_CENT_M[6] ; clk_divider:clock_divider|INVERTER ; 4.369 ; 4.369 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_L[*]       ; clk_divider:clock_divider|INVERTER ; 4.132 ; 4.132 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[0]      ; clk_divider:clock_divider|INVERTER ; 4.274 ; 4.274 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[1]      ; clk_divider:clock_divider|INVERTER ; 4.569 ; 4.569 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[2]      ; clk_divider:clock_divider|INVERTER ; 4.485 ; 4.485 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[3]      ; clk_divider:clock_divider|INVERTER ; 4.565 ; 4.565 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[4]      ; clk_divider:clock_divider|INVERTER ; 4.153 ; 4.153 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[5]      ; clk_divider:clock_divider|INVERTER ; 4.382 ; 4.382 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_L[6]      ; clk_divider:clock_divider|INVERTER ; 4.132 ; 4.132 ; Rise       ; clk_divider:clock_divider|INVERTER ;
; Q_M[*]       ; clk_divider:clock_divider|INVERTER ; 4.024 ; 4.024 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[0]      ; clk_divider:clock_divider|INVERTER ; 4.427 ; 4.427 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[1]      ; clk_divider:clock_divider|INVERTER ; 4.024 ; 4.024 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[2]      ; clk_divider:clock_divider|INVERTER ; 4.778 ; 4.778 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[3]      ; clk_divider:clock_divider|INVERTER ; 4.407 ; 4.407 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[4]      ; clk_divider:clock_divider|INVERTER ; 4.166 ; 4.166 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[5]      ; clk_divider:clock_divider|INVERTER ; 4.168 ; 4.168 ; Rise       ; clk_divider:clock_divider|INVERTER ;
;  Q_M[6]      ; clk_divider:clock_divider|INVERTER ; 4.640 ; 4.640 ; Rise       ; clk_divider:clock_divider|INVERTER ;
+--------------+------------------------------------+-------+-------+------------+------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; CLK                                ; CLK                                ; 820      ; 0        ; 0        ; 0        ;
; clk_divider:clock_divider|INVERTER ; CLK                                ; 1        ; 1        ; 0        ; 0        ;
; CLK                                ; clk_divider:clock_divider|INVERTER ; 65       ; 0        ; 0        ; 0        ;
; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 296      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; CLK                                ; CLK                                ; 820      ; 0        ; 0        ; 0        ;
; clk_divider:clock_divider|INVERTER ; CLK                                ; 1        ; 1        ; 0        ; 0        ;
; CLK                                ; clk_divider:clock_divider|INVERTER ; 65       ; 0        ; 0        ; 0        ;
; clk_divider:clock_divider|INVERTER ; clk_divider:clock_divider|INVERTER ; 296      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 21    ; 21   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 02 20:57:04 2024
Info: Command: quartus_sta digital_cronometer -c digital_cronometer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'digital_cronometer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name clk_divider:clock_divider|INVERTER clk_divider:clock_divider|INVERTER
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.800
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.800       -59.820 CLK 
    Info (332119):    -1.965       -25.989 clk_divider:clock_divider|INVERTER 
Info (332146): Worst-case hold slack is -2.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.549        -2.549 CLK 
    Info (332119):     0.391         0.000 clk_divider:clock_divider|INVERTER 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -36.380 CLK 
    Info (332119):    -0.500       -16.000 clk_divider:clock_divider|INVERTER 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.840
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.840       -12.205 CLK 
    Info (332119):    -0.417        -5.138 clk_divider:clock_divider|INVERTER 
Info (332146): Worst-case hold slack is -1.592
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.592        -1.592 CLK 
    Info (332119):     0.215         0.000 clk_divider:clock_divider|INVERTER 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -36.380 CLK 
    Info (332119):    -0.500       -16.000 clk_divider:clock_divider|INVERTER 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4555 megabytes
    Info: Processing ended: Mon Dec 02 20:57:05 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


