\newpage
\section*{4. L\'{o}gica Combinacional}
Un circuito consiste en variables de entrada, compuertas l\'{o}gicas y
variables de salida. Las $n$ variables de entrada provienen de una fuente externa,
las $m$ variables de salidas van a un destino externo. Si se incluyen registros de
almacenamiento entonces se considera un circuito secuencial.
Con $n$ variables de entrada hay $2^n$ posibles combinaciones de entradas binarias.
Para cada una hay un posible valor de salida. Por tanto es posible especificar una
tabla de verdad con los valores de salida para cada combinaci\'{o}n de entradas.

Se presentar\'{a} circuitos combinacionales est\'{a}ndar m\'{a}s importantes, como
los sumadores, restadores, comparadores, decodificadores, codificadores, multiplexores,
desmultiplexores.
Estos componentes se fabrican como circuitos MSI (Medium Scale Integration) y tambi\'{e}n
se usan como celdas est\'{a}ndar en circuitos VSLI complejos tanto como ASIC.

\subsection*{4.1. Procedimiento de an\'{a}lisis}
Se refiere a deducir la funci\'{o}n l\'{o}gica que realiza el circuito. Este proceso
parte de un diagrama l\'{o}gico dado y culmina en conjunto de funciones booleanas, una
tabla de verdad o una posible explicaci\'{o}n del funcionamiento del circuito.
\medbreak

\begin{itemize}
    \item
          El primer paso es asegurarse que el circuito sea combinacional y no secuencial. Lo cual
          se puede asegurar si no hay elementos de almacenamiento o trayectorias de retroalimentaci\'{o}n.
    \item
          Una vez asegurado se procede a obtener las funciones booleanas de salida o la tabla de verdad.
\end{itemize}

\subsubsection*{4.1.1 Pasos para obtener las funciones booleanas de salida}
\begin{enumerate}
    \item Rotular con s\'{i}mbolos arbitrarios todas las salidas de compuerta que son
          funci\'{o}n de variables de entrada. Determinar esto para cada salida de compuerta.
    \item Rotular con s\'{i}mbolos arbitrarios las compuertas que son funci\'{o}n de
          variables de entrada y de compuertas previamente rotuladas.
    \item Repetir el paso 2 hasta obtener las salidas del circuito.
    \item Obtener las funciones booleanas de salida en t\'{e}rminos de las variables de entrada.
\end{enumerate}

\subsubsection*{4.1.2 Deducci\'{o}n de la tabla de verdad}
\begin{enumerate}
    \item Determinar el n\'{u}mero de variables de entrada del circuito, paran $n$ entradas,
          forme $2^n$ posibles combinaciones y bosqueje una lista de $0$ a $2^n - 1$.
    \item Rotular las salidas de las compuertas selectas con s\'{i}mbolos arbitrarios.
    \item Obtener la tabla de verdad para las salidas de las compuertas que son funci\'{o}n
          \'{u}nicamente de las variables de entrada.
    \item Obtener la tabla de verdad para las salidas de las compuertas que son funci\'{o}n
          de valores previamente definidos.
\end{enumerate}

\subsection*{4.2. Procedimiento de dise\~{n}o}
Parte de la especificaci\'{o}n del problema y culmina en un diagrama l\'{o}gico de circuitos
o un conjunto de funciones booleanas a partir de las cuales se puede obtener un diagrama l\'{o}gico.

\subsubsection*{4.2.1. Pasos para obtener el diagrama l\'{o}gico}
\begin{enumerate}
    \item Deducir el n\'{u}mero requerido de entradas y salidas; asignar s\'{i}mbolos a cada una.
    \item Deducir la tabla de verdad que define la relaci\'{o}n  entre las entradas y las salidas.
    \item Obtener las funciones booleanas simplificadas para cada salida en funci\'{o}n de las entradas.
    \item Dibujar el diagrama l\'{o}gico y verificar que el dise\~{n}o sea correcto.
\end{enumerate}

La tabla de verdad de un circuito combinacional consta de columnas de entrada y columnas de salida.
Las columnas de entrada se obtinen de los $2^n$ n\'{u}meros binarios para las $n$ variables de entrada.
Los valores binarios de salida se deducen de las especificaciones planteadas. Tales especificaciones
suelen ser incompletas, y cualquier interpretaci\'{o}n err\'{o}nea podr\'{i}a dar pie a una tabla de verdad
incorrecta.

Las funciones de salida se simplifican con cualquier m\'{e}todo disponible, as\'{i} como mapas de karnaugh,
manipulaci\'{o}n algebraica, o un programa de computadora.

\subsection*{4.3. Sumador-restador binario}
Es un circuito combinacional que realiza operaciones aritm\'{e}ticas de suma y resta con n\'{u}meros
binarios.
\newpage

\subsubsection*{4.3.1 Semisumador}
Necesita dos entradas binarias y dos salidas binarias. Las variables de entrada designan los bits sumandos;
las salidas, la suma y el acarreo. Las funciones booleanas simplificadas para las dos salidas se obtienen
directamente de la tabla de verdad. Estas son:
\begin{align*}
    S & = x'y + xy' \rightarrow x \oplus y \\
    C & = xy
\end{align*}

\begin{flushleft}
    La tabla de verdad ser\'{i}a:
\end{flushleft}

\begin{table}[h]
    \centering
    \begin{tabular}{cc|cc}
        \toprule
        $x$ & $y$ & $C$ & $S$ \\
        \midrule
        0   & 0   & 0   & 0   \\
        0   & 1   & 0   & 1   \\
        1   & 0   & 0   & 1   \\
        1   & 1   & 1   & 0   \\
        \bottomrule
    \end{tabular}
    \caption{Semisumador}
\end{table}

\subsubsection*{4.3.2 Sumador completo}
Necesita tres entradas binarias y dos salidas binarias. Las variables de entrada designan los bits sumandos
y el acarreo de entrada; las salidas, la suma y el acarreo de salida. Las funciones booleanas simplificadas
para las dos salidas se obtienen directamente de la tabla de verdad. Estas son:
\begin{align*}
    S & = x'y'z + xyz' + xy'z' + xyz \rightarrow x \oplus y \oplus z \\
    C & = xy + xz + yz
\end{align*}

\begin{flushleft}
    La tabla de verdad ser\'{i}a:
\end{flushleft}

\begin{table}[h]
    \centering
    \begin{tabular}{ccc|cc}
        \toprule
        $x$ & $y$ & $z$ & $C$ & $S$ \\
        \midrule
        0   & 0   & 0   & 0   & 0   \\
        0   & 0   & 1   & 0   & 1   \\
        0   & 1   & 0   & 0   & 1   \\
        0   & 1   & 1   & 1   & 0   \\
        1   & 0   & 0   & 0   & 1   \\
        1   & 0   & 1   & 1   & 0   \\
        1   & 1   & 0   & 1   & 0   \\
        1   & 1   & 1   & 1   & 1   \\
        \bottomrule
    \end{tabular}
    \caption{Sumador completo}
\end{table}

\newpage
\subsubsection*{4.3.3 Sumador binario}
Produce la suma aritm\'{e}tica de dos n\'{u}meros binarios. Es posible construirlo con
sumadores completos dispuestos en cascada, conectando el acarreo de salida de un sumador
completo al acarreo de entrada del siguiente.

\subsubsection*{4.3.4 Restador binario}
La forma m\'{a}s conveniente de efectuar la resta de n\'{u}meros binarios sin signo es
utilizando complementos. La resta de $A - B$ se efect\'{u}a obteniendo el complemento
a dos de $B$ y sum\'{a}ndolo a $A$. El complemento a dos de un n\'{u}mero binario se
obtiene calculando el complemento a uno y sum\'{a}ndole 1 al par de bits menos significativo.
El complemento a uno se implementa con inversores y el 1 se suma a trav\'{e}s de un acarreo
de entrada.

Las operaciones de suma y resta se pueden combinar en un solo circuito que tiene un sumador
binario compartido. Esto se realiza con la inclusi\'{o}n de una compuerta XOR con cada sumador
completo. Agregando una entrada de control $M$ para decidir si se efect\'{u}a una suma o una
resta, se obtiene un sumador-restador binario.

\subsubsection*{4.3.5 Sumador decimal}
Un sumador decimal requiere como m\'{i}nimo nueve entradas y cinco salidas, ya que se requieren
cuatro bits para codificar cada d\'{i}gito decimal y el circuito necesita un acarreo de entrada y
uno de salida. Se puede implementar utilizando el c\'{o}digo BCD.

\subsection*{4.4. Multiplicador binario}
La multiplicaci\'{o}n de n\'{u}meros binarios se efect\'{u}a igual que la de n\'{u}meros decimales.
El multiplicando se multiplica por cada bit del multiplicador, comenzando por el menos significativo.
Cada una de estas multiplicaciones forma un producto parcial. Los productos parciales se suman para
obtener el producto final.
\begin{flushleft}
    Para construir un multiplicador se requiere:
\end{flushleft}
\begin{itemize}
    \item Multiplicador de $J$ bits.
    \item Multiplicando de $K$ bits.
    \item $(J \times K)$ compuertas AND.
    \item $(J - 1)$ sumadores de $K$ bits.
\end{itemize}
Se obtiene un producto de $(J + K)$ bits.

\subsection*{4.5 Comparador de magnitudes}
La comparaci\'{o}n de dos n\'{u}meros es una operaci\'{o}n que determina si un n\'{u}mero es mayor que,
menor que o igual a otro n\'{u}mero. \textit{Un comparador de magnitudes} es un circuito combinacional
que compara dos n\'{u}meros, $A$ y $B$, y determina sus magnitudes relativas. El resultado de la comparaci\'{o}n
se especifica con tres variables binarias que indican si $A > B \vee A = B \vee A < B$.

\begin{flushleft}
    Si queremos comparar los siguientes dos n\'{u}meros binarios:
\end{flushleft}
\begin{center}
    $A = A_3A_2A_1A_0$ \\
    $B = B_3B_2B_1B_0$
\end{center}
\begin{flushleft}
    Cada letra con sub\'{i}ndice representa uno de los d\'{i}gitos del n\'{u}mero. Los dos n\'{u}meros son
    iguales si todos los pares de d\'{i}gitos significativos son iguales.
\end{flushleft}
\begin{center}
    $A_3 = B_3$ \\
    $A_2 = B_2$ \\
    $A_1 = B_1$ \\
    $A_0 = B_0$
\end{center}
\begin{flushleft}
    Se puede implementar con una funci\'{o}n XNOR as\'{i}:
\end{flushleft}
\begin{center}
    $x_i = A_iB_i + A_i'B_i'$ \quad para $i = 0, 1, 2, 3$
\end{center}
\begin{flushleft}
    donde $x_i = 1$ \'{u}nicamente si los dos bits de la posici\'{o}n $i$ son iguales.
    Para que exista la condici\'{o}n de igualdad, las $x_i$ deben ser todas 1. Lo que implica una
    operaci\'{o}n AND de todas las variables.
\end{flushleft}
\begin{center}
    $(A = B) = x_3x_2x_1x_0$
\end{center}
\begin{flushleft}
    Para determinar si $A > B \vee A < B$, se inspeccionan las magnitudes relativas de pares de d\'{i}gitos
    significativos, comenzando por el m\'{a}s significativo. Si los dos d\'{i}gitos son iguales, se comparar\'{a}
    el siguiente par de d\'{i}gitos menos significativos; as\'{i} sucesivamente hasta encontrar un par de d\'{i}gitos
    distinto.
\end{flushleft}
\begin{center}
    Si $A = 1 \wedge B = 0$ \quad entonces \quad $A > B$, \\
    Si $A = 0 \wedge B = 1$ \quad entonces \quad $A < B$
\end{center}
\begin{flushleft}
    Esta comparaci\'{o}n sucesiva se expresa l\'{o}gicamente con las dos funciones booleanas:
\end{flushleft}
\begin{center}
    $(A > B) = A_3B_3' + x_3A_2B_2' + x_3x_2A_1B_1' + x_3x_2x_1A_0B_0'$, \\
    $(A < B) = A_3'B_3 + x_3A_2'B_2 + x_3x_2A_1'B_1 + x_3x_2x_1A_0'B_0$
\end{center}
\begin{flushleft}
    Los s\'{i}mbolos $(A > B) \wedge (A < B)$ son variables binarias de salida que valen 1 cuando $A > B$ y $A < B$,
    respectivamente.
\end{flushleft}

\subsection*{4.6. Decodificadores}
En los sistemas digitales, las cantidades discretas de informaci\'{o}n se representan con c\'{o}digos binarios.
Un c\'{o}digo binario de $n$ bits puede representar hasta $2^n$ cantidades distintas.
\begin{center}
    Un \textit{decodificador} es un circuito combinacional que convierte la informaci\'{o}n binaria de \textbf{$n$ l\'{i}neas
    de entrada} a un m\'{a}ximo de \textbf{$2^n$ l\'{i}neas de salida.}
\end{center}
\begin{flushleft}
    Aunque podr\'{i}a tener un n\'{u}mero menor de l\'{i}neas de salida, as\'{i}: \\
    \begin{center}
        $(dec): n$ a $m$ l\'{i}neas de salida, donde $\quad m \leq 2^n$
    \end{center}
\end{flushleft}

Un decodificador podr\'{i}a operar con salidas complementadas o no complementadas. Podr\'{i}a tener
una entrada de habilitaci\'{o}n que debe satisfacer una condici\'{o}n l\'{o}gica dada para habilitar
el circuito. Un \textit{decodificador} con entrada de habilitaci\'{o}n puede funcionar como \textbf{desmultiplexor}.
Un \textit{desmultiplexor} es un circuito que recibe informaci\'{o}n de una sola l\'{i}nea y la dirige a una
de $2^n$ l\'{i}neas de salida.

Dado que se obtienen operaciones de decodificador y desmultiplexor con el mismo circuito, decimos que un
decodificador con entrada de habilitaci\'{o}n es un \textit{decodificador/desmultiplexor}.
Es posible conectar los decodificadores con entradas de habilitaci\'{o}n unos con otros para formar un circuito
decodificador m\'{a}s grande.

\subsection*{4.7. Codificadores}
Un codificador es un circuito digital que efect\'{u}a la operaci\'{o}n inversa de un decodificador. Un codificador
tiene $2^n$ (o menos) l\'{i}neas de entrada y $n$ l\'{i}neas de salida. Estas \'{u}ltimas generan el valor c\'{o}digo
binario correspondiente al valor de entrada. Un ejemplo es de octal a binario. Tiene ocho entradas, y tres salidas que
generan el n\'{u}mero binario correspondiente. Se supone que s\'{o}lo una entrada es igual a 1 en cualquier momento dado.

\begin{table}[h]
    \centering
    \begin{tabular}{cccccccc|ccc}
        \toprule
        \multicolumn{8}{c}{Entradas} & \multicolumn{3}{c}{Salidas}                                                                   \\
        \midrule
        $D_0$                        & $D_1$                       & $D_2$ & $D_3$ & $D_4$ & $D_5$ & $D_6$ & $D_7$ & $x$ & $y$ & $z$ \\
        \midrule
        1                            & 0                           & 0     & 0     & 0     & 0     & 0     & 0     & 0   & 0   & 0   \\
        0                            & 1                           & 0     & 0     & 0     & 0     & 0     & 0     & 0   & 0   & 1   \\
        0                            & 0                           & 1     & 0     & 0     & 0     & 0     & 0     & 0   & 1   & 0   \\
        0                            & 0                           & 0     & 1     & 0     & 0     & 0     & 0     & 0   & 1   & 1   \\
        0                            & 0                           & 0     & 0     & 1     & 0     & 0     & 0     & 1   & 0   & 0   \\
        0                            & 0                           & 0     & 0     & 0     & 1     & 0     & 0     & 1   & 0   & 1   \\
        0                            & 0                           & 0     & 0     & 0     & 0     & 1     & 0     & 1   & 1   & 0   \\
        0                            & 0                           & 0     & 0     & 0     & 0     & 0     & 1     & 1   & 1   & 1   \\
        \bottomrule
    \end{tabular}
    \caption{Codificador octal a binario}
\end{table}

Se puede implementar con compuertas OR cuyas salidas se determinan directamente de la tabla de verdad.
\begin{align*}
    z & = D_1 + D_3 + D_5 + D_7 \\
    y & = D_2 + D_3 + D_6 + D_7 \\
    x & = D_4 + D_5 + D_6 + D_7
\end{align*}

\subsubsection*{4.7.1 Codificador con prioridad}
Un codificador con prioridad es un circuito codificador que incluye una funci\'{o}n de prioridad. Funciona
de tal manera que si dos o m\'{a}s entradas son 1 al mismo tiempo, la salida prioritaria tendr\'{a} precedencia.

\begin{table}[h]
    \centering
    \begin{tabular}{cccc c ccc}
        \toprule
        \multicolumn{4}{c}{Entradas} &       & \multicolumn{3}{c}{Salidas}                              \\
        \cmidrule{1-4} \cmidrule{6-8}
        $D_0$                        & $D_1$ & $D_2$                       & $D_3$ &  & $x$ & $y$ & $V$ \\
        \midrule
        0                            & 0     & 0                           & 0     &  & X   & X   & 0   \\
        1                            & 0     & 0                           & 0     &  & 0   & 0   & 1   \\
        X                            & 1     & 0                           & 0     &  & 0   & 1   & 1   \\
        X                            & X     & 1                           & 0     &  & 1   & 0   & 1   \\
        X                            & X     & X                           & 1     &  & 1   & 1   & 1   \\
        \bottomrule
    \end{tabular}
    \caption{Codificador con prioridad}
\end{table}

La salida V es un indicador de un bit v\'{a}lido  que adquiere el valor de 1 cuando una o m\'{a}s entradas son 1.
Si todas las entradas son 0, la entrada no ser\'{a} v\'{a}lida y V ser\'{a} 0. En tal caso, las otras dos salidas
no se inspeccionar\'{a}n y se especifican como condiciones de indiferencia.

Cuanto m\'{a}s alto sea el sub\'{i}ndice de una entrada, mayor prioridad tendr\'{a} esa entrada. La entrada $D_3$
es la de mayor prioridad, as\'{i} que si es 1, la salida $xy$ ser\'{a} 11, sin importar el valor de las demas entradas.

Las expresiones booleanas simplificadas se obtienen por medio de mapas, la condici\'{o}n para la salida $V$ es una funci\'{o}n
OR de todas las variables de entrada.
\begin{align*}
    x & = D_2 + D_3             \\
    y & = D_3 + D_1D_2'         \\
    V & = D_0 + D_1 + D_2 + D_3
\end{align*}

\subsection*{4.8. Multiplexores}
Un multiplexor es un circuito combinacional que selecciona informaci\'{o}n binaria de una de muchas l\'{i}neas
de entrada y la env\'{i}a a una sola l\'{i}nea de salida. La selecci\'{o}n de la l\'{i}nea de entrada se controla
con un conjunto de l\'{i}neas de selecci\'{o}n. Normalmente hay $2^n$ l\'{i}neas de entrada y $n$ l\'{i}neas de
selecci\'{o}n cuyas combinaciones determinan cu\'{a}l entrada se selcciona. En diagramas de bloques es com\'{u}n
rotular los multiplexores como \textit{MUX}.

Los multiplexores se denominan como \textit{selectores de datos}, pues seleccionan una de varias entradas y dirigen
la informaci\'{o}n binaria a la l\'{i}nea de salida.

Las compuertas AND y los inversores del multiplexor semejan un circuito decodificador, de hecho, decodifican las l\'{i}neas
de selecci\'{o}n de entrada. \textbf{En general un multiplexor de $2^n$ l\'{i}neas a 1 se construye a partir de un decodificador de
$n$ l\'{i}neas a $2^n$ l\'{i}neas}, una para cada compuerta AND. Las salidas de las compuertas AND se conectan a una compuerta OR.

El tama\~{n}o del multiplexor se especifica por el n\'{u}mero de l\'{i}neas de entrada de datos que tiene $(2^n)$ y la \'{u}nica l\'{i}nea
de salida. El n\'{u}mero de l\'{i}neas de selecci\'{o}n de entrada es $n$. Podr\'{i}an tener una entrada de habilitaci\'{o}n que
controla el funcionamiento de la unidad.

\subsubsection*{4.8.1 Multiplexor de 2-1}

El siguiente ejemplo muestra un multiplexor de 2-1 que tiene dos entradas de datos $D_0$ y $D_1$ y una entrada de selecci\'{o}n $S$.
La entrada de selecci\'{o}n determina cu\'{a}l de las dos entradas de datos se env\'{i}a a la salida. Si $S = 0$, la entrada de datos $D_0$
se env\'{i}a a la salida. Si $S = 1$, la entrada de datos $D_1$ se env\'{i}a a la salida.

\begin{table}[h]
    \centering
    \begin{tabular}{c|cc|c}
        \toprule
        $S$ & $D_0$ & $D_1$ & $O$ \\
        \midrule
        0   & 0     & 0     & 0   \\
        0   & 0     & 1     & 0   \\
        0   & 1     & 0     & 1   \\
        0   & 1     & 1     & 1   \\
        1   & 0     & 0     & 0   \\
        1   & 0     & 1     & 1   \\
        1   & 1     & 0     & 0   \\
        1   & 1     & 1     & 1   \\
        \bottomrule
    \end{tabular}
    \caption{Tabla de verdad de un multiplexor de 2-1}
\end{table}

\subsubsection*{Multiplexor de 2-1 simplificado}

\begin{table}[h]
    \centering
    \begin{tabular}{c|c}
        \toprule
        $S$ & $O$   \\
        \midrule
        0   & $D_0$ \\
        1   & $D_1$ \\
        \bottomrule
    \end{tabular}
    \caption{Tabla de verdad de un multiplexor de 2-1}
\end{table}

\subsubsection*{4.8.2 Multiplexor de 4-1}
El siguiente ejemplo muestra un multiplexor de 4-1 que tiene cuatro entradas de datos $D_0$, $D_1$, $D_2$ y $D_3$ y dos entradas de
selecci\'{o}n $S_0$ y $S_1$. Las entradas de selecci\'{o}n determinan cu\'{a}l de las cuatro entradas de datos se env\'{i}a a la salida.

\begin{table}[h]
    \centering
    \begin{tabular}{cc|c}
        \toprule
        $S_0$ & $S_1$ & $O$   \\
        \midrule
        0     & 0     & $D_0$ \\
        0     & 1     & $D_1$ \\
        1     & 0     & $D_2$ \\
        1     & 1     & $D_3$ \\
        \bottomrule
    \end{tabular}
    \caption{Tabla de verdad de un multiplexor de 4-1}
\end{table}

\subsubsection*{4.8.3 Multiplexor de 8-1}
El siguiente ejemplo muestra un multiplexor de 8-1 que tiene ocho entradas de datos $D_0$, $D_1$, $D_2$, $D_3$, $D_4$, $D_5$, $D_6$ y $D_7$
y tres entradas de selecci\'{o}n $S_0$, $S_1$ y $S_2$. Las entradas de selecci\'{o}n determinan cu\'{a}l de las ocho entradas de datos se env\'{i}a a la salida.

\begin{table}[h]
    \centering
    \begin{tabular}{ccc|c}
        \toprule
        $S_0$ & $S_1$ & $S_2$ & $O$   \\
        \midrule
        0     & 0     & 0     & $D_0$ \\
        0     & 0     & 1     & $D_1$ \\
        0     & 1     & 0     & $D_2$ \\
        0     & 1     & 1     & $D_3$ \\
        1     & 0     & 0     & $D_4$ \\
        1     & 0     & 1     & $D_5$ \\
        1     & 1     & 0     & $D_6$ \\
        1     & 1     & 1     & $D_7$ \\
        \bottomrule
    \end{tabular}
    \caption{Tabla de verdad de un multiplexor de 8-1}
\end{table}

\subsection*{4.9. Desmultiplexores}
Un desmultiplexor es un circuito combinacional que selecciona informaci\'{o}n binaria de una l\'{i}nea de entrada y la env\'{i}a
a una de $2^n$ l\'{i}neas de salida. La selecci\'{o}n de la l\'{i}nea de salida se controla con un conjunto de l\'{i}neas de selecci\'{o}n.
Se puede rotular a los desmultiplexores como \textit{DMUX}.
El desmultiplexor solo funciona cuando la entrada de habilitaci\'{o}n es 1. Cuando es 0, todas las l\'{i}neas de salida son 0.

Es utilizado cuando se requiere enviar informaci\'{o}n a varios dispositivos, es similar a un decodificador pero la diferencia es que
el decodificador es usado para seleccionar una de $2^n$ l\'{i}neas de salida, mientras que el desmultiplexor se utiliza para enviar la
informaci\'{o}n a una de $2^n$ l\'{i}neas de salida.
Tambi\'{e}n es llamado como un \textit{distribuidor de datos}, pues distribuye la informaci\'{o}n binaria de una l\'{i}nea de entrada a una
de varias l\'{i}neas de salida.

\subsubsection*{4.9.1 Desmultiplexor de 1-2}
En el siguiente ejemplo, muestra un desmultiplexor de 1-2 que tiene una entrada de datos $D$ y una entrada de selecci\'{o}n $S$.
La entrada de selecci\'{o}n determina cu\'{a}l de las dos l\'{i}neas de salida, $O_0$ u $O_1$, se env\'{i}a a la salida.

\begin{table}[h]
    \centering
    \begin{tabular}{cc|cc}
        \toprule
        $D$ & $S$ & $O_0$ & $O_1$ \\
        \midrule
        0   & 0   & 0     & 0     \\
        0   & 1   & 0     & 0     \\
        1   & 0   & 1     & 0     \\
        1   & 1   & 0     & 1     \\
        \bottomrule
    \end{tabular}
    \caption{Tabla de verdad de un desmultiplexor de 1-2}
\end{table}

\subsubsection*{4.9.2 Desmultiplexor de 1-4}
En el siguiente ejemplo, muestra un desmultiplexor de 1-4 que tiene una entrada de datos $D_{in}$ y dos entradas de selecci\'{o}n $S_0$ y $S_1$.
La entrada de datos se env\'{i}a a una de las cuatro l\'{i}neas de salida, $O_0$, $O_1$, $O_2$ o $O_3$, dependiendo del valor de las entradas de selecci\'{o}n.

\begin{table}[h]
    \centering
    \begin{tabular}{ccc|cccc}
        \toprule
        $S_0$ & $S_1$ & $D_{in}$ & $O_0$ & $O_1$ & $O_2$ & $O_3$ \\
        \midrule
        0     & 0     & 0        & 0     & 0     & 0     & 0     \\
        0     & 0     & 1        & 1     & 0     & 0     & 0     \\
        0     & 1     & 0        & 0     & 0     & 0     & 0     \\
        0     & 1     & 1        & 0     & 1     & 0     & 0     \\
        1     & 0     & 0        & 0     & 0     & 0     & 0     \\
        1     & 0     & 1        & 0     & 0     & 1     & 0     \\
        1     & 1     & 0        & 0     & 0     & 0     & 0     \\
        1     & 1     & 1        & 0     & 0     & 0     & 1     \\
        \bottomrule
    \end{tabular}
    \caption{Tabla de verdad de un desmultiplexor de 1-4}
\end{table}
\newpage

\subsubsection*{4.9.3 Desmultiplexor de 1-8}
En el siguiente ejemplo, muestra un desmultiplexor de 1-8 que tiene una entrada de datos $D_{in}$ y tres entradas de selecci\'{o}n $S_0$, $S_1$ y $S_2$.
La entrada de datos se env\'{i}a a una de las ocho l\'{i}neas de salida, $O_0$, $O_1$, $O_2$, $O_3$, $O_4$, $O_5$, $O_6$ o $O_7$, dependiendo del valor de las entradas de selecci\'{o}n.

\begin{table}[h]
    \centering
    \begin{tabular}{ccc|cccccccc}
        \toprule
        $S_0$ & $S_1$ & $S_2$ & $O_0$    & $O_1$    & $O_2$    & $O_3$    & $O_4$    & $O_5$    & $O_6$    & $O_7$    \\
        \midrule
        0     & 0     & 0     & $D_{in}$ & 0        & 0        & 0        & 0        & 0        & 0        & 0        \\
        0     & 0     & 1     & 0        & $D_{in}$ & 0        & 0        & 0        & 0        & 0        & 0        \\
        0     & 1     & 0     & 0        & 0        & $D_{in}$ & 0        & 0        & 0        & 0        & 0        \\
        0     & 1     & 1     & 0        & 0        & 0        & $D_{in}$ & 0        & 0        & 0        & 0        \\
        1     & 0     & 0     & 0        & 0        & 0        & 0        & $D_{in}$ & 0        & 0        & 0        \\
        1     & 0     & 1     & 0        & 0        & 0        & 0        & 0        & $D_{in}$ & 0        & 0        \\
        1     & 1     & 0     & 0        & 0        & 0        & 0        & 0        & 0        & $D_{in}$ & 0        \\
        1     & 1     & 1     & 0        & 0        & 0        & 0        & 0        & 0        & 0        & $D_{in}$ \\
        \bottomrule
    \end{tabular}
    \caption{Tabla de verdad de un desmultiplexor de 1-8}
\end{table}
