{"hands_on_practices": [{"introduction": "理解译码器的工作原理不仅仅是看懂其静态的真值表。本练习将带你进入动态信号的世界，分析在使能信号和选择线随时间变化时，译码器输出的响应。这有助于你掌握关键的数字系统分析技能，即一个输出信号仅在地址线和使能信号**同时**满足条件时才有效。", "problem": "一个数字系统使用一个2-4译码器来生成控制信号。该译码器有两条选择线，分别标记为 $A_1$（最高有效位）和 $A_0$（最低有效位），以及一个高电平有效的使能输入 $E$。它的四个输出是 $Y_0, Y_1, Y_2,$ 和 $Y_3$。该译码器的工作原理如下：如果 $E$ 处于逻辑低电平（'0'），则所有输出均为低电平。如果 $E$ 处于逻辑高电平（'1'），当由选择线 $(A_1 A_0)_2$ 构成的二进制数等于索引 $i$ 时，特定的输出 $Y_i$ 为高电平；所有其他输出保持低电平。\n\n驱动译码器输入的数字信号随时间变化。我们分析该系统在从 $t=0$ 纳秒 (ns) 到 $t=120$ ns 的总时长内的行为。假设所有逻辑电平之间的转换都是瞬时的。输入波形定义如下：\n\n*   使能信号 $E(t)$ 从 $t=10$ ns 开始到 $t=110$ ns（不包括 $t=110$ ns）为逻辑高电平。在分析区间内的所有其他时间，它为逻辑低电平。\n*   选择线 $A_1(t)$ 是一个周期为 50 ns 的周期信号，从 $t=0$ 开始。在每个周期内，它在前 25 ns 保持逻辑高电平，在后 25 ns 保持逻辑低电平。\n*   选择线 $A_0(t)$ 是一个周期为 30 ns 的周期信号，从 $t=0$ 开始。在每个周期内，它在前 15 ns 保持逻辑高电平，在后 15 ns 保持逻辑低电平。\n\n确定在指定的 120 ns 区间内，输出 $Y_2$ 处于逻辑高电平的总时长。答案以数值形式给出，单位为纳秒。", "solution": "译码器输出 $Y_{2}$ 为高电平当且仅当使能为高电平且选择线编码为二进制索引 $10$，即条件为\n$$E=1,\\quad A_{1}=1,\\quad A_{0}=0.$$\n\n根据题目描述，满足每个条件的时间区间如下：\n- 使能为高：$E=1$ 处于 $[10,110)$ 区间。\n- $A_{1}=1$ 处于 $[0,25)\\cup[50,75)\\cup[100,125)$ 区间。\n- $A_{0}=0$ 处于 $[15,30)\\cup[45,60)\\cup[75,90)\\cup[105,120)$ 区间。\n\n因此，$Y_{2}=1$ 的时间是以下区间的交集：\n$$[10,110)\\cap\\left([0,25)\\cup[50,75)\\cup[100,125)\\right)\\cap\\left([15,30)\\cup[45,60)\\cup[75,90)\\cup[105,120)\\right).$$\n\n计算非空的交集区间：\n- $[10,110)\\cap[0,25)\\cap[15,30)=[15,25)$，时长 $25-15=10$ ns。\n- $[10,110)\\cap[50,75)\\cap[45,60)=[50,60)$，时长 $60-50=10$ ns。\n- $[10,110)\\cap[100,125)\\cap[105,120)=[105,110)$，时长 $110-105=5$ ns。\n\n所有其他组合在 $[10,110)$ 区间内均为空集。由于转换是瞬时的，端点贡献的时长为零。将这些时长相加，得到在 $[0,120)$ 区间内 $Y_{2}$ 为高电平的总时间：\n$$10+10+5=25\\ \\text{ns}.$$", "answer": "$$\\boxed{25}$$", "id": "1927584"}, {"introduction": "在掌握了分析译码器动态行为的基础后 ([@problem_id:1927584])，我们现在转向设计。这个实践练习展示了带使能输入的译码器如何成为实现任意布尔逻辑函数的强大工具。通过将译码器视为一个“最小项生成器”，并结合简单的逻辑门，你可以用模块化的方法构建复杂的逻辑，而使能输入则扮演了主控开关的角色。", "problem": "你的任务是为一个小型的化学反应器设计一个安全警报系统。该系统通过一个传感器监控反应器的内部压力，传感器输出一个3位二进制数 $P_2P_1P_0$，其中 $P_2$ 是最高有效位。这些位表示压力水平，其值为0到7之间的整数。该警报系统还有一个主控开关 $M$。\n\n警报信号 $A$ 应被置为'1'（逻辑高电平），当且仅当主控开关激活（$M=1$）且压力水平严格大于5。否则，警报信号必须被置为'0'（逻辑低电平）。\n\n你的设计必须使用以下特定组件来实现：\n1.  一个具有高电平有效输出的3-8译码器。该译码器有三个数据输入（$I_2, I_1, I_0$）、八个输出（$D_0, D_1, \\dots, D_7$）和一个高电平有效使能输入（$E$）。当 $E=1$ 时，与二进制输入值 $i$ 对应的输出线 $D_i$ 为 '1'，所有其他输出为 '0'。当 $E=0$ 时，所有输出 $D_0, \\dots, D_7$ 均为 '0'。\n2.  一个具有所需数量输入的或门。\n\n你必须将压力输入 $P_2, P_1, P_0$ 分别连接到译码器的数据输入 $I_2, I_1, I_0$。主控开关 $M$ 必须连接到译码器的使能输入 $E$。或门的输出提供最终的警报信号 $A$。\n\n必须将以下哪组译码器输出线连接到或门的输入端，才能正确生成警报信号 $A$？\n\nA. $D_5$\n\nB. $D_6$\n\nC. $D_5, D_6, D_7$\n\nD. $D_6, D_7$\n\nE. $D_0, D_1, D_2, D_3, D_4, D_5$", "solution": "设3位压力代码为 $P_{2}P_{1}P_{0}$，表示无符号整数值 $V=4P_{2}+2P_{1}+P_{0}$，其中 $V\\in\\{0,1,\\dots,7\\}$。3-8译码器的输入为 $I_{2}=P_{2}$，$I_{1}=P_{1}$，$I_{0}=P_{0}$，使能输入为 $E=M$。根据译码器的定义，当 $E=1$ 时，恰好有一个输出 $D_{i}$ 等于1，即 $i=V$ 时的那个输出，而所有其他输出都为0；当 $E=0$ 时，所有 $D_{i}=0$。\n\n警报要求是：当且仅当 $M=1$ 且 $V5$ 时，置 $A=1$。由于仅当 $V\\in\\{6,7\\}$ 时才有 $V5$，并且 $M$ 已通过 $E$ 控制译码器，因此所需的警报可以通过对译码器中对应 $V=6$ 和 $V=7$ 的输出进行或运算来实现：\n$$A=D_{6}\\lor D_{7}.$$\n这满足所有情况：\n- 如果 $M=0$，则 $D_{6}=D_{7}=0$，因此 $A=0$。\n- 如果 $M=1$ 且 $V=6$，则 $D_{6}=1$，$D_{7}=0$，因此 $A=1$。\n- 如果 $M=1$ 且 $V=7$，则 $D_{7}=1$，$D_{6}=0$，因此 $A=1$。\n- 如果 $M=1$ 且 $V\\leq 5$，则 $D_{6}=D_{7}=0$，因此 $A=0$。\n\n因此，或门必须只接收 $D_{6}$ 和 $D_{7}$ 作为输入，这对应于选项D。", "answer": "$$\\boxed{D}$$", "id": "1927600"}, {"introduction": "在学会了使用译码器实现基本逻辑功能后 ([@problem_id:1927600])，这项高级练习将挑战你对译码器灵活性的理解。它展示了如何通过巧妙地使用控制信号来操纵译码器的输入，让一个标准元件根据需要执行不同的功能，从而构建可重构的电路。这个练习将激发你进行更高层次的系统性思考，即如何组合和控制标准元件来构建更复杂、更高效的数字系统。", "problem": "你的任务是使用单个3-8译码器和最少的外部逻辑门设计一个多功能逻辑电路。可用的译码器有三个数据输入 $I_2, I_1, I_0$，一个低电平有效使能输入 $\\bar{E}$，以及八个高电平有效输出 $D_0, D_1, \\dots, D_7$。该译码器的行为如下：如果 $\\bar{E}=1$，所有输出都保持为0。如果 $\\bar{E}=0$，输出 $D_k$ 为1，其中 $k$ 是由二进制数 $I_2I_1I_0$ 表示的整数，所有其他输出均为0。\n\n你正在构建的电路有一个模式选择输入 $M$ 和三个数据输入 $A_2, A_1, A_0$。该电路必须根据 $M$ 的值执行以下两种功能之一：\n\n1.  **如果 $M=0$**：电路必须用作一个2-4译码器。该译码器的输入是 $A_1$ 和 $A_0$，它有四个高电平有效输出 $Y_3, Y_2, Y_1, Y_0$。\n2.  **如果 $M=1$**：电路必须用作一个1-2译码器。该译码器的输入是 $A_2$，它有两个高电平有效输出 $Z_1, Z_0$。\n\n为了标准化输出映射，系统输出由3-8译码器的输出派生如下：$Y_i = D_i$ (对于 $i \\in \\{0, 1, 2, 3\\}$)，以及 $Z_j = D_{4+j}$ (对于 $j \\in \\{0, 1\\}$)。剩余的译码器输出 $D_6$ 和 $D_7$ 将不被使用。\n\n确定一组布尔逻辑方程，以正确定义从系统输入（$M, A_2, A_1, A_0$）到译码器输入（$I_2, I_1, I_0, \\bar{E}$）的连接，从而实现这种双重功能。使用撇号表示逻辑非（例如，$M'$），并列表示逻辑与（例如，$M'A_1$），以及 `+` 表示逻辑或（例如，$A+B$）。\n\n下列哪组方程正确地描述了所需的逻辑？\n\nA. $\\bar{E}=0; \\quad I_2=M; \\quad I_1=M'A_1; \\quad I_0=M'A_0 + MA_2$\n\nB. $\\bar{E}=0; \\quad I_2=M; \\quad I_1=M'A_1; \\quad I_0=M'A_2 + MA_0$\n\nC. $\\bar{E}=M'; \\quad I_2=A_2; \\quad I_1=A_1; \\quad I_0=A_0$\n\nD. $\\bar{E}=0; \\quad I_2=A_2; \\quad I_1=A_1; \\quad I_0=M$\n\nE. $\\bar{E}=0; \\quad I_2=M; \\quad I_1=M'A_0; \\quad I_0=M'A_1 + MA_2$", "solution": "我们要求单个3-8译码器根据模式 $M$ 控制其输入，以实现两种行为，同时保持所有输出为高电平有效，并遵循 $Y_{i}=D_{i}$ (对于 $i\\in\\{0,1,2,3\\}$) 和 $Z_{j}=D_{4+j}$ (对于 $j\\in\\{0,1\\}$)。译码器的行为是：如果 $\\bar{E}=1$，则所有 $D_{k}=0$；如果 $\\bar{E}=0$，则有且仅有 $D_{k}=1$，其中 $k$ 等于二进制数 $I_{2}I_{1}I_{0}$ 的值，所有其他输出为 $0$。\n\n因此，我们必须在两种模式下都使译码器使能，所以我们设置\n$$\n\\bar{E}=0.\n$$\n\n接下来，通过选择 $I_{2},I_{1},I_{0}$ 作为 $M,A_{2},A_{1},A_{0}$ 的函数，在每种模式下强制执行所需的译码。\n\n模式 $M=0$（在 $A_{1},A_{0}$ 上进行2-4译码，输出 $Y_{0}\\ldots Y_{3}$ 映射到 $D_{0}\\ldots D_{3}$）：\n为了确保只选择 $D_{0}\\ldots D_{3}$，并且所选线路与 $A_{1}A_{0}$ 的二进制值匹配，我们需要\n$$\nI_{2}=0,\\quad I_{1}=A_{1},\\quad I_{0}=A_{0}.\n$$\n\n模式 $M=1$（在 $A_{2}$ 上进行1-2译码，输出 $Z_{0},Z_{1}$ 映射到 $D_{4},D_{5}$）：\n我们希望当 $A_{2}=0$ 时 $Z_{0}=D_{4}=1$，当 $A_{2}=1$ 时 $Z_{1}=D_{5}=1$，所有其他输出为零。这可以通过当 $A_{2}=0$ 时选择 $k=4$ 和当 $A_{2}=1$ 时选择 $k=5$ 来实现，即：\n$$\nI_{2}=1,\\quad I_{1}=0,\\quad I_{0}=A_{2}.\n$$\n\n将两种模式与作为选择器的 $M$ 结合，得到多路复用方程\n$$\nI_{2}=M,\\qquad I_{1}=M'A_{1},\\qquad I_{0}=M'A_{0}+MA_{2}.\n$$\n\n验证：\n- 当 $M=0$ 时：$I_{2}=0$, $I_{1}=A_{1}$, $I_{0}=A_{0}$，所以 $D_{k}$ 被置为有效，其中 $k$ 是 $A_{1}A_{0}$ 的值；因此 $Y_{i}=D_{i}$ 可以工作，并且 $D_{4},D_{5}$（即 $Z_{0},Z_{1}$）为 $0$。\n- 当 $M=1$ 时：$I_{2}=1$, $I_{1}=0$, $I_{0}=A_{2}$，所以如果 $A_{2}=0$ 则 $k=4$，如果 $A_{2}=1$ 则 $k=5$，得到所要求的 $Z_{0}=D_{4}=A_{2}'$ 和 $Z_{1}=D_{5}=A_{2}$，而 $D_{0}\\ldots D_{3}$（即 $Y_{0}\\ldots Y_{3}$）为 $0$。\n\n这些方程与选项A完全匹配：\n$$\n\\bar{E}=0;\\quad I_{2}=M;\\quad I_{1}=M'A_{1};\\quad I_{0}=M'A_{0}+MA_{2}.\n$$", "answer": "$$\\boxed{A}$$", "id": "1927562"}]}