# 设计一个支持基本加法和减法运算的32位算术逻辑单元(ALU)模块。该模块根据4位操作码选择执行加法或减法运算，其他操作码输出0。输入包括两个32位数据a和b，以及4位操作码op；输出为32位结果result和零标志zero。 设计文档

## 模块信息
- 名称: alu
- 位宽: 32
- 复杂度: 6/10
- 时钟域: single
- 复位类型: none

## 功能描述
设计一个支持基本加法和减法运算的32位算术逻辑单元(ALU)模块。该模块根据4位操作码选择执行加法或减法运算，其他操作码输出0。输入包括两个32位数据a和b，以及4位操作码op；输出为32位结果result和零标志zero。

## 输入端口
- a [31:0]: 32位输入数据A
- b [31:0]: 32位输入数据B
- op [3:0]: 4位操作码，控制ALU功能

## 输出端口
- result [31:0]: 32位ALU运算结果
- zero [:0]: 零标志，当结果为0时置1

## 特殊功能
- 支持加法和减法运算
- 基于操作码选择功能
- 零标志输出

## 约束条件
- 时序约束: 无特定时序约束，组合逻辑路径需满足FPGA时钟周期要求
- 面积约束: 优化逻辑资源使用，平衡性能与面积
- 功耗考虑: 低功耗设计，避免冗余逻辑

## 生成信息
- 任务ID: conv_1753997450
- 生成智能体: real_verilog_design_agent