// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and OpenCL
// Version: 2019.2.1
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _myproject_HH_
#define _myproject_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "zeropad2d_cl_array_array_ap_fixed_1u_config22_s.h"
#include "conv_2d_cl_array_array_ap_fixed_8u_config2_s.h"
#include "relu_array_array_ap_fixed_8u_relu_config3_s.h"
#include "pooling2d_cl_array_array_ap_fixed_8u_config4_s.h"
#include "zeropad2d_cl_array_array_ap_fixed_8u_config23_s.h"
#include "conv_2d_cl_array_array_ap_fixed_4u_config5_s.h"
#include "relu_array_array_ap_fixed_4u_relu_config6_s.h"
#include "pooling2d_cl_array_array_ap_fixed_4u_config7_s.h"
#include "zeropad2d_cl_array_array_ap_fixed_4u_config24_s.h"
#include "conv_2d_cl_array_array_ap_fixed_4u_config8_s.h"
#include "relu_array_array_ap_fixed_4u_relu_config9_s.h"
#include "pooling2d_cl_array_array_ap_fixed_4u_config10_s.h"
#include "zeropad2d_cl_array_array_ap_fixed_4u_config25_s.h"
#include "conv_2d_cl_array_array_ap_fixed_4u_config11_s.h"
#include "relu_array_array_ap_fixed_4u_relu_config12_s.h"
#include "resize_nearest_array_ap_fixed_4u_config13_s.h"
#include "zeropad2d_cl_array_array_ap_fixed_4u_config26_s.h"
#include "conv_2d_cl_array_array_ap_fixed_4u_config14_s.h"
#include "relu_array_array_ap_fixed_4u_relu_config15_s.h"
#include "resize_nearest_array_ap_fixed_4u_config16_s.h"
#include "zeropad2d_cl_array_array_ap_fixed_4u_config27_s.h"
#include "conv_2d_cl_array_array_ap_fixed_8u_config17_s.h"
#include "relu_array_array_ap_fixed_8u_relu_config18_s.h"
#include "resize_nearest_array_ap_fixed_8u_config19_s.h"
#include "zeropad2d_cl_array_array_ap_fixed_8u_config28_s.h"
#include "conv_2d_cl_array_array_ap_fixed_1u_config20_s.h"
#include "relu_array_array_ap_fixed_1u_relu_config21_s.h"
#include "fifo_w32_d1156_A.h"
#include "fifo_w32_d1024_A.h"
#include "fifo_w32_d256_A.h"
#include "fifo_w32_d324_A.h"
#include "fifo_w32_d64_A.h"
#include "fifo_w32_d100_A.h"
#include "fifo_w32_d16_A.h"
#include "fifo_w32_d36_A.h"
#include "start_for_conv_2d_cl_array_array_ap_fixed_8u_config2_U0.h"
#include "start_for_relu_array_array_ap_fixed_8u_relu_config3_U0.h"
#include "start_for_pooling2d_cl_array_array_ap_fixed_8u_config4_U0.h"
#include "start_for_zeropad2d_cl_array_array_ap_fixed_8u_config23_U0.h"
#include "start_for_conv_2d_cl_array_array_ap_fixed_4u_config5_U0.h"
#include "start_for_relu_array_array_ap_fixed_4u_relu_config6_U0.h"
#include "start_for_pooling2d_cl_array_array_ap_fixed_4u_config7_U0.h"
#include "start_for_zeropad2d_cl_array_array_ap_fixed_4u_config24_U0.h"
#include "start_for_conv_2d_cl_array_array_ap_fixed_4u_config8_U0.h"
#include "start_for_relu_array_array_ap_fixed_4u_relu_config9_U0.h"
#include "start_for_pooling2d_cl_array_array_ap_fixed_4u_config10_U0.h"
#include "start_for_zeropad2d_cl_array_array_ap_fixed_4u_config25_U0.h"
#include "start_for_conv_2d_cl_array_array_ap_fixed_4u_config11_U0.h"
#include "start_for_relu_array_array_ap_fixed_4u_relu_config12_U0.h"
#include "start_for_resize_nearest_array_ap_fixed_4u_config13_U0.h"
#include "start_for_zeropad2d_cl_array_array_ap_fixed_4u_config26_U0.h"
#include "start_for_conv_2d_cl_array_array_ap_fixed_4u_config14_U0.h"
#include "start_for_relu_array_array_ap_fixed_4u_relu_config15_U0.h"
#include "start_for_resize_nearest_array_ap_fixed_4u_config16_U0.h"
#include "start_for_zeropad2d_cl_array_array_ap_fixed_4u_config27_U0.h"
#include "start_for_conv_2d_cl_array_array_ap_fixed_8u_config17_U0.h"
#include "start_for_relu_array_array_ap_fixed_8u_relu_config18_U0.h"
#include "start_for_resize_nearest_array_ap_fixed_8u_config19_U0.h"
#include "start_for_zeropad2d_cl_array_array_ap_fixed_8u_config28_U0.h"
#include "start_for_conv_2d_cl_array_array_ap_fixed_1u_config20_U0.h"
#include "start_for_relu_array_array_ap_fixed_1u_relu_config21_U0.h"

namespace ap_rtl {

struct myproject : public sc_module {
    // Port declarations 13
    sc_in< sc_lv<32> > conv2d_147_input_V_data_V_dout;
    sc_in< sc_logic > conv2d_147_input_V_data_V_empty_n;
    sc_out< sc_logic > conv2d_147_input_V_data_V_read;
    sc_out< sc_lv<32> > layer21_out_V_data_V_din;
    sc_in< sc_logic > layer21_out_V_data_V_full_n;
    sc_out< sc_logic > layer21_out_V_data_V_write;
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_out< sc_logic > ap_ready;
    sc_out< sc_logic > ap_idle;
    sc_in< sc_logic > ap_continue;
    sc_signal< sc_logic > ap_var_for_const0;


    // Module declarations
    myproject(sc_module_name name);
    SC_HAS_PROCESS(myproject);

    ~myproject();

    sc_trace_file* mVcdFile;

    zeropad2d_cl_array_array_ap_fixed_1u_config22_s* zeropad2d_cl_array_array_ap_fixed_1u_config22_U0;
    conv_2d_cl_array_array_ap_fixed_8u_config2_s* conv_2d_cl_array_array_ap_fixed_8u_config2_U0;
    relu_array_array_ap_fixed_8u_relu_config3_s* relu_array_array_ap_fixed_8u_relu_config3_U0;
    pooling2d_cl_array_array_ap_fixed_8u_config4_s* pooling2d_cl_array_array_ap_fixed_8u_config4_U0;
    zeropad2d_cl_array_array_ap_fixed_8u_config23_s* zeropad2d_cl_array_array_ap_fixed_8u_config23_U0;
    conv_2d_cl_array_array_ap_fixed_4u_config5_s* conv_2d_cl_array_array_ap_fixed_4u_config5_U0;
    relu_array_array_ap_fixed_4u_relu_config6_s* relu_array_array_ap_fixed_4u_relu_config6_U0;
    pooling2d_cl_array_array_ap_fixed_4u_config7_s* pooling2d_cl_array_array_ap_fixed_4u_config7_U0;
    zeropad2d_cl_array_array_ap_fixed_4u_config24_s* zeropad2d_cl_array_array_ap_fixed_4u_config24_U0;
    conv_2d_cl_array_array_ap_fixed_4u_config8_s* conv_2d_cl_array_array_ap_fixed_4u_config8_U0;
    relu_array_array_ap_fixed_4u_relu_config9_s* relu_array_array_ap_fixed_4u_relu_config9_U0;
    pooling2d_cl_array_array_ap_fixed_4u_config10_s* pooling2d_cl_array_array_ap_fixed_4u_config10_U0;
    zeropad2d_cl_array_array_ap_fixed_4u_config25_s* zeropad2d_cl_array_array_ap_fixed_4u_config25_U0;
    conv_2d_cl_array_array_ap_fixed_4u_config11_s* conv_2d_cl_array_array_ap_fixed_4u_config11_U0;
    relu_array_array_ap_fixed_4u_relu_config12_s* relu_array_array_ap_fixed_4u_relu_config12_U0;
    resize_nearest_array_ap_fixed_4u_config13_s* resize_nearest_array_ap_fixed_4u_config13_U0;
    zeropad2d_cl_array_array_ap_fixed_4u_config26_s* zeropad2d_cl_array_array_ap_fixed_4u_config26_U0;
    conv_2d_cl_array_array_ap_fixed_4u_config14_s* conv_2d_cl_array_array_ap_fixed_4u_config14_U0;
    relu_array_array_ap_fixed_4u_relu_config15_s* relu_array_array_ap_fixed_4u_relu_config15_U0;
    resize_nearest_array_ap_fixed_4u_config16_s* resize_nearest_array_ap_fixed_4u_config16_U0;
    zeropad2d_cl_array_array_ap_fixed_4u_config27_s* zeropad2d_cl_array_array_ap_fixed_4u_config27_U0;
    conv_2d_cl_array_array_ap_fixed_8u_config17_s* conv_2d_cl_array_array_ap_fixed_8u_config17_U0;
    relu_array_array_ap_fixed_8u_relu_config18_s* relu_array_array_ap_fixed_8u_relu_config18_U0;
    resize_nearest_array_ap_fixed_8u_config19_s* resize_nearest_array_ap_fixed_8u_config19_U0;
    zeropad2d_cl_array_array_ap_fixed_8u_config28_s* zeropad2d_cl_array_array_ap_fixed_8u_config28_U0;
    conv_2d_cl_array_array_ap_fixed_1u_config20_s* conv_2d_cl_array_array_ap_fixed_1u_config20_U0;
    relu_array_array_ap_fixed_1u_relu_config21_s* relu_array_array_ap_fixed_1u_relu_config21_U0;
    fifo_w32_d1156_A* layer22_out_V_data_0_V_U;
    fifo_w32_d1024_A* layer2_out_V_data_0_V_U;
    fifo_w32_d1024_A* layer2_out_V_data_1_V_U;
    fifo_w32_d1024_A* layer2_out_V_data_2_V_U;
    fifo_w32_d1024_A* layer2_out_V_data_3_V_U;
    fifo_w32_d1024_A* layer2_out_V_data_4_V_U;
    fifo_w32_d1024_A* layer2_out_V_data_5_V_U;
    fifo_w32_d1024_A* layer2_out_V_data_6_V_U;
    fifo_w32_d1024_A* layer2_out_V_data_7_V_U;
    fifo_w32_d1024_A* layer3_out_V_data_0_V_U;
    fifo_w32_d1024_A* layer3_out_V_data_1_V_U;
    fifo_w32_d1024_A* layer3_out_V_data_2_V_U;
    fifo_w32_d1024_A* layer3_out_V_data_3_V_U;
    fifo_w32_d1024_A* layer3_out_V_data_4_V_U;
    fifo_w32_d1024_A* layer3_out_V_data_5_V_U;
    fifo_w32_d1024_A* layer3_out_V_data_6_V_U;
    fifo_w32_d1024_A* layer3_out_V_data_7_V_U;
    fifo_w32_d256_A* layer4_out_V_data_0_V_U;
    fifo_w32_d256_A* layer4_out_V_data_1_V_U;
    fifo_w32_d256_A* layer4_out_V_data_2_V_U;
    fifo_w32_d256_A* layer4_out_V_data_3_V_U;
    fifo_w32_d256_A* layer4_out_V_data_4_V_U;
    fifo_w32_d256_A* layer4_out_V_data_5_V_U;
    fifo_w32_d256_A* layer4_out_V_data_6_V_U;
    fifo_w32_d256_A* layer4_out_V_data_7_V_U;
    fifo_w32_d324_A* layer23_out_V_data_0_V_U;
    fifo_w32_d324_A* layer23_out_V_data_1_V_U;
    fifo_w32_d324_A* layer23_out_V_data_2_V_U;
    fifo_w32_d324_A* layer23_out_V_data_3_V_U;
    fifo_w32_d324_A* layer23_out_V_data_4_V_U;
    fifo_w32_d324_A* layer23_out_V_data_5_V_U;
    fifo_w32_d324_A* layer23_out_V_data_6_V_U;
    fifo_w32_d324_A* layer23_out_V_data_7_V_U;
    fifo_w32_d256_A* layer5_out_V_data_0_V_U;
    fifo_w32_d256_A* layer5_out_V_data_1_V_U;
    fifo_w32_d256_A* layer5_out_V_data_2_V_U;
    fifo_w32_d256_A* layer5_out_V_data_3_V_U;
    fifo_w32_d256_A* layer6_out_V_data_0_V_U;
    fifo_w32_d256_A* layer6_out_V_data_1_V_U;
    fifo_w32_d256_A* layer6_out_V_data_2_V_U;
    fifo_w32_d256_A* layer6_out_V_data_3_V_U;
    fifo_w32_d64_A* layer7_out_V_data_0_V_U;
    fifo_w32_d64_A* layer7_out_V_data_1_V_U;
    fifo_w32_d64_A* layer7_out_V_data_2_V_U;
    fifo_w32_d64_A* layer7_out_V_data_3_V_U;
    fifo_w32_d100_A* layer24_out_V_data_0_V_U;
    fifo_w32_d100_A* layer24_out_V_data_1_V_U;
    fifo_w32_d100_A* layer24_out_V_data_2_V_U;
    fifo_w32_d100_A* layer24_out_V_data_3_V_U;
    fifo_w32_d64_A* layer8_out_V_data_0_V_U;
    fifo_w32_d64_A* layer8_out_V_data_1_V_U;
    fifo_w32_d64_A* layer8_out_V_data_2_V_U;
    fifo_w32_d64_A* layer8_out_V_data_3_V_U;
    fifo_w32_d64_A* layer9_out_V_data_0_V_U;
    fifo_w32_d64_A* layer9_out_V_data_1_V_U;
    fifo_w32_d64_A* layer9_out_V_data_2_V_U;
    fifo_w32_d64_A* layer9_out_V_data_3_V_U;
    fifo_w32_d16_A* layer10_out_V_data_0_V_U;
    fifo_w32_d16_A* layer10_out_V_data_1_V_U;
    fifo_w32_d16_A* layer10_out_V_data_2_V_U;
    fifo_w32_d16_A* layer10_out_V_data_3_V_U;
    fifo_w32_d36_A* layer25_out_V_data_0_V_U;
    fifo_w32_d36_A* layer25_out_V_data_1_V_U;
    fifo_w32_d36_A* layer25_out_V_data_2_V_U;
    fifo_w32_d36_A* layer25_out_V_data_3_V_U;
    fifo_w32_d16_A* layer11_out_V_data_0_V_U;
    fifo_w32_d16_A* layer11_out_V_data_1_V_U;
    fifo_w32_d16_A* layer11_out_V_data_2_V_U;
    fifo_w32_d16_A* layer11_out_V_data_3_V_U;
    fifo_w32_d16_A* layer12_out_V_data_0_V_U;
    fifo_w32_d16_A* layer12_out_V_data_1_V_U;
    fifo_w32_d16_A* layer12_out_V_data_2_V_U;
    fifo_w32_d16_A* layer12_out_V_data_3_V_U;
    fifo_w32_d64_A* layer13_out_V_data_0_V_U;
    fifo_w32_d64_A* layer13_out_V_data_1_V_U;
    fifo_w32_d64_A* layer13_out_V_data_2_V_U;
    fifo_w32_d64_A* layer13_out_V_data_3_V_U;
    fifo_w32_d100_A* layer26_out_V_data_0_V_U;
    fifo_w32_d100_A* layer26_out_V_data_1_V_U;
    fifo_w32_d100_A* layer26_out_V_data_2_V_U;
    fifo_w32_d100_A* layer26_out_V_data_3_V_U;
    fifo_w32_d64_A* layer14_out_V_data_0_V_U;
    fifo_w32_d64_A* layer14_out_V_data_1_V_U;
    fifo_w32_d64_A* layer14_out_V_data_2_V_U;
    fifo_w32_d64_A* layer14_out_V_data_3_V_U;
    fifo_w32_d64_A* layer15_out_V_data_0_V_U;
    fifo_w32_d64_A* layer15_out_V_data_1_V_U;
    fifo_w32_d64_A* layer15_out_V_data_2_V_U;
    fifo_w32_d64_A* layer15_out_V_data_3_V_U;
    fifo_w32_d256_A* layer16_out_V_data_0_V_U;
    fifo_w32_d256_A* layer16_out_V_data_1_V_U;
    fifo_w32_d256_A* layer16_out_V_data_2_V_U;
    fifo_w32_d256_A* layer16_out_V_data_3_V_U;
    fifo_w32_d324_A* layer27_out_V_data_0_V_U;
    fifo_w32_d324_A* layer27_out_V_data_1_V_U;
    fifo_w32_d324_A* layer27_out_V_data_2_V_U;
    fifo_w32_d324_A* layer27_out_V_data_3_V_U;
    fifo_w32_d256_A* layer17_out_V_data_0_V_U;
    fifo_w32_d256_A* layer17_out_V_data_1_V_U;
    fifo_w32_d256_A* layer17_out_V_data_2_V_U;
    fifo_w32_d256_A* layer17_out_V_data_3_V_U;
    fifo_w32_d256_A* layer17_out_V_data_4_V_U;
    fifo_w32_d256_A* layer17_out_V_data_5_V_U;
    fifo_w32_d256_A* layer17_out_V_data_6_V_U;
    fifo_w32_d256_A* layer17_out_V_data_7_V_U;
    fifo_w32_d256_A* layer18_out_V_data_0_V_U;
    fifo_w32_d256_A* layer18_out_V_data_1_V_U;
    fifo_w32_d256_A* layer18_out_V_data_2_V_U;
    fifo_w32_d256_A* layer18_out_V_data_3_V_U;
    fifo_w32_d256_A* layer18_out_V_data_4_V_U;
    fifo_w32_d256_A* layer18_out_V_data_5_V_U;
    fifo_w32_d256_A* layer18_out_V_data_6_V_U;
    fifo_w32_d256_A* layer18_out_V_data_7_V_U;
    fifo_w32_d1024_A* layer19_out_V_data_0_V_U;
    fifo_w32_d1024_A* layer19_out_V_data_1_V_U;
    fifo_w32_d1024_A* layer19_out_V_data_2_V_U;
    fifo_w32_d1024_A* layer19_out_V_data_3_V_U;
    fifo_w32_d1024_A* layer19_out_V_data_4_V_U;
    fifo_w32_d1024_A* layer19_out_V_data_5_V_U;
    fifo_w32_d1024_A* layer19_out_V_data_6_V_U;
    fifo_w32_d1024_A* layer19_out_V_data_7_V_U;
    fifo_w32_d1156_A* layer28_out_V_data_0_V_U;
    fifo_w32_d1156_A* layer28_out_V_data_1_V_U;
    fifo_w32_d1156_A* layer28_out_V_data_2_V_U;
    fifo_w32_d1156_A* layer28_out_V_data_3_V_U;
    fifo_w32_d1156_A* layer28_out_V_data_4_V_U;
    fifo_w32_d1156_A* layer28_out_V_data_5_V_U;
    fifo_w32_d1156_A* layer28_out_V_data_6_V_U;
    fifo_w32_d1156_A* layer28_out_V_data_7_V_U;
    fifo_w32_d1024_A* layer20_out_V_data_0_V_U;
    start_for_conv_2d_cl_array_array_ap_fixed_8u_config2_U0* start_for_conv_2d_cl_array_array_ap_fixed_8u_config2_U0_U;
    start_for_relu_array_array_ap_fixed_8u_relu_config3_U0* start_for_relu_array_array_ap_fixed_8u_relu_config3_U0_U;
    start_for_pooling2d_cl_array_array_ap_fixed_8u_config4_U0* start_for_pooling2d_cl_array_array_ap_fixed_8u_config4_U0_U;
    start_for_zeropad2d_cl_array_array_ap_fixed_8u_config23_U0* start_for_zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_U;
    start_for_conv_2d_cl_array_array_ap_fixed_4u_config5_U0* start_for_conv_2d_cl_array_array_ap_fixed_4u_config5_U0_U;
    start_for_relu_array_array_ap_fixed_4u_relu_config6_U0* start_for_relu_array_array_ap_fixed_4u_relu_config6_U0_U;
    start_for_pooling2d_cl_array_array_ap_fixed_4u_config7_U0* start_for_pooling2d_cl_array_array_ap_fixed_4u_config7_U0_U;
    start_for_zeropad2d_cl_array_array_ap_fixed_4u_config24_U0* start_for_zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_U;
    start_for_conv_2d_cl_array_array_ap_fixed_4u_config8_U0* start_for_conv_2d_cl_array_array_ap_fixed_4u_config8_U0_U;
    start_for_relu_array_array_ap_fixed_4u_relu_config9_U0* start_for_relu_array_array_ap_fixed_4u_relu_config9_U0_U;
    start_for_pooling2d_cl_array_array_ap_fixed_4u_config10_U0* start_for_pooling2d_cl_array_array_ap_fixed_4u_config10_U0_U;
    start_for_zeropad2d_cl_array_array_ap_fixed_4u_config25_U0* start_for_zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_U;
    start_for_conv_2d_cl_array_array_ap_fixed_4u_config11_U0* start_for_conv_2d_cl_array_array_ap_fixed_4u_config11_U0_U;
    start_for_relu_array_array_ap_fixed_4u_relu_config12_U0* start_for_relu_array_array_ap_fixed_4u_relu_config12_U0_U;
    start_for_resize_nearest_array_ap_fixed_4u_config13_U0* start_for_resize_nearest_array_ap_fixed_4u_config13_U0_U;
    start_for_zeropad2d_cl_array_array_ap_fixed_4u_config26_U0* start_for_zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_U;
    start_for_conv_2d_cl_array_array_ap_fixed_4u_config14_U0* start_for_conv_2d_cl_array_array_ap_fixed_4u_config14_U0_U;
    start_for_relu_array_array_ap_fixed_4u_relu_config15_U0* start_for_relu_array_array_ap_fixed_4u_relu_config15_U0_U;
    start_for_resize_nearest_array_ap_fixed_4u_config16_U0* start_for_resize_nearest_array_ap_fixed_4u_config16_U0_U;
    start_for_zeropad2d_cl_array_array_ap_fixed_4u_config27_U0* start_for_zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_U;
    start_for_conv_2d_cl_array_array_ap_fixed_8u_config17_U0* start_for_conv_2d_cl_array_array_ap_fixed_8u_config17_U0_U;
    start_for_relu_array_array_ap_fixed_8u_relu_config18_U0* start_for_relu_array_array_ap_fixed_8u_relu_config18_U0_U;
    start_for_resize_nearest_array_ap_fixed_8u_config19_U0* start_for_resize_nearest_array_ap_fixed_8u_config19_U0_U;
    start_for_zeropad2d_cl_array_array_ap_fixed_8u_config28_U0* start_for_zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_U;
    start_for_conv_2d_cl_array_array_ap_fixed_1u_config20_U0* start_for_conv_2d_cl_array_array_ap_fixed_1u_config20_U0_U;
    start_for_relu_array_array_ap_fixed_1u_relu_config21_U0* start_for_relu_array_array_ap_fixed_1u_relu_config21_U0_U;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_ap_start;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_ap_done;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_ap_continue;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_ap_idle;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_ap_ready;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_start_out;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_start_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_data_V_data_V_read;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_res_V_data_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_res_V_data_V_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_ap_start;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_ap_done;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_ap_continue;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_ap_idle;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_ap_ready;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_start_out;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_start_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_data_V_data_V_read;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_3_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_4_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_4_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_5_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_5_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_6_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_6_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_7_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config2_U0_res_V_data_7_V_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_ap_start;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_ap_done;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_ap_continue;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_ap_idle;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_ap_ready;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_start_out;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_start_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_data_V_data_3_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_data_V_data_4_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_data_V_data_5_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_data_V_data_6_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_data_V_data_7_V_read;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_3_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_4_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_4_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_5_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_5_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_6_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_6_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_7_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config3_U0_res_V_data_7_V_write;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_ap_start;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_ap_done;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_ap_continue;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_ap_idle;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_ap_ready;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_start_out;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_start_write;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_data_V_data_3_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_data_V_data_4_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_data_V_data_5_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_data_V_data_6_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_data_V_data_7_V_read;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_3_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_4_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_4_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_5_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_5_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_6_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_6_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_7_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_8u_config4_U0_res_V_data_7_V_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_ap_start;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_ap_done;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_ap_continue;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_ap_idle;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_ap_ready;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_start_out;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_start_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_data_V_data_3_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_data_V_data_4_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_data_V_data_5_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_data_V_data_6_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_data_V_data_7_V_read;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_3_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_4_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_4_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_5_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_5_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_6_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_6_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_7_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_res_V_data_7_V_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_ap_start;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_ap_done;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_ap_continue;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_ap_idle;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_ap_ready;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_start_out;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_start_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_data_V_data_3_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_data_V_data_4_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_data_V_data_5_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_data_V_data_6_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_data_V_data_7_V_read;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config5_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_ap_start;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_ap_done;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_ap_continue;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_ap_idle;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_ap_ready;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_start_out;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_start_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config6_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config6_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config6_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config6_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config6_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_ap_start;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_ap_done;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_ap_continue;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_ap_idle;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_ap_ready;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_start_out;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_start_write;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config7_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_ap_start;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_ap_done;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_ap_continue;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_ap_idle;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_ap_ready;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_start_out;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_start_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_ap_start;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_ap_done;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_ap_continue;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_ap_idle;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_ap_ready;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_start_out;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_start_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config8_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_ap_start;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_ap_done;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_ap_continue;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_ap_idle;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_ap_ready;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_start_out;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_start_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config9_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config9_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config9_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config9_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config9_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_ap_start;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_ap_done;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_ap_continue;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_ap_idle;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_ap_ready;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_start_out;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_start_write;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > pooling2d_cl_array_array_ap_fixed_4u_config10_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_ap_start;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_ap_done;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_ap_continue;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_ap_idle;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_ap_ready;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_start_out;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_start_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_ap_start;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_ap_done;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_ap_continue;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_ap_idle;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_ap_ready;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_start_out;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_start_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config11_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_ap_start;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_ap_done;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_ap_continue;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_ap_idle;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_ap_ready;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_start_out;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_start_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config12_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config12_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config12_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config12_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config12_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_ap_start;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_ap_done;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_ap_continue;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_ap_idle;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_ap_ready;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_start_out;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_start_write;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_image_V_data_0_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_image_V_data_1_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_image_V_data_2_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_image_V_data_3_V_read;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_4u_config13_U0_resized_V_data_0_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_resized_V_data_0_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_4u_config13_U0_resized_V_data_1_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_resized_V_data_1_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_4u_config13_U0_resized_V_data_2_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_resized_V_data_2_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_4u_config13_U0_resized_V_data_3_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config13_U0_resized_V_data_3_V_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_ap_start;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_ap_done;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_ap_continue;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_ap_idle;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_ap_ready;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_start_out;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_start_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_ap_start;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_ap_done;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_ap_continue;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_ap_idle;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_ap_ready;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_start_out;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_start_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_4u_config14_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_ap_start;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_ap_done;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_ap_continue;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_ap_idle;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_ap_ready;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_start_out;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_start_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config15_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config15_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config15_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_4u_relu_config15_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_4u_relu_config15_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_ap_start;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_ap_done;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_ap_continue;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_ap_idle;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_ap_ready;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_start_out;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_start_write;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_image_V_data_0_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_image_V_data_1_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_image_V_data_2_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_image_V_data_3_V_read;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_4u_config16_U0_resized_V_data_0_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_resized_V_data_0_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_4u_config16_U0_resized_V_data_1_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_resized_V_data_1_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_4u_config16_U0_resized_V_data_2_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_resized_V_data_2_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_4u_config16_U0_resized_V_data_3_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_4u_config16_U0_resized_V_data_3_V_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_ap_start;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_ap_done;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_ap_continue;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_ap_idle;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_ap_ready;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_start_out;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_start_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_res_V_data_3_V_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_ap_start;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_ap_done;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_ap_continue;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_ap_idle;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_ap_ready;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_start_out;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_start_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_data_V_data_3_V_read;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_3_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_4_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_4_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_5_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_5_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_6_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_6_V_write;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_7_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_8u_config17_U0_res_V_data_7_V_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_ap_start;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_ap_done;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_ap_continue;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_ap_idle;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_ap_ready;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_start_out;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_start_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_data_V_data_3_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_data_V_data_4_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_data_V_data_5_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_data_V_data_6_V_read;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_data_V_data_7_V_read;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_3_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_4_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_4_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_5_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_5_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_6_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_6_V_write;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_7_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_8u_relu_config18_U0_res_V_data_7_V_write;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_ap_start;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_ap_done;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_ap_continue;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_ap_idle;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_ap_ready;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_start_out;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_start_write;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_image_V_data_0_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_image_V_data_1_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_image_V_data_2_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_image_V_data_3_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_image_V_data_4_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_image_V_data_5_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_image_V_data_6_V_read;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_image_V_data_7_V_read;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_0_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_0_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_1_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_1_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_2_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_2_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_3_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_3_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_4_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_4_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_5_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_5_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_6_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_6_V_write;
    sc_signal< sc_lv<32> > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_7_V_din;
    sc_signal< sc_logic > resize_nearest_array_ap_fixed_8u_config19_U0_resized_V_data_7_V_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_ap_start;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_ap_done;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_ap_continue;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_ap_idle;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_ap_ready;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_start_out;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_start_write;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_data_V_data_3_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_data_V_data_4_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_data_V_data_5_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_data_V_data_6_V_read;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_data_V_data_7_V_read;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_0_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_0_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_1_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_1_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_2_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_2_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_3_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_3_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_4_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_4_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_5_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_5_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_6_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_6_V_write;
    sc_signal< sc_lv<32> > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_7_V_din;
    sc_signal< sc_logic > zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_res_V_data_7_V_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_ap_start;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_ap_done;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_ap_continue;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_ap_idle;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_ap_ready;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_start_out;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_start_write;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_data_V_data_0_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_data_V_data_1_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_data_V_data_2_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_data_V_data_3_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_data_V_data_4_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_data_V_data_5_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_data_V_data_6_V_read;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_data_V_data_7_V_read;
    sc_signal< sc_lv<32> > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_res_V_data_V_din;
    sc_signal< sc_logic > conv_2d_cl_array_array_ap_fixed_1u_config20_U0_res_V_data_V_write;
    sc_signal< sc_logic > relu_array_array_ap_fixed_1u_relu_config21_U0_ap_start;
    sc_signal< sc_logic > relu_array_array_ap_fixed_1u_relu_config21_U0_ap_done;
    sc_signal< sc_logic > relu_array_array_ap_fixed_1u_relu_config21_U0_ap_continue;
    sc_signal< sc_logic > relu_array_array_ap_fixed_1u_relu_config21_U0_ap_idle;
    sc_signal< sc_logic > relu_array_array_ap_fixed_1u_relu_config21_U0_ap_ready;
    sc_signal< sc_logic > relu_array_array_ap_fixed_1u_relu_config21_U0_data_V_data_V_read;
    sc_signal< sc_lv<32> > relu_array_array_ap_fixed_1u_relu_config21_U0_res_V_data_V_din;
    sc_signal< sc_logic > relu_array_array_ap_fixed_1u_relu_config21_U0_res_V_data_V_write;
    sc_signal< sc_logic > ap_sync_continue;
    sc_signal< sc_logic > layer22_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer22_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer22_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer2_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer2_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer2_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer2_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer2_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer2_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer2_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer2_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer2_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer2_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer2_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer2_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer2_out_V_data_4_V_full_n;
    sc_signal< sc_lv<32> > layer2_out_V_data_4_V_dout;
    sc_signal< sc_logic > layer2_out_V_data_4_V_empty_n;
    sc_signal< sc_logic > layer2_out_V_data_5_V_full_n;
    sc_signal< sc_lv<32> > layer2_out_V_data_5_V_dout;
    sc_signal< sc_logic > layer2_out_V_data_5_V_empty_n;
    sc_signal< sc_logic > layer2_out_V_data_6_V_full_n;
    sc_signal< sc_lv<32> > layer2_out_V_data_6_V_dout;
    sc_signal< sc_logic > layer2_out_V_data_6_V_empty_n;
    sc_signal< sc_logic > layer2_out_V_data_7_V_full_n;
    sc_signal< sc_lv<32> > layer2_out_V_data_7_V_dout;
    sc_signal< sc_logic > layer2_out_V_data_7_V_empty_n;
    sc_signal< sc_logic > layer3_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer3_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer3_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer3_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer3_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer3_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer3_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer3_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer3_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer3_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer3_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer3_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer3_out_V_data_4_V_full_n;
    sc_signal< sc_lv<32> > layer3_out_V_data_4_V_dout;
    sc_signal< sc_logic > layer3_out_V_data_4_V_empty_n;
    sc_signal< sc_logic > layer3_out_V_data_5_V_full_n;
    sc_signal< sc_lv<32> > layer3_out_V_data_5_V_dout;
    sc_signal< sc_logic > layer3_out_V_data_5_V_empty_n;
    sc_signal< sc_logic > layer3_out_V_data_6_V_full_n;
    sc_signal< sc_lv<32> > layer3_out_V_data_6_V_dout;
    sc_signal< sc_logic > layer3_out_V_data_6_V_empty_n;
    sc_signal< sc_logic > layer3_out_V_data_7_V_full_n;
    sc_signal< sc_lv<32> > layer3_out_V_data_7_V_dout;
    sc_signal< sc_logic > layer3_out_V_data_7_V_empty_n;
    sc_signal< sc_logic > layer4_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer4_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer4_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer4_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer4_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer4_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer4_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer4_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer4_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer4_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer4_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer4_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer4_out_V_data_4_V_full_n;
    sc_signal< sc_lv<32> > layer4_out_V_data_4_V_dout;
    sc_signal< sc_logic > layer4_out_V_data_4_V_empty_n;
    sc_signal< sc_logic > layer4_out_V_data_5_V_full_n;
    sc_signal< sc_lv<32> > layer4_out_V_data_5_V_dout;
    sc_signal< sc_logic > layer4_out_V_data_5_V_empty_n;
    sc_signal< sc_logic > layer4_out_V_data_6_V_full_n;
    sc_signal< sc_lv<32> > layer4_out_V_data_6_V_dout;
    sc_signal< sc_logic > layer4_out_V_data_6_V_empty_n;
    sc_signal< sc_logic > layer4_out_V_data_7_V_full_n;
    sc_signal< sc_lv<32> > layer4_out_V_data_7_V_dout;
    sc_signal< sc_logic > layer4_out_V_data_7_V_empty_n;
    sc_signal< sc_logic > layer23_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer23_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer23_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer23_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer23_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer23_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer23_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer23_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer23_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer23_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer23_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer23_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer23_out_V_data_4_V_full_n;
    sc_signal< sc_lv<32> > layer23_out_V_data_4_V_dout;
    sc_signal< sc_logic > layer23_out_V_data_4_V_empty_n;
    sc_signal< sc_logic > layer23_out_V_data_5_V_full_n;
    sc_signal< sc_lv<32> > layer23_out_V_data_5_V_dout;
    sc_signal< sc_logic > layer23_out_V_data_5_V_empty_n;
    sc_signal< sc_logic > layer23_out_V_data_6_V_full_n;
    sc_signal< sc_lv<32> > layer23_out_V_data_6_V_dout;
    sc_signal< sc_logic > layer23_out_V_data_6_V_empty_n;
    sc_signal< sc_logic > layer23_out_V_data_7_V_full_n;
    sc_signal< sc_lv<32> > layer23_out_V_data_7_V_dout;
    sc_signal< sc_logic > layer23_out_V_data_7_V_empty_n;
    sc_signal< sc_logic > layer5_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer5_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer5_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer5_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer5_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer5_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer5_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer5_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer5_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer5_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer5_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer5_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer6_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer6_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer6_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer6_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer6_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer6_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer6_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer6_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer6_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer6_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer6_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer6_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer7_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer7_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer7_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer7_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer7_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer7_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer7_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer7_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer7_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer7_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer7_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer7_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer24_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer24_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer24_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer24_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer24_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer24_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer24_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer24_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer24_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer24_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer24_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer24_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer8_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer8_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer8_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer8_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer8_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer8_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer8_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer8_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer8_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer8_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer8_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer8_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer9_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer9_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer9_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer9_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer9_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer9_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer9_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer9_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer9_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer9_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer9_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer9_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer10_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer10_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer10_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer10_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer10_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer10_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer10_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer10_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer10_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer10_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer10_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer10_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer25_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer25_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer25_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer25_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer25_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer25_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer25_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer25_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer25_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer25_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer25_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer25_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer11_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer11_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer11_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer11_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer11_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer11_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer11_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer11_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer11_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer11_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer11_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer11_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer12_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer12_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer12_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer12_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer12_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer12_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer12_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer12_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer12_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer12_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer12_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer12_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer13_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer13_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer13_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer13_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer13_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer13_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer13_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer13_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer13_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer13_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer13_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer13_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer26_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer26_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer26_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer26_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer26_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer26_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer26_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer26_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer26_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer26_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer26_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer26_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer14_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer14_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer14_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer14_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer14_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer14_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer14_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer14_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer14_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer14_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer14_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer14_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer15_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer15_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer15_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer15_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer15_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer15_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer15_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer15_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer15_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer15_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer15_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer15_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer16_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer16_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer16_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer16_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer16_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer16_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer16_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer16_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer16_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer16_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer16_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer16_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer27_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer27_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer27_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer27_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer27_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer27_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer27_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer27_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer27_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer27_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer27_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer27_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer17_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer17_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer17_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer17_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer17_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer17_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer17_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer17_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer17_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer17_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer17_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer17_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer17_out_V_data_4_V_full_n;
    sc_signal< sc_lv<32> > layer17_out_V_data_4_V_dout;
    sc_signal< sc_logic > layer17_out_V_data_4_V_empty_n;
    sc_signal< sc_logic > layer17_out_V_data_5_V_full_n;
    sc_signal< sc_lv<32> > layer17_out_V_data_5_V_dout;
    sc_signal< sc_logic > layer17_out_V_data_5_V_empty_n;
    sc_signal< sc_logic > layer17_out_V_data_6_V_full_n;
    sc_signal< sc_lv<32> > layer17_out_V_data_6_V_dout;
    sc_signal< sc_logic > layer17_out_V_data_6_V_empty_n;
    sc_signal< sc_logic > layer17_out_V_data_7_V_full_n;
    sc_signal< sc_lv<32> > layer17_out_V_data_7_V_dout;
    sc_signal< sc_logic > layer17_out_V_data_7_V_empty_n;
    sc_signal< sc_logic > layer18_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer18_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer18_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer18_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer18_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer18_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer18_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer18_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer18_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer18_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer18_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer18_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer18_out_V_data_4_V_full_n;
    sc_signal< sc_lv<32> > layer18_out_V_data_4_V_dout;
    sc_signal< sc_logic > layer18_out_V_data_4_V_empty_n;
    sc_signal< sc_logic > layer18_out_V_data_5_V_full_n;
    sc_signal< sc_lv<32> > layer18_out_V_data_5_V_dout;
    sc_signal< sc_logic > layer18_out_V_data_5_V_empty_n;
    sc_signal< sc_logic > layer18_out_V_data_6_V_full_n;
    sc_signal< sc_lv<32> > layer18_out_V_data_6_V_dout;
    sc_signal< sc_logic > layer18_out_V_data_6_V_empty_n;
    sc_signal< sc_logic > layer18_out_V_data_7_V_full_n;
    sc_signal< sc_lv<32> > layer18_out_V_data_7_V_dout;
    sc_signal< sc_logic > layer18_out_V_data_7_V_empty_n;
    sc_signal< sc_logic > layer19_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer19_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer19_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer19_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer19_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer19_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer19_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer19_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer19_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer19_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer19_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer19_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer19_out_V_data_4_V_full_n;
    sc_signal< sc_lv<32> > layer19_out_V_data_4_V_dout;
    sc_signal< sc_logic > layer19_out_V_data_4_V_empty_n;
    sc_signal< sc_logic > layer19_out_V_data_5_V_full_n;
    sc_signal< sc_lv<32> > layer19_out_V_data_5_V_dout;
    sc_signal< sc_logic > layer19_out_V_data_5_V_empty_n;
    sc_signal< sc_logic > layer19_out_V_data_6_V_full_n;
    sc_signal< sc_lv<32> > layer19_out_V_data_6_V_dout;
    sc_signal< sc_logic > layer19_out_V_data_6_V_empty_n;
    sc_signal< sc_logic > layer19_out_V_data_7_V_full_n;
    sc_signal< sc_lv<32> > layer19_out_V_data_7_V_dout;
    sc_signal< sc_logic > layer19_out_V_data_7_V_empty_n;
    sc_signal< sc_logic > layer28_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer28_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer28_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > layer28_out_V_data_1_V_full_n;
    sc_signal< sc_lv<32> > layer28_out_V_data_1_V_dout;
    sc_signal< sc_logic > layer28_out_V_data_1_V_empty_n;
    sc_signal< sc_logic > layer28_out_V_data_2_V_full_n;
    sc_signal< sc_lv<32> > layer28_out_V_data_2_V_dout;
    sc_signal< sc_logic > layer28_out_V_data_2_V_empty_n;
    sc_signal< sc_logic > layer28_out_V_data_3_V_full_n;
    sc_signal< sc_lv<32> > layer28_out_V_data_3_V_dout;
    sc_signal< sc_logic > layer28_out_V_data_3_V_empty_n;
    sc_signal< sc_logic > layer28_out_V_data_4_V_full_n;
    sc_signal< sc_lv<32> > layer28_out_V_data_4_V_dout;
    sc_signal< sc_logic > layer28_out_V_data_4_V_empty_n;
    sc_signal< sc_logic > layer28_out_V_data_5_V_full_n;
    sc_signal< sc_lv<32> > layer28_out_V_data_5_V_dout;
    sc_signal< sc_logic > layer28_out_V_data_5_V_empty_n;
    sc_signal< sc_logic > layer28_out_V_data_6_V_full_n;
    sc_signal< sc_lv<32> > layer28_out_V_data_6_V_dout;
    sc_signal< sc_logic > layer28_out_V_data_6_V_empty_n;
    sc_signal< sc_logic > layer28_out_V_data_7_V_full_n;
    sc_signal< sc_lv<32> > layer28_out_V_data_7_V_dout;
    sc_signal< sc_logic > layer28_out_V_data_7_V_empty_n;
    sc_signal< sc_logic > layer20_out_V_data_0_V_full_n;
    sc_signal< sc_lv<32> > layer20_out_V_data_0_V_dout;
    sc_signal< sc_logic > layer20_out_V_data_0_V_empty_n;
    sc_signal< sc_logic > ap_sync_done;
    sc_signal< sc_logic > ap_sync_ready;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_8u_config2_U0_din;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_8u_config2_U0_full_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_8u_config2_U0_dout;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_8u_config2_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_8u_relu_config3_U0_din;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_8u_relu_config3_U0_full_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_8u_relu_config3_U0_dout;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_8u_relu_config3_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_pooling2d_cl_array_array_ap_fixed_8u_config4_U0_din;
    sc_signal< sc_logic > start_for_pooling2d_cl_array_array_ap_fixed_8u_config4_U0_full_n;
    sc_signal< sc_lv<1> > start_for_pooling2d_cl_array_array_ap_fixed_8u_config4_U0_dout;
    sc_signal< sc_logic > start_for_pooling2d_cl_array_array_ap_fixed_8u_config4_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_din;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_full_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_dout;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_4u_config5_U0_din;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_4u_config5_U0_full_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_4u_config5_U0_dout;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_4u_config5_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_4u_relu_config6_U0_din;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_4u_relu_config6_U0_full_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_4u_relu_config6_U0_dout;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_4u_relu_config6_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_pooling2d_cl_array_array_ap_fixed_4u_config7_U0_din;
    sc_signal< sc_logic > start_for_pooling2d_cl_array_array_ap_fixed_4u_config7_U0_full_n;
    sc_signal< sc_lv<1> > start_for_pooling2d_cl_array_array_ap_fixed_4u_config7_U0_dout;
    sc_signal< sc_logic > start_for_pooling2d_cl_array_array_ap_fixed_4u_config7_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_din;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_full_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_dout;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_4u_config8_U0_din;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_4u_config8_U0_full_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_4u_config8_U0_dout;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_4u_config8_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_4u_relu_config9_U0_din;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_4u_relu_config9_U0_full_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_4u_relu_config9_U0_dout;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_4u_relu_config9_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_pooling2d_cl_array_array_ap_fixed_4u_config10_U0_din;
    sc_signal< sc_logic > start_for_pooling2d_cl_array_array_ap_fixed_4u_config10_U0_full_n;
    sc_signal< sc_lv<1> > start_for_pooling2d_cl_array_array_ap_fixed_4u_config10_U0_dout;
    sc_signal< sc_logic > start_for_pooling2d_cl_array_array_ap_fixed_4u_config10_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_din;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_full_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_dout;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_4u_config11_U0_din;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_4u_config11_U0_full_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_4u_config11_U0_dout;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_4u_config11_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_4u_relu_config12_U0_din;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_4u_relu_config12_U0_full_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_4u_relu_config12_U0_dout;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_4u_relu_config12_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_resize_nearest_array_ap_fixed_4u_config13_U0_din;
    sc_signal< sc_logic > start_for_resize_nearest_array_ap_fixed_4u_config13_U0_full_n;
    sc_signal< sc_lv<1> > start_for_resize_nearest_array_ap_fixed_4u_config13_U0_dout;
    sc_signal< sc_logic > start_for_resize_nearest_array_ap_fixed_4u_config13_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_din;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_full_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_dout;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_4u_config14_U0_din;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_4u_config14_U0_full_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_4u_config14_U0_dout;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_4u_config14_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_4u_relu_config15_U0_din;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_4u_relu_config15_U0_full_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_4u_relu_config15_U0_dout;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_4u_relu_config15_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_resize_nearest_array_ap_fixed_4u_config16_U0_din;
    sc_signal< sc_logic > start_for_resize_nearest_array_ap_fixed_4u_config16_U0_full_n;
    sc_signal< sc_lv<1> > start_for_resize_nearest_array_ap_fixed_4u_config16_U0_dout;
    sc_signal< sc_logic > start_for_resize_nearest_array_ap_fixed_4u_config16_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_din;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_full_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_dout;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_8u_config17_U0_din;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_8u_config17_U0_full_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_8u_config17_U0_dout;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_8u_config17_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_8u_relu_config18_U0_din;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_8u_relu_config18_U0_full_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_8u_relu_config18_U0_dout;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_8u_relu_config18_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_resize_nearest_array_ap_fixed_8u_config19_U0_din;
    sc_signal< sc_logic > start_for_resize_nearest_array_ap_fixed_8u_config19_U0_full_n;
    sc_signal< sc_lv<1> > start_for_resize_nearest_array_ap_fixed_8u_config19_U0_dout;
    sc_signal< sc_logic > start_for_resize_nearest_array_ap_fixed_8u_config19_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_din;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_full_n;
    sc_signal< sc_lv<1> > start_for_zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_dout;
    sc_signal< sc_logic > start_for_zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_1u_config20_U0_din;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_1u_config20_U0_full_n;
    sc_signal< sc_lv<1> > start_for_conv_2d_cl_array_array_ap_fixed_1u_config20_U0_dout;
    sc_signal< sc_logic > start_for_conv_2d_cl_array_array_ap_fixed_1u_config20_U0_empty_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_1u_relu_config21_U0_din;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_1u_relu_config21_U0_full_n;
    sc_signal< sc_lv<1> > start_for_relu_array_array_ap_fixed_1u_relu_config21_U0_dout;
    sc_signal< sc_logic > start_for_relu_array_array_ap_fixed_1u_relu_config21_U0_empty_n;
    sc_signal< sc_logic > relu_array_array_ap_fixed_1u_relu_config21_U0_start_full_n;
    sc_signal< sc_logic > relu_array_array_ap_fixed_1u_relu_config21_U0_start_write;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_logic ap_const_logic_1;
    // Thread declarations
    void thread_ap_var_for_const0();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_ap_sync_continue();
    void thread_ap_sync_done();
    void thread_ap_sync_ready();
    void thread_conv2d_147_input_V_data_V_read();
    void thread_conv_2d_cl_array_array_ap_fixed_1u_config20_U0_ap_continue();
    void thread_conv_2d_cl_array_array_ap_fixed_1u_config20_U0_ap_start();
    void thread_conv_2d_cl_array_array_ap_fixed_4u_config11_U0_ap_continue();
    void thread_conv_2d_cl_array_array_ap_fixed_4u_config11_U0_ap_start();
    void thread_conv_2d_cl_array_array_ap_fixed_4u_config14_U0_ap_continue();
    void thread_conv_2d_cl_array_array_ap_fixed_4u_config14_U0_ap_start();
    void thread_conv_2d_cl_array_array_ap_fixed_4u_config5_U0_ap_continue();
    void thread_conv_2d_cl_array_array_ap_fixed_4u_config5_U0_ap_start();
    void thread_conv_2d_cl_array_array_ap_fixed_4u_config8_U0_ap_continue();
    void thread_conv_2d_cl_array_array_ap_fixed_4u_config8_U0_ap_start();
    void thread_conv_2d_cl_array_array_ap_fixed_8u_config17_U0_ap_continue();
    void thread_conv_2d_cl_array_array_ap_fixed_8u_config17_U0_ap_start();
    void thread_conv_2d_cl_array_array_ap_fixed_8u_config2_U0_ap_continue();
    void thread_conv_2d_cl_array_array_ap_fixed_8u_config2_U0_ap_start();
    void thread_layer21_out_V_data_V_din();
    void thread_layer21_out_V_data_V_write();
    void thread_pooling2d_cl_array_array_ap_fixed_4u_config10_U0_ap_continue();
    void thread_pooling2d_cl_array_array_ap_fixed_4u_config10_U0_ap_start();
    void thread_pooling2d_cl_array_array_ap_fixed_4u_config7_U0_ap_continue();
    void thread_pooling2d_cl_array_array_ap_fixed_4u_config7_U0_ap_start();
    void thread_pooling2d_cl_array_array_ap_fixed_8u_config4_U0_ap_continue();
    void thread_pooling2d_cl_array_array_ap_fixed_8u_config4_U0_ap_start();
    void thread_relu_array_array_ap_fixed_1u_relu_config21_U0_ap_continue();
    void thread_relu_array_array_ap_fixed_1u_relu_config21_U0_ap_start();
    void thread_relu_array_array_ap_fixed_1u_relu_config21_U0_start_full_n();
    void thread_relu_array_array_ap_fixed_1u_relu_config21_U0_start_write();
    void thread_relu_array_array_ap_fixed_4u_relu_config12_U0_ap_continue();
    void thread_relu_array_array_ap_fixed_4u_relu_config12_U0_ap_start();
    void thread_relu_array_array_ap_fixed_4u_relu_config15_U0_ap_continue();
    void thread_relu_array_array_ap_fixed_4u_relu_config15_U0_ap_start();
    void thread_relu_array_array_ap_fixed_4u_relu_config6_U0_ap_continue();
    void thread_relu_array_array_ap_fixed_4u_relu_config6_U0_ap_start();
    void thread_relu_array_array_ap_fixed_4u_relu_config9_U0_ap_continue();
    void thread_relu_array_array_ap_fixed_4u_relu_config9_U0_ap_start();
    void thread_relu_array_array_ap_fixed_8u_relu_config18_U0_ap_continue();
    void thread_relu_array_array_ap_fixed_8u_relu_config18_U0_ap_start();
    void thread_relu_array_array_ap_fixed_8u_relu_config3_U0_ap_continue();
    void thread_relu_array_array_ap_fixed_8u_relu_config3_U0_ap_start();
    void thread_resize_nearest_array_ap_fixed_4u_config13_U0_ap_continue();
    void thread_resize_nearest_array_ap_fixed_4u_config13_U0_ap_start();
    void thread_resize_nearest_array_ap_fixed_4u_config16_U0_ap_continue();
    void thread_resize_nearest_array_ap_fixed_4u_config16_U0_ap_start();
    void thread_resize_nearest_array_ap_fixed_8u_config19_U0_ap_continue();
    void thread_resize_nearest_array_ap_fixed_8u_config19_U0_ap_start();
    void thread_start_for_conv_2d_cl_array_array_ap_fixed_1u_config20_U0_din();
    void thread_start_for_conv_2d_cl_array_array_ap_fixed_4u_config11_U0_din();
    void thread_start_for_conv_2d_cl_array_array_ap_fixed_4u_config14_U0_din();
    void thread_start_for_conv_2d_cl_array_array_ap_fixed_4u_config5_U0_din();
    void thread_start_for_conv_2d_cl_array_array_ap_fixed_4u_config8_U0_din();
    void thread_start_for_conv_2d_cl_array_array_ap_fixed_8u_config17_U0_din();
    void thread_start_for_conv_2d_cl_array_array_ap_fixed_8u_config2_U0_din();
    void thread_start_for_pooling2d_cl_array_array_ap_fixed_4u_config10_U0_din();
    void thread_start_for_pooling2d_cl_array_array_ap_fixed_4u_config7_U0_din();
    void thread_start_for_pooling2d_cl_array_array_ap_fixed_8u_config4_U0_din();
    void thread_start_for_relu_array_array_ap_fixed_1u_relu_config21_U0_din();
    void thread_start_for_relu_array_array_ap_fixed_4u_relu_config12_U0_din();
    void thread_start_for_relu_array_array_ap_fixed_4u_relu_config15_U0_din();
    void thread_start_for_relu_array_array_ap_fixed_4u_relu_config6_U0_din();
    void thread_start_for_relu_array_array_ap_fixed_4u_relu_config9_U0_din();
    void thread_start_for_relu_array_array_ap_fixed_8u_relu_config18_U0_din();
    void thread_start_for_relu_array_array_ap_fixed_8u_relu_config3_U0_din();
    void thread_start_for_resize_nearest_array_ap_fixed_4u_config13_U0_din();
    void thread_start_for_resize_nearest_array_ap_fixed_4u_config16_U0_din();
    void thread_start_for_resize_nearest_array_ap_fixed_8u_config19_U0_din();
    void thread_start_for_zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_din();
    void thread_start_for_zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_din();
    void thread_start_for_zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_din();
    void thread_start_for_zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_din();
    void thread_start_for_zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_din();
    void thread_start_for_zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_din();
    void thread_zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_ap_continue();
    void thread_zeropad2d_cl_array_array_ap_fixed_1u_config22_U0_ap_start();
    void thread_zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_ap_continue();
    void thread_zeropad2d_cl_array_array_ap_fixed_4u_config24_U0_ap_start();
    void thread_zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_ap_continue();
    void thread_zeropad2d_cl_array_array_ap_fixed_4u_config25_U0_ap_start();
    void thread_zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_ap_continue();
    void thread_zeropad2d_cl_array_array_ap_fixed_4u_config26_U0_ap_start();
    void thread_zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_ap_continue();
    void thread_zeropad2d_cl_array_array_ap_fixed_4u_config27_U0_ap_start();
    void thread_zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_ap_continue();
    void thread_zeropad2d_cl_array_array_ap_fixed_8u_config23_U0_ap_start();
    void thread_zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_ap_continue();
    void thread_zeropad2d_cl_array_array_ap_fixed_8u_config28_U0_ap_start();
};

}

using namespace ap_rtl;

#endif
