OEFFICIENT_OVRD_EN_0_MASK 0x8000
#define PSX81_PIF0_LANE0_OVRD__COEFFICIENT_OVRD_EN_0__SHIFT 0xf
#define PSX81_PIF0_LANE0_OVRD__CDREN_OVRD_EN_0_MASK 0x10000
#define PSX81_PIF0_LANE0_OVRD__CDREN_OVRD_EN_0__SHIFT 0x10
#define PSX81_PIF0_LANE0_OVRD__CDREN_OVRD_VAL_0_MASK 0x20000
#define PSX81_PIF0_LANE0_OVRD__CDREN_OVRD_VAL_0__SHIFT 0x11
#define PSX81_PIF0_LANE0_OVRD2__GANGMODE_0_MASK 0x7
#define PSX81_PIF0_LANE0_OVRD2__GANGMODE_0__SHIFT 0x0
#define PSX81_PIF0_LANE0_OVRD2__FREQDIV_0_MASK 0x18
#define PSX81_PIF0_LANE0_OVRD2__FREQDIV_0__SHIFT 0x3
#define PSX81_PIF0_LANE0_OVRD2__LINKSPEED_0_MASK 0x60
#define PSX81_PIF0_LANE0_OVRD2__LINKSPEED_0__SHIFT 0x5
#define PSX81_PIF0_LANE0_OVRD2__TWOSYMENABLE_0_MASK 0x80
#define PSX81_PIF0_LANE0_OVRD2__TWOSYMENABLE_0__SHIFT 0x7
#define PSX81_PIF0_LANE0_OVRD2__TXPWR_0_MASK 0x700
#define PSX81_PIF0_LANE0_OVRD2__TXPWR_0__SHIFT 0x8
#define PSX81_PIF0_LANE0_OVRD2__TXPGENABLE_0_MASK 0x1800
#define PSX81_PIF0_LANE0_OVRD2__TXPGENABLE_0__SHIFT 0xb
#define PSX81_PIF0_LANE0_OVRD2__RXPWR_0_MASK 0xe000
#define PSX81_PIF0_LANE0_OVRD2__RXPWR_0__SHIFT 0xd
#define PSX81_PIF0_LANE0_OVRD2__RXPGENABLE_0_MASK 0x30000
#define PSX81_PIF0_LANE0_OVRD2__RXPGENABLE_0__SHIFT 0x10
#define PSX81_PIF0_LANE0_OVRD2__ELECIDLEDETEN_0_MASK 0x40000
#define PSX81_PIF0_LANE0_OVRD2__ELECIDLEDETEN_0__SHIFT 0x12
#define PSX81_PIF0_LANE0_OVRD2__ENABLEFOM_0_MASK 0x80000
#define PSX81_PIF0_LANE0_OVRD2__ENABLEFOM_0__SHIFT 0x13
#define PSX81_PIF0_LANE0_OVRD2__REQUESTFOM_0_MASK 0x100000
#define PSX81_PIF0_LANE0_OVRD2__REQUESTFOM_0__SHIFT 0x14
#define PSX81_PIF0_LANE0_OVRD2__RESPONSEMODE_0_MASK 0x200000
#define PSX81_PIF0_LANE0_OVRD2__RESPONSEMODE_0__SHIFT 0x15
#define PSX81_PIF0_LANE0_OVRD2__REQUESTTRK_0_MASK 0x400000
#define PSX81_PIF0_LANE0_OVRD2__REQUESTTRK_0__SHIFT 0x16
#define PSX81_PIF0_LANE0_OVRD2__REQUESTTRN_0_MASK 0x800000
#define PSX81_PIF0_LANE0_OVRD2__REQUESTTRN_0__SHIFT 0x17
#define PSX81_PIF0_LANE0_OVRD2__COEFFICIENTID_0_MASK 0x3000000
#define PSX81_PIF0_LANE0_OVRD2__COEFFICIENTID_0__SHIFT 0x18
#define PSX81_PIF0_LANE0_OVRD2__COEFFICIENT_0_MASK 0xfc000000
#define PSX81_PIF0_LANE0_OVRD2__COEFFICIENT_0__SHIFT 0x1a
#define PSX81_PIF0_LANE1_OVRD__GANGMODE_OVRD_EN_1_MASK 0x1
#define PSX81_PIF0_LANE1_OVRD__GANGMODE_OVRD_EN_1__SHIFT 0x0
#define PSX81_PIF0_LANE1_OVRD__FREQDIV_OVRD_EN_1_MASK 0x2
#define PSX81_PIF0_LANE1_OVRD__FREQDIV_OVRD_EN_1__SHIFT 0x1
#define PSX81_PIF0_LANE1_OVRD__LINKSPEED_OVRD_EN_1_MASK 0x4
#define PSX81_PIF0_LANE1_OVRD__LINKSPEED_OVRD_EN_1__SHIFT 0x2
#define PSX81_PIF0_LANE1_OVRD__TWOSYMENABLE_OVRD_EN_1_MASK 0x8
#define PSX81_PIF0_LANE1_OVRD__TWOSYMENABLE_OVRD_EN_1__SHIFT 0x3
#define PSX81_PIF0_LANE1_OVRD__TXPWR_OVRD_EN_1_MASK 0x10
#define PSX81_PIF0_LANE1_OVRD__TXPWR_OVRD_EN_1__SHIFT 0x4
#define PSX81_PIF0_LANE1_OVRD__TXPGENABLE_OVRD_EN_1_MASK 0x20
#define PSX81_PIF0_LANE1_OVRD__TXPGENABLE_OVRD_EN_1__SHIFT 0x5
#define PSX81_PIF0_LANE1_OVRD__RXPWR_OVRD_EN_1_MASK 0x40
#define PSX81_PIF0_LANE1_OVRD__RXPWR_OVRD_EN_1__SHIFT 0x6
#define PSX81_PIF0_LANE1_OVRD__RXPGENABLE_OVRD_EN_1_MASK 0x80
#define PSX81_PIF0_LANE1_OVRD__RXPGENABLE_OVRD_EN_1__SHIFT 0x7
#define PSX81_PIF0_LANE1_OVRD__ELECIDLEDETEN_OVRD_EN_1_MASK 0x100
#define PSX81_PIF0_LANE1_OVRD__ELECIDLEDETEN_OVRD_EN_1__SHIFT 0x8
#define PSX81_PIF0_LANE1_OVRD__ENABLEFOM_OVRD_EN_1_MASK 0x200
#define PSX81_PIF0_LANE1_OVRD__ENABLEFOM_OVRD_EN_1__SHIFT 0x9
#define PSX81_PIF0_LANE1_OVRD__REQUESTFOM_OVRD_EN_1_MASK 0x400
#define PSX81_PIF0_LANE1_OVRD__REQUESTFOM_OVRD_EN_1__SHIFT 0xa
#define PSX81_PIF0_LANE1_OVRD__RESPONSEMODE_OVRD_EN_1_MASK 0x800
#define PSX81_PIF0_LANE1_OVRD__RESPONSEMODE_OVRD_EN_1__SHIFT 0xb
#define PSX81_PIF0_LANE1_OVRD__REQUESTTRK_OVRD_EN_1_MASK 0x1000
#define PSX81_PIF0_LANE1_OVRD__REQUESTTRK_OVRD_EN_1__SHIFT 0xc
#define PSX81_PIF0_LANE1_OVRD__REQUESTTRN_OVRD_EN_1_MASK 0x2000
#define PSX81_PIF0_LANE1_OVRD__REQUESTTRN_OVRD_EN_1__SHIFT 0xd
#define PSX81_PIF0_LANE1_OVRD__COEFFICIENTID_OVRD_EN_1_MASK 0x4000
#define PSX81_PIF0_LANE1_OVRD__COEFFICIENTID_OVRD_EN_1__SHIFT 0xe
#define PSX81_PIF0_LANE1_OVRD__COEFFICIENT_OVRD_EN_1_MASK 0x8000
#define PSX81_PIF0_LANE1_OVRD__COEFFICIENT_OVRD_EN_1__SHIFT 0xf
#define PSX81_PIF0_LANE1_OVRD__CDREN_OVRD_EN_1_MASK 0x10000
#define PSX81_PIF0_LANE1_OVRD__CDREN_OVRD_EN_1__SHIFT 0x10
#define PSX81_PIF0_LANE1_OVRD__CDREN_OVRD_VAL_1_MASK 0x20000
#define PSX81_PIF0_LANE1_OVRD__CDREN_OVRD_VAL_1__SHIFT 0x11
#define PSX81_PIF0_LANE1_OVRD2__GANGMODE_1_MASK 0x7
#define PSX81_PIF0_LANE1_OVRD2__GANGMODE_1__SHIFT 0x0
#define PSX81_PIF0_LANE1_OVRD2__FREQDIV_1_MASK 0x18
#define PSX81_PIF0_LANE1_OVRD2__FREQDIV_1__SHIFT 0x3
#define PSX81_PIF0_LANE1_OVRD2__LINKSPEED_1_MASK 0x60
#define PSX81_PIF0_LANE1_OVRD2__LINKSPEED_1__SHIFT 0x5
#define PSX81_PIF0_LANE1_OVRD2__TWOSYMENABLE_1_MASK 0x80
#define PSX81_PIF0_LANE1_OVRD2__TWOSYMENABLE_1__SHIFT 0x7
#define PSX81_PIF0_LANE1_OVRD2__TXPWR_1_MASK 0x700
#define PSX81_PIF0_LANE1_OVRD2__TXPWR_1__SHIFT 0x8
#define PSX81_PIF0_LANE1_OVRD2__TXPGENABLE_1_MASK 0x1800
#define PSX81_PIF0_LANE1_OVRD2__TXPGENABLE_1__SHIFT 0xb
#define PSX81_PIF0_LANE1_OVRD2__RXPWR_1_MASK 0xe000
#define PSX81_PIF0_LANE1_OVRD2__RXPWR_1__SHIFT 0xd
#define PSX81_PIF0_LANE1_OVRD2__RXPGENABLE_1_MASK 0x30000
#define PSX81_PIF0_LANE1_OVRD2__RXPGENABLE_1__SHIFT 0x10
#define PSX81_PIF0_LANE1_OVRD2__ELECIDLEDETEN_1_MASK 0x40000
#define PSX81_PIF0_LANE1_OVRD2__ELECIDLEDETEN_1__SHIFT 0x12
#define PSX81_PIF0_LANE1_OVRD2__ENABLEFOM_1_MASK 0x80000
#define PSX81_PIF0_LANE1_OVRD2__ENABLEFOM_1__SHIFT 0x13
#define PSX81_PIF0_LANE1_OVRD2__REQUESTFOM_1_MASK 0x100000
#define PSX81_PIF0_LANE1_OVRD2__REQUESTFOM_1__SHIFT 0x14
#define PSX81_PIF0_LANE1_OVRD2__RESPONSEMODE_1_MASK 0x200000
#define PSX81_PIF0_LANE1_OVRD2__RESPONSEMODE_1__SHIFT 0x15
#define PSX81_PIF0_LANE1_OVRD2__REQUESTTRK_1_MASK 0x400000
#define PSX81_PIF0_LANE1_OVRD2__REQUESTTRK_1__SHIFT 0x16
#define PSX81_PIF0_LANE1_OVRD2__REQUESTTRN_1_MASK 0x800000
#define PSX81_PIF0_LANE1_OVRD2__REQUESTTRN_1__SHIFT 0x17
#define PSX81_PIF0_LANE1_OVRD2__COEFFICIENTID_1_MASK 0x3000000
#define PSX81_PIF0_LANE1_OVRD2__COEFFICIENTID_1__SHIFT 0x18
#define PSX81_PIF0_LANE1_OVRD2__COEFFICIENT_1_MASK 0xfc000000
#define PSX81_PIF0_LANE1_OVRD2__COEFFICIENT_1__SHIFT 0x1a
#define PSX81_PIF0_LANE2_OVRD__GANGMODE_OVRD_EN_2_MASK 0x1
#define PSX81_PIF0_LANE2_OVRD__GANGMODE_OVRD_EN_2__SHIFT 0x0
#define PSX81_PIF0_LANE2_OVRD__FREQDIV_OVRD_EN_2_MASK 0x2
#define PSX81_PIF0_LANE2_OVRD__FREQDIV_OVRD_EN_2__SHIFT 0x1
#define PSX81_PIF0_LANE2_OVRD__LINKSPEED_OVRD_EN_2_MASK 0x4
#define PSX81_PIF0_LANE2_OVRD__LINKSPEED_OVRD_EN_2__SHIFT 0x2
#define PSX81_PIF0_LANE2_OVRD__TWOSYMENABLE_OVRD_EN_2_MASK 0x8
#define PSX81_PIF0_LANE2_OVRD__TWOSYMENABLE_OVRD_EN_2__SHIFT 0x3
#define PSX81_PIF0_LANE2_OVRD__TXPWR_OVRD_EN_2_MASK 0x10
#define PSX81_PIF0_LANE2_OVRD__TXPWR_OVRD_EN_2__SHIFT 0x4
#define PSX81_PIF0_LANE2_OVRD__TXPGENABLE_OVRD_EN_2_MASK 0x20
#define PSX81_PIF0_LANE2_OVRD__TXPGENABLE_OVRD_EN_2__SHIFT 0x5
#define PSX81_PIF0_LANE2_OVRD__RXPWR_OVRD_EN_2_MASK 0x40
#define PSX81_PIF0_LANE2_OVRD__RXPWR_OVRD_EN_2__SHIFT 0x6
#define PSX81_PIF0_LANE2_OVRD__RXPGENABLE_OVRD_EN_2_MASK 0x80
#define PSX81_PIF0_LANE2_OVRD__RXPGENABLE_OVRD_EN_2__SHIFT 0x7
#define PSX81_PIF0_LANE2_OVRD__ELECIDLEDETEN_OVRD_EN_2_MASK 0x100
#define PSX81_PIF0_LANE2_OVRD__ELECIDLEDETEN_OVRD_EN_2__SHIFT 0x8
#define PSX81_PIF0_LANE2_OVRD__ENABLEFOM_OVRD_EN_2_MASK 0x200
#define PSX81_PIF0_LANE2_OVRD__ENABLEFOM_OVRD_EN_2__SHIFT 0x9
#define PSX81_PIF0_LANE2_OVRD__REQUESTFOM_OVRD_EN_2_MASK 0x400
#define PSX81_PIF0_LANE2_OVRD__REQUESTFOM_OVRD_EN_2__SHIFT 0xa
#define PSX81_PIF0_LANE2_OVRD__RESPONSEMODE_OVRD_EN_2_MASK 0x800
#define PSX81_PIF0_LANE2_OVRD__RESPONSEMODE_OVRD_EN_2__SHIFT 0xb
#define PSX81_PIF0_LANE2_OVRD__REQUESTTRK_OVRD_EN_2_MASK 0x1000
#define PSX81_PIF0_LANE2_OVRD__REQUESTTRK_OVRD_EN_2__SHIFT 0xc
#define PSX81_PIF0_LANE2_OVRD__REQUESTTRN_OVRD_EN_2_MASK 0x2000
#define PSX81_PIF0_LANE2_OVRD__REQUESTTRN_OVRD_EN_2__SHIFT 0xd
#define PSX81_PIF0_LANE2_OVRD__COEFFICIENTID_OVRD_EN_2_MASK 0x4000
#define PSX81_PIF0_LANE2_OVRD__COEFFICIENTID_OVRD_EN_2__SHIFT 0xe
#define PSX81_PIF0_LANE2_OVRD__COEFFICIENT_OVRD_EN_2_MASK 0x8000
#define PSX81_PIF0_LANE2_OVRD__COEFFICIENT_OVRD_EN_2__SHIFT 0xf
#define PSX81_PIF0_LANE2_OVRD__CDREN_OVRD_EN_2_MASK 0x10000
#define PSX81_PIF0_LANE2_OVRD__CDREN_OVRD_EN_2__SHIFT 0x10
#define PSX81_PIF0_LANE2_OVRD__CDREN_OVRD_VAL_2_MASK 0x20000
#define PSX81_PIF0_LANE2_OVRD__CDREN_OVRD_VAL_2__SHIFT 0x11
#define PSX81_PIF0_LANE2_OVRD2__GANGMODE_2_MASK 0x7
#define PSX81_PIF0_LANE2_OVRD2__GANGMODE_2__SHIFT 0x0
#define PSX81_PIF0_LANE2_OVRD2__FREQDIV_2_MASK 0x18
#define PSX81_PIF0_LANE2_OVRD2__FREQDIV_2__SHIFT 0x3
#define PSX81_PIF0_LANE2_OVRD2__LINKSPEED_2_MASK 0x60
#define PSX81_PIF0_LANE2_OVRD2__LINKSPEED_2__SHIFT 0x5
#define PSX81_PIF0_LANE2_OVRD2__TWOSYMENABLE_2_MASK 0x80
#define PSX81_PIF0_LANE2_OVRD2__TWOSYMENABLE_2__SHIFT 0x7
#define PSX81_PIF0_LANE2_OVRD2__TXPWR_2_MASK 0x700
#define PSX81_PIF0_LANE2_OVRD2__TXPWR_2__SHIFT 0x8
#define PSX81_PIF0_LANE2_OVRD2__TXPGENABLE_2_MASK 0x1800
#define PSX81_PIF0_LANE2_OVRD2__TXPGENABLE_2__SHIFT 0xb
#define PSX81_PIF0_LANE2_OVRD2__RXPWR_2_MASK 0xe000
#define PSX81_PIF0_LANE2_OVRD2__RXPWR_2__SHIFT 0xd
#define PSX81_PIF0_LANE2_OVRD2__RXPGENABLE_2_MASK 0x30000
#define PSX81_PIF0_LANE2_OVRD2__RXPGENABLE_2__SHIFT 0x10
#define PSX81_PIF0_LANE2_OVRD2__ELECIDLEDETEN_2_MASK 0x40000
#define PSX81_PIF0_LANE2_OVRD2__ELECIDLEDETEN_2__SHIFT 0x12
#define PSX81_PIF0_LANE2_OVRD2__ENABLEFOM_2_MASK 0x80000
#define PSX81_PIF0_LANE2_OVRD2__ENABLEFOM_2__SHIFT 0x13
#define PSX81_PIF0_LANE2_OVRD2__REQUESTFOM_2_MASK 0x100000
#define PSX81_PIF0_LANE2_OVRD2__REQUESTFOM_2__SHIFT 0x14
#define PSX81_PIF0_LANE2_OVRD2__RESPONSEMODE_2_MASK 0x200000
#define PSX81_PIF0_LANE2_OVRD2__RESPONSEMODE_2__SHIFT 0x15
#define PSX81_PIF0_LANE2_OVRD2__REQUESTTRK_2_MASK 0x400000
#define PSX81_PIF0_LANE2_OVRD2__REQUESTTRK_2__SHIFT 0x16
#define PSX81_PIF0_LANE2_OVRD2__REQUESTTRN_2_MASK 0x800000
#define PSX81_PIF0_LANE2_OVRD2__REQUESTTRN_2__SHIFT 0x17
#define PSX81_PIF0_LANE2_OVRD2__COEFFICIENTID_2_MASK 0x3000000
#define PSX81_PIF0_LANE2_OVRD2__COEFFICIENTID_2__SHIFT 0x18
#define PSX81_PIF0_LANE2_OVRD2__COEFFICIENT_2_MASK 0xfc000000
#define PSX81_PIF0_LANE2_OVRD2__COEFFICIENT_2__SHIFT 0x1a
#define PSX81_PIF0_LANE3_OVRD__GANGMODE_OVRD_EN_3_MASK 0x1
#define PSX81_PIF0_LANE3_OVRD__GANGMODE_OVRD_EN_3__SHIFT 0x0
#define PSX81_PIF0_LANE3_OVRD__FREQDIV_OVRD_EN_3_MASK 0x2
#define PSX81_PIF0_LANE3_OVRD__FREQDIV_OVRD_EN_3__SHIFT 0x1
#define PSX81_PIF0_LANE3_OVRD__LINKSPEED_OVRD_EN_3_MASK 0x4
#define PSX81_PIF0_LANE3_OVRD__LINKSPEED_OVRD_EN_3__SHIFT 0x2
#define PSX81_PIF0_LANE3_OVRD__TWOSYMENABLE_OVRD_EN_3_MASK 0x8
#define PSX81_PIF0_LANE3_OVRD__TWOSYMENABLE_OVRD_EN_3__SHIFT 0x3
#define PSX81_PIF0_LANE3_OVRD__TXPWR_OVRD_EN_3_MASK 0x10
#define PSX81_PIF0_LANE3_OVRD__TXPWR_OVRD_EN_3__SHIFT 0x4
#define PSX81_PIF0_LANE3_OVRD__TXPGENABLE_OVRD_EN_3_MASK 0x20
#define PSX81_PIF0_LANE3_OVRD__TXPGENABLE_OVRD_EN_3__SHIFT 0x5
#define PSX81_PIF0_LANE3_OVRD__RXPWR_OVRD_EN_3_MASK 0x40
#define PSX81_PIF0_LANE3_OVRD__RXPWR_OVRD_EN_3__SHIFT 0x6
#define PSX81_PIF0_LANE3_OVRD__RXPGENABLE_OVRD_EN_3_MASK 0x80
#define PSX81_PIF0_LANE3_OVRD__RXPGENABLE_OVRD_EN_3__SHIFT 0x7
#define PSX81_PIF0_LANE3_OVRD__ELECIDLEDETEN_OVRD_EN_3_MASK 0x100
#define PSX81_PIF0_LANE3_OVRD__ELECIDLEDETEN_OVRD_EN_3__SHIFT 0x8
#define PSX81_PIF0_LANE3_OVRD__ENABLEFOM_OVRD_EN_3_MASK 0x200
#define PSX81_PIF0_LANE3_OVRD__ENABLEFOM_OVRD_EN_3__SHIFT 0x9
#define PSX81_PIF0_LANE3_OVRD__REQUESTFOM_OVRD_EN_3_MASK 0x400
#define PSX81_PIF0_LANE3_OVRD__REQUESTFOM_OVRD_EN_3__SHIFT 0xa
#define PSX81_PIF0_LANE3_OVRD__RESPONSEMODE_OVRD_EN_3_MASK 0x800
#define PSX81_PIF0_LANE3_OVRD__RESPONSEMODE_OVRD_EN_3__SHIFT 0xb
#define PSX81_PIF0_LANE3_OVRD__REQUESTTRK_OVRD_EN_3_MASK 0x1000
#define PSX81_PIF0_LANE3_OVRD__REQUESTTRK_OVRD_EN_3__SHIFT 0xc
#define PSX81_PIF0_LANE3_OVRD__REQUESTTRN_OVRD_EN_3_MASK 0x2000
#define PSX81_PIF0_LANE3_OVRD__REQUESTTRN_OVRD_EN_3__SHIFT 0xd
#define PSX81_PIF0_LANE3_OVRD__COEFFICIENTID_OVRD_EN_3_MASK 0x4000
#define PSX81_PIF0_LANE3_OVRD__COEFFICIENTID_OVRD_EN_3__SHIFT 0xe
#define PSX81_PIF0_LANE3_OVRD__COEFFICIENT_OVRD_EN_3_MASK 0x8000
#define PSX81_PIF0_LANE3_OVRD__COEFFICIENT_OVRD_EN_3__SHIFT 0xf
#define PSX81_PIF0_LANE3_OVRD__CDREN_OVRD_EN_3_MASK 0x10000
#define PSX81_PIF0_LANE3_OVRD__CDREN_OVRD_EN_3__SHIFT 0x10
#define PSX81_PIF0_LANE3_OVRD__CDREN_OVRD_VAL_3_MASK 0x20000
#define PSX81_PIF0_LANE3_OVRD__CDREN_OVRD_VAL_3__SHIFT 0x11
#define PSX81_PIF0_LANE3_OVRD2__GANGMODE_3_MASK 0x7
#define PSX81_PIF0_LANE3_OVRD