fsm ctrl_func_static_02 {

  out wire u8 o;

  void main() {
    static u8 x;
    x = 3;
    loop {
      o = x;
      x++;
      fence;
    }
  }
}
// @fec/golden {{{
//  module ctrl_func_static_02(
//    input wire clk,
//    input wire rst,
//    output reg [7:0] o
//  );
//
//    reg state_q;
//
//    always @(posedge clk) begin
//      if (rst) begin
//        o <= 8'd0;
//        state_q <= 1'b0;
//      end else if (~state_q) begin
//        o <= 8'd3;
//        state_q <= 1'b1;
//      end else begin
//        o <= o + 8'd1;
//      end
//    end
//
//  endmodule
// }}}
