# Disparidades entre Vault y Especificaci√≥n Real

**Fecha**: 2025-12-13
**An√°lisis**: Vault vs S-MIPS_PROCESSOR_GUIDE.md y especificaci√≥n del proyecto
**Objetivo**: Identificar qu√© falta en el Vault para que sea funcionalmente completo

---

## üéØ Pregunta Cr√≠tica

**"¬øPodr√≠a alguien implementar un procesador S-MIPS funcional SOLO con el Vault?"**

**Respuesta**: ‚ùå **NO - Faltan detalles cr√≠ticos de implementaci√≥n**

---

## üö® DISPARIDAD CR√çTICA #1: Modificaci√≥n del Stack Pointer (R31/SP)

### Lo que dice el Vault

**Register File.md** (l√≠nea 98):
```
| R31 | $sp | Stack Pointer | Modificado por PUSH/POP/JR |
```

**Branch Control.md** (l√≠neas 68-74):
```
### 4. Jump Register (JR Rs)
PC_NEXT = Rs
SP = SP + 4
```

**Branch Control.md** (l√≠nea 100):
```
| `SP_INCREMENT` | 1 bit | [[Register File]] | Se√±al para SP += 4 (JR) |
```

### Problema

‚ùå **NING√öN archivo especifica C√ìMO se implementa la modificaci√≥n de SP**

El Vault dice:
- "SP es modificado por PUSH/POP/JR" ‚úì (correcto)
- "SP = SP + 4" ‚úì (correcto)
- "Se√±al SP_INCREMENT" ‚úì (correcto conceptualmente)

Pero NO dice:
- ‚ùå **C√≥mo se genera la se√±al SP_INCREMENT**
- ‚ùå **D√≥nde se conecta SP_INCREMENT**
- ‚ùå **Qu√© hace Register File cuando recibe SP_INCREMENT**
- ‚ùå **C√≥mo se lee el valor actual de SP**
- ‚ùå **C√≥mo se calcula el nuevo valor de SP**

### Lo que dice la Especificaci√≥n Real

**S-MIPS_PROCESSOR_GUIDE.md** (l√≠neas 1456-1459):
```
Cycle 7: Execute
         - Register File reads R1
         - ALU computes SP - 4
         - Register File writes to SP
```

**Mecanismo REAL**:
1. ‚úÖ Register File lee R31 (SP) usando puerto de lectura normal
2. ‚úÖ ALU calcula `SP - 4` (para PUSH) o `SP + 4` (para POP/JR)
3. ‚úÖ Resultado se escribe de vuelta a R31 usando puerto de escritura normal
4. ‚úÖ Se usa `WRITE_REG = 31` y `REG_WRITE = 1`

**NO hay se√±al especial `SP_INCREMENT`** - SP se modifica como cualquier registro normal.

### Disparidad Detallada

| Aspecto | Vault | Realidad | Gap |
|---------|-------|----------|-----|
| **Lectura de SP** | No especificada | READ_REG_1 o READ_REG_2 = 31 | ‚ùå Falta |
| **C√°lculo nuevo SP** | "SP = SP + 4" abstracto | ALU calcula SP ¬± 4 | ‚ùå Falta |
| **Escritura a SP** | "Se√±al SP_INCREMENT" | WRITE_REG=31, REG_WRITE=1 | ‚ùå Incorrecto |
| **Puerto especial** | Implica puerto especial | Usa puertos normales | ‚ùå Confuso |

---

## üö® DISPARIDAD CR√çTICA #2: Instrucciones PUSH/POP

### Lo que dice el Vault

**Instruction Decoder.md** (l√≠neas 217-218):
```
| PUSH Rs     | 0x30   | -      | MEM_WRITE=1 (SP-=4, Mem[SP]=Rs)             |
| POP Rt      | 0x31   | -      | REG_WRITE=1, MEM_READ=1 (Rt=Mem[SP], SP+=4) |
```

**Vault dice en comentarios**:
- PUSH: "SP-=4, Mem[SP]=Rs"
- POP: "Rt=Mem[SP], SP+=4"

### Problema

‚ùå **NO especifica C√ìMO se implementa cada paso**

Para PUSH Rs:
- ‚ùå No dice cu√°ndo/c√≥mo se decrementa SP
- ‚ùå No dice qu√© registro lee para obtener SP actual
- ‚ùå No dice c√≥mo se calcula la direcci√≥n de memoria
- ‚ùå No dice en qu√© orden ocurren las operaciones

### Lo que dice la Especificaci√≥n Real

**S-MIPS_PROCESSOR_GUIDE.md** (l√≠neas 1454-1466):
```
Cycle 1-5: Fetch PUSH instruction
Cycle 6: LOAD_I
Cycle 7: Execute
         - Register File reads R1 (Rs)
         - Register File reads R31 (SP)
         - ALU computes SP - 4
         - Register File writes to SP (nuevo SP)
Cycle 8: Control Unit detects memory write
Cycle 9: START write operation (usa nuevo SP como direcci√≥n)
Cycles 10-11: Wait WT cycles
Cycle 12: Memory write complete
```

**Orden REAL para PUSH Rs**:
1. ‚úÖ Leer Rs (dato a guardar)
2. ‚úÖ Leer R31 (SP actual)
3. ‚úÖ ALU calcula `SP_nuevo = SP - 4`
4. ‚úÖ Escribir SP_nuevo a R31
5. ‚úÖ Iniciar escritura de memoria: `Mem[SP_nuevo] = Rs`

### Disparidad Detallada

| Paso | Vault | Realidad | Gap |
|------|-------|----------|-----|
| **1. Leer SP** | No especificado | READ_REG_2 = 31 | ‚ùå Falta |
| **2. Leer Rs** | Impl√≠cito | READ_REG_1 = Rs | ‚ö†Ô∏è Parcial |
| **3. Calcular SP-4** | "SP-=4" | ALU: operando_A=SP, operando_B=4, OP=SUB | ‚ùå Falta |
| **4. Escribir SP** | No especificado | WRITE_REG=31, WRITE_DATA=ALU_RESULT | ‚ùå Falta |
| **5. Direcci√≥n memoria** | No especificado | ADDRESS = SP_nuevo (de R31) | ‚ùå Falta |
| **6. Dato memoria** | "Mem[SP]=Rs" | DATA = Rs (del paso 2) | ‚ö†Ô∏è Parcial |

---

## üö® DISPARIDAD CR√çTICA #3: Se√±ales de Control entre Componentes

### Lo que dice el Vault

**Data Path.md** NO tiene una secci√≥n completa de "Conexiones entre Componentes"

Cada componente especifica entradas/salidas individualmente, pero NO hay un diagrama o tabla que muestre TODAS las conexiones del sistema.

### Lo que falta

‚ùå **Tabla completa de se√±ales del Data Path**

Ejemplo de lo que DEBER√çA existir:

```
=== SE√ëALES DEL DATA PATH ===

De Instruction Decoder ‚Üí Register File:
  - READ_REG_1 [5 bits]
  - READ_REG_2 [5 bits]
  - WRITE_REG [5 bits] (via MUX Rd/Rt)

De Register File ‚Üí ALU:
  - READ_DATA_1 [32 bits] ‚Üí ALU operando A
  - READ_DATA_2 [32 bits] ‚Üí MUX ALU_B

De ALU ‚Üí Register File:
  - RESULT [32 bits] ‚Üí MUX Writeback
  - HI [32 bits] ‚Üí entrada HI_IN
  - LO [32 bits] ‚Üí entrada LO_IN

De Control Unit ‚Üí Register File:
  - REG_WRITE [1 bit]
  - HI_WRITE [1 bit]
  - LO_WRITE [1 bit]

... etc ...
```

### Disparidad

| Aspecto | Vault | Necesidad Real | Gap |
|---------|-------|----------------|-----|
| **Diagrama de conexiones** | ‚ùå No existe | Cr√≠tico para implementaci√≥n | ‚ùå Falta |
| **Tabla de se√±ales** | ‚ùå No existe | Cr√≠tico para debugging | ‚ùå Falta |
| **Anchos de bus** | ‚ö†Ô∏è Parcial | Todos especificados | ‚ö†Ô∏è Incompleto |
| **Direcci√≥n de se√±ales** | ‚ö†Ô∏è Impl√≠cito | Expl√≠cito con flechas | ‚ö†Ô∏è Confuso |

---

## üö® DISPARIDAD CR√çTICA #4: Instrucci√≥n JR

### Lo que dice el Vault

**Branch Control.md** (l√≠neas 68-74):
```
### 4. Jump Register (JR Rs)
PC_NEXT = Rs
SP = SP + 4

Salta a direcci√≥n contenida en Rs
Incrementa Stack Pointer en 4 (retorno de funci√≥n)
```

### Problema

‚ùå **NO especifica que Rs Y R31 se leen SIMULT√ÅNEAMENTE**

Para JR, el procesador necesita:
1. ‚úÖ Leer Rs (para obtener nueva direcci√≥n de PC)
2. ‚úÖ Leer R31 (SP) (para calcular SP+4)
3. ‚úÖ Escribir nuevo PC = Rs
4. ‚úÖ Escribir nuevo SP = SP+4

Pero el Vault NO dice:
- ‚ùå Qu√© puertos de lectura se usan (Rs en puerto 1, SP en puerto 2)
- ‚ùå C√≥mo el ALU calcula SP+4 al mismo tiempo que Branch Control usa Rs
- ‚ùå Que se necesita escribir a R31 en el mismo ciclo

### Lo que dice la Especificaci√≥n Real

**S-MIPS_PROCESSOR_GUIDE.md** (l√≠nea 710):
```
JR: SP = SP + 4 (return from function)
```

**Mecanismo REAL**:
```
JR Rs:
  READ_REG_1 = Rs         ‚Üí READ_DATA_1 va a Branch Control
  READ_REG_2 = 31 (SP)    ‚Üí READ_DATA_2 va a ALU operando B

  Branch Control:
    PC_NEXT = READ_DATA_1 (Rs)

  ALU:
    RESULT = READ_DATA_2 + 4  (SP + 4)

  Register File:
    WRITE_REG = 31
    WRITE_DATA = ALU_RESULT
    REG_WRITE = 1
```

### Disparidad Detallada

| Aspecto | Vault | Realidad | Gap |
|---------|-------|----------|-----|
| **Dual read** | No especificado | Rs y SP le√≠dos simult√°neamente | ‚ùå Falta |
| **PC update** | "PC_NEXT = Rs" ‚úì | Correcto | ‚úì OK |
| **SP update** | "SP = SP + 4" | V√≠a ALU y escritura a R31 | ‚ùå Falta mecanismo |
| **Escritura register** | No especificado | WRITE_REG=31, REG_WRITE=1 | ‚ùå Falta |

---

## üö® DISPARIDAD CR√çTICA #5: Se√±ales del Control Unit

### Lo que dice el Vault

**Control Unit.md** especifica se√±ales de salida:
```
- LOAD_I
- EXECUTE
- START_MC
- R/W
- PUSH_LOAD
```

### Problema

‚ùå **Faltan se√±ales cr√≠ticas documentadas**

Se√±ales que S√ç necesita Control Unit (basado en spec real):
1. ‚úÖ `LOAD_I` - Cargar instrucci√≥n
2. ‚úÖ `EXECUTE` - Ejecutar
3. ‚úÖ `START_MC` - Iniciar Memory Control
4. ‚úÖ `R/W` - Read/Write para memoria
5. ‚úÖ `PUSH_LOAD` - Para doble ciclo de PUSH/POP
6. ‚ùå **`REG_WRITE`** - Enable escritura en Register File (FALTA)
7. ‚ùå **`HI_WRITE`, `LO_WRITE`** - Enable Hi/Lo (FALTA)
8. ‚ùå **`PC_WRITE`** - Enable escritura de PC (FALTA o impl√≠cito)

### Disparidad

El Vault dice que Control Unit genera se√±ales de control, pero NO lista TODAS las se√±ales que realmente necesita.

---

## üö® DISPARIDAD CR√çTICA #6: Interfaz Memory Control ‚Üî Data Path

### Lo que dice el Vault

**Memory Control.md** especifica entradas/salidas, pero:

‚ùå **NO especifica c√≥mo se conecta la direcci√≥n de memoria**

Para PUSH/POP/LW/SW, Memory Control necesita:
- Direcci√≥n de memoria: ¬øDe d√≥nde viene?
- Dato a escribir: ¬øDe d√≥nde viene?
- Dato le√≠do: ¬øA d√≥nde va?

### Lo que dice la Especificaci√≥n Real

**Direcci√≥n de memoria**:
- Para LW/SW con offset: `ADDRESS = Rs + SignExt(offset)` (calculado por ALU)
- Para PUSH/POP: `ADDRESS = SP_nuevo` (R31 despu√©s de ¬±4)

**El Vault NO especifica**:
- ‚ùå Que el ALU calcula la direcci√≥n efectiva
- ‚ùå Que el resultado del ALU se usa como direcci√≥n
- ‚ùå C√≥mo Memory Control recibe esta direcci√≥n

---

## üìä Tabla Resumen de Disparidades

| # | Disparidad | Impacto | Severidad |
|---|------------|---------|-----------|
| 1 | Modificaci√≥n de SP (R31) | Sin esto, PUSH/POP/JR no funcionan | üî¥ CR√çTICO |
| 2 | Detalle de PUSH/POP | Implementaci√≥n incorrecta | üî¥ CR√çTICO |
| 3 | Tabla completa de se√±ales | Confusi√≥n al conectar | üü° ALTO |
| 4 | JR con SP increment | JR no modifica SP correctamente | üî¥ CR√çTICO |
| 5 | Se√±ales de Control Unit | Faltan se√±ales necesarias | üü° ALTO |
| 6 | Interfaz Memory Control | Conexiones incorrectas | üü° ALTO |
| 7 | Orden de operaciones PUSH/POP | Timing incorrecto | üü° ALTO |
| 8 | Doble ciclo de PUSH/POP | Control Unit mal implementado | üü° ALTO |

---

## üéØ ¬øSer√≠a Funcional el Vault?

**Respuesta**: ‚ùå **NO, sin consultar especificaci√≥n externa**

### Lo que S√ç se puede implementar solo con el Vault

‚úÖ Estructura b√°sica de componentes
‚úÖ ALU operaciones
‚úÖ Register File estructura
‚úÖ Instrucciones simples (ADD, SUB, AND, OR)
‚úÖ Branches simples (BEQ, BNE)
‚úÖ Jump absoluto (J)

### Lo que NO se puede implementar solo con el Vault

‚ùå PUSH/POP (falta mecanismo de SP)
‚ùå JR con SP increment (falta doble lectura + escritura)
‚ùå LW/SW con offset (falta c√°lculo de direcci√≥n efectiva)
‚ùå MULT/DIV con Hi/Lo (se√±ales de control incompletas)
‚ùå Conexiones correctas entre componentes
‚ùå Timing correcto de se√±ales de control

---

## üîß Lo que Necesitas Implementar (Basado en Spec Real)

### Para PUSH Rs

**Configuraci√≥n de se√±ales**:
```
Control Signals:
  REG_WRITE = 1           (para escribir nuevo SP)
  MEM_WRITE = 1           (para escribir a memoria)

Instruction Decoder:
  READ_REG_1 = Rs         (dato a guardar)
  READ_REG_2 = 31 (SP)    (SP actual)
  WRITE_REG = 31          (destino: SP)
  ALU_OP = SUB            (para SP - 4)

Datapath Flow:
  1. READ_DATA_1 = Register[Rs]     (dato)
  2. READ_DATA_2 = Register[31]     (SP)
  3. ALU: RESULT = SP - 4           (nuevo SP)
  4. Register[31] = RESULT          (actualizar SP)
  5. Memory[RESULT] = READ_DATA_1   (guardar dato en nueva posici√≥n)
```

### Para POP Rt

**Configuraci√≥n de se√±ales**:
```
Control Signals:
  REG_WRITE = 1           (para escribir dato le√≠do + nuevo SP)
  MEM_READ = 1            (para leer de memoria)

Instruction Decoder:
  READ_REG_1 = (no usado)
  READ_REG_2 = 31 (SP)    (SP actual)
  WRITE_REG = Rt          (en primer ciclo: destino dato)
               31         (en segundo ciclo: destino SP)
  ALU_OP = ADD            (para SP + 4)

Datapath Flow (2 ciclos):
  Ciclo 1 - Leer memoria:
    1. READ_DATA_2 = Register[31]   (SP)
    2. Memory[SP] ‚Üí MEMORY_DATA     (leer dato)
    3. Register[Rt] = MEMORY_DATA   (guardar dato le√≠do)

  Ciclo 2 - Actualizar SP:
    1. READ_DATA_2 = Register[31]   (SP)
    2. ALU: RESULT = SP + 4         (nuevo SP)
    3. Register[31] = RESULT        (actualizar SP)
```

### Para JR Rs

**Configuraci√≥n de se√±ales**:
```
Control Signals:
  REG_WRITE = 1           (para escribir nuevo SP)
  JUMP_REG = 1            (para Branch Control)

Instruction Decoder:
  READ_REG_1 = Rs         (nueva direcci√≥n PC)
  READ_REG_2 = 31 (SP)    (SP actual)
  WRITE_REG = 31          (destino: SP)
  ALU_OP = ADD            (para SP + 4)

Datapath Flow:
  1. READ_DATA_1 = Register[Rs]     (nueva PC)
  2. READ_DATA_2 = Register[31]     (SP)
  3. Branch Control: PC_NEXT = READ_DATA_1
  4. ALU: RESULT = SP + 4           (nuevo SP)
  5. Register[31] = RESULT          (actualizar SP)
```

---

## üéØ Conclusi√≥n

El Vault tiene **~60-70% de la informaci√≥n necesaria** para implementar el procesador.

**Falta el 30-40%** que son los detalles de implementaci√≥n espec√≠ficos, especialmente:
- C√≥mo se modifican registros especiales (SP, Hi, Lo)
- Conexiones exactas entre componentes
- Orden de operaciones en instrucciones complejas
- Se√±ales de control completas

**Necesitar√≠as consultar**:
- S-MIPS_PROCESSOR_GUIDE.md
- Especificaci√≥n oficial (s-mips.pdf)
- Tests de assembly para inferir comportamiento

---

## üìù Recomendaciones para Corregir el Vault

### Alta Prioridad

1. ‚úÖ A√±adir secci√≥n "Modificaci√≥n de SP (R31)" con mecanismo completo
2. ‚úÖ Actualizar PUSH/POP con orden de operaciones paso a paso
3. ‚úÖ Actualizar JR con doble lectura (Rs + SP)
4. ‚úÖ Crear diagrama completo de conexiones del Data Path
5. ‚úÖ Completar lista de se√±ales del Control Unit

### Media Prioridad

6. A√±adir ejemplos de valores en cada paso (trace de ejecuci√≥n)
7. Diagramas de timing para instrucciones complejas
8. Tabla de todas las se√±ales del sistema con origen/destino

### Baja Prioridad

9. Diagramas de Verilog/HDL pseudoc√≥digo m√°s detallado
10. Tests unitarios por componente

---

**Tu problema actual**: Probablemente tienes implementaciones parciales basadas en el Vault, pero te faltan las conexiones correctas porque el Vault no las especifica completamente.

**Soluci√≥n**: Usa la especificaci√≥n real (S-MIPS_PROCESSOR_GUIDE.md) para los detalles de implementaci√≥n que faltan en el Vault.
