#ifndef _DT_BINDINGS_CLOCK_EXYNOS_990_H
#define _DT_BINDINGS_CLOCK_EXYNOS_990_H

#define CLK_FOUT_SHARED0_PLL 1
#define CLK_FOUT_SHARED1_PLL 2
#define CLK_FOUT_SHARED2_PLL 3
#define CLK_FOUT_SHARED3_PLL 4
#define CLK_FOUT_SHARED4_PLL 5
#define CLK_MOUT_CLKCMU_CIS_CLK0 6
#define CLK_MOUT_CLKCMU_CIS_CLK1 7
#define CLK_MOUT_CLKCMU_CIS_CLK2 8
#define CLK_MOUT_CLKCMU_CIS_CLK3 9
#define CLK_MOUT_CLKCMU_CIS_CLK4 10
#define CLK_MOUT_CLKCMU_CIS_CLK5 11
#define CLK_MOUT_CLKCMU_CMU_BOOST 12
#define CLK_MOUT_CLKCMU_CORE_BUS 13
#define CLK_MOUT_CLKCMU_CPUCL0_DBG_BUS 14
#define CLK_MOUT_CLKCMU_CPUCL0_SWITCH 15
#define CLK_MOUT_CLKCMU_CPUCL1_SWITCH 16
#define CLK_MOUT_CLKCMU_CPUCL2_BUSP 17
#define CLK_MOUT_CLKCMU_CPUCL2_SWITCH 18
#define CLK_MOUT_CLKCMU_CSIS_BUS 19
#define CLK_MOUT_CLKCMU_CSIS_OIS_MCU 20
#define CLK_MOUT_CLKCMU_DNC_BUS 21
#define CLK_MOUT_CLKCMU_DNC_BUSM 22
#define CLK_MOUT_CLKCMU_DNS_BUS 23
#define CLK_MOUT_CLKCMU_DPU 24
#define CLK_MOUT_CLKCMU_DPU_ALT 25
#define CLK_MOUT_CLKCMU_DSP_BUS 26
#define CLK_MOUT_CLKCMU_G2D_G2D 27
#define CLK_MOUT_CLKCMU_G2D_MSCL 28
#define CLK_MOUT_CLKCMU_HPM 29
#define CLK_MOUT_CLKCMU_HSI0_BUS 30
#define CLK_MOUT_CLKCMU_HSI0_DPGTC 31
#define CLK_MOUT_CLKCMU_HSI0_USB31DRD 32
#define CLK_MOUT_CLKCMU_HSI0_USBDP_DEBUG 33
#define CLK_MOUT_CLKCMU_HSI1_BUS 34
#define CLK_MOUT_CLKCMU_HSI1_MMC_CARD 35
#define CLK_MOUT_CLKCMU_HSI1_PCIE 36
#define CLK_MOUT_CLKCMU_HSI1_UFS_CARD 37
#define CLK_MOUT_CLKCMU_HSI1_UFS_EMBD 38
#define CLK_MOUT_CLKCMU_HSI2_BUS 39
#define CLK_MOUT_CLKCMU_HSI2_PCIE 40
#define CLK_MOUT_CLKCMU_IPP_BUS 41
#define CLK_MOUT_CLKCMU_ITP_BUS 42
#define CLK_MOUT_CLKCMU_MCSC_BUS 43
#define CLK_MOUT_CLKCMU_MCSC_GDC 44
#define CLK_MOUT_CLKCMU_CMU_BOOST_CPU 45
#define CLK_MOUT_CLKCMU_MFC0_MFC0 46
#define CLK_MOUT_CLKCMU_MFC0_WFD 47
#define CLK_MOUT_CLKCMU_MIF_BUSP 48
#define CLK_MOUT_CLKCMU_MIF_SWITCH 49
#define CLK_MOUT_CLKCMU_NPU_BUS 50
#define CLK_MOUT_CLKCMU_PERIC0_BUS 51
#define CLK_MOUT_CLKCMU_PERIC0_IP 52
#define CLK_MOUT_CLKCMU_PERIC1_BUS 53
#define CLK_MOUT_CLKCMU_PERIC1_IP 54
#define CLK_MOUT_CLKCMU_PERIS_BUS 55
#define CLK_MOUT_CLKCMU_SSP_BUS 56
#define CLK_MOUT_CLKCMU_TNR_BUS 57
#define CLK_MOUT_CLKCMU_VRA_BUS 58
#define CLK_MOUT_CLK_CMU_CMUREF 59
#define CLK_MOUT_CMU_CMUREF 60
#define CLK_DOUT_SHARED0_DIV2 61
#define CLK_DOUT_SHARED0_DIV3 62
#define CLK_DOUT_SHARED0_DIV4 63
#define CLK_DOUT_SHARED1_DIV2 64
#define CLK_DOUT_SHARED1_DIV3 65
#define CLK_DOUT_SHARED1_DIV4 66
#define CLK_DOUT_SHARED2_DIV2 67
#define CLK_DOUT_SHARED4_DIV2 68
#define CLK_DOUT_SHARED4_DIV3 69
#define CLK_DOUT_SHARED4_DIV4 70
#define CLK_DOUT_APM_BUS 71
#define CLK_DOUT_AUD_CPU 72
#define CLK_DOUT_BUS0_BUS 73
#define CLK_DOUT_BUS1_BUS 74
#define CLK_DOUT_BUS1_SSS 75
#define CLK_DOUT_CIS_CLK0 76
#define CLK_DOUT_CIS_CLK1 77
#define CLK_DOUT_CIS_CLK2 78
#define CLK_DOUT_CIS_CLK3 79
#define CLK_DOUT_CIS_CLK4 80
#define CLK_DOUT_CIS_CLK5 81
#define CLK_DOUT_CMU_BOOST 82
#define CLK_DOUT_CORE_BUS 83
#define CLK_DOUT_CPUCL0_DBG 84
#define CLK_DOUT_CPUCL0_SWITCH 85
#define CLK_DOUT_CPUCL1_SWITCH 86
#define CLK_DOUT_CPUCL2_BUSP 87
#define CLK_DOUT_CPUCL2_SWITCH 88
#define CLK_DOUT_CSIS_BUS 89
#define CLK_DOUT_CSIS_OIS_MCU 90
#define CLK_DOUT_DNC_BUS 91
#define CLK_DOUT_DNC_BUSM 92
#define CLK_DOUT_DNS_BUS 93
#define CLK_DOUT_DSP_BUS 94
#define CLK_DOUT_G2D_G2D 95
#define CLK_DOUT_G2D_MSCL 96
#define CLK_DOUT_G3D_SWITCH 97
#define CLK_DOUT_HPM 98
#define CLK_DOUT_HSI0_BUS 99
#define CLK_DOUT_HSI0_DPGTC 100
#define CLK_DOUT_HSI0_USB31DRD 101
#define CLK_DOUT_HSI0_USBDP_DEBUG 102
#define CLK_DOUT_HSI1_BUS 103
#define CLK_DOUT_HSI1_MMC_CARD 104
#define CLK_DOUT_HSI1_PCIE 105
#define CLK_DOUT_HSI1_UFS_CARD 106
#define CLK_DOUT_HSI1_UFS_EMBD 107
#define CLK_DOUT_HSI2_BUS 108
#define CLK_DOUT_HSI2_PCIE 109
#define CLK_DOUT_IPP_BUS 110
#define CLK_DOUT_ITP_BUS 111
#define CLK_DOUT_MCSC_BUS 112
#define CLK_DOUT_MCSC_GDC 113
#define CLK_DOUT_CMU_BOOST_CPU 114
#define CLK_DOUT_MFC0_MFC0 116
#define CLK_DOUT_MFC0_WFD 117
#define CLK_DOUT_MIF_BUSP 118
#define CLK_DOUT_NPU_BUS 119
#define CLK_DOUT_PERIC0_BUS 120
#define CLK_DOUT_PERIC0_IP 121
#define CLK_DOUT_PERIC1_BUS 122
#define CLK_DOUT_PERIC1_IP 123
#define CLK_DOUT_PERIS_BUS 124
#define CLK_DOUT_SSP_BUS 125
#define CLK_DOUT_TNR_BUS 126
#define CLK_DOUT_VRA_BUS 127
#define CLK_DOUT_CLKCMU_DPU 128
#define CLK_GOUT_CLKCMU_AUD_CPU 129
#define CLK_GOUT_CLKCMU_BUS0_BUS 130
#define CLK_GOUT_CLKCMU_BUS1_BUS 131
#define CLK_GOUT_CLKCMU_BUS1_SSS 132
#define CLK_GOUT_CLKCMU_CIS_CLK0 133
#define CLK_GOUT_CLKCMU_CIS_CLK1 134
#define CLK_GOUT_CLKCMU_CIS_CLK2 135
#define CLK_GOUT_CLKCMU_CIS_CLK3 136
#define CLK_GOUT_CLKCMU_CIS_CLK4 137
#define CLK_GOUT_CLKCMU_CIS_CLK5 138
#define CLK_GOUT_CLKCMU_CORE_BUS 139
#define CLK_GOUT_CLKCMU_CPUCL0_DBG_BUS 140
#define CLK_GOUT_CLKCMU_CPUCL0_SWITCH 141
#define CLK_GOUT_CLKCMU_CPUCL1_SWITCH 142
#define CLK_GOUT_CLKCMU_CPUCL2_BUSP 143
#define CLK_GOUT_CLKCMU_CPUCL2_SWITCH 144
#define CLK_GOUT_CLKCMU_CSIS_BUS 145
#define CLK_GOUT_CLKCMU_CSIS_OIS_MCU 146
#define CLK_GOUT_CLKCMU_DNC_BUS 147
#define CLK_GOUT_CLKCMU_DNC_BUSM 148
#define CLK_GOUT_CLKCMU_DNS_BUS 149
#define CLK_GOUT_CLKCMU_DPU 150
#define CLK_GOUT_CLKCMU_DPU_BUS 151
#define CLK_GOUT_CLKCMU_DSP_BUS 152
#define CLK_GOUT_CLKCMU_G2D_G2D 153
#define CLK_GOUT_CLKCMU_G2D_MSCL 154
#define CLK_GOUT_CLKCMU_G3D_SWITCH 155
#define CLK_GOUT_CLKCMU_HPM 156
#define CLK_GOUT_CLKCMU_HSI0_BUS 157
#define CLK_GOUT_CLKCMU_HSI0_DPGTC 158
#define CLK_GOUT_CLKCMU_HSI0_USB31DRD 159
#define CLK_GOUT_CLKCMU_HSI0_USBDP_DEBUG 160
#define CLK_GOUT_CLKCMU_HSI1_BUS 161
#define CLK_GOUT_CLKCMU_HSI1_MMC_CARD 162
#define CLK_GOUT_CLKCMU_HSI1_PCIE 163
#define CLK_GOUT_CLKCMU_HSI1_UFS_CARD 164
#define CLK_GOUT_CLKCMU_HSI1_UFS_EMBD 165
#define CLK_GOUT_CLKCMU_HSI2_BUS 166
#define CLK_GOUT_CLKCMU_HSI2_PCIE 167
#define CLK_GOUT_CLKCMU_IPP_BUS 168
#define CLK_GOUT_CLKCMU_ITP_BUS 169
#define CLK_GOUT_CLKCMU_MCSC_BUS 170
#define CLK_GOUT_CLKCMU_MCSC_GDC 171
#define CLK_GOUT_CLKCMU_MFC0_MFC0 172
#define CLK_GOUT_CLKCMU_MFC0_WFD 173
#define CLK_GOUT_CLKCMU_MIF_BUSP 174
#define CLK_GOUT_CLKCMU_NPU_BUS 175
#define CLK_GOUT_CLKCMU_PERIC0_BUS 176
#define CLK_GOUT_CLKCMU_PERIC0_IP 177
#define CLK_GOUT_CLKCMU_PERIC1_BUS 178
#define CLK_GOUT_CLKCMU_PERIC1_IP 179
#define CLK_GOUT_CLKCMU_PERIS_BUS 180
#define CLK_GOUT_CLKCMU_SSP_BUS 181
#define CLK_GOUT_CLKCMU_TNR_BUS 182
#define CLK_GOUT_CLKCMU_VRA_BUS 183
#define CLK_MOUT_CLKCMU_APM_BUS 184
#define CLK_MOUT_CLKCMU_AUD_CPU 185
#define CLK_MOUT_CLKCMU_BUS0_BUS 186
#define CLK_MOUT_CLKCMU_BUS1_BUS 187
#define CLK_MOUT_CLKCMU_BUS1_SSS 188
#define CLK_GOUT_CLKCMU_APM_BUS 189
#define CLK_FOUT_MMC_PLL 190
#define CLK_FOUT_G3D_PLL 191

// CMU_HSI0
#define CLK_MOUT_HSI0_BUS_USER 1
#define CLK_MOUT_HSI0_USB31DRD_USER 2
#define CLK_MOUT_HSI0_USBDP_DEBUG_USER 3
#define CLK_MOUT_HSI0_DPGTC_USER 4
#define CLK_GOUT_HSI0_CMU_HSI0_IPCLKPORT_PCLK 5
#define CLK_GOUT_DP_LINK_IPCLKPORT_I_DP_GTC_CLK 6
#define CLK_GOUT_DP_LINK_IPCLKPORT_I_PCLK 7
#define CLK_GOUT_D_TZPC_HSI0_IPCLKPORT_PCLK 8
#define CLK_GOUT_LHM_AXI_P_HSI0_IPCLKPORT_I_CLK 9
#define CLK_GOUT_LHS_ACEL_D_HSI0_IPCLKPORT_I_CLK 10
#define CLK_GOUT_PPMU_HSI0_BUS1_IPCLKPORT_ACLK 11
#define CLK_GOUT_PPMU_HSI0_BUS1_IPCLKPORT_PCLK 12
#define CLK_GOUT_RSTNSYNC_CLK_HSI0_BUS_IPCLKPORT_CLK 13
#define CLK_GOUT_SYSMMU_USB_IPCLKPORT_CLK_S2 14
#define CLK_GOUT_SYSREG_HSI0_IPCLKPORT_PCLK 15
#define CLK_GOUT_USB31DRD_IPCLKPORT_ACLK_PHYCTRL 16
#define CLK_GOUT_USB31DRD_IPCLKPORT_BUS_CLK_EARLY 17
#define CLK_GOUT_USB31DRD_IPCLKPORT_I_USB31DRD_REF_CLK_40 18
#define CLK_GOUT_USB31DRD_IPCLKPORT_I_USBDPPHY_REF_SOC_PLL 19
#define CLK_GOUT_USB31DRD_IPCLKPORT_I_USBDPPHY_SCL_APB_PCLK 20
#define CLK_GOUT_USB31DRD_IPCLKPORT_I_USBPCS_APB_CLK 21
#define CLK_GOUT_VGEN_LITE_HSI0_IPCLKPORT_CLK 22
#define CLK_GOUT_XIU_D_HSI0_IPCLKPORT_ACLK 23

#endif
