# Trabalho OAC – Implementando Monociclo RISC-V em SystemVerilog

## 📌 Descrição
Este projeto tem como objetivo **entender a implementação de um processador RISC-V Monociclo** em SystemVerilog, conforme apresentado em sala (slide 29).  
A atividade consiste em **corrigir erros no código de design** fornecido, de forma que o processador execute corretamente o testbench proposto.

## 👥 Grupo
O trabalho realizado pela dupla:
*Jean Felipe Duarte Tenório*
*Jayme Vinicius Esteves Pedroza Melo*

## 🛠️ Estrutura do Projeto
-  → Código em SystemVerilog do processador (arquivos `.sv`).
-  → Testbench em SystemVerilog.
- → Programa em Assembly RISC-V e arquivo de memória (`.txt`) para teste.
- `README.md` → Este documento.

## 🎯 Objetivo
- Compreender o funcionamento do processador **RISC-V Monociclo**.
- Identificar e corrigir erros no código de design.
- Garantir que o processador execute corretamente as instruções do programa de teste, gerando a saída esperada no testbench.

## 🚀 Passos para Execução
1. **Clonar o repositório** ou copiar os arquivos do projeto.
   ```bash
   git clone <url-do-repo>
2. **Realize o Teste no site https://www.edaplayground.com/**
   - Coloque o arquivo a parte do código contendo testbench, indexe o código em system verilog .sv e o txt(código de máquina representando as instruções) e execute clicando em Run.
