Fitter report for zwchhh
Thu Sep 11 12:51:42 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 11 12:51:42 2025       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; zwchhh                                      ;
; Top-level Entity Name              ; zwchhh                                      ;
; Family                             ; Cyclone III                                 ;
; Device                             ; EP3C40F780C8                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 13,038 / 39,600 ( 33 % )                    ;
;     Total combinational functions  ; 11,596 / 39,600 ( 29 % )                    ;
;     Dedicated logic registers      ; 3,436 / 39,600 ( 9 % )                      ;
; Total registers                    ; 3436                                        ;
; Total pins                         ; 26 / 536 ( 5 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 31,320 / 1,161,216 ( 3 % )                  ;
; Embedded Multiplier 9-bit elements ; 15 / 252 ( 6 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C40F780C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;  12.5%      ;
;     Processors 9-10        ;   6.3%      ;
;     Processors 11-16       ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; adc_clk    ; Missing drive strength and slew rate ;
; adc_select ; Missing drive strength and slew rate ;
; duan[0]    ; Missing drive strength and slew rate ;
; duan[1]    ; Missing drive strength and slew rate ;
; duan[2]    ; Missing drive strength and slew rate ;
; duan[3]    ; Missing drive strength and slew rate ;
; duan[4]    ; Missing drive strength and slew rate ;
; duan[5]    ; Missing drive strength and slew rate ;
; duan[6]    ; Missing drive strength and slew rate ;
; duan[7]    ; Missing drive strength and slew rate ;
; wei[0]     ; Missing drive strength and slew rate ;
; wei[1]     ; Missing drive strength and slew rate ;
; wei[2]     ; Missing drive strength and slew rate ;
; led        ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                              ;
+-------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+
; Node                                      ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                           ; Destination Port ; Destination Port Name ;
+-------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+
; ad9201:m6|transition_samples[0]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[0]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[0]~_Duplicate_1               ; Q                ;                       ;
; ad9201:m6|transition_samples[0]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[1]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[1]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[1]~_Duplicate_1               ; Q                ;                       ;
; ad9201:m6|transition_samples[1]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[2]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[2]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[2]~_Duplicate_1               ; Q                ;                       ;
; ad9201:m6|transition_samples[2]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[3]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[3]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[3]~_Duplicate_1               ; Q                ;                       ;
; ad9201:m6|transition_samples[3]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[4]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[4]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[4]~_Duplicate_1               ; Q                ;                       ;
; ad9201:m6|transition_samples[4]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[5]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[5]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[5]~_Duplicate_1               ; Q                ;                       ;
; ad9201:m6|transition_samples[5]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[6]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[6]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[6]~_Duplicate_1               ; Q                ;                       ;
; ad9201:m6|transition_samples[6]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[7]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[7]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[7]~_Duplicate_1               ; Q                ;                       ;
; ad9201:m6|transition_samples[7]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[8]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[8]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[8]~_Duplicate_1               ; Q                ;                       ;
; ad9201:m6|transition_samples[8]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[9]           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[9]           ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[9]~_Duplicate_1               ; Q                ;                       ;
; ad9201:m6|transition_samples[9]~SCLR_LUT  ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[10]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[10]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[10]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[10]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[11]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[11]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[11]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[11]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[12]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[12]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[12]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[12]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[13]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[13]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[13]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[13]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[14]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[14]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[14]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[14]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[15]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[15]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[15]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[15]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[16]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[16]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[16]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[16]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[17]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[17]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[17]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[17]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[18]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[18]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[18]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[18]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[19]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[19]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[19]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[19]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[20]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[20]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[20]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[20]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[21]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[21]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[21]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[21]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[22]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[22]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[22]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[22]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[23]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[23]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[23]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[23]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; ad9201:m6|transition_samples[24]          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult3 ; DATAA            ;                       ;
; ad9201:m6|transition_samples[24]          ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; ad9201:m6|transition_samples[24]~_Duplicate_1              ; Q                ;                       ;
; ad9201:m6|transition_samples[24]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                            ;                  ;                       ;
; fre:m2|cnt_gate_A[0]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[0]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[0]~_Duplicate_1                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[0]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[0]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[0]~_Duplicate_2                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[1]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[1]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[1]~_Duplicate_1                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[1]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[1]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[1]~_Duplicate_2                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[2]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[2]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[2]~_Duplicate_1                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[2]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[2]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[2]~_Duplicate_2                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[3]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[3]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[3]~_Duplicate_1                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[3]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[3]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[3]~_Duplicate_2                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[4]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[4]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[4]~_Duplicate_1                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[4]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[4]~_Duplicate_1         ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[4]~_Duplicate_2                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[5]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[5]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[5]~_Duplicate_1                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[5]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[6]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[6]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[6]~_Duplicate_1                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[6]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[7]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[7]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[7]~_Duplicate_1                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[7]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[8]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[8]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[8]~_Duplicate_1                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[8]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[9]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[9]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[9]~_Duplicate_1                          ; Q                ;                       ;
; fre:m2|cnt_gate_A[9]~_Duplicate_1         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[10]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[10]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[10]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[10]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[11]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[11]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[11]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[11]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[12]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[12]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[12]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[12]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[13]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[13]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[13]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[13]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[14]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[14]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[14]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[14]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[15]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[15]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[15]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[15]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[16]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[16]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[16]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[16]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[17]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[17]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[17]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[17]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[18]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[18]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[18]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[18]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[19]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[19]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[19]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[19]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[20]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[20]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[20]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[20]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[21]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[21]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[21]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[21]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[22]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[22]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[22]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[22]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[23]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[23]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[23]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[23]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[24]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[24]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[24]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[24]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[25]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[25]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[25]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[25]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[26]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[26]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[26]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[26]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[27]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[27]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[27]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[27]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[28]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[28]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[28]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[28]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[29]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[29]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[29]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[29]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[30]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[30]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[30]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[30]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[31]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ; DATAB            ;                       ;
; fre:m2|cnt_gate_A[31]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|cnt_gate_A[31]~_Duplicate_1                         ; Q                ;                       ;
; fre:m2|cnt_gate_A[31]~_Duplicate_1        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ; DATAB            ;                       ;
; phas:m3|cnt_xoron[0]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[0]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[0]~_Duplicate_1                          ; Q                ;                       ;
; phas:m3|cnt_xoron[1]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[1]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[1]~_Duplicate_1                          ; Q                ;                       ;
; phas:m3|cnt_xoron[2]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[2]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[2]~_Duplicate_1                          ; Q                ;                       ;
; phas:m3|cnt_xoron[3]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[3]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[3]~_Duplicate_1                          ; Q                ;                       ;
; phas:m3|cnt_xoron[4]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[4]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[4]~_Duplicate_1                          ; Q                ;                       ;
; phas:m3|cnt_xoron[5]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[5]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[5]~_Duplicate_1                          ; Q                ;                       ;
; phas:m3|cnt_xoron[6]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[6]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[6]~_Duplicate_1                          ; Q                ;                       ;
; phas:m3|cnt_xoron[7]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[7]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[7]~_Duplicate_1                          ; Q                ;                       ;
; phas:m3|cnt_xoron[8]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[8]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[8]~_Duplicate_1                          ; Q                ;                       ;
; phas:m3|cnt_xoron[9]                      ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[9]                      ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[9]~_Duplicate_1                          ; Q                ;                       ;
; phas:m3|cnt_xoron[10]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[10]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[10]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[11]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[11]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[11]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[12]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[12]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[12]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[13]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[13]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[13]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[14]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[14]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[14]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[15]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[15]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[15]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[16]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[16]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[16]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[17]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[17]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[17]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[18]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[18]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[18]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[19]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[19]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[19]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[20]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[20]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[20]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[21]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[21]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[21]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[22]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[22]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[22]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[23]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[23]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[23]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[24]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[24]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[24]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[25]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[25]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[25]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[26]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[26]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[26]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[27]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[27]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[27]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[28]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[28]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[28]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[29]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[29]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[29]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[30]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[30]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[30]~_Duplicate_1                         ; Q                ;                       ;
; phas:m3|cnt_xoron[31]                     ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ; DATAA            ;                       ;
; phas:m3|cnt_xoron[31]                     ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; phas:m3|cnt_xoron[31]~_Duplicate_1                         ; Q                ;                       ;
+-------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 15177 ) ; 0.00 % ( 0 / 15177 )       ; 0.00 % ( 0 / 15177 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 15177 ) ; 0.00 % ( 0 / 15177 )       ; 0.00 % ( 0 / 15177 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 13810 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 213 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1144 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/altera/zwc-keshe/zwchhh/output_files/zwchhh.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 13,038 / 39,600 ( 33 % )   ;
;     -- Combinational with no register       ; 9602                       ;
;     -- Register only                        ; 1442                       ;
;     -- Combinational with a register        ; 1994                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3122                       ;
;     -- 3 input functions                    ; 6313                       ;
;     -- <=2 input functions                  ; 2161                       ;
;     -- Register only                        ; 1442                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 6921                       ;
;     -- arithmetic mode                      ; 4675                       ;
;                                             ;                            ;
; Total registers*                            ; 3,436 / 42,205 ( 8 % )     ;
;     -- Dedicated logic registers            ; 3,436 / 39,600 ( 9 % )     ;
;     -- I/O registers                        ; 0 / 2,605 ( 0 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 1,032 / 2,475 ( 42 % )     ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 26 / 536 ( 5 % )           ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; Global signals                              ; 8                          ;
; M9Ks                                        ; 5 / 126 ( 4 % )            ;
; Total block memory bits                     ; 31,320 / 1,161,216 ( 3 % ) ;
; Total block memory implementation bits      ; 46,080 / 1,161,216 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 15 / 252 ( 6 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 8 / 20 ( 40 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 10% / 9% / 11%             ;
; Peak interconnect usage (total/H/V)         ; 30% / 27% / 35%            ;
; Maximum fan-out                             ; 2912                       ;
; Highest non-global fan-out                  ; 239                        ;
; Total fan-out                               ; 49040                      ;
; Average fan-out                             ; 3.10                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                    ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                            ; Low                            ;
;                                             ;                        ;                       ;                                ;                                ;
; Total logic elements                        ; 12099 / 39600 ( 31 % ) ; 146 / 39600 ( < 1 % ) ; 793 / 39600 ( 2 % )            ; 0 / 39600 ( 0 % )              ;
;     -- Combinational with no register       ; 9444                   ; 56                    ; 102                            ; 0                              ;
;     -- Register only                        ; 1050                   ; 23                    ; 369                            ; 0                              ;
;     -- Combinational with a register        ; 1605                   ; 67                    ; 322                            ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                                ;                                ;
;     -- 4 input functions                    ; 2883                   ; 55                    ; 184                            ; 0                              ;
;     -- 3 input functions                    ; 6156                   ; 32                    ; 125                            ; 0                              ;
;     -- <=2 input functions                  ; 2010                   ; 36                    ; 115                            ; 0                              ;
;     -- Register only                        ; 1050                   ; 23                    ; 369                            ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Logic elements by mode                      ;                        ;                       ;                                ;                                ;
;     -- normal mode                          ; 6461                   ; 115                   ; 345                            ; 0                              ;
;     -- arithmetic mode                      ; 4588                   ; 8                     ; 79                             ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Total registers                             ; 2655                   ; 90                    ; 691                            ; 0                              ;
;     -- Dedicated logic registers            ; 2655 / 39600 ( 7 % )   ; 90 / 39600 ( < 1 % )  ; 691 / 39600 ( 2 % )            ; 0 / 39600 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Total LABs:  partially or completely used   ; 947 / 2475 ( 38 % )    ; 13 / 2475 ( < 1 % )   ; 72 / 2475 ( 3 % )              ; 0 / 2475 ( 0 % )               ;
;                                             ;                        ;                       ;                                ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                              ; 0                              ;
; I/O pins                                    ; 26                     ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 15 / 252 ( 6 % )       ; 0 / 252 ( 0 % )       ; 0 / 252 ( 0 % )                ; 0 / 252 ( 0 % )                ;
; Total memory bits                           ; 600                    ; 0                     ; 30720                          ; 0                              ;
; Total RAM block bits                        ; 9216                   ; 0                     ; 36864                          ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; M9K                                         ; 1 / 126 ( < 1 % )      ; 0 / 126 ( 0 % )       ; 4 / 126 ( 3 % )                ; 0 / 126 ( 0 % )                ;
; Clock control block                         ; 7 / 24 ( 29 % )        ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 0 / 24 ( 0 % )                 ;
;                                             ;                        ;                       ;                                ;                                ;
; Connections                                 ;                        ;                       ;                                ;                                ;
;     -- Input Connections                    ; 1                      ; 133                   ; 893                            ; 0                              ;
;     -- Registered Input Connections         ; 0                      ; 100                   ; 741                            ; 0                              ;
;     -- Output Connections                   ; 887                    ; 139                   ; 1                              ; 0                              ;
;     -- Registered Output Connections        ; 60                     ; 138                   ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Internal Connections                        ;                        ;                       ;                                ;                                ;
;     -- Total Connections                    ; 45681                  ; 831                   ; 3812                           ; 5                              ;
;     -- Registered Connections               ; 11036                  ; 590                   ; 1973                           ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; External Connections                        ;                        ;                       ;                                ;                                ;
;     -- Top                                  ; 0                      ; 123                   ; 765                            ; 0                              ;
;     -- sld_hub:auto_hub                     ; 123                    ; 20                    ; 129                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 765                    ; 129                   ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Partition Interface                         ;                        ;                       ;                                ;                                ;
;     -- Input Ports                          ; 15                     ; 21                    ; 119                            ; 0                              ;
;     -- Output Ports                         ; 45                     ; 39                    ; 72                             ; 0                              ;
;     -- Bidir Ports                          ; 0                      ; 0                     ; 0                              ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Registered Ports                            ;                        ;                       ;                                ;                                ;
;     -- Registered Input Ports               ; 0                      ; 4                     ; 30                             ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 28                    ; 61                             ; 0                              ;
;                                             ;                        ;                       ;                                ;                                ;
; Port Connectivity                           ;                        ;                       ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 1                     ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 1                     ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 1                     ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                     ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 15                    ; 61                             ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; adc_data[0] ; K1    ; 1        ; 0            ; 30           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data[1] ; K2    ; 1        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data[2] ; L1    ; 1        ; 0            ; 28           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data[3] ; L2    ; 1        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data[4] ; M1    ; 1        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data[5] ; M2    ; 1        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data[6] ; P2    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data[7] ; P1    ; 1        ; 0            ; 27           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data[8] ; R2    ; 2        ; 0            ; 20           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; adc_data[9] ; Y2    ; 2        ; 0            ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk         ; J2    ; 1        ; 0            ; 21           ; 0            ; 2912                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rst_n       ; A15   ; 7        ; 34           ; 43           ; 0            ; 2654                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; adc_clk    ; H3    ; 1        ; 0            ; 39           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_select ; G2    ; 1        ; 0            ; 31           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; duan[0]    ; G16   ; 7        ; 43           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; duan[1]    ; G17   ; 7        ; 50           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; duan[2]    ; F18   ; 7        ; 54           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; duan[3]    ; G18   ; 7        ; 48           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; duan[4]    ; G15   ; 7        ; 41           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; duan[5]    ; G14   ; 8        ; 29           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; duan[6]    ; G12   ; 8        ; 11           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; duan[7]    ; M21   ; 6        ; 67           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led        ; AE8   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wei[0]     ; C22   ; 7        ; 56           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wei[1]     ; D22   ; 7        ; 65           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wei[2]     ; G9    ; 8        ; 5            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                          ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                     ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L8n, DATA1, ASDO      ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                         ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                        ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                          ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                          ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                          ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                          ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                          ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                    ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                        ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                        ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                        ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                        ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R24n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 61 ( 25 % ) ; 2.5V          ; --           ;
; 2        ; 2 / 73 ( 3 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 65 ( 2 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 67 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 71 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 65 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 8 / 67 ( 12 % )  ; 2.5V          ; --           ;
; 8        ; 3 / 67 ( 4 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 479        ; 7        ; rst_n                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 473        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 128        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB8      ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB9      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB11     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB23     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC8      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 199        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 132        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD5      ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 201        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD25     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD26     ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 139        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE5      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 151        ; 3        ; led                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 202        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 140        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF4      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 203        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 200        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 204        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 205        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 272        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 482        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 480        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 474        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 477        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 436        ; 7        ; wei[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C23      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 413        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C27      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 478        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 470        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 416        ; 7        ; wei[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D23      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D25      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D26      ; 412        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 475        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 409        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E25      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E26      ; 408        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 400        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F12      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 439        ; 7        ; duan[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 406        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 402        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 43         ; 1        ; adc_select                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 536        ; 8        ; wei[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 523        ; 8        ; duan[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 491        ; 8        ; duan[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 468        ; 7        ; duan[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 466        ; 7        ; duan[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 450        ; 7        ; duan[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 454        ; 7        ; duan[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G23      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 11         ; 1        ; adc_clk                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 471        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 67         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 66         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J14      ; 476        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 46         ; 1        ; adc_data[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 50         ; 1        ; adc_data[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 472        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 52         ; 1        ; adc_data[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 51         ; 1        ; adc_data[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L22      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 55         ; 1        ; adc_data[4]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 54         ; 1        ; adc_data[5]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 391        ; 6        ; duan[7]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M24      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M26      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 57         ; 1        ; adc_data[7]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 56         ; 1        ; adc_data[6]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 62         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 64         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 61         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 63         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 341        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 70         ; 2        ; adc_data[8]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 340        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 339        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R25      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 338        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 335        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 129        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 130        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U22      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V9       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W8       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W10      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 69         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 68         ; 2        ; adc_data[9]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y17      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                          ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |zwchhh                                                                                                 ; 13038 (1)   ; 3436 (0)                  ; 0 (0)         ; 31320       ; 5    ; 15           ; 1       ; 7         ; 26   ; 0            ; 9602 (1)     ; 1442 (0)          ; 1994 (0)         ; |zwchhh                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |ad9201:m6|                                                                                          ; 1855 (482)  ; 280 (269)                 ; 0 (0)         ; 600         ; 1    ; 3            ; 1       ; 1         ; 0    ; 0            ; 1575 (213)   ; 71 (71)           ; 209 (198)        ; |zwchhh|ad9201:m6                                                                                                                                                                                                                                                                                                                            ; work         ;
;       |altshift_taps:i_filter_reg_rtl_0|                                                                ; 18 (0)      ; 11 (0)                    ; 0 (0)         ; 600         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 11 (0)           ; |zwchhh|ad9201:m6|altshift_taps:i_filter_reg_rtl_0                                                                                                                                                                                                                                                                                           ; work         ;
;          |shift_taps_ikm:auto_generated|                                                                ; 18 (0)      ; 11 (1)                    ; 0 (0)         ; 600         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 11 (0)           ; |zwchhh|ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated                                                                                                                                                                                                                                                             ; work         ;
;             |altsyncram_j3b1:altsyncram2|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 600         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|altsyncram_j3b1:altsyncram2                                                                                                                                                                                                                                 ; work         ;
;             |cntr_69h:cntr3|                                                                            ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |zwchhh|ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_69h:cntr3                                                                                                                                                                                                                                              ; work         ;
;             |cntr_gpf:cntr1|                                                                            ; 12 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 5 (5)            ; |zwchhh|ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_gpf:cntr1                                                                                                                                                                                                                                              ; work         ;
;                |cmpr_ifc:cmpr6|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_gpf:cntr1|cmpr_ifc:cmpr6                                                                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div0|                                                                                 ; 303 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_divide:Div0                                                                                                                                                                                                                                                                                                            ; work         ;
;          |lpm_divide_qhm:auto_generated|                                                                ; 303 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated                                                                                                                                                                                                                                                                              ; work         ;
;             |sign_div_unsign_rlh:divider|                                                               ; 303 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider                                                                                                                                                                                                                                                  ; work         ;
;                |alt_u_div_16f:divider|                                                                  ; 303 (303)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (303)    ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider                                                                                                                                                                                                                            ; work         ;
;       |lpm_divide:Div1|                                                                                 ; 1038 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1038 (0)     ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_divide:Div1                                                                                                                                                                                                                                                                                                            ; work         ;
;          |lpm_divide_bjm:auto_generated|                                                                ; 1038 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1038 (0)     ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated                                                                                                                                                                                                                                                                              ; work         ;
;             |sign_div_unsign_cnh:divider|                                                               ; 1038 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1038 (0)     ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider                                                                                                                                                                                                                                                  ; work         ;
;                |alt_u_div_29f:divider|                                                                  ; 1038 (1037) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1038 (1037)  ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider                                                                                                                                                                                                                            ; work         ;
;                   |add_sub_vnc:add_sub_1|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_vnc:add_sub_1                                                                                                                                                                                                      ; work         ;
;       |lpm_mult:Mult0|                                                                                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                             ; work         ;
;          |mult_1et:auto_generated|                                                                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 3            ; 1       ; 1         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |zwchhh|ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated                                                                                                                                                                                                                                                                                     ; work         ;
;    |alarm:m5|                                                                                           ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |zwchhh|alarm:m5                                                                                                                                                                                                                                                                                                                             ; work         ;
;    |control_div:m1|                                                                                     ; 61 (61)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 47 (47)          ; |zwchhh|control_div:m1                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |display:m4|                                                                                         ; 1571 (73)   ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1535 (37)    ; 1 (1)             ; 35 (25)          ; |zwchhh|display:m4                                                                                                                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Div0|                                                                                 ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div0                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_ajm:auto_generated|                                                                ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div0|lpm_divide_ajm:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_bnh:divider|                                                               ; 82 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div0|lpm_divide_ajm:auto_generated|sign_div_unsign_bnh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_19f:divider|                                                                  ; 82 (82)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div0|lpm_divide_ajm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_19f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Div1|                                                                                 ; 185 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div1                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_6jm:auto_generated|                                                                ; 185 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div1|lpm_divide_6jm:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_7nh:divider|                                                               ; 185 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div1|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_p8f:divider|                                                                  ; 185 (185)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 185 (185)    ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div1|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Div2|                                                                                 ; 201 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div2                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_shm:auto_generated|                                                                ; 201 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_tlh:divider|                                                               ; 201 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_56f:divider|                                                                  ; 201 (201)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (201)    ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_56f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Div3|                                                                                 ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div3                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_phm:auto_generated|                                                                ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_qlh:divider|                                                               ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_v5f:divider|                                                                  ; 160 (160)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Div4|                                                                                 ; 113 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div4                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_ohm:auto_generated|                                                                ; 113 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div4|lpm_divide_ohm:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_plh:divider|                                                               ; 113 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div4|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_t5f:divider|                                                                  ; 113 (113)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (113)    ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div4|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Div5|                                                                                 ; 108 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div5                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_lhm:auto_generated|                                                                ; 108 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_mlh:divider|                                                               ; 108 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_n5f:divider|                                                                  ; 108 (108)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Mod0|                                                                                 ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_s9m:auto_generated|                                                                ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_qlh:divider|                                                               ; 160 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_v5f:divider|                                                                  ; 160 (160)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (160)    ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Mod2|                                                                                 ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod2                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_s9m:auto_generated|                                                                ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod2|lpm_divide_s9m:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_qlh:divider|                                                               ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod2|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_v5f:divider|                                                                  ; 51 (51)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod2|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Mod3|                                                                                 ; 93 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod3                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_s9m:auto_generated|                                                                ; 93 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod3|lpm_divide_s9m:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_qlh:divider|                                                               ; 93 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod3|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_v5f:divider|                                                                  ; 93 (93)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod3|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Mod4|                                                                                 ; 128 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod4                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_s9m:auto_generated|                                                                ; 128 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_qlh:divider|                                                               ; 128 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_v5f:divider|                                                                  ; 128 (128)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (128)    ; 0 (0)             ; 0 (0)            ; |zwchhh|display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Mod5|                                                                                 ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 4 (0)            ; |zwchhh|display:m4|lpm_divide:Mod5                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_o9m:auto_generated|                                                                ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 4 (0)            ; |zwchhh|display:m4|lpm_divide:Mod5|lpm_divide_o9m:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_mlh:divider|                                                               ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 4 (0)            ; |zwchhh|display:m4|lpm_divide:Mod5|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_n5f:divider|                                                                  ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 4 (4)            ; |zwchhh|display:m4|lpm_divide:Mod5|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Mod6|                                                                                 ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 3 (0)            ; |zwchhh|display:m4|lpm_divide:Mod6                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_o9m:auto_generated|                                                                ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 3 (0)            ; |zwchhh|display:m4|lpm_divide:Mod6|lpm_divide_o9m:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_mlh:divider|                                                               ; 78 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 3 (0)            ; |zwchhh|display:m4|lpm_divide:Mod6|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_n5f:divider|                                                                  ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 3 (3)            ; |zwchhh|display:m4|lpm_divide:Mod6|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider                                                                                                                                                                                                                           ; work         ;
;       |lpm_divide:Mod7|                                                                                 ; 111 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 3 (0)            ; |zwchhh|display:m4|lpm_divide:Mod7                                                                                                                                                                                                                                                                                                           ; work         ;
;          |lpm_divide_o9m:auto_generated|                                                                ; 111 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 3 (0)            ; |zwchhh|display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated                                                                                                                                                                                                                                                                             ; work         ;
;             |sign_div_unsign_mlh:divider|                                                               ; 111 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 0 (0)             ; 3 (0)            ; |zwchhh|display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider                                                                                                                                                                                                                                                 ; work         ;
;                |alt_u_div_n5f:divider|                                                                  ; 111 (111)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 3 (3)            ; |zwchhh|display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider                                                                                                                                                                                                                           ; work         ;
;    |fre:m2|                                                                                             ; 3446 (235)  ; 227 (227)                 ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 3219 (10)    ; 22 (22)           ; 205 (162)        ; |zwchhh|fre:m2                                                                                                                                                                                                                                                                                                                               ; work         ;
;       |lpm_divide:Div0|                                                                                 ; 3219 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3176 (0)     ; 0 (0)             ; 43 (0)           ; |zwchhh|fre:m2|lpm_divide:Div0                                                                                                                                                                                                                                                                                                               ; work         ;
;          |lpm_divide_djm:auto_generated|                                                                ; 3219 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3176 (0)     ; 0 (0)             ; 43 (0)           ; |zwchhh|fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated                                                                                                                                                                                                                                                                                 ; work         ;
;             |sign_div_unsign_enh:divider|                                                               ; 3219 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3176 (0)     ; 0 (0)             ; 43 (0)           ; |zwchhh|fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider                                                                                                                                                                                                                                                     ; work         ;
;                |alt_u_div_79f:divider|                                                                  ; 3219 (3219) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3176 (3176)  ; 0 (0)             ; 43 (43)          ; |zwchhh|fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider                                                                                                                                                                                                                               ; work         ;
;       |lpm_mult:Mult0|                                                                                  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|fre:m2|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                ; work         ;
;          |mult_oft:auto_generated|                                                                      ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |zwchhh|fre:m2|lpm_mult:Mult0|mult_oft:auto_generated                                                                                                                                                                                                                                                                                        ; work         ;
;    |phas:m3|                                                                                            ; 5159 (2758) ; 2064 (2064)               ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 3095 (694)   ; 956 (956)         ; 1108 (1106)      ; |zwchhh|phas:m3                                                                                                                                                                                                                                                                                                                              ; work         ;
;       |lpm_divide:Div0|                                                                                 ; 1040 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1038 (0)     ; 0 (0)             ; 2 (0)            ; |zwchhh|phas:m3|lpm_divide:Div0                                                                                                                                                                                                                                                                                                              ; work         ;
;          |lpm_divide_8jm:auto_generated|                                                                ; 1040 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1038 (0)     ; 0 (0)             ; 2 (0)            ; |zwchhh|phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated                                                                                                                                                                                                                                                                                ; work         ;
;             |sign_div_unsign_9nh:divider|                                                               ; 1040 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1038 (0)     ; 0 (0)             ; 2 (0)            ; |zwchhh|phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider                                                                                                                                                                                                                                                    ; work         ;
;                |alt_u_div_t8f:divider|                                                                  ; 1040 (1039) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1038 (1037)  ; 0 (0)             ; 2 (2)            ; |zwchhh|phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider                                                                                                                                                                                                                              ; work         ;
;                   |add_sub_vnc:add_sub_1|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_vnc:add_sub_1                                                                                                                                                                                                        ; work         ;
;       |lpm_divide:Div1|                                                                                 ; 320 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div1                                                                                                                                                                                                                                                                                                              ; work         ;
;          |lpm_divide_rhm:auto_generated|                                                                ; 320 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated                                                                                                                                                                                                                                                                                ; work         ;
;             |sign_div_unsign_slh:divider|                                                               ; 320 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider                                                                                                                                                                                                                                                    ; work         ;
;                |alt_u_div_06f:divider|                                                                  ; 320 (320)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (320)    ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider                                                                                                                                                                                                                              ; work         ;
;       |lpm_divide:Div2|                                                                                 ; 347 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 347 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div2                                                                                                                                                                                                                                                                                                              ; work         ;
;          |lpm_divide_rhm:auto_generated|                                                                ; 347 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 347 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated                                                                                                                                                                                                                                                                                ; work         ;
;             |sign_div_unsign_slh:divider|                                                               ; 347 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 347 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider                                                                                                                                                                                                                                                    ; work         ;
;                |alt_u_div_06f:divider|                                                                  ; 347 (347)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 347 (347)    ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider                                                                                                                                                                                                                              ; work         ;
;       |lpm_divide:Div3|                                                                                 ; 317 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 317 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div3                                                                                                                                                                                                                                                                                                              ; work         ;
;          |lpm_divide_rhm:auto_generated|                                                                ; 317 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 317 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated                                                                                                                                                                                                                                                                                ; work         ;
;             |sign_div_unsign_slh:divider|                                                               ; 317 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 317 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider                                                                                                                                                                                                                                                    ; work         ;
;                |alt_u_div_06f:divider|                                                                  ; 317 (317)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 317 (317)    ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider                                                                                                                                                                                                                              ; work         ;
;       |lpm_divide:Div4|                                                                                 ; 365 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div4                                                                                                                                                                                                                                                                                                              ; work         ;
;          |lpm_divide_rhm:auto_generated|                                                                ; 365 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated                                                                                                                                                                                                                                                                                ; work         ;
;             |sign_div_unsign_slh:divider|                                                               ; 365 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (0)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider                                                                                                                                                                                                                                                    ; work         ;
;                |alt_u_div_06f:divider|                                                                  ; 365 (365)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 365 (365)    ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider                                                                                                                                                                                                                              ; work         ;
;       |lpm_mult:Mult0|                                                                                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                               ; work         ;
;          |mult_vdt:auto_generated|                                                                      ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |zwchhh|phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated                                                                                                                                                                                                                                                                                       ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 146 (1)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (1)       ; 23 (0)            ; 67 (0)           ; |zwchhh|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 145 (104)   ; 90 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (42)      ; 23 (23)           ; 67 (42)          ; |zwchhh|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                        ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |zwchhh|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |zwchhh|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                              ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 793 (61)    ; 691 (60)                  ; 0 (0)         ; 30720       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (1)      ; 369 (60)          ; 322 (0)          ; |zwchhh|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 732 (0)     ; 631 (0)                   ; 0 (0)         ; 30720       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 309 (0)           ; 322 (0)          ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 732 (232)   ; 631 (201)                 ; 0 (0)         ; 30720       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (31)     ; 309 (143)         ; 322 (58)         ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 66 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 43 (43)           ; 22 (0)           ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_4uf:auto_generated|                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated                                                                                                             ; work         ;
;                |lpm_mux:mux|                                                                            ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                               ; work         ;
;                   |mux_grc:auto_generated|                                                              ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_grc:auto_generated                                                                                                                        ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30720       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_hv14:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30720       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_hv14:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                  ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 90 (90)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 10 (10)           ; 51 (51)          ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 176 (1)     ; 166 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 103 (0)           ; 63 (1)           ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 150 (0)     ; 150 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 90 (0)            ; 60 (0)           ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 90 (90)     ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 60 (60)           ; 30 (30)          ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 90 (0)      ; 60 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 60 (0)           ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:25:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:26:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:27:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:28:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1|                           ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:29:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 21 (11)     ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 9 (0)             ; 2 (1)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 1 (1)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 109 (9)     ; 93 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 0 (0)             ; 93 (0)           ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_4fi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_4fi:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_v7j:auto_generated|                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_3fi:auto_generated|                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_3fi:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_p1j:auto_generated|                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_p1j:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 22 (22)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 21 (21)          ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |zwchhh|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; adc_clk     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; adc_select  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; duan[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; duan[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; duan[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; duan[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; duan[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; duan[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; duan[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; duan[7]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wei[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wei[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; wei[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rst_n       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; adc_data[9] ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; adc_data[8] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data[7] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adc_data[6] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data[5] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data[4] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adc_data[3] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; adc_data[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data[1] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; adc_data[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; clk                                   ;                   ;         ;
; rst_n                                 ;                   ;         ;
; adc_data[9]                           ;                   ;         ;
; adc_data[8]                           ;                   ;         ;
;      - ad9201:m6|data_latch[8]~feeder ; 0                 ; 6       ;
; adc_data[7]                           ;                   ;         ;
;      - ad9201:m6|data_latch[7]~feeder ; 1                 ; 6       ;
; adc_data[6]                           ;                   ;         ;
;      - ad9201:m6|data_latch[6]~feeder ; 0                 ; 6       ;
; adc_data[5]                           ;                   ;         ;
;      - ad9201:m6|data_latch[5]        ; 0                 ; 6       ;
; adc_data[4]                           ;                   ;         ;
;      - ad9201:m6|data_latch[4]        ; 1                 ; 6       ;
; adc_data[3]                           ;                   ;         ;
;      - ad9201:m6|data_latch[3]        ; 1                 ; 6       ;
; adc_data[2]                           ;                   ;         ;
;      - ad9201:m6|data_latch[2]        ; 0                 ; 6       ;
; adc_data[1]                           ;                   ;         ;
;      - ad9201:m6|data_latch[1]        ; 0                 ; 6       ;
; adc_data[0]                           ;                   ;         ;
;      - ad9201:m6|data_latch[0]        ; 0                 ; 6       ;
+---------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ad9201:m6|LessThan0~10                                                                                                                                                                                                                                                                              ; LCCOMB_X44_Y6_N4   ; 45      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; ad9201:m6|LessThan7~6                                                                                                                                                                                                                                                                               ; LCCOMB_X20_Y34_N12 ; 65      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_69h:cntr3|counter_comb_bita4~0                                                                                                                                                                                        ; LCCOMB_X34_Y42_N10 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|dffe4                                                                                                                                                                                                                      ; FF_X34_Y42_N11     ; 1       ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; ad9201:m6|current_state.STATE_CAPTURE                                                                                                                                                                                                                                                               ; FF_X11_Y28_N29     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad9201:m6|i_data_adc[9]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y28_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad9201:m6|max_i[2]~0                                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y30_N2  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad9201:m6|min_i[2]~0                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y30_N28 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad9201:m6|q_data_adc[9]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y28_N20 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad9201:m6|sing_a                                                                                                                                                                                                                                                                                    ; FF_X48_Y29_N21     ; 60      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; ad9201:m6|transition_samples[7]~31                                                                                                                                                                                                                                                                  ; LCCOMB_X30_Y33_N30 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y22_N0     ; 411     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; JTAG_X1_Y22_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                                                                 ; PIN_J2             ; 2912    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; control_div:m1|LessThan2~4                                                                                                                                                                                                                                                                          ; LCCOMB_X2_Y29_N2   ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; control_div:m1|LessThan3~8                                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y6_N2   ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; control_div:m1|clk_10mhz                                                                                                                                                                                                                                                                            ; FF_X34_Y41_N1      ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; control_div:m1|clk_1hz                                                                                                                                                                                                                                                                              ; FF_X19_Y6_N25      ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; control_div:m1|clk_1khz                                                                                                                                                                                                                                                                             ; FF_X2_Y29_N9       ; 36      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; fre:m2|Equal1~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X49_Y26_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fre:m2|cnt_gate_A[31]~0                                                                                                                                                                                                                                                                             ; LCCOMB_X12_Y34_N26 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fre:m2|cnt_gate_clk[31]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y24_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fre:m2|gate_A                                                                                                                                                                                                                                                                                       ; FF_X12_Y34_N9      ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; fre:m2|gate_clk                                                                                                                                                                                                                                                                                     ; FF_X52_Y24_N15     ; 102     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; fre:m2|temp_cnt_gate_A[6]~42                                                                                                                                                                                                                                                                        ; LCCOMB_X12_Y34_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fre:m2|temp_cnt_gate_clk[2]~34                                                                                                                                                                                                                                                                      ; LCCOMB_X52_Y24_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~100                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~101                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y8_N2   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~102                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y8_N12  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~103                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~104                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N16  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~105                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N18  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~106                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N20  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~107                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N30  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~108                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y11_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~109                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y11_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~110                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y10_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~111                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y10_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~112                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y9_N8   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~113                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y8_N22  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~114                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y9_N26  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~115                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y8_N16  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~116                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N24  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~117                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N26  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~118                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N4   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~119                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N22  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~120                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~121                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~122                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~123                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N16 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~124                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y11_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~125                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y11_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~126                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y11_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~127                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y11_N16 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~128                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y9_N12  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~129                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y8_N10  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~130                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y9_N30  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~131                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y8_N20  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~132                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y12_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~133                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y12_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~134                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y12_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~135                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y12_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~137                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~138                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y11_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~140                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~141                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y11_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~142                                                                                                                                                                                                                                                                                ; LCCOMB_X27_Y11_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~143                                                                                                                                                                                                                                                                                ; LCCOMB_X30_Y11_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~146                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y11_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~147                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y8_N4   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~148                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y11_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~149                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y8_N30  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~150                                                                                                                                                                                                                                                                                ; LCCOMB_X25_Y11_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~151                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y8_N8   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~152                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N0   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~153                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N10  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~154                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N12  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~155                                                                                                                                                                                                                                                                                ; LCCOMB_X32_Y8_N6   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~156                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y12_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~157                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y8_N26  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~158                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y12_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~159                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y8_N28  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~160                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y12_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~161                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y8_N22  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~162                                                                                                                                                                                                                                                                                ; LCCOMB_X28_Y12_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~163                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y10_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~164                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y10_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~165                                                                                                                                                                                                                                                                                ; LCCOMB_X23_Y10_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~45                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y11_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~48                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y11_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~51                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y12_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~53                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y12_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~54                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y12_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~55                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y12_N16 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~57                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y11_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~58                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y11_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~60                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y11_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~61                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y11_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~64                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y12_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~66                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y12_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~67                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y12_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~68                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y12_N16 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~70                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y10_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~72                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y10_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~73                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y10_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~74                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y10_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~76                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y10_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~77                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y10_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~78                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y10_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~79                                                                                                                                                                                                                                                                                 ; LCCOMB_X28_Y10_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~80                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y8_N8   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~81                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y8_N2   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~82                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y8_N28  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~83                                                                                                                                                                                                                                                                                 ; LCCOMB_X32_Y8_N14  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~85                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y11_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~87                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y11_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~88                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y11_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~89                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y11_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~90                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y11_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~91                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y11_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~92                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y11_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~93                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y11_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~95                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y9_N20  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~97                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y8_N30  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~98                                                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y9_N14  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder0~99                                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y8_N24  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~10                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~11                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y10_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~13                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~14                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y11_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~15                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~16                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y11_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~17                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y11_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~18                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y10_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~19                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y11_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~2                                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y10_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~20                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y10_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~21                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~24                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y10_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~25                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y10_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~26                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y10_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~27                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y10_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~29                                                                                                                                                                                                                                                                                 ; LCCOMB_X52_Y14_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~30                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y9_N4   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~31                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~32                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y9_N30  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~34                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y10_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~35                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y10_N16 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~36                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~37                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y10_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~39                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y10_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~4                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y11_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~40                                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y10_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~41                                                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y12_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~42                                                                                                                                                                                                                                                                                 ; LCCOMB_X53_Y12_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~43                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N22 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~45                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y10_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~46                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N24 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~47                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~48                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y10_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~5                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y11_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~50                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y11_N18 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~51                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y11_N20 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~52                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y11_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~53                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y11_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~54                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~55                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y11_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~56                                                                                                                                                                                                                                                                                 ; LCCOMB_X51_Y13_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~57                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y11_N12 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~58                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y10_N0  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~59                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y10_N26 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~6                                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y10_N10 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~60                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y10_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~61                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y10_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~7                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y11_N6  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Decoder1~9                                                                                                                                                                                                                                                                                  ; LCCOMB_X51_Y13_N28 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|Equal0~9                                                                                                                                                                                                                                                                                    ; LCCOMB_X12_Y18_N20 ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; phas:m3|Equal1~5                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y15_N4  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; phas:m3|Equal2~5                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y14_N2  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; phas:m3|LessThan6~2                                                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y15_N22 ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; phas:m3|LessThan9~4                                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y15_N2  ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; phas:m3|phas[4]~18                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y15_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|pos_xor                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y18_N6  ; 178     ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; phas:m3|sub_cnt[4]~24                                                                                                                                                                                                                                                                               ; LCCOMB_X28_Y18_N0  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|sub_phas[11]~24                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y15_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|sub_win_num[0]                                                                                                                                                                                                                                                                              ; FF_X42_Y24_N19     ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; phas:m3|total_cnt[7]~26                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y15_N6  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; phas:m3|total_sum[19]~63                                                                                                                                                                                                                                                                            ; LCCOMB_X35_Y15_N24 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rst_n                                                                                                                                                                                                                                                                                               ; PIN_A15            ; 2654    ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; FF_X37_Y21_N17     ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; LCCOMB_X36_Y23_N4  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; LCCOMB_X36_Y23_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; LCCOMB_X39_Y23_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; LCCOMB_X35_Y23_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; LCCOMB_X33_Y23_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                       ; LCCOMB_X37_Y23_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                         ; FF_X37_Y23_N5      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                         ; FF_X38_Y23_N9      ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                         ; LCCOMB_X37_Y23_N16 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~12                                                                                                                                                                                                                  ; LCCOMB_X33_Y23_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                                                                  ; LCCOMB_X33_Y23_N10 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                                 ; LCCOMB_X33_Y23_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                            ; LCCOMB_X32_Y23_N22 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                            ; LCCOMB_X33_Y23_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; FF_X39_Y23_N21     ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; FF_X37_Y21_N19     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; FF_X37_Y21_N5      ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; FF_X33_Y23_N17     ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                             ; LCCOMB_X37_Y21_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; FF_X38_Y21_N25     ; 29      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[0]~1                                                               ; LCCOMB_X56_Y21_N18 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[1]~0                                                               ; LCCOMB_X56_Y21_N14 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; FF_X56_Y21_N23     ; 7       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; LCCOMB_X41_Y21_N20 ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                             ; LCCOMB_X38_Y22_N10 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                             ; LCCOMB_X38_Y22_N4  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                               ; FF_X57_Y22_N9      ; 248     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]~1                                                                                                                                      ; LCCOMB_X39_Y22_N28 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; LCCOMB_X41_Y21_N26 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; LCCOMB_X41_Y21_N2  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                               ; LCCOMB_X59_Y23_N20 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; LCCOMB_X57_Y22_N4  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_4fi:auto_generated|counter_reg_bit[4]~0 ; LCCOMB_X56_Y22_N4  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_3fi:auto_generated|counter_reg_bit[4]~0                ; LCCOMB_X59_Y23_N24 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_p1j:auto_generated|counter_reg_bit[0]~0                   ; LCCOMB_X61_Y23_N18 ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; LCCOMB_X56_Y22_N6  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                     ; LCCOMB_X38_Y22_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~11                                                                                                                                                ; LCCOMB_X38_Y22_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                   ; LCCOMB_X38_Y22_N18 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[1]~35                                                                                                                                                                   ; LCCOMB_X39_Y22_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                              ; LCCOMB_X38_Y22_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; LCCOMB_X38_Y24_N18 ; 114     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|dffe4                                        ; FF_X34_Y42_N11 ; 1       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; ad9201:m6|sing_a                                                                                                      ; FF_X48_Y29_N21 ; 60      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X1_Y22_N0 ; 411     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; clk                                                                                                                   ; PIN_J2         ; 2912    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; control_div:m1|clk_10mhz                                                                                              ; FF_X34_Y41_N1  ; 33      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; control_div:m1|clk_1khz                                                                                               ; FF_X2_Y29_N9   ; 36      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; rst_n                                                                                                                 ; PIN_A15        ; 2654    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X57_Y22_N9  ; 248     ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; phas:m3|sub_idx[5]                                                                                                                                                                                                                                                                                  ; 239     ;
; phas:m3|sub_idx[4]                                                                                                                                                                                                                                                                                  ; 239     ;
; phas:m3|sub_idx[0]                                                                                                                                                                                                                                                                                  ; 230     ;
; phas:m3|sub_idx[3]                                                                                                                                                                                                                                                                                  ; 230     ;
; phas:m3|sub_idx[1]                                                                                                                                                                                                                                                                                  ; 228     ;
; phas:m3|sub_idx[2]                                                                                                                                                                                                                                                                                  ; 191     ;
; phas:m3|pos_xor                                                                                                                                                                                                                                                                                     ; 178     ;
; phas:m3|total_idx[2]                                                                                                                                                                                                                                                                                ; 177     ;
; phas:m3|total_idx[1]                                                                                                                                                                                                                                                                                ; 177     ;
; phas:m3|total_idx[3]                                                                                                                                                                                                                                                                                ; 173     ;
; phas:m3|total_idx[0]                                                                                                                                                                                                                                                                                ; 158     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                       ; 114     ;
; phas:m3|raw_phas[9]                                                                                                                                                                                                                                                                                 ; 103     ;
; phas:m3|raw_phas[8]                                                                                                                                                                                                                                                                                 ; 103     ;
; phas:m3|raw_phas[7]                                                                                                                                                                                                                                                                                 ; 103     ;
; phas:m3|raw_phas[6]                                                                                                                                                                                                                                                                                 ; 103     ;
; phas:m3|raw_phas[5]                                                                                                                                                                                                                                                                                 ; 103     ;
; phas:m3|raw_phas[4]                                                                                                                                                                                                                                                                                 ; 103     ;
; phas:m3|raw_phas[3]                                                                                                                                                                                                                                                                                 ; 103     ;
; phas:m3|raw_phas[2]                                                                                                                                                                                                                                                                                 ; 103     ;
; phas:m3|raw_phas[1]                                                                                                                                                                                                                                                                                 ; 103     ;
; phas:m3|raw_phas[11]                                                                                                                                                                                                                                                                                ; 103     ;
; phas:m3|raw_phas[10]                                                                                                                                                                                                                                                                                ; 103     ;
; phas:m3|raw_phas[0]                                                                                                                                                                                                                                                                                 ; 103     ;
; fre:m2|gate_clk                                                                                                                                                                                                                                                                                     ; 102     ;
; fre:m2|cnt_gate_clk[0]                                                                                                                                                                                                                                                                              ; 77      ;
; phas:m3|sub_win_size[6]                                                                                                                                                                                                                                                                             ; 76      ;
; fre:m2|cnt_gate_clk[31]                                                                                                                                                                                                                                                                             ; 67      ;
; ad9201:m6|LessThan7~6                                                                                                                                                                                                                                                                               ; 65      ;
; fre:m2|cnt_gate_clk[3]                                                                                                                                                                                                                                                                              ; 64      ;
; fre:m2|cnt_gate_clk[6]                                                                                                                                                                                                                                                                              ; 62      ;
; fre:m2|cnt_gate_clk[1]                                                                                                                                                                                                                                                                              ; 62      ;
; fre:m2|cnt_gate_clk[2]                                                                                                                                                                                                                                                                              ; 62      ;
; fre:m2|cnt_gate_clk[5]                                                                                                                                                                                                                                                                              ; 61      ;
; fre:m2|cnt_gate_clk[4]                                                                                                                                                                                                                                                                              ; 61      ;
; fre:m2|cnt_gate_clk[9]                                                                                                                                                                                                                                                                              ; 58      ;
; fre:m2|cnt_gate_clk[8]                                                                                                                                                                                                                                                                              ; 58      ;
; fre:m2|cnt_gate_clk[7]                                                                                                                                                                                                                                                                              ; 58      ;
; fre:m2|cnt_gate_clk[12]                                                                                                                                                                                                                                                                             ; 55      ;
; fre:m2|cnt_gate_clk[11]                                                                                                                                                                                                                                                                             ; 55      ;
; fre:m2|cnt_gate_clk[10]                                                                                                                                                                                                                                                                             ; 55      ;
; phas:m3|sub_phas[0]                                                                                                                                                                                                                                                                                 ; 52      ;
; phas:m3|sub_phas[1]                                                                                                                                                                                                                                                                                 ; 52      ;
; phas:m3|sub_phas[2]                                                                                                                                                                                                                                                                                 ; 52      ;
; phas:m3|sub_phas[3]                                                                                                                                                                                                                                                                                 ; 52      ;
; phas:m3|sub_phas[4]                                                                                                                                                                                                                                                                                 ; 52      ;
; phas:m3|sub_phas[5]                                                                                                                                                                                                                                                                                 ; 52      ;
; phas:m3|sub_phas[6]                                                                                                                                                                                                                                                                                 ; 52      ;
; phas:m3|sub_phas[7]                                                                                                                                                                                                                                                                                 ; 52      ;
; phas:m3|sub_phas[8]                                                                                                                                                                                                                                                                                 ; 52      ;
; phas:m3|sub_phas[9]                                                                                                                                                                                                                                                                                 ; 52      ;
; phas:m3|sub_phas[10]                                                                                                                                                                                                                                                                                ; 52      ;
; phas:m3|sub_phas[11]                                                                                                                                                                                                                                                                                ; 52      ;
; fre:m2|cnt_gate_clk[15]                                                                                                                                                                                                                                                                             ; 52      ;
; fre:m2|cnt_gate_clk[14]                                                                                                                                                                                                                                                                             ; 52      ;
; fre:m2|cnt_gate_clk[13]                                                                                                                                                                                                                                                                             ; 52      ;
; fre:m2|cnt_gate_clk[16]                                                                                                                                                                                                                                                                             ; 49      ;
; fre:m2|cnt_gate_clk[18]                                                                                                                                                                                                                                                                             ; 49      ;
; fre:m2|cnt_gate_clk[17]                                                                                                                                                                                                                                                                             ; 49      ;
; phas:m3|sub_win_size[3]                                                                                                                                                                                                                                                                             ; 46      ;
; fre:m2|cnt_gate_clk[21]                                                                                                                                                                                                                                                                             ; 46      ;
; fre:m2|cnt_gate_clk[20]                                                                                                                                                                                                                                                                             ; 46      ;
; fre:m2|cnt_gate_clk[19]                                                                                                                                                                                                                                                                             ; 46      ;
; ad9201:m6|LessThan0~10                                                                                                                                                                                                                                                                              ; 45      ;
; fre:m2|cnt_gate_clk[23]                                                                                                                                                                                                                                                                             ; 43      ;
; fre:m2|cnt_gate_clk[22]                                                                                                                                                                                                                                                                             ; 43      ;
; fre:m2|cnt_gate_clk[24]                                                                                                                                                                                                                                                                             ; 43      ;
; fre:m2|cnt_gate_clk[27]                                                                                                                                                                                                                                                                             ; 40      ;
; fre:m2|cnt_gate_clk[26]                                                                                                                                                                                                                                                                             ; 40      ;
; fre:m2|cnt_gate_clk[25]                                                                                                                                                                                                                                                                             ; 40      ;
; phas:m3|sub_cnt[7]                                                                                                                                                                                                                                                                                  ; 40      ;
; phas:m3|sub_win_num[0]                                                                                                                                                                                                                                                                              ; 39      ;
; ad9201:m6|detect_cnt[0]                                                                                                                                                                                                                                                                             ; 38      ;
; phas:m3|Add2~0                                                                                                                                                                                                                                                                                      ; 38      ;
; fre:m2|cnt_gate_clk[30]                                                                                                                                                                                                                                                                             ; 37      ;
; fre:m2|cnt_gate_clk[29]                                                                                                                                                                                                                                                                             ; 37      ;
; fre:m2|cnt_gate_clk[28]                                                                                                                                                                                                                                                                             ; 37      ;
; ad9201:m6|total_samples[24]                                                                                                                                                                                                                                                                         ; 37      ;
; ad9201:m6|detect_cnt[1]                                                                                                                                                                                                                                                                             ; 37      ;
; phas:m3|Add2~62                                                                                                                                                                                                                                                                                     ; 37      ;
; phas:m3|Add2~2                                                                                                                                                                                                                                                                                      ; 37      ;
; fre:m2|gate_A                                                                                                                                                                                                                                                                                       ; 36      ;
; phas:m3|total_idx[4]                                                                                                                                                                                                                                                                                ; 36      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|op_57~66                                                                                                                                                                                     ; 36      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|op_56~66                                                                                                                                                                                     ; 36      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|op_54~66                                                                                                                                                                                     ; 36      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|op_53~66                                                                                                                                                                                     ; 36      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|op_52~66                                                                                                                                                                                     ; 36      ;
; phas:m3|LessThan9~4                                                                                                                                                                                                                                                                                 ; 35      ;
; ad9201:m6|total_samples[2]                                                                                                                                                                                                                                                                          ; 35      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_56_result_int[33]~66                                                                                                                                                                 ; 35      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_55_result_int[33]~66                                                                                                                                                                 ; 35      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_54_result_int[33]~66                                                                                                                                                                 ; 35      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_53_result_int[33]~66                                                                                                                                                                 ; 35      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_52_result_int[33]~66                                                                                                                                                                 ; 35      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_51_result_int[33]~66                                                                                                                                                                 ; 35      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_50_result_int[33]~66                                                                                                                                                                 ; 35      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_49_result_int[33]~66                                                                                                                                                                 ; 35      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_48_result_int[33]~66                                                                                                                                                                 ; 35      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|op_58~66                                                                                                                                                                                     ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_47_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_46_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_45_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_44_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_43_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_42_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_41_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_40_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_39_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_38_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_37_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_36_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_35_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_34_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_33_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_32_result_int[33]~66                                                                                                                                                                 ; 34      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_31_result_int[32]~64                                                                                                                                                                 ; 34      ;
; display:m4|lpm_divide:Div0|lpm_divide_ajm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_19f:divider|add_sub_13_result_int[14]~20                                                                                                                                                             ; 34      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                    ; 33      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[891]~0                                                                                                                                                                              ; 33      ;
; ad9201:m6|total_samples[5]                                                                                                                                                                                                                                                                          ; 33      ;
; ad9201:m6|total_samples[4]                                                                                                                                                                                                                                                                          ; 33      ;
; ad9201:m6|total_samples[3]                                                                                                                                                                                                                                                                          ; 33      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[1]~35                                                                                                                                                                   ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                             ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                             ; 32      ;
; fre:m2|temp_cnt_gate_A[6]~42                                                                                                                                                                                                                                                                        ; 32      ;
; fre:m2|temp_cnt_gate_clk[2]~34                                                                                                                                                                                                                                                                      ; 32      ;
; fre:m2|cnt_gate_clk[31]~0                                                                                                                                                                                                                                                                           ; 32      ;
; fre:m2|Equal1~0                                                                                                                                                                                                                                                                                     ; 32      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|op_23~62                                                                                                                                                                                    ; 32      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~0                                                                                       ; 31      ;
; phas:m3|total_sum[19]~63                                                                                                                                                                                                                                                                            ; 31      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1755]~0                                                                                                                                                                              ; 31      ;
; phas:m3|sub_win_num[5]                                                                                                                                                                                                                                                                              ; 31      ;
; phas:m3|Add2~6                                                                                                                                                                                                                                                                                      ; 31      ;
; phas:m3|Add2~4                                                                                                                                                                                                                                                                                      ; 31      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_30_result_int[31]~62                                                                                                                                                                 ; 31      ;
; display:m4|lpm_divide:Div1|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_12_result_int[11]~16                                                                                                                                                             ; 31      ;
; display:m4|lpm_divide:Div1|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_11_result_int[11]~16                                                                                                                                                             ; 31      ;
; display:m4|lpm_divide:Div1|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_10_result_int[11]~16                                                                                                                                                             ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                    ; 30      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[957]                                                                                                                                                                                ; 30      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[924]                                                                                                                                                                                ; 30      ;
; phas:m3|Equal0~0                                                                                                                                                                                                                                                                                    ; 30      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1885]~23                                                                                                                                                                             ; 30      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_29_result_int[30]~60                                                                                                                                                                 ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                   ; 29      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1820]~22                                                                                                                                                                             ; 29      ;
; ad9201:m6|total_samples[11]                                                                                                                                                                                                                                                                         ; 29      ;
; ad9201:m6|total_samples[6]                                                                                                                                                                                                                                                                          ; 29      ;
; ad9201:m6|total_samples[7]                                                                                                                                                                                                                                                                          ; 29      ;
; ad9201:m6|total_samples[8]                                                                                                                                                                                                                                                                          ; 29      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_27_result_int[28]~56                                                                                                                                                                ; 29      ;
; phas:m3|Add2~12                                                                                                                                                                                                                                                                                     ; 29      ;
; phas:m3|Add2~10                                                                                                                                                                                                                                                                                     ; 29      ;
; phas:m3|Add2~8                                                                                                                                                                                                                                                                                      ; 29      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_28_result_int[29]~58                                                                                                                                                                 ; 29      ;
; display:m4|lpm_divide:Div1|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_13_result_int[11]~16                                                                                                                                                             ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                         ; 28      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1560]~1                                                                                                                                                                              ; 28      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_29_result_int[26]~52                                                                                                                                                              ; 28      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_28_result_int[26]~52                                                                                                                                                              ; 28      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_27_result_int[26]~52                                                                                                                                                              ; 28      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_26_result_int[26]~52                                                                                                                                                              ; 28      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_25_result_int[26]~52                                                                                                                                                              ; 28      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_24_result_int[25]~50                                                                                                                                                              ; 28      ;
; ad9201:m6|total_samples[10]                                                                                                                                                                                                                                                                         ; 28      ;
; phas:m3|sub_idx[6]                                                                                                                                                                                                                                                                                  ; 28      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_27_result_int[28]~56                                                                                                                                                                 ; 28      ;
; display:m4|lpm_divide:Div1|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_9_result_int[10]~14                                                                                                                                                              ; 28      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~6                                                                                                                                     ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                            ; 27      ;
; ad9201:m6|transition_samples[7]~31                                                                                                                                                                                                                                                                  ; 27      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[858]                                                                                                                                                                                ; 27      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[825]                                                                                                                                                                                ; 27      ;
; phas:m3|Equal0~1                                                                                                                                                                                                                                                                                    ; 27      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1690]~21                                                                                                                                                                             ; 27      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|op_23~52                                                                                                                                                                                  ; 27      ;
; ad9201:m6|total_samples[9]                                                                                                                                                                                                                                                                          ; 27      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_26_result_int[27]~54                                                                                                                                                                 ; 27      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                   ; 26      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                               ; 26      ;
; phas:m3|sub_win_size[0]                                                                                                                                                                                                                                                                             ; 26      ;
; phas:m3|sub_cnt[0]                                                                                                                                                                                                                                                                                  ; 26      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1625]~20                                                                                                                                                                             ; 26      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_24_result_int[25]~50                                                                                                                                                                ; 26      ;
; phas:m3|Add2~18                                                                                                                                                                                                                                                                                     ; 26      ;
; phas:m3|Add2~16                                                                                                                                                                                                                                                                                     ; 26      ;
; phas:m3|Add2~14                                                                                                                                                                                                                                                                                     ; 26      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_25_result_int[26]~52                                                                                                                                                                 ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                     ; 25      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[660]~0                                                                                                                                                                            ; 25      ;
; control_div:m1|LessThan3~8                                                                                                                                                                                                                                                                          ; 25      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1365]~2                                                                                                                                                                              ; 25      ;
; phas:m3|total_cnt[0]                                                                                                                                                                                                                                                                                ; 25      ;
; phas:m3|sub_win_num[4]                                                                                                                                                                                                                                                                              ; 25      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_23_result_int[24]~48                                                                                                                                                              ; 25      ;
; ad9201:m6|total_samples[14]                                                                                                                                                                                                                                                                         ; 25      ;
; phas:m3|sub_cnt[1]                                                                                                                                                                                                                                                                                  ; 25      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_24_result_int[25]~50                                                                                                                                                                 ; 25      ;
; phas:m3|total_cnt[7]                                                                                                                                                                                                                                                                                ; 25      ;
; fre:m2|fre[8]                                                                                                                                                                                                                                                                                       ; 25      ;
; fre:m2|fre[7]                                                                                                                                                                                                                                                                                       ; 25      ;
; fre:m2|fre[6]                                                                                                                                                                                                                                                                                       ; 25      ;
; fre:m2|fre[5]                                                                                                                                                                                                                                                                                       ; 25      ;
; fre:m2|fre[4]                                                                                                                                                                                                                                                                                       ; 25      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[726]                                                                                                                                                                              ; 24      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[759]                                                                                                                                                                                ; 24      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[726]                                                                                                                                                                                ; 24      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|sel[759]                                                                                                                                                                                     ; 24      ;
; ad9201:m6|total_samples[12]                                                                                                                                                                                                                                                                         ; 24      ;
; ad9201:m6|total_samples[13]                                                                                                                                                                                                                                                                         ; 24      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_23_result_int[24]~48                                                                                                                                                                 ; 24      ;
; phas:m3|total_cnt[2]                                                                                                                                                                                                                                                                                ; 24      ;
; phas:m3|total_cnt[1]                                                                                                                                                                                                                                                                                ; 24      ;
; fre:m2|fre[9]                                                                                                                                                                                                                                                                                       ; 24      ;
; fre:m2|fre[10]                                                                                                                                                                                                                                                                                      ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                        ; 23      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[693]                                                                                                                                                                              ; 23      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1430]~19                                                                                                                                                                             ; 23      ;
; phas:m3|sub_win_num[1]                                                                                                                                                                                                                                                                              ; 23      ;
; phas:m3|sub_win_num[2]                                                                                                                                                                                                                                                                              ; 23      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_21_result_int[22]~44                                                                                                                                                                ; 23      ;
; phas:m3|Add2~24                                                                                                                                                                                                                                                                                     ; 23      ;
; phas:m3|Add2~22                                                                                                                                                                                                                                                                                     ; 23      ;
; phas:m3|Add2~20                                                                                                                                                                                                                                                                                     ; 23      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_22_result_int[23]~46                                                                                                                                                                 ; 23      ;
; phas:m3|total_cnt[3]                                                                                                                                                                                                                                                                                ; 23      ;
; display:m4|lpm_divide:Div0|lpm_divide_ajm:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_19f:divider|add_sub_14_result_int[15]~22                                                                                                                                                             ; 23      ;
; fre:m2|fre[12]                                                                                                                                                                                                                                                                                      ; 23      ;
; fre:m2|fre[11]                                                                                                                                                                                                                                                                                      ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                          ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                ; 22      ;
; phas:m3|Decoder0~69                                                                                                                                                                                                                                                                                 ; 22      ;
; ad9201:m6|Equal0~2                                                                                                                                                                                                                                                                                  ; 22      ;
; phas:m3|Equal0~2                                                                                                                                                                                                                                                                                    ; 22      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1170]~3                                                                                                                                                                              ; 22      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_20_result_int[21]~42                                                                                                                                                              ; 22      ;
; ad9201:m6|total_samples[17]                                                                                                                                                                                                                                                                         ; 22      ;
; phas:m3|sub_cnt[3]                                                                                                                                                                                                                                                                                  ; 22      ;
; phas:m3|sub_cnt[2]                                                                                                                                                                                                                                                                                  ; 22      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_21_result_int[22]~44                                                                                                                                                                 ; 22      ;
; display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_56f:divider|add_sub_13_result_int[8]~12                                                                                                                                                              ; 22      ;
; display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_56f:divider|add_sub_12_result_int[8]~12                                                                                                                                                              ; 22      ;
; display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_56f:divider|add_sub_11_result_int[8]~12                                                                                                                                                              ; 22      ;
; display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_56f:divider|add_sub_10_result_int[8]~12                                                                                                                                                              ; 22      ;
; display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_56f:divider|add_sub_9_result_int[8]~12                                                                                                                                                               ; 22      ;
; display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_56f:divider|add_sub_8_result_int[8]~12                                                                                                                                                               ; 22      ;
; display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_56f:divider|add_sub_7_result_int[8]~12                                                                                                                                                               ; 22      ;
; display:m4|lpm_divide:Div4|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|add_sub_9_result_int[8]~12                                                                                                                                                               ; 22      ;
; display:m4|lpm_divide:Div4|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|add_sub_8_result_int[8]~12                                                                                                                                                               ; 22      ;
; display:m4|lpm_divide:Div4|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|add_sub_7_result_int[8]~12                                                                                                                                                               ; 22      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                 ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[0]~1                                                               ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_4uf:auto_generated|eq_node[1]~0                                                               ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                ; 21      ;
; phas:m3|Decoder0~71                                                                                                                                                                                                                                                                                 ; 21      ;
; phas:m3|LessThan6~2                                                                                                                                                                                                                                                                                 ; 21      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[660]                                                                                                                                                                                ; 21      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1300]~18                                                                                                                                                                             ; 21      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_29_result_int[8]~12                                                                                                                                                               ; 21      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_28_result_int[8]~12                                                                                                                                                               ; 21      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_27_result_int[8]~12                                                                                                                                                               ; 21      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_26_result_int[8]~12                                                                                                                                                               ; 21      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_25_result_int[8]~12                                                                                                                                                               ; 21      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_24_result_int[8]~12                                                                                                                                                               ; 21      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_23_result_int[8]~12                                                                                                                                                               ; 21      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_22_result_int[8]~12                                                                                                                                                               ; 21      ;
; ad9201:m6|total_samples[16]                                                                                                                                                                                                                                                                         ; 21      ;
; ad9201:m6|total_samples[15]                                                                                                                                                                                                                                                                         ; 21      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_20_result_int[21]~42                                                                                                                                                                 ; 21      ;
; phas:m3|total_cnt[5]                                                                                                                                                                                                                                                                                ; 21      ;
; fre:m2|fre[3]                                                                                                                                                                                                                                                                                       ; 21      ;
; fre:m2|fre[14]                                                                                                                                                                                                                                                                                      ; 21      ;
; fre:m2|fre[13]                                                                                                                                                                                                                                                                                      ; 21      ;
; phas:m3|Decoder0~59                                                                                                                                                                                                                                                                                 ; 20      ;
; phas:m3|Decoder0~56                                                                                                                                                                                                                                                                                 ; 20      ;
; phas:m3|Decoder0~47                                                                                                                                                                                                                                                                                 ; 20      ;
; phas:m3|Decoder0~40                                                                                                                                                                                                                                                                                 ; 20      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[627]                                                                                                                                                                              ; 20      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[594]                                                                                                                                                                              ; 20      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[627]                                                                                                                                                                                ; 20      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1235]~17                                                                                                                                                                             ; 20      ;
; display:m4|state                                                                                                                                                                                                                                                                                    ; 20      ;
; phas:m3|sub_cnt[4]                                                                                                                                                                                                                                                                                  ; 20      ;
; phas:m3|sub_cnt[5]                                                                                                                                                                                                                                                                                  ; 20      ;
; phas:m3|sub_cnt[6]                                                                                                                                                                                                                                                                                  ; 20      ;
; phas:m3|Add2~30                                                                                                                                                                                                                                                                                     ; 20      ;
; phas:m3|Add2~28                                                                                                                                                                                                                                                                                     ; 20      ;
; phas:m3|Add2~26                                                                                                                                                                                                                                                                                     ; 20      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_19_result_int[20]~40                                                                                                                                                                 ; 20      ;
; phas:m3|total_cnt[4]                                                                                                                                                                                                                                                                                ; 20      ;
; display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_56f:divider|add_sub_6_result_int[7]~10                                                                                                                                                               ; 20      ;
; display:m4|lpm_divide:Div4|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|add_sub_6_result_int[7]~10                                                                                                                                                               ; 20      ;
; ad9201:m6|Equal0~3                                                                                                                                                                                                                                                                                  ; 19      ;
; phas:m3|Equal0~3                                                                                                                                                                                                                                                                                    ; 19      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[975]~4                                                                                                                                                                               ; 19      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_21_result_int[8]~12                                                                                                                                                               ; 19      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_20_result_int[8]~12                                                                                                                                                               ; 19      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_19_result_int[8]~12                                                                                                                                                               ; 19      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_18_result_int[8]~12                                                                                                                                                               ; 19      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_17_result_int[18]~36                                                                                                                                                              ; 19      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_18_result_int[19]~38                                                                                                                                                                ; 19      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_18_result_int[19]~38                                                                                                                                                                 ; 19      ;
; phas:m3|total_cnt[6]                                                                                                                                                                                                                                                                                ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                            ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                   ; 18      ;
; ad9201:m6|Equal0~4                                                                                                                                                                                                                                                                                  ; 18      ;
; phas:m3|Mux8~1                                                                                                                                                                                                                                                                                      ; 18      ;
; phas:m3|Mux8~0                                                                                                                                                                                                                                                                                      ; 18      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[561]                                                                                                                                                                                ; 18      ;
; phas:m3|Mux19~1                                                                                                                                                                                                                                                                                     ; 18      ;
; phas:m3|Mux19~0                                                                                                                                                                                                                                                                                     ; 18      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[1105]~16                                                                                                                                                                             ; 18      ;
; ad9201:m6|total_samples[18]                                                                                                                                                                                                                                                                         ; 18      ;
; ad9201:m6|total_samples[19]                                                                                                                                                                                                                                                                         ; 18      ;
; phas:m3|total_idx[5]                                                                                                                                                                                                                                                                                ; 18      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_17_result_int[18]~36                                                                                                                                                                 ; 18      ;
; display:m4|lpm_divide:Div1|lpm_divide_6jm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_p8f:divider|add_sub_14_result_int[11]~16                                                                                                                                                             ; 18      ;
; phas:m3|LessThan6~4                                                                                                                                                                                                                                                                                 ; 17      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[528]                                                                                                                                                                              ; 17      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[495]                                                                                                                                                                              ; 17      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[528]                                                                                                                                                                                ; 17      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|sel[528]                                                                                                                                                                                     ; 17      ;
; control_div:m1|LessThan2~4                                                                                                                                                                                                                                                                          ; 17      ;
; ad9201:m6|total_samples[20]                                                                                                                                                                                                                                                                         ; 17      ;
; phas:m3|Add2~36                                                                                                                                                                                                                                                                                     ; 17      ;
; phas:m3|Add2~34                                                                                                                                                                                                                                                                                     ; 17      ;
; phas:m3|Add2~32                                                                                                                                                                                                                                                                                     ; 17      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_16_result_int[17]~34                                                                                                                                                                 ; 17      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_18_result_int[9]~18                                                                                                                                                                 ; 17      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_17_result_int[9]~18                                                                                                                                                                 ; 17      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_16_result_int[9]~18                                                                                                                                                                 ; 17      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_15_result_int[9]~18                                                                                                                                                                 ; 17      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_14_result_int[9]~18                                                                                                                                                                 ; 17      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_13_result_int[9]~18                                                                                                                                                                 ; 17      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_12_result_int[9]~18                                                                                                                                                                 ; 17      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_11_result_int[9]~18                                                                                                                                                                 ; 17      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_10_result_int[9]~18                                                                                                                                                                 ; 17      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_9_result_int[9]~18                                                                                                                                                                  ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                              ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                    ; 16      ;
; phas:m3|Decoder0~75                                                                                                                                                                                                                                                                                 ; 16      ;
; phas:m3|Equal0~4                                                                                                                                                                                                                                                                                    ; 16      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[780]~5                                                                                                                                                                               ; 16      ;
; display:m4|scan_cnt[1]                                                                                                                                                                                                                                                                              ; 16      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_14_result_int[15]~30                                                                                                                                                              ; 16      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_15_result_int[16]~32                                                                                                                                                                ; 16      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_15_result_int[16]~32                                                                                                                                                                 ; 16      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_8_result_int[9]~18                                                                                                                                                                  ; 16      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_7_result_int[8]~16                                                                                                                                                                  ; 16      ;
; fre:m2|fre[15]                                                                                                                                                                                                                                                                                      ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                  ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                         ; 15      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[462]                                                                                                                                                                                ; 15      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[910]~15                                                                                                                                                                              ; 15      ;
; ad9201:m6|current_state.STATE_CAPTURE                                                                                                                                                                                                                                                               ; 15      ;
; display:m4|scan_cnt[0]                                                                                                                                                                                                                                                                              ; 15      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_18_result_int[9]~18                                                                                                                                                                 ; 15      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_17_result_int[9]~18                                                                                                                                                                 ; 15      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_16_result_int[9]~18                                                                                                                                                                 ; 15      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_15_result_int[9]~18                                                                                                                                                                 ; 15      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_14_result_int[9]~18                                                                                                                                                                 ; 15      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_13_result_int[9]~18                                                                                                                                                                 ; 15      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_12_result_int[9]~18                                                                                                                                                                 ; 15      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_11_result_int[9]~18                                                                                                                                                                 ; 15      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_10_result_int[9]~18                                                                                                                                                                 ; 15      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_9_result_int[9]~18                                                                                                                                                                  ; 15      ;
; phas:m3|Add2~42                                                                                                                                                                                                                                                                                     ; 15      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_14_result_int[15]~30                                                                                                                                                                 ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~3                                                                                                                                     ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                          ; 14      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                        ; 14      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[429]                                                                                                                                                                              ; 14      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[396]                                                                                                                                                                              ; 14      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[429]                                                                                                                                                                                ; 14      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[845]~14                                                                                                                                                                              ; 14      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_30_result_int[8]~12                                                                                                                                                               ; 14      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_8_result_int[9]~18                                                                                                                                                                  ; 14      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_7_result_int[8]~16                                                                                                                                                                  ; 14      ;
; phas:m3|Add2~40                                                                                                                                                                                                                                                                                     ; 14      ;
; phas:m3|Add2~38                                                                                                                                                                                                                                                                                     ; 14      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_13_result_int[14]~28                                                                                                                                                                 ; 14      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_6_result_int[7]~14                                                                                                                                                                  ; 14      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[5]~8                                                                                                                                                               ; 14      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_10_result_int[5]~8                                                                                                                                                               ; 14      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_9_result_int[5]~8                                                                                                                                                                ; 14      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_7_result_int[5]~8                                                                                                                                                                ; 14      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_6_result_int[5]~8                                                                                                                                                                ; 14      ;
; display:m4|lpm_divide:Div2|lpm_divide_shm:auto_generated|sign_div_unsign_tlh:divider|alt_u_div_56f:divider|add_sub_14_result_int[8]~12                                                                                                                                                              ; 14      ;
; display:m4|lpm_divide:Div4|lpm_divide_ohm:auto_generated|sign_div_unsign_plh:divider|alt_u_div_t5f:divider|add_sub_10_result_int[8]~12                                                                                                                                                              ; 14      ;
; phas:m3|phas[6]                                                                                                                                                                                                                                                                                     ; 14      ;
; phas:m3|phas[5]                                                                                                                                                                                                                                                                                     ; 14      ;
; phas:m3|phas[4]                                                                                                                                                                                                                                                                                     ; 14      ;
; phas:m3|phas[3]                                                                                                                                                                                                                                                                                     ; 14      ;
; fre:m2|fre[2]                                                                                                                                                                                                                                                                                       ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_3~0                                                                                                                                                                             ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]~1                                                                                                                                      ; 13      ;
; phas:m3|Equal0~5                                                                                                                                                                                                                                                                                    ; 13      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|sel[297]                                                                                                                                                                                     ; 13      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_11_result_int[12]~24                                                                                                                                                              ; 13      ;
; ad9201:m6|total_samples[23]                                                                                                                                                                                                                                                                         ; 13      ;
; ad9201:m6|total_samples[22]                                                                                                                                                                                                                                                                         ; 13      ;
; ad9201:m6|total_samples[21]                                                                                                                                                                                                                                                                         ; 13      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_12_result_int[13]~26                                                                                                                                                                ; 13      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_12_result_int[13]~26                                                                                                                                                                 ; 13      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_19_result_int[9]~18                                                                                                                                                                 ; 13      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[5]~8                                                                                                                                                               ; 13      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_11_result_int[5]~8                                                                                                                                                               ; 13      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_8_result_int[5]~8                                                                                                                                                                ; 13      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_5_result_int[5]~8                                                                                                                                                                ; 13      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_4_result_int[5]~8                                                                                                                                                                ; 13      ;
; display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[5]~8                                                                                                                                                                ; 13      ;
; display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[5]~8                                                                                                                                                                ; 13      ;
; display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[5]~8                                                                                                                                                                ; 13      ;
; display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[5]~8                                                                                                                                                                ; 13      ;
; display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[5]~8                                                                                                                                                                ; 13      ;
; display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[5]~8                                                                                                                                                                ; 13      ;
; phas:m3|phas[8]                                                                                                                                                                                                                                                                                     ; 13      ;
; phas:m3|phas[7]                                                                                                                                                                                                                                                                                     ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                      ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                     ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                     ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                   ; 12      ;
; phas:m3|Decoder0~165                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~164                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~163                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~162                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~161                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~160                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~159                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~158                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~157                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~156                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~155                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~154                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~153                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~152                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~151                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~150                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~149                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~148                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~147                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~146                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~143                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~142                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~141                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~140                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~138                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~137                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~135                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~134                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~133                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~132                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~131                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~130                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~129                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~128                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~127                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~126                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~125                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~124                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~123                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~122                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~121                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~120                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~119                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~118                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~117                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~116                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~115                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~114                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~113                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~112                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~111                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~110                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~109                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~108                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~107                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~106                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~105                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~104                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~103                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~102                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~101                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~100                                                                                                                                                                                                                                                                                ; 12      ;
; phas:m3|Decoder0~99                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~98                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~97                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~95                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~93                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~92                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~91                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~90                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~89                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~88                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~87                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~85                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~83                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~82                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~81                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~80                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~79                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~78                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~77                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~76                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~74                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~73                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~72                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~70                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~68                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~67                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~66                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~64                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~61                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~60                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~58                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~57                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~55                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~54                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~53                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~51                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~48                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder0~45                                                                                                                                                                                                                                                                                 ; 12      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[264]~5                                                                                                                                                                            ; 12      ;
; phas:m3|sub_phas[11]~24                                                                                                                                                                                                                                                                             ; 12      ;
; phas:m3|Decoder1~61                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~60                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~59                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~58                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~57                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~56                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~55                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~54                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~53                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~52                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~51                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~50                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~48                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~47                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~46                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~45                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~43                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~42                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~41                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~40                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~39                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~37                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~36                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~35                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~34                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~32                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~31                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~30                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~29                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~27                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~26                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~25                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~24                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~22                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~21                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~20                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~19                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~18                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~17                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~16                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~15                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~14                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~13                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~11                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~10                                                                                                                                                                                                                                                                                 ; 12      ;
; phas:m3|Decoder1~9                                                                                                                                                                                                                                                                                  ; 12      ;
; phas:m3|Decoder1~7                                                                                                                                                                                                                                                                                  ; 12      ;
; phas:m3|Decoder1~6                                                                                                                                                                                                                                                                                  ; 12      ;
; phas:m3|Decoder1~5                                                                                                                                                                                                                                                                                  ; 12      ;
; phas:m3|Decoder1~4                                                                                                                                                                                                                                                                                  ; 12      ;
; phas:m3|Decoder1~2                                                                                                                                                                                                                                                                                  ; 12      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[363]                                                                                                                                                                                ; 12      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[715]~13                                                                                                                                                                              ; 12      ;
; phas:m3|phas[4]~18                                                                                                                                                                                                                                                                                  ; 12      ;
; ad9201:m6|lpm_divide:Div0|lpm_divide_qhm:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_16f:divider|add_sub_17_result_int[8]~10                                                                                                                                                               ; 12      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_19_result_int[9]~18                                                                                                                                                                 ; 12      ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_6_result_int[7]~14                                                                                                                                                                  ; 12      ;
; phas:m3|Add2~48                                                                                                                                                                                                                                                                                     ; 12      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_11_result_int[12]~24                                                                                                                                                                 ; 12      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_3_result_int[4]~6                                                                                                                                                                ; 12      ;
; display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_3_result_int[4]~6                                                                                                                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                             ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                         ; 11      ;
; phas:m3|Decoder0~43                                                                                                                                                                                                                                                                                 ; 11      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[330]                                                                                                                                                                              ; 11      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[297]                                                                                                                                                                              ; 11      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[330]                                                                                                                                                                                ; 11      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[650]~12                                                                                                                                                                              ; 11      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[390]~6                                                                                                                                                                               ; 11      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_18_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_17_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_16_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_15_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_14_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_13_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_12_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_11_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_10_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_9_result_int[9]~18                                                                                                                                                                  ; 11      ;
; phas:m3|Add2~46                                                                                                                                                                                                                                                                                     ; 11      ;
; phas:m3|Add2~44                                                                                                                                                                                                                                                                                     ; 11      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_10_result_int[11]~22                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_18_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_17_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_16_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_15_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_14_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_13_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_12_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_11_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_10_result_int[9]~18                                                                                                                                                                 ; 11      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_9_result_int[9]~18                                                                                                                                                                  ; 11      ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_5_result_int[6]~12                                                                                                                                                                  ; 11      ;
; display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_11_result_int[5]~8                                                                                                                                                               ; 11      ;
; display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_8_result_int[5]~8                                                                                                                                                                ; 11      ;
; display:m4|lpm_divide:Mod6|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[5]~8                                                                                                                                                                ; 11      ;
; display:m4|lpm_divide:Mod6|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[5]~8                                                                                                                                                                ; 11      ;
; display:m4|lpm_divide:Mod6|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[5]~8                                                                                                                                                                ; 11      ;
; display:m4|lpm_divide:Mod6|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[5]~8                                                                                                                                                                ; 11      ;
; display:m4|lpm_divide:Mod2|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[5]~8                                                                                                                                                               ; 11      ;
; display:m4|lpm_divide:Mod2|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[5]~8                                                                                                                                                               ; 11      ;
; display:m4|lpm_divide:Mod3|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[5]~8                                                                                                                                                               ; 11      ;
; display:m4|lpm_divide:Mod3|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[5]~8                                                                                                                                                               ; 11      ;
; display:m4|lpm_divide:Mod3|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_11_result_int[5]~8                                                                                                                                                               ; 11      ;
; display:m4|lpm_divide:Mod3|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_10_result_int[5]~8                                                                                                                                                               ; 11      ;
; display:m4|lpm_divide:Mod3|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_9_result_int[5]~8                                                                                                                                                                ; 11      ;
; display:m4|lpm_divide:Mod5|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[5]~8                                                                                                                                                                ; 11      ;
; phas:m3|phas[9]                                                                                                                                                                                                                                                                                     ; 11      ;
; phas:m3|phas[2]                                                                                                                                                                                                                                                                                     ; 11      ;
; phas:m3|phas[10]                                                                                                                                                                                                                                                                                    ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                           ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                     ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                     ; 10      ;
; ad9201:m6|q_data_adc[9]~0                                                                                                                                                                                                                                                                           ; 10      ;
; ad9201:m6|i_data_adc[9]~0                                                                                                                                                                                                                                                                           ; 10      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[165]~1                                                                                                                                                                            ; 10      ;
; phas:m3|Equal0~6                                                                                                                                                                                                                                                                                    ; 10      ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_8_result_int[9]~18                                                                                                                                                                ; 10      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_19_result_int[9]~18                                                                                                                                                                 ; 10      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_8_result_int[9]~18                                                                                                                                                                  ; 10      ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_7_result_int[8]~16                                                                                                                                                                  ; 10      ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_9_result_int[10]~20                                                                                                                                                                 ; 10      ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_9_result_int[10]~20                                                                                                                                                                  ; 10      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_19_result_int[9]~18                                                                                                                                                                 ; 10      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_8_result_int[9]~18                                                                                                                                                                  ; 10      ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_7_result_int[8]~16                                                                                                                                                                  ; 10      ;
; ad9201:m6|dyn_adc_mid[0]                                                                                                                                                                                                                                                                            ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[5]~8                                                                                                                                                               ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[5]~8                                                                                                                                                               ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_11_result_int[5]~8                                                                                                                                                               ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_10_result_int[5]~8                                                                                                                                                               ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_9_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_8_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_7_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_6_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_5_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_4_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_3_result_int[4]~6                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_13_result_int[5]~8                                                                                                                                                               ; 10      ;
; display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_12_result_int[5]~8                                                                                                                                                               ; 10      ;
; display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_10_result_int[5]~8                                                                                                                                                               ; 10      ;
; display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_9_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_7_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_6_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_9_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_8_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_7_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_6_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_5_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_4_result_int[5]~8                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_3_result_int[4]~6                                                                                                                                                                ; 10      ;
; display:m4|lpm_divide:Div3|lpm_divide_phm:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_14_result_int[5]~8                                                                                                                                                               ; 10      ;
; display:m4|lpm_divide:Div5|lpm_divide_lhm:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[5]~8                                                                                                                                                               ; 10      ;
; fre:m2|fre[1]                                                                                                                                                                                                                                                                                       ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                     ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                     ; 9       ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[231]                                                                                                                                                                              ; 9       ;
; fre:m2|cnt_gate_A[31]~0                                                                                                                                                                                                                                                                             ; 9       ;
; ad9201:m6|max_i[2]~0                                                                                                                                                                                                                                                                                ; 9       ;
; ad9201:m6|min_i[2]~0                                                                                                                                                                                                                                                                                ; 9       ;
; phas:m3|Equal0~9                                                                                                                                                                                                                                                                                    ; 9       ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[264]                                                                                                                                                                                ; 9       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[520]~11                                                                                                                                                                              ; 9       ;
; ad9201:m6|Add9~20                                                                                                                                                                                                                                                                                   ; 9       ;
; phas:m3|Add2~54                                                                                                                                                                                                                                                                                     ; 9       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_8_result_int[9]~18                                                                                                                                                                   ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                   ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|power_up_mode_source_reg                                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                         ; 8       ;
; phas:m3|Decoder0~46                                                                                                                                                                                                                                                                                 ; 8       ;
; phas:m3|Equal1~5                                                                                                                                                                                                                                                                                    ; 8       ;
; phas:m3|Decoder0~41                                                                                                                                                                                                                                                                                 ; 8       ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[198]                                                                                                                                                                              ; 8       ;
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_gpf:cntr1|counter_reg_bit[0]                                                                                                                                                                                          ; 8       ;
; phas:m3|Decoder1~12                                                                                                                                                                                                                                                                                 ; 8       ;
; phas:m3|Equal2~5                                                                                                                                                                                                                                                                                    ; 8       ;
; phas:m3|Decoder1~0                                                                                                                                                                                                                                                                                  ; 8       ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[231]                                                                                                                                                                                ; 8       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[455]~10                                                                                                                                                                              ; 8       ;
; ad9201:m6|i_data[0]                                                                                                                                                                                                                                                                                 ; 8       ;
; ad9201:m6|i_data[1]                                                                                                                                                                                                                                                                                 ; 8       ;
; ad9201:m6|i_data[2]                                                                                                                                                                                                                                                                                 ; 8       ;
; ad9201:m6|i_data[3]                                                                                                                                                                                                                                                                                 ; 8       ;
; ad9201:m6|i_data[4]                                                                                                                                                                                                                                                                                 ; 8       ;
; ad9201:m6|i_data[5]                                                                                                                                                                                                                                                                                 ; 8       ;
; ad9201:m6|i_data[6]                                                                                                                                                                                                                                                                                 ; 8       ;
; ad9201:m6|i_data[7]                                                                                                                                                                                                                                                                                 ; 8       ;
; ad9201:m6|i_data[8]                                                                                                                                                                                                                                                                                 ; 8       ;
; ad9201:m6|i_data[9]                                                                                                                                                                                                                                                                                 ; 8       ;
; display:m4|Mux1                                                                                                                                                                                                                                                                                     ; 8       ;
; phas:m3|Add2~52                                                                                                                                                                                                                                                                                     ; 8       ;
; phas:m3|Add2~50                                                                                                                                                                                                                                                                                     ; 8       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_7_result_int[8]~16                                                                                                                                                                   ; 8       ;
; display:m4|lpm_divide:Mod0|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_14_result_int[5]~8                                                                                                                                                               ; 8       ;
; display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_14_result_int[5]~8                                                                                                                                                               ; 8       ;
; display:m4|lpm_divide:Mod7|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[5]~8                                                                                                                                                               ; 8       ;
; display:m4|lpm_divide:Mod6|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[5]~8                                                                                                                                                               ; 8       ;
; display:m4|lpm_divide:Mod2|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_14_result_int[5]~8                                                                                                                                                               ; 8       ;
; display:m4|lpm_divide:Mod3|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_14_result_int[5]~8                                                                                                                                                               ; 8       ;
; display:m4|lpm_divide:Mod5|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_10_result_int[5]~8                                                                                                                                                               ; 8       ;
; phas:m3|phas[11]                                                                                                                                                                                                                                                                                    ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                   ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                           ; 7       ;
; phas:m3|sub_cnt[4]~24                                                                                                                                                                                                                                                                               ; 7       ;
; phas:m3|total_cnt[7]~26                                                                                                                                                                                                                                                                             ; 7       ;
; phas:m3|Equal0~8                                                                                                                                                                                                                                                                                    ; 7       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[195]~7                                                                                                                                                                               ; 7       ;
; phas:m3|LessThan9~0                                                                                                                                                                                                                                                                                 ; 7       ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|selnose[66]~0                                                                                                                                                                               ; 7       ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|selnose[66]~0                                                                                                                                                                               ; 7       ;
; display:m4|Mux0~4                                                                                                                                                                                                                                                                                   ; 7       ;
; display:m4|Mux2~4                                                                                                                                                                                                                                                                                   ; 7       ;
; display:m4|Mux3                                                                                                                                                                                                                                                                                     ; 7       ;
; display:m4|scan_cnt[2]                                                                                                                                                                                                                                                                              ; 7       ;
; phas:m3|sub_idx[7]                                                                                                                                                                                                                                                                                  ; 7       ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_5_result_int[6]~12                                                                                                                                                                ; 7       ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_5_result_int[6]~12                                                                                                                                                                  ; 7       ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_4_result_int[5]~10                                                                                                                                                                  ; 7       ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_6_result_int[7]~14                                                                                                                                                                  ; 7       ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_6_result_int[7]~14                                                                                                                                                                  ; 7       ;
; phas:m3|processed_fre[14]                                                                                                                                                                                                                                                                           ; 7       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|add_sub_6_result_int[7]~14                                                                                                                                                                   ; 7       ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_6_result_int[7]~14                                                                                                                                                                  ; 7       ;
; phas:m3|phas[1]                                                                                                                                                                                                                                                                                     ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[9]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[8]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[7]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][9]                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][8]                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                               ; 6       ;
; phas:m3|Decoder0~96                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|Decoder0~94                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|Decoder0~86                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|Decoder0~84                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|Decoder0~65                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|Decoder0~63                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|Decoder0~52                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|Decoder0~44                                                                                                                                                                                                                                                                                 ; 6       ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[132]                                                                                                                                                                              ; 6       ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|selnose[110]                                                                                                                                                                                ; 6       ;
; phas:m3|Decoder1~49                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|Decoder1~44                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|Decoder1~3                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|Decoder1~1                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|selnose[66]~0                                                                                                                                                                               ; 6       ;
; phas:m3|sig_xor                                                                                                                                                                                                                                                                                     ; 6       ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[165]                                                                                                                                                                                ; 6       ;
; phas:m3|Equal0~7                                                                                                                                                                                                                                                                                    ; 6       ;
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_69h:cntr3|counter_comb_bita4~0                                                                                                                                                                                        ; 6       ;
; phas:m3|sub_sum[1]                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|sub_sum[2]                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|sub_sum[3]                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|sub_sum[4]                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|sub_sum[5]                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|sub_sum[6]                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|sub_sum[7]                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|sub_sum[8]                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|sub_sum[9]                                                                                                                                                                                                                                                                                  ; 6       ;
; phas:m3|sub_sum[10]                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|sub_sum[11]                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|sub_sum[12]                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|sub_sum[13]                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|sub_sum[14]                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|sub_sum[15]                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|sub_sum[16]                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|sub_sum[17]                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|sub_sum[18]                                                                                                                                                                                                                                                                                 ; 6       ;
; phas:m3|Add2~60                                                                                                                                                                                                                                                                                     ; 6       ;
; phas:m3|processed_fre[15]                                                                                                                                                                                                                                                                           ; 6       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|op_44~12                                                                                                                                                                                     ; 6       ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_5_result_int[6]~12                                                                                                                                                                  ; 6       ;
; phas:m3|total_sum[1]                                                                                                                                                                                                                                                                                ; 6       ;
; phas:m3|total_sum[2]                                                                                                                                                                                                                                                                                ; 6       ;
; phas:m3|total_sum[3]                                                                                                                                                                                                                                                                                ; 6       ;
; phas:m3|total_sum[4]                                                                                                                                                                                                                                                                                ; 6       ;
; phas:m3|total_sum[5]                                                                                                                                                                                                                                                                                ; 6       ;
; phas:m3|total_sum[6]                                                                                                                                                                                                                                                                                ; 6       ;
; phas:m3|total_sum[7]                                                                                                                                                                                                                                                                                ; 6       ;
; phas:m3|total_sum[8]                                                                                                                                                                                                                                                                                ; 6       ;
; phas:m3|total_sum[9]                                                                                                                                                                                                                                                                                ; 6       ;
; phas:m3|total_sum[10]                                                                                                                                                                                                                                                                               ; 6       ;
; phas:m3|total_sum[11]                                                                                                                                                                                                                                                                               ; 6       ;
; phas:m3|total_sum[12]                                                                                                                                                                                                                                                                               ; 6       ;
; phas:m3|total_sum[13]                                                                                                                                                                                                                                                                               ; 6       ;
; phas:m3|total_sum[14]                                                                                                                                                                                                                                                                               ; 6       ;
; phas:m3|total_sum[15]                                                                                                                                                                                                                                                                               ; 6       ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_4_result_int[5]~10                                                                                                                                                                  ; 6       ;
; phas:m3|total_sum[16]                                                                                                                                                                                                                                                                               ; 6       ;
; phas:m3|total_sum[17]                                                                                                                                                                                                                                                                               ; 6       ;
; phas:m3|total_sum[18]                                                                                                                                                                                                                                                                               ; 6       ;
; phas:m3|total_sum[19]                                                                                                                                                                                                                                                                               ; 6       ;
; phas:m3|total_sum[20]                                                                                                                                                                                                                                                                               ; 6       ;
; ad9201:m6|dyn_adc_mid[1]                                                                                                                                                                                                                                                                            ; 6       ;
; ad9201:m6|dyn_adc_mid[2]                                                                                                                                                                                                                                                                            ; 6       ;
; ad9201:m6|dyn_adc_mid[3]                                                                                                                                                                                                                                                                            ; 6       ;
; ad9201:m6|dyn_adc_mid[4]                                                                                                                                                                                                                                                                            ; 6       ;
; ad9201:m6|dyn_adc_mid[5]                                                                                                                                                                                                                                                                            ; 6       ;
; ad9201:m6|dyn_adc_mid[6]                                                                                                                                                                                                                                                                            ; 6       ;
; ad9201:m6|dyn_adc_mid[7]                                                                                                                                                                                                                                                                            ; 6       ;
; ad9201:m6|dyn_adc_mid[8]                                                                                                                                                                                                                                                                            ; 6       ;
; fre:m2|fre[0]                                                                                                                                                                                                                                                                                       ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_4fi:auto_generated|counter_reg_bit[4]~0 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_3fi:auto_generated|counter_reg_bit[4]~0                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on                                                                                                                                                                          ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|clear_signal                                                                                                                                                      ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[9]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[8]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[7]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[6]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[5]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[4]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[3]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[2]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[1]                            ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[0]                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~19                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~12                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                               ; 5       ;
; phas:m3|Decoder0~62                                                                                                                                                                                                                                                                                 ; 5       ;
; phas:m3|Decoder0~50                                                                                                                                                                                                                                                                                 ; 5       ;
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_gpf:cntr1|cmpr_ifc:cmpr6|aneb_result_wire[0]~0                                                                                                                                                                        ; 5       ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|selnose[99]                                                                                                                                                                               ; 5       ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|sel[52]                                                                                                                                                                                   ; 5       ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|selnose[88]                                                                                                                                                                                 ; 5       ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|selnose[132]                                                                                                                                                                                ; 5       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[325]~9                                                                                                                                                                               ; 5       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|selnose[260]~8                                                                                                                                                                               ; 5       ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|selnose[88]                                                                                                                                                                                 ; 5       ;
; fre:m2|update_cnt[0]                                                                                                                                                                                                                                                                                ; 5       ;
; ad9201:m6|Add8~18                                                                                                                                                                                                                                                                                   ; 5       ;
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_gpf:cntr1|counter_comb_bita4~0                                                                                                                                                                                        ; 5       ;
; phas:m3|lpm_divide:Div2|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_3_result_int[4]~8                                                                                                                                                                   ; 5       ;
; phas:m3|sub_sum[20]                                                                                                                                                                                                                                                                                 ; 5       ;
; phas:m3|sub_sum[19]                                                                                                                                                                                                                                                                                 ; 5       ;
; phas:m3|Add2~58                                                                                                                                                                                                                                                                                     ; 5       ;
; phas:m3|Add2~56                                                                                                                                                                                                                                                                                     ; 5       ;
; phas:m3|processed_fre[5]                                                                                                                                                                                                                                                                            ; 5       ;
; phas:m3|processed_fre[7]                                                                                                                                                                                                                                                                            ; 5       ;
; phas:m3|processed_fre[6]                                                                                                                                                                                                                                                                            ; 5       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|op_33~10                                                                                                                                                                                     ; 5       ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_3_result_int[4]~8                                                                                                                                                                   ; 5       ;
; phas:m3|lpm_divide:Div4|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_2_result_int[3]~6                                                                                                                                                                   ; 5       ;
; display:m4|lpm_divide:Mod4|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_15_result_int[5]~8                                                                                                                                                               ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~11                                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~11                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~8                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                  ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~2                                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~7                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~17                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                               ; 4       ;
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_gpf:cntr1|counter_reg_bit[4]                                                                                                                                                                                          ; 4       ;
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_gpf:cntr1|counter_reg_bit[3]                                                                                                                                                                                          ; 4       ;
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_gpf:cntr1|counter_reg_bit[2]                                                                                                                                                                                          ; 4       ;
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|cntr_gpf:cntr1|counter_reg_bit[1]                                                                                                                                                                                          ; 4       ;
; phas:m3|Decoder1~38                                                                                                                                                                                                                                                                                 ; 4       ;
; phas:m3|Decoder1~23                                                                                                                                                                                                                                                                                 ; 4       ;
; phas:m3|Decoder1~8                                                                                                                                                                                                                                                                                  ; 4       ;
; phas:m3|sub_valid~0                                                                                                                                                                                                                                                                                 ; 4       ;
; phas:m3|LessThan3~1                                                                                                                                                                                                                                                                                 ; 4       ;
; phas:m3|LessThan1~3                                                                                                                                                                                                                                                                                 ; 4       ;
; phas:m3|sub_valid                                                                                                                                                                                                                                                                                   ; 4       ;
; phas:m3|phas[4]~15                                                                                                                                                                                                                                                                                  ; 4       ;
; fre:m2|update_cnt[1]                                                                                                                                                                                                                                                                                ; 4       ;
; control_div:m1|cnt_10mhz[1]                                                                                                                                                                                                                                                                         ; 4       ;
; control_div:m1|cnt_10mhz[0]                                                                                                                                                                                                                                                                         ; 4       ;
; ad9201:m6|sing_b                                                                                                                                                                                                                                                                                    ; 4       ;
; ad9201:m6|sing_a                                                                                                                                                                                                                                                                                    ; 4       ;
; ad9201:m6|adc_select                                                                                                                                                                                                                                                                                ; 4       ;
; ad9201:m6|Add9~18                                                                                                                                                                                                                                                                                   ; 4       ;
; ad9201:m6|Add9~16                                                                                                                                                                                                                                                                                   ; 4       ;
; ad9201:m6|Add9~14                                                                                                                                                                                                                                                                                   ; 4       ;
; ad9201:m6|Add9~12                                                                                                                                                                                                                                                                                   ; 4       ;
; ad9201:m6|Add9~10                                                                                                                                                                                                                                                                                   ; 4       ;
; ad9201:m6|Add9~8                                                                                                                                                                                                                                                                                    ; 4       ;
; ad9201:m6|Add9~6                                                                                                                                                                                                                                                                                    ; 4       ;
; ad9201:m6|Add9~4                                                                                                                                                                                                                                                                                    ; 4       ;
; ad9201:m6|Add9~2                                                                                                                                                                                                                                                                                    ; 4       ;
; ad9201:m6|Add9~0                                                                                                                                                                                                                                                                                    ; 4       ;
; ad9201:m6|Add8~4                                                                                                                                                                                                                                                                                    ; 4       ;
; ad9201:m6|Add8~2                                                                                                                                                                                                                                                                                    ; 4       ;
; ad9201:m6|lpm_divide:Div1|lpm_divide_bjm:auto_generated|sign_div_unsign_cnh:divider|alt_u_div_29f:divider|add_sub_2_result_int[3]~6                                                                                                                                                                 ; 4       ;
; fre:m2|temp_cnt_gate_A[0]                                                                                                                                                                                                                                                                           ; 4       ;
; fre:m2|temp_cnt_gate_A[1]                                                                                                                                                                                                                                                                           ; 4       ;
; fre:m2|temp_cnt_gate_A[2]                                                                                                                                                                                                                                                                           ; 4       ;
; fre:m2|temp_cnt_gate_A[3]                                                                                                                                                                                                                                                                           ; 4       ;
; fre:m2|temp_cnt_gate_A[4]                                                                                                                                                                                                                                                                           ; 4       ;
; phas:m3|sub_sum[0]                                                                                                                                                                                                                                                                                  ; 4       ;
; phas:m3|lpm_divide:Div1|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_3_result_int[4]~8                                                                                                                                                                   ; 4       ;
; phas:m3|total_idx[7]                                                                                                                                                                                                                                                                                ; 4       ;
; phas:m3|total_idx[6]                                                                                                                                                                                                                                                                                ; 4       ;
; phas:m3|lpm_divide:Div0|lpm_divide_8jm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_t8f:divider|add_sub_3_result_int[4]~8                                                                                                                                                                   ; 4       ;
; phas:m3|processed_fre[13]                                                                                                                                                                                                                                                                           ; 4       ;
; phas:m3|processed_fre[4]                                                                                                                                                                                                                                                                            ; 4       ;
; fre:m2|lpm_divide:Div0|lpm_divide_djm:auto_generated|sign_div_unsign_enh:divider|alt_u_div_79f:divider|op_22~8                                                                                                                                                                                      ; 4       ;
; phas:m3|lpm_divide:Div3|lpm_divide_rhm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_06f:divider|add_sub_3_result_int[4]~8                                                                                                                                                                   ; 4       ;
; phas:m3|total_sum[0]                                                                                                                                                                                                                                                                                ; 4       ;
; display:m4|lpm_divide:Mod2|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_15_result_int[5]~10                                                                                                                                                              ; 4       ;
; display:m4|lpm_divide:Mod3|lpm_divide_s9m:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_v5f:divider|add_sub_15_result_int[5]~10                                                                                                                                                              ; 4       ;
; display:m4|lpm_divide:Mod5|lpm_divide_o9m:auto_generated|sign_div_unsign_mlh:divider|alt_u_div_n5f:divider|add_sub_11_result_int[5]~10                                                                                                                                                              ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~9                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~8                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~7                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~6                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~5                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~4                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~3                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~1                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[50]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[53]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[56]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[62]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[68]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[77]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[80]                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[83]                  ; 3       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|altsyncram_j3b1:altsyncram2|ALTSYNCRAM                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 30           ; 20           ; 30           ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 600   ; 30                          ; 20                          ; 30                          ; 20                          ; 600                 ; 1    ; None ; M9K_X24_Y29_N0                                                 ; Old data             ; Old data        ; Old data        ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_hv14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 30           ; 1024         ; 30           ; yes                    ; no                      ; yes                    ; no                      ; 30720 ; 1024                        ; 30                          ; 1024                        ; 30                          ; 30720               ; 4    ; None ; M9K_X58_Y22_N0, M9K_X58_Y21_N0, M9K_X58_Y19_N0, M9K_X58_Y20_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 252               ;
; Simple Multipliers (18-bit)           ; 7           ; 1                   ; 126               ;
; Embedded Multiplier Blocks            ; 8           ; --                  ; 126               ;
; Embedded Multiplier 9-bit elements    ; 15          ; 2                   ; 252               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 8           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_out4       ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult3   ;                            ; DSPMULT_X13_Y16_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|w193w[0]       ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    phas:m3|lpm_mult:Mult0|mult_vdt:auto_generated|mac_mult1   ;                            ; DSPMULT_X13_Y17_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_out4        ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult3    ;                            ; DSPMULT_X31_Y27_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_out6        ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult5    ;                            ; DSPMULT_X31_Y29_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|w477w[0]        ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult1    ;                            ; DSPMULT_X31_Y28_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_out8        ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    fre:m2|lpm_mult:Mult0|mult_oft:auto_generated|mac_mult7    ;                            ; DSPMULT_X31_Y26_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_out4     ; Simple Multiplier (9-bit)  ; DSPOUT_X31_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult3 ;                            ; DSPMULT_X31_Y31_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|w152w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X31_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ad9201:m6|lpm_mult:Mult0|mult_1et:auto_generated|mac_mult1 ;                            ; DSPMULT_X31_Y33_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+---------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 17,896 / 116,715 ( 15 % ) ;
; C16 interconnects     ; 95 / 3,886 ( 2 % )        ;
; C4 interconnects      ; 9,059 / 73,752 ( 12 % )   ;
; Direct links          ; 2,882 / 116,715 ( 2 % )   ;
; Global clocks         ; 8 / 20 ( 40 % )           ;
; Local interconnects   ; 4,956 / 39,600 ( 13 % )   ;
; R24 interconnects     ; 158 / 3,777 ( 4 % )       ;
; R4 interconnects      ; 10,139 / 99,858 ( 10 % )  ;
+-----------------------+---------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 12.63) ; Number of LABs  (Total = 1032) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 42                             ;
; 2                                           ; 33                             ;
; 3                                           ; 58                             ;
; 4                                           ; 25                             ;
; 5                                           ; 8                              ;
; 6                                           ; 25                             ;
; 7                                           ; 6                              ;
; 8                                           ; 9                              ;
; 9                                           ; 7                              ;
; 10                                          ; 37                             ;
; 11                                          ; 30                             ;
; 12                                          ; 34                             ;
; 13                                          ; 34                             ;
; 14                                          ; 53                             ;
; 15                                          ; 99                             ;
; 16                                          ; 532                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 0.95) ; Number of LABs  (Total = 1032) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 314                            ;
; 1 Clock                            ; 345                            ;
; 1 Clock enable                     ; 97                             ;
; 1 Sync. clear                      ; 21                             ;
; 1 Sync. load                       ; 9                              ;
; 2 Clock enables                    ; 173                            ;
; 2 Clocks                           ; 21                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 14.78) ; Number of LABs  (Total = 1032) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 3                              ;
; 1                                            ; 37                             ;
; 2                                            ; 23                             ;
; 3                                            ; 53                             ;
; 4                                            ; 28                             ;
; 5                                            ; 19                             ;
; 6                                            ; 13                             ;
; 7                                            ; 13                             ;
; 8                                            ; 15                             ;
; 9                                            ; 13                             ;
; 10                                           ; 24                             ;
; 11                                           ; 20                             ;
; 12                                           ; 30                             ;
; 13                                           ; 23                             ;
; 14                                           ; 49                             ;
; 15                                           ; 182                            ;
; 16                                           ; 233                            ;
; 17                                           ; 20                             ;
; 18                                           ; 18                             ;
; 19                                           ; 13                             ;
; 20                                           ; 12                             ;
; 21                                           ; 17                             ;
; 22                                           ; 13                             ;
; 23                                           ; 15                             ;
; 24                                           ; 25                             ;
; 25                                           ; 16                             ;
; 26                                           ; 22                             ;
; 27                                           ; 23                             ;
; 28                                           ; 11                             ;
; 29                                           ; 14                             ;
; 30                                           ; 11                             ;
; 31                                           ; 7                              ;
; 32                                           ; 17                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 8.81) ; Number of LABs  (Total = 1032) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 3                              ;
; 1                                               ; 78                             ;
; 2                                               ; 64                             ;
; 3                                               ; 80                             ;
; 4                                               ; 47                             ;
; 5                                               ; 24                             ;
; 6                                               ; 52                             ;
; 7                                               ; 43                             ;
; 8                                               ; 43                             ;
; 9                                               ; 119                            ;
; 10                                              ; 79                             ;
; 11                                              ; 74                             ;
; 12                                              ; 45                             ;
; 13                                              ; 78                             ;
; 14                                              ; 48                             ;
; 15                                              ; 47                             ;
; 16                                              ; 100                            ;
; 17                                              ; 0                              ;
; 18                                              ; 0                              ;
; 19                                              ; 4                              ;
; 20                                              ; 0                              ;
; 21                                              ; 1                              ;
; 22                                              ; 1                              ;
; 23                                              ; 0                              ;
; 24                                              ; 0                              ;
; 25                                              ; 1                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 0                              ;
; 29                                              ; 0                              ;
; 30                                              ; 0                              ;
; 31                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 17.00) ; Number of LABs  (Total = 1032) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 5                              ;
; 2                                            ; 28                             ;
; 3                                            ; 30                             ;
; 4                                            ; 34                             ;
; 5                                            ; 27                             ;
; 6                                            ; 23                             ;
; 7                                            ; 46                             ;
; 8                                            ; 60                             ;
; 9                                            ; 32                             ;
; 10                                           ; 30                             ;
; 11                                           ; 30                             ;
; 12                                           ; 27                             ;
; 13                                           ; 24                             ;
; 14                                           ; 26                             ;
; 15                                           ; 14                             ;
; 16                                           ; 26                             ;
; 17                                           ; 33                             ;
; 18                                           ; 86                             ;
; 19                                           ; 59                             ;
; 20                                           ; 31                             ;
; 21                                           ; 25                             ;
; 22                                           ; 43                             ;
; 23                                           ; 23                             ;
; 24                                           ; 26                             ;
; 25                                           ; 19                             ;
; 26                                           ; 32                             ;
; 27                                           ; 33                             ;
; 28                                           ; 18                             ;
; 29                                           ; 15                             ;
; 30                                           ; 23                             ;
; 31                                           ; 14                             ;
; 32                                           ; 23                             ;
; 33                                           ; 48                             ;
; 34                                           ; 16                             ;
; 35                                           ; 0                              ;
; 36                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 26           ; 0            ; 26           ; 0            ; 0            ; 30        ; 26           ; 0            ; 30        ; 30        ; 0            ; 14           ; 0            ; 0            ; 12           ; 0            ; 14           ; 12           ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 30        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 30           ; 4            ; 30           ; 30           ; 0         ; 4            ; 30           ; 0         ; 0         ; 30           ; 16           ; 30           ; 30           ; 18           ; 30           ; 16           ; 18           ; 30           ; 30           ; 30           ; 16           ; 30           ; 30           ; 30           ; 30           ; 30           ; 0         ; 30           ; 30           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; adc_clk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_select          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; duan[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; duan[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; duan[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; duan[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; duan[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; duan[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; duan[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; duan[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wei[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wei[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wei[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rst_n               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_data[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                 ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0] ; 0.122             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_v7j:auto_generated|counter_reg_bit[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[0] ; 0.122             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 10 of the 10 physical processors detected instead.
Info (119006): Selected device EP3C40F780C8 for design "zwchhh"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C55F780C8 is compatible
    Info (176445): Device EP3C80F780C8 is compatible
    Info (176445): Device EP3C120F780C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'zwchhh.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ad9201:m6|sing_a was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: control_div:m1|clk_10mhz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: control_div:m1|clk_1khz was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: control_div:m1|clk_1hz was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk~input (placed in PIN J2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node ad9201:m6|sing_a 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ad9201:m6|sing_a~0
        Info (176357): Destination node phas:m3|sig_xor~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]
Info (176353): Automatically promoted node control_div:m1|clk_1khz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control_div:m1|clk_1khz~0
Info (176353): Automatically promoted node control_div:m1|clk_10mhz 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node control_div:m1|clk_10mhz~0
        Info (176357): Destination node adc_clk~output
Info (176353): Automatically promoted node rst_n~input (placed in PIN A15 (CLK8, DIFFCLK_5n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node ad9201:m6|altshift_taps:i_filter_reg_rtl_0|shift_taps_ikm:auto_generated|dffe4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 121 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 94 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X45_Y22 to location X55_Y32
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.52 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (144001): Generated suppressed messages file D:/altera/zwc-keshe/zwchhh/output_files/zwchhh.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 5970 megabytes
    Info: Processing ended: Thu Sep 11 12:51:44 2025
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/altera/zwc-keshe/zwchhh/output_files/zwchhh.fit.smsg.


