Fitter report for DE1_SoC
Wed May 20 10:40:32 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Wed May 20 10:40:32 2015       ;
; Quartus II 64-Bit Version       ; 14.0.0 Build 200 06/17/2014 SJ Full Version ;
; Revision Name                   ; DE1_SoC                                     ;
; Top-level Entity Name           ; DE1_SoC                                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,830 / 32,070 ( 12 % )                     ;
; Total registers                 ; 8220                                        ;
; Total pins                      ; 53 / 457 ( 12 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 68,096 / 4,065,280 ( 2 % )                  ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.57        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-3         ;  52.5%      ;
;     Processor 4            ;  51.7%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LEDR[8]  ; Missing drive strength and slew rate ;
; LEDR[9]  ; Missing drive strength and slew rate ;
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength and slew rate ;
; HEX0[4]  ; Missing drive strength and slew rate ;
; HEX0[5]  ; Missing drive strength and slew rate ;
; HEX0[6]  ; Missing drive strength and slew rate ;
; HEX1[0]  ; Missing drive strength and slew rate ;
; HEX1[1]  ; Missing drive strength and slew rate ;
; HEX1[2]  ; Missing drive strength and slew rate ;
; HEX1[3]  ; Missing drive strength and slew rate ;
; HEX1[4]  ; Missing drive strength and slew rate ;
; HEX1[5]  ; Missing drive strength and slew rate ;
; HEX1[6]  ; Missing drive strength and slew rate ;
; HEX2[0]  ; Missing drive strength and slew rate ;
; HEX2[1]  ; Missing drive strength and slew rate ;
; HEX2[2]  ; Missing drive strength and slew rate ;
; HEX2[3]  ; Missing drive strength and slew rate ;
; HEX2[4]  ; Missing drive strength and slew rate ;
; HEX2[5]  ; Missing drive strength and slew rate ;
; HEX2[6]  ; Missing drive strength and slew rate ;
; HEX3[0]  ; Missing drive strength and slew rate ;
; HEX3[1]  ; Missing drive strength and slew rate ;
; HEX3[2]  ; Missing drive strength and slew rate ;
; HEX3[3]  ; Missing drive strength and slew rate ;
; HEX3[4]  ; Missing drive strength and slew rate ;
; HEX3[5]  ; Missing drive strength and slew rate ;
; HEX3[6]  ; Missing drive strength and slew rate ;
; LEDR[0]  ; Missing drive strength and slew rate ;
; LEDR[1]  ; Missing drive strength and slew rate ;
; LEDR[2]  ; Missing drive strength and slew rate ;
; LEDR[3]  ; Missing drive strength and slew rate ;
; LEDR[4]  ; Missing drive strength and slew rate ;
; LEDR[5]  ; Missing drive strength and slew rate ;
; LEDR[6]  ; Missing drive strength and slew rate ;
; LEDR[7]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                              ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                             ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]                                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done~DUPLICATE                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed~DUPLICATE                                                                          ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[3]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[0]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[0]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]~DUPLICATE                          ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                 ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]                                                                                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]~DUPLICATE                                                                                                                                                                    ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]                                                                                                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+
; Name                                    ; Ignored Entity ; Ignored From ; Ignored To          ; Ignored Value                     ; Ignored Source ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+
; Location                                ;                ;              ; ADC_CS_N            ; PIN_AJ4                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_DIN             ; PIN_AK4                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_DOUT            ; PIN_AK3                           ; QSF Assignment ;
; Location                                ;                ;              ; ADC_SCLK            ; PIN_AK2                           ; QSF Assignment ;
; Location                                ;                ;              ; AUD_ADCDAT          ; PIN_K7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_ADCLRCK         ; PIN_K8                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_BCLK            ; PIN_H7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_DACDAT          ; PIN_J7                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_DACLRCK         ; PIN_H8                            ; QSF Assignment ;
; Location                                ;                ;              ; AUD_XCK             ; PIN_G7                            ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK2_50           ; PIN_AA16                          ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK3_50           ; PIN_Y26                           ; QSF Assignment ;
; Location                                ;                ;              ; CLOCK4_50           ; PIN_K14                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[0]        ; PIN_AK14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[10]       ; PIN_AG12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[11]       ; PIN_AH13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[12]       ; PIN_AJ14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[1]        ; PIN_AH14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[2]        ; PIN_AG15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[3]        ; PIN_AE14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[4]        ; PIN_AB15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[5]        ; PIN_AC14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[6]        ; PIN_AD14                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[7]        ; PIN_AF15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[8]        ; PIN_AH15                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_ADDR[9]        ; PIN_AG13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_BA[0]          ; PIN_AF13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_BA[1]          ; PIN_AJ12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CAS_N          ; PIN_AF11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CKE            ; PIN_AK13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CLK            ; PIN_AH12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_CS_N           ; PIN_AG11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[0]          ; PIN_AK6                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[10]         ; PIN_AJ9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[11]         ; PIN_AH9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[12]         ; PIN_AH8                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[13]         ; PIN_AH7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[14]         ; PIN_AJ6                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[15]         ; PIN_AJ5                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[1]          ; PIN_AJ7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[2]          ; PIN_AK7                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[3]          ; PIN_AK8                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[4]          ; PIN_AK9                           ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[5]          ; PIN_AG10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[6]          ; PIN_AK11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[7]          ; PIN_AJ11                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[8]          ; PIN_AH10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_DQ[9]          ; PIN_AJ10                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_LDQM           ; PIN_AB13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_RAS_N          ; PIN_AE13                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_UDQM           ; PIN_AK12                          ; QSF Assignment ;
; Location                                ;                ;              ; DRAM_WE_N           ; PIN_AA13                          ; QSF Assignment ;
; Location                                ;                ;              ; FAN_CTRL            ; PIN_AA12                          ; QSF Assignment ;
; Location                                ;                ;              ; FPGA_I2C_SCLK       ; PIN_J12                           ; QSF Assignment ;
; Location                                ;                ;              ; FPGA_I2C_SDAT       ; PIN_K12                           ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[0]           ; PIN_AC18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[10]          ; PIN_AH18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[11]          ; PIN_AH17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[12]          ; PIN_AG16                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[13]          ; PIN_AE16                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[14]          ; PIN_AF16                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[15]          ; PIN_AG17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[16]          ; PIN_AA18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[17]          ; PIN_AA19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[18]          ; PIN_AE17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[19]          ; PIN_AC20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[1]           ; PIN_Y17                           ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[20]          ; PIN_AH19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[21]          ; PIN_AJ20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[22]          ; PIN_AH20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[23]          ; PIN_AK21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[24]          ; PIN_AD19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[25]          ; PIN_AD20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[26]          ; PIN_AE18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[27]          ; PIN_AE19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[28]          ; PIN_AF20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[29]          ; PIN_AF21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[2]           ; PIN_AD17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[30]          ; PIN_AF19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[31]          ; PIN_AG21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[32]          ; PIN_AF18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[33]          ; PIN_AG20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[34]          ; PIN_AG18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[35]          ; PIN_AJ21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[3]           ; PIN_Y18                           ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[4]           ; PIN_AK16                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[5]           ; PIN_AK18                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[6]           ; PIN_AK19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[7]           ; PIN_AJ19                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[8]           ; PIN_AJ17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_0[9]           ; PIN_AJ16                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[0]           ; PIN_AB17                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[10]          ; PIN_AG26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[11]          ; PIN_AH24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[12]          ; PIN_AH27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[13]          ; PIN_AJ27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[14]          ; PIN_AK29                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[15]          ; PIN_AK28                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[16]          ; PIN_AK27                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[17]          ; PIN_AJ26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[18]          ; PIN_AK26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[19]          ; PIN_AH25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[1]           ; PIN_AA21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[20]          ; PIN_AJ25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[21]          ; PIN_AJ24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[22]          ; PIN_AK24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[23]          ; PIN_AG23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[24]          ; PIN_AK23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[25]          ; PIN_AH23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[26]          ; PIN_AK22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[27]          ; PIN_AJ22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[28]          ; PIN_AH22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[29]          ; PIN_AG22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[2]           ; PIN_AB21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[30]          ; PIN_AF24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[31]          ; PIN_AF23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[32]          ; PIN_AE22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[33]          ; PIN_AD21                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[34]          ; PIN_AA20                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[35]          ; PIN_AC22                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[3]           ; PIN_AC23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[4]           ; PIN_AD24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[5]           ; PIN_AE23                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[6]           ; PIN_AE24                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[7]           ; PIN_AF25                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[8]           ; PIN_AF26                          ; QSF Assignment ;
; Location                                ;                ;              ; GPIO_1[9]           ; PIN_AG25                          ; QSF Assignment ;
; Location                                ;                ;              ; HEX4[0]             ; PIN_AA24                          ; QSF Assignment ;
; Location                                ;                ;              ; HEX4[1]             ; PIN_Y23                           ; QSF Assignment ;
; Location                                ;                ;              ; HEX4[2]             ; PIN_Y24                           ; QSF Assignment ;
; Location                                ;                ;              ; HEX4[3]             ; PIN_W22                           ; QSF Assignment ;
; Location                                ;                ;              ; HEX4[4]             ; PIN_W24                           ; QSF Assignment ;
; Location                                ;                ;              ; HEX4[5]             ; PIN_V23                           ; QSF Assignment ;
; Location                                ;                ;              ; HEX4[6]             ; PIN_W25                           ; QSF Assignment ;
; Location                                ;                ;              ; HEX5[0]             ; PIN_V25                           ; QSF Assignment ;
; Location                                ;                ;              ; HEX5[1]             ; PIN_AA28                          ; QSF Assignment ;
; Location                                ;                ;              ; HEX5[2]             ; PIN_Y27                           ; QSF Assignment ;
; Location                                ;                ;              ; HEX5[3]             ; PIN_AB27                          ; QSF Assignment ;
; Location                                ;                ;              ; HEX5[4]             ; PIN_AB26                          ; QSF Assignment ;
; Location                                ;                ;              ; HEX5[5]             ; PIN_AA26                          ; QSF Assignment ;
; Location                                ;                ;              ; HEX5[6]             ; PIN_AA25                          ; QSF Assignment ;
; Location                                ;                ;              ; IRDA_RXD            ; PIN_AA30                          ; QSF Assignment ;
; Location                                ;                ;              ; IRDA_TXD            ; PIN_AB30                          ; QSF Assignment ;
; Location                                ;                ;              ; PS2_CLK             ; PIN_AD7                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_CLK2            ; PIN_AD9                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_DAT             ; PIN_AE7                           ; QSF Assignment ;
; Location                                ;                ;              ; PS2_DAT2            ; PIN_AE9                           ; QSF Assignment ;
; Location                                ;                ;              ; TD_CLK27            ; PIN_H15                           ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[0]          ; PIN_D2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[1]          ; PIN_B1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[2]          ; PIN_E2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[3]          ; PIN_B2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[4]          ; PIN_D1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[5]          ; PIN_E1                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[6]          ; PIN_C2                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_DATA[7]          ; PIN_B3                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_HS               ; PIN_A5                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_RESET_N          ; PIN_F6                            ; QSF Assignment ;
; Location                                ;                ;              ; TD_VS               ; PIN_A3                            ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_CLK          ; PIN_AF4                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[0]      ; PIN_AH4                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[1]      ; PIN_AH3                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[2]      ; PIN_AJ2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[3]      ; PIN_AJ1                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[4]      ; PIN_AH2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[5]      ; PIN_AG3                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[6]      ; PIN_AG2                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_B2_DATA[7]      ; PIN_AG1                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_EMPTY           ; PIN_AF5                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_FULL            ; PIN_AG5                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_OE_N            ; PIN_AF6                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_RD_N            ; PIN_AG6                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_RESET_N         ; PIN_AG7                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_SCL             ; PIN_AG8                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_SDA             ; PIN_AF8                           ; QSF Assignment ;
; Location                                ;                ;              ; USB_WR_N            ; PIN_AH5                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_BLANK_N         ; PIN_F10                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[0]            ; PIN_B13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[1]            ; PIN_G13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[2]            ; PIN_H13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[3]            ; PIN_F14                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[4]            ; PIN_H14                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[5]            ; PIN_F15                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[6]            ; PIN_G15                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_B[7]            ; PIN_J14                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_CLK             ; PIN_A11                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[0]            ; PIN_J9                            ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[1]            ; PIN_J10                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[2]            ; PIN_H12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[3]            ; PIN_G10                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[4]            ; PIN_G11                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[5]            ; PIN_G12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[6]            ; PIN_F11                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_G[7]            ; PIN_E11                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_HS              ; PIN_B11                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[0]            ; PIN_A13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[1]            ; PIN_C13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[2]            ; PIN_E13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[3]            ; PIN_B12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[4]            ; PIN_C12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[5]            ; PIN_D12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[6]            ; PIN_E12                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_R[7]            ; PIN_F13                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_SYNC_N          ; PIN_C10                           ; QSF Assignment ;
; Location                                ;                ;              ; VGA_VS              ; PIN_D11                           ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[0]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[10]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[11]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[12]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[13]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[14]   ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[1]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[2]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[3]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[4]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[5]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[6]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[7]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[8]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ADDR[9]    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_BA[0]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_BA[1]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_BA[2]      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_CAS_N      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_CKE        ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_CS_N       ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_ODT        ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_RAS_N      ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_RESET_N    ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Current Strength                        ; DE1_SoC        ;              ; HPS_DDR3_WE_N       ; MAXIMUM CURRENT                   ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[0]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[1]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[2]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[3]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[0]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[1]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[2]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[3]   ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[0]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[10]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[11]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[12]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[13]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[14]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[15]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[16]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[17]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[18]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[19]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[1]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[20]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[21]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[22]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[23]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[24]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[25]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[26]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[27]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[28]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[29]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[2]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[30]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[31]     ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[3]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[4]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[5]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[6]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[7]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[8]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Input Termination                       ; DE1_SoC        ;              ; HPS_DDR3_DQ[9]      ; PARALLEL 50 OHM WITH CALIBRATION  ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_CK_N       ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_CK_P       ; SERIES 50 OHM WITHOUT CALIBRATION ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[0]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[1]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[2]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DM[3]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[0]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[1]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[2]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[3]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[0]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[1]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[2]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[3]   ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[0]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[10]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[11]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[12]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[13]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[14]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[15]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[16]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[17]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[18]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[19]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[1]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[20]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[21]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[22]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[23]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[24]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[25]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[26]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[27]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[28]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[29]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[2]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[30]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[31]     ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[3]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[4]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[5]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[6]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[7]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[8]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; Output Termination                      ; DE1_SoC        ;              ; HPS_DDR3_DQ[9]      ; SERIES 50 OHM WITH CALIBRATION    ; QSF Assignment ;
; D5 Delay (output register to io buffer) ; DE1_SoC        ;              ; HPS_DDR3_CK_N       ; 2                                 ; QSF Assignment ;
; D5 Delay (output register to io buffer) ; DE1_SoC        ;              ; HPS_DDR3_CK_P       ; 2                                 ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_CS_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_DIN             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_DOUT            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; ADC_SCLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_ADCDAT          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_ADCLRCK         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_BCLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_DACDAT          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_DACLRCK         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; AUD_XCK             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; CLOCK2_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; CLOCK3_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; CLOCK4_50           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[0]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[10]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[11]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[12]       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[1]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[2]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[3]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[4]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[5]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[6]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[7]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[8]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_ADDR[9]        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_BA[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_BA[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CAS_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CKE            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CLK            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_CS_N           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[10]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[11]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[12]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[13]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[14]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[15]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[2]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[3]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[4]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[5]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[6]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[7]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[8]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_DQ[9]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_LDQM           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_RAS_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_UDQM           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; DRAM_WE_N           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; FAN_CTRL            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; FPGA_I2C_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; FPGA_I2C_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[0]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[10]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[11]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[12]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[13]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[14]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[15]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[16]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[17]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[18]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[19]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[1]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[20]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[21]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[22]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[23]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[24]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[25]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[26]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[27]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[28]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[29]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[2]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[30]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[31]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[32]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[33]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[34]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[35]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[3]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[4]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[5]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[6]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[7]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[8]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_0[9]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[0]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[10]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[11]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[12]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[13]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[14]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[15]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[16]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[17]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[18]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[19]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[1]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[20]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[21]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[22]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[23]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[24]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[25]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[26]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[27]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[28]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[29]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[2]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[30]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[31]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[32]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[33]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[34]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[35]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[3]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[4]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[5]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[6]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[7]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[8]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; GPIO_1[9]           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX4[0]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX4[1]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX4[2]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX4[3]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX4[4]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX4[5]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX4[6]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX5[0]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX5[1]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX5[2]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX5[3]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX5[4]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX5[5]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HEX5[6]             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_CONV_USB_N      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[0]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[10]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[11]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[12]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[13]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[14]   ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[1]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[2]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[3]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[4]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[5]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[6]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[7]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[8]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ADDR[9]    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_BA[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_BA[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_BA[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CAS_N      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CKE        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CK_N       ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CK_P       ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_CS_N       ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DM[3]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_N[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[0]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[1]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[2]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQS_P[3]   ; DIFFERENTIAL 1.5-V SSTL CLASS I   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[0]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[10]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[11]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[12]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[13]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[14]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[15]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[16]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[17]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[18]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[19]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[1]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[20]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[21]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[22]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[23]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[24]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[25]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[26]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[27]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[28]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[29]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[2]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[30]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[31]     ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[3]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[4]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[5]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[6]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[7]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[8]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_DQ[9]      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_ODT        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_RAS_N      ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_RESET_N    ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_RZQ        ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_DDR3_WE_N       ; SSTL-15 CLASS I                   ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_GTX_CLK    ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_INT_N      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_MDC        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_MDIO       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_CLK     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[0] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[1] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[2] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DATA[3] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_RX_DV      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[0] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[1] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[2] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_DATA[3] ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_ENET_TX_EN      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[0]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[1]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[2]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DATA[3]   ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_DCLK      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_FLASH_NCSO      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_GPIO[0]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_GPIO[1]         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_GSENSOR_INT     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C1_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C1_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C2_SCLK       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C2_SDAT       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_I2C_CONTROL     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_KEY             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_LED             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_LTC_GPIO        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_CLK          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_CMD          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[0]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[1]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[2]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SD_DATA[3]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_CLK        ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_MISO       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_MOSI       ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_SPIM_SS         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_UART_RX         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_UART_TX         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_CLKOUT      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[0]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[1]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[2]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[3]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[4]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[5]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[6]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DATA[7]     ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_DIR         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_NXT         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; HPS_USB_STP         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; IRDA_RXD            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; IRDA_TXD            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_CLK             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_CLK2            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_DAT             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; PS2_DAT2            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_CLK27            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[0]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[1]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[2]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[3]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[4]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[5]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[6]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_DATA[7]          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_HS               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_RESET_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; TD_VS               ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_CLK          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[0]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[1]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[2]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[3]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[4]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[5]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[6]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_B2_DATA[7]      ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_EMPTY           ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_FULL            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_OE_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_RD_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_RESET_N         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_SCL             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_SDA             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; USB_WR_N            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_BLANK_N         ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[0]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[1]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[2]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[3]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[4]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[5]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[6]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_B[7]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_CLK             ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[0]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[1]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[2]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[3]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[4]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[5]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[6]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_G[7]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_HS              ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[0]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[1]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[2]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[3]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[4]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[5]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[6]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_R[7]            ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_SYNC_N          ; 3.3-V LVTTL                       ; QSF Assignment ;
; I/O Standard                            ; DE1_SoC        ;              ; VGA_VS              ; 3.3-V LVTTL                       ; QSF Assignment ;
+-----------------------------------------+----------------+--------------+---------------------+-----------------------------------+----------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 12018 ) ; 0.00 % ( 0 / 12018 )       ; 0.00 % ( 0 / 12018 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 12018 ) ; 0.00 % ( 0 / 12018 )       ; 0.00 % ( 0 / 12018 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 7530 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 180 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 4299 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 9 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/rmui34/Desktop/Lab4/output_files/DE1_SoC.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,830 / 32,070        ; 12 %  ;
; ALMs needed [=A-B+C]                                        ; 3,830                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5,398 / 32,070        ; 17 %  ;
;         [a] ALMs used for LUT logic and registers           ; 631                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,487                 ;       ;
;         [c] ALMs used for registers                         ; 3,280                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,609 / 32,070        ; 5 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 41 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 37                    ;       ;
;         [c] Due to LAB input limits                         ; 4                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 781 / 3,207           ; 24 %  ;
;     -- Logic LABs                                           ; 781                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,166                 ;       ;
;     -- 7 input functions                                    ; 8                     ;       ;
;     -- 6 input functions                                    ; 1,943                 ;       ;
;     -- 5 input functions                                    ; 164                   ;       ;
;     -- 4 input functions                                    ; 202                   ;       ;
;     -- <=3 input functions                                  ; 849                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 3,186                 ;       ;
; Dedicated logic registers                                   ; 8,220                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 7,820 / 64,140        ; 12 %  ;
;         -- Secondary logic registers                        ; 400 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 8,206                 ;       ;
;         -- Routing optimization registers                   ; 14                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 53 / 457              ; 12 %  ;
;     -- Clock pins                                           ; 2 / 8                 ; 25 %  ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; Global signals                                              ; 1                     ;       ;
; M10K blocks                                                 ; 14 / 397              ; 4 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 68,096 / 4,065,280    ; 2 %   ;
; Total block memory implementation bits                      ; 143,360 / 4,065,280   ; 4 %   ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global clocks                                               ; 1 / 16                ; 6 %   ;
; Quadrant clocks                                             ; 0 / 66                ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.0% / 6.5% / 8.4%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 61.7% / 60.3% / 66.3% ;       ;
; Maximum fan-out                                             ; 7394                  ;       ;
; Highest non-global fan-out                                  ; 854                   ;       ;
; Total fan-out                                               ; 43362                 ;       ;
; Average fan-out                                             ; 2.95                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3100 / 32070 ( 10 % ) ; 69 / 32070 ( < 1 % ) ; 1076 / 32070 ( 3 % )           ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3100                  ; 69                   ; 1076                           ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3536 / 32070 ( 11 % ) ; 76 / 32070 ( < 1 % ) ; 1788 / 32070 ( 6 % )           ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 570                   ; 18                   ; 44                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1360                  ; 30                   ; 97                             ; 0                              ;
;         [c] ALMs used for registers                         ; 1606                  ; 28                   ; 1647                           ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 476 / 32070 ( 1 % )   ; 8 / 32070 ( < 1 % )  ; 712 / 32070 ( 2 % )            ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 40 / 32070 ( < 1 % )  ; 1 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 36                    ; 1                    ; 0                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 4                     ; 0                    ; 0                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ; Low                            ;
;                                                             ;                       ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 512 / 3207 ( 16 % )   ; 12 / 3207 ( < 1 % )  ; 301 / 3207 ( 9 % )             ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 512                   ; 12                   ; 301                            ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 2825                  ; 90                   ; 251                            ; 0                              ;
;     -- 7 input functions                                    ; 6                     ; 1                    ; 1                              ; 0                              ;
;     -- 6 input functions                                    ; 1869                  ; 10                   ; 64                             ; 0                              ;
;     -- 5 input functions                                    ; 111                   ; 24                   ; 29                             ; 0                              ;
;     -- 4 input functions                                    ; 157                   ; 16                   ; 29                             ; 0                              ;
;     -- <=3 input functions                                  ; 682                   ; 39                   ; 128                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1600                  ; 35                   ; 1551                           ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;                                ;
;         -- Primary logic registers                          ; 4350 / 64140 ( 7 % )  ; 90 / 64140 ( < 1 % ) ; 3380 / 64140 ( 5 % )           ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 248 / 64140 ( < 1 % ) ; 1 / 64140 ( < 1 % )  ; 151 / 64140 ( < 1 % )          ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;                                ;
;         -- Design implementation registers                  ; 4598                  ; 90                   ; 3518                           ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 1                    ; 13                             ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                    ; 53                    ; 0                    ; 0                              ; 0                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ; 0                              ;
; Total block memory bits                                     ; 0                     ; 0                    ; 68096                          ; 0                              ;
; Total block memory implementation bits                      ; 0                     ; 0                    ; 143360                         ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 0 / 397 ( 0 % )       ; 0 / 397 ( 0 % )      ; 14 / 397 ( 3 % )               ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Connections                                                 ;                       ;                      ;                                ;                                ;
;     -- Input Connections                                    ; 0                     ; 134                  ; 4368                           ; 1                              ;
;     -- Registered Input Connections                         ; 0                     ; 99                   ; 3750                           ; 0                              ;
;     -- Output Connections                                   ; 3330                  ; 248                  ; 33                             ; 892                            ;
;     -- Registered Output Connections                        ; 62                    ; 247                  ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Total Connections                                    ; 33462                 ; 919                  ; 12613                          ; 901                            ;
;     -- Registered Connections                               ; 5397                  ; 704                  ; 8512                           ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; External Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Top                                                  ; 0                     ; 1                    ; 3329                           ; 0                              ;
;     -- sld_hub:auto_hub                                     ; 1                     ; 20                   ; 238                            ; 123                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 3329                  ; 238                  ; 64                             ; 770                            ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 123                  ; 770                            ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;                                ;
;     -- Input Ports                                          ; 18                    ; 21                   ; 1123                           ; 4                              ;
;     -- Output Ports                                         ; 571                   ; 39                   ; 547                            ; 9                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 204                            ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 28                   ; 534                            ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 1                    ; 186                            ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 1                    ; 1                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 17                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 1                    ; 534                            ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 2                    ; 539                            ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 15                   ; 536                            ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; CLOCK_50 ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 7394                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[0]   ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 266                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[1]   ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[2]   ; W15   ; 3B       ; 40           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; KEY[3]   ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[0]    ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[1]    ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[2]    ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[3]    ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[4]    ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[5]    ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[6]    ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[7]    ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[8]    ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SW[9]    ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 63                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0] ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1] ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2] ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3] ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4] ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5] ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6] ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0] ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1] ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2] ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3] ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4] ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5] ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6] ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1] ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2] ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5] ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0] ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1] ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2] ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5] ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6] ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0] ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1] ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6] ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7] ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8] ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9] ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 10 / 32 ( 31 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 5 / 48 ( 10 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 7 / 80 ( 9 % )   ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 24 / 32 ( 75 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 7 / 16 ( 44 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 45 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 57 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A       ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A       ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B       ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B       ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A       ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A       ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A       ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A       ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A       ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B       ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A       ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A       ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A       ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A       ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A       ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B       ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B       ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B       ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A       ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A       ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A       ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A       ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A       ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A       ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B       ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B       ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A       ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A       ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A       ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A       ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A       ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B       ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A       ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A       ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B       ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A       ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A       ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A       ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A       ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A       ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A       ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A       ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A       ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A       ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A       ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A       ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A       ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A       ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C       ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A       ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A       ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; --       ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A       ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A       ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A       ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B       ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A       ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D       ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A       ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A       ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C       ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --       ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D       ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B       ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A       ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A       ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --       ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A       ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; --       ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A       ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B       ; GND+                            ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A       ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A       ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A       ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A       ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B       ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B       ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A       ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A       ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A       ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A       ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A       ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B       ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A       ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A       ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                          ; Library Name ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE1_SoC                                                                                                ; 3829.5 (36.2)        ; 5396.5 (36.2)                    ; 1607.0 (0.0)                                      ; 40.0 (0.0)                       ; 0.0 (0.0)            ; 3166 (47)           ; 8220 (0)                  ; 0 (0)         ; 68096             ; 14    ; 0          ; 53   ; 0            ; |DE1_SoC                                                                                                                                                                                                                                                                                                                                     ; work         ;
;    |simpleCPU:cpu|                                                                                      ; 2707.7 (36.9)        ; 3498.3 (47.3)                    ; 830.1 (10.9)                                      ; 39.5 (0.4)                       ; 0.0 (0.0)            ; 2778 (83)           ; 4598 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |ALUcontrol:translate|                                                                            ; 3.0 (3.0)            ; 4.5 (4.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUcontrol:translate                                                                                                                                                                                                                                                                                                  ; work         ;
;       |ALUnit:logicUnit|                                                                                ; 206.1 (85.7)         ; 206.0 (85.7)                     ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 286 (101)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUnit:logicUnit                                                                                                                                                                                                                                                                                                      ; work         ;
;          |addition:add1|                                                                                ; 22.0 (15.7)          ; 22.2 (15.7)                      ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUnit:logicUnit|addition:add1                                                                                                                                                                                                                                                                                        ; work         ;
;             |flag:test|                                                                                 ; 6.0 (6.0)            ; 6.5 (6.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUnit:logicUnit|addition:add1|flag:test                                                                                                                                                                                                                                                                              ; work         ;
;          |andGate:and1|                                                                                 ; 17.0 (0.0)           ; 17.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUnit:logicUnit|andGate:and1                                                                                                                                                                                                                                                                                         ; work         ;
;             |flag:test|                                                                                 ; 17.0 (17.0)          ; 17.0 (17.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUnit:logicUnit|andGate:and1|flag:test                                                                                                                                                                                                                                                                               ; work         ;
;          |setLT:slt1|                                                                                   ; 37.0 (37.0)          ; 37.0 (37.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUnit:logicUnit|setLT:slt1                                                                                                                                                                                                                                                                                           ; work         ;
;          |shiftll:sll1|                                                                                 ; 25.7 (25.7)          ; 26.8 (26.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUnit:logicUnit|shiftll:sll1                                                                                                                                                                                                                                                                                         ; work         ;
;          |subtract:sub1|                                                                                ; 15.7 (15.7)          ; 15.7 (15.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUnit:logicUnit|subtract:sub1                                                                                                                                                                                                                                                                                        ; work         ;
;          |xorGate:xor1|                                                                                 ; 1.7 (0.0)            ; 1.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUnit:logicUnit|xorGate:xor1                                                                                                                                                                                                                                                                                         ; work         ;
;             |flag:test|                                                                                 ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|ALUnit:logicUnit|xorGate:xor1|flag:test                                                                                                                                                                                                                                                                               ; work         ;
;       |CPUcontrol:controlFlow|                                                                          ; 75.8 (34.7)          ; 83.6 (37.0)                      ; 7.7 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 122 (57)            ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|CPUcontrol:controlFlow                                                                                                                                                                                                                                                                                                ; work         ;
;          |InstruMemory:memInstr|                                                                        ; 20.5 (20.5)          ; 23.3 (23.3)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr                                                                                                                                                                                                                                                                          ; work         ;
;          |InstrucDecoder:decoder|                                                                       ; 6.0 (6.0)            ; 6.3 (6.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder                                                                                                                                                                                                                                                                         ; work         ;
;          |ProgCountReg:pc|                                                                              ; 14.7 (7.7)           ; 17.0 (10.0)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (13)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc                                                                                                                                                                                                                                                                                ; work         ;
;             |addition:branchAdd|                                                                        ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|addition:branchAdd                                                                                                                                                                                                                                                             ; work         ;
;             |addition:prgAdd|                                                                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|addition:prgAdd                                                                                                                                                                                                                                                                ; work         ;
;       |SRAM2Kby16:dataMemory|                                                                           ; 1952.3 (1952.3)      ; 2625.8 (2625.8)                  ; 709.4 (709.4)                                     ; 35.9 (35.9)                      ; 0.0 (0.0)            ; 1669 (1669)         ; 4096 (4096)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|SRAM2Kby16:dataMemory                                                                                                                                                                                                                                                                                                 ; work         ;
;       |registerFile:regs|                                                                               ; 427.6 (7.0)          ; 531.1 (7.5)                      ; 106.6 (0.5)                                       ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 611 (15)            ; 480 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs                                                                                                                                                                                                                                                                                                     ; work         ;
;          |mux32_1:muxLoop2[0].mux|                                                                      ; 5.3 (0.0)            ; 7.5 (0.0)                        ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[0].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.9 (0.0)            ; 7.0 (0.0)                        ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[0].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.9 (4.9)            ; 7.0 (7.0)                        ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[0].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[0].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[0].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[0].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop2[10].mux|                                                                     ; 4.2 (0.0)            ; 4.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[10].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.9 (0.0)            ; 4.6 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[10].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.9 (3.9)            ; 4.6 (4.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[10].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[10].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[10].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[10].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[11].mux|                                                                     ; 4.0 (0.0)            ; 5.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[11].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.7 (0.0)            ; 4.6 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[11].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.7 (3.7)            ; 4.6 (4.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[11].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[11].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[11].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[11].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[12].mux|                                                                     ; 4.0 (0.0)            ; 4.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[12].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[12].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.3 (4.3)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[12].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[12].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[12].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[12].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[13].mux|                                                                     ; 3.9 (0.0)            ; 4.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[13].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.7 (0.0)            ; 4.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[13].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.7 (3.7)            ; 4.3 (4.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[13].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[13].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[13].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[13].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[14].mux|                                                                     ; 4.3 (0.0)            ; 4.9 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[14].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.4 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[14].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.4 (4.4)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[14].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[14].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[14].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[14].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[15].mux|                                                                     ; 4.3 (0.0)            ; 5.7 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[15].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 5.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[15].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 5.2 (5.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[15].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[15].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[15].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[15].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[16].mux|                                                                     ; 4.4 (0.0)            ; 4.4 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[16].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.9 (0.0)            ; 3.9 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[16].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.9 (3.9)            ; 3.9 (3.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[16].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[16].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[16].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[16].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[17].mux|                                                                     ; 4.4 (0.0)            ; 4.9 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[17].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.9 (0.0)            ; 4.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[17].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.9 (3.9)            ; 4.7 (4.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[17].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[17].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[17].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[17].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[18].mux|                                                                     ; 4.2 (0.0)            ; 4.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[18].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[18].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.2 (4.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[18].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[18].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[18].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[18].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[19].mux|                                                                     ; 4.1 (0.0)            ; 5.0 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[19].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[19].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.7 (4.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[19].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[19].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[19].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[19].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[1].mux|                                                                      ; 5.3 (0.0)            ; 7.2 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[1].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 5.0 (0.0)            ; 6.7 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[1].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 5.0 (5.0)            ; 6.7 (6.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[1].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[1].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[1].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[1].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop2[20].mux|                                                                     ; 4.3 (0.0)            ; 5.2 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[20].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.9 (0.0)            ; 4.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[20].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.9 (3.9)            ; 4.7 (4.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[20].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[20].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[20].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[20].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[21].mux|                                                                     ; 3.7 (0.0)            ; 4.8 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[21].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.3 (0.0)            ; 4.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[21].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.3 (3.3)            ; 4.3 (4.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[21].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[21].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[21].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[21].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[22].mux|                                                                     ; 4.2 (0.0)            ; 4.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[22].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[22].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.2 (4.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[22].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[22].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[22].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[22].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[23].mux|                                                                     ; 4.2 (0.0)            ; 4.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[23].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.9 (0.0)            ; 4.3 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[23].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.9 (3.9)            ; 4.3 (4.3)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[23].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[23].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[23].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[23].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[24].mux|                                                                     ; 6.2 (0.0)            ; 6.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[24].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 5.8 (0.0)            ; 6.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[24].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 5.8 (5.8)            ; 6.2 (6.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[24].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[24].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[24].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[24].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[25].mux|                                                                     ; 4.4 (0.0)            ; 4.7 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[25].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.9 (0.0)            ; 4.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[25].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.9 (3.9)            ; 4.3 (4.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[25].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[25].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[25].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[25].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[26].mux|                                                                     ; 4.0 (0.0)            ; 4.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[26].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.5 (0.0)            ; 4.4 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[26].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.5 (3.5)            ; 4.4 (4.4)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[26].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[26].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[26].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[26].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[27].mux|                                                                     ; 4.2 (0.0)            ; 5.1 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[27].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.7 (0.0)            ; 4.6 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[27].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.7 (3.7)            ; 4.6 (4.6)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[27].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[27].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[27].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[27].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[28].mux|                                                                     ; 4.8 (0.0)            ; 5.5 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[28].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 4.3 (0.0)            ; 5.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[28].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 4.3 (4.3)            ; 5.0 (5.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[28].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[28].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[28].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[28].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[29].mux|                                                                     ; 4.5 (0.0)            ; 4.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[29].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[29].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.2 (4.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[29].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[29].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[29].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[29].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[2].mux|                                                                      ; 5.5 (0.0)            ; 7.8 (0.0)                        ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[2].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 5.3 (0.0)            ; 7.3 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[2].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 5.3 (5.3)            ; 7.3 (7.3)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[2].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[2].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[2].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[2].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop2[30].mux|                                                                     ; 4.9 (0.0)            ; 5.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[30].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 4.4 (0.0)            ; 5.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[30].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 4.4 (4.4)            ; 5.2 (5.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[30].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[30].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[30].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[30].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[31].mux|                                                                     ; 5.0 (0.0)            ; 5.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[31].mux                                                                                                                                                                                                                                                                            ; work         ;
;             |mux4_1:m|                                                                                  ; 4.5 (0.0)            ; 4.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[31].mux|mux4_1:m                                                                                                                                                                                                                                                                   ; work         ;
;                |mux2_1:m|                                                                               ; 4.5 (4.5)            ; 4.8 (4.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[31].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                          ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[31].mux|mux8_1:m0                                                                                                                                                                                                                                                                  ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[31].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                        ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[31].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                              ; work         ;
;          |mux32_1:muxLoop2[3].mux|                                                                      ; 3.8 (0.0)            ; 5.0 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[3].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[3].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.7 (4.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[3].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.0 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[3].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.0 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[3].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[3].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop2[4].mux|                                                                      ; 4.1 (0.0)            ; 4.9 (0.0)                        ; 1.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[4].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.4 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[4].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.4 (4.4)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[4].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[4].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[4].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[4].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop2[5].mux|                                                                      ; 4.1 (0.0)            ; 4.7 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[5].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.7 (0.0)            ; 4.2 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[5].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.7 (3.7)            ; 4.2 (4.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[5].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[5].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[5].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[5].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop2[6].mux|                                                                      ; 4.2 (0.0)            ; 5.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[6].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.0 (0.0)            ; 4.8 (0.0)                        ; 1.1 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[6].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.0 (4.0)            ; 4.8 (4.8)                        ; 1.1 (1.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[6].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[6].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[6].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[6].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop2[7].mux|                                                                      ; 4.0 (0.0)            ; 5.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[7].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.7 (0.0)            ; 4.7 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[7].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.7 (3.7)            ; 4.7 (4.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[7].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[7].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[7].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[7].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop2[8].mux|                                                                      ; 4.2 (0.0)            ; 5.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[8].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[8].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.7 (4.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[8].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[8].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[8].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[8].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop2[9].mux|                                                                      ; 4.2 (0.0)            ; 5.1 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[9].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.9 (0.0)            ; 4.6 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[9].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.9 (3.9)            ; 4.6 (4.6)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[9].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[9].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[9].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[9].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[0].mux|                                                                       ; 4.3 (0.0)            ; 4.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[0].mux                                                                                                                                                                                                                                                                              ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[0].mux|mux4_1:m                                                                                                                                                                                                                                                                     ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[0].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                            ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[0].mux|mux8_1:m0                                                                                                                                                                                                                                                                    ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[0].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                          ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[0].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                                ; work         ;
;          |mux32_1:muxLoop[10].mux|                                                                      ; 5.0 (0.0)            ; 6.4 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[10].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.5 (0.0)            ; 5.4 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[10].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.5 (4.5)            ; 5.4 (5.4)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[10].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[10].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[10].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[10].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[11].mux|                                                                      ; 4.0 (0.0)            ; 5.4 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[11].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.5 (0.0)            ; 4.4 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[11].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.5 (3.5)            ; 4.4 (4.4)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[11].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[11].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[11].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[11].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[12].mux|                                                                      ; 4.0 (0.0)            ; 5.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[12].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.5 (0.0)            ; 4.6 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[12].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.5 (3.5)            ; 4.6 (4.6)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[12].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[12].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[12].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[12].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[13].mux|                                                                      ; 4.3 (0.0)            ; 5.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[13].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[13].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.8 (4.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[13].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[13].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[13].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[13].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[14].mux|                                                                      ; 4.4 (0.0)            ; 5.7 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[14].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.2 (0.0)            ; 5.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[14].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.2 (4.2)            ; 5.0 (5.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[14].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[14].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[14].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[14].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[15].mux|                                                                      ; 4.3 (0.0)            ; 6.0 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[15].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.0 (0.0)            ; 5.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[15].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.0 (4.0)            ; 5.0 (5.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[15].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[15].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[15].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[15].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[16].mux|                                                                      ; 4.4 (0.0)            ; 4.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[16].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.1 (0.0)            ; 4.1 (0.0)                        ; 0.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[16].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[16].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[16].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[16].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[16].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[17].mux|                                                                      ; 4.4 (0.0)            ; 5.2 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[17].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.1 (0.0)            ; 4.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[17].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.1 (4.1)            ; 4.8 (4.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[17].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[17].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[17].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[17].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[18].mux|                                                                      ; 4.5 (0.0)            ; 4.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[18].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.0 (0.0)            ; 4.1 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[18].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.0 (4.0)            ; 4.1 (4.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[18].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[18].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[18].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[18].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[19].mux|                                                                      ; 4.5 (0.0)            ; 5.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[19].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.0 (0.0)            ; 4.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[19].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.0 (4.0)            ; 4.8 (4.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[19].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[19].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[19].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[19].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[1].mux|                                                                       ; 4.8 (0.0)            ; 5.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[1].mux                                                                                                                                                                                                                                                                              ; work         ;
;             |mux4_1:m|                                                                                  ; 4.3 (0.0)            ; 4.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[1].mux|mux4_1:m                                                                                                                                                                                                                                                                     ; work         ;
;                |mux2_1:m|                                                                               ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[1].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                            ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[1].mux|mux8_1:m0                                                                                                                                                                                                                                                                    ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[1].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                          ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[1].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                                ; work         ;
;          |mux32_1:muxLoop[20].mux|                                                                      ; 4.4 (0.0)            ; 5.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[20].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.2 (0.0)            ; 4.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[20].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.2 (4.2)            ; 4.7 (4.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[20].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[20].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[20].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[20].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[21].mux|                                                                      ; 4.4 (0.0)            ; 5.7 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[21].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.2 (0.0)            ; 5.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[21].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.2 (4.2)            ; 5.2 (5.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[21].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[21].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[21].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[21].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[22].mux|                                                                      ; 4.5 (0.0)            ; 5.2 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[22].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.2 (0.0)            ; 4.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[22].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.2 (4.2)            ; 4.7 (4.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[22].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[22].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[22].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[22].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[23].mux|                                                                      ; 4.0 (0.0)            ; 4.6 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[23].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.5 (0.0)            ; 4.1 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[23].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.5 (3.5)            ; 4.1 (4.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[23].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[23].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[23].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[23].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[24].mux|                                                                      ; 6.3 (0.0)            ; 6.4 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 5.8 (0.0)            ; 5.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 5.8 (5.8)            ; 5.8 (5.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[25].mux|                                                                      ; 4.4 (0.0)            ; 5.9 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[25].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.2 (0.0)            ; 5.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[25].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.2 (4.2)            ; 5.3 (5.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[25].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[25].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.7 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[25].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[25].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[26].mux|                                                                      ; 4.1 (0.0)            ; 4.2 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[26].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[26].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[26].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[26].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[26].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[26].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[27].mux|                                                                      ; 4.4 (0.0)            ; 5.1 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[27].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.1 (0.0)            ; 4.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[27].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[27].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[27].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[27].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[27].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[28].mux|                                                                      ; 4.0 (0.0)            ; 4.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[28].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.7 (0.0)            ; 4.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[28].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[28].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[28].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[28].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[28].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[29].mux|                                                                      ; 4.5 (0.0)            ; 5.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[29].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.2 (0.0)            ; 5.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[29].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.2 (4.2)            ; 5.0 (5.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[29].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[29].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[29].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[29].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[2].mux|                                                                       ; 4.7 (0.0)            ; 4.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[2].mux                                                                                                                                                                                                                                                                              ; work         ;
;             |mux4_1:m|                                                                                  ; 4.2 (0.0)            ; 4.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[2].mux|mux4_1:m                                                                                                                                                                                                                                                                     ; work         ;
;                |mux2_1:m|                                                                               ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[2].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                            ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[2].mux|mux8_1:m0                                                                                                                                                                                                                                                                    ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 0.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[2].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                          ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[2].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                                ; work         ;
;          |mux32_1:muxLoop[30].mux|                                                                      ; 4.9 (0.0)            ; 5.8 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[30].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 4.7 (0.0)            ; 5.3 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[30].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 4.7 (4.7)            ; 5.3 (5.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[30].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[30].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[30].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[30].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[31].mux|                                                                      ; 4.0 (0.0)            ; 4.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[31].mux                                                                                                                                                                                                                                                                             ; work         ;
;             |mux4_1:m|                                                                                  ; 3.8 (0.0)            ; 4.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[31].mux|mux4_1:m                                                                                                                                                                                                                                                                    ; work         ;
;                |mux2_1:m|                                                                               ; 3.8 (3.8)            ; 4.3 (4.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[31].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                           ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[31].mux|mux8_1:m0                                                                                                                                                                                                                                                                   ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[31].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                         ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[31].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                               ; work         ;
;          |mux32_1:muxLoop[3].mux|                                                                       ; 4.2 (0.0)            ; 5.4 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[3].mux                                                                                                                                                                                                                                                                              ; work         ;
;             |mux4_1:m|                                                                                  ; 3.7 (0.0)            ; 4.4 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[3].mux|mux4_1:m                                                                                                                                                                                                                                                                     ; work         ;
;                |mux2_1:m|                                                                               ; 3.7 (3.7)            ; 4.4 (4.4)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[3].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                            ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[3].mux|mux8_1:m0                                                                                                                                                                                                                                                                    ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[3].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                          ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[3].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                                ; work         ;
;          |mux32_1:muxLoop[4].mux|                                                                       ; 4.5 (0.0)            ; 5.7 (0.0)                        ; 1.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[4].mux                                                                                                                                                                                                                                                                              ; work         ;
;             |mux4_1:m|                                                                                  ; 4.0 (0.0)            ; 4.7 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[4].mux|mux4_1:m                                                                                                                                                                                                                                                                     ; work         ;
;                |mux2_1:m|                                                                               ; 4.0 (4.0)            ; 4.7 (4.7)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[4].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                            ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[4].mux|mux8_1:m0                                                                                                                                                                                                                                                                    ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[4].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                          ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[4].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                                ; work         ;
;          |mux32_1:muxLoop[5].mux|                                                                       ; 4.3 (0.0)            ; 5.7 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[5].mux                                                                                                                                                                                                                                                                              ; work         ;
;             |mux4_1:m|                                                                                  ; 3.3 (0.0)            ; 4.7 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[5].mux|mux4_1:m                                                                                                                                                                                                                                                                     ; work         ;
;                |mux2_1:m|                                                                               ; 3.3 (3.3)            ; 4.7 (4.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[5].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                            ; work         ;
;             |mux8_1:m0|                                                                                 ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[5].mux|mux8_1:m0                                                                                                                                                                                                                                                                    ; work         ;
;                |mux4_1:m0|                                                                              ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[5].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                          ; work         ;
;                   |mux2_1:m0|                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[5].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                                ; work         ;
;          |mux32_1:muxLoop[6].mux|                                                                       ; 5.4 (0.0)            ; 6.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[6].mux                                                                                                                                                                                                                                                                              ; work         ;
;             |mux4_1:m|                                                                                  ; 4.3 (0.0)            ; 5.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[6].mux|mux4_1:m                                                                                                                                                                                                                                                                     ; work         ;
;                |mux2_1:m|                                                                               ; 4.3 (4.3)            ; 5.5 (5.5)                        ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[6].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                            ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[6].mux|mux8_1:m0                                                                                                                                                                                                                                                                    ; work         ;
;                |mux4_1:m0|                                                                              ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[6].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                          ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[6].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                                ; work         ;
;          |mux32_1:muxLoop[7].mux|                                                                       ; 4.5 (0.0)            ; 5.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[7].mux                                                                                                                                                                                                                                                                              ; work         ;
;             |mux4_1:m|                                                                                  ; 4.0 (0.0)            ; 4.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[7].mux|mux4_1:m                                                                                                                                                                                                                                                                     ; work         ;
;                |mux2_1:m|                                                                               ; 4.0 (4.0)            ; 4.8 (4.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[7].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                            ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[7].mux|mux8_1:m0                                                                                                                                                                                                                                                                    ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[7].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                          ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[7].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                                ; work         ;
;          |mux32_1:muxLoop[8].mux|                                                                       ; 4.5 (0.0)            ; 5.4 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[8].mux                                                                                                                                                                                                                                                                              ; work         ;
;             |mux4_1:m|                                                                                  ; 4.2 (0.0)            ; 4.4 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[8].mux|mux4_1:m                                                                                                                                                                                                                                                                     ; work         ;
;                |mux2_1:m|                                                                               ; 4.2 (4.2)            ; 4.4 (4.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[8].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                            ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[8].mux|mux8_1:m0                                                                                                                                                                                                                                                                    ; work         ;
;                |mux4_1:m0|                                                                              ; 0.3 (0.0)            ; 1.0 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[8].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                          ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[8].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                                ; work         ;
;          |mux32_1:muxLoop[9].mux|                                                                       ; 4.9 (0.0)            ; 6.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[9].mux                                                                                                                                                                                                                                                                              ; work         ;
;             |mux4_1:m|                                                                                  ; 4.4 (0.0)            ; 5.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[9].mux|mux4_1:m                                                                                                                                                                                                                                                                     ; work         ;
;                |mux2_1:m|                                                                               ; 4.4 (4.4)            ; 5.0 (5.0)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[9].mux|mux4_1:m|mux2_1:m                                                                                                                                                                                                                                                            ; work         ;
;             |mux8_1:m0|                                                                                 ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[9].mux|mux8_1:m0                                                                                                                                                                                                                                                                    ; work         ;
;                |mux4_1:m0|                                                                              ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[9].mux|mux8_1:m0|mux4_1:m0                                                                                                                                                                                                                                                          ; work         ;
;                   |mux2_1:m0|                                                                           ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[9].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0                                                                                                                                                                                                                                                ; work         ;
;          |register:registerLoopj[16].regj|                                                              ; 8.5 (0.0)            ; 12.0 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj                                                                                                                                                                                                                                                                     ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;          |register:registerLoopj[17].regj|                                                              ; 8.3 (0.0)            ; 12.5 (0.0)                       ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj                                                                                                                                                                                                                                                                     ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;          |register:registerLoopj[18].regj|                                                              ; 8.2 (0.0)            ; 13.8 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj                                                                                                                                                                                                                                                                     ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;          |register:registerLoopj[19].regj|                                                              ; 8.2 (0.0)            ; 11.7 (0.0)                       ; 3.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj                                                                                                                                                                                                                                                                     ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;          |register:registerLoopj[1].regj|                                                               ; 8.9 (0.0)            ; 11.5 (0.0)                       ; 2.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj                                                                                                                                                                                                                                                                      ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[1].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;          |register:registerLoopj[20].regj|                                                              ; 8.3 (0.0)            ; 12.0 (0.0)                       ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj                                                                                                                                                                                                                                                                     ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[20].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;          |register:registerLoopj[21].regj|                                                              ; 8.2 (0.0)            ; 12.7 (0.0)                       ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj                                                                                                                                                                                                                                                                     ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[21].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;          |register:registerLoopj[22].regj|                                                              ; 8.2 (0.0)            ; 14.5 (0.0)                       ; 6.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj                                                                                                                                                                                                                                                                     ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[22].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;          |register:registerLoopj[23].regj|                                                              ; 8.2 (0.0)            ; 12.0 (0.0)                       ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj                                                                                                                                                                                                                                                                     ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                            ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                         ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[23].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;          |register:registerLoopj[2].regj|                                                               ; 11.2 (0.0)           ; 11.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj                                                                                                                                                                                                                                                                      ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.6 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.6 (0.6)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[2].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;          |register:registerLoopj[3].regj|                                                               ; 10.1 (0.0)           ; 12.2 (0.0)                       ; 2.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj                                                                                                                                                                                                                                                                      ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.6 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[3].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;          |register:registerLoopj[4].regj|                                                               ; 10.1 (0.0)           ; 12.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj                                                                                                                                                                                                                                                                      ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.0 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[4].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;          |register:registerLoopj[5].regj|                                                               ; 8.9 (0.0)            ; 12.8 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj                                                                                                                                                                                                                                                                      ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.0 (0.0)            ; 0.3 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.0 (0.0)            ; 0.3 (0.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.4 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[5].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;          |register:registerLoopj[6].regj|                                                               ; 10.6 (0.0)           ; 11.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj                                                                                                                                                                                                                                                                      ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[6].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;          |register:registerLoopj[7].regj|                                                               ; 10.4 (0.0)           ; 12.0 (0.0)                       ; 1.8 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj                                                                                                                                                                                                                                                                      ; work         ;
;             |registerSingle:registerLoop[0].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[0].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[0].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[10].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[10].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[10].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[11].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[11].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[11].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[12].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[12].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[12].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[13].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[13].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[13].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[14].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[14].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[14].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[15].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[15].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[15].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[16].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[16].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[16].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[17].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[17].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[17].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[18].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[18].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[18].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[19].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[19].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[19].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[1].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[1].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[1].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[20].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[20].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[20].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[21].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[21].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[21].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[22].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[22].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[22].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[23].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[23].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[23].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[24].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[24].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[24].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[25].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[25].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[25].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[26].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[26].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[26].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[27].register|                                                  ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[27].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[27].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[28].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[28].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[28].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[29].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[29].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[29].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[2].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[2].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[2].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[30].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[30].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[30].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[31].register|                                                  ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[31].register                                                                                                                                                                                                                             ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[31].register|DFlipFlop:register                                                                                                                                                                                                          ; work         ;
;             |registerSingle:registerLoop[3].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[3].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[3].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[4].register|                                                   ; 0.4 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[4].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[4].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[5].register|                                                   ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[5].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[5].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[6].register|                                                   ; 0.6 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[6].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[6].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[7].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[7].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[7].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[8].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[8].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[8].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;             |registerSingle:registerLoop[9].register|                                                   ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[9].register                                                                                                                                                                                                                              ; work         ;
;                |DFlipFlop:register|                                                                     ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|simpleCPU:cpu|registerFile:regs|register:registerLoopj[7].regj|registerSingle:registerLoop[9].register|DFlipFlop:register                                                                                                                                                                                                           ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 64.5 (0.5)           ; 75.0 (0.5)                       ; 11.0 (0.0)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 90 (1)              ; 91 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                    ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 64.0 (45.3)          ; 74.5 (51.2)                      ; 11.0 (6.4)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 89 (57)             ; 91 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                       ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 8.8 (8.8)            ; 10.7 (10.7)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                               ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 9.9 (9.9)            ; 12.7 (12.7)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                             ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 1020.0 (109.5)       ; 1787.0 (254.7)                   ; 767.0 (145.2)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 251 (2)             ; 3531 (533)                ; 0 (0)         ; 68096             ; 14    ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 910.5 (0.0)          ; 1532.2 (0.0)                     ; 621.7 (0.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 249 (0)             ; 2998 (0)                  ; 0 (0)         ; 68096             ; 14    ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 910.5 (491.2)        ; 1532.2 (1081.2)                  ; 621.7 (590.0)                                     ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 249 (71)            ; 2998 (2215)               ; 0 (0)         ; 68096             ; 14    ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                         ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 15.5 (14.8)          ; 23.2 (22.2)                      ; 7.7 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                          ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 0.7 (0.0)            ; 1.0 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                      ; work         ;
;                   |decode_vnf:auto_generated|                                                           ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                            ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 68096             ; 14    ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                         ; work         ;
;                |altsyncram_5884:auto_generated|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 68096             ; 14    ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5884:auto_generated                                                                                                                                          ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 2.5 (2.5)            ; 5.2 (5.2)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                          ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 9.3 (9.3)            ; 10.2 (10.2)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                            ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                   ; 10.5 (10.5)          ; 13.0 (13.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                 ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 40.8 (40.8)          ; 46.6 (46.6)                      ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                              ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 10.4 (0.4)           ; 18.3 (0.4)                       ; 7.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (1)               ; 39 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                             ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 2.4 (2.4)            ; 3.4 (3.4)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                     ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 3.1 (0.0)            ; 4.2 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                      ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 2.3 (2.3)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                           ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 0.8 (0.0)            ; 1.3 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                       ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 0.8 (0.8)            ; 1.3 (1.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1 ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 4.4 (0.5)            ; 10.3 (0.6)                       ; 5.9 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 22 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                               ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 3.9 (3.9)            ; 9.7 (9.7)                        ; 5.8 (5.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                       ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 317.3 (8.0)          ; 319.7 (8.7)                      ; 2.3 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (16)             ; 591 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                        ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 11.0 (0.0)           ; 11.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                              ; work         ;
;                   |cntr_1ci:auto_generated|                                                             ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated                                                      ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 5.0 (0.0)            ; 6.7 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                       ; work         ;
;                   |cntr_4vi:auto_generated|                                                             ; 5.0 (5.0)            ; 6.7 (6.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated                                                                               ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 10.0 (0.0)           ; 10.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                             ; work         ;
;                   |cntr_09i:auto_generated|                                                             ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated                                                                     ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                ; work         ;
;                   |cntr_kri:auto_generated|                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                        ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 7.3 (7.3)            ; 7.3 (7.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                       ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 266.0 (266.0)        ; 266.0 (266.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 532 (532)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                     ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 13.0 (13.0)          ; 15.0 (15.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SoC|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                   ; work         ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; LEDR[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[0]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[4]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; HEX0[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]   ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[9]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                 ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; SW[0]                                                                                            ;                   ;         ;
; SW[1]                                                                                            ;                   ;         ;
; SW[2]                                                                                            ;                   ;         ;
; SW[3]                                                                                            ;                   ;         ;
; SW[4]                                                                                            ;                   ;         ;
; SW[5]                                                                                            ;                   ;         ;
; SW[6]                                                                                            ;                   ;         ;
; SW[7]                                                                                            ;                   ;         ;
; SW[8]                                                                                            ;                   ;         ;
; KEY[1]                                                                                           ;                   ;         ;
; KEY[2]                                                                                           ;                   ;         ;
; KEY[3]                                                                                           ;                   ;         ;
; SW[9]                                                                                            ;                   ;         ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[1]~48                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[28]~0                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[28]~1                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[28]~2                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instrAdx[2]~0                                        ; 1                 ; 0       ;
;      - rtl~84                                                                                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instrAdx[0]~1                                        ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~0                        ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~4                        ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~5                        ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instrAdx[1]~2                                        ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instrAdx[3]~3                                        ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[26]~3                                          ; 1                 ; 0       ;
;      - rtl~85                                                                                    ; 1                 ; 0       ;
;      - rtl~86                                                                                    ; 1                 ; 0       ;
;      - rtl~87                                                                                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~7                        ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~8                        ; 1                 ; 0       ;
;      - rtl~88                                                                                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[27]~4                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[5]~5                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[31]~6                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~10                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~11                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[23]~7                                          ; 1                 ; 0       ;
;      - rtl~89                                                                                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux24~0                        ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[21]~9                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux10~0                        ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux10~1                        ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[22]~10                                         ; 1                 ; 0       ;
;      - rtl~90                                                                                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~12                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[21]~11                                         ; 1                 ; 0       ;
;      - simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[29].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0|a1  ; 1                 ; 0       ;
;      - simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux|mux4_1:m|mux2_1:m|o~0             ; 1                 ; 0       ;
;      - simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux|mux4_1:m|mux2_1:m|o~1             ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~13                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~14                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~15                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[18]~16                                         ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[17]~19                                         ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~16                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[29].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0|a1 ; 1                 ; 0       ;
;      - rtl~92                                                                                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~17                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~18                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[22].mux|mux8_1:m0|mux4_1:m0|mux2_1:m0|a1  ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~19                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[0]~27                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[0]~28                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[0]~31                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[3]~34                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[5]~36                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~20                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[4]~38                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[10].mux|mux4_1:m|mux2_1:m|o~0             ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[7]~40                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|Decoder0~0                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|WideOr5~0                     ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[2]~44                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|instr[16]~46                                         ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[354]~feeder                                ; 1                 ; 0       ;
; KEY[0]                                                                                           ;                   ;         ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][0]                     ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][0]                     ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][17]                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][16]                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][18]                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[7][0]                     ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[9][0]                     ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[14][0]                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[6][11]                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[8][11]                    ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]                   ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[12][27]                   ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[13][17]                   ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[11][16]                   ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[15][16]                   ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][0]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][1]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][1]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][0]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][2]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][2]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][0]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][1]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][2]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][2]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][1]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][0]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][3]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][3]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][0]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][3]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][1]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][3]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][1]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][0]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][2]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][3]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][0]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][2]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][3]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][3]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][2]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][1]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][9]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][15]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][14]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][13]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][12]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][11]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][10]                                          ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][8]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][7]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][6]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][5]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][4]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][3]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][2]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][1]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][0]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][3]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][2]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][1]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][0]                                           ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][9]~128                                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][10]~130                                      ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][10]~136                                      ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][12]~138                                      ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][12]~144                                      ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][6]~146                                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][9]~152                                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][12]~154                                      ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][8]~160                                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][8]~162                                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][2]~168                                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][9]~170                                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][8]~176                                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][2]~178                                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][9]~184                                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][11]~186                                      ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM~257                                              ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM~259                                              ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM~261                                              ; 1                 ; 0       ;
;      - simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM~263                                              ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[0]~10                       ; 1                 ; 0       ;
;      - simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[0]~11                       ; 1                 ; 0       ;
;      - KEY[0]~_wirecell                                                                          ; 1                 ; 0       ;
; CLOCK_50                                                                                         ;                   ;         ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                       ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                   ; PIN_AF14             ; 7394    ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                     ; PIN_AA14             ; 266     ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 854     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3        ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[0][15]~0                                                                                                                                                                                                                                          ; MLABCELL_X28_Y22_N15 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[100][0]~70                                                                                                                                                                                                                                        ; LABCELL_X29_Y21_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[101][0]~71                                                                                                                                                                                                                                        ; LABCELL_X46_Y25_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[102][0]~92                                                                                                                                                                                                                                        ; LABCELL_X37_Y24_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[103][0]~93                                                                                                                                                                                                                                        ; MLABCELL_X28_Y25_N51 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[104][0]~76                                                                                                                                                                                                                                        ; MLABCELL_X39_Y19_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[105][0]~77                                                                                                                                                                                                                                        ; LABCELL_X51_Y26_N3   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[106][0]~86                                                                                                                                                                                                                                        ; MLABCELL_X39_Y22_N39 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[107][0]~87                                                                                                                                                                                                                                        ; LABCELL_X43_Y30_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[108][0]~78                                                                                                                                                                                                                                        ; LABCELL_X46_Y25_N42  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[109][0]~79                                                                                                                                                                                                                                        ; MLABCELL_X28_Y21_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[10][15]~9                                                                                                                                                                                                                                         ; LABCELL_X27_Y22_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[110][0]~94                                                                                                                                                                                                                                        ; MLABCELL_X25_Y21_N57 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[111][0]~95                                                                                                                                                                                                                                        ; LABCELL_X29_Y21_N9   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[112][0]~208                                                                                                                                                                                                                                       ; MLABCELL_X39_Y25_N57 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[113][0]~240                                                                                                                                                                                                                                       ; LABCELL_X36_Y26_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[114][0]~209                                                                                                                                                                                                                                       ; LABCELL_X40_Y25_N48  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[115][0]~241                                                                                                                                                                                                                                       ; LABCELL_X40_Y29_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[116][0]~216                                                                                                                                                                                                                                       ; LABCELL_X31_Y21_N33  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[117][0]~242                                                                                                                                                                                                                                       ; MLABCELL_X39_Y25_N36 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[118][0]~217                                                                                                                                                                                                                                       ; LABCELL_X24_Y27_N3   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[119][0]~243                                                                                                                                                                                                                                       ; LABCELL_X24_Y27_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[11][15]~41                                                                                                                                                                                                                                        ; MLABCELL_X28_Y18_N27 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[120][0]~212                                                                                                                                                                                                                                       ; MLABCELL_X25_Y20_N36 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[121][0]~244                                                                                                                                                                                                                                       ; LABCELL_X42_Y26_N42  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[122][0]~213                                                                                                                                                                                                                                       ; MLABCELL_X28_Y26_N54 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[123][0]~245                                                                                                                                                                                                                                       ; MLABCELL_X28_Y26_N3  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[124][0]~220                                                                                                                                                                                                                                       ; LABCELL_X48_Y28_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[125][0]~246                                                                                                                                                                                                                                       ; LABCELL_X42_Y23_N45  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[126][0]~221                                                                                                                                                                                                                                       ; LABCELL_X45_Y23_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[127][0]~247                                                                                                                                                                                                                                       ; LABCELL_X46_Y31_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[128][0]~16                                                                                                                                                                                                                                        ; LABCELL_X33_Y25_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[129][0]~48                                                                                                                                                                                                                                        ; LABCELL_X33_Y21_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[12][15]~3                                                                                                                                                                                                                                         ; MLABCELL_X34_Y16_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[130][0]~24                                                                                                                                                                                                                                        ; LABCELL_X24_Y24_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[131][0]~56                                                                                                                                                                                                                                        ; LABCELL_X31_Y21_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[132][0]~18                                                                                                                                                                                                                                        ; LABCELL_X35_Y26_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[133][0]~50                                                                                                                                                                                                                                        ; LABCELL_X45_Y27_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[134][0]~26                                                                                                                                                                                                                                        ; LABCELL_X50_Y27_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[135][0]~58                                                                                                                                                                                                                                        ; MLABCELL_X25_Y26_N51 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[136][0]~17                                                                                                                                                                                                                                        ; MLABCELL_X25_Y21_N48 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[137][0]~49                                                                                                                                                                                                                                        ; MLABCELL_X28_Y19_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[138][0]~25                                                                                                                                                                                                                                        ; MLABCELL_X21_Y23_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[139][0]~57                                                                                                                                                                                                                                        ; LABCELL_X30_Y27_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[13][15]~35                                                                                                                                                                                                                                        ; LABCELL_X24_Y23_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[140][0]~19                                                                                                                                                                                                                                        ; LABCELL_X35_Y26_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[141][0]~51                                                                                                                                                                                                                                        ; LABCELL_X35_Y26_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[142][0]~27                                                                                                                                                                                                                                        ; MLABCELL_X34_Y18_N48 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[143][0]~59                                                                                                                                                                                                                                        ; LABCELL_X31_Y32_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[144][0]~129                                                                                                                                                                                                                                       ; LABCELL_X24_Y25_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[145][0]~145                                                                                                                                                                                                                                       ; MLABCELL_X25_Y28_N45 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[146][0]~161                                                                                                                                                                                                                                       ; LABCELL_X37_Y19_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[147][0]~177                                                                                                                                                                                                                                       ; LABCELL_X40_Y29_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[148][0]~137                                                                                                                                                                                                                                       ; LABCELL_X33_Y18_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[149][0]~153                                                                                                                                                                                                                                       ; LABCELL_X24_Y28_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[14][15]~11                                                                                                                                                                                                                                        ; LABCELL_X35_Y18_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[150][0]~163                                                                                                                                                                                                                                       ; MLABCELL_X25_Y27_N54 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[151][0]~185                                                                                                                                                                                                                                       ; MLABCELL_X25_Y27_N45 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[152][0]~131                                                                                                                                                                                                                                       ; LABCELL_X24_Y26_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[153][0]~147                                                                                                                                                                                                                                       ; LABCELL_X43_Y29_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[154][0]~169                                                                                                                                                                                                                                       ; LABCELL_X27_Y25_N48  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[155][0]~179                                                                                                                                                                                                                                       ; MLABCELL_X21_Y27_N39 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[156][0]~139                                                                                                                                                                                                                                       ; LABCELL_X48_Y28_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[157][0]~155                                                                                                                                                                                                                                       ; LABCELL_X31_Y21_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[158][0]~171                                                                                                                                                                                                                                       ; LABCELL_X27_Y25_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[159][0]~187                                                                                                                                                                                                                                       ; LABCELL_X40_Y27_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[15][15]~43                                                                                                                                                                                                                                        ; LABCELL_X29_Y21_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[160][0]~96                                                                                                                                                                                                                                        ; MLABCELL_X34_Y16_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[161][0]~98                                                                                                                                                                                                                                        ; MLABCELL_X28_Y25_N45 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[162][0]~112                                                                                                                                                                                                                                       ; MLABCELL_X34_Y21_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[163][0]~113                                                                                                                                                                                                                                       ; LABCELL_X40_Y21_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[164][0]~104                                                                                                                                                                                                                                       ; LABCELL_X36_Y26_N42  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[165][0]~106                                                                                                                                                                                                                                       ; LABCELL_X37_Y26_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[166][0]~114                                                                                                                                                                                                                                       ; LABCELL_X37_Y26_N45  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[167][0]~115                                                                                                                                                                                                                                       ; MLABCELL_X25_Y26_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[168][0]~100                                                                                                                                                                                                                                       ; MLABCELL_X25_Y21_N3  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[169][0]~102                                                                                                                                                                                                                                       ; MLABCELL_X28_Y25_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][9]~128                                                                                                                                                                                                                                        ; LABCELL_X24_Y25_N3   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[170][0]~120                                                                                                                                                                                                                                       ; LABCELL_X27_Y22_N9   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[171][0]~121                                                                                                                                                                                                                                       ; LABCELL_X40_Y33_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[172][0]~108                                                                                                                                                                                                                                       ; LABCELL_X45_Y26_N9   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[173][0]~110                                                                                                                                                                                                                                       ; MLABCELL_X34_Y26_N51 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[174][0]~122                                                                                                                                                                                                                                       ; LABCELL_X33_Y18_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[175][0]~123                                                                                                                                                                                                                                       ; LABCELL_X30_Y24_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[176][0]~194                                                                                                                                                                                                                                       ; LABCELL_X48_Y29_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[177][0]~226                                                                                                                                                                                                                                       ; LABCELL_X19_Y26_N3   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[178][0]~195                                                                                                                                                                                                                                       ; LABCELL_X36_Y27_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[179][0]~227                                                                                                                                                                                                                                       ; LABCELL_X40_Y29_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][12]~144                                                                                                                                                                                                                                       ; LABCELL_X27_Y22_N39  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[180][0]~202                                                                                                                                                                                                                                       ; LABCELL_X50_Y28_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[181][0]~234                                                                                                                                                                                                                                       ; LABCELL_X24_Y25_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[182][0]~203                                                                                                                                                                                                                                       ; MLABCELL_X25_Y27_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[183][0]~235                                                                                                                                                                                                                                       ; LABCELL_X24_Y27_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[184][0]~198                                                                                                                                                                                                                                       ; MLABCELL_X28_Y25_N33 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[185][0]~230                                                                                                                                                                                                                                       ; LABCELL_X43_Y29_N3   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[186][0]~199                                                                                                                                                                                                                                       ; LABCELL_X22_Y26_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[187][0]~231                                                                                                                                                                                                                                       ; MLABCELL_X21_Y27_N45 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[188][0]~206                                                                                                                                                                                                                                       ; LABCELL_X48_Y28_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[189][0]~238                                                                                                                                                                                                                                       ; LABCELL_X29_Y21_N42  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][8]~160                                                                                                                                                                                                                                        ; MLABCELL_X25_Y24_N36 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[190][0]~207                                                                                                                                                                                                                                       ; MLABCELL_X28_Y25_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[191][0]~239                                                                                                                                                                                                                                       ; LABCELL_X40_Y23_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[192][0]~20                                                                                                                                                                                                                                        ; MLABCELL_X34_Y22_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[193][0]~52                                                                                                                                                                                                                                        ; MLABCELL_X28_Y21_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[194][0]~28                                                                                                                                                                                                                                        ; LABCELL_X33_Y22_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[195][0]~60                                                                                                                                                                                                                                        ; LABCELL_X24_Y22_N9   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[196][0]~22                                                                                                                                                                                                                                        ; LABCELL_X29_Y21_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[197][0]~54                                                                                                                                                                                                                                        ; MLABCELL_X34_Y22_N27 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[198][0]~30                                                                                                                                                                                                                                        ; LABCELL_X48_Y23_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[199][0]~62                                                                                                                                                                                                                                        ; MLABCELL_X25_Y26_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][8]~176                                                                                                                                                                                                                                        ; LABCELL_X40_Y29_N9   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[1][15]~32                                                                                                                                                                                                                                         ; LABCELL_X31_Y25_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[200][0]~21                                                                                                                                                                                                                                        ; LABCELL_X36_Y17_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[201][0]~53                                                                                                                                                                                                                                        ; MLABCELL_X34_Y21_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[202][0]~29                                                                                                                                                                                                                                        ; MLABCELL_X21_Y23_N57 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[203][0]~61                                                                                                                                                                                                                                        ; LABCELL_X40_Y28_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[204][0]~23                                                                                                                                                                                                                                        ; LABCELL_X37_Y26_N3   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[205][0]~55                                                                                                                                                                                                                                        ; LABCELL_X40_Y27_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[206][0]~31                                                                                                                                                                                                                                        ; MLABCELL_X34_Y18_N39 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[207][0]~63                                                                                                                                                                                                                                        ; LABCELL_X23_Y25_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[208][0]~133                                                                                                                                                                                                                                       ; MLABCELL_X34_Y20_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[209][0]~149                                                                                                                                                                                                                                       ; MLABCELL_X34_Y22_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][10]~136                                                                                                                                                                                                                                       ; LABCELL_X27_Y25_N45  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[210][0]~165                                                                                                                                                                                                                                       ; LABCELL_X29_Y21_N36  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[211][0]~181                                                                                                                                                                                                                                       ; LABCELL_X40_Y29_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[212][0]~141                                                                                                                                                                                                                                       ; LABCELL_X50_Y30_N9   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[213][0]~157                                                                                                                                                                                                                                       ; LABCELL_X24_Y25_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[214][0]~167                                                                                                                                                                                                                                       ; MLABCELL_X25_Y27_N39 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[215][0]~189                                                                                                                                                                                                                                       ; MLABCELL_X25_Y26_N45 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[216][0]~135                                                                                                                                                                                                                                       ; LABCELL_X45_Y32_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[217][0]~151                                                                                                                                                                                                                                       ; LABCELL_X37_Y27_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[218][0]~173                                                                                                                                                                                                                                       ; MLABCELL_X28_Y21_N33 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[219][0]~183                                                                                                                                                                                                                                       ; MLABCELL_X21_Y27_N3  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][9]~152                                                                                                                                                                                                                                        ; LABCELL_X27_Y26_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[220][0]~143                                                                                                                                                                                                                                       ; LABCELL_X48_Y28_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[221][0]~159                                                                                                                                                                                                                                       ; MLABCELL_X34_Y27_N51 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[222][0]~175                                                                                                                                                                                                                                       ; LABCELL_X27_Y23_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[223][0]~191                                                                                                                                                                                                                                       ; LABCELL_X40_Y27_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[224][0]~97                                                                                                                                                                                                                                        ; MLABCELL_X39_Y21_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[225][0]~99                                                                                                                                                                                                                                        ; MLABCELL_X28_Y22_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[226][0]~116                                                                                                                                                                                                                                       ; MLABCELL_X34_Y21_N33 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[227][0]~117                                                                                                                                                                                                                                       ; MLABCELL_X39_Y25_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[228][0]~105                                                                                                                                                                                                                                       ; LABCELL_X29_Y21_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[229][0]~107                                                                                                                                                                                                                                       ; LABCELL_X37_Y27_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][8]~162                                                                                                                                                                                                                                        ; LABCELL_X22_Y24_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[230][0]~118                                                                                                                                                                                                                                       ; LABCELL_X45_Y28_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[231][0]~119                                                                                                                                                                                                                                       ; MLABCELL_X25_Y26_N27 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[232][0]~101                                                                                                                                                                                                                                       ; LABCELL_X30_Y22_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[233][0]~103                                                                                                                                                                                                                                       ; LABCELL_X35_Y30_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[234][0]~124                                                                                                                                                                                                                                       ; LABCELL_X27_Y22_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[235][0]~125                                                                                                                                                                                                                                       ; LABCELL_X37_Y27_N45  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[236][0]~109                                                                                                                                                                                                                                       ; LABCELL_X18_Y26_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[237][0]~111                                                                                                                                                                                                                                       ; LABCELL_X40_Y26_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[238][0]~126                                                                                                                                                                                                                                       ; LABCELL_X37_Y18_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[239][0]~127                                                                                                                                                                                                                                       ; LABCELL_X30_Y24_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][9]~184                                                                                                                                                                                                                                        ; LABCELL_X24_Y27_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[240][0]~210                                                                                                                                                                                                                                       ; LABCELL_X43_Y23_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[241][0]~248                                                                                                                                                                                                                                       ; LABCELL_X36_Y26_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[242][0]~211                                                                                                                                                                                                                                       ; MLABCELL_X25_Y24_N57 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[243][0]~249                                                                                                                                                                                                                                       ; LABCELL_X40_Y29_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[244][0]~218                                                                                                                                                                                                                                       ; LABCELL_X36_Y27_N42  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[245][0]~250                                                                                                                                                                                                                                       ; LABCELL_X22_Y27_N45  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[246][0]~219                                                                                                                                                                                                                                       ; LABCELL_X29_Y27_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[247][0]~251                                                                                                                                                                                                                                       ; LABCELL_X24_Y27_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[248][0]~214                                                                                                                                                                                                                                       ; MLABCELL_X25_Y20_N54 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[249][0]~252                                                                                                                                                                                                                                       ; LABCELL_X31_Y23_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][10]~130                                                                                                                                                                                                                                       ; MLABCELL_X25_Y20_N42 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[250][0]~215                                                                                                                                                                                                                                       ; MLABCELL_X28_Y21_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[251][0]~253                                                                                                                                                                                                                                       ; LABCELL_X22_Y27_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[252][0]~222                                                                                                                                                                                                                                       ; LABCELL_X48_Y28_N33  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[253][0]~254                                                                                                                                                                                                                                       ; LABCELL_X31_Y21_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[254][0]~223                                                                                                                                                                                                                                       ; LABCELL_X43_Y23_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[255][0]~255                                                                                                                                                                                                                                       ; LABCELL_X31_Y27_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][6]~146                                                                                                                                                                                                                                        ; LABCELL_X23_Y26_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][2]~168                                                                                                                                                                                                                                        ; LABCELL_X36_Y23_N3   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][2]~178                                                                                                                                                                                                                                        ; MLABCELL_X21_Y27_N15 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][12]~138                                                                                                                                                                                                                                       ; LABCELL_X48_Y28_N45  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][12]~154                                                                                                                                                                                                                                       ; LABCELL_X37_Y24_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[2][15]~8                                                                                                                                                                                                                                          ; MLABCELL_X34_Y21_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][9]~170                                                                                                                                                                                                                                        ; LABCELL_X27_Y25_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][11]~186                                                                                                                                                                                                                                       ; MLABCELL_X34_Y23_N57 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[32][15]~64                                                                                                                                                                                                                                        ; LABCELL_X31_Y17_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[33][15]~65                                                                                                                                                                                                                                        ; LABCELL_X30_Y23_N48  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[34][15]~80                                                                                                                                                                                                                                        ; MLABCELL_X34_Y21_N39 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[35][15]~81                                                                                                                                                                                                                                        ; LABCELL_X27_Y24_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[36][15]~66                                                                                                                                                                                                                                        ; LABCELL_X23_Y26_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[37][5]~67                                                                                                                                                                                                                                         ; LABCELL_X37_Y26_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[38][0]~88                                                                                                                                                                                                                                         ; LABCELL_X35_Y16_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[39][0]~89                                                                                                                                                                                                                                         ; MLABCELL_X25_Y26_N48 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[3][15]~40                                                                                                                                                                                                                                         ; LABCELL_X30_Y24_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[40][0]~72                                                                                                                                                                                                                                         ; MLABCELL_X39_Y19_N45 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[41][0]~73                                                                                                                                                                                                                                         ; LABCELL_X23_Y27_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[42][0]~82                                                                                                                                                                                                                                         ; MLABCELL_X34_Y21_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[43][0]~83                                                                                                                                                                                                                                         ; LABCELL_X18_Y29_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[44][0]~74                                                                                                                                                                                                                                         ; LABCELL_X43_Y27_N48  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[45][0]~75                                                                                                                                                                                                                                         ; LABCELL_X29_Y21_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[46][0]~90                                                                                                                                                                                                                                         ; LABCELL_X29_Y19_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[47][0]~91                                                                                                                                                                                                                                         ; LABCELL_X31_Y21_N45  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[48][0]~192                                                                                                                                                                                                                                        ; LABCELL_X23_Y25_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[49][0]~224                                                                                                                                                                                                                                        ; LABCELL_X23_Y26_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[4][15]~2                                                                                                                                                                                                                                          ; MLABCELL_X34_Y23_N42 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[50][0]~193                                                                                                                                                                                                                                        ; LABCELL_X35_Y27_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[51][0]~225                                                                                                                                                                                                                                        ; LABCELL_X40_Y29_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[52][0]~200                                                                                                                                                                                                                                        ; LABCELL_X33_Y26_N36  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[53][0]~232                                                                                                                                                                                                                                        ; LABCELL_X40_Y20_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[54][0]~201                                                                                                                                                                                                                                        ; MLABCELL_X25_Y27_N9  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[55][0]~233                                                                                                                                                                                                                                        ; LABCELL_X24_Y27_N33  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[56][0]~196                                                                                                                                                                                                                                        ; MLABCELL_X28_Y20_N33 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[57][0]~228                                                                                                                                                                                                                                        ; LABCELL_X43_Y23_N9   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[58][0]~197                                                                                                                                                                                                                                        ; LABCELL_X27_Y20_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[59][0]~229                                                                                                                                                                                                                                        ; MLABCELL_X21_Y27_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[5][15]~34                                                                                                                                                                                                                                         ; LABCELL_X36_Y24_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[60][0]~204                                                                                                                                                                                                                                        ; LABCELL_X48_Y28_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[61][0]~236                                                                                                                                                                                                                                        ; LABCELL_X42_Y23_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[62][0]~205                                                                                                                                                                                                                                        ; MLABCELL_X34_Y25_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[63][0]~237                                                                                                                                                                                                                                        ; LABCELL_X36_Y26_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[64][0]~4                                                                                                                                                                                                                                          ; LABCELL_X48_Y22_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[65][0]~36                                                                                                                                                                                                                                         ; LABCELL_X29_Y22_N30  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[66][0]~12                                                                                                                                                                                                                                         ; LABCELL_X35_Y26_N39  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[67][0]~44                                                                                                                                                                                                                                         ; LABCELL_X30_Y23_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[68][0]~6                                                                                                                                                                                                                                          ; MLABCELL_X47_Y24_N51 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[69][0]~38                                                                                                                                                                                                                                         ; LABCELL_X37_Y26_N51  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[6][15]~10                                                                                                                                                                                                                                         ; MLABCELL_X47_Y24_N36 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[70][0]~14                                                                                                                                                                                                                                         ; MLABCELL_X47_Y24_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[71][0]~46                                                                                                                                                                                                                                         ; MLABCELL_X25_Y26_N36 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[72][0]~5                                                                                                                                                                                                                                          ; LABCELL_X35_Y19_N33  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[73][0]~37                                                                                                                                                                                                                                         ; LABCELL_X35_Y20_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[74][0]~13                                                                                                                                                                                                                                         ; MLABCELL_X25_Y24_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[75][0]~45                                                                                                                                                                                                                                         ; MLABCELL_X28_Y18_N3  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[76][0]~7                                                                                                                                                                                                                                          ; LABCELL_X37_Y27_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[77][0]~39                                                                                                                                                                                                                                         ; LABCELL_X35_Y20_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[78][0]~15                                                                                                                                                                                                                                         ; LABCELL_X37_Y18_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[79][0]~47                                                                                                                                                                                                                                         ; LABCELL_X31_Y23_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][15]~42                                                                                                                                                                                                                                         ; MLABCELL_X25_Y26_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[80][0]~132                                                                                                                                                                                                                                        ; LABCELL_X22_Y21_N15  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[81][0]~148                                                                                                                                                                                                                                        ; LABCELL_X29_Y22_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[82][0]~164                                                                                                                                                                                                                                        ; LABCELL_X27_Y28_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[83][0]~180                                                                                                                                                                                                                                        ; MLABCELL_X39_Y29_N36 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[84][0]~140                                                                                                                                                                                                                                        ; LABCELL_X33_Y21_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[85][0]~156                                                                                                                                                                                                                                        ; LABCELL_X22_Y26_N48  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[86][0]~166                                                                                                                                                                                                                                        ; MLABCELL_X25_Y27_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[87][0]~188                                                                                                                                                                                                                                        ; LABCELL_X24_Y27_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[88][0]~134                                                                                                                                                                                                                                        ; LABCELL_X30_Y20_N36  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[89][0]~150                                                                                                                                                                                                                                        ; LABCELL_X42_Y25_N27  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[8][15]~1                                                                                                                                                                                                                                          ; LABCELL_X27_Y21_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[90][0]~172                                                                                                                                                                                                                                        ; MLABCELL_X39_Y24_N45 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[91][0]~182                                                                                                                                                                                                                                        ; LABCELL_X23_Y27_N57  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[92][0]~142                                                                                                                                                                                                                                        ; LABCELL_X48_Y28_N9   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[93][0]~158                                                                                                                                                                                                                                        ; LABCELL_X29_Y25_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[94][0]~174                                                                                                                                                                                                                                        ; LABCELL_X27_Y25_N21  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[95][0]~190                                                                                                                                                                                                                                        ; LABCELL_X46_Y28_N54  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[96][0]~68                                                                                                                                                                                                                                         ; LABCELL_X35_Y22_N6   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[97][0]~69                                                                                                                                                                                                                                         ; MLABCELL_X28_Y23_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[98][0]~84                                                                                                                                                                                                                                         ; LABCELL_X36_Y22_N0   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[99][0]~85                                                                                                                                                                                                                                         ; MLABCELL_X39_Y27_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[9][15]~33                                                                                                                                                                                                                                         ; MLABCELL_X28_Y25_N42 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[16].writtenEnableAnd                                                                                                                                                                                                                     ; MLABCELL_X25_Y37_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[17].writtenEnableAnd                                                                                                                                                                                                                     ; MLABCELL_X25_Y37_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[18].writtenEnableAnd                                                                                                                                                                                                                     ; MLABCELL_X25_Y37_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[19].writtenEnableAnd                                                                                                                                                                                                                     ; MLABCELL_X25_Y37_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[1].writtenEnableAnd                                                                                                                                                                                                                      ; MLABCELL_X25_Y37_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[21].writtenEnableAnd                                                                                                                                                                                                                     ; MLABCELL_X25_Y37_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[22].writtenEnableAnd                                                                                                                                                                                                                     ; MLABCELL_X25_Y37_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[23].writtenEnableAnd                                                                                                                                                                                                                     ; MLABCELL_X25_Y37_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[28].writtenEnableAnd~0                                                                                                                                                                                                                   ; MLABCELL_X25_Y37_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[2].writtenEnableAnd                                                                                                                                                                                                                      ; MLABCELL_X25_Y37_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[3].writtenEnableAnd                                                                                                                                                                                                                      ; MLABCELL_X25_Y37_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[4].writtenEnableAnd~0                                                                                                                                                                                                                    ; MLABCELL_X25_Y37_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[5].writtenEnableAnd                                                                                                                                                                                                                      ; MLABCELL_X25_Y37_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[6].writtenEnableAnd                                                                                                                                                                                                                      ; MLABCELL_X25_Y37_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[7].writtenEnableAnd                                                                                                                                                                                                                      ; MLABCELL_X25_Y37_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                      ; FF_X3_Y2_N59         ; 26      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                             ; LABCELL_X7_Y2_N48    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                              ; LABCELL_X1_Y2_N54    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                             ; LABCELL_X1_Y2_N21    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                              ; LABCELL_X1_Y2_N36    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                ; FF_X2_Y1_N53         ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                ; FF_X2_Y1_N59         ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                                                                ; LABCELL_X1_Y5_N21    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                                                ; MLABCELL_X3_Y2_N21   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~1                                                                                                                                                                                                          ; MLABCELL_X3_Y2_N9    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]~2                                                                                                                                                                                         ; MLABCELL_X3_Y2_N15   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                    ; LABCELL_X2_Y2_N12    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                           ; FF_X7_Y2_N41         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                          ; FF_X7_Y2_N32         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                           ; FF_X3_Y2_N53         ; 55      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                           ; FF_X3_Y2_N56         ; 17      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                    ; LABCELL_X7_Y2_N27    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                          ; FF_X7_Y2_N14         ; 59      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                      ; LABCELL_X7_Y3_N51    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                      ; LABCELL_X7_Y3_N54    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; FF_X6_Y3_N50         ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~1                                                                                                                                                  ; FF_X9_Y10_N25        ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                          ; LABCELL_X4_Y1_N12    ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                   ; LABCELL_X10_Y4_N48   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data~0                                                                                                                                                                 ; LABCELL_X10_Y4_N24   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                    ; LABCELL_X2_Y7_N21    ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                    ; MLABCELL_X3_Y6_N15   ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                      ; FF_X2_Y5_N56         ; 669     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                          ; LABCELL_X4_Y1_N33    ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                              ; LABCELL_X2_Y6_N42    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~11                                                                                                                             ; LABCELL_X4_Y5_N42    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]~1                                                                                                                        ; MLABCELL_X8_Y7_N39   ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; LABCELL_X10_Y4_N54   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; LABCELL_X10_Y4_N51   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                      ; LABCELL_X2_Y7_N30    ; 7       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; MLABCELL_X8_Y3_N33   ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                      ; LABCELL_X2_Y5_N51    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LABCELL_X9_Y2_N30    ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|cout_actual ; MLABCELL_X3_Y8_N33   ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                ; LABCELL_X2_Y5_N30    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual~4              ; LABCELL_X7_Y4_N57    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                   ; LABCELL_X4_Y1_N24    ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; LABCELL_X2_Y7_N51    ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; LABCELL_X9_Y2_N36    ; 531     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LABCELL_X9_Y2_N54    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LABCELL_X4_Y1_N6     ; 1       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; LABCELL_X4_Y1_N45    ; 4       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena~0                                                                    ; LABCELL_X7_Y4_N36    ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; LABCELL_X7_Y4_N39    ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~5                                                                                                                                             ; MLABCELL_X8_Y6_N6    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                        ; MLABCELL_X8_Y6_N51   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                          ; LABCELL_X1_Y3_N24    ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                  ; LABCELL_X1_Y3_N39    ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[16]~0                                                                                                                                                          ; LABCELL_X2_Y7_N15    ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                     ; LABCELL_X1_Y3_N9     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; LABCELL_X2_Y7_N18    ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena~0                                                                                                                                                            ; LABCELL_X2_Y7_N3     ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_AF14 ; 7394    ; Global Clock         ; GCLK6            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                              ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                      ; 854     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                             ; 669     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                       ; 531     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[7]~19                                                                                                                                                                                                                                                       ; 385     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[2]~12                                                                                                                                                                                                                                                       ; 380     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[1]~17                                                                                                                                                                                                                                                       ; 377     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[3]~10                                                                                                                                                                                                                                                       ; 377     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[0]~5                                                                                                                                                                                                                                                        ; 377     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[5]~21                                                                                                                                                                                                                                                       ; 373     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[4]~23                                                                                                                                                                                                                                                       ; 368     ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[6]~14                                                                                                                                                                                                                                                       ; 351     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|Decoder0~1                                                                                                                                                                                                                            ; 313     ;
; KEY[0]~input                                                                                                                                                                                                                                                                                      ; 266     ;
; simpleCPU:cpu|data[5]~15                                                                                                                                                                                                                                                                          ; 257     ;
; simpleCPU:cpu|data[4]~14                                                                                                                                                                                                                                                                          ; 257     ;
; simpleCPU:cpu|data[9]~9                                                                                                                                                                                                                                                                           ; 257     ;
; simpleCPU:cpu|data[8]~8                                                                                                                                                                                                                                                                           ; 257     ;
; simpleCPU:cpu|data[7]~7                                                                                                                                                                                                                                                                           ; 257     ;
; simpleCPU:cpu|data[6]~6                                                                                                                                                                                                                                                                           ; 257     ;
; simpleCPU:cpu|data[11]~5                                                                                                                                                                                                                                                                          ; 257     ;
; simpleCPU:cpu|data[10]~4                                                                                                                                                                                                                                                                          ; 257     ;
; simpleCPU:cpu|data[14]~3                                                                                                                                                                                                                                                                          ; 257     ;
; simpleCPU:cpu|data[13]~2                                                                                                                                                                                                                                                                          ; 257     ;
; simpleCPU:cpu|data[12]~1                                                                                                                                                                                                                                                                          ; 257     ;
; simpleCPU:cpu|data[15]~0                                                                                                                                                                                                                                                                          ; 257     ;
; simpleCPU:cpu|data[3]~13                                                                                                                                                                                                                                                                          ; 249     ;
; simpleCPU:cpu|data[2]~12                                                                                                                                                                                                                                                                          ; 249     ;
; simpleCPU:cpu|data[1]~11                                                                                                                                                                                                                                                                          ; 249     ;
; simpleCPU:cpu|data[0]~10                                                                                                                                                                                                                                                                          ; 249     ;
; ~GND                                                                                                                                                                                                                                                                                              ; 171     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[23]~8                                                                                                                                                                                                                                                  ; 145     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[18]~18                                                                                                                                                                                                                                                 ; 123     ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|WideOr7~1                                                                                                                                                                                                                             ; 94      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[13]~17                                                                                                                                                                                                                                                 ; 84      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instrAdx[1]~2                                                                                                                                                                                                                                                ; 82      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[22]~10                                                                                                                                                                                                                                                 ; 69      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[16]~23                                                                                                                                                                                                                                                 ; 68      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[17]~21                                                                                                                                                                                                                                                 ; 68      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[21]~12                                                                                                                                                                                                                                                 ; 67      ;
; SW[9]~input                                                                                                                                                                                                                                                                                       ; 63      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                 ; 59      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                  ; 55      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[20]~26                                                                                                                                                                                                                                                 ; 50      ;
; simpleCPU:cpu|busB[2]~8                                                                                                                                                                                                                                                                           ; 44      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|WideOr3~0                                                                                                                                                                                                                             ; 41      ;
; simpleCPU:cpu|busB[1]~1                                                                                                                                                                                                                                                                           ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                    ; 40      ;
; simpleCPU:cpu|ALUcontrol:translate|ALUin[2]~3                                                                                                                                                                                                                                                     ; 40      ;
; simpleCPU:cpu|busB[0]~2                                                                                                                                                                                                                                                                           ; 40      ;
; simpleCPU:cpu|ALUcontrol:translate|ALUin[1]~2                                                                                                                                                                                                                                                     ; 39      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                  ; 37      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~1                                                                                                                                                                                                                                                    ; 36      ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[21]~7                                                                                                                                                                                                                                                       ; 36      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[28]~1                                                                                                                                                                                                                                                  ; 36      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                               ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[16]~0                                                                                                                                                                 ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                           ; 35      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                           ; 35      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[25]~15                                                                                                                                                                                                                                                 ; 35      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[16]~22                                                                                                                                                                                                                                                 ; 34      ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[21]~6                                                                                                                                                                                                                                                       ; 33      ;
; rtl~67                                                                                                                                                                                                                                                                                            ; 33      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[21]~11                                                                                                                                                                                                                                                 ; 33      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instrAdx[2]~0                                                                                                                                                                                                                                                ; 33      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[0]                                                                                                                                                                                                                                  ; 33      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~20                                                                                                                                                                                                                                                   ; 32      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~11                                                                                                                                                                                                                                                   ; 32      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~5                                                                                                                                                                                                                                                    ; 32      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|LessThan0~0                                                                                                                                                                                                                                                   ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[3].writtenEnableAnd                                                                                                                                                                                                                             ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[2].writtenEnableAnd                                                                                                                                                                                                                             ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[1].writtenEnableAnd                                                                                                                                                                                                                             ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[7].writtenEnableAnd                                                                                                                                                                                                                             ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[5].writtenEnableAnd                                                                                                                                                                                                                             ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[6].writtenEnableAnd                                                                                                                                                                                                                             ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[4].writtenEnableAnd~0                                                                                                                                                                                                                           ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[23].writtenEnableAnd                                                                                                                                                                                                                            ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[19].writtenEnableAnd                                                                                                                                                                                                                            ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[21].writtenEnableAnd                                                                                                                                                                                                                            ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[17].writtenEnableAnd                                                                                                                                                                                                                            ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[22].writtenEnableAnd                                                                                                                                                                                                                            ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[18].writtenEnableAnd                                                                                                                                                                                                                            ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[28].writtenEnableAnd~0                                                                                                                                                                                                                          ; 32      ;
; simpleCPU:cpu|registerFile:regs|writtenEnableLoop[16].writtenEnableAnd                                                                                                                                                                                                                            ; 32      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[24].mux|mux4_1:m|mux2_1:m|o~0                                                                                                                                                                                                                    ; 32      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~12                                                                                                                                                                                                                               ; 32      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[6]                                                                                                                                                                                                                                  ; 31      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~1                                                                                                                                                         ; 30      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[24].mux|mux4_1:m|mux2_1:m|o~1                                                                                                                                                                                                                    ; 30      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux|mux4_1:m|mux2_1:m|o~0                                                                                                                                                                                                                     ; 30      ;
; rtl~90                                                                                                                                                                                                                                                                                            ; 30      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                             ; 26      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[5][18]                                                                                                                                                                                                                            ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                     ; 24      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena~0                                                                                                                                                                   ; 24      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[15].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 24      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[3]                                                                                                                                                                                                                                  ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                       ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                      ; 23      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instrAdx[0]~1                                                                                                                                                                                                                                                ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                        ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                          ; 22      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[4]                                                                                                                                                                                                                                  ; 22      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[5]                                                                                                                                                                                                                                  ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                       ; 21      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[2]                                                                                                                                                                                                                                  ; 21      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[1]                                                                                                                                                                                                                                  ; 21      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                          ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                       ; 20      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[28]~0                                                                                                                                                                                                                                                  ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                 ; 18      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux0~84                                                                                                                                                                                                                                                       ; 18      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[18]~16                                                                                                                                                                                                                                                 ; 18      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux|mux4_1:m|mux2_1:m|o~1                                                                                                                                                                                                                     ; 18      ;
; sld_signaltap:auto_signaltap_0|~VCC                                                                                                                                                                                                                                                               ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                  ; 17      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~23                                                                                                                                                                                                                                                   ; 17      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~22                                                                                                                                                                                                                                                   ; 17      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~21                                                                                                                                                                                                                                                   ; 17      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~10                                                                                                                                                                                                                                                   ; 17      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[5]~36                                                                                                                                                                                                                                                  ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                        ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                            ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                 ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                       ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[255][0]~255                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[253][0]~254                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[251][0]~253                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[249][0]~252                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[247][0]~251                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[245][0]~250                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[243][0]~249                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[241][0]~248                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[127][0]~247                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[125][0]~246                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[123][0]~245                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[121][0]~244                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[119][0]~243                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[117][0]~242                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[115][0]~241                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[113][0]~240                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[191][0]~239                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[189][0]~238                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[63][0]~237                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[61][0]~236                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[183][0]~235                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[181][0]~234                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[55][0]~233                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[53][0]~232                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[187][0]~231                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[185][0]~230                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[59][0]~229                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[57][0]~228                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[179][0]~227                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[177][0]~226                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[51][0]~225                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[49][0]~224                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[254][0]~223                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[252][0]~222                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[126][0]~221                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[124][0]~220                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[246][0]~219                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[244][0]~218                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[118][0]~217                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[116][0]~216                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[250][0]~215                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[248][0]~214                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[122][0]~213                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[120][0]~212                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[242][0]~211                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[240][0]~210                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[114][0]~209                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[112][0]~208                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[190][0]~207                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[188][0]~206                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[62][0]~205                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[60][0]~204                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[182][0]~203                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[180][0]~202                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[54][0]~201                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[52][0]~200                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[186][0]~199                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[184][0]~198                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[58][0]~197                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[56][0]~196                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[178][0]~195                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[176][0]~194                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[50][0]~193                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[48][0]~192                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[223][0]~191                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[95][0]~190                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[215][0]~189                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[87][0]~188                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[159][0]~187                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[31][11]~186                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[151][0]~185                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[23][9]~184                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[219][0]~183                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[91][0]~182                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[211][0]~181                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[83][0]~180                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[155][0]~179                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[27][2]~178                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[147][0]~177                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[19][8]~176                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[222][0]~175                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[94][0]~174                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[218][0]~173                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[90][0]~172                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[158][0]~171                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[30][9]~170                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[154][0]~169                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[26][2]~168                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[214][0]~167                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[86][0]~166                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[210][0]~165                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[82][0]~164                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[150][0]~163                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[22][8]~162                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[146][0]~161                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[221][0]~159                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[93][0]~158                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[213][0]~157                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[85][0]~156                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[157][0]~155                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[29][12]~154                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[149][0]~153                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[21][9]~152                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[217][0]~151                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[89][0]~150                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[209][0]~149                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[81][0]~148                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[153][0]~147                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[25][6]~146                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[145][0]~145                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[220][0]~143                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[92][0]~142                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[212][0]~141                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[84][0]~140                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[156][0]~139                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[28][12]~138                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[148][0]~137                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[216][0]~135                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[88][0]~134                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[208][0]~133                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[80][0]~132                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[152][0]~131                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[144][0]~129                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[16][9]~128                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[239][0]~127                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[238][0]~126                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[235][0]~125                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[234][0]~124                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[175][0]~123                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[174][0]~122                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[171][0]~121                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[170][0]~120                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[231][0]~119                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[230][0]~118                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[227][0]~117                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[226][0]~116                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[167][0]~115                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[166][0]~114                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[163][0]~113                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[162][0]~112                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[237][0]~111                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[173][0]~110                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[236][0]~109                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[172][0]~108                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[229][0]~107                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[165][0]~106                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[228][0]~105                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[164][0]~104                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[233][0]~103                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[169][0]~102                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[232][0]~101                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[168][0]~100                                                                                                                                                                                                                                              ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[225][0]~99                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[161][0]~98                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[224][0]~97                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[160][0]~96                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[111][0]~95                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[110][0]~94                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[103][0]~93                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[102][0]~92                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[47][0]~91                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[46][0]~90                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[39][0]~89                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[38][0]~88                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[107][0]~87                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[106][0]~86                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[99][0]~85                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[98][0]~84                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[43][0]~83                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[42][0]~82                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[35][15]~81                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[34][15]~80                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[109][0]~79                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[108][0]~78                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[105][0]~77                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[104][0]~76                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[45][0]~75                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[44][0]~74                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[41][0]~73                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[40][0]~72                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[101][0]~71                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[100][0]~70                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[97][0]~69                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[96][0]~68                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[37][5]~67                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[36][15]~66                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[33][15]~65                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[32][15]~64                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[207][0]~63                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[199][0]~62                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[203][0]~61                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[195][0]~60                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[143][0]~59                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[135][0]~58                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[139][0]~57                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[131][0]~56                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[205][0]~55                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[197][0]~54                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[201][0]~53                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[193][0]~52                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[141][0]~51                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[133][0]~50                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[137][0]~49                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[129][0]~48                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[79][0]~47                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[71][0]~46                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[75][0]~45                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[67][0]~44                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[15][15]~43                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][15]~42                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[11][15]~41                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[3][15]~40                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[77][0]~39                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[69][0]~38                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[73][0]~37                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[65][0]~36                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[13][15]~35                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[5][15]~34                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[9][15]~33                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[1][15]~32                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[206][0]~31                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[198][0]~30                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[202][0]~29                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[194][0]~28                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[142][0]~27                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[134][0]~26                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[138][0]~25                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[130][0]~24                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[204][0]~23                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[196][0]~22                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[200][0]~21                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[192][0]~20                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[140][0]~19                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[132][0]~18                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[136][0]~17                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[128][0]~16                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[78][0]~15                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[70][0]~14                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[74][0]~13                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[66][0]~12                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[14][15]~11                                                                                                                                                                                                                                               ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[6][15]~10                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[10][15]~9                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[2][15]~8                                                                                                                                                                                                                                                 ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[76][0]~7                                                                                                                                                                                                                                                 ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[68][0]~6                                                                                                                                                                                                                                                 ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[72][0]~5                                                                                                                                                                                                                                                 ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[64][0]~4                                                                                                                                                                                                                                                 ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[12][15]~3                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[4][15]~2                                                                                                                                                                                                                                                 ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[8][15]~1                                                                                                                                                                                                                                                 ; 16      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[0][15]~0                                                                                                                                                                                                                                                 ; 16      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|writeAdx[0]~3                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|writeData[9]~28                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[8]~27                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[7]~26                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[6]~25                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[5]~24                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[4]~23                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[3]~22                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[2]~21                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[28]~20                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[27]~19                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[26]~18                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[25]~17                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[24]~16                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[23]~15                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[22]~14                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[21]~13                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[20]~12                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[1]~11                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[19]~10                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[18]~9                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[17]~8                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[16]~7                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[15]~6                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[14]~5                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[13]~4                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[12]~3                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[11]~2                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[10]~1                                                                                                                                                                                                                                                                     ; 16      ;
; simpleCPU:cpu|writeData[0]~0                                                                                                                                                                                                                                                                      ; 16      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|writeAdx[4]~2                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|writeAdx[2]~1                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|writeAdx[1]~0                                                                                                                                                                                                                                                ; 16      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|WideOr8~0                                                                                                                                                                                                                             ; 16      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[1].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                      ; 16      ;
; simpleCPU:cpu|writeData[29]~40                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[30]~36                                                                                                                                                                                                                                                                    ; 16      ;
; simpleCPU:cpu|writeData[31]~32                                                                                                                                                                                                                                                                    ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                             ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                             ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                              ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[5]                          ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[4]                          ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[3]                          ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[2]                          ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[1]                          ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                  ; 15      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                      ; 15      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~43                                                                                                                                                                                                                                                   ; 15      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~42                                                                                                                                                                                                                                                   ; 15      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~41                                                                                                                                                                                                                                                   ; 15      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[18][8]~160                                                                                                                                                                                                                                               ; 15      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[17][12]~144                                                                                                                                                                                                                                              ; 15      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[20][10]~136                                                                                                                                                                                                                                              ; 15      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[24][10]~130                                                                                                                                                                                                                                              ; 15      ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~25                                                                                                                                                                                                                                                   ; 15      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[2].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                      ; 15      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[0].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                      ; 15      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[4][16]                                                                                                                                                                                                                            ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]~DUPLICATE                ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[0]~DUPLICATE                ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]~12                                                                                                                                                    ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]~10                                                                                                                                                    ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]~8                                                                                                                                                     ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]~6                                                                                                                                                     ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]~4                                                                                                                                                     ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]~2                                                                                                                                                     ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]~0                                                                                                                                                     ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[11].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[13].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[12].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[15].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[14].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[17].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[16].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[19].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[18].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[21].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[20].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[6].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                      ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[7].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                      ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[8].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                      ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[9].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                      ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[4].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                      ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[5].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                      ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[3].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                      ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[28].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[27].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[26].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[25].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[24].mux|mux4_1:m|mux2_1:m|o~9                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[23].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[22].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[29].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 14      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[2][0]                                                                                                                                                                                                                             ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                             ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                 ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                        ; 13      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[30].mux|mux4_1:m|mux2_1:m|o~9                                                                                                                                                                                                                     ; 13      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[10].mux|mux4_1:m|mux2_1:m|o~8                                                                                                                                                                                                                     ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed~DUPLICATE                                                                ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                    ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                                     ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                         ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                 ; 12      ;
; simpleCPU:cpu|ALUcontrol:translate|ALUin[0]~0                                                                                                                                                                                                                                                     ; 12      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[31].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 12      ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop[10].mux|mux4_1:m|mux2_1:m|o~0                                                                                                                                                                                                                     ; 12      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[4]~38                                                                                                                                                                                                                                                  ; 12      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[2]~33                                                                                                                                                                                                                                                  ; 12      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[0]~32                                                                                                                                                                                                                                                  ; 12      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[3][17]                                                                                                                                                                                                                            ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|cout_actual        ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~1                                                                                                                                   ; 11      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~0                                                                                                                                   ; 11      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[3]~35                                                                                                                                                                                                                                                  ; 11      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[1]~48                                                                                                                                                                                                                                                  ; 11      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[9][0]                                                                                                                                                                                                                             ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                   ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                     ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                         ; 10      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~3                                                                                                                                                                                                                                ; 10      ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[1][0]                                                                                                                                                                                                                             ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                       ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                         ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                         ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                         ; 9       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~33                                                                                                                                                                                                                                                   ; 9       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~29                                                                                                                                                                                                                                                   ; 9       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~27                                                                                                                                                                                                                                                   ; 9       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~26                                                                                                                                                                                                                                                   ; 9       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[7].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 9       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[31]~6                                                                                                                                                                                                                                                  ; 9       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[27]~4                                                                                                                                                                                                                                                  ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]~1                                                                                                                               ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~2                                                                                                                                   ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~1                                                                                                                                   ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~0                                                                                                                                   ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                 ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~40                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~39                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~38                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~37                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~36                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~35                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~34                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~32                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~31                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~30                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~28                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~24                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~19                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~18                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~17                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~16                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~15                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~14                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~13                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~12                                                                                                                                                                                                                                                   ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~9                                                                                                                                                                                                                                                    ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~8                                                                                                                                                                                                                                                    ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~7                                                                                                                                                                                                                                                    ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~6                                                                                                                                                                                                                                                    ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~4                                                                                                                                                                                                                                                    ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~3                                                                                                                                                                                                                                                    ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~2                                                                                                                                                                                                                                                    ; 8       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Decoder0~0                                                                                                                                                                                                                                                    ; 8       ;
; simpleCPU:cpu|busB[8]~7                                                                                                                                                                                                                                                                           ; 8       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[7]~40                                                                                                                                                                                                                                                  ; 8       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[3].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 8       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[2].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 8       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instrAdx[3]~3                                                                                                                                                                                                                                                ; 8       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[28]~2                                                                                                                                                                                                                                                  ; 8       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[8][11]                                                                                                                                                                                                                            ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data~0                                                                                                                                                                        ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|offset_count~2                                                                                                                             ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                         ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][9]                                                                                                                                                                                                                       ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][8]                                                                                                                                                                                                                       ; 7       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM~263                                                                                                                                                                                                                                                      ; 7       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM~261                                                                                                                                                                                                                                                      ; 7       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM~259                                                                                                                                                                                                                                                      ; 7       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM~257                                                                                                                                                                                                                                                      ; 7       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[0]~1                                                                                                                                                                                                                                ; 7       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[0]~0                                                                                                                                                                                                                                ; 7       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[31].mux|mux4_1:m|mux2_1:m|o~8                                                                                                                                                                                                                    ; 7       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[30].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 7       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[11].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 7       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[10].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 7       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[13].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 7       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[12].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 7       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[14].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 7       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[6].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 7       ;
; simpleCPU:cpu|busB[4]~5                                                                                                                                                                                                                                                                           ; 7       ;
; simpleCPU:cpu|busB[5]~4                                                                                                                                                                                                                                                                           ; 7       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[0].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 7       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[1].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 7       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~10                                                                                                                                                                                                                               ; 7       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[26]~3                                                                                                                                                                                                                                                  ; 7       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~0                                                                                                                                                                                                                                ; 7       ;
; rtl~84                                                                                                                                                                                                                                                                                            ; 7       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[11][16]                                                                                                                                                                                                                           ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done~DUPLICATE                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~DUPLICATE                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                         ; 6       ;
; simpleCPU:cpu|busB[29]~31                                                                                                                                                                                                                                                                         ; 6       ;
; simpleCPU:cpu|busB[25]~27                                                                                                                                                                                                                                                                         ; 6       ;
; simpleCPU:cpu|busB[24]~26                                                                                                                                                                                                                                                                         ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[17].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[16].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[19].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[18].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[21].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[20].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|busB[9]~6                                                                                                                                                                                                                                                                           ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[9].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 6       ;
; simpleCPU:cpu|busB[3]~3                                                                                                                                                                                                                                                                           ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[28].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[27].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[26].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|busB[23]~0                                                                                                                                                                                                                                                                          ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[22].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[29].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 6       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[21]~14                                                                                                                                                                                                                                                 ; 6       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[21]~13                                                                                                                                                                                                                                                 ; 6       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux10~1                                                                                                                                                                                                                                ; 6       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux24~0                                                                                                                                                                                                                                ; 6       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|WideOr7~0                                                                                                                                                                                                                             ; 6       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[14][0]                                                                                                                                                                                                                            ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena~0                                                                           ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                               ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                          ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[0] ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                 ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[26]                                                                                                                                                                   ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[19]                                                                                                                                                                   ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~1                                                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                       ; 5       ;
; simpleCPU:cpu|busB[28]~30                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[27]~29                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[26]~28                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[22]~25                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[21]~24                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[20]~23                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[19]~22                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[18]~21                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[16]~20                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[15]~19                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[14]~18                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[13]~17                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[12]~16                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[11]~15                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[30]~13                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[17]~12                                                                                                                                                                                                                                                                         ; 5       ;
; simpleCPU:cpu|busB[6]~10                                                                                                                                                                                                                                                                          ; 5       ;
; simpleCPU:cpu|busB[31]~9                                                                                                                                                                                                                                                                          ; 5       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|WideOr5~0                                                                                                                                                                                                                             ; 5       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|Decoder0~0                                                                                                                                                                                                                            ; 5       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[4].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 5       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[5].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 5       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[25].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 5       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[24].mux|mux4_1:m|mux2_1:m|o~9                                                                                                                                                                                                                    ; 5       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[23].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                    ; 5       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux10~0                                                                                                                                                                                                                                ; 5       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~9                                                                                                                                                                                                                                ; 5       ;
; simpleCPU:cpu|ALUnit:logicUnit|subtract:sub1|Add0~117                                                                                                                                                                                                                                             ; 5       ;
; simpleCPU:cpu|ALUnit:logicUnit|subtract:sub1|Add0~113                                                                                                                                                                                                                                             ; 5       ;
; simpleCPU:cpu|ALUnit:logicUnit|subtract:sub1|Add0~5                                                                                                                                                                                                                                               ; 5       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[13][17]                                                                                                                                                                                                                           ; 5       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[10][17]                                                                                                                                                                                                                           ; 5       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[15][16]                                                                                                                                                                                                                           ; 5       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[7][0]                                                                                                                                                                                                                             ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~4                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~3                                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                       ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                             ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual~4                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~1                                                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                       ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~1                                                                                                                                                                      ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~5                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~2                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]~1                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~11                                                                                                                                                                       ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~9                                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~8                                                                                                                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~25                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~21                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~17                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~13                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~9                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~5                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~1                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[28]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[27]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[23]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[22]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[20]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[17]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[16]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[11]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[24]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[31]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[30]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[29]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[6]                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[5]                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[4]                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[3]                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[2]                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[12]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[7]                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[15]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[14]                                                                                                                                                                   ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[1]                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~0                                                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]~2                                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                  ; 4       ;
; rtl~28                                                                                                                                                                                                                                                                                            ; 4       ;
; rtl~11                                                                                                                                                                                                                                                                                            ; 4       ;
; simpleCPU:cpu|busB[10]~14                                                                                                                                                                                                                                                                         ; 4       ;
; simpleCPU:cpu|busB[7]~11                                                                                                                                                                                                                                                                          ; 4       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[28]~41                                                                                                                                                                                                                                                 ; 4       ;
; simpleCPU:cpu|ALUnit:logicUnit|setLT:slt1|LessThan0~19                                                                                                                                                                                                                                            ; 4       ;
; simpleCPU:cpu|ALUnit:logicUnit|setLT:slt1|LessThan0~18                                                                                                                                                                                                                                            ; 4       ;
; simpleCPU:cpu|registerFile:regs|mux32_1:muxLoop2[8].mux|mux4_1:m|mux2_1:m|o~7                                                                                                                                                                                                                     ; 4       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[8]~39                                                                                                                                                                                                                                                  ; 4       ;
; simpleCPU:cpu|ALUnit:logicUnit|setLT:slt1|LessThan0~6                                                                                                                                                                                                                                             ; 4       ;
; rtl~89                                                                                                                                                                                                                                                                                            ; 4       ;
; rtl~87                                                                                                                                                                                                                                                                                            ; 4       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|SRAM[6][11]                                                                                                                                                                                                                            ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]~DUPLICATE                                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]~DUPLICATE                                                                                                                                                          ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~11                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                           ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                                                                                                                      ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]                ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                            ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]~20             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]~18             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]~16             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]~14             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                  ; 3       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstrucDecoder:decoder|j~0                                                                                                                                                                                                                                   ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|zns~27                                                                                                                                                                                                                                                             ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|zns~8                                                                                                                                                                                                                                                              ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|zns~5                                                                                                                                                                                                                                                              ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|zns~2                                                                                                                                                                                                                                                              ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[9]~69                                                                                                                                                                                                                                                       ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[8]~67                                                                                                                                                                                                                                                       ; 3       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux12~84                                                                                                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux13~84                                                                                                                                                                                                                                                      ; 3       ;
; rtl~16                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~23                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~19                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~17                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~24                                                                                                                                                                                                                                                                                            ; 3       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux14~84                                                                                                                                                                                                                                                      ; 3       ;
; rtl~25                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~29                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~30                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~20                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~26                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~14                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~12                                                                                                                                                                                                                                                                                            ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[10]~25                                                                                                                                                                                                                                                      ; 3       ;
; rtl~13                                                                                                                                                                                                                                                                                            ; 3       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux15~84                                                                                                                                                                                                                                                      ; 3       ;
; rtl~8                                                                                                                                                                                                                                                                                             ; 3       ;
; rtl~10                                                                                                                                                                                                                                                                                            ; 3       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[28]~42                                                                                                                                                                                                                                                 ; 3       ;
; rtl~9                                                                                                                                                                                                                                                                                             ; 3       ;
; rtl~94                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~5                                                                                                                                                                                                                                                                                             ; 3       ;
; rtl~18                                                                                                                                                                                                                                                                                            ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|setLT:slt1|LessThan0~45                                                                                                                                                                                                                                            ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|setLT:slt1|LessThan0~20                                                                                                                                                                                                                                            ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[2].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[2].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[2].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[2].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[0].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[0].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[0].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[0].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[19].regj|registerSingle:registerLoop[1].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[17].regj|registerSingle:registerLoop[1].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[18].regj|registerSingle:registerLoop[1].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|registerFile:regs|register:registerLoopj[16].regj|registerSingle:registerLoop[1].register|DFlipFlop:register|q                                                                                                                                                                      ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|setLT:slt1|LessThan0~7                                                                                                                                                                                                                                             ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|setLT:slt1|LessThan0~5                                                                                                                                                                                                                                             ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|setLT:slt1|LessThan0~4                                                                                                                                                                                                                                             ; 3       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|instr[17]~24                                                                                                                                                                                                                                                 ; 3       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~13                                                                                                                                                                                                                               ; 3       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux24~1                                                                                                                                                                                                                                ; 3       ;
; rtl~88                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~86                                                                                                                                                                                                                                                                                            ; 3       ;
; rtl~81                                                                                                                                                                                                                                                                                            ; 3       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|InstruMemory:memInstr|Mux31~5                                                                                                                                                                                                                                ; 3       ;
; simpleCPU:cpu|ALUnit:logicUnit|addition:add1|Add0~1                                                                                                                                                                                                                                               ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]~DUPLICATE                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~2                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~1                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]~40                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[1]                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed~0                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~0                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]~16                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~3                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3]                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1]                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[0]                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~0                                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|LessThan0~6                                                                                                                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~2                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|bypass_reg_out                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~7                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_comb_bita6                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_comb_bita0                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]~0                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]~0                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]~0                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]~0                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]~0                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]~0                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]~0                                                                                                          ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_comb_bita3 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[1] ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[2] ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[4] ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[5] ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[6] ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[7] ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[8] ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_1ci:auto_generated|counter_reg_bit[9] ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|Add0~113                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|Add0~89                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|Add0~21                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter~3                                                                                                                                                                                              ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~1                                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                  ; 2       ;
; KEY[0]~_wirecell                                                                                                                                                                                                                                                                                  ; 2       ;
; simpleCPU:cpu|CPUcontrol:controlFlow|ProgCountReg:pc|prgCount[0]~9                                                                                                                                                                                                                                ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux6~84                                                                                                                                                                                                                                                       ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux7~84                                                                                                                                                                                                                                                       ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux8~84                                                                                                                                                                                                                                                       ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][9]                                                                                                                                                                                                                                                    ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][8]                                                                                                                                                                                                                                                    ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][7]                                                                                                                                                                                                                                                    ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|shiftll:sll1|ShiftLeft0~33                                                                                                                                                                                                                                         ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux9~84                                                                                                                                                                                                                                                       ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][6]                                                                                                                                                                                                                                                    ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux10~84                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][5]                                                                                                                                                                                                                                                    ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|Mux11~84                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][4]                                                                                                                                                                                                                                                    ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][3]                                                                                                                                                                                                                                                    ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[30]~64                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|shiftll:sll1|ShiftLeft0~31                                                                                                                                                                                                                                         ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][2]                                                                                                                                                                                                                                                    ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[29]~62                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|shiftll:sll1|ShiftLeft0~30                                                                                                                                                                                                                                         ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[28]~61                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|shiftll:sll1|ShiftLeft0~27                                                                                                                                                                                                                                         ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[27]~59                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[26]~57                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[25]~55                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|shiftll:sll1|ShiftLeft0~24                                                                                                                                                                                                                                         ; 2       ;
; rtl~21                                                                                                                                                                                                                                                                                            ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[24]~53                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[23]~51                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[22]~49                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[21]~47                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|shiftll:sll1|ShiftLeft0~20                                                                                                                                                                                                                                         ; 2       ;
; rtl~22                                                                                                                                                                                                                                                                                            ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[20]~45                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|SRAM2Kby16:dataMemory|SRAM[7][1]                                                                                                                                                                                                                                                    ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[19]~43                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[18]~41                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[17]~39                                                                                                                                                                                                                                                      ; 2       ;
; simpleCPU:cpu|ALUnit:logicUnit|busOut[16]~37                                                                                                                                                                                                                                                      ; 2       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location                                                                                                                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5884:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 532          ; 128          ; 532          ; yes                    ; no                      ; yes                    ; no                      ; 68096 ; 128                         ; 532                         ; 128                         ; 532                         ; 68096               ; 14          ; 0          ; None ; M10K_X5_Y1_N0, M10K_X14_Y4_N0, M10K_X14_Y3_N0, M10K_X5_Y6_N0, M10K_X5_Y7_N0, M10K_X5_Y9_N0, M10K_X5_Y2_N0, M10K_X5_Y5_N0, M10K_X5_Y4_N0, M10K_X14_Y6_N0, M10K_X14_Y2_N0, M10K_X5_Y8_N0, M10K_X5_Y10_N0, M10K_X5_Y3_N0 ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------+
; Routing Usage Summary                                                  ;
+---------------------------------------------+--------------------------+
; Routing Resource Type                       ; Usage                    ;
+---------------------------------------------+--------------------------+
; Block interconnects                         ; 16,850 / 289,320 ( 6 % ) ;
; C12 interconnects                           ; 1,032 / 13,420 ( 8 % )   ;
; C2 interconnects                            ; 7,841 / 119,108 ( 7 % )  ;
; C4 interconnects                            ; 5,221 / 56,300 ( 9 % )   ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )           ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )           ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )           ;
; Direct links                                ; 606 / 289,320 ( < 1 % )  ;
; Global clocks                               ; 1 / 16 ( 6 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )            ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )            ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )           ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )           ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )           ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )          ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )          ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )           ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )          ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )           ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )           ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )          ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )          ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )            ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )           ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )           ;
; Local interconnects                         ; 3,684 / 84,580 ( 4 % )   ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )           ;
; R14 interconnects                           ; 1,143 / 12,676 ( 9 % )   ;
; R14/C12 interconnect drivers                ; 1,992 / 20,720 ( 10 % )  ;
; R3 interconnects                            ; 8,643 / 130,992 ( 7 % )  ;
; R6 interconnects                            ; 14,149 / 266,960 ( 5 % ) ;
; Spine clocks                                ; 8 / 360 ( 2 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )       ;
+---------------------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 53           ; 0            ; 53           ; 0            ; 0            ; 57        ; 53           ; 0            ; 57        ; 57        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 57           ; 4            ; 57           ; 57           ; 0         ; 4            ; 57           ; 0         ; 0         ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ; 57           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; altera_reserved_tck ; altera_reserved_tck  ; 516.5             ;
; CLOCK_50            ; CLOCK_50             ; 224.5             ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                       ; Destination Register                                                                                                                                                                                                                                                                 ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                       ; 1.162             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                      ; 1.028             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                     ; 0.920             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[5]              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5884:auto_generated|ram_block1a399~portb_address_reg0                                                         ; 0.892             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[4]              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5884:auto_generated|ram_block1a399~portb_address_reg0                                                         ; 0.892             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[3]              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5884:auto_generated|ram_block1a399~portb_address_reg0                                                         ; 0.892             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[1]              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5884:auto_generated|ram_block1a399~portb_address_reg0                                                         ; 0.892             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[0]              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5884:auto_generated|ram_block1a399~portb_address_reg0                                                         ; 0.892             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5884:auto_generated|ram_block1a399~portb_address_reg0                                                         ; 0.892             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[2]              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5884:auto_generated|ram_block1a399~portb_address_reg0                                                         ; 0.879             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                     ; 0.867             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                     ; 0.865             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                          ; 0.858             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                     ; 0.857             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[2]                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                     ; 0.850             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                     ; 0.849             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                     ; 0.845             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                                                                     ; 0.840             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                         ; 0.826             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                     ; 0.823             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                     ; 0.820             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                     ; 0.819             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                     ; 0.819             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]~18 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                             ; 0.812             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]~16 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                             ; 0.809             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                     ; 0.805             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                     ; 0.805             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                     ; 0.805             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                     ; 0.805             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                     ; 0.805             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                     ; 0.805             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                     ; 0.804             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                         ; 0.801             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                     ; 0.800             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                   ; 0.795             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]~14 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                             ; 0.791             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                     ; 0.783             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                    ; 0.781             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                                                                   ; 0.779             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                                                                                   ; 0.779             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_5884:auto_generated|ram_block1a39~portb_address_reg0                                                          ; 0.777             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                          ; 0.774             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                         ; 0.772             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                         ; 0.772             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                     ; 0.766             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                          ; 0.762             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                         ; 0.762             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                                                                                                                                                                     ; 0.761             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                            ; 0.761             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                            ; 0.761             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                            ; 0.761             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                         ; 0.757             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[3]                                                                                                                                     ; 0.757             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                ; 0.756             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                ; 0.751             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                    ; 0.746             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                            ; 0.746             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                            ; 0.746             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                                                                     ; 0.744             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                    ; 0.739             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]~20 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                             ; 0.732             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                     ; 0.732             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                     ; 0.731             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                         ; 0.726             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                       ; 0.719             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                       ; 0.719             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                       ; 0.719             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                     ; 0.719             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                     ; 0.681             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[2]                                                                                              ; 0.670             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                                                                                                         ; 0.667             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                                                                                                          ; 0.667             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                          ; 0.667             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                          ; 0.667             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[15]                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[14]                                                                                                                                    ; 0.664             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[13]                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[12]                                                                                                                                    ; 0.664             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[11]                                                                                                                                     ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]                                                                                                                                    ; 0.664             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[9]                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[8]                                                                                                                                     ; 0.664             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[6]                                                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                     ; 0.664             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]~10  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]~12 ; 0.661             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[9]~22                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[8]~24                             ; 0.661             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[7]~26                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[6]~28                             ; 0.661             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[5]~30                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[4]~32                             ; 0.661             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[2]~36                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[1]~38                             ; 0.661             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[14]                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[13]                                               ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[12]                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[11]                                               ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[10]                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[9]                                                ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[8]                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[7]                                                ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[6]                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[5]                                                ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[4]                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[3]                                                ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[2]                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[1]                                                ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[1]                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out|dffs[0]                                                ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                   ; 0.656             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                                                                                                          ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]                                                                                                                          ; 0.653             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                                                                                                          ; 0.653             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]                                                                                                                          ; 0.653             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[1]~14                                                                                            ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]~16                                                                                           ; 0.651             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]~18                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]~20                                                                                                                ; 0.651             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]~22                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]~24                                                                                                                ; 0.651             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                         ; 0.651             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SoC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 7908 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE1_SoC.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000     CLOCK_50
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:13
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 56% of the available device resources in the region that extends from location X22_Y23 to location X32_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:47
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 11.98 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:23
Info (144001): Generated suppressed messages file C:/Users/rmui34/Desktop/Lab4/output_files/DE1_SoC.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 2332 megabytes
    Info: Processing ended: Wed May 20 10:40:35 2015
    Info: Elapsed time: 00:02:02
    Info: Total CPU time (on all processors): 00:03:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/rmui34/Desktop/Lab4/output_files/DE1_SoC.fit.smsg.


