 2 
關鍵詞：CMOS影像感測器、電荷補充機制、動態範圍、光電接收模組、無電感式
10Gb/s高速光電接收電路 
 
Abstract 
In this project, we proposed a charge supply mechanism to increase the dynamic 
range of the CMOS image sensor. Measurement results demonstrated that the overall 
dynamic range could reach more than 120dB. Additionally, the sensor proposed herein 
would have the following advantages: high sensitivity under low illuminance and the 
feedback circuit automatically controlling the amount of supply charges during high 
illuminance to delay photodiode’s saturation. On the other hand, an improved 
one-dimensional analysis for the CMOS photodiode model is proposed. The proposed 
analysis scheme is to understand photo electronic characteristics of a photodiode, which 
can be employed to design the optimized CMOS image sensor. 
A 10Gb/s optical receiver by using the TSMC 0.18um CMOS technology is 
developed. We proposed a single-ended transimpedance amplifier and a differential 
transimpedance amplifier. From experimental results, the bandwidth of our single-ended 
transimpedance amplifier is more than 7.7GHz with a transimpedance gain of 250Ω  and 
the maximum allowed input capacitance of 250fF. The differential transimpedance 
amplifier has an differential gain of 4.4kΩ , a bandwidth of 6.8GHz. By using the 
ReGulated Cascode (RGC) with P-type source follower, double three-order active 
feedback hybrid-order active feedback, open-drain output buffer and bonding wire 
compensation, the transimpedance amplifier can peak the high-frequency band and 
enlarge the bandwidth. Therefore, the proposed high speed transimpedance amplifier can 
be effectively used to realize 10Gb/s optical communication applications. 
Keywords：CCD, CMOS image sensor, optical receiver module, 10Gb/s inductor-less 
high speed optical receiver circuit 
 
 
 4 
之結構，增加了同型材質之間的 carrier density以及 current density的連續性作為邊
界條件，使得此 model可適用於所有接面結構的 CMOS photodiode。而在這整個計
畫這部分的執行過程之中，本計畫已經提出一套足供影像感測器設計者從元件到電
路整合設計所需的全部關鍵技術。 
在光電傳接器部分，隨著製程整合技術的進步，SOC（System on Chip）的觀
念也逐漸成形，漸漸的將傳統由數個晶片所能達成的功能整合成單一晶片，而隨著
傳輸位元率的提高，以自由空間光傳輸或是透過光纖傳輸已成為未來必定實用之媒
介。圖 2.2為 2002年 Neil Savage在 IEEE SPECTRUM提出未來光通訊之應用，除
了目前光纖傳輸外[8]，電路版間，晶片間，甚至晶片內部都會因為頻寬問題使得
光通訊應用之重要性大為提升，而其中的光電傳接模組更是其核心技術。目前光通
訊最主要之應用為光纖傳輸系統，而圖 2.3 為主要架構圖。在此系統中，發射器
(transmitter)是把本地 (local)晶片所欲傳送之訊號藉由雷射二極體驅動器驅動
VCSEL 使電訊號轉換成光訊號然後發送出去，而送出去之光訊號則於經由光纖進
入接收端。因此此系統主要包含傳送/接收電路，雷射二極體，以及光電二極體這
四大部分。然而通常訊號傳輸方式為多個通道串接組成一通道來作傳輸，因此除了
前述光電傳接部分外，尚包括了有多工器，反多工器，鎖相迴路等其他同步電路。
目前 OEIC 之設計大多使用電感並搭配其他寬頻機制來達成增加頻寬之功能
[9]-[17]，但隨著通訊系統朝向 System On a Chip(SOC)概念之設計下，電感之大面
積消耗將使得Rx與 Tx之整合或甚至未來與 CDR, DEMUX之整合(integration)增加
其成本. 因此研究如何在相同效能下減少使用之電感數或是減小面積是非常重要
之主題。本計畫在此部分的研究內容除了研究最佳化 CMOS 光電二極體與其感測
電路之外，也研發高速 CMOS 光電傳輸模組，而其主要目的是縮小電路面積以利
後級處理如 clock and data recovery(CDR)、MUX等數位電路或是 Tx, Rx之整合，
朝向 system on chip方向發展。在本計畫中我們已成功開發出無電感式之 10Gb/s光
電接收模組，此模組分別為一單端高速轉阻放大器以及一差動型轉阻放大器，由於
 6 
 
圖 2.2 光通訊應用示意圖 
 
圖 2.3 光纖傳輸系統架構圖 
 
 
 8 
接著提出如圖 3.1(c)所示的具有迴授結構的架構。我們將感測像素電路的輸出訊號
作為此迴授電路的輸入訊號，再利用迴授電路的輸出訊號用來控制電荷補充單元的
操作狀態。此迴授電路之設計可根據不同的影像感測系統之需求，而設計成具有各
種不同響應曲線的迴授電路。 
3.1.2電路設計及其控制方式 
圖 3.2是本計畫所提出的感光像素之電路設計，在此以傳統的 linear integration 
mode APS為主要架構，外加二顆電晶體組成電荷補充機制，整個感光像素電路共
包含了五顆電晶體。新增的兩顆電晶體，我們定義其中一顆為電荷補充電晶體
（M3），另一顆為省電電晶體（M2），因為 M2 在 standby 時會持續產生電流，
M2配合 row select電晶體的時脈來操作，可以讓M3在 standby時不動作，以減少
額外的功率消耗。因為M3的 source voltage(Vs)即為光電二極體 N端的電壓 Vphoto，
因此電荷補充電晶體之閘極源極電位差 Vgs也就等於(Vg-Vphoto)，在低照光量的情況
下，由於 Vphoto比較高，所以此時(Vg-Vphoto)小於 Vt，因此M3為關閉狀態，此時電
路的操作狀態如圖 3.1(a)所示，可以讓感光像素在低照光量之下仍然維持 linear 
integration的操作 mode，而維持高靈敏度的優點；在高照光量的情況下，由於 Vphoto
會藉由較大的光電流來將光電二極體的 N 端電壓放電到比較低的位準，一旦
(Vg-Vphoto)大於 Vt時，M3就會開啟，此時電路的操作狀態如圖 3.1(b)所示，會使得
感光像素進入電荷補充模式，延緩飽和現象的發生。而為了達成如圖 3.1(c)所示的
迴授結構，並且要讓此迴授結構的設計能符合日常生活中影像感測的應用，我們設
計了如圖 3.3所示的迴授電路，其中電晶體M9為一 PMOS型態之 source follower，
電晶體M8則是作為此 source follower的 active loading之用，我們將電晶體M8之
閘極連接到一 PMOS反向放大器之輸出端，以增大輸出響應曲線之斜率，此 PMOS
反向放大器由兩顆電晶體組成，其中電晶體M7為主動負載，其閘極與汲極連接到
接地端，源極接到 PMOS反向放大器之輸出端，可作為 PMOS 反向放大器之輸出
負載，而另一顆電晶體M6則是負責將訊號反向放大，其閘極連接到像素輸出訊號
 10 
為了驗証電荷補充像素的可行性，我們採用 TSMC所提供的 2P4M 0.35 um 的
製程技術，下線了一顆 55 電荷補充型像素陣列的測試晶片。由於填充因子(fill 
factor)對影像感測器之影像品質影響很大，因此在光二極體的佈局設計上，須考量
金屬層對感光層的遮蔽，使光二極體能達到較高之感光面積，圖 3.7是下線晶片之
實際攝影圖。晶片測試系統架構圖如圖 3.8所示，利用一可調整之光源，並調整光
源之功率來調整光源之強度，並將光送入積分球，再由積分球將光線均勻的入射到
晶片及照度計，並藉由光照度計來監測光源照度，我們以 FPGA產生控制時脈，並
將重置訊號、控制訊號送入晶片中，最後再由示波器將訊號讀出並記錄。輸入多組
不同照度之光源，將量測訊號經數值分析後來驗証動態範圍的提升。所需量測儀器
如下: 
(1) 可調光源 
(2) 光纖 
(3) 積分球 
(4) 照度計 
(5) 脈波產生器 
(6) FPGA晶片 
(7) 示波器 
(8) 電源供應器 
量測結果如圖 3.9 所示，圖 3.9 中之曲線為電荷補充電晶體之閘極加以 0 伏
特之徧壓所量得之曲線，當徧壓為 0伏特時，電荷補充電晶體不動作，而圖中之
曲線分別為電荷補充像素以及傳統線性感光像素和對數積分像素所量得之曲
線，由圖中可看出光照度 10~5000 勒克斯(LUX)時，晶片在任何偏壓均具有線性
之響應，而在 5000~80000 勒克斯之光源下，此一特性可使晶片在高光照時，因
對光照響應度變小，使晶片在高光照區不飽合，因此可在照度 5000~ 80000勒克
斯的環境下，提供 75000勒克斯對數響應之影像感測。此量測結果發現：在中低
 12 
 
Charge
Supply
Mechanism
Output
Amplifier
Feedback
Control
Mechanism
Iphoto
Vphoto
Q
 
(c) 
圖 3.1 電荷補充模式架構簡圖 
(a) 傳統線性積分模式像素 
          (b) 本計畫所提出之電荷補充模式像素 
          (c) 加上迴授機制之電荷補充模式像素 
 
 
 14 
Row 
Select
hv
Reset
Vdd
Vdd
Vdd
M1
M2
M3
M4
M5
M6
M7
M8
M9
Feedback 
Output
Pixel 
Outpu
t
Vdd
Vdd
loading
C
D
S
D
i
f
f
e
r
e
n
t
i
a
l
 
A
m
p
l
i
f
i
e
r
Signal 
Output
 
圖 3.4 整體電荷補充電路架構 
 
圖 3.5 三種不同架構的像素之模擬比較 
 16 
Optical
Fiber
 
圖 3.8 量測系統的架構圖 
 
 
圖 3.9 量測結果 
 
 18 
與比較，並成功的解釋了維度數目對於頻譜響應的影響及其成因，而在多維度的分
析方式上，一般都是利用載子轉換率以及連續方程式並配合 Poisson’s 方程式來求
解，因為這種作法考慮了非均勻摻雜的條件來進行研究，所以可以得到很準確的結
果，但此種方法因為必須利用複雜的數值方法來求其數值解，因此在應用上大多會
配合個人電腦程式來使用在相關的模擬軟體，例如用於製程模擬的MEDICI或是用
來設計太陽電池結構的 PC-1D都是很成功且實用的軟體，而 Hideki更分別於 1997
以及 2003提出了利用 SPECTRA配合 TOCCATA來針對 CCD以及 CMOS製程的
像素進行 3-D的光電轉換特性模擬。對於光電二極體在感測陣列的應用而言，2-D
以及 3-D的分析固然重要，在本計畫執行過程中，我們先針對 1-D的分析方式提出
一種比較簡便而且能同時保有準確及合理性的頻譜響應之分析及推導方式，而無人
所提出之推導方式及觀念將來若要擴展至接面結構更為複雜的光電二極體或是
2-D 以及 3-D 的應用時也將一併適用。我們採用如圖 3.10(a)所示的 N- well_P- 
epitaxial_P+ substrate結構的 CMOS 光電二極體來進行推導，因為此種光電二極體
的接面結構剛好涵蓋了所有不同的邊界條件，包括了同質接面、異質接面、頂端與
底部四種邊界條件，因此其推導方式若要應用如圖 3.10 (b)~ 3.10 (e)所示的各種不
同光電二極體結構也一併適用。 
 
(a) 
 20 
電容，此電容值通常為 130fF，而不同廠商有不同設計值，也有最大值達到 300fF
之情況。而另外除了因量測之方便使用點測方式外，一般光電接收器亦需考慮到
PAD、bonding wire以及 PCB效應對其 10Gbps高速訊號傳輸之阻抗匹配所產生的
影響。在年度本計畫中我們分別發展出各項電路機制以克服上述之困難點達成
10bps之光通訊互連應用，在本計畫我們設計了一單端轉阻放大器與差動轉阻放大
器，以下將分別敘述其原理與下線後量測之各種效能討論。 
 
 3.3.1 單級轉阻放大器 
首先在光電二極體寄生電容之補償與高速電路設計上我們設計之如圖 3.11 之
單級轉導放大器電路架構，此架構包含將電流訊號轉換成電壓之轉阻級、將電壓訊
號放大並提供適當電流驅動輸出級之增益級，最後為驅動外部 50Ω電阻之輸出級。 
3.3.1.1單級轉阻放大器轉阻級: 
轉阻輸入級是利用 modified RGC 組態補償光電二極體之電容，在此電路中
modified RGC 主要是改進 RGC 組態在低操作電壓時之消耗較大頭部空間(head 
room)之影響，掛載一 PMOS source follower，使整個電路輸出偏壓點由原先 RGC
組態之 ( ).2 satdsth VV − 降低到 2 ( ).satdsV ，此效果除了減小頭部空間之消耗外，輸出之負載
電阻值之加大也增加了其增益值。其電路架構圖如圖 3.12所示。  
3.3.1.2 單級轉阻放大器增益級: 
而在增益級部分則是應用了雙 -三階主動式迴授之機制拉高高頻帶
5GHz~8GHz之頻段如圖 3.13所示，使得訊號能高速傳輸並放大整個電路頻寬可達
7.2GHz，並且工作速度達到 10Gb/s。而圖 3.14為雙-三階主動式迴授電路架構圖。
另外圖 3.15為此單端轉阻放大器之整體電路圖。 
3.3.1.3 單級轉阻放大器輸出級: 
而在最後訊號輸出時由於有 pad以及打線電感效應，因此我們需要適當選擇負
載電阻值，才能高速傳導訊號。如圖 3.16所示為 open drain方式之輸出及電路架構，
 22 
之目的。而圖 3.20為混合式主動迴授電路之電路架構圖。 
3.3.2.3差動轉阻放大器輸出級: 
而在最後訊號輸出時由於有 pad 以及打線電感效應，此將降低電路之頻寬與
效能，而我們在實際下線單端轉阻放大器並量測中發現使用 open drain架構由於需
用到外接元件，其外接元件之變異性與焊接之各種非理想效果使得 noise過大，因
此在差動轉阻放大器中輸出級之設計上我們採用所謂打線補償之方式，如圖 3.21
所示，由於電路在實際產品應用上均必須以 wire bonding輸出，尤其是輸出級電路
即使是因為量測方便而使用 on wafer方式測得良好之效能，但若以打線出來量測將
有可能降低電路效能。有鑑於此，我們利用額外兩個 pad(大小為 66x66um，實際上
可因打線線徑而更小)，將輸出級差動放大器之兩端 power 外接打線，如以一來可
將此打線效應視為 inductor peaking，進而來補償訊號端輸出因為打線效應而降低之
頻寬。圖 3.22 為不同之訊號端打線長度與與 power 端打線長度所造成輸出級之頻
寬影響，由圖中可知即使打線長度有 1mm之誤差，均不會影響整體頻寬。此項架
構可運用於不止轉阻放大器之輸出，限制放大器，或是其他需寬頻之輸出均可採
用，其應用範圍分常廣泛。 
3.3.3 量測考量與結果分析： 
在量測考量部分，我們採用 chip-on-board方式做量測以驗證打線補償機制之效
能，由於電路操作於 10Gbps頻寬需為 10GHz以上，一般 FR4 材質之電路版將不
符合此規格之需求。因此我們採用 Rogers 公司之高頻用電路基版 RO4003 系列，
其介電係數對頻率之變動關係如圖 3.23所示，可達 10GHz以上之頻寬。另外為了
量測之方便，我們利用圖 3.24 之電路將輸入之電壓訊號轉換成等效之電流訊號以
代替光電二極體之光電流訊號，如此一來可以 pattern generator 產生 231-1 PRBS訊
號來觀察電路之眼狀圖。而在頻率響應之量測上我們使用網路分析儀量測其 S21
參數即為頻率響應。在單端轉阻放大器之量測上，我們利用 RO4003高頻版製作如
圖 3.25之 PCB圖，而外部焊接上 surface mounded devcie如電阻，電感等，其量測
 24 
VDD
VDD
VDD
Iin
Vout
Vtune M1 M2
Rf
R1
P- type source fellow
X
Y
S1
S2
M3
R2
Rp
Z
M4
 
圖 3.12 用於轉阻放大器之 RGC架構 
 26 
Input
Output
Three-order active 
feedback
Input buffer
X
A1 A2 A3 A4
Af1
Af2
Y
Three-order active 
feedback
 
圖 3.14 雙-三階主動式迴授架構圖 
 
 
 28 
 
圖 3.17 單端轉阻放大器頻率響應圖 
 
 
 
圖 3.18 差動轉阻放大器架構圖 
 
m3
freq=
m3=61.643
129.9MHz
m2
freq=
m2=58.691
7.742GHz
1E9 1E101E8 2E10
20
40
60
0
70
freq, Hz
dB
(A
v
)
m3 m2
 30 
 
圖 3.20 混合式主動迴授電路架構圖 
 
 32 
1E101E9 4E10
-4
-3
-2
-1
0
1
2
3
4
-5
5
freq, Hz
dB
(A
v
2)
 
圖 3.22 不同長度之打線補償電路頻率分析圖 
 
 
圖 3.23 Rogers公司之高頻電路版介電系數與頻率之響應圖[22] 
 
 34 
 
 
圖 3.26單級轉阻放大器眼狀圖(10Gbps) 
 
 
 
 36 
 
(b) 
圖 3.27 差動轉阻放大器量測眼狀圖(a) 5Gbps 
(b) 10Gbps 
 
 38 
 
圖 3.29差動轉阻放大器量測眼狀圖(使用 20um, 4~5mm金線 bonding wire) 
 40 
 
圖 3.31 差動轉阻放大器之 group delay 
 
 
 42 
 
(b) 
圖 3.33 (a)單端轉阻放大器佈局圖(b) 差動轉阻放大器佈局圖 
 
 
 
 
 
 
 
 
 
 
 
 
 44 
四、結果與討論 
我們利用 TSMC所提供的 2P4M 0.35 um CMOS的製程技術，製作了一顆 55 
電荷補充型像素陣列之測試晶片，量測結果證實了電荷補充方式確實能有效的提高
影像感測器的動態範圍，我們所提出之架構，無須外加控制訊號，即可達成線性模
式和電荷補充的切換，而且調整時脈控制即可配合 CDS電路來消除 FPN，此種方
法既可提高動態範圍，並且能有效的降低電路在設計以及操作上的複雜度。在這部
分面的研究成果，本計畫利用的研究成果，目前已經完成的期刊論文的撰寫，未來
將投稿至 IEEE Journal of Solid State Circuits；而在電荷補充型像素電路的研究成果
上，我們目前已經通過台灣專利之申請，而美國專利也正在審查當中，而且本技術
也於 2005 IEEE Midwest Symposium on Circuits and Systems發表了相關的會議論
文，同時此論文也獲選參加該會議最佳學生論文獎的決賽。而在期刊論文方面，我
們針對 CMOS 光電二極體的頻譜響應所推導之模型，目前已經投稿至 IEEE 
Transaction on Electron Devices。
在晶片光互連與光通訊方面，我們已經提出用於光電接收電路之轉阻放大器，
利用 0.18um CMOS 製程設計出光電接收器，在下線量測得到之結果可工作於
10Gbps，由本計畫所設計之差動轉阻放大器與跟其他論文之比較中可發現我們所
設計之電路有著不錯之效能，但消耗之晶片面積卻更小，這將有利於往後在 SOC
設計中與後級處理電路如 CDR、MUX之整合。而本年度我們所設計光電接收器之
創新設計除了在 2005 IEEE Midwest Symposium on Circuits and Systems會議與 2006 
International Symposim on Circuits and Systems會議發表外，目前已針對此計畫所研
發之高速、無 on-chip電感之 OEIC投稿期刊論文 JSSCC，另外我們亦同時著手研
究利用光電接收器所開發出來之電路機制來設計出高輸出電壓與電流振幅之雷射
二極體驅動電路，此外並持續研究將此設計提升至更先進的 CMOS 製程，希冀將
能進一步發展出 40Gb/s之光電接收模組。 
 
 46 
[8] Neil Savage, “Linking with light,” IEEE Spectrum, vol. 39, no. 8, pp. 32-36, Aug 
2002. 
[9] Sung M. Park, Jaeseo Lee and Hoi-Jun Yoo, “1-Gb/s 80-dBΩ  fully differential 
CMOS transimpedance amplifier in multichip on oxide technology for optical 
interconnects,” IEEE Journal of Solid-State Circuits, vol. 39,  iss. 6,  pp. 971-974, 
June 2004. 
[10] S. Galal and B. Razavi, “Broadband ESD protection circuit in CMOS technology,” 
Digest of IEEE ISSCC, pp. 182-183, Feb. 2003. 
[11] S. Galal and B. Razavi, “10GB/s limiting amplifier and laser/modulator driver in 
0.18um CMOS technology,” Digest of IEEE ISSCC, pp. 188-189, Feb. 2003. 
[12] E. Sackinger and W. C. Fischer, “A 3-GHz 32-db CMOS limiting amplifier for 
SONET OC-48 receiver,” IEEE J. Solid-State Circuits, vol. 35, pp. 1884-1888, Dec. 
2000. 
[13] B. Razavi, Design of Integrated Circuits for Optical Communication, NY: 
McGraw-Hill, 2003. 
[14] Chia-Hsin Wu, Chih-Hun Lee, Wei-Sheng Chen and Shen-Iuan Liu, “CMOS 
wideband amplifiers using multiple inductive-series peaking technique,” IEEE 
Journal of Solid-State Circuits, vol. 40,  iss. 2,  pp. 548-552, Feb. 2005. 
[15] M. Sanduleanu and E. Stikvoort, “Inductor-less, 10Gb/s limiter with 10mV 
sensitivity and offset/temperature compensation in baseline CMOS18,” Proc. of the 
29th European Solid-State Circuits Conference, pp. 153-156, 2003.  
[16] Cheng-Ta Chan, and Oscal. T.-C. Chen, “A 10Gb/s CMOS Optical Receiver Using 
Modified Regulated Cascode Scheme,” Proc. of IEEE MWSCAS, Aug. 2005. 
[17] B. Analui and A. Hajimiri, “Bandwidth enhancement for transimpedance 
amplifiers,” IEEE Journal of Solid-State Circuits, vol. 39, iss. 8, pp. 1263-1270, 
Aug. 2004. 
[18] 台灣專利，證書號 207088，針對頻譜具有平坦或選擇響應之可調式光電二極
體架構方法與裝置，並將送審美國專利。 
