TimeQuest Timing Analyzer report for g07_lab2
Fri Oct 06 14:56:41 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Minimum Pulse Width: 'clock'
 12. Setup Times
 13. Hold Times
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Propagation Delay
 17. Minimum Propagation Delay
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Minimum Pulse Width: 'clock'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Progagation Delay
 36. Minimum Progagation Delay
 37. Clock Transfers
 38. Report TCCS
 39. Report RSKM
 40. Unconstrained Paths
 41. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; g07_lab2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.814 ; -45.167               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.814 ; 0.500        ; 2.314          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.814 ; 0.500        ; 2.314          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock ; Rise       ; clock                                                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|lut1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|lut1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|lut1|altsyncram_component|auto_generated|ram_block1a16|clk0                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|lut1|altsyncram_component|auto_generated|ram_block1a16|clk0                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N[*]      ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  N[0]     ; clock      ; 4.695 ; 4.695 ; Rise       ; clock           ;
;  N[1]     ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  N[2]     ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  N[3]     ; clock      ; 4.820 ; 4.820 ; Rise       ; clock           ;
;  N[4]     ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  N[5]     ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N[*]      ; clock      ; -3.149 ; -3.149 ; Rise       ; clock           ;
;  N[0]     ; clock      ; -4.126 ; -4.126 ; Rise       ; clock           ;
;  N[1]     ; clock      ; -4.129 ; -4.129 ; Rise       ; clock           ;
;  N[2]     ; clock      ; -4.519 ; -4.519 ; Rise       ; clock           ;
;  N[3]     ; clock      ; -4.140 ; -4.140 ; Rise       ; clock           ;
;  N[4]     ; clock      ; -4.110 ; -4.110 ; Rise       ; clock           ;
;  N[5]     ; clock      ; -3.149 ; -3.149 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; P_EN[*]   ; clock      ; 12.389 ; 12.389 ; Rise       ; clock           ;
;  P_EN[0]  ; clock      ; 11.193 ; 11.193 ; Rise       ; clock           ;
;  P_EN[1]  ; clock      ; 11.496 ; 11.496 ; Rise       ; clock           ;
;  P_EN[2]  ; clock      ; 10.845 ; 10.845 ; Rise       ; clock           ;
;  P_EN[3]  ; clock      ; 11.997 ; 11.997 ; Rise       ; clock           ;
;  P_EN[4]  ; clock      ; 11.271 ; 11.271 ; Rise       ; clock           ;
;  P_EN[5]  ; clock      ; 10.603 ; 10.603 ; Rise       ; clock           ;
;  P_EN[6]  ; clock      ; 11.432 ; 11.432 ; Rise       ; clock           ;
;  P_EN[7]  ; clock      ; 10.627 ; 10.627 ; Rise       ; clock           ;
;  P_EN[8]  ; clock      ; 11.578 ; 11.578 ; Rise       ; clock           ;
;  P_EN[9]  ; clock      ; 11.573 ; 11.573 ; Rise       ; clock           ;
;  P_EN[10] ; clock      ; 11.951 ; 11.951 ; Rise       ; clock           ;
;  P_EN[11] ; clock      ; 11.610 ; 11.610 ; Rise       ; clock           ;
;  P_EN[12] ; clock      ; 12.018 ; 12.018 ; Rise       ; clock           ;
;  P_EN[13] ; clock      ; 11.552 ; 11.552 ; Rise       ; clock           ;
;  P_EN[14] ; clock      ; 11.466 ; 11.466 ; Rise       ; clock           ;
;  P_EN[15] ; clock      ; 11.231 ; 11.231 ; Rise       ; clock           ;
;  P_EN[16] ; clock      ; 10.478 ; 10.478 ; Rise       ; clock           ;
;  P_EN[17] ; clock      ; 11.017 ; 11.017 ; Rise       ; clock           ;
;  P_EN[18] ; clock      ; 11.062 ; 11.062 ; Rise       ; clock           ;
;  P_EN[19] ; clock      ; 10.897 ; 10.897 ; Rise       ; clock           ;
;  P_EN[20] ; clock      ; 10.469 ; 10.469 ; Rise       ; clock           ;
;  P_EN[21] ; clock      ; 10.544 ; 10.544 ; Rise       ; clock           ;
;  P_EN[22] ; clock      ; 10.765 ; 10.765 ; Rise       ; clock           ;
;  P_EN[23] ; clock      ; 10.462 ; 10.462 ; Rise       ; clock           ;
;  P_EN[24] ; clock      ; 10.763 ; 10.763 ; Rise       ; clock           ;
;  P_EN[25] ; clock      ; 11.293 ; 11.293 ; Rise       ; clock           ;
;  P_EN[26] ; clock      ; 11.325 ; 11.325 ; Rise       ; clock           ;
;  P_EN[27] ; clock      ; 11.294 ; 11.294 ; Rise       ; clock           ;
;  P_EN[28] ; clock      ; 11.604 ; 11.604 ; Rise       ; clock           ;
;  P_EN[29] ; clock      ; 10.490 ; 10.490 ; Rise       ; clock           ;
;  P_EN[30] ; clock      ; 10.950 ; 10.950 ; Rise       ; clock           ;
;  P_EN[31] ; clock      ; 10.483 ; 10.483 ; Rise       ; clock           ;
;  P_EN[32] ; clock      ; 11.036 ; 11.036 ; Rise       ; clock           ;
;  P_EN[33] ; clock      ; 10.215 ; 10.215 ; Rise       ; clock           ;
;  P_EN[34] ; clock      ; 10.493 ; 10.493 ; Rise       ; clock           ;
;  P_EN[35] ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  P_EN[36] ; clock      ; 10.858 ; 10.858 ; Rise       ; clock           ;
;  P_EN[37] ; clock      ; 10.742 ; 10.742 ; Rise       ; clock           ;
;  P_EN[38] ; clock      ; 10.796 ; 10.796 ; Rise       ; clock           ;
;  P_EN[39] ; clock      ; 11.582 ; 11.582 ; Rise       ; clock           ;
;  P_EN[40] ; clock      ; 10.757 ; 10.757 ; Rise       ; clock           ;
;  P_EN[41] ; clock      ; 11.054 ; 11.054 ; Rise       ; clock           ;
;  P_EN[42] ; clock      ; 10.761 ; 10.761 ; Rise       ; clock           ;
;  P_EN[43] ; clock      ; 10.777 ; 10.777 ; Rise       ; clock           ;
;  P_EN[44] ; clock      ; 10.215 ; 10.215 ; Rise       ; clock           ;
;  P_EN[45] ; clock      ; 10.472 ; 10.472 ; Rise       ; clock           ;
;  P_EN[46] ; clock      ; 10.773 ; 10.773 ; Rise       ; clock           ;
;  P_EN[47] ; clock      ; 10.443 ; 10.443 ; Rise       ; clock           ;
;  P_EN[48] ; clock      ; 10.451 ; 10.451 ; Rise       ; clock           ;
;  P_EN[49] ; clock      ; 12.389 ; 12.389 ; Rise       ; clock           ;
;  P_EN[50] ; clock      ; 10.549 ; 10.549 ; Rise       ; clock           ;
;  P_EN[51] ; clock      ; 11.363 ; 11.363 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; P_EN[*]   ; clock      ; 10.215 ; 10.215 ; Rise       ; clock           ;
;  P_EN[0]  ; clock      ; 11.193 ; 11.193 ; Rise       ; clock           ;
;  P_EN[1]  ; clock      ; 11.496 ; 11.496 ; Rise       ; clock           ;
;  P_EN[2]  ; clock      ; 10.845 ; 10.845 ; Rise       ; clock           ;
;  P_EN[3]  ; clock      ; 11.997 ; 11.997 ; Rise       ; clock           ;
;  P_EN[4]  ; clock      ; 11.271 ; 11.271 ; Rise       ; clock           ;
;  P_EN[5]  ; clock      ; 10.603 ; 10.603 ; Rise       ; clock           ;
;  P_EN[6]  ; clock      ; 11.432 ; 11.432 ; Rise       ; clock           ;
;  P_EN[7]  ; clock      ; 10.627 ; 10.627 ; Rise       ; clock           ;
;  P_EN[8]  ; clock      ; 11.578 ; 11.578 ; Rise       ; clock           ;
;  P_EN[9]  ; clock      ; 11.573 ; 11.573 ; Rise       ; clock           ;
;  P_EN[10] ; clock      ; 11.951 ; 11.951 ; Rise       ; clock           ;
;  P_EN[11] ; clock      ; 11.610 ; 11.610 ; Rise       ; clock           ;
;  P_EN[12] ; clock      ; 12.018 ; 12.018 ; Rise       ; clock           ;
;  P_EN[13] ; clock      ; 11.552 ; 11.552 ; Rise       ; clock           ;
;  P_EN[14] ; clock      ; 11.466 ; 11.466 ; Rise       ; clock           ;
;  P_EN[15] ; clock      ; 11.231 ; 11.231 ; Rise       ; clock           ;
;  P_EN[16] ; clock      ; 10.478 ; 10.478 ; Rise       ; clock           ;
;  P_EN[17] ; clock      ; 11.017 ; 11.017 ; Rise       ; clock           ;
;  P_EN[18] ; clock      ; 11.062 ; 11.062 ; Rise       ; clock           ;
;  P_EN[19] ; clock      ; 10.897 ; 10.897 ; Rise       ; clock           ;
;  P_EN[20] ; clock      ; 10.469 ; 10.469 ; Rise       ; clock           ;
;  P_EN[21] ; clock      ; 10.544 ; 10.544 ; Rise       ; clock           ;
;  P_EN[22] ; clock      ; 10.765 ; 10.765 ; Rise       ; clock           ;
;  P_EN[23] ; clock      ; 10.462 ; 10.462 ; Rise       ; clock           ;
;  P_EN[24] ; clock      ; 10.763 ; 10.763 ; Rise       ; clock           ;
;  P_EN[25] ; clock      ; 11.293 ; 11.293 ; Rise       ; clock           ;
;  P_EN[26] ; clock      ; 11.325 ; 11.325 ; Rise       ; clock           ;
;  P_EN[27] ; clock      ; 11.294 ; 11.294 ; Rise       ; clock           ;
;  P_EN[28] ; clock      ; 11.604 ; 11.604 ; Rise       ; clock           ;
;  P_EN[29] ; clock      ; 10.490 ; 10.490 ; Rise       ; clock           ;
;  P_EN[30] ; clock      ; 10.950 ; 10.950 ; Rise       ; clock           ;
;  P_EN[31] ; clock      ; 10.483 ; 10.483 ; Rise       ; clock           ;
;  P_EN[32] ; clock      ; 11.036 ; 11.036 ; Rise       ; clock           ;
;  P_EN[33] ; clock      ; 10.215 ; 10.215 ; Rise       ; clock           ;
;  P_EN[34] ; clock      ; 10.493 ; 10.493 ; Rise       ; clock           ;
;  P_EN[35] ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  P_EN[36] ; clock      ; 10.858 ; 10.858 ; Rise       ; clock           ;
;  P_EN[37] ; clock      ; 10.742 ; 10.742 ; Rise       ; clock           ;
;  P_EN[38] ; clock      ; 10.796 ; 10.796 ; Rise       ; clock           ;
;  P_EN[39] ; clock      ; 11.582 ; 11.582 ; Rise       ; clock           ;
;  P_EN[40] ; clock      ; 10.757 ; 10.757 ; Rise       ; clock           ;
;  P_EN[41] ; clock      ; 11.054 ; 11.054 ; Rise       ; clock           ;
;  P_EN[42] ; clock      ; 10.761 ; 10.761 ; Rise       ; clock           ;
;  P_EN[43] ; clock      ; 10.777 ; 10.777 ; Rise       ; clock           ;
;  P_EN[44] ; clock      ; 10.215 ; 10.215 ; Rise       ; clock           ;
;  P_EN[45] ; clock      ; 10.472 ; 10.472 ; Rise       ; clock           ;
;  P_EN[46] ; clock      ; 10.773 ; 10.773 ; Rise       ; clock           ;
;  P_EN[47] ; clock      ; 10.443 ; 10.443 ; Rise       ; clock           ;
;  P_EN[48] ; clock      ; 10.451 ; 10.451 ; Rise       ; clock           ;
;  P_EN[49] ; clock      ; 12.389 ; 12.389 ; Rise       ; clock           ;
;  P_EN[50] ; clock      ; 10.549 ; 10.549 ; Rise       ; clock           ;
;  P_EN[51] ; clock      ; 11.363 ; 11.363 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; code[0]    ; segment[0]  ; 11.019 ; 11.019 ; 11.019 ; 11.019 ;
; code[0]    ; segment[1]  ; 10.843 ; 10.843 ; 10.843 ; 10.843 ;
; code[0]    ; segment[2]  ; 11.184 ; 11.184 ; 11.184 ; 11.184 ;
; code[0]    ; segment[3]  ; 10.996 ; 10.996 ; 10.996 ; 10.996 ;
; code[0]    ; segment[4]  ; 11.261 ; 11.261 ; 11.261 ; 11.261 ;
; code[0]    ; segment[5]  ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; code[0]    ; segment[6]  ; 10.987 ; 10.987 ; 10.987 ; 10.987 ;
; code[1]    ; segment[0]  ; 10.798 ; 10.798 ; 10.798 ; 10.798 ;
; code[1]    ; segment[1]  ; 10.620 ; 10.620 ; 10.620 ; 10.620 ;
; code[1]    ; segment[2]  ; 10.960 ; 10.960 ; 10.960 ; 10.960 ;
; code[1]    ; segment[3]  ; 10.769 ; 10.769 ; 10.769 ; 10.769 ;
; code[1]    ; segment[4]  ; 11.043 ; 11.043 ; 11.043 ; 11.043 ;
; code[1]    ; segment[5]  ; 10.483 ; 10.483 ; 10.483 ; 10.483 ;
; code[1]    ; segment[6]  ; 10.763 ; 10.763 ; 10.763 ; 10.763 ;
; code[2]    ; segment[0]  ; 10.783 ; 10.783 ; 10.783 ; 10.783 ;
; code[2]    ; segment[1]  ; 10.140 ;        ;        ; 10.140 ;
; code[2]    ; segment[2]  ; 10.477 ; 10.477 ; 10.477 ; 10.477 ;
; code[2]    ; segment[3]  ; 9.978  ; 9.978  ; 9.978  ; 9.978  ;
; code[2]    ; segment[4]  ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; code[2]    ; segment[5]  ; 10.465 ; 10.465 ; 10.465 ; 10.465 ;
; code[2]    ; segment[6]  ; 10.763 ; 10.763 ; 10.763 ; 10.763 ;
; code[3]    ; segment[0]  ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; code[3]    ; segment[1]  ; 10.944 ; 10.944 ; 10.944 ; 10.944 ;
; code[3]    ; segment[2]  ; 11.282 ; 11.282 ; 11.282 ; 11.282 ;
; code[3]    ; segment[3]  ; 11.095 ; 11.095 ; 11.095 ; 11.095 ;
; code[3]    ; segment[4]  ; 10.217 ; 10.217 ; 10.217 ; 10.217 ;
; code[3]    ; segment[5]  ; 10.344 ; 10.344 ; 10.344 ; 10.344 ;
; code[3]    ; segment[6]  ; 11.320 ; 11.320 ; 11.320 ; 11.320 ;
; mode       ; segment[0]  ; 11.143 ; 11.143 ; 11.143 ; 11.143 ;
; mode       ; segment[1]  ; 11.003 ; 11.003 ; 11.003 ; 11.003 ;
; mode       ; segment[2]  ; 11.349 ; 11.349 ; 11.349 ; 11.349 ;
; mode       ; segment[3]  ; 11.148 ; 11.148 ; 11.148 ; 11.148 ;
; mode       ; segment[4]  ; 11.419 ; 11.419 ; 11.419 ; 11.419 ;
; mode       ; segment[5]  ; 10.859 ; 10.859 ; 10.859 ; 10.859 ;
; mode       ; segment[6]  ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; code[0]    ; segment[0]  ; 10.682 ; 11.019 ; 11.019 ; 10.682 ;
; code[0]    ; segment[1]  ; 10.843 ; 10.843 ; 10.843 ; 10.843 ;
; code[0]    ; segment[2]  ; 11.184 ; 11.184 ; 11.184 ; 11.184 ;
; code[0]    ; segment[3]  ; 10.688 ; 10.688 ; 10.688 ; 10.688 ;
; code[0]    ; segment[4]  ; 10.886 ; 10.886 ; 10.886 ; 10.886 ;
; code[0]    ; segment[5]  ; 10.243 ; 10.243 ; 10.243 ; 10.243 ;
; code[0]    ; segment[6]  ; 10.847 ; 10.847 ; 10.847 ; 10.847 ;
; code[1]    ; segment[0]  ; 10.459 ; 10.459 ; 10.459 ; 10.459 ;
; code[1]    ; segment[1]  ; 10.491 ; 10.620 ; 10.620 ; 10.491 ;
; code[1]    ; segment[2]  ; 10.960 ; 10.960 ; 10.960 ; 10.960 ;
; code[1]    ; segment[3]  ; 10.469 ; 10.469 ; 10.469 ; 10.469 ;
; code[1]    ; segment[4]  ; 10.662 ; 10.662 ; 10.662 ; 10.662 ;
; code[1]    ; segment[5]  ; 10.483 ; 10.483 ; 10.483 ; 10.483 ;
; code[1]    ; segment[6]  ; 10.623 ; 10.623 ; 10.623 ; 10.623 ;
; code[2]    ; segment[0]  ; 10.455 ; 10.455 ; 10.455 ; 10.455 ;
; code[2]    ; segment[1]  ; 10.140 ;        ;        ; 10.140 ;
; code[2]    ; segment[2]  ; 10.477 ; 10.477 ; 10.477 ; 10.477 ;
; code[2]    ; segment[3]  ; 9.978  ; 9.978  ; 9.978  ; 9.978  ;
; code[2]    ; segment[4]  ; 10.661 ; 10.661 ; 10.661 ; 10.661 ;
; code[2]    ; segment[5]  ; 10.465 ; 10.465 ; 10.465 ; 10.465 ;
; code[2]    ; segment[6]  ; 10.616 ; 10.616 ; 10.616 ; 10.616 ;
; code[3]    ; segment[0]  ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; code[3]    ; segment[1]  ; 10.707 ; 10.944 ; 10.944 ; 10.707 ;
; code[3]    ; segment[2]  ; 11.051 ; 11.051 ; 11.051 ; 11.051 ;
; code[3]    ; segment[3]  ; 10.792 ; 10.792 ; 10.792 ; 10.792 ;
; code[3]    ; segment[4]  ; 10.217 ; 10.217 ; 10.217 ; 10.217 ;
; code[3]    ; segment[5]  ; 10.344 ; 10.344 ; 10.344 ; 10.344 ;
; code[3]    ; segment[6]  ; 11.183 ; 11.183 ; 11.183 ; 11.183 ;
; mode       ; segment[0]  ; 10.854 ; 11.143 ; 11.143 ; 10.854 ;
; mode       ; segment[1]  ; 11.003 ; 11.003 ; 11.003 ; 11.003 ;
; mode       ; segment[2]  ; 11.349 ; 11.349 ; 11.349 ; 11.349 ;
; mode       ; segment[3]  ; 10.854 ; 10.854 ; 10.854 ; 10.854 ;
; mode       ; segment[4]  ; 11.056 ; 11.056 ; 11.056 ; 11.056 ;
; mode       ; segment[5]  ; 10.392 ; 10.859 ; 10.859 ; 10.392 ;
; mode       ; segment[6]  ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.423 ; -35.532               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; g07_pop_enable:inst1|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                                                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                                                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                                                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|lut1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|lut1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst1|lut1|altsyncram_component|auto_generated|ram_block1a16|clk0                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst1|lut1|altsyncram_component|auto_generated|ram_block1a16|clk0                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N[*]      ; clock      ; 2.174 ; 2.174 ; Rise       ; clock           ;
;  N[0]     ; clock      ; 2.081 ; 2.081 ; Rise       ; clock           ;
;  N[1]     ; clock      ; 2.009 ; 2.009 ; Rise       ; clock           ;
;  N[2]     ; clock      ; 2.174 ; 2.174 ; Rise       ; clock           ;
;  N[3]     ; clock      ; 2.160 ; 2.160 ; Rise       ; clock           ;
;  N[4]     ; clock      ; 1.986 ; 1.986 ; Rise       ; clock           ;
;  N[5]     ; clock      ; 1.713 ; 1.713 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N[*]      ; clock      ; -1.382 ; -1.382 ; Rise       ; clock           ;
;  N[0]     ; clock      ; -1.842 ; -1.842 ; Rise       ; clock           ;
;  N[1]     ; clock      ; -1.849 ; -1.849 ; Rise       ; clock           ;
;  N[2]     ; clock      ; -2.016 ; -2.016 ; Rise       ; clock           ;
;  N[3]     ; clock      ; -1.864 ; -1.864 ; Rise       ; clock           ;
;  N[4]     ; clock      ; -1.830 ; -1.830 ; Rise       ; clock           ;
;  N[5]     ; clock      ; -1.382 ; -1.382 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; P_EN[*]   ; clock      ; 6.603 ; 6.603 ; Rise       ; clock           ;
;  P_EN[0]  ; clock      ; 5.993 ; 5.993 ; Rise       ; clock           ;
;  P_EN[1]  ; clock      ; 6.245 ; 6.245 ; Rise       ; clock           ;
;  P_EN[2]  ; clock      ; 5.887 ; 5.887 ; Rise       ; clock           ;
;  P_EN[3]  ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  P_EN[4]  ; clock      ; 6.014 ; 6.014 ; Rise       ; clock           ;
;  P_EN[5]  ; clock      ; 5.805 ; 5.805 ; Rise       ; clock           ;
;  P_EN[6]  ; clock      ; 6.120 ; 6.120 ; Rise       ; clock           ;
;  P_EN[7]  ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  P_EN[8]  ; clock      ; 6.155 ; 6.155 ; Rise       ; clock           ;
;  P_EN[9]  ; clock      ; 6.148 ; 6.148 ; Rise       ; clock           ;
;  P_EN[10] ; clock      ; 6.394 ; 6.394 ; Rise       ; clock           ;
;  P_EN[11] ; clock      ; 6.169 ; 6.169 ; Rise       ; clock           ;
;  P_EN[12] ; clock      ; 6.449 ; 6.449 ; Rise       ; clock           ;
;  P_EN[13] ; clock      ; 6.127 ; 6.127 ; Rise       ; clock           ;
;  P_EN[14] ; clock      ; 6.184 ; 6.184 ; Rise       ; clock           ;
;  P_EN[15] ; clock      ; 6.018 ; 6.018 ; Rise       ; clock           ;
;  P_EN[16] ; clock      ; 5.782 ; 5.782 ; Rise       ; clock           ;
;  P_EN[17] ; clock      ; 6.028 ; 6.028 ; Rise       ; clock           ;
;  P_EN[18] ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
;  P_EN[19] ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  P_EN[20] ; clock      ; 5.778 ; 5.778 ; Rise       ; clock           ;
;  P_EN[21] ; clock      ; 5.827 ; 5.827 ; Rise       ; clock           ;
;  P_EN[22] ; clock      ; 5.903 ; 5.903 ; Rise       ; clock           ;
;  P_EN[23] ; clock      ; 5.768 ; 5.768 ; Rise       ; clock           ;
;  P_EN[24] ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  P_EN[25] ; clock      ; 6.079 ; 6.079 ; Rise       ; clock           ;
;  P_EN[26] ; clock      ; 6.110 ; 6.110 ; Rise       ; clock           ;
;  P_EN[27] ; clock      ; 6.079 ; 6.079 ; Rise       ; clock           ;
;  P_EN[28] ; clock      ; 6.214 ; 6.214 ; Rise       ; clock           ;
;  P_EN[29] ; clock      ; 5.795 ; 5.795 ; Rise       ; clock           ;
;  P_EN[30] ; clock      ; 5.990 ; 5.990 ; Rise       ; clock           ;
;  P_EN[31] ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  P_EN[32] ; clock      ; 5.999 ; 5.999 ; Rise       ; clock           ;
;  P_EN[33] ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  P_EN[34] ; clock      ; 5.791 ; 5.791 ; Rise       ; clock           ;
;  P_EN[35] ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
;  P_EN[36] ; clock      ; 5.957 ; 5.957 ; Rise       ; clock           ;
;  P_EN[37] ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  P_EN[38] ; clock      ; 5.917 ; 5.917 ; Rise       ; clock           ;
;  P_EN[39] ; clock      ; 6.248 ; 6.248 ; Rise       ; clock           ;
;  P_EN[40] ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  P_EN[41] ; clock      ; 6.010 ; 6.010 ; Rise       ; clock           ;
;  P_EN[42] ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  P_EN[43] ; clock      ; 5.901 ; 5.901 ; Rise       ; clock           ;
;  P_EN[44] ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  P_EN[45] ; clock      ; 5.782 ; 5.782 ; Rise       ; clock           ;
;  P_EN[46] ; clock      ; 5.910 ; 5.910 ; Rise       ; clock           ;
;  P_EN[47] ; clock      ; 5.753 ; 5.753 ; Rise       ; clock           ;
;  P_EN[48] ; clock      ; 5.762 ; 5.762 ; Rise       ; clock           ;
;  P_EN[49] ; clock      ; 6.603 ; 6.603 ; Rise       ; clock           ;
;  P_EN[50] ; clock      ; 5.824 ; 5.824 ; Rise       ; clock           ;
;  P_EN[51] ; clock      ; 6.120 ; 6.120 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; P_EN[*]   ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  P_EN[0]  ; clock      ; 5.993 ; 5.993 ; Rise       ; clock           ;
;  P_EN[1]  ; clock      ; 6.245 ; 6.245 ; Rise       ; clock           ;
;  P_EN[2]  ; clock      ; 5.887 ; 5.887 ; Rise       ; clock           ;
;  P_EN[3]  ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  P_EN[4]  ; clock      ; 6.014 ; 6.014 ; Rise       ; clock           ;
;  P_EN[5]  ; clock      ; 5.805 ; 5.805 ; Rise       ; clock           ;
;  P_EN[6]  ; clock      ; 6.120 ; 6.120 ; Rise       ; clock           ;
;  P_EN[7]  ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  P_EN[8]  ; clock      ; 6.155 ; 6.155 ; Rise       ; clock           ;
;  P_EN[9]  ; clock      ; 6.148 ; 6.148 ; Rise       ; clock           ;
;  P_EN[10] ; clock      ; 6.394 ; 6.394 ; Rise       ; clock           ;
;  P_EN[11] ; clock      ; 6.169 ; 6.169 ; Rise       ; clock           ;
;  P_EN[12] ; clock      ; 6.449 ; 6.449 ; Rise       ; clock           ;
;  P_EN[13] ; clock      ; 6.127 ; 6.127 ; Rise       ; clock           ;
;  P_EN[14] ; clock      ; 6.184 ; 6.184 ; Rise       ; clock           ;
;  P_EN[15] ; clock      ; 6.018 ; 6.018 ; Rise       ; clock           ;
;  P_EN[16] ; clock      ; 5.782 ; 5.782 ; Rise       ; clock           ;
;  P_EN[17] ; clock      ; 6.028 ; 6.028 ; Rise       ; clock           ;
;  P_EN[18] ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
;  P_EN[19] ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  P_EN[20] ; clock      ; 5.778 ; 5.778 ; Rise       ; clock           ;
;  P_EN[21] ; clock      ; 5.827 ; 5.827 ; Rise       ; clock           ;
;  P_EN[22] ; clock      ; 5.903 ; 5.903 ; Rise       ; clock           ;
;  P_EN[23] ; clock      ; 5.768 ; 5.768 ; Rise       ; clock           ;
;  P_EN[24] ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  P_EN[25] ; clock      ; 6.079 ; 6.079 ; Rise       ; clock           ;
;  P_EN[26] ; clock      ; 6.110 ; 6.110 ; Rise       ; clock           ;
;  P_EN[27] ; clock      ; 6.079 ; 6.079 ; Rise       ; clock           ;
;  P_EN[28] ; clock      ; 6.214 ; 6.214 ; Rise       ; clock           ;
;  P_EN[29] ; clock      ; 5.795 ; 5.795 ; Rise       ; clock           ;
;  P_EN[30] ; clock      ; 5.990 ; 5.990 ; Rise       ; clock           ;
;  P_EN[31] ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  P_EN[32] ; clock      ; 5.999 ; 5.999 ; Rise       ; clock           ;
;  P_EN[33] ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  P_EN[34] ; clock      ; 5.791 ; 5.791 ; Rise       ; clock           ;
;  P_EN[35] ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
;  P_EN[36] ; clock      ; 5.957 ; 5.957 ; Rise       ; clock           ;
;  P_EN[37] ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  P_EN[38] ; clock      ; 5.917 ; 5.917 ; Rise       ; clock           ;
;  P_EN[39] ; clock      ; 6.248 ; 6.248 ; Rise       ; clock           ;
;  P_EN[40] ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  P_EN[41] ; clock      ; 6.010 ; 6.010 ; Rise       ; clock           ;
;  P_EN[42] ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  P_EN[43] ; clock      ; 5.901 ; 5.901 ; Rise       ; clock           ;
;  P_EN[44] ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  P_EN[45] ; clock      ; 5.782 ; 5.782 ; Rise       ; clock           ;
;  P_EN[46] ; clock      ; 5.910 ; 5.910 ; Rise       ; clock           ;
;  P_EN[47] ; clock      ; 5.753 ; 5.753 ; Rise       ; clock           ;
;  P_EN[48] ; clock      ; 5.762 ; 5.762 ; Rise       ; clock           ;
;  P_EN[49] ; clock      ; 6.603 ; 6.603 ; Rise       ; clock           ;
;  P_EN[50] ; clock      ; 5.824 ; 5.824 ; Rise       ; clock           ;
;  P_EN[51] ; clock      ; 6.120 ; 6.120 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; code[0]    ; segment[0]  ; 5.509 ; 5.509 ; 5.509 ; 5.509 ;
; code[0]    ; segment[1]  ; 5.517 ; 5.517 ; 5.517 ; 5.517 ;
; code[0]    ; segment[2]  ; 5.624 ; 5.624 ; 5.624 ; 5.624 ;
; code[0]    ; segment[3]  ; 5.503 ; 5.503 ; 5.503 ; 5.503 ;
; code[0]    ; segment[4]  ; 5.573 ; 5.573 ; 5.573 ; 5.573 ;
; code[0]    ; segment[5]  ; 5.407 ; 5.407 ; 5.407 ; 5.407 ;
; code[0]    ; segment[6]  ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; code[1]    ; segment[0]  ; 5.423 ; 5.423 ; 5.423 ; 5.423 ;
; code[1]    ; segment[1]  ; 5.434 ; 5.434 ; 5.434 ; 5.434 ;
; code[1]    ; segment[2]  ; 5.542 ; 5.542 ; 5.542 ; 5.542 ;
; code[1]    ; segment[3]  ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; code[1]    ; segment[4]  ; 5.487 ; 5.487 ; 5.487 ; 5.487 ;
; code[1]    ; segment[5]  ; 5.326 ; 5.326 ; 5.326 ; 5.326 ;
; code[1]    ; segment[6]  ; 5.479 ; 5.479 ; 5.479 ; 5.479 ;
; code[2]    ; segment[0]  ; 5.423 ; 5.423 ; 5.423 ; 5.423 ;
; code[2]    ; segment[1]  ; 5.279 ;       ;       ; 5.279 ;
; code[2]    ; segment[2]  ; 5.381 ; 5.381 ; 5.381 ; 5.381 ;
; code[2]    ; segment[3]  ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; code[2]    ; segment[4]  ; 5.483 ; 5.483 ; 5.483 ; 5.483 ;
; code[2]    ; segment[5]  ; 5.322 ; 5.322 ; 5.322 ; 5.322 ;
; code[2]    ; segment[6]  ; 5.494 ; 5.494 ; 5.494 ; 5.494 ;
; code[3]    ; segment[0]  ; 5.143 ; 5.143 ; 5.143 ; 5.143 ;
; code[3]    ; segment[1]  ; 5.561 ; 5.561 ; 5.561 ; 5.561 ;
; code[3]    ; segment[2]  ; 5.667 ; 5.667 ; 5.667 ; 5.667 ;
; code[3]    ; segment[3]  ; 5.546 ; 5.546 ; 5.546 ; 5.546 ;
; code[3]    ; segment[4]  ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; code[3]    ; segment[5]  ; 5.290 ; 5.290 ; 5.290 ; 5.290 ;
; code[3]    ; segment[6]  ; 5.684 ; 5.684 ; 5.684 ; 5.684 ;
; mode       ; segment[0]  ; 5.558 ; 5.558 ; 5.558 ; 5.558 ;
; mode       ; segment[1]  ; 5.565 ; 5.565 ; 5.565 ; 5.565 ;
; mode       ; segment[2]  ; 5.677 ; 5.677 ; 5.677 ; 5.677 ;
; mode       ; segment[3]  ; 5.548 ; 5.548 ; 5.548 ; 5.548 ;
; mode       ; segment[4]  ; 5.609 ; 5.609 ; 5.609 ; 5.609 ;
; mode       ; segment[5]  ; 5.450 ; 5.450 ; 5.450 ; 5.450 ;
; mode       ; segment[6]  ; 5.412 ; 5.412 ; 5.412 ; 5.412 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; code[0]    ; segment[0]  ; 5.389 ; 5.509 ; 5.509 ; 5.389 ;
; code[0]    ; segment[1]  ; 5.517 ; 5.517 ; 5.517 ; 5.517 ;
; code[0]    ; segment[2]  ; 5.624 ; 5.624 ; 5.624 ; 5.624 ;
; code[0]    ; segment[3]  ; 5.388 ; 5.388 ; 5.388 ; 5.388 ;
; code[0]    ; segment[4]  ; 5.445 ; 5.445 ; 5.445 ; 5.445 ;
; code[0]    ; segment[5]  ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; code[0]    ; segment[6]  ; 5.515 ; 5.515 ; 5.515 ; 5.515 ;
; code[1]    ; segment[0]  ; 5.304 ; 5.304 ; 5.304 ; 5.304 ;
; code[1]    ; segment[1]  ; 5.382 ; 5.434 ; 5.434 ; 5.382 ;
; code[1]    ; segment[2]  ; 5.542 ; 5.542 ; 5.542 ; 5.542 ;
; code[1]    ; segment[3]  ; 5.306 ; 5.306 ; 5.306 ; 5.306 ;
; code[1]    ; segment[4]  ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; code[1]    ; segment[5]  ; 5.326 ; 5.326 ; 5.326 ; 5.326 ;
; code[1]    ; segment[6]  ; 5.433 ; 5.433 ; 5.433 ; 5.433 ;
; code[2]    ; segment[0]  ; 5.316 ; 5.316 ; 5.316 ; 5.316 ;
; code[2]    ; segment[1]  ; 5.279 ;       ;       ; 5.279 ;
; code[2]    ; segment[2]  ; 5.381 ; 5.381 ; 5.381 ; 5.381 ;
; code[2]    ; segment[3]  ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; code[2]    ; segment[4]  ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; code[2]    ; segment[5]  ; 5.322 ; 5.322 ; 5.322 ; 5.322 ;
; code[2]    ; segment[6]  ; 5.443 ; 5.443 ; 5.443 ; 5.443 ;
; code[3]    ; segment[0]  ; 5.143 ; 5.143 ; 5.143 ; 5.143 ;
; code[3]    ; segment[1]  ; 5.471 ; 5.561 ; 5.561 ; 5.471 ;
; code[3]    ; segment[2]  ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; code[3]    ; segment[3]  ; 5.431 ; 5.431 ; 5.431 ; 5.431 ;
; code[3]    ; segment[4]  ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; code[3]    ; segment[5]  ; 5.290 ; 5.290 ; 5.290 ; 5.290 ;
; code[3]    ; segment[6]  ; 5.638 ; 5.638 ; 5.638 ; 5.638 ;
; mode       ; segment[0]  ; 5.442 ; 5.558 ; 5.558 ; 5.442 ;
; mode       ; segment[1]  ; 5.565 ; 5.565 ; 5.565 ; 5.565 ;
; mode       ; segment[2]  ; 5.677 ; 5.677 ; 5.677 ; 5.677 ;
; mode       ; segment[3]  ; 5.440 ; 5.440 ; 5.440 ; 5.440 ;
; mode       ; segment[4]  ; 5.506 ; 5.506 ; 5.506 ; 5.506 ;
; mode       ; segment[5]  ; 5.286 ; 5.450 ; 5.450 ; 5.286 ;
; mode       ; segment[6]  ; 5.412 ; 5.412 ; 5.412 ; 5.412 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -1.814              ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -1.814              ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -45.167             ;
;  clock           ; N/A   ; N/A  ; N/A      ; N/A     ; -45.167             ;
+------------------+-------+------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; N[*]      ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  N[0]     ; clock      ; 4.695 ; 4.695 ; Rise       ; clock           ;
;  N[1]     ; clock      ; 4.466 ; 4.466 ; Rise       ; clock           ;
;  N[2]     ; clock      ; 4.845 ; 4.845 ; Rise       ; clock           ;
;  N[3]     ; clock      ; 4.820 ; 4.820 ; Rise       ; clock           ;
;  N[4]     ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  N[5]     ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; N[*]      ; clock      ; -1.382 ; -1.382 ; Rise       ; clock           ;
;  N[0]     ; clock      ; -1.842 ; -1.842 ; Rise       ; clock           ;
;  N[1]     ; clock      ; -1.849 ; -1.849 ; Rise       ; clock           ;
;  N[2]     ; clock      ; -2.016 ; -2.016 ; Rise       ; clock           ;
;  N[3]     ; clock      ; -1.864 ; -1.864 ; Rise       ; clock           ;
;  N[4]     ; clock      ; -1.830 ; -1.830 ; Rise       ; clock           ;
;  N[5]     ; clock      ; -1.382 ; -1.382 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; P_EN[*]   ; clock      ; 12.389 ; 12.389 ; Rise       ; clock           ;
;  P_EN[0]  ; clock      ; 11.193 ; 11.193 ; Rise       ; clock           ;
;  P_EN[1]  ; clock      ; 11.496 ; 11.496 ; Rise       ; clock           ;
;  P_EN[2]  ; clock      ; 10.845 ; 10.845 ; Rise       ; clock           ;
;  P_EN[3]  ; clock      ; 11.997 ; 11.997 ; Rise       ; clock           ;
;  P_EN[4]  ; clock      ; 11.271 ; 11.271 ; Rise       ; clock           ;
;  P_EN[5]  ; clock      ; 10.603 ; 10.603 ; Rise       ; clock           ;
;  P_EN[6]  ; clock      ; 11.432 ; 11.432 ; Rise       ; clock           ;
;  P_EN[7]  ; clock      ; 10.627 ; 10.627 ; Rise       ; clock           ;
;  P_EN[8]  ; clock      ; 11.578 ; 11.578 ; Rise       ; clock           ;
;  P_EN[9]  ; clock      ; 11.573 ; 11.573 ; Rise       ; clock           ;
;  P_EN[10] ; clock      ; 11.951 ; 11.951 ; Rise       ; clock           ;
;  P_EN[11] ; clock      ; 11.610 ; 11.610 ; Rise       ; clock           ;
;  P_EN[12] ; clock      ; 12.018 ; 12.018 ; Rise       ; clock           ;
;  P_EN[13] ; clock      ; 11.552 ; 11.552 ; Rise       ; clock           ;
;  P_EN[14] ; clock      ; 11.466 ; 11.466 ; Rise       ; clock           ;
;  P_EN[15] ; clock      ; 11.231 ; 11.231 ; Rise       ; clock           ;
;  P_EN[16] ; clock      ; 10.478 ; 10.478 ; Rise       ; clock           ;
;  P_EN[17] ; clock      ; 11.017 ; 11.017 ; Rise       ; clock           ;
;  P_EN[18] ; clock      ; 11.062 ; 11.062 ; Rise       ; clock           ;
;  P_EN[19] ; clock      ; 10.897 ; 10.897 ; Rise       ; clock           ;
;  P_EN[20] ; clock      ; 10.469 ; 10.469 ; Rise       ; clock           ;
;  P_EN[21] ; clock      ; 10.544 ; 10.544 ; Rise       ; clock           ;
;  P_EN[22] ; clock      ; 10.765 ; 10.765 ; Rise       ; clock           ;
;  P_EN[23] ; clock      ; 10.462 ; 10.462 ; Rise       ; clock           ;
;  P_EN[24] ; clock      ; 10.763 ; 10.763 ; Rise       ; clock           ;
;  P_EN[25] ; clock      ; 11.293 ; 11.293 ; Rise       ; clock           ;
;  P_EN[26] ; clock      ; 11.325 ; 11.325 ; Rise       ; clock           ;
;  P_EN[27] ; clock      ; 11.294 ; 11.294 ; Rise       ; clock           ;
;  P_EN[28] ; clock      ; 11.604 ; 11.604 ; Rise       ; clock           ;
;  P_EN[29] ; clock      ; 10.490 ; 10.490 ; Rise       ; clock           ;
;  P_EN[30] ; clock      ; 10.950 ; 10.950 ; Rise       ; clock           ;
;  P_EN[31] ; clock      ; 10.483 ; 10.483 ; Rise       ; clock           ;
;  P_EN[32] ; clock      ; 11.036 ; 11.036 ; Rise       ; clock           ;
;  P_EN[33] ; clock      ; 10.215 ; 10.215 ; Rise       ; clock           ;
;  P_EN[34] ; clock      ; 10.493 ; 10.493 ; Rise       ; clock           ;
;  P_EN[35] ; clock      ; 10.786 ; 10.786 ; Rise       ; clock           ;
;  P_EN[36] ; clock      ; 10.858 ; 10.858 ; Rise       ; clock           ;
;  P_EN[37] ; clock      ; 10.742 ; 10.742 ; Rise       ; clock           ;
;  P_EN[38] ; clock      ; 10.796 ; 10.796 ; Rise       ; clock           ;
;  P_EN[39] ; clock      ; 11.582 ; 11.582 ; Rise       ; clock           ;
;  P_EN[40] ; clock      ; 10.757 ; 10.757 ; Rise       ; clock           ;
;  P_EN[41] ; clock      ; 11.054 ; 11.054 ; Rise       ; clock           ;
;  P_EN[42] ; clock      ; 10.761 ; 10.761 ; Rise       ; clock           ;
;  P_EN[43] ; clock      ; 10.777 ; 10.777 ; Rise       ; clock           ;
;  P_EN[44] ; clock      ; 10.215 ; 10.215 ; Rise       ; clock           ;
;  P_EN[45] ; clock      ; 10.472 ; 10.472 ; Rise       ; clock           ;
;  P_EN[46] ; clock      ; 10.773 ; 10.773 ; Rise       ; clock           ;
;  P_EN[47] ; clock      ; 10.443 ; 10.443 ; Rise       ; clock           ;
;  P_EN[48] ; clock      ; 10.451 ; 10.451 ; Rise       ; clock           ;
;  P_EN[49] ; clock      ; 12.389 ; 12.389 ; Rise       ; clock           ;
;  P_EN[50] ; clock      ; 10.549 ; 10.549 ; Rise       ; clock           ;
;  P_EN[51] ; clock      ; 11.363 ; 11.363 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; P_EN[*]   ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  P_EN[0]  ; clock      ; 5.993 ; 5.993 ; Rise       ; clock           ;
;  P_EN[1]  ; clock      ; 6.245 ; 6.245 ; Rise       ; clock           ;
;  P_EN[2]  ; clock      ; 5.887 ; 5.887 ; Rise       ; clock           ;
;  P_EN[3]  ; clock      ; 6.427 ; 6.427 ; Rise       ; clock           ;
;  P_EN[4]  ; clock      ; 6.014 ; 6.014 ; Rise       ; clock           ;
;  P_EN[5]  ; clock      ; 5.805 ; 5.805 ; Rise       ; clock           ;
;  P_EN[6]  ; clock      ; 6.120 ; 6.120 ; Rise       ; clock           ;
;  P_EN[7]  ; clock      ; 5.870 ; 5.870 ; Rise       ; clock           ;
;  P_EN[8]  ; clock      ; 6.155 ; 6.155 ; Rise       ; clock           ;
;  P_EN[9]  ; clock      ; 6.148 ; 6.148 ; Rise       ; clock           ;
;  P_EN[10] ; clock      ; 6.394 ; 6.394 ; Rise       ; clock           ;
;  P_EN[11] ; clock      ; 6.169 ; 6.169 ; Rise       ; clock           ;
;  P_EN[12] ; clock      ; 6.449 ; 6.449 ; Rise       ; clock           ;
;  P_EN[13] ; clock      ; 6.127 ; 6.127 ; Rise       ; clock           ;
;  P_EN[14] ; clock      ; 6.184 ; 6.184 ; Rise       ; clock           ;
;  P_EN[15] ; clock      ; 6.018 ; 6.018 ; Rise       ; clock           ;
;  P_EN[16] ; clock      ; 5.782 ; 5.782 ; Rise       ; clock           ;
;  P_EN[17] ; clock      ; 6.028 ; 6.028 ; Rise       ; clock           ;
;  P_EN[18] ; clock      ; 6.013 ; 6.013 ; Rise       ; clock           ;
;  P_EN[19] ; clock      ; 5.969 ; 5.969 ; Rise       ; clock           ;
;  P_EN[20] ; clock      ; 5.778 ; 5.778 ; Rise       ; clock           ;
;  P_EN[21] ; clock      ; 5.827 ; 5.827 ; Rise       ; clock           ;
;  P_EN[22] ; clock      ; 5.903 ; 5.903 ; Rise       ; clock           ;
;  P_EN[23] ; clock      ; 5.768 ; 5.768 ; Rise       ; clock           ;
;  P_EN[24] ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  P_EN[25] ; clock      ; 6.079 ; 6.079 ; Rise       ; clock           ;
;  P_EN[26] ; clock      ; 6.110 ; 6.110 ; Rise       ; clock           ;
;  P_EN[27] ; clock      ; 6.079 ; 6.079 ; Rise       ; clock           ;
;  P_EN[28] ; clock      ; 6.214 ; 6.214 ; Rise       ; clock           ;
;  P_EN[29] ; clock      ; 5.795 ; 5.795 ; Rise       ; clock           ;
;  P_EN[30] ; clock      ; 5.990 ; 5.990 ; Rise       ; clock           ;
;  P_EN[31] ; clock      ; 5.785 ; 5.785 ; Rise       ; clock           ;
;  P_EN[32] ; clock      ; 5.999 ; 5.999 ; Rise       ; clock           ;
;  P_EN[33] ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  P_EN[34] ; clock      ; 5.791 ; 5.791 ; Rise       ; clock           ;
;  P_EN[35] ; clock      ; 5.906 ; 5.906 ; Rise       ; clock           ;
;  P_EN[36] ; clock      ; 5.957 ; 5.957 ; Rise       ; clock           ;
;  P_EN[37] ; clock      ; 5.878 ; 5.878 ; Rise       ; clock           ;
;  P_EN[38] ; clock      ; 5.917 ; 5.917 ; Rise       ; clock           ;
;  P_EN[39] ; clock      ; 6.248 ; 6.248 ; Rise       ; clock           ;
;  P_EN[40] ; clock      ; 5.894 ; 5.894 ; Rise       ; clock           ;
;  P_EN[41] ; clock      ; 6.010 ; 6.010 ; Rise       ; clock           ;
;  P_EN[42] ; clock      ; 5.897 ; 5.897 ; Rise       ; clock           ;
;  P_EN[43] ; clock      ; 5.901 ; 5.901 ; Rise       ; clock           ;
;  P_EN[44] ; clock      ; 5.695 ; 5.695 ; Rise       ; clock           ;
;  P_EN[45] ; clock      ; 5.782 ; 5.782 ; Rise       ; clock           ;
;  P_EN[46] ; clock      ; 5.910 ; 5.910 ; Rise       ; clock           ;
;  P_EN[47] ; clock      ; 5.753 ; 5.753 ; Rise       ; clock           ;
;  P_EN[48] ; clock      ; 5.762 ; 5.762 ; Rise       ; clock           ;
;  P_EN[49] ; clock      ; 6.603 ; 6.603 ; Rise       ; clock           ;
;  P_EN[50] ; clock      ; 5.824 ; 5.824 ; Rise       ; clock           ;
;  P_EN[51] ; clock      ; 6.120 ; 6.120 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; code[0]    ; segment[0]  ; 11.019 ; 11.019 ; 11.019 ; 11.019 ;
; code[0]    ; segment[1]  ; 10.843 ; 10.843 ; 10.843 ; 10.843 ;
; code[0]    ; segment[2]  ; 11.184 ; 11.184 ; 11.184 ; 11.184 ;
; code[0]    ; segment[3]  ; 10.996 ; 10.996 ; 10.996 ; 10.996 ;
; code[0]    ; segment[4]  ; 11.261 ; 11.261 ; 11.261 ; 11.261 ;
; code[0]    ; segment[5]  ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; code[0]    ; segment[6]  ; 10.987 ; 10.987 ; 10.987 ; 10.987 ;
; code[1]    ; segment[0]  ; 10.798 ; 10.798 ; 10.798 ; 10.798 ;
; code[1]    ; segment[1]  ; 10.620 ; 10.620 ; 10.620 ; 10.620 ;
; code[1]    ; segment[2]  ; 10.960 ; 10.960 ; 10.960 ; 10.960 ;
; code[1]    ; segment[3]  ; 10.769 ; 10.769 ; 10.769 ; 10.769 ;
; code[1]    ; segment[4]  ; 11.043 ; 11.043 ; 11.043 ; 11.043 ;
; code[1]    ; segment[5]  ; 10.483 ; 10.483 ; 10.483 ; 10.483 ;
; code[1]    ; segment[6]  ; 10.763 ; 10.763 ; 10.763 ; 10.763 ;
; code[2]    ; segment[0]  ; 10.783 ; 10.783 ; 10.783 ; 10.783 ;
; code[2]    ; segment[1]  ; 10.140 ;        ;        ; 10.140 ;
; code[2]    ; segment[2]  ; 10.477 ; 10.477 ; 10.477 ; 10.477 ;
; code[2]    ; segment[3]  ; 9.978  ; 9.978  ; 9.978  ; 9.978  ;
; code[2]    ; segment[4]  ; 11.022 ; 11.022 ; 11.022 ; 11.022 ;
; code[2]    ; segment[5]  ; 10.465 ; 10.465 ; 10.465 ; 10.465 ;
; code[2]    ; segment[6]  ; 10.763 ; 10.763 ; 10.763 ; 10.763 ;
; code[3]    ; segment[0]  ; 10.010 ; 10.010 ; 10.010 ; 10.010 ;
; code[3]    ; segment[1]  ; 10.944 ; 10.944 ; 10.944 ; 10.944 ;
; code[3]    ; segment[2]  ; 11.282 ; 11.282 ; 11.282 ; 11.282 ;
; code[3]    ; segment[3]  ; 11.095 ; 11.095 ; 11.095 ; 11.095 ;
; code[3]    ; segment[4]  ; 10.217 ; 10.217 ; 10.217 ; 10.217 ;
; code[3]    ; segment[5]  ; 10.344 ; 10.344 ; 10.344 ; 10.344 ;
; code[3]    ; segment[6]  ; 11.320 ; 11.320 ; 11.320 ; 11.320 ;
; mode       ; segment[0]  ; 11.143 ; 11.143 ; 11.143 ; 11.143 ;
; mode       ; segment[1]  ; 11.003 ; 11.003 ; 11.003 ; 11.003 ;
; mode       ; segment[2]  ; 11.349 ; 11.349 ; 11.349 ; 11.349 ;
; mode       ; segment[3]  ; 11.148 ; 11.148 ; 11.148 ; 11.148 ;
; mode       ; segment[4]  ; 11.419 ; 11.419 ; 11.419 ; 11.419 ;
; mode       ; segment[5]  ; 10.859 ; 10.859 ; 10.859 ; 10.859 ;
; mode       ; segment[6]  ; 10.543 ; 10.543 ; 10.543 ; 10.543 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; code[0]    ; segment[0]  ; 5.389 ; 5.509 ; 5.509 ; 5.389 ;
; code[0]    ; segment[1]  ; 5.517 ; 5.517 ; 5.517 ; 5.517 ;
; code[0]    ; segment[2]  ; 5.624 ; 5.624 ; 5.624 ; 5.624 ;
; code[0]    ; segment[3]  ; 5.388 ; 5.388 ; 5.388 ; 5.388 ;
; code[0]    ; segment[4]  ; 5.445 ; 5.445 ; 5.445 ; 5.445 ;
; code[0]    ; segment[5]  ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; code[0]    ; segment[6]  ; 5.515 ; 5.515 ; 5.515 ; 5.515 ;
; code[1]    ; segment[0]  ; 5.304 ; 5.304 ; 5.304 ; 5.304 ;
; code[1]    ; segment[1]  ; 5.382 ; 5.434 ; 5.434 ; 5.382 ;
; code[1]    ; segment[2]  ; 5.542 ; 5.542 ; 5.542 ; 5.542 ;
; code[1]    ; segment[3]  ; 5.306 ; 5.306 ; 5.306 ; 5.306 ;
; code[1]    ; segment[4]  ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; code[1]    ; segment[5]  ; 5.326 ; 5.326 ; 5.326 ; 5.326 ;
; code[1]    ; segment[6]  ; 5.433 ; 5.433 ; 5.433 ; 5.433 ;
; code[2]    ; segment[0]  ; 5.316 ; 5.316 ; 5.316 ; 5.316 ;
; code[2]    ; segment[1]  ; 5.279 ;       ;       ; 5.279 ;
; code[2]    ; segment[2]  ; 5.381 ; 5.381 ; 5.381 ; 5.381 ;
; code[2]    ; segment[3]  ; 5.138 ; 5.138 ; 5.138 ; 5.138 ;
; code[2]    ; segment[4]  ; 5.377 ; 5.377 ; 5.377 ; 5.377 ;
; code[2]    ; segment[5]  ; 5.322 ; 5.322 ; 5.322 ; 5.322 ;
; code[2]    ; segment[6]  ; 5.443 ; 5.443 ; 5.443 ; 5.443 ;
; code[3]    ; segment[0]  ; 5.143 ; 5.143 ; 5.143 ; 5.143 ;
; code[3]    ; segment[1]  ; 5.471 ; 5.561 ; 5.561 ; 5.471 ;
; code[3]    ; segment[2]  ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; code[3]    ; segment[3]  ; 5.431 ; 5.431 ; 5.431 ; 5.431 ;
; code[3]    ; segment[4]  ; 5.201 ; 5.201 ; 5.201 ; 5.201 ;
; code[3]    ; segment[5]  ; 5.290 ; 5.290 ; 5.290 ; 5.290 ;
; code[3]    ; segment[6]  ; 5.638 ; 5.638 ; 5.638 ; 5.638 ;
; mode       ; segment[0]  ; 5.442 ; 5.558 ; 5.558 ; 5.442 ;
; mode       ; segment[1]  ; 5.565 ; 5.565 ; 5.565 ; 5.565 ;
; mode       ; segment[2]  ; 5.677 ; 5.677 ; 5.677 ; 5.677 ;
; mode       ; segment[3]  ; 5.440 ; 5.440 ; 5.440 ; 5.440 ;
; mode       ; segment[4]  ; 5.506 ; 5.506 ; 5.506 ; 5.506 ;
; mode       ; segment[5]  ; 5.286 ; 5.450 ; 5.450 ; 5.286 ;
; mode       ; segment[6]  ; 5.412 ; 5.412 ; 5.412 ; 5.412 ;
+------------+-------------+-------+-------+-------+-------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 59    ; 59   ;
; Unconstrained Output Port Paths ; 347   ; 347  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 06 14:56:36 2017
Info: Command: quartus_sta g07_lab2 -c g07_lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'g07_lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332140): No fmax paths to report
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.814       -45.167 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332140): No Setup paths to report
Info (332140): No Hold paths to report
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423       -35.532 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 428 megabytes
    Info: Processing ended: Fri Oct 06 14:56:41 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


