
////////////////////////////////////////////////////////////////////////////////////////
                                       CELLO V2.1                                       
              temp_2582ea9f36074aa6ad00423a92b4aa75 + Eco1C1G1T1.UCF.json               
////////////////////////////////////////////////////////////////////////////////////////

new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_2582ea9f36074aa6ad00423a92b4aa75
verilog: temp_2582ea9f36074aa6ad00423a92b4aa75.v
v_loc: /home/lexo/Desktop/Practica/App/library/verilogs/temp_2582ea9f36074aa6ad00423a92b4aa75.v
new_in: /home/lexo/Desktop/Practica/App/library/verilogs
new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_2582ea9f36074aa6ad00423a92b4aa75



////////////////////////////////////////////////////////////////////////////////////////
                                 End of Logic Synthesis                                 
////////////////////////////////////////////////////////////////////////////////////////



∫ *** DEBUG *** ∫ Ports [2, 3] not used in any cell (gate).



∫ *** DEBUG *** ∫ Ports [2, 3] not used in any cell (gate).

Cello object deleted...

Archivo Verilog temporal eliminado: temp_2582ea9f36074aa6ad00423a92b4aa75.v
Archivo Verilog temporal creado: temp_dc08663663fa44568fb78790a07b2fdb.v
