BUF_SWAP,VAR_0
CP_RB0_CNTL,VAR_1
CP_RB0_CNTL__RB_RPTR_WR_ENA_MASK,VAR_2
MIN_IB_AVAILSZ,VAR_3
MTYPE,VAR_4
RB_BLKSZ,VAR_5
RB_BUFSZ,VAR_6
REG_SET_FIELD,FUNC_0
WREG32,FUNC_1
amdgpu_ring_clear_ring,FUNC_2
gfx_v8_0_cp_gfx_start,FUNC_3
gfx_v8_0_set_cpg_door_bell,FUNC_4
lower_32_bits,FUNC_5
mdelay,FUNC_6
mmCP_RB0_BASE,VAR_7
mmCP_RB0_BASE_HI,VAR_8
mmCP_RB0_CNTL,VAR_9
mmCP_RB0_RPTR_ADDR,VAR_10
mmCP_RB0_RPTR_ADDR_HI,VAR_11
mmCP_RB0_WPTR,VAR_12
mmCP_RB_VMID,VAR_13
mmCP_RB_WPTR_DELAY,VAR_14
mmCP_RB_WPTR_POLL_ADDR_HI,VAR_15
mmCP_RB_WPTR_POLL_ADDR_LO,VAR_16
order_base_2,FUNC_7
upper_32_bits,FUNC_8
gfx_v8_0_cp_gfx_resume,FUNC_9
adev,VAR_17
ring,VAR_18
tmp,VAR_19
rb_bufsz,VAR_20
rb_addr,VAR_21
rptr_addr,VAR_22
wptr_gpu_addr,VAR_23
