Timing Analyzer report for UART
Sun Jun 25 21:03:20 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; UART                                                    ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 225.89 MHz ; 225.89 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.427 ; -97.895            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.452 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -72.889                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                    ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.427 ; cnt_clk[7]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.347      ;
; -3.333 ; cnt_clk[0]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.252      ;
; -3.278 ; cnt_clk[7]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.198      ;
; -3.259 ; cnt_clk[7]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.179      ;
; -3.227 ; cnt_clk[1]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.146      ;
; -3.203 ; cnt_clk[8]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.123      ;
; -3.194 ; cnt_clk[9]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.114      ;
; -3.187 ; cnt_clk[2]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.106      ;
; -3.184 ; cnt_clk[0]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.103      ;
; -3.165 ; cnt_clk[7]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.085      ;
; -3.165 ; cnt_clk[0]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.084      ;
; -3.158 ; cnt_clk[8]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 4.077      ;
; -3.149 ; cnt_clk[9]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 4.068      ;
; -3.141 ; cnt_clk[8]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.060      ;
; -3.141 ; cnt_clk[8]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.060      ;
; -3.139 ; cnt_clk[8]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.059      ;
; -3.135 ; cnt_clk[8]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.054      ;
; -3.132 ; cnt_clk[3]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.052      ;
; -3.132 ; cnt_clk[9]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.051      ;
; -3.132 ; cnt_clk[9]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.051      ;
; -3.130 ; cnt_clk[9]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.050      ;
; -3.126 ; cnt_clk[9]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.045      ;
; -3.121 ; cnt_clk[3]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 4.040      ;
; -3.121 ; cnt_clk[6]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.041      ;
; -3.108 ; cnt_clk[6]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 4.027      ;
; -3.101 ; cnt_clk[7]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.022      ;
; -3.093 ; cnt_clk[3]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 4.012      ;
; -3.092 ; cnt_clk[3]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 4.012      ;
; -3.079 ; cnt_clk[6]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.999      ;
; -3.078 ; cnt_clk[1]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.997      ;
; -3.077 ; cnt_clk[3]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.996      ;
; -3.077 ; cnt_clk[3]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.996      ;
; -3.072 ; cnt_clk[1]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.991      ;
; -3.070 ; cnt_clk[3]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.989      ;
; -3.064 ; cnt_clk[6]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.983      ;
; -3.064 ; cnt_clk[6]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.983      ;
; -3.062 ; cnt_clk[0]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.981      ;
; -3.057 ; cnt_clk[6]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.976      ;
; -3.053 ; cnt_clk[4]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.972      ;
; -3.038 ; cnt_clk[2]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.957      ;
; -3.019 ; cnt_clk[2]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.938      ;
; -3.014 ; cnt_clk[4]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.934      ;
; -2.996 ; cnt_clk[4]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.915      ;
; -2.994 ; cnt_clk[8]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.913      ;
; -2.994 ; cnt_clk[8]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.913      ;
; -2.994 ; cnt_clk[10]                         ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.914      ;
; -2.991 ; cnt_clk[8]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.910      ;
; -2.986 ; cnt_clk[1]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.905      ;
; -2.986 ; cnt_clk[8]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.905      ;
; -2.985 ; cnt_clk[9]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.904      ;
; -2.985 ; cnt_clk[9]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.904      ;
; -2.982 ; cnt_clk[9]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.901      ;
; -2.977 ; cnt_clk[9]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.896      ;
; -2.967 ; cnt_clk[4]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.887      ;
; -2.958 ; cnt_clk[12]                         ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.576     ; 3.383      ;
; -2.956 ; cnt_clk[1]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.875      ;
; -2.952 ; cnt_clk[4]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.871      ;
; -2.952 ; cnt_clk[4]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.871      ;
; -2.949 ; cnt_clk[10]                         ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.868      ;
; -2.947 ; cnt_clk[5]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.866      ;
; -2.946 ; cnt_clk[4]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.865      ;
; -2.944 ; cnt_clk[3]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.863      ;
; -2.938 ; cnt_clk[3]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.857      ;
; -2.932 ; cnt_clk[10]                         ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.851      ;
; -2.932 ; cnt_clk[10]                         ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.851      ;
; -2.930 ; cnt_clk[10]                         ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.850      ;
; -2.927 ; cnt_clk[3]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.846      ;
; -2.926 ; cnt_clk[10]                         ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.845      ;
; -2.925 ; cnt_clk[6]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.844      ;
; -2.925 ; cnt_clk[6]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.844      ;
; -2.922 ; cnt_clk[1]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.842      ;
; -2.921 ; cnt_clk[6]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.840      ;
; -2.916 ; cnt_clk[2]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.835      ;
; -2.914 ; cnt_clk[6]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.833      ;
; -2.904 ; cnt_clk[4]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.823      ;
; -2.895 ; cnt_clk[0]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.814      ;
; -2.888 ; cnt_clk[18]                         ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.808      ;
; -2.869 ; cnt_clk[5]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.789      ;
; -2.869 ; cnt_clk[18]                         ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.788      ;
; -2.860 ; cnt_clk[11]                         ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.780      ;
; -2.852 ; cnt_clk[0]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.772      ;
; -2.841 ; UART_send:UART_send_init|cnt_bit[0] ; UART_send:UART_send_init|UART_tx ; clk          ; clk         ; 1.000        ; -0.082     ; 3.760      ;
; -2.840 ; cnt_clk[18]                         ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.760      ;
; -2.832 ; cnt_clk[7]                          ; cnt_clk[24]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.753      ;
; -2.831 ; cnt_clk[0]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.751      ;
; -2.826 ; cnt_clk[18]                         ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.745      ;
; -2.826 ; cnt_clk[18]                         ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.745      ;
; -2.824 ; cnt_clk[5]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.743      ;
; -2.822 ; cnt_clk[22]                         ; flag                             ; clk          ; clk         ; 1.000        ; -0.082     ; 3.741      ;
; -2.820 ; cnt_clk[18]                         ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.739      ;
; -2.815 ; cnt_clk[11]                         ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.082     ; 3.734      ;
; -2.813 ; cnt_clk[4]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.732      ;
; -2.809 ; cnt_clk[12]                         ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.576     ; 3.234      ;
; -2.807 ; cnt_clk[5]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.726      ;
; -2.807 ; cnt_clk[5]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.726      ;
; -2.805 ; cnt_clk[5]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.725      ;
; -2.804 ; cnt_clk[7]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.081     ; 3.724      ;
; -2.802 ; cnt_clk[4]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.721      ;
; -2.801 ; cnt_clk[5]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.082     ; 3.720      ;
; -2.800 ; cnt_clk[7]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.721      ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                         ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; UART_send:UART_send_init|tx_en       ; UART_send:UART_send_init|tx_en       ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_send:UART_send_init|cnt_bit[1]  ; UART_send:UART_send_init|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_send:UART_send_init|cnt_bit[2]  ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; UART_send:UART_send_init|cnt_bit[3]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; cnt_clk[7]                           ; cnt_clk[7]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; xcnt[3]                              ; xcnt[3]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; xcnt[0]                              ; xcnt[0]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; xcnt[1]                              ; xcnt[1]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; xcnt[2]                              ; xcnt[2]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.500 ; UART_send:UART_send_init|cnt_baud[8] ; UART_send:UART_send_init|cnt_baud[8] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.543 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.837      ;
; 0.743 ; cnt_clk[11]                          ; cnt_clk[11]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; cnt_clk[9]                           ; cnt_clk[9]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; UART_send:UART_send_init|cnt_baud[1] ; UART_send:UART_send_init|cnt_baud[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; cnt_clk[10]                          ; cnt_clk[10]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; UART_send:UART_send_init|cnt_baud[3] ; UART_send:UART_send_init|cnt_baud[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; cnt_clk[8]                           ; cnt_clk[8]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.748 ; UART_send:UART_send_init|cnt_baud[2] ; UART_send:UART_send_init|cnt_baud[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.755 ; UART_send:UART_send_init|cnt_baud[4] ; UART_send:UART_send_init|cnt_baud[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.755 ; UART_send:UART_send_init|cnt_baud[5] ; UART_send:UART_send_init|cnt_baud[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.756 ; UART_send:UART_send_init|cnt_baud[7] ; UART_send:UART_send_init|cnt_baud[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.049      ;
; 0.762 ; cnt_clk[1]                           ; cnt_clk[1]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; cnt_clk[18]                          ; cnt_clk[18]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; cnt_clk[16]                          ; cnt_clk[16]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; cnt_clk[2]                           ; cnt_clk[2]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; cnt_clk[24]                          ; cnt_clk[24]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.769 ; UART_send:UART_send_init|cnt_baud[0] ; UART_send:UART_send_init|cnt_baud[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.769 ; cnt_clk[3]                           ; cnt_clk[3]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.771 ; cnt_clk[5]                           ; cnt_clk[5]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; cnt_clk[6]                           ; cnt_clk[6]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; cnt_clk[4]                           ; cnt_clk[4]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.774 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|cnt_baud[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.779 ; cnt_clk[0]                           ; cnt_clk[0]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.072      ;
; 0.780 ; cnt_clk[7]                           ; cnt_clk[17]                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.074      ;
; 0.794 ; UART_send:UART_send_init|tx_en       ; UART_send:UART_send_init|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.088      ;
; 0.800 ; xcnt[0]                              ; xcnt[1]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.093      ;
; 0.833 ; cnt_clk[7]                           ; cnt_clk[12]                          ; clk          ; clk         ; 0.000        ; 0.576      ; 1.621      ;
; 0.837 ; cnt_clk[7]                           ; cnt_clk[25]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.130      ;
; 0.837 ; cnt_clk[7]                           ; cnt_clk[14]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.130      ;
; 0.838 ; cnt_clk[7]                           ; cnt_clk[13]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.131      ;
; 0.839 ; cnt_clk[7]                           ; cnt_clk[23]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.132      ;
; 0.839 ; cnt_clk[7]                           ; cnt_clk[21]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.132      ;
; 0.842 ; cnt_clk[7]                           ; cnt_clk[15]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.135      ;
; 0.843 ; cnt_clk[7]                           ; cnt_clk[20]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.136      ;
; 0.859 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|flag_bit    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.152      ;
; 0.881 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.175      ;
; 0.882 ; cnt_clk[7]                           ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.672      ;
; 0.912 ; UART_send:UART_send_init|cnt_bit[1]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.206      ;
; 0.933 ; UART_send:UART_send_init|cnt_bit[1]  ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.227      ;
; 0.949 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.243      ;
; 1.008 ; cnt_clk[18]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.577      ; 1.797      ;
; 1.049 ; xcnt[3]                              ; UART_send:UART_send_init|UART_tx     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.342      ;
; 1.050 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|UART_tx     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.343      ;
; 1.069 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.363      ;
; 1.069 ; UART_send:UART_send_init|cnt_bit[2]  ; UART_send:UART_send_init|UART_tx     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.075 ; UART_send:UART_send_init|cnt_baud[1] ; UART_send:UART_send_init|flag_bit    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.368      ;
; 1.088 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.382      ;
; 1.097 ; cnt_clk[9]                           ; cnt_clk[10]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.390      ;
; 1.098 ; cnt_clk[13]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.578      ; 1.888      ;
; 1.099 ; UART_send:UART_send_init|cnt_baud[1] ; UART_send:UART_send_init|cnt_baud[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; UART_send:UART_send_init|cnt_baud[3] ; UART_send:UART_send_init|cnt_baud[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.105 ; cnt_clk[10]                          ; cnt_clk[11]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.398      ;
; 1.106 ; cnt_clk[8]                           ; cnt_clk[9]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.399      ;
; 1.107 ; UART_send:UART_send_init|cnt_baud[0] ; UART_send:UART_send_init|cnt_baud[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.109 ; UART_send:UART_send_init|cnt_baud[2] ; UART_send:UART_send_init|cnt_baud[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; UART_send:UART_send_init|cnt_baud[5] ; UART_send:UART_send_init|cnt_baud[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; UART_send:UART_send_init|cnt_baud[7] ; UART_send:UART_send_init|cnt_baud[8] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.115 ; cnt_clk[8]                           ; cnt_clk[10]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; cnt_clk[1]                           ; cnt_clk[2]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; UART_send:UART_send_init|cnt_baud[4] ; UART_send:UART_send_init|cnt_baud[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; UART_send:UART_send_init|cnt_baud[0] ; UART_send:UART_send_init|cnt_baud[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.118 ; cnt_clk[17]                          ; cnt_clk[18]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; UART_send:UART_send_init|cnt_baud[2] ; UART_send:UART_send_init|cnt_baud[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.123 ; cnt_clk[0]                           ; cnt_clk[1]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.416      ;
; 1.124 ; cnt_clk[3]                           ; cnt_clk[4]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; cnt_clk[2]                           ; cnt_clk[3]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; cnt_clk[5]                           ; cnt_clk[6]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; UART_send:UART_send_init|cnt_baud[4] ; UART_send:UART_send_init|cnt_baud[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.127 ; cnt_clk[13]                          ; cnt_clk[7]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; cnt_clk[13]                          ; cnt_clk[21]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; cnt_clk[13]                          ; cnt_clk[13]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; cnt_clk[13]                          ; cnt_clk[15]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.420      ;
; 1.132 ; cnt_clk[0]                           ; cnt_clk[2]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.425      ;
; 1.133 ; cnt_clk[17]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.577      ; 1.922      ;
; 1.133 ; cnt_clk[16]                          ; cnt_clk[18]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; cnt_clk[2]                           ; cnt_clk[4]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; cnt_clk[4]                           ; cnt_clk[5]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; cnt_clk[22]                          ; cnt_clk[24]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|cnt_baud[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.141 ; cnt_clk[19]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.101      ; 1.454      ;
; 1.142 ; cnt_clk[6]                           ; cnt_clk[8]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.435      ;
; 1.143 ; cnt_clk[4]                           ; cnt_clk[6]                           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.436      ;
; 1.144 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|cnt_baud[8] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.437      ;
; 1.148 ; cnt_clk[16]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.577      ; 1.937      ;
; 1.163 ; cnt_clk[22]                          ; cnt_clk[22]                          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.456      ;
; 1.182 ; xcnt[0]                              ; xcnt[2]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.475      ;
; 1.190 ; xcnt[0]                              ; xcnt[3]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.483      ;
; 1.203 ; UART_send:UART_send_init|cnt_bit[2]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.497      ;
; 1.204 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.498      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 245.58 MHz ; 245.58 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.072 ; -86.514           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.401 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -72.889                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                        ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -3.072 ; cnt_clk[7]  ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.072     ; 4.002      ;
; -2.963 ; cnt_clk[8]  ; cnt_clk[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.893      ;
; -2.956 ; cnt_clk[9]  ; cnt_clk[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.886      ;
; -2.944 ; cnt_clk[7]  ; cnt_clk[23] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.874      ;
; -2.928 ; cnt_clk[7]  ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.858      ;
; -2.912 ; cnt_clk[8]  ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.841      ;
; -2.905 ; cnt_clk[8]  ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.834      ;
; -2.905 ; cnt_clk[8]  ; cnt_clk[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.834      ;
; -2.905 ; cnt_clk[9]  ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.834      ;
; -2.904 ; cnt_clk[0]  ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.833      ;
; -2.902 ; cnt_clk[6]  ; cnt_clk[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.832      ;
; -2.899 ; cnt_clk[8]  ; cnt_clk[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.829      ;
; -2.899 ; cnt_clk[8]  ; cnt_clk[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.828      ;
; -2.898 ; cnt_clk[9]  ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.827      ;
; -2.898 ; cnt_clk[9]  ; cnt_clk[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.827      ;
; -2.898 ; cnt_clk[3]  ; cnt_clk[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.828      ;
; -2.892 ; cnt_clk[9]  ; cnt_clk[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.822      ;
; -2.892 ; cnt_clk[9]  ; cnt_clk[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.821      ;
; -2.851 ; cnt_clk[6]  ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.780      ;
; -2.847 ; cnt_clk[3]  ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.776      ;
; -2.844 ; cnt_clk[6]  ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.773      ;
; -2.844 ; cnt_clk[6]  ; cnt_clk[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.773      ;
; -2.840 ; cnt_clk[3]  ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.769      ;
; -2.840 ; cnt_clk[3]  ; cnt_clk[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.769      ;
; -2.838 ; cnt_clk[6]  ; cnt_clk[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.768      ;
; -2.838 ; cnt_clk[6]  ; cnt_clk[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.767      ;
; -2.834 ; cnt_clk[3]  ; cnt_clk[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.764      ;
; -2.834 ; cnt_clk[3]  ; cnt_clk[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.763      ;
; -2.802 ; cnt_clk[4]  ; cnt_clk[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.732      ;
; -2.789 ; cnt_clk[10] ; cnt_clk[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.719      ;
; -2.789 ; cnt_clk[1]  ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.718      ;
; -2.779 ; cnt_clk[2]  ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.708      ;
; -2.776 ; cnt_clk[0]  ; cnt_clk[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.705      ;
; -2.763 ; cnt_clk[8]  ; cnt_clk[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.692      ;
; -2.762 ; cnt_clk[8]  ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.691      ;
; -2.760 ; cnt_clk[0]  ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.689      ;
; -2.759 ; cnt_clk[8]  ; cnt_clk[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.688      ;
; -2.758 ; cnt_clk[0]  ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.687      ;
; -2.756 ; cnt_clk[9]  ; cnt_clk[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.685      ;
; -2.755 ; cnt_clk[9]  ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.684      ;
; -2.753 ; cnt_clk[8]  ; cnt_clk[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.682      ;
; -2.752 ; cnt_clk[9]  ; cnt_clk[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.681      ;
; -2.751 ; cnt_clk[4]  ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.680      ;
; -2.748 ; cnt_clk[7]  ; cnt_clk[20] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.678      ;
; -2.746 ; cnt_clk[9]  ; cnt_clk[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.675      ;
; -2.744 ; cnt_clk[4]  ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.673      ;
; -2.744 ; cnt_clk[4]  ; cnt_clk[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.673      ;
; -2.738 ; cnt_clk[10] ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.667      ;
; -2.738 ; cnt_clk[4]  ; cnt_clk[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.668      ;
; -2.738 ; cnt_clk[4]  ; cnt_clk[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.667      ;
; -2.731 ; cnt_clk[10] ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.660      ;
; -2.731 ; cnt_clk[10] ; cnt_clk[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.660      ;
; -2.725 ; cnt_clk[10] ; cnt_clk[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.655      ;
; -2.725 ; cnt_clk[10] ; cnt_clk[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.654      ;
; -2.702 ; cnt_clk[6]  ; cnt_clk[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.631      ;
; -2.701 ; cnt_clk[6]  ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.630      ;
; -2.698 ; cnt_clk[6]  ; cnt_clk[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.627      ;
; -2.698 ; cnt_clk[3]  ; cnt_clk[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.627      ;
; -2.697 ; cnt_clk[3]  ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.626      ;
; -2.694 ; cnt_clk[3]  ; cnt_clk[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.623      ;
; -2.692 ; cnt_clk[6]  ; cnt_clk[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.621      ;
; -2.688 ; cnt_clk[3]  ; cnt_clk[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.617      ;
; -2.671 ; cnt_clk[5]  ; cnt_clk[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.601      ;
; -2.666 ; cnt_clk[4]  ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.595      ;
; -2.662 ; cnt_clk[7]  ; cnt_clk[22] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.593      ;
; -2.662 ; cnt_clk[11] ; cnt_clk[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.592      ;
; -2.661 ; cnt_clk[1]  ; cnt_clk[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.590      ;
; -2.651 ; cnt_clk[2]  ; cnt_clk[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.580      ;
; -2.647 ; cnt_clk[0]  ; cnt_clk[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.577      ;
; -2.645 ; cnt_clk[1]  ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.574      ;
; -2.643 ; cnt_clk[1]  ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.572      ;
; -2.635 ; cnt_clk[2]  ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.564      ;
; -2.633 ; cnt_clk[2]  ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.562      ;
; -2.622 ; cnt_clk[12] ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.538     ; 3.086      ;
; -2.620 ; cnt_clk[5]  ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.549      ;
; -2.617 ; cnt_clk[22] ; flag        ; clk          ; clk         ; 1.000        ; -0.073     ; 3.546      ;
; -2.613 ; cnt_clk[5]  ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.542      ;
; -2.613 ; cnt_clk[5]  ; cnt_clk[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.542      ;
; -2.611 ; cnt_clk[11] ; cnt_clk[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.540      ;
; -2.607 ; cnt_clk[5]  ; cnt_clk[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.537      ;
; -2.607 ; cnt_clk[5]  ; cnt_clk[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.536      ;
; -2.604 ; cnt_clk[11] ; cnt_clk[21] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.533      ;
; -2.604 ; cnt_clk[11] ; cnt_clk[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.533      ;
; -2.602 ; cnt_clk[4]  ; cnt_clk[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.531      ;
; -2.598 ; cnt_clk[11] ; cnt_clk[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.528      ;
; -2.598 ; cnt_clk[11] ; cnt_clk[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.527      ;
; -2.598 ; cnt_clk[4]  ; cnt_clk[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.527      ;
; -2.592 ; cnt_clk[18] ; cnt_clk[17] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; cnt_clk[4]  ; cnt_clk[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.521      ;
; -2.589 ; cnt_clk[0]  ; cnt_clk[13] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.518      ;
; -2.589 ; cnt_clk[10] ; cnt_clk[14] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.518      ;
; -2.588 ; cnt_clk[10] ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.517      ;
; -2.588 ; cnt_clk[19] ; flag        ; clk          ; clk         ; 1.000        ; -0.544     ; 3.046      ;
; -2.585 ; cnt_clk[10] ; cnt_clk[23] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.514      ;
; -2.583 ; cnt_clk[0]  ; cnt_clk[22] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.513      ;
; -2.583 ; cnt_clk[0]  ; cnt_clk[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.512      ;
; -2.579 ; cnt_clk[10] ; cnt_clk[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.508      ;
; -2.579 ; cnt_clk[1]  ; cnt_clk[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.508      ;
; -2.553 ; cnt_clk[21] ; flag        ; clk          ; clk         ; 1.000        ; -0.072     ; 3.483      ;
; -2.548 ; cnt_clk[5]  ; cnt_clk[25] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.477      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; UART_send:UART_send_init|tx_en       ; UART_send:UART_send_init|tx_en       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_send:UART_send_init|cnt_bit[1]  ; UART_send:UART_send_init|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_send:UART_send_init|cnt_bit[2]  ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_send:UART_send_init|cnt_bit[3]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; xcnt[3]                              ; xcnt[3]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; xcnt[0]                              ; xcnt[0]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; xcnt[1]                              ; xcnt[1]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; xcnt[2]                              ; xcnt[2]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; cnt_clk[7]                           ; cnt_clk[7]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.463 ; UART_send:UART_send_init|cnt_baud[8] ; UART_send:UART_send_init|cnt_baud[8] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.731      ;
; 0.499 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.767      ;
; 0.690 ; UART_send:UART_send_init|cnt_baud[1] ; UART_send:UART_send_init|cnt_baud[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.958      ;
; 0.692 ; cnt_clk[11]                          ; cnt_clk[11]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; cnt_clk[10]                          ; cnt_clk[10]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693 ; UART_send:UART_send_init|cnt_baud[3] ; UART_send:UART_send_init|cnt_baud[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; cnt_clk[9]                           ; cnt_clk[9]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; cnt_clk[8]                           ; cnt_clk[8]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.696 ; cnt_clk[7]                           ; cnt_clk[17]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; UART_send:UART_send_init|cnt_baud[2] ; UART_send:UART_send_init|cnt_baud[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.703 ; UART_send:UART_send_init|cnt_baud[7] ; UART_send:UART_send_init|cnt_baud[7] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.971      ;
; 0.704 ; UART_send:UART_send_init|cnt_baud[4] ; UART_send:UART_send_init|cnt_baud[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; UART_send:UART_send_init|cnt_baud[5] ; UART_send:UART_send_init|cnt_baud[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.707 ; cnt_clk[16]                          ; cnt_clk[16]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; cnt_clk[2]                           ; cnt_clk[2]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; cnt_clk[24]                          ; cnt_clk[24]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; cnt_clk[18]                          ; cnt_clk[18]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; cnt_clk[1]                           ; cnt_clk[1]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.714 ; cnt_clk[3]                           ; cnt_clk[3]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.715 ; cnt_clk[5]                           ; cnt_clk[5]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.719 ; cnt_clk[6]                           ; cnt_clk[6]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.986      ;
; 0.719 ; cnt_clk[4]                           ; cnt_clk[4]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; UART_send:UART_send_init|cnt_baud[0] ; UART_send:UART_send_init|cnt_baud[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.720 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|cnt_baud[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.988      ;
; 0.724 ; cnt_clk[7]                           ; cnt_clk[12]                          ; clk          ; clk         ; 0.000        ; 0.538      ; 1.457      ;
; 0.728 ; cnt_clk[0]                           ; cnt_clk[0]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.995      ;
; 0.740 ; xcnt[0]                              ; xcnt[1]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.008      ;
; 0.742 ; UART_send:UART_send_init|tx_en       ; UART_send:UART_send_init|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.010      ;
; 0.776 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|flag_bit    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.043      ;
; 0.785 ; cnt_clk[7]                           ; cnt_clk[25]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.052      ;
; 0.785 ; cnt_clk[7]                           ; cnt_clk[14]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.052      ;
; 0.787 ; cnt_clk[7]                           ; cnt_clk[21]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.054      ;
; 0.787 ; cnt_clk[7]                           ; cnt_clk[13]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.054      ;
; 0.788 ; cnt_clk[7]                           ; cnt_clk[23]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.055      ;
; 0.792 ; cnt_clk[7]                           ; cnt_clk[20]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.059      ;
; 0.792 ; cnt_clk[7]                           ; cnt_clk[15]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.059      ;
; 0.798 ; cnt_clk[7]                           ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.544      ; 1.537      ;
; 0.826 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.094      ;
; 0.835 ; UART_send:UART_send_init|cnt_bit[1]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.103      ;
; 0.864 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.132      ;
; 0.875 ; UART_send:UART_send_init|cnt_bit[1]  ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.143      ;
; 0.898 ; cnt_clk[18]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.543      ; 1.636      ;
; 0.947 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|UART_tx     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.215      ;
; 0.960 ; UART_send:UART_send_init|cnt_bit[2]  ; UART_send:UART_send_init|UART_tx     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.228      ;
; 0.969 ; xcnt[3]                              ; UART_send:UART_send_init|UART_tx     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.237      ;
; 0.973 ; UART_send:UART_send_init|cnt_baud[1] ; UART_send:UART_send_init|flag_bit    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.240      ;
; 0.984 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.252      ;
; 1.008 ; cnt_clk[17]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.543      ; 1.746      ;
; 1.011 ; cnt_clk[10]                          ; cnt_clk[11]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.278      ;
; 1.012 ; UART_send:UART_send_init|cnt_baud[1] ; UART_send:UART_send_init|cnt_baud[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.280      ;
; 1.013 ; cnt_clk[8]                           ; cnt_clk[9]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.015 ; UART_send:UART_send_init|cnt_baud[3] ; UART_send:UART_send_init|cnt_baud[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.015 ; UART_send:UART_send_init|cnt_baud[0] ; UART_send:UART_send_init|cnt_baud[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; UART_send:UART_send_init|cnt_baud[2] ; UART_send:UART_send_init|cnt_baud[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; cnt_clk[9]                           ; cnt_clk[10]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.019 ; cnt_clk[16]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.543      ; 1.757      ;
; 1.020 ; cnt_clk[13]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.544      ; 1.759      ;
; 1.020 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.288      ;
; 1.023 ; UART_send:UART_send_init|cnt_baud[4] ; UART_send:UART_send_init|cnt_baud[5] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.291      ;
; 1.026 ; cnt_clk[0]                           ; cnt_clk[1]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.026 ; cnt_clk[2]                           ; cnt_clk[3]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; UART_send:UART_send_init|cnt_baud[7] ; UART_send:UART_send_init|cnt_baud[8] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; UART_send:UART_send_init|cnt_baud[5] ; UART_send:UART_send_init|cnt_baud[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; cnt_clk[8]                           ; cnt_clk[10]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.030 ; cnt_clk[17]                          ; cnt_clk[18]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; UART_send:UART_send_init|cnt_baud[0] ; UART_send:UART_send_init|cnt_baud[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; UART_send:UART_send_init|cnt_baud[2] ; UART_send:UART_send_init|cnt_baud[4] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; cnt_clk[1]                           ; cnt_clk[2]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.036 ; cnt_clk[3]                           ; cnt_clk[4]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.303      ;
; 1.038 ; cnt_clk[4]                           ; cnt_clk[5]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.305      ;
; 1.038 ; UART_send:UART_send_init|cnt_baud[4] ; UART_send:UART_send_init|cnt_baud[6] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.306      ;
; 1.039 ; cnt_clk[5]                           ; cnt_clk[6]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.306      ;
; 1.039 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|cnt_baud[7] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.307      ;
; 1.041 ; cnt_clk[16]                          ; cnt_clk[18]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.308      ;
; 1.041 ; cnt_clk[0]                           ; cnt_clk[2]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.308      ;
; 1.041 ; cnt_clk[2]                           ; cnt_clk[4]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.308      ;
; 1.045 ; cnt_clk[22]                          ; cnt_clk[24]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.052 ; cnt_clk[13]                          ; cnt_clk[7]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.319      ;
; 1.052 ; cnt_clk[13]                          ; cnt_clk[21]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.319      ;
; 1.052 ; cnt_clk[13]                          ; cnt_clk[13]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.319      ;
; 1.052 ; cnt_clk[13]                          ; cnt_clk[15]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.319      ;
; 1.052 ; cnt_clk[19]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.092      ; 1.339      ;
; 1.053 ; cnt_clk[6]                           ; cnt_clk[8]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.320      ;
; 1.053 ; cnt_clk[4]                           ; cnt_clk[6]                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.320      ;
; 1.054 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|cnt_baud[8] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.322      ;
; 1.074 ; cnt_clk[22]                          ; cnt_clk[22]                          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.341      ;
; 1.075 ; xcnt[0]                              ; xcnt[2]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.343      ;
; 1.080 ; xcnt[0]                              ; xcnt[3]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 1.348      ;
; 1.093 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.361      ;
; 1.097 ; UART_send:UART_send_init|cnt_bit[2]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.365      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.004 ; -17.186           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -53.106                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.004 ; cnt_clk[7]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.954      ;
; -0.934 ; cnt_clk[7]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.884      ;
; -0.928 ; cnt_clk[7]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.878      ;
; -0.900 ; cnt_clk[1]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.849      ;
; -0.886 ; cnt_clk[0]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.835      ;
; -0.861 ; cnt_clk[3]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.812      ;
; -0.860 ; cnt_clk[6]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.811      ;
; -0.858 ; cnt_clk[3]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.807      ;
; -0.857 ; cnt_clk[6]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.806      ;
; -0.849 ; cnt_clk[7]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.799      ;
; -0.841 ; cnt_clk[3]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.792      ;
; -0.840 ; cnt_clk[6]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.791      ;
; -0.839 ; cnt_clk[7]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.791      ;
; -0.835 ; cnt_clk[3]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.784      ;
; -0.833 ; cnt_clk[3]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.782      ;
; -0.833 ; cnt_clk[3]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.782      ;
; -0.832 ; cnt_clk[6]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.781      ;
; -0.832 ; cnt_clk[6]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.781      ;
; -0.830 ; cnt_clk[1]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.779      ;
; -0.826 ; cnt_clk[3]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.775      ;
; -0.825 ; cnt_clk[6]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.774      ;
; -0.824 ; cnt_clk[1]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.773      ;
; -0.818 ; cnt_clk[2]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.767      ;
; -0.816 ; cnt_clk[0]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.765      ;
; -0.810 ; cnt_clk[0]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.759      ;
; -0.796 ; cnt_clk[4]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.747      ;
; -0.793 ; cnt_clk[4]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.742      ;
; -0.776 ; cnt_clk[4]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.727      ;
; -0.770 ; cnt_clk[5]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.719      ;
; -0.770 ; cnt_clk[8]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.721      ;
; -0.770 ; cnt_clk[9]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.721      ;
; -0.768 ; cnt_clk[4]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.717      ;
; -0.768 ; cnt_clk[4]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.717      ;
; -0.767 ; cnt_clk[8]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.716      ;
; -0.767 ; cnt_clk[9]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.716      ;
; -0.765 ; cnt_clk[3]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.714      ;
; -0.764 ; cnt_clk[3]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.713      ;
; -0.763 ; cnt_clk[6]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.712      ;
; -0.762 ; cnt_clk[6]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.711      ;
; -0.761 ; cnt_clk[4]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.710      ;
; -0.760 ; cnt_clk[1]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.709      ;
; -0.759 ; cnt_clk[6]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.708      ;
; -0.755 ; cnt_clk[4]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.704      ;
; -0.753 ; cnt_clk[3]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.702      ;
; -0.752 ; cnt_clk[6]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.701      ;
; -0.750 ; cnt_clk[8]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.750 ; cnt_clk[9]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.701      ;
; -0.748 ; cnt_clk[2]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.697      ;
; -0.746 ; cnt_clk[0]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.695      ;
; -0.745 ; cnt_clk[1]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.694      ;
; -0.742 ; cnt_clk[8]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; cnt_clk[8]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; cnt_clk[2]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; cnt_clk[9]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.691      ;
; -0.742 ; cnt_clk[9]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.691      ;
; -0.736 ; cnt_clk[7]                          ; cnt_clk[24]                      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.688      ;
; -0.735 ; cnt_clk[1]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.686      ;
; -0.735 ; cnt_clk[8]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.684      ;
; -0.735 ; cnt_clk[9]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.684      ;
; -0.729 ; cnt_clk[0]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.680      ;
; -0.724 ; cnt_clk[5]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.675      ;
; -0.721 ; cnt_clk[5]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.670      ;
; -0.720 ; cnt_clk[7]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.670      ;
; -0.716 ; cnt_clk[22]                         ; flag                             ; clk          ; clk         ; 1.000        ; -0.038     ; 1.665      ;
; -0.715 ; cnt_clk[7]                          ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.035     ; 1.667      ;
; -0.709 ; cnt_clk[0]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.660      ;
; -0.704 ; cnt_clk[5]                          ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.655      ;
; -0.703 ; cnt_clk[21]                         ; flag                             ; clk          ; clk         ; 1.000        ; -0.037     ; 1.653      ;
; -0.701 ; cnt_clk[0]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.650      ;
; -0.700 ; cnt_clk[5]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.649      ;
; -0.699 ; cnt_clk[4]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.648      ;
; -0.696 ; cnt_clk[5]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.645      ;
; -0.696 ; cnt_clk[5]                          ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.645      ;
; -0.696 ; cnt_clk[0]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.645      ;
; -0.695 ; cnt_clk[4]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.644      ;
; -0.694 ; cnt_clk[0]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.643      ;
; -0.689 ; cnt_clk[5]                          ; cnt_clk[15]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.638      ;
; -0.688 ; cnt_clk[4]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.637      ;
; -0.687 ; cnt_clk[19]                         ; flag                             ; clk          ; clk         ; 1.000        ; -0.239     ; 1.435      ;
; -0.684 ; cnt_clk[10]                         ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.635      ;
; -0.682 ; cnt_clk[12]                         ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.238     ; 1.431      ;
; -0.681 ; cnt_clk[10]                         ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.630      ;
; -0.678 ; cnt_clk[2]                          ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.627      ;
; -0.673 ; cnt_clk[8]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.622      ;
; -0.673 ; cnt_clk[9]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.622      ;
; -0.672 ; cnt_clk[8]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.621      ;
; -0.672 ; cnt_clk[9]                          ; cnt_clk[25]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.621      ;
; -0.669 ; cnt_clk[8]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.618      ;
; -0.669 ; cnt_clk[7]                          ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.619      ;
; -0.669 ; cnt_clk[9]                          ; cnt_clk[23]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.618      ;
; -0.666 ; cnt_clk[18]                         ; cnt_clk[17]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.617      ;
; -0.664 ; cnt_clk[10]                         ; cnt_clk[22]                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.615      ;
; -0.662 ; cnt_clk[8]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.611      ;
; -0.662 ; cnt_clk[9]                          ; cnt_clk[20]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.611      ;
; -0.660 ; cnt_clk[7]                          ; cnt_clk[14]                      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.659 ; cnt_clk[18]                         ; cnt_clk[7]                       ; clk          ; clk         ; 1.000        ; -0.038     ; 1.608      ;
; -0.656 ; cnt_clk[10]                         ; cnt_clk[13]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.605      ;
; -0.656 ; cnt_clk[10]                         ; cnt_clk[21]                      ; clk          ; clk         ; 1.000        ; -0.038     ; 1.605      ;
; -0.655 ; UART_send:UART_send_init|cnt_bit[0] ; UART_send:UART_send_init|UART_tx ; clk          ; clk         ; 1.000        ; -0.037     ; 1.605      ;
; -0.649 ; cnt_clk[3]                          ; cnt_clk[19]                      ; clk          ; clk         ; 1.000        ; 0.156      ; 1.792      ;
+--------+-------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                          ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; UART_send:UART_send_init|tx_en       ; UART_send:UART_send_init|tx_en       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_send:UART_send_init|cnt_bit[1]  ; UART_send:UART_send_init|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_send:UART_send_init|cnt_bit[2]  ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_send:UART_send_init|cnt_bit[3]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; cnt_clk[7]                           ; cnt_clk[7]                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; xcnt[3]                              ; xcnt[3]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; xcnt[0]                              ; xcnt[0]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; xcnt[1]                              ; xcnt[1]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; xcnt[2]                              ; xcnt[2]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.201 ; UART_send:UART_send_init|cnt_baud[8] ; UART_send:UART_send_init|cnt_baud[8] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.322      ;
; 0.221 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.342      ;
; 0.296 ; UART_send:UART_send_init|cnt_baud[1] ; UART_send:UART_send_init|cnt_baud[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; cnt_clk[7]                           ; cnt_clk[17]                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.418      ;
; 0.297 ; cnt_clk[11]                          ; cnt_clk[11]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; UART_send:UART_send_init|cnt_baud[3] ; UART_send:UART_send_init|cnt_baud[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cnt_clk[10]                          ; cnt_clk[10]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; cnt_clk[9]                           ; cnt_clk[9]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; cnt_clk[8]                           ; cnt_clk[8]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; UART_send:UART_send_init|cnt_baud[2] ; UART_send:UART_send_init|cnt_baud[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.303 ; UART_send:UART_send_init|cnt_baud[5] ; UART_send:UART_send_init|cnt_baud[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; UART_send:UART_send_init|cnt_baud[7] ; UART_send:UART_send_init|cnt_baud[7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; UART_send:UART_send_init|cnt_baud[4] ; UART_send:UART_send_init|cnt_baud[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; cnt_clk[2]                           ; cnt_clk[2]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; cnt_clk[24]                          ; cnt_clk[24]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt_clk[18]                          ; cnt_clk[18]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt_clk[16]                          ; cnt_clk[16]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; cnt_clk[1]                           ; cnt_clk[1]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.309 ; UART_send:UART_send_init|cnt_baud[0] ; UART_send:UART_send_init|cnt_baud[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; cnt_clk[5]                           ; cnt_clk[5]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; cnt_clk[3]                           ; cnt_clk[3]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|cnt_baud[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; cnt_clk[6]                           ; cnt_clk[6]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; cnt_clk[4]                           ; cnt_clk[4]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; cnt_clk[0]                           ; cnt_clk[0]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.434      ;
; 0.317 ; cnt_clk[7]                           ; cnt_clk[12]                          ; clk          ; clk         ; 0.000        ; 0.238      ; 0.639      ;
; 0.317 ; UART_send:UART_send_init|tx_en       ; UART_send:UART_send_init|cnt_bit[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.324 ; xcnt[0]                              ; xcnt[1]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.332 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|flag_bit    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.346 ; cnt_clk[7]                           ; cnt_clk[25]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.346 ; cnt_clk[7]                           ; cnt_clk[14]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.348 ; cnt_clk[7]                           ; cnt_clk[13]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.469      ;
; 0.349 ; cnt_clk[7]                           ; cnt_clk[23]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.349 ; cnt_clk[7]                           ; cnt_clk[21]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.353 ; cnt_clk[7]                           ; cnt_clk[20]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.474      ;
; 0.353 ; cnt_clk[7]                           ; cnt_clk[15]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.474      ;
; 0.361 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.482      ;
; 0.368 ; cnt_clk[7]                           ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.239      ; 0.691      ;
; 0.370 ; UART_send:UART_send_init|cnt_bit[1]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.491      ;
; 0.373 ; UART_send:UART_send_init|cnt_bit[1]  ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.404 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|cnt_bit[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.525      ;
; 0.410 ; UART_send:UART_send_init|flag_bit    ; UART_send:UART_send_init|UART_tx     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.530      ;
; 0.413 ; UART_send:UART_send_init|cnt_bit[2]  ; UART_send:UART_send_init|UART_tx     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.533      ;
; 0.416 ; cnt_clk[18]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.737      ;
; 0.433 ; xcnt[3]                              ; UART_send:UART_send_init|UART_tx     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.553      ;
; 0.433 ; cnt_clk[13]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.239      ; 0.756      ;
; 0.437 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.558      ;
; 0.441 ; UART_send:UART_send_init|cnt_bit[0]  ; UART_send:UART_send_init|cnt_bit[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.445 ; UART_send:UART_send_init|cnt_baud[1] ; UART_send:UART_send_init|cnt_baud[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.447 ; cnt_clk[9]                           ; cnt_clk[10]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.447 ; UART_send:UART_send_init|cnt_baud[3] ; UART_send:UART_send_init|cnt_baud[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.450 ; cnt_clk[19]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.045      ; 0.579      ;
; 0.452 ; UART_send:UART_send_init|cnt_baud[7] ; UART_send:UART_send_init|cnt_baud[8] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; UART_send:UART_send_init|cnt_baud[5] ; UART_send:UART_send_init|cnt_baud[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.455 ; cnt_clk[1]                           ; cnt_clk[2]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; UART_send:UART_send_init|cnt_baud[0] ; UART_send:UART_send_init|cnt_baud[1] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; cnt_clk[10]                          ; cnt_clk[11]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; cnt_clk[17]                          ; cnt_clk[18]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; cnt_clk[8]                           ; cnt_clk[9]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; UART_send:UART_send_init|cnt_baud[2] ; UART_send:UART_send_init|cnt_baud[3] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458 ; cnt_clk[5]                           ; cnt_clk[6]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; cnt_clk[3]                           ; cnt_clk[4]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; UART_send:UART_send_init|cnt_baud[0] ; UART_send:UART_send_init|cnt_baud[2] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; cnt_clk[22]                          ; cnt_clk[22]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.460 ; cnt_clk[8]                           ; cnt_clk[10]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; cnt_clk[13]                          ; cnt_clk[13]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; cnt_clk[13]                          ; cnt_clk[21]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.461 ; UART_send:UART_send_init|cnt_baud[2] ; UART_send:UART_send_init|cnt_baud[4] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.462 ; cnt_clk[13]                          ; cnt_clk[7]                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; UART_send:UART_send_init|cnt_baud[4] ; UART_send:UART_send_init|cnt_baud[5] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; cnt_clk[13]                          ; cnt_clk[15]                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; cnt_clk[0]                           ; cnt_clk[1]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; cnt_clk[2]                           ; cnt_clk[3]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; UART_send:UART_send_init|cnt_baud[4] ; UART_send:UART_send_init|cnt_baud[6] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; UART_send:UART_send_init|cnt_baud[1] ; UART_send:UART_send_init|flag_bit    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; cnt_clk[0]                           ; cnt_clk[2]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; cnt_clk[2]                           ; cnt_clk[4]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; cnt_clk[16]                          ; cnt_clk[18]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|cnt_baud[7] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.469 ; cnt_clk[22]                          ; cnt_clk[24]                          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; cnt_clk[4]                           ; cnt_clk[5]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.471 ; cnt_clk[17]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.792      ;
; 0.472 ; cnt_clk[6]                           ; cnt_clk[8]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; UART_send:UART_send_init|cnt_baud[6] ; UART_send:UART_send_init|cnt_baud[8] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; cnt_clk[4]                           ; cnt_clk[6]                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.592      ;
; 0.474 ; xcnt[0]                              ; xcnt[3]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.594      ;
; 0.474 ; UART_send:UART_send_init|cnt_bit[2]  ; UART_send:UART_send_init|cnt_bit[3]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.595      ;
; 0.478 ; xcnt[0]                              ; xcnt[2]                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.482 ; cnt_clk[16]                          ; cnt_clk[19]                          ; clk          ; clk         ; 0.000        ; 0.237      ; 0.803      ;
; 0.502 ; cnt_clk[11]                          ; cnt_clk[12]                          ; clk          ; clk         ; 0.000        ; 0.236      ; 0.822      ;
+-------+--------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.427  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.427  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -97.895 ; 0.0   ; 0.0      ; 0.0     ; -72.889             ;
;  clk             ; -97.895 ; 0.000 ; N/A      ; N/A     ; -72.889             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; UART_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; UART_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 995      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 995      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 47    ; 47   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rstn       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; UART_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Sun Jun 25 21:03:19 2023
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.427
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.427             -97.895 clk 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.889 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.072
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.072             -86.514 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -72.889 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.004
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.004             -17.186 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.106 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4795 megabytes
    Info: Processing ended: Sun Jun 25 21:03:20 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


