>Dmel_RG2
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG3
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG5
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG9
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG18N
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG19
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG22
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG24
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG25
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG28
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG32N
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG34
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG36
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dmel_RG38N
GTCTTTTTCTTCCTGCCCATCTCGCCCCTT
>Dsim_MD03
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD06
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD105
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD106
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD146
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD15
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD197
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD199
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD201
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD221
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD224
GTCTTTTTCCTCCTGCCCGTCTCGCTCCTT
>Dsim_MD225
GCCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD233
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD235
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD238
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD243
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD251
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD255
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD63
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD72
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dsim_MD73
GTCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dyak_528_10200
GCCTTTTTCCTCCTGCCCGTCTCGCCCCTT
>Dere_528_10200
ATCTTTTTCCTCCTGCCCGTCCCGCCCCCT
