module Comparator(SW, D1);
	input [3:0] SW;
	output [3:0] D1;
	
	assign D1[0] = (SW[3]&SW[2]a)|(SW[3]&SW[1]);
	assign D1[3:1] = 3'b000;
	
endmodule
