////////////////////////////////////////////ADDER_MODULE//////////////////////////////////////////////////////
module adder(input [31:0] ina, inb,
             output reg [31:0] out);
  
  always @(ina or inb) begin
    out = ina + inb;
  end

endmodule
//////////////////////////////////////////////////////////////////////////////////////////////////////////////
