Timing Analyzer report for usage_MAX7219
Wed May 08 11:46:29 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'MAX7219:U0|clk_spi'
 13. Slow 1200mV 85C Model Setup: 'sys_clk'
 14. Slow 1200mV 85C Model Setup: '_rst[0]'
 15. Slow 1200mV 85C Model Setup: 'MAX7219:U0|state.000'
 16. Slow 1200mV 85C Model Hold: 'MAX7219:U0|clk_spi'
 17. Slow 1200mV 85C Model Hold: 'MAX7219:U0|state.000'
 18. Slow 1200mV 85C Model Hold: 'sys_clk'
 19. Slow 1200mV 85C Model Hold: '_rst[0]'
 20. Slow 1200mV 85C Model Recovery: 'sys_clk'
 21. Slow 1200mV 85C Model Recovery: 'MAX7219:U0|state.000'
 22. Slow 1200mV 85C Model Recovery: 'MAX7219:U0|clk_spi'
 23. Slow 1200mV 85C Model Removal: 'MAX7219:U0|clk_spi'
 24. Slow 1200mV 85C Model Removal: 'MAX7219:U0|state.000'
 25. Slow 1200mV 85C Model Removal: 'sys_clk'
 26. Slow 1200mV 85C Model Metastability Summary
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'MAX7219:U0|clk_spi'
 34. Slow 1200mV 0C Model Setup: 'sys_clk'
 35. Slow 1200mV 0C Model Setup: '_rst[0]'
 36. Slow 1200mV 0C Model Setup: 'MAX7219:U0|state.000'
 37. Slow 1200mV 0C Model Hold: 'MAX7219:U0|clk_spi'
 38. Slow 1200mV 0C Model Hold: 'MAX7219:U0|state.000'
 39. Slow 1200mV 0C Model Hold: 'sys_clk'
 40. Slow 1200mV 0C Model Hold: '_rst[0]'
 41. Slow 1200mV 0C Model Recovery: 'sys_clk'
 42. Slow 1200mV 0C Model Recovery: 'MAX7219:U0|state.000'
 43. Slow 1200mV 0C Model Recovery: 'MAX7219:U0|clk_spi'
 44. Slow 1200mV 0C Model Removal: 'MAX7219:U0|clk_spi'
 45. Slow 1200mV 0C Model Removal: 'MAX7219:U0|state.000'
 46. Slow 1200mV 0C Model Removal: 'sys_clk'
 47. Slow 1200mV 0C Model Metastability Summary
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'MAX7219:U0|clk_spi'
 54. Fast 1200mV 0C Model Setup: '_rst[0]'
 55. Fast 1200mV 0C Model Setup: 'sys_clk'
 56. Fast 1200mV 0C Model Setup: 'MAX7219:U0|state.000'
 57. Fast 1200mV 0C Model Hold: 'MAX7219:U0|state.000'
 58. Fast 1200mV 0C Model Hold: 'MAX7219:U0|clk_spi'
 59. Fast 1200mV 0C Model Hold: 'sys_clk'
 60. Fast 1200mV 0C Model Hold: '_rst[0]'
 61. Fast 1200mV 0C Model Recovery: 'sys_clk'
 62. Fast 1200mV 0C Model Recovery: 'MAX7219:U0|clk_spi'
 63. Fast 1200mV 0C Model Recovery: 'MAX7219:U0|state.000'
 64. Fast 1200mV 0C Model Removal: 'MAX7219:U0|clk_spi'
 65. Fast 1200mV 0C Model Removal: 'MAX7219:U0|state.000'
 66. Fast 1200mV 0C Model Removal: 'sys_clk'
 67. Fast 1200mV 0C Model Metastability Summary
 68. Multicorner Timing Analysis Summary
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Recovery Transfers
 77. Removal Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths Summary
 81. Clock Status Summary
 82. Unconstrained Input Ports
 83. Unconstrained Output Ports
 84. Unconstrained Input Ports
 85. Unconstrained Output Ports
 86. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; usage_MAX7219                                       ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE10E22C8                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-8         ;   0.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; _rst[0]              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { _rst[0] }              ;
; MAX7219:U0|clk_spi   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MAX7219:U0|clk_spi }   ;
; MAX7219:U0|state.000 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { MAX7219:U0|state.000 } ;
; sys_clk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sys_clk }              ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                  ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                                          ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; 259.07 MHz ; 259.07 MHz      ; MAX7219:U0|clk_spi   ;                                                               ;
; 287.52 MHz ; 250.0 MHz       ; sys_clk              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 335.12 MHz ; 250.0 MHz       ; _rst[0]              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 704.23 MHz ; 402.09 MHz      ; MAX7219:U0|state.000 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary           ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; MAX7219:U0|clk_spi   ; -3.611 ; -31.847       ;
; sys_clk              ; -2.478 ; -12.462       ;
; _rst[0]              ; -0.992 ; -2.976        ;
; MAX7219:U0|state.000 ; -0.420 ; -0.930        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Hold Summary           ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; MAX7219:U0|clk_spi   ; 0.454 ; 0.000         ;
; MAX7219:U0|state.000 ; 0.455 ; 0.000         ;
; sys_clk              ; 0.498 ; 0.000         ;
; _rst[0]              ; 1.248 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; sys_clk              ; -0.147 ; -1.029        ;
; MAX7219:U0|state.000 ; 0.910  ; 0.000         ;
; MAX7219:U0|clk_spi   ; 0.918  ; 0.000         ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 85C Model Removal Summary         ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; MAX7219:U0|clk_spi   ; -1.033 ; -11.354       ;
; MAX7219:U0|state.000 ; -0.925 ; -3.700        ;
; sys_clk              ; 0.089  ; 0.000         ;
+----------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------------------+--------+-------------------+
; Clock                ; Slack  ; End Point TNS     ;
+----------------------+--------+-------------------+
; sys_clk              ; -3.000 ; -13.409           ;
; _rst[0]              ; -3.000 ; -7.461            ;
; MAX7219:U0|clk_spi   ; -1.487 ; -19.331           ;
; MAX7219:U0|state.000 ; -1.487 ; -5.948            ;
+----------------------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MAX7219:U0|clk_spi'                                                                                                   ;
+--------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; -3.611 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; -0.114     ; 3.998      ;
; -3.408 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; -0.114     ; 3.795      ;
; -3.279 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; -0.114     ; 3.666      ;
; -3.168 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; -0.114     ; 3.555      ;
; -2.860 ; MAX7219:U0|state.finished ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.780      ;
; -2.831 ; MAX7219:U0|state.finished ; MAX7219:U0|state.000      ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.751      ;
; -2.820 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.741      ;
; -2.789 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.710      ;
; -2.669 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.589      ;
; -2.669 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.589      ;
; -2.656 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.577      ;
; -2.645 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.566      ;
; -2.617 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.537      ;
; -2.590 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.510      ;
; -2.571 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.492      ;
; -2.527 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.448      ;
; -2.440 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.361      ;
; -2.440 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.361      ;
; -2.440 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.361      ;
; -2.421 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.342      ;
; -2.352 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.273      ;
; -2.311 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.232      ;
; -2.311 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.232      ;
; -2.311 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.232      ;
; -2.311 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.232      ;
; -2.282 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 6.317      ;
; -2.241 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.161      ;
; -2.220 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.140      ;
; -2.208 ; display[4][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 0.760      ; 3.959      ;
; -2.205 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.126      ;
; -2.205 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.126      ;
; -2.205 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.126      ;
; -2.195 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 3.116      ;
; -2.171 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.091      ;
; -2.146 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 3.066      ;
; -2.137 ; display[6][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 0.760      ; 3.888      ;
; -2.129 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 6.664      ;
; -1.955 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 2.875      ;
; -1.955 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 2.875      ;
; -1.955 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 2.875      ;
; -1.930 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 2.850      ;
; -1.930 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 2.850      ;
; -1.930 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 2.850      ;
; -1.863 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 2.784      ;
; -1.826 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 2.747      ;
; -1.770 ; display[6][0]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 0.760      ; 3.521      ;
; -1.666 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.588      ;
; -1.665 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.587      ;
; -1.659 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.581      ;
; -1.644 ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.679      ;
; -1.639 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 6.445      ;
; -1.602 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.908      ;
; -1.537 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.459      ;
; -1.536 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.458      ;
; -1.530 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.452      ;
; -1.528 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.834      ;
; -1.431 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.353      ;
; -1.430 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.352      ;
; -1.426 ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 5.961      ;
; -1.424 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.346      ;
; -1.422 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.728      ;
; -1.419 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.725      ;
; -1.417 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.723      ;
; -1.357 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.663      ;
; -1.355 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.661      ;
; -1.352 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.658      ;
; -1.314 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.545      ; 5.621      ;
; -1.271 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 6.077      ;
; -1.256 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 6.062      ;
; -1.217 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 6.023      ;
; -1.215 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 6.021      ;
; -1.214 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 6.020      ;
; -1.213 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 6.019      ;
; -1.182 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.488      ;
; -1.173 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.545      ; 5.980      ;
; -1.136 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 5.442      ;
; -1.124 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.046      ;
; -1.123 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.045      ;
; -1.117 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 2.039      ;
; -1.042 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 5.848      ;
; -1.014 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 5.820      ;
; -0.915 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.837      ;
; -0.913 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.835      ;
; -0.900 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.822      ;
; -0.803 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.725      ;
; -0.801 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.723      ;
; -0.788 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.079     ; 1.710      ;
; -0.762 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.081     ; 1.682      ;
; -0.526 ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 1.447      ;
; -0.503 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 5.309      ;
; -0.474 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 1.395      ;
; -0.474 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 1.395      ;
; -0.455 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 1.376      ;
; -0.368 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 1.289      ;
; -0.340 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 1.261      ;
; -0.174 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 1.095      ;
; -0.161 ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 1.082      ;
; 0.063  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 0.858      ;
; 0.063  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.080     ; 0.858      ;
+--------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                                       ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -2.478 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 3.399      ;
; -2.347 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 3.268      ;
; -2.313 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 3.234      ;
; -2.178 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 3.099      ;
; -2.162 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 3.083      ;
; -2.045 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.966      ;
; -1.664 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.585      ;
; -1.664 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.585      ;
; -1.664 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.585      ;
; -1.664 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.585      ;
; -1.664 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.585      ;
; -1.664 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.585      ;
; -1.499 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.420      ;
; -1.499 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.420      ;
; -1.499 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.420      ;
; -1.499 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.420      ;
; -1.499 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.420      ;
; -1.499 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.420      ;
; -1.335 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.256      ;
; -1.335 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.256      ;
; -1.335 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.256      ;
; -1.335 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.256      ;
; -1.335 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.256      ;
; -1.335 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.256      ;
; -1.246 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.500        ; 2.490      ; 4.488      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.202 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.123      ;
; -1.166 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.087      ;
; -1.166 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.087      ;
; -1.166 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.087      ;
; -1.166 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.087      ;
; -1.166 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.087      ;
; -1.166 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.087      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -1.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.080     ; 2.075      ;
; -0.922 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 1.000        ; 2.490      ; 4.664      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: '_rst[0]'                                                                   ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.992 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; 0.500        ; 2.681      ; 4.174      ;
; -0.992 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; 0.500        ; 2.681      ; 4.174      ;
; -0.992 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; 0.500        ; 2.681      ; 4.174      ;
; -0.569 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; 1.000        ; 2.681      ; 4.251      ;
; -0.569 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; 1.000        ; 2.681      ; 4.251      ;
; -0.569 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; 1.000        ; 2.681      ; 4.251      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'MAX7219:U0|state.000'                                                                  ;
+--------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; -0.420 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.079     ; 1.342      ;
; -0.418 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.079     ; 1.340      ;
; -0.401 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.079     ; 1.323      ;
; -0.092 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.079     ; 1.014      ;
; -0.084 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.079     ; 1.006      ;
; -0.082 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.079     ; 1.004      ;
; 0.064  ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.079     ; 0.858      ;
+--------+-----------+----------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MAX7219:U0|clk_spi'                                                                                                   ;
+-------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; 0.454 ; MAX7219:U0|CLK            ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; MAX7219:U0|Din            ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 0.758      ;
; 0.670 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 0.962      ;
; 0.727 ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 1.019      ;
; 0.778 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 1.070      ;
; 0.794 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 1.086      ;
; 0.868 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 5.076      ;
; 0.954 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 1.246      ;
; 0.969 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 1.261      ;
; 0.970 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 1.262      ;
; 1.014 ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 1.306      ;
; 1.257 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 1.548      ;
; 1.316 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 1.609      ;
; 1.317 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 1.610      ;
; 1.323 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 5.531      ;
; 1.331 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 1.624      ;
; 1.348 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 5.556      ;
; 1.381 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 5.589      ;
; 1.384 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 5.592      ;
; 1.384 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 5.592      ;
; 1.406 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 1.699      ;
; 1.407 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 1.700      ;
; 1.423 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 1.716      ;
; 1.436 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 5.644      ;
; 1.436 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 5.644      ;
; 1.436 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 5.644      ;
; 1.437 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.716      ; 5.646      ;
; 1.467 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.175      ;
; 1.554 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.262      ;
; 1.560 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.268      ;
; 1.560 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.268      ;
; 1.620 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.716      ; 5.329      ;
; 1.625 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 1.918      ;
; 1.627 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 1.920      ;
; 1.648 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 1.941      ;
; 1.703 ; display[6][0]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 1.034      ; 2.979      ;
; 1.707 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.415      ;
; 1.707 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.415      ;
; 1.709 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.417      ;
; 1.711 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.419      ;
; 1.716 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.424      ;
; 1.791 ; display[4][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 1.034      ; 3.067      ;
; 1.876 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.584      ;
; 1.885 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 6.093      ;
; 1.902 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.195      ;
; 1.904 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.197      ;
; 1.915 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.207      ;
; 1.921 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.214      ;
; 1.923 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.216      ;
; 1.927 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.220      ;
; 1.930 ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 5.887      ;
; 1.946 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.239      ;
; 1.954 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.247      ;
; 1.956 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.249      ;
; 1.979 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.081      ; 2.272      ;
; 1.999 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.290      ;
; 2.127 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.419      ;
; 2.160 ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.617      ;
; 2.217 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.509      ;
; 2.224 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.516      ;
; 2.246 ; display[6][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 1.034      ; 3.522      ;
; 2.344 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.636      ;
; 2.358 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 6.315      ;
; 2.391 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.682      ;
; 2.418 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.709      ;
; 2.433 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.725      ;
; 2.435 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 0.226      ; 2.393      ;
; 2.466 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.757      ;
; 2.479 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.770      ;
; 2.479 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.770      ;
; 2.479 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.770      ;
; 2.506 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.797      ;
; 2.506 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.797      ;
; 2.506 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.797      ;
; 2.518 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 0.226      ; 2.476      ;
; 2.531 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 0.226      ; 2.489      ;
; 2.533 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 5.990      ;
; 2.551 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.843      ;
; 2.558 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.849      ;
; 2.580 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.079      ; 2.871      ;
; 2.637 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.929      ;
; 2.676 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 2.968      ;
; 2.728 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.020      ;
; 2.762 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.054      ;
; 2.764 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.056      ;
; 2.764 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.056      ;
; 2.764 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.056      ;
; 2.770 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 0.226      ; 2.728      ;
; 2.783 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.075      ;
; 2.783 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.075      ;
; 2.783 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.075      ;
; 2.816 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.108      ;
; 2.816 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.108      ;
; 2.816 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.080      ; 3.108      ;
+-------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'MAX7219:U0|state.000'                                                                  ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; 0.455 ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.079      ; 0.758      ;
; 0.564 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.079      ; 0.855      ;
; 0.565 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.079      ; 0.856      ;
; 0.573 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.079      ; 0.864      ;
; 0.828 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.079      ; 1.119      ;
; 0.828 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.079      ; 1.119      ;
; 0.829 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.079      ; 1.120      ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                       ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; 0.498 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 0.790      ;
; 0.747 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.039      ;
; 0.747 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.039      ;
; 0.754 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.046      ;
; 0.790 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.082      ;
; 0.970 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.262      ;
; 1.101 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.393      ;
; 1.108 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.400      ;
; 1.115 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.407      ;
; 1.117 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.409      ;
; 1.128 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.420      ;
; 1.137 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.429      ;
; 1.189 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.000        ; 2.585      ; 4.277      ;
; 1.232 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.524      ;
; 1.241 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.533      ;
; 1.248 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.540      ;
; 1.268 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.560      ;
; 1.277 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.569      ;
; 1.325 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.617      ;
; 1.372 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.664      ;
; 1.400 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; -0.500       ; 2.585      ; 3.988      ;
; 1.403 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.695      ;
; 1.408 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.700      ;
; 1.653 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.945      ;
; 1.653 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.945      ;
; 1.653 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.945      ;
; 1.653 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.945      ;
; 1.655 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.947      ;
; 1.655 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.947      ;
; 1.655 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.947      ;
; 1.655 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.947      ;
; 1.655 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 1.947      ;
; 1.711 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.003      ;
; 1.855 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.147      ;
; 1.855 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.147      ;
; 1.972 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.264      ;
; 1.972 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.264      ;
; 1.972 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.264      ;
; 2.222 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.514      ;
; 2.366 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.658      ;
; 2.377 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.669      ;
; 2.518 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.810      ;
; 2.520 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 2.812      ;
; 2.712 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.080      ; 3.004      ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: '_rst[0]'                                                                   ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 1.248 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; 0.000        ; 2.784      ; 4.244      ;
; 1.248 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; 0.000        ; 2.784      ; 4.244      ;
; 1.248 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; 0.000        ; 2.784      ; 4.244      ;
; 1.658 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; -0.500       ; 2.784      ; 4.174      ;
; 1.658 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; -0.500       ; 2.784      ; 4.174      ;
; 1.658 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; -0.500       ; 2.784      ; 4.174      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sys_clk'                                                                     ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.147 ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.490      ; 3.118      ;
; -0.147 ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.490      ; 3.118      ;
; -0.147 ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.490      ; 3.118      ;
; -0.147 ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.490      ; 3.118      ;
; -0.147 ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.490      ; 3.118      ;
; -0.147 ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.490      ; 3.118      ;
; -0.147 ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; 0.500        ; 2.490      ; 3.118      ;
; 0.400  ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.490      ; 3.071      ;
; 0.400  ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.490      ; 3.071      ;
; 0.400  ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.490      ; 3.071      ;
; 0.400  ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.490      ; 3.071      ;
; 0.400  ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.490      ; 3.071      ;
; 0.400  ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.490      ; 3.071      ;
; 0.400  ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; 1.000        ; 2.490      ; 3.071      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'MAX7219:U0|state.000'                                                      ;
+-------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; 0.910 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 3.489      ; 3.070      ;
; 0.910 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 3.489      ; 3.070      ;
; 0.910 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 3.489      ; 3.070      ;
; 0.910 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 3.489      ; 3.070      ;
; 1.363 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 3.489      ; 3.117      ;
; 1.363 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 3.489      ; 3.117      ;
; 1.363 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 3.489      ; 3.117      ;
; 1.363 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 3.489      ; 3.117      ;
+-------+-----------+----------+--------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'MAX7219:U0|clk_spi'                                                                       ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; 0.918 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.545      ; 3.118      ;
; 0.918 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.545      ; 3.118      ;
; 0.918 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 3.117      ;
; 0.918 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 3.117      ;
; 0.918 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 3.117      ;
; 0.918 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 3.117      ;
; 0.918 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.545      ; 3.118      ;
; 0.918 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 3.117      ;
; 0.918 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 3.117      ;
; 0.919 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 3.116      ;
; 0.919 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.544      ; 3.116      ;
; 1.465 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.545      ; 3.071      ;
; 1.465 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.545      ; 3.071      ;
; 1.465 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 3.070      ;
; 1.465 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 3.070      ;
; 1.465 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 3.070      ;
; 1.465 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 3.070      ;
; 1.465 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.545      ; 3.071      ;
; 1.465 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 3.070      ;
; 1.465 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 3.070      ;
; 1.466 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 3.069      ;
; 1.466 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.544      ; 3.069      ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'MAX7219:U0|clk_spi'                                                                         ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; -1.033 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 2.924      ;
; -1.033 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 2.924      ;
; -1.032 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.716      ; 2.926      ;
; -1.032 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.716      ; 2.926      ;
; -1.032 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 2.925      ;
; -1.032 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 2.925      ;
; -1.032 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 2.925      ;
; -1.032 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 2.925      ;
; -1.032 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.716      ; 2.926      ;
; -1.032 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 2.925      ;
; -1.032 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.715      ; 2.925      ;
; -0.483 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 2.974      ;
; -0.483 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 2.974      ;
; -0.482 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.716      ; 2.976      ;
; -0.482 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.716      ; 2.976      ;
; -0.482 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 2.975      ;
; -0.482 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 2.975      ;
; -0.482 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 2.975      ;
; -0.482 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 2.975      ;
; -0.482 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.716      ; 2.976      ;
; -0.482 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 2.975      ;
; -0.482 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.715      ; 2.975      ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'MAX7219:U0|state.000'                                                        ;
+--------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; -0.925 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 3.658      ; 2.975      ;
; -0.925 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 3.658      ; 2.975      ;
; -0.925 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 3.658      ; 2.975      ;
; -0.925 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 3.658      ; 2.975      ;
; -0.475 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 3.658      ; 2.925      ;
; -0.475 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 3.658      ; 2.925      ;
; -0.475 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 3.658      ; 2.925      ;
; -0.475 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 3.658      ; 2.925      ;
+--------+-----------+----------+--------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sys_clk'                                                                     ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.089 ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.585      ; 2.926      ;
; 0.089 ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.585      ; 2.926      ;
; 0.089 ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.585      ; 2.926      ;
; 0.089 ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.585      ; 2.926      ;
; 0.089 ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.585      ; 2.926      ;
; 0.089 ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.585      ; 2.926      ;
; 0.089 ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; 0.000        ; 2.585      ; 2.926      ;
; 0.639 ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.585      ; 2.976      ;
; 0.639 ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.585      ; 2.976      ;
; 0.639 ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.585      ; 2.976      ;
; 0.639 ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.585      ; 2.976      ;
; 0.639 ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.585      ; 2.976      ;
; 0.639 ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.585      ; 2.976      ;
; 0.639 ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; -0.500       ; 2.585      ; 2.976      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                   ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note                                                          ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
; 274.42 MHz ; 274.42 MHz      ; MAX7219:U0|clk_spi   ;                                                               ;
; 302.21 MHz ; 250.0 MHz       ; sys_clk              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 371.75 MHz ; 250.0 MHz       ; _rst[0]              ; limit due to minimum period restriction (max I/O toggle rate) ;
; 789.27 MHz ; 402.09 MHz      ; MAX7219:U0|state.000 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; MAX7219:U0|clk_spi   ; -3.195 ; -29.032       ;
; sys_clk              ; -2.309 ; -11.123       ;
; _rst[0]              ; -0.845 ; -2.535        ;
; MAX7219:U0|state.000 ; -0.267 ; -0.532        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; MAX7219:U0|clk_spi   ; 0.402 ; 0.000         ;
; MAX7219:U0|state.000 ; 0.405 ; 0.000         ;
; sys_clk              ; 0.461 ; 0.000         ;
; _rst[0]              ; 1.310 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary         ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; sys_clk              ; -0.054 ; -0.378        ;
; MAX7219:U0|state.000 ; 0.804  ; 0.000         ;
; MAX7219:U0|clk_spi   ; 0.976  ; 0.000         ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow 1200mV 0C Model Removal Summary          ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; MAX7219:U0|clk_spi   ; -1.014 ; -11.154       ;
; MAX7219:U0|state.000 ; -0.797 ; -3.188        ;
; sys_clk              ; 0.069  ; 0.000         ;
+----------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; sys_clk              ; -3.000 ; -13.409          ;
; _rst[0]              ; -3.000 ; -7.461           ;
; MAX7219:U0|clk_spi   ; -1.487 ; -19.331          ;
; MAX7219:U0|state.000 ; -1.487 ; -5.948           ;
+----------------------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MAX7219:U0|clk_spi'                                                                                                    ;
+--------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; -3.195 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 0.036      ; 3.733      ;
; -3.010 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 0.036      ; 3.548      ;
; -2.886 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 0.036      ; 3.424      ;
; -2.783 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 0.036      ; 3.321      ;
; -2.644 ; MAX7219:U0|state.finished ; MAX7219:U0|state.000      ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 3.573      ;
; -2.610 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 3.539      ;
; -2.600 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 3.530      ;
; -2.597 ; MAX7219:U0|state.finished ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 3.526      ;
; -2.467 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.074     ; 3.395      ;
; -2.467 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.074     ; 3.395      ;
; -2.463 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.074     ; 3.391      ;
; -2.460 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 3.390      ;
; -2.452 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.383      ;
; -2.435 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.074     ; 3.363      ;
; -2.386 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 3.316      ;
; -2.367 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 3.296      ;
; -2.263 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.194      ;
; -2.227 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.158      ;
; -2.227 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.158      ;
; -2.227 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 3.158      ;
; -2.184 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 3.114      ;
; -2.161 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 3.091      ;
; -2.161 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 3.091      ;
; -2.119 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 3.048      ;
; -2.102 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 6.404      ;
; -2.096 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 3.025      ;
; -2.072 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 3.001      ;
; -2.038 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.967      ;
; -2.038 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 2.969      ;
; -2.038 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 2.969      ;
; -2.038 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 2.969      ;
; -2.009 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.938      ;
; -1.954 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.883      ;
; -1.931 ; display[4][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 0.758      ; 3.681      ;
; -1.903 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 5.705      ;
; -1.884 ; display[6][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 0.758      ; 3.634      ;
; -1.813 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.742      ;
; -1.813 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.742      ;
; -1.813 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.742      ;
; -1.784 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.713      ;
; -1.784 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.713      ;
; -1.784 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.713      ;
; -1.731 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 2.661      ;
; -1.686 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 6.238      ;
; -1.668 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 2.597      ;
; -1.546 ; display[6][0]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 0.758      ; 3.296      ;
; -1.483 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 2.415      ;
; -1.481 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 2.413      ;
; -1.469 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 2.401      ;
; -1.417 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 2.348      ;
; -1.415 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 2.346      ;
; -1.403 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 2.334      ;
; -1.403 ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 3.309      ; 5.704      ;
; -1.348 ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.500        ; 3.309      ; 5.149      ;
; -1.330 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.309      ; 5.881      ;
; -1.296 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 5.348      ;
; -1.294 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 2.226      ;
; -1.292 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 2.224      ;
; -1.280 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.070     ; 2.212      ;
; -1.280 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.309      ; 5.831      ;
; -1.277 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 5.829      ;
; -1.275 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 5.827      ;
; -1.273 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 5.825      ;
; -1.273 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 5.825      ;
; -1.221 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 5.273      ;
; -1.213 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.311      ; 5.766      ;
; -1.202 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 5.254      ;
; -1.084 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 5.636      ;
; -1.071 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 5.123      ;
; -1.071 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 5.123      ;
; -1.071 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 5.123      ;
; -1.070 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.309      ; 5.121      ;
; -1.056 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.309      ; 5.107      ;
; -1.012 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.943      ;
; -1.010 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.941      ;
; -1.006 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.309      ; 5.057      ;
; -0.998 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.929      ;
; -0.960 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.311      ; 5.013      ;
; -0.933 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 5.485      ;
; -0.817 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 4.869      ;
; -0.763 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.694      ;
; -0.761 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.692      ;
; -0.749 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.680      ;
; -0.676 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.607      ;
; -0.674 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.605      ;
; -0.673 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.073     ; 1.602      ;
; -0.662 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.593      ;
; -0.425 ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.356      ;
; -0.415 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 3.309      ; 4.966      ;
; -0.365 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 1.295      ;
; -0.365 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 1.295      ;
; -0.326 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 1.256      ;
; -0.232 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 1.162      ;
; -0.208 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 1.138      ;
; -0.088 ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.071     ; 1.019      ;
; -0.062 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 0.992      ;
; 0.160  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.072     ; 0.770      ;
+--------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                                        ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -2.309 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 3.239      ;
; -2.135 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 3.065      ;
; -2.100 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 3.030      ;
; -1.999 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.929      ;
; -1.966 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.896      ;
; -1.874 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.804      ;
; -1.469 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.399      ;
; -1.469 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.399      ;
; -1.469 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.399      ;
; -1.469 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.399      ;
; -1.469 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.399      ;
; -1.469 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.399      ;
; -1.291 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.221      ;
; -1.291 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.221      ;
; -1.291 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.221      ;
; -1.291 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.221      ;
; -1.291 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.221      ;
; -1.291 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.221      ;
; -1.159 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.089      ;
; -1.159 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.089      ;
; -1.159 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.089      ;
; -1.159 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.089      ;
; -1.159 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.089      ;
; -1.159 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 2.089      ;
; -1.090 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.500        ; 2.291      ; 4.113      ;
; -1.034 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.964      ;
; -1.034 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.964      ;
; -1.034 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.964      ;
; -1.034 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.964      ;
; -1.034 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.964      ;
; -1.034 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.964      ;
; -0.984 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.914      ;
; -0.984 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.914      ;
; -0.984 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.914      ;
; -0.984 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.914      ;
; -0.984 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.914      ;
; -0.984 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.914      ;
; -0.983 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 1.000        ; 2.291      ; 4.506      ;
; -0.975 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.905      ;
; -0.975 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.905      ;
; -0.975 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.905      ;
; -0.975 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.905      ;
; -0.975 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.905      ;
; -0.975 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.072     ; 1.905      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: '_rst[0]'                                                                    ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.845 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; 0.500        ; 2.459      ; 3.806      ;
; -0.845 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; 0.500        ; 2.459      ; 3.806      ;
; -0.845 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; 0.500        ; 2.459      ; 3.806      ;
; -0.605 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; 1.000        ; 2.459      ; 4.066      ;
; -0.605 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; 1.000        ; 2.459      ; 4.066      ;
; -0.605 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; 1.000        ; 2.459      ; 4.066      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'MAX7219:U0|state.000'                                                                   ;
+--------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; -0.267 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.069     ; 1.200      ;
; -0.265 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.069     ; 1.198      ;
; -0.258 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.069     ; 1.191      ;
; 0.017  ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.069     ; 0.916      ;
; 0.025  ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.069     ; 0.908      ;
; 0.027  ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.069     ; 0.906      ;
; 0.163  ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.069     ; 0.770      ;
; 0.163  ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.069     ; 0.770      ;
; 0.163  ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.069     ; 0.770      ;
; 0.163  ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.069     ; 0.770      ;
+--------+-----------+----------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MAX7219:U0|clk_spi'                                                                                                    ;
+-------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; 0.402 ; MAX7219:U0|CLK            ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; MAX7219:U0|Din            ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 0.669      ;
; 0.417 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 0.684      ;
; 0.623 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 0.890      ;
; 0.643 ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 0.911      ;
; 0.722 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 0.989      ;
; 0.737 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 1.004      ;
; 0.828 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.466      ; 4.749      ;
; 0.874 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 1.141      ;
; 0.888 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 1.155      ;
; 0.910 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 1.177      ;
; 0.935 ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.203      ;
; 1.119 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 1.385      ;
; 1.191 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.459      ;
; 1.193 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.461      ;
; 1.207 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 4.630      ;
; 1.218 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.486      ;
; 1.281 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.549      ;
; 1.283 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.551      ;
; 1.291 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 5.214      ;
; 1.301 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 5.224      ;
; 1.308 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.576      ;
; 1.323 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.467      ; 4.745      ;
; 1.323 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.467      ; 4.745      ;
; 1.327 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.469      ; 4.751      ;
; 1.398 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 4.821      ;
; 1.398 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 4.821      ;
; 1.400 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 4.823      ;
; 1.402 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 4.825      ;
; 1.423 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 5.346      ;
; 1.423 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 5.346      ;
; 1.423 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 5.346      ;
; 1.425 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.466      ; 4.846      ;
; 1.432 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.467      ; 5.354      ;
; 1.432 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.467      ; 5.354      ;
; 1.435 ; display[6][0]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 1.007      ; 2.667      ;
; 1.451 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.719      ;
; 1.453 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.721      ;
; 1.458 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 5.381      ;
; 1.478 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.746      ;
; 1.526 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.469      ; 5.450      ;
; 1.547 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 4.970      ;
; 1.552 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 4.975      ;
; 1.552 ; display[4][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 1.007      ; 2.784      ;
; 1.704 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.070      ; 1.969      ;
; 1.704 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.074      ; 1.973      ;
; 1.706 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.074      ; 1.975      ;
; 1.712 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.980      ;
; 1.714 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 1.982      ;
; 1.731 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.074      ; 2.000      ;
; 1.739 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.007      ;
; 1.775 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.074      ; 2.044      ;
; 1.777 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.074      ; 2.046      ;
; 1.801 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.069      ; 2.065      ;
; 1.802 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.074      ; 2.071      ;
; 1.905 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.070      ; 2.170      ;
; 1.907 ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; -0.500       ; 3.466      ; 5.098      ;
; 1.936 ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 3.466      ; 5.627      ;
; 1.961 ; display[6][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 1.007      ; 3.193      ;
; 1.984 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 5.907      ;
; 1.996 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 2.263      ;
; 2.013 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.279      ;
; 2.105 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 0.343      ; 2.163      ;
; 2.119 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.385      ;
; 2.129 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.070      ; 2.394      ;
; 2.146 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.412      ;
; 2.170 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 0.343      ; 2.228      ;
; 2.182 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.070      ; 2.447      ;
; 2.183 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 0.343      ; 2.241      ;
; 2.204 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.069      ; 2.468      ;
; 2.213 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 5.406      ;
; 2.241 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.507      ;
; 2.241 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.507      ;
; 2.241 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.507      ;
; 2.268 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.534      ;
; 2.268 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.534      ;
; 2.268 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.534      ;
; 2.293 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.559      ;
; 2.314 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.580      ;
; 2.337 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.603      ;
; 2.351 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 2.618      ;
; 2.377 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.645      ;
; 2.386 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 6.079      ;
; 2.442 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 0.343      ; 2.500      ;
; 2.448 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.716      ;
; 2.499 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.767      ;
; 2.499 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.767      ;
; 2.499 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.767      ;
; 2.507 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 2.774      ;
; 2.507 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 2.774      ;
; 2.507 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.072      ; 2.774      ;
; 2.509 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.071      ; 2.775      ;
; 2.570 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.838      ;
; 2.570 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.838      ;
; 2.570 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.073      ; 2.838      ;
+-------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'MAX7219:U0|state.000'                                                                   ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; 0.405 ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.069      ; 0.669      ;
; 0.420 ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.069      ; 0.684      ;
; 0.520 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.069      ; 0.784      ;
; 0.521 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.069      ; 0.785      ;
; 0.529 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.069      ; 0.793      ;
; 0.774 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.069      ; 1.038      ;
; 0.777 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.069      ; 1.041      ;
; 0.779 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.069      ; 1.043      ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                        ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; 0.461 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 0.728      ;
; 0.695 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 0.962      ;
; 0.702 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 0.969      ;
; 0.737 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.004      ;
; 0.880 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.147      ;
; 1.014 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.281      ;
; 1.019 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.286      ;
; 1.021 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.288      ;
; 1.029 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.296      ;
; 1.031 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.298      ;
; 1.047 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.314      ;
; 1.115 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.382      ;
; 1.136 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.403      ;
; 1.141 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.408      ;
; 1.153 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.420      ;
; 1.169 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.436      ;
; 1.179 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.000        ; 2.376      ; 4.020      ;
; 1.194 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; -0.500       ; 2.376      ; 3.535      ;
; 1.237 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.504      ;
; 1.237 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.504      ;
; 1.255 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.522      ;
; 1.275 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.542      ;
; 1.545 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.812      ;
; 1.545 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.812      ;
; 1.545 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.812      ;
; 1.545 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.812      ;
; 1.545 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.812      ;
; 1.546 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.813      ;
; 1.546 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.813      ;
; 1.546 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.813      ;
; 1.546 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.813      ;
; 1.594 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.861      ;
; 1.728 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.995      ;
; 1.728 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 1.995      ;
; 1.843 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 2.110      ;
; 1.843 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 2.110      ;
; 1.843 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 2.110      ;
; 1.992 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 2.259      ;
; 2.126 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 2.393      ;
; 2.154 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 2.421      ;
; 2.272 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 2.539      ;
; 2.286 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 2.553      ;
; 2.410 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.072      ; 2.677      ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: '_rst[0]'                                                                    ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 1.310 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; 0.000        ; 2.551      ; 4.056      ;
; 1.310 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; 0.000        ; 2.551      ; 4.056      ;
; 1.310 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; 0.000        ; 2.551      ; 4.056      ;
; 1.541 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; -0.500       ; 2.551      ; 3.807      ;
; 1.541 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; -0.500       ; 2.551      ; 3.807      ;
; 1.541 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; -0.500       ; 2.551      ; 3.807      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sys_clk'                                                                      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.054 ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.291      ; 2.827      ;
; -0.054 ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.291      ; 2.827      ;
; -0.054 ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.291      ; 2.827      ;
; -0.054 ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.291      ; 2.827      ;
; -0.054 ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.291      ; 2.827      ;
; -0.054 ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; 0.500        ; 2.291      ; 2.827      ;
; -0.054 ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; 0.500        ; 2.291      ; 2.827      ;
; 0.460  ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.291      ; 2.813      ;
; 0.460  ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.291      ; 2.813      ;
; 0.460  ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.291      ; 2.813      ;
; 0.460  ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.291      ; 2.813      ;
; 0.460  ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.291      ; 2.813      ;
; 0.460  ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; 1.000        ; 2.291      ; 2.813      ;
; 0.460  ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; 1.000        ; 2.291      ; 2.813      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'MAX7219:U0|state.000'                                                       ;
+-------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; 0.804 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 3.123      ; 2.811      ;
; 0.804 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 3.123      ; 2.811      ;
; 0.804 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 3.123      ; 2.811      ;
; 0.804 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 3.123      ; 2.811      ;
; 1.290 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 3.123      ; 2.825      ;
; 1.290 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 3.123      ; 2.825      ;
; 1.290 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 3.123      ; 2.825      ;
; 1.290 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 3.123      ; 2.825      ;
+-------+-----------+----------+--------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'MAX7219:U0|clk_spi'                                                                        ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; 0.976 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.311      ; 2.827      ;
; 0.976 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.311      ; 2.827      ;
; 0.976 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 2.826      ;
; 0.976 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.309      ; 2.825      ;
; 0.976 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.309      ; 2.825      ;
; 0.976 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 2.826      ;
; 0.976 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 2.826      ;
; 0.976 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 2.826      ;
; 0.976 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.311      ; 2.827      ;
; 0.976 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 2.826      ;
; 0.976 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 3.310      ; 2.826      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.311      ; 2.813      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.311      ; 2.813      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 2.812      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.309      ; 2.811      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.309      ; 2.811      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 2.812      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 2.812      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 2.812      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.311      ; 2.813      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 2.812      ;
; 1.490 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 3.310      ; 2.812      ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'MAX7219:U0|clk_spi'                                                                          ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; -1.014 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.469      ; 2.680      ;
; -1.014 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.469      ; 2.680      ;
; -1.014 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 2.679      ;
; -1.014 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.467      ; 2.678      ;
; -1.014 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.467      ; 2.678      ;
; -1.014 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 2.679      ;
; -1.014 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 2.679      ;
; -1.014 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 2.679      ;
; -1.014 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.469      ; 2.680      ;
; -1.014 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 2.679      ;
; -1.014 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 3.468      ; 2.679      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.469      ; 2.703      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.469      ; 2.703      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 2.702      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.467      ; 2.701      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.467      ; 2.701      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 2.702      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 2.702      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 2.702      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.469      ; 2.703      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 2.702      ;
; -0.491 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 3.468      ; 2.702      ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'MAX7219:U0|state.000'                                                         ;
+--------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; -0.797 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 3.273      ; 2.701      ;
; -0.797 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 3.273      ; 2.701      ;
; -0.797 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 3.273      ; 2.701      ;
; -0.797 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 3.273      ; 2.701      ;
; -0.320 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 3.273      ; 2.678      ;
; -0.320 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 3.273      ; 2.678      ;
; -0.320 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 3.273      ; 2.678      ;
; -0.320 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 3.273      ; 2.678      ;
+--------+-----------+----------+--------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sys_clk'                                                                      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.069 ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.376      ; 2.680      ;
; 0.069 ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.376      ; 2.680      ;
; 0.069 ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.376      ; 2.680      ;
; 0.069 ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.376      ; 2.680      ;
; 0.069 ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.376      ; 2.680      ;
; 0.069 ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; 0.000        ; 2.376      ; 2.680      ;
; 0.069 ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; 0.000        ; 2.376      ; 2.680      ;
; 0.592 ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.376      ; 2.703      ;
; 0.592 ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.376      ; 2.703      ;
; 0.592 ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.376      ; 2.703      ;
; 0.592 ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.376      ; 2.703      ;
; 0.592 ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.376      ; 2.703      ;
; 0.592 ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; -0.500       ; 2.376      ; 2.703      ;
; 0.592 ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; -0.500       ; 2.376      ; 2.703      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary            ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; MAX7219:U0|clk_spi   ; -1.417 ; -8.534        ;
; _rst[0]              ; -0.648 ; -1.944        ;
; sys_clk              ; -0.504 ; -1.278        ;
; MAX7219:U0|state.000 ; 0.369  ; 0.000         ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Hold Summary            ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; MAX7219:U0|state.000 ; 0.185 ; 0.000         ;
; MAX7219:U0|clk_spi   ; 0.187 ; 0.000         ;
; sys_clk              ; 0.200 ; 0.000         ;
; _rst[0]              ; 0.443 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary         ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; sys_clk              ; -0.209 ; -1.463        ;
; MAX7219:U0|clk_spi   ; 0.204  ; 0.000         ;
; MAX7219:U0|state.000 ; 0.738  ; 0.000         ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast 1200mV 0C Model Removal Summary          ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; MAX7219:U0|clk_spi   ; -0.385 ; -4.235        ;
; MAX7219:U0|state.000 ; -0.133 ; -0.532        ;
; sys_clk              ; 0.040  ; 0.000         ;
+----------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------------------+--------+------------------+
; Clock                ; Slack  ; End Point TNS    ;
+----------------------+--------+------------------+
; sys_clk              ; -3.000 ; -10.448          ;
; _rst[0]              ; -3.000 ; -6.204           ;
; MAX7219:U0|clk_spi   ; -1.000 ; -13.000          ;
; MAX7219:U0|state.000 ; -1.000 ; -4.000           ;
+----------------------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MAX7219:U0|clk_spi'                                                                                                    ;
+--------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; -1.417 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 3.424      ;
; -1.414 ; IRreg[1]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; -0.221     ; 1.680      ;
; -1.352 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; -0.221     ; 1.618      ;
; -1.272 ; IRreg[0]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; -0.221     ; 1.538      ;
; -1.222 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; -0.221     ; 1.488      ;
; -1.101 ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.500        ; 1.529      ; 3.107      ;
; -0.739 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 2.861      ;
; -0.673 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 1.623      ;
; -0.664 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.529      ; 2.785      ;
; -0.653 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 2.775      ;
; -0.650 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 2.772      ;
; -0.649 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 2.771      ;
; -0.648 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 2.770      ;
; -0.639 ; MAX7219:U0|state.finished ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.588      ;
; -0.628 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.579      ;
; -0.621 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.529      ; 2.742      ;
; -0.620 ; MAX7219:U0|state.finished ; MAX7219:U0|state.000      ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.569      ;
; -0.607 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.532      ; 2.731      ;
; -0.576 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.039     ; 1.524      ;
; -0.571 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.522      ;
; -0.565 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.039     ; 1.513      ;
; -0.547 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 1.497      ;
; -0.542 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.039     ; 1.490      ;
; -0.542 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.039     ; 1.490      ;
; -0.495 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 2.617      ;
; -0.494 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.445      ;
; -0.479 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.430      ;
; -0.477 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.429      ;
; -0.457 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 1.407      ;
; -0.453 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.405      ;
; -0.439 ; display[4][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 0.248      ; 1.664      ;
; -0.414 ; display[6][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 0.248      ; 1.639      ;
; -0.404 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 2.526      ;
; -0.403 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 1.353      ;
; -0.402 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.354      ;
; -0.402 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.354      ;
; -0.402 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.354      ;
; -0.396 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.347      ;
; -0.396 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.347      ;
; -0.396 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.347      ;
; -0.381 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.330      ;
; -0.375 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.324      ;
; -0.370 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.322      ;
; -0.370 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.322      ;
; -0.370 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 1.322      ;
; -0.351 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.300      ;
; -0.339 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.288      ;
; -0.312 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.500        ; 1.529      ; 2.433      ;
; -0.285 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.037     ; 1.235      ;
; -0.268 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.217      ;
; -0.268 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.217      ;
; -0.268 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.217      ;
; -0.256 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.205      ;
; -0.256 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.205      ;
; -0.256 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 1.205      ;
; -0.254 ; display[6][0]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 0.248      ; 1.479      ;
; -0.244 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 2.751      ;
; -0.218 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 1.169      ;
; -0.100 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.033     ; 1.054      ;
; -0.098 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.033     ; 1.052      ;
; -0.087 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.033     ; 1.041      ;
; -0.083 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 1.036      ;
; -0.081 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 1.034      ;
; -0.076 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 1.029      ;
; -0.057 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.033     ; 1.011      ;
; -0.055 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.033     ; 1.009      ;
; -0.050 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.033     ; 1.004      ;
; 0.011  ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 1.000        ; 1.529      ; 2.495      ;
; 0.055  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 0.898      ;
; 0.057  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 0.896      ;
; 0.058  ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 2.564      ;
; 0.062  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 0.891      ;
; 0.154  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 0.799      ;
; 0.156  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 0.797      ;
; 0.161  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 0.792      ;
; 0.175  ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.529      ; 2.446      ;
; 0.177  ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 2.445      ;
; 0.189  ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 2.433      ;
; 0.191  ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 2.431      ;
; 0.193  ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 2.429      ;
; 0.201  ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.532      ; 2.423      ;
; 0.205  ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.529      ; 2.416      ;
; 0.215  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 0.738      ;
; 0.217  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 0.736      ;
; 0.220  ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 2.402      ;
; 0.222  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.034     ; 0.731      ;
; 0.241  ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.038     ; 0.708      ;
; 0.307  ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.529      ; 2.314      ;
; 0.312  ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 2.310      ;
; 0.322  ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 0.630      ;
; 0.344  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.607      ;
; 0.344  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.607      ;
; 0.347  ; MAX7219:U0|state.Address  ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.604      ;
; 0.397  ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.554      ;
; 0.412  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.539      ;
; 0.482  ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.035     ; 0.470      ;
; 0.490  ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.461      ;
; 0.592  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 1.000        ; -0.036     ; 0.359      ;
+--------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: '_rst[0]'                                                                    ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.648 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; 0.500        ; 1.232      ; 2.367      ;
; -0.648 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; 0.500        ; 1.232      ; 2.367      ;
; -0.648 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; 0.500        ; 1.232      ; 2.367      ;
; 0.405  ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; 1.000        ; 1.232      ; 1.814      ;
; 0.405  ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; 1.000        ; 1.232      ; 1.814      ;
; 0.405  ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; 1.000        ; 1.232      ; 1.814      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                                        ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; -0.504 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.455      ;
; -0.445 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.396      ;
; -0.423 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.374      ;
; -0.370 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.321      ;
; -0.344 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.295      ;
; -0.296 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.500        ; 1.127      ; 2.005      ;
; -0.292 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.243      ;
; -0.129 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 1.080      ;
; -0.048 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.999      ;
; -0.048 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.999      ;
; -0.048 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.999      ;
; -0.048 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.999      ;
; -0.048 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.999      ;
; -0.048 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.999      ;
; 0.042  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.909      ;
; 0.050  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.901      ;
; 0.054  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.897      ;
; 0.091  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.860      ;
; 0.091  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.860      ;
; 0.091  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.860      ;
; 0.091  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.860      ;
; 0.091  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.860      ;
; 0.091  ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.860      ;
; 0.094  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.857      ;
; 0.094  ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.857      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.099  ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 1.000        ; -0.036     ; 0.852      ;
; 0.312  ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 1.000        ; 1.127      ; 1.897      ;
+--------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'MAX7219:U0|state.000'                                                                  ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; 0.369 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.038     ; 0.580      ;
; 0.370 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.038     ; 0.579      ;
; 0.380 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.038     ; 0.569      ;
; 0.516 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.038     ; 0.433      ;
; 0.524 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.038     ; 0.425      ;
; 0.526 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.038     ; 0.423      ;
; 0.590 ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.038     ; 0.359      ;
; 0.590 ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 1.000        ; -0.038     ; 0.359      ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MAX7219:U0|state.000'                                                                   ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+
; 0.185 ; IRreg[3]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; IRreg[2]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; IRreg[1]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; IRreg[0]  ; IRreg[0] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.038      ; 0.314      ;
; 0.228 ; IRreg[0]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.038      ; 0.350      ;
; 0.230 ; IRreg[0]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.038      ; 0.352      ;
; 0.236 ; IRreg[0]  ; IRreg[1] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.038      ; 0.358      ;
; 0.339 ; IRreg[2]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.038      ; 0.461      ;
; 0.342 ; IRreg[1]  ; IRreg[3] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.038      ; 0.464      ;
; 0.343 ; IRreg[1]  ; IRreg[2] ; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0.000        ; 0.038      ; 0.465      ;
+-------+-----------+----------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'MAX7219:U0|clk_spi'                                                                                                    ;
+-------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+
; 0.187 ; MAX7219:U0|CLK            ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MAX7219:U0|Din            ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.314      ;
; 0.267 ; MAX7219:U0|state.TxData   ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.387      ;
; 0.278 ; MAX7219:U0|flag[1]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 0.399      ;
; 0.315 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.435      ;
; 0.321 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.441      ;
; 0.371 ; MAX7219:U0|state.Address  ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.491      ;
; 0.375 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.495      ;
; 0.376 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 0.496      ;
; 0.398 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 2.211      ;
; 0.400 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.603      ; 2.212      ;
; 0.401 ; MAX7219:U0|flag[2]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 0.522      ;
; 0.434 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.603      ; 2.246      ;
; 0.434 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.603      ; 2.246      ;
; 0.468 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 2.281      ;
; 0.471 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 2.284      ;
; 0.475 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.606      ; 2.290      ;
; 0.488 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 2.301      ;
; 0.488 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 2.301      ;
; 0.488 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 2.301      ;
; 0.504 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 0.622      ;
; 0.507 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.629      ;
; 0.509 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.631      ;
; 0.511 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.633      ;
; 0.543 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.665      ;
; 0.545 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.667      ;
; 0.547 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.669      ;
; 0.600 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 2.413      ;
; 0.635 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.757      ;
; 0.637 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.759      ;
; 0.639 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.761      ;
; 0.702 ; display[6][0]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 0.371      ; 1.187      ;
; 0.708 ; display[4][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 0.371      ; 1.193      ;
; 0.746 ; _rst[0]                   ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 1.603      ; 2.463      ;
; 0.753 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.039      ; 0.876      ;
; 0.755 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.039      ; 0.878      ;
; 0.757 ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.039      ; 0.880      ;
; 0.763 ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 0.882      ;
; 0.775 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.897      ;
; 0.777 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.899      ;
; 0.779 ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.038      ; 0.901      ;
; 0.801 ; MAX7219:U0|state.Address  ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.033      ; 0.918      ;
; 0.846 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.finished ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.039      ; 0.969      ;
; 0.848 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.TxData   ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.039      ; 0.971      ;
; 0.849 ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.Address  ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.039      ; 0.972      ;
; 0.857 ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 0.976      ;
; 0.880 ; _rst[0]                   ; MAX7219:U0|CLK            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 2.598      ;
; 0.882 ; display[6][1]             ; MAX7219:U0|Din            ; _rst[0]              ; MAX7219:U0|clk_spi ; 0.000        ; 0.371      ; 1.367      ;
; 0.905 ; MAX7219:U0|CS             ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.025      ;
; 0.935 ; MAX7219:U0|flag[1]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.055      ;
; 0.971 ; MAX7219:U0|state.Address  ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.089      ;
; 0.972 ; MAX7219:U0|state.TxData   ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.033      ; 1.089      ;
; 0.973 ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 1.092      ;
; 0.981 ; MAX7219:U0|state.TxData   ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.099      ;
; 1.014 ; MAX7219:U0|flag[0]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 1.133      ;
; 1.022 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.140      ;
; 1.022 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.140      ;
; 1.022 ; MAX7219:U0|state.Address  ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.140      ;
; 1.024 ; MAX7219:U0|state.000      ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.603      ; 2.336      ;
; 1.032 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.150      ;
; 1.032 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.150      ;
; 1.032 ; MAX7219:U0|state.TxData   ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.150      ;
; 1.046 ; MAX7219:U0|state.Address  ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.164      ;
; 1.051 ; MAX7219:U0|state.TxData   ; MAX7219:U0|CS             ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.169      ;
; 1.068 ; MAX7219:U0|flag[2]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.189      ;
; 1.081 ; MAX7219:U0|state.000      ; MAX7219:U0|CS             ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 2.394      ;
; 1.082 ; MAX7219:U0|flag[2]        ; MAX7219:U0|Din            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.202      ;
; 1.082 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[0]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 2.395      ;
; 1.093 ; MAX7219:U0|flag[0]        ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.213      ;
; 1.119 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.240      ;
; 1.119 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.240      ;
; 1.119 ; MAX7219:U0|flag[2]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.240      ;
; 1.133 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 2.446      ;
; 1.133 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 2.446      ;
; 1.133 ; MAX7219:U0|state.000      ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 2.446      ;
; 1.141 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.261      ;
; 1.141 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.261      ;
; 1.141 ; MAX7219:U0|flag[0]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.036      ; 1.261      ;
; 1.174 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[2]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.603      ; 2.486      ;
; 1.174 ; MAX7219:U0|state.000      ; MAX7219:U0|flag[1]        ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.603      ; 2.486      ;
; 1.177 ; MAX7219:U0|flag[1]        ; MAX7219:U0|flag[0]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.298      ;
; 1.179 ; MAX7219:U0|state.000      ; MAX7219:U0|state.000      ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 2.492      ;
; 1.212 ; MAX7219:U0|flag[0]        ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.035      ; 1.331      ;
; 1.218 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[2]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.339      ;
; 1.218 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[0]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.339      ;
; 1.218 ; MAX7219:U0|flag[1]        ; MAX7219:U0|TxCnt[1]       ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.037      ; 1.339      ;
; 1.270 ; MAX7219:U0|state.000      ; MAX7219:U0|state.Address  ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.606      ; 2.585      ;
; 1.316 ; MAX7219:U0|state.finished ; MAX7219:U0|state.000      ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.434      ;
; 1.349 ; MAX7219:U0|state.finished ; MAX7219:U0|CLK            ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.034      ; 1.467      ;
; 1.352 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[2]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.033      ; 1.469      ;
; 1.352 ; MAX7219:U0|state.finished ; MAX7219:U0|flag[1]        ; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi ; 0.000        ; 0.033      ; 1.469      ;
; 1.395 ; MAX7219:U0|state.000      ; MAX7219:U0|CLK            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 2.708      ;
; 1.407 ; IRreg[2]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; -0.066     ; 0.945      ;
; 1.457 ; IRreg[3]                  ; MAX7219:U0|Din            ; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi ; -0.500       ; -0.066     ; 0.995      ;
+-------+---------------------------+---------------------------+----------------------+--------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                        ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+
; 0.200 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.320      ;
; 0.286 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; 0.000        ; 1.171      ; 1.676      ;
; 0.299 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.303 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.423      ;
; 0.318 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.438      ;
; 0.375 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.495      ;
; 0.448 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.457 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.577      ;
; 0.460 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.581      ;
; 0.465 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.585      ;
; 0.468 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.588      ;
; 0.511 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.631      ;
; 0.514 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.634      ;
; 0.523 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.644      ;
; 0.531 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.651      ;
; 0.534 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.654      ;
; 0.577 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.697      ;
; 0.587 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.707      ;
; 0.597 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|cnt[5]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.717      ;
; 0.653 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|cnt[4]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.773      ;
; 0.654 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.774      ;
; 0.654 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|cnt[3]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.774      ;
; 0.689 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.809      ;
; 0.745 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.865      ;
; 0.745 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.865      ;
; 0.782 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[0]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.902      ;
; 0.782 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[1]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.902      ;
; 0.782 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|cnt[2]  ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 0.902      ;
; 0.938 ; MAX7219:U0|cnt[1]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.058      ;
; 0.938 ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; MAX7219:U0|clk_spi ; sys_clk     ; -0.500       ; 1.171      ; 1.828      ;
; 0.973 ; MAX7219:U0|cnt[5]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.093      ;
; 0.994 ; MAX7219:U0|cnt[2]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.114      ;
; 1.033 ; MAX7219:U0|cnt[3]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.153      ;
; 1.033 ; MAX7219:U0|cnt[4]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.153      ;
; 1.099 ; MAX7219:U0|cnt[0]  ; MAX7219:U0|clk_spi ; sys_clk            ; sys_clk     ; 0.000        ; 0.036      ; 1.219      ;
+-------+--------------------+--------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: '_rst[0]'                                                                    ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.443 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; 0.000        ; 1.281      ; 1.808      ;
; 0.443 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; 0.000        ; 1.281      ; 1.808      ;
; 0.443 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; 0.000        ; 1.281      ; 1.808      ;
; 1.471 ; _rst[0]   ; display[6][1] ; _rst[0]      ; _rst[0]     ; -0.500       ; 1.281      ; 2.356      ;
; 1.471 ; _rst[0]   ; display[4][1] ; _rst[0]      ; _rst[0]     ; -0.500       ; 1.281      ; 2.356      ;
; 1.471 ; _rst[0]   ; display[6][0] ; _rst[0]      ; _rst[0]     ; -0.500       ; 1.281      ; 2.356      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sys_clk'                                                                      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.209 ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; 0.500        ; 1.127      ; 1.803      ;
; -0.209 ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; 0.500        ; 1.127      ; 1.803      ;
; -0.209 ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; 0.500        ; 1.127      ; 1.803      ;
; -0.209 ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; 0.500        ; 1.127      ; 1.803      ;
; -0.209 ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; 0.500        ; 1.127      ; 1.803      ;
; -0.209 ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; 0.500        ; 1.127      ; 1.803      ;
; -0.209 ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; 0.500        ; 1.127      ; 1.803      ;
; 0.684  ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; 1.000        ; 1.127      ; 1.410      ;
; 0.684  ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; 1.000        ; 1.127      ; 1.410      ;
; 0.684  ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; 1.000        ; 1.127      ; 1.410      ;
; 0.684  ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; 1.000        ; 1.127      ; 1.410      ;
; 0.684  ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; 1.000        ; 1.127      ; 1.410      ;
; 0.684  ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; 1.000        ; 1.127      ; 1.410      ;
; 0.684  ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; 1.000        ; 1.127      ; 1.410      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'MAX7219:U0|clk_spi'                                                                        ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; 0.204 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 1.803      ;
; 0.204 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.529      ; 1.802      ;
; 0.204 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.529      ; 1.802      ;
; 0.204 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 1.803      ;
; 0.204 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 1.803      ;
; 0.204 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 1.803      ;
; 0.204 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 1.803      ;
; 0.204 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.530      ; 1.803      ;
; 0.206 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.532      ; 1.803      ;
; 0.206 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.532      ; 1.803      ;
; 0.206 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.500        ; 1.532      ; 1.803      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.532      ; 1.410      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.532      ; 1.410      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 1.408      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.529      ; 1.407      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.529      ; 1.407      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 1.408      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 1.408      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 1.408      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.532      ; 1.410      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 1.408      ;
; 1.099 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; 1.000        ; 1.530      ; 1.408      ;
+-------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'MAX7219:U0|state.000'                                                       ;
+-------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; 0.738 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 1.669      ; 1.408      ;
; 0.738 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 1.669      ; 1.408      ;
; 0.738 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 1.669      ; 1.408      ;
; 0.738 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.500        ; 1.669      ; 1.408      ;
; 0.844 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 1.669      ; 1.802      ;
; 0.844 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 1.669      ; 1.802      ;
; 0.844 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 1.669      ; 1.802      ;
; 0.844 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; 1.000        ; 1.669      ; 1.802      ;
+-------+-----------+----------+--------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'MAX7219:U0|clk_spi'                                                                          ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                   ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+
; -0.385 ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.606      ; 1.335      ;
; -0.385 ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.606      ; 1.335      ;
; -0.385 ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 1.333      ;
; -0.385 ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.603      ; 1.332      ;
; -0.385 ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.603      ; 1.332      ;
; -0.385 ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 1.333      ;
; -0.385 ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 1.333      ;
; -0.385 ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 1.333      ;
; -0.385 ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.606      ; 1.335      ;
; -0.385 ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 1.333      ;
; -0.385 ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; 0.000        ; 1.604      ; 1.333      ;
; 0.512  ; _rst[0]   ; MAX7219:U0|state.Address  ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.606      ; 1.732      ;
; 0.512  ; _rst[0]   ; MAX7219:U0|state.TxData   ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.606      ; 1.732      ;
; 0.512  ; _rst[0]   ; MAX7219:U0|state.finished ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.606      ; 1.732      ;
; 0.514  ; _rst[0]   ; MAX7219:U0|flag[0]        ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 1.732      ;
; 0.514  ; _rst[0]   ; MAX7219:U0|flag[1]        ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.603      ; 1.731      ;
; 0.514  ; _rst[0]   ; MAX7219:U0|flag[2]        ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.603      ; 1.731      ;
; 0.514  ; _rst[0]   ; MAX7219:U0|TxCnt[0]       ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 1.732      ;
; 0.514  ; _rst[0]   ; MAX7219:U0|TxCnt[1]       ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 1.732      ;
; 0.514  ; _rst[0]   ; MAX7219:U0|TxCnt[2]       ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 1.732      ;
; 0.514  ; _rst[0]   ; MAX7219:U0|state.000      ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 1.732      ;
; 0.514  ; _rst[0]   ; MAX7219:U0|CS             ; _rst[0]      ; MAX7219:U0|clk_spi ; -0.500       ; 1.604      ; 1.732      ;
+--------+-----------+---------------------------+--------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'MAX7219:U0|state.000'                                                         ;
+--------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+----------------------+--------------+------------+------------+
; -0.133 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 1.750      ; 1.731      ;
; -0.133 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 1.750      ; 1.731      ;
; -0.133 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 1.750      ; 1.731      ;
; -0.133 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; 0.000        ; 1.750      ; 1.731      ;
; -0.031 ; _rst[0]   ; IRreg[0] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 1.750      ; 1.333      ;
; -0.031 ; _rst[0]   ; IRreg[1] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 1.750      ; 1.333      ;
; -0.031 ; _rst[0]   ; IRreg[2] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 1.750      ; 1.333      ;
; -0.031 ; _rst[0]   ; IRreg[3] ; _rst[0]      ; MAX7219:U0|state.000 ; -0.500       ; 1.750      ; 1.333      ;
+--------+-----------+----------+--------------+----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sys_clk'                                                                      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.040 ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; 0.000        ; 1.171      ; 1.335      ;
; 0.040 ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; 0.000        ; 1.171      ; 1.335      ;
; 0.040 ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; 0.000        ; 1.171      ; 1.335      ;
; 0.040 ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; 0.000        ; 1.171      ; 1.335      ;
; 0.040 ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; 0.000        ; 1.171      ; 1.335      ;
; 0.040 ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; 0.000        ; 1.171      ; 1.335      ;
; 0.040 ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; 0.000        ; 1.171      ; 1.335      ;
; 0.937 ; _rst[0]   ; MAX7219:U0|cnt[1]  ; _rst[0]      ; sys_clk     ; -0.500       ; 1.171      ; 1.732      ;
; 0.937 ; _rst[0]   ; MAX7219:U0|cnt[2]  ; _rst[0]      ; sys_clk     ; -0.500       ; 1.171      ; 1.732      ;
; 0.937 ; _rst[0]   ; MAX7219:U0|cnt[3]  ; _rst[0]      ; sys_clk     ; -0.500       ; 1.171      ; 1.732      ;
; 0.937 ; _rst[0]   ; MAX7219:U0|cnt[4]  ; _rst[0]      ; sys_clk     ; -0.500       ; 1.171      ; 1.732      ;
; 0.937 ; _rst[0]   ; MAX7219:U0|cnt[5]  ; _rst[0]      ; sys_clk     ; -0.500       ; 1.171      ; 1.732      ;
; 0.937 ; _rst[0]   ; MAX7219:U0|cnt[0]  ; _rst[0]      ; sys_clk     ; -0.500       ; 1.171      ; 1.732      ;
; 0.937 ; _rst[0]   ; MAX7219:U0|clk_spi ; _rst[0]      ; sys_clk     ; -0.500       ; 1.171      ; 1.732      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+-----------------------+---------+-------+----------+---------+---------------------+
; Clock                 ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack      ; -3.611  ; 0.185 ; -0.209   ; -1.033  ; -3.000              ;
;  MAX7219:U0|clk_spi   ; -3.611  ; 0.187 ; 0.204    ; -1.033  ; -1.487              ;
;  MAX7219:U0|state.000 ; -0.420  ; 0.185 ; 0.738    ; -0.925  ; -1.487              ;
;  _rst[0]              ; -0.992  ; 0.443 ; N/A      ; N/A     ; -3.000              ;
;  sys_clk              ; -2.478  ; 0.200 ; -0.209   ; 0.040   ; -3.000              ;
; Design-wide TNS       ; -48.215 ; 0.0   ; -1.463   ; -15.054 ; -46.149             ;
;  MAX7219:U0|clk_spi   ; -31.847 ; 0.000 ; 0.000    ; -11.354 ; -19.331             ;
;  MAX7219:U0|state.000 ; -0.930  ; 0.000 ; 0.000    ; -3.700  ; -5.948              ;
;  _rst[0]              ; -2.976  ; 0.000 ; N/A      ; N/A     ; -7.461              ;
;  sys_clk              ; -12.462 ; 0.000 ; -1.463   ; 0.000   ; -13.409             ;
+-----------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Din           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CS            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CLK           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; shutdown                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; _rst[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; _str                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; _rst[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sys_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Din           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; CLK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Din           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; CLK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Din           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; CS            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; CLK           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; _rst[0]              ; _rst[0]              ; 3        ; 3        ; 0        ; 0        ;
; _rst[0]              ; MAX7219:U0|clk_spi   ; 10       ; 2        ; 0        ; 0        ;
; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi   ; 88       ; 0        ; 0        ; 0        ;
; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi   ; 17       ; 62       ; 0        ; 0        ;
; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0        ; 0        ; 0        ; 10       ;
; MAX7219:U0|clk_spi   ; sys_clk              ; 1        ; 1        ; 0        ; 0        ;
; sys_clk              ; sys_clk              ; 63       ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; _rst[0]              ; _rst[0]              ; 3        ; 3        ; 0        ; 0        ;
; _rst[0]              ; MAX7219:U0|clk_spi   ; 10       ; 2        ; 0        ; 0        ;
; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi   ; 88       ; 0        ; 0        ; 0        ;
; MAX7219:U0|state.000 ; MAX7219:U0|clk_spi   ; 17       ; 62       ; 0        ; 0        ;
; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; 0        ; 0        ; 0        ; 10       ;
; MAX7219:U0|clk_spi   ; sys_clk              ; 1        ; 1        ; 0        ; 0        ;
; sys_clk              ; sys_clk              ; 63       ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Recovery Transfers                                                            ;
+------------+----------------------+----------+----------+----------+----------+
; From Clock ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------+----------+----------+----------+----------+
; _rst[0]    ; MAX7219:U0|clk_spi   ; 11       ; 11       ; 0        ; 0        ;
; _rst[0]    ; MAX7219:U0|state.000 ; 0        ; 0        ; 4        ; 4        ;
; _rst[0]    ; sys_clk              ; 7        ; 7        ; 0        ; 0        ;
+------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Removal Transfers                                                             ;
+------------+----------------------+----------+----------+----------+----------+
; From Clock ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------+----------+----------+----------+----------+
; _rst[0]    ; MAX7219:U0|clk_spi   ; 11       ; 11       ; 0        ; 0        ;
; _rst[0]    ; MAX7219:U0|state.000 ; 0        ; 0        ; 4        ; 4        ;
; _rst[0]    ; sys_clk              ; 7        ; 7        ; 0        ; 0        ;
+------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 3     ; 3    ;
+---------------------------------+-------+------+


+------------------------------------------------------------------+
; Clock Status Summary                                             ;
+----------------------+----------------------+------+-------------+
; Target               ; Clock                ; Type ; Status      ;
+----------------------+----------------------+------+-------------+
; MAX7219:U0|clk_spi   ; MAX7219:U0|clk_spi   ; Base ; Constrained ;
; MAX7219:U0|state.000 ; MAX7219:U0|state.000 ; Base ; Constrained ;
; _rst[0]              ; _rst[0]              ; Base ; Constrained ;
; sys_clk              ; sys_clk              ; Base ; Constrained ;
+----------------------+----------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; _rst[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; _str       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shutdown   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CLK         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; _rst[1]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; _str       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; shutdown   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CLK         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; CS          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Wed May 08 11:46:27 2024
Info: Command: quartus_sta usage_MAX7219 -c usage_MAX7219
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'usage_MAX7219.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sys_clk sys_clk
    Info (332105): create_clock -period 1.000 -name MAX7219:U0|clk_spi MAX7219:U0|clk_spi
    Info (332105): create_clock -period 1.000 -name MAX7219:U0|state.000 MAX7219:U0|state.000
    Info (332105): create_clock -period 1.000 -name _rst[0] _rst[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.611
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.611             -31.847 MAX7219:U0|clk_spi 
    Info (332119):    -2.478             -12.462 sys_clk 
    Info (332119):    -0.992              -2.976 _rst[0] 
    Info (332119):    -0.420              -0.930 MAX7219:U0|state.000 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 MAX7219:U0|clk_spi 
    Info (332119):     0.455               0.000 MAX7219:U0|state.000 
    Info (332119):     0.498               0.000 sys_clk 
    Info (332119):     1.248               0.000 _rst[0] 
Info (332146): Worst-case recovery slack is -0.147
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.147              -1.029 sys_clk 
    Info (332119):     0.910               0.000 MAX7219:U0|state.000 
    Info (332119):     0.918               0.000 MAX7219:U0|clk_spi 
Info (332146): Worst-case removal slack is -1.033
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.033             -11.354 MAX7219:U0|clk_spi 
    Info (332119):    -0.925              -3.700 MAX7219:U0|state.000 
    Info (332119):     0.089               0.000 sys_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.409 sys_clk 
    Info (332119):    -3.000              -7.461 _rst[0] 
    Info (332119):    -1.487             -19.331 MAX7219:U0|clk_spi 
    Info (332119):    -1.487              -5.948 MAX7219:U0|state.000 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.195
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.195             -29.032 MAX7219:U0|clk_spi 
    Info (332119):    -2.309             -11.123 sys_clk 
    Info (332119):    -0.845              -2.535 _rst[0] 
    Info (332119):    -0.267              -0.532 MAX7219:U0|state.000 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 MAX7219:U0|clk_spi 
    Info (332119):     0.405               0.000 MAX7219:U0|state.000 
    Info (332119):     0.461               0.000 sys_clk 
    Info (332119):     1.310               0.000 _rst[0] 
Info (332146): Worst-case recovery slack is -0.054
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.054              -0.378 sys_clk 
    Info (332119):     0.804               0.000 MAX7219:U0|state.000 
    Info (332119):     0.976               0.000 MAX7219:U0|clk_spi 
Info (332146): Worst-case removal slack is -1.014
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.014             -11.154 MAX7219:U0|clk_spi 
    Info (332119):    -0.797              -3.188 MAX7219:U0|state.000 
    Info (332119):     0.069               0.000 sys_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -13.409 sys_clk 
    Info (332119):    -3.000              -7.461 _rst[0] 
    Info (332119):    -1.487             -19.331 MAX7219:U0|clk_spi 
    Info (332119):    -1.487              -5.948 MAX7219:U0|state.000 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.417
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.417              -8.534 MAX7219:U0|clk_spi 
    Info (332119):    -0.648              -1.944 _rst[0] 
    Info (332119):    -0.504              -1.278 sys_clk 
    Info (332119):     0.369               0.000 MAX7219:U0|state.000 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 MAX7219:U0|state.000 
    Info (332119):     0.187               0.000 MAX7219:U0|clk_spi 
    Info (332119):     0.200               0.000 sys_clk 
    Info (332119):     0.443               0.000 _rst[0] 
Info (332146): Worst-case recovery slack is -0.209
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.209              -1.463 sys_clk 
    Info (332119):     0.204               0.000 MAX7219:U0|clk_spi 
    Info (332119):     0.738               0.000 MAX7219:U0|state.000 
Info (332146): Worst-case removal slack is -0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.385              -4.235 MAX7219:U0|clk_spi 
    Info (332119):    -0.133              -0.532 MAX7219:U0|state.000 
    Info (332119):     0.040               0.000 sys_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -10.448 sys_clk 
    Info (332119):    -3.000              -6.204 _rst[0] 
    Info (332119):    -1.000             -13.000 MAX7219:U0|clk_spi 
    Info (332119):    -1.000              -4.000 MAX7219:U0|state.000 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4800 megabytes
    Info: Processing ended: Wed May 08 11:46:29 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


