## P1_L2_check110011

文件上传

题目编号 896-334

## 提交要求

使用Verilog搭建一个有限状态机检测110011序列并提交。具体模块端口(宽度均为1)定义如下：

| 信号名 | 方向 |                  描述                  |
| :----: | :--: | :------------------------------------: |
|  clk   |  I   |                时钟信号                |
| reset  |  I   |              异步复位信号              |
|   in   |  I   |               输入的字符               |
|  out   |  O   | 是否检测到110011序列，1代表是，0代表否 |

模块功能定义如下：

| 序号 | 功能名称 |                             描述                             |
| :--: | :------: | :----------------------------------------------------------: |
|  1   | 异步复位 | 当复位信号reset上升沿到来时，状态复位，输出置0； 当时钟上升沿到来时，如果复位信号仍然有效，则仍然置零 |
|  2   | 状态转移 | 当时钟上升沿到来时，检测输入的字符，根据当前的状态和输入的字符进行适当的转移 |
|  3   |   输出   |        当检测到110011序列的时候，out输出1，否则输出0         |

实际仿真波形样例如下：

输入：X = 1 1 0 0 1 1 0 0 1 1

输出：Z = 0 0 0 0 0 1 0 0 0 1

![p1_110011.png](http://10.212.27.185:9199/cscore-image/tianqijian/f3754050-9298-4686-af1d-aee52df86bcc/p1_110011.png)

- 必须严格按照模块的端口定义。
- 文件内模块名: fsm
- **注意：1100110011序列和11001110011序列都看做是两条110011序列，即需要输出两次1。**