//=======================================================
//  This code is generated by Terasic System Builder
//=======================================================

module TP2(

	//////////// CLOCK //////////
	input 		          		CLOCK_50,
	input 		          		CLOCK2_50,
	input 		          		CLOCK3_50,

	//////////// LED //////////
	output		     [8:0]		LEDG,
	output		    [17:0]		LEDR,

	//////////// SW //////////
	input 		    [17:0]		SW
);



//=======================================================
//  REG/WIRE declarations
//=======================================================

tp2(SW[15], SW[17], SW[16], SW[0], SW[1], SW[2], SW[3], LEDG[1], LEDG[0], LEDR[0]);



//=======================================================
//  Structural coding
//=======================================================



endmodule