#+TITLE: V1724 手册笔记
#+AUTHOR: Exaos Lee <Exaos.Lee(at)gmail.com>

* General Description
** Overview

   AMC: ADC eMemory controller FPGA.

   + 输入: 默认 2.25 Vpp (50 Ohm)
   + Circular memory buffer
   + 面板参考时钟 I/O
   + 数据传输: D32, BLT, MBLT, 2eVME, 2eSST, D23/64 CBLT
   + 控制: VME bus, 或光纤 + A2818
   + V1724LC 不支持光纤
   + V430 背板 (backplanes)
   + 光纤控制： 3.13 节
   + 供电: 2.2 节
   + 面板: 
     - Analog inputs: 2.25 Vpp (Zin=100Ω) 或 10 Vpp (Zin=1kΩ)
     - External Clock In
     - Internal Clock Out
     - Local Trigger Out (TRG OUT)
     - External Trigger In (TRG IN)
     - Sync/Sample Start (S IN)
     - Analog/Monitor Output
     - Digital I/O's
     - LEDs
   + 技术参数: p17, sec 2.7

* 功能详述
** 模拟信号输入
   + Single ended input[fn:1]
     - 动态范围 2.25 Vpp, Zin = 50 Ω, DAC 偏移 ±1.125 V
     - 动态范围 10.0 Vpp, Zin = 1 kΩ, DAC 偏移 ±5.0 V
     - DAC偏移为 16-bit，用于保证动态范围匹配单极性的正／负输入信号
   + Differential input[fn:2]
     - 输入动态范围为 ±1.125 V, Zin = 50 Ω
     - 输入带宽从 DC 到 40 MHz (带有二阶线性相位反走样低通滤波器, 2nd order
       linear phase anti-aliasing low pass filter)

[fn:1] 信号直接从源连接到采集接口。此连接方式要求单一的源接地完好，信号地与插件的
地相同。如果接地电平不同或有噪声信号，则误差严重。

[fn:2] 微分输入要求输入两路信号，分别接到 + 和 - 端。这种连接不要求地的电位相同，
只考虑 +/- 极之间的电位差。

** 时钟分布
   原理参见 Fig 3.3. 分为两部分：
   + OSC-CLK: 由板载振荡器 (oscillator) 提供的固定 50 MHz 的时钟
   + REF-CLK: ADC 取样时钟
     - 通过一个时钟链控制 ADC 取样、触发逻辑、采集逻辑 (波形存储在 RAM, 根据触发
       缓冲区锁定).
     - 可使用前置面板输入的外部时钟或内部振荡器提供的内部时钟 (通过 SW1 跳线, 参
       见 2.6 节). 使用内部时钟， OSC-CLK 与 REF-CLK 将会同步。
     - 由 AD9510 设备处理，它提供六路时钟输出；4 路送往 ADC, 一路给触发，另一路给
       CLK-OUT 输出。
     - AD9510: http://www.analog.com/UploadedFiles/Data_Sheets/AD9510.pdf
       * Direct Drive Mode
       * PLL Mode
*** 直接驱动模式 (Direct Drive Mode)
    此模式来驱动外部 ADC 采样时钟；通常在取样频率不是 VCXO 频率的约数倍频时采用。
    对 SAMP-CLK 的唯一要求是保持在 ADC 范围之内。

*** PLL Mode
    AD9510 事宜内部相位探测，它允许 REF-CLK 与 VCXO (1 GHz 频率) 同步；此时需要
    REF-CLK 是 1 GHz 的约数倍频。

    AD9510 默认设置板载内部时钟 (50 MHz) 作为 REF-CLK 的时钟源。该设置使得
    Ndiv=100, Rdiv=5, 在相位探测器上的输入为 10 MHz, CLK-INT = 1 GHz.

    当使用外部时钟源时，若它的频率为 50 MHz, 则 AD9510 编程不再需要，否则必须修改
    Ndiv 和 Rdiv 以实现 PLL 锁定。

    REF-CLK 频率的稳定性依据设计要求要好于 100ppm.

*** Trigger Clock
    TRG-CLK 信号的频率等于 SAMP-CLK 的一半； therefore a 2 samples "uncertainty"
    occurs over the acquisition window.

*** 输出时钟
    前置面板时钟是用户可编程的。参数 Odiv 和 Odel 

*** AD9510 编程
    软件： CAENPLLConfig
    1. 通过 CAEN VEM Controller 控制
    2. 使用 wxWidgets 2.6.3 开发
    3. 需要 CAENVMETool API 安装
    4. http://www.caen.it/nuclear/lista-sw.php?mod=V1724

*** PLL 编程
    PLL 模式下，用户需要对输入时钟频率进行分频。VCXO 为 1GHz, 如果使用 50 MHz 外
    部时钟，则需要 20 分频。

*** 直接驱动编程
    Direct Drive/BYPASS 模式，直接设置输入频率。

*** 配置文件
    配合 CAENPLLConfig 使用，所有的 AD9510 设置可存盘。

*** 多板同步
    多块 V1724 同步工作 (所有通道采样时钟都一致), 就必须使用外部时钟。此时有两种
    方法：
    1. 菊花链，时钟从一块板传递到另一块，第一块为“时钟主板” ("clock master", 该
       源既可以是内部时钟，也可以是外部参考，由用户设定)
    2. 树状结构，使用相同时钟配发器 (fan-out 单元, 带有 "low skew" 输出，线缆长度固定)

    两种情形，目的是使得所有 REF-CLK 信号具有相同的相位。由于 PLL 将 VCXO 输出信
    号相位赋给 REF-CLK, 同步的结果是所有 V1724 的 1GHz VCXO 输出信号在相位上完美
    匹配。但是，尽管 V1724 有同样的 1GHz 参考时钟，并不能保证取样时钟是对齐的。实
    际上，通过时钟分频产生的取样时钟可能导致这样的信号处于不同的相位，如
    Fig. 3.5 所示，此处两个 250 MHz (分频=4) 都来自 1GHz VCXO 的输出。

    为保证所有的分频输出对齐, AD9510 提供了一个 SYNCB 输入；所有的分频器的相位都
    在 SYNCB 边缘上。当电路板复位时自动完成此举，从而保证同一块板所有通道的取样时
    钟相同。但同步多块 V1724 的取样频率是必须的，故 SYNCB 信号需要同样地依次同步。

    对于印刷电路板版本号 2 (或以上) 的插件，通过接收 EXT-CLK 时钟输入通过一个 D-
    边缘触发器 (D-Edge Triggered Flip Flop) 对齐 SYNCB 从而实现同步。这样就保证了
    所有插件的 SYNCB 处于相同相位。对于版本号为 1 的印刷电路板, SYNCB 的同步可通
    过 S-IN 信号获得。实际上在 S-IN 前沿，当电路板编程恰当后, ROC FPGA 发送一个脉
    冲到 SYNCB. 为避免“不确定性”，必须要求 S-IN 发送到所有插件与 EXT-CLK 同相
    位；这将使用 V1724 以相同的时钟周期来接收。 (???, man.p22.)

    采样时钟信号同步后，插件相互之间的相位相同，所有的信号会同时被写入存储器。

    然而，为保证外部触发信号相关的采集窗也对齐，必须要求 TRG-IN 信号送往所有的插
    件与 EXT-CLK 同步，并与它们的前沿设置时间一致。 (???)

    实际上，如果 EXT-TRG 与 EXT-CLK 不关联，一块板可能在一定时钟周期内响应，而另
    一块则会在后续时钟周期内响应。这样，根据触发到达时间，在采集存储缓冲区的位置
    上会导致一个 EXT-CLK 周期的不确定度 (接着是一个 SAMP-CLK 差异)。

    触发的分布可以简单通过使用菊花链进行：外部触发信号送到链中的第一块板，该信号
    与接收的 TRG-IN 同步，触发后产生一个 TRG-OUT 信号，它再传递给相邻板上的
    TRG-IN, 以此类推。在 TRG-IN 与 TRG-OUT 之间有固定的几个时钟延迟，该延迟与电路
    板的固件版本号有关；这个延迟在板与板之间传播，为保证所有插件的采集窗都对齐，
    该延迟可以通过调整 Post Trigger 的值来消除。

    如果外部触发进入到第一块板不同步，则会导致一个采集的不确定度，如上所述；如果
    第一块的不确定度解决了，后面的板则会与之对齐。如果需要触发与采样信号之间精确
    的时间关系 (比如在采集窗中信号位置的跳动 (jitter) 的重复采集是主要问题), 建议
    使用一个输入通道 (对所有链中的 V1724 而言) 来采样触发信号本身：这允许重建在采
    集窗中触发信号离线边缘位置, 其精度则会比采集周期小 (通过插值)。

    [注：这一段需要详细研究！！]

** 采集模式
*** 采集的开始／停止
    根据采集控制寄存器第 [1:0] 位设置 (4.17节)
    + 开始 (两种方法)
      - 设置 RUN/STOP 位 (bit \[2\]) ([1:0] 需要设置成 REGISTER-CONTROLLED RUN
        MODE 或 S-IN CONTROLLED RUN MODE)
      - 输入 S-IN 信号为高电平 (采集控制 [1:0] 必须设置成 01)
    + 停止
      - 让采集控制寄存器 RUN/STOP 位复位 (bit \[2\]) ([1:0] 位必须设置适当)
      - 输入 S-IN 信号为低电平 (采集控制 [1:0] 必须设置为 01)
*** 门与信号模式采集 (Gate and Sample mode)
    可使用 S-IN 信号作为门来决定是否存储信号。如果信号由 S-IN 信号确认有效，则由
    100 MHz ADC 产生的信号会保存，否则被拒绝；每次会保存几个信号 (两个 32-bit 长
    字). 有两种操作模式。

    1. 门模式

       门模式下所有由 S-IN 信号激发的有效信号被存储；要求：
       + 设置采集控制寄存器的 [1:0] 位为 S-IN GATE MODE
       + 设置通道配置寄存器第 0 位为 0 (4.12节)

    2. 信号模式 (Sample Mode)

       信号模式下只有 S-IN 信号前沿的第一个有效信号被保存；每次保存若干个信号 (2
       个32-位长字)。需要设置：      
       + 设置采集控制寄存器的 [1:0] 位为 S-IN GATE MODE
       + 设置通道配置寄存器第 0 位为 0 (4.12节)

*** 采集触发：信号与事件
    + 采集进行中触发信号的作用：
      - 保存触发时间标签 (Trigger Time Tag, TTT): 32-位长计数，以采样时钟为步长，
        代表参考时间。
      - 增加 EVENT COUNTER (§4.31)
      - 用 pre/post-trigger 信号填充缓冲区，由 Post Trigger Setting 寄存器设置
        (§4.25); 采集窗宽度通过 Buffer Organization 寄存器设置 (§4.15); 然后缓
        冲区冻结以便读取，同时采集在另一个缓冲区内继续。

    + 事件的构成: TTT, pre-/post- trigger 信号, event counter

    + “采集窗”的重叠（存储前一触发的信号时新的触发来临），可拒绝或接收（通过
      VME 编程）。此时，事件的长度会不相同 (Fig.3.8).

    + 拒绝触发的条件
      - 采集未开始
      - 存储满，无可用缓冲区
      - 用于创建事件的 pre-trigger 信号所需要的数量还未达到（?）；通常发生在触发
        信号来得早，相对于 RUN-ACQUISITION 命令或 MEMORY-FULL 状态后清零而言。
      - 触发与前一个重叠，并且板子没有设置接收重叠触发

    + 触发被拒绝时，当前缓冲区并未冻结，采集继续进行写入。事件计数器可设置成增加
      与否均可。如果允许增加，事件计数器标识了触发发送的个数（但事件数序列丢
      失）；如果不允许，事件计数器与缓冲区中保存及读取的序列同步。

    + 自定义大小事件

      可允许事件有多块存储位置，这通过设置 Buffer Organization 寄存器比小于默认值
      (§4.15)。一块存储位置包含两个 ADC 信号，存储位置 N_{LOC} 的师大值为每块信
      号最大值 (NS=512k/Nblocks) 的一半。较小的 N_{LOC} 值可通过设置 Custom Size
      寄存器的 N_{LOC} 数值来设定 (§4.17):
      - N_{LOC} = 0: 默认大小事件，即存储位置为允许的最大值。
      - N_{LOC} = N1, 0<N1<½NS: 一个事件会由 2×N1 个信号。

*** 事件结构
    事件结构如下：
    - 头 (4 个 32-bit 字)
    - 数据 (可变大小和格式)

    事件可通过 VME 或光纤读取，数据格式为 32-bit 长字，因此每个长字包含两个信号值。
    1. 事件头，由四个字组成
       - 事件大小 (32-bit 长字的个数)
       - Board ID; 数据格式：0(normal)/1(对0长数据进行压缩), 参见 §3.4; 16-bit
         pattern, 参见 §3.6, §4.27; 通道掩码
       - 事件计数器：即触发计数器；可计数接收到的触发或者所有的触发数，参见 §4.17
       - 触发时间标签 (TTT): 32-bit 计数器 (31-bit + 1 溢出), 可在采集开始时或者
         由前置面析的 Reset 信号进行复位，每次采样时钟增加是自增，为触发时钟的参
         考。
    2. 信号值
       - 存储波形；被屏蔽道的数据不可读取。
    3. 示例：参见 Fig. 3.9
*** 存储空间满时的处理
    采集控制寄存器的第 5 位 (§4.17), 允许选择存储空间满时的管理模式：
    - Normal mode (§4.15): 当所有缓冲区都满时，有 N=nr 块数据。当事件的最后一道
      的数读取时，插件以 FULL 状态退出工作。
    - "Always one buffer free", 空闲一个模式下，当 N-1 个缓冲区满时为满。该模式下
      有一块缓冲区不能用 (此时，无法设置 Buffer Code 为 0000; 参见 §4.15), 但可
      用于消除以 FULL 状态退出时的死时间。
** 消零 (Zero suppression)
   插件实现三种“消零” (Zero suppression) 和“数据压缩” (Data Reduction) 算法：
   - 依据信号积分 (ZS-INT) 全部消零
   - 依据信号幅度 (ZS-AMP) 全部消零
   - 零长度编码 (Zero Length Encoding, ZLE)

   可由配置寄存器 (§4.12) 进行设置，该配置需要用到两个以上的寄存器 (CHANNEL n
   ZS-THRES 和 CHANNEL n ZS-NSAMP).

*** 消零算法 (algorithm)
    1. 基于信号积分的
    2. 基于信号幅度的
    3. ZLE
*** 消零示例
    Fig. 3.11~3.16

** 触发管理
   同一块插件的所有通道共享同一个触发信号：即所有通道同时以相同的方式存储事件 (信
   号数和相对触发的位置均相同). 有多种触发源。
*** 外部触发
    NIM/TTL 信号, LEMO 接头, 50Ω 匹配阻抗。外部信号与内部时钟同步 (§3.2.3); 如
    果不与内部时钟同步，则会有一个时钟周期的跳动 (jitter)。
*** 软件触发
    通过 VME 总线产生 (§4.21)。
*** 本地通道自动触发
    §3.5.3, 参见 Fig. 3.18, §4.3 及 §4.6
*** 触发分发 (distribution)
    所有可用的触发源的 OR 在与内部时钟同步后，变成插件的全局触发，平行送达到所有
    通道。同时，在前置面板的 TRG-OUT 接头 (NIM 或 TTL) 上产生触发输出，用于扩展触
    发信号到其它插件上。示例参见 §3.5.4 及 Fig. 3.20
** 面板 I/O
   V1724 提供 16 个可编程通用 LVDC I/O 信号。信号的编程通过 VME 总线 (参见
   §4.26, §4.27)。默认配置参见表 3.2。
** 模拟监视
   插件上置有一个 12-bit (100 MHz) DAC, 在 50Ω 负载下有 0~1 V 动态范围，其输入由
   ROC FPGA 控制，信号输出在 MON/Σ 输出接头上。具体参见 §3.7
*** Trigger Majority Mode (Monitor Mode = 0)
*** Test Mode (Monitor Mode = 1)
*** Analog Monitor/Inspection Mode (Monitor Mode = 2)
*** Buffer Occupancy Mode (Monitor Mode = 3)
*** Voltage Level Mode (Monitor Mode = 4)
** 测试模式产生器 (Test pattern generator)
   FPGA AMC 可模拟 ADC 并在存储器中写入一个斜坪 (0, 1, 2, ..., 3FFF, 3FFF, 3FFE,
   ..., 0), 可用于测试。可通过 4.12 节中的通道配置寄存器来设置。
** 复位、消除及默认配置
*** 全局复位
    加电时或通过 VME RESET (SYS-RES) 产生一个全局复位 (§4.46)。清除输出缓冲区的
    数据、事件计数器及提供 FPGA 全局复位，重置 FPGA 到默认的配置。初始化所有的计
    数器到初始状态，并清除所有探测到的错误条件。
*** 内存复位
    清除输出缓冲区的数据。可由 Software Clear 寄存器的写入进行复位，或者由前置面
    板的 Memory Clear 输入进行。
*** 定时复位
    允许初始化定时器，定时器被用于标识事件。可由 Trigger Time Tag Reset 输入脉冲
    转发而得。
** VME 总线接口
   完全兼容 VME64/VME64X 接口，主要特性：
   - EUROCARD 9U 格式
   - J1/P1 和 J2/P2, 加 160 pins (5rows) 或 96 (3 rows) 接口
   - A24, A32 及 CR-CSR 地址模式
   - D32, BLT/MBLT, 2eVME, 2eSST 数据模式
   - MCST 写入能力
   - CBLT 数据传输
   - RORA 中断
   - 可编程 ROM
*** 寻址能力
    + 基址： A24 (0x00~FF) 或 A32 (0x0000~FFFF) 加 16-bit 偏移
    + CR/CSR 地址： GEO
    + 地址重置: §4.41, §4.32
** 数据传输能力
   支持模式: D32 单个数据读取, BLT32 和 MBLT64 块传输, 2eVME 和 2eSST 循环。持续
   读取速率：
   - ~60 MB/s, MBLT64
   - ~100 MB/s, 2eVME
   - ~160 MB/s, 2eSST
** 事件读取
*** 顺序读取 (§3.12.1)
    - SINGLE D32
    - Block D32/D64, 2eVME
    - Chaned Block Transfer mode (CBLT) D32/D64
*** 随机读取
    随机读取 (尚未实现)
*** 事件轮询 (polling)
    通过查询 Event Size 寄存器 (§4.35) 进行。
** 光纤
   菊花链式光线连接能达到 80 MB/s 的数据传输能力，可将最多 8 块板连接到一个光纤控
   制器上：标准的 PC 加上 PCI 卡 CAEN A2818。

   黑色 RX (lower), 红色 TX (higher); AY2705, AY2720

   §4.36, VME Control Register bit-3

   Fig. 3.31
** CAENVMELib 库
   参见 file:CAENVMElib.org

* VME 接口
** 寄存器地址表
   *Tab. 4.1*, V1724 寄存地址一览表！
** 配置 ROM (0xF000-0xF084; r)
   D32, read-only, *Tab. 4.2*
** Channel n ZS-THRES (0x1n24; r/w)
** Channel n ZS-NSAMP (0x1n28; r/w)
** Channel n Threshold (0x1n80; r/w)
** Channel n Over/Under Threshold (0x1n84; r/w)
** Channel n Status (0x1n88; r)
** Channel n AMS FPGA Firmware (0x1n8C; r)
** Channel n Buffer Occupancy (0x1n94; r)
** Channel n DAC (0x1n98; r/w)
** Channel n ADC Configuration (0x1n9C; r/w)
** Channel Configuration (0x8000; r/w)
** Channel Configuration Bit Set (0x8004; w)
** Channel Configuration Bit Clear (0x8008; w)
** Buffer Organization (0x800C; r/w)
** Buffer Free (0x8010; r/w)
** Custom Size (0x8020; r/w)
** Analog Monitor Polarity and Shift (0x802A; r/w)
** Acquisition Control (0x8100; r/w)
** Acquisition Status (0x8104; r)
** Software Trigger (0x8108; w)
** Trigger Source Enable Mask (0x810C; r/w)
** Front Panel Trigger Out Enable Mask (0x8110; r/w)
** Post Trigger Setting (0x8114; r/w)
** Front Panel I/O Data (0x8118; r/w)
** Front Panel I/O Control (0x811C; r/w)
** Channel Enable Mask (0x8120; r/w)
** ROC FPGA Firmware Revision (0x8124; r)
** Downsample Factor (0x8128; r/w)
** Event Stored (0x812C; r)
** Set Monitor DAC (0x8138; r/w)
** Board Info (0x8140; r)
** Monitor Mode (0x8144; r/w)
** Event Size (0x814C; r)
** Analog Monitor (0x8150; r/w)
** VME Control (0xEF00; r/w)
** VME Status (0xEF04; r)
** Board ID (0xEF08; r/w)
** MCST Base Address and Control (0xEF0C; r/w)
** Relocation Address (0xEF10; r/w)
** Interrupt Status ID (0xEF14; r/w)
** Interrupt Event Number (0xEF18; r/w)
** BLT Event Number (0xEF1C; r/w)
** Scratch (0xEF20; r/w)
** Software Reset (0xEF24; w)
** Software Clear (0xEF28; w)
** Flash Enable (0xEF2C; r/w)
** Flash Data (0xEF30; r/w)
** Configuration Relaod (0xEF34; w)
* 编程笔记
* 安装
  6U VME 机箱
** 加电顺序
   先关电源，安装插件；再加电！
** 加电状态
** 硬件升级
   Firmware versions: STD, BKP.
   + ROC FPGA: 主板 FPGA, 读取控制 + VME 接口
   + AMC FPGA: 通道 FPGA, ADC 读取/存储控制; EP1C4, EP1C20
* 其它
** 采用 V1724 的实验
   + XENON100 Dark Matter Experiment:
     - arXiv:0902.4253v1 [astro-ph.IM]
     - doi:10.1088/1742-6596/203/1/012005

** 相关软件
*** CAENScope
    + CAENVME Library
    + CAENVMEDigitizerSDK
    + For compiling graphical demos and tools only: 
      - wxWidgets 2.8.10 Library (www.wxWidgets.org) 
    + Support
      - Desktop: DT5724, DT5720, DT5721, DT5731, DT5740
      - NIM digitizers: N6724, N6720, N6721, N6731, N6740
      - V1751, VX1751, DT5751, N6751 digitizers

*** CAENPLLConfig
    1. 通过 CAEN VEM Controller 控制
    2. 使用 wxWidgets 2.6.3 开发
    3. 需要 CAENVMETool API 安装
    4. http://www.caen.it/nuclear/lista-sw.php?mod=V1724

*** cvUpgrade Utility Tool
    + A software tool for firmware upgrade of supported CAEN  boards
    + Support
      1) 1) PC => USB => CAEN Front-end Modules with USB 2.0 interface:
	 - CAEN Waveform digitizers with USB interface (NIM/Desktop form factors)
	 - N957 8k Multi-Channel Analyzer
      2) PC => USB => V1718 => VME => all CAEN VME Modules
      3) PC => PCI (A2818) => Optical Link => CAEN Modules with Opt. link:
	 - Waveform digitizers (VME, NIM/Desktop form factors)
	 - SY2791 TPC Readout System
      4) PC => PCI (A2818) => Optical Link => V2718 => VME => all CAEN VME Modules

*** CAENDigitizerSDK: API for digitizers

*** MIDAS/uk
    + http://npg.dl.ac.uk/MIDAS/

** 实用数字信号处理
   + URL http://wgmconsulting.com/Diginst.pdf
   + Practical Digital Signal Processing, by W.G. Marshall
   + 推荐图书 -- http://goo.gl/WLG2

*** Signal Conditioning
    + Signal too small (or too large!)
    + Interference (High-Frequency noise) present
    + Signal Non-Linear
    + AC signal has a DC Offset
    + Source/Load impedance matching needed
      - Max voltage transfer: Z_L >> Z_S often required for low-output sensors.
      - Max power transfer: Z_L = Z_S More common in communications circuits.
*** Conditioning Processes
    + Change Format
      - Light -> Frequency
    + Change Levels
    + Reduce noise interference
      - Band-pass filter, e.g. Notch Filter at 50 Hz
    + Linearize, perhaps digitally
    + Band-limit (Anti-aliasing) Low-pass filter
    + Protection: Over-voltage, Reverse polarity
*** ADC type selection
    + Dual-ramp: slow, noise-insensitive. Conv time in msescs.
    + Successive approximation: general purpose, conv. time 30~100 µs
    + Flash: very fast, expensive, conv time < 20 ns
    + Data Acquisition Chips
      - Usually include analogue multiplexers, dual-port RAM, DAC. Easy
        interface to DSPs.
*** Digital to Analogue hardware

