---
layout:     post
title:      2019年12月小结
subtitle:   
date:       2020-01-03
author:     yzmb2411
header-img: 
catalog: 	 true
tags:
    - FPGA
    - verilog 
---

&emsp;&emsp;12月的生活可以用精彩来形容，先是9号叔叔跟我说联系了他一个朋友，在成都做猎头，喊我去见见，聊一聊职业规划什么的，当时就感觉好尬，但是某法，都和别人约了，那就见见呗，第二天我就联系了，先是电话聊一聊，然后下午3点半左右我看我今天应该不得加班就和他约当天下班之后见面聊一聊重点来了，4点左右，我即将交检的一个项目突发问题，一个指标没达到，而且师兄第二天还要出差交产品，那只能通宵加班整了呀，龟龟，通宵加班，太真实了。师兄喊我可以休息，让他们硬件的找问题，可是我只想早点回去睡觉，就协助他们一起找问题，找啊找啊结果一晚上就过去了！！！甚至白天师兄他们都来上班了我这还没结束，太难了。

&emsp;&emsp;第二件无语的事是新接的项目，代码写好调试的时候，串口怎么调都调不通，先是chipscope抓数据，用rs422的rx下降沿做触发条件，一直触发不了，然后从上到下一级一级找啊找啊，先是发现是第一个串口助手有问题，没发出去，哭笑不得，然后换个助手还是不行，又找啊找啊，发现串口数据就没进板子！！！最后发现问题是TX连TX，RX连RX，我收到个锤子的数据。串口调通后第二块板子的spi一直接收不到数据，最后发现板子上的晶振没工作，龟龟，学到了。然后又一个机箱的串口也是调不通，这次真的是一步一步排查，发现程序没问题，机箱串口的TX+和TX-接反了，拜托这是谁画的板子，谁设计的这些线，脑壳疼。从这件事发现人要自信一点，以后有问题先排查是不是硬件问题。不过我也有问题，比如说二个机箱程序下反了。

&emsp;&emsp;还有一点要注意，Xilinx IP core复位为高有效。

&emsp;&emsp;还有其他琐碎事情，哭笑不得，晚上做了噩梦，梦里的我做梦梦到被女鬼追，吓得梦里的我都不敢睡觉，梦中梦+噩梦也太真实了。


