****************************************
Report : cell
Design : system
Version: O-2018.06-SP1
Date   : Tue Aug 26 08:22:57 2025
****************************************

Attributes
    b - black-box (unknown)
    h - hierarchical
    n - noncombinational
    u - contains unmapped logic
    E - extracted timing model
    Q - Quick timing model
    U - Unbound (missing)
    s - user size_only
    S - implicit size_only
    d - user dont_touch
    D - derived dont_touch
    o - synthetic operator


Cell                      Reference       Library          Attributes
--------------------------------------------------------------------------------
PLACE_optlc_1             TIEL            saed90nm_max     
PLACE_optlc_10            TIEL            saed90nm_max     
PLACE_optlc_11            TIEL            saed90nm_max     
PLACE_optlc_12            TIEL            saed90nm_max     
PLACE_optlc_13            TIEL            saed90nm_max     
PLACE_optlc_14            TIEL            saed90nm_max     
PLACE_optlc_15            TIEL            saed90nm_max     
PLACE_optlc_2             TIEL            saed90nm_max     
PLACE_optlc_3             TIEL            saed90nm_max     
PLACE_optlc_4             TIEL            saed90nm_max     
PLACE_optlc_5             TIEL            saed90nm_max     
PLACE_optlc_6             TIEL            saed90nm_max     
PLACE_optlc_7             TIEL            saed90nm_max     
PLACE_optlc_8             TIEL            saed90nm_max     
PLACE_optlc_9             TIEL            saed90nm_max     
SpareCell_0               NAND2X2         saed90nm_max     d
SpareCell_0_0             INVX1           saed90nm_max     d
SpareCell_0_1             INVX1           saed90nm_max     d
SpareCell_0_2             INVX1           saed90nm_max     d
SpareCell_0_3             INVX1           saed90nm_max     d
SpareCell_0_4             INVX1           saed90nm_max     d
SpareCell_1               NAND2X2         saed90nm_max     d
SpareCell_2               NAND2X2         saed90nm_max     d
SpareCell_3               NAND2X2         saed90nm_max     d
SpareCell_4               NAND2X2         saed90nm_max     d
U1                        DELLN2X2        saed90nm_max     
U10                       INVX32          saed90nm_max     
U11                       INVX32          saed90nm_max     
U12                       INVX0           saed90nm_max     
U13                       INVX0           saed90nm_max     
U14                       INVX0           saed90nm_max     
U15                       INVX32          saed90nm_max     
U16                       INVX32          saed90nm_max     
U17                       INVX32          saed90nm_max     
U18                       INVX32          saed90nm_max     
U2                        DELLN2X2        saed90nm_max     
U3                        INVX0           saed90nm_max     
U4                        INVX0           saed90nm_max     
U5                        INVX0           saed90nm_max     
U6                        INVX0           saed90nm_max     
U7                        INVX0           saed90nm_max     
U8                        INVX32          saed90nm_max     
U9                        INVX32          saed90nm_max     
pclk_mux                  mux2to1_2                        h
receiver                  receiver                         h
rst_mux                   mux2to1_0                        h
sclk_mux                  mux2to1_1                        h
transmitter               transmitter                      h
--------------------------------------------------------------------------------
Total 48 cells

1
