          0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
          0 :                            cpu     8085
          0 :                            include "i8085.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :                            include "i8080.inc"
(2)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(2)       0 :                    ;;; i8080
(2)       0 :                    ;;; FLAGS Register
(2)       0 : =80                F_SIGN:         equ     10000000B ; set to 1 if negative
(2)       0 : =40                F_ZERO:         equ     01000000B ; set to 1 if zero
(2)       0 : =10                F_HALF_CARRY:   equ     00010000B ; set to 1 if carry from bit-3
(2)       0 : =4                 F_PARITY:       equ     00000100B ; set to 1 if even parity
(2)       0 : =1                 F_CARRY:        equ     00000001B ; set to 1 if carry
(2)       0 :                    ;;; Interrupt origin
(2)       0 : =0                 ORG_RESET:      equ     0000H   ; RESET
(2)       0 : =0                 ORG_RST0:       equ     0000H   ; RST 0
(2)       0 : =8                 ORG_RST1:       equ     0008H   ; RST 1
(2)       0 : =10                ORG_RST2:       equ     0010H   ; RST 2
(2)       0 : =18                ORG_RST3:       equ     0018H   ; RST 3
(2)       0 : =20                ORG_RST4:       equ     0020H   ; RST 4
(2)       0 : =28                ORG_RST5:       equ     0028H   ; RST 5
(2)       0 : =30                ORG_RST6:       equ     0030H   ; RST 6
(2)       0 : =38                ORG_RST7:       equ     0038H   ; RST 3
(1)       0 :                    ;;; i8085
(1)       0 :                    ;;; Set Innterrupt Maske
(1)       0 : =80                SIM_SOD:        equ     10000000B ; Serial Output Data
(1)       0 : =40                SIM_SDE:        equ     01000000B ; Serial Data Enable
(1)       0 : =10                SIM_R75:        equ     00010000B ; Reset RST 7.5 latch
(1)       0 : =8                 SIM_MSE:        equ     00001000B ; Mask Set Enable
(1)       0 : =4                 SIM_M75:        equ     00000100B ; RST 7.5 Mask
(1)       0 : =2                 SIM_M65:        equ     00000010B ; RST 6.5 Mask
(1)       0 : =1                 SIM_M55:        equ     00000001B ; RST 5.5 Mask
(1)       0 :                    ;;; Read Interrupt Mask
(1)       0 : =80                RIM_SID:        equ     10000000B ; Serial Input Data
(1)       0 : =40                RIM_I75:        equ     01000000B ; RST 7.5 Pending
(1)       0 : =20                RIM_I65:        equ     00100000B ; RST 6.5 Pending
(1)       0 : =10                RIM_I55:        equ     00010000B ; RST 5.5 Pending
(1)       0 : =8                 RIM_IE:         equ     00001000B ; Interrupt Enable
(1)       0 : =4                 RIM_M75:        equ     SIM_M75
(1)       0 : =2                 RIM_M65:        equ     SIM_M65
(1)       0 : =1                 RIM_M55:        equ     SIM_M55
(1)       0 :                    ;;; Interrupt origin
(1)       0 : =24                ORG_TRAP:       equ     0024H   ; TRAP
(1)       0 : =2C                ORG_RST55:      equ     002CH   ; RST 5.5
(1)       0 : =34                ORG_RST65:      equ     0034H   ; RST 6.5
(1)       0 : =3C                ORG_RST75:      equ     003CH   ; RST 7.5
          0 :
          0 :                    ;;; i8251 Universal Synchronous/Asynchronous Receiver/Transmitter
          0 : =0                 USART:          equ     00H
          0 : =0                 USARTD:         equ     USART+0 ; Receive/Transmit data
          0 : =1                 USARTS:         equ     USART+1 ; Srtatus register
          0 : =1                 USARTC:         equ     USART+1 ; Control register
          0 : =2                 USARTRV:        equ     USART+2 ; Receive interrupt vector (ORG_*)
          0 : =3                 USARTTV:        equ     USART+3 ; Transmit interrupt vector (ORG_*)
          0 :                            include "i8251.inc"
(1)       0 :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)       0 :
(1)       0 :                    ;;; i8251 USART device emulator.
(1)       0 : =6                 MODE_STOP_gp:   equ     6
(1)       0 : =C0                MODE_STOP_gm:   equ     11000000B
(1)       0 : =40                MODE_STOP1_gc:  equ     (1 << MODE_STOP_gp)
(1)       0 : =80                MODE_STOP15_gc: equ     (2 << MODE_STOP_gp)
(1)       0 : =C0                MODE_STOP2_gc:  equ     (3 << MODE_STOP_gp)
(1)       0 : =20                MODE_EVEN_bm:   equ     00100000B
(1)       0 : =10                MODE_PARITY_bm: equ     00010000B
(1)       0 : =2                 MODE_LEN_gp:    equ     2
(1)       0 : =C                 MODE_LEN_gm:    equ     00001100B
(1)       0 : =0                 MODE_LEN5_gc:   equ     (0 << MODE_LEN_gp)
(1)       0 : =4                 MODE_LEN6_gc:   equ     (1 << MODE_LEN_gp)
(1)       0 : =8                 MODE_LEN7_gc:   equ     (2 << MODE_LEN_gp)
(1)       0 : =C                 MODE_LEN8_gc:   equ     (3 << MODE_LEN_gp)
(1)       0 : =0                 MODE_BAUD_gp:   equ     0
(1)       0 : =3                 MODE_BAUD_gm:   equ     00000011B
(1)       0 : =1                 MODE_BAUD_X1:   equ     (1 << MODE_BAUD_gp)
(1)       0 : =2                 MODE_BAUD_X16:  equ (2 << MODE_BAUD_gp)
(1)       0 : =3                 MODE_BAUD_X64:  equ (3 << MODE_BAUD_gp)
(1)       0 :                    ;;; Bit Definition of command register
(1)       0 : =80                CMD_EH_bm:      equ     10000000B   ; Enter hunt mode
(1)       0 : =40                CMD_IR_bm:      equ     01000000B   ; Internal Reset
(1)       0 : =20                CMD_RTS_bm:     equ     00100000B   ; Request To Send
(1)       0 : =10                CMD_ER_bm:      equ     00010000B   ; Error Reset
(1)       0 : =8                 CMD_SBRK_bm:    equ     00001000B   ; Send Break
(1)       0 : =4                 CMD_RxEN_bm:    equ     00000100B   ; Receive Enable
(1)       0 : =2                 CMD_DTR_bm:     equ     00000010B   ; Data Terminal Ready
(1)       0 : =1                 CMD_TxEN_bm:    equ     00000001B   ; Transmit enable
(1)       0 :
(1)       0 :                    ;;; Bit definition of status register
(1)       0 : =80                ST_DSR_bm:      equ     10000000B   ; Data Set Ready
(1)       0 : =40                ST_BRK_bm:      equ     01000000B   ; BREAK detected
(1)       0 : =20                ST_FE_bm:       equ     00100000B   ; Framing Error
(1)       0 : =10                ST_OE_bm:       equ     00010000B   ; Iverrun Error
(1)       0 : =8                 ST_PE_bm:       equ     00001000B   ; Parity Error
(1)       0 : =4                 ST_TxEMPTY_bm:  equ     00000100B   ; Transmitter empty
(1)       0 : =2                 ST_RxRDY_bm:    equ     00000010B   ; Receiver ready
(1)       0 : =1                 ST_TxRDY_bm:    equ     00000001B   ; Transmitter ready
          0 :                    ;;; Async 1stop 8data x16
          0 : =4E                ASYNC_MODE:     equ     MODE_STOP1_gc|MODE_LEN8_gc|MODE_BAUD_X16
          0 :                    ;;; RTS/DTR, error reset, Rx enable, Tx enable
          0 : =37                RX_EN_TX_EN:    equ     CMD_RTS_bm|CMD_DTR_bm|CMD_ER_bm|CMD_RxEN_bm|CMD_TxEN_bm
          0 :
       2000 :                            org     2000H
       2000 : =80                rx_queue_size:  equ     128
       2000 :                    rx_queue:       ds      rx_queue_size
       2080 :
       1000 :                            org     1000H
       1000 : =1000              stack:  equ     $
       1000 :
          0 :                            org     ORG_RESET
          0 : C3 3B 00                   jmp     init
          3 :
         38 :                            org     ORG_RST7
         38 : C3 ED 00                   jmp     isr_intr
         3B :
         3B :                    init:
         3B : 31 00 10                   lxi     sp, stack
         3E : 21 00 20                   lxi     h, rx_queue
         41 : 06 80                      mvi     b, rx_queue_size
         43 : CD 8B 00                   call     queue_init
         46 :                    init_usart:
         46 : AF                         xra     a               ; clear A
         47 : D3 01                      out     USARTC
         49 : D3 01                      out     USARTC
         4B : D3 01                      out     USARTC          ; safest way to sync mode
         4D : 3E 40                      mvi     a, CMD_IR_bm
         4F : D3 01                      out     USARTC          ; reset
         51 : 00                         nop
         52 : 00                         nop
         53 : 3E 4E                      mvi     a, ASYNC_MODE
         55 : D3 01                      out     USARTC
         57 : 00                         nop
         58 : 00                         nop
         59 : 3E 37                      mvi     a, RX_EN_TX_EN
         5B : D3 01                      out     USARTC
         5D : 3E 38                      mvi     a, ORG_RST7
         5F : D3 02                      out     USARTRV         ; enable RxRDY interrupt using RST 7
         61 : 3E 00                      mvi     a, ORG_RESET
         63 : D3 03                      out     USARTTV         ; disable TxRDY interrupt
         65 :
         65 : FB                         ei
         66 :
         66 : 21 00 20                   lxi     h, rx_queue
         69 :                    receive_loop:
         69 : F3                         di                      ; Disable INTR
         6A : CD C9 00                   call    queue_remove
         6D : FB                         ei                      ; Enable INTR
         6E : D2 69 00                   jnc     receive_loop
         71 : 47                         mov     b, a            ; save character
         72 : B7                         ora     a
         73 : CA 8A 00                   jz      halt_to_system
         76 :                    transmit_loop:
         76 : DB 01                      in      USARTC
         78 : E6 01                      ani     ST_TxRDY_bm
         7A : CA 76 00                   jz      transmit_loop
         7D :                    transmit_data:
         7D : 78                         mov     a, b
         7E : D3 00                      out     USARTD
         80 : FE 0D                      cpi     0DH
         82 : C2 69 00                   jnz     receive_loop
         85 : 06 0A                      mvi     b, 0AH
         87 : C3 76 00                   jmp     transmit_loop
         8A :                    halt_to_system:
         8A : 76                         hlt
         8B :
         8B :                            include "queue.inc"
(1)      8B :                    ;;; -*- mode: asm; mode: flyspell-prog; -*-
(1)      8B :                    ;;; [queue] queue structure
(1)      8B : =0                 queue_len:      equ     0       ; queue length
(1)      8B : =1                 queue_size:     equ     1       ; buffer size
(1)      8B : =2                 queue_put:      equ     2       ; queue put index
(1)      8B : =3                 queue_get:      equ     3       ; queue get index
(1)      8B : =4                 queue_buf:      equ     4       ; buffer start offset
(1)      8B :
(1)      8B :                    ;;; [queue] Initialize queue
(1)      8B :                    ;;; @param HL queue work space pointer
(1)      8B :                    ;;; @param B queue work space size
(1)      8B :                    ;;; @clobber B
(1)      8B :                    queue_init:
(1)      8B : F5                         push    psw
(1)      8C : E5                         push    h
(1)      8D : AF                         xra     a
(1)      8E : 77                         mov     m, a            ; queue_len
(1)      8F : 78                         mov     a, b
(1)      90 : DE 04                      sbi     queue_buf
(1)      92 : 23                         inx     h
(1)      93 : 77                         mov     m, a            ; queue_size
(1)      94 : C6 02                      adi     2               ; for queue_put and queue_get
(1)      96 : 47                         mov     b,a
(1)      97 : AF                         xra     a
(1)      98 :                    queue_init_loop:
(1)      98 : 23                         inx     h
(1)      99 : 77                         mov     m, a
(1)      9A : 05                         dcr     b
(1)      9B : C2 98 00                   jnz     queue_init_loop
(1)      9E : E1                         pop     h
(1)      9F : F1                         pop     psw
(1)      A0 : C9                         ret
(1)      A1 :
(1)      A1 :                    ;;; [queue] Add an element to queue
(1)      A1 :                    ;;; @param HL queue work space pointer
(1)      A1 :                    ;;; @param A an element
(1)      A1 :                    ;;; @return F.C 0 if queue is full
(1)      A1 :                    queue_add:
(1)      A1 : D5                         push    d
(1)      A2 : 57                         mov     d, a            ; save an element
(1)      A3 : 7E                         mov     a, m            ; queue_len
(1)      A4 : 23                         inx     h
(1)      A5 : BE                         cmp     m               ; queue_size
(1)      A6 : 2B                         dcx     h
(1)      A7 : 7A                         mov     a, d            ; restore an element
(1)      A8 : DA AD 00                   jc      queue_add_store ; queue_len < queue_size
(1)      AB : D1                         pop     d               ; cleared carry is ensured by |jc|
(1)      AC : C9                         ret
(1)      AD :                    queue_add_store:
(1)      AD : E5                         push    h
(1)      AE : 34                         inr     m               ; queue_len++
(1)      AF : 23                         inx     h
(1)      B0 : 23                         inx     h
(1)      B1 : 5E                         mov     e, m            ; queue_put
(1)      B2 : 16 00                      mvi     d, 0
(1)      B4 : EB                         xchg                    ; DE points queue_put
(1)      B5 : 19                         dad     d
(1)      B6 : 23                         inx     h
(1)      B7 : 23                         inx     h               ; offset of queue_buf
(1)      B8 : 77                         mov     m, a            ; store an element
(1)      B9 : EB                         xchg                    ; DE points a stored element
(1)      BA : 7E                         mov     a, m            ; queue_put
(1)      BB : 3C                         inr     a               ; queue_put++
(1)      BC : 2B                         dcx     h
(1)      BD : BE                         cmp     m               ; queue_size
(1)      BE : 23                         inx     h
(1)      BF : DA C3 00                   jc      queue_add_update ; queue_put < queue_size
(1)      C2 : AF                         xra     a                ; wrap around
(1)      C3 :                    queue_add_update:
(1)      C3 : 77                         mov     m, a            ; queue_put
(1)      C4 : 1A                         ldax    d               ; restore an element
(1)      C5 : E1                         pop     h
(1)      C6 : D1                         pop     d
(1)      C7 : 37                         stc                     ; set carry
(1)      C8 : C9                         ret
(1)      C9 :
(1)      C9 :                    ;;; [queue] Remove an element from queue
(1)      C9 :                    ;;; @param HL queue work space pointer
(1)      C9 :                    ;;; @return A an element
(1)      C9 :                    ;;; @return F.C 0 if queue is empty
(1)      C9 :                    queue_remove:
(1)      C9 : 7E                         mov     a, m            ; queue_len
(1)      CA : B7                         ora     a               ; clear carry
(1)      CB : C2 CF 00                   jnz     queue_remove_elem ; queue_len > 0
(1)      CE : C9                         ret                     ; carry is cleared by |ora|
(1)      CF :                    queue_remove_elem:
(1)      CF : D5                         push    d
(1)      D0 : E5                         push    h
(1)      D1 : 35                         dcr     m               ; queue_len--
(1)      D2 : 23                         inx     h
(1)      D3 : 23                         inx     h
(1)      D4 : 23                         inx     h
(1)      D5 : 7E                         mov     a, m            ; queue_get
(1)      D6 : 5F                         mov     e, a
(1)      D7 : 16 00                      mvi     d, 0
(1)      D9 : EB                         xchg                    ; DE points queue_get
(1)      DA : 19                         dad     d
(1)      DB : 23                         inx     h               ; offset of queue_buf
(1)      DC : EB                         xchg                    ; DE points an element to read
(1)      DD : 3C                         inr     a               ; queue_get++
(1)      DE : 2B                         dcx     h
(1)      DF : 2B                         dcx     h
(1)      E0 : BE                         cmp     m               ; queue_size
(1)      E1 : 23                         inx     h
(1)      E2 : 23                         inx     h
(1)      E3 : DA E7 00                   jc      queue_remove_update ; queue_get < queue_size
(1)      E6 : AF                         xra     a                   ; wrap around
(1)      E7 :                    queue_remove_update:
(1)      E7 : 77                         mov     m, a            ; queue_get
(1)      E8 : 1A                         ldax    d               ; read an element
(1)      E9 : E1                         pop     h
(1)      EA : D1                         pop     d
(1)      EB : 37                         stc                     ; set carry
(1)      EC : C9                         ret
         ED :
         ED :                    isr_intr:
         ED : F5                         push    psw
         EE : E5                         push    h
         EF : DB 01                      in      USARTS
         F1 :                    isr_intr_receive:
         F1 : E6 02                      ani     ST_RxRDY_bm
         F3 : CA FE 00                   jz      isr_intr_recv_end
         F6 : DB 00                      in      USARTD
         F8 : 21 00 20                   lxi     h, rx_queue
         FB : CD A1 00                   call    queue_add
         FE :                    isr_intr_recv_end:
         FE : E1                         pop     h
         FF : F1                         pop     psw
        100 : FB                         ei
        101 : C9                         ret
