<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:44.1844</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0147888</applicationNumber><claimCount>35</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.05.09</openDate><openNumber>10-2025-0064036</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 29/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/831</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/832</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/819</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/84</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/857</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/855</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/075</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시장치는 CMOS 웨이퍼 및 CMOS 웨이퍼의 제1 영역에 배치된 발광다이오드를 포함한다. 발광다이오드는, 제1 전극 구조물, 제1 전극 구조물 상에 배치된 발광층, 반도체 접합 구조물 상에 배치된 제2 전극 구조물을 포함할 수 있다. 제1 전극 구조물은, 금속층, 금속층 상에 배치된 반사층, 반사층 상에 배치된 제1 투명 도전성 산화물층을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. CMOS(complementary metal oxide semiconductor) 웨이퍼; 및상기 CMOS 웨이퍼 상에 배치되고, 평면 상에서 상기 CMOS 웨이퍼의 제1 영역에 배치된 복수 개의 발광다이오드들을 포함하고,상기 복수 개의 발광다이오드들 각각은, 제1 전극 구조물; 상기 제1 전극 구조물 상에 배치된 발광층; 및 상기 발광층 상에 배치된 제2 전극 구조물을 포함하고,  상기 제1 전극 구조물은,  금속층;  상기 금속층 상에 배치된 반사층; 및  상기 반사층 상에 배치된 제1 투명 도전성 산화물층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 금속층은,금(Au), 구리(Cu), 은(Ag), 주석(Sn), 티타늄(Ti), 지르코늄(Zr) 및 탄탈륨(Ta) 중 어느 하나를 포함하거나 이들 중 2개 금속들의 합금을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 금속층은,제1 금속층 및 상기 제1 금속층 상에 배치된 제2 금속층을 포함하고,상기 제1 금속층은 금(Au), 구리(Cu), 은(Ag), 주석(Sn), 티타늄(Ti), 지르코늄(Zr) 및 탄탈륨(Ta) 중 어느 하나를 포함하고, 상기 제2 금속층은 금(Au), 구리(Cu), 은(Ag), 주석(Sn), 티타늄(Ti), 지르코늄(Zr) 및 탄탈륨(Ta) 중 다른 하나를 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 금속층은,상기 제2 금속층 상에 배치된 제3 금속층을 더 포함하고,상기 제3 금속층은 금(Au), 구리(Cu), 은(Ag), 주석(Sn), 티타늄(Ti), 지르코늄(Zr) 및 탄탈륨(Ta) 중 어느 하나를 포함하고, 상기 제2 금속층과 다른 금속을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서,상기 제1 전극 구조물은,상기 금속층과 상기 반사층 사이에 배치된 제1 배리어층; 및상기 반사층과 상기 제1 투명 도전성 산화물층 사이에 배치된 제2 배리어층을 더 포함하고,상기 제1 배리어층 및 상기 제2 배리어층 각각은 배리어 금속의 나이트라이드층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제1 배리어층은 상기 배리어 금속의 나이트라이드층의 상측 및 하측 중 적어도 일측에 배치된 배리어 금속층을 더 포함하고,상기 배리어 금속층은 티타늄 또는 탄탈륨을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 제1 전극 구조물은,상기 금속층의 하측에 배치된 배리어층을 더 포함하고, 상기 배리어층은 티타늄 나이트라이드 또는 탄탈륨 나이트라이드를 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>8. 제1 항에 있어서,상기 CMOS 웨이퍼는,소스/드레인 영역이 정의된 실리콘 기판;상기 실리콘 기판 상에 배치된 게이트;상기 게이트를 커버하며 상기 실리콘 기판 상에 배치된 제1 절연층;상기 제1 절연층에 정의된 제1 컨택홀을 통해 상기 소스/드레인 영역에 연결된 제1 컨택 전극;상기 제1 컨택 전극을 커버하며 상기 제1 절연층 상에 배치된 제2 절연층; 및상기 제2 절연층을 관통하는 제2 컨택홀을 통해 상기 제1 컨택 전극에 연결되며, 상기 제1 금속 구조물에 연결된 제2 컨택 전극을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 제2 컨택 전극은,상기 제2 컨택홀 내측에 배치된 금속 구조물; 및상기 금속 구조물의 측면과 상기 제2 컨택홀의 내측면 사이에 배치되고, 상기 금속 구조물의 하면과 상기 제2 컨택홀을 통해 노출된 상기 제1 컨택 전극의 상면 사이에 배치된 배리어층을 포함하고,상기 배리어층은 배리어 금속의 나이트라이드층 및 배리어 금속층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 제2 컨택 전극의 상면은 오목한 표시장치.</claim></claimInfo><claimInfo><claim>11. 제1 항에 있어서,상기 제2 전극 구조물은 제2 투명 도전성 산화물층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 제2 전극 구조물은 상기 발광다이오드의 캐소드이고,상기 제2 전극 구조물은 상기 제2 투명 도전성 산화물층과 상기 반도체 접착 구조물 사이에 배치된 전극 금속층을 더 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>13. 제11 항에 있어서,상기 제2 전극 구조물은 상기 발광다이오드의 애노드이고,상기 제1 전극 구조물은 상기 발광다이오드의 캐소드이고,상기 발광층은, n형 반도체층; 상기 n형 반도체층 상에 배치된 활성층; 및  상기 활성층 상에 배치된 p형 반도체층을 포함하고, 상기 n형 반도체층은 제1 부분 및 상기 제1 부분보다 단면상에서 작은 너비를 갖는 제2 부분을 포함하고, 상기 제2 부분의 측면은 상기 제1 전극 구조물에 대하여 경사진 경사면인 표시장치.</claim></claimInfo><claimInfo><claim>14. 제1 항에 있어서,평면 상에서 볼 때, 상기 발광층은 상기 제1 전극 구조물의 내측에 배치된 표시장치.</claim></claimInfo><claimInfo><claim>15. 제1 항에 있어서,상기 제1 전극 구조물의 측면, 상기 발광층의 측면, 및 상기 제2 전극 구조물의 측면 및 상기 제2 전극 구조물의 상면에 배치된 제1 측면 절연층; 및상기 제1 측면 절연층의 외측에 배치된 측면 반사층을 더 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 측면 반사층은 적어도 제1 전극 구조물의 상기 측면, 상기 발광층의 상기 측면, 및 상기 제2 전극 구조물의 상기 측면에 대응하는 표시장치.</claim></claimInfo><claimInfo><claim>17. 제15 항에 있어서,상기 제1 전극 구조물의 상면의 일부영역은 상기 발광층으로부터 노출되고,상기 제1 측면 절연층의 내측에 배치되고, 상기 제1 전극 구조물의 상기 상면, 상기 발광층의 상기 측면, 및 상기 제2 전극 구조물의 상기 측면 및 상기 제2 전극 구조물의 상기 상면에 대응하는 제2 측면 절연층을 더 포함하고,상기 측면 반사층, 상기 제1 측면 절연층, 및 상기 제2 측면 절연층에는 상기 제2 전극 구조물의 상기 상면의 일부영역을 노출시키는 개구부가 정의된 표시장치.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,공통전극을 더 포함하고,상기 복수 개의 발광다이오드들은 제1 발광다이오드 및 제2 발광다이오드를 포함하고,상기 공통전극은 상기 제1 발광다이오드의 상기 제2 전극 구조물과 상기 제2 발광다이오드의 제2 전극 구조물을 전기적으로 연결하고,상기 공통전극은 상기 개구부를 통해 상기 제2 전극 구조물의 상기 상면의 상기 일부영역에 접착하는 표시장치.</claim></claimInfo><claimInfo><claim>19. 제1 항에 있어서,상기 CMOS 웨이퍼 상에 배치되고, 상기 제1 전극 구조물의 측면 및 상기 발광층의 측면에 대응하게 배치된 평탄화층; 및상기 평탄화층 상에 배치되고, 상기 복수 개의 발광다이오드들 각각의 상기 제2 전극 구조물에 연결된 공통전극을 더 포함하고,평면 상에서 상기 CMOS 웨이퍼의 상기 제1 영역은 상기 복수 개의 발광다이오드들이 배치된 복수 개의 유닛영역들 및 상기 복수 개의 유닛영역들 사이의 경계영역을 포함하고,상기 평탄화층은 상기 복수 개의 유닛영역들 및 상기 경계영역에 중첩하는 표시장치.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,보조전극을 더 포함하고,상기 평탄화층에는 상기 경계영역에 중첩하며 제1 방향으로 연장된 복수 개의 제1 트렌치들 및 상기 경계영역에 중첩하며 상기 제1 방향과 교차하는 제2 방향으로 연장된 복수 개의 제2 트렌치들이 정의되고,상기 보조전극은 상기 제1 트렌치들 및 제2 트렌치들 내측에 배치되고 상기 공통전극에 연결된 표시장치.</claim></claimInfo><claimInfo><claim>21. 제20 항에 있어서,상기 보조전극은, 상기 제1 트렌치들 및 상기 제2 트렌치들 내측에 배치된 금속 구조물; 및 상기 금속 구조물과 상기 제1 트렌치들 및 상기 제2 트렌치들 사이에 배치된 배리어층을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>22. 제1 항에 있어서,평면 상에서 상기 CMOS 웨이퍼의 상기 제1 영역의 외측의 제2 영역에 배치된 복수 개의 더미 발광다이오드들을 더 포함하고,상기 복수 개의 더미 발광다이오드들은 비-발광하는 표시장치.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 제1 영역 및 상기 제2 영역에 중첩하고, 상기 복수 개의 발광다이오드들 각각의 상기 제2 전극 구조물에 연결된 공통전극을 더 포함하고,상기 공통전극은 상기 복수 개의 더미 발광다이오드들에 연결되지 않은 표시장치.</claim></claimInfo><claimInfo><claim>24. 제22 항에 있어서,상기 복수 개의 더미 발광다이오드들은 상기 복수 개의 발광다이오드들과 동일한 적층구조를 갖는 표시장치.</claim></claimInfo><claimInfo><claim>25. 제22 항에 있어서,상기 제1 영역 및 상기 제2 영역에 중첩하고, 상기 복수 개의 발광다이오드들 각각의 상기 제2 전극 구조물에 연결된 공통전극;상기 공통전극으로부터 상기 CMOS 웨이퍼의 상기 제2 영역 외측의 제3 영역으로 연장된 전압 전달 전극;상기 제3 영역에서 상기 전압 전달 전극에 연결된 패드전극을 더 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>26. 제25 항에 있어서,상기 제1 영역, 상기 제2 영역, 및 상기 제3 영역에 중첩하고, 상기 공통전극 및 상기 전압 전달 전극을 커버하고, 상기 전압 전달 전극의 접속영역을 노출시키는 개구부가 정의된 패시베이션층을 더 포함하고, 상기 패드전극은 상기 패시베이션층의 개구부를 통해 상기 전압 전달 전극의 상기 접속영역에 연결된 표시장치.</claim></claimInfo><claimInfo><claim>27. 제25 항에 있어서,상기 전압 전달 전극 하측에 배치되어 상기 전압 전달 전극과 전기적으로 연결된 공통배선을 더 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>28. 제27 항에 있어서,상기 공통배선은 상기 제1 전극 구조물과 동일한 적층 구조의 제1 도전성 구조물을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>29. 제28 항에 있어서,상기 공통배선은, 상기 제1 도전성 구조물의 상면 상에 배치된 절연구조물; 및적어도 상기 제1 도전성 구조물 상에 배치되고, 상기 제1 도전성 구조물에 연결된 제2 도전성 구조물을 더 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>30. 제29 항에 있어서,상기 공통배선과 상기 전압 전달 전극 사이에 배치되고, 복수 개의 트렌치들이 정의된 평탄화층; 및,상기 복수 개의 트렌치들에 배치되어 상기 공통배선과 상기 전압 전달 전극을 연결하는 보조전극을 더 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>31. 제30 항에 있어서,상기 보조전극은 각각이 상기 복수 개의 트렌치들의 일 영역으로부터 연장되어 상기 평탄화층을 관통하는 관통홀들을 통해 상기 공통배선에 연결된 표시장치.</claim></claimInfo><claimInfo><claim>32. 제30 항에 있어서,상기 CMOS 웨이퍼의 상기 제3 영역은 상기 공통전극이 배치된 내측영역 및 상기 공통전극이 미-배치된 외측영역을 포함하고,상기 보조전극은 상기 내측영역에서 상기 공통전극과 상기 공통배선을 연결하는 표시장치.</claim></claimInfo><claimInfo><claim>33. 제1 항에 있어서,상기 복수 개의 발광다이오드들 각각의 상기 제2 전극 구조물에 연결되고, 상기 제1 영역에 중첩하는 공통전극;상기 제1 영역의 외측 영역에 배치되고, 전원 전압을 수신하는 패드전극;상기 공통전극의 하측에 배치되고 전기적으로 연결된 제1 부분 및 상기 제1 부분과 이격되며 상기 패드전극의 하측에 배치되고 전기적으로 연결된 제2 부분을 포함하는 보조전극; 및상기 보조전극의 상기 제1 부분의 하측에 배치되고 전기적으로 연결된 제1 부분 및 상기 보조전극의 상기 제2 부분의 하측에 배치되고 전기적으로 연결된 제2 부분을 포함하는 공통배선을 더 포함하고,상기 CMOS 웨이퍼는 상기 공통배선의 제1 부분과 상기 공통배선의 제2 부분에 각각 전기적으로 연결된 연결전극을 포함하는 표시장치.</claim></claimInfo><claimInfo><claim>34. 제33 항에 있어서,상기 CMOS 웨이퍼는,소스/드레인 영역이 정의된 실리콘 기판;상기 실리콘 기판 상에 배치된 게이트;상기 게이트를 커버하며 상기 실리콘 기판 상에 배치된 제1 절연층;상기 제1 절연층에 정의된 제1 컨택홀을 통해 상기 소스/드레인 영역에 연결된 제1 컨택 전극;상기 제1 컨택 전극을 커버하며 상기 제1 절연층 상에 배치된 제2 절연층; 및상기 제2 절연층을 관통하는 제2 컨택홀을 통해 상기 제1 컨택 전극에 연결되며, 상기 제1 금속 구조물에 연결된 제2 컨택 전극을 더 포함하고,상기 연결전극과 상기 제1 컨택전극은 동일한 층 상에 배치된 표시장치.</claim></claimInfo><claimInfo><claim>35. 제1 항에 있어서,상기 복수 개의 발광다이오드들 상에 배치되고, 상기 복수 개의 발광다이오드들에 각각 대응하는 복수 개의 렌즈들을 더 포함하는 표시장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, SANGHO</engName><name>박상호</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, KIBUM</engName><name>김기범</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, SOOCHUL</engName><name>김수철</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, TAEGYUN</engName><name>김태균</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>YOO, CHUL JONG</engName><name>유철종</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 *길 ** *층(역삼동)</address><code>920141001819</code><country>대한민국</country><engName>KORYO IP &amp; Law</engName><name>특허법인고려</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.31</receiptDate><receiptNumber>1-1-2023-1199091-65</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230147888.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938f458fcc1ada6988220aff835a71286bc4c8c69d2fda16775105395c7529744679a67385a375de4c0523bc56ffeda5091464901966011067</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf27df225b53af5c9d8edeab6abea1acab091fb1e0106207dc18a78b17ca05610287af7213f648def441cbfd16afedd20d8b0888ec2023015c</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>