<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="impl_1" LaunchPart="xc7a100tfgg484-2" LaunchTime="1758017379">
  <File Type="ROUTE-PWR" Name="fpga_sipo_test_power_routed.rpt"/>
  <File Type="PA-TCL" Name="fpga_sipo_test.tcl"/>
  <File Type="ROUTE-PWR-SUM" Name="fpga_sipo_test_power_summary_routed.pb"/>
  <File Type="REPORTS-TCL" Name="fpga_sipo_test_reports.tcl"/>
  <File Type="OPT-RQA-PB" Name="fpga_sipo_test_rqa_opted.pb"/>
  <File Type="BITSTR-MMI" Name="fpga_sipo_test.mmi"/>
  <File Type="OPT-METHODOLOGY-DRC" Name="fpga_sipo_test_methodology_drc_opted.rpt"/>
  <File Type="INIT-TIMING" Name="fpga_sipo_test_timing_summary_init.rpt"/>
  <File Type="OPT-TIMING" Name="fpga_sipo_test_timing_summary_opted.rpt"/>
  <File Type="OPT-DCP" Name="fpga_sipo_test_opt.dcp"/>
  <File Type="OPT-DRC" Name="fpga_sipo_test_drc_opted.rpt"/>
  <File Type="OPT-HWDEF" Name="fpga_sipo_test.hwdef"/>
  <File Type="PWROPT-DCP" Name="fpga_sipo_test_pwropt.dcp"/>
  <File Type="PWROPT-DRC" Name="fpga_sipo_test_drc_pwropted.rpt"/>
  <File Type="PWROPT-TIMING" Name="fpga_sipo_test_timing_summary_pwropted.rpt"/>
  <File Type="PLACE-DCP" Name="fpga_sipo_test_placed.dcp"/>
  <File Type="PLACE-IO" Name="fpga_sipo_test_io_placed.rpt"/>
  <File Type="PLACE-CLK" Name="fpga_sipo_test_clock_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL" Name="fpga_sipo_test_utilization_placed.rpt"/>
  <File Type="PLACE-UTIL-PB" Name="fpga_sipo_test_utilization_placed.pb"/>
  <File Type="PLACE-CTRL" Name="fpga_sipo_test_control_sets_placed.rpt"/>
  <File Type="PLACE-SIMILARITY" Name="fpga_sipo_test_incremental_reuse_placed.rpt"/>
  <File Type="PLACE-PRE-SIMILARITY" Name="fpga_sipo_test_incremental_reuse_pre_placed.rpt"/>
  <File Type="BG-BIN" Name="fpga_sipo_test.bin"/>
  <File Type="PLACE-TIMING" Name="fpga_sipo_test_timing_summary_placed.rpt"/>
  <File Type="ROUTE-PWR-RPX" Name="fpga_sipo_test_power_routed.rpx"/>
  <File Type="PLACE-RQA-PB" Name="fpga_sipo_test_rqa_placed.pb"/>
  <File Type="POSTPLACE-PWROPT-DCP" Name="fpga_sipo_test_postplace_pwropt.dcp"/>
  <File Type="BITSTR-MSK" Name="fpga_sipo_test.msk"/>
  <File Type="POSTPLACE-PWROPT-TIMING" Name="fpga_sipo_test_timing_summary_postplace_pwropted.rpt"/>
  <File Type="PHYSOPT-DCP" Name="fpga_sipo_test_physopt.dcp"/>
  <File Type="PHYSOPT-DRC" Name="fpga_sipo_test_drc_physopted.rpt"/>
  <File Type="BITSTR-RBT" Name="fpga_sipo_test.rbt"/>
  <File Type="PHYSOPT-TIMING" Name="fpga_sipo_test_timing_summary_physopted.rpt"/>
  <File Type="ROUTE-ERROR-DCP" Name="fpga_sipo_test_routed_error.dcp"/>
  <File Type="ROUTE-DCP" Name="fpga_sipo_test_routed.dcp"/>
  <File Type="ROUTE-BLACKBOX-DCP" Name="fpga_sipo_test_routed_bb.dcp"/>
  <File Type="ROUTE-DRC" Name="fpga_sipo_test_drc_routed.rpt"/>
  <File Type="ROUTE-DRC-PB" Name="fpga_sipo_test_drc_routed.pb"/>
  <File Type="ROUTE-DRC-RPX" Name="fpga_sipo_test_drc_routed.rpx"/>
  <File Type="ROUTE-METHODOLOGY-DRC" Name="fpga_sipo_test_methodology_drc_routed.rpt"/>
  <File Type="ROUTE-METHODOLOGY-DRC-RPX" Name="fpga_sipo_test_methodology_drc_routed.rpx"/>
  <File Type="ROUTE-METHODOLOGY-DRC-PB" Name="fpga_sipo_test_methodology_drc_routed.pb"/>
  <File Type="ROUTE-RQS-PB" Name="fpga_sipo_test_rqs_routed.pb"/>
  <File Type="ROUTE-STATUS" Name="fpga_sipo_test_route_status.rpt"/>
  <File Type="ROUTE-STATUS-PB" Name="fpga_sipo_test_route_status.pb"/>
  <File Type="ROUTE-TIMINGSUMMARY" Name="fpga_sipo_test_timing_summary_routed.rpt"/>
  <File Type="ROUTE-TIMING-PB" Name="fpga_sipo_test_timing_summary_routed.pb"/>
  <File Type="ROUTE-TIMING-RPX" Name="fpga_sipo_test_timing_summary_routed.rpx"/>
  <File Type="ROUTE-SIMILARITY" Name="fpga_sipo_test_incremental_reuse_routed.rpt"/>
  <File Type="ROUTE-CLK" Name="fpga_sipo_test_clock_utilization_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW" Name="fpga_sipo_test_bus_skew_routed.rpt"/>
  <File Type="ROUTE-BUS-SKEW-PB" Name="fpga_sipo_test_bus_skew_routed.pb"/>
  <File Type="ROUTE-BUS-SKEW-RPX" Name="fpga_sipo_test_bus_skew_routed.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-DCP" Name="fpga_sipo_test_postroute_physopt.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-BLACKBOX-DCP" Name="fpga_sipo_test_postroute_physopt_bb.dcp"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING" Name="fpga_sipo_test_timing_summary_postroute_physopted.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-PB" Name="fpga_sipo_test_timing_summary_postroute_physopted.pb"/>
  <File Type="POSTROUTE-PHYSOPT-TIMING-RPX" Name="fpga_sipo_test_timing_summary_postroute_physopted.rpx"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW" Name="fpga_sipo_test_bus_skew_postroute_physopted.rpt"/>
  <File Type="BG-BIT" Name="fpga_sipo_test.bit"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW-PB" Name="fpga_sipo_test_bus_skew_postroute_physopted.pb"/>
  <File Type="POSTROUTE-PHYSOPT-BUS-SKEW-RPX" Name="fpga_sipo_test_bus_skew_postroute_physopted.rpx"/>
  <File Type="BITSTR-NKY" Name="fpga_sipo_test.nky"/>
  <File Type="BITSTR-BMM" Name="fpga_sipo_test_bd.bmm"/>
  <File Type="PDI-FILE" Name="fpga_sipo_test.pdi"/>
  <File Type="BOOT-PDI-FILE" Name="fpga_sipo_test_boot.pdi"/>
  <File Type="PL-PDI-FILE" Name="fpga_sipo_test_pld.pdi"/>
  <File Type="RCFI_FILE" Name="fpga_sipo_test.rcfi"/>
  <File Type="CFI_FILE" Name="fpga_sipo_test.cfi"/>
  <File Type="RNPI_FILE" Name="fpga_sipo_test.rnpi"/>
  <File Type="NPI_FILE" Name="fpga_sipo_test.npi"/>
  <File Type="RBD_FILE" Name="fpga_sipo_test.rbd"/>
  <File Type="BITSTR-LTX" Name="debug_nets.ltx"/>
  <File Type="BITSTR-LTX" Name="fpga_sipo_test.ltx"/>
  <File Type="BITSTR-SYSDEF" Name="fpga_sipo_test.sysdef"/>
  <File Type="BG-BGN" Name="fpga_sipo_test.bgn"/>
  <File Type="BG-DRC" Name="fpga_sipo_test.drc"/>
  <File Type="RDI-RDI" Name="fpga_sipo_test.vdi"/>
  <File Type="WBT-USG" Name="usage_statistics_webtalk.html"/>
  <File Type="ROUTE-RQS" Name="fpga_sipo_test_routed.rqs"/>
  <File Type="POSTROUTE-PHYSOPT-RQS" Name="fpga_sipo_test_postroute_physopted.rqs"/>
  <File Type="ROUTE-RQS-RPT" Name="route_report_qor_suggestions_0.rpt"/>
  <File Type="POSTROUTE-PHYSOPT-RQS-RPT" Name="postroute_physopt_report_qor_suggestions_0.rpt"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/ADC_UDP_Top.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/Baseline_Volt_Cal.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/I2C_ctrl.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/SPI_master.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/SPI_warpper.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/adc_core.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/utils/cdc_sync_level.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/defines.v">
      <FileInfo SFType="VHeader">
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/defines.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/clint.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/clint.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/crc32_d8.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/csr_reg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/csr_reg.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/divider.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/divider.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/exu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/exu.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/exu_alu_datapath.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/exu_alu_datapath.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/exu_commit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/exu_commit.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/exu_dispatch.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/exu_dispatch.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/exu_mem.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/exu_mem.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/exu_muldiv.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/exu_muldiv.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/utils/full_handshake_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/utils/full_handshake_rx.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/utils/full_handshake_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/utils/full_handshake_tx.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/utils/gen_buf.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/utils/gen_buf.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/utils/gen_dff.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/utils/gen_ram.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/utils/gen_ram.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/gpio.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/perips/gpio.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/gpr_reg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/gpr_reg.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/i2c_master.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/idu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/idu.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/idu_exu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/idu_exu.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/ifu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/ifu.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/ifu_idu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/ifu_idu.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/debug/jtag_dm.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/debug/jtag_dm.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/debug/jtag_driver.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/debug/jtag_driver.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/debug/jtag_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/debug/jtag_top.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/pipe_ctrl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/pipe_ctrl.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/FIFO/prim_fifo_async.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/FIFO/prim_flop.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/FIFO/prim_flop_2sync.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ram.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/perips/ram.v"/>
        <Attr Name="ImportTime" Val="1753293201"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/rgmii_tx.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/sys_bus/rib.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/sys_bus/rib.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/rib_wr.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/rom.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/perips/rom.v"/>
        <Attr Name="ImportTime" Val="1753293223"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/rst_ctrl.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/rst_ctrl.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/utils/sipo_converter.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/timer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/perips/timer.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/core/tinyriscv_core.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/core/tinyriscv_core.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/top/tinyriscv_soc_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/top/tinyriscv_soc_top.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/top_ctrl.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/uart.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/perips/uart.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/udp.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/udp_core.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/udp_tx.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/utils/vld_rdy.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/sources_1/imports/rtl/utils/vld_rdy.v"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FPGA_TEST.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/perips/ADC_UDP_TOP/reset_generator.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/utils/cdc_sync_pulse.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fpga_sipo_test"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/new/constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_bram/Tiny_bram.srcs/constrs_1/imports/new/constraints.xdc"/>
        <Attr Name="ImportTime" Val="1753315306"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/new/constraints.xdc"/>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/tinyriscv_soc_top.dcp">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Tiny_ASIC_bram/Tiny_ASIC_bram.srcs/utils_1/imports/synth_1/tinyriscv_soc_top.dcp"/>
        <Attr Name="ImportTime" Val="1753415862"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="UsedInSteps" Val="synth_1_copy_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2023"/>
    <Step Id="init_design"/>
    <Step Id="opt_design"/>
    <Step Id="power_opt_design"/>
    <Step Id="place_design"/>
    <Step Id="post_place_power_opt_design"/>
    <Step Id="phys_opt_design"/>
    <Step Id="route_design"/>
    <Step Id="post_route_phys_opt_design"/>
    <Step Id="write_bitstream">
      <Option Id="BinFile">1</Option>
    </Step>
  </Strategy>
</GenRun>
