# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 10
attribute \cells_not_processed 1
attribute \src "dut.sv:1.1-20.10"
module \simple_memory_noreset
  attribute \src "dut.sv:13.5-18.8"
  wire width 4 $0$memwr$\memory$dut.sv:15$1_ADDR[3:0]$3
  attribute \src "dut.sv:13.5-18.8"
  wire width 8 $0$memwr$\memory$dut.sv:15$1_DATA[7:0]$4
  attribute \src "dut.sv:13.5-18.8"
  wire width 8 $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5
  attribute \src "dut.sv:13.5-18.8"
  wire width 8 $0\data_out[7:0]
  attribute \src "dut.sv:13.5-18.8"
  wire width 4 $1$memwr$\memory$dut.sv:15$1_ADDR[3:0]$6
  attribute \src "dut.sv:13.5-18.8"
  wire width 8 $1$memwr$\memory$dut.sv:15$1_DATA[7:0]$7
  attribute \src "dut.sv:13.5-18.8"
  wire width 8 $1$memwr$\memory$dut.sv:15$1_EN[7:0]$8
  attribute \src "dut.sv:17.21-17.27"
  wire width 8 $memrd$\memory$dut.sv:17$9_DATA
  attribute \src "dut.sv:15.13-15.36"
  wire width 4 $memwr$\memory$dut.sv:15$1_ADDR
  attribute \src "dut.sv:15.13-15.36"
  wire width 8 $memwr$\memory$dut.sv:15$1_DATA
  attribute \src "dut.sv:15.13-15.36"
  wire width 8 $memwr$\memory$dut.sv:15$1_EN
  attribute \src "dut.sv:4.24-4.28"
  wire width 4 input 3 \addr
  attribute \src "dut.sv:2.24-2.27"
  wire input 1 \clk
  attribute \src "dut.sv:5.24-5.31"
  wire width 8 input 4 \data_in
  attribute \src "dut.sv:6.24-6.32"
  wire width 8 output 5 \data_out
  attribute \src "dut.sv:3.24-3.26"
  wire input 2 \we
  attribute \src "dut.sv:10.17-10.23"
  memory width 8 size 16 \memory
  attribute \src "dut.sv:17.21-17.27"
  cell $memrd $memrd$\memory$dut.sv:17$9
    parameter \ABITS 4
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\memory"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr
    connect \CLK 1'x
    connect \DATA $memrd$\memory$dut.sv:17$9_DATA
    connect \EN 1'x
  end
  attribute \always_ff 1
  attribute \src "dut.sv:13.5-18.8"
  process $proc$dut.sv:13$2
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0$memwr$\memory$dut.sv:15$1_ADDR[3:0]$3 $1$memwr$\memory$dut.sv:15$1_ADDR[3:0]$6
    assign $0$memwr$\memory$dut.sv:15$1_DATA[7:0]$4 $1$memwr$\memory$dut.sv:15$1_DATA[7:0]$7
    assign $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 $1$memwr$\memory$dut.sv:15$1_EN[7:0]$8
    assign $0\data_out[7:0] $memrd$\memory$dut.sv:17$9_DATA
    attribute \src "dut.sv:14.9-16.12"
    switch \we
      attribute \src "dut.sv:14.13-14.15"
      case 1'1
        assign { } { }
        assign { } { }
        assign { } { }
        assign $1$memwr$\memory$dut.sv:15$1_ADDR[3:0]$6 \addr
        assign $1$memwr$\memory$dut.sv:15$1_DATA[7:0]$7 \data_in
        assign $1$memwr$\memory$dut.sv:15$1_EN[7:0]$8 8'11111111
      case 
        assign $1$memwr$\memory$dut.sv:15$1_ADDR[3:0]$6 4'x
        assign $1$memwr$\memory$dut.sv:15$1_DATA[7:0]$7 8'x
        assign $1$memwr$\memory$dut.sv:15$1_EN[7:0]$8 8'00000000
    end
    sync posedge \clk
      update \data_out $0\data_out[7:0]
      update $memwr$\memory$dut.sv:15$1_ADDR $0$memwr$\memory$dut.sv:15$1_ADDR[3:0]$3
      update $memwr$\memory$dut.sv:15$1_DATA $0$memwr$\memory$dut.sv:15$1_DATA[7:0]$4
      update $memwr$\memory$dut.sv:15$1_EN $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5
      attribute \src "dut.sv:15.13-15.36"
      memwr \memory $1$memwr$\memory$dut.sv:15$1_ADDR[3:0]$6 $1$memwr$\memory$dut.sv:15$1_DATA[7:0]$7 $1$memwr$\memory$dut.sv:15$1_EN[7:0]$8 0'x
  end
end
