# #1 使用 FPGA 实现组合逻辑电路

## [Vr2to4dec](./Vr2to4dec/)

2-4 译码器

## [Vr3to8dec](./Vr3to8dec/)

3-8 译码器

## [FullAdder](./FullAdder/)

一位全加器

## [PriorityAlarm](./PriorityAlarm/)

优先报警器

## [Subtracter](./Subtracter/)

4 位减法运算显示电路
