analyze -format sverilog { \
   adder.sv \
   alu.sv \
   arm.sv \
   cond_logic.sv \
   controller.sv \
   datapath.sv \
   decoder.sv \
   extend.sv \
   flopenr.sv \
   flopr.sv \
   mux.sv \
   registerfile.sv \
   shifter.sv \
   memextend.sv \
   byte_enabler.sv \
   write_data_aligner.sv \
}