$comment
	File created using the following command:
		vcd file mips.msim.vcd -direction
$end
$date
	Tue Oct 30 16:45:04 2018
$end
$version
	ModelSim Version 10.5b
$end
$timescale
	1ps
$end

$scope module mips_vhd_vec_tst $end
$var wire 1 ! BEQDebug $end
$var wire 1 " clk $end
$var wire 1 # HabEscMEMDebug $end
$var wire 1 $ HabEscritaRegDebug $end
$var wire 1 % HabLeMEMDebug $end
$var wire 1 & HEX1 [6] $end
$var wire 1 ' HEX1 [5] $end
$var wire 1 ( HEX1 [4] $end
$var wire 1 ) HEX1 [3] $end
$var wire 1 * HEX1 [2] $end
$var wire 1 + HEX1 [1] $end
$var wire 1 , HEX1 [0] $end
$var wire 1 - HEX2 [6] $end
$var wire 1 . HEX2 [5] $end
$var wire 1 / HEX2 [4] $end
$var wire 1 0 HEX2 [3] $end
$var wire 1 1 HEX2 [2] $end
$var wire 1 2 HEX2 [1] $end
$var wire 1 3 HEX2 [0] $end
$var wire 1 4 HEX3 [6] $end
$var wire 1 5 HEX3 [5] $end
$var wire 1 6 HEX3 [4] $end
$var wire 1 7 HEX3 [3] $end
$var wire 1 8 HEX3 [2] $end
$var wire 1 9 HEX3 [1] $end
$var wire 1 : HEX3 [0] $end
$var wire 1 ; HEX4 [6] $end
$var wire 1 < HEX4 [5] $end
$var wire 1 = HEX4 [4] $end
$var wire 1 > HEX4 [3] $end
$var wire 1 ? HEX4 [2] $end
$var wire 1 @ HEX4 [1] $end
$var wire 1 A HEX4 [0] $end
$var wire 1 B HEX5 [6] $end
$var wire 1 C HEX5 [5] $end
$var wire 1 D HEX5 [4] $end
$var wire 1 E HEX5 [3] $end
$var wire 1 F HEX5 [2] $end
$var wire 1 G HEX5 [1] $end
$var wire 1 H HEX5 [0] $end
$var wire 1 I HEX6 [6] $end
$var wire 1 J HEX6 [5] $end
$var wire 1 K HEX6 [4] $end
$var wire 1 L HEX6 [3] $end
$var wire 1 M HEX6 [2] $end
$var wire 1 N HEX6 [1] $end
$var wire 1 O HEX6 [0] $end
$var wire 1 P HEX7 [6] $end
$var wire 1 Q HEX7 [5] $end
$var wire 1 R HEX7 [4] $end
$var wire 1 S HEX7 [3] $end
$var wire 1 T HEX7 [2] $end
$var wire 1 U HEX7 [1] $end
$var wire 1 V HEX7 [0] $end
$var wire 1 W KEY [3] $end
$var wire 1 X KEY [2] $end
$var wire 1 Y KEY [1] $end
$var wire 1 Z KEY [0] $end
$var wire 1 [ Mux1Debug $end
$var wire 1 \ Mux2Debug $end
$var wire 1 ] Mux3Debug $end
$var wire 1 ^ Mux4Debug $end
$var wire 1 _ mux_beq $end
$var wire 1 ` opcodeDebug [5] $end
$var wire 1 a opcodeDebug [4] $end
$var wire 1 b opcodeDebug [3] $end
$var wire 1 c opcodeDebug [2] $end
$var wire 1 d opcodeDebug [1] $end
$var wire 1 e opcodeDebug [0] $end
$var wire 1 f otR1 [31] $end
$var wire 1 g otR1 [30] $end
$var wire 1 h otR1 [29] $end
$var wire 1 i otR1 [28] $end
$var wire 1 j otR1 [27] $end
$var wire 1 k otR1 [26] $end
$var wire 1 l otR1 [25] $end
$var wire 1 m otR1 [24] $end
$var wire 1 n otR1 [23] $end
$var wire 1 o otR1 [22] $end
$var wire 1 p otR1 [21] $end
$var wire 1 q otR1 [20] $end
$var wire 1 r otR1 [19] $end
$var wire 1 s otR1 [18] $end
$var wire 1 t otR1 [17] $end
$var wire 1 u otR1 [16] $end
$var wire 1 v otR1 [15] $end
$var wire 1 w otR1 [14] $end
$var wire 1 x otR1 [13] $end
$var wire 1 y otR1 [12] $end
$var wire 1 z otR1 [11] $end
$var wire 1 { otR1 [10] $end
$var wire 1 | otR1 [9] $end
$var wire 1 } otR1 [8] $end
$var wire 1 ~ otR1 [7] $end
$var wire 1 !! otR1 [6] $end
$var wire 1 "! otR1 [5] $end
$var wire 1 #! otR1 [4] $end
$var wire 1 $! otR1 [3] $end
$var wire 1 %! otR1 [2] $end
$var wire 1 &! otR1 [1] $end
$var wire 1 '! otR1 [0] $end
$var wire 1 (! otR2 [31] $end
$var wire 1 )! otR2 [30] $end
$var wire 1 *! otR2 [29] $end
$var wire 1 +! otR2 [28] $end
$var wire 1 ,! otR2 [27] $end
$var wire 1 -! otR2 [26] $end
$var wire 1 .! otR2 [25] $end
$var wire 1 /! otR2 [24] $end
$var wire 1 0! otR2 [23] $end
$var wire 1 1! otR2 [22] $end
$var wire 1 2! otR2 [21] $end
$var wire 1 3! otR2 [20] $end
$var wire 1 4! otR2 [19] $end
$var wire 1 5! otR2 [18] $end
$var wire 1 6! otR2 [17] $end
$var wire 1 7! otR2 [16] $end
$var wire 1 8! otR2 [15] $end
$var wire 1 9! otR2 [14] $end
$var wire 1 :! otR2 [13] $end
$var wire 1 ;! otR2 [12] $end
$var wire 1 <! otR2 [11] $end
$var wire 1 =! otR2 [10] $end
$var wire 1 >! otR2 [9] $end
$var wire 1 ?! otR2 [8] $end
$var wire 1 @! otR2 [7] $end
$var wire 1 A! otR2 [6] $end
$var wire 1 B! otR2 [5] $end
$var wire 1 C! otR2 [4] $end
$var wire 1 D! otR2 [3] $end
$var wire 1 E! otR2 [2] $end
$var wire 1 F! otR2 [1] $end
$var wire 1 G! otR2 [0] $end
$var wire 1 H! otR3 [31] $end
$var wire 1 I! otR3 [30] $end
$var wire 1 J! otR3 [29] $end
$var wire 1 K! otR3 [28] $end
$var wire 1 L! otR3 [27] $end
$var wire 1 M! otR3 [26] $end
$var wire 1 N! otR3 [25] $end
$var wire 1 O! otR3 [24] $end
$var wire 1 P! otR3 [23] $end
$var wire 1 Q! otR3 [22] $end
$var wire 1 R! otR3 [21] $end
$var wire 1 S! otR3 [20] $end
$var wire 1 T! otR3 [19] $end
$var wire 1 U! otR3 [18] $end
$var wire 1 V! otR3 [17] $end
$var wire 1 W! otR3 [16] $end
$var wire 1 X! otR3 [15] $end
$var wire 1 Y! otR3 [14] $end
$var wire 1 Z! otR3 [13] $end
$var wire 1 [! otR3 [12] $end
$var wire 1 \! otR3 [11] $end
$var wire 1 ]! otR3 [10] $end
$var wire 1 ^! otR3 [9] $end
$var wire 1 _! otR3 [8] $end
$var wire 1 `! otR3 [7] $end
$var wire 1 a! otR3 [6] $end
$var wire 1 b! otR3 [5] $end
$var wire 1 c! otR3 [4] $end
$var wire 1 d! otR3 [3] $end
$var wire 1 e! otR3 [2] $end
$var wire 1 f! otR3 [1] $end
$var wire 1 g! otR3 [0] $end
$var wire 1 h! otR4 [31] $end
$var wire 1 i! otR4 [30] $end
$var wire 1 j! otR4 [29] $end
$var wire 1 k! otR4 [28] $end
$var wire 1 l! otR4 [27] $end
$var wire 1 m! otR4 [26] $end
$var wire 1 n! otR4 [25] $end
$var wire 1 o! otR4 [24] $end
$var wire 1 p! otR4 [23] $end
$var wire 1 q! otR4 [22] $end
$var wire 1 r! otR4 [21] $end
$var wire 1 s! otR4 [20] $end
$var wire 1 t! otR4 [19] $end
$var wire 1 u! otR4 [18] $end
$var wire 1 v! otR4 [17] $end
$var wire 1 w! otR4 [16] $end
$var wire 1 x! otR4 [15] $end
$var wire 1 y! otR4 [14] $end
$var wire 1 z! otR4 [13] $end
$var wire 1 {! otR4 [12] $end
$var wire 1 |! otR4 [11] $end
$var wire 1 }! otR4 [10] $end
$var wire 1 ~! otR4 [9] $end
$var wire 1 !" otR4 [8] $end
$var wire 1 "" otR4 [7] $end
$var wire 1 #" otR4 [6] $end
$var wire 1 $" otR4 [5] $end
$var wire 1 %" otR4 [4] $end
$var wire 1 &" otR4 [3] $end
$var wire 1 '" otR4 [2] $end
$var wire 1 (" otR4 [1] $end
$var wire 1 )" otR4 [0] $end
$var wire 1 *" otR5 [31] $end
$var wire 1 +" otR5 [30] $end
$var wire 1 ," otR5 [29] $end
$var wire 1 -" otR5 [28] $end
$var wire 1 ." otR5 [27] $end
$var wire 1 /" otR5 [26] $end
$var wire 1 0" otR5 [25] $end
$var wire 1 1" otR5 [24] $end
$var wire 1 2" otR5 [23] $end
$var wire 1 3" otR5 [22] $end
$var wire 1 4" otR5 [21] $end
$var wire 1 5" otR5 [20] $end
$var wire 1 6" otR5 [19] $end
$var wire 1 7" otR5 [18] $end
$var wire 1 8" otR5 [17] $end
$var wire 1 9" otR5 [16] $end
$var wire 1 :" otR5 [15] $end
$var wire 1 ;" otR5 [14] $end
$var wire 1 <" otR5 [13] $end
$var wire 1 =" otR5 [12] $end
$var wire 1 >" otR5 [11] $end
$var wire 1 ?" otR5 [10] $end
$var wire 1 @" otR5 [9] $end
$var wire 1 A" otR5 [8] $end
$var wire 1 B" otR5 [7] $end
$var wire 1 C" otR5 [6] $end
$var wire 1 D" otR5 [5] $end
$var wire 1 E" otR5 [4] $end
$var wire 1 F" otR5 [3] $end
$var wire 1 G" otR5 [2] $end
$var wire 1 H" otR5 [1] $end
$var wire 1 I" otR5 [0] $end
$var wire 1 J" otR6 [31] $end
$var wire 1 K" otR6 [30] $end
$var wire 1 L" otR6 [29] $end
$var wire 1 M" otR6 [28] $end
$var wire 1 N" otR6 [27] $end
$var wire 1 O" otR6 [26] $end
$var wire 1 P" otR6 [25] $end
$var wire 1 Q" otR6 [24] $end
$var wire 1 R" otR6 [23] $end
$var wire 1 S" otR6 [22] $end
$var wire 1 T" otR6 [21] $end
$var wire 1 U" otR6 [20] $end
$var wire 1 V" otR6 [19] $end
$var wire 1 W" otR6 [18] $end
$var wire 1 X" otR6 [17] $end
$var wire 1 Y" otR6 [16] $end
$var wire 1 Z" otR6 [15] $end
$var wire 1 [" otR6 [14] $end
$var wire 1 \" otR6 [13] $end
$var wire 1 ]" otR6 [12] $end
$var wire 1 ^" otR6 [11] $end
$var wire 1 _" otR6 [10] $end
$var wire 1 `" otR6 [9] $end
$var wire 1 a" otR6 [8] $end
$var wire 1 b" otR6 [7] $end
$var wire 1 c" otR6 [6] $end
$var wire 1 d" otR6 [5] $end
$var wire 1 e" otR6 [4] $end
$var wire 1 f" otR6 [3] $end
$var wire 1 g" otR6 [2] $end
$var wire 1 h" otR6 [1] $end
$var wire 1 i" otR6 [0] $end
$var wire 1 j" otR7 [31] $end
$var wire 1 k" otR7 [30] $end
$var wire 1 l" otR7 [29] $end
$var wire 1 m" otR7 [28] $end
$var wire 1 n" otR7 [27] $end
$var wire 1 o" otR7 [26] $end
$var wire 1 p" otR7 [25] $end
$var wire 1 q" otR7 [24] $end
$var wire 1 r" otR7 [23] $end
$var wire 1 s" otR7 [22] $end
$var wire 1 t" otR7 [21] $end
$var wire 1 u" otR7 [20] $end
$var wire 1 v" otR7 [19] $end
$var wire 1 w" otR7 [18] $end
$var wire 1 x" otR7 [17] $end
$var wire 1 y" otR7 [16] $end
$var wire 1 z" otR7 [15] $end
$var wire 1 {" otR7 [14] $end
$var wire 1 |" otR7 [13] $end
$var wire 1 }" otR7 [12] $end
$var wire 1 ~" otR7 [11] $end
$var wire 1 !# otR7 [10] $end
$var wire 1 "# otR7 [9] $end
$var wire 1 ## otR7 [8] $end
$var wire 1 $# otR7 [7] $end
$var wire 1 %# otR7 [6] $end
$var wire 1 &# otR7 [5] $end
$var wire 1 '# otR7 [4] $end
$var wire 1 (# otR7 [3] $end
$var wire 1 )# otR7 [2] $end
$var wire 1 *# otR7 [1] $end
$var wire 1 +# otR7 [0] $end
$var wire 1 ,# out_PCTeste [31] $end
$var wire 1 -# out_PCTeste [30] $end
$var wire 1 .# out_PCTeste [29] $end
$var wire 1 /# out_PCTeste [28] $end
$var wire 1 0# out_PCTeste [27] $end
$var wire 1 1# out_PCTeste [26] $end
$var wire 1 2# out_PCTeste [25] $end
$var wire 1 3# out_PCTeste [24] $end
$var wire 1 4# out_PCTeste [23] $end
$var wire 1 5# out_PCTeste [22] $end
$var wire 1 6# out_PCTeste [21] $end
$var wire 1 7# out_PCTeste [20] $end
$var wire 1 8# out_PCTeste [19] $end
$var wire 1 9# out_PCTeste [18] $end
$var wire 1 :# out_PCTeste [17] $end
$var wire 1 ;# out_PCTeste [16] $end
$var wire 1 <# out_PCTeste [15] $end
$var wire 1 =# out_PCTeste [14] $end
$var wire 1 ># out_PCTeste [13] $end
$var wire 1 ?# out_PCTeste [12] $end
$var wire 1 @# out_PCTeste [11] $end
$var wire 1 A# out_PCTeste [10] $end
$var wire 1 B# out_PCTeste [9] $end
$var wire 1 C# out_PCTeste [8] $end
$var wire 1 D# out_PCTeste [7] $end
$var wire 1 E# out_PCTeste [6] $end
$var wire 1 F# out_PCTeste [5] $end
$var wire 1 G# out_PCTeste [4] $end
$var wire 1 H# out_PCTeste [3] $end
$var wire 1 I# out_PCTeste [2] $end
$var wire 1 J# out_PCTeste [1] $end
$var wire 1 K# out_PCTeste [0] $end
$var wire 1 L# overflow $end
$var wire 1 M# resultadoSoma [31] $end
$var wire 1 N# resultadoSoma [30] $end
$var wire 1 O# resultadoSoma [29] $end
$var wire 1 P# resultadoSoma [28] $end
$var wire 1 Q# resultadoSoma [27] $end
$var wire 1 R# resultadoSoma [26] $end
$var wire 1 S# resultadoSoma [25] $end
$var wire 1 T# resultadoSoma [24] $end
$var wire 1 U# resultadoSoma [23] $end
$var wire 1 V# resultadoSoma [22] $end
$var wire 1 W# resultadoSoma [21] $end
$var wire 1 X# resultadoSoma [20] $end
$var wire 1 Y# resultadoSoma [19] $end
$var wire 1 Z# resultadoSoma [18] $end
$var wire 1 [# resultadoSoma [17] $end
$var wire 1 \# resultadoSoma [16] $end
$var wire 1 ]# resultadoSoma [15] $end
$var wire 1 ^# resultadoSoma [14] $end
$var wire 1 _# resultadoSoma [13] $end
$var wire 1 `# resultadoSoma [12] $end
$var wire 1 a# resultadoSoma [11] $end
$var wire 1 b# resultadoSoma [10] $end
$var wire 1 c# resultadoSoma [9] $end
$var wire 1 d# resultadoSoma [8] $end
$var wire 1 e# resultadoSoma [7] $end
$var wire 1 f# resultadoSoma [6] $end
$var wire 1 g# resultadoSoma [5] $end
$var wire 1 h# resultadoSoma [4] $end
$var wire 1 i# resultadoSoma [3] $end
$var wire 1 j# resultadoSoma [2] $end
$var wire 1 k# resultadoSoma [1] $end
$var wire 1 l# resultadoSoma [0] $end
$var wire 1 m# testAluA [31] $end
$var wire 1 n# testAluA [30] $end
$var wire 1 o# testAluA [29] $end
$var wire 1 p# testAluA [28] $end
$var wire 1 q# testAluA [27] $end
$var wire 1 r# testAluA [26] $end
$var wire 1 s# testAluA [25] $end
$var wire 1 t# testAluA [24] $end
$var wire 1 u# testAluA [23] $end
$var wire 1 v# testAluA [22] $end
$var wire 1 w# testAluA [21] $end
$var wire 1 x# testAluA [20] $end
$var wire 1 y# testAluA [19] $end
$var wire 1 z# testAluA [18] $end
$var wire 1 {# testAluA [17] $end
$var wire 1 |# testAluA [16] $end
$var wire 1 }# testAluA [15] $end
$var wire 1 ~# testAluA [14] $end
$var wire 1 !$ testAluA [13] $end
$var wire 1 "$ testAluA [12] $end
$var wire 1 #$ testAluA [11] $end
$var wire 1 $$ testAluA [10] $end
$var wire 1 %$ testAluA [9] $end
$var wire 1 &$ testAluA [8] $end
$var wire 1 '$ testAluA [7] $end
$var wire 1 ($ testAluA [6] $end
$var wire 1 )$ testAluA [5] $end
$var wire 1 *$ testAluA [4] $end
$var wire 1 +$ testAluA [3] $end
$var wire 1 ,$ testAluA [2] $end
$var wire 1 -$ testAluA [1] $end
$var wire 1 .$ testAluA [0] $end
$var wire 1 /$ testAluB [31] $end
$var wire 1 0$ testAluB [30] $end
$var wire 1 1$ testAluB [29] $end
$var wire 1 2$ testAluB [28] $end
$var wire 1 3$ testAluB [27] $end
$var wire 1 4$ testAluB [26] $end
$var wire 1 5$ testAluB [25] $end
$var wire 1 6$ testAluB [24] $end
$var wire 1 7$ testAluB [23] $end
$var wire 1 8$ testAluB [22] $end
$var wire 1 9$ testAluB [21] $end
$var wire 1 :$ testAluB [20] $end
$var wire 1 ;$ testAluB [19] $end
$var wire 1 <$ testAluB [18] $end
$var wire 1 =$ testAluB [17] $end
$var wire 1 >$ testAluB [16] $end
$var wire 1 ?$ testAluB [15] $end
$var wire 1 @$ testAluB [14] $end
$var wire 1 A$ testAluB [13] $end
$var wire 1 B$ testAluB [12] $end
$var wire 1 C$ testAluB [11] $end
$var wire 1 D$ testAluB [10] $end
$var wire 1 E$ testAluB [9] $end
$var wire 1 F$ testAluB [8] $end
$var wire 1 G$ testAluB [7] $end
$var wire 1 H$ testAluB [6] $end
$var wire 1 I$ testAluB [5] $end
$var wire 1 J$ testAluB [4] $end
$var wire 1 K$ testAluB [3] $end
$var wire 1 L$ testAluB [2] $end
$var wire 1 M$ testAluB [1] $end
$var wire 1 N$ testAluB [0] $end
$var wire 1 O$ testeAluRes [31] $end
$var wire 1 P$ testeAluRes [30] $end
$var wire 1 Q$ testeAluRes [29] $end
$var wire 1 R$ testeAluRes [28] $end
$var wire 1 S$ testeAluRes [27] $end
$var wire 1 T$ testeAluRes [26] $end
$var wire 1 U$ testeAluRes [25] $end
$var wire 1 V$ testeAluRes [24] $end
$var wire 1 W$ testeAluRes [23] $end
$var wire 1 X$ testeAluRes [22] $end
$var wire 1 Y$ testeAluRes [21] $end
$var wire 1 Z$ testeAluRes [20] $end
$var wire 1 [$ testeAluRes [19] $end
$var wire 1 \$ testeAluRes [18] $end
$var wire 1 ]$ testeAluRes [17] $end
$var wire 1 ^$ testeAluRes [16] $end
$var wire 1 _$ testeAluRes [15] $end
$var wire 1 `$ testeAluRes [14] $end
$var wire 1 a$ testeAluRes [13] $end
$var wire 1 b$ testeAluRes [12] $end
$var wire 1 c$ testeAluRes [11] $end
$var wire 1 d$ testeAluRes [10] $end
$var wire 1 e$ testeAluRes [9] $end
$var wire 1 f$ testeAluRes [8] $end
$var wire 1 g$ testeAluRes [7] $end
$var wire 1 h$ testeAluRes [6] $end
$var wire 1 i$ testeAluRes [5] $end
$var wire 1 j$ testeAluRes [4] $end
$var wire 1 k$ testeAluRes [3] $end
$var wire 1 l$ testeAluRes [2] $end
$var wire 1 m$ testeAluRes [1] $end
$var wire 1 n$ testeAluRes [0] $end
$var wire 1 o$ testeOutRam [31] $end
$var wire 1 p$ testeOutRam [30] $end
$var wire 1 q$ testeOutRam [29] $end
$var wire 1 r$ testeOutRam [28] $end
$var wire 1 s$ testeOutRam [27] $end
$var wire 1 t$ testeOutRam [26] $end
$var wire 1 u$ testeOutRam [25] $end
$var wire 1 v$ testeOutRam [24] $end
$var wire 1 w$ testeOutRam [23] $end
$var wire 1 x$ testeOutRam [22] $end
$var wire 1 y$ testeOutRam [21] $end
$var wire 1 z$ testeOutRam [20] $end
$var wire 1 {$ testeOutRam [19] $end
$var wire 1 |$ testeOutRam [18] $end
$var wire 1 }$ testeOutRam [17] $end
$var wire 1 ~$ testeOutRam [16] $end
$var wire 1 !% testeOutRam [15] $end
$var wire 1 "% testeOutRam [14] $end
$var wire 1 #% testeOutRam [13] $end
$var wire 1 $% testeOutRam [12] $end
$var wire 1 %% testeOutRam [11] $end
$var wire 1 &% testeOutRam [10] $end
$var wire 1 '% testeOutRam [9] $end
$var wire 1 (% testeOutRam [8] $end
$var wire 1 )% testeOutRam [7] $end
$var wire 1 *% testeOutRam [6] $end
$var wire 1 +% testeOutRam [5] $end
$var wire 1 ,% testeOutRam [4] $end
$var wire 1 -% testeOutRam [3] $end
$var wire 1 .% testeOutRam [2] $end
$var wire 1 /% testeOutRam [1] $end
$var wire 1 0% testeOutRam [0] $end
$var wire 1 1% ULAopDebug [1] $end
$var wire 1 2% ULAopDebug [0] $end

$scope module i1 $end
$var wire 1 3% gnd $end
$var wire 1 4% vcc $end
$var wire 1 5% unknown $end
$var wire 1 6% devoe $end
$var wire 1 7% devclrn $end
$var wire 1 8% devpor $end
$var wire 1 9% ww_devoe $end
$var wire 1 :% ww_devclrn $end
$var wire 1 ;% ww_devpor $end
$var wire 1 <% ww_KEY [3] $end
$var wire 1 =% ww_KEY [2] $end
$var wire 1 >% ww_KEY [1] $end
$var wire 1 ?% ww_KEY [0] $end
$var wire 1 @% ww_clk $end
$var wire 1 A% ww_HEX1 [6] $end
$var wire 1 B% ww_HEX1 [5] $end
$var wire 1 C% ww_HEX1 [4] $end
$var wire 1 D% ww_HEX1 [3] $end
$var wire 1 E% ww_HEX1 [2] $end
$var wire 1 F% ww_HEX1 [1] $end
$var wire 1 G% ww_HEX1 [0] $end
$var wire 1 H% ww_HEX2 [6] $end
$var wire 1 I% ww_HEX2 [5] $end
$var wire 1 J% ww_HEX2 [4] $end
$var wire 1 K% ww_HEX2 [3] $end
$var wire 1 L% ww_HEX2 [2] $end
$var wire 1 M% ww_HEX2 [1] $end
$var wire 1 N% ww_HEX2 [0] $end
$var wire 1 O% ww_HEX3 [6] $end
$var wire 1 P% ww_HEX3 [5] $end
$var wire 1 Q% ww_HEX3 [4] $end
$var wire 1 R% ww_HEX3 [3] $end
$var wire 1 S% ww_HEX3 [2] $end
$var wire 1 T% ww_HEX3 [1] $end
$var wire 1 U% ww_HEX3 [0] $end
$var wire 1 V% ww_HEX4 [6] $end
$var wire 1 W% ww_HEX4 [5] $end
$var wire 1 X% ww_HEX4 [4] $end
$var wire 1 Y% ww_HEX4 [3] $end
$var wire 1 Z% ww_HEX4 [2] $end
$var wire 1 [% ww_HEX4 [1] $end
$var wire 1 \% ww_HEX4 [0] $end
$var wire 1 ]% ww_HEX5 [6] $end
$var wire 1 ^% ww_HEX5 [5] $end
$var wire 1 _% ww_HEX5 [4] $end
$var wire 1 `% ww_HEX5 [3] $end
$var wire 1 a% ww_HEX5 [2] $end
$var wire 1 b% ww_HEX5 [1] $end
$var wire 1 c% ww_HEX5 [0] $end
$var wire 1 d% ww_HEX6 [6] $end
$var wire 1 e% ww_HEX6 [5] $end
$var wire 1 f% ww_HEX6 [4] $end
$var wire 1 g% ww_HEX6 [3] $end
$var wire 1 h% ww_HEX6 [2] $end
$var wire 1 i% ww_HEX6 [1] $end
$var wire 1 j% ww_HEX6 [0] $end
$var wire 1 k% ww_HEX7 [6] $end
$var wire 1 l% ww_HEX7 [5] $end
$var wire 1 m% ww_HEX7 [4] $end
$var wire 1 n% ww_HEX7 [3] $end
$var wire 1 o% ww_HEX7 [2] $end
$var wire 1 p% ww_HEX7 [1] $end
$var wire 1 q% ww_HEX7 [0] $end
$var wire 1 r% ww_otR1 [31] $end
$var wire 1 s% ww_otR1 [30] $end
$var wire 1 t% ww_otR1 [29] $end
$var wire 1 u% ww_otR1 [28] $end
$var wire 1 v% ww_otR1 [27] $end
$var wire 1 w% ww_otR1 [26] $end
$var wire 1 x% ww_otR1 [25] $end
$var wire 1 y% ww_otR1 [24] $end
$var wire 1 z% ww_otR1 [23] $end
$var wire 1 {% ww_otR1 [22] $end
$var wire 1 |% ww_otR1 [21] $end
$var wire 1 }% ww_otR1 [20] $end
$var wire 1 ~% ww_otR1 [19] $end
$var wire 1 !& ww_otR1 [18] $end
$var wire 1 "& ww_otR1 [17] $end
$var wire 1 #& ww_otR1 [16] $end
$var wire 1 $& ww_otR1 [15] $end
$var wire 1 %& ww_otR1 [14] $end
$var wire 1 && ww_otR1 [13] $end
$var wire 1 '& ww_otR1 [12] $end
$var wire 1 (& ww_otR1 [11] $end
$var wire 1 )& ww_otR1 [10] $end
$var wire 1 *& ww_otR1 [9] $end
$var wire 1 +& ww_otR1 [8] $end
$var wire 1 ,& ww_otR1 [7] $end
$var wire 1 -& ww_otR1 [6] $end
$var wire 1 .& ww_otR1 [5] $end
$var wire 1 /& ww_otR1 [4] $end
$var wire 1 0& ww_otR1 [3] $end
$var wire 1 1& ww_otR1 [2] $end
$var wire 1 2& ww_otR1 [1] $end
$var wire 1 3& ww_otR1 [0] $end
$var wire 1 4& ww_otR2 [31] $end
$var wire 1 5& ww_otR2 [30] $end
$var wire 1 6& ww_otR2 [29] $end
$var wire 1 7& ww_otR2 [28] $end
$var wire 1 8& ww_otR2 [27] $end
$var wire 1 9& ww_otR2 [26] $end
$var wire 1 :& ww_otR2 [25] $end
$var wire 1 ;& ww_otR2 [24] $end
$var wire 1 <& ww_otR2 [23] $end
$var wire 1 =& ww_otR2 [22] $end
$var wire 1 >& ww_otR2 [21] $end
$var wire 1 ?& ww_otR2 [20] $end
$var wire 1 @& ww_otR2 [19] $end
$var wire 1 A& ww_otR2 [18] $end
$var wire 1 B& ww_otR2 [17] $end
$var wire 1 C& ww_otR2 [16] $end
$var wire 1 D& ww_otR2 [15] $end
$var wire 1 E& ww_otR2 [14] $end
$var wire 1 F& ww_otR2 [13] $end
$var wire 1 G& ww_otR2 [12] $end
$var wire 1 H& ww_otR2 [11] $end
$var wire 1 I& ww_otR2 [10] $end
$var wire 1 J& ww_otR2 [9] $end
$var wire 1 K& ww_otR2 [8] $end
$var wire 1 L& ww_otR2 [7] $end
$var wire 1 M& ww_otR2 [6] $end
$var wire 1 N& ww_otR2 [5] $end
$var wire 1 O& ww_otR2 [4] $end
$var wire 1 P& ww_otR2 [3] $end
$var wire 1 Q& ww_otR2 [2] $end
$var wire 1 R& ww_otR2 [1] $end
$var wire 1 S& ww_otR2 [0] $end
$var wire 1 T& ww_otR3 [31] $end
$var wire 1 U& ww_otR3 [30] $end
$var wire 1 V& ww_otR3 [29] $end
$var wire 1 W& ww_otR3 [28] $end
$var wire 1 X& ww_otR3 [27] $end
$var wire 1 Y& ww_otR3 [26] $end
$var wire 1 Z& ww_otR3 [25] $end
$var wire 1 [& ww_otR3 [24] $end
$var wire 1 \& ww_otR3 [23] $end
$var wire 1 ]& ww_otR3 [22] $end
$var wire 1 ^& ww_otR3 [21] $end
$var wire 1 _& ww_otR3 [20] $end
$var wire 1 `& ww_otR3 [19] $end
$var wire 1 a& ww_otR3 [18] $end
$var wire 1 b& ww_otR3 [17] $end
$var wire 1 c& ww_otR3 [16] $end
$var wire 1 d& ww_otR3 [15] $end
$var wire 1 e& ww_otR3 [14] $end
$var wire 1 f& ww_otR3 [13] $end
$var wire 1 g& ww_otR3 [12] $end
$var wire 1 h& ww_otR3 [11] $end
$var wire 1 i& ww_otR3 [10] $end
$var wire 1 j& ww_otR3 [9] $end
$var wire 1 k& ww_otR3 [8] $end
$var wire 1 l& ww_otR3 [7] $end
$var wire 1 m& ww_otR3 [6] $end
$var wire 1 n& ww_otR3 [5] $end
$var wire 1 o& ww_otR3 [4] $end
$var wire 1 p& ww_otR3 [3] $end
$var wire 1 q& ww_otR3 [2] $end
$var wire 1 r& ww_otR3 [1] $end
$var wire 1 s& ww_otR3 [0] $end
$var wire 1 t& ww_otR4 [31] $end
$var wire 1 u& ww_otR4 [30] $end
$var wire 1 v& ww_otR4 [29] $end
$var wire 1 w& ww_otR4 [28] $end
$var wire 1 x& ww_otR4 [27] $end
$var wire 1 y& ww_otR4 [26] $end
$var wire 1 z& ww_otR4 [25] $end
$var wire 1 {& ww_otR4 [24] $end
$var wire 1 |& ww_otR4 [23] $end
$var wire 1 }& ww_otR4 [22] $end
$var wire 1 ~& ww_otR4 [21] $end
$var wire 1 !' ww_otR4 [20] $end
$var wire 1 "' ww_otR4 [19] $end
$var wire 1 #' ww_otR4 [18] $end
$var wire 1 $' ww_otR4 [17] $end
$var wire 1 %' ww_otR4 [16] $end
$var wire 1 &' ww_otR4 [15] $end
$var wire 1 '' ww_otR4 [14] $end
$var wire 1 (' ww_otR4 [13] $end
$var wire 1 )' ww_otR4 [12] $end
$var wire 1 *' ww_otR4 [11] $end
$var wire 1 +' ww_otR4 [10] $end
$var wire 1 ,' ww_otR4 [9] $end
$var wire 1 -' ww_otR4 [8] $end
$var wire 1 .' ww_otR4 [7] $end
$var wire 1 /' ww_otR4 [6] $end
$var wire 1 0' ww_otR4 [5] $end
$var wire 1 1' ww_otR4 [4] $end
$var wire 1 2' ww_otR4 [3] $end
$var wire 1 3' ww_otR4 [2] $end
$var wire 1 4' ww_otR4 [1] $end
$var wire 1 5' ww_otR4 [0] $end
$var wire 1 6' ww_otR5 [31] $end
$var wire 1 7' ww_otR5 [30] $end
$var wire 1 8' ww_otR5 [29] $end
$var wire 1 9' ww_otR5 [28] $end
$var wire 1 :' ww_otR5 [27] $end
$var wire 1 ;' ww_otR5 [26] $end
$var wire 1 <' ww_otR5 [25] $end
$var wire 1 =' ww_otR5 [24] $end
$var wire 1 >' ww_otR5 [23] $end
$var wire 1 ?' ww_otR5 [22] $end
$var wire 1 @' ww_otR5 [21] $end
$var wire 1 A' ww_otR5 [20] $end
$var wire 1 B' ww_otR5 [19] $end
$var wire 1 C' ww_otR5 [18] $end
$var wire 1 D' ww_otR5 [17] $end
$var wire 1 E' ww_otR5 [16] $end
$var wire 1 F' ww_otR5 [15] $end
$var wire 1 G' ww_otR5 [14] $end
$var wire 1 H' ww_otR5 [13] $end
$var wire 1 I' ww_otR5 [12] $end
$var wire 1 J' ww_otR5 [11] $end
$var wire 1 K' ww_otR5 [10] $end
$var wire 1 L' ww_otR5 [9] $end
$var wire 1 M' ww_otR5 [8] $end
$var wire 1 N' ww_otR5 [7] $end
$var wire 1 O' ww_otR5 [6] $end
$var wire 1 P' ww_otR5 [5] $end
$var wire 1 Q' ww_otR5 [4] $end
$var wire 1 R' ww_otR5 [3] $end
$var wire 1 S' ww_otR5 [2] $end
$var wire 1 T' ww_otR5 [1] $end
$var wire 1 U' ww_otR5 [0] $end
$var wire 1 V' ww_otR6 [31] $end
$var wire 1 W' ww_otR6 [30] $end
$var wire 1 X' ww_otR6 [29] $end
$var wire 1 Y' ww_otR6 [28] $end
$var wire 1 Z' ww_otR6 [27] $end
$var wire 1 [' ww_otR6 [26] $end
$var wire 1 \' ww_otR6 [25] $end
$var wire 1 ]' ww_otR6 [24] $end
$var wire 1 ^' ww_otR6 [23] $end
$var wire 1 _' ww_otR6 [22] $end
$var wire 1 `' ww_otR6 [21] $end
$var wire 1 a' ww_otR6 [20] $end
$var wire 1 b' ww_otR6 [19] $end
$var wire 1 c' ww_otR6 [18] $end
$var wire 1 d' ww_otR6 [17] $end
$var wire 1 e' ww_otR6 [16] $end
$var wire 1 f' ww_otR6 [15] $end
$var wire 1 g' ww_otR6 [14] $end
$var wire 1 h' ww_otR6 [13] $end
$var wire 1 i' ww_otR6 [12] $end
$var wire 1 j' ww_otR6 [11] $end
$var wire 1 k' ww_otR6 [10] $end
$var wire 1 l' ww_otR6 [9] $end
$var wire 1 m' ww_otR6 [8] $end
$var wire 1 n' ww_otR6 [7] $end
$var wire 1 o' ww_otR6 [6] $end
$var wire 1 p' ww_otR6 [5] $end
$var wire 1 q' ww_otR6 [4] $end
$var wire 1 r' ww_otR6 [3] $end
$var wire 1 s' ww_otR6 [2] $end
$var wire 1 t' ww_otR6 [1] $end
$var wire 1 u' ww_otR6 [0] $end
$var wire 1 v' ww_otR7 [31] $end
$var wire 1 w' ww_otR7 [30] $end
$var wire 1 x' ww_otR7 [29] $end
$var wire 1 y' ww_otR7 [28] $end
$var wire 1 z' ww_otR7 [27] $end
$var wire 1 {' ww_otR7 [26] $end
$var wire 1 |' ww_otR7 [25] $end
$var wire 1 }' ww_otR7 [24] $end
$var wire 1 ~' ww_otR7 [23] $end
$var wire 1 !( ww_otR7 [22] $end
$var wire 1 "( ww_otR7 [21] $end
$var wire 1 #( ww_otR7 [20] $end
$var wire 1 $( ww_otR7 [19] $end
$var wire 1 %( ww_otR7 [18] $end
$var wire 1 &( ww_otR7 [17] $end
$var wire 1 '( ww_otR7 [16] $end
$var wire 1 (( ww_otR7 [15] $end
$var wire 1 )( ww_otR7 [14] $end
$var wire 1 *( ww_otR7 [13] $end
$var wire 1 +( ww_otR7 [12] $end
$var wire 1 ,( ww_otR7 [11] $end
$var wire 1 -( ww_otR7 [10] $end
$var wire 1 .( ww_otR7 [9] $end
$var wire 1 /( ww_otR7 [8] $end
$var wire 1 0( ww_otR7 [7] $end
$var wire 1 1( ww_otR7 [6] $end
$var wire 1 2( ww_otR7 [5] $end
$var wire 1 3( ww_otR7 [4] $end
$var wire 1 4( ww_otR7 [3] $end
$var wire 1 5( ww_otR7 [2] $end
$var wire 1 6( ww_otR7 [1] $end
$var wire 1 7( ww_otR7 [0] $end
$var wire 1 8( ww_overflow $end
$var wire 1 9( ww_resultadoSoma [31] $end
$var wire 1 :( ww_resultadoSoma [30] $end
$var wire 1 ;( ww_resultadoSoma [29] $end
$var wire 1 <( ww_resultadoSoma [28] $end
$var wire 1 =( ww_resultadoSoma [27] $end
$var wire 1 >( ww_resultadoSoma [26] $end
$var wire 1 ?( ww_resultadoSoma [25] $end
$var wire 1 @( ww_resultadoSoma [24] $end
$var wire 1 A( ww_resultadoSoma [23] $end
$var wire 1 B( ww_resultadoSoma [22] $end
$var wire 1 C( ww_resultadoSoma [21] $end
$var wire 1 D( ww_resultadoSoma [20] $end
$var wire 1 E( ww_resultadoSoma [19] $end
$var wire 1 F( ww_resultadoSoma [18] $end
$var wire 1 G( ww_resultadoSoma [17] $end
$var wire 1 H( ww_resultadoSoma [16] $end
$var wire 1 I( ww_resultadoSoma [15] $end
$var wire 1 J( ww_resultadoSoma [14] $end
$var wire 1 K( ww_resultadoSoma [13] $end
$var wire 1 L( ww_resultadoSoma [12] $end
$var wire 1 M( ww_resultadoSoma [11] $end
$var wire 1 N( ww_resultadoSoma [10] $end
$var wire 1 O( ww_resultadoSoma [9] $end
$var wire 1 P( ww_resultadoSoma [8] $end
$var wire 1 Q( ww_resultadoSoma [7] $end
$var wire 1 R( ww_resultadoSoma [6] $end
$var wire 1 S( ww_resultadoSoma [5] $end
$var wire 1 T( ww_resultadoSoma [4] $end
$var wire 1 U( ww_resultadoSoma [3] $end
$var wire 1 V( ww_resultadoSoma [2] $end
$var wire 1 W( ww_resultadoSoma [1] $end
$var wire 1 X( ww_resultadoSoma [0] $end
$var wire 1 Y( ww_opcodeDebug [5] $end
$var wire 1 Z( ww_opcodeDebug [4] $end
$var wire 1 [( ww_opcodeDebug [3] $end
$var wire 1 \( ww_opcodeDebug [2] $end
$var wire 1 ]( ww_opcodeDebug [1] $end
$var wire 1 ^( ww_opcodeDebug [0] $end
$var wire 1 _( ww_Mux1Debug $end
$var wire 1 `( ww_Mux2Debug $end
$var wire 1 a( ww_HabEscritaRegDebug $end
$var wire 1 b( ww_Mux3Debug $end
$var wire 1 c( ww_Mux4Debug $end
$var wire 1 d( ww_mux_beq $end
$var wire 1 e( ww_BEQDebug $end
$var wire 1 f( ww_HabLeMEMDebug $end
$var wire 1 g( ww_HabEscMEMDebug $end
$var wire 1 h( ww_ULAopDebug [1] $end
$var wire 1 i( ww_ULAopDebug [0] $end
$var wire 1 j( ww_out_PCTeste [31] $end
$var wire 1 k( ww_out_PCTeste [30] $end
$var wire 1 l( ww_out_PCTeste [29] $end
$var wire 1 m( ww_out_PCTeste [28] $end
$var wire 1 n( ww_out_PCTeste [27] $end
$var wire 1 o( ww_out_PCTeste [26] $end
$var wire 1 p( ww_out_PCTeste [25] $end
$var wire 1 q( ww_out_PCTeste [24] $end
$var wire 1 r( ww_out_PCTeste [23] $end
$var wire 1 s( ww_out_PCTeste [22] $end
$var wire 1 t( ww_out_PCTeste [21] $end
$var wire 1 u( ww_out_PCTeste [20] $end
$var wire 1 v( ww_out_PCTeste [19] $end
$var wire 1 w( ww_out_PCTeste [18] $end
$var wire 1 x( ww_out_PCTeste [17] $end
$var wire 1 y( ww_out_PCTeste [16] $end
$var wire 1 z( ww_out_PCTeste [15] $end
$var wire 1 {( ww_out_PCTeste [14] $end
$var wire 1 |( ww_out_PCTeste [13] $end
$var wire 1 }( ww_out_PCTeste [12] $end
$var wire 1 ~( ww_out_PCTeste [11] $end
$var wire 1 !) ww_out_PCTeste [10] $end
$var wire 1 ") ww_out_PCTeste [9] $end
$var wire 1 #) ww_out_PCTeste [8] $end
$var wire 1 $) ww_out_PCTeste [7] $end
$var wire 1 %) ww_out_PCTeste [6] $end
$var wire 1 &) ww_out_PCTeste [5] $end
$var wire 1 ') ww_out_PCTeste [4] $end
$var wire 1 () ww_out_PCTeste [3] $end
$var wire 1 )) ww_out_PCTeste [2] $end
$var wire 1 *) ww_out_PCTeste [1] $end
$var wire 1 +) ww_out_PCTeste [0] $end
$var wire 1 ,) ww_testAluA [31] $end
$var wire 1 -) ww_testAluA [30] $end
$var wire 1 .) ww_testAluA [29] $end
$var wire 1 /) ww_testAluA [28] $end
$var wire 1 0) ww_testAluA [27] $end
$var wire 1 1) ww_testAluA [26] $end
$var wire 1 2) ww_testAluA [25] $end
$var wire 1 3) ww_testAluA [24] $end
$var wire 1 4) ww_testAluA [23] $end
$var wire 1 5) ww_testAluA [22] $end
$var wire 1 6) ww_testAluA [21] $end
$var wire 1 7) ww_testAluA [20] $end
$var wire 1 8) ww_testAluA [19] $end
$var wire 1 9) ww_testAluA [18] $end
$var wire 1 :) ww_testAluA [17] $end
$var wire 1 ;) ww_testAluA [16] $end
$var wire 1 <) ww_testAluA [15] $end
$var wire 1 =) ww_testAluA [14] $end
$var wire 1 >) ww_testAluA [13] $end
$var wire 1 ?) ww_testAluA [12] $end
$var wire 1 @) ww_testAluA [11] $end
$var wire 1 A) ww_testAluA [10] $end
$var wire 1 B) ww_testAluA [9] $end
$var wire 1 C) ww_testAluA [8] $end
$var wire 1 D) ww_testAluA [7] $end
$var wire 1 E) ww_testAluA [6] $end
$var wire 1 F) ww_testAluA [5] $end
$var wire 1 G) ww_testAluA [4] $end
$var wire 1 H) ww_testAluA [3] $end
$var wire 1 I) ww_testAluA [2] $end
$var wire 1 J) ww_testAluA [1] $end
$var wire 1 K) ww_testAluA [0] $end
$var wire 1 L) ww_testAluB [31] $end
$var wire 1 M) ww_testAluB [30] $end
$var wire 1 N) ww_testAluB [29] $end
$var wire 1 O) ww_testAluB [28] $end
$var wire 1 P) ww_testAluB [27] $end
$var wire 1 Q) ww_testAluB [26] $end
$var wire 1 R) ww_testAluB [25] $end
$var wire 1 S) ww_testAluB [24] $end
$var wire 1 T) ww_testAluB [23] $end
$var wire 1 U) ww_testAluB [22] $end
$var wire 1 V) ww_testAluB [21] $end
$var wire 1 W) ww_testAluB [20] $end
$var wire 1 X) ww_testAluB [19] $end
$var wire 1 Y) ww_testAluB [18] $end
$var wire 1 Z) ww_testAluB [17] $end
$var wire 1 [) ww_testAluB [16] $end
$var wire 1 \) ww_testAluB [15] $end
$var wire 1 ]) ww_testAluB [14] $end
$var wire 1 ^) ww_testAluB [13] $end
$var wire 1 _) ww_testAluB [12] $end
$var wire 1 `) ww_testAluB [11] $end
$var wire 1 a) ww_testAluB [10] $end
$var wire 1 b) ww_testAluB [9] $end
$var wire 1 c) ww_testAluB [8] $end
$var wire 1 d) ww_testAluB [7] $end
$var wire 1 e) ww_testAluB [6] $end
$var wire 1 f) ww_testAluB [5] $end
$var wire 1 g) ww_testAluB [4] $end
$var wire 1 h) ww_testAluB [3] $end
$var wire 1 i) ww_testAluB [2] $end
$var wire 1 j) ww_testAluB [1] $end
$var wire 1 k) ww_testAluB [0] $end
$var wire 1 l) ww_testeAluRes [31] $end
$var wire 1 m) ww_testeAluRes [30] $end
$var wire 1 n) ww_testeAluRes [29] $end
$var wire 1 o) ww_testeAluRes [28] $end
$var wire 1 p) ww_testeAluRes [27] $end
$var wire 1 q) ww_testeAluRes [26] $end
$var wire 1 r) ww_testeAluRes [25] $end
$var wire 1 s) ww_testeAluRes [24] $end
$var wire 1 t) ww_testeAluRes [23] $end
$var wire 1 u) ww_testeAluRes [22] $end
$var wire 1 v) ww_testeAluRes [21] $end
$var wire 1 w) ww_testeAluRes [20] $end
$var wire 1 x) ww_testeAluRes [19] $end
$var wire 1 y) ww_testeAluRes [18] $end
$var wire 1 z) ww_testeAluRes [17] $end
$var wire 1 {) ww_testeAluRes [16] $end
$var wire 1 |) ww_testeAluRes [15] $end
$var wire 1 }) ww_testeAluRes [14] $end
$var wire 1 ~) ww_testeAluRes [13] $end
$var wire 1 !* ww_testeAluRes [12] $end
$var wire 1 "* ww_testeAluRes [11] $end
$var wire 1 #* ww_testeAluRes [10] $end
$var wire 1 $* ww_testeAluRes [9] $end
$var wire 1 %* ww_testeAluRes [8] $end
$var wire 1 &* ww_testeAluRes [7] $end
$var wire 1 '* ww_testeAluRes [6] $end
$var wire 1 (* ww_testeAluRes [5] $end
$var wire 1 )* ww_testeAluRes [4] $end
$var wire 1 ** ww_testeAluRes [3] $end
$var wire 1 +* ww_testeAluRes [2] $end
$var wire 1 ,* ww_testeAluRes [1] $end
$var wire 1 -* ww_testeAluRes [0] $end
$var wire 1 .* ww_testeOutRam [31] $end
$var wire 1 /* ww_testeOutRam [30] $end
$var wire 1 0* ww_testeOutRam [29] $end
$var wire 1 1* ww_testeOutRam [28] $end
$var wire 1 2* ww_testeOutRam [27] $end
$var wire 1 3* ww_testeOutRam [26] $end
$var wire 1 4* ww_testeOutRam [25] $end
$var wire 1 5* ww_testeOutRam [24] $end
$var wire 1 6* ww_testeOutRam [23] $end
$var wire 1 7* ww_testeOutRam [22] $end
$var wire 1 8* ww_testeOutRam [21] $end
$var wire 1 9* ww_testeOutRam [20] $end
$var wire 1 :* ww_testeOutRam [19] $end
$var wire 1 ;* ww_testeOutRam [18] $end
$var wire 1 <* ww_testeOutRam [17] $end
$var wire 1 =* ww_testeOutRam [16] $end
$var wire 1 >* ww_testeOutRam [15] $end
$var wire 1 ?* ww_testeOutRam [14] $end
$var wire 1 @* ww_testeOutRam [13] $end
$var wire 1 A* ww_testeOutRam [12] $end
$var wire 1 B* ww_testeOutRam [11] $end
$var wire 1 C* ww_testeOutRam [10] $end
$var wire 1 D* ww_testeOutRam [9] $end
$var wire 1 E* ww_testeOutRam [8] $end
$var wire 1 F* ww_testeOutRam [7] $end
$var wire 1 G* ww_testeOutRam [6] $end
$var wire 1 H* ww_testeOutRam [5] $end
$var wire 1 I* ww_testeOutRam [4] $end
$var wire 1 J* ww_testeOutRam [3] $end
$var wire 1 K* ww_testeOutRam [2] $end
$var wire 1 L* ww_testeOutRam [1] $end
$var wire 1 M* ww_testeOutRam [0] $end
$var wire 1 N* \clk~inputclkctrl_INCLK_bus\ [3] $end
$var wire 1 O* \clk~inputclkctrl_INCLK_bus\ [2] $end
$var wire 1 P* \clk~inputclkctrl_INCLK_bus\ [1] $end
$var wire 1 Q* \clk~inputclkctrl_INCLK_bus\ [0] $end
$var wire 1 R* \KEY[0]~input_o\ $end
$var wire 1 S* \KEY[1]~input_o\ $end
$var wire 1 T* \KEY[2]~input_o\ $end
$var wire 1 U* \KEY[3]~input_o\ $end
$var wire 1 V* \HEX1[0]~output_o\ $end
$var wire 1 W* \HEX1[1]~output_o\ $end
$var wire 1 X* \HEX1[2]~output_o\ $end
$var wire 1 Y* \HEX1[3]~output_o\ $end
$var wire 1 Z* \HEX1[4]~output_o\ $end
$var wire 1 [* \HEX1[5]~output_o\ $end
$var wire 1 \* \HEX1[6]~output_o\ $end
$var wire 1 ]* \HEX2[0]~output_o\ $end
$var wire 1 ^* \HEX2[1]~output_o\ $end
$var wire 1 _* \HEX2[2]~output_o\ $end
$var wire 1 `* \HEX2[3]~output_o\ $end
$var wire 1 a* \HEX2[4]~output_o\ $end
$var wire 1 b* \HEX2[5]~output_o\ $end
$var wire 1 c* \HEX2[6]~output_o\ $end
$var wire 1 d* \HEX3[0]~output_o\ $end
$var wire 1 e* \HEX3[1]~output_o\ $end
$var wire 1 f* \HEX3[2]~output_o\ $end
$var wire 1 g* \HEX3[3]~output_o\ $end
$var wire 1 h* \HEX3[4]~output_o\ $end
$var wire 1 i* \HEX3[5]~output_o\ $end
$var wire 1 j* \HEX3[6]~output_o\ $end
$var wire 1 k* \HEX4[0]~output_o\ $end
$var wire 1 l* \HEX4[1]~output_o\ $end
$var wire 1 m* \HEX4[2]~output_o\ $end
$var wire 1 n* \HEX4[3]~output_o\ $end
$var wire 1 o* \HEX4[4]~output_o\ $end
$var wire 1 p* \HEX4[5]~output_o\ $end
$var wire 1 q* \HEX4[6]~output_o\ $end
$var wire 1 r* \HEX5[0]~output_o\ $end
$var wire 1 s* \HEX5[1]~output_o\ $end
$var wire 1 t* \HEX5[2]~output_o\ $end
$var wire 1 u* \HEX5[3]~output_o\ $end
$var wire 1 v* \HEX5[4]~output_o\ $end
$var wire 1 w* \HEX5[5]~output_o\ $end
$var wire 1 x* \HEX5[6]~output_o\ $end
$var wire 1 y* \HEX6[0]~output_o\ $end
$var wire 1 z* \HEX6[1]~output_o\ $end
$var wire 1 {* \HEX6[2]~output_o\ $end
$var wire 1 |* \HEX6[3]~output_o\ $end
$var wire 1 }* \HEX6[4]~output_o\ $end
$var wire 1 ~* \HEX6[5]~output_o\ $end
$var wire 1 !+ \HEX6[6]~output_o\ $end
$var wire 1 "+ \HEX7[0]~output_o\ $end
$var wire 1 #+ \HEX7[1]~output_o\ $end
$var wire 1 $+ \HEX7[2]~output_o\ $end
$var wire 1 %+ \HEX7[3]~output_o\ $end
$var wire 1 &+ \HEX7[4]~output_o\ $end
$var wire 1 '+ \HEX7[5]~output_o\ $end
$var wire 1 (+ \HEX7[6]~output_o\ $end
$var wire 1 )+ \otR1[0]~output_o\ $end
$var wire 1 *+ \otR1[1]~output_o\ $end
$var wire 1 ++ \otR1[2]~output_o\ $end
$var wire 1 ,+ \otR1[3]~output_o\ $end
$var wire 1 -+ \otR1[4]~output_o\ $end
$var wire 1 .+ \otR1[5]~output_o\ $end
$var wire 1 /+ \otR1[6]~output_o\ $end
$var wire 1 0+ \otR1[7]~output_o\ $end
$var wire 1 1+ \otR1[8]~output_o\ $end
$var wire 1 2+ \otR1[9]~output_o\ $end
$var wire 1 3+ \otR1[10]~output_o\ $end
$var wire 1 4+ \otR1[11]~output_o\ $end
$var wire 1 5+ \otR1[12]~output_o\ $end
$var wire 1 6+ \otR1[13]~output_o\ $end
$var wire 1 7+ \otR1[14]~output_o\ $end
$var wire 1 8+ \otR1[15]~output_o\ $end
$var wire 1 9+ \otR1[16]~output_o\ $end
$var wire 1 :+ \otR1[17]~output_o\ $end
$var wire 1 ;+ \otR1[18]~output_o\ $end
$var wire 1 <+ \otR1[19]~output_o\ $end
$var wire 1 =+ \otR1[20]~output_o\ $end
$var wire 1 >+ \otR1[21]~output_o\ $end
$var wire 1 ?+ \otR1[22]~output_o\ $end
$var wire 1 @+ \otR1[23]~output_o\ $end
$var wire 1 A+ \otR1[24]~output_o\ $end
$var wire 1 B+ \otR1[25]~output_o\ $end
$var wire 1 C+ \otR1[26]~output_o\ $end
$var wire 1 D+ \otR1[27]~output_o\ $end
$var wire 1 E+ \otR1[28]~output_o\ $end
$var wire 1 F+ \otR1[29]~output_o\ $end
$var wire 1 G+ \otR1[30]~output_o\ $end
$var wire 1 H+ \otR1[31]~output_o\ $end
$var wire 1 I+ \otR2[0]~output_o\ $end
$var wire 1 J+ \otR2[1]~output_o\ $end
$var wire 1 K+ \otR2[2]~output_o\ $end
$var wire 1 L+ \otR2[3]~output_o\ $end
$var wire 1 M+ \otR2[4]~output_o\ $end
$var wire 1 N+ \otR2[5]~output_o\ $end
$var wire 1 O+ \otR2[6]~output_o\ $end
$var wire 1 P+ \otR2[7]~output_o\ $end
$var wire 1 Q+ \otR2[8]~output_o\ $end
$var wire 1 R+ \otR2[9]~output_o\ $end
$var wire 1 S+ \otR2[10]~output_o\ $end
$var wire 1 T+ \otR2[11]~output_o\ $end
$var wire 1 U+ \otR2[12]~output_o\ $end
$var wire 1 V+ \otR2[13]~output_o\ $end
$var wire 1 W+ \otR2[14]~output_o\ $end
$var wire 1 X+ \otR2[15]~output_o\ $end
$var wire 1 Y+ \otR2[16]~output_o\ $end
$var wire 1 Z+ \otR2[17]~output_o\ $end
$var wire 1 [+ \otR2[18]~output_o\ $end
$var wire 1 \+ \otR2[19]~output_o\ $end
$var wire 1 ]+ \otR2[20]~output_o\ $end
$var wire 1 ^+ \otR2[21]~output_o\ $end
$var wire 1 _+ \otR2[22]~output_o\ $end
$var wire 1 `+ \otR2[23]~output_o\ $end
$var wire 1 a+ \otR2[24]~output_o\ $end
$var wire 1 b+ \otR2[25]~output_o\ $end
$var wire 1 c+ \otR2[26]~output_o\ $end
$var wire 1 d+ \otR2[27]~output_o\ $end
$var wire 1 e+ \otR2[28]~output_o\ $end
$var wire 1 f+ \otR2[29]~output_o\ $end
$var wire 1 g+ \otR2[30]~output_o\ $end
$var wire 1 h+ \otR2[31]~output_o\ $end
$var wire 1 i+ \otR3[0]~output_o\ $end
$var wire 1 j+ \otR3[1]~output_o\ $end
$var wire 1 k+ \otR3[2]~output_o\ $end
$var wire 1 l+ \otR3[3]~output_o\ $end
$var wire 1 m+ \otR3[4]~output_o\ $end
$var wire 1 n+ \otR3[5]~output_o\ $end
$var wire 1 o+ \otR3[6]~output_o\ $end
$var wire 1 p+ \otR3[7]~output_o\ $end
$var wire 1 q+ \otR3[8]~output_o\ $end
$var wire 1 r+ \otR3[9]~output_o\ $end
$var wire 1 s+ \otR3[10]~output_o\ $end
$var wire 1 t+ \otR3[11]~output_o\ $end
$var wire 1 u+ \otR3[12]~output_o\ $end
$var wire 1 v+ \otR3[13]~output_o\ $end
$var wire 1 w+ \otR3[14]~output_o\ $end
$var wire 1 x+ \otR3[15]~output_o\ $end
$var wire 1 y+ \otR3[16]~output_o\ $end
$var wire 1 z+ \otR3[17]~output_o\ $end
$var wire 1 {+ \otR3[18]~output_o\ $end
$var wire 1 |+ \otR3[19]~output_o\ $end
$var wire 1 }+ \otR3[20]~output_o\ $end
$var wire 1 ~+ \otR3[21]~output_o\ $end
$var wire 1 !, \otR3[22]~output_o\ $end
$var wire 1 ", \otR3[23]~output_o\ $end
$var wire 1 #, \otR3[24]~output_o\ $end
$var wire 1 $, \otR3[25]~output_o\ $end
$var wire 1 %, \otR3[26]~output_o\ $end
$var wire 1 &, \otR3[27]~output_o\ $end
$var wire 1 ', \otR3[28]~output_o\ $end
$var wire 1 (, \otR3[29]~output_o\ $end
$var wire 1 ), \otR3[30]~output_o\ $end
$var wire 1 *, \otR3[31]~output_o\ $end
$var wire 1 +, \otR4[0]~output_o\ $end
$var wire 1 ,, \otR4[1]~output_o\ $end
$var wire 1 -, \otR4[2]~output_o\ $end
$var wire 1 ., \otR4[3]~output_o\ $end
$var wire 1 /, \otR4[4]~output_o\ $end
$var wire 1 0, \otR4[5]~output_o\ $end
$var wire 1 1, \otR4[6]~output_o\ $end
$var wire 1 2, \otR4[7]~output_o\ $end
$var wire 1 3, \otR4[8]~output_o\ $end
$var wire 1 4, \otR4[9]~output_o\ $end
$var wire 1 5, \otR4[10]~output_o\ $end
$var wire 1 6, \otR4[11]~output_o\ $end
$var wire 1 7, \otR4[12]~output_o\ $end
$var wire 1 8, \otR4[13]~output_o\ $end
$var wire 1 9, \otR4[14]~output_o\ $end
$var wire 1 :, \otR4[15]~output_o\ $end
$var wire 1 ;, \otR4[16]~output_o\ $end
$var wire 1 <, \otR4[17]~output_o\ $end
$var wire 1 =, \otR4[18]~output_o\ $end
$var wire 1 >, \otR4[19]~output_o\ $end
$var wire 1 ?, \otR4[20]~output_o\ $end
$var wire 1 @, \otR4[21]~output_o\ $end
$var wire 1 A, \otR4[22]~output_o\ $end
$var wire 1 B, \otR4[23]~output_o\ $end
$var wire 1 C, \otR4[24]~output_o\ $end
$var wire 1 D, \otR4[25]~output_o\ $end
$var wire 1 E, \otR4[26]~output_o\ $end
$var wire 1 F, \otR4[27]~output_o\ $end
$var wire 1 G, \otR4[28]~output_o\ $end
$var wire 1 H, \otR4[29]~output_o\ $end
$var wire 1 I, \otR4[30]~output_o\ $end
$var wire 1 J, \otR4[31]~output_o\ $end
$var wire 1 K, \otR5[0]~output_o\ $end
$var wire 1 L, \otR5[1]~output_o\ $end
$var wire 1 M, \otR5[2]~output_o\ $end
$var wire 1 N, \otR5[3]~output_o\ $end
$var wire 1 O, \otR5[4]~output_o\ $end
$var wire 1 P, \otR5[5]~output_o\ $end
$var wire 1 Q, \otR5[6]~output_o\ $end
$var wire 1 R, \otR5[7]~output_o\ $end
$var wire 1 S, \otR5[8]~output_o\ $end
$var wire 1 T, \otR5[9]~output_o\ $end
$var wire 1 U, \otR5[10]~output_o\ $end
$var wire 1 V, \otR5[11]~output_o\ $end
$var wire 1 W, \otR5[12]~output_o\ $end
$var wire 1 X, \otR5[13]~output_o\ $end
$var wire 1 Y, \otR5[14]~output_o\ $end
$var wire 1 Z, \otR5[15]~output_o\ $end
$var wire 1 [, \otR5[16]~output_o\ $end
$var wire 1 \, \otR5[17]~output_o\ $end
$var wire 1 ], \otR5[18]~output_o\ $end
$var wire 1 ^, \otR5[19]~output_o\ $end
$var wire 1 _, \otR5[20]~output_o\ $end
$var wire 1 `, \otR5[21]~output_o\ $end
$var wire 1 a, \otR5[22]~output_o\ $end
$var wire 1 b, \otR5[23]~output_o\ $end
$var wire 1 c, \otR5[24]~output_o\ $end
$var wire 1 d, \otR5[25]~output_o\ $end
$var wire 1 e, \otR5[26]~output_o\ $end
$var wire 1 f, \otR5[27]~output_o\ $end
$var wire 1 g, \otR5[28]~output_o\ $end
$var wire 1 h, \otR5[29]~output_o\ $end
$var wire 1 i, \otR5[30]~output_o\ $end
$var wire 1 j, \otR5[31]~output_o\ $end
$var wire 1 k, \otR6[0]~output_o\ $end
$var wire 1 l, \otR6[1]~output_o\ $end
$var wire 1 m, \otR6[2]~output_o\ $end
$var wire 1 n, \otR6[3]~output_o\ $end
$var wire 1 o, \otR6[4]~output_o\ $end
$var wire 1 p, \otR6[5]~output_o\ $end
$var wire 1 q, \otR6[6]~output_o\ $end
$var wire 1 r, \otR6[7]~output_o\ $end
$var wire 1 s, \otR6[8]~output_o\ $end
$var wire 1 t, \otR6[9]~output_o\ $end
$var wire 1 u, \otR6[10]~output_o\ $end
$var wire 1 v, \otR6[11]~output_o\ $end
$var wire 1 w, \otR6[12]~output_o\ $end
$var wire 1 x, \otR6[13]~output_o\ $end
$var wire 1 y, \otR6[14]~output_o\ $end
$var wire 1 z, \otR6[15]~output_o\ $end
$var wire 1 {, \otR6[16]~output_o\ $end
$var wire 1 |, \otR6[17]~output_o\ $end
$var wire 1 }, \otR6[18]~output_o\ $end
$var wire 1 ~, \otR6[19]~output_o\ $end
$var wire 1 !- \otR6[20]~output_o\ $end
$var wire 1 "- \otR6[21]~output_o\ $end
$var wire 1 #- \otR6[22]~output_o\ $end
$var wire 1 $- \otR6[23]~output_o\ $end
$var wire 1 %- \otR6[24]~output_o\ $end
$var wire 1 &- \otR6[25]~output_o\ $end
$var wire 1 '- \otR6[26]~output_o\ $end
$var wire 1 (- \otR6[27]~output_o\ $end
$var wire 1 )- \otR6[28]~output_o\ $end
$var wire 1 *- \otR6[29]~output_o\ $end
$var wire 1 +- \otR6[30]~output_o\ $end
$var wire 1 ,- \otR6[31]~output_o\ $end
$var wire 1 -- \otR7[0]~output_o\ $end
$var wire 1 .- \otR7[1]~output_o\ $end
$var wire 1 /- \otR7[2]~output_o\ $end
$var wire 1 0- \otR7[3]~output_o\ $end
$var wire 1 1- \otR7[4]~output_o\ $end
$var wire 1 2- \otR7[5]~output_o\ $end
$var wire 1 3- \otR7[6]~output_o\ $end
$var wire 1 4- \otR7[7]~output_o\ $end
$var wire 1 5- \otR7[8]~output_o\ $end
$var wire 1 6- \otR7[9]~output_o\ $end
$var wire 1 7- \otR7[10]~output_o\ $end
$var wire 1 8- \otR7[11]~output_o\ $end
$var wire 1 9- \otR7[12]~output_o\ $end
$var wire 1 :- \otR7[13]~output_o\ $end
$var wire 1 ;- \otR7[14]~output_o\ $end
$var wire 1 <- \otR7[15]~output_o\ $end
$var wire 1 =- \otR7[16]~output_o\ $end
$var wire 1 >- \otR7[17]~output_o\ $end
$var wire 1 ?- \otR7[18]~output_o\ $end
$var wire 1 @- \otR7[19]~output_o\ $end
$var wire 1 A- \otR7[20]~output_o\ $end
$var wire 1 B- \otR7[21]~output_o\ $end
$var wire 1 C- \otR7[22]~output_o\ $end
$var wire 1 D- \otR7[23]~output_o\ $end
$var wire 1 E- \otR7[24]~output_o\ $end
$var wire 1 F- \otR7[25]~output_o\ $end
$var wire 1 G- \otR7[26]~output_o\ $end
$var wire 1 H- \otR7[27]~output_o\ $end
$var wire 1 I- \otR7[28]~output_o\ $end
$var wire 1 J- \otR7[29]~output_o\ $end
$var wire 1 K- \otR7[30]~output_o\ $end
$var wire 1 L- \otR7[31]~output_o\ $end
$var wire 1 M- \overflow~output_o\ $end
$var wire 1 N- \resultadoSoma[0]~output_o\ $end
$var wire 1 O- \resultadoSoma[1]~output_o\ $end
$var wire 1 P- \resultadoSoma[2]~output_o\ $end
$var wire 1 Q- \resultadoSoma[3]~output_o\ $end
$var wire 1 R- \resultadoSoma[4]~output_o\ $end
$var wire 1 S- \resultadoSoma[5]~output_o\ $end
$var wire 1 T- \resultadoSoma[6]~output_o\ $end
$var wire 1 U- \resultadoSoma[7]~output_o\ $end
$var wire 1 V- \resultadoSoma[8]~output_o\ $end
$var wire 1 W- \resultadoSoma[9]~output_o\ $end
$var wire 1 X- \resultadoSoma[10]~output_o\ $end
$var wire 1 Y- \resultadoSoma[11]~output_o\ $end
$var wire 1 Z- \resultadoSoma[12]~output_o\ $end
$var wire 1 [- \resultadoSoma[13]~output_o\ $end
$var wire 1 \- \resultadoSoma[14]~output_o\ $end
$var wire 1 ]- \resultadoSoma[15]~output_o\ $end
$var wire 1 ^- \resultadoSoma[16]~output_o\ $end
$var wire 1 _- \resultadoSoma[17]~output_o\ $end
$var wire 1 `- \resultadoSoma[18]~output_o\ $end
$var wire 1 a- \resultadoSoma[19]~output_o\ $end
$var wire 1 b- \resultadoSoma[20]~output_o\ $end
$var wire 1 c- \resultadoSoma[21]~output_o\ $end
$var wire 1 d- \resultadoSoma[22]~output_o\ $end
$var wire 1 e- \resultadoSoma[23]~output_o\ $end
$var wire 1 f- \resultadoSoma[24]~output_o\ $end
$var wire 1 g- \resultadoSoma[25]~output_o\ $end
$var wire 1 h- \resultadoSoma[26]~output_o\ $end
$var wire 1 i- \resultadoSoma[27]~output_o\ $end
$var wire 1 j- \resultadoSoma[28]~output_o\ $end
$var wire 1 k- \resultadoSoma[29]~output_o\ $end
$var wire 1 l- \resultadoSoma[30]~output_o\ $end
$var wire 1 m- \resultadoSoma[31]~output_o\ $end
$var wire 1 n- \opcodeDebug[0]~output_o\ $end
$var wire 1 o- \opcodeDebug[1]~output_o\ $end
$var wire 1 p- \opcodeDebug[2]~output_o\ $end
$var wire 1 q- \opcodeDebug[3]~output_o\ $end
$var wire 1 r- \opcodeDebug[4]~output_o\ $end
$var wire 1 s- \opcodeDebug[5]~output_o\ $end
$var wire 1 t- \Mux1Debug~output_o\ $end
$var wire 1 u- \Mux2Debug~output_o\ $end
$var wire 1 v- \HabEscritaRegDebug~output_o\ $end
$var wire 1 w- \Mux3Debug~output_o\ $end
$var wire 1 x- \Mux4Debug~output_o\ $end
$var wire 1 y- \mux_beq~output_o\ $end
$var wire 1 z- \BEQDebug~output_o\ $end
$var wire 1 {- \HabLeMEMDebug~output_o\ $end
$var wire 1 |- \HabEscMEMDebug~output_o\ $end
$var wire 1 }- \ULAopDebug[0]~output_o\ $end
$var wire 1 ~- \ULAopDebug[1]~output_o\ $end
$var wire 1 !. \out_PCTeste[0]~output_o\ $end
$var wire 1 ". \out_PCTeste[1]~output_o\ $end
$var wire 1 #. \out_PCTeste[2]~output_o\ $end
$var wire 1 $. \out_PCTeste[3]~output_o\ $end
$var wire 1 %. \out_PCTeste[4]~output_o\ $end
$var wire 1 &. \out_PCTeste[5]~output_o\ $end
$var wire 1 '. \out_PCTeste[6]~output_o\ $end
$var wire 1 (. \out_PCTeste[7]~output_o\ $end
$var wire 1 ). \out_PCTeste[8]~output_o\ $end
$var wire 1 *. \out_PCTeste[9]~output_o\ $end
$var wire 1 +. \out_PCTeste[10]~output_o\ $end
$var wire 1 ,. \out_PCTeste[11]~output_o\ $end
$var wire 1 -. \out_PCTeste[12]~output_o\ $end
$var wire 1 .. \out_PCTeste[13]~output_o\ $end
$var wire 1 /. \out_PCTeste[14]~output_o\ $end
$var wire 1 0. \out_PCTeste[15]~output_o\ $end
$var wire 1 1. \out_PCTeste[16]~output_o\ $end
$var wire 1 2. \out_PCTeste[17]~output_o\ $end
$var wire 1 3. \out_PCTeste[18]~output_o\ $end
$var wire 1 4. \out_PCTeste[19]~output_o\ $end
$var wire 1 5. \out_PCTeste[20]~output_o\ $end
$var wire 1 6. \out_PCTeste[21]~output_o\ $end
$var wire 1 7. \out_PCTeste[22]~output_o\ $end
$var wire 1 8. \out_PCTeste[23]~output_o\ $end
$var wire 1 9. \out_PCTeste[24]~output_o\ $end
$var wire 1 :. \out_PCTeste[25]~output_o\ $end
$var wire 1 ;. \out_PCTeste[26]~output_o\ $end
$var wire 1 <. \out_PCTeste[27]~output_o\ $end
$var wire 1 =. \out_PCTeste[28]~output_o\ $end
$var wire 1 >. \out_PCTeste[29]~output_o\ $end
$var wire 1 ?. \out_PCTeste[30]~output_o\ $end
$var wire 1 @. \out_PCTeste[31]~output_o\ $end
$var wire 1 A. \testAluA[0]~output_o\ $end
$var wire 1 B. \testAluA[1]~output_o\ $end
$var wire 1 C. \testAluA[2]~output_o\ $end
$var wire 1 D. \testAluA[3]~output_o\ $end
$var wire 1 E. \testAluA[4]~output_o\ $end
$var wire 1 F. \testAluA[5]~output_o\ $end
$var wire 1 G. \testAluA[6]~output_o\ $end
$var wire 1 H. \testAluA[7]~output_o\ $end
$var wire 1 I. \testAluA[8]~output_o\ $end
$var wire 1 J. \testAluA[9]~output_o\ $end
$var wire 1 K. \testAluA[10]~output_o\ $end
$var wire 1 L. \testAluA[11]~output_o\ $end
$var wire 1 M. \testAluA[12]~output_o\ $end
$var wire 1 N. \testAluA[13]~output_o\ $end
$var wire 1 O. \testAluA[14]~output_o\ $end
$var wire 1 P. \testAluA[15]~output_o\ $end
$var wire 1 Q. \testAluA[16]~output_o\ $end
$var wire 1 R. \testAluA[17]~output_o\ $end
$var wire 1 S. \testAluA[18]~output_o\ $end
$var wire 1 T. \testAluA[19]~output_o\ $end
$var wire 1 U. \testAluA[20]~output_o\ $end
$var wire 1 V. \testAluA[21]~output_o\ $end
$var wire 1 W. \testAluA[22]~output_o\ $end
$var wire 1 X. \testAluA[23]~output_o\ $end
$var wire 1 Y. \testAluA[24]~output_o\ $end
$var wire 1 Z. \testAluA[25]~output_o\ $end
$var wire 1 [. \testAluA[26]~output_o\ $end
$var wire 1 \. \testAluA[27]~output_o\ $end
$var wire 1 ]. \testAluA[28]~output_o\ $end
$var wire 1 ^. \testAluA[29]~output_o\ $end
$var wire 1 _. \testAluA[30]~output_o\ $end
$var wire 1 `. \testAluA[31]~output_o\ $end
$var wire 1 a. \testAluB[0]~output_o\ $end
$var wire 1 b. \testAluB[1]~output_o\ $end
$var wire 1 c. \testAluB[2]~output_o\ $end
$var wire 1 d. \testAluB[3]~output_o\ $end
$var wire 1 e. \testAluB[4]~output_o\ $end
$var wire 1 f. \testAluB[5]~output_o\ $end
$var wire 1 g. \testAluB[6]~output_o\ $end
$var wire 1 h. \testAluB[7]~output_o\ $end
$var wire 1 i. \testAluB[8]~output_o\ $end
$var wire 1 j. \testAluB[9]~output_o\ $end
$var wire 1 k. \testAluB[10]~output_o\ $end
$var wire 1 l. \testAluB[11]~output_o\ $end
$var wire 1 m. \testAluB[12]~output_o\ $end
$var wire 1 n. \testAluB[13]~output_o\ $end
$var wire 1 o. \testAluB[14]~output_o\ $end
$var wire 1 p. \testAluB[15]~output_o\ $end
$var wire 1 q. \testAluB[16]~output_o\ $end
$var wire 1 r. \testAluB[17]~output_o\ $end
$var wire 1 s. \testAluB[18]~output_o\ $end
$var wire 1 t. \testAluB[19]~output_o\ $end
$var wire 1 u. \testAluB[20]~output_o\ $end
$var wire 1 v. \testAluB[21]~output_o\ $end
$var wire 1 w. \testAluB[22]~output_o\ $end
$var wire 1 x. \testAluB[23]~output_o\ $end
$var wire 1 y. \testAluB[24]~output_o\ $end
$var wire 1 z. \testAluB[25]~output_o\ $end
$var wire 1 {. \testAluB[26]~output_o\ $end
$var wire 1 |. \testAluB[27]~output_o\ $end
$var wire 1 }. \testAluB[28]~output_o\ $end
$var wire 1 ~. \testAluB[29]~output_o\ $end
$var wire 1 !/ \testAluB[30]~output_o\ $end
$var wire 1 "/ \testAluB[31]~output_o\ $end
$var wire 1 #/ \testeAluRes[0]~output_o\ $end
$var wire 1 $/ \testeAluRes[1]~output_o\ $end
$var wire 1 %/ \testeAluRes[2]~output_o\ $end
$var wire 1 &/ \testeAluRes[3]~output_o\ $end
$var wire 1 '/ \testeAluRes[4]~output_o\ $end
$var wire 1 (/ \testeAluRes[5]~output_o\ $end
$var wire 1 )/ \testeAluRes[6]~output_o\ $end
$var wire 1 */ \testeAluRes[7]~output_o\ $end
$var wire 1 +/ \testeAluRes[8]~output_o\ $end
$var wire 1 ,/ \testeAluRes[9]~output_o\ $end
$var wire 1 -/ \testeAluRes[10]~output_o\ $end
$var wire 1 ./ \testeAluRes[11]~output_o\ $end
$var wire 1 // \testeAluRes[12]~output_o\ $end
$var wire 1 0/ \testeAluRes[13]~output_o\ $end
$var wire 1 1/ \testeAluRes[14]~output_o\ $end
$var wire 1 2/ \testeAluRes[15]~output_o\ $end
$var wire 1 3/ \testeAluRes[16]~output_o\ $end
$var wire 1 4/ \testeAluRes[17]~output_o\ $end
$var wire 1 5/ \testeAluRes[18]~output_o\ $end
$var wire 1 6/ \testeAluRes[19]~output_o\ $end
$var wire 1 7/ \testeAluRes[20]~output_o\ $end
$var wire 1 8/ \testeAluRes[21]~output_o\ $end
$var wire 1 9/ \testeAluRes[22]~output_o\ $end
$var wire 1 :/ \testeAluRes[23]~output_o\ $end
$var wire 1 ;/ \testeAluRes[24]~output_o\ $end
$var wire 1 </ \testeAluRes[25]~output_o\ $end
$var wire 1 =/ \testeAluRes[26]~output_o\ $end
$var wire 1 >/ \testeAluRes[27]~output_o\ $end
$var wire 1 ?/ \testeAluRes[28]~output_o\ $end
$var wire 1 @/ \testeAluRes[29]~output_o\ $end
$var wire 1 A/ \testeAluRes[30]~output_o\ $end
$var wire 1 B/ \testeAluRes[31]~output_o\ $end
$var wire 1 C/ \testeOutRam[0]~output_o\ $end
$var wire 1 D/ \testeOutRam[1]~output_o\ $end
$var wire 1 E/ \testeOutRam[2]~output_o\ $end
$var wire 1 F/ \testeOutRam[3]~output_o\ $end
$var wire 1 G/ \testeOutRam[4]~output_o\ $end
$var wire 1 H/ \testeOutRam[5]~output_o\ $end
$var wire 1 I/ \testeOutRam[6]~output_o\ $end
$var wire 1 J/ \testeOutRam[7]~output_o\ $end
$var wire 1 K/ \testeOutRam[8]~output_o\ $end
$var wire 1 L/ \testeOutRam[9]~output_o\ $end
$var wire 1 M/ \testeOutRam[10]~output_o\ $end
$var wire 1 N/ \testeOutRam[11]~output_o\ $end
$var wire 1 O/ \testeOutRam[12]~output_o\ $end
$var wire 1 P/ \testeOutRam[13]~output_o\ $end
$var wire 1 Q/ \testeOutRam[14]~output_o\ $end
$var wire 1 R/ \testeOutRam[15]~output_o\ $end
$var wire 1 S/ \testeOutRam[16]~output_o\ $end
$var wire 1 T/ \testeOutRam[17]~output_o\ $end
$var wire 1 U/ \testeOutRam[18]~output_o\ $end
$var wire 1 V/ \testeOutRam[19]~output_o\ $end
$var wire 1 W/ \testeOutRam[20]~output_o\ $end
$var wire 1 X/ \testeOutRam[21]~output_o\ $end
$var wire 1 Y/ \testeOutRam[22]~output_o\ $end
$var wire 1 Z/ \testeOutRam[23]~output_o\ $end
$var wire 1 [/ \testeOutRam[24]~output_o\ $end
$var wire 1 \/ \testeOutRam[25]~output_o\ $end
$var wire 1 ]/ \testeOutRam[26]~output_o\ $end
$var wire 1 ^/ \testeOutRam[27]~output_o\ $end
$var wire 1 _/ \testeOutRam[28]~output_o\ $end
$var wire 1 `/ \testeOutRam[29]~output_o\ $end
$var wire 1 a/ \testeOutRam[30]~output_o\ $end
$var wire 1 b/ \testeOutRam[31]~output_o\ $end
$var wire 1 c/ \clk~input_o\ $end
$var wire 1 d/ \clk~inputclkctrl_outclk\ $end
$var wire 1 e/ \fd|adder|addsloop:2:add1to31|w3~combout\ $end
$var wire 1 f/ \fd|adder|addsloop:5:add1to31|soma~combout\ $end
$var wire 1 g/ \fd|adder|addsloop:6:add1to31|w3~combout\ $end
$var wire 1 h/ \fd|adder2|addsloop:8:add1to31|vaium~0_combout\ $end
$var wire 1 i/ \fd|adder|addsloop:7:add1to31|w3~combout\ $end
$var wire 1 j/ \fd|adder2|addsloop:9:add1to31|vaium~0_combout\ $end
$var wire 1 k/ \fd|adder|addsloop:10:add1to31|soma~combout\ $end
$var wire 1 l/ \fd|Rom|content~17_combout\ $end
$var wire 1 m/ \fd|Rom|content~7_combout\ $end
$var wire 1 n/ \fd|Rom|content~11_combout\ $end
$var wire 1 o/ \ucfd|Equal1~0_combout\ $end
$var wire 1 p/ \ucfd|Equal1~1_combout\ $end
$var wire 1 q/ \fd|Rom|content~15_combout\ $end
$var wire 1 r/ \fd|Rom|content~16_combout\ $end
$var wire 1 s/ \fd|Rom|content~13_combout\ $end
$var wire 1 t/ \fd|Rom|content~14_combout\ $end
$var wire 1 u/ \fd|Rom|content~32_combout\ $end
$var wire 1 v/ \fd|Rom|content~33_combout\ $end
$var wire 1 w/ \fd|UCalu|Equal2~2_combout\ $end
$var wire 1 x/ \fd|Rom|content~30_combout\ $end
$var wire 1 y/ \fd|Rom|content~31_combout\ $end
$var wire 1 z/ \fd|Rom|content~28_combout\ $end
$var wire 1 {/ \fd|Rom|content~29_combout\ $end
$var wire 1 |/ \fd|UCalu|output[0]~5_combout\ $end
$var wire 1 }/ \fd|UCalu|output[3]~0_combout\ $end
$var wire 1 ~/ \fd|UCalu|Equal2~0_combout\ $end
$var wire 1 !0 \fd|UCalu|output[3]~1_combout\ $end
$var wire 1 "0 \fd|Rom|content~8_combout\ $end
$var wire 1 #0 \fd|Rom|content~34_combout\ $end
$var wire 1 $0 \fd|Rom|content~35_combout\ $end
$var wire 1 %0 \ucfd|BEQ~0_combout\ $end
$var wire 1 &0 \fd|UCalu|output[3]~2_combout\ $end
$var wire 1 '0 \fd|UCalu|comb~5_combout\ $end
$var wire 1 (0 \fd|UCalu|comb~4_combout\ $end
$var wire 1 )0 \fd|MuxRegRam|selected[3]~3_combout\ $end
$var wire 1 *0 \ucfd|HabEscritaReg~0_combout\ $end
$var wire 1 +0 \fd|Rom|content~22_combout\ $end
$var wire 1 ,0 \fd|Rom|content~36_combout\ $end
$var wire 1 -0 \fd|MuxRtRd|selected[0]~0_combout\ $end
$var wire 1 .0 \fd|Rom|content~20_combout\ $end
$var wire 1 /0 \fd|MuxRtRd|selected[1]~1_combout\ $end
$var wire 1 00 \fd|BankRegister|registrador[1][3]~1_combout\ $end
$var wire 1 10 \fd|Rom|content~18_combout\ $end
$var wire 1 20 \fd|Rom|content~19_combout\ $end
$var wire 1 30 \fd|BankRegister|registrador[5][3]~12_combout\ $end
$var wire 1 40 \fd|BankRegister|registrador[5][3]~13_combout\ $end
$var wire 1 50 \fd|BankRegister|registrador[5][3]~q\ $end
$var wire 1 60 \fd|Rom|content~3_combout\ $end
$var wire 1 70 \fd|Rom|content~4_combout\ $end
$var wire 1 80 \fd|BankRegister|registrador[4][3]~feeder_combout\ $end
$var wire 1 90 \fd|BankRegister|registrador[4][3]~10_combout\ $end
$var wire 1 :0 \fd|BankRegister|registrador[4][3]~9_combout\ $end
$var wire 1 ;0 \fd|BankRegister|registrador[4][3]~11_combout\ $end
$var wire 1 <0 \fd|BankRegister|registrador[4][3]~q\ $end
$var wire 1 =0 \fd|BankRegister|saidaA[3]~112_combout\ $end
$var wire 1 >0 \fd|BankRegister|registrador[2][3]~3_combout\ $end
$var wire 1 ?0 \fd|BankRegister|registrador[2][3]~4_combout\ $end
$var wire 1 @0 \fd|BankRegister|registrador[2][3]~5_combout\ $end
$var wire 1 A0 \fd|BankRegister|registrador[2][3]~q\ $end
$var wire 1 B0 \fd|BankRegister|registrador[3][3]~7_combout\ $end
$var wire 1 C0 \fd|BankRegister|registrador[3][3]~6_combout\ $end
$var wire 1 D0 \fd|BankRegister|registrador[3][3]~8_combout\ $end
$var wire 1 E0 \fd|BankRegister|registrador[3][3]~q\ $end
$var wire 1 F0 \fd|BankRegister|registrador[1][3]~0_combout\ $end
$var wire 1 G0 \fd|BankRegister|registrador[1][3]~2_combout\ $end
$var wire 1 H0 \fd|BankRegister|registrador[1][3]~q\ $end
$var wire 1 I0 \fd|BankRegister|registrador[0][31]~18_combout\ $end
$var wire 1 J0 \fd|BankRegister|registrador[0][31]~19_combout\ $end
$var wire 1 K0 \fd|BankRegister|registrador[0][3]~q\ $end
$var wire 1 L0 \fd|Rom|content~5_combout\ $end
$var wire 1 M0 \fd|Rom|content~6_combout\ $end
$var wire 1 N0 \fd|BankRegister|saidaA[3]~113_combout\ $end
$var wire 1 O0 \fd|BankRegister|saidaA[3]~114_combout\ $end
$var wire 1 P0 \fd|Rom|content~10_combout\ $end
$var wire 1 Q0 \fd|BankRegister|Equal0~0_combout\ $end
$var wire 1 R0 \fd|Rom|content~9_combout\ $end
$var wire 1 S0 \fd|BankRegister|saidaA[3]~115_combout\ $end
$var wire 1 T0 \fd|BankRegister|saidaB[3]~110_combout\ $end
$var wire 1 U0 \fd|BankRegister|saidaB[3]~111_combout\ $end
$var wire 1 V0 \fd|BankRegister|registrador[7][3]~feeder_combout\ $end
$var wire 1 W0 \fd|BankRegister|registrador[7][3]~16_combout\ $end
$var wire 1 X0 \fd|BankRegister|registrador[7][3]~17_combout\ $end
$var wire 1 Y0 \fd|BankRegister|registrador[7][3]~q\ $end
$var wire 1 Z0 \fd|BankRegister|registrador[6][3]~feeder_combout\ $end
$var wire 1 [0 \fd|BankRegister|registrador[6][3]~14_combout\ $end
$var wire 1 \0 \fd|BankRegister|registrador[6][3]~15_combout\ $end
$var wire 1 ]0 \fd|BankRegister|registrador[6][3]~q\ $end
$var wire 1 ^0 \fd|BankRegister|saidaB[3]~108_combout\ $end
$var wire 1 _0 \fd|BankRegister|saidaB[3]~109_combout\ $end
$var wire 1 `0 \fd|MuxSaidaBankRegister|selected[2]~2_combout\ $end
$var wire 1 a0 \fd|MuxSaidaBankRegister|selected[3]~34_combout\ $end
$var wire 1 b0 \fd|MuxSaidaBankRegister|selected[3]~35_combout\ $end
$var wire 1 c0 \fd|UCalu|Equal2~1_combout\ $end
$var wire 1 d0 \fd|UCalu|output[2]~3_combout\ $end
$var wire 1 e0 \fd|UCalu|output[2]~4_combout\ $end
$var wire 1 f0 \fd|UCalu|comb~1_combout\ $end
$var wire 1 g0 \fd|UCalu|comb~0_combout\ $end
$var wire 1 h0 \fd|ALU|final|selected[3]~60_combout\ $end
$var wire 1 i0 \fd|BankRegister|registrador[3][2]~q\ $end
$var wire 1 j0 \fd|BankRegister|registrador[2][2]~q\ $end
$var wire 1 k0 \fd|BankRegister|registrador[1][2]~q\ $end
$var wire 1 l0 \fd|BankRegister|registrador[0][2]~q\ $end
$var wire 1 m0 \fd|BankRegister|saidaB[2]~114_combout\ $end
$var wire 1 n0 \fd|BankRegister|saidaB[2]~115_combout\ $end
$var wire 1 o0 \fd|BankRegister|registrador[7][2]~q\ $end
$var wire 1 p0 \fd|BankRegister|registrador[6][2]~feeder_combout\ $end
$var wire 1 q0 \fd|BankRegister|registrador[6][2]~q\ $end
$var wire 1 r0 \fd|BankRegister|registrador[4][2]~feeder_combout\ $end
$var wire 1 s0 \fd|BankRegister|registrador[4][2]~q\ $end
$var wire 1 t0 \fd|BankRegister|saidaB[2]~112_combout\ $end
$var wire 1 u0 \fd|BankRegister|saidaB[2]~113_combout\ $end
$var wire 1 v0 \fd|MuxSaidaBankRegister|selected[2]~36_combout\ $end
$var wire 1 w0 \fd|MuxSaidaBankRegister|selected[2]~37_combout\ $end
$var wire 1 x0 \fd|ALU|final|selected[2]~54_combout\ $end
$var wire 1 y0 \fd|BankRegister|registrador[4][1]~q\ $end
$var wire 1 z0 \fd|BankRegister|registrador[5][1]~q\ $end
$var wire 1 {0 \fd|BankRegister|saidaA[1]~120_combout\ $end
$var wire 1 |0 \fd|BankRegister|registrador[2][1]~q\ $end
$var wire 1 }0 \fd|BankRegister|registrador[3][1]~q\ $end
$var wire 1 ~0 \fd|BankRegister|registrador[0][1]~q\ $end
$var wire 1 !1 \fd|BankRegister|saidaA[1]~121_combout\ $end
$var wire 1 "1 \fd|BankRegister|saidaA[1]~122_combout\ $end
$var wire 1 #1 \fd|BankRegister|saidaA[1]~123_combout\ $end
$var wire 1 $1 \fd|BankRegister|registrador[5][0]~q\ $end
$var wire 1 %1 \fd|BankRegister|registrador[7][0]~q\ $end
$var wire 1 &1 \fd|BankRegister|registrador[6][0]~feeder_combout\ $end
$var wire 1 '1 \fd|BankRegister|registrador[6][0]~q\ $end
$var wire 1 (1 \fd|BankRegister|registrador[4][0]~q\ $end
$var wire 1 )1 \fd|BankRegister|saidaB[0]~120_combout\ $end
$var wire 1 *1 \fd|BankRegister|saidaB[0]~121_combout\ $end
$var wire 1 +1 \fd|MuxSaidaBankRegister|selected[0]~43_combout\ $end
$var wire 1 ,1 \fd|BankRegister|saidaA[0]~124_combout\ $end
$var wire 1 -1 \fd|BankRegister|registrador[3][0]~q\ $end
$var wire 1 .1 \fd|BankRegister|registrador[1][0]~q\ $end
$var wire 1 /1 \fd|BankRegister|registrador[0][0]~q\ $end
$var wire 1 01 \fd|BankRegister|saidaA[0]~125_combout\ $end
$var wire 1 11 \fd|BankRegister|saidaA[0]~126_combout\ $end
$var wire 1 21 \fd|BankRegister|saidaA[0]~127_combout\ $end
$var wire 1 31 \fd|ALU|adder|a0|vaium~0_combout\ $end
$var wire 1 41 \fd|BankRegister|saidaB[1]~118_combout\ $end
$var wire 1 51 \fd|BankRegister|saidaB[1]~119_combout\ $end
$var wire 1 61 \fd|BankRegister|registrador[7][1]~q\ $end
$var wire 1 71 \fd|BankRegister|registrador[6][1]~feeder_combout\ $end
$var wire 1 81 \fd|BankRegister|registrador[6][1]~q\ $end
$var wire 1 91 \fd|BankRegister|saidaB[1]~116_combout\ $end
$var wire 1 :1 \fd|BankRegister|saidaB[1]~117_combout\ $end
$var wire 1 ;1 \fd|MuxSaidaBankRegister|selected[1]~38_combout\ $end
$var wire 1 <1 \fd|MuxSaidaBankRegister|selected[1]~39_combout\ $end
$var wire 1 =1 \fd|ALU|adder|addsloop:1:add1to31|vaium~0_combout\ $end
$var wire 1 >1 \fd|ALU|adder|addsloop:2:add1to31|soma~combout\ $end
$var wire 1 ?1 \fd|ALU|final|selected[2]~55_combout\ $end
$var wire 1 @1 \fd|Ram|ram~1064_combout\ $end
$var wire 1 A1 \fd|MuxRegRam|selected[2]~0_combout\ $end
$var wire 1 B1 \fd|BankRegister|registrador[5][2]~feeder_combout\ $end
$var wire 1 C1 \fd|BankRegister|registrador[5][2]~q\ $end
$var wire 1 D1 \fd|BankRegister|saidaA[2]~116_combout\ $end
$var wire 1 E1 \fd|BankRegister|saidaA[2]~117_combout\ $end
$var wire 1 F1 \fd|BankRegister|saidaA[2]~118_combout\ $end
$var wire 1 G1 \fd|BankRegister|saidaA[2]~119_combout\ $end
$var wire 1 H1 \fd|ALU|adder|addsloop:2:add1to31|vaium~0_combout\ $end
$var wire 1 I1 \fd|ALU|adder|addsloop:3:add1to31|soma~0_combout\ $end
$var wire 1 J1 \fd|ALU|final|selected[3]~61_combout\ $end
$var wire 1 K1 \fd|MuxRegRam|selected[4]~4_combout\ $end
$var wire 1 L1 \fd|BankRegister|registrador[2][4]~q\ $end
$var wire 1 M1 \fd|BankRegister|registrador[3][4]~q\ $end
$var wire 1 N1 \fd|BankRegister|registrador[0][4]~feeder_combout\ $end
$var wire 1 O1 \fd|BankRegister|registrador[0][4]~q\ $end
$var wire 1 P1 \fd|BankRegister|registrador[1][4]~q\ $end
$var wire 1 Q1 \fd|BankRegister|saidaA[4]~109_combout\ $end
$var wire 1 R1 \fd|BankRegister|saidaA[4]~110_combout\ $end
$var wire 1 S1 \fd|BankRegister|registrador[5][4]~feeder_combout\ $end
$var wire 1 T1 \fd|BankRegister|registrador[5][4]~q\ $end
$var wire 1 U1 \fd|BankRegister|registrador[4][4]~feeder_combout\ $end
$var wire 1 V1 \fd|BankRegister|registrador[4][4]~q\ $end
$var wire 1 W1 \fd|BankRegister|saidaA[4]~108_combout\ $end
$var wire 1 X1 \fd|BankRegister|saidaA[4]~111_combout\ $end
$var wire 1 Y1 \fd|BankRegister|saidaB[4]~106_combout\ $end
$var wire 1 Z1 \fd|BankRegister|saidaB[4]~107_combout\ $end
$var wire 1 [1 \fd|BankRegister|registrador[7][4]~q\ $end
$var wire 1 \1 \fd|BankRegister|registrador[6][4]~feeder_combout\ $end
$var wire 1 ]1 \fd|BankRegister|registrador[6][4]~q\ $end
$var wire 1 ^1 \fd|BankRegister|saidaB[4]~104_combout\ $end
$var wire 1 _1 \fd|BankRegister|saidaB[4]~105_combout\ $end
$var wire 1 `1 \fd|MuxSaidaBankRegister|selected[4]~33_combout\ $end
$var wire 1 a1 \fd|ALU|final|selected[4]~58_combout\ $end
$var wire 1 b1 \fd|ALU|adder|addsloop:3:add1to31|vaium~0_combout\ $end
$var wire 1 c1 \fd|ALU|adder|addsloop:4:add1to31|soma~0_combout\ $end
$var wire 1 d1 \fd|ALU|final|selected[4]~59_combout\ $end
$var wire 1 e1 \fd|beqAnd~5_combout\ $end
$var wire 1 f1 \fd|Ram|ram~1062_combout\ $end
$var wire 1 g1 \fd|MuxRegRam|selected[0]~2_combout\ $end
$var wire 1 h1 \fd|BankRegister|registrador[2][0]~q\ $end
$var wire 1 i1 \fd|MuxSaidaBankRegister|selected[0]~40_combout\ $end
$var wire 1 j1 \fd|MuxSaidaBankRegister|selected[0]~41_combout\ $end
$var wire 1 k1 \fd|MuxSaidaBankRegister|selected[0]~42_combout\ $end
$var wire 1 l1 \fd|ALU|adder|a0|soma~0_combout\ $end
$var wire 1 m1 \fd|ALU|choiceB|selected[0]~0_combout\ $end
$var wire 1 n1 \fd|ALU|final|selected[0]~0_combout\ $end
$var wire 1 o1 \fd|BankRegister|registrador[3][31]~q\ $end
$var wire 1 p1 \fd|BankRegister|registrador[1][31]~q\ $end
$var wire 1 q1 \fd|BankRegister|registrador[0][31]~q\ $end
$var wire 1 r1 \fd|BankRegister|saidaA[31]~1_combout\ $end
$var wire 1 s1 \fd|BankRegister|saidaA[31]~2_combout\ $end
$var wire 1 t1 \fd|BankRegister|registrador[5][31]~q\ $end
$var wire 1 u1 \fd|BankRegister|registrador[4][31]~q\ $end
$var wire 1 v1 \fd|BankRegister|saidaA[31]~0_combout\ $end
$var wire 1 w1 \fd|BankRegister|saidaA[31]~3_combout\ $end
$var wire 1 x1 \fd|ALU|final|selected[31]~4_combout\ $end
$var wire 1 y1 \fd|BankRegister|registrador[4][30]~q\ $end
$var wire 1 z1 \fd|BankRegister|registrador[5][30]~q\ $end
$var wire 1 {1 \fd|BankRegister|saidaA[30]~4_combout\ $end
$var wire 1 |1 \fd|BankRegister|registrador[2][30]~feeder_combout\ $end
$var wire 1 }1 \fd|BankRegister|registrador[2][30]~q\ $end
$var wire 1 ~1 \fd|BankRegister|registrador[0][30]~q\ $end
$var wire 1 !2 \fd|BankRegister|registrador[1][30]~feeder_combout\ $end
$var wire 1 "2 \fd|BankRegister|registrador[1][30]~q\ $end
$var wire 1 #2 \fd|BankRegister|saidaA[30]~5_combout\ $end
$var wire 1 $2 \fd|BankRegister|registrador[3][30]~feeder_combout\ $end
$var wire 1 %2 \fd|BankRegister|registrador[3][30]~q\ $end
$var wire 1 &2 \fd|BankRegister|saidaA[30]~6_combout\ $end
$var wire 1 '2 \fd|BankRegister|saidaA[30]~7_combout\ $end
$var wire 1 (2 \fd|ALU|final|selected[30]~2_combout\ $end
$var wire 1 )2 \fd|BankRegister|registrador[5][29]~feeder_combout\ $end
$var wire 1 *2 \fd|BankRegister|registrador[5][29]~q\ $end
$var wire 1 +2 \fd|BankRegister|registrador[4][29]~q\ $end
$var wire 1 ,2 \fd|BankRegister|saidaA[29]~8_combout\ $end
$var wire 1 -2 \fd|BankRegister|registrador[2][29]~feeder_combout\ $end
$var wire 1 .2 \fd|BankRegister|registrador[2][29]~q\ $end
$var wire 1 /2 \fd|BankRegister|registrador[3][29]~q\ $end
$var wire 1 02 \fd|BankRegister|registrador[0][29]~q\ $end
$var wire 1 12 \fd|BankRegister|registrador[1][29]~q\ $end
$var wire 1 22 \fd|BankRegister|saidaA[29]~9_combout\ $end
$var wire 1 32 \fd|BankRegister|saidaA[29]~10_combout\ $end
$var wire 1 42 \fd|BankRegister|saidaA[29]~11_combout\ $end
$var wire 1 52 \fd|ALU|final|selected[29]~24_combout\ $end
$var wire 1 62 \fd|BankRegister|registrador[7][28]~q\ $end
$var wire 1 72 \fd|BankRegister|registrador[6][28]~feeder_combout\ $end
$var wire 1 82 \fd|BankRegister|registrador[6][28]~q\ $end
$var wire 1 92 \fd|BankRegister|registrador[4][28]~q\ $end
$var wire 1 :2 \fd|BankRegister|saidaB[28]~8_combout\ $end
$var wire 1 ;2 \fd|BankRegister|saidaB[28]~9_combout\ $end
$var wire 1 <2 \fd|BankRegister|registrador[2][28]~feeder_combout\ $end
$var wire 1 =2 \fd|BankRegister|registrador[2][28]~q\ $end
$var wire 1 >2 \fd|BankRegister|registrador[3][28]~q\ $end
$var wire 1 ?2 \fd|BankRegister|registrador[1][28]~q\ $end
$var wire 1 @2 \fd|BankRegister|registrador[0][28]~q\ $end
$var wire 1 A2 \fd|BankRegister|saidaB[28]~10_combout\ $end
$var wire 1 B2 \fd|BankRegister|saidaB[28]~11_combout\ $end
$var wire 1 C2 \fd|MuxSaidaBankRegister|selected[28]~5_combout\ $end
$var wire 1 D2 \fd|ALU|final|selected[28]~22_combout\ $end
$var wire 1 E2 \fd|BankRegister|registrador[5][27]~q\ $end
$var wire 1 F2 \fd|BankRegister|registrador[7][27]~q\ $end
$var wire 1 G2 \fd|BankRegister|registrador[6][27]~feeder_combout\ $end
$var wire 1 H2 \fd|BankRegister|registrador[6][27]~q\ $end
$var wire 1 I2 \fd|BankRegister|registrador[4][27]~q\ $end
$var wire 1 J2 \fd|BankRegister|saidaB[27]~12_combout\ $end
$var wire 1 K2 \fd|BankRegister|saidaB[27]~13_combout\ $end
$var wire 1 L2 \fd|BankRegister|registrador[3][27]~q\ $end
$var wire 1 M2 \fd|BankRegister|registrador[0][27]~q\ $end
$var wire 1 N2 \fd|BankRegister|registrador[1][27]~q\ $end
$var wire 1 O2 \fd|BankRegister|saidaB[27]~14_combout\ $end
$var wire 1 P2 \fd|BankRegister|saidaB[27]~15_combout\ $end
$var wire 1 Q2 \fd|MuxSaidaBankRegister|selected[27]~6_combout\ $end
$var wire 1 R2 \fd|ALU|final|selected[27]~20_combout\ $end
$var wire 1 S2 \fd|BankRegister|registrador[1][26]~q\ $end
$var wire 1 T2 \fd|BankRegister|registrador[0][26]~q\ $end
$var wire 1 U2 \fd|BankRegister|saidaB[26]~18_combout\ $end
$var wire 1 V2 \fd|BankRegister|registrador[3][26]~q\ $end
$var wire 1 W2 \fd|BankRegister|saidaB[26]~19_combout\ $end
$var wire 1 X2 \fd|BankRegister|registrador[5][26]~feeder_combout\ $end
$var wire 1 Y2 \fd|BankRegister|registrador[5][26]~q\ $end
$var wire 1 Z2 \fd|BankRegister|registrador[7][26]~q\ $end
$var wire 1 [2 \fd|BankRegister|registrador[4][26]~feeder_combout\ $end
$var wire 1 \2 \fd|BankRegister|registrador[4][26]~q\ $end
$var wire 1 ]2 \fd|BankRegister|registrador[6][26]~q\ $end
$var wire 1 ^2 \fd|BankRegister|saidaB[26]~16_combout\ $end
$var wire 1 _2 \fd|BankRegister|saidaB[26]~17_combout\ $end
$var wire 1 `2 \fd|MuxSaidaBankRegister|selected[26]~7_combout\ $end
$var wire 1 a2 \fd|BankRegister|registrador[2][25]~feeder_combout\ $end
$var wire 1 b2 \fd|BankRegister|registrador[2][25]~q\ $end
$var wire 1 c2 \fd|BankRegister|registrador[3][25]~q\ $end
$var wire 1 d2 \fd|BankRegister|registrador[1][25]~q\ $end
$var wire 1 e2 \fd|BankRegister|registrador[0][25]~q\ $end
$var wire 1 f2 \fd|BankRegister|saidaB[25]~22_combout\ $end
$var wire 1 g2 \fd|BankRegister|saidaB[25]~23_combout\ $end
$var wire 1 h2 \fd|BankRegister|registrador[4][25]~q\ $end
$var wire 1 i2 \fd|BankRegister|registrador[6][25]~q\ $end
$var wire 1 j2 \fd|BankRegister|saidaB[25]~20_combout\ $end
$var wire 1 k2 \fd|BankRegister|registrador[7][25]~q\ $end
$var wire 1 l2 \fd|BankRegister|saidaB[25]~21_combout\ $end
$var wire 1 m2 \fd|MuxSaidaBankRegister|selected[25]~8_combout\ $end
$var wire 1 n2 \fd|ALU|final|selected[25]~12_combout\ $end
$var wire 1 o2 \fd|BankRegister|registrador[4][24]~q\ $end
$var wire 1 p2 \fd|BankRegister|registrador[6][24]~q\ $end
$var wire 1 q2 \fd|BankRegister|saidaB[24]~24_combout\ $end
$var wire 1 r2 \fd|BankRegister|registrador[7][24]~q\ $end
$var wire 1 s2 \fd|BankRegister|registrador[5][24]~q\ $end
$var wire 1 t2 \fd|BankRegister|saidaB[24]~25_combout\ $end
$var wire 1 u2 \fd|BankRegister|registrador[2][24]~q\ $end
$var wire 1 v2 \fd|BankRegister|registrador[3][24]~feeder_combout\ $end
$var wire 1 w2 \fd|BankRegister|registrador[3][24]~q\ $end
$var wire 1 x2 \fd|BankRegister|registrador[0][24]~q\ $end
$var wire 1 y2 \fd|BankRegister|saidaB[24]~26_combout\ $end
$var wire 1 z2 \fd|BankRegister|saidaB[24]~27_combout\ $end
$var wire 1 {2 \fd|MuxSaidaBankRegister|selected[24]~9_combout\ $end
$var wire 1 |2 \fd|ALU|final|selected[24]~46_combout\ $end
$var wire 1 }2 \fd|BankRegister|registrador[5][23]~q\ $end
$var wire 1 ~2 \fd|BankRegister|registrador[4][23]~feeder_combout\ $end
$var wire 1 !3 \fd|BankRegister|registrador[4][23]~q\ $end
$var wire 1 "3 \fd|BankRegister|saidaA[23]~32_combout\ $end
$var wire 1 #3 \fd|BankRegister|registrador[3][23]~feeder_combout\ $end
$var wire 1 $3 \fd|BankRegister|registrador[3][23]~q\ $end
$var wire 1 %3 \fd|BankRegister|registrador[0][23]~q\ $end
$var wire 1 &3 \fd|BankRegister|registrador[1][23]~q\ $end
$var wire 1 '3 \fd|BankRegister|saidaA[23]~33_combout\ $end
$var wire 1 (3 \fd|BankRegister|saidaA[23]~34_combout\ $end
$var wire 1 )3 \fd|BankRegister|saidaA[23]~35_combout\ $end
$var wire 1 *3 \fd|ALU|final|selected[23]~44_combout\ $end
$var wire 1 +3 \fd|BankRegister|registrador[2][22]~feeder_combout\ $end
$var wire 1 ,3 \fd|BankRegister|registrador[2][22]~q\ $end
$var wire 1 -3 \fd|BankRegister|registrador[3][22]~q\ $end
$var wire 1 .3 \fd|BankRegister|registrador[1][22]~q\ $end
$var wire 1 /3 \fd|BankRegister|registrador[0][22]~q\ $end
$var wire 1 03 \fd|BankRegister|saidaA[22]~37_combout\ $end
$var wire 1 13 \fd|BankRegister|saidaA[22]~38_combout\ $end
$var wire 1 23 \fd|BankRegister|registrador[5][22]~q\ $end
$var wire 1 33 \fd|BankRegister|saidaA[22]~36_combout\ $end
$var wire 1 43 \fd|BankRegister|saidaA[22]~39_combout\ $end
$var wire 1 53 \fd|BankRegister|registrador[7][21]~q\ $end
$var wire 1 63 \fd|BankRegister|registrador[6][21]~feeder_combout\ $end
$var wire 1 73 \fd|BankRegister|registrador[6][21]~q\ $end
$var wire 1 83 \fd|BankRegister|registrador[4][21]~feeder_combout\ $end
$var wire 1 93 \fd|BankRegister|registrador[4][21]~q\ $end
$var wire 1 :3 \fd|BankRegister|saidaB[21]~36_combout\ $end
$var wire 1 ;3 \fd|BankRegister|saidaB[21]~37_combout\ $end
$var wire 1 <3 \fd|BankRegister|registrador[3][21]~q\ $end
$var wire 1 =3 \fd|BankRegister|registrador[2][21]~feeder_combout\ $end
$var wire 1 >3 \fd|BankRegister|registrador[2][21]~q\ $end
$var wire 1 ?3 \fd|BankRegister|registrador[0][21]~q\ $end
$var wire 1 @3 \fd|BankRegister|registrador[1][21]~q\ $end
$var wire 1 A3 \fd|BankRegister|saidaB[21]~38_combout\ $end
$var wire 1 B3 \fd|BankRegister|saidaB[21]~39_combout\ $end
$var wire 1 C3 \fd|MuxSaidaBankRegister|selected[21]~12_combout\ $end
$var wire 1 D3 \fd|ALU|final|selected[21]~36_combout\ $end
$var wire 1 E3 \fd|BankRegister|registrador[4][20]~q\ $end
$var wire 1 F3 \fd|BankRegister|saidaA[20]~44_combout\ $end
$var wire 1 G3 \fd|BankRegister|registrador[3][20]~feeder_combout\ $end
$var wire 1 H3 \fd|BankRegister|registrador[3][20]~q\ $end
$var wire 1 I3 \fd|BankRegister|registrador[0][20]~q\ $end
$var wire 1 J3 \fd|BankRegister|registrador[1][20]~q\ $end
$var wire 1 K3 \fd|BankRegister|saidaA[20]~45_combout\ $end
$var wire 1 L3 \fd|BankRegister|registrador[2][20]~q\ $end
$var wire 1 M3 \fd|BankRegister|saidaA[20]~46_combout\ $end
$var wire 1 N3 \fd|BankRegister|saidaA[20]~47_combout\ $end
$var wire 1 O3 \fd|ALU|final|selected[20]~34_combout\ $end
$var wire 1 P3 \fd|BankRegister|registrador[7][19]~q\ $end
$var wire 1 Q3 \fd|BankRegister|registrador[6][19]~q\ $end
$var wire 1 R3 \fd|BankRegister|registrador[4][19]~q\ $end
$var wire 1 S3 \fd|BankRegister|saidaB[19]~44_combout\ $end
$var wire 1 T3 \fd|BankRegister|saidaB[19]~45_combout\ $end
$var wire 1 U3 \fd|BankRegister|registrador[0][19]~q\ $end
$var wire 1 V3 \fd|BankRegister|registrador[1][19]~q\ $end
$var wire 1 W3 \fd|BankRegister|saidaB[19]~46_combout\ $end
$var wire 1 X3 \fd|BankRegister|registrador[2][19]~q\ $end
$var wire 1 Y3 \fd|BankRegister|registrador[3][19]~feeder_combout\ $end
$var wire 1 Z3 \fd|BankRegister|registrador[3][19]~q\ $end
$var wire 1 [3 \fd|BankRegister|saidaB[19]~47_combout\ $end
$var wire 1 \3 \fd|MuxSaidaBankRegister|selected[19]~14_combout\ $end
$var wire 1 ]3 \fd|ALU|final|selected[19]~10_combout\ $end
$var wire 1 ^3 \fd|BankRegister|registrador[7][18]~q\ $end
$var wire 1 _3 \fd|BankRegister|registrador[4][18]~feeder_combout\ $end
$var wire 1 `3 \fd|BankRegister|registrador[4][18]~q\ $end
$var wire 1 a3 \fd|BankRegister|registrador[6][18]~feeder_combout\ $end
$var wire 1 b3 \fd|BankRegister|registrador[6][18]~q\ $end
$var wire 1 c3 \fd|BankRegister|saidaB[18]~48_combout\ $end
$var wire 1 d3 \fd|BankRegister|saidaB[18]~49_combout\ $end
$var wire 1 e3 \fd|BankRegister|registrador[1][18]~q\ $end
$var wire 1 f3 \fd|BankRegister|registrador[0][18]~q\ $end
$var wire 1 g3 \fd|BankRegister|saidaB[18]~50_combout\ $end
$var wire 1 h3 \fd|BankRegister|registrador[2][18]~q\ $end
$var wire 1 i3 \fd|BankRegister|registrador[3][18]~q\ $end
$var wire 1 j3 \fd|BankRegister|saidaB[18]~51_combout\ $end
$var wire 1 k3 \fd|MuxSaidaBankRegister|selected[18]~15_combout\ $end
$var wire 1 l3 \fd|ALU|final|selected[18]~40_combout\ $end
$var wire 1 m3 \fd|BankRegister|registrador[4][17]~q\ $end
$var wire 1 n3 \fd|BankRegister|saidaA[17]~56_combout\ $end
$var wire 1 o3 \fd|BankRegister|registrador[2][17]~q\ $end
$var wire 1 p3 \fd|BankRegister|registrador[0][17]~q\ $end
$var wire 1 q3 \fd|BankRegister|registrador[1][17]~feeder_combout\ $end
$var wire 1 r3 \fd|BankRegister|registrador[1][17]~q\ $end
$var wire 1 s3 \fd|BankRegister|saidaA[17]~57_combout\ $end
$var wire 1 t3 \fd|BankRegister|registrador[3][17]~q\ $end
$var wire 1 u3 \fd|BankRegister|saidaA[17]~58_combout\ $end
$var wire 1 v3 \fd|BankRegister|saidaA[17]~59_combout\ $end
$var wire 1 w3 \fd|ALU|final|selected[17]~28_combout\ $end
$var wire 1 x3 \fd|BankRegister|registrador[3][16]~q\ $end
$var wire 1 y3 \fd|BankRegister|registrador[0][16]~q\ $end
$var wire 1 z3 \fd|BankRegister|registrador[1][16]~q\ $end
$var wire 1 {3 \fd|BankRegister|saidaB[16]~58_combout\ $end
$var wire 1 |3 \fd|BankRegister|saidaB[16]~59_combout\ $end
$var wire 1 }3 \fd|BankRegister|registrador[6][16]~feeder_combout\ $end
$var wire 1 ~3 \fd|BankRegister|registrador[6][16]~q\ $end
$var wire 1 !4 \fd|BankRegister|registrador[4][16]~q\ $end
$var wire 1 "4 \fd|BankRegister|saidaB[16]~56_combout\ $end
$var wire 1 #4 \fd|BankRegister|registrador[5][16]~feeder_combout\ $end
$var wire 1 $4 \fd|BankRegister|registrador[5][16]~q\ $end
$var wire 1 %4 \fd|BankRegister|registrador[7][16]~q\ $end
$var wire 1 &4 \fd|BankRegister|saidaB[16]~57_combout\ $end
$var wire 1 '4 \fd|MuxSaidaBankRegister|selected[16]~17_combout\ $end
$var wire 1 (4 \fd|ALU|final|selected[16]~38_combout\ $end
$var wire 1 )4 \fd|BankRegister|registrador[3][15]~q\ $end
$var wire 1 *4 \fd|BankRegister|registrador[0][15]~feeder_combout\ $end
$var wire 1 +4 \fd|BankRegister|registrador[0][15]~q\ $end
$var wire 1 ,4 \fd|BankRegister|registrador[1][15]~q\ $end
$var wire 1 -4 \fd|BankRegister|saidaB[15]~62_combout\ $end
$var wire 1 .4 \fd|BankRegister|saidaB[15]~63_combout\ $end
$var wire 1 /4 \fd|BankRegister|registrador[5][15]~feeder_combout\ $end
$var wire 1 04 \fd|BankRegister|registrador[5][15]~q\ $end
$var wire 1 14 \fd|BankRegister|registrador[7][15]~q\ $end
$var wire 1 24 \fd|BankRegister|registrador[4][15]~feeder_combout\ $end
$var wire 1 34 \fd|BankRegister|registrador[4][15]~q\ $end
$var wire 1 44 \fd|BankRegister|registrador[6][15]~feeder_combout\ $end
$var wire 1 54 \fd|BankRegister|registrador[6][15]~q\ $end
$var wire 1 64 \fd|BankRegister|saidaB[15]~60_combout\ $end
$var wire 1 74 \fd|BankRegister|saidaB[15]~61_combout\ $end
$var wire 1 84 \fd|MuxSaidaBankRegister|selected[15]~18_combout\ $end
$var wire 1 94 \fd|ALU|final|selected[15]~6_combout\ $end
$var wire 1 :4 \fd|BankRegister|registrador[2][14]~feeder_combout\ $end
$var wire 1 ;4 \fd|BankRegister|registrador[2][14]~q\ $end
$var wire 1 <4 \fd|BankRegister|registrador[0][14]~q\ $end
$var wire 1 =4 \fd|BankRegister|registrador[1][14]~q\ $end
$var wire 1 >4 \fd|BankRegister|saidaA[14]~69_combout\ $end
$var wire 1 ?4 \fd|BankRegister|saidaA[14]~70_combout\ $end
$var wire 1 @4 \fd|BankRegister|registrador[5][14]~feeder_combout\ $end
$var wire 1 A4 \fd|BankRegister|registrador[5][14]~q\ $end
$var wire 1 B4 \fd|BankRegister|registrador[4][14]~feeder_combout\ $end
$var wire 1 C4 \fd|BankRegister|registrador[4][14]~q\ $end
$var wire 1 D4 \fd|BankRegister|saidaA[14]~68_combout\ $end
$var wire 1 E4 \fd|BankRegister|saidaA[14]~71_combout\ $end
$var wire 1 F4 \fd|ALU|final|selected[14]~8_combout\ $end
$var wire 1 G4 \fd|BankRegister|registrador[5][13]~feeder_combout\ $end
$var wire 1 H4 \fd|BankRegister|registrador[5][13]~q\ $end
$var wire 1 I4 \fd|BankRegister|registrador[4][13]~feeder_combout\ $end
$var wire 1 J4 \fd|BankRegister|registrador[4][13]~q\ $end
$var wire 1 K4 \fd|BankRegister|saidaA[13]~72_combout\ $end
$var wire 1 L4 \fd|BankRegister|registrador[2][13]~q\ $end
$var wire 1 M4 \fd|BankRegister|registrador[1][13]~feeder_combout\ $end
$var wire 1 N4 \fd|BankRegister|registrador[1][13]~q\ $end
$var wire 1 O4 \fd|BankRegister|registrador[0][13]~feeder_combout\ $end
$var wire 1 P4 \fd|BankRegister|registrador[0][13]~q\ $end
$var wire 1 Q4 \fd|BankRegister|saidaA[13]~73_combout\ $end
$var wire 1 R4 \fd|BankRegister|saidaA[13]~74_combout\ $end
$var wire 1 S4 \fd|BankRegister|saidaA[13]~75_combout\ $end
$var wire 1 T4 \fd|ALU|final|selected[13]~48_combout\ $end
$var wire 1 U4 \fd|Rom|content~21_combout\ $end
$var wire 1 V4 \fd|BankRegister|registrador[2][12]~feeder_combout\ $end
$var wire 1 W4 \fd|BankRegister|registrador[2][12]~q\ $end
$var wire 1 X4 \fd|BankRegister|registrador[3][12]~q\ $end
$var wire 1 Y4 \fd|BankRegister|registrador[0][12]~feeder_combout\ $end
$var wire 1 Z4 \fd|BankRegister|registrador[0][12]~q\ $end
$var wire 1 [4 \fd|BankRegister|registrador[1][12]~q\ $end
$var wire 1 \4 \fd|BankRegister|saidaB[12]~74_combout\ $end
$var wire 1 ]4 \fd|BankRegister|saidaB[12]~75_combout\ $end
$var wire 1 ^4 \fd|BankRegister|registrador[6][12]~feeder_combout\ $end
$var wire 1 _4 \fd|BankRegister|registrador[6][12]~q\ $end
$var wire 1 `4 \fd|BankRegister|registrador[4][12]~feeder_combout\ $end
$var wire 1 a4 \fd|BankRegister|registrador[4][12]~q\ $end
$var wire 1 b4 \fd|BankRegister|saidaB[12]~72_combout\ $end
$var wire 1 c4 \fd|BankRegister|registrador[7][12]~feeder_combout\ $end
$var wire 1 d4 \fd|BankRegister|registrador[7][12]~q\ $end
$var wire 1 e4 \fd|BankRegister|saidaB[12]~73_combout\ $end
$var wire 1 f4 \fd|MuxSaidaBankRegister|selected[12]~22_combout\ $end
$var wire 1 g4 \fd|MuxSaidaBankRegister|selected[12]~23_combout\ $end
$var wire 1 h4 \fd|ALU|final|selected[12]~50_combout\ $end
$var wire 1 i4 \fd|Rom|content~23_combout\ $end
$var wire 1 j4 \fd|BankRegister|registrador[4][11]~feeder_combout\ $end
$var wire 1 k4 \fd|BankRegister|registrador[4][11]~q\ $end
$var wire 1 l4 \fd|BankRegister|registrador[5][11]~feeder_combout\ $end
$var wire 1 m4 \fd|BankRegister|registrador[5][11]~q\ $end
$var wire 1 n4 \fd|BankRegister|saidaA[11]~80_combout\ $end
$var wire 1 o4 \fd|BankRegister|registrador[2][11]~feeder_combout\ $end
$var wire 1 p4 \fd|BankRegister|registrador[2][11]~q\ $end
$var wire 1 q4 \fd|BankRegister|registrador[0][11]~q\ $end
$var wire 1 r4 \fd|BankRegister|registrador[1][11]~q\ $end
$var wire 1 s4 \fd|BankRegister|saidaA[11]~81_combout\ $end
$var wire 1 t4 \fd|BankRegister|saidaA[11]~82_combout\ $end
$var wire 1 u4 \fd|BankRegister|saidaA[11]~83_combout\ $end
$var wire 1 v4 \fd|BankRegister|registrador[2][9]~q\ $end
$var wire 1 w4 \fd|BankRegister|registrador[3][9]~q\ $end
$var wire 1 x4 \fd|BankRegister|registrador[0][9]~q\ $end
$var wire 1 y4 \fd|BankRegister|saidaA[9]~89_combout\ $end
$var wire 1 z4 \fd|BankRegister|saidaA[9]~90_combout\ $end
$var wire 1 {4 \fd|BankRegister|registrador[5][9]~feeder_combout\ $end
$var wire 1 |4 \fd|BankRegister|registrador[5][9]~q\ $end
$var wire 1 }4 \fd|BankRegister|registrador[4][9]~feeder_combout\ $end
$var wire 1 ~4 \fd|BankRegister|registrador[4][9]~q\ $end
$var wire 1 !5 \fd|BankRegister|saidaA[9]~88_combout\ $end
$var wire 1 "5 \fd|BankRegister|saidaA[9]~91_combout\ $end
$var wire 1 #5 \fd|ALU|final|selected[9]~16_combout\ $end
$var wire 1 $5 \fd|BankRegister|registrador[2][8]~q\ $end
$var wire 1 %5 \fd|BankRegister|registrador[0][8]~q\ $end
$var wire 1 &5 \fd|BankRegister|registrador[1][8]~q\ $end
$var wire 1 '5 \fd|BankRegister|saidaA[8]~93_combout\ $end
$var wire 1 (5 \fd|BankRegister|saidaA[8]~94_combout\ $end
$var wire 1 )5 \fd|BankRegister|registrador[4][8]~feeder_combout\ $end
$var wire 1 *5 \fd|BankRegister|registrador[4][8]~q\ $end
$var wire 1 +5 \fd|BankRegister|registrador[5][8]~q\ $end
$var wire 1 ,5 \fd|BankRegister|saidaA[8]~92_combout\ $end
$var wire 1 -5 \fd|BankRegister|saidaA[8]~95_combout\ $end
$var wire 1 .5 \fd|ALU|final|selected[8]~26_combout\ $end
$var wire 1 /5 \fd|BankRegister|registrador[5][6]~feeder_combout\ $end
$var wire 1 05 \fd|BankRegister|registrador[5][6]~q\ $end
$var wire 1 15 \fd|BankRegister|registrador[4][6]~feeder_combout\ $end
$var wire 1 25 \fd|BankRegister|registrador[4][6]~q\ $end
$var wire 1 35 \fd|BankRegister|saidaA[6]~100_combout\ $end
$var wire 1 45 \fd|BankRegister|registrador[2][6]~q\ $end
$var wire 1 55 \fd|BankRegister|registrador[3][6]~q\ $end
$var wire 1 65 \fd|BankRegister|registrador[0][6]~feeder_combout\ $end
$var wire 1 75 \fd|BankRegister|registrador[0][6]~q\ $end
$var wire 1 85 \fd|BankRegister|registrador[1][6]~q\ $end
$var wire 1 95 \fd|BankRegister|saidaA[6]~101_combout\ $end
$var wire 1 :5 \fd|BankRegister|saidaA[6]~102_combout\ $end
$var wire 1 ;5 \fd|BankRegister|saidaA[6]~103_combout\ $end
$var wire 1 <5 \fd|ALU|final|selected[6]~30_combout\ $end
$var wire 1 =5 \fd|BankRegister|registrador[7][5]~feeder_combout\ $end
$var wire 1 >5 \fd|BankRegister|registrador[7][5]~q\ $end
$var wire 1 ?5 \fd|BankRegister|registrador[4][5]~feeder_combout\ $end
$var wire 1 @5 \fd|BankRegister|registrador[4][5]~q\ $end
$var wire 1 A5 \fd|BankRegister|registrador[6][5]~q\ $end
$var wire 1 B5 \fd|BankRegister|saidaB[5]~100_combout\ $end
$var wire 1 C5 \fd|BankRegister|saidaB[5]~101_combout\ $end
$var wire 1 D5 \fd|BankRegister|registrador[3][5]~q\ $end
$var wire 1 E5 \fd|BankRegister|registrador[2][5]~q\ $end
$var wire 1 F5 \fd|BankRegister|registrador[0][5]~q\ $end
$var wire 1 G5 \fd|BankRegister|registrador[1][5]~q\ $end
$var wire 1 H5 \fd|BankRegister|saidaB[5]~102_combout\ $end
$var wire 1 I5 \fd|BankRegister|saidaB[5]~103_combout\ $end
$var wire 1 J5 \fd|MuxSaidaBankRegister|selected[5]~31_combout\ $end
$var wire 1 K5 \fd|MuxSaidaBankRegister|selected[5]~32_combout\ $end
$var wire 1 L5 \fd|ALU|final|selected[5]~62_combout\ $end
$var wire 1 M5 \fd|ALU|adder|addsloop:4:add1to31|vaium~0_combout\ $end
$var wire 1 N5 \fd|ALU|adder|addsloop:5:add1to31|soma~0_combout\ $end
$var wire 1 O5 \fd|ALU|final|selected[5]~63_combout\ $end
$var wire 1 P5 \fd|MuxRegRam|selected[5]~5_combout\ $end
$var wire 1 Q5 \fd|BankRegister|registrador[5][5]~feeder_combout\ $end
$var wire 1 R5 \fd|BankRegister|registrador[5][5]~q\ $end
$var wire 1 S5 \fd|BankRegister|saidaA[5]~104_combout\ $end
$var wire 1 T5 \fd|BankRegister|saidaA[5]~105_combout\ $end
$var wire 1 U5 \fd|BankRegister|saidaA[5]~106_combout\ $end
$var wire 1 V5 \fd|BankRegister|saidaA[5]~107_combout\ $end
$var wire 1 W5 \fd|ALU|adder|addsloop:5:add1to31|vaium~0_combout\ $end
$var wire 1 X5 \fd|ALU|adder|addsloop:6:add1to31|soma~0_combout\ $end
$var wire 1 Y5 \fd|ALU|final|selected[6]~31_combout\ $end
$var wire 1 Z5 \fd|MuxRegRam|selected[6]~6_combout\ $end
$var wire 1 [5 \fd|BankRegister|registrador[7][6]~feeder_combout\ $end
$var wire 1 \5 \fd|BankRegister|registrador[7][6]~q\ $end
$var wire 1 ]5 \fd|BankRegister|registrador[6][6]~feeder_combout\ $end
$var wire 1 ^5 \fd|BankRegister|registrador[6][6]~q\ $end
$var wire 1 _5 \fd|BankRegister|saidaB[6]~96_combout\ $end
$var wire 1 `5 \fd|BankRegister|saidaB[6]~97_combout\ $end
$var wire 1 a5 \fd|BankRegister|saidaB[6]~98_combout\ $end
$var wire 1 b5 \fd|BankRegister|saidaB[6]~99_combout\ $end
$var wire 1 c5 \fd|MuxSaidaBankRegister|selected[6]~30_combout\ $end
$var wire 1 d5 \fd|ALU|adder|addsloop:6:add1to31|vaium~0_combout\ $end
$var wire 1 e5 \fd|BankRegister|registrador[4][7]~feeder_combout\ $end
$var wire 1 f5 \fd|BankRegister|registrador[4][7]~q\ $end
$var wire 1 g5 \fd|BankRegister|registrador[5][7]~q\ $end
$var wire 1 h5 \fd|BankRegister|saidaA[7]~96_combout\ $end
$var wire 1 i5 \fd|BankRegister|registrador[0][7]~q\ $end
$var wire 1 j5 \fd|BankRegister|registrador[1][7]~q\ $end
$var wire 1 k5 \fd|BankRegister|saidaA[7]~97_combout\ $end
$var wire 1 l5 \fd|BankRegister|registrador[2][7]~q\ $end
$var wire 1 m5 \fd|BankRegister|saidaA[7]~98_combout\ $end
$var wire 1 n5 \fd|BankRegister|saidaA[7]~99_combout\ $end
$var wire 1 o5 \fd|ALU|adder|addsloop:7:add1to31|soma~0_combout\ $end
$var wire 1 p5 \fd|ALU|final|selected[7]~32_combout\ $end
$var wire 1 q5 \fd|ALU|final|selected[7]~33_combout\ $end
$var wire 1 r5 \fd|MuxRegRam|selected[7]~7_combout\ $end
$var wire 1 s5 \fd|BankRegister|registrador[3][7]~q\ $end
$var wire 1 t5 \fd|BankRegister|saidaB[7]~94_combout\ $end
$var wire 1 u5 \fd|BankRegister|saidaB[7]~95_combout\ $end
$var wire 1 v5 \fd|BankRegister|registrador[7][7]~q\ $end
$var wire 1 w5 \fd|BankRegister|registrador[6][7]~q\ $end
$var wire 1 x5 \fd|BankRegister|saidaB[7]~92_combout\ $end
$var wire 1 y5 \fd|BankRegister|saidaB[7]~93_combout\ $end
$var wire 1 z5 \fd|MuxSaidaBankRegister|selected[7]~29_combout\ $end
$var wire 1 {5 \fd|ALU|adder|addsloop:7:add1to31|vaium~0_combout\ $end
$var wire 1 |5 \fd|ALU|adder|addsloop:8:add1to31|soma~0_combout\ $end
$var wire 1 }5 \fd|ALU|final|selected[8]~27_combout\ $end
$var wire 1 ~5 \fd|MuxRegRam|selected[8]~8_combout\ $end
$var wire 1 !6 \fd|BankRegister|registrador[3][8]~q\ $end
$var wire 1 "6 \fd|BankRegister|saidaB[8]~90_combout\ $end
$var wire 1 #6 \fd|BankRegister|saidaB[8]~91_combout\ $end
$var wire 1 $6 \fd|BankRegister|registrador[7][8]~q\ $end
$var wire 1 %6 \fd|BankRegister|registrador[6][8]~q\ $end
$var wire 1 &6 \fd|BankRegister|saidaB[8]~88_combout\ $end
$var wire 1 '6 \fd|BankRegister|saidaB[8]~89_combout\ $end
$var wire 1 (6 \fd|MuxSaidaBankRegister|selected[8]~28_combout\ $end
$var wire 1 )6 \fd|ALU|adder|addsloop:8:add1to31|vaium~0_combout\ $end
$var wire 1 *6 \fd|ALU|adder|addsloop:9:add1to31|soma~0_combout\ $end
$var wire 1 +6 \fd|ALU|final|selected[9]~17_combout\ $end
$var wire 1 ,6 \fd|MuxRegRam|selected[9]~9_combout\ $end
$var wire 1 -6 \fd|BankRegister|registrador[1][9]~q\ $end
$var wire 1 .6 \fd|BankRegister|saidaB[9]~86_combout\ $end
$var wire 1 /6 \fd|BankRegister|saidaB[9]~87_combout\ $end
$var wire 1 06 \fd|BankRegister|registrador[6][9]~q\ $end
$var wire 1 16 \fd|BankRegister|saidaB[9]~84_combout\ $end
$var wire 1 26 \fd|BankRegister|registrador[7][9]~q\ $end
$var wire 1 36 \fd|BankRegister|saidaB[9]~85_combout\ $end
$var wire 1 46 \fd|MuxSaidaBankRegister|selected[9]~27_combout\ $end
$var wire 1 56 \fd|ALU|adder|addsloop:9:add1to31|vaium~0_combout\ $end
$var wire 1 66 \fd|BankRegister|registrador[5][10]~feeder_combout\ $end
$var wire 1 76 \fd|BankRegister|registrador[5][10]~q\ $end
$var wire 1 86 \fd|BankRegister|registrador[4][10]~feeder_combout\ $end
$var wire 1 96 \fd|BankRegister|registrador[4][10]~q\ $end
$var wire 1 :6 \fd|BankRegister|saidaA[10]~84_combout\ $end
$var wire 1 ;6 \fd|BankRegister|registrador[2][10]~q\ $end
$var wire 1 <6 \fd|BankRegister|registrador[0][10]~feeder_combout\ $end
$var wire 1 =6 \fd|BankRegister|registrador[0][10]~q\ $end
$var wire 1 >6 \fd|BankRegister|registrador[1][10]~feeder_combout\ $end
$var wire 1 ?6 \fd|BankRegister|registrador[1][10]~q\ $end
$var wire 1 @6 \fd|BankRegister|saidaA[10]~85_combout\ $end
$var wire 1 A6 \fd|BankRegister|saidaA[10]~86_combout\ $end
$var wire 1 B6 \fd|BankRegister|saidaA[10]~87_combout\ $end
$var wire 1 C6 \fd|ALU|adder|addsloop:10:add1to31|soma~0_combout\ $end
$var wire 1 D6 \fd|ALU|final|selected[10]~14_combout\ $end
$var wire 1 E6 \fd|ALU|final|selected[10]~15_combout\ $end
$var wire 1 F6 \fd|MuxRegRam|selected[10]~10_combout\ $end
$var wire 1 G6 \fd|BankRegister|registrador[3][10]~q\ $end
$var wire 1 H6 \fd|BankRegister|saidaB[10]~82_combout\ $end
$var wire 1 I6 \fd|BankRegister|saidaB[10]~83_combout\ $end
$var wire 1 J6 \fd|BankRegister|registrador[7][10]~q\ $end
$var wire 1 K6 \fd|BankRegister|registrador[6][10]~q\ $end
$var wire 1 L6 \fd|BankRegister|saidaB[10]~80_combout\ $end
$var wire 1 M6 \fd|BankRegister|saidaB[10]~81_combout\ $end
$var wire 1 N6 \fd|MuxSaidaBankRegister|selected[10]~26_combout\ $end
$var wire 1 O6 \fd|ALU|adder|addsloop:10:add1to31|vaium~0_combout\ $end
$var wire 1 P6 \fd|ALU|adder|addsloop:11:add1to31|soma~0_combout\ $end
$var wire 1 Q6 \fd|ALU|final|selected[11]~52_combout\ $end
$var wire 1 R6 \fd|ALU|final|selected[11]~53_combout\ $end
$var wire 1 S6 \fd|MuxRegRam|selected[11]~11_combout\ $end
$var wire 1 T6 \fd|BankRegister|registrador[3][11]~feeder_combout\ $end
$var wire 1 U6 \fd|BankRegister|registrador[3][11]~q\ $end
$var wire 1 V6 \fd|BankRegister|saidaB[11]~78_combout\ $end
$var wire 1 W6 \fd|BankRegister|saidaB[11]~79_combout\ $end
$var wire 1 X6 \fd|BankRegister|registrador[6][11]~feeder_combout\ $end
$var wire 1 Y6 \fd|BankRegister|registrador[6][11]~q\ $end
$var wire 1 Z6 \fd|BankRegister|saidaB[11]~76_combout\ $end
$var wire 1 [6 \fd|BankRegister|registrador[7][11]~q\ $end
$var wire 1 \6 \fd|BankRegister|saidaB[11]~77_combout\ $end
$var wire 1 ]6 \fd|MuxSaidaBankRegister|selected[11]~24_combout\ $end
$var wire 1 ^6 \fd|MuxSaidaBankRegister|selected[11]~25_combout\ $end
$var wire 1 _6 \fd|ALU|adder|addsloop:11:add1to31|vaium~0_combout\ $end
$var wire 1 `6 \fd|ALU|adder|addsloop:12:add1to31|soma~0_combout\ $end
$var wire 1 a6 \fd|ALU|final|selected[12]~51_combout\ $end
$var wire 1 b6 \fd|MuxRegRam|selected[12]~12_combout\ $end
$var wire 1 c6 \fd|BankRegister|registrador[5][12]~q\ $end
$var wire 1 d6 \fd|BankRegister|saidaA[12]~76_combout\ $end
$var wire 1 e6 \fd|BankRegister|saidaA[12]~77_combout\ $end
$var wire 1 f6 \fd|BankRegister|saidaA[12]~78_combout\ $end
$var wire 1 g6 \fd|BankRegister|saidaA[12]~79_combout\ $end
$var wire 1 h6 \fd|ALU|adder|addsloop:12:add1to31|vaium~0_combout\ $end
$var wire 1 i6 \fd|ALU|adder|addsloop:13:add1to31|soma~0_combout\ $end
$var wire 1 j6 \fd|ALU|final|selected[13]~49_combout\ $end
$var wire 1 k6 \fd|MuxRegRam|selected[13]~13_combout\ $end
$var wire 1 l6 \fd|BankRegister|registrador[3][13]~q\ $end
$var wire 1 m6 \fd|BankRegister|saidaB[13]~70_combout\ $end
$var wire 1 n6 \fd|BankRegister|saidaB[13]~71_combout\ $end
$var wire 1 o6 \fd|BankRegister|registrador[6][13]~feeder_combout\ $end
$var wire 1 p6 \fd|BankRegister|registrador[6][13]~q\ $end
$var wire 1 q6 \fd|BankRegister|saidaB[13]~68_combout\ $end
$var wire 1 r6 \fd|BankRegister|registrador[7][13]~feeder_combout\ $end
$var wire 1 s6 \fd|BankRegister|registrador[7][13]~q\ $end
$var wire 1 t6 \fd|BankRegister|saidaB[13]~69_combout\ $end
$var wire 1 u6 \fd|MuxSaidaBankRegister|selected[13]~20_combout\ $end
$var wire 1 v6 \fd|MuxSaidaBankRegister|selected[13]~21_combout\ $end
$var wire 1 w6 \fd|ALU|adder|addsloop:13:add1to31|vaium~0_combout\ $end
$var wire 1 x6 \fd|ALU|adder|addsloop:14:add1to31|soma~0_combout\ $end
$var wire 1 y6 \fd|ALU|final|selected[14]~9_combout\ $end
$var wire 1 z6 \fd|MuxRegRam|selected[14]~14_combout\ $end
$var wire 1 {6 \fd|BankRegister|registrador[3][14]~q\ $end
$var wire 1 |6 \fd|BankRegister|saidaB[14]~66_combout\ $end
$var wire 1 }6 \fd|BankRegister|saidaB[14]~67_combout\ $end
$var wire 1 ~6 \fd|BankRegister|registrador[7][14]~q\ $end
$var wire 1 !7 \fd|BankRegister|registrador[6][14]~feeder_combout\ $end
$var wire 1 "7 \fd|BankRegister|registrador[6][14]~q\ $end
$var wire 1 #7 \fd|BankRegister|saidaB[14]~64_combout\ $end
$var wire 1 $7 \fd|BankRegister|saidaB[14]~65_combout\ $end
$var wire 1 %7 \fd|MuxSaidaBankRegister|selected[14]~19_combout\ $end
$var wire 1 &7 \fd|ALU|adder|addsloop:14:add1to31|vaium~0_combout\ $end
$var wire 1 '7 \fd|ALU|adder|addsloop:15:add1to31|soma~0_combout\ $end
$var wire 1 (7 \fd|ALU|final|selected[15]~7_combout\ $end
$var wire 1 )7 \fd|MuxRegRam|selected[15]~15_combout\ $end
$var wire 1 *7 \fd|BankRegister|registrador[2][15]~feeder_combout\ $end
$var wire 1 +7 \fd|BankRegister|registrador[2][15]~q\ $end
$var wire 1 ,7 \fd|BankRegister|saidaA[15]~65_combout\ $end
$var wire 1 -7 \fd|BankRegister|saidaA[15]~66_combout\ $end
$var wire 1 .7 \fd|BankRegister|saidaA[15]~64_combout\ $end
$var wire 1 /7 \fd|BankRegister|saidaA[15]~67_combout\ $end
$var wire 1 07 \fd|ALU|adder|addsloop:15:add1to31|vaium~0_combout\ $end
$var wire 1 17 \fd|ALU|adder|addsloop:16:add1to31|soma~0_combout\ $end
$var wire 1 27 \fd|ALU|final|selected[16]~39_combout\ $end
$var wire 1 37 \fd|MuxRegRam|selected[16]~16_combout\ $end
$var wire 1 47 \fd|BankRegister|registrador[2][16]~q\ $end
$var wire 1 57 \fd|BankRegister|saidaA[16]~61_combout\ $end
$var wire 1 67 \fd|BankRegister|saidaA[16]~62_combout\ $end
$var wire 1 77 \fd|BankRegister|saidaA[16]~60_combout\ $end
$var wire 1 87 \fd|BankRegister|saidaA[16]~63_combout\ $end
$var wire 1 97 \fd|ALU|adder|addsloop:16:add1to31|vaium~0_combout\ $end
$var wire 1 :7 \fd|ALU|adder|addsloop:17:add1to31|soma~0_combout\ $end
$var wire 1 ;7 \fd|ALU|final|selected[17]~29_combout\ $end
$var wire 1 <7 \fd|MuxRegRam|selected[17]~17_combout\ $end
$var wire 1 =7 \fd|BankRegister|registrador[5][17]~q\ $end
$var wire 1 >7 \fd|BankRegister|registrador[6][17]~feeder_combout\ $end
$var wire 1 ?7 \fd|BankRegister|registrador[6][17]~q\ $end
$var wire 1 @7 \fd|BankRegister|saidaB[17]~52_combout\ $end
$var wire 1 A7 \fd|BankRegister|registrador[7][17]~q\ $end
$var wire 1 B7 \fd|BankRegister|saidaB[17]~53_combout\ $end
$var wire 1 C7 \fd|BankRegister|saidaB[17]~54_combout\ $end
$var wire 1 D7 \fd|BankRegister|saidaB[17]~55_combout\ $end
$var wire 1 E7 \fd|MuxSaidaBankRegister|selected[17]~16_combout\ $end
$var wire 1 F7 \fd|ALU|adder|addsloop:17:add1to31|vaium~0_combout\ $end
$var wire 1 G7 \fd|ALU|adder|addsloop:18:add1to31|soma~0_combout\ $end
$var wire 1 H7 \fd|ALU|final|selected[18]~41_combout\ $end
$var wire 1 I7 \fd|MuxRegRam|selected[18]~18_combout\ $end
$var wire 1 J7 \fd|BankRegister|registrador[5][18]~q\ $end
$var wire 1 K7 \fd|BankRegister|saidaA[18]~52_combout\ $end
$var wire 1 L7 \fd|BankRegister|saidaA[18]~53_combout\ $end
$var wire 1 M7 \fd|BankRegister|saidaA[18]~54_combout\ $end
$var wire 1 N7 \fd|BankRegister|saidaA[18]~55_combout\ $end
$var wire 1 O7 \fd|ALU|adder|addsloop:18:add1to31|vaium~0_combout\ $end
$var wire 1 P7 \fd|ALU|adder|addsloop:19:add1to31|soma~0_combout\ $end
$var wire 1 Q7 \fd|ALU|final|selected[19]~11_combout\ $end
$var wire 1 R7 \fd|MuxRegRam|selected[19]~19_combout\ $end
$var wire 1 S7 \fd|BankRegister|registrador[5][19]~q\ $end
$var wire 1 T7 \fd|BankRegister|saidaA[19]~48_combout\ $end
$var wire 1 U7 \fd|BankRegister|saidaA[19]~49_combout\ $end
$var wire 1 V7 \fd|BankRegister|saidaA[19]~50_combout\ $end
$var wire 1 W7 \fd|BankRegister|saidaA[19]~51_combout\ $end
$var wire 1 X7 \fd|ALU|adder|addsloop:19:add1to31|vaium~0_combout\ $end
$var wire 1 Y7 \fd|ALU|adder|addsloop:20:add1to31|soma~0_combout\ $end
$var wire 1 Z7 \fd|ALU|final|selected[20]~35_combout\ $end
$var wire 1 [7 \fd|MuxRegRam|selected[20]~20_combout\ $end
$var wire 1 \7 \fd|BankRegister|registrador[5][20]~q\ $end
$var wire 1 ]7 \fd|BankRegister|registrador[7][20]~q\ $end
$var wire 1 ^7 \fd|BankRegister|registrador[6][20]~feeder_combout\ $end
$var wire 1 _7 \fd|BankRegister|registrador[6][20]~q\ $end
$var wire 1 `7 \fd|BankRegister|saidaB[20]~40_combout\ $end
$var wire 1 a7 \fd|BankRegister|saidaB[20]~41_combout\ $end
$var wire 1 b7 \fd|BankRegister|saidaB[20]~42_combout\ $end
$var wire 1 c7 \fd|BankRegister|saidaB[20]~43_combout\ $end
$var wire 1 d7 \fd|MuxSaidaBankRegister|selected[20]~13_combout\ $end
$var wire 1 e7 \fd|ALU|adder|addsloop:20:add1to31|vaium~0_combout\ $end
$var wire 1 f7 \fd|ALU|adder|addsloop:21:add1to31|soma~0_combout\ $end
$var wire 1 g7 \fd|ALU|final|selected[21]~37_combout\ $end
$var wire 1 h7 \fd|MuxRegRam|selected[21]~21_combout\ $end
$var wire 1 i7 \fd|BankRegister|registrador[5][21]~q\ $end
$var wire 1 j7 \fd|BankRegister|saidaA[21]~40_combout\ $end
$var wire 1 k7 \fd|BankRegister|saidaA[21]~41_combout\ $end
$var wire 1 l7 \fd|BankRegister|saidaA[21]~42_combout\ $end
$var wire 1 m7 \fd|BankRegister|saidaA[21]~43_combout\ $end
$var wire 1 n7 \fd|ALU|adder|addsloop:21:add1to31|vaium~0_combout\ $end
$var wire 1 o7 \fd|ALU|adder|addsloop:22:add1to31|soma~0_combout\ $end
$var wire 1 p7 \fd|ALU|final|selected[22]~42_combout\ $end
$var wire 1 q7 \fd|ALU|final|selected[22]~43_combout\ $end
$var wire 1 r7 \fd|MuxRegRam|selected[22]~22_combout\ $end
$var wire 1 s7 \fd|BankRegister|registrador[4][22]~q\ $end
$var wire 1 t7 \fd|BankRegister|registrador[6][22]~feeder_combout\ $end
$var wire 1 u7 \fd|BankRegister|registrador[6][22]~q\ $end
$var wire 1 v7 \fd|BankRegister|saidaB[22]~32_combout\ $end
$var wire 1 w7 \fd|BankRegister|registrador[7][22]~q\ $end
$var wire 1 x7 \fd|BankRegister|saidaB[22]~33_combout\ $end
$var wire 1 y7 \fd|BankRegister|saidaB[22]~34_combout\ $end
$var wire 1 z7 \fd|BankRegister|saidaB[22]~35_combout\ $end
$var wire 1 {7 \fd|MuxSaidaBankRegister|selected[22]~11_combout\ $end
$var wire 1 |7 \fd|ALU|adder|addsloop:22:add1to31|vaium~0_combout\ $end
$var wire 1 }7 \fd|ALU|adder|addsloop:23:add1to31|soma~0_combout\ $end
$var wire 1 ~7 \fd|ALU|final|selected[23]~45_combout\ $end
$var wire 1 !8 \fd|MuxRegRam|selected[23]~23_combout\ $end
$var wire 1 "8 \fd|BankRegister|registrador[2][23]~feeder_combout\ $end
$var wire 1 #8 \fd|BankRegister|registrador[2][23]~q\ $end
$var wire 1 $8 \fd|BankRegister|saidaB[23]~30_combout\ $end
$var wire 1 %8 \fd|BankRegister|saidaB[23]~31_combout\ $end
$var wire 1 &8 \fd|BankRegister|registrador[6][23]~q\ $end
$var wire 1 '8 \fd|BankRegister|saidaB[23]~28_combout\ $end
$var wire 1 (8 \fd|BankRegister|registrador[7][23]~q\ $end
$var wire 1 )8 \fd|BankRegister|saidaB[23]~29_combout\ $end
$var wire 1 *8 \fd|MuxSaidaBankRegister|selected[23]~10_combout\ $end
$var wire 1 +8 \fd|ALU|adder|addsloop:23:add1to31|vaium~0_combout\ $end
$var wire 1 ,8 \fd|ALU|adder|addsloop:24:add1to31|soma~0_combout\ $end
$var wire 1 -8 \fd|ALU|final|selected[24]~47_combout\ $end
$var wire 1 .8 \fd|MuxRegRam|selected[24]~24_combout\ $end
$var wire 1 /8 \fd|BankRegister|registrador[1][24]~feeder_combout\ $end
$var wire 1 08 \fd|BankRegister|registrador[1][24]~q\ $end
$var wire 1 18 \fd|BankRegister|saidaA[24]~29_combout\ $end
$var wire 1 28 \fd|BankRegister|saidaA[24]~30_combout\ $end
$var wire 1 38 \fd|BankRegister|saidaA[24]~28_combout\ $end
$var wire 1 48 \fd|BankRegister|saidaA[24]~31_combout\ $end
$var wire 1 58 \fd|ALU|adder|addsloop:24:add1to31|vaium~0_combout\ $end
$var wire 1 68 \fd|ALU|adder|addsloop:25:add1to31|soma~0_combout\ $end
$var wire 1 78 \fd|ALU|final|selected[25]~13_combout\ $end
$var wire 1 88 \fd|MuxRegRam|selected[25]~25_combout\ $end
$var wire 1 98 \fd|BankRegister|registrador[5][25]~feeder_combout\ $end
$var wire 1 :8 \fd|BankRegister|registrador[5][25]~q\ $end
$var wire 1 ;8 \fd|BankRegister|saidaA[25]~24_combout\ $end
$var wire 1 <8 \fd|BankRegister|saidaA[25]~25_combout\ $end
$var wire 1 =8 \fd|BankRegister|saidaA[25]~26_combout\ $end
$var wire 1 >8 \fd|BankRegister|saidaA[25]~27_combout\ $end
$var wire 1 ?8 \fd|ALU|adder|addsloop:25:add1to31|vaium~0_combout\ $end
$var wire 1 @8 \fd|ALU|adder|addsloop:26:add1to31|soma~0_combout\ $end
$var wire 1 A8 \fd|ALU|final|selected[26]~18_combout\ $end
$var wire 1 B8 \fd|ALU|final|selected[26]~19_combout\ $end
$var wire 1 C8 \fd|MuxRegRam|selected[26]~26_combout\ $end
$var wire 1 D8 \fd|BankRegister|registrador[2][26]~q\ $end
$var wire 1 E8 \fd|BankRegister|saidaA[26]~21_combout\ $end
$var wire 1 F8 \fd|BankRegister|saidaA[26]~22_combout\ $end
$var wire 1 G8 \fd|BankRegister|saidaA[26]~20_combout\ $end
$var wire 1 H8 \fd|BankRegister|saidaA[26]~23_combout\ $end
$var wire 1 I8 \fd|ALU|adder|addsloop:26:add1to31|vaium~0_combout\ $end
$var wire 1 J8 \fd|ALU|adder|addsloop:27:add1to31|soma~0_combout\ $end
$var wire 1 K8 \fd|ALU|final|selected[27]~21_combout\ $end
$var wire 1 L8 \fd|MuxRegRam|selected[27]~27_combout\ $end
$var wire 1 M8 \fd|BankRegister|registrador[2][27]~q\ $end
$var wire 1 N8 \fd|BankRegister|saidaA[27]~17_combout\ $end
$var wire 1 O8 \fd|BankRegister|saidaA[27]~18_combout\ $end
$var wire 1 P8 \fd|BankRegister|saidaA[27]~16_combout\ $end
$var wire 1 Q8 \fd|BankRegister|saidaA[27]~19_combout\ $end
$var wire 1 R8 \fd|ALU|adder|addsloop:27:add1to31|vaium~0_combout\ $end
$var wire 1 S8 \fd|ALU|adder|addsloop:28:add1to31|soma~0_combout\ $end
$var wire 1 T8 \fd|ALU|final|selected[28]~23_combout\ $end
$var wire 1 U8 \fd|MuxRegRam|selected[28]~28_combout\ $end
$var wire 1 V8 \fd|BankRegister|registrador[5][28]~feeder_combout\ $end
$var wire 1 W8 \fd|BankRegister|registrador[5][28]~q\ $end
$var wire 1 X8 \fd|BankRegister|saidaA[28]~12_combout\ $end
$var wire 1 Y8 \fd|BankRegister|saidaA[28]~13_combout\ $end
$var wire 1 Z8 \fd|BankRegister|saidaA[28]~14_combout\ $end
$var wire 1 [8 \fd|BankRegister|saidaA[28]~15_combout\ $end
$var wire 1 \8 \fd|ALU|adder|addsloop:28:add1to31|vaium~0_combout\ $end
$var wire 1 ]8 \fd|ALU|adder|addsloop:29:add1to31|soma~0_combout\ $end
$var wire 1 ^8 \fd|ALU|final|selected[29]~25_combout\ $end
$var wire 1 _8 \fd|MuxRegRam|selected[29]~29_combout\ $end
$var wire 1 `8 \fd|BankRegister|registrador[6][29]~feeder_combout\ $end
$var wire 1 a8 \fd|BankRegister|registrador[6][29]~q\ $end
$var wire 1 b8 \fd|BankRegister|saidaB[29]~4_combout\ $end
$var wire 1 c8 \fd|BankRegister|registrador[7][29]~q\ $end
$var wire 1 d8 \fd|BankRegister|saidaB[29]~5_combout\ $end
$var wire 1 e8 \fd|BankRegister|saidaB[29]~6_combout\ $end
$var wire 1 f8 \fd|BankRegister|saidaB[29]~7_combout\ $end
$var wire 1 g8 \fd|MuxSaidaBankRegister|selected[29]~4_combout\ $end
$var wire 1 h8 \fd|ALU|adder|addsloop:29:add1to31|vaium~0_combout\ $end
$var wire 1 i8 \fd|ALU|adder|addsloop:30:add1to31|soma~0_combout\ $end
$var wire 1 j8 \fd|ALU|final|selected[30]~3_combout\ $end
$var wire 1 k8 \fd|MuxRegRam|selected[30]~30_combout\ $end
$var wire 1 l8 \fd|BankRegister|registrador[6][30]~q\ $end
$var wire 1 m8 \fd|BankRegister|saidaB[30]~0_combout\ $end
$var wire 1 n8 \fd|BankRegister|registrador[7][30]~q\ $end
$var wire 1 o8 \fd|BankRegister|saidaB[30]~1_combout\ $end
$var wire 1 p8 \fd|BankRegister|saidaB[30]~2_combout\ $end
$var wire 1 q8 \fd|BankRegister|saidaB[30]~3_combout\ $end
$var wire 1 r8 \fd|MuxSaidaBankRegister|selected[30]~3_combout\ $end
$var wire 1 s8 \fd|ALU|adder|addsloop:30:add1to31|vaium~0_combout\ $end
$var wire 1 t8 \fd|ALU|adder|addsloop:31:add1to31|soma~0_combout\ $end
$var wire 1 u8 \fd|ALU|final|selected[31]~5_combout\ $end
$var wire 1 v8 \fd|MuxRegRam|selected[31]~31_combout\ $end
$var wire 1 w8 \fd|BankRegister|registrador[2][31]~q\ $end
$var wire 1 x8 \fd|BankRegister|saidaB[31]~124_combout\ $end
$var wire 1 y8 \fd|BankRegister|saidaB[31]~125_combout\ $end
$var wire 1 z8 \fd|BankRegister|registrador[6][31]~q\ $end
$var wire 1 {8 \fd|BankRegister|saidaB[31]~122_combout\ $end
$var wire 1 |8 \fd|BankRegister|registrador[7][31]~q\ $end
$var wire 1 }8 \fd|BankRegister|saidaB[31]~123_combout\ $end
$var wire 1 ~8 \fd|MuxSaidaBankRegister|selected[31]~44_combout\ $end
$var wire 1 !9 \fd|ALU|final|selected[0]~1_combout\ $end
$var wire 1 "9 \fd|beqAnd~0_combout\ $end
$var wire 1 #9 \fd|beqAnd~1_combout\ $end
$var wire 1 $9 \fd|beqAnd~3_combout\ $end
$var wire 1 %9 \fd|beqAnd~6_combout\ $end
$var wire 1 &9 \fd|beqAnd~7_combout\ $end
$var wire 1 '9 \fd|beqAnd~4_combout\ $end
$var wire 1 (9 \fd|beqAnd~8_combout\ $end
$var wire 1 )9 \fd|beqAnd~9_combout\ $end
$var wire 1 *9 \fd|beqAnd~2_combout\ $end
$var wire 1 +9 \fd|beqAnd~10_combout\ $end
$var wire 1 ,9 \fd|beqAnd~combout\ $end
$var wire 1 -9 \fd|MuxPC|selected[10]~2_combout\ $end
$var wire 1 .9 \fd|adder|addsloop:11:add1to31|w3~combout\ $end
$var wire 1 /9 \fd|adder|addsloop:12:add1to31|soma~combout\ $end
$var wire 1 09 \fd|adder|addsloop:10:add1to31|w3~combout\ $end
$var wire 1 19 \fd|adder2|addsloop:11:add1to31|vaium~0_combout\ $end
$var wire 1 29 \fd|adder2|addsloop:12:add1to31|soma~combout\ $end
$var wire 1 39 \fd|PC|DOUT[12]~1_combout\ $end
$var wire 1 49 \fd|adder|addsloop:13:add1to31|soma~combout\ $end
$var wire 1 59 \fd|adder2|addsloop:12:add1to31|vaium~0_combout\ $end
$var wire 1 69 \fd|adder2|addsloop:13:add1to31|soma~combout\ $end
$var wire 1 79 \fd|PC|DOUT[13]~0_combout\ $end
$var wire 1 89 \fd|Rom|content~2_combout\ $end
$var wire 1 99 \fd|Rom|content~24_combout\ $end
$var wire 1 :9 \fd|Rom|content~25_combout\ $end
$var wire 1 ;9 \fd|adder2|addsloop:4:add1to31|vaium~0_combout\ $end
$var wire 1 <9 \fd|adder2|addsloop:5:add1to31|soma~combout\ $end
$var wire 1 =9 \fd|PC|DOUT[5]~3_combout\ $end
$var wire 1 >9 \fd|adder2|addsloop:6:add1to31|vaium~0_combout\ $end
$var wire 1 ?9 \fd|adder|addsloop:5:add1to31|w3~combout\ $end
$var wire 1 @9 \fd|adder|addsloop:7:add1to31|soma~combout\ $end
$var wire 1 A9 \fd|MuxPC|selected[7]~5_combout\ $end
$var wire 1 B9 \fd|Rom|content~1_combout\ $end
$var wire 1 C9 \fd|Rom|content~26_combout\ $end
$var wire 1 D9 \fd|Rom|content~27_combout\ $end
$var wire 1 E9 \fd|adder2|addsloop:3:add1to31|vaium~0_combout\ $end
$var wire 1 F9 \fd|adder|addsloop:4:add1to31|soma~combout\ $end
$var wire 1 G9 \fd|MuxPC|selected[4]~7_combout\ $end
$var wire 1 H9 \fd|adder|addsloop:4:add1to31|w3~combout\ $end
$var wire 1 I9 \fd|adder2|addsloop:5:add1to31|vaium~0_combout\ $end
$var wire 1 J9 \fd|adder|addsloop:6:add1to31|soma~combout\ $end
$var wire 1 K9 \fd|MuxPC|selected[6]~6_combout\ $end
$var wire 1 L9 \fd|adder2|addsloop:7:add1to31|vaium~0_combout\ $end
$var wire 1 M9 \fd|adder|addsloop:8:add1to31|soma~combout\ $end
$var wire 1 N9 \fd|MuxPC|selected[8]~4_combout\ $end
$var wire 1 O9 \fd|adder|addsloop:8:add1to31|w3~combout\ $end
$var wire 1 P9 \fd|adder|addsloop:9:add1to31|soma~combout\ $end
$var wire 1 Q9 \fd|MuxPC|selected[9]~3_combout\ $end
$var wire 1 R9 \fd|adder2|addsloop:10:add1to31|vaium~0_combout\ $end
$var wire 1 S9 \fd|adder2|addsloop:11:add1to31|soma~combout\ $end
$var wire 1 T9 \fd|adder|addsloop:11:add1to31|soma~combout\ $end
$var wire 1 U9 \fd|PC|DOUT[11]~2_combout\ $end
$var wire 1 V9 \fd|adder|addsloop:12:add1to31|w3~combout\ $end
$var wire 1 W9 \fd|adder2|addsloop:13:add1to31|vaium~0_combout\ $end
$var wire 1 X9 \fd|adder|addsloop:14:add1to31|soma~combout\ $end
$var wire 1 Y9 \fd|MuxPC|selected[14]~1_combout\ $end
$var wire 1 Z9 \fd|adder2|addsloop:14:add1to31|vaium~0_combout\ $end
$var wire 1 [9 \fd|adder|addsloop:14:add1to31|w3~combout\ $end
$var wire 1 \9 \fd|adder|addsloop:15:add1to31|soma~combout\ $end
$var wire 1 ]9 \fd|MuxPC|selected[15]~0_combout\ $end
$var wire 1 ^9 \fd|Rom|content~0_combout\ $end
$var wire 1 _9 \fd|Rom|content~12_combout\ $end
$var wire 1 `9 \ucfd|Equal4~0_combout\ $end
$var wire 1 a9 \fd|MuxPC|selected[0]~8_combout\ $end
$var wire 1 b9 \fd|adder|addsloop:1:add1to31|soma~combout\ $end
$var wire 1 c9 \fd|adder2|addsloop:1:add1to31|soma~0_combout\ $end
$var wire 1 d9 \fd|PC|DOUT[1]~6_combout\ $end
$var wire 1 e9 \fd|adder|addsloop:1:add1to31|w3~combout\ $end
$var wire 1 f9 \fd|adder2|addsloop:1:add1to31|vaium~0_combout\ $end
$var wire 1 g9 \fd|adder2|addsloop:2:add1to31|soma~combout\ $end
$var wire 1 h9 \fd|adder|addsloop:2:add1to31|soma~combout\ $end
$var wire 1 i9 \fd|PC|DOUT[2]~5_combout\ $end
$var wire 1 j9 \fd|adder2|addsloop:2:add1to31|vaium~0_combout\ $end
$var wire 1 k9 \fd|adder2|addsloop:3:add1to31|soma~combout\ $end
$var wire 1 l9 \fd|adder|addsloop:3:add1to31|soma~combout\ $end
$var wire 1 m9 \fd|PC|DOUT[3]~4_combout\ $end
$var wire 1 n9 \ucfd|Equal0~0_combout\ $end
$var wire 1 o9 \fd|UCalu|comb~3_combout\ $end
$var wire 1 p9 \fd|UCalu|comb~2_combout\ $end
$var wire 1 q9 \fd|ALU|adder|addsloop:1:add1to31|soma~combout\ $end
$var wire 1 r9 \fd|ALU|final|selected[1]~56_combout\ $end
$var wire 1 s9 \fd|ALU|final|selected[1]~57_combout\ $end
$var wire 1 t9 \fd|Ram|ram~1063_combout\ $end
$var wire 1 u9 \fd|MuxRegRam|selected[1]~1_combout\ $end
$var wire 1 v9 \fd|BankRegister|registrador[1][1]~q\ $end
$var wire 1 w9 \convhex1|rascSaida7seg[0]~0_combout\ $end
$var wire 1 x9 \convhex1|rascSaida7seg[1]~1_combout\ $end
$var wire 1 y9 \convhex1|rascSaida7seg[2]~2_combout\ $end
$var wire 1 z9 \convhex1|rascSaida7seg[3]~3_combout\ $end
$var wire 1 {9 \convhex1|rascSaida7seg[4]~4_combout\ $end
$var wire 1 |9 \convhex1|rascSaida7seg[5]~5_combout\ $end
$var wire 1 }9 \convhex1|rascSaida7seg[6]~6_combout\ $end
$var wire 1 ~9 \convhex2|rascSaida7seg[0]~0_combout\ $end
$var wire 1 !: \convhex2|rascSaida7seg[1]~1_combout\ $end
$var wire 1 ": \convhex2|rascSaida7seg[2]~2_combout\ $end
$var wire 1 #: \convhex2|rascSaida7seg[3]~3_combout\ $end
$var wire 1 $: \convhex2|rascSaida7seg[4]~4_combout\ $end
$var wire 1 %: \convhex2|rascSaida7seg[5]~5_combout\ $end
$var wire 1 &: \convhex2|rascSaida7seg[6]~6_combout\ $end
$var wire 1 ': \convhex3|rascSaida7seg[0]~0_combout\ $end
$var wire 1 (: \convhex3|rascSaida7seg[1]~1_combout\ $end
$var wire 1 ): \convhex3|rascSaida7seg[2]~2_combout\ $end
$var wire 1 *: \convhex3|rascSaida7seg[3]~3_combout\ $end
$var wire 1 +: \convhex3|rascSaida7seg[4]~4_combout\ $end
$var wire 1 ,: \convhex3|rascSaida7seg[5]~5_combout\ $end
$var wire 1 -: \convhex3|rascSaida7seg[6]~6_combout\ $end
$var wire 1 .: \convhex4|rascSaida7seg[0]~0_combout\ $end
$var wire 1 /: \convhex4|rascSaida7seg[1]~1_combout\ $end
$var wire 1 0: \convhex4|rascSaida7seg[2]~2_combout\ $end
$var wire 1 1: \convhex4|rascSaida7seg[3]~3_combout\ $end
$var wire 1 2: \convhex4|rascSaida7seg[4]~4_combout\ $end
$var wire 1 3: \convhex4|rascSaida7seg[5]~5_combout\ $end
$var wire 1 4: \convhex4|rascSaida7seg[6]~6_combout\ $end
$var wire 1 5: \convhex5|rascSaida7seg[0]~0_combout\ $end
$var wire 1 6: \convhex5|rascSaida7seg[1]~1_combout\ $end
$var wire 1 7: \convhex5|rascSaida7seg[2]~2_combout\ $end
$var wire 1 8: \convhex5|rascSaida7seg[3]~3_combout\ $end
$var wire 1 9: \convhex5|rascSaida7seg[4]~4_combout\ $end
$var wire 1 :: \convhex5|rascSaida7seg[5]~5_combout\ $end
$var wire 1 ;: \convhex5|rascSaida7seg[6]~6_combout\ $end
$var wire 1 <: \convhex6|rascSaida7seg[0]~0_combout\ $end
$var wire 1 =: \convhex6|rascSaida7seg[1]~1_combout\ $end
$var wire 1 >: \convhex6|rascSaida7seg[2]~2_combout\ $end
$var wire 1 ?: \convhex6|rascSaida7seg[3]~3_combout\ $end
$var wire 1 @: \convhex6|rascSaida7seg[4]~4_combout\ $end
$var wire 1 A: \convhex6|rascSaida7seg[5]~5_combout\ $end
$var wire 1 B: \convhex6|rascSaida7seg[6]~6_combout\ $end
$var wire 1 C: \convhex7|rascSaida7seg[0]~0_combout\ $end
$var wire 1 D: \convhex7|rascSaida7seg[1]~1_combout\ $end
$var wire 1 E: \convhex7|rascSaida7seg[2]~2_combout\ $end
$var wire 1 F: \convhex7|rascSaida7seg[3]~3_combout\ $end
$var wire 1 G: \convhex7|rascSaida7seg[4]~4_combout\ $end
$var wire 1 H: \convhex7|rascSaida7seg[5]~5_combout\ $end
$var wire 1 I: \convhex7|rascSaida7seg[6]~6_combout\ $end
$var wire 1 J: \fd|ALU|adder|v~0_combout\ $end
$var wire 1 K: \fd|adder|addsloop:16:add1to31|soma~combout\ $end
$var wire 1 L: \fd|adder|addsloop:15:add1to31|w3~combout\ $end
$var wire 1 M: \fd|adder|addsloop:13:add1to31|w3~combout\ $end
$var wire 1 N: \fd|adder2|addsloop:15:add1to31|vaium~0_combout\ $end
$var wire 1 O: \fd|adder2|addsloop:16:add1to31|soma~combout\ $end
$var wire 1 P: \fd|PC|DOUT[16]~7_combout\ $end
$var wire 1 Q: \fd|adder|addsloop:16:add1to31|w3~combout\ $end
$var wire 1 R: \fd|adder2|addsloop:16:add1to31|vaium~0_combout\ $end
$var wire 1 S: \fd|adder2|addsloop:17:add1to31|soma~combout\ $end
$var wire 1 T: \fd|adder|addsloop:17:add1to31|soma~combout\ $end
$var wire 1 U: \fd|PC|DOUT[17]~8_combout\ $end
$var wire 1 V: \fd|adder2|addsloop:17:add1to31|vaium~0_combout\ $end
$var wire 1 W: \fd|adder|addsloop:17:add1to31|w3~combout\ $end
$var wire 1 X: \fd|adder|addsloop:18:add1to31|soma~combout\ $end
$var wire 1 Y: \fd|MuxPC|selected[18]~9_combout\ $end
$var wire 1 Z: \fd|adder2|addsloop:18:add1to31|vaium~0_combout\ $end
$var wire 1 [: \fd|adder|addsloop:19:add1to31|soma~combout\ $end
$var wire 1 \: \fd|MuxPC|selected[19]~10_combout\ $end
$var wire 1 ]: \fd|adder2|addsloop:19:add1to31|vaium~0_combout\ $end
$var wire 1 ^: \fd|adder|addsloop:20:add1to31|soma~combout\ $end
$var wire 1 _: \fd|MuxPC|selected[20]~11_combout\ $end
$var wire 1 `: \fd|adder|addsloop:20:add1to31|w3~combout\ $end
$var wire 1 a: \fd|adder|addsloop:21:add1to31|soma~combout\ $end
$var wire 1 b: \fd|adder|addsloop:18:add1to31|w3~combout\ $end
$var wire 1 c: \fd|adder2|addsloop:20:add1to31|vaium~0_combout\ $end
$var wire 1 d: \fd|adder2|addsloop:21:add1to31|soma~combout\ $end
$var wire 1 e: \fd|PC|DOUT[21]~9_combout\ $end
$var wire 1 f: \fd|adder|addsloop:21:add1to31|w3~combout\ $end
$var wire 1 g: \fd|adder|addsloop:19:add1to31|w3~combout\ $end
$var wire 1 h: \fd|adder2|addsloop:21:add1to31|vaium~0_combout\ $end
$var wire 1 i: \fd|adder2|addsloop:22:add1to31|soma~combout\ $end
$var wire 1 j: \fd|adder|addsloop:22:add1to31|soma~combout\ $end
$var wire 1 k: \fd|PC|DOUT[22]~10_combout\ $end
$var wire 1 l: \fd|adder|addsloop:23:add1to31|soma~combout\ $end
$var wire 1 m: \fd|adder2|addsloop:22:add1to31|vaium~0_combout\ $end
$var wire 1 n: \fd|adder|addsloop:22:add1to31|w3~combout\ $end
$var wire 1 o: \fd|adder2|addsloop:23:add1to31|soma~combout\ $end
$var wire 1 p: \fd|PC|DOUT[23]~11_combout\ $end
$var wire 1 q: \fd|adder|addsloop:23:add1to31|w3~combout\ $end
$var wire 1 r: \fd|adder|addsloop:24:add1to31|soma~combout\ $end
$var wire 1 s: \fd|adder2|addsloop:23:add1to31|vaium~0_combout\ $end
$var wire 1 t: \fd|MuxPC|selected[24]~12_combout\ $end
$var wire 1 u: \fd|adder|addsloop:25:add1to31|soma~combout\ $end
$var wire 1 v: \fd|adder2|addsloop:24:add1to31|vaium~0_combout\ $end
$var wire 1 w: \fd|MuxPC|selected[25]~13_combout\ $end
$var wire 1 x: \fd|adder|addsloop:25:add1to31|w3~combout\ $end
$var wire 1 y: \fd|adder2|addsloop:25:add1to31|vaium~0_combout\ $end
$var wire 1 z: \fd|MuxPC|selected[26]~14_combout\ $end
$var wire 1 {: \fd|adder|addsloop:26:add1to31|w3~combout\ $end
$var wire 1 |: \fd|adder|addsloop:24:add1to31|w3~combout\ $end
$var wire 1 }: \fd|adder2|addsloop:26:add1to31|vaium~0_combout\ $end
$var wire 1 ~: \fd|MuxPC|selected[27]~15_combout\ $end
$var wire 1 !; \fd|adder|addsloop:27:add1to31|w3~combout\ $end
$var wire 1 "; \fd|adder2|addsloop:27:add1to31|vaium~0_combout\ $end
$var wire 1 #; \fd|MuxPC|selected[28]~16_combout\ $end
$var wire 1 $; \fd|adder2|addsloop:28:add1to31|vaium~0_combout\ $end
$var wire 1 %; \fd|adder|addsloop:28:add1to31|w3~combout\ $end
$var wire 1 &; \fd|MuxPC|selected[29]~17_combout\ $end
$var wire 1 '; \fd|adder|addsloop:29:add1to31|w3~combout\ $end
$var wire 1 (; \fd|adder2|addsloop:29:add1to31|vaium~0_combout\ $end
$var wire 1 ); \fd|MuxPC|selected[30]~18_combout\ $end
$var wire 1 *; \fd|MuxPC|selected[31]~19_combout\ $end
$var wire 1 +; \fd|MuxPC|selected[31]~20_combout\ $end
$var wire 1 ,; \fd|MuxSaidaBankRegister|selected[0]~45_combout\ $end
$var wire 1 -; \fd|PC|DOUT\ [31] $end
$var wire 1 .; \fd|PC|DOUT\ [30] $end
$var wire 1 /; \fd|PC|DOUT\ [29] $end
$var wire 1 0; \fd|PC|DOUT\ [28] $end
$var wire 1 1; \fd|PC|DOUT\ [27] $end
$var wire 1 2; \fd|PC|DOUT\ [26] $end
$var wire 1 3; \fd|PC|DOUT\ [25] $end
$var wire 1 4; \fd|PC|DOUT\ [24] $end
$var wire 1 5; \fd|PC|DOUT\ [23] $end
$var wire 1 6; \fd|PC|DOUT\ [22] $end
$var wire 1 7; \fd|PC|DOUT\ [21] $end
$var wire 1 8; \fd|PC|DOUT\ [20] $end
$var wire 1 9; \fd|PC|DOUT\ [19] $end
$var wire 1 :; \fd|PC|DOUT\ [18] $end
$var wire 1 ;; \fd|PC|DOUT\ [17] $end
$var wire 1 <; \fd|PC|DOUT\ [16] $end
$var wire 1 =; \fd|PC|DOUT\ [15] $end
$var wire 1 >; \fd|PC|DOUT\ [14] $end
$var wire 1 ?; \fd|PC|DOUT\ [13] $end
$var wire 1 @; \fd|PC|DOUT\ [12] $end
$var wire 1 A; \fd|PC|DOUT\ [11] $end
$var wire 1 B; \fd|PC|DOUT\ [10] $end
$var wire 1 C; \fd|PC|DOUT\ [9] $end
$var wire 1 D; \fd|PC|DOUT\ [8] $end
$var wire 1 E; \fd|PC|DOUT\ [7] $end
$var wire 1 F; \fd|PC|DOUT\ [6] $end
$var wire 1 G; \fd|PC|DOUT\ [5] $end
$var wire 1 H; \fd|PC|DOUT\ [4] $end
$var wire 1 I; \fd|PC|DOUT\ [3] $end
$var wire 1 J; \fd|PC|DOUT\ [2] $end
$var wire 1 K; \fd|PC|DOUT\ [1] $end
$var wire 1 L; \fd|PC|DOUT\ [0] $end
$var wire 1 M; \fd|ALU|out4\ [31] $end
$var wire 1 N; \fd|ALU|out4\ [30] $end
$var wire 1 O; \fd|ALU|out4\ [29] $end
$var wire 1 P; \fd|ALU|out4\ [28] $end
$var wire 1 Q; \fd|ALU|out4\ [27] $end
$var wire 1 R; \fd|ALU|out4\ [26] $end
$var wire 1 S; \fd|ALU|out4\ [25] $end
$var wire 1 T; \fd|ALU|out4\ [24] $end
$var wire 1 U; \fd|ALU|out4\ [23] $end
$var wire 1 V; \fd|ALU|out4\ [22] $end
$var wire 1 W; \fd|ALU|out4\ [21] $end
$var wire 1 X; \fd|ALU|out4\ [20] $end
$var wire 1 Y; \fd|ALU|out4\ [19] $end
$var wire 1 Z; \fd|ALU|out4\ [18] $end
$var wire 1 [; \fd|ALU|out4\ [17] $end
$var wire 1 \; \fd|ALU|out4\ [16] $end
$var wire 1 ]; \fd|ALU|out4\ [15] $end
$var wire 1 ^; \fd|ALU|out4\ [14] $end
$var wire 1 _; \fd|ALU|out4\ [13] $end
$var wire 1 `; \fd|ALU|out4\ [12] $end
$var wire 1 a; \fd|ALU|out4\ [11] $end
$var wire 1 b; \fd|ALU|out4\ [10] $end
$var wire 1 c; \fd|ALU|out4\ [9] $end
$var wire 1 d; \fd|ALU|out4\ [8] $end
$var wire 1 e; \fd|ALU|out4\ [7] $end
$var wire 1 f; \fd|ALU|out4\ [6] $end
$var wire 1 g; \fd|ALU|out4\ [5] $end
$var wire 1 h; \fd|ALU|out4\ [4] $end
$var wire 1 i; \fd|ALU|out4\ [3] $end
$var wire 1 j; \fd|ALU|out4\ [2] $end
$var wire 1 k; \fd|ALU|out4\ [1] $end
$var wire 1 l; \fd|ALU|out4\ [0] $end
$var wire 1 m; \fd|UCalu|output\ [3] $end
$var wire 1 n; \fd|UCalu|output\ [2] $end
$var wire 1 o; \fd|UCalu|output\ [1] $end
$var wire 1 p; \fd|UCalu|output\ [0] $end
$var wire 1 q; \fd|Ram|ALT_INV_ram~1064_combout\ $end
$var wire 1 r; \fd|ALU|adder|ALT_INV_v~0_combout\ $end
$var wire 1 s; \convhex7|ALT_INV_rascSaida7seg[2]~2_combout\ $end
$var wire 1 t; \convhex6|ALT_INV_rascSaida7seg[2]~2_combout\ $end
$var wire 1 u; \convhex5|ALT_INV_rascSaida7seg[2]~2_combout\ $end
$var wire 1 v; \convhex4|ALT_INV_rascSaida7seg[2]~2_combout\ $end
$var wire 1 w; \convhex3|ALT_INV_rascSaida7seg[2]~2_combout\ $end
$var wire 1 x; \convhex2|ALT_INV_rascSaida7seg[2]~2_combout\ $end
$var wire 1 y; \convhex1|ALT_INV_rascSaida7seg[2]~2_combout\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
1&
0'
0(
0)
0*
0+
0,
1-
0.
0/
00
01
02
03
14
05
06
07
08
09
0:
0!
0"
0#
1$
1%
0[
0\
1]
1^
0_
0L#
1;
0<
0=
0>
0?
0@
0A
1B
0C
0D
0E
0F
0G
0H
1I
0J
0K
0L
0M
0N
0O
1P
0Q
0R
0S
0T
0U
0V
1`
0a
0b
0c
1d
1e
0f
0g
0h
0i
0j
0k
0l
0m
0n
0o
0p
0q
0r
0s
0t
0u
0v
0w
0x
0y
0z
0{
0|
0}
0~
0!!
0"!
0#!
0$!
0%!
0&!
0'!
0(!
0)!
0*!
0+!
0,!
0-!
0.!
0/!
00!
01!
02!
03!
04!
05!
06!
07!
08!
09!
0:!
0;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
0C!
0D!
0E!
0F!
0G!
0H!
0I!
0J!
0K!
0L!
0M!
0N!
0O!
0P!
0Q!
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
0i!
0j!
0k!
0l!
0m!
0n!
0o!
0p!
0q!
0r!
0s!
0t!
0u!
0v!
0w!
0x!
0y!
0z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
0+"
0,"
0-"
0."
0/"
00"
01"
02"
03"
04"
05"
06"
07"
08"
09"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0J"
0K"
0L"
0M"
0N"
0O"
0P"
0Q"
0R"
0S"
0T"
0U"
0V"
0W"
0X"
0Y"
0Z"
0["
0\"
0]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
0e"
0f"
0g"
0h"
0i"
0j"
0k"
0l"
0m"
0n"
0o"
0p"
0q"
0r"
0s"
0t"
0u"
0v"
0w"
0x"
0y"
0z"
0{"
0|"
0}"
0~"
0!#
0"#
0##
0$#
0%#
0&#
0'#
0(#
0)#
0*#
0+#
0,#
0-#
0.#
0/#
00#
01#
02#
03#
04#
05#
06#
07#
08#
09#
0:#
0;#
0<#
0=#
0>#
0?#
0@#
0A#
0B#
0C#
0D#
0E#
0F#
0G#
0H#
0I#
0J#
0K#
0M#
0N#
0O#
0P#
0Q#
0R#
0S#
0T#
0U#
0V#
0W#
0X#
0Y#
0Z#
0[#
0\#
0]#
0^#
0_#
0`#
0a#
0b#
0c#
0d#
0e#
0f#
0g#
0h#
0i#
0j#
0k#
1l#
0m#
0n#
0o#
0p#
0q#
0r#
0s#
0t#
0u#
0v#
0w#
0x#
0y#
0z#
0{#
0|#
0}#
0~#
0!$
0"$
0#$
0$$
0%$
0&$
0'$
0($
0)$
0*$
0+$
0,$
0-$
0.$
0/$
00$
01$
02$
03$
04$
05$
06$
07$
08$
09$
0:$
0;$
0<$
0=$
0>$
0?$
0@$
0A$
0B$
0C$
0D$
0E$
0F$
0G$
0H$
0I$
0J$
0K$
0L$
0M$
1N$
0O$
0P$
0Q$
0R$
0S$
0T$
0U$
0V$
0W$
0X$
0Y$
0Z$
0[$
0\$
0]$
0^$
0_$
0`$
0a$
0b$
0c$
0d$
0e$
0f$
0g$
0h$
0i$
0j$
0k$
0l$
0m$
1n$
0o$
0p$
0q$
0r$
0s$
0t$
0u$
0v$
0w$
0x$
0y$
0z$
0{$
0|$
0}$
0~$
0!%
0"%
0#%
0$%
0%%
0&%
0'%
0(%
0)%
0*%
0+%
0,%
0-%
0.%
0/%
10%
01%
02%
03%
14%
x5%
16%
17%
18%
19%
1:%
1;%
0@%
08(
0_(
0`(
1a(
1b(
1c(
0d(
0e(
1f(
0g(
0R*
0S*
0T*
0U*
0V*
0W*
0X*
0Y*
0Z*
0[*
1\*
0]*
0^*
0_*
0`*
0a*
0b*
1c*
0d*
0e*
0f*
0g*
0h*
0i*
1j*
0k*
0l*
0m*
0n*
0o*
0p*
1q*
0r*
0s*
0t*
0u*
0v*
0w*
1x*
0y*
0z*
0{*
0|*
0}*
0~*
1!+
0"+
0#+
0$+
0%+
0&+
0'+
1(+
0)+
0*+
0++
0,+
0-+
0.+
0/+
00+
01+
02+
03+
04+
05+
06+
07+
08+
09+
0:+
0;+
0<+
0=+
0>+
0?+
0@+
0A+
0B+
0C+
0D+
0E+
0F+
0G+
0H+
0I+
0J+
0K+
0L+
0M+
0N+
0O+
0P+
0Q+
0R+
0S+
0T+
0U+
0V+
0W+
0X+
0Y+
0Z+
0[+
0\+
0]+
0^+
0_+
0`+
0a+
0b+
0c+
0d+
0e+
0f+
0g+
0h+
0i+
0j+
0k+
0l+
0m+
0n+
0o+
0p+
0q+
0r+
0s+
0t+
0u+
0v+
0w+
0x+
0y+
0z+
0{+
0|+
0}+
0~+
0!,
0",
0#,
0$,
0%,
0&,
0',
0(,
0),
0*,
0+,
0,,
0-,
0.,
0/,
00,
01,
02,
03,
04,
05,
06,
07,
08,
09,
0:,
0;,
0<,
0=,
0>,
0?,
0@,
0A,
0B,
0C,
0D,
0E,
0F,
0G,
0H,
0I,
0J,
0K,
0L,
0M,
0N,
0O,
0P,
0Q,
0R,
0S,
0T,
0U,
0V,
0W,
0X,
0Y,
0Z,
0[,
0\,
0],
0^,
0_,
0`,
0a,
0b,
0c,
0d,
0e,
0f,
0g,
0h,
0i,
0j,
0k,
0l,
0m,
0n,
0o,
0p,
0q,
0r,
0s,
0t,
0u,
0v,
0w,
0x,
0y,
0z,
0{,
0|,
0},
0~,
0!-
0"-
0#-
0$-
0%-
0&-
0'-
0(-
0)-
0*-
0+-
0,-
0--
0.-
0/-
00-
01-
02-
03-
04-
05-
06-
07-
08-
09-
0:-
0;-
0<-
0=-
0>-
0?-
0@-
0A-
0B-
0C-
0D-
0E-
0F-
0G-
0H-
0I-
0J-
0K-
0L-
0M-
1N-
0O-
0P-
0Q-
0R-
0S-
0T-
0U-
0V-
0W-
0X-
0Y-
0Z-
0[-
0\-
0]-
0^-
0_-
0`-
0a-
0b-
0c-
0d-
0e-
0f-
0g-
0h-
0i-
0j-
0k-
0l-
0m-
1n-
1o-
0p-
0q-
0r-
1s-
0t-
0u-
1v-
1w-
1x-
0y-
0z-
1{-
0|-
0}-
0~-
0!.
0".
0#.
0$.
0%.
0&.
0'.
0(.
0).
0*.
0+.
0,.
0-.
0..
0/.
00.
01.
02.
03.
04.
05.
06.
07.
08.
09.
0:.
0;.
0<.
0=.
0>.
0?.
0@.
0A.
0B.
0C.
0D.
0E.
0F.
0G.
0H.
0I.
0J.
0K.
0L.
0M.
0N.
0O.
0P.
0Q.
0R.
0S.
0T.
0U.
0V.
0W.
0X.
0Y.
0Z.
0[.
0\.
0].
0^.
0_.
0`.
1a.
0b.
0c.
0d.
0e.
0f.
0g.
0h.
0i.
0j.
0k.
0l.
0m.
0n.
0o.
0p.
0q.
0r.
0s.
0t.
0u.
0v.
0w.
0x.
0y.
0z.
0{.
0|.
0}.
0~.
0!/
0"/
1#/
0$/
0%/
0&/
0'/
0(/
0)/
0*/
0+/
0,/
0-/
0./
0//
00/
01/
02/
03/
04/
05/
06/
07/
08/
09/
0:/
0;/
0</
0=/
0>/
0?/
0@/
0A/
0B/
1C/
0D/
0E/
0F/
0G/
0H/
0I/
0J/
0K/
0L/
0M/
0N/
0O/
0P/
0Q/
0R/
0S/
0T/
0U/
0V/
0W/
0X/
0Y/
0Z/
0[/
0\/
0]/
0^/
0_/
0`/
0a/
0b/
0c/
0d/
0e/
0f/
0g/
0h/
0i/
0j/
0k/
0l/
1m/
0n/
1o/
1p/
0q/
1r/
0s/
0t/
0u/
1v/
0w/
0x/
0y/
0z/
0{/
1|/
0}/
0~/
0!0
1"0
1#0
1$0
0%0
1&0
0'0
1(0
0)0
1*0
0+0
1,0
0-0
0.0
1/0
000
010
020
030
040
050
060
070
080
090
0:0
0;0
0<0
0=0
0>0
1?0
1@0
0A0
0B0
0C0
0D0
0E0
0F0
0G0
0H0
0I0
0J0
0K0
0L0
0M0
0N0
0O0
0P0
1Q0
0R0
0S0
0T0
0U0
0V0
0W0
0X0
0Y0
0Z0
0[0
0\0
0]0
0^0
0_0
0`0
0a0
0b0
0c0
1d0
0e0
0f0
1g0
0h0
0i0
0j0
0k0
0l0
0m0
0n0
0o0
0p0
0q0
0r0
0s0
0t0
0u0
0v0
0w0
0x0
0y0
0z0
0{0
0|0
0}0
0~0
0!1
0"1
0#1
0$1
0%1
1&1
0'1
0(1
0)1
0*1
1+1
0,1
0-1
0.1
0/1
001
011
021
031
041
051
061
071
081
091
0:1
0;1
0<1
0=1
0>1
0?1
1@1
0A1
0B1
0C1
0D1
0E1
0F1
0G1
0H1
0I1
0J1
0K1
0L1
0M1
0N1
0O1
0P1
0Q1
0R1
0S1
0T1
0U1
0V1
0W1
0X1
0Y1
0Z1
0[1
0\1
0]1
0^1
0_1
0`1
0a1
0b1
0c1
0d1
1e1
1f1
1g1
0h1
0i1
0j1
0k1
1l1
1m1
0n1
0o1
0p1
0q1
0r1
0s1
0t1
0u1
0v1
0w1
0x1
0y1
0z1
0{1
0|1
0}1
0~1
0!2
0"2
0#2
0$2
0%2
0&2
0'2
0(2
0)2
0*2
0+2
0,2
0-2
0.2
0/2
002
012
022
032
042
052
062
072
082
092
0:2
0;2
0<2
0=2
0>2
0?2
0@2
0A2
0B2
0C2
0D2
0E2
0F2
0G2
0H2
0I2
0J2
0K2
0L2
0M2
0N2
0O2
0P2
0Q2
0R2
0S2
0T2
0U2
0V2
0W2
0X2
0Y2
0Z2
0[2
0\2
0]2
0^2
0_2
0`2
0a2
0b2
0c2
0d2
0e2
0f2
0g2
0h2
0i2
0j2
0k2
0l2
0m2
0n2
0o2
0p2
0q2
0r2
0s2
0t2
0u2
0v2
0w2
0x2
0y2
0z2
0{2
0|2
0}2
0~2
0!3
0"3
0#3
0$3
0%3
0&3
0'3
0(3
0)3
0*3
0+3
0,3
0-3
0.3
0/3
003
013
023
033
043
053
063
073
083
093
0:3
0;3
0<3
0=3
0>3
0?3
0@3
0A3
0B3
0C3
0D3
0E3
0F3
0G3
0H3
0I3
0J3
0K3
0L3
0M3
0N3
0O3
0P3
0Q3
0R3
0S3
0T3
0U3
0V3
0W3
0X3
0Y3
0Z3
0[3
0\3
0]3
0^3
0_3
0`3
0a3
0b3
0c3
0d3
0e3
0f3
0g3
0h3
0i3
0j3
0k3
0l3
0m3
0n3
0o3
0p3
0q3
0r3
0s3
0t3
0u3
0v3
0w3
0x3
0y3
0z3
0{3
0|3
0}3
0~3
0!4
0"4
0#4
0$4
0%4
0&4
0'4
0(4
0)4
0*4
0+4
0,4
0-4
0.4
0/4
004
014
024
034
044
054
064
074
084
094
0:4
0;4
0<4
0=4
0>4
0?4
0@4
0A4
0B4
0C4
0D4
0E4
0F4
0G4
0H4
0I4
0J4
0K4
0L4
0M4
0N4
0O4
0P4
0Q4
0R4
0S4
0T4
0U4
0V4
0W4
0X4
0Y4
0Z4
0[4
0\4
0]4
0^4
0_4
0`4
0a4
0b4
0c4
0d4
0e4
0f4
0g4
0h4
0i4
0j4
0k4
0l4
0m4
0n4
0o4
0p4
0q4
0r4
0s4
0t4
0u4
0v4
0w4
0x4
0y4
0z4
0{4
0|4
0}4
0~4
0!5
0"5
0#5
0$5
0%5
0&5
0'5
0(5
0)5
0*5
0+5
0,5
0-5
0.5
0/5
005
015
025
035
045
055
065
075
085
095
0:5
0;5
0<5
0=5
0>5
0?5
0@5
0A5
0B5
0C5
0D5
0E5
0F5
0G5
0H5
0I5
0J5
0K5
0L5
0M5
0N5
0O5
0P5
0Q5
0R5
0S5
0T5
0U5
0V5
0W5
0X5
0Y5
0Z5
0[5
0\5
0]5
0^5
0_5
0`5
0a5
0b5
0c5
0d5
0e5
0f5
0g5
0h5
0i5
0j5
0k5
0l5
0m5
0n5
0o5
0p5
0q5
0r5
0s5
0t5
0u5
0v5
0w5
0x5
0y5
0z5
0{5
0|5
0}5
0~5
0!6
0"6
0#6
0$6
0%6
0&6
0'6
0(6
0)6
0*6
0+6
0,6
0-6
0.6
0/6
006
016
026
036
046
056
066
076
086
096
0:6
0;6
0<6
0=6
0>6
0?6
0@6
0A6
0B6
0C6
0D6
0E6
0F6
0G6
0H6
0I6
0J6
0K6
0L6
0M6
0N6
0O6
0P6
0Q6
0R6
0S6
0T6
0U6
0V6
0W6
0X6
0Y6
0Z6
0[6
0\6
0]6
0^6
0_6
0`6
0a6
0b6
0c6
0d6
0e6
0f6
0g6
0h6
0i6
0j6
0k6
0l6
0m6
0n6
0o6
0p6
0q6
0r6
0s6
0t6
0u6
0v6
0w6
0x6
0y6
0z6
0{6
0|6
0}6
0~6
0!7
0"7
0#7
0$7
0%7
0&7
0'7
0(7
0)7
0*7
0+7
0,7
0-7
0.7
0/7
007
017
027
037
047
057
067
077
087
097
0:7
0;7
0<7
0=7
0>7
0?7
0@7
0A7
0B7
0C7
0D7
0E7
0F7
0G7
0H7
0I7
0J7
0K7
0L7
0M7
0N7
0O7
0P7
0Q7
0R7
0S7
0T7
0U7
0V7
0W7
0X7
0Y7
0Z7
0[7
0\7
0]7
0^7
0_7
0`7
0a7
0b7
0c7
0d7
0e7
0f7
0g7
0h7
0i7
0j7
0k7
0l7
0m7
0n7
0o7
0p7
0q7
0r7
0s7
0t7
0u7
0v7
0w7
0x7
0y7
0z7
0{7
0|7
0}7
0~7
0!8
0"8
0#8
0$8
0%8
0&8
0'8
0(8
0)8
0*8
0+8
0,8
0-8
0.8
0/8
008
018
028
038
048
058
068
078
088
098
0:8
0;8
0<8
0=8
0>8
0?8
0@8
0A8
0B8
0C8
0D8
0E8
0F8
0G8
0H8
0I8
0J8
0K8
0L8
0M8
0N8
0O8
0P8
0Q8
0R8
0S8
0T8
0U8
0V8
0W8
0X8
0Y8
0Z8
0[8
0\8
0]8
0^8
0_8
0`8
0a8
0b8
0c8
0d8
0e8
0f8
0g8
0h8
0i8
0j8
0k8
0l8
0m8
0n8
0o8
0p8
0q8
0r8
0s8
0t8
0u8
0v8
0w8
0x8
0y8
0z8
0{8
0|8
0}8
0~8
1!9
1"9
1#9
1$9
1%9
1&9
1'9
1(9
0)9
1*9
0+9
0,9
0-9
0.9
0/9
009
019
029
039
049
059
069
079
189
099
0:9
0;9
0<9
0=9
0>9
0?9
0@9
0A9
1B9
0C9
0D9
0E9
0F9
0G9
0H9
0I9
0J9
0K9
0L9
0M9
0N9
0O9
0P9
0Q9
0R9
0S9
0T9
0U9
0V9
0W9
0X9
0Y9
0Z9
0[9
0\9
0]9
1^9
0_9
0`9
1a9
0b9
1c9
0d9
0e9
0f9
0g9
0h9
0i9
0j9
0k9
0l9
0m9
0n9
1o9
0p9
0q9
0r9
0s9
0t9
0u9
0v9
0w9
0x9
1y9
0z9
0{9
0|9
1}9
0~9
0!:
1":
0#:
0$:
0%:
1&:
0':
0(:
1):
0*:
0+:
0,:
1-:
0.:
0/:
10:
01:
02:
03:
14:
05:
06:
17:
08:
09:
0::
1;:
0<:
0=:
1>:
0?:
0@:
0A:
1B:
0C:
0D:
1E:
0F:
0G:
0H:
1I:
1J:
0K:
0L:
0M:
0N:
0O:
0P:
0Q:
0R:
0S:
0T:
0U:
0V:
0W:
0X:
0Y:
0Z:
0[:
0\:
0]:
0^:
0_:
0`:
0a:
0b:
0c:
0d:
0e:
0f:
0g:
0h:
0i:
0j:
0k:
0l:
0m:
0n:
0o:
0p:
0q:
0r:
0s:
0t:
0u:
0v:
0w:
0x:
0y:
0z:
0{:
0|:
0}:
0~:
0!;
0";
0#;
0$;
0%;
0&;
0';
0(;
0);
0*;
0+;
1,;
0q;
0r;
0s;
0t;
0u;
0v;
0w;
0x;
0y;
0W
0X
0Y
0Z
0<%
0=%
0>%
0?%
1A%
0B%
0C%
0D%
0E%
0F%
0G%
1H%
0I%
0J%
0K%
0L%
0M%
0N%
1O%
0P%
0Q%
0R%
0S%
0T%
0U%
1V%
0W%
0X%
0Y%
0Z%
0[%
0\%
1]%
0^%
0_%
0`%
0a%
0b%
0c%
1d%
0e%
0f%
0g%
0h%
0i%
0j%
1k%
0l%
0m%
0n%
0o%
0p%
0q%
0r%
0s%
0t%
0u%
0v%
0w%
0x%
0y%
0z%
0{%
0|%
0}%
0~%
0!&
0"&
0#&
0$&
0%&
0&&
0'&
0(&
0)&
0*&
0+&
0,&
0-&
0.&
0/&
00&
01&
02&
03&
04&
05&
06&
07&
08&
09&
0:&
0;&
0<&
0=&
0>&
0?&
0@&
0A&
0B&
0C&
0D&
0E&
0F&
0G&
0H&
0I&
0J&
0K&
0L&
0M&
0N&
0O&
0P&
0Q&
0R&
0S&
0T&
0U&
0V&
0W&
0X&
0Y&
0Z&
0[&
0\&
0]&
0^&
0_&
0`&
0a&
0b&
0c&
0d&
0e&
0f&
0g&
0h&
0i&
0j&
0k&
0l&
0m&
0n&
0o&
0p&
0q&
0r&
0s&
0t&
0u&
0v&
0w&
0x&
0y&
0z&
0{&
0|&
0}&
0~&
0!'
0"'
0#'
0$'
0%'
0&'
0''
0('
0)'
0*'
0+'
0,'
0-'
0.'
0/'
00'
01'
02'
03'
04'
05'
06'
07'
08'
09'
0:'
0;'
0<'
0='
0>'
0?'
0@'
0A'
0B'
0C'
0D'
0E'
0F'
0G'
0H'
0I'
0J'
0K'
0L'
0M'
0N'
0O'
0P'
0Q'
0R'
0S'
0T'
0U'
0V'
0W'
0X'
0Y'
0Z'
0['
0\'
0]'
0^'
0_'
0`'
0a'
0b'
0c'
0d'
0e'
0f'
0g'
0h'
0i'
0j'
0k'
0l'
0m'
0n'
0o'
0p'
0q'
0r'
0s'
0t'
0u'
0v'
0w'
0x'
0y'
0z'
0{'
0|'
0}'
0~'
0!(
0"(
0#(
0$(
0%(
0&(
0'(
0((
0)(
0*(
0+(
0,(
0-(
0.(
0/(
00(
01(
02(
03(
04(
05(
06(
07(
09(
0:(
0;(
0<(
0=(
0>(
0?(
0@(
0A(
0B(
0C(
0D(
0E(
0F(
0G(
0H(
0I(
0J(
0K(
0L(
0M(
0N(
0O(
0P(
0Q(
0R(
0S(
0T(
0U(
0V(
0W(
1X(
1Y(
0Z(
0[(
0\(
1](
1^(
0h(
0i(
0j(
0k(
0l(
0m(
0n(
0o(
0p(
0q(
0r(
0s(
0t(
0u(
0v(
0w(
0x(
0y(
0z(
0{(
0|(
0}(
0~(
0!)
0")
0#)
0$)
0%)
0&)
0')
0()
0))
0*)
0+)
0,)
0-)
0.)
0/)
00)
01)
02)
03)
04)
05)
06)
07)
08)
09)
0:)
0;)
0<)
0=)
0>)
0?)
0@)
0A)
0B)
0C)
0D)
0E)
0F)
0G)
0H)
0I)
0J)
0K)
0L)
0M)
0N)
0O)
0P)
0Q)
0R)
0S)
0T)
0U)
0V)
0W)
0X)
0Y)
0Z)
0[)
0\)
0])
0^)
0_)
0`)
0a)
0b)
0c)
0d)
0e)
0f)
0g)
0h)
0i)
0j)
1k)
0l)
0m)
0n)
0o)
0p)
0q)
0r)
0s)
0t)
0u)
0v)
0w)
0x)
0y)
0z)
0{)
0|)
0})
0~)
0!*
0"*
0#*
0$*
0%*
0&*
0'*
0(*
0)*
0**
0+*
0,*
1-*
0.*
0/*
00*
01*
02*
03*
04*
05*
06*
07*
08*
09*
0:*
0;*
0<*
0=*
0>*
0?*
0@*
0A*
0B*
0C*
0D*
0E*
0F*
0G*
0H*
0I*
0J*
0K*
0L*
1M*
0-;
0.;
0/;
00;
01;
02;
03;
04;
05;
06;
07;
08;
09;
0:;
0;;
0<;
0=;
0>;
0?;
0@;
0A;
0B;
0C;
0D;
0E;
0F;
0G;
0H;
0I;
0J;
0K;
0L;
xM;
xN;
xO;
xP;
xQ;
xR;
xS;
xT;
xU;
xV;
xW;
xX;
xY;
xZ;
x[;
x\;
x];
x^;
x_;
x`;
xa;
xb;
xc;
xd;
xe;
xf;
xg;
xh;
xi;
xj;
xk;
1l;
xm;
0n;
1o;
0p;
1N*
1O*
1P*
0Q*
$end
#40000
1"
1@%
1c/
1Q*
1d/
1h1
1L;
1q/
1s/
1u/
1z/
0a9
1b9
1j1
1~9
1#:
1$:
1%:
1d9
1{/
0v/
1t/
1-0
0r/
0/0
1!.
1I+
100
0?0
0j1
0+1
1}/
1v0
1g9
1+)
1S&
1b*
1a*
1`*
1]*
1K#
1G!
1w0
0l1
0m1
0,;
0@0
1G0
1I%
1J%
1K%
1N%
13
10
1/
1.
0!9
1>1
1?1
0f1
0a.
0N-
1c.
0g1
0@1
0%9
0k)
0X(
1i)
1P-
0#/
1q;
0N$
1L$
0l#
0&9
1A1
0&1
1V(
0-*
0C/
1%/
1j#
0n$
1p0
1r0
1B1
0(9
0M*
1+*
00%
1l$
1E/
1K*
1.%
#80000
0"
0@%
0c/
0Q*
0d/
#120000
1"
1@%
1c/
1Q*
1d/
1k0
0L;
1K;
0m/
1l/
0q/
0s/
0z/
1+0
1.0
160
199
1a9
1m0
1w9
1z9
1{9
0}9
1n0
1:9
170
1U4
1i4
0{/
0t/
0-0
1r/
1/0
0$0
0o/
0"0
1".
0!.
1++
0#0
0p/
1n9
0n0
000
1?0
0m0
1j1
0}/
0v0
0g9
1^6
1S9
1g4
129
0Q0
1E1
1w/
1~/
1!0
1K5
1<9
1*)
0+)
11&
0\*
1Z*
1Y*
1V*
0K#
1J#
1%!
1N5
1c0
1F1
1`6
1P6
1@0
0G0
0w0
1-0
1>0
0?0
1e0
1`0
1k1
0g4
0K5
0^6
1,;
0A%
1C%
1D%
1G%
0o-
1,
1)
1(
0&
0P6
0N5
0`6
1l1
1m1
1f0
0g0
0>0
1C0
0>1
1R6
1a6
1G1
0e0
1O5
0](
1f.
1m.
1l.
1u-
1~-
0w-
0x-
0{-
0n-
0s-
0d
1P5
0f0
1g0
1>1
1b6
1S6
0?1
1D0
0@0
1n;
1!9
0a6
0O5
0R6
1f)
1_)
1`)
1`(
1h(
0b(
0c(
0f(
0^(
0Y(
1a.
0l.
0f.
0m.
0c.
1Y-
1Z-
1S-
1I$
1C$
1B$
1\
11%
0]
0^
0%
0e
0`
0S6
0P5
0b6
1g1
1x0
0>1
1H1
1I1
1c1
0m1
1N5
1X5
1o5
1|5
1*6
1C6
1P6
1`6
1i6
1x6
1'7
117
1:7
1G7
1P7
1Y7
1f7
1o7
1}7
1,8
168
1@8
1J8
1S8
1]8
1i8
1t8
0l;
1q9
1@1
0A1
1f1
1%9
1j4
1l4
1o4
1T6
1X6
1V4
1Y4
1^4
1`4
1c4
1?1
0n;
1=5
1?5
1Q5
1k)
0`)
0f)
0_)
0i)
1M(
1L(
1S(
1(/
1C.
1//
1./
0P-
1N-
0Z-
0S-
0Y-
0q;
1N$
0L$
0I$
0C$
0B$
1g#
1a#
1`#
0x0
1>1
0H1
0c1
1m1
0N5
0X5
0o5
0|5
0*6
0C6
0P6
0`6
0i6
0x6
0'7
017
0:7
0G7
0P7
0Y7
0f7
0o7
0}7
0,8
068
0@8
0J8
0S8
0]8
0i8
0t8
1l;
0q9
0@1
0%9
1&9
0p0
0r0
0B1
1A1
1s9
1u8
1j8
1^8
1T8
1K8
1B8
178
1-8
1~7
1q7
1g7
1Z7
1Q7
1H7
1;7
127
1(7
1y6
1j6
1a6
1R6
1E6
1+6
1}5
1q5
1Y5
1O5
1d1
1J1
0?1
1&1
0V4
0Y4
0^4
0`4
0c4
0=5
0?5
0Q5
0j4
0l4
0o4
0T6
0X6
1(*
1I)
1!*
1"*
0V(
1X(
0L(
0S(
0M(
0./
0(/
0//
1#/
0%/
1P-
1q;
1i$
1c$
1b$
1,$
1l#
0j#
0g#
0a#
0`#
1)0
1K1
0e1
1P5
1Z5
1r5
1~5
1,6
1F6
0#9
1S6
1b6
1k6
1z6
1)7
137
1<7
1I7
1R7
1[7
1h7
0$9
1r7
1!8
1.8
0'9
188
0"9
1C8
1L8
1U8
1_8
0*9
1k8
1v8
1@1
1t9
1u9
1p0
1r0
1B1
0&9
0A1
0s9
0u8
0j8
0^8
0T8
0K8
0B8
078
0-8
0~7
0q7
0g7
0Z7
0Q7
0H7
0;7
027
0(7
0y6
0j6
0a6
0R6
0E6
0+6
0}5
0q5
0Y5
0O5
0d1
0I1
1?1
0"*
0(*
0!*
1-*
0+*
1V(
1%/
1C/
1O-
1m-
1l-
1k-
1j-
1i-
1h-
1g-
1f-
1e-
1d-
1c-
1b-
1a-
1`-
1_-
1^-
1]-
1\-
1[-
1Z-
1Y-
1X-
1W-
1V-
1U-
1T-
1S-
1R-
1Q-
0P-
0q;
1n$
0l$
0i$
0c$
0b$
1j#
0E/
0J1
0K1
0P5
0Z5
0r5
0~5
0,6
0F6
1#9
0S6
0b6
0k6
0z6
0)7
037
0<7
0I7
0R7
0[7
0h7
1$9
0r7
0!8
0.8
1'9
088
1"9
0C8
0L8
0U8
0_8
1*9
0k8
0v8
0p0
0r0
0B1
171
0u9
1A1
1|1
1!2
1$2
1)2
1-2
1`8
172
1<2
1V8
1G2
1X2
1[2
1a2
198
1v2
1/8
1~2
1#3
1"8
1+3
1t7
163
183
1=3
1G3
1^7
1Y3
1_3
1a3
1q3
1>7
1}3
1#4
1*4
1/4
124
144
1*7
1:4
1@4
1B4
1!7
1G4
1I4
1M4
1O4
1o6
1r6
1V4
1Y4
1^4
1`4
1c4
1j4
1l4
1o4
1T6
1X6
166
186
1<6
1>6
1{4
1}4
1)5
1e5
1/5
115
165
1[5
1]5
1=5
1?5
1Q5
0f1
0t9
1N1
1S1
1U1
1\1
180
1V0
1Z0
1+*
1M*
1W(
19(
1:(
1;(
1<(
1=(
1>(
1?(
1@(
1A(
1B(
1C(
1D(
1E(
1F(
1G(
1H(
1I(
1J(
1K(
1L(
1M(
1N(
1O(
1P(
1Q(
1R(
1S(
1T(
1U(
0V(
0%/
1&/
1'/
1(/
1)/
1*/
1+/
1,/
1-/
1./
1//
10/
11/
12/
13/
14/
15/
16/
17/
18/
19/
1:/
1;/
1</
1=/
1>/
1?/
1@/
1A/
1B/
1$/
0O-
0m-
0l-
0k-
0j-
0i-
0h-
0g-
0f-
0e-
0d-
0c-
0b-
0a-
0`-
0_-
0^-
0]-
0\-
0[-
0Z-
0Y-
0X-
0W-
0V-
0U-
0T-
0S-
0R-
1P-
0K*
1l$
10%
1k#
0j#
1i#
1h#
1g#
1f#
1e#
1d#
1c#
1b#
1a#
1`#
1_#
1^#
1]#
1\#
1[#
1Z#
1Y#
1X#
1W#
1V#
1U#
1T#
1S#
1R#
1Q#
1P#
1O#
1N#
1M#
1E/
1p0
1r0
1B1
071
0|1
0!2
0$2
0)2
0-2
0`8
072
0<2
0V8
0G2
0X2
0[2
0a2
098
0v2
0/8
0~2
0#3
0"8
0+3
0t7
063
083
0=3
0G3
0^7
0Y3
0_3
0a3
0q3
0>7
0}3
0#4
0*4
0/4
024
044
0*7
0:4
0@4
0B4
0!7
0G4
0I4
0M4
0O4
0o6
0r6
0V4
0Y4
0^4
0`4
0c4
0j4
0l4
0o4
0T6
0X6
066
086
0<6
0>6
0{4
0}4
0)5
0e5
0/5
015
065
0[5
0]5
0=5
0?5
0Q5
0N1
0S1
0U1
0\1
0)0
1e1
0+*
1**
1)*
1(*
1'*
1&*
1%*
1$*
1#*
1"*
1!*
1~)
1})
1|)
1{)
1z)
1y)
1x)
1w)
1v)
1u)
1t)
1s)
1r)
1q)
1p)
1o)
1n)
1m)
1l)
1,*
0W(
09(
0:(
0;(
0<(
0=(
0>(
0?(
0@(
0A(
0B(
0C(
0D(
0E(
0F(
0G(
0H(
0I(
0J(
0K(
0L(
0M(
0N(
0O(
0P(
0Q(
0R(
0S(
0T(
1V(
0.%
1%/
0Q-
0'/
0(/
0)/
0*/
0+/
0,/
0-/
0./
0//
00/
01/
02/
03/
04/
05/
06/
07/
08/
09/
0:/
0;/
0</
0=/
0>/
0?/
0@/
0A/
0B/
0$/
1D/
1K*
1m$
0l$
1k$
1j$
1i$
1h$
1g$
1f$
1e$
1d$
1c$
1b$
1a$
1`$
1_$
1^$
1]$
1\$
1[$
1Z$
1Y$
1X$
1W$
1V$
1U$
1T$
1S$
1R$
1Q$
1P$
1O$
0k#
1j#
0h#
0g#
0f#
0e#
0d#
0c#
0b#
0a#
0`#
0_#
0^#
0]#
0\#
0[#
0Z#
0Y#
0X#
0W#
0V#
0U#
0T#
0S#
0R#
0Q#
0P#
0O#
0N#
0M#
0E/
0@1
1f1
080
0V0
0Z0
1+*
0U(
0)*
0(*
0'*
0&*
0%*
0$*
0#*
0"*
0!*
0~)
0})
0|)
0{)
0z)
0y)
0x)
0w)
0v)
0u)
0t)
0s)
0r)
0q)
0p)
0o)
0n)
0m)
0l)
0,*
1L*
1.%
0D/
0C/
0&/
1q;
0K*
0m$
1l$
0j$
0i$
0h$
0g$
0f$
0e$
0d$
0c$
0b$
0a$
0`$
0_$
0^$
0]$
0\$
0[$
0Z$
0Y$
0X$
0W$
0V$
0U$
0T$
0S$
0R$
0Q$
0P$
0O$
0i#
1/%
0L*
0M*
0**
0.%
00%
0/%
0k$
1C/
1E/
1M*
1K*
10%
1.%
#160000
0"
0@%
0c/
0Q*
0d/
#200000
1"
1@%
1c/
1Q*
1d/
1i0
1-1
1L;
1x/
0+0
0.0
110
0a9
0b9
0c9
1e9
1h9
1i1
1(:
1+:
0-:
1i9
1g9
0d9
120
0/0
0U4
0-0
0i4
1y/
1!.
1i+
1k+
1}/
0!0
0c0
1c9
0S9
029
1:0
0C0
169
1+)
1s&
1q&
0j*
1h*
1e*
1K#
1g!
1e!
0D0
1;0
1e0
0&0
1!0
0O%
1Q%
1T%
19
16
04
1&0
0(0
0o9
0g0
1(0
1f0
1o9
1n;
1x0
0>1
1H1
1I1
1c1
0m1
1N5
1X5
1o5
1|5
1*6
1C6
1P6
1`6
1i6
1x6
1'7
117
1:7
1G7
1P7
1Y7
1f7
1o7
1}7
1,8
168
1@8
1J8
1S8
1]8
1i8
1t8
0l;
1q9
1s9
1u8
1j8
1^8
1T8
1K8
1B8
178
1-8
1~7
1q7
1g7
1Z7
1Q7
1H7
1;7
127
1(7
1y6
1j6
1a6
1R6
1E6
1+6
1}5
1q5
1Y5
1O5
1d1
1J1
0I1
1b1
0?1
0A1
0c1
1M5
0J1
1)0
1K1
0e1
1P5
1Z5
1r5
1~5
1,6
1F6
0#9
1S6
1b6
1k6
1z6
1)7
137
1<7
1I7
1R7
1[7
1h7
0$9
1r7
1!8
1.8
0'9
188
0"9
1C8
1L8
1U8
1_8
0*9
1k8
1v8
1@1
1t9
1u9
1O-
1m-
1l-
1k-
1j-
1i-
1h-
1g-
1f-
1e-
1d-
1c-
1b-
1a-
1`-
1_-
1^-
1]-
1\-
1[-
1Z-
1Y-
1X-
1W-
1V-
1U-
1T-
1S-
1R-
1Q-
0P-
0q;
171
1|1
1!2
1$2
1)2
1-2
1`8
172
1<2
1V8
1G2
1X2
1[2
1a2
198
1v2
1/8
1~2
1#3
1"8
1+3
1t7
163
183
1=3
1G3
1^7
1Y3
1_3
1a3
1q3
1>7
1}3
1#4
1*4
1/4
124
144
1*7
1:4
1@4
1B4
1!7
1G4
1I4
1M4
1O4
1o6
1r6
1V4
1Y4
1^4
1`4
1c4
1j4
1l4
1o4
1T6
1X6
166
186
1<6
1>6
1{4
1}4
1)5
1e5
1/5
115
165
1[5
1]5
1=5
1?5
1Q5
0f1
0t9
1N1
1S1
1U1
1\1
180
1V0
1Z0
0)0
0N5
1W5
0d1
0p0
0r0
0B1
1W(
19(
1:(
1;(
1<(
1=(
1>(
1?(
1@(
1A(
1B(
1C(
1D(
1E(
1F(
1G(
1H(
1I(
1J(
1K(
1L(
1M(
1N(
1O(
1P(
1Q(
1R(
1S(
1T(
1U(
0V(
0%/
0Q-
1&/
1'/
1(/
1)/
1*/
1+/
1,/
1-/
1./
1//
10/
11/
12/
13/
14/
15/
16/
17/
18/
19/
1:/
1;/
1</
1=/
1>/
1?/
1@/
1A/
1B/
1$/
1k#
0j#
1i#
1h#
1g#
1f#
1e#
1d#
1c#
1b#
1a#
1`#
1_#
1^#
1]#
1\#
1[#
1Z#
1Y#
1X#
1W#
1V#
1U#
1T#
1S#
1R#
1Q#
1P#
1O#
1N#
1M#
0K1
1e1
0X5
1d5
0O5
080
0V0
0Z0
0+*
0U(
1**
1)*
1(*
1'*
1&*
1%*
1$*
1#*
1"*
1!*
1~)
1})
1|)
1{)
1z)
1y)
1x)
1w)
1v)
1u)
1t)
1s)
1r)
1q)
1p)
1o)
1n)
1m)
1l)
1,*
1D/
0&/
0R-
1m$
0l$
1k$
1j$
1i$
1h$
1g$
1f$
1e$
1d$
1c$
1b$
1a$
1`$
1_$
1^$
1]$
1\$
1[$
1Z$
1Y$
1X$
1W$
1V$
1U$
1T$
1S$
1R$
1Q$
1P$
1O$
0i#
0E/
0P5
0o5
1{5
0Y5
1f1
1t9
0N1
0S1
0U1
0\1
1L*
0**
0T(
0'/
0S-
0D/
0C/
0K*
1/%
0k$
0h#
0Z5
0|5
1)6
0q5
0=5
0?5
0Q5
0)*
0S(
0L*
0M*
0.%
0(/
0T-
0j$
0g#
00%
0/%
0r5
0*6
156
0}5
0/5
015
065
0[5
0]5
0(*
0R(
1D/
1C/
0)/
0U-
0i$
0f#
0~5
0C6
1O6
0+6
0e5
1L*
1M*
0'*
0Q(
0*/
0V-
10%
1/%
0h$
0e#
0,6
0P6
1_6
0E6
0)5
0&*
0P(
0+/
0W-
0g$
0d#
0F6
1#9
0`6
1h6
0R6
0{4
0}4
0%*
0O(
0,/
0X-
0f$
0c#
0S6
0i6
1w6
0a6
066
086
0<6
0>6
0$*
0N(
0-/
0Y-
0e$
0b#
0b6
0x6
1&7
0j6
0j4
0l4
0o4
0T6
0X6
0#*
0M(
0./
0Z-
0d$
0a#
0k6
0'7
107
0y6
0V4
0Y4
0^4
0`4
0c4
0"*
0L(
0//
0[-
0c$
0`#
0z6
017
197
0(7
0G4
0I4
0M4
0O4
0o6
0r6
0!*
0K(
00/
0\-
0b$
0_#
0)7
0:7
1F7
027
0:4
0@4
0B4
0!7
0~)
0J(
01/
0]-
0a$
0^#
037
0G7
1O7
0;7
0*4
0/4
024
044
0*7
0})
0I(
02/
0^-
0`$
0]#
0<7
0P7
1X7
0H7
0}3
0#4
0|)
0H(
03/
0_-
0_$
0\#
0I7
0Y7
1e7
0Q7
0q3
0>7
0{)
0G(
04/
0`-
0^$
0[#
0R7
0f7
1n7
0Z7
0_3
0a3
0z)
0F(
05/
0a-
0]$
0Z#
0[7
0o7
1|7
0g7
0Y3
0y)
0E(
06/
0b-
0\$
0Y#
0h7
1$9
0}7
1+8
0q7
0G3
0^7
0x)
0D(
07/
0c-
0[$
0X#
0r7
0,8
158
0~7
063
083
0=3
0w)
0C(
08/
0d-
0Z$
0W#
0!8
068
1?8
0-8
0+3
0t7
0v)
0B(
09/
0e-
0Y$
0V#
0.8
1'9
0@8
1I8
078
0~2
0#3
0"8
0u)
0A(
0:/
0f-
0X$
0U#
088
1"9
0J8
1R8
0B8
0v2
0/8
0t)
0@(
0;/
0g-
0W$
0T#
0C8
0S8
1\8
0K8
0a2
098
0s)
0?(
0</
0h-
0V$
0S#
0L8
0]8
1h8
0T8
0X2
0[2
0r)
0>(
0=/
0i-
0U$
0R#
0U8
0i8
1s8
0^8
0G2
0q)
0=(
0>/
0j-
0T$
0Q#
0_8
1*9
0t8
1l;
0j8
072
0<2
0V8
0p)
0<(
0?/
0k-
0S$
0P#
0k8
0u8
0)2
0-2
0`8
0o)
0;(
0@/
0l-
0R$
0O#
0v8
0|1
0!2
0$2
0n)
0:(
0A/
0m-
0Q$
0N#
0m)
09(
0B/
0P$
0M#
0l)
0O$
#240000
0"
0@%
0c/
0Q*
0d/
#280000
1"
1@%
1c/
1Q*
1d/
1y0
1(1
0L;
0K;
1J;
0g9
0x/
1z/
1+0
1a9
0e9
12:
13:
04:
1g9
1-0
1i4
1{/
0y/
1#.
0".
0!.
1+,
1,,
1c0
0c9
0~/
0d0
0g9
1j9
1S9
130
0:0
1))
0*)
0+)
15'
14'
0q*
1p*
1o*
0K#
0J#
1I#
1)"
1("
0;0
140
1k9
0o9
1p9
0c0
0e0
0V%
1W%
1X%
1=
1<
0;
0f0
1g0
0o;
1?1
0!9
0s9
0n;
0x0
1>1
0H1
1I1
0b1
1c1
1m1
0M5
1N5
0W5
1X5
0d5
1o5
0{5
1|5
0)6
1*6
056
1C6
0O6
1P6
0_6
1`6
0h6
1i6
0w6
1x6
0&7
1'7
007
117
097
1:7
0F7
1G7
0O7
1P7
0X7
1Y7
0e7
1f7
0n7
1o7
0|7
1}7
0+8
1,8
058
168
0?8
1@8
0I8
1J8
0R8
1S8
0\8
1]8
0h8
1i8
0s8
1t8
0q9
0J:
0u9
0g1
0@1
1A1
0f1
0t9
1q;
1r;
1p0
1r0
1B1
0&1
071
0t8
1J:
0i8
0]8
0S8
0J8
0@8
068
0,8
0}7
0o7
0f7
0Y7
0P7
0G7
0:7
017
0'7
0x6
0i6
0`6
0P6
0C6
0*6
0|5
0o5
0X5
0N5
0c1
0I1
0?1
0$/
0#/
1%/
0r;
1@1
0A1
1%9
0,*
0-*
1+*
0D/
0C/
0O-
1m-
1l-
1k-
1j-
1i-
1h-
1g-
1f-
1e-
1d-
1c-
1b-
1a-
1`-
1_-
1^-
1]-
1\-
1[-
1Z-
1Y-
1X-
1W-
1V-
1U-
1T-
1S-
1R-
1Q-
1P-
0q;
0n$
0m$
1l$
1M-
1E/
1&9
0p0
0r0
0B1
0L*
0M*
0W(
19(
1:(
1;(
1<(
1=(
1>(
1?(
1@(
1A(
1B(
1C(
1D(
1E(
1F(
1G(
1H(
1I(
1J(
1K(
1L(
1M(
1N(
1O(
1P(
1Q(
1R(
1S(
1T(
1U(
1V(
0%/
0Q-
0R-
0S-
0T-
0U-
0V-
0W-
0X-
0Y-
0Z-
0[-
0\-
0]-
0^-
0_-
0`-
0a-
0b-
0c-
0d-
0e-
0f-
0g-
0h-
0i-
0j-
0k-
0l-
0m-
18(
1K*
00%
0/%
0k#
1j#
1i#
1h#
1g#
1f#
1e#
1d#
1c#
1b#
1a#
1`#
1_#
1^#
1]#
1\#
1[#
1Z#
1Y#
1X#
1W#
1V#
1U#
1T#
1S#
1R#
1Q#
1P#
1O#
1N#
1M#
0M-
1(9
0+*
0U(
0T(
0S(
0R(
0Q(
0P(
0O(
0N(
0M(
0L(
0K(
0J(
0I(
0H(
0G(
0F(
0E(
0D(
0C(
0B(
0A(
0@(
0?(
0>(
0=(
0<(
0;(
0:(
09(
1L#
1.%
08(
0l$
0i#
0h#
0g#
0f#
0e#
0d#
0c#
0b#
0a#
0`#
0_#
0^#
0]#
0\#
0[#
0Z#
0Y#
0X#
0W#
0V#
0U#
0T#
0S#
0R#
0Q#
0P#
0O#
0N#
0M#
0E/
0L#
0K*
0.%
#320000
0"
0@%
0c/
0Q*
0d/
#360000
1"
1@%
1c/
1Q*
1d/
1L;
0u/
0+0
1.0
0a9
1b9
1c9
1d9
1/0
1U4
0-0
0i4
1v/
1!.
0w/
0S9
129
030
1[0
1+)
1K#
1\0
040
0|/
1'0
0(0
1p;
1x0
1n1
1!9
1?1
1A1
0%9
0@1
1f1
1g1
1q;
1&1
0&9
1p0
1r0
1B1
1%/
1#/
0(9
1+*
1-*
1C/
1n$
1l$
1E/
1M*
1K*
10%
1.%
#400000
0"
0@%
0c/
0Q*
0d/
#440000
1"
1@%
1c/
1Q*
1d/
1q0
1'1
0L;
1K;
1L0
1q/
1s/
1u/
1x/
0z/
1+0
060
1C9
1a9
0c9
1f9
1)1
1t0
1=:
1@:
0B:
1u0
1*1
1g9
1D9
070
1i4
0{/
1y/
0v/
1t/
1-0
0r/
1M0
1".
0!.
1k,
1m,
111
0i1
1W0
0[0
1m0
0t0
0u0
0)1
0*1
0g9
1S9
1{0
0E1
1d0
1E9
0k9
1*)
0+)
1u'
1s'
0!+
1}*
1z*
0K#
1J#
1i"
1g"
1e0
1o9
0p9
0F1
1n0
0\0
1X0
0j1
121
0d%
1f%
1i%
1N
1K
0I
131
0l1
0k1
0,;
1w0
0G1
1o;
1f0
0g0
1n;
0?1
031
1l1
0m1
0!9
1q9
1A.
0g1
1@1
0A1
0f1
1%9
1h0
0x0
131
0>1
1I1
1a1
1c1
1m1
1x1
1(2
152
1D2
1R2
1n2
1|2
1*3
1D3
1O3
1]3
1l3
1w3
1(4
194
1F4
1T4
1h4
1#5
1.5
1<5
1L5
1N5
1X5
1o5
1p5
1|5
1*6
1C6
1D6
1P6
1Q6
1`6
1i6
1x6
1'7
117
1:7
1G7
1P7
1Y7
1f7
1o7
1p7
1}7
1,8
168
1@8
1A8
1J8
1S8
1]8
1i8
1t8
0l;
1r9
1K)
0C.
1c.
0a.
0N-
0q;
1.$
1!9
1=1
0q9
1&9
0p0
0r0
0B1
0&1
0I)
1i)
0k)
0X(
1O-
0#/
1N-
0%/
0,$
0N$
1L$
0l#
1(9
1>1
1f1
1g1
1W(
0-*
1X(
0+*
1m-
1l-
1k-
1j-
1i-
1h-
1g-
1f-
1e-
1d-
1c-
1b-
1a-
1`-
1_-
1^-
1]-
1\-
1[-
1Z-
1Y-
1X-
1W-
1V-
1U-
1T-
1S-
1R-
1Q-
0P-
0C/
1l#
1k#
0n$
0l$
0E/
1&1
19(
1:(
1;(
1<(
1=(
1>(
1?(
1@(
1A(
1B(
1C(
1D(
1E(
1F(
1G(
1H(
1I(
1J(
1K(
1L(
1M(
1N(
1O(
1P(
1Q(
1R(
1S(
1T(
1U(
0V(
0M*
0O-
1#/
0K*
0j#
1i#
1h#
1g#
1f#
1e#
1d#
1c#
1b#
1a#
1`#
1_#
1^#
1]#
1\#
1[#
1Z#
1Y#
1X#
1W#
1V#
1U#
1T#
1S#
1R#
1Q#
1P#
1O#
1N#
1M#
00%
0W(
1-*
0.%
1C/
1P-
0k#
1n$
1M*
1V(
10%
1j#
#480000
0"
0@%
0c/
0Q*
0d/
#520000
1"
1@%
1c/
1Q*
1d/
1%1
1L;
1e/
1n/
0s/
0u/
0x/
0+0
0.0
010
160
099
0C9
0a9
0b9
1c9
1e9
0f9
0h9
1l9
1C:
1F:
1G:
1H:
1m9
0i9
0j9
0d9
0D9
0:9
170
020
0/0
0U4
0i4
0y/
1v/
0t/
0-0
1_9
1k9
1!.
1--
1%0
0*0
0w0
0n9
0m0
1)1
191
0c9
0S9
029
1I0
0W0
069
1N0
0{0
1!1
101
1E1
1Q1
1r1
1#2
122
1'3
103
1K3
1s3
1>4
1Q4
1s4
1y4
1'5
195
1T5
1k5
1@6
1e6
1,7
157
1L7
1U7
1k7
118
1<8
1E8
1N8
1Y8
0!0
0<9
0}/
0E9
1+)
17(
1'+
1&+
1%+
1"+
1K#
1+#
1F1
1:1
1*1
0n0
1|/
190
0I0
1x0
0>1
1H1
0X0
1)9
1l%
1m%
1n%
1q%
1p-
1V
1S
1R
1Q
1+9
0I1
1b1
0'0
1(0
1+1
1;1
1G1
1\(
0u-
0~-
0c.
0v-
1z-
1}-
1c
1>1
1<1
0l1
0m1
1,;
0p;
0c1
1M5
0`(
0h(
0i)
0a(
1e(
1i(
0P-
0\
12%
01%
0L$
0$
1!
0N5
1W5
0h0
0a1
0x1
0(2
052
0D2
0R2
0n2
0|2
0*3
0D3
0O3
0]3
0l3
0w3
0(4
094
0F4
0T4
0h4
0#5
0.5
0<5
0L5
1O5
1Y5
0p5
1q5
1}5
1+6
0D6
1E6
0Q6
1R6
1a6
1j6
1y6
1(7
127
1;7
1H7
1Q7
1Z7
1g7
0p7
1q7
1~7
1-8
178
0A8
1B8
1K8
1T8
1^8
1j8
1u8
0n1
0=1
1q9
0r9
1?1
0V(
1C.
0Q-
0j#
0@1
1A1
1s9
0>1
0!9
1v8
1k8
1_8
1U8
1L8
1C8
0*9
188
1.8
1!8
1r7
1h7
1[7
1R7
1I7
0'9
1<7
137
0(9
1)7
1z6
0"9
1k6
1b6
1S6
0&9
1F6
1,6
0#9
1~5
0)9
1r5
1Z5
0$9
1P5
0%9
0X5
1d5
0O5
1I)
0U(
0R-
1a.
0N-
1b.
1P-
1q;
1,$
0i#
0P5
0o5
1{5
0Y5
1=5
1?5
1Q5
1/5
115
165
1[5
1]5
1e5
1)5
1{4
1}4
166
186
1<6
1>6
1j4
1l4
1o4
1T6
1X6
1V4
1Y4
1^4
1`4
1c4
1G4
1I4
1M4
1O4
1o6
1r6
1:4
1@4
1B4
1!7
1*4
1/4
124
144
1*7
1}3
1#4
1q3
1>7
1_3
1a3
1Y3
1G3
1^7
163
183
1=3
1+3
1t7
1~2
1#3
1"8
1v2
1/8
1a2
198
0+9
1X2
1[2
1G2
172
1<2
1V8
1)2
1-2
1`8
1|1
1!2
1$2
0g1
0?1
0f1
1t9
1u9
1p0
1r0
1B1
0T(
1k)
0X(
1j)
1V(
1%/
1O-
1B/
1A/
1@/
1?/
1>/
1=/
1</
1;/
1:/
19/
18/
17/
16/
15/
14/
13/
12/
11/
10/
1//
1./
1-/
1,/
1+/
1*/
1)/
1(/
0S-
0l#
1j#
0h#
1N$
1M$
171
1@1
0A1
0&1
0Z5
0|5
1)6
0q5
0=5
0?5
0Q5
1+*
1W(
1l)
1m)
1n)
1o)
1p)
1q)
1r)
1s)
1t)
1u)
1v)
1w)
1x)
1y)
1z)
1{)
1|)
1})
1~)
1!*
1"*
1#*
1$*
1%*
1&*
1'*
1(*
0S(
0(/
0T-
0#/
0P-
1$/
0q;
1l$
1i$
1h$
1g$
1f$
1e$
1d$
1c$
1b$
1a$
1`$
1_$
1^$
1]$
1\$
1[$
1Z$
1Y$
1X$
1W$
1V$
1U$
1T$
1S$
1R$
1Q$
1P$
1O$
1k#
0g#
1E/
0r5
0*6
156
0}5
0/5
015
065
0[5
0]5
0p0
0r0
0B1
0(*
0R(
0-*
0V(
1,*
1D/
0C/
0%/
0)/
0U-
1K*
0n$
1m$
0i$
0j#
0f#
0~5
0C6
1O6
0+6
0e5
1L*
0M*
0+*
0'*
0Q(
1.%
0*/
0V-
00%
1/%
0l$
0h$
0e#
0E/
0,6
0P6
1_6
0E6
0)5
0&*
0P(
0+/
0W-
0K*
0g$
0d#
0F6
1#9
0`6
1h6
0R6
0{4
0}4
0%*
0O(
0.%
0,/
0X-
0f$
0c#
0S6
0i6
1w6
0a6
066
086
0<6
0>6
0$*
0N(
0-/
0Y-
0e$
0b#
0b6
0x6
1&7
0j6
0j4
0l4
0o4
0T6
0X6
0#*
0M(
0./
0Z-
0d$
0a#
0k6
0'7
107
0y6
0V4
0Y4
0^4
0`4
0c4
0"*
0L(
0//
0[-
0c$
0`#
0z6
017
197
0(7
0G4
0I4
0M4
0O4
0o6
0r6
0!*
0K(
00/
0\-
0b$
0_#
0)7
0:7
1F7
027
0:4
0@4
0B4
0!7
0~)
0J(
01/
0]-
0a$
0^#
037
0G7
1O7
0;7
0*4
0/4
024
044
0*7
0})
0I(
02/
0^-
0`$
0]#
0<7
0P7
1X7
0H7
0}3
0#4
0|)
0H(
03/
0_-
0_$
0\#
0I7
0Y7
1e7
0Q7
0q3
0>7
0{)
0G(
04/
0`-
0^$
0[#
0R7
0f7
1n7
0Z7
0_3
0a3
0z)
0F(
05/
0a-
0]$
0Z#
0[7
0o7
1|7
0g7
0Y3
0y)
0E(
06/
0b-
0\$
0Y#
0h7
1$9
0}7
1+8
0q7
0G3
0^7
0x)
0D(
07/
0c-
0[$
0X#
0r7
0,8
158
0~7
063
083
0=3
0w)
0C(
08/
0d-
0Z$
0W#
0!8
068
1?8
0-8
0+3
0t7
0v)
0B(
09/
0e-
0Y$
0V#
0.8
1'9
0@8
1I8
078
0~2
0#3
0"8
0u)
0A(
0:/
0f-
0X$
0U#
088
1"9
0J8
1R8
0B8
0v2
0/8
0t)
0@(
0;/
0g-
0W$
0T#
0C8
0S8
1\8
0K8
0a2
098
0s)
0?(
0</
0h-
0V$
0S#
0L8
0]8
1h8
0T8
0X2
0[2
0r)
0>(
0=/
0i-
0U$
0R#
0U8
0i8
1s8
0^8
0G2
0q)
0=(
0>/
0j-
0T$
0Q#
0_8
1*9
0t8
1l;
0j8
072
0<2
0V8
0p)
0<(
0?/
0k-
0S$
0P#
0k8
0u8
0)2
0-2
0`8
0o)
0;(
0@/
0l-
0R$
0O#
0v8
0|1
0!2
0$2
0n)
0:(
0A/
0m-
0Q$
0N#
0m)
09(
0B/
0P$
0M#
0l)
0O$
#560000
0"
0@%
0c/
0Q*
0d/
#600000
1"
1@%
1c/
1Q*
1d/
0L;
0K;
0J;
1I;
1F9
0k9
1g9
1m/
0L0
0e/
060
1P0
1a9
1c9
0e9
0g9
070
0F9
1k9
0M0
1"0
1G9
1$.
0#.
0".
0!.
1R0
1O0
1"1
1R1
1s1
1&2
132
1(3
113
1M3
1u3
1?4
1R4
1t4
1z4
1(5
1:5
1U5
1m5
1A6
1f6
1-7
167
1M7
1V7
1l7
128
1=8
1F8
1O8
1Z8
0G9
0N0
1{0
0!1
001
0E1
0Q1
0r1
0#2
022
0'3
003
0K3
0s3
0>4
0Q4
0s4
0y4
0'5
095
0T5
0k5
0@6
0e6
0,7
057
0L7
0U7
0k7
018
0<8
0E8
0N8
0Y8
1()
0))
0*)
0+)
0K#
0J#
0I#
1H#
0Z8
0O8
0F8
0=8
028
0l7
0V7
0M7
067
0-7
0f6
0A6
0m5
0U5
0:5
0(5
0z4
0t4
0R4
0?4
0u3
0M3
013
0(3
032
0&2
0s1
0R1
0F1
011
0"1
0O0
1#1
1,1
021
0G1
0x0
1>1
0H1
031
1l1
1=1
0q9
121
131
0l1
0s9
0>1
1H1
1!9
0=1
1q9
1I1
0b1
1?1
0C.
0A.
1B.
1A1
1c1
0M5
1J1
1s9
1>1
0H1
1g1
0I1
1b1
0?1
0@1
1f1
0t9
0u9
0!9
1=1
0q9
0I)
0K)
1J)
1A.
0O-
1N-
1P-
1q;
0.$
1-$
0,$
0s9
0>1
1H1
071
0g1
0A1
0c1
1M5
0J1
1&1
1I1
0b1
1?1
1@1
0f1
1t9
1u9
1)0
0e1
1N5
0W5
1d1
1p0
1r0
1B1
1K)
0W(
1X(
1V(
1%/
1Q-
1O-
1#/
0P-
0$/
0N-
0q;
1.$
1l#
0k#
1j#
1K1
1X5
0d5
1O5
180
1V0
1Z0
171
1A1
1c1
0M5
1J1
0)0
0N5
1W5
0d1
0p0
0r0
0B1
0&1
0I1
1b1
0?1
0t9
0u9
1+*
1U(
1W(
1-*
0V(
0,*
0X(
0O-
0#/
0D/
1C/
0%/
0Q-
1P-
1$/
1&/
1R-
1n$
0m$
1l$
0l#
1k#
0j#
1i#
1E/
071
0A1
0c1
1M5
0J1
0K1
0X5
1d5
0O5
080
0V0
0Z0
1)0
1N5
0W5
1d1
1p0
1r0
1B1
1P5
1o5
0{5
1Y5
1N1
1S1
1U1
1\1
0W(
0-*
0L*
1M*
0+*
0U(
1V(
1,*
1**
1T(
1'/
1S-
1D/
0C/
1%/
1Q-
0&/
0R-
0P-
0$/
1K*
0k#
1j#
0i#
1h#
0n$
1m$
0l$
1k$
10%
0/%
0E/
1Z5
0$9
1|5
0)6
1q5
1=5
1?5
1Q5
1K1
1X5
0d5
1O5
180
1V0
1Z0
0P5
0o5
1{5
0Y5
0N1
0S1
0U1
0\1
0)0
0N5
1W5
0d1
0p0
0r0
0B1
1)*
1S(
1L*
0M*
1+*
1U(
0**
0T(
0V(
0,*
1.%
0D/
0%/
0Q-
0'/
0S-
1&/
1R-
1(/
1T-
0K*
0m$
1l$
0k$
1j$
0j#
1i#
0h#
1g#
00%
1/%
0K1
1e1
0X5
1d5
0O5
080
0V0
0Z0
0Z5
0|5
1)6
0q5
0=5
0?5
0Q5
1P5
1o5
0{5
1Y5
1N1
1S1
1U1
1\1
1r5
1*6
056
1}5
1/5
115
165
1[5
1]5
0L*
0+*
0U(
0)*
0S(
1**
1T(
1(*
1R(
0.%
1)/
1U-
1'/
1S-
0(/
0T-
0&/
0R-
0/%
0l$
1k$
0j$
1i$
0i#
1h#
0g#
1f#
1~5
1C6
0O6
1+6
1e5
1Z5
1|5
0)6
1q5
1=5
1?5
1Q5
0r5
0*6
156
0}5
0/5
015
065
0[5
0]5
0P5
0o5
1{5
0Y5
1%9
0N1
0S1
0U1
0\1
1'*
1Q(
1)*
1S(
0(*
0R(
0**
0T(
0'/
0S-
0)/
0U-
1(/
1T-
1*/
1V-
0k$
1j$
0i$
1h$
0h#
1g#
0f#
1e#
1&9
0Z5
0|5
1)6
0q5
0=5
0?5
0Q5
0~5
0C6
1O6
0+6
0e5
1r5
1*6
056
1}5
1/5
115
165
1[5
1]5
1,6
0#9
1P6
0_6
1E6
1)5
0)*
0S(
0'*
0Q(
1(*
1R(
1&*
1P(
1+/
1W-
1)/
1U-
0*/
0V-
0(/
0T-
0j$
1i$
0h$
1g$
0g#
1f#
0e#
1d#
1F6
1`6
0h6
1R6
1{4
1}4
1~5
1C6
0O6
1+6
1e5
0,6
0P6
1_6
0E6
0)5
0r5
1$9
0*6
156
0}5
0/5
015
065
0[5
0]5
1%*
1O(
1'*
1Q(
0&*
0P(
0(*
0R(
0)/
0U-
0+/
0W-
1*/
1V-
1,/
1X-
0i$
1h$
0g$
1f$
0f#
1e#
0d#
1c#
0~5
0C6
1O6
0+6
1(9
0e5
0F6
0`6
1h6
0R6
0{4
0}4
1,6
1P6
0_6
1E6
1)5
1S6
0&9
1i6
0w6
1a6
166
186
1<6
1>6
0'*
0Q(
0%*
0O(
1&*
1P(
1$*
1N(
1-/
1Y-
1+/
1W-
0,/
0X-
0*/
0V-
0h$
1g$
0f$
1e$
0e#
1d#
0c#
1b#
1b6
1x6
0&7
1j6
0(9
1j4
1l4
1o4
1T6
1X6
1F6
1`6
0h6
1R6
1{4
1}4
0S6
0i6
1w6
0a6
066
086
0<6
0>6
1)9
0,6
0P6
1_6
0E6
0)5
1#*
1M(
1%*
1O(
0$*
0N(
0&*
0P(
0+/
0W-
0-/
0Y-
1,/
1X-
1./
1Z-
0g$
1f$
0e$
1d$
0d#
1c#
0b#
1a#
0F6
1#9
0`6
1h6
0R6
0{4
0}4
0b6
0x6
1&7
0j6
0j4
0l4
0o4
0T6
0X6
1S6
1i6
0w6
1a6
166
186
1<6
1>6
0)9
1k6
1'7
007
1y6
1V4
1Y4
1^4
1`4
1c4
0%*
0O(
0#*
0M(
1$*
1N(
1"*
1L(
1//
1[-
1-/
1Y-
0./
0Z-
0,/
0X-
0f$
1e$
0d$
1c$
0c#
1b#
0a#
1`#
1z6
0"9
117
097
1(7
1G4
1I4
1M4
1O4
1o6
1r6
1b6
1x6
0&7
1j6
1j4
1l4
1o4
1T6
1X6
0k6
0'7
107
0y6
0V4
0Y4
0^4
0`4
0c4
0S6
0i6
1w6
0a6
066
086
0<6
0>6
1!*
1K(
1#*
1M(
0"*
0L(
0$*
0N(
0-/
0Y-
0//
0[-
1./
1Z-
10/
1\-
0e$
1d$
0c$
1b$
0b#
1a#
0`#
1_#
0b6
0x6
1&7
0j6
0j4
0l4
0o4
0T6
0X6
0z6
017
197
0(7
0G4
0I4
0M4
0O4
0o6
0r6
1k6
1'7
007
1y6
1V4
1Y4
1^4
1`4
1c4
1)7
1:7
0F7
127
1:4
1@4
1B4
1!7
0#*
0M(
0!*
0K(
1"*
1L(
1~)
1J(
11/
1]-
1//
1[-
00/
0\-
0./
0Z-
0d$
1c$
0b$
1a$
0a#
1`#
0_#
1^#
137
1G7
0O7
1;7
1*4
1/4
124
144
1*7
1z6
117
097
1(7
1G4
1I4
1M4
1O4
1o6
1r6
0)7
0:7
1F7
027
0:4
0@4
0B4
0!7
0k6
1&9
0'7
107
0y6
0V4
0Y4
0^4
0`4
0c4
1})
1I(
1!*
1K(
0~)
0J(
0"*
0L(
0//
0[-
01/
0]-
10/
1\-
12/
1^-
0c$
1b$
0a$
1`$
0`#
1_#
0^#
1]#
0z6
017
197
0(7
0G4
0I4
0M4
0O4
0o6
0r6
037
1(9
0G7
1O7
0;7
0*4
0/4
024
044
0*7
1)7
1:7
0F7
127
1:4
1@4
1B4
1!7
1<7
1P7
0X7
1H7
1}3
1#4
0!*
0K(
0})
0I(
1~)
1J(
1|)
1H(
13/
1_-
11/
1]-
02/
0^-
00/
0\-
0b$
1a$
0`$
1_$
0_#
1^#
0]#
1\#
1I7
0'9
1Y7
0e7
1Q7
1q3
1>7
137
0(9
1G7
0O7
1;7
1*4
1/4
124
144
1*7
0<7
0P7
1X7
0H7
1)9
0}3
0#4
0)7
1"9
0:7
1F7
027
0:4
0@4
0B4
0!7
1{)
1G(
1})
1I(
0|)
0H(
0~)
0J(
01/
0]-
03/
0_-
12/
1^-
14/
1`-
0a$
1`$
0_$
1^$
0^#
1]#
0\#
1[#
037
0G7
1O7
0;7
0*4
0/4
024
044
0*7
1+9
0I7
1'9
0Y7
1e7
0Q7
0q3
0>7
1<7
1P7
0X7
1H7
0)9
1}3
1#4
1R7
0"9
1f7
0n7
1Z7
1_3
1a3
0})
0I(
0{)
0G(
1|)
1H(
1z)
1F(
15/
1a-
13/
1_-
04/
0`-
02/
0^-
0`$
1_$
0^$
1]$
0]#
1\#
0[#
1Z#
1[7
0$9
1o7
0|7
1g7
1Y3
0+9
1I7
0'9
1Y7
0e7
1Q7
1q3
1>7
0R7
1"9
0f7
1n7
0Z7
1(9
0_3
0a3
1,9
0<7
0P7
1X7
0H7
0}3
0#4
1y)
1E(
1{)
1G(
0z)
0F(
0|)
0H(
03/
0_-
05/
0a-
14/
1`-
16/
1b-
0_$
1^$
0]$
1\$
0\#
1[#
0Z#
1Y#
0I7
1'9
0Y7
1e7
0Q7
0q3
0>7
0a9
1d9
1)9
0[7
0o7
1|7
0g7
0Y3
1R7
0"9
1f7
0n7
1Z7
1_3
1a3
0,9
1h7
1}7
0+8
1q7
0(9
1G3
1^7
0{)
0G(
0y)
0E(
1z)
1F(
1x)
1D(
17/
1c-
15/
1a-
06/
0b-
04/
0`-
0^$
1]$
0\$
1[$
0[#
1Z#
0Y#
1X#
0)9
1r7
0'9
1,8
058
1~7
163
183
1=3
1a9
0d9
1[7
1o7
0|7
1g7
1Y3
0h7
0}7
1+8
0q7
0G3
0^7
0R7
1"9
0f7
1n7
0Z7
0_3
0a3
1w)
1C(
1y)
1E(
0x)
0D(
0z)
0F(
05/
0a-
1y-
07/
0c-
16/
1b-
18/
1d-
0]$
1\$
0[$
1Z$
0Z#
1Y#
0X#
1W#
0[7
0o7
1|7
0g7
0Y3
0r7
0,8
158
0~7
063
083
0=3
1h7
1}7
0+8
1q7
1G3
1^7
1!8
168
0?8
1-8
1+3
1t7
0y)
0E(
1d(
0w)
0C(
1x)
1D(
1v)
1B(
19/
1e-
0y-
17/
1c-
08/
0d-
06/
0b-
0\$
1[$
0Z$
1Y$
0Y#
1X#
0W#
1V#
1_
1.8
1@8
0I8
178
1~2
1#3
1"8
1r7
1,8
058
1~7
163
183
1=3
0!8
068
1?8
0-8
0+3
0t7
0h7
1$9
0}7
1+8
0q7
0G3
0^7
1u)
1A(
0d(
1w)
1C(
0v)
0B(
0x)
0D(
07/
0c-
09/
0e-
18/
1d-
1:/
1f-
0[$
1Z$
0Y$
1X$
0X#
1W#
0V#
1U#
0_
0r7
0,8
158
0~7
063
083
0=3
0.8
0@8
1I8
078
0~2
0#3
0"8
1!8
168
0?8
1-8
1+3
1t7
188
0"9
1J8
0R8
1B8
1v2
1/8
0w)
0C(
0u)
0A(
1v)
1B(
1t)
1@(
1;/
1g-
19/
1e-
0:/
0f-
08/
0d-
0Z$
1Y$
0X$
1W$
0W#
1V#
0U#
1T#
1C8
0*9
1S8
0\8
1K8
1a2
198
1.8
1@8
0I8
178
1~2
1#3
1"8
088
1"9
0J8
1R8
0B8
0v2
0/8
0!8
068
1?8
0-8
0+3
0t7
1s)
1?(
1u)
1A(
0t)
0@(
0v)
0B(
09/
0e-
0;/
0g-
1:/
1f-
1</
1h-
0Y$
1X$
0W$
1V$
0V#
1U#
0T#
1S#
0.8
1'9
0@8
1I8
078
0~2
0#3
0"8
0C8
0S8
1\8
0K8
0a2
098
188
0"9
1J8
0R8
1B8
1v2
1/8
1L8
1]8
0h8
1T8
1X2
1[2
0u)
0A(
0s)
0?(
1t)
1@(
1r)
1>(
1=/
1i-
1;/
1g-
0</
0h-
0:/
0f-
0X$
1W$
0V$
1U$
0U#
1T#
0S#
1R#
1U8
1i8
0s8
1^8
1G2
1C8
1S8
0\8
1K8
1a2
198
0L8
0]8
1h8
0T8
0X2
0[2
088
1"9
0J8
1R8
0B8
1(9
0v2
0/8
1q)
1=(
1s)
1?(
0r)
0>(
0t)
0@(
0;/
0g-
0=/
0i-
1</
1h-
1>/
1j-
0W$
1V$
0U$
1T$
0T#
1S#
0R#
1Q#
1)9
0C8
0S8
1\8
0K8
0a2
098
0U8
0i8
1s8
0^8
0G2
1L8
1]8
0h8
1T8
1X2
1[2
1_8
1t8
0l;
1j8
172
1<2
1V8
0s)
0?(
0q)
0=(
1r)
1>(
1p)
1<(
1?/
1k-
1=/
1i-
0>/
0j-
0</
0h-
0V$
1U$
0T$
1S$
0S#
1R#
0Q#
1P#
1k8
1u8
1)2
1-2
1`8
1U8
1i8
0s8
1^8
1G2
0_8
0t8
1l;
0j8
072
0<2
0V8
0L8
0]8
1h8
0T8
0X2
0[2
1o)
1;(
1q)
1=(
0p)
0<(
0r)
0>(
0=/
0i-
0?/
0k-
1>/
1j-
1@/
1l-
0U$
1T$
0S$
1R$
0R#
1Q#
0P#
1O#
0U8
0i8
1s8
0^8
0G2
0k8
0u8
0)2
0-2
0`8
1_8
1t8
0l;
1j8
172
1<2
1V8
1v8
1|1
1!2
1$2
0q)
0=(
0o)
0;(
1p)
1<(
1n)
1:(
1A/
1m-
1?/
1k-
0@/
0l-
0>/
0j-
0T$
1S$
0R$
1Q$
0Q#
1P#
0O#
1N#
1k8
1u8
1)2
1-2
1`8
0v8
0|1
0!2
0$2
0_8
1*9
0t8
1l;
0j8
072
0<2
0V8
1m)
19(
1o)
1;(
0n)
0:(
0p)
0<(
0?/
0k-
0A/
0m-
1@/
1l-
1B/
0S$
1R$
0Q$
1P$
0P#
1O#
0N#
1M#
0k8
0u8
1+9
0)2
0-2
0`8
1v8
1|1
1!2
1$2
0o)
0;(
0m)
09(
1n)
1:(
1l)
1A/
1m-
0B/
0@/
0l-
0R$
1Q$
0P$
1O$
0O#
1N#
0M#
0v8
1,9
0|1
0!2
0$2
1m)
19(
0l)
0n)
0:(
0A/
0m-
1B/
0Q$
1P$
0O$
0N#
1M#
0a9
1d9
0m)
09(
1l)
0B/
0P$
1O$
0M#
0l)
1y-
0O$
1d(
1_
#640000
0"
0@%
0c/
0Q*
0d/
#680000
1"
1@%
1c/
1Q*
1d/
1K;
0l/
0m/
0n/
1C9
1b9
0c9
1f9
1g9
0d9
1D9
0_9
0"0
1$0
1".
1Q0
0R0
0%0
0`0
0+1
0;1
1`9
1E9
0k9
1i9
1*)
1J#
0m9
1a9
1l1
1m1
0,;
0<1
0e0
0)9
0,1
0#1
1o-
0p-
021
0+9
0f0
1g0
1!9
1](
0\(
1t-
0z-
0}-
1d
0c
1f1
1g1
0n;
0,9
0l1
1_(
0e(
0i(
0B.
0b.
0a.
1N-
1[
0!
02%
0!9
1d9
0i9
1m9
031
0=1
1>1
0H1
1I1
0b1
1c1
0m1
0M5
1N5
0W5
1X5
0d5
1o5
0{5
1|5
0)6
1*6
056
1C6
0O6
1P6
0_6
1`6
0h6
1i6
0w6
1x6
0&7
1'7
007
117
097
1:7
0F7
1G7
0O7
1P7
0X7
1Y7
0e7
1f7
0n7
1o7
0|7
1}7
0+8
1,8
058
168
0?8
1@8
0I8
1J8
0R8
1S8
0\8
1]8
0h8
1i8
0s8
1t8
1q9
0J:
1&1
0J)
0j)
0k)
1X(
1#/
0A.
1r;
0-$
0N$
0M$
1l#
1s9
1u8
0t8
1J:
1j8
0i8
1^8
0]8
1T8
0S8
1K8
0J8
1B8
0@8
178
068
1-8
0,8
1~7
0}7
1q7
0o7
1g7
0f7
1Z7
0Y7
1Q7
0P7
1H7
0G7
1;7
0:7
127
017
1(7
0'7
1y6
0x6
1j6
0i6
1a6
0`6
1R6
0P6
1E6
0C6
1+6
0*6
1}5
0|5
1q5
0o5
1Y5
0X5
1O5
0N5
1d1
0c1
1J1
0I1
1?1
0>1
0q9
0f1
0g1
1-*
0K)
0N-
0y-
1C/
0r;
1n$
0.$
0&1
0s9
0?1
1A1
0J1
1)0
0d1
1K1
0e1
0O5
1P5
0Y5
1Z5
0q5
1r5
0}5
1~5
0+6
1,6
0E6
1F6
0#9
0R6
1S6
0a6
1b6
0j6
1k6
0&9
0y6
1z6
0(7
1)7
027
137
0(9
0;7
1<7
0H7
1I7
0Q7
1R7
0Z7
1[7
0g7
1h7
0$9
0q7
1r7
0~7
1!8
0-8
1.8
0'9
078
188
0"9
0B8
1C8
0K8
1L8
0T8
1U8
0^8
1_8
0*9
0j8
1k8
0u8
1v8
0@1
0%9
1t9
1u9
0X(
0d(
1M*
1O-
1m-
1l-
1k-
1j-
1i-
1h-
1g-
1f-
1e-
1d-
1c-
1b-
1a-
1`-
1_-
1^-
1]-
1\-
1[-
1Z-
1Y-
1X-
1W-
1V-
1U-
1T-
1S-
1R-
1Q-
1P-
0#/
1q;
0l#
0_
10%
1M-
171
0v8
1|1
1!2
1$2
0k8
1)2
1-2
1`8
0_8
172
1<2
1V8
0U8
1G2
0L8
1X2
1[2
0C8
1*9
1a2
198
088
1v2
1/8
0.8
1~2
1#3
1"8
0!8
1+3
1t7
0r7
163
183
1=3
0h7
1G3
1^7
0[7
1Y3
0R7
1_3
1a3
0I7
1'9
1q3
1>7
0<7
1}3
1#4
037
1*4
1/4
124
144
1*7
0)7
1:4
1@4
1B4
1!7
0z6
1"9
1G4
1I4
1M4
1O4
1o6
1r6
0k6
1V4
1Y4
1^4
1`4
1c4
0b6
1j4
1l4
1o4
1T6
1X6
0S6
166
186
1<6
1>6
0F6
1{4
1}4
0,6
1#9
1)5
0~5
1e5
0r5
1/5
115
165
1[5
1]5
0Z5
1$9
1=5
1?5
1Q5
0P5
1N1
1S1
1U1
1\1
0K1
180
1V0
1Z0
0)0
1e1
1p0
1r0
1B1
0A1
1@1
0t9
0u9
1W(
19(
1:(
1;(
1<(
1=(
1>(
1?(
1@(
1A(
1B(
1C(
1D(
1E(
1F(
1G(
1H(
1I(
1J(
1K(
1L(
1M(
1N(
1O(
1P(
1Q(
1R(
1S(
1T(
1U(
1V(
0-*
0C/
0O-
0P-
1%/
0Q-
1&/
0R-
1'/
0S-
1(/
0T-
1)/
0U-
1*/
0V-
1+/
0W-
1,/
0X-
1-/
0Y-
1./
0Z-
1//
0[-
10/
0\-
11/
0]-
12/
0^-
13/
0_-
14/
0`-
15/
0a-
16/
0b-
17/
0c-
18/
0d-
19/
0e-
1:/
0f-
1;/
0g-
1</
0h-
1=/
0i-
1>/
0j-
1?/
0k-
1@/
0l-
1A/
0m-
1B/
1$/
0q;
18(
1k#
1j#
1i#
1h#
1g#
1f#
1e#
1d#
1c#
1b#
1a#
1`#
1_#
1^#
1]#
1\#
1[#
1Z#
1Y#
1X#
1W#
1V#
1U#
1T#
1S#
1R#
1Q#
1P#
1O#
1N#
1M#
0n$
0M-
071
0p0
0r0
0B1
1%9
080
0V0
0Z0
0N1
0S1
0U1
0\1
0=5
0?5
0Q5
0/5
015
065
0[5
0]5
0e5
0)5
0{4
0}4
066
086
0<6
0>6
0j4
0l4
0o4
0T6
0X6
0V4
0Y4
0^4
0`4
0c4
0G4
0I4
0M4
0O4
0o6
0r6
0:4
0@4
0B4
0!7
0*4
0/4
024
044
0*7
0}3
0#4
0q3
0>7
0_3
0a3
0Y3
0G3
0^7
063
083
0=3
0+3
0t7
0~2
0#3
0"8
0v2
0/8
0a2
098
0X2
0[2
0G2
072
0<2
0V8
0)2
0-2
0`8
0|1
0!2
0$2
0M*
0W(
0V(
1+*
0U(
1**
0T(
1)*
0S(
1(*
0R(
1'*
0Q(
1&*
0P(
1%*
0O(
1$*
0N(
1#*
0M(
1"*
0L(
1!*
0K(
1~)
0J(
1})
0I(
1|)
0H(
1{)
0G(
1z)
0F(
1y)
0E(
1x)
0D(
1w)
0C(
1v)
0B(
1u)
0A(
1t)
0@(
1s)
0?(
1r)
0>(
1q)
0=(
1p)
0<(
1o)
0;(
1n)
0:(
1m)
09(
1l)
1,*
1L#
1D/
0B/
0A/
0@/
0?/
0>/
0=/
0</
0;/
0:/
09/
08/
07/
06/
05/
04/
03/
02/
01/
00/
0//
0./
0-/
0,/
0+/
0*/
0)/
0(/
0'/
0&/
0%/
0$/
08(
00%
0k#
0j#
0i#
0h#
0g#
0f#
0e#
0d#
0c#
0b#
0a#
0`#
0_#
0^#
0]#
0\#
0[#
0Z#
0Y#
0X#
0W#
0V#
0U#
0T#
0S#
0R#
0Q#
0P#
0O#
0N#
0M#
1m$
1l$
1k$
1j$
1i$
1h$
1g$
1f$
1e$
1d$
1c$
1b$
1a$
1`$
1_$
1^$
1]$
1\$
1[$
1Z$
1Y$
1X$
1W$
1V$
1U$
1T$
1S$
1R$
1Q$
1P$
1O$
1E/
1&9
1L*
0l)
0m)
0n)
0o)
0p)
0q)
0r)
0s)
0t)
0u)
0v)
0w)
0x)
0y)
0z)
0{)
0|)
0})
0~)
0!*
0"*
0#*
0$*
0%*
0&*
0'*
0(*
0)*
0**
0+*
0,*
0L#
0D/
1K*
1/%
0m$
0l$
0k$
0j$
0i$
0h$
0g$
0f$
0e$
0d$
0c$
0b$
0a$
0`$
0_$
0^$
0]$
0\$
0[$
0Z$
0Y$
0X$
0W$
0V$
0U$
0T$
0S$
0R$
0Q$
0P$
0O$
0E/
1(9
0L*
1.%
0K*
0/%
0.%
#720000
0"
0@%
0c/
0Q*
0d/
#760000
1"
1@%
1c/
1Q*
1d/
1L;
0K;
1m/
1x/
0P0
1c9
0f9
0g9
1y/
1"0
0".
1!.
0c9
1f9
0*)
1+)
1K#
0J#
1g9
#800000
0"
0@%
0c/
0Q*
0d/
#840000
1"
1@%
1c/
1Q*
1d/
1K;
1l/
0m/
1u/
0x/
0C9
0b9
1c9
1e9
0f9
1h9
1i9
0d9
0D9
0y/
0v/
0"0
0$0
1".
0&0
1*0
0`9
1n9
0a9
0c9
0E9
1k9
1*)
1J#
0|/
090
1I0
1e0
1J0
0(0
0g0
0o9
0o-
0](
1u-
1~-
0t-
1v-
0d
1`(
1h(
0_(
1a(
1\
11%
0[
1$
#880000
0"
0@%
0c/
0Q*
0d/
#920000
1"
1@%
1c/
1Q*
1d/
0L;
0K;
1J;
0g9
1P0
1a9
0e9
1g9
1#.
0".
0!.
1))
0*)
0+)
0K#
0J#
1I#
#960000
0"
0@%
0c/
0Q*
0d/
#1000000
