a. Транспортные и инерциональные задержки. Описание и особенности
Транспортная задержка — это время, необходимое для прохождения сигнала от входа до выхода устройства без учета изменений входного сигнала. Она описывает, как быстро устройство может реагировать на изменения.

Инерциональная задержка учитывает, что выход устройства может изменяться не мгновенно, а с некоторой задержкой, если изменения на входе превышают определенный порог. Это важно для защиты от ложных срабатываний при кратковременных изменениях сигнала.

b. Отличия триггера от защелки
Триггер — это элемент, который изменяет свое состояние на основе входного сигнала и тактового импульса. Он сохраняет состояние, пока не поступит новый тактовый импульс.

Защелка (или лatch) — это элемент, который изменяет свое состояние сразу при изменении входного сигнала, без необходимости в тактовом импульсе. Таким образом, триггеры работают синхронно, а защелки — асинхронно.

c. Синхронные и асинхронные схемы
Синхронные схемы используют тактовые сигналы для управления изменениями состояний. Все элементы схемы обновляют свои состояния в определенный момент времени.

Асинхронные схемы изменяют свои состояния немедленно при изменении входных сигналов, что может привести к гонкам и неопределенности.

d. Запрещенное состояние RS-latch
Запрещенное состояние RS-latch возникает, когда оба входа R и S равны 1. Это приводит к неопределенности, так как выходы Q и ¬Q становятся одинаковыми. Это состояние следует избегать в проектировании.

e. Описание на VHDL элементов памяти
При неполном условном операторе в VHDL синтезатор может создавать элементы памяти, так как он должен обеспечить возможность хранения значения, когда не выполняется ни одно из условий. Это связано с тем, что для обеспечения стабильности системы необходимо сохранить предыдущее состояние.

f. Виды описаний триггеров и защелок
Структурное описание — описывает элементы и их соединения.
Поведенческое описание — фокусируется на логике работы элемента, без указания на его структуру.
Табличное описание — использует таблицы истинности для определения выходных значений на основе входных.