Timing Analyzer report for lab1
Sun Feb  4 22:01:45 2024
Quartus Prime Version 23.4.0 Build 79 11/22/2023 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Delays: Final Snapshot
  4. Parallel Compilation
  5. SDC File List
  6. Clocks
  7. Timing Closure Summary
  8. Fmax Summary
  9. Setup Summary
 10. Hold Summary
 11. Recovery Summary
 12. Removal Summary
 13. Minimum Pulse Width Summary
 14. Metastability Summary Slow 900mV 100C Model
 15. Metastability Summary Slow 900mV -40C Model
 16. Metastability Summary Fast 900mV 100C Model
 17. Metastability Summary Fast 900mV -40C Model
 18. Board Trace Model Assignments
 19. Input Transition Times
 20. Signal Integrity Metrics (Slow 900mv 100c Model)
 21. Setup Transfers
 22. Hold Transfers
---- Setup Reports ----
     ---- clk Reports ----
           23. Command Info
           24. Summary of Paths
           25. Path #1: Setup slack is 0.902 
           26. Path #2: Setup slack is 0.964 
           27. Path #3: Setup slack is 0.967 
           28. Path #4: Setup slack is 0.968 
           29. Path #5: Setup slack is 0.969 
           30. Path #6: Setup slack is 0.980 
           31. Path #7: Setup slack is 0.981 
           32. Path #8: Setup slack is 0.989 
           33. Path #9: Setup slack is 0.994 
           34. Path #10: Setup slack is 1.001 
---- Hold Reports ----
     ---- clk Reports ----
           35. Command Info
           36. Summary of Paths
           37. Path #1: Hold slack is 0.021 
           38. Path #2: Hold slack is 0.022 
           39. Path #3: Hold slack is 0.022 
           40. Path #4: Hold slack is 0.023 
           41. Path #5: Hold slack is 0.023 
           42. Path #6: Hold slack is 0.023 
           43. Path #7: Hold slack is 0.024 
           44. Path #8: Hold slack is 0.024 
           45. Path #9: Hold slack is 0.025 
           46. Path #10: Hold slack is 0.028 
 47. Timing Analyzer Messages
---- Unconstrained Paths Reports ----
      48. Unconstrained Paths Summary
      49. Clock Status Summary
     ---- Setup Analysis Reports ----
           50. Unconstrained Input Ports
           51. Unconstrained Output Ports
     ---- Hold Analysis Reports ----
           52. Unconstrained Input Ports
           53. Unconstrained Output Ports
 54. Multicorner Timing Analysis Summary



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------+
; Timing Analyzer Summary                                                   ;
+-----------------------+---------------------------------------------------+
; Quartus Prime Version ; Version 23.4.0 Build 79 11/22/2023 SC Pro Edition ;
; Timing Analyzer       ; Timing Analyzer                                   ;
; Revision Name         ; lab1                                              ;
; Device Family         ; Arria 10                                          ;
; Device                ; 10AX115N2F45I1SG                                  ;
; Snapshot              ; final                                             ;
; Timing Models         ; Final                                             ;
; Power Models          ; Final                                             ;
; Device Status         ; Final                                             ;
; Rise/Fall Delays      ; Enabled                                           ;
+-----------------------+---------------------------------------------------+


+---------------------------------------------+
; Timing Delays: Final Snapshot               ;
+----------------------------------+----------+
; Snapshot                         ; final    ;
; Periphery block cell delays      ; Sign-off ;
; Core block cell delays           ; Sign-off ;
; Routing interconnect (IC) delays ; Sign-off ;
+----------------------------------+----------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 128    ;
; Maximum allowed            ; 2      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                             ;
+---------------+----------+--------+---------+----------+--------+--------------------------+-----------------+------------+
; SDC File Path ; Instance ; Entity ; Library ; Promoted ; Status ; Read at                  ; Processing Time ; SDC on RTL ;
+---------------+----------+--------+---------+----------+--------+--------------------------+-----------------+------------+
; SDC1.sdc      ;          ;        ;         ; No       ; OK     ; Sun Feb  4 22:01:44 2024 ; 00:00:00        ; No         ;
+---------------+----------+--------+---------+----------+--------+--------------------------+-----------------+------------+
Note: All paths for non-entity SDC files are reported relative to the project directory (/home/sfberrio/repos/lab1/srcs/pipe/).


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 6.000  ; 166.67 MHz ; 0.000 ; 3.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------------------------+
; Timing Closure Summary                                             ;
+------------------------------------------------------+-------------+
; Panel Name                                           ; Result Flag ;
+------------------------------------------------------+-------------+
; Timing Closure                                       ; Pass        ;
;   Setup Summary                                      ; Pass        ;
;   Hold Summary                                       ; Pass        ;
;   Recovery Summary                                   ; Not Found   ;
;   Removal Summary                                    ; Not Found   ;
;   Setup Data Delay Summary                           ; Not Found   ;
;   Recovery Data Delay Summary                        ; Not Found   ;
;   Minimum Pulse Width Summary                        ; Pass        ;
;   Max Skew Summary                                   ; Not Found   ;
;   Max Clock Skew Summary                             ; Not Found   ;
;   Net Delay Summary                                  ; Not Found   ;
;   Metastability Summary                              ; Pass        ;
;   Double Data Rate (DDR) Summary                     ; Not Found   ;
;   Transmitter Channel-to-Channel Skew (TCCS) Summary ; Not Found   ;
;   Receiver Input Skew Margin (RSKM) Summary          ; Not Found   ;
;   Design Assistant Summary                           ; Pass        ;
+------------------------------------------------------+-------------+


+------------------------------------------------------------------------------------+
; Fmax Summary                                                                       ;
+------------+-----------------+------------+------+---------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ; Worst-Case Operating Conditions ;
+------------+-----------------+------------+------+---------------------------------+
; 196.16 MHz ; 196.16 MHz      ; clk        ;      ; Slow 900mV -40C Model           ;
+------------+-----------------+------------+------+---------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Intel recommends that you always use clock constraints and other slack reports for sign-off analysis.
Delay Models:
Slow 900mV 100C Model
Slow 900mV -40C Model
Fast 900mV 100C Model
Fast 900mV -40C Model


+--------------------------------------------------------------------------------------+
; Setup Summary                                                                        ;
+-------+-------+---------------+--------------------+---------------------------------+
; Clock ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+-------+-------+---------------+--------------------+---------------------------------+
; clk   ; 0.902 ; 0.000         ; 0                  ; Slow 900mV -40C Model           ;
+-------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV -40C Model
Fast 900mV 100C Model
Fast 900mV -40C Model


+--------------------------------------------------------------------------------------+
; Hold Summary                                                                         ;
+-------+-------+---------------+--------------------+---------------------------------+
; Clock ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+-------+-------+---------------+--------------------+---------------------------------+
; clk   ; 0.021 ; 0.000         ; 0                  ; Fast 900mV -40C Model           ;
+-------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV -40C Model
Fast 900mV 100C Model
Fast 900mV -40C Model


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+---------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                       ;
+-------+-------+---------------+--------------------+------------+---------------------------------+
; Clock ; Slack ; End Point TNS ; Failing End Points ; Type       ; Worst-Case Operating Conditions ;
+-------+-------+---------------+--------------------+------------+---------------------------------+
; clk   ; 2.760 ; 0.000         ; 0                  ; High Pulse ; Slow 900mV -40C Model           ;
+-------+-------+---------------+--------------------+------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV -40C Model
Fast 900mV 100C Model
Fast 900mV -40C Model


-----------------------------------------------
; Metastability Summary Slow 900mV 100C Model ;
-----------------------------------------------
No synchronizer chains to report.


-----------------------------------------------
; Metastability Summary Slow 900mV -40C Model ;
-----------------------------------------------
No synchronizer chains to report.


-----------------------------------------------
; Metastability Summary Fast 900mV 100C Model ;
-----------------------------------------------
No synchronizer chains to report.


-----------------------------------------------
; Metastability Summary Fast 900mV -40C Model ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                          ;
+-----+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 900mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-----+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                    ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; clk        ; clk      ; 460      ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.902            ; Slow 900mV -40C Model           ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                     ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; clk        ; clk      ; 482      ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.021            ; Fast 900mV -40C Model           ;
+------------+----------+----------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 0.902 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||clk} -to_clock [get_clocks {clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {clk}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {clk} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV -40C Model
    Fast 900mV 100C Model
    Fast 900mV -40C Model


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                         ;
+-------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.902 ; Mult1|mult_0~_pl[0][0]_1 ; a1_out_r1[30] ; clk          ; clk         ; 6.000        ; -0.031     ; 3.768      ; Slow 900mV -40C Model           ;
; 0.964 ; Mult1|mult_0~_pl[0][0]_1 ; a1_out_r1[30] ; clk          ; clk         ; 6.000        ; -0.031     ; 3.706      ; Slow 900mV -40C Model           ;
; 0.967 ; Mult1|mult_0~_pl[0][0]_1 ; a1_out_r1[30] ; clk          ; clk         ; 6.000        ; -0.031     ; 3.703      ; Slow 900mV -40C Model           ;
; 0.968 ; Mult1|mult_0~_pl[0][0]_1 ; a1_out_r1[26] ; clk          ; clk         ; 6.000        ; -0.031     ; 3.727      ; Slow 900mV -40C Model           ;
; 0.969 ; Mult1|mult_0~_pl[0][0]_1 ; a1_out_r1[30] ; clk          ; clk         ; 6.000        ; -0.031     ; 3.701      ; Slow 900mV -40C Model           ;
; 0.980 ; Mult1|mult_0~_pl[0][0]_1 ; a1_out_r1[30] ; clk          ; clk         ; 6.000        ; -0.031     ; 3.690      ; Slow 900mV -40C Model           ;
; 0.981 ; Mult1|mult_0~_pl[0][1]_1 ; a1_out_r1[30] ; clk          ; clk         ; 6.000        ; -0.031     ; 3.689      ; Slow 900mV -40C Model           ;
; 0.989 ; Mult1|mult_0~_pl[0][0]_1 ; a1_out_r1[30] ; clk          ; clk         ; 6.000        ; -0.031     ; 3.681      ; Slow 900mV -40C Model           ;
; 0.994 ; Mult1|mult_0~_pl[0][0]_1 ; a1_out_r1[30] ; clk          ; clk         ; 6.000        ; -0.031     ; 3.676      ; Slow 900mV -40C Model           ;
; 1.001 ; Mult1|mult_0~_pl[0][0]_1 ; a1_out_r1[27] ; clk          ; clk         ; 6.000        ; -0.031     ; 3.686      ; Slow 900mV -40C Model           ;
+-------+--------------------------+---------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 0.902 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; Mult1|mult_0~_pl[0][0]_1 ;
; To Node                         ; a1_out_r1[30]            ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 8.429                    ;
; Data Required Time              ; 9.331                    ;
; Slack                           ; 0.902                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 6.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.768  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.299       ; 71         ; 0.000 ; 3.299 ;
;    Cell                ;        ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.124       ; 30         ; 0.015 ; 0.592 ;
;    Cell                ;        ; 17    ; 2.060       ; 55         ; 0.000 ; 0.754 ;
;    uTco                ;        ; 1     ; 0.584       ; 15         ; 0.584 ; 0.584 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.059       ; 71         ; 0.000 ; 3.059 ;
;    Cell                ;        ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;            ; launch edge time                     ;
; 4.661   ; 4.661   ;    ;      ;        ;                       ;            ; clock path                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;            ; source latency                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38               ;            ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|outclk              ;
;   4.661 ;   3.299 ; RR ; IC   ; 49     ; MPDSP_X116_Y90_N0     ; Mixed      ; Mult1|mult_0~mac|clk[0]              ;
;   4.661 ;   0.000 ; RR ; CELL ; 1      ; MPDSP_X116_Y90_N0     ; High Speed ; Mult1|mult_0~_pl[0][0]_1             ;
; 8.429   ; 3.768   ;    ;      ;        ;                       ;            ; data path                            ;
;   5.245 ;   0.584 ; FF ; uTco ; 1      ; MPDSP_X116_Y90_N0     ;            ; Mult1|mult_0~mac|resulta[0]          ;
;   5.601 ;   0.356 ; FF ; IC   ; 4      ; LABCELL_X115_Y91_N30  ; Mixed      ; Mult1|mult_0~1|datac                 ;
;   6.355 ;   0.754 ; FF ; CELL ; 1      ; LABCELL_X115_Y91_N57  ; Low Power  ; Mult1|mult_0~37|cout                 ;
;   6.370 ;   0.015 ; FF ; IC   ; 4      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|cin                  ;
;   6.498 ;   0.128 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N3   ; Low Power  ; Mult1|mult_0~45|cout                 ;
;   6.498 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X115_Y90_N6   ; Low Power  ; Mult1|mult_0~49|cin                  ;
;   6.755 ;   0.257 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53|sumout               ;
;   6.759 ;   0.004 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53~la_lab/laboutt[7]    ;
;   6.920 ;   0.161 ; FF ; IC   ; 3      ; MLABCELL_X114_Y90_N15 ; Low Power  ; Addr1|add_0~21|dataf                 ;
;   7.488 ;   0.568 ; FR ; CELL ; 3      ; MLABCELL_X114_Y90_N30 ; Low Power  ; Addr1|add_0~41|cin                   ;
;   7.514 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N33 ; Low Power  ; Addr1|add_0~45|cout                  ;
;   7.514 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N36 ; Low Power  ; Addr1|add_0~49|cin                   ;
;   7.554 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N39 ; Low Power  ; Addr1|add_0~53|cout                  ;
;   7.554 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|cin                   ;
;   7.581 ;   0.027 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N45 ; Low Power  ; Addr1|add_0~61|cout                  ;
;   7.581 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N48 ; Low Power  ; Addr1|add_0~65|cin                   ;
;   7.621 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N51 ; Low Power  ; Addr1|add_0~69|cout                  ;
;   7.621 ;   0.000 ; RR ; CELL ; 2      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|cin                   ;
;   7.832 ;   0.211 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|sumout                ;
;   7.837 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73~la_mlab/laboutb[16]   ;
;   8.429 ;   0.592 ; FF ; IC   ; 1      ; MPDSP_X116_Y92_N0     ; Low Power  ; Mult2|mult_0~mac|ax[12]              ;
;   8.429 ;   0.000 ; FF ; CELL ; 0      ; MPDSP_X116_Y92_N0     ; High Speed ; a1_out_r1[30]                        ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+

+-------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 6.000    ; 6.000   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 10.630   ; 4.630   ;    ;      ;        ;                     ;            ; clock path                           ;
;   6.000  ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   6.000  ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   6.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   6.683  ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   6.813  ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   6.813  ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   7.252  ;   0.439 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   10.311 ;   3.059 ; RR ; IC   ; 59     ; MPDSP_X116_Y92_N0   ; Mixed      ; Mult2|mult_0~mac|clk[0]              ;
;   10.311 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0   ; High Speed ; a1_out_r1[30]                        ;
;   10.630 ;   0.319 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 10.600   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 9.331    ; -1.269  ;    ; uTsu ; 0      ; MPDSP_X116_Y92_N0   ;            ; a1_out_r1[30]                        ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+



Path #2: Setup slack is 0.964 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; Mult1|mult_0~_pl[0][0]_1 ;
; To Node                         ; a1_out_r1[30]            ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 8.367                    ;
; Data Required Time              ; 9.331                    ;
; Slack                           ; 0.964                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 6.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.706  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.299       ; 71         ; 0.000 ; 3.299 ;
;    Cell                ;        ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.114       ; 30         ; 0.015 ; 0.592 ;
;    Cell                ;        ; 19    ; 2.008       ; 54         ; 0.000 ; 0.754 ;
;    uTco                ;        ; 1     ; 0.584       ; 16         ; 0.584 ; 0.584 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.059       ; 71         ; 0.000 ; 3.059 ;
;    Cell                ;        ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;            ; launch edge time                     ;
; 4.661   ; 4.661   ;    ;      ;        ;                       ;            ; clock path                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;            ; source latency                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38               ;            ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|outclk              ;
;   4.661 ;   3.299 ; RR ; IC   ; 49     ; MPDSP_X116_Y90_N0     ; Mixed      ; Mult1|mult_0~mac|clk[0]              ;
;   4.661 ;   0.000 ; RR ; CELL ; 1      ; MPDSP_X116_Y90_N0     ; High Speed ; Mult1|mult_0~_pl[0][0]_1             ;
; 8.367   ; 3.706   ;    ;      ;        ;                       ;            ; data path                            ;
;   5.245 ;   0.584 ; FF ; uTco ; 1      ; MPDSP_X116_Y90_N0     ;            ; Mult1|mult_0~mac|resulta[0]          ;
;   5.601 ;   0.356 ; FF ; IC   ; 4      ; LABCELL_X115_Y91_N30  ; Mixed      ; Mult1|mult_0~1|datac                 ;
;   6.355 ;   0.754 ; FF ; CELL ; 1      ; LABCELL_X115_Y91_N57  ; Low Power  ; Mult1|mult_0~37|cout                 ;
;   6.370 ;   0.015 ; FF ; IC   ; 4      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|cin                  ;
;   6.498 ;   0.128 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N3   ; Low Power  ; Mult1|mult_0~45|cout                 ;
;   6.498 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X115_Y90_N6   ; Low Power  ; Mult1|mult_0~49|cin                  ;
;   6.535 ;   0.037 ; FR ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53|cout                 ;
;   6.535 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X115_Y90_N12  ; Low Power  ; Mult1|mult_0~57|cin                  ;
;   6.773 ;   0.238 ; RF ; CELL ; 1      ; LABCELL_X115_Y90_N15  ; Low Power  ; Mult1|mult_0~61|sumout               ;
;   6.777 ;   0.004 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N15  ; Low Power  ; Mult1|mult_0~61~la_lab/laboutt[11]   ;
;   6.928 ;   0.151 ; FF ; IC   ; 3      ; MLABCELL_X114_Y90_N21 ; Low Power  ; Addr1|add_0~29|dataf                 ;
;   7.426 ;   0.498 ; FR ; CELL ; 3      ; MLABCELL_X114_Y90_N30 ; Low Power  ; Addr1|add_0~41|cin                   ;
;   7.452 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N33 ; Low Power  ; Addr1|add_0~45|cout                  ;
;   7.452 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N36 ; Low Power  ; Addr1|add_0~49|cin                   ;
;   7.492 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N39 ; Low Power  ; Addr1|add_0~53|cout                  ;
;   7.492 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|cin                   ;
;   7.519 ;   0.027 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N45 ; Low Power  ; Addr1|add_0~61|cout                  ;
;   7.519 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N48 ; Low Power  ; Addr1|add_0~65|cin                   ;
;   7.559 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N51 ; Low Power  ; Addr1|add_0~69|cout                  ;
;   7.559 ;   0.000 ; RR ; CELL ; 2      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|cin                   ;
;   7.770 ;   0.211 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|sumout                ;
;   7.775 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73~la_mlab/laboutb[16]   ;
;   8.367 ;   0.592 ; FF ; IC   ; 1      ; MPDSP_X116_Y92_N0     ; Low Power  ; Mult2|mult_0~mac|ax[12]              ;
;   8.367 ;   0.000 ; FF ; CELL ; 0      ; MPDSP_X116_Y92_N0     ; High Speed ; a1_out_r1[30]                        ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+

+-------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 6.000    ; 6.000   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 10.630   ; 4.630   ;    ;      ;        ;                     ;            ; clock path                           ;
;   6.000  ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   6.000  ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   6.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   6.683  ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   6.813  ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   6.813  ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   7.252  ;   0.439 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   10.311 ;   3.059 ; RR ; IC   ; 59     ; MPDSP_X116_Y92_N0   ; Mixed      ; Mult2|mult_0~mac|clk[0]              ;
;   10.311 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0   ; High Speed ; a1_out_r1[30]                        ;
;   10.630 ;   0.319 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 10.600   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 9.331    ; -1.269  ;    ; uTsu ; 0      ; MPDSP_X116_Y92_N0   ;            ; a1_out_r1[30]                        ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+



Path #3: Setup slack is 0.967 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; Mult1|mult_0~_pl[0][0]_1 ;
; To Node                         ; a1_out_r1[30]            ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 8.364                    ;
; Data Required Time              ; 9.331                    ;
; Slack                           ; 0.967                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 6.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.703  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.299       ; 71         ; 0.000 ; 3.299 ;
;    Cell                ;        ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.128       ; 30         ; 0.015 ; 0.592 ;
;    Cell                ;        ; 21    ; 1.991       ; 54         ; 0.000 ; 0.754 ;
;    uTco                ;        ; 1     ; 0.584       ; 16         ; 0.584 ; 0.584 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.059       ; 71         ; 0.000 ; 3.059 ;
;    Cell                ;        ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;            ; launch edge time                     ;
; 4.661   ; 4.661   ;    ;      ;        ;                       ;            ; clock path                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;            ; source latency                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38               ;            ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|outclk              ;
;   4.661 ;   3.299 ; RR ; IC   ; 49     ; MPDSP_X116_Y90_N0     ; Mixed      ; Mult1|mult_0~mac|clk[0]              ;
;   4.661 ;   0.000 ; RR ; CELL ; 1      ; MPDSP_X116_Y90_N0     ; High Speed ; Mult1|mult_0~_pl[0][0]_1             ;
; 8.364   ; 3.703   ;    ;      ;        ;                       ;            ; data path                            ;
;   5.245 ;   0.584 ; FF ; uTco ; 1      ; MPDSP_X116_Y90_N0     ;            ; Mult1|mult_0~mac|resulta[0]          ;
;   5.601 ;   0.356 ; FF ; IC   ; 4      ; LABCELL_X115_Y91_N30  ; Mixed      ; Mult1|mult_0~1|datac                 ;
;   6.355 ;   0.754 ; FF ; CELL ; 1      ; LABCELL_X115_Y91_N57  ; Low Power  ; Mult1|mult_0~37|cout                 ;
;   6.370 ;   0.015 ; FF ; IC   ; 4      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|cin                  ;
;   6.498 ;   0.128 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N3   ; Low Power  ; Mult1|mult_0~45|cout                 ;
;   6.498 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X115_Y90_N6   ; Low Power  ; Mult1|mult_0~49|cin                  ;
;   6.535 ;   0.037 ; FR ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53|cout                 ;
;   6.535 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X115_Y90_N12  ; Low Power  ; Mult1|mult_0~57|cin                  ;
;   6.560 ;   0.025 ; RF ; CELL ; 1      ; LABCELL_X115_Y90_N15  ; Low Power  ; Mult1|mult_0~61|cout                 ;
;   6.560 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X115_Y90_N18  ; Low Power  ; Mult1|mult_0~65|cin                  ;
;   6.811 ;   0.251 ; FR ; CELL ; 1      ; LABCELL_X115_Y90_N21  ; Low Power  ; Mult1|mult_0~69|sumout               ;
;   6.815 ;   0.004 ; RR ; CELL ; 1      ; LABCELL_X115_Y90_N21  ; Low Power  ; Mult1|mult_0~69~la_lab/laboutt[15]   ;
;   6.980 ;   0.165 ; RR ; IC   ; 3      ; MLABCELL_X114_Y90_N27 ; Low Power  ; Addr1|add_0~37|datad                 ;
;   7.423 ;   0.443 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N30 ; Low Power  ; Addr1|add_0~41|cin                   ;
;   7.449 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N33 ; Low Power  ; Addr1|add_0~45|cout                  ;
;   7.449 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N36 ; Low Power  ; Addr1|add_0~49|cin                   ;
;   7.489 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N39 ; Low Power  ; Addr1|add_0~53|cout                  ;
;   7.489 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|cin                   ;
;   7.516 ;   0.027 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N45 ; Low Power  ; Addr1|add_0~61|cout                  ;
;   7.516 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N48 ; Low Power  ; Addr1|add_0~65|cin                   ;
;   7.556 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N51 ; Low Power  ; Addr1|add_0~69|cout                  ;
;   7.556 ;   0.000 ; RR ; CELL ; 2      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|cin                   ;
;   7.767 ;   0.211 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|sumout                ;
;   7.772 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73~la_mlab/laboutb[16]   ;
;   8.364 ;   0.592 ; FF ; IC   ; 1      ; MPDSP_X116_Y92_N0     ; Low Power  ; Mult2|mult_0~mac|ax[12]              ;
;   8.364 ;   0.000 ; FF ; CELL ; 0      ; MPDSP_X116_Y92_N0     ; High Speed ; a1_out_r1[30]                        ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+

+-------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 6.000    ; 6.000   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 10.630   ; 4.630   ;    ;      ;        ;                     ;            ; clock path                           ;
;   6.000  ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   6.000  ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   6.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   6.683  ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   6.813  ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   6.813  ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   7.252  ;   0.439 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   10.311 ;   3.059 ; RR ; IC   ; 59     ; MPDSP_X116_Y92_N0   ; Mixed      ; Mult2|mult_0~mac|clk[0]              ;
;   10.311 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0   ; High Speed ; a1_out_r1[30]                        ;
;   10.630 ;   0.319 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 10.600   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 9.331    ; -1.269  ;    ; uTsu ; 0      ; MPDSP_X116_Y92_N0   ;            ; a1_out_r1[30]                        ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+



Path #4: Setup slack is 0.968 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; Mult1|mult_0~_pl[0][0]_1 ;
; To Node                         ; a1_out_r1[26]            ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 8.388                    ;
; Data Required Time              ; 9.356                    ;
; Slack                           ; 0.968                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 6.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.727  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.299       ; 71         ; 0.000 ; 3.299 ;
;    Cell                ;        ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.149       ; 31         ; 0.015 ; 0.617 ;
;    Cell                ;        ; 13    ; 1.994       ; 54         ; 0.000 ; 0.754 ;
;    uTco                ;        ; 1     ; 0.584       ; 16         ; 0.584 ; 0.584 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.059       ; 71         ; 0.000 ; 3.059 ;
;    Cell                ;        ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;            ; launch edge time                     ;
; 4.661   ; 4.661   ;    ;      ;        ;                       ;            ; clock path                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;            ; source latency                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38               ;            ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|outclk              ;
;   4.661 ;   3.299 ; RR ; IC   ; 49     ; MPDSP_X116_Y90_N0     ; Mixed      ; Mult1|mult_0~mac|clk[0]              ;
;   4.661 ;   0.000 ; RR ; CELL ; 1      ; MPDSP_X116_Y90_N0     ; High Speed ; Mult1|mult_0~_pl[0][0]_1             ;
; 8.388   ; 3.727   ;    ;      ;        ;                       ;            ; data path                            ;
;   5.245 ;   0.584 ; FF ; uTco ; 1      ; MPDSP_X116_Y90_N0     ;            ; Mult1|mult_0~mac|resulta[0]          ;
;   5.601 ;   0.356 ; FF ; IC   ; 4      ; LABCELL_X115_Y91_N30  ; Mixed      ; Mult1|mult_0~1|datac                 ;
;   6.355 ;   0.754 ; FF ; CELL ; 1      ; LABCELL_X115_Y91_N57  ; Low Power  ; Mult1|mult_0~37|cout                 ;
;   6.370 ;   0.015 ; FF ; IC   ; 4      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|cin                  ;
;   6.498 ;   0.128 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N3   ; Low Power  ; Mult1|mult_0~45|cout                 ;
;   6.498 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X115_Y90_N6   ; Low Power  ; Mult1|mult_0~49|cin                  ;
;   6.755 ;   0.257 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53|sumout               ;
;   6.759 ;   0.004 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53~la_lab/laboutt[7]    ;
;   6.920 ;   0.161 ; FF ; IC   ; 3      ; MLABCELL_X114_Y90_N15 ; Low Power  ; Addr1|add_0~21|dataf                 ;
;   7.488 ;   0.568 ; FR ; CELL ; 3      ; MLABCELL_X114_Y90_N30 ; Low Power  ; Addr1|add_0~41|cin                   ;
;   7.514 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N33 ; Low Power  ; Addr1|add_0~45|cout                  ;
;   7.514 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N36 ; Low Power  ; Addr1|add_0~49|cin                   ;
;   7.554 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N39 ; Low Power  ; Addr1|add_0~53|cout                  ;
;   7.554 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|cin                   ;
;   7.766 ;   0.212 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|sumout                ;
;   7.771 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57~la_mlab/laboutb[9]    ;
;   8.388 ;   0.617 ; FF ; IC   ; 1      ; MPDSP_X116_Y92_N0     ; Low Power  ; Mult2|mult_0~mac|ax[8]               ;
;   8.388 ;   0.000 ; FF ; CELL ; 0      ; MPDSP_X116_Y92_N0     ; High Speed ; a1_out_r1[26]                        ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+

+-------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 6.000    ; 6.000   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 10.630   ; 4.630   ;    ;      ;        ;                     ;            ; clock path                           ;
;   6.000  ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   6.000  ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   6.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   6.683  ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   6.813  ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   6.813  ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   7.252  ;   0.439 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   10.311 ;   3.059 ; RR ; IC   ; 59     ; MPDSP_X116_Y92_N0   ; Mixed      ; Mult2|mult_0~mac|clk[0]              ;
;   10.311 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0   ; High Speed ; a1_out_r1[26]                        ;
;   10.630 ;   0.319 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 10.600   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 9.356    ; -1.244  ;    ; uTsu ; 0      ; MPDSP_X116_Y92_N0   ;            ; a1_out_r1[26]                        ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+



Path #5: Setup slack is 0.969 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; Mult1|mult_0~_pl[0][0]_1 ;
; To Node                         ; a1_out_r1[30]            ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 8.362                    ;
; Data Required Time              ; 9.331                    ;
; Slack                           ; 0.969                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 6.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.701  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.299       ; 71         ; 0.000 ; 3.299 ;
;    Cell                ;        ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.124       ; 30         ; 0.015 ; 0.592 ;
;    Cell                ;        ; 22    ; 1.993       ; 54         ; 0.000 ; 0.754 ;
;    uTco                ;        ; 1     ; 0.584       ; 16         ; 0.584 ; 0.584 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.059       ; 71         ; 0.000 ; 3.059 ;
;    Cell                ;        ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;            ; launch edge time                     ;
; 4.661   ; 4.661   ;    ;      ;        ;                       ;            ; clock path                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;            ; source latency                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38               ;            ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|outclk              ;
;   4.661 ;   3.299 ; RR ; IC   ; 49     ; MPDSP_X116_Y90_N0     ; Mixed      ; Mult1|mult_0~mac|clk[0]              ;
;   4.661 ;   0.000 ; RR ; CELL ; 1      ; MPDSP_X116_Y90_N0     ; High Speed ; Mult1|mult_0~_pl[0][0]_1             ;
; 8.362   ; 3.701   ;    ;      ;        ;                       ;            ; data path                            ;
;   5.245 ;   0.584 ; FF ; uTco ; 1      ; MPDSP_X116_Y90_N0     ;            ; Mult1|mult_0~mac|resulta[0]          ;
;   5.601 ;   0.356 ; FF ; IC   ; 4      ; LABCELL_X115_Y91_N30  ; Mixed      ; Mult1|mult_0~1|datac                 ;
;   6.355 ;   0.754 ; FF ; CELL ; 1      ; LABCELL_X115_Y91_N57  ; Low Power  ; Mult1|mult_0~37|cout                 ;
;   6.370 ;   0.015 ; FF ; IC   ; 4      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|cin                  ;
;   6.498 ;   0.128 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N3   ; Low Power  ; Mult1|mult_0~45|cout                 ;
;   6.498 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X115_Y90_N6   ; Low Power  ; Mult1|mult_0~49|cin                  ;
;   6.755 ;   0.257 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53|sumout               ;
;   6.759 ;   0.004 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53~la_lab/laboutt[7]    ;
;   6.920 ;   0.161 ; FF ; IC   ; 3      ; MLABCELL_X114_Y90_N15 ; Low Power  ; Addr1|add_0~21|dataf                 ;
;   7.250 ;   0.330 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N15 ; Low Power  ; Addr1|add_0~21|cout                  ;
;   7.250 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N18 ; Low Power  ; Addr1|add_0~25|cin                   ;
;   7.282 ;   0.032 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N21 ; Low Power  ; Addr1|add_0~29|cout                  ;
;   7.282 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N24 ; Low Power  ; Addr1|add_0~33|cin                   ;
;   7.322 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N27 ; Low Power  ; Addr1|add_0~37|cout                  ;
;   7.430 ;   0.108 ; RF ; CELL ; 3      ; MLABCELL_X114_Y90_N30 ; Low Power  ; Addr1|add_0~41|cin                   ;
;   7.458 ;   0.028 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N33 ; Low Power  ; Addr1|add_0~45|cout                  ;
;   7.458 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N36 ; Low Power  ; Addr1|add_0~49|cin                   ;
;   7.490 ;   0.032 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N39 ; Low Power  ; Addr1|add_0~53|cout                  ;
;   7.490 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|cin                   ;
;   7.524 ;   0.034 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N45 ; Low Power  ; Addr1|add_0~61|cout                  ;
;   7.524 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N48 ; Low Power  ; Addr1|add_0~65|cin                   ;
;   7.556 ;   0.032 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N51 ; Low Power  ; Addr1|add_0~69|cout                  ;
;   7.556 ;   0.000 ; FF ; CELL ; 2      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|cin                   ;
;   7.765 ;   0.209 ; FF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|sumout                ;
;   7.770 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73~la_mlab/laboutb[16]   ;
;   8.362 ;   0.592 ; FF ; IC   ; 1      ; MPDSP_X116_Y92_N0     ; Low Power  ; Mult2|mult_0~mac|ax[12]              ;
;   8.362 ;   0.000 ; FF ; CELL ; 0      ; MPDSP_X116_Y92_N0     ; High Speed ; a1_out_r1[30]                        ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+

+-------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 6.000    ; 6.000   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 10.630   ; 4.630   ;    ;      ;        ;                     ;            ; clock path                           ;
;   6.000  ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   6.000  ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   6.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   6.683  ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   6.813  ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   6.813  ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   7.252  ;   0.439 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   10.311 ;   3.059 ; RR ; IC   ; 59     ; MPDSP_X116_Y92_N0   ; Mixed      ; Mult2|mult_0~mac|clk[0]              ;
;   10.311 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0   ; High Speed ; a1_out_r1[30]                        ;
;   10.630 ;   0.319 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 10.600   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 9.331    ; -1.269  ;    ; uTsu ; 0      ; MPDSP_X116_Y92_N0   ;            ; a1_out_r1[30]                        ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+



Path #6: Setup slack is 0.980 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; Mult1|mult_0~_pl[0][0]_1 ;
; To Node                         ; a1_out_r1[30]            ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 8.351                    ;
; Data Required Time              ; 9.331                    ;
; Slack                           ; 0.980                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 6.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.690  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.299       ; 71         ; 0.000 ; 3.299 ;
;    Cell                ;        ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.117       ; 30         ; 0.015 ; 0.592 ;
;    Cell                ;        ; 15    ; 1.989       ; 54         ; 0.000 ; 0.754 ;
;    uTco                ;        ; 1     ; 0.584       ; 16         ; 0.584 ; 0.584 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.059       ; 71         ; 0.000 ; 3.059 ;
;    Cell                ;        ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;            ; launch edge time                     ;
; 4.661   ; 4.661   ;    ;      ;        ;                       ;            ; clock path                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;            ; source latency                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38               ;            ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|outclk              ;
;   4.661 ;   3.299 ; RR ; IC   ; 49     ; MPDSP_X116_Y90_N0     ; Mixed      ; Mult1|mult_0~mac|clk[0]              ;
;   4.661 ;   0.000 ; RR ; CELL ; 1      ; MPDSP_X116_Y90_N0     ; High Speed ; Mult1|mult_0~_pl[0][0]_1             ;
; 8.351   ; 3.690   ;    ;      ;        ;                       ;            ; data path                            ;
;   5.245 ;   0.584 ; FF ; uTco ; 1      ; MPDSP_X116_Y90_N0     ;            ; Mult1|mult_0~mac|resulta[0]          ;
;   5.601 ;   0.356 ; FF ; IC   ; 4      ; LABCELL_X115_Y91_N30  ; Mixed      ; Mult1|mult_0~1|datac                 ;
;   6.355 ;   0.754 ; FF ; CELL ; 1      ; LABCELL_X115_Y91_N57  ; Low Power  ; Mult1|mult_0~37|cout                 ;
;   6.370 ;   0.015 ; FF ; IC   ; 4      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|cin                  ;
;   6.675 ;   0.305 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|sumout               ;
;   6.680 ;   0.005 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41~la_lab/laboutt[1]    ;
;   6.834 ;   0.154 ; FF ; IC   ; 4      ; MLABCELL_X114_Y90_N6  ; Low Power  ; Addr1|add_0~9|dataf                  ;
;   7.410 ;   0.576 ; FR ; CELL ; 3      ; MLABCELL_X114_Y90_N30 ; Low Power  ; Addr1|add_0~41|cin                   ;
;   7.436 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N33 ; Low Power  ; Addr1|add_0~45|cout                  ;
;   7.436 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N36 ; Low Power  ; Addr1|add_0~49|cin                   ;
;   7.476 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N39 ; Low Power  ; Addr1|add_0~53|cout                  ;
;   7.476 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|cin                   ;
;   7.503 ;   0.027 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N45 ; Low Power  ; Addr1|add_0~61|cout                  ;
;   7.503 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N48 ; Low Power  ; Addr1|add_0~65|cin                   ;
;   7.543 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N51 ; Low Power  ; Addr1|add_0~69|cout                  ;
;   7.543 ;   0.000 ; RR ; CELL ; 2      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|cin                   ;
;   7.754 ;   0.211 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|sumout                ;
;   7.759 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73~la_mlab/laboutb[16]   ;
;   8.351 ;   0.592 ; FF ; IC   ; 1      ; MPDSP_X116_Y92_N0     ; Low Power  ; Mult2|mult_0~mac|ax[12]              ;
;   8.351 ;   0.000 ; FF ; CELL ; 0      ; MPDSP_X116_Y92_N0     ; High Speed ; a1_out_r1[30]                        ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+

+-------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 6.000    ; 6.000   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 10.630   ; 4.630   ;    ;      ;        ;                     ;            ; clock path                           ;
;   6.000  ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   6.000  ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   6.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   6.683  ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   6.813  ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   6.813  ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   7.252  ;   0.439 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   10.311 ;   3.059 ; RR ; IC   ; 59     ; MPDSP_X116_Y92_N0   ; Mixed      ; Mult2|mult_0~mac|clk[0]              ;
;   10.311 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0   ; High Speed ; a1_out_r1[30]                        ;
;   10.630 ;   0.319 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 10.600   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 9.331    ; -1.269  ;    ; uTsu ; 0      ; MPDSP_X116_Y92_N0   ;            ; a1_out_r1[30]                        ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+



Path #7: Setup slack is 0.981 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; Mult1|mult_0~_pl[0][1]_1 ;
; To Node                         ; a1_out_r1[30]            ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 8.350                    ;
; Data Required Time              ; 9.331                    ;
; Slack                           ; 0.981                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 6.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.689  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.299       ; 71         ; 0.000 ; 3.299 ;
;    Cell                ;        ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.066       ; 29         ; 0.015 ; 0.592 ;
;    Cell                ;        ; 17    ; 2.040       ; 55         ; 0.000 ; 0.734 ;
;    uTco                ;        ; 1     ; 0.583       ; 16         ; 0.583 ; 0.583 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.059       ; 71         ; 0.000 ; 3.059 ;
;    Cell                ;        ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;            ; launch edge time                     ;
; 4.661   ; 4.661   ;    ;      ;        ;                       ;            ; clock path                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;            ; source latency                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38               ;            ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|outclk              ;
;   4.661 ;   3.299 ; RR ; IC   ; 49     ; MPDSP_X116_Y90_N0     ; Mixed      ; Mult1|mult_0~mac|clk[0]              ;
;   4.661 ;   0.000 ; RR ; CELL ; 1      ; MPDSP_X116_Y90_N0     ; High Speed ; Mult1|mult_0~_pl[0][1]_1             ;
; 8.350   ; 3.689   ;    ;      ;        ;                       ;            ; data path                            ;
;   5.244 ;   0.583 ; FF ; uTco ; 1      ; MPDSP_X116_Y90_N0     ;            ; Mult1|mult_0~mac|resulta[1]          ;
;   5.542 ;   0.298 ; FF ; IC   ; 3      ; LABCELL_X115_Y91_N33  ; Mixed      ; Mult1|mult_0~5|datac                 ;
;   6.276 ;   0.734 ; FF ; CELL ; 1      ; LABCELL_X115_Y91_N57  ; Low Power  ; Mult1|mult_0~37|cout                 ;
;   6.291 ;   0.015 ; FF ; IC   ; 4      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|cin                  ;
;   6.419 ;   0.128 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N3   ; Low Power  ; Mult1|mult_0~45|cout                 ;
;   6.419 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X115_Y90_N6   ; Low Power  ; Mult1|mult_0~49|cin                  ;
;   6.676 ;   0.257 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53|sumout               ;
;   6.680 ;   0.004 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53~la_lab/laboutt[7]    ;
;   6.841 ;   0.161 ; FF ; IC   ; 3      ; MLABCELL_X114_Y90_N15 ; Low Power  ; Addr1|add_0~21|dataf                 ;
;   7.409 ;   0.568 ; FR ; CELL ; 3      ; MLABCELL_X114_Y90_N30 ; Low Power  ; Addr1|add_0~41|cin                   ;
;   7.435 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N33 ; Low Power  ; Addr1|add_0~45|cout                  ;
;   7.435 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N36 ; Low Power  ; Addr1|add_0~49|cin                   ;
;   7.475 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N39 ; Low Power  ; Addr1|add_0~53|cout                  ;
;   7.475 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|cin                   ;
;   7.502 ;   0.027 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N45 ; Low Power  ; Addr1|add_0~61|cout                  ;
;   7.502 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N48 ; Low Power  ; Addr1|add_0~65|cin                   ;
;   7.542 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N51 ; Low Power  ; Addr1|add_0~69|cout                  ;
;   7.542 ;   0.000 ; RR ; CELL ; 2      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|cin                   ;
;   7.753 ;   0.211 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|sumout                ;
;   7.758 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73~la_mlab/laboutb[16]   ;
;   8.350 ;   0.592 ; FF ; IC   ; 1      ; MPDSP_X116_Y92_N0     ; Low Power  ; Mult2|mult_0~mac|ax[12]              ;
;   8.350 ;   0.000 ; FF ; CELL ; 0      ; MPDSP_X116_Y92_N0     ; High Speed ; a1_out_r1[30]                        ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+

+-------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 6.000    ; 6.000   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 10.630   ; 4.630   ;    ;      ;        ;                     ;            ; clock path                           ;
;   6.000  ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   6.000  ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   6.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   6.683  ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   6.813  ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   6.813  ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   7.252  ;   0.439 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   10.311 ;   3.059 ; RR ; IC   ; 59     ; MPDSP_X116_Y92_N0   ; Mixed      ; Mult2|mult_0~mac|clk[0]              ;
;   10.311 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0   ; High Speed ; a1_out_r1[30]                        ;
;   10.630 ;   0.319 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 10.600   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 9.331    ; -1.269  ;    ; uTsu ; 0      ; MPDSP_X116_Y92_N0   ;            ; a1_out_r1[30]                        ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+



Path #8: Setup slack is 0.989 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; Mult1|mult_0~_pl[0][0]_1 ;
; To Node                         ; a1_out_r1[30]            ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 8.342                    ;
; Data Required Time              ; 9.331                    ;
; Slack                           ; 0.989                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 6.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.681  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.299       ; 71         ; 0.000 ; 3.299 ;
;    Cell                ;        ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.117       ; 30         ; 0.015 ; 0.592 ;
;    Cell                ;        ; 22    ; 1.980       ; 54         ; 0.000 ; 0.754 ;
;    uTco                ;        ; 1     ; 0.584       ; 16         ; 0.584 ; 0.584 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.059       ; 71         ; 0.000 ; 3.059 ;
;    Cell                ;        ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;            ; launch edge time                     ;
; 4.661   ; 4.661   ;    ;      ;        ;                       ;            ; clock path                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;            ; source latency                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38               ;            ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|outclk              ;
;   4.661 ;   3.299 ; RR ; IC   ; 49     ; MPDSP_X116_Y90_N0     ; Mixed      ; Mult1|mult_0~mac|clk[0]              ;
;   4.661 ;   0.000 ; RR ; CELL ; 1      ; MPDSP_X116_Y90_N0     ; High Speed ; Mult1|mult_0~_pl[0][0]_1             ;
; 8.342   ; 3.681   ;    ;      ;        ;                       ;            ; data path                            ;
;   5.245 ;   0.584 ; FF ; uTco ; 1      ; MPDSP_X116_Y90_N0     ;            ; Mult1|mult_0~mac|resulta[0]          ;
;   5.601 ;   0.356 ; FF ; IC   ; 4      ; LABCELL_X115_Y91_N30  ; Mixed      ; Mult1|mult_0~1|datac                 ;
;   6.355 ;   0.754 ; FF ; CELL ; 1      ; LABCELL_X115_Y91_N57  ; Low Power  ; Mult1|mult_0~37|cout                 ;
;   6.370 ;   0.015 ; FF ; IC   ; 4      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|cin                  ;
;   6.675 ;   0.305 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|sumout               ;
;   6.680 ;   0.005 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41~la_lab/laboutt[1]    ;
;   6.834 ;   0.154 ; FF ; IC   ; 4      ; MLABCELL_X114_Y90_N6  ; Low Power  ; Addr1|add_0~9|dataf                  ;
;   7.196 ;   0.362 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N9  ; Low Power  ; Addr1|add_0~13|cout                  ;
;   7.196 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N12 ; Low Power  ; Addr1|add_0~17|cin                   ;
;   7.223 ;   0.027 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N15 ; Low Power  ; Addr1|add_0~21|cout                  ;
;   7.223 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N18 ; Low Power  ; Addr1|add_0~25|cin                   ;
;   7.263 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N21 ; Low Power  ; Addr1|add_0~29|cout                  ;
;   7.263 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N24 ; Low Power  ; Addr1|add_0~33|cin                   ;
;   7.295 ;   0.032 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N27 ; Low Power  ; Addr1|add_0~37|cout                  ;
;   7.401 ;   0.106 ; FR ; CELL ; 3      ; MLABCELL_X114_Y90_N30 ; Low Power  ; Addr1|add_0~41|cin                   ;
;   7.427 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N33 ; Low Power  ; Addr1|add_0~45|cout                  ;
;   7.427 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N36 ; Low Power  ; Addr1|add_0~49|cin                   ;
;   7.467 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N39 ; Low Power  ; Addr1|add_0~53|cout                  ;
;   7.467 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|cin                   ;
;   7.494 ;   0.027 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N45 ; Low Power  ; Addr1|add_0~61|cout                  ;
;   7.494 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N48 ; Low Power  ; Addr1|add_0~65|cin                   ;
;   7.534 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N51 ; Low Power  ; Addr1|add_0~69|cout                  ;
;   7.534 ;   0.000 ; RR ; CELL ; 2      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|cin                   ;
;   7.745 ;   0.211 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|sumout                ;
;   7.750 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73~la_mlab/laboutb[16]   ;
;   8.342 ;   0.592 ; FF ; IC   ; 1      ; MPDSP_X116_Y92_N0     ; Low Power  ; Mult2|mult_0~mac|ax[12]              ;
;   8.342 ;   0.000 ; FF ; CELL ; 0      ; MPDSP_X116_Y92_N0     ; High Speed ; a1_out_r1[30]                        ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+

+-------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 6.000    ; 6.000   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 10.630   ; 4.630   ;    ;      ;        ;                     ;            ; clock path                           ;
;   6.000  ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   6.000  ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   6.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   6.683  ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   6.813  ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   6.813  ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   7.252  ;   0.439 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   10.311 ;   3.059 ; RR ; IC   ; 59     ; MPDSP_X116_Y92_N0   ; Mixed      ; Mult2|mult_0~mac|clk[0]              ;
;   10.311 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0   ; High Speed ; a1_out_r1[30]                        ;
;   10.630 ;   0.319 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 10.600   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 9.331    ; -1.269  ;    ; uTsu ; 0      ; MPDSP_X116_Y92_N0   ;            ; a1_out_r1[30]                        ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+



Path #9: Setup slack is 0.994 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; Mult1|mult_0~_pl[0][0]_1 ;
; To Node                         ; a1_out_r1[30]            ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 8.337                    ;
; Data Required Time              ; 9.331                    ;
; Slack                           ; 0.994                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 6.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.676  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.299       ; 71         ; 0.000 ; 3.299 ;
;    Cell                ;        ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.114       ; 30         ; 0.015 ; 0.592 ;
;    Cell                ;        ; 22    ; 1.978       ; 54         ; 0.000 ; 0.754 ;
;    uTco                ;        ; 1     ; 0.584       ; 16         ; 0.584 ; 0.584 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.059       ; 71         ; 0.000 ; 3.059 ;
;    Cell                ;        ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;            ; launch edge time                     ;
; 4.661   ; 4.661   ;    ;      ;        ;                       ;            ; clock path                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;            ; source latency                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38               ;            ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|outclk              ;
;   4.661 ;   3.299 ; RR ; IC   ; 49     ; MPDSP_X116_Y90_N0     ; Mixed      ; Mult1|mult_0~mac|clk[0]              ;
;   4.661 ;   0.000 ; RR ; CELL ; 1      ; MPDSP_X116_Y90_N0     ; High Speed ; Mult1|mult_0~_pl[0][0]_1             ;
; 8.337   ; 3.676   ;    ;      ;        ;                       ;            ; data path                            ;
;   5.245 ;   0.584 ; FF ; uTco ; 1      ; MPDSP_X116_Y90_N0     ;            ; Mult1|mult_0~mac|resulta[0]          ;
;   5.601 ;   0.356 ; FF ; IC   ; 4      ; LABCELL_X115_Y91_N30  ; Mixed      ; Mult1|mult_0~1|datac                 ;
;   6.355 ;   0.754 ; FF ; CELL ; 1      ; LABCELL_X115_Y91_N57  ; Low Power  ; Mult1|mult_0~37|cout                 ;
;   6.370 ;   0.015 ; FF ; IC   ; 4      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|cin                  ;
;   6.498 ;   0.128 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N3   ; Low Power  ; Mult1|mult_0~45|cout                 ;
;   6.498 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X115_Y90_N6   ; Low Power  ; Mult1|mult_0~49|cin                  ;
;   6.535 ;   0.037 ; FR ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53|cout                 ;
;   6.535 ;   0.000 ; RR ; CELL ; 3      ; LABCELL_X115_Y90_N12  ; Low Power  ; Mult1|mult_0~57|cin                  ;
;   6.773 ;   0.238 ; RF ; CELL ; 1      ; LABCELL_X115_Y90_N15  ; Low Power  ; Mult1|mult_0~61|sumout               ;
;   6.777 ;   0.004 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N15  ; Low Power  ; Mult1|mult_0~61~la_lab/laboutt[11]   ;
;   6.928 ;   0.151 ; FF ; IC   ; 3      ; MLABCELL_X114_Y90_N21 ; Low Power  ; Addr1|add_0~29|dataf                 ;
;   7.258 ;   0.330 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N21 ; Low Power  ; Addr1|add_0~29|cout                  ;
;   7.258 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N24 ; Low Power  ; Addr1|add_0~33|cin                   ;
;   7.290 ;   0.032 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N27 ; Low Power  ; Addr1|add_0~37|cout                  ;
;   7.396 ;   0.106 ; FR ; CELL ; 3      ; MLABCELL_X114_Y90_N30 ; Low Power  ; Addr1|add_0~41|cin                   ;
;   7.422 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N33 ; Low Power  ; Addr1|add_0~45|cout                  ;
;   7.422 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N36 ; Low Power  ; Addr1|add_0~49|cin                   ;
;   7.462 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N39 ; Low Power  ; Addr1|add_0~53|cout                  ;
;   7.462 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|cin                   ;
;   7.489 ;   0.027 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N45 ; Low Power  ; Addr1|add_0~61|cout                  ;
;   7.489 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N48 ; Low Power  ; Addr1|add_0~65|cin                   ;
;   7.529 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N51 ; Low Power  ; Addr1|add_0~69|cout                  ;
;   7.529 ;   0.000 ; RR ; CELL ; 2      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|cin                   ;
;   7.740 ;   0.211 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73|sumout                ;
;   7.745 ;   0.005 ; FF ; CELL ; 1      ; MLABCELL_X114_Y90_N54 ; Low Power  ; Addr1|add_0~73~la_mlab/laboutb[16]   ;
;   8.337 ;   0.592 ; FF ; IC   ; 1      ; MPDSP_X116_Y92_N0     ; Low Power  ; Mult2|mult_0~mac|ax[12]              ;
;   8.337 ;   0.000 ; FF ; CELL ; 0      ; MPDSP_X116_Y92_N0     ; High Speed ; a1_out_r1[30]                        ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+

+-------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 6.000    ; 6.000   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 10.630   ; 4.630   ;    ;      ;        ;                     ;            ; clock path                           ;
;   6.000  ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   6.000  ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   6.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   6.683  ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   6.813  ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   6.813  ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   7.252  ;   0.439 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   10.311 ;   3.059 ; RR ; IC   ; 59     ; MPDSP_X116_Y92_N0   ; Mixed      ; Mult2|mult_0~mac|clk[0]              ;
;   10.311 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0   ; High Speed ; a1_out_r1[30]                        ;
;   10.630 ;   0.319 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 10.600   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 9.331    ; -1.269  ;    ; uTsu ; 0      ; MPDSP_X116_Y92_N0   ;            ; a1_out_r1[30]                        ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+



Path #10: Setup slack is 1.001 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; Mult1|mult_0~_pl[0][0]_1 ;
; To Node                         ; a1_out_r1[27]            ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 8.347                    ;
; Data Required Time              ; 9.348                    ;
; Slack                           ; 1.001                    ;
; Worst-Case Operating Conditions ; Slow 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 6.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.031 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.686  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.299       ; 71         ; 0.000 ; 3.299 ;
;    Cell                ;        ; 4     ; 1.362       ; 29         ; 0.000 ; 0.683 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.058       ; 29         ; 0.015 ; 0.526 ;
;    Cell                ;        ; 13    ; 2.044       ; 55         ; 0.000 ; 0.754 ;
;    uTco                ;        ; 1     ; 0.584       ; 16         ; 0.584 ; 0.584 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.059       ; 71         ; 0.000 ; 3.059 ;
;    Cell                ;        ; 4     ; 1.252       ; 29         ; 0.000 ; 0.683 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                  ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location              ; HS/LP      ; Element                              ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                       ;            ; launch edge time                     ;
; 4.661   ; 4.661   ;    ;      ;        ;                       ;            ; clock path                           ;
;   0.000 ;   0.000 ;    ;      ;        ;                       ;            ; source latency                       ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_G38               ;            ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|i                          ;
;   0.683 ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input|o                          ;
;   0.842 ;   0.159 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47   ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.842 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|inclk               ;
;   1.362 ;   0.520 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7       ;            ; clk~inputCLKENA0|outclk              ;
;   4.661 ;   3.299 ; RR ; IC   ; 49     ; MPDSP_X116_Y90_N0     ; Mixed      ; Mult1|mult_0~mac|clk[0]              ;
;   4.661 ;   0.000 ; RR ; CELL ; 1      ; MPDSP_X116_Y90_N0     ; High Speed ; Mult1|mult_0~_pl[0][0]_1             ;
; 8.347   ; 3.686   ;    ;      ;        ;                       ;            ; data path                            ;
;   5.245 ;   0.584 ; FF ; uTco ; 1      ; MPDSP_X116_Y90_N0     ;            ; Mult1|mult_0~mac|resulta[0]          ;
;   5.601 ;   0.356 ; FF ; IC   ; 4      ; LABCELL_X115_Y91_N30  ; Mixed      ; Mult1|mult_0~1|datac                 ;
;   6.355 ;   0.754 ; FF ; CELL ; 1      ; LABCELL_X115_Y91_N57  ; Low Power  ; Mult1|mult_0~37|cout                 ;
;   6.370 ;   0.015 ; FF ; IC   ; 4      ; LABCELL_X115_Y90_N0   ; Low Power  ; Mult1|mult_0~41|cin                  ;
;   6.498 ;   0.128 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N3   ; Low Power  ; Mult1|mult_0~45|cout                 ;
;   6.498 ;   0.000 ; FF ; CELL ; 3      ; LABCELL_X115_Y90_N6   ; Low Power  ; Mult1|mult_0~49|cin                  ;
;   6.755 ;   0.257 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53|sumout               ;
;   6.759 ;   0.004 ; FF ; CELL ; 1      ; LABCELL_X115_Y90_N9   ; Low Power  ; Mult1|mult_0~53~la_lab/laboutt[7]    ;
;   6.920 ;   0.161 ; FF ; IC   ; 3      ; MLABCELL_X114_Y90_N15 ; Low Power  ; Addr1|add_0~21|dataf                 ;
;   7.488 ;   0.568 ; FR ; CELL ; 3      ; MLABCELL_X114_Y90_N30 ; Low Power  ; Addr1|add_0~41|cin                   ;
;   7.514 ;   0.026 ; RF ; CELL ; 1      ; MLABCELL_X114_Y90_N33 ; Low Power  ; Addr1|add_0~45|cout                  ;
;   7.514 ;   0.000 ; FF ; CELL ; 3      ; MLABCELL_X114_Y90_N36 ; Low Power  ; Addr1|add_0~49|cin                   ;
;   7.554 ;   0.040 ; FR ; CELL ; 1      ; MLABCELL_X114_Y90_N39 ; Low Power  ; Addr1|add_0~53|cout                  ;
;   7.554 ;   0.000 ; RR ; CELL ; 3      ; MLABCELL_X114_Y90_N42 ; Low Power  ; Addr1|add_0~57|cin                   ;
;   7.816 ;   0.262 ; RR ; CELL ; 1      ; MLABCELL_X114_Y90_N45 ; Low Power  ; Addr1|add_0~61|sumout                ;
;   7.821 ;   0.005 ; RR ; CELL ; 1      ; MLABCELL_X114_Y90_N45 ; Low Power  ; Addr1|add_0~61~la_mlab/laboutb[10]   ;
;   8.347 ;   0.526 ; RR ; IC   ; 1      ; MPDSP_X116_Y92_N0     ; Low Power  ; Mult2|mult_0~mac|ax[9]               ;
;   8.347 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0     ; High Speed ; a1_out_r1[27]                        ;
+---------+---------+----+------+--------+-----------------------+------------+--------------------------------------+

+-------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                              ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+
; 6.000    ; 6.000   ;    ;      ;        ;                     ;            ; latch edge time                      ;
; 10.630   ; 4.630   ;    ;      ;        ;                     ;            ; clock path                           ;
;   6.000  ;   0.000 ;    ;      ;        ;                     ;            ; source latency                       ;
;   6.000  ;   0.000 ;    ;      ; 1      ; PIN_G38             ;            ; clk                                  ;
;   6.000  ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|i                          ;
;   6.683  ;   0.683 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input|o                          ;
;   6.813  ;   0.130 ; RR ; CELL ; 1      ; IOIBUF_X78_Y197_N47 ;            ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   6.813  ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|inclk               ;
;   7.252  ;   0.439 ; RR ; CELL ; 230    ; CLKCTRL_2L_G_I7     ;            ; clk~inputCLKENA0|outclk              ;
;   10.311 ;   3.059 ; RR ; IC   ; 59     ; MPDSP_X116_Y92_N0   ; Mixed      ; Mult2|mult_0~mac|clk[0]              ;
;   10.311 ;   0.000 ; RR ; CELL ; 0      ; MPDSP_X116_Y92_N0   ; High Speed ; a1_out_r1[27]                        ;
;   10.630 ;   0.319 ;    ;      ;        ;                     ;            ; clock pessimism removed              ;
; 10.600   ; -0.030  ;    ;      ;        ;                     ;            ; clock uncertainty                    ;
; 9.348    ; -1.252  ;    ; uTsu ; 0      ; MPDSP_X116_Y92_N0   ;            ; a1_out_r1[27]                        ;
+----------+---------+----+------+--------+---------------------+------------+--------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.021 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||clk} -to_clock [get_clocks {clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {clk}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {clk} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV -40C Model
    Fast 900mV 100C Model
    Fast 900mV -40C Model


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                            ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node            ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.021 ; x_r4[6]~_Duplicate0  ; x_r5[6]~_Duplicate0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.269      ; Fast 900mV -40C Model           ;
; 0.022 ; x_r6[10]~_Duplicate0 ; x_r7[10]~_Duplicate0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.270      ; Fast 900mV -40C Model           ;
; 0.022 ; x[8]                 ; x_r1[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.268      ; Fast 900mV -40C Model           ;
; 0.023 ; x_r4[15]~_Duplicate0 ; x_r5[15]~_Duplicate0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.269      ; Fast 900mV -40C Model           ;
; 0.023 ; x_r4[10]~_Duplicate0 ; x_r5[10]~_Duplicate0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.269      ; Fast 900mV -40C Model           ;
; 0.023 ; x_r4[13]~_Duplicate0 ; x_r5[13]~_Duplicate0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.269      ; Fast 900mV -40C Model           ;
; 0.024 ; x_r6[1]~_Duplicate0  ; x_r7[1]~_Duplicate0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.275      ; Fast 900mV 100C Model           ;
; 0.024 ; x_r4[3]~_Duplicate0  ; x_r5[3]~_Duplicate0  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.269      ; Fast 900mV -40C Model           ;
; 0.025 ; x_r6[11]~_Duplicate0 ; x_r7[11]~_Duplicate0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.270      ; Fast 900mV -40C Model           ;
; 0.028 ; x_r2[1]~_Duplicate0  ; x_r3[1]~_Duplicate1  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.274      ; Fast 900mV -40C Model           ;
+-------+----------------------+----------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.021 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; x_r4[6]~_Duplicate0      ;
; To Node                         ; x_r5[6]~_Duplicate0      ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.783                    ;
; Data Required Time              ; 2.762                    ;
; Slack                           ; 0.021                    ;
; Worst-Case Operating Conditions ; Fast 900mV -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.269 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.872       ; 74         ; 0.000 ; 1.872 ;
;    Cell                ;       ; 4     ; 0.642       ; 26         ; 0.000 ; 0.353 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.168       ; 62         ; 0.000 ; 0.168 ;
;    uTco                ;       ; 1     ; 0.101       ; 38         ; 0.101 ; 0.101 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.027       ; 74         ; 0.000 ; 2.027 ;
;    Cell                ;       ; 4     ; 0.701       ; 26         ; 0.000 ; 0.353 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.514   ; 2.514   ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.415 ;   0.062 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.415 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.642 ;   0.227 ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.514 ;   1.872 ; RR ; IC     ; 1      ; FF_X117_Y90_N56     ; Low Power ; x_r4[6]~_Duplicate0|clk              ;
;   2.514 ;   0.000 ; RR ; CELL   ; 1      ; FF_X117_Y90_N56     ; Low Power ; x_r4[6]~_Duplicate0                  ;
; 2.783   ; 0.269   ;    ;        ;        ;                     ;           ; data path                            ;
;   2.615 ;   0.101 ; FF ; uTco   ; 1      ; FF_X117_Y90_N56     ;           ; x_r4[6]~_Duplicate0|q                ;
;   2.783 ;   0.168 ; FF ; CELL   ; 1      ; FF_X117_Y90_N55     ; Low Power ; x_r5[6]~_Duplicate0|d                ;
;   2.783 ;   0.000 ; FF ; CELL   ; 1      ; FF_X117_Y90_N55     ; Low Power ; x_r5[6]~_Duplicate0                  ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.514   ; 2.514    ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.426 ;   0.073  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.426 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.701 ;   0.275  ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.728 ;   2.027  ; RR ; IC     ; 1      ; FF_X117_Y90_N55     ; Low Power ; x_r5[6]~_Duplicate0|clk              ;
;   2.728 ;   0.000  ; RR ; CELL   ; 1      ; FF_X117_Y90_N55     ; Low Power ; x_r5[6]~_Duplicate0                  ;
;   2.514 ;   -0.214 ;    ;        ;        ;                     ;           ; clock pessimism removed              ;
; 2.514   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                    ;
; 2.762   ; 0.248    ;    ; uTh    ; 1      ; FF_X117_Y90_N55     ;           ; x_r5[6]~_Duplicate0                  ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+



Path #2: Hold slack is 0.022 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; x_r6[10]~_Duplicate0     ;
; To Node                         ; x_r7[10]~_Duplicate0     ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.785                    ;
; Data Required Time              ; 2.763                    ;
; Slack                           ; 0.022                    ;
; Worst-Case Operating Conditions ; Fast 900mV -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.270 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.873       ; 74         ; 0.000 ; 1.873 ;
;    Cell                ;       ; 4     ; 0.642       ; 26         ; 0.000 ; 0.353 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.168       ; 62         ; 0.000 ; 0.168 ;
;    uTco                ;       ; 1     ; 0.102       ; 38         ; 0.102 ; 0.102 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.028       ; 74         ; 0.000 ; 2.028 ;
;    Cell                ;       ; 4     ; 0.701       ; 26         ; 0.000 ; 0.353 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.515   ; 2.515   ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.415 ;   0.062 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.415 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.642 ;   0.227 ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.515 ;   1.873 ; RR ; IC     ; 1      ; FF_X114_Y89_N56     ; Low Power ; x_r6[10]~_Duplicate0|clk             ;
;   2.515 ;   0.000 ; RR ; CELL   ; 1      ; FF_X114_Y89_N56     ; Low Power ; x_r6[10]~_Duplicate0                 ;
; 2.785   ; 0.270   ;    ;        ;        ;                     ;           ; data path                            ;
;   2.617 ;   0.102 ; FF ; uTco   ; 1      ; FF_X114_Y89_N56     ;           ; x_r6[10]~_Duplicate0|q               ;
;   2.785 ;   0.168 ; FF ; CELL   ; 1      ; FF_X114_Y89_N55     ; Low Power ; x_r7[10]~_Duplicate0|d               ;
;   2.785 ;   0.000 ; FF ; CELL   ; 1      ; FF_X114_Y89_N55     ; Low Power ; x_r7[10]~_Duplicate0                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.515   ; 2.515    ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.426 ;   0.073  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.426 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.701 ;   0.275  ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.729 ;   2.028  ; RR ; IC     ; 1      ; FF_X114_Y89_N55     ; Low Power ; x_r7[10]~_Duplicate0|clk             ;
;   2.729 ;   0.000  ; RR ; CELL   ; 1      ; FF_X114_Y89_N55     ; Low Power ; x_r7[10]~_Duplicate0                 ;
;   2.515 ;   -0.214 ;    ;        ;        ;                     ;           ; clock pessimism removed              ;
; 2.515   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                    ;
; 2.763   ; 0.248    ;    ; uTh    ; 1      ; FF_X114_Y89_N55     ;           ; x_r7[10]~_Duplicate0                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+



Path #3: Hold slack is 0.022 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; x[8]                     ;
; To Node                         ; x_r1[8]                  ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.781                    ;
; Data Required Time              ; 2.759                    ;
; Slack                           ; 0.022                    ;
; Worst-Case Operating Conditions ; Fast 900mV -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.268 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.871       ; 74         ; 0.000 ; 1.871 ;
;    Cell                ;       ; 4     ; 0.642       ; 26         ; 0.000 ; 0.353 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.167       ; 62         ; 0.000 ; 0.167 ;
;    uTco                ;       ; 1     ; 0.101       ; 38         ; 0.101 ; 0.101 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.026       ; 74         ; 0.000 ; 2.026 ;
;    Cell                ;       ; 4     ; 0.701       ; 26         ; 0.000 ; 0.353 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.513   ; 2.513   ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.415 ;   0.062 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.415 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.642 ;   0.227 ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.513 ;   1.871 ; RR ; IC     ; 1      ; FF_X117_Y91_N20     ; Low Power ; x[8]|clk                             ;
;   2.513 ;   0.000 ; RR ; CELL   ; 1      ; FF_X117_Y91_N20     ; Low Power ; x[8]                                 ;
; 2.781   ; 0.268   ;    ;        ;        ;                     ;           ; data path                            ;
;   2.614 ;   0.101 ; FF ; uTco   ; 1      ; FF_X117_Y91_N20     ;           ; x[8]|q                               ;
;   2.781 ;   0.167 ; FF ; CELL   ; 1      ; FF_X117_Y91_N19     ; Low Power ; x_r1[8]|d                            ;
;   2.781 ;   0.000 ; FF ; CELL   ; 1      ; FF_X117_Y91_N19     ; Low Power ; x_r1[8]                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.513   ; 2.513    ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.426 ;   0.073  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.426 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.701 ;   0.275  ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.727 ;   2.026  ; RR ; IC     ; 1      ; FF_X117_Y91_N19     ; Low Power ; x_r1[8]|clk                          ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X117_Y91_N19     ; Low Power ; x_r1[8]                              ;
;   2.513 ;   -0.214 ;    ;        ;        ;                     ;           ; clock pessimism removed              ;
; 2.513   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                    ;
; 2.759   ; 0.246    ;    ; uTh    ; 1      ; FF_X117_Y91_N19     ;           ; x_r1[8]                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+



Path #4: Hold slack is 0.023 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; x_r4[15]~_Duplicate0     ;
; To Node                         ; x_r5[15]~_Duplicate0     ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.784                    ;
; Data Required Time              ; 2.761                    ;
; Slack                           ; 0.023                    ;
; Worst-Case Operating Conditions ; Fast 900mV -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.269 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.873       ; 74         ; 0.000 ; 1.873 ;
;    Cell                ;       ; 4     ; 0.642       ; 26         ; 0.000 ; 0.353 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.167       ; 62         ; 0.000 ; 0.167 ;
;    uTco                ;       ; 1     ; 0.102       ; 38         ; 0.102 ; 0.102 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.028       ; 74         ; 0.000 ; 2.028 ;
;    Cell                ;       ; 4     ; 0.701       ; 26         ; 0.000 ; 0.353 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.515   ; 2.515   ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.415 ;   0.062 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.415 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.642 ;   0.227 ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.515 ;   1.873 ; RR ; IC     ; 1      ; FF_X114_Y89_N44     ; Low Power ; x_r4[15]~_Duplicate0|clk             ;
;   2.515 ;   0.000 ; RR ; CELL   ; 1      ; FF_X114_Y89_N44     ; Low Power ; x_r4[15]~_Duplicate0                 ;
; 2.784   ; 0.269   ;    ;        ;        ;                     ;           ; data path                            ;
;   2.617 ;   0.102 ; FF ; uTco   ; 1      ; FF_X114_Y89_N44     ;           ; x_r4[15]~_Duplicate0|q               ;
;   2.784 ;   0.167 ; FF ; CELL   ; 1      ; FF_X114_Y89_N43     ; Low Power ; x_r5[15]~_Duplicate0|d               ;
;   2.784 ;   0.000 ; FF ; CELL   ; 1      ; FF_X114_Y89_N43     ; Low Power ; x_r5[15]~_Duplicate0                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.515   ; 2.515    ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.426 ;   0.073  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.426 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.701 ;   0.275  ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.729 ;   2.028  ; RR ; IC     ; 1      ; FF_X114_Y89_N43     ; Low Power ; x_r5[15]~_Duplicate0|clk             ;
;   2.729 ;   0.000  ; RR ; CELL   ; 1      ; FF_X114_Y89_N43     ; Low Power ; x_r5[15]~_Duplicate0                 ;
;   2.515 ;   -0.214 ;    ;        ;        ;                     ;           ; clock pessimism removed              ;
; 2.515   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                    ;
; 2.761   ; 0.246    ;    ; uTh    ; 1      ; FF_X114_Y89_N43     ;           ; x_r5[15]~_Duplicate0                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+



Path #5: Hold slack is 0.023 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; x_r4[10]~_Duplicate0     ;
; To Node                         ; x_r5[10]~_Duplicate0     ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.784                    ;
; Data Required Time              ; 2.761                    ;
; Slack                           ; 0.023                    ;
; Worst-Case Operating Conditions ; Fast 900mV -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.269 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.873       ; 74         ; 0.000 ; 1.873 ;
;    Cell                ;       ; 4     ; 0.642       ; 26         ; 0.000 ; 0.353 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.167       ; 62         ; 0.000 ; 0.167 ;
;    uTco                ;       ; 1     ; 0.102       ; 38         ; 0.102 ; 0.102 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.028       ; 74         ; 0.000 ; 2.028 ;
;    Cell                ;       ; 4     ; 0.701       ; 26         ; 0.000 ; 0.353 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.515   ; 2.515   ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.415 ;   0.062 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.415 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.642 ;   0.227 ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.515 ;   1.873 ; RR ; IC     ; 1      ; FF_X114_Y89_N20     ; Low Power ; x_r4[10]~_Duplicate0|clk             ;
;   2.515 ;   0.000 ; RR ; CELL   ; 1      ; FF_X114_Y89_N20     ; Low Power ; x_r4[10]~_Duplicate0                 ;
; 2.784   ; 0.269   ;    ;        ;        ;                     ;           ; data path                            ;
;   2.617 ;   0.102 ; FF ; uTco   ; 1      ; FF_X114_Y89_N20     ;           ; x_r4[10]~_Duplicate0|q               ;
;   2.784 ;   0.167 ; FF ; CELL   ; 1      ; FF_X114_Y89_N19     ; Low Power ; x_r5[10]~_Duplicate0|d               ;
;   2.784 ;   0.000 ; FF ; CELL   ; 1      ; FF_X114_Y89_N19     ; Low Power ; x_r5[10]~_Duplicate0                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.515   ; 2.515    ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.426 ;   0.073  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.426 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.701 ;   0.275  ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.729 ;   2.028  ; RR ; IC     ; 1      ; FF_X114_Y89_N19     ; Low Power ; x_r5[10]~_Duplicate0|clk             ;
;   2.729 ;   0.000  ; RR ; CELL   ; 1      ; FF_X114_Y89_N19     ; Low Power ; x_r5[10]~_Duplicate0                 ;
;   2.515 ;   -0.214 ;    ;        ;        ;                     ;           ; clock pessimism removed              ;
; 2.515   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                    ;
; 2.761   ; 0.246    ;    ; uTh    ; 1      ; FF_X114_Y89_N19     ;           ; x_r5[10]~_Duplicate0                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+



Path #6: Hold slack is 0.023 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; x_r4[13]~_Duplicate0     ;
; To Node                         ; x_r5[13]~_Duplicate0     ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.782                    ;
; Data Required Time              ; 2.759                    ;
; Slack                           ; 0.023                    ;
; Worst-Case Operating Conditions ; Fast 900mV -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.269 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.871       ; 74         ; 0.000 ; 1.871 ;
;    Cell                ;       ; 4     ; 0.642       ; 26         ; 0.000 ; 0.353 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.167       ; 62         ; 0.000 ; 0.167 ;
;    uTco                ;       ; 1     ; 0.102       ; 38         ; 0.102 ; 0.102 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.026       ; 74         ; 0.000 ; 2.026 ;
;    Cell                ;       ; 4     ; 0.701       ; 26         ; 0.000 ; 0.353 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.513   ; 2.513   ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.415 ;   0.062 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.415 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.642 ;   0.227 ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.513 ;   1.871 ; RR ; IC     ; 1      ; FF_X117_Y91_N50     ; Low Power ; x_r4[13]~_Duplicate0|clk             ;
;   2.513 ;   0.000 ; RR ; CELL   ; 1      ; FF_X117_Y91_N50     ; Low Power ; x_r4[13]~_Duplicate0                 ;
; 2.782   ; 0.269   ;    ;        ;        ;                     ;           ; data path                            ;
;   2.615 ;   0.102 ; FF ; uTco   ; 1      ; FF_X117_Y91_N50     ;           ; x_r4[13]~_Duplicate0|q               ;
;   2.782 ;   0.167 ; FF ; CELL   ; 1      ; FF_X117_Y91_N49     ; Low Power ; x_r5[13]~_Duplicate0|d               ;
;   2.782 ;   0.000 ; FF ; CELL   ; 1      ; FF_X117_Y91_N49     ; Low Power ; x_r5[13]~_Duplicate0                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.513   ; 2.513    ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.426 ;   0.073  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.426 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.701 ;   0.275  ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.727 ;   2.026  ; RR ; IC     ; 1      ; FF_X117_Y91_N49     ; Low Power ; x_r5[13]~_Duplicate0|clk             ;
;   2.727 ;   0.000  ; RR ; CELL   ; 1      ; FF_X117_Y91_N49     ; Low Power ; x_r5[13]~_Duplicate0                 ;
;   2.513 ;   -0.214 ;    ;        ;        ;                     ;           ; clock pessimism removed              ;
; 2.513   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                    ;
; 2.759   ; 0.246    ;    ; uTh    ; 1      ; FF_X117_Y91_N49     ;           ; x_r5[13]~_Duplicate0                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+



Path #7: Hold slack is 0.024 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; x_r6[1]~_Duplicate0      ;
; To Node                         ; x_r7[1]~_Duplicate0      ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 3.132                    ;
; Data Required Time              ; 3.108                    ;
; Slack                           ; 0.024                    ;
; Worst-Case Operating Conditions ; Fast 900mV 100C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.275 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.233       ; 78         ; 0.000 ; 2.233 ;
;    Cell                ;       ; 4     ; 0.624       ; 22         ; 0.000 ; 0.331 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.170       ; 62         ; 0.000 ; 0.170 ;
;    uTco                ;       ; 1     ; 0.105       ; 38         ; 0.105 ; 0.105 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.413       ; 78         ; 0.000 ; 2.413 ;
;    Cell                ;       ; 4     ; 0.686       ; 22         ; 0.000 ; 0.331 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.857   ; 2.857   ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.331 ;   0.331 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.394 ;   0.063 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.394 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.624 ;   0.230 ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.857 ;   2.233 ; RR ; IC     ; 1      ; FF_X117_Y92_N50     ; Low Power ; x_r6[1]~_Duplicate0|clk              ;
;   2.857 ;   0.000 ; RR ; CELL   ; 1      ; FF_X117_Y92_N50     ; Low Power ; x_r6[1]~_Duplicate0                  ;
; 3.132   ; 0.275   ;    ;        ;        ;                     ;           ; data path                            ;
;   2.962 ;   0.105 ; FF ; uTco   ; 1      ; FF_X117_Y92_N50     ;           ; x_r6[1]~_Duplicate0|q                ;
;   3.132 ;   0.170 ; FF ; CELL   ; 1      ; FF_X117_Y92_N49     ; Low Power ; x_r7[1]~_Duplicate0|d                ;
;   3.132 ;   0.000 ; FF ; CELL   ; 1      ; FF_X117_Y92_N49     ; Low Power ; x_r7[1]~_Duplicate0                  ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.857   ; 2.857    ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.331 ;   0.331  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.409 ;   0.078  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.409 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.686 ;   0.277  ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   3.099 ;   2.413  ; RR ; IC     ; 1      ; FF_X117_Y92_N49     ; Low Power ; x_r7[1]~_Duplicate0|clk              ;
;   3.099 ;   0.000  ; RR ; CELL   ; 1      ; FF_X117_Y92_N49     ; Low Power ; x_r7[1]~_Duplicate0                  ;
;   2.857 ;   -0.242 ;    ;        ;        ;                     ;           ; clock pessimism removed              ;
; 2.857   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                    ;
; 3.108   ; 0.251    ;    ; uTh    ; 1      ; FF_X117_Y92_N49     ;           ; x_r7[1]~_Duplicate0                  ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+



Path #8: Hold slack is 0.024 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; x_r4[3]~_Duplicate0      ;
; To Node                         ; x_r5[3]~_Duplicate0      ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.781                    ;
; Data Required Time              ; 2.757                    ;
; Slack                           ; 0.024                    ;
; Worst-Case Operating Conditions ; Fast 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.269  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.870       ; 74         ; 0.000 ; 1.870 ;
;    Cell                ;        ; 4     ; 0.642       ; 26         ; 0.000 ; 0.353 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    Cell                ;        ; 2     ; 0.167       ; 62         ; 0.000 ; 0.167 ;
;    uTco                ;        ; 1     ; 0.102       ; 38         ; 0.102 ; 0.102 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.024       ; 74         ; 0.000 ; 2.024 ;
;    Cell                ;        ; 4     ; 0.701       ; 26         ; 0.000 ; 0.353 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.512   ; 2.512   ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.415 ;   0.062 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.415 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.642 ;   0.227 ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.512 ;   1.870 ; RR ; IC     ; 1      ; FF_X117_Y92_N38     ; Low Power ; x_r4[3]~_Duplicate0|clk              ;
;   2.512 ;   0.000 ; RR ; CELL   ; 1      ; FF_X117_Y92_N38     ; Low Power ; x_r4[3]~_Duplicate0                  ;
; 2.781   ; 0.269   ;    ;        ;        ;                     ;           ; data path                            ;
;   2.614 ;   0.102 ; FF ; uTco   ; 1      ; FF_X117_Y92_N38     ;           ; x_r4[3]~_Duplicate0|q                ;
;   2.781 ;   0.167 ; FF ; CELL   ; 1      ; FF_X117_Y92_N37     ; Low Power ; x_r5[3]~_Duplicate0|d                ;
;   2.781 ;   0.000 ; FF ; CELL   ; 1      ; FF_X117_Y92_N37     ; Low Power ; x_r5[3]~_Duplicate0                  ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.511   ; 2.511    ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.426 ;   0.073  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.426 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.701 ;   0.275  ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.725 ;   2.024  ; RR ; IC     ; 1      ; FF_X117_Y92_N37     ; Low Power ; x_r5[3]~_Duplicate0|clk              ;
;   2.725 ;   0.000  ; RR ; CELL   ; 1      ; FF_X117_Y92_N37     ; Low Power ; x_r5[3]~_Duplicate0                  ;
;   2.511 ;   -0.214 ;    ;        ;        ;                     ;           ; clock pessimism removed              ;
; 2.511   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                    ;
; 2.757   ; 0.246    ;    ; uTh    ; 1      ; FF_X117_Y92_N37     ;           ; x_r5[3]~_Duplicate0                  ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+



Path #9: Hold slack is 0.025 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; x_r6[11]~_Duplicate0     ;
; To Node                         ; x_r7[11]~_Duplicate0     ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.785                    ;
; Data Required Time              ; 2.760                    ;
; Slack                           ; 0.025                    ;
; Worst-Case Operating Conditions ; Fast 900mV -40C Model    ;
+---------------------------------+--------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.270 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.873       ; 74         ; 0.000 ; 1.873 ;
;    Cell                ;       ; 4     ; 0.642       ; 26         ; 0.000 ; 0.353 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.168       ; 62         ; 0.000 ; 0.168 ;
;    uTco                ;       ; 1     ; 0.102       ; 38         ; 0.102 ; 0.102 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.028       ; 74         ; 0.000 ; 2.028 ;
;    Cell                ;       ; 4     ; 0.701       ; 26         ; 0.000 ; 0.353 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.515   ; 2.515   ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.415 ;   0.062 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.415 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.642 ;   0.227 ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.515 ;   1.873 ; RR ; IC     ; 1      ; FF_X114_Y89_N26     ; Low Power ; x_r6[11]~_Duplicate0|clk             ;
;   2.515 ;   0.000 ; RR ; CELL   ; 1      ; FF_X114_Y89_N26     ; Low Power ; x_r6[11]~_Duplicate0                 ;
; 2.785   ; 0.270   ;    ;        ;        ;                     ;           ; data path                            ;
;   2.617 ;   0.102 ; FF ; uTco   ; 1      ; FF_X114_Y89_N26     ;           ; x_r6[11]~_Duplicate0|q               ;
;   2.785 ;   0.168 ; FF ; CELL   ; 1      ; FF_X114_Y89_N25     ; Low Power ; x_r7[11]~_Duplicate0|d               ;
;   2.785 ;   0.000 ; FF ; CELL   ; 1      ; FF_X114_Y89_N25     ; Low Power ; x_r7[11]~_Duplicate0                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.515   ; 2.515    ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.426 ;   0.073  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.426 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.701 ;   0.275  ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.729 ;   2.028  ; RR ; IC     ; 1      ; FF_X114_Y89_N25     ; Low Power ; x_r7[11]~_Duplicate0|clk             ;
;   2.729 ;   0.000  ; RR ; CELL   ; 1      ; FF_X114_Y89_N25     ; Low Power ; x_r7[11]~_Duplicate0                 ;
;   2.515 ;   -0.214 ;    ;        ;        ;                     ;           ; clock pessimism removed              ;
; 2.515   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                    ;
; 2.760   ; 0.245    ;    ; uTh    ; 1      ; FF_X114_Y89_N25     ;           ; x_r7[11]~_Duplicate0                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+



Path #10: Hold slack is 0.028 
===============================================================================
+------------------------------------------------------------+
; Path Summary                                               ;
+---------------------------------+--------------------------+
; Property                        ; Value                    ;
+---------------------------------+--------------------------+
; From Node                       ; x_r2[1]~_Duplicate0      ;
; To Node                         ; x_r3[1]~_Duplicate1      ;
; Launch Clock                    ; clk                      ;
; Latch Clock                     ; clk                      ;
; SDC Exception                   ; No SDC Exception on Path ;
; Data Arrival Time               ; 2.786                    ;
; Data Required Time              ; 2.758                    ;
; Slack                           ; 0.028                    ;
; Worst-Case Operating Conditions ; Fast 900mV -40C Model    ;
+---------------------------------+--------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.001 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.274  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 1.870       ; 74         ; 0.000 ; 1.870 ;
;    Cell                ;        ; 4     ; 0.642       ; 26         ; 0.000 ; 0.353 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    Cell                ;        ; 2     ; 0.173       ; 63         ; 0.000 ; 0.173 ;
;    uTco                ;        ; 1     ; 0.101       ; 37         ; 0.101 ; 0.101 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 2.024       ; 74         ; 0.000 ; 2.024 ;
;    Cell                ;        ; 4     ; 0.701       ; 26         ; 0.000 ; 0.353 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.512   ; 2.512   ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.415 ;   0.062 ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.415 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.642 ;   0.227 ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.512 ;   1.870 ; RR ; IC     ; 1      ; FF_X117_Y92_N22     ; Low Power ; x_r2[1]~_Duplicate0|clk              ;
;   2.512 ;   0.000 ; RR ; CELL   ; 1      ; FF_X117_Y92_N22     ; Low Power ; x_r2[1]~_Duplicate0                  ;
; 2.786   ; 0.274   ;    ;        ;        ;                     ;           ; data path                            ;
;   2.613 ;   0.101 ; FF ; uTco   ; 2      ; FF_X117_Y92_N22     ;           ; x_r2[1]~_Duplicate0|q                ;
;   2.786 ;   0.173 ; FF ; CELL   ; 1      ; FF_X117_Y92_N23     ; Low Power ; x_r3[1]~_Duplicate1|d                ;
;   2.786 ;   0.000 ; FF ; CELL   ; 1      ; FF_X117_Y92_N23     ; Low Power ; x_r3[1]~_Duplicate1                  ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------+

+--------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                              ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                        ;
; 2.511   ; 2.511    ;    ;        ;        ;                     ;           ; clock path                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_G38             ;           ; clk                                  ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|i                          ;
;   0.353 ;   0.353  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input|o                          ;
;   0.426 ;   0.073  ; RR ; CELL   ; 1      ; IOIBUF_X78_Y197_N47 ;           ; clk~input~io_48_lvds_tile/ioclkin[3] ;
;   0.426 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|inclk               ;
;   0.701 ;   0.275  ; RR ; CELL   ; 230    ; CLKCTRL_2L_G_I7     ;           ; clk~inputCLKENA0|outclk              ;
;   2.725 ;   2.024  ; RR ; IC     ; 1      ; FF_X117_Y92_N23     ; Low Power ; x_r3[1]~_Duplicate1|clk              ;
;   2.725 ;   0.000  ; RR ; CELL   ; 1      ; FF_X117_Y92_N23     ; Low Power ; x_r3[1]~_Duplicate1                  ;
;   2.511 ;   -0.214 ;    ;        ;        ;                     ;           ; clock pessimism removed              ;
; 2.511   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                    ;
; 2.758   ; 0.247    ;    ; uTh    ; 1      ; FF_X117_Y92_N23     ;           ; x_r3[1]~_Duplicate1                  ;
+---------+----------+----+--------+--------+---------------------+-----------+--------------------------------------+



+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.4.0 Build 79 11/22/2023 SC Pro Edition
    Info: Processing started: Sun Feb  4 22:01:35 2024
    Info: System process ID: 1925826
Info: Command: quartus_sta lab1 -c lab1 --mode=finalize
Info: The application is running in 'DNI' mode.
Info: qsta_default_script.tcl version: #1
Info (16677): Loading final database.
Info (16734): Loading "final" snapshot for partition "root_partition".
Info (16678): Successfully loaded final database: elapsed time is 00:00:04.
Info (22889): This design was generated using the DNI flow.
Info (21076): Core supply voltage operating condition is not set. Assuming a default value of '0.9V'.
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (19449): Reading SDC files elapsed 00:00:00.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 0.902
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.902               0.000         0        clk Slow 900mV -40C Model 
Info (332146): Worst-case hold slack is 0.021
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.021               0.000         0        clk Fast 900mV -40C Model 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Setup paths to report
Info (332140): No Recovery paths to report
Info (332146): Worst-case minimum pulse width slack is 2.760
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     2.760               0.000         0        clk Slow 900mV -40C Model 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info (24095): Timing requirements were met
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 2270 megabytes
    Info: Processing ended: Sun Feb  4 22:01:45 2024
    Info: Elapsed time: 00:00:10
    Info: System process ID: 1925826


+------------------------------------------------------------------+
; Unconstrained Paths Summary                                      ;
+---------------------------------------------------+-------+------+
; Property                                          ; Setup ; Hold ;
+---------------------------------------------------+-------+------+
; Illegal Clocks                                    ; 0     ; 0    ;
; Unconstrained Clocks                              ; 0     ; 0    ;
; Unconstrained Input Ports                         ; 19    ; 19   ;
; Paths from Unconstrained Input Ports (Pairs-Only) ; 479   ; 479  ;
; Unconstrained Output Ports                        ; 34    ; 34   ;
; Paths to Unconstrained Output Ports (Pairs-Only)  ; 35    ; 35   ;
+---------------------------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_ready    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_valid    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[4]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[5]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[6]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[7]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[8]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[9]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[10]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[11]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[12]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[13]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[14]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[15]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_valid     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_ready     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[10]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[11]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[12]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[13]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[14]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[15]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[16]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[17]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[18]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[19]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[20]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[21]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[22]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[23]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[24]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[25]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[26]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[27]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[28]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[29]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[30]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[31]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_ready    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_valid    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[2]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[3]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[4]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[5]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[6]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[7]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[8]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[9]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[10]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[11]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[12]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[13]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[14]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_x[15]    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; o_valid     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_ready     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[8]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[9]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[10]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[11]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[12]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[13]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[14]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[15]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[16]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[17]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[18]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[19]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[20]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[21]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[22]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[23]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[24]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[25]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[26]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[27]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[28]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[29]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[30]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_y[31]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.902 ; 0.021 ; N/A      ; N/A     ; 2.760               ;
;  clk             ; 0.902 ; 0.021 ; N/A      ; N/A     ; 2.760               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


