m255
K4
z2
!s11e MIXED_VERSIONS
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
d/home/guillermo
Euart
Z0 w1706866776
Z1 DPx4 ieee 11 numeric_std 0 22 aU^R8eGcicLcUFIaBQSL>3
Z2 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z3 DPx4 ieee 14 std_logic_1164 0 22 cVAk:aDinOX8^VGI1ekP<3
!i122 6
Z4 d/home/guillermo/Documentos/Estudios/VHDL/proyecto_vhdl/UART
Z5 8/home/guillermo/Documentos/Estudios/VHDL/proyecto_vhdl/UART/UART.vhd
Z6 F/home/guillermo/Documentos/Estudios/VHDL/proyecto_vhdl/UART/UART.vhd
l0
L5 1
VL54c8i>GGh5W@JM;C9N=j0
!s100 MoWHn:SDnFPb0_if6Eblz2
Z7 OV;C;2020.1;71
32
Z8 !s110 1706866784
!i10b 1
Z9 !s108 1706866784.000000
Z10 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/guillermo/Documentos/Estudios/VHDL/proyecto_vhdl/UART/UART.vhd|
Z11 !s107 /home/guillermo/Documentos/Estudios/VHDL/proyecto_vhdl/UART/UART.vhd|
!i113 1
Z12 o-work work -2002 -explicit
Z13 tExplicit 1 CvgOpt 0
Aart_uart
R1
R2
R3
DEx4 work 4 uart 0 22 L54c8i>GGh5W@JM;C9N=j0
!i122 6
l44
L18 67
VhlLIeBC3UUhz:`ac9X_6H0
!s100 ?7C:7zgaOm_GKnZDX1O?>2
R7
32
R8
!i10b 1
R9
R10
R11
!i113 1
R12
R13
Euart_uc
Z14 w1706716836
R1
R2
R3
!i122 7
R4
Z15 8/home/guillermo/Documentos/Estudios/VHDL/proyecto_vhdl/UART/UART_UC.vhd
Z16 F/home/guillermo/Documentos/Estudios/VHDL/proyecto_vhdl/UART/UART_UC.vhd
l0
L8 1
VD8Z24K50:bFPOmTPDh]FO2
!s100 i`2k?e=Z1<D1mAGhK7lXo0
R7
32
R8
!i10b 1
R9
Z17 !s90 -reportprogress|300|-work|work|-2002|-explicit|-stats=none|/home/guillermo/Documentos/Estudios/VHDL/proyecto_vhdl/UART/UART_UC.vhd|
Z18 !s107 /home/guillermo/Documentos/Estudios/VHDL/proyecto_vhdl/UART/UART_UC.vhd|
!i113 1
R12
R13
Adef_uart_uc
R1
R2
R3
Z19 DEx4 work 7 uart_uc 0 22 D8Z24K50:bFPOmTPDh]FO2
!i122 7
l33
Z20 L28 49
Z21 V8FjR]EH9SLDXf8jb^JFU[2
Z22 !s100 GghDzhY0mcn_X6@3dA6O31
R7
32
R8
!i10b 1
R9
R17
R18
!i113 1
R12
R13
