---
title: Work Logs--20240130
date: 2024-01-30 18:00:00
tags: 开关电源
categories:
- [半导体专业,模拟电路]
---
## 完成项
1. VOL_GEN3电路功能分析:
2. POWER_SEL_CTRL逻辑分析
3. 部分电源域及启动时序分析
   - VIN启动 => VDD_1和VDD_2紧跟着启动(不需要EN信号的使能)，但启动不完全；
   - EN=H => C144_PLUS(VOL_GEN3的输出也是BG模块的电源)启动 => BG输出开始启动，初始阶段只有0.8V(大约持续100us，参数待调)左右，之后缓慢上升 => 稳定于1.2V之后BG输出GOOD信号并配置VLO_GEN3使其完全启动；
   - 逻辑部分EN起主导作用，并在DC内部穿插多个模块，需要整理；
   - 非EN控制直接启动部分需列表。

![20240131101346](https://raw.githubusercontent.com/shenguosai/MyPic/img/img/20240131101346.png)
![20240131101405](https://raw.githubusercontent.com/shenguosai/MyPic/img/img/20240131101405.png)

## 次日计划
按照正常启动时POWER_SEL的控制逻辑A0A1时序 00=>10=>11 来进行内部参数调整，争取完成此模块的设计。
* 注: A0A1 无 01 逻辑，因为 EN=H 后 A0 马上变 H，而 A1 则需要等到 BG 模块的输出 GOOD 信号变 H，EN=L 时 BG 模块不允许启动。