<!doctypehtml><html lang="zh-Hant"><meta name="twitter:image"content="https://wellstsai.com/single-page-conclusion/%E6%99%B6%E7%89%87%E9%9D%A2%E7%A9%8D%E9%99%90%E5%88%B6-%E5%85%89%E5%88%BB%E6%A5%B5%E9%99%90%E8%88%87Chiplet%E5%8F%8A%E6%99%B6%E5%9C%93%E7%B4%9A%E6%95%B4%E5%90%88.png"><meta name="twitter:description"content="探討晶片為何無法無限擴大。說明半導體製造受限於約858mm²的光刻極限，以及產業如何透過Chiplet、2.5D封裝與Cerebras晶圓級整合技術突破此限制。"><meta name="twitter:title"content="晶片面積限制-光刻極限與Chiplet及晶圓級整合"><meta name="twitter:card"content="summary_large_image"><meta property="og:type"content="article"><meta property="og:site_name"content="WellWells"><meta property="og:image"content="https://wellstsai.com/single-page-conclusion/%E6%99%B6%E7%89%87%E9%9D%A2%E7%A9%8D%E9%99%90%E5%88%B6-%E5%85%89%E5%88%BB%E6%A5%B5%E9%99%90%E8%88%87Chiplet%E5%8F%8A%E6%99%B6%E5%9C%93%E7%B4%9A%E6%95%B4%E5%90%88.png"><meta property="og:url"content="https://wellstsai.com/single-page-conclusion/%E6%99%B6%E7%89%87%E9%9D%A2%E7%A9%8D%E9%99%90%E5%88%B6-%E5%85%89%E5%88%BB%E6%A5%B5%E9%99%90%E8%88%87Chiplet%E5%8F%8A%E6%99%B6%E5%9C%93%E7%B4%9A%E6%95%B4%E5%90%88.html"><meta property="og:description"content="探討晶片為何無法無限擴大。說明半導體製造受限於約858mm²的光刻極限，以及產業如何透過Chiplet、2.5D封裝與Cerebras晶圓級整合技術突破此限制。"><meta property="og:title"content="晶片面積限制-光刻極限與Chiplet及晶圓級整合"><meta name="description"content="探討晶片為何無法無限擴大。說明半導體製造受限於約858mm²的光刻極限，以及產業如何透過Chiplet、2.5D封裝與Cerebras晶圓級整合技術突破此限制。"><meta charset="UTF-8"><meta name="viewport"content="width=device-width,initial-scale=1"><title>晶片尺寸的「面積限制」：為何晶片不能無限擴大？</title><script src="https://cdn.tailwindcss.com"></script><link href="https://fonts.googleapis.com/css2?family=Inter:wght@400;600;700&display=swap"rel="stylesheet"><style>body{font-family:Inter,system-ui,-apple-system,'Segoe UI',Roboto,'Helvetica Neue',Arial,'Noto Sans','Liberation Sans',sans-serif,'Apple Color Emoji','Segoe UI Emoji','Segoe UI Symbol','Noto Color Emoji';background:linear-gradient(to bottom,#1e3a8a,#111827)}body{padding-bottom:80px}</style><script async src="https://www.googletagmanager.com/gtag/js?id=G-JKC4KZLT26"></script><script>function gtag(){dataLayer.push(arguments)}window.dataLayer=window.dataLayer||[],gtag("js",new Date),gtag("config","G-JKC4KZLT26")</script><body class="text-slate-300 antialiased min-h-screen relative"><header class="text-center py-12 md:py-16 px-4"><h1 class="text-4xl md:text-5xl font-bold text-white mb-4">🧱 晶片尺寸的「面積限制」</h1><p class="text-lg md:text-xl text-slate-400 max-w-3xl mx-auto">探討為何晶片製造無法僅靠「做大」來提升效能，以及光刻極限下的技術突破。</header><main class="container mx-auto px-4 pb-16"><section class="max-w-4xl mx-auto mb-12"><div class="bg-gray-800/70 backdrop-blur-sm border border-slate-700 rounded-xl shadow-2xl p-6 md:p-8 text-center"><h2 class="text-2xl font-bold text-white mb-4">🚀 核心洞察：晶片製造的「面積限制」</h2><p class="text-lg text-slate-300">當先進製程遭遇瓶頸，為何不能簡單地將晶片「做大」？答案在於製造的核心——<strong>光刻技術</strong>。存在一個無法逾越的單次曝光「光照窗口限制」（約 858 mm²），這道「面積牆」是<strong>目前主流</strong>光刻設備的物理限制，迫使產業轉向 <strong class="text-cyan-300">Chiplet（小晶片）</strong> 與 <strong class="text-cyan-300">晶圓級整合</strong> 技術。</div></section><div class="max-w-4xl mx-auto"><div class="bg-gray-800/60 backdrop-blur-sm border border-slate-700 rounded-lg shadow-lg p-6 flex flex-col mb-8"><h3 class="text-xl font-bold text-white mb-3">🧱 光刻的「巧克力天花板」</h3><p class="text-slate-400 flex-grow">曝光機一次曝光的最大面積（稱為<strong title="Reticle Field">光罩場限制</strong>）在<strong>目前主流 193i/EUV 設備</strong>上約為 <strong>26mm x 33mm (858 mm²)</strong>。這就像一塊「巧克力」的大小，是單一 <strong title="單一晶片裸晶">Die (裸晶)</strong> 的物理極限。<br><br>更重要的是，這不僅是單一限制；裸晶面積越大，<strong>缺陷密度 (Defect Density)</strong> 導致良率雪崩的風險就越高（良率隨面積指數級下降）。同時，未來的 <strong>High-NA EUV</strong> 技術甚至可能將此光罩場<strong class="text-amber-300">縮減一半</strong>（約 429 mm²），使單一裸晶的挑戰更高。</div><div class="bg-gray-800/60 backdrop-blur-sm border border-slate-700 rounded-lg shadow-lg p-6 flex flex-col mb-8"><h3 class="text-xl font-bold text-white mb-3">🧩 迂迴策略 (一)：2D Chiplet</h3><p class="text-slate-400 flex-grow">為了繞過面積牆，產業採用 <strong>Chiplet（小晶片）</strong>技術。 這好比將一個巨型拼圖切成小塊分別製造，再封裝在一起。例如 <strong title="Advanced Micro Devices">AMD</strong> 將 <strong title="Central Processing Unit (中央處理器)">CPU (中央處理器)</strong> 核心與 <strong title="Input/Output">IO</strong> 裸晶分離。 <strong>挑戰</strong>：晶片間的資料傳輸必須跨越<strong class="text-amber-300">封裝基板 (Substrate)</strong>，相較於晶片內部的矽，這會帶來顯著的<strong>延遲與功耗損失</strong>。同時，複雜的封裝也提高了<strong>製造成本</strong>與散熱設計的難度。</div><div class="bg-gray-800/60 backdrop-blur-sm border border-slate-700 rounded-lg shadow-lg p-6 flex flex-col mb-8"><h3 class="text-xl font-bold text-white mb-3">🤖 緩解「馮·諾伊曼瓶頸」：AI 的 2.5D 封裝</h3><p class="text-slate-400 flex-grow">AI 運算（如 LLM）是極端的<strong>資料密集型 (data-intensive)</strong> 工作，這使其直接撞上「馮·諾伊曼瓶頸」 (Von Neumann Bottleneck)。<br><br><strong class="text-amber-300">瓶頸核心：</strong><ul class="list-disc list-inside mt-2 text-slate-400 space-y-1"><li><strong>記憶體牆 (Memory Wall)：</strong> 處理器 (CPU/GPU) 的運算速度成長，遠快於主記憶體 (DRAM) 的存取速度。<li><strong>通道飽和：</strong> 處理器與記憶體間的共用資料通道頻寬有限，導致處理器需花費大量週期空閒等待，嚴重影響能效。</ul><p class="text-slate-400 flex-grow mt-3">為解決巨量參數的搬運問題，AI 晶片採用 2.5D 封裝作為關鍵緩解策略。此技術在<strong class="text-cyan-300">單一封裝系統</strong>中，將多個 GPU 裸晶與 <strong title="High Bandwidth Memory (高頻寬記憶體)">HBM (高頻寬記憶體)</strong> 堆疊在同一片<strong title="Silicon Interposer">矽基板 (Interposer)</strong> 上。<br><br>HBM 透過高密度的<strong title="Through-Silicon Via (矽穿孔)">TSV (矽穿孔)</strong> 直接連接處理器，提供了<strong>超高頻寬 (TB/s 等級)</strong>，直接增加了資料傳輸能力，以此繞過傳統記憶體的瓶頸。</div><div class="bg-gray-800/60 backdrop-blur-sm border border-slate-700 rounded-lg shadow-lg p-6 flex flex-col mb-8"><h3 class="text-xl font-bold text-white mb-3">🌌 突破常規：Cerebras WSE</h3><p class="text-slate-400 flex-grow">Cerebras 的 <strong title="Wafer-Scale Engine (晶圓級引擎)">WSE (晶圓級引擎)</strong> 面積高達 46,225 mm²，看似打破了規則。 <strong>真相</strong>：它並非「單一裸晶」，而是「晶圓級系統」。它由 <strong>84 個</strong>獨立裸晶（均在光罩限制內）組成的陣列。 <strong>創新點</strong>：它並未將晶圓切割，而是使用 <strong title="Redistribution Layer (重新分布層)">RDL (重新分布層)</strong> 技術，在製造過程中直接添加「跨裸片導線」，將 84 個裸晶「串接」成一個連續結構。</div><div class="bg-gray-800/60 backdrop-blur-sm border border-slate-700 rounded-lg shadow-lg p-6 flex flex-col mb-8"><h3 class="text-xl font-bold text-white mb-3">🪄 WSE 的實現魔法 (一)：容錯</h3><p class="text-slate-400 flex-grow">傳統上，良率 (Yield) 與面積 (Area)、缺陷密度 (Defect Density) 相關（常簡化為 <strong>Y ≈ e^(-A·D)</strong>）。這意味著面積越大，良率<strong class="text-red-400">指數級下降</strong>，導致大晶片成本飆升。Cerebras 的關鍵在於<strong>架構容錯</strong>。 晶圓被劃分為數十萬個微小計算核心，每個核心都有備援。在測試時，有缺陷的核心或鏈路會被自動「映射」出去，並啟用備用路徑，從而將致命的缺陷轉化為可接受的微小效能損失。</div><div class="bg-gray-800/60 backdrop-blur-sm border border-slate-700 rounded-lg shadow-lg p-6 flex flex-col mb-8"><h3 class="text-xl font-bold text-white mb-3">⚡ WSE 的實現魔法 (二)：記憶體</h3><p class="text-slate-400 flex-grow">WSE 捨棄了 HBM，轉而依賴大量的片上 <strong title="Static Random-Access Memory (靜態隨機存取記憶體)">SRAM (靜態隨機存取記憶體)</strong>（WSE-3 達 <strong>44GB</strong>）。 這提供了其<strong class="text-cyan-300">公開規格</strong>宣稱達到 <strong>PB/s</strong> 等級（數千倍於 HBM）的記憶體頻寬和極低延遲，徹底消除了記憶體牆，讓 90 萬個核心能全力運算，極度適合 <strong title="Large Language Model (大型語言模型)">LLM (大型語言模型)</strong> 等工作。</div></div><section class="max-w-5xl mx-auto my-16"><h2 class="text-3xl font-bold text-white text-center mb-8">📊 架構對比：晶圓級引擎 vs. 傳統 GPU</h2><div class="bg-gray-800/70 backdrop-blur-sm border border-slate-700 rounded-xl shadow-2xl overflow-hidden"><div class="overflow-x-auto"><table class="w-full text-left table-auto min-w-[768px]"><thead class="bg-gray-700/50"><tr><th class="p-4 font-semibold text-white">特性<th class="p-4 font-semibold text-white">傳統 GPU (NVIDIA H100)<th class="p-4 font-semibold text-white">晶圓級引擎 (Cerebras WSE-3)<tbody class="divide-y divide-slate-700"><tr class="hover:bg-gray-700/40 transition-colors duration-150"><td class="p-4 font-medium text-slate-300">單一裸晶 (Die) 面積<td class="p-4 text-slate-400">~<strong title="NVIDIA H100 公開規格">814 mm²</strong> (受光罩限制)<td class="p-4 text-slate-400">~<strong title="Cerebras WSE-3 公開規格">46,225 mm²</strong> (實為 90 萬核心串接)<tr class="hover:bg-gray-700/40 transition-colors duration-150"><td class="p-4 font-medium text-slate-300">記憶體方案<td class="p-4 text-slate-400">外部 <strong title="High Bandwidth Memory (高頻寬記憶體)">HBM (高頻寬記憶體)</strong> 堆疊<td class="p-4 text-slate-400">~44 GB <strong>片上</strong> <strong title="Static Random-Access Memory (靜態隨機存取記憶體)">SRAM (靜態隨機存取記憶體)</strong><tr class="hover:bg-gray-700/40 transition-colors duration-150"><td class="p-4 font-medium text-slate-300">記憶體頻寬 (內部)<td class="p-4 text-slate-400">~<strong title="NVIDIA H100 公開規格">3.35 TB/s</strong> (至 HBM)<td class="p-4 text-slate-400"><strong>~<strong title="Cerebras WSE-3 公開規格">21.4 PB/s</strong></strong> (SRAM 內部)<tr class="hover:bg-gray-700/40 transition-colors duration-150"><td class="p-4 font-medium text-slate-300">互連架構<td class="p-4 text-slate-400">NVLink / <strong title="Peripheral Component Interconnect Express">PCIe (Peripheral Component Interconnect Express)</strong><td class="p-4 text-slate-400">晶圓級 Swarm 互連 (<strong>~<strong title="Cerebras WSE-3 公開規格">220 Pb/s</strong></strong>)<tr class="hover:bg-gray-700/40 transition-colors duration-150"><td class="p-4 font-medium text-slate-300">互連架構<td class="p-4 text-slate-400">NVLink / <strong title="Peripheral Component Interconnect Express">PCIe (Peripheral Component Interconnect Express)</strong><td class="p-4 text-slate-400">晶圓級 Swarm 互連 (<strong>~220 Pb/s</strong>)<tr class="hover:bg-gray-700/40 transition-colors duration-150"><td class="p-4 font-medium text-slate-300">關鍵挑戰<td class="p-4 text-slate-400">記憶體牆、多卡擴充成本<td class="p-4 text-slate-400">良率(已克服)、散熱、供電、製程串接</table></div></div></section><section class="max-w-4xl mx-auto"><div class="bg-gray-800/70 backdrop-blur-sm border border-slate-700 rounded-xl shadow-2xl p-6 md:p-8"><h2 class="text-2xl font-bold text-white mb-4 text-center">💡 結論：殊途同歸的極限探索</h2><p class="text-lg text-slate-300">總結來說，<strong>「單一裸晶 (Die)」的面積受限是真實的</strong>，其上限目前被曝光機的 858 mm² 光罩場所限制。<br><br>然而，<strong>「晶片系統 (System)」的面積可以透過先進封裝來擴充</strong>。 無論是 AMD 的 <strong>2D Chiplet</strong>、NVIDIA 的 <strong>2.5D <strong title="Chip-on-Wafer-on-Substrate">CoWoS (Chip-on-Wafer-on-Substrate)</strong></strong> 封裝，還是 Cerebras 的<strong>晶圓級串接</strong>，其本質都是在「裸晶天花板」下，轉而追求「系統整合」。<br><br>這條路徑雖然<strong class="text-cyan-300">突破了單一面積限制</strong>，但也引入了新的挑戰——<strong>關鍵在於如何在「封裝成本」、「互連延遲」、「功耗散熱」與「製造良率」之間取得最佳平衡</strong>。</div></section></main><footer class="fixed bottom-0 left-0 w-full bg-gray-900/80 backdrop-blur-lg border-t border-slate-800 py-4 px-4 text-center z-50"><p class="text-sm text-slate-500"><a href="https://wellstsai.com"target="_blank"rel="noopener noreferrer"class="hover:text-cyan-300 transition-colors">Generated by wellstsai.com </a><span class="mx-2">|</span> 撰寫日期：2025年11月12日</footer>