-- Fichero: registro
-- Modulo: 
-- Autor: Eugenio Peñate Fariñas <epf.supersonic@gmail.com>
-- Fecha: 14/10/2008
-- Descripción:
--        
-- Modificaciones:
--    Quien:
--    Fecha:
--    Motivo:
--------------------------------------------------------------------------------
library IEEE;
use IEEE.std_logic_1164.all;
use std_logic_unsigned;

entity tickgen is
    port(clk, rst_n : in std_logic;
         tick : out std_logic );
end tickgen;

architecture compor of tickgen is

signal contador: integer range 0 to 127 :=0;

begin
    
    process(clk)
        begin
           if clk'event and clk='1' then
                if contador = 2 then
                    contador <=0;
                    tick <='1';
                else
                    contador <= contador +1;
                    tick <='0';
                end if;
            end if;
                       
    end process;
    

end compor;