Fitter report for dlx_de2_115
Tue Jul 22 15:13:04 2014
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Jul 22 15:13:04 2014       ;
; Quartus II 32-bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; dlx_de2_115                                 ;
; Top-level Entity Name              ; dlx_de2_115                                 ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,069 / 114,480 ( 4 % )                     ;
;     Total combinational functions  ; 3,695 / 114,480 ( 3 % )                     ;
;     Dedicated logic registers      ; 1,685 / 114,480 ( 1 % )                     ;
; Total registers                    ; 1685                                        ;
; Total pins                         ; 254 / 529 ( 48 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 3,981,312 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 6 / 532 ( 1 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Maximum processors allowed for parallel compilation                        ; 2                                     ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.38        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  37.5%      ;
;     Processors 3-12        ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; I/O Assignment Warnings                              ;
+---------------+--------------------------------------+
; Pin Name      ; Reason                               ;
+---------------+--------------------------------------+
; UART_TXD      ; Missing drive strength               ;
; LEDR[0]       ; Missing drive strength and slew rate ;
; LEDR[1]       ; Missing drive strength and slew rate ;
; LEDR[2]       ; Missing drive strength and slew rate ;
; LEDR[3]       ; Missing drive strength and slew rate ;
; LEDR[4]       ; Missing drive strength and slew rate ;
; LEDR[5]       ; Missing drive strength and slew rate ;
; LEDR[6]       ; Missing drive strength and slew rate ;
; LEDR[7]       ; Missing drive strength and slew rate ;
; LEDR[8]       ; Missing drive strength and slew rate ;
; LEDR[9]       ; Missing drive strength and slew rate ;
; LEDR[10]      ; Missing drive strength and slew rate ;
; LEDR[11]      ; Missing drive strength and slew rate ;
; LEDR[12]      ; Missing drive strength and slew rate ;
; LEDR[13]      ; Missing drive strength and slew rate ;
; LEDR[14]      ; Missing drive strength and slew rate ;
; LEDR[15]      ; Missing drive strength and slew rate ;
; LEDR[16]      ; Missing drive strength and slew rate ;
; LEDR[17]      ; Missing drive strength and slew rate ;
; LEDG[0]       ; Missing drive strength and slew rate ;
; LEDG[1]       ; Missing drive strength and slew rate ;
; LEDG[2]       ; Missing drive strength and slew rate ;
; LEDG[3]       ; Missing drive strength and slew rate ;
; LEDG[4]       ; Missing drive strength and slew rate ;
; LEDG[5]       ; Missing drive strength and slew rate ;
; LEDG[6]       ; Missing drive strength and slew rate ;
; LEDG[7]       ; Missing drive strength and slew rate ;
; LEDG[8]       ; Missing drive strength and slew rate ;
; HEX0[0]       ; Missing drive strength and slew rate ;
; HEX0[1]       ; Missing drive strength and slew rate ;
; HEX0[2]       ; Missing drive strength and slew rate ;
; HEX0[3]       ; Missing drive strength and slew rate ;
; HEX0[4]       ; Missing drive strength and slew rate ;
; HEX0[5]       ; Missing drive strength and slew rate ;
; HEX0[6]       ; Missing drive strength and slew rate ;
; HEX1[0]       ; Missing drive strength and slew rate ;
; HEX1[1]       ; Missing drive strength and slew rate ;
; HEX1[2]       ; Missing drive strength and slew rate ;
; HEX1[3]       ; Missing drive strength and slew rate ;
; HEX1[4]       ; Missing drive strength and slew rate ;
; HEX1[5]       ; Missing drive strength and slew rate ;
; HEX1[6]       ; Missing drive strength and slew rate ;
; HEX2[0]       ; Missing drive strength and slew rate ;
; HEX2[1]       ; Missing drive strength and slew rate ;
; HEX2[2]       ; Missing drive strength and slew rate ;
; HEX2[3]       ; Missing drive strength and slew rate ;
; HEX2[4]       ; Missing drive strength and slew rate ;
; HEX2[5]       ; Missing drive strength and slew rate ;
; HEX2[6]       ; Missing drive strength and slew rate ;
; HEX3[0]       ; Missing drive strength and slew rate ;
; HEX3[1]       ; Missing drive strength and slew rate ;
; HEX3[2]       ; Missing drive strength               ;
; HEX3[3]       ; Missing drive strength               ;
; HEX3[4]       ; Missing drive strength               ;
; HEX3[5]       ; Missing drive strength               ;
; HEX3[6]       ; Missing drive strength               ;
; HEX4[0]       ; Missing drive strength               ;
; HEX4[1]       ; Missing drive strength               ;
; HEX4[2]       ; Missing drive strength               ;
; HEX4[3]       ; Missing drive strength               ;
; HEX4[4]       ; Missing drive strength               ;
; HEX4[5]       ; Missing drive strength               ;
; HEX4[6]       ; Missing drive strength               ;
; HEX5[0]       ; Missing drive strength               ;
; HEX5[1]       ; Missing drive strength               ;
; HEX5[2]       ; Missing drive strength               ;
; HEX5[3]       ; Missing drive strength               ;
; HEX5[4]       ; Missing drive strength               ;
; HEX5[5]       ; Missing drive strength               ;
; HEX5[6]       ; Missing drive strength               ;
; HEX6[0]       ; Missing drive strength               ;
; HEX6[1]       ; Missing drive strength               ;
; HEX6[2]       ; Missing drive strength               ;
; HEX6[3]       ; Missing drive strength               ;
; HEX6[4]       ; Missing drive strength               ;
; HEX6[5]       ; Missing drive strength               ;
; HEX6[6]       ; Missing drive strength               ;
; HEX7[0]       ; Missing drive strength               ;
; HEX7[1]       ; Missing drive strength               ;
; HEX7[2]       ; Missing drive strength               ;
; HEX7[3]       ; Missing drive strength               ;
; HEX7[4]       ; Missing drive strength               ;
; HEX7[5]       ; Missing drive strength               ;
; HEX7[6]       ; Missing drive strength               ;
; LCD_RW        ; Missing drive strength               ;
; LCD_EN        ; Missing drive strength               ;
; LCD_RS        ; Missing drive strength               ;
; LCD_DATA[0]   ; Missing drive strength               ;
; LCD_DATA[1]   ; Missing drive strength               ;
; LCD_DATA[2]   ; Missing drive strength               ;
; LCD_DATA[3]   ; Missing drive strength               ;
; LCD_DATA[4]   ; Missing drive strength               ;
; LCD_DATA[5]   ; Missing drive strength               ;
; LCD_DATA[6]   ; Missing drive strength               ;
; LCD_DATA[7]   ; Missing drive strength               ;
; LCD_ON        ; Missing drive strength               ;
; LCD_BLON      ; Missing drive strength               ;
; SRAM_ADDR[0]  ; Missing drive strength               ;
; SRAM_ADDR[1]  ; Missing drive strength               ;
; SRAM_ADDR[2]  ; Missing drive strength               ;
; SRAM_ADDR[3]  ; Missing drive strength               ;
; SRAM_ADDR[4]  ; Missing drive strength               ;
; SRAM_ADDR[5]  ; Missing drive strength               ;
; SRAM_ADDR[6]  ; Missing drive strength               ;
; SRAM_ADDR[7]  ; Missing drive strength               ;
; SRAM_ADDR[8]  ; Missing drive strength               ;
; SRAM_ADDR[9]  ; Missing drive strength               ;
; SRAM_ADDR[10] ; Missing drive strength               ;
; SRAM_ADDR[11] ; Missing drive strength               ;
; SRAM_ADDR[12] ; Missing drive strength               ;
; SRAM_ADDR[13] ; Missing drive strength               ;
; SRAM_ADDR[14] ; Missing drive strength               ;
; SRAM_ADDR[15] ; Missing drive strength               ;
; SRAM_ADDR[16] ; Missing drive strength               ;
; SRAM_ADDR[17] ; Missing drive strength               ;
; SRAM_ADDR[18] ; Missing drive strength               ;
; SRAM_ADDR[19] ; Missing drive strength               ;
; SRAM_CE_N     ; Missing drive strength               ;
; SRAM_LB_N     ; Missing drive strength               ;
; SRAM_OE_N     ; Missing drive strength               ;
; SRAM_UB_N     ; Missing drive strength               ;
; SRAM_WE_N     ; Missing drive strength               ;
; DRAM_ADDR[0]  ; Missing drive strength               ;
; DRAM_ADDR[1]  ; Missing drive strength               ;
; DRAM_ADDR[2]  ; Missing drive strength               ;
; DRAM_ADDR[3]  ; Missing drive strength               ;
; DRAM_ADDR[4]  ; Missing drive strength               ;
; DRAM_ADDR[5]  ; Missing drive strength               ;
; DRAM_ADDR[6]  ; Missing drive strength               ;
; DRAM_ADDR[7]  ; Missing drive strength               ;
; DRAM_ADDR[8]  ; Missing drive strength               ;
; DRAM_ADDR[9]  ; Missing drive strength               ;
; DRAM_ADDR[10] ; Missing drive strength               ;
; DRAM_ADDR[11] ; Missing drive strength               ;
; DRAM_ADDR[12] ; Missing drive strength               ;
; DRAM_DQM[0]   ; Missing drive strength               ;
; DRAM_DQM[1]   ; Missing drive strength               ;
; DRAM_DQM[2]   ; Missing drive strength               ;
; DRAM_DQM[3]   ; Missing drive strength               ;
; DRAM_WE_N     ; Missing drive strength               ;
; DRAM_CAS_N    ; Missing drive strength               ;
; DRAM_RAS_N    ; Missing drive strength               ;
; DRAM_CS_N     ; Missing drive strength               ;
; DRAM_BA[0]    ; Missing drive strength               ;
; DRAM_BA[1]    ; Missing drive strength               ;
; DRAM_CLK      ; Missing drive strength               ;
; DRAM_CKE      ; Missing drive strength               ;
; GPIO[0]       ; Missing drive strength               ;
; GPIO[1]       ; Missing drive strength               ;
; GPIO[2]       ; Missing drive strength               ;
; GPIO[3]       ; Missing drive strength               ;
; GPIO[4]       ; Missing drive strength               ;
; GPIO[5]       ; Missing drive strength               ;
; GPIO[6]       ; Missing drive strength               ;
; GPIO[7]       ; Missing drive strength               ;
; GPIO[8]       ; Missing drive strength               ;
; GPIO[9]       ; Missing drive strength               ;
; GPIO[10]      ; Missing drive strength               ;
; GPIO[11]      ; Missing drive strength               ;
; GPIO[12]      ; Missing drive strength               ;
; GPIO[13]      ; Missing drive strength               ;
; GPIO[14]      ; Missing drive strength               ;
; GPIO[15]      ; Missing drive strength               ;
; GPIO[16]      ; Missing drive strength               ;
; GPIO[17]      ; Missing drive strength               ;
; GPIO[18]      ; Missing drive strength               ;
; GPIO[19]      ; Missing drive strength               ;
; GPIO[20]      ; Missing drive strength               ;
; GPIO[21]      ; Missing drive strength               ;
; GPIO[22]      ; Missing drive strength               ;
; GPIO[23]      ; Missing drive strength               ;
; GPIO[24]      ; Missing drive strength               ;
; GPIO[25]      ; Missing drive strength               ;
; GPIO[26]      ; Missing drive strength               ;
; GPIO[27]      ; Missing drive strength               ;
; GPIO[28]      ; Missing drive strength               ;
; GPIO[29]      ; Missing drive strength               ;
; GPIO[30]      ; Missing drive strength               ;
; GPIO[31]      ; Missing drive strength               ;
; GPIO[32]      ; Missing drive strength               ;
; GPIO[33]      ; Missing drive strength               ;
; SRAM_DQ[0]    ; Missing drive strength               ;
; SRAM_DQ[1]    ; Missing drive strength               ;
; SRAM_DQ[2]    ; Missing drive strength               ;
; SRAM_DQ[3]    ; Missing drive strength               ;
; SRAM_DQ[4]    ; Missing drive strength               ;
; SRAM_DQ[5]    ; Missing drive strength               ;
; SRAM_DQ[6]    ; Missing drive strength               ;
; SRAM_DQ[7]    ; Missing drive strength               ;
; SRAM_DQ[8]    ; Missing drive strength               ;
; SRAM_DQ[9]    ; Missing drive strength               ;
; SRAM_DQ[10]   ; Missing drive strength               ;
; SRAM_DQ[11]   ; Missing drive strength               ;
; SRAM_DQ[12]   ; Missing drive strength               ;
; SRAM_DQ[13]   ; Missing drive strength               ;
; SRAM_DQ[14]   ; Missing drive strength               ;
; SRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[0]    ; Missing drive strength               ;
; DRAM_DQ[1]    ; Missing drive strength               ;
; DRAM_DQ[2]    ; Missing drive strength               ;
; DRAM_DQ[3]    ; Missing drive strength               ;
; DRAM_DQ[4]    ; Missing drive strength               ;
; DRAM_DQ[5]    ; Missing drive strength               ;
; DRAM_DQ[6]    ; Missing drive strength               ;
; DRAM_DQ[7]    ; Missing drive strength               ;
; DRAM_DQ[8]    ; Missing drive strength               ;
; DRAM_DQ[9]    ; Missing drive strength               ;
; DRAM_DQ[10]   ; Missing drive strength               ;
; DRAM_DQ[11]   ; Missing drive strength               ;
; DRAM_DQ[12]   ; Missing drive strength               ;
; DRAM_DQ[13]   ; Missing drive strength               ;
; DRAM_DQ[14]   ; Missing drive strength               ;
; DRAM_DQ[15]   ; Missing drive strength               ;
; DRAM_DQ[16]   ; Missing drive strength               ;
; DRAM_DQ[17]   ; Missing drive strength               ;
; DRAM_DQ[18]   ; Missing drive strength               ;
; DRAM_DQ[19]   ; Missing drive strength               ;
; DRAM_DQ[20]   ; Missing drive strength               ;
; DRAM_DQ[21]   ; Missing drive strength               ;
; DRAM_DQ[22]   ; Missing drive strength               ;
; DRAM_DQ[23]   ; Missing drive strength               ;
; DRAM_DQ[24]   ; Missing drive strength               ;
; DRAM_DQ[25]   ; Missing drive strength               ;
; DRAM_DQ[26]   ; Missing drive strength               ;
; DRAM_DQ[27]   ; Missing drive strength               ;
; DRAM_DQ[28]   ; Missing drive strength               ;
; DRAM_DQ[29]   ; Missing drive strength               ;
; DRAM_DQ[30]   ; Missing drive strength               ;
; DRAM_DQ[31]   ; Missing drive strength               ;
+---------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------------+---------------+----------------+
; Location     ;                ;              ; AUD_ADCDAT       ; PIN_D2        ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK      ; PIN_C2        ; QSF Assignment ;
; Location     ;                ;              ; AUD_BCLK         ; PIN_F2        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACDAT       ; PIN_D1        ; QSF Assignment ;
; Location     ;                ;              ; AUD_DACLRCK      ; PIN_E3        ; QSF Assignment ;
; Location     ;                ;              ; AUD_XCK          ; PIN_E1        ; QSF Assignment ;
; Location     ;                ;              ; CLOCK2_50        ; PIN_AG14      ; QSF Assignment ;
; Location     ;                ;              ; CLOCK3_50        ; PIN_AG15      ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment ;
; Location     ;                ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RST_N      ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RST_N      ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment ;
; Location     ;                ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment ;
; Location     ;                ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[0]         ; PIN_J10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[1]         ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[2]         ; PIN_H13       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[3]         ; PIN_H14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[4]         ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[5]         ; PIN_E10       ; QSF Assignment ;
; Location     ;                ;              ; EX_IO[6]         ; PIN_D9        ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment ;
; Location     ;                ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment ;
; Location     ;                ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment ;
; Location     ;                ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment ;
; Location     ;                ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment ;
; Location     ;                ;              ; FL_RST_N         ; PIN_AE11      ; QSF Assignment ;
; Location     ;                ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment ;
; Location     ;                ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment ;
; Location     ;                ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[34]         ; PIN_AH23      ; QSF Assignment ;
; Location     ;                ;              ; GPIO[35]         ; PIN_AG26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment ;
; Location     ;                ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment ;
; Location     ;                ;              ; I2C_SCLK         ; PIN_B7        ; QSF Assignment ;
; Location     ;                ;              ; I2C_SDAT         ; PIN_A8        ; QSF Assignment ;
; Location     ;                ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR[0]      ; PIN_H7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_ADDR[1]      ; PIN_C3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_CS_N         ; PIN_A3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK_N[0]    ; PIN_C4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DACK_N[1]    ; PIN_D4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[0]      ; PIN_J6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[10]     ; PIN_G1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[11]     ; PIN_G2        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[12]     ; PIN_G3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[13]     ; PIN_F1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[14]     ; PIN_F3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[15]     ; PIN_G4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[1]      ; PIN_K4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[2]      ; PIN_J5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[3]      ; PIN_K3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[4]      ; PIN_J4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[5]      ; PIN_J3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[8]      ; PIN_H3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DATA[9]      ; PIN_H4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment ;
; Location     ;                ;              ; OTG_DREQ[1]      ; PIN_B4        ; QSF Assignment ;
; Location     ;                ;              ; OTG_FSPEED       ; PIN_C6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT[0]       ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_INT[1]       ; PIN_D5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_LSPEED       ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; OTG_RD_N         ; PIN_B3        ; QSF Assignment ;
; Location     ;                ;              ; OTG_RST_N        ; PIN_C5        ; QSF Assignment ;
; Location     ;                ;              ; OTG_WR_N         ; PIN_A4        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK          ; PIN_G6        ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK2         ; PIN_G5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT          ; PIN_H5        ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT2         ; PIN_F5        ; QSF Assignment ;
; Location     ;                ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment ;
; Location     ;                ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment ;
; Location     ;                ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment ;
; Location     ;                ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment ;
; Location     ;                ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment ;
; Location     ;                ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment ;
; Location     ;                ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment ;
; Location     ;                ;              ; TD_HS            ; PIN_E5        ; QSF Assignment ;
; Location     ;                ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment ;
; Location     ;                ;              ; TD_VS            ; PIN_E4        ; QSF Assignment ;
; Location     ;                ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment ;
; Location     ;                ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment ;
; Location     ;                ;              ; VGA_BLANK_N      ; PIN_F11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[0]         ; PIN_B10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[1]         ; PIN_A10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[2]         ; PIN_C11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[3]         ; PIN_B11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[4]         ; PIN_A11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[5]         ; PIN_C12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[6]         ; PIN_D11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_B[7]         ; PIN_D12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_CLK          ; PIN_A12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[0]         ; PIN_G8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[1]         ; PIN_G11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[2]         ; PIN_F8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[3]         ; PIN_H12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[4]         ; PIN_C8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[5]         ; PIN_B8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[6]         ; PIN_F10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_G[7]         ; PIN_C9        ; QSF Assignment ;
; Location     ;                ;              ; VGA_HS           ; PIN_G13       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[0]         ; PIN_E12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[1]         ; PIN_E11       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[2]         ; PIN_D10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[3]         ; PIN_F12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[4]         ; PIN_G10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[5]         ; PIN_J12       ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[6]         ; PIN_H8        ; QSF Assignment ;
; Location     ;                ;              ; VGA_R[7]         ; PIN_H10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_SYNC_N       ; PIN_C10       ; QSF Assignment ;
; Location     ;                ;              ; VGA_VS           ; PIN_C13       ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; AUD_ADCDAT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; AUD_ADCLRCK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; AUD_BCLK         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; AUD_DACDAT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; AUD_DACLRCK      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; AUD_XCK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; CLOCK2_50        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; CLOCK3_50        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; EEP_I2C_SCLK     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; EEP_I2C_SDAT     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET0_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_GTX_CLK    ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_INT_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_LINK100    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_MDC        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_MDIO       ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_RST_N      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_RX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_RX_COL     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_RX_CRS     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_RX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_RX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_RX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_RX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_RX_DV      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_RX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_TX_CLK     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_TX_DATA[0] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_TX_DATA[1] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_TX_DATA[2] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_TX_DATA[3] ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_TX_EN      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENET1_TX_ER      ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; ENETCLK_25       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; EX_IO[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; EX_IO[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; EX_IO[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; EX_IO[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; EX_IO[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; EX_IO[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; EX_IO[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[10]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[11]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[12]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[13]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[14]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[15]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[16]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[17]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[18]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[19]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[20]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[21]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[22]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[8]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_ADDR[9]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_CE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_DQ[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_DQ[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_DQ[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_DQ[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_DQ[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_DQ[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_DQ[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_DQ[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_OE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_RST_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_RY            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_WE_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; FL_WP_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; GPIO[34]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; GPIO[35]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_CLKIN0      ; 3.0-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_CLKIN_N1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_CLKIN_N2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_CLKIN_P1    ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_CLKIN_P2    ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_CLKOUT0     ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_CLKOUT_N1   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_CLKOUT_N2   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_CLKOUT_P1   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_CLKOUT_P2   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_D[0]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_D[1]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_D[2]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_D[3]        ; 2.5 V         ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_N[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_RX_D_P[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_N[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[0]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[10]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[11]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[12]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[13]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[14]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[15]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[16]  ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[1]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[2]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[3]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[4]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[5]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[6]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[7]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[8]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; HSMC_TX_D_P[9]   ; LVDS          ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; I2C_SCLK         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; I2C_SDAT         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; IRDA_RXD         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_ADDR[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_ADDR[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_CS_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DACK_N[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DACK_N[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[10]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[11]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[12]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[13]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[14]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[15]     ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[2]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[3]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[4]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[5]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[6]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[7]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[8]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DATA[9]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DREQ[0]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_DREQ[1]      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_FSPEED       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_INT[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_INT[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_LSPEED       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_RD_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_RST_N        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; OTG_WR_N         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; PS2_CLK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; PS2_CLK2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; PS2_DAT          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; PS2_DAT2         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; SD_CLK           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; SD_CMD           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; SD_DAT[0]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; SD_DAT[1]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; SD_DAT[2]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; SD_DAT[3]        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; SD_WP_N          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; SMA_CLKIN        ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; SMA_CLKOUT       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_CLK27         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_DATA[0]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_DATA[1]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_DATA[2]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_DATA[3]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_DATA[4]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_DATA[5]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_DATA[6]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_DATA[7]       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_HS            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_RESET_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; TD_VS            ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; UART_CTS         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; UART_RTS         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_BLANK_N      ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_B[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_B[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_B[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_B[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_B[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_B[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_B[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_B[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_CLK          ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_G[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_G[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_G[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_G[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_G[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_G[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_G[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_G[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_HS           ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_R[0]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_R[1]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_R[2]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_R[3]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_R[4]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_R[5]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_R[6]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_R[7]         ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_SYNC_N       ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; dlx_de2_115    ;              ; VGA_VS           ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5991 ) ; 0.00 % ( 0 / 5991 )        ; 0.00 % ( 0 / 5991 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5991 ) ; 0.00 % ( 0 / 5991 )        ; 0.00 % ( 0 / 5991 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5978 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /proj/hercules/work/linton/dlx/udlx-verilog/fpga/syn/dlx_de2_115.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 4,069 / 114,480 ( 4 % ) ;
;     -- Combinational with no register       ; 2384                    ;
;     -- Register only                        ; 374                     ;
;     -- Combinational with a register        ; 1311                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2318                    ;
;     -- 3 input functions                    ; 1101                    ;
;     -- <=2 input functions                  ; 276                     ;
;     -- Register only                        ; 374                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3007                    ;
;     -- arithmetic mode                      ; 688                     ;
;                                             ;                         ;
; Total registers*                            ; 1,685 / 117,053 ( 1 % ) ;
;     -- Dedicated logic registers            ; 1,685 / 114,480 ( 1 % ) ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 310 / 7,155 ( 4 % )     ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 254 / 529 ( 48 % )      ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 3                       ;
; M9Ks                                        ; 0 / 432 ( 0 % )         ;
; Total block memory bits                     ; 0 / 3,981,312 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 3,981,312 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )         ;
; PLLs                                        ; 2 / 4 ( 50 % )          ;
; Global clocks                               ; 3 / 20 ( 15 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%            ;
; Peak interconnect usage (total/H/V)         ; 53% / 49% / 58%         ;
; Maximum fan-out                             ; 1742                    ;
; Highest non-global fan-out                  ; 1742                    ;
; Total fan-out                               ; 20584                   ;
; Average fan-out                             ; 3.30                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 4069 / 114480 ( 4 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 2384                  ; 0                              ;
;     -- Register only                        ; 374                   ; 0                              ;
;     -- Combinational with a register        ; 1311                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2318                  ; 0                              ;
;     -- 3 input functions                    ; 1101                  ; 0                              ;
;     -- <=2 input functions                  ; 276                   ; 0                              ;
;     -- Register only                        ; 374                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3007                  ; 0                              ;
;     -- arithmetic mode                      ; 688                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1685                  ; 0                              ;
;     -- Dedicated logic registers            ; 1685 / 114480 ( 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 310 / 7155 ( 4 % )    ; 0 / 7155 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 254                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 3 / 24 ( 12 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1770                  ; 2                              ;
;     -- Registered Input Connections         ; 1685                  ; 0                              ;
;     -- Output Connections                   ; 84                    ; 1688                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 20680                 ; 1699                           ;
;     -- Registered Connections               ; 6052                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 164                   ; 1690                           ;
;     -- hard_block:auto_generated_inst       ; 1690                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 25                    ; 2                              ;
;     -- Output Ports                         ; 147                   ; 2                              ;
;     -- Bidir Ports                          ; 82                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 1                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_27 ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; CLOCK_50 ; Y2    ; 2        ; 0            ; 36           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]   ; M23   ; 6        ; 115          ; 40           ; 7            ; 1742                  ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[1]   ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[2]   ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; KEY[3]   ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[0]    ; AB28  ; 5        ; 115          ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[10]   ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[11]   ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[12]   ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[13]   ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[14]   ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[15]   ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[16]   ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[17]   ; Y23   ; 5        ; 115          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[1]    ; AC28  ; 5        ; 115          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[2]    ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[3]    ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[4]    ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[5]    ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[6]    ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[7]    ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[8]    ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW[9]    ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; UART_RXD ; G12   ; 8        ; 27           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; V7    ; 2        ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; T4    ; 2        ; 0            ; 33           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; U6    ; 2        ; 0            ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; V6    ; 2        ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]       ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]       ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]       ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]       ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]       ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]       ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]       ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]       ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]       ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]       ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]       ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]       ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]       ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]       ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]       ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]       ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]       ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]       ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]       ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]       ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]       ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]       ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]       ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]       ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]       ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]       ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]       ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]       ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]       ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]       ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]       ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]       ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]       ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]       ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]       ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]       ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]       ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]       ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]       ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]       ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]       ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_BLON      ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[0]   ; L3    ; 1        ; 0            ; 52           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[1]   ; L1    ; 1        ; 0            ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[2]   ; L2    ; 1        ; 0            ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[3]   ; K7    ; 1        ; 0            ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[4]   ; K1    ; 1        ; 0            ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[5]   ; K2    ; 1        ; 0            ; 55           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[6]   ; M3    ; 1        ; 0            ; 51           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_DATA[7]   ; M5    ; 1        ; 0            ; 47           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_EN        ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_ON        ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RS        ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LCD_RW        ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]       ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]       ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]       ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]       ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]       ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]       ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]       ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]       ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]       ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10]      ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11]      ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12]      ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13]      ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14]      ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15]      ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16]      ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17]      ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]       ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]       ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]       ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]       ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]       ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]       ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]       ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]       ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10] ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11] ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12] ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13] ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14] ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15] ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16] ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17] ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18] ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19] ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]  ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N     ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N     ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N     ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N     ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N     ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD      ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                            ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; DRAM_DQ[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0 (inverted) ; -                   ;
; GPIO[0]     ; AB22  ; 4        ; 107          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[10]    ; AC19  ; 4        ; 94           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[11]    ; AF16  ; 4        ; 65           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[12]    ; AD19  ; 4        ; 94           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[13]    ; AF15  ; 4        ; 60           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[14]    ; AF24  ; 4        ; 83           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[15]    ; AE21  ; 4        ; 85           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[16]    ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[17]    ; AC22  ; 4        ; 109          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[18]    ; AE22  ; 4        ; 96           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[19]    ; AF21  ; 4        ; 87           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[1]     ; AC15  ; 4        ; 60           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[20]    ; AF22  ; 4        ; 96           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[21]    ; AD22  ; 4        ; 111          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[22]    ; AG25  ; 4        ; 91           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[23]    ; AD25  ; 4        ; 100          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[24]    ; AH25  ; 4        ; 91           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[25]    ; AE25  ; 4        ; 89           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[26]    ; AG22  ; 4        ; 79           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[27]    ; AE24  ; 4        ; 100          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[28]    ; AH22  ; 4        ; 79           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[29]    ; AF26  ; 4        ; 89           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[2]     ; AB21  ; 4        ; 109          ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[30]    ; AE20  ; 4        ; 85           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[31]    ; AG23  ; 4        ; 81           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[32]    ; AF20  ; 4        ; 85           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[33]    ; AH26  ; 4        ; 113          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[3]     ; Y17   ; 4        ; 96           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[4]     ; AC21  ; 4        ; 102          ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[5]     ; Y16   ; 4        ; 96           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[6]     ; AD21  ; 4        ; 102          ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[7]     ; AE16  ; 4        ; 65           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[8]     ; AD15  ; 4        ; 60           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; GPIO[9]     ; AE15  ; 4        ; 60           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                                                                               ; -                   ;
; SRAM_DQ[0]  ; AH3   ; 3        ; 5            ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[10] ; AE2   ; 2        ; 0            ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[11] ; AE1   ; 2        ; 0            ; 16           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[12] ; AE3   ; 2        ; 0            ; 7            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[13] ; AE4   ; 3        ; 3            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[14] ; AF3   ; 3        ; 7            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[15] ; AG3   ; 3        ; 3            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[1]  ; AF4   ; 3        ; 1            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[2]  ; AG4   ; 3        ; 9            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[3]  ; AH4   ; 3        ; 9            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[4]  ; AF6   ; 3        ; 7            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[5]  ; AG6   ; 3        ; 11           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[6]  ; AH6   ; 3        ; 11           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[7]  ; AF7   ; 3        ; 20           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[8]  ; AD1   ; 2        ; 0            ; 21           ; 14           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
; SRAM_DQ[9]  ; AD2   ; 2        ; 0            ; 22           ; 21           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                     ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 28 / 56 ( 50 % ) ; 3.3V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 3.3V          ; --           ;
; 3        ; 27 / 73 ( 37 % ) ; 3.3V          ; --           ;
; 4        ; 67 / 71 ( 94 % ) ; 3.3V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 2.5V          ; --           ;
; 6        ; 8 / 58 ( 14 % )  ; 2.5V          ; --           ;
; 7        ; 30 / 72 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 71 ( 3 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; DRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; DRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; DRAM_CKE                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; DRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; DRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; DRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; DRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; GPIO[2]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ; 265        ; 4        ; GPIO[0]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; DRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; DRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; GPIO[1]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; GPIO[10]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; GPIO[4]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 267        ; 4        ; GPIO[17]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; GPIO[8]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; GPIO[12]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; GPIO[6]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 268        ; 4        ; GPIO[21]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; GPIO[23]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; DRAM_CLK                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; GPIO[9]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; GPIO[7]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; GPIO[30]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; GPIO[15]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; GPIO[18]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; GPIO[27]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; GPIO[25]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; GPIO[13]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; GPIO[11]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; GPIO[32]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; GPIO[19]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 252        ; 4        ; GPIO[20]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; GPIO[14]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; GPIO[16]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; GPIO[29]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; CLOCK_27                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; GPIO[26]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; GPIO[31]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; GPIO[22]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; GPIO[28]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; GPIO[24]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; GPIO[33]                                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; DRAM_DQM[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; DRAM_DQ[23]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; DRAM_DQ[17]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; DRAM_DQ[21]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; DRAM_DQ[22]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; DRAM_DQ[16]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; DRAM_DQ[19]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; DRAM_DQ[20]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; DRAM_DQM[3]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; DRAM_ADDR[3]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; DRAM_DQ[18]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 68         ; 2        ; DRAM_DQ[26]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; DRAM_DQ[27]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; DRAM_DQ[28]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; DRAM_BA[1]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; DRAM_ADDR[10]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; DRAM_ADDR[0]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; DRAM_DQ[25]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; DRAM_DQ[29]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; DRAM_CS_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; DRAM_DQ[31]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; DRAM_DQM[0]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; DRAM_DQ[7]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; DRAM_DQ[30]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; DRAM_DQ[24]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; DRAM_RAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; DRAM_BA[0]                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; DRAM_ADDR[2]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; DRAM_DQ[6]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; DRAM_DQ[5]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; DRAM_DQ[4]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; DRAM_DQ[2]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; DRAM_ADDR[4]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; DRAM_WE_N                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; DRAM_CAS_N                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; DRAM_ADDR[1]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; DRAM_DQ[3]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; DRAM_DQ[1]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; DRAM_DQ[0]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; DRAM_DQM[1]                                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; DRAM_ADDR[6]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; DRAM_ADDR[5]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; DRAM_DQ[8]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; DRAM_DQ[9]                                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; DRAM_ADDR[8]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; DRAM_ADDR[9]                                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; DRAM_ADDR[12]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; GPIO[5]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 249        ; 4        ; GPIO[3]                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                      ;
+-------------------------------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------+
; Name                          ; clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|pll1 ; clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------+
; SDC pin name                  ; clk_10_u0|altpll_component|auto_generated|pll1                                   ; clk_1_u0|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                           ; Normal                                                                        ;
; Compensate clock              ; clock0                                                                           ; clock0                                                                        ;
; Compensated input/output pins ; --                                                                               ; --                                                                            ;
; Switchover type               ; --                                                                               ; --                                                                            ;
; Input frequency 0             ; 50.0 MHz                                                                         ; 50.0 MHz                                                                      ;
; Input frequency 1             ; --                                                                               ; --                                                                            ;
; Nominal PFD frequency         ; 50.0 MHz                                                                         ; 50.0 MHz                                                                      ;
; Nominal VCO frequency         ; 600.0 MHz                                                                        ; 500.0 MHz                                                                     ;
; VCO post scale K counter      ; 2                                                                                ; 2                                                                             ;
; VCO frequency control         ; Auto                                                                             ; Auto                                                                          ;
; VCO phase shift step          ; 208 ps                                                                           ; 250 ps                                                                        ;
; VCO multiply                  ; --                                                                               ; --                                                                            ;
; VCO divide                    ; --                                                                               ; --                                                                            ;
; Freq min lock                 ; 25.0 MHz                                                                         ; 30.0 MHz                                                                      ;
; Freq max lock                 ; 54.18 MHz                                                                        ; 65.02 MHz                                                                     ;
; M VCO Tap                     ; 0                                                                                ; 0                                                                             ;
; M Initial                     ; 1                                                                                ; 1                                                                             ;
; M value                       ; 12                                                                               ; 10                                                                            ;
; N value                       ; 1                                                                                ; 1                                                                             ;
; Charge pump current           ; setting 1                                                                        ; setting 1                                                                     ;
; Loop filter resistance        ; setting 27                                                                       ; setting 27                                                                    ;
; Loop filter capacitance       ; setting 0                                                                        ; setting 0                                                                     ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                               ; 1.03 MHz to 1.97 MHz                                                          ;
; Bandwidth type                ; Medium                                                                           ; Medium                                                                        ;
; Real time reconfigurable      ; Off                                                                              ; Off                                                                           ;
; Scan chain MIF file           ; --                                                                               ; --                                                                            ;
; Preserve PLL counter order    ; Off                                                                              ; Off                                                                           ;
; PLL location                  ; PLL_1                                                                            ; PLL_3                                                                         ;
; Inclk0 signal                 ; CLOCK_50                                                                         ; CLOCK_50                                                                      ;
; Inclk1 signal                 ; --                                                                               ; --                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                    ; Dedicated Pin                                                                 ;
; Inclk1 signal type            ; --                                                                               ; --                                                                            ;
+-------------------------------+----------------------------------------------------------------------------------+-------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+
; clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 5   ; 10.0 MHz         ; 0 (0 ps)    ; 0.75 (208 ps)    ; 50/50      ; C0      ; 60            ; 30/30 Even   ; --            ; 1       ; 0       ; clk_10_u0|altpll_component|auto_generated|pll1|clk[0] ;
; clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|wire_pll1_clk[0]    ; clock0       ; 1    ; 50  ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C0      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; clk_1_u0|altpll_component|auto_generated|pll1|clk[0]  ;
+----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                        ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                            ; Library Name ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |dlx_de2_115                                                      ; 4069 (168)  ; 1685 (56)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 254  ; 0            ; 2384 (109)   ; 374 (0)           ; 1311 (59)        ; |dlx_de2_115                                                                                                                                                                                                                                   ; work         ;
;    |boot_rom:rom_u0|                                              ; 49 (49)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 24 (24)          ; |dlx_de2_115|boot_rom:rom_u0                                                                                                                                                                                                                   ; work         ;
;    |clk_10mhz:clk_10_u0|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dlx_de2_115|clk_10mhz:clk_10_u0                                                                                                                                                                                                               ; work         ;
;       |altpll:altpll_component|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dlx_de2_115|clk_10mhz:clk_10_u0|altpll:altpll_component                                                                                                                                                                                       ; work         ;
;          |clk_10mhz_altpll:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dlx_de2_115|clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated                                                                                                                                                       ; work         ;
;    |clk_1mhz:clk_1_u0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dlx_de2_115|clk_1mhz:clk_1_u0                                                                                                                                                                                                                 ; work         ;
;       |altpll:altpll_component|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dlx_de2_115|clk_1mhz:clk_1_u0|altpll:altpll_component                                                                                                                                                                                         ; work         ;
;          |clk_1mhz_altpll:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |dlx_de2_115|clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated                                                                                                                                                          ; work         ;
;    |top:top_u0|                                                   ; 3855 (0)    ; 1605 (0)                  ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 2250 (0)     ; 374 (0)           ; 1231 (0)         ; |dlx_de2_115|top:top_u0                                                                                                                                                                                                                        ; work         ;
;       |bootloader:bootloader_u0|                                  ; 51 (51)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 43 (43)          ; |dlx_de2_115|top:top_u0|bootloader:bootloader_u0                                                                                                                                                                                               ; work         ;
;       |data_memory_controll:data_memory_controll_u0|              ; 126 (126)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 7 (7)             ; 84 (84)          ; |dlx_de2_115|top:top_u0|data_memory_controll:data_memory_controll_u0                                                                                                                                                                           ; work         ;
;       |dlx_processor:dlx_processor_u0|                            ; 3544 (0)    ; 1357 (0)                  ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 2157 (0)     ; 304 (0)           ; 1083 (0)         ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0                                                                                                                                                                                         ; work         ;
;          |ex_mem_reg:ex_mem_reg_u0|                               ; 84 (84)     ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 19 (19)           ; 54 (54)          ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0                                                                                                                                                                ; work         ;
;          |execute_address_calculate:execute_address_calculate_u0| ; 1555 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1477 (0)     ; 0 (0)             ; 78 (0)           ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0                                                                                                                                  ; work         ;
;             |alu:alu_u0|                                          ; 1347 (229)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 1309 (196)   ; 0 (0)             ; 38 (33)          ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0                                                                                                                       ; work         ;
;                |lpm_divide:Div0|                                  ; 1090 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1085 (0)     ; 0 (0)             ; 5 (0)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0                                                                                                       ; work         ;
;                   |lpm_divide_hkm:auto_generated|                 ; 1090 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1085 (0)     ; 0 (0)             ; 5 (0)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated                                                                         ; work         ;
;                      |sign_div_unsign_9nh:divider|                ; 1090 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1085 (0)     ; 0 (0)             ; 5 (0)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider                                             ; work         ;
;                         |alt_u_div_6af:divider|                   ; 1090 (1089) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1085 (1084)  ; 0 (0)             ; 5 (5)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider                       ; work         ;
;                            |add_sub_8pc:add_sub_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_8pc:add_sub_1 ; work         ;
;                |lpm_mult:Mult0|                                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_mult:Mult0                                                                                                        ; work         ;
;                   |mult_7dt:auto_generated|                       ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_mult:Mult0|mult_7dt:auto_generated                                                                                ; work         ;
;             |branch_control:branch_control_u0|                    ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|branch_control:branch_control_u0                                                                                                 ; work         ;
;             |forward_unit:forward_unit|                           ; 155 (155)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 0 (0)             ; 36 (36)          ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit                                                                                                        ; work         ;
;             |mux_data:mux_data_u0|                                ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 4 (4)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0                                                                                                             ; work         ;
;          |id_ex_reg:id_ex_reg_u0|                                 ; 1446 (1446) ; 151 (151)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 522 (522)    ; 0 (0)             ; 924 (924)        ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0                                                                                                                                                                  ; work         ;
;          |if_id_reg:if_id_reg_u0|                                 ; 58 (58)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 17 (17)           ; 39 (39)          ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0                                                                                                                                                                  ; work         ;
;          |instruction_decode:instruction_decode_u0|               ; 1125 (0)    ; 1024 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (0)       ; 245 (0)           ; 786 (0)          ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0                                                                                                                                                ; work         ;
;             |control:control_u0|                                  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|control:control_u0                                                                                                                             ; work         ;
;             |instruction_decoder:instruction_decoder_u0|          ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 0 (0)             ; 5 (5)            ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0                                                                                                     ; work         ;
;             |register_bank:register_bank_u0|                      ; 1068 (1068) ; 1024 (1024)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 245 (245)         ; 780 (780)        ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0                                                                                                                 ; work         ;
;          |mem_wb_reg:mem_wb_reg_u0|                               ; 39 (39)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 16 (16)          ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0                                                                                                                                                                ; work         ;
;          |top_fetch:instruction_fetch_u0|                         ; 58 (58)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 19 (19)          ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0                                                                                                                                                          ; work         ;
;          |write_back:write_back_u0|                               ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 20 (20)          ; |dlx_de2_115|top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0                                                                                                                                                                ; work         ;
;       |mux_sdram:mux_sdram_u0|                                    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |dlx_de2_115|top:top_u0|mux_sdram:mux_sdram_u0                                                                                                                                                                                                 ; work         ;
;       |mux_sram:mux_sram_u0|                                      ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 2 (2)            ; |dlx_de2_115|top:top_u0|mux_sram:mux_sram_u0                                                                                                                                                                                                   ; work         ;
;       |sram_ctrl:sram_ctrl_u0|                                    ; 146 (146)   ; 113 (113)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 62 (62)           ; 51 (51)          ; |dlx_de2_115|top:top_u0|sram_ctrl:sram_ctrl_u0                                                                                                                                                                                                 ; work         ;
+-------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK_27      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[15]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[16]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[17]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_RXD      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BLON      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[18] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_ADDR[19] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[0]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[1]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[2]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[3]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[4]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[5]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[6]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[7]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[8]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[9]       ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[10]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[11]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[12]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[13]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[14]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[15]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[16]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[17]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[18]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[19]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[20]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[21]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[22]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[23]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[24]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[25]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[26]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[27]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[28]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[29]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[30]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[31]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[32]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; GPIO[33]      ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[0]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[5]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[6]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[9]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[10]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; SRAM_DQ[13]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; SRAM_DQ[15]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[16]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[18]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[19]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[20]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[22]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[27]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[29]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; DRAM_DQ[30]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_27                                                                                                                                  ;                   ;         ;
; KEY[1]                                                                                                                                    ;                   ;         ;
; KEY[2]                                                                                                                                    ;                   ;         ;
; KEY[3]                                                                                                                                    ;                   ;         ;
; SW[0]                                                                                                                                     ;                   ;         ;
; SW[1]                                                                                                                                     ;                   ;         ;
; SW[2]                                                                                                                                     ;                   ;         ;
; SW[3]                                                                                                                                     ;                   ;         ;
; SW[4]                                                                                                                                     ;                   ;         ;
; SW[5]                                                                                                                                     ;                   ;         ;
; SW[6]                                                                                                                                     ;                   ;         ;
; SW[7]                                                                                                                                     ;                   ;         ;
; SW[8]                                                                                                                                     ;                   ;         ;
; SW[9]                                                                                                                                     ;                   ;         ;
; SW[10]                                                                                                                                    ;                   ;         ;
; SW[11]                                                                                                                                    ;                   ;         ;
; SW[12]                                                                                                                                    ;                   ;         ;
; SW[13]                                                                                                                                    ;                   ;         ;
; SW[14]                                                                                                                                    ;                   ;         ;
; SW[15]                                                                                                                                    ;                   ;         ;
; SW[16]                                                                                                                                    ;                   ;         ;
; SW[17]                                                                                                                                    ;                   ;         ;
; UART_RXD                                                                                                                                  ;                   ;         ;
; GPIO[0]                                                                                                                                   ;                   ;         ;
; GPIO[1]                                                                                                                                   ;                   ;         ;
; GPIO[2]                                                                                                                                   ;                   ;         ;
; GPIO[3]                                                                                                                                   ;                   ;         ;
; GPIO[4]                                                                                                                                   ;                   ;         ;
; GPIO[5]                                                                                                                                   ;                   ;         ;
; GPIO[6]                                                                                                                                   ;                   ;         ;
; GPIO[7]                                                                                                                                   ;                   ;         ;
; GPIO[8]                                                                                                                                   ;                   ;         ;
; GPIO[9]                                                                                                                                   ;                   ;         ;
; GPIO[10]                                                                                                                                  ;                   ;         ;
; GPIO[11]                                                                                                                                  ;                   ;         ;
; GPIO[12]                                                                                                                                  ;                   ;         ;
; GPIO[13]                                                                                                                                  ;                   ;         ;
; GPIO[14]                                                                                                                                  ;                   ;         ;
; GPIO[15]                                                                                                                                  ;                   ;         ;
; GPIO[16]                                                                                                                                  ;                   ;         ;
; GPIO[17]                                                                                                                                  ;                   ;         ;
; GPIO[18]                                                                                                                                  ;                   ;         ;
; GPIO[19]                                                                                                                                  ;                   ;         ;
; GPIO[20]                                                                                                                                  ;                   ;         ;
; GPIO[21]                                                                                                                                  ;                   ;         ;
; GPIO[22]                                                                                                                                  ;                   ;         ;
; GPIO[23]                                                                                                                                  ;                   ;         ;
; GPIO[24]                                                                                                                                  ;                   ;         ;
; GPIO[25]                                                                                                                                  ;                   ;         ;
; GPIO[26]                                                                                                                                  ;                   ;         ;
; GPIO[27]                                                                                                                                  ;                   ;         ;
; GPIO[28]                                                                                                                                  ;                   ;         ;
; GPIO[29]                                                                                                                                  ;                   ;         ;
; GPIO[30]                                                                                                                                  ;                   ;         ;
; GPIO[31]                                                                                                                                  ;                   ;         ;
; GPIO[32]                                                                                                                                  ;                   ;         ;
; GPIO[33]                                                                                                                                  ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[0]~feeder                                                                            ; 1                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[16]~feeder                                                                           ; 1                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[17]~feeder                                                                           ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[1]~feeder                                                                            ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[2]~feeder                                                                            ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[18]~feeder                                                                           ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[3]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[19]~feeder                                                                           ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[4]~feeder                                                                            ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[20]~feeder                                                                           ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[21]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[5]                                                                                   ; 0                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[22]~feeder                                                                           ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[6]~feeder                                                                            ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[23]                                                                                  ; 1                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[7]                                                                                   ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[24]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[8]                                                                                   ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[25]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[9]                                                                                   ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                               ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[26]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[10]~feeder                                                                           ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                               ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[27]~feeder                                                                           ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[11]~feeder                                                                           ; 0                 ; 6       ;
; SRAM_DQ[12]                                                                                                                               ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[28]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[12]~feeder                                                                           ; 0                 ; 6       ;
; SRAM_DQ[13]                                                                                                                               ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[13]                                                                                  ; 1                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[29]                                                                                  ; 1                 ; 6       ;
; SRAM_DQ[14]                                                                                                                               ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[30]                                                                                  ; 1                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[14]~feeder                                                                           ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                                                               ;                   ;         ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[15]~feeder                                                                           ; 1                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[31]~feeder                                                                           ; 1                 ; 6       ;
; DRAM_DQ[0]                                                                                                                                ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[0]                                                                ; 0                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[1]                                                                ; 0                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[2]                                                                ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[3]                                                                ; 0                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[4]                                                                ; 0                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[5]                                                                ; 1                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[6]                                                                ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[7]                                                                ; 1                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[8]                                                                ; 0                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[9]                                                                ; 0                 ; 6       ;
; DRAM_DQ[10]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[10]                                                               ; 1                 ; 6       ;
; DRAM_DQ[11]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[11]                                                               ; 0                 ; 6       ;
; DRAM_DQ[12]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[12]                                                               ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[13]                                                               ; 0                 ; 6       ;
; DRAM_DQ[14]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[14]                                                               ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[15]                                                               ; 0                 ; 6       ;
; DRAM_DQ[16]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[16]                                                               ; 0                 ; 6       ;
; DRAM_DQ[17]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[17]                                                               ; 1                 ; 6       ;
; DRAM_DQ[18]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[18]                                                               ; 1                 ; 6       ;
; DRAM_DQ[19]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[19]                                                               ; 0                 ; 6       ;
; DRAM_DQ[20]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[20]                                                               ; 0                 ; 6       ;
; DRAM_DQ[21]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[21]~feeder                                                        ; 1                 ; 6       ;
; DRAM_DQ[22]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[22]~feeder                                                        ; 0                 ; 6       ;
; DRAM_DQ[23]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[23]~feeder                                                        ; 0                 ; 6       ;
; DRAM_DQ[24]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[24]~feeder                                                        ; 0                 ; 6       ;
; DRAM_DQ[25]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[25]~feeder                                                        ; 0                 ; 6       ;
; DRAM_DQ[26]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[26]~feeder                                                        ; 0                 ; 6       ;
; DRAM_DQ[27]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[27]                                                               ; 0                 ; 6       ;
; DRAM_DQ[28]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[28]                                                               ; 1                 ; 6       ;
; DRAM_DQ[29]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[29]                                                               ; 1                 ; 6       ;
; DRAM_DQ[30]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[30]                                                               ; 0                 ; 6       ;
; DRAM_DQ[31]                                                                                                                               ;                   ;         ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[31]                                                               ; 0                 ; 6       ;
; KEY[0]                                                                                                                                    ;                   ;         ;
;      - display_1[0]                                                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[19]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[18]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[17]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[16]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[15]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[14]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[13]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[12]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[11]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[10]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[9]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[8]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[7]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[6]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[5]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[4]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[3]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[2]                                                     ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[0]                                                                                                            ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[16]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[1]                                                                                                            ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[17]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[2]                                                                                                            ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[18]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[3]                                                                                                            ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[19]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[20]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[5]                                                                                                            ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[21]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[22]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[23]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[24]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[26]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[11]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[27]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[12]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[28]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[13]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[29]                                                                                                           ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[31]                                                                                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[1]                                                     ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[0]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[1]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[2]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[3]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[4]                                                             ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[1]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[2]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[3]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[4]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[5]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[6]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[7]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[8]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[9]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[10]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[11]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[12]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[13]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[14]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[15]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[16]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[17]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[18]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[19]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[0]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[31]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[30]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[29]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[28]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[27]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[26]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[25]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[24]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[23]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[22]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[21]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[20]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[19]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[18]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[17]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[16]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[15]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[14]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[13]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[12]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[11]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[10]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[9]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[8]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[7]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[6]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[5]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[4]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[3]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[2]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[1]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_a_out[0]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[31]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[30]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[29]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[28]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[27]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[26]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[25]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[24]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[23]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[22]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[21]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[20]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[19]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[18]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[17]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[16]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[15]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[14]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[13]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[12]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[11]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[10]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[9]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[8]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[7]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[6]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[5]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[4]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[3]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[2]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[1]                                                 ; 0                 ; 6       ;
;      - HEX0~0                                                                                                                             ; 0                 ; 6       ;
;      - display_1[1]                                                                                                                       ; 0                 ; 6       ;
;      - HEX0~1                                                                                                                             ; 0                 ; 6       ;
;      - display_1[2]                                                                                                                       ; 0                 ; 6       ;
;      - HEX0~2                                                                                                                             ; 0                 ; 6       ;
;      - display_1[3]                                                                                                                       ; 0                 ; 6       ;
;      - HEX0~3                                                                                                                             ; 0                 ; 6       ;
;      - display_1[4]                                                                                                                       ; 0                 ; 6       ;
;      - HEX0~4                                                                                                                             ; 0                 ; 6       ;
;      - display_1[5]                                                                                                                       ; 0                 ; 6       ;
;      - HEX0~5                                                                                                                             ; 0                 ; 6       ;
;      - display_1[6]                                                                                                                       ; 0                 ; 6       ;
;      - HEX0~6                                                                                                                             ; 0                 ; 6       ;
;      - display_2[0]                                                                                                                       ; 0                 ; 6       ;
;      - HEX1~0                                                                                                                             ; 0                 ; 6       ;
;      - display_2[1]                                                                                                                       ; 0                 ; 6       ;
;      - HEX1~1                                                                                                                             ; 0                 ; 6       ;
;      - display_2[2]                                                                                                                       ; 0                 ; 6       ;
;      - HEX1~2                                                                                                                             ; 0                 ; 6       ;
;      - display_2[3]                                                                                                                       ; 0                 ; 6       ;
;      - HEX1~3                                                                                                                             ; 0                 ; 6       ;
;      - display_2[4]                                                                                                                       ; 0                 ; 6       ;
;      - HEX1~4                                                                                                                             ; 0                 ; 6       ;
;      - display_2[5]                                                                                                                       ; 0                 ; 6       ;
;      - HEX1~5                                                                                                                             ; 0                 ; 6       ;
;      - display_2[6]                                                                                                                       ; 0                 ; 6       ;
;      - HEX1~6                                                                                                                             ; 0                 ; 6       ;
;      - display_3[0]                                                                                                                       ; 0                 ; 6       ;
;      - HEX2~0                                                                                                                             ; 0                 ; 6       ;
;      - display_3[1]                                                                                                                       ; 0                 ; 6       ;
;      - HEX2~1                                                                                                                             ; 0                 ; 6       ;
;      - display_3[2]                                                                                                                       ; 0                 ; 6       ;
;      - HEX2~2                                                                                                                             ; 0                 ; 6       ;
;      - display_3[3]                                                                                                                       ; 0                 ; 6       ;
;      - HEX2~3                                                                                                                             ; 0                 ; 6       ;
;      - display_3[4]                                                                                                                       ; 0                 ; 6       ;
;      - HEX2~4                                                                                                                             ; 0                 ; 6       ;
;      - display_3[5]                                                                                                                       ; 0                 ; 6       ;
;      - HEX2~5                                                                                                                             ; 0                 ; 6       ;
;      - display_3[6]                                                                                                                       ; 0                 ; 6       ;
;      - HEX2~6                                                                                                                             ; 0                 ; 6       ;
;      - display_4[0]                                                                                                                       ; 0                 ; 6       ;
;      - HEX3~0                                                                                                                             ; 0                 ; 6       ;
;      - display_4[1]                                                                                                                       ; 0                 ; 6       ;
;      - HEX3~1                                                                                                                             ; 0                 ; 6       ;
;      - display_4[2]                                                                                                                       ; 0                 ; 6       ;
;      - HEX3~2                                                                                                                             ; 0                 ; 6       ;
;      - display_4[3]                                                                                                                       ; 0                 ; 6       ;
;      - HEX3~3                                                                                                                             ; 0                 ; 6       ;
;      - display_4[4]                                                                                                                       ; 0                 ; 6       ;
;      - HEX3~4                                                                                                                             ; 0                 ; 6       ;
;      - display_4[5]                                                                                                                       ; 0                 ; 6       ;
;      - HEX3~5                                                                                                                             ; 0                 ; 6       ;
;      - display_4[6]                                                                                                                       ; 0                 ; 6       ;
;      - HEX3~6                                                                                                                             ; 0                 ; 6       ;
;      - display_5[0]                                                                                                                       ; 0                 ; 6       ;
;      - HEX4~0                                                                                                                             ; 0                 ; 6       ;
;      - display_5[1]                                                                                                                       ; 0                 ; 6       ;
;      - HEX4~1                                                                                                                             ; 0                 ; 6       ;
;      - display_5[2]                                                                                                                       ; 0                 ; 6       ;
;      - HEX4~2                                                                                                                             ; 0                 ; 6       ;
;      - display_5[3]                                                                                                                       ; 0                 ; 6       ;
;      - HEX4~3                                                                                                                             ; 0                 ; 6       ;
;      - display_5[4]                                                                                                                       ; 0                 ; 6       ;
;      - HEX4~4                                                                                                                             ; 0                 ; 6       ;
;      - display_5[5]                                                                                                                       ; 0                 ; 6       ;
;      - HEX4~5                                                                                                                             ; 0                 ; 6       ;
;      - display_5[6]                                                                                                                       ; 0                 ; 6       ;
;      - HEX4~6                                                                                                                             ; 0                 ; 6       ;
;      - display_6[0]                                                                                                                       ; 0                 ; 6       ;
;      - HEX5~0                                                                                                                             ; 0                 ; 6       ;
;      - display_6[1]                                                                                                                       ; 0                 ; 6       ;
;      - HEX5~1                                                                                                                             ; 0                 ; 6       ;
;      - display_6[2]                                                                                                                       ; 0                 ; 6       ;
;      - HEX5~2                                                                                                                             ; 0                 ; 6       ;
;      - display_6[3]                                                                                                                       ; 0                 ; 6       ;
;      - HEX5~3                                                                                                                             ; 0                 ; 6       ;
;      - display_6[4]                                                                                                                       ; 0                 ; 6       ;
;      - HEX5~4                                                                                                                             ; 0                 ; 6       ;
;      - display_6[5]                                                                                                                       ; 0                 ; 6       ;
;      - HEX5~5                                                                                                                             ; 0                 ; 6       ;
;      - display_6[6]                                                                                                                       ; 0                 ; 6       ;
;      - HEX5~6                                                                                                                             ; 0                 ; 6       ;
;      - display_7[0]                                                                                                                       ; 0                 ; 6       ;
;      - HEX6~0                                                                                                                             ; 0                 ; 6       ;
;      - display_7[1]                                                                                                                       ; 0                 ; 6       ;
;      - HEX6~1                                                                                                                             ; 0                 ; 6       ;
;      - display_7[2]                                                                                                                       ; 0                 ; 6       ;
;      - HEX6~2                                                                                                                             ; 0                 ; 6       ;
;      - display_7[3]                                                                                                                       ; 0                 ; 6       ;
;      - HEX6~3                                                                                                                             ; 0                 ; 6       ;
;      - display_7[4]                                                                                                                       ; 0                 ; 6       ;
;      - HEX6~4                                                                                                                             ; 0                 ; 6       ;
;      - display_7[5]                                                                                                                       ; 0                 ; 6       ;
;      - HEX6~5                                                                                                                             ; 0                 ; 6       ;
;      - display_7[6]                                                                                                                       ; 0                 ; 6       ;
;      - HEX6~6                                                                                                                             ; 0                 ; 6       ;
;      - display_8[0]                                                                                                                       ; 0                 ; 6       ;
;      - HEX7~0                                                                                                                             ; 0                 ; 6       ;
;      - display_8[1]                                                                                                                       ; 0                 ; 6       ;
;      - HEX7~1                                                                                                                             ; 0                 ; 6       ;
;      - display_8[2]                                                                                                                       ; 0                 ; 6       ;
;      - HEX7~2                                                                                                                             ; 0                 ; 6       ;
;      - display_8[3]                                                                                                                       ; 0                 ; 6       ;
;      - HEX7~3                                                                                                                             ; 0                 ; 6       ;
;      - display_8[4]                                                                                                                       ; 0                 ; 6       ;
;      - HEX7~4                                                                                                                             ; 0                 ; 6       ;
;      - display_8[5]                                                                                                                       ; 0                 ; 6       ;
;      - HEX7~5                                                                                                                             ; 0                 ; 6       ;
;      - display_8[6]                                                                                                                       ; 0                 ; 6       ;
;      - HEX7~6                                                                                                                             ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[0]                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[1]                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[2]                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[3]                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[4]                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[5]                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[6]                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[7]                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[8]                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[9]                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[10]                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[11]                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[12]                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[13]                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[14]                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[15]                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[16]                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[17]                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[18]                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_addr[19]                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_ce_n                                                                                        ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                                                                        ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_we_n                                                                                        ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[1]                                                           ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|state.ACTIVATE_BANK                                                        ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|state.READ_DATA                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|state.WRITE_DATA                                                           ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|state.IDLE                                                                 ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|state.PRECHARGE                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|state.INITIALIZE_SDRAM                                                     ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[2]                                                           ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[3]                                                           ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[4]                                                           ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[5]                                                           ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|state.LOAD_MODE_REGISTER                                                   ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[6]                                                           ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[7]                                                           ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[8]                                                           ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[9]                                                           ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[10]                                                          ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[11]                                                          ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[12]                                                          ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[0]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_wr_en_out                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[19]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[1]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[2]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[3]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[4]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[5]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[6]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[7]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[8]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[9]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[10]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[11]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[12]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[13]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[14]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[15]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[17]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[18]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[19]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[20]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[21]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[22]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[23]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[24]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[25]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[26]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[27]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[28]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[29]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[30]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[31]                                                ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_READ_1                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_WRITE_1                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_READ_2                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_IDLE                                                                                    ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|boot_mode                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|select_new_pc_out                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|mem_data_rd_en_out                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[25]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[0]                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[24]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[23]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[22]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[21]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[20]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[19]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[18]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[17]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[16]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[15]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[14]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[13]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[12]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[11]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[10]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[9]                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[8]                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[7]                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[6]                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[5]                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[4]                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[3]                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[2]                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[1]                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[31]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[30]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[26]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[29]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[27]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[28]                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[0]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[1]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[2]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[3]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[4]                                                ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|clk_proc_pulse                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|wr_detc                                                                                          ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[2]                                                                               ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[3]                                                                               ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[4]                                                                               ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[5]                                                                               ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[6]                                                                               ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[7]                                                                               ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[8]                                                                               ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[9]                                                                               ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[10]                                                                              ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[11]                                                                              ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[12]                                                                              ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[13]                                                                              ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[14]                                                                              ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[15]                                                                              ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[16]                                                                              ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[17]                                                                              ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[18]                                                                              ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_addr[19]                                                                              ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_WRITE_0                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_READ_0                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[1]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_rd_en_out                                              ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_wr_en_reg                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_rd_en_reg                                                             ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[2]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[3]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[4]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[5]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[6]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[7]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[8]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[9]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[10]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_addr_reg[0]                                                           ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[11]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[12]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[0]                                                 ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[0]                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[0]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|write_back_mux_sel_out                                          ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr2_out[0]                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr2_out[1]                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[1]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[0]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr2_out[2]                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr2_out[3]                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[3]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[2]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_en_out                                                   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr2_out[4]                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[4]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[1]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[0]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[3]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[2]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_en_out                                                   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[4]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|mem_data_wr_en_out                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[15]                                                  ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[19]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[19]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|imm_inst_out                                                      ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr1_out[1]                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr1_out[0]                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr1_out[3]                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr1_out[2]                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr1_out[4]                                               ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[18]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[18]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[17]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[17]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[17]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[16]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[16]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[16]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[15]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[15]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[15]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[14]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[14]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[14]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[14]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[13]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[13]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[13]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[13]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[12]                                                  ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[12]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[12]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[11]                                                  ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[11]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[11]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[10]                                                  ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[10]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[10]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[9]                                                   ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[9]                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[9]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[8]                                                   ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[8]                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[8]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[7]                                                   ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[7]                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[7]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[6]                                                   ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[6]                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[6]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[5]                                                   ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[5]                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[5]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[4]                                                   ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[4]                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[4]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[3]                                                   ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[3]                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[3]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[2]                                                   ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[2]                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[2]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[1]                                                   ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[1]                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[1]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[0]                                                   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[5]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[1]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[0]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[3]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[5]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[3]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[4]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[0]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[2]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[1]                                              ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[4]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[2]                                                     ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[31]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[31]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[31]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[28]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[28]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[28]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[29]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[29]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[29]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[30]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[30]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[30]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[25]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[25]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[25]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[26]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[26]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[26]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[27]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[27]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[27]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[22]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[22]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[22]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[23]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[23]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[23]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[24]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[24]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[24]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[20]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[20]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[20]                                                               ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[21]                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[21]                                                ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[21]                                                               ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|state.END_BOOT                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|jump_inst_out                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|branch_inst_out                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[25]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[0]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[24]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[23]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[22]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[21]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[20]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[19]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[18]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[17]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[16]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[15]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[14]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[13]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[12]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[11]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[10]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[9]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[8]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[7]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[6]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[5]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[4]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[3]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[2]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[1]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[31]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[30]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[26]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[29]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[27]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[28]                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|clk_proc_dly                                                                                     ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|inst_mem_wr_en                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|wr_data_dly                                                                                      ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|jump_use_r_out                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[1]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[0]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[2]                                                     ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|count[0]                                                                                       ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|boot_mem_rd_en                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[1]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[3]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[2]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[4]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[3]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[5]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[4]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[6]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[5]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[7]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[6]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[8]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[7]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[9]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[8]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[10]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[9]                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[11]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[10]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[12]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[11]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[13]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[12]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[14]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[13]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[15]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[14]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[16]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[15]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[17]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[16]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[18]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[17]                                                 ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|new_pc_out[19]                                                    ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[0]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[1]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[2]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[3]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[4]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[5]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[6]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[7]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[8]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[9]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[10]                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[11]                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[12]                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[13]                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[14]                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[15]                                                                                 ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[0]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[1]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[2]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[3]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[4]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[5]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[6]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[7]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[8]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[9]                                                             ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[10]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[11]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[12]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[13]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[14]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[15]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[16]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[17]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[18]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[19]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[20]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[21]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[22]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[23]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[24]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[25]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[26]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[27]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[28]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[29]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[30]                                                            ; 0                 ; 6       ;
;      - top:top_u0|data_memory_controll:data_memory_controll_u0|data_in_reg[31]                                                            ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][0]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][0]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][0]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][0]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][0]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][0]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][0]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][0]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][0]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][0]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][0]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_en_out                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][19]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][19]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][19]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][19]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][19]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][19]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][19]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][19]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][19]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][19]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][19] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][18]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][18]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][18]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][18]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][18]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][18]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][18]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][18]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][18]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][18]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][18] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][17]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][17]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][17]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][17]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][17]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][17]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][17]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][17]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][17]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][17]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][17] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][16]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][16]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][16]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][16]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][16]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][16]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][16]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][16]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][16]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][16]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][16] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][15]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][15]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][15]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][15]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][15]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][15]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][15]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][15]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][15]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][15]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][15] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][14]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][14]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][14]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][14]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][14]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][14]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][14]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][14]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][14]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][14]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][14] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][13]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][13]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][13]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][13]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][13]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][13]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][13]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][13]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][13]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][13]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][13] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][12]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][12]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][12]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][12]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][12]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][12]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][12]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][12]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][12]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][12]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][12] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][11]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][11]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][11]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][11]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][11]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][11]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][11]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][11]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][11]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][11]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][11] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][10]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][10]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][10]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][10]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][10]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][10]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][10]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][10]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][10]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][10]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][10] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][9]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][9]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][9]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][9]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][9]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][9]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][9]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][9]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][9]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][9]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][9]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][8]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][8]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][8]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][8]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][8]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][8]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][8]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][8]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][8]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][8]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][8]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][7]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][7]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][7]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][7]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][7]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][7]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][7]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][7]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][7]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][7]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][7]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][6]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][6]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][6]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][6]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][6]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][6]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][6]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][6]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][6]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][6]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][6]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][5]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][5]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][5]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][5]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][5]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][5]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][5]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][5]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][5]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][5]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][5]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][4]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][4]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][4]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][4]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][4]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][4]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][4]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][4]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][4]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][4]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][4]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][3]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][3]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][3]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][3]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][3]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][3]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][3]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][3]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][3]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][3]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][3]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][2]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][2]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][2]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][2]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][2]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][2]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][2]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][2]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][2]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][2]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][2]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][1]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][1]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][1]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][1]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][1]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][1]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][1]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][1]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][1]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][1]   ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][1]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][31]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][31]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][31]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][31]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][31]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][31]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][31]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][31]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][31]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][31]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][31] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][28]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][28]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][28]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][28]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][28]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][28]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][28]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][28]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][28]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][28]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][28] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][29]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][29]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][29]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][29]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][29]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][29]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][29]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][29]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][29]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][29]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][29] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][30]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][30]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][30]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][30]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][30]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][30]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][30]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][30]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][30]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][30]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][30] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][25]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][25]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][25]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][25]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][25]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][25]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][25]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][25]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][25]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][25]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][25] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][26]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][26]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][26]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][26]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][26]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][26]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][26]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][26]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][26]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][26]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][26] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][27]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][27]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][27]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][27]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][27]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][27]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][27]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][27]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][27]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][27]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][27] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][22]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][22]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][22]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][22]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][22]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][22]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][22]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][22]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][22]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][22]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][22] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][23]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][23]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][23]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][23]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][23]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][23]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][23]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][23]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][23]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][23]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][23] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][24]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][24]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][24]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][24]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][24]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][24]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][24]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][24]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][24]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][24]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][24] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][20]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][20]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][20]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][20]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][20]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][20]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][20]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][20]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][20]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][20]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][20] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][21]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][21]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][21]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][21]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][21]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][21]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][21]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][21]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][21]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][21]  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][21] ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][21] ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[25]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[0]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[24]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[23]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[22]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[21]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[20]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[19]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[18]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[17]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[16]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[15]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[14]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[13]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[12]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[11]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[10]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[9]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[8]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[7]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[6]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[5]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[4]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[3]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[2]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[1]                                                                                   ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[31]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[30]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[26]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[29]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[27]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data_reg[28]                                                                                  ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[1]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[2]                                                     ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|state.READ_BOOT                                                                                ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[3]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[4]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[5]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[6]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[7]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[8]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[9]                                                     ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[10]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[11]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[12]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[13]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[14]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[15]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[16]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[17]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[18]                                                    ; 0                 ; 6       ;
;      - top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|new_pc_out[19]                                                    ; 0                 ; 6       ;
;      - top:top_u0|bootloader:bootloader_u0|state.INIT_BOOT                                                                                ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data[19]~0                                                                                                         ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data~1                                                                                                             ; 0                 ; 6       ;
;      - boot_rom:rom_u0|data~2                                                                                                             ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                  ;                   ;         ;
+-------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                    ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                ; PIN_Y2             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                  ; PIN_M23            ; 1742    ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; boot_rom:rom_u0|data[19]~0                                                                                                              ; LCCOMB_X21_Y26_N26 ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|wire_pll1_clk[0]                                            ; PLL_1              ; 204     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|wire_pll1_clk[0]                                               ; PLL_3              ; 1483    ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; top:top_u0|bootloader:bootloader_u0|boot_mode                                                                                           ; FF_X21_Y26_N13     ; 80      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:top_u0|bootloader:bootloader_u0|inst_mem_wr_en                                                                                      ; FF_X24_Y20_N7      ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0                                                                    ; LCCOMB_X28_Y30_N6  ; 36      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector4~4                                                                     ; LCCOMB_X28_Y30_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|always0~0                                                                       ; LCCOMB_X28_Y30_N10 ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|always3~1                                                                       ; LCCOMB_X29_Y30_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[1]~9                                                                ; LCCOMB_X29_Y30_N10 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_rd_en_reg~0                                                                ; LCCOMB_X28_Y30_N2  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|state.LOAD_MODE_REGISTER                                                        ; FF_X29_Y26_N3      ; 10      ; Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|control:control_u0|decode_flush~0                    ; LCCOMB_X47_Y29_N28 ; 72      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|control:control_u0|inst_rd_en~0                      ; LCCOMB_X40_Y31_N16 ; 54      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|WideOr1~4 ; LCCOMB_X40_Y35_N30 ; 6       ; Latch enable               ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~1            ; LCCOMB_X45_Y33_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~11           ; LCCOMB_X47_Y33_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~13           ; LCCOMB_X49_Y37_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~15           ; LCCOMB_X42_Y38_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~16           ; LCCOMB_X45_Y33_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~17           ; LCCOMB_X45_Y33_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~18           ; LCCOMB_X47_Y31_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~19           ; LCCOMB_X47_Y31_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~20           ; LCCOMB_X42_Y31_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~21           ; LCCOMB_X47_Y31_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~22           ; LCCOMB_X49_Y37_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~23           ; LCCOMB_X41_Y29_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~24           ; LCCOMB_X47_Y33_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~25           ; LCCOMB_X45_Y33_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~26           ; LCCOMB_X45_Y33_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~27           ; LCCOMB_X47_Y33_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~28           ; LCCOMB_X45_Y33_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~29           ; LCCOMB_X42_Y31_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~3            ; LCCOMB_X45_Y33_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~30           ; LCCOMB_X45_Y33_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~31           ; LCCOMB_X42_Y31_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~32           ; LCCOMB_X49_Y37_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~33           ; LCCOMB_X47_Y31_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~34           ; LCCOMB_X47_Y27_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~35           ; LCCOMB_X47_Y33_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~36           ; LCCOMB_X47_Y31_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~37           ; LCCOMB_X42_Y38_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~38           ; LCCOMB_X47_Y31_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~39           ; LCCOMB_X42_Y38_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~5            ; LCCOMB_X47_Y31_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~7            ; LCCOMB_X47_Y31_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~9            ; LCCOMB_X42_Y31_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|rd_reg1_data_out~5    ; LCCOMB_X41_Y27_N4  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|rd_reg2_data_out~5    ; LCCOMB_X47_Y27_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[15]~5                                                       ; LCCOMB_X41_Y30_N18 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|mux_sdram:mux_sdram_u0|wr_data_gpio[4]~0                                                                                     ; LCCOMB_X28_Y26_N26 ; 56      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|Selector2~0                                                                                           ; LCCOMB_X21_Y10_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                                                                             ; FF_X19_Y10_N29     ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_IDLE                                                                                         ; FF_X23_Y20_N3      ; 40      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_READ_1                                                                                       ; FF_X23_Y20_N17     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_READ_2                                                                                       ; FF_X23_Y20_N23     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                    ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|wire_pll1_clk[0]                                            ; PLL_1              ; 204     ; 24                                   ; Global Clock         ; GCLK3            ; --                        ;
; clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|wire_pll1_clk[0]                                               ; PLL_3              ; 1483    ; 21                                   ; Global Clock         ; GCLK13           ; --                        ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|WideOr1~4 ; LCCOMB_X40_Y35_N30 ; 6       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]~input                                                                                                                                                                                                                             ; 1742    ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr2_out[1]~4                                                                                      ; 242     ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr2_out[2]~3                                                                                      ; 242     ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr2_out[3]~2                                                                                      ; 242     ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr1_out[2]~1                                                                                      ; 242     ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr1_out[3]~0                                                                                      ; 242     ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr1_out[1]~3                                                                                      ; 241     ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr1_out[0]~4                                                                                      ; 240     ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr2_out[0]~5                                                                                      ; 240     ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[19]                                                                                                                                                      ; 94      ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_wr_en_out                                                                                                                                                    ; 91      ;
; top:top_u0|bootloader:bootloader_u0|boot_mode                                                                                                                                                                                            ; 80      ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|select_new_pc_out                                                                                                                                                     ; 77      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|control:control_u0|decode_flush~0                                                                                                                     ; 72      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|always0~7                                                                                                     ; 64      ;
; top:top_u0|mux_sdram:mux_sdram_u0|wr_data_gpio[4]~0                                                                                                                                                                                      ; 56      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|control:control_u0|inst_rd_en~0                                                                                                                       ; 54      ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[11]~9                                                                                                                                                    ; 46      ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[11]~8                                                                                                                                                    ; 45      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[0]~19                                                                                                     ; 45      ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|always0~0                                                                                                                                                                        ; 45      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|control:control_u0|load_hazard~7                                                                                                                      ; 45      ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|write_back_mux_sel_out                                                                                                                                                ; 44      ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|imm_inst_out                                                                                                                                                            ; 43      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[1]~18                                                                                                     ; 40      ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_IDLE                                                                                                                                                                                          ; 40      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[31]~22                                                                                                    ; 39      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[2]~17                                                                                                     ; 38      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[3]~16                                                                                                     ; 37      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[1]~19                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[2]~18                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[3]~17                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[4]~16                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[5]~15                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[6]~14                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[7]~13                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[8]~12                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[9]~11                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[10]~10                                                                                                                                                ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[11]~9                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[12]~8                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[13]~7                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[14]~6                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[15]~5                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[16]~4                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[17]~3                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[18]~2                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[19]~1                                                                                                                                                 ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|always1~6                                                                                                     ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[4]                                                                                                                                                    ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[3]                                                                                                                                                    ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[0]~0                                                                                                                                                  ; 36      ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector11~0                                                                                                                                                                     ; 36      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[20]~31                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[21]~30                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[22]~29                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[23]~28                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[24]~27                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[25]~26                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[26]~25                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[27]~24                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[28]~23                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[29]~22                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[30]~21                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|write_back:write_back_u0|reg_wr_data_out[31]~20                                                                                                                                                ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[4]~15                                                                                                     ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[5]~14                                                                                                     ; 35      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[6]~13                                                                                                     ; 34      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|selnose[891]~16              ; 33      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[8]~11                                                                                                     ; 33      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr1_out[4]~2                                                                                      ; 33      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|rd_reg1_data_out~5                                                                                                     ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|rd_reg2_data_out~5                                                                                                     ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~39                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~38                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~37                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~36                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~35                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~34                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~33                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~32                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~31                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~30                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~29                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~28                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~27                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~26                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~25                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~24                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~23                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~22                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~21                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~20                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~19                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~18                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~17                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~16                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~15                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~13                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~11                                                                                                            ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~9                                                                                                             ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~7                                                                                                             ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~5                                                                                                             ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~3                                                                                                             ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~1                                                                                                             ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr2_out[4]~6                                                                                      ; 32      ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|always3~1                                                                                                                                                                        ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[7]~12                                                                                                     ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[9]~10                                                                                                     ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|always0~3                                                                                                     ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|always1~2                                                                                                     ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|always1~0                                                                                                     ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_30_result_int[31]~62 ; 32      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|selnose[957]~24              ; 31      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_29_result_int[30]~60 ; 31      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~18                                                                                                                   ; 30      ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[11]~4                                                                                                                                                    ; 30      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[11]~8                                                                                                     ; 30      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_28_result_int[29]~58 ; 30      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|selnose[924]~23              ; 29      ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|jump_inst_out                                                                                                                                                           ; 29      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|alu_data_out[19]~4                                                                                                           ; 29      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[10]~9                                                                                                     ; 29      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[12]~7                                                                                                     ; 29      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_27_result_int[28]~56 ; 29      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~41                                                                                                                   ; 28      ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[15]~2                                                                                                                                                        ; 28      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_26_result_int[27]~54 ; 28      ;
; top:top_u0|bootloader:bootloader_u0|count[0]                                                                                                                                                                                             ; 27      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~19                                                                                                                   ; 27      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[14]~5                                                                                                     ; 27      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_25_result_int[26]~52 ; 27      ;
; top:top_u0|bootloader:bootloader_u0|count[1]                                                                                                                                                                                             ; 27      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|selnose[825]~22              ; 26      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[13]~6                                                                                                     ; 26      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[15]~4                                                                                                     ; 26      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_24_result_int[25]~50 ; 26      ;
; top:top_u0|bootloader:bootloader_u0|count[3]                                                                                                                                                                                             ; 26      ;
; top:top_u0|bootloader:bootloader_u0|count[2]                                                                                                                                                                                             ; 26      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~40                                                                                                                   ; 25      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_23_result_int[24]~48 ; 25      ;
; top:top_u0|bootloader:bootloader_u0|count[8]                                                                                                                                                                                             ; 25      ;
; top:top_u0|bootloader:bootloader_u0|count[5]                                                                                                                                                                                             ; 25      ;
; boot_rom:rom_u0|data[19]~0                                                                                                                                                                                                               ; 24      ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[15]                                                                                                                                                        ; 24      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_22_result_int[23]~46 ; 24      ;
; top:top_u0|bootloader:bootloader_u0|Equal0~1                                                                                                                                                                                             ; 23      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~32                                                                                                                   ; 23      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|selnose[594]~17              ; 23      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[16]~3                                                                                                     ; 23      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[17]~2                                                                                                     ; 23      ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[28]                                                                                                                                                 ; 23      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_21_result_int[22]~44 ; 23      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~39                                                                                                                   ; 22      ;
; top:top_u0|bootloader:bootloader_u0|boot_mem_rd_en                                                                                                                                                                                       ; 22      ;
; top:top_u0|bootloader:bootloader_u0|inst_mem_wr_en                                                                                                                                                                                       ; 22      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_20_result_int[21]~42 ; 22      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~20                                                                                                                   ; 21      ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[27]                                                                                                                                                 ; 21      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_19_result_int[20]~40 ; 21      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~31                                                                                                                   ; 20      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[18]~1                                                                                                     ; 20      ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_READ_2                                                                                                                                                                                        ; 20      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_18_result_int[19]~38 ; 20      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~38                                                                                                                   ; 19      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[20]~30                                                                                                    ; 19      ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|Selector20~0                                                                                                                                                                                           ; 19      ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|WideOr3                                                                                                                                                                                                ; 19      ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_READ_1                                                                                                                                                                                        ; 19      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_17_result_int[18]~36 ; 19      ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[17]~1                                                                                                                                                     ; 18      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~30                                                                                                                   ; 18      ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[15]~5                                                                                                                                                        ; 18      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~21                                                                                                                   ; 18      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[21]~31                                                                                                    ; 18      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[19]~0                                                                                                     ; 18      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_16_result_int[17]~34 ; 18      ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_oe_n                                                                                                                                                                                              ; 17      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_15_result_int[16]~32 ; 17      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~37                                                                                                                   ; 16      ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|constant_out[7]~1                                                                                                                                                       ; 16      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[23]~28                                                                                                    ; 16      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|Equal0~9                                                                                                   ; 16      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_14_result_int[15]~30 ; 16      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~22                                                                                                                   ; 15      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[24]~29                                                                                                    ; 15      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[22]~27                                                                                                    ; 15      ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|Selector2~0                                                                                                                                                                                            ; 15      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_13_result_int[14]~28 ; 15      ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|Selector18~0                                                                                                                                                                                           ; 14      ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|Selector5~0                                                                                                                                                                                            ; 14      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~29                                                                                                                   ; 14      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|reg_rd_addr2_out~1                                                                                         ; 14      ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|WideOr3~4                                                                                                  ; 14      ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[29]                                                                                                                                                 ; 14      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_12_result_int[13]~26 ; 14      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~36                                                                                                                   ; 13      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[26]~25                                                                                                    ; 13      ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[1]                                                                                                                                                    ; 13      ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[26]                                                                                                                                                 ; 13      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_11_result_int[12]~24 ; 13      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[27]~26                                                                                                    ; 12      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[25]~24                                                                                                    ; 12      ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_en_out                                                                                                                                                         ; 12      ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[2]                                                                                                                                                    ; 12      ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[0]                                                                                                                                                    ; 12      ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[1]                                                                                                                                                    ; 12      ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[30]                                                                                                                                                 ; 12      ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[31]                                                                                                                                                 ; 12      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_10_result_int[11]~22 ; 12      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~28                                                                                                                   ; 11      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~23                                                                                                                   ; 11      ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|dram_addr[0]~1                                                                                                                                                                   ; 11      ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|state.IDLE                                                                                                                                                                       ; 11      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_9_result_int[10]~20  ; 11      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~35                                                                                                                   ; 10      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|Equal1~1                                                                                                                     ; 10      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[29]~21                                                                                                    ; 10      ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[2]                                                                                                                                                    ; 10      ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|state.LOAD_MODE_REGISTER                                                                                                                                                         ; 10      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_8_result_int[9]~18   ; 10      ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[30]~23                                                                                                    ; 9       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|mux_data:mux_data_u0|data_out[28]~20                                                                                                    ; 9       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[2]                                                                                                                                                           ; 9       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[0]                                                                                                                                                    ; 9       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[3]                                                                                                                                                    ; 9       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|pc_offset_out[17]~0                                                                                                                                                     ; 9       ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_WRITE_1                                                                                                                                                                                       ; 9       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_7_result_int[8]~16   ; 9       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[1]                                                                                                                                                                   ; 9       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~27                                                                                                                   ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[30]~43                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~24                                                                                                                   ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[4]                                                                                                                                                           ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[3]                                                                                                                                                           ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[1]~37                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[2]~35                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[3]~33                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[4]~31                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[5]~29                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[6]~27                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[7]~25                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[8]~23                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[9]~21                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[10]~19                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[11]~17                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[12]~15                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[13]~13                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[14]~11                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[15]~9                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[16]~7                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[17]~5                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[31]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[30]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[29]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[28]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[27]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[26]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[25]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[24]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[23]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[22]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[21]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[20]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[19]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[18]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[17]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[15]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[14]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[13]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[12]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[11]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[10]                                                                                                                                                      ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[9]                                                                                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[8]                                                                                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[7]                                                                                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[6]                                                                                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[5]                                                                                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[4]                                                                                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[3]                                                                                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[2]                                                                                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[1]                                                                                                                                                       ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[0]                                                                                                                                                       ; 8       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|state.PRECHARGE                                                                                                                                                                  ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_6_result_int[7]~14   ; 8       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~34                                                                                                                   ; 7       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[31]~41                                                                                      ; 7       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[5]                                                                                                                                                    ; 7       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[18]~3                                                                                       ; 7       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[19]~1                                                                                       ; 7       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[16]                                                                                                                                                 ; 7       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Equal18~1                                                                                                                                                                        ; 7       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Equal17~0                                                                                                                                                                        ; 7       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_5_result_int[6]~12   ; 7       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[0]~3                                                                                                                                                    ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[20]~63                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[21]~61                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[22]~59                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[23]~57                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[24]~55                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[25]~53                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[26]~51                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~26                                                                                                                   ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[27]~49                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[28]~47                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[29]~45                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~25                                                                                                                   ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|inst_function_out[4]                                                                                                                                                    ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_a_mux_sel_out[0]~39                                                                                       ; 6       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector1~2                                                                                                                                                                      ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_rd_en_out                                                                                                                                                    ; 6       ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|state.ST_WRITE_0                                                                                                                                                                                       ; 6       ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|wr_detc                                                                                                                                                                                                ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[20]                                                                                                                                                 ; 6       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|state.INITIALIZE_SDRAM                                                                                                                                                           ; 6       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|state.WRITE_DATA                                                                                                                                                                 ; 6       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|state.READ_DATA                                                                                                                                                                  ; 6       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|state.ACTIVATE_BANK                                                                                                                                                              ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_4_result_int[5]~10   ; 6       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[3]                                                                                                                                                                   ; 6       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[2]                                                                                                                                                                   ; 6       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[4]                                                                                                                                                                   ; 6       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[0]                                                                                                                                                                   ; 6       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[0]~4                                                                                                                                                    ; 5       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|Equal1~0                                                                                                                     ; 5       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[0]                                                                                                                                                           ; 5       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[1]                                                                                                                                                           ; 5       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|opcode_out[5]                                                                                                                                                           ; 5       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|count_state[1]~9                                                                                                                                                                 ; 5       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[17]                                                                                                                                                 ; 5       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[21]                                                                                                                                                 ; 5       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Equal18~0                                                                                                                                                                        ; 5       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_3_result_int[4]~8    ; 5       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|WideOr1~33                                                                                                                   ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~14                                                                                                            ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~12                                                                                                            ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~10                                                                                                            ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~8                                                                                                             ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~6                                                                                                             ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~4                                                                                                             ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~2                                                                                                             ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|Decoder0~0                                                                                                             ; 4       ;
; boot_rom:rom_u0|data[14]                                                                                                                                                                                                                 ; 4       ;
; boot_rom:rom_u0|data[10]                                                                                                                                                                                                                 ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|WideOr3~5                                                                                                  ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|Equal0~10                                                                                                                    ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[31]~48                                                                                      ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[0]                                                                                                                                                       ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[12]                                                                                                                                                      ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[11]                                                                                                                                                      ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[10]                                                                                                                                                      ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[9]                                                                                                                                                       ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[8]                                                                                                                                                       ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[7]                                                                                                                                                       ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[6]                                                                                                                                                       ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[5]                                                                                                                                                       ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[4]                                                                                                                                                       ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[3]                                                                                                                                                       ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[2]                                                                                                                                                       ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[1]                                                                                                                                                       ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|WideOr3~1                                                                                                  ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[1]                                                                                                                                                  ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[2]                                                                                                                                                  ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[3]                                                                                                                                                  ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[4]                                                                                                                                                  ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[5]                                                                                                                                                  ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[11]                                                                                                                                                 ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[12]                                                                                                                                                 ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[13]                                                                                                                                                 ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[14]                                                                                                                                                 ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[15]                                                                                                                                                 ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[18]                                                                                                                                                 ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[19]                                                                                                                                                 ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[22]                                                                                                                                                 ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[0]                                                                                                                                                  ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[25]                                                                                                                                                 ; 4       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Equal19~0                                                                                                                                                                        ; 4       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector0~2                                                                                                                                                                      ; 4       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Equal17~1                                                                                                                                                                        ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|add_sub_2_result_int[3]~6    ; 4       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[1]                                                                                                                                                           ; 4       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector1~5                                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|branch_control:branch_control_u0|select_new_pc_out~2                                                                                    ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|Selector31~1                                                                                                                 ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|selnose[33]~21               ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_divide:Div0|lpm_divide_hkm:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_6af:divider|selnose[33]~19               ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[21]~75                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[21]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[20]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[24]~69                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[24]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[23]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[22]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[27]~60                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[27]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[26]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[25]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[30]~51                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[30]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[29]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[28]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[31]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|alu_data_out[15]~0                                                                                                           ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[3]~35                                                                                       ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[6]~29                                                                                       ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[9]~23                                                                                       ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[12]~17                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[13]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[14]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[15]~11                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[15]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[16]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[17]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|forward_unit:forward_unit|alu_b_mux_sel_out[18]~5                                                                                       ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[4]                                                                                                                                                    ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_en_out                                                                                                                                                         ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[2]                                                                                                                                                    ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[3]                                                                                                                                                    ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[0]                                                                                                                                                    ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[1]                                                                                                                                                    ; 3       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector6~4                                                                                                                                                                      ; 3       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector1~4                                                                                                                                                                      ; 3       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_wr_en_reg                                                                                                                                                                   ; 3       ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|next_state.ST_READ_0~0                                                                                                                                                                                 ; 3       ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|Selector39~0                                                                                                                                                                                           ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[4]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[3]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[2]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[1]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_wr_addr_out[0]                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|WideOr3~3                                                                                                  ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[6]                                                                                                                                                  ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[7]                                                                                                                                                  ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[8]                                                                                                                                                  ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[9]                                                                                                                                                  ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[10]                                                                                                                                                 ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[23]                                                                                                                                                 ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[24]                                                                                                                                                 ; 3       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|always7~0                                                                                                                                                                        ; 3       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|Selector0~0                                                                                                                                                                      ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|sub_result[27]~54                                                                                                            ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[17]                                                                                                                                                                                            ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[16]                                                                                                                                                                                            ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[15]                                                                                                                                                                                            ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[14]                                                                                                                                                                                            ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[13]                                                                                                                                                                                            ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[12]                                                                                                                                                                                            ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[11]                                                                                                                                                                                            ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[10]                                                                                                                                                                                            ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[9]                                                                                                                                                                                             ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[7]                                                                                                                                                                                             ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[6]                                                                                                                                                                                             ; 3       ;
; top:top_u0|bootloader:bootloader_u0|count[4]                                                                                                                                                                                             ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|sub_result[15]~30                                                                                                            ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|sub_result[0]~0                                                                                                              ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[19]                                                                                                                                                          ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[18]                                                                                                                                                          ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[17]                                                                                                                                                          ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[16]                                                                                                                                                          ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[15]                                                                                                                                                          ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[14]                                                                                                                                                          ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[13]                                                                                                                                                          ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[12]                                                                                                                                                          ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[11]                                                                                                                                                          ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[10]                                                                                                                                                          ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[9]                                                                                                                                                           ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[8]                                                                                                                                                           ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[7]                                                                                                                                                           ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[6]                                                                                                                                                           ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[5]                                                                                                                                                           ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[4]                                                                                                                                                           ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[3]                                                                                                                                                           ; 3       ;
; top:top_u0|dlx_processor:dlx_processor_u0|top_fetch:instruction_fetch_u0|pc[2]                                                                                                                                                           ; 3       ;
; CLOCK_50~input                                                                                                                                                                                                                           ; 2       ;
; SRAM_DQ[15]~input                                                                                                                                                                                                                        ; 2       ;
; SRAM_DQ[14]~input                                                                                                                                                                                                                        ; 2       ;
; SRAM_DQ[13]~input                                                                                                                                                                                                                        ; 2       ;
; SRAM_DQ[12]~input                                                                                                                                                                                                                        ; 2       ;
; SRAM_DQ[11]~input                                                                                                                                                                                                                        ; 2       ;
; SRAM_DQ[10]~input                                                                                                                                                                                                                        ; 2       ;
; SRAM_DQ[9]~input                                                                                                                                                                                                                         ; 2       ;
; SRAM_DQ[8]~input                                                                                                                                                                                                                         ; 2       ;
; SRAM_DQ[7]~input                                                                                                                                                                                                                         ; 2       ;
; SRAM_DQ[6]~input                                                                                                                                                                                                                         ; 2       ;
; SRAM_DQ[5]~input                                                                                                                                                                                                                         ; 2       ;
; SRAM_DQ[4]~input                                                                                                                                                                                                                         ; 2       ;
; SRAM_DQ[3]~input                                                                                                                                                                                                                         ; 2       ;
; SRAM_DQ[2]~input                                                                                                                                                                                                                         ; 2       ;
; SRAM_DQ[1]~input                                                                                                                                                                                                                         ; 2       ;
; SRAM_DQ[0]~input                                                                                                                                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|inst_function[1]                                                                                           ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|inst_function[2]                                                                                           ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|inst_function[0]                                                                                           ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|inst_function[4]                                                                                           ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|inst_function[3]                                                                                           ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|inst_function[5]                                                                                           ; 2       ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|dram_addr[11]                                                                                                                                                                    ; 2       ;
; boot_rom:rom_u0|mem~18                                                                                                                                                                                                                   ; 2       ;
; boot_rom:rom_u0|mem~16                                                                                                                                                                                                                   ; 2       ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|Selector2~1                                                                                                                                                                                            ; 2       ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|sram_wr_data[7]~0                                                                                                                                                                                      ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|jump_inst_out~0                                                                                                                                                         ; 2       ;
; top:top_u0|bootloader:bootloader_u0|Equal0~6                                                                                                                                                                                             ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][21]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][21]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][21]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][21]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][21]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][21]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][21]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][21]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][21]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][21]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][21]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][20]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][20]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][20]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][20]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][20]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][20]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][20]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][20]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][20]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][20]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][20]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][24]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][24]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][24]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][24]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][24]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][24]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][24]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][24]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][24]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][24]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][24]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][23]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][23]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][23]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][23]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][23]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][23]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][23]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][23]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][23]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][23]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][23]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][22]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][22]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][22]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][22]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][22]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][22]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][22]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][22]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][22]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][22]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][22]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][27]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][27]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][27]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][27]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][27]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][27]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][27]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][27]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][27]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][27]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][27]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][26]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][26]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][26]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][26]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][26]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][26]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][26]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][26]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][26]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][26]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][26]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][25]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][25]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][25]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][25]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][25]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][25]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][25]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][25]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][25]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][25]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][25]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][30]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][30]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][30]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][30]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][30]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][30]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][30]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][30]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][30]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][30]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][30]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][29]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][29]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][29]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][29]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][29]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][29]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][29]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][29]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][29]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][29]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][29]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][28]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][28]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][28]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][28]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][28]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][28]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][28]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][28]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][28]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][28]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][28]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][31]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][31]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][31]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][31]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][31]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][31]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][31]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][31]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][31]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][31]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][31]                                                                                                       ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][1]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][1]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][1]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][1]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][1]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][1]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][1]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][1]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][1]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][1]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][1]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][2]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][2]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][2]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][2]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][2]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][2]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][2]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][2]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][2]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][2]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][2]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[22][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[15][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[12][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[13][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[14][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[3][3]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[0][3]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[2][3]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[1][3]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[11][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[8][3]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[10][3]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[9][3]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[7][3]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[4][3]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[5][3]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[6][3]                                                                                                         ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[19][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[23][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[28][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[16][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[24][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[20][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[29][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[17][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[21][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[25][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[30][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[18][4]                                                                                                        ; 2       ;
; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[26][4]                                                                                                        ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                            ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y31_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult3 ;                            ; DSPMULT_X44_Y31_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y30_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult5 ;                            ; DSPMULT_X44_Y30_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_mult:Mult0|mult_7dt:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top:top_u0|dlx_processor:dlx_processor_u0|execute_address_calculate:execute_address_calculate_u0|alu:alu_u0|lpm_mult:Mult0|mult_7dt:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y32_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,817 / 342,891 ( 2 % ) ;
; C16 interconnects     ; 403 / 10,120 ( 4 % )    ;
; C4 interconnects      ; 6,098 / 209,544 ( 3 % ) ;
; Direct links          ; 722 / 342,891 ( < 1 % ) ;
; Global clocks         ; 3 / 20 ( 15 % )         ;
; Local interconnects   ; 1,735 / 119,088 ( 1 % ) ;
; R24 interconnects     ; 593 / 9,963 ( 6 % )     ;
; R4 interconnects      ; 6,979 / 289,782 ( 2 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.13) ; Number of LABs  (Total = 310) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 20                            ;
; 2                                           ; 12                            ;
; 3                                           ; 6                             ;
; 4                                           ; 4                             ;
; 5                                           ; 2                             ;
; 6                                           ; 3                             ;
; 7                                           ; 2                             ;
; 8                                           ; 1                             ;
; 9                                           ; 5                             ;
; 10                                          ; 3                             ;
; 11                                          ; 7                             ;
; 12                                          ; 10                            ;
; 13                                          ; 14                            ;
; 14                                          ; 13                            ;
; 15                                          ; 23                            ;
; 16                                          ; 185                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.89) ; Number of LABs  (Total = 310) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 189                           ;
; 1 Clock                            ; 170                           ;
; 1 Clock enable                     ; 64                            ;
; 1 Sync. clear                      ; 21                            ;
; 1 Sync. load                       ; 16                            ;
; 2 Clock enables                    ; 97                            ;
; 2 Clocks                           ; 29                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.06) ; Number of LABs  (Total = 310) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 14                            ;
; 2                                            ; 14                            ;
; 3                                            ; 7                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 3                             ;
; 10                                           ; 4                             ;
; 11                                           ; 5                             ;
; 12                                           ; 4                             ;
; 13                                           ; 5                             ;
; 14                                           ; 7                             ;
; 15                                           ; 10                            ;
; 16                                           ; 64                            ;
; 17                                           ; 5                             ;
; 18                                           ; 12                            ;
; 19                                           ; 4                             ;
; 20                                           ; 10                            ;
; 21                                           ; 8                             ;
; 22                                           ; 21                            ;
; 23                                           ; 10                            ;
; 24                                           ; 13                            ;
; 25                                           ; 10                            ;
; 26                                           ; 9                             ;
; 27                                           ; 2                             ;
; 28                                           ; 13                            ;
; 29                                           ; 6                             ;
; 30                                           ; 7                             ;
; 31                                           ; 8                             ;
; 32                                           ; 21                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.94) ; Number of LABs  (Total = 310) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 1                             ;
; 1                                                ; 24                            ;
; 2                                                ; 12                            ;
; 3                                                ; 7                             ;
; 4                                                ; 7                             ;
; 5                                                ; 12                            ;
; 6                                                ; 4                             ;
; 7                                                ; 13                            ;
; 8                                                ; 14                            ;
; 9                                                ; 12                            ;
; 10                                               ; 23                            ;
; 11                                               ; 19                            ;
; 12                                               ; 22                            ;
; 13                                               ; 15                            ;
; 14                                               ; 25                            ;
; 15                                               ; 11                            ;
; 16                                               ; 25                            ;
; 17                                               ; 8                             ;
; 18                                               ; 8                             ;
; 19                                               ; 2                             ;
; 20                                               ; 4                             ;
; 21                                               ; 5                             ;
; 22                                               ; 3                             ;
; 23                                               ; 7                             ;
; 24                                               ; 19                            ;
; 25                                               ; 5                             ;
; 26                                               ; 2                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 0                             ;
; 31                                               ; 0                             ;
; 32                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 23.73) ; Number of LABs  (Total = 310) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 4                             ;
; 4                                            ; 12                            ;
; 5                                            ; 4                             ;
; 6                                            ; 2                             ;
; 7                                            ; 7                             ;
; 8                                            ; 7                             ;
; 9                                            ; 5                             ;
; 10                                           ; 6                             ;
; 11                                           ; 5                             ;
; 12                                           ; 6                             ;
; 13                                           ; 5                             ;
; 14                                           ; 3                             ;
; 15                                           ; 6                             ;
; 16                                           ; 4                             ;
; 17                                           ; 3                             ;
; 18                                           ; 7                             ;
; 19                                           ; 3                             ;
; 20                                           ; 2                             ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 7                             ;
; 24                                           ; 9                             ;
; 25                                           ; 7                             ;
; 26                                           ; 6                             ;
; 27                                           ; 8                             ;
; 28                                           ; 13                            ;
; 29                                           ; 14                            ;
; 30                                           ; 43                            ;
; 31                                           ; 29                            ;
; 32                                           ; 46                            ;
; 33                                           ; 23                            ;
; 34                                           ; 0                             ;
; 35                                           ; 0                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information                     ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                                       ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                                       ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                                       ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                                       ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                       ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                                       ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                                       ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                                       ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                                       ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                                       ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ; 45 I/O(s) were assigned a toggle rate ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ; 45 I/O(s) were assigned a toggle rate ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                                       ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 253          ; 0            ; 253          ; 0            ; 0            ; 254       ; 253          ; 0            ; 254       ; 254       ; 0            ; 50           ; 0            ; 0            ; 107          ; 0            ; 50           ; 107          ; 0            ; 0            ; 34           ; 50           ; 0            ; 0            ; 0            ; 0            ; 0            ; 254       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 254          ; 1            ; 254          ; 254          ; 0         ; 1            ; 254          ; 0         ; 0         ; 254          ; 204          ; 254          ; 254          ; 147          ; 254          ; 204          ; 147          ; 254          ; 254          ; 220          ; 204          ; 254          ; 254          ; 254          ; 254          ; 254          ; 0         ; 254          ; 254          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK_27           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQM[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[8]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[9]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[10]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[11]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[12]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[13]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[14]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[15]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[16]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[17]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[18]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[19]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[20]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[21]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[22]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[23]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[24]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[25]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[26]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[27]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[28]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[29]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[30]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[31]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[32]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GPIO[33]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[23]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[24]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[25]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[26]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[27]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[28]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[29]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[30]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[31]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                            ; Destination Clock(s)                                 ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------+------------------------------------------------------+-------------------+
; clk_10_u0|altpll_component|auto_generated|pll1|clk[0],clk_1_u0|altpll_component|auto_generated|pll1|clk[0] ; clk_1_u0|altpll_component|auto_generated|pll1|clk[0] ; 107.7             ;
; clk_10_u0|altpll_component|auto_generated|pll1|clk[0]                                                      ; clk_1_u0|altpll_component|auto_generated|pll1|clk[0] ; 27.1              ;
+------------------------------------------------------------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                           ; Destination Register                                                                                                               ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[18]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 2.260             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[18]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 2.260             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|write_back_mux_sel_out ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 2.260             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[12]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.996             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[12]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.996             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[5]                       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.966             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[5]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.966             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[20]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.743             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[16]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.692             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[16]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.692             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[16]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[16]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[1]     ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[0]     ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[3]     ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[2]     ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_en_out          ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|reg_wr_addr_out[4]     ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr2_out[0]      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr2_out[1]      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr2_out[2]      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr2_out[3]      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|reg_rd_addr2_out[4]      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[0]     ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[1]     ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[2]     ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[3]     ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_en_out          ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|reg_wr_addr_out[4]     ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[16]                                                ; 1.655             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[21]                                             ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[21]                                           ; 1.520             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[19]                                             ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[19]                                           ; 1.520             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[11]                                             ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[11]                                           ; 1.520             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[10]                                             ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[10]                                           ; 1.520             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[8]                                              ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[8]                                            ; 1.520             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[5]                                              ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[5]                                            ; 1.520             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[4]                                              ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[4]                                            ; 1.520             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[3]                                              ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[3]                                            ; 1.520             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[2]                                              ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[2]                                            ; 1.520             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[20]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.418             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[24]                                             ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[24]                                           ; 1.405             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[12]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.382             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[5]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.367             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[7]                                              ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[7]                                            ; 1.365             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[31]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.274             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[31]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.274             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[28]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.268             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[28]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.268             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[22]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.245             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[29]                      ; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][29] ; 1.213             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[25]                      ; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][25] ; 1.168             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[23]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.122             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[30]                      ; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][30] ; 1.101             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[20]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.093             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[17]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[17]                                                ; 1.075             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[17]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[17]                                                ; 1.075             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[17]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[17]                                                ; 1.075             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[17]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[17]                                                ; 1.075             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[29]       ; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][29] ; 1.068             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[24]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.052             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[31]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.021             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[28]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 1.018             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[30]       ; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][30] ; 1.007             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[27]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 0.946             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[26]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 0.941             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[19]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[19]                                                ; 0.907             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[19]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[19]                                                ; 0.907             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[19]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[19]                                                ; 0.907             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[19]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[19]                                                ; 0.907             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[10]                      ; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][10] ; 0.886             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[10]       ; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[27][10] ; 0.886             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[21]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[18]                                                ; 0.848             ;
; top:top_u0|sram_ctrl:sram_ctrl_u0|rd_data[25]                                             ; top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[25]                                           ; 0.821             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[11]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[11]                                                ; 0.821             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[11]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[11]                                                ; 0.821             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[11]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[11]                                                ; 0.821             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[11]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[11]                                                ; 0.821             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[25]       ; top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|register_bank:register_bank_u0|reg_file[31][25] ; 0.817             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[10]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[10]                                                ; 0.809             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[10]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[10]                                                ; 0.809             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[1]                       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[1]                                                 ; 0.808             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[8]                       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[8]                                                 ; 0.808             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[15]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[15]                                                ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[15]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[15]                                                ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[15]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[15]                                                ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[15]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[15]                                                ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[8]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[8]                                                 ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[8]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[8]                                                 ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[8]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[8]                                                 ; 0.808             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[4]                       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[4]                                                 ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[4]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[4]                                                 ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[4]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[4]                                                 ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[4]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[4]                                                 ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[1]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[1]                                                 ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[1]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[1]                                                 ; 0.808             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[1]        ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[1]                                                 ; 0.808             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[2]                       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[2]                                                 ; 0.807             ;
; top:top_u0|data_memory_controll:data_memory_controll_u0|data_out[13]                      ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[13]                                                ; 0.807             ;
; top:top_u0|dlx_processor:dlx_processor_u0|mem_wb_reg:mem_wb_reg_u0|alu_data_out[13]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[13]                                                ; 0.807             ;
; top:top_u0|dlx_processor:dlx_processor_u0|id_ex_reg:id_ex_reg_u0|data_alu_b_out[13]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[13]                                                ; 0.807             ;
; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|alu_data_out[13]       ; top:top_u0|dlx_processor:dlx_processor_u0|ex_mem_reg:ex_mem_reg_u0|mem_data_out[13]                                                ; 0.807             ;
+-------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 2 processors
Info (119006): Selected device EP4CE115F29C7 for design "dlx_de2_115"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 254 total pins
    Info (169086): Pin CLOCK_27 not assigned to an exact location on the device
Warning (176127): The parameters of the PLL clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|pll1 and the PLL clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|pll1 and PLL clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|pll1 is 12
        Info (176121): The value of the parameter "M" for the PLL atom clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|pll1 is 10
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|pll1 and PLL clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|pll1 is 18456
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|pll1 is 15380
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|pll1 and PLL clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|pll1 is 39996
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|pll1 is 33330
Critical Warning (176598): PLL "clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_Y2"
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Info (332104): Reading SDC File: 'dlx_de2_115.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {clk_10_u0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {clk_10_u0|altpll_component|auto_generated|pll1|clk[0]} {clk_10_u0|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {clk_1_u0|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {clk_1_u0|altpll_component|auto_generated|pll1|clk[0]} {clk_1_u0|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: top:top_u0|dlx_processor:dlx_processor_u0|if_id_reg:if_id_reg_u0|instruction_reg_out[26] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: top:top_u0|data_memory_controll:data_memory_controll_u0|state.LOAD_MODE_REGISTER was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111): 1000.000 clk_1_u0|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):  100.000 clk_10_u0|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node clk_1mhz:clk_1_u0|altpll:altpll_component|clk_1mhz_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node clk_10mhz:clk_10_u0|altpll:altpll_component|clk_10mhz_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node top:top_u0|dlx_processor:dlx_processor_u0|instruction_decode:instruction_decode_u0|instruction_decoder:instruction_decoder_u0|WideOr1~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 62 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 27 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 66 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 34 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 8 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 30 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  69 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EX_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 41% of the available device resources in the region that extends from location X46_Y24 to location X57_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:17
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.21 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 85 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLOCK_27 uses I/O standard 3.3-V LVTTL at AG15
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12
    Info (169178): Pin GPIO[0] uses I/O standard 3.3-V LVTTL at AB22
    Info (169178): Pin GPIO[1] uses I/O standard 3.3-V LVTTL at AC15
    Info (169178): Pin GPIO[2] uses I/O standard 3.3-V LVTTL at AB21
    Info (169178): Pin GPIO[3] uses I/O standard 3.3-V LVTTL at Y17
    Info (169178): Pin GPIO[4] uses I/O standard 3.3-V LVTTL at AC21
    Info (169178): Pin GPIO[5] uses I/O standard 3.3-V LVTTL at Y16
    Info (169178): Pin GPIO[6] uses I/O standard 3.3-V LVTTL at AD21
    Info (169178): Pin GPIO[7] uses I/O standard 3.3-V LVTTL at AE16
    Info (169178): Pin GPIO[8] uses I/O standard 3.3-V LVTTL at AD15
    Info (169178): Pin GPIO[9] uses I/O standard 3.3-V LVTTL at AE15
    Info (169178): Pin GPIO[10] uses I/O standard 3.3-V LVTTL at AC19
    Info (169178): Pin GPIO[11] uses I/O standard 3.3-V LVTTL at AF16
    Info (169178): Pin GPIO[12] uses I/O standard 3.3-V LVTTL at AD19
    Info (169178): Pin GPIO[13] uses I/O standard 3.3-V LVTTL at AF15
    Info (169178): Pin GPIO[14] uses I/O standard 3.3-V LVTTL at AF24
    Info (169178): Pin GPIO[15] uses I/O standard 3.3-V LVTTL at AE21
    Info (169178): Pin GPIO[16] uses I/O standard 3.3-V LVTTL at AF25
    Info (169178): Pin GPIO[17] uses I/O standard 3.3-V LVTTL at AC22
    Info (169178): Pin GPIO[18] uses I/O standard 3.3-V LVTTL at AE22
    Info (169178): Pin GPIO[19] uses I/O standard 3.3-V LVTTL at AF21
    Info (169178): Pin GPIO[20] uses I/O standard 3.3-V LVTTL at AF22
    Info (169178): Pin GPIO[21] uses I/O standard 3.3-V LVTTL at AD22
    Info (169178): Pin GPIO[22] uses I/O standard 3.3-V LVTTL at AG25
    Info (169178): Pin GPIO[23] uses I/O standard 3.3-V LVTTL at AD25
    Info (169178): Pin GPIO[24] uses I/O standard 3.3-V LVTTL at AH25
    Info (169178): Pin GPIO[25] uses I/O standard 3.3-V LVTTL at AE25
    Info (169178): Pin GPIO[26] uses I/O standard 3.3-V LVTTL at AG22
    Info (169178): Pin GPIO[27] uses I/O standard 3.3-V LVTTL at AE24
    Info (169178): Pin GPIO[28] uses I/O standard 3.3-V LVTTL at AH22
    Info (169178): Pin GPIO[29] uses I/O standard 3.3-V LVTTL at AF26
    Info (169178): Pin GPIO[30] uses I/O standard 3.3-V LVTTL at AE20
    Info (169178): Pin GPIO[31] uses I/O standard 3.3-V LVTTL at AG23
    Info (169178): Pin GPIO[32] uses I/O standard 3.3-V LVTTL at AF20
    Info (169178): Pin GPIO[33] uses I/O standard 3.3-V LVTTL at AH26
    Info (169178): Pin SRAM_DQ[0] uses I/O standard 3.3-V LVTTL at AH3
    Info (169178): Pin SRAM_DQ[1] uses I/O standard 3.3-V LVTTL at AF4
    Info (169178): Pin SRAM_DQ[2] uses I/O standard 3.3-V LVTTL at AG4
    Info (169178): Pin SRAM_DQ[3] uses I/O standard 3.3-V LVTTL at AH4
    Info (169178): Pin SRAM_DQ[4] uses I/O standard 3.3-V LVTTL at AF6
    Info (169178): Pin SRAM_DQ[5] uses I/O standard 3.3-V LVTTL at AG6
    Info (169178): Pin SRAM_DQ[6] uses I/O standard 3.3-V LVTTL at AH6
    Info (169178): Pin SRAM_DQ[7] uses I/O standard 3.3-V LVTTL at AF7
    Info (169178): Pin SRAM_DQ[8] uses I/O standard 3.3-V LVTTL at AD1
    Info (169178): Pin SRAM_DQ[9] uses I/O standard 3.3-V LVTTL at AD2
    Info (169178): Pin SRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AE2
    Info (169178): Pin SRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AE1
    Info (169178): Pin SRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AE3
    Info (169178): Pin SRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AE4
    Info (169178): Pin SRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AF3
    Info (169178): Pin SRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AG3
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at W3
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at W2
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at V4
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at W1
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at V3
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at V2
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at V1
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at U3
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at Y3
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at Y4
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at AB1
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at AA3
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at AB2
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at AC1
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at AB3
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at AC2
    Info (169178): Pin DRAM_DQ[16] uses I/O standard 3.3-V LVTTL at M8
    Info (169178): Pin DRAM_DQ[17] uses I/O standard 3.3-V LVTTL at L8
    Info (169178): Pin DRAM_DQ[18] uses I/O standard 3.3-V LVTTL at P2
    Info (169178): Pin DRAM_DQ[19] uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin DRAM_DQ[20] uses I/O standard 3.3-V LVTTL at N4
    Info (169178): Pin DRAM_DQ[21] uses I/O standard 3.3-V LVTTL at M4
    Info (169178): Pin DRAM_DQ[22] uses I/O standard 3.3-V LVTTL at M7
    Info (169178): Pin DRAM_DQ[23] uses I/O standard 3.3-V LVTTL at L7
    Info (169178): Pin DRAM_DQ[24] uses I/O standard 3.3-V LVTTL at U5
    Info (169178): Pin DRAM_DQ[25] uses I/O standard 3.3-V LVTTL at R7
    Info (169178): Pin DRAM_DQ[26] uses I/O standard 3.3-V LVTTL at R1
    Info (169178): Pin DRAM_DQ[27] uses I/O standard 3.3-V LVTTL at R2
    Info (169178): Pin DRAM_DQ[28] uses I/O standard 3.3-V LVTTL at R3
    Info (169178): Pin DRAM_DQ[29] uses I/O standard 3.3-V LVTTL at T3
    Info (169178): Pin DRAM_DQ[30] uses I/O standard 3.3-V LVTTL at U4
    Info (169178): Pin DRAM_DQ[31] uses I/O standard 3.3-V LVTTL at U1
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
Warning (169064): Following 34 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO[0] has a permanently disabled output enable
    Info (169065): Pin GPIO[1] has a permanently disabled output enable
    Info (169065): Pin GPIO[2] has a permanently disabled output enable
    Info (169065): Pin GPIO[3] has a permanently disabled output enable
    Info (169065): Pin GPIO[4] has a permanently disabled output enable
    Info (169065): Pin GPIO[5] has a permanently disabled output enable
    Info (169065): Pin GPIO[6] has a permanently disabled output enable
    Info (169065): Pin GPIO[7] has a permanently disabled output enable
    Info (169065): Pin GPIO[8] has a permanently disabled output enable
    Info (169065): Pin GPIO[9] has a permanently disabled output enable
    Info (169065): Pin GPIO[10] has a permanently disabled output enable
    Info (169065): Pin GPIO[11] has a permanently disabled output enable
    Info (169065): Pin GPIO[12] has a permanently disabled output enable
    Info (169065): Pin GPIO[13] has a permanently disabled output enable
    Info (169065): Pin GPIO[14] has a permanently disabled output enable
    Info (169065): Pin GPIO[15] has a permanently disabled output enable
    Info (169065): Pin GPIO[16] has a permanently disabled output enable
    Info (169065): Pin GPIO[17] has a permanently disabled output enable
    Info (169065): Pin GPIO[18] has a permanently disabled output enable
    Info (169065): Pin GPIO[19] has a permanently disabled output enable
    Info (169065): Pin GPIO[20] has a permanently disabled output enable
    Info (169065): Pin GPIO[21] has a permanently disabled output enable
    Info (169065): Pin GPIO[22] has a permanently disabled output enable
    Info (169065): Pin GPIO[23] has a permanently disabled output enable
    Info (169065): Pin GPIO[24] has a permanently disabled output enable
    Info (169065): Pin GPIO[25] has a permanently disabled output enable
    Info (169065): Pin GPIO[26] has a permanently disabled output enable
    Info (169065): Pin GPIO[27] has a permanently disabled output enable
    Info (169065): Pin GPIO[28] has a permanently disabled output enable
    Info (169065): Pin GPIO[29] has a permanently disabled output enable
    Info (169065): Pin GPIO[30] has a permanently disabled output enable
    Info (169065): Pin GPIO[31] has a permanently disabled output enable
    Info (169065): Pin GPIO[32] has a permanently disabled output enable
    Info (169065): Pin GPIO[33] has a permanently disabled output enable
Info (144001): Generated suppressed messages file /proj/hercules/work/linton/dlx/udlx-verilog/fpga/syn/dlx_de2_115.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 284 warnings
    Info: Peak virtual memory: 847 megabytes
    Info: Processing ended: Tue Jul 22 15:13:06 2014
    Info: Elapsed time: 00:00:59
    Info: Total CPU time (on all processors): 00:01:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /proj/hercules/work/linton/dlx/udlx-verilog/fpga/syn/dlx_de2_115.fit.smsg.


