|top
clk50 => mem_adr0[0].CLK
clk50 => mem_adr0[1].CLK
clk50 => mem_adr0[2].CLK
clk50 => mem_adr0[3].CLK
clk50 => mem_adr0[4].CLK
clk50 => mem_adr0[5].CLK
clk50 => multiregimpl2_regs1[0].CLK
clk50 => multiregimpl2_regs1[1].CLK
clk50 => multiregimpl2_regs1[2].CLK
clk50 => multiregimpl2_regs0[0].CLK
clk50 => multiregimpl2_regs0[1].CLK
clk50 => multiregimpl2_regs0[2].CLK
clk50 => multiregimpl1_regs1[0].CLK
clk50 => multiregimpl1_regs1[1].CLK
clk50 => multiregimpl1_regs1[2].CLK
clk50 => multiregimpl1_regs1[3].CLK
clk50 => multiregimpl1_regs1[4].CLK
clk50 => multiregimpl1_regs1[5].CLK
clk50 => multiregimpl1_regs1[6].CLK
clk50 => multiregimpl1_regs1[7].CLK
clk50 => multiregimpl1_regs1[8].CLK
clk50 => multiregimpl1_regs1[9].CLK
clk50 => multiregimpl1_regs1[10].CLK
clk50 => multiregimpl1_regs1[11].CLK
clk50 => multiregimpl1_regs1[12].CLK
clk50 => multiregimpl1_regs1[13].CLK
clk50 => multiregimpl1_regs1[14].CLK
clk50 => multiregimpl1_regs1[15].CLK
clk50 => multiregimpl1_regs0[0].CLK
clk50 => multiregimpl1_regs0[1].CLK
clk50 => multiregimpl1_regs0[2].CLK
clk50 => multiregimpl1_regs0[3].CLK
clk50 => multiregimpl1_regs0[4].CLK
clk50 => multiregimpl1_regs0[5].CLK
clk50 => multiregimpl1_regs0[6].CLK
clk50 => multiregimpl1_regs0[7].CLK
clk50 => multiregimpl1_regs0[8].CLK
clk50 => multiregimpl1_regs0[9].CLK
clk50 => multiregimpl1_regs0[10].CLK
clk50 => multiregimpl1_regs0[11].CLK
clk50 => multiregimpl1_regs0[12].CLK
clk50 => multiregimpl1_regs0[13].CLK
clk50 => multiregimpl1_regs0[14].CLK
clk50 => multiregimpl1_regs0[15].CLK
clk50 => multiregimpl0_regs1.CLK
clk50 => multiregimpl0_regs0.CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[0].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[1].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[2].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[3].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[4].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[5].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[6].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[7].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[8].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[9].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[10].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[11].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[12].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[13].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[14].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[15].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[16].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[17].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[18].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[19].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[20].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[21].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[22].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[23].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[24].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[25].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[26].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[27].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[28].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[29].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[30].CLK
clk50 => basesoc_csr_bankarray_interface4_bank_bus_dat_r[31].CLK
clk50 => leds_storage[0].CLK
clk50 => leds_storage[1].CLK
clk50 => leds_storage[2].CLK
clk50 => leds_storage[3].CLK
clk50 => leds_storage[4].CLK
clk50 => leds_storage[5].CLK
clk50 => leds_storage[6].CLK
clk50 => leds_storage[7].CLK
clk50 => leds_storage[8].CLK
clk50 => leds_storage[9].CLK
clk50 => leds_storage[10].CLK
clk50 => leds_storage[11].CLK
clk50 => leds_storage[12].CLK
clk50 => leds_storage[13].CLK
clk50 => leds_storage[14].CLK
clk50 => leds_storage[15].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[0].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[1].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[2].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[3].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[4].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[5].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[6].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[7].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[8].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[9].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[10].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[11].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[12].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[13].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[14].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[15].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[16].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[17].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[18].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[19].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[20].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[21].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[22].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[23].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[24].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[25].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[26].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[27].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[28].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[29].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[30].CLK
clk50 => basesoc_csr_bankarray_interface3_bank_bus_dat_r[31].CLK
clk50 => basesoc_csr_bankarray_sel_r.CLK
clk50 => value_storage[0].CLK
clk50 => value_storage[1].CLK
clk50 => value_storage[2].CLK
clk50 => value_storage[3].CLK
clk50 => sel_storage[0].CLK
clk50 => sel_storage[1].CLK
clk50 => sel_storage[2].CLK
clk50 => sel_storage[3].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[0].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[1].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[2].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[3].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[4].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[5].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[6].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[7].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[8].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[9].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[10].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[11].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[12].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[13].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[14].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[15].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[16].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[17].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[18].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[19].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[20].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[21].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[22].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[23].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[24].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[25].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[26].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[27].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[28].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[29].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[30].CLK
clk50 => basesoc_csr_bankarray_interface2_bank_bus_dat_r[31].CLK
clk50 => scratch_storage[0].CLK
clk50 => scratch_storage[1].CLK
clk50 => scratch_storage[2].CLK
clk50 => scratch_storage[3].CLK
clk50 => scratch_storage[4].CLK
clk50 => scratch_storage[5].CLK
clk50 => scratch_storage[6].CLK
clk50 => scratch_storage[7].CLK
clk50 => scratch_storage[8].CLK
clk50 => scratch_storage[9].CLK
clk50 => scratch_storage[10].CLK
clk50 => scratch_storage[11].CLK
clk50 => scratch_storage[12].CLK
clk50 => scratch_storage[13].CLK
clk50 => scratch_storage[14].CLK
clk50 => scratch_storage[15].CLK
clk50 => scratch_storage[16].CLK
clk50 => scratch_storage[17].CLK
clk50 => scratch_storage[18].CLK
clk50 => scratch_storage[19].CLK
clk50 => scratch_storage[20].CLK
clk50 => scratch_storage[21].CLK
clk50 => scratch_storage[22].CLK
clk50 => scratch_storage[23].CLK
clk50 => scratch_storage[24].CLK
clk50 => scratch_storage[25].CLK
clk50 => scratch_storage[26].CLK
clk50 => scratch_storage[27].CLK
clk50 => scratch_storage[28].CLK
clk50 => scratch_storage[29].CLK
clk50 => scratch_storage[30].CLK
clk50 => scratch_storage[31].CLK
clk50 => reset_storage[0].CLK
clk50 => reset_storage[1].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[0].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[1].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[2].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[3].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[4].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[5].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[6].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[7].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[8].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[9].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[10].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[11].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[12].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[13].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[14].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[15].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[16].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[17].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[18].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[19].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[20].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[21].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[22].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[23].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[24].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[25].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[26].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[27].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[28].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[29].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[30].CLK
clk50 => basesoc_csr_bankarray_interface1_bank_bus_dat_r[31].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[0].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[1].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[2].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[3].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[4].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[5].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[6].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[7].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[8].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[9].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[10].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[11].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[12].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[13].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[14].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[15].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[16].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[17].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[18].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[19].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[20].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[21].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[22].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[23].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[24].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[25].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[26].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[27].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[28].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[29].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[30].CLK
clk50 => basesoc_csr_bankarray_interface0_bank_bus_dat_r[31].CLK
clk50 => basesoc_state.CLK
clk50 => values0[0].CLK
clk50 => values0[1].CLK
clk50 => values0[2].CLK
clk50 => values0[3].CLK
clk50 => values1[0].CLK
clk50 => values1[1].CLK
clk50 => values1[2].CLK
clk50 => values1[3].CLK
clk50 => values2[0].CLK
clk50 => values2[1].CLK
clk50 => values2[2].CLK
clk50 => values2[3].CLK
clk50 => values3[0].CLK
clk50 => values3[1].CLK
clk50 => values3[2].CLK
clk50 => values3[3].CLK
clk50 => values4[0].CLK
clk50 => values4[1].CLK
clk50 => values4[2].CLK
clk50 => values4[3].CLK
clk50 => values5[0].CLK
clk50 => values5[1].CLK
clk50 => values5[2].CLK
clk50 => values5[3].CLK
clk50 => count[0].CLK
clk50 => count[1].CLK
clk50 => count[2].CLK
clk50 => count[3].CLK
clk50 => count[4].CLK
clk50 => count[5].CLK
clk50 => count[6].CLK
clk50 => count[7].CLK
clk50 => count[8].CLK
clk50 => count[9].CLK
clk50 => count[10].CLK
clk50 => count[11].CLK
clk50 => count[12].CLK
clk50 => count[13].CLK
clk50 => count[14].CLK
clk50 => count[15].CLK
clk50 => count[16].CLK
clk50 => count[17].CLK
clk50 => count[18].CLK
clk50 => count[19].CLK
clk50 => count[20].CLK
clk50 => count[21].CLK
clk50 => count[22].CLK
clk50 => data[0].CLK
clk50 => data[1].CLK
clk50 => data[2].CLK
clk50 => data[3].CLK
clk50 => data[4].CLK
clk50 => data[5].CLK
clk50 => data[6].CLK
clk50 => data[7].CLK
clk50 => data[8].CLK
clk50 => data[9].CLK
clk50 => data[10].CLK
clk50 => data[11].CLK
clk50 => data[12].CLK
clk50 => data[13].CLK
clk50 => data[14].CLK
clk50 => data[15].CLK
clk50 => data[16].CLK
clk50 => data[17].CLK
clk50 => data[18].CLK
clk50 => data[19].CLK
clk50 => data[20].CLK
clk50 => data[21].CLK
clk50 => data[22].CLK
clk50 => data[23].CLK
clk50 => data[24].CLK
clk50 => data[25].CLK
clk50 => data[26].CLK
clk50 => data[27].CLK
clk50 => data[28].CLK
clk50 => data[29].CLK
clk50 => data[30].CLK
clk50 => data[31].CLK
clk50 => incr.CLK
clk50 => address[0].CLK
clk50 => address[1].CLK
clk50 => address[2].CLK
clk50 => address[3].CLK
clk50 => address[4].CLK
clk50 => address[5].CLK
clk50 => address[6].CLK
clk50 => address[7].CLK
clk50 => address[8].CLK
clk50 => address[9].CLK
clk50 => address[10].CLK
clk50 => address[11].CLK
clk50 => address[12].CLK
clk50 => address[13].CLK
clk50 => address[14].CLK
clk50 => address[15].CLK
clk50 => address[16].CLK
clk50 => address[17].CLK
clk50 => address[18].CLK
clk50 => address[19].CLK
clk50 => address[20].CLK
clk50 => address[21].CLK
clk50 => address[22].CLK
clk50 => address[23].CLK
clk50 => address[24].CLK
clk50 => address[25].CLK
clk50 => address[26].CLK
clk50 => address[27].CLK
clk50 => address[28].CLK
clk50 => address[29].CLK
clk50 => address[30].CLK
clk50 => address[31].CLK
clk50 => length[0].CLK
clk50 => length[1].CLK
clk50 => length[2].CLK
clk50 => length[3].CLK
clk50 => length[4].CLK
clk50 => length[5].CLK
clk50 => length[6].CLK
clk50 => length[7].CLK
clk50 => cmd[0].CLK
clk50 => cmd[1].CLK
clk50 => cmd[2].CLK
clk50 => cmd[3].CLK
clk50 => cmd[4].CLK
clk50 => cmd[5].CLK
clk50 => cmd[6].CLK
clk50 => cmd[7].CLK
clk50 => words_count[0].CLK
clk50 => words_count[1].CLK
clk50 => words_count[2].CLK
clk50 => words_count[3].CLK
clk50 => words_count[4].CLK
clk50 => words_count[5].CLK
clk50 => words_count[6].CLK
clk50 => words_count[7].CLK
clk50 => addr_bytes_count[0].CLK
clk50 => addr_bytes_count[1].CLK
clk50 => data_bytes_count[0].CLK
clk50 => data_bytes_count[1].CLK
clk50 => rx_data[0].CLK
clk50 => rx_data[1].CLK
clk50 => rx_data[2].CLK
clk50 => rx_data[3].CLK
clk50 => rx_data[4].CLK
clk50 => rx_data[5].CLK
clk50 => rx_data[6].CLK
clk50 => rx_data[7].CLK
clk50 => rx_count[0].CLK
clk50 => rx_count[1].CLK
clk50 => rx_count[2].CLK
clk50 => rx_count[3].CLK
clk50 => subfragments_rs232phyrx_state.CLK
clk50 => rx_phase[2].CLK
clk50 => rx_phase[3].CLK
clk50 => rx_phase[4].CLK
clk50 => rx_phase[5].CLK
clk50 => rx_phase[6].CLK
clk50 => rx_phase[7].CLK
clk50 => rx_phase[8].CLK
clk50 => rx_phase[9].CLK
clk50 => rx_phase[10].CLK
clk50 => rx_phase[11].CLK
clk50 => rx_phase[12].CLK
clk50 => rx_phase[13].CLK
clk50 => rx_phase[14].CLK
clk50 => rx_phase[15].CLK
clk50 => rx_phase[16].CLK
clk50 => rx_phase[17].CLK
clk50 => rx_phase[18].CLK
clk50 => rx_phase[19].CLK
clk50 => rx_phase[20].CLK
clk50 => rx_phase[21].CLK
clk50 => rx_phase[22].CLK
clk50 => rx_phase[23].CLK
clk50 => rx_phase[24].CLK
clk50 => rx_phase[25].CLK
clk50 => rx_phase[26].CLK
clk50 => rx_phase[27].CLK
clk50 => rx_phase[28].CLK
clk50 => rx_phase[29].CLK
clk50 => rx_phase[30].CLK
clk50 => rx_phase[31].CLK
clk50 => rx_tick.CLK
clk50 => rx_rx_d.CLK
clk50 => tx_data[0].CLK
clk50 => tx_data[1].CLK
clk50 => tx_data[2].CLK
clk50 => tx_data[3].CLK
clk50 => tx_data[4].CLK
clk50 => tx_data[5].CLK
clk50 => tx_data[6].CLK
clk50 => tx_data[7].CLK
clk50 => serial_tx~reg0.CLK
clk50 => tx_count[0].CLK
clk50 => tx_count[1].CLK
clk50 => tx_count[2].CLK
clk50 => tx_count[3].CLK
clk50 => subfragments_rs232phytx_state.CLK
clk50 => tx_phase[2].CLK
clk50 => tx_phase[3].CLK
clk50 => tx_phase[4].CLK
clk50 => tx_phase[5].CLK
clk50 => tx_phase[6].CLK
clk50 => tx_phase[7].CLK
clk50 => tx_phase[8].CLK
clk50 => tx_phase[9].CLK
clk50 => tx_phase[10].CLK
clk50 => tx_phase[11].CLK
clk50 => tx_phase[12].CLK
clk50 => tx_phase[13].CLK
clk50 => tx_phase[14].CLK
clk50 => tx_phase[15].CLK
clk50 => tx_phase[16].CLK
clk50 => tx_phase[17].CLK
clk50 => tx_phase[18].CLK
clk50 => tx_phase[19].CLK
clk50 => tx_phase[20].CLK
clk50 => tx_phase[21].CLK
clk50 => tx_phase[22].CLK
clk50 => tx_phase[23].CLK
clk50 => tx_phase[24].CLK
clk50 => tx_phase[25].CLK
clk50 => tx_phase[26].CLK
clk50 => tx_phase[27].CLK
clk50 => tx_phase[28].CLK
clk50 => tx_phase[29].CLK
clk50 => tx_phase[30].CLK
clk50 => tx_phase[31].CLK
clk50 => tx_tick.CLK
clk50 => bus_errors[0].CLK
clk50 => bus_errors[1].CLK
clk50 => bus_errors[2].CLK
clk50 => bus_errors[3].CLK
clk50 => bus_errors[4].CLK
clk50 => bus_errors[5].CLK
clk50 => bus_errors[6].CLK
clk50 => bus_errors[7].CLK
clk50 => bus_errors[8].CLK
clk50 => bus_errors[9].CLK
clk50 => bus_errors[10].CLK
clk50 => bus_errors[11].CLK
clk50 => bus_errors[12].CLK
clk50 => bus_errors[13].CLK
clk50 => bus_errors[14].CLK
clk50 => bus_errors[15].CLK
clk50 => bus_errors[16].CLK
clk50 => bus_errors[17].CLK
clk50 => bus_errors[18].CLK
clk50 => bus_errors[19].CLK
clk50 => bus_errors[20].CLK
clk50 => bus_errors[21].CLK
clk50 => bus_errors[22].CLK
clk50 => bus_errors[23].CLK
clk50 => bus_errors[24].CLK
clk50 => bus_errors[25].CLK
clk50 => bus_errors[26].CLK
clk50 => bus_errors[27].CLK
clk50 => bus_errors[28].CLK
clk50 => bus_errors[29].CLK
clk50 => bus_errors[30].CLK
clk50 => bus_errors[31].CLK
clk50 => int_rst.CLK
clk50 => subfragments_state~1.DATAIN
cpu_reset => int_rst.DATAIN
serial_tx <= serial_tx~reg0.DB_MAX_OUTPUT_PORT_TYPE
serial_rx => multiregimpl0_regs0.DATAIN
user_led0 <= leds_storage[0].DB_MAX_OUTPUT_PORT_TYPE
user_led1 <= leds_storage[1].DB_MAX_OUTPUT_PORT_TYPE
user_led2 <= leds_storage[2].DB_MAX_OUTPUT_PORT_TYPE
user_led3 <= leds_storage[3].DB_MAX_OUTPUT_PORT_TYPE
user_led4 <= leds_storage[4].DB_MAX_OUTPUT_PORT_TYPE
user_led5 <= leds_storage[5].DB_MAX_OUTPUT_PORT_TYPE
user_led6 <= leds_storage[6].DB_MAX_OUTPUT_PORT_TYPE
user_led7 <= leds_storage[7].DB_MAX_OUTPUT_PORT_TYPE
user_led8 <= leds_storage[8].DB_MAX_OUTPUT_PORT_TYPE
user_led9 <= leds_storage[9].DB_MAX_OUTPUT_PORT_TYPE
user_led10 <= leds_storage[10].DB_MAX_OUTPUT_PORT_TYPE
user_led11 <= leds_storage[11].DB_MAX_OUTPUT_PORT_TYPE
user_led12 <= leds_storage[12].DB_MAX_OUTPUT_PORT_TYPE
user_led13 <= leds_storage[13].DB_MAX_OUTPUT_PORT_TYPE
user_led14 <= leds_storage[14].DB_MAX_OUTPUT_PORT_TYPE
user_led15 <= leds_storage[15].DB_MAX_OUTPUT_PORT_TYPE
user_sw0 => multiregimpl1_regs0[0].DATAIN
user_sw1 => multiregimpl1_regs0[1].DATAIN
user_sw2 => multiregimpl1_regs0[2].DATAIN
user_sw3 => multiregimpl1_regs0[3].DATAIN
user_sw4 => multiregimpl1_regs0[4].DATAIN
user_sw5 => multiregimpl1_regs0[5].DATAIN
user_sw6 => multiregimpl1_regs0[6].DATAIN
user_sw7 => multiregimpl1_regs0[7].DATAIN
user_sw8 => multiregimpl1_regs0[8].DATAIN
user_sw9 => multiregimpl1_regs0[9].DATAIN
user_sw10 => multiregimpl1_regs0[10].DATAIN
user_sw11 => multiregimpl1_regs0[11].DATAIN
user_sw12 => multiregimpl1_regs0[12].DATAIN
user_sw13 => multiregimpl1_regs0[13].DATAIN
user_sw14 => multiregimpl1_regs0[14].DATAIN
user_sw15 => multiregimpl1_regs0[15].DATAIN
user_btn0 => multiregimpl2_regs0[0].DATAIN
user_btn1 => multiregimpl2_regs0[1].DATAIN
user_btn2 => multiregimpl2_regs0[2].DATAIN
seven_seg0[0] <= WideOr13.DB_MAX_OUTPUT_PORT_TYPE
seven_seg0[1] <= WideOr12.DB_MAX_OUTPUT_PORT_TYPE
seven_seg0[2] <= WideOr11.DB_MAX_OUTPUT_PORT_TYPE
seven_seg0[3] <= WideOr10.DB_MAX_OUTPUT_PORT_TYPE
seven_seg0[4] <= WideOr9.DB_MAX_OUTPUT_PORT_TYPE
seven_seg0[5] <= WideOr8.DB_MAX_OUTPUT_PORT_TYPE
seven_seg0[6] <= WideOr7.DB_MAX_OUTPUT_PORT_TYPE
seven_seg1[0] <= WideOr20.DB_MAX_OUTPUT_PORT_TYPE
seven_seg1[1] <= WideOr19.DB_MAX_OUTPUT_PORT_TYPE
seven_seg1[2] <= WideOr18.DB_MAX_OUTPUT_PORT_TYPE
seven_seg1[3] <= WideOr17.DB_MAX_OUTPUT_PORT_TYPE
seven_seg1[4] <= WideOr16.DB_MAX_OUTPUT_PORT_TYPE
seven_seg1[5] <= WideOr15.DB_MAX_OUTPUT_PORT_TYPE
seven_seg1[6] <= WideOr14.DB_MAX_OUTPUT_PORT_TYPE
seven_seg2[0] <= WideOr27.DB_MAX_OUTPUT_PORT_TYPE
seven_seg2[1] <= WideOr26.DB_MAX_OUTPUT_PORT_TYPE
seven_seg2[2] <= WideOr25.DB_MAX_OUTPUT_PORT_TYPE
seven_seg2[3] <= WideOr24.DB_MAX_OUTPUT_PORT_TYPE
seven_seg2[4] <= WideOr23.DB_MAX_OUTPUT_PORT_TYPE
seven_seg2[5] <= WideOr22.DB_MAX_OUTPUT_PORT_TYPE
seven_seg2[6] <= WideOr21.DB_MAX_OUTPUT_PORT_TYPE
seven_seg3[0] <= WideOr34.DB_MAX_OUTPUT_PORT_TYPE
seven_seg3[1] <= WideOr33.DB_MAX_OUTPUT_PORT_TYPE
seven_seg3[2] <= WideOr32.DB_MAX_OUTPUT_PORT_TYPE
seven_seg3[3] <= WideOr31.DB_MAX_OUTPUT_PORT_TYPE
seven_seg3[4] <= WideOr30.DB_MAX_OUTPUT_PORT_TYPE
seven_seg3[5] <= WideOr29.DB_MAX_OUTPUT_PORT_TYPE
seven_seg3[6] <= WideOr28.DB_MAX_OUTPUT_PORT_TYPE
seven_seg4[0] <= WideOr41.DB_MAX_OUTPUT_PORT_TYPE
seven_seg4[1] <= WideOr40.DB_MAX_OUTPUT_PORT_TYPE
seven_seg4[2] <= WideOr39.DB_MAX_OUTPUT_PORT_TYPE
seven_seg4[3] <= WideOr38.DB_MAX_OUTPUT_PORT_TYPE
seven_seg4[4] <= WideOr37.DB_MAX_OUTPUT_PORT_TYPE
seven_seg4[5] <= WideOr36.DB_MAX_OUTPUT_PORT_TYPE
seven_seg4[6] <= WideOr35.DB_MAX_OUTPUT_PORT_TYPE
seven_seg5[0] <= WideOr48.DB_MAX_OUTPUT_PORT_TYPE
seven_seg5[1] <= WideOr47.DB_MAX_OUTPUT_PORT_TYPE
seven_seg5[2] <= WideOr46.DB_MAX_OUTPUT_PORT_TYPE
seven_seg5[3] <= WideOr45.DB_MAX_OUTPUT_PORT_TYPE
seven_seg5[4] <= WideOr44.DB_MAX_OUTPUT_PORT_TYPE
seven_seg5[5] <= WideOr43.DB_MAX_OUTPUT_PORT_TYPE
seven_seg5[6] <= WideOr42.DB_MAX_OUTPUT_PORT_TYPE


