Classic Timing Analyzer report for shumaguan
Tue Nov 05 10:02:21 2013
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk1kHz'
  7. tco
  8. tpd
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                      ;
+------------------------------+-------+---------------+------------------------------------------------+-----------------------+-----------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From                  ; To                    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+-----------------------+-----------------------+------------+----------+--------------+
; Worst-case tco               ; N/A   ; None          ; 17.972 ns                                      ; count6:inst2|count[0] ; led7s[2]              ; clk1kHz    ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 15.051 ns                                      ; no4[1]                ; led7s[2]              ; --         ; --       ; 0            ;
; Clock Setup: 'clk1kHz'       ; N/A   ; None          ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count6:inst2|count[1] ; count6:inst2|count[2] ; clk1kHz    ; clk1kHz  ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                       ;                       ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+-----------------------+-----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM1270T144C5      ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk1kHz         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk1kHz'                                                                                                                                                                                             ;
+-------+------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                  ; To                    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count6:inst2|count[1] ; count6:inst2|count[2] ; clk1kHz    ; clk1kHz  ; None                        ; None                      ; 2.194 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count6:inst2|count[1] ; count6:inst2|count[1] ; clk1kHz    ; clk1kHz  ; None                        ; None                      ; 2.178 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count6:inst2|count[2] ; count6:inst2|count[1] ; clk1kHz    ; clk1kHz  ; None                        ; None                      ; 1.881 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count6:inst2|count[2] ; count6:inst2|count[2] ; clk1kHz    ; clk1kHz  ; None                        ; None                      ; 1.871 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count6:inst2|count[0] ; count6:inst2|count[2] ; clk1kHz    ; clk1kHz  ; None                        ; None                      ; 1.599 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count6:inst2|count[0] ; count6:inst2|count[1] ; clk1kHz    ; clk1kHz  ; None                        ; None                      ; 1.599 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count6:inst2|count[0] ; count6:inst2|count[0] ; clk1kHz    ; clk1kHz  ; None                        ; None                      ; 1.595 ns                ;
+-------+------------------------------------------------+-----------------------+-----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------+
; tco                                                                               ;
+-------+--------------+------------+-----------------------+----------+------------+
; Slack ; Required tco ; Actual tco ; From                  ; To       ; From Clock ;
+-------+--------------+------------+-----------------------+----------+------------+
; N/A   ; None         ; 17.972 ns  ; count6:inst2|count[0] ; led7s[2] ; clk1kHz    ;
; N/A   ; None         ; 17.963 ns  ; count6:inst2|count[0] ; led7s[1] ; clk1kHz    ;
; N/A   ; None         ; 17.951 ns  ; count6:inst2|count[0] ; led7s[0] ; clk1kHz    ;
; N/A   ; None         ; 17.931 ns  ; count6:inst2|count[0] ; led7s[6] ; clk1kHz    ;
; N/A   ; None         ; 17.770 ns  ; count6:inst2|count[0] ; led7s[5] ; clk1kHz    ;
; N/A   ; None         ; 17.744 ns  ; count6:inst2|count[2] ; led7s[2] ; clk1kHz    ;
; N/A   ; None         ; 17.735 ns  ; count6:inst2|count[2] ; led7s[1] ; clk1kHz    ;
; N/A   ; None         ; 17.723 ns  ; count6:inst2|count[2] ; led7s[0] ; clk1kHz    ;
; N/A   ; None         ; 17.703 ns  ; count6:inst2|count[2] ; led7s[6] ; clk1kHz    ;
; N/A   ; None         ; 17.575 ns  ; count6:inst2|count[0] ; led7s[3] ; clk1kHz    ;
; N/A   ; None         ; 17.542 ns  ; count6:inst2|count[2] ; led7s[5] ; clk1kHz    ;
; N/A   ; None         ; 17.425 ns  ; count6:inst2|count[0] ; led7s[4] ; clk1kHz    ;
; N/A   ; None         ; 17.172 ns  ; count6:inst2|count[2] ; led7s[3] ; clk1kHz    ;
; N/A   ; None         ; 17.022 ns  ; count6:inst2|count[2] ; led7s[4] ; clk1kHz    ;
; N/A   ; None         ; 15.264 ns  ; count6:inst2|count[1] ; led7s[1] ; clk1kHz    ;
; N/A   ; None         ; 15.250 ns  ; count6:inst2|count[1] ; led7s[0] ; clk1kHz    ;
; N/A   ; None         ; 15.239 ns  ; count6:inst2|count[1] ; led7s[2] ; clk1kHz    ;
; N/A   ; None         ; 15.199 ns  ; count6:inst2|count[1] ; led7s[6] ; clk1kHz    ;
; N/A   ; None         ; 15.057 ns  ; count6:inst2|count[1] ; led7s[5] ; clk1kHz    ;
; N/A   ; None         ; 14.577 ns  ; count6:inst2|count[1] ; led7s[3] ; clk1kHz    ;
; N/A   ; None         ; 14.427 ns  ; count6:inst2|count[1] ; led7s[4] ; clk1kHz    ;
; N/A   ; None         ; 14.288 ns  ; count6:inst2|count[0] ; cat[4]   ; clk1kHz    ;
; N/A   ; None         ; 14.205 ns  ; count6:inst2|count[0] ; cat[2]   ; clk1kHz    ;
; N/A   ; None         ; 14.140 ns  ; count6:inst2|count[0] ; cat[0]   ; clk1kHz    ;
; N/A   ; None         ; 14.123 ns  ; count6:inst2|count[2] ; cat[2]   ; clk1kHz    ;
; N/A   ; None         ; 14.086 ns  ; count6:inst2|count[0] ; cat[1]   ; clk1kHz    ;
; N/A   ; None         ; 14.080 ns  ; count6:inst2|count[2] ; cat[0]   ; clk1kHz    ;
; N/A   ; None         ; 14.022 ns  ; count6:inst2|count[2] ; cat[1]   ; clk1kHz    ;
; N/A   ; None         ; 13.729 ns  ; count6:inst2|count[2] ; cat[4]   ; clk1kHz    ;
; N/A   ; None         ; 13.678 ns  ; count6:inst2|count[0] ; cat[5]   ; clk1kHz    ;
; N/A   ; None         ; 13.657 ns  ; count6:inst2|count[0] ; cat[3]   ; clk1kHz    ;
; N/A   ; None         ; 13.104 ns  ; count6:inst2|count[2] ; cat[5]   ; clk1kHz    ;
; N/A   ; None         ; 13.094 ns  ; count6:inst2|count[2] ; cat[3]   ; clk1kHz    ;
; N/A   ; None         ; 13.081 ns  ; count6:inst2|count[1] ; cat[4]   ; clk1kHz    ;
; N/A   ; None         ; 12.471 ns  ; count6:inst2|count[1] ; cat[5]   ; clk1kHz    ;
; N/A   ; None         ; 12.456 ns  ; count6:inst2|count[1] ; cat[2]   ; clk1kHz    ;
; N/A   ; None         ; 12.449 ns  ; count6:inst2|count[1] ; cat[3]   ; clk1kHz    ;
; N/A   ; None         ; 12.390 ns  ; count6:inst2|count[1] ; cat[0]   ; clk1kHz    ;
; N/A   ; None         ; 12.336 ns  ; count6:inst2|count[1] ; cat[1]   ; clk1kHz    ;
+-------+--------------+------------+-----------------------+----------+------------+


+-----------------------------------------------------------------+
; tpd                                                             ;
+-------+-------------------+-----------------+--------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To       ;
+-------+-------------------+-----------------+--------+----------+
; N/A   ; None              ; 15.051 ns       ; no4[1] ; led7s[2] ;
; N/A   ; None              ; 15.042 ns       ; no4[1] ; led7s[1] ;
; N/A   ; None              ; 15.030 ns       ; no4[1] ; led7s[0] ;
; N/A   ; None              ; 15.010 ns       ; no4[1] ; led7s[6] ;
; N/A   ; None              ; 14.849 ns       ; no4[1] ; led7s[5] ;
; N/A   ; None              ; 14.692 ns       ; no3[1] ; led7s[2] ;
; N/A   ; None              ; 14.683 ns       ; no3[1] ; led7s[1] ;
; N/A   ; None              ; 14.671 ns       ; no3[1] ; led7s[0] ;
; N/A   ; None              ; 14.658 ns       ; no1[2] ; led7s[2] ;
; N/A   ; None              ; 14.651 ns       ; no3[1] ; led7s[6] ;
; N/A   ; None              ; 14.617 ns       ; no1[2] ; led7s[6] ;
; N/A   ; None              ; 14.490 ns       ; no3[1] ; led7s[5] ;
; N/A   ; None              ; 14.467 ns       ; no1[2] ; led7s[1] ;
; N/A   ; None              ; 14.464 ns       ; no1[2] ; led7s[5] ;
; N/A   ; None              ; 14.455 ns       ; no1[2] ; led7s[0] ;
; N/A   ; None              ; 14.418 ns       ; no4[0] ; led7s[3] ;
; N/A   ; None              ; 14.403 ns       ; no3[3] ; led7s[1] ;
; N/A   ; None              ; 14.389 ns       ; no3[3] ; led7s[0] ;
; N/A   ; None              ; 14.378 ns       ; no3[3] ; led7s[2] ;
; N/A   ; None              ; 14.338 ns       ; no3[3] ; led7s[6] ;
; N/A   ; None              ; 14.320 ns       ; no5[1] ; led7s[2] ;
; N/A   ; None              ; 14.311 ns       ; no5[1] ; led7s[1] ;
; N/A   ; None              ; 14.299 ns       ; no5[1] ; led7s[0] ;
; N/A   ; None              ; 14.279 ns       ; no5[1] ; led7s[6] ;
; N/A   ; None              ; 14.268 ns       ; no4[0] ; led7s[4] ;
; N/A   ; None              ; 14.238 ns       ; no4[1] ; led7s[3] ;
; N/A   ; None              ; 14.196 ns       ; no3[3] ; led7s[5] ;
; N/A   ; None              ; 14.195 ns       ; no4[0] ; led7s[2] ;
; N/A   ; None              ; 14.165 ns       ; no1[2] ; led7s[3] ;
; N/A   ; None              ; 14.159 ns       ; no4[0] ; led7s[6] ;
; N/A   ; None              ; 14.127 ns       ; no3[0] ; led7s[3] ;
; N/A   ; None              ; 14.118 ns       ; no5[1] ; led7s[5] ;
; N/A   ; None              ; 14.114 ns       ; no4[3] ; led7s[1] ;
; N/A   ; None              ; 14.100 ns       ; no4[3] ; led7s[0] ;
; N/A   ; None              ; 14.089 ns       ; no4[3] ; led7s[2] ;
; N/A   ; None              ; 14.088 ns       ; no4[1] ; led7s[4] ;
; N/A   ; None              ; 14.087 ns       ; no4[2] ; led7s[2] ;
; N/A   ; None              ; 14.049 ns       ; no4[3] ; led7s[6] ;
; N/A   ; None              ; 14.046 ns       ; no4[2] ; led7s[6] ;
; N/A   ; None              ; 14.024 ns       ; no4[0] ; led7s[5] ;
; N/A   ; None              ; 14.015 ns       ; no1[2] ; led7s[4] ;
; N/A   ; None              ; 13.990 ns       ; no2[1] ; led7s[2] ;
; N/A   ; None              ; 13.981 ns       ; no2[1] ; led7s[1] ;
; N/A   ; None              ; 13.977 ns       ; no3[0] ; led7s[4] ;
; N/A   ; None              ; 13.969 ns       ; no2[1] ; led7s[0] ;
; N/A   ; None              ; 13.963 ns       ; no2[2] ; led7s[2] ;
; N/A   ; None              ; 13.949 ns       ; no2[1] ; led7s[6] ;
; N/A   ; None              ; 13.922 ns       ; no2[2] ; led7s[6] ;
; N/A   ; None              ; 13.907 ns       ; no4[3] ; led7s[5] ;
; N/A   ; None              ; 13.904 ns       ; no3[0] ; led7s[2] ;
; N/A   ; None              ; 13.903 ns       ; no3[2] ; led7s[2] ;
; N/A   ; None              ; 13.896 ns       ; no4[2] ; led7s[1] ;
; N/A   ; None              ; 13.893 ns       ; no4[2] ; led7s[5] ;
; N/A   ; None              ; 13.884 ns       ; no4[2] ; led7s[0] ;
; N/A   ; None              ; 13.879 ns       ; no3[1] ; led7s[3] ;
; N/A   ; None              ; 13.868 ns       ; no3[0] ; led7s[6] ;
; N/A   ; None              ; 13.862 ns       ; no3[2] ; led7s[6] ;
; N/A   ; None              ; 13.810 ns       ; no1[1] ; led7s[2] ;
; N/A   ; None              ; 13.801 ns       ; no1[1] ; led7s[1] ;
; N/A   ; None              ; 13.789 ns       ; no1[1] ; led7s[0] ;
; N/A   ; None              ; 13.788 ns       ; no2[1] ; led7s[5] ;
; N/A   ; None              ; 13.772 ns       ; no2[2] ; led7s[1] ;
; N/A   ; None              ; 13.769 ns       ; no2[2] ; led7s[5] ;
; N/A   ; None              ; 13.769 ns       ; no1[1] ; led7s[6] ;
; N/A   ; None              ; 13.760 ns       ; no2[2] ; led7s[0] ;
; N/A   ; None              ; 13.750 ns       ; no4[0] ; led7s[1] ;
; N/A   ; None              ; 13.736 ns       ; no4[0] ; led7s[0] ;
; N/A   ; None              ; 13.733 ns       ; no3[0] ; led7s[5] ;
; N/A   ; None              ; 13.729 ns       ; no3[1] ; led7s[4] ;
; N/A   ; None              ; 13.712 ns       ; no3[2] ; led7s[1] ;
; N/A   ; None              ; 13.709 ns       ; no3[2] ; led7s[5] ;
; N/A   ; None              ; 13.700 ns       ; no3[2] ; led7s[0] ;
; N/A   ; None              ; 13.694 ns       ; no6[1] ; led7s[2] ;
; N/A   ; None              ; 13.685 ns       ; no6[1] ; led7s[1] ;
; N/A   ; None              ; 13.673 ns       ; no6[1] ; led7s[0] ;
; N/A   ; None              ; 13.669 ns       ; no2[0] ; led7s[3] ;
; N/A   ; None              ; 13.653 ns       ; no6[1] ; led7s[6] ;
; N/A   ; None              ; 13.608 ns       ; no1[1] ; led7s[5] ;
; N/A   ; None              ; 13.594 ns       ; no4[2] ; led7s[3] ;
; N/A   ; None              ; 13.557 ns       ; no1[3] ; led7s[1] ;
; N/A   ; None              ; 13.550 ns       ; no3[3] ; led7s[3] ;
; N/A   ; None              ; 13.543 ns       ; no1[3] ; led7s[0] ;
; N/A   ; None              ; 13.532 ns       ; no1[3] ; led7s[2] ;
; N/A   ; None              ; 13.519 ns       ; no2[0] ; led7s[4] ;
; N/A   ; None              ; 13.507 ns       ; no5[1] ; led7s[3] ;
; N/A   ; None              ; 13.492 ns       ; no6[1] ; led7s[5] ;
; N/A   ; None              ; 13.492 ns       ; no1[3] ; led7s[6] ;
; N/A   ; None              ; 13.470 ns       ; no2[2] ; led7s[3] ;
; N/A   ; None              ; 13.459 ns       ; no3[0] ; led7s[1] ;
; N/A   ; None              ; 13.446 ns       ; no2[0] ; led7s[2] ;
; N/A   ; None              ; 13.445 ns       ; no3[0] ; led7s[0] ;
; N/A   ; None              ; 13.444 ns       ; no4[2] ; led7s[4] ;
; N/A   ; None              ; 13.410 ns       ; no3[2] ; led7s[3] ;
; N/A   ; None              ; 13.410 ns       ; no2[0] ; led7s[6] ;
; N/A   ; None              ; 13.399 ns       ; no3[3] ; led7s[4] ;
; N/A   ; None              ; 13.357 ns       ; no5[1] ; led7s[4] ;
; N/A   ; None              ; 13.350 ns       ; no1[3] ; led7s[5] ;
; N/A   ; None              ; 13.320 ns       ; no2[2] ; led7s[4] ;
; N/A   ; None              ; 13.275 ns       ; no2[0] ; led7s[5] ;
; N/A   ; None              ; 13.261 ns       ; no4[3] ; led7s[3] ;
; N/A   ; None              ; 13.260 ns       ; no3[2] ; led7s[4] ;
; N/A   ; None              ; 13.177 ns       ; no2[1] ; led7s[3] ;
; N/A   ; None              ; 13.125 ns       ; reset  ; led7s[2] ;
; N/A   ; None              ; 13.116 ns       ; reset  ; led7s[1] ;
; N/A   ; None              ; 13.110 ns       ; no4[3] ; led7s[4] ;
; N/A   ; None              ; 13.104 ns       ; reset  ; led7s[0] ;
; N/A   ; None              ; 13.084 ns       ; no1[0] ; led7s[3] ;
; N/A   ; None              ; 13.084 ns       ; reset  ; led7s[6] ;
; N/A   ; None              ; 13.027 ns       ; no2[1] ; led7s[4] ;
; N/A   ; None              ; 13.001 ns       ; no2[0] ; led7s[1] ;
; N/A   ; None              ; 12.997 ns       ; no1[1] ; led7s[3] ;
; N/A   ; None              ; 12.987 ns       ; no2[0] ; led7s[0] ;
; N/A   ; None              ; 12.934 ns       ; no1[0] ; led7s[4] ;
; N/A   ; None              ; 12.923 ns       ; reset  ; led7s[5] ;
; N/A   ; None              ; 12.917 ns       ; reset  ; led7s[3] ;
; N/A   ; None              ; 12.905 ns       ; no2[3] ; led7s[1] ;
; N/A   ; None              ; 12.891 ns       ; no2[3] ; led7s[0] ;
; N/A   ; None              ; 12.881 ns       ; no6[1] ; led7s[3] ;
; N/A   ; None              ; 12.880 ns       ; no2[3] ; led7s[2] ;
; N/A   ; None              ; 12.861 ns       ; no1[0] ; led7s[2] ;
; N/A   ; None              ; 12.847 ns       ; no1[1] ; led7s[4] ;
; N/A   ; None              ; 12.840 ns       ; no2[3] ; led7s[6] ;
; N/A   ; None              ; 12.825 ns       ; no1[0] ; led7s[6] ;
; N/A   ; None              ; 12.810 ns       ; no6[0] ; led7s[3] ;
; N/A   ; None              ; 12.767 ns       ; reset  ; led7s[4] ;
; N/A   ; None              ; 12.732 ns       ; no5[0] ; led7s[3] ;
; N/A   ; None              ; 12.731 ns       ; no6[1] ; led7s[4] ;
; N/A   ; None              ; 12.704 ns       ; no1[3] ; led7s[3] ;
; N/A   ; None              ; 12.700 ns       ; no5[2] ; led7s[2] ;
; N/A   ; None              ; 12.698 ns       ; no2[3] ; led7s[5] ;
; N/A   ; None              ; 12.690 ns       ; no1[0] ; led7s[5] ;
; N/A   ; None              ; 12.660 ns       ; no6[0] ; led7s[4] ;
; N/A   ; None              ; 12.659 ns       ; no5[2] ; led7s[6] ;
; N/A   ; None              ; 12.587 ns       ; no6[0] ; led7s[2] ;
; N/A   ; None              ; 12.582 ns       ; no5[0] ; led7s[4] ;
; N/A   ; None              ; 12.553 ns       ; no1[3] ; led7s[4] ;
; N/A   ; None              ; 12.551 ns       ; no6[0] ; led7s[6] ;
; N/A   ; None              ; 12.509 ns       ; no5[2] ; led7s[1] ;
; N/A   ; None              ; 12.509 ns       ; no5[0] ; led7s[2] ;
; N/A   ; None              ; 12.506 ns       ; no5[2] ; led7s[5] ;
; N/A   ; None              ; 12.497 ns       ; no5[2] ; led7s[0] ;
; N/A   ; None              ; 12.473 ns       ; no5[0] ; led7s[6] ;
; N/A   ; None              ; 12.416 ns       ; no1[0] ; led7s[1] ;
; N/A   ; None              ; 12.416 ns       ; no6[0] ; led7s[5] ;
; N/A   ; None              ; 12.402 ns       ; no1[0] ; led7s[0] ;
; N/A   ; None              ; 12.338 ns       ; no5[0] ; led7s[5] ;
; N/A   ; None              ; 12.207 ns       ; no5[2] ; led7s[3] ;
; N/A   ; None              ; 12.148 ns       ; no6[3] ; led7s[1] ;
; N/A   ; None              ; 12.142 ns       ; no6[0] ; led7s[1] ;
; N/A   ; None              ; 12.140 ns       ; no5[3] ; led7s[1] ;
; N/A   ; None              ; 12.134 ns       ; no6[3] ; led7s[0] ;
; N/A   ; None              ; 12.128 ns       ; no6[0] ; led7s[0] ;
; N/A   ; None              ; 12.126 ns       ; no5[3] ; led7s[0] ;
; N/A   ; None              ; 12.123 ns       ; no6[3] ; led7s[2] ;
; N/A   ; None              ; 12.115 ns       ; no5[3] ; led7s[2] ;
; N/A   ; None              ; 12.114 ns       ; no6[2] ; led7s[2] ;
; N/A   ; None              ; 12.083 ns       ; no6[3] ; led7s[6] ;
; N/A   ; None              ; 12.075 ns       ; no5[3] ; led7s[6] ;
; N/A   ; None              ; 12.073 ns       ; no6[2] ; led7s[6] ;
; N/A   ; None              ; 12.064 ns       ; no5[0] ; led7s[1] ;
; N/A   ; None              ; 12.057 ns       ; no5[2] ; led7s[4] ;
; N/A   ; None              ; 12.052 ns       ; no2[3] ; led7s[3] ;
; N/A   ; None              ; 12.050 ns       ; no5[0] ; led7s[0] ;
; N/A   ; None              ; 11.941 ns       ; no6[3] ; led7s[5] ;
; N/A   ; None              ; 11.933 ns       ; no5[3] ; led7s[5] ;
; N/A   ; None              ; 11.923 ns       ; no6[2] ; led7s[1] ;
; N/A   ; None              ; 11.920 ns       ; no6[2] ; led7s[5] ;
; N/A   ; None              ; 11.911 ns       ; no6[2] ; led7s[0] ;
; N/A   ; None              ; 11.901 ns       ; no2[3] ; led7s[4] ;
; N/A   ; None              ; 11.621 ns       ; no6[2] ; led7s[3] ;
; N/A   ; None              ; 11.471 ns       ; no6[2] ; led7s[4] ;
; N/A   ; None              ; 11.295 ns       ; no6[3] ; led7s[3] ;
; N/A   ; None              ; 11.287 ns       ; no5[3] ; led7s[3] ;
; N/A   ; None              ; 11.144 ns       ; no6[3] ; led7s[4] ;
; N/A   ; None              ; 11.136 ns       ; no5[3] ; led7s[4] ;
+-------+-------------------+-----------------+--------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue Nov 05 10:02:20 2013
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off shumaguan -c shumaguan
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk1kHz" is an undefined clock
Info: Clock "clk1kHz" Internal fmax is restricted to 304.04 MHz between source register "count6:inst2|count[1]" and destination register "count6:inst2|count[2]"
    Info: fmax restricted to clock pin edge rate 3.289 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.194 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X10_Y9_N5; Fanout = 12; REG Node = 'count6:inst2|count[1]'
            Info: 2: + IC(1.011 ns) + CELL(1.183 ns) = 2.194 ns; Loc. = LC_X10_Y9_N4; Fanout = 19; REG Node = 'count6:inst2|count[2]'
            Info: Total cell delay = 1.183 ns ( 53.92 % )
            Info: Total interconnect delay = 1.011 ns ( 46.08 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk1kHz" to destination register is 3.819 ns
                Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 3; CLK Node = 'clk1kHz'
                Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X10_Y9_N4; Fanout = 19; REG Node = 'count6:inst2|count[2]'
                Info: Total cell delay = 2.081 ns ( 54.49 % )
                Info: Total interconnect delay = 1.738 ns ( 45.51 % )
            Info: - Longest clock path from clock "clk1kHz" to source register is 3.819 ns
                Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 3; CLK Node = 'clk1kHz'
                Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X10_Y9_N5; Fanout = 12; REG Node = 'count6:inst2|count[1]'
                Info: Total cell delay = 2.081 ns ( 54.49 % )
                Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: + Micro clock to output delay of source is 0.376 ns
        Info: + Micro setup delay of destination is 0.333 ns
Info: tco from clock "clk1kHz" to destination pin "led7s[2]" through register "count6:inst2|count[0]" is 17.972 ns
    Info: + Longest clock path from clock "clk1kHz" to source register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 3; CLK Node = 'clk1kHz'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X10_Y9_N9; Fanout = 18; REG Node = 'count6:inst2|count[0]'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 13.777 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X10_Y9_N9; Fanout = 18; REG Node = 'count6:inst2|count[0]'
        Info: 2: + IC(2.508 ns) + CELL(0.740 ns) = 3.248 ns; Loc. = LC_X8_Y10_N6; Fanout = 1; COMB Node = 'inst3[1]~2'
        Info: 3: + IC(2.335 ns) + CELL(0.200 ns) = 5.783 ns; Loc. = LC_X10_Y9_N8; Fanout = 7; COMB Node = 'inst3[1]~3'
        Info: 4: + IC(2.117 ns) + CELL(0.511 ns) = 8.411 ns; Loc. = LC_X9_Y8_N1; Fanout = 1; COMB Node = 'dec7s:inst|Mux4~0'
        Info: 5: + IC(3.044 ns) + CELL(2.322 ns) = 13.777 ns; Loc. = PIN_3; Fanout = 0; PIN Node = 'led7s[2]'
        Info: Total cell delay = 3.773 ns ( 27.39 % )
        Info: Total interconnect delay = 10.004 ns ( 72.61 % )
Info: Longest tpd from source pin "no4[1]" to destination pin "led7s[2]" is 15.051 ns
    Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_97; Fanout = 1; PIN Node = 'no4[1]'
    Info: 2: + IC(3.190 ns) + CELL(0.200 ns) = 4.522 ns; Loc. = LC_X8_Y10_N6; Fanout = 1; COMB Node = 'inst3[1]~2'
    Info: 3: + IC(2.335 ns) + CELL(0.200 ns) = 7.057 ns; Loc. = LC_X10_Y9_N8; Fanout = 7; COMB Node = 'inst3[1]~3'
    Info: 4: + IC(2.117 ns) + CELL(0.511 ns) = 9.685 ns; Loc. = LC_X9_Y8_N1; Fanout = 1; COMB Node = 'dec7s:inst|Mux4~0'
    Info: 5: + IC(3.044 ns) + CELL(2.322 ns) = 15.051 ns; Loc. = PIN_3; Fanout = 0; PIN Node = 'led7s[2]'
    Info: Total cell delay = 4.365 ns ( 29.00 % )
    Info: Total interconnect delay = 10.686 ns ( 71.00 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 177 megabytes
    Info: Processing ended: Tue Nov 05 10:02:21 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


