Fitter report for v2
Mon Jun 04 17:20:44 2018
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Mon Jun 04 17:20:44 2018       ;
; Quartus Prime Version           ; 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Revision Name                   ; v2                                          ;
; Top-level Entity Name           ; FPGA                                        ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEBA6U23I7                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,414 / 41,910 ( 6 % )                      ;
; Total registers                 ; 624                                         ;
; Total pins                      ; 3 / 314 ( < 1 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,048 / 5,662,720 ( < 1 % )                 ;
; Total RAM Blocks                ; 2 / 553 ( < 1 % )                           ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEBA6U23I7                          ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                              ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                            ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLK~inputCLKENA0                                                                                  ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                             ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[0]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[1]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[2]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[3]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[4]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[5]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[6]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[7]                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; EXAMPLE:unit01|COUNTER[8]                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[8]~DUPLICATE                                                                                                         ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[10]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[10]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[11]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[11]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[13]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[13]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[14]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[14]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[15]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[15]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[16]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[16]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[17]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[17]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[19]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[19]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[20]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[20]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[21]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[21]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[22]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[22]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[23]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[23]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[24]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[24]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[25]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[25]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[26]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[26]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[27]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[27]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[28]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[28]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[29]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[29]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[31]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[31]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[33]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[33]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[34]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[34]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[35]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[35]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[36]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[36]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[37]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[37]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[38]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[38]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[39]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[39]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[40]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[40]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[41]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[41]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[42]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[42]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[43]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[43]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[44]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[44]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[45]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[45]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[46]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[46]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[47]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[47]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[48]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[48]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[49]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[49]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[50]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[50]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[51]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[51]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[53]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[53]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[54]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[54]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[55]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[55]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[56]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[56]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[57]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[57]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[58]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[58]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[59]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[59]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[60]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[60]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[61]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[61]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[62]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[62]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|COUNTER[63]                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|COUNTER[63]~DUPLICATE                                                                                                        ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[0]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[0]~DUPLICATE                                                                                                       ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[3]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[3]~DUPLICATE                                                                                                       ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[4]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[4]~DUPLICATE                                                                                                       ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[5]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[5]~DUPLICATE                                                                                                       ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[6]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[6]~DUPLICATE                                                                                                       ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[12]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[12]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[16]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[16]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[19]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[19]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[20]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[20]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[22]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[22]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[23]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[23]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[25]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[25]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[30]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[30]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[31]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[31]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[32]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[32]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[34]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[34]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[35]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[35]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[38]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[38]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[40]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[40]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[42]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[42]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[43]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[43]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[44]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[44]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[48]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[48]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[51]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[51]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[55]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[55]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[59]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[59]~DUPLICATE                                                                                                      ;                  ;                       ;
; EXAMPLE:unit01|PLAINTEXT[63]                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; EXAMPLE:unit01|PLAINTEXT[63]~DUPLICATE                                                                                                      ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]~DUPLICATE                                                                     ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[1]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[1]~DUPLICATE                                                                     ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[2]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[2]~DUPLICATE                                                                     ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[4]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[4]~DUPLICATE                                                                     ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[5]                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[5]~DUPLICATE                                                                     ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[0]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[0]~DUPLICATE                                                           ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[1]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[1]~DUPLICATE                                                           ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[2]                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[2]~DUPLICATE                                                           ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_WRITE[5]                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_WRITE[5]~DUPLICATE                                                          ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_WRITE[23]                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_WRITE[23]~DUPLICATE                                                         ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXL[5]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXL[5]~DUPLICATE                                                 ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXS[1]                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXS[1]~DUPLICATE                                                 ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|BIT_COUNTER[1]       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|BIT_COUNTER[1]~DUPLICATE                                       ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|CLOCK_COUNTER[10]    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|CLOCK_COUNTER[10]~DUPLICATE                                    ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|FSM[1]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|FSM[1]~DUPLICATE                                               ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|FSM[2]               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|FSM[2]~DUPLICATE                                               ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[4]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[4]~DUPLICATE                                  ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[3]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[3]~DUPLICATE                                  ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[8]  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[8]~DUPLICATE                                  ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[13] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[13]~DUPLICATE                                 ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[0]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[0]~DUPLICATE                                            ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[1]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[1]~DUPLICATE                                            ;                  ;                       ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[2]            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[2]~DUPLICATE                                            ;                  ;                       ;
+---------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4042 ) ; 0.00 % ( 0 / 4042 )        ; 0.00 % ( 0 / 4042 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4042 ) ; 0.00 % ( 0 / 4042 )        ; 0.00 % ( 0 / 4042 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4042 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/intelFPGA_lite/projects/des_nowe_podejscie/FPGACOMMEXAMPLE/v2.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,414 / 41,910        ; 6 %   ;
; ALMs needed [=A-B+C]                                        ; 2,414                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,527 / 41,910        ; 6 %   ;
;         [a] ALMs used for LUT logic and registers           ; 162                   ;       ;
;         [b] ALMs used for LUT logic                         ; 2,264                 ;       ;
;         [c] ALMs used for registers                         ; 101                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 133 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 20 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 20                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 306 / 4,191           ; 7 %   ;
;     -- Logic LABs                                           ; 306                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,488                 ;       ;
;     -- 7 input functions                                    ; 233                   ;       ;
;     -- 6 input functions                                    ; 1,016                 ;       ;
;     -- 5 input functions                                    ; 982                   ;       ;
;     -- 4 input functions                                    ; 322                   ;       ;
;     -- <=3 input functions                                  ; 935                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 94                    ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 624                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 524 / 83,820          ; < 1 % ;
;         -- Secondary logic registers                        ; 100 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 524                   ;       ;
;         -- Routing optimization registers                   ; 100                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 3 / 314               ; < 1 % ;
;     -- Clock pins                                           ; 1 / 8                 ; 13 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,048 / 5,662,720     ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 1                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.7% / 2.7% / 2.8%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 28.1% / 27.6% / 29.8% ;       ;
; Maximum fan-out                                             ; 626                   ;       ;
; Highest non-global fan-out                                  ; 257                   ;       ;
; Total fan-out                                               ; 18997                 ;       ;
; Average fan-out                                             ; 4.51                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2414 / 41910 ( 6 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2414                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2527 / 41910 ( 6 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 162                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2264                  ; 0                              ;
;         [c] ALMs used for registers                         ; 101                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 133 / 41910 ( < 1 % ) ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 20 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 20                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 306 / 4191 ( 7 % )    ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 306                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3488                  ; 0                              ;
;     -- 7 input functions                                    ; 233                   ; 0                              ;
;     -- 6 input functions                                    ; 1016                  ; 0                              ;
;     -- 5 input functions                                    ; 982                   ; 0                              ;
;     -- 4 input functions                                    ; 322                   ; 0                              ;
;     -- <=3 input functions                                  ; 935                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 94                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 524 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 100 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 524                   ; 0                              ;
;         -- Routing optimization registers                   ; 100                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 3                     ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2048                  ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 553 ( < 1 % )     ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 19042                 ; 0                              ;
;     -- Registered Connections                               ; 3807                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 2                     ; 0                              ;
;     -- Output Ports                                         ; 1                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CLK      ; W24   ; 5B       ; 89           ; 25           ; 20           ; 626                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; RS232_RX ; T13   ; 3B       ; 36           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; RS232_TX ; T12   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 32 ( 6 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 68 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 1 / 7 ( 14 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 6 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA13     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA15     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD10     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE11     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF15     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF20     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG13     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG23     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH16     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH26     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 120        ; 3B             ; RS232_TX                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 122        ; 3B             ; RS232_RX                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V12      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V16      ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V17      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W11      ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W20      ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W24      ; 258        ; 5B             ; CLK                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W25      ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W26      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y17      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; RS232_TX ; Missing drive strength and slew rate ;
; RS232_TX ; Missing location assignment          ;
; CLK      ; Missing location assignment          ;
; RS232_RX ; Missing location assignment          ;
+----------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                  ; Entity Name              ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |FPGA                                           ; 2414.0 (0.5)         ; 2525.5 (0.5)                     ; 131.5 (0.0)                                       ; 20.0 (0.0)                       ; 0.0 (0.0)            ; 3488 (1)            ; 624 (0)                   ; 0 (0)         ; 2048              ; 2     ; 0          ; 3    ; 0            ; |FPGA                                                                                                                                ; FPGA                     ; work         ;
;    |EXAMPLE:unit01|                             ; 2208.2 (174.3)       ; 2307.5 (177.2)                   ; 119.3 (10.2)                                      ; 20.0 (7.3)                       ; 0.0 (0.0)            ; 3164 (162)          ; 357 (357)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01                                                                                                                 ; EXAMPLE                  ; work         ;
;       |des:DES|                                 ; 2033.8 (0.0)         ; 2130.3 (0.0)                     ; 109.2 (0.0)                                       ; 12.7 (0.0)                       ; 0.0 (0.0)            ; 3002 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES                                                                                                         ; des                      ; work         ;
;          |key_xor:eight_round_2|                ; 22.5 (22.5)          ; 26.5 (26.5)                      ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:eight_round_2                                                                                   ; key_xor                  ; work         ;
;          |key_xor:eleven_round_2|               ; 25.5 (25.5)          ; 26.5 (26.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:eleven_round_2                                                                                  ; key_xor                  ; work         ;
;          |key_xor:fifteen_round_2|              ; 26.7 (26.7)          ; 29.7 (29.7)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:fifteen_round_2                                                                                 ; key_xor                  ; work         ;
;          |key_xor:first_round_2|                ; 17.7 (17.7)          ; 22.2 (22.2)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:first_round_2                                                                                   ; key_xor                  ; work         ;
;          |key_xor:five_round_2|                 ; 27.0 (27.0)          ; 29.5 (29.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:five_round_2                                                                                    ; key_xor                  ; work         ;
;          |key_xor:four_round_2|                 ; 26.0 (26.0)          ; 27.3 (27.3)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:four_round_2                                                                                    ; key_xor                  ; work         ;
;          |key_xor:fourteen_round_2|             ; 24.1 (24.1)          ; 25.5 (25.5)                      ; 1.7 (1.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:fourteen_round_2                                                                                ; key_xor                  ; work         ;
;          |key_xor:nine_round_2|                 ; 28.5 (28.5)          ; 29.5 (29.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:nine_round_2                                                                                    ; key_xor                  ; work         ;
;          |key_xor:second_round_2|               ; 20.3 (20.3)          ; 24.0 (24.0)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:second_round_2                                                                                  ; key_xor                  ; work         ;
;          |key_xor:seven_round_2|                ; 33.6 (33.6)          ; 33.5 (33.5)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:seven_round_2                                                                                   ; key_xor                  ; work         ;
;          |key_xor:six_round_2|                  ; 33.8 (33.8)          ; 33.5 (33.5)                      ; 0.5 (0.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:six_round_2                                                                                     ; key_xor                  ; work         ;
;          |key_xor:sixteen_round_2|              ; 22.5 (22.5)          ; 23.2 (23.2)                      ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:sixteen_round_2                                                                                 ; key_xor                  ; work         ;
;          |key_xor:ten_round_2|                  ; 25.5 (25.5)          ; 26.5 (26.5)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:ten_round_2                                                                                     ; key_xor                  ; work         ;
;          |key_xor:third_round_2|                ; 23.7 (23.7)          ; 24.0 (24.0)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:third_round_2                                                                                   ; key_xor                  ; work         ;
;          |key_xor:thirteen_round_2|             ; 27.5 (27.5)          ; 29.8 (29.8)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:thirteen_round_2                                                                                ; key_xor                  ; work         ;
;          |key_xor:twelve_round_2|               ; 27.3 (27.3)          ; 29.0 (29.0)                      ; 2.0 (2.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|key_xor:twelve_round_2                                                                                  ; key_xor                  ; work         ;
;          |sbox:eight_round_3|                   ; 94.4 (94.4)          ; 100.5 (100.5)                    ; 6.5 (6.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:eight_round_3                                                                                      ; sbox                     ; work         ;
;          |sbox:eleven_round_3|                  ; 99.2 (99.2)          ; 98.5 (98.5)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 116 (116)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:eleven_round_3                                                                                     ; sbox                     ; work         ;
;          |sbox:fifteen_round_3|                 ; 85.8 (85.8)          ; 88.5 (88.5)                      ; 3.0 (3.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 116 (116)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:fifteen_round_3                                                                                    ; sbox                     ; work         ;
;          |sbox:first_round_3|                   ; 99.7 (99.7)          ; 99.7 (99.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 119 (119)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:first_round_3                                                                                      ; sbox                     ; work         ;
;          |sbox:five_round_3|                    ; 88.8 (88.8)          ; 88.5 (88.5)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 101 (101)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:five_round_3                                                                                       ; sbox                     ; work         ;
;          |sbox:four_round_3|                    ; 98.5 (98.5)          ; 106.2 (106.2)                    ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (125)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:four_round_3                                                                                       ; sbox                     ; work         ;
;          |sbox:fourteen_round_3|                ; 94.4 (94.4)          ; 103.7 (103.7)                    ; 9.8 (9.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 127 (127)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:fourteen_round_3                                                                                   ; sbox                     ; work         ;
;          |sbox:nine_round_3|                    ; 87.0 (87.0)          ; 90.5 (90.5)                      ; 4.5 (4.5)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 114 (114)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:nine_round_3                                                                                       ; sbox                     ; work         ;
;          |sbox:second_round_3|                  ; 90.5 (90.5)          ; 92.5 (92.5)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:second_round_3                                                                                     ; sbox                     ; work         ;
;          |sbox:seven_round_3|                   ; 80.0 (80.0)          ; 81.5 (81.5)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 101 (101)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:seven_round_3                                                                                      ; sbox                     ; work         ;
;          |sbox:six_round_3|                     ; 97.1 (97.1)          ; 101.0 (101.0)                    ; 4.5 (4.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:six_round_3                                                                                        ; sbox                     ; work         ;
;          |sbox:sixteen_round_3|                 ; 104.4 (104.4)        ; 108.8 (108.8)                    ; 5.8 (5.8)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 133 (133)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:sixteen_round_3                                                                                    ; sbox                     ; work         ;
;          |sbox:ten_round_3|                     ; 97.0 (97.0)          ; 105.5 (105.5)                    ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 128 (128)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:ten_round_3                                                                                        ; sbox                     ; work         ;
;          |sbox:third_round_3|                   ; 82.0 (82.0)          ; 84.0 (84.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (111)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:third_round_3                                                                                      ; sbox                     ; work         ;
;          |sbox:thirteen_round_3|                ; 83.6 (83.6)          ; 86.7 (86.7)                      ; 3.3 (3.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 112 (112)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:thirteen_round_3                                                                                   ; sbox                     ; work         ;
;          |sbox:twelve_round_3|                  ; 100.3 (100.3)        ; 105.3 (105.3)                    ; 5.3 (5.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 126 (126)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|sbox:twelve_round_3                                                                                     ; sbox                     ; work         ;
;          |xor_des:eight_round_5|                ; 12.6 (12.6)          ; 12.0 (12.0)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:eight_round_5                                                                                   ; xor_des                  ; work         ;
;          |xor_des:eleven_round_5|               ; 12.2 (12.2)          ; 14.3 (14.3)                      ; 3.0 (3.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:eleven_round_5                                                                                  ; xor_des                  ; work         ;
;          |xor_des:fifteen_round_5|              ; 1.8 (1.8)            ; 2.3 (2.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:fifteen_round_5                                                                                 ; xor_des                  ; work         ;
;          |xor_des:first_round_5|                ; 7.3 (7.3)            ; 9.2 (9.2)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:first_round_5                                                                                   ; xor_des                  ; work         ;
;          |xor_des:five_round_5|                 ; 10.5 (10.5)          ; 12.0 (12.0)                      ; 2.0 (2.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:five_round_5                                                                                    ; xor_des                  ; work         ;
;          |xor_des:four_round_5|                 ; 8.8 (8.8)            ; 9.0 (9.0)                        ; 0.5 (0.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:four_round_5                                                                                    ; xor_des                  ; work         ;
;          |xor_des:fourteen_round_5|             ; 4.2 (4.2)            ; 4.8 (4.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:fourteen_round_5                                                                                ; xor_des                  ; work         ;
;          |xor_des:nine_round_5|                 ; 9.0 (9.0)            ; 10.0 (10.0)                      ; 1.5 (1.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:nine_round_5                                                                                    ; xor_des                  ; work         ;
;          |xor_des:second_round_5|               ; 7.3 (7.3)            ; 7.8 (7.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:second_round_5                                                                                  ; xor_des                  ; work         ;
;          |xor_des:seven_round_5|                ; 10.1 (10.1)          ; 11.5 (11.5)                      ; 2.0 (2.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:seven_round_5                                                                                   ; xor_des                  ; work         ;
;          |xor_des:six_round_5|                  ; 12.3 (12.3)          ; 13.5 (13.5)                      ; 1.5 (1.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 28 (28)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:six_round_5                                                                                     ; xor_des                  ; work         ;
;          |xor_des:ten_round_5|                  ; 7.8 (7.8)            ; 8.2 (8.2)                        ; 0.7 (0.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:ten_round_5                                                                                     ; xor_des                  ; work         ;
;          |xor_des:third_round_5|                ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:third_round_5                                                                                   ; xor_des                  ; work         ;
;          |xor_des:thirteen_round_5|             ; 14.2 (14.2)          ; 15.0 (15.0)                      ; 1.2 (1.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:thirteen_round_5                                                                                ; xor_des                  ; work         ;
;          |xor_des:twelve_round_5|               ; 11.5 (11.5)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|EXAMPLE:unit01|des:DES|xor_des:twelve_round_5                                                                                  ; xor_des                  ; work         ;
;    |RS232_STANDARD_INTERFACE:unit00|            ; 205.3 (0.0)          ; 217.5 (0.0)                      ; 12.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 323 (0)             ; 267 (0)                   ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00                                                                                                ; RS232_STANDARD_INTERFACE ; work         ;
;       |COMMAND_CONTROL:unit02|                  ; 122.5 (117.5)        ; 133.2 (127.8)                    ; 10.7 (10.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 181 (169)           ; 140 (140)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02                                                                         ; COMMAND_CONTROL          ; work         ;
;          |ASCIITOBIN:asciitobin_1|              ; 3.7 (3.7)            ; 4.0 (4.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|ASCIITOBIN:asciitobin_1                                                 ; ASCIITOBIN               ; work         ;
;          |BINTOASCII:bintoascii_1|              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|BINTOASCII:bintoascii_1                                                 ; BINTOASCII               ; work         ;
;       |RS232_INTERFACE:unit01|                  ; 82.8 (0.0)           ; 84.3 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 142 (0)             ; 127 (0)                   ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01                                                                         ; RS232_INTERFACE          ; work         ;
;          |RS232_MEMORY:unit01|                  ; 17.3 (17.3)          ; 17.3 (17.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 26 (26)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01                                                     ; RS232_MEMORY             ; work         ;
;             |altsyncram:MEM_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0                                ; altsyncram               ; work         ;
;                |altsyncram_k3n1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated ; altsyncram_k3n1          ; work         ;
;          |RS232_MEMORY:unit03|                  ; 18.0 (18.0)          ; 19.0 (19.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 24 (24)                   ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03                                                     ; RS232_MEMORY             ; work         ;
;             |altsyncram:MEM_rtl_0|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0                                ; altsyncram               ; work         ;
;                |altsyncram_k3n1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated ; altsyncram_k3n1          ; work         ;
;          |RS232_RECEIVER:unit04|                ; 21.5 (21.5)          ; 22.2 (22.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04                                                   ; RS232_RECEIVER           ; work         ;
;          |RS232_TRANSMITTER:unit02|             ; 25.8 (25.8)          ; 25.8 (25.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |FPGA|RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02                                                ; RS232_TRANSMITTER        ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                     ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name     ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; RS232_TX ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLK      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; RS232_RX ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                        ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLK                                                                                                     ;                   ;         ;
; RS232_RX                                                                                                ;                   ;         ;
;      - RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[9] ; 1                 ; 0       ;
;      - RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|Mux1~4              ; 1                 ; 0       ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                               ; Location            ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                ; PIN_W24             ; 626     ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; EXAMPLE:unit01|COUNTER[0]~0                                                                        ; LABCELL_X42_Y10_N21 ; 114     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; EXAMPLE:unit01|Equal10~66                                                                          ; LABCELL_X80_Y10_N54 ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EXAMPLE:unit01|process_0~1                                                                         ; LABCELL_X42_Y10_N48 ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EXAMPLE:unit01|process_0~2                                                                         ; LABCELL_X42_Y10_N42 ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EXAMPLE:unit01|process_1~0                                                                         ; LABCELL_X56_Y10_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EXAMPLE:unit01|process_1~1                                                                         ; LABCELL_X67_Y12_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EXAMPLE:unit01|process_2~0                                                                         ; LABCELL_X42_Y10_N9  ; 106     ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; EXAMPLE:unit01|process_3~1                                                                         ; LABCELL_X42_Y10_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EXAMPLE:unit01|process_3~2                                                                         ; LABCELL_X42_Y10_N27 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; EXAMPLE:unit01|process_5~0                                                                         ; LABCELL_X43_Y18_N39 ; 28      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_MESSAGE[6]~0                        ; LABCELL_X40_Y19_N57 ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_READ[6]~0                           ; LABCELL_X42_Y21_N27 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|Equal15~1                                   ; LABCELL_X45_Y20_N54 ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|Equal21~1                                   ; LABCELL_X43_Y19_N0  ; 47      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|Equal22~0                                   ; LABCELL_X45_Y19_N6  ; 257     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[0]~1                          ; LABCELL_X40_Y18_N39 ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[0]~2                          ; LABCELL_X43_Y19_N42 ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_WRITE[32]~0                        ; LABCELL_X43_Y19_N48 ; 46      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|process_1~0                                 ; LABCELL_X45_Y20_N6  ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|process_4~0                                 ; LABCELL_X42_Y21_N54 ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|CTR~0                   ; LABCELL_X36_Y17_N54 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|Equal1~1                ; LABCELL_X37_Y17_N42 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|Equal2~1                ; LABCELL_X36_Y17_N12 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|process_1~0             ; LABCELL_X36_Y17_N27 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|process_4~0             ; LABCELL_X36_Y17_N24 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|CTR~0                   ; LABCELL_X42_Y20_N48 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|Equal1~1                ; LABCELL_X42_Y20_N30 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|Equal2~1                ; LABCELL_X43_Y20_N54 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|process_0~0             ; LABCELL_X42_Y20_N54 ; 9       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|process_4~0             ; LABCELL_X43_Y20_N57 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|BIT_COUNTER[2]~1      ; LABCELL_X46_Y20_N27 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|CLOCK_COUNTER[10]~0   ; LABCELL_X46_Y20_N0  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|Equal4~1              ; LABCELL_X46_Y20_N3  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|Equal4~2              ; LABCELL_X46_Y20_N9  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[6]~0 ; LABCELL_X46_Y20_N30 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[1]~0 ; LABCELL_X40_Y17_N51 ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|Equal2~0           ; MLABCELL_X39_Y17_N3 ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|Equal3~0           ; LABCELL_X37_Y17_N36 ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|Equal4~0           ; LABCELL_X37_Y17_N24 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------+---------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; CLK  ; PIN_W24  ; 626     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1           ; 0          ; None ; M10K_X38_Y17_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024 ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1           ; 0          ; None ; M10K_X41_Y20_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 8,255 / 289,320 ( 3 % ) ;
; C12 interconnects                           ; 193 / 13,420 ( 1 % )    ;
; C2 interconnects                            ; 3,431 / 119,108 ( 3 % ) ;
; C4 interconnects                            ; 1,706 / 56,300 ( 3 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 597 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 2,077 / 84,580 ( 2 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 410 / 12,676 ( 3 % )    ;
; R14/C12 interconnect drivers                ; 542 / 20,720 ( 3 % )    ;
; R3 interconnects                            ; 3,868 / 130,992 ( 3 % ) ;
; R6 interconnects                            ; 6,019 / 266,960 ( 2 % ) ;
; Spine clocks                                ; 5 / 360 ( 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 3         ; 0            ; 0            ; 3         ; 3         ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 3            ; 3            ; 3            ; 3            ; 3            ; 0         ; 3            ; 3            ; 0         ; 0         ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 2            ; 3            ; 3            ; 3            ; 3            ; 3            ; 3            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; RS232_TX           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; RS232_RX           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 51.7              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                      ; Destination Register                                                                                                                                           ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[5]                                        ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.915             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[4]                                        ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.864             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|CTR[6]                    ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.856             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|CTR[3]                    ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.836             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|CTR[4]                    ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.831             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|CTR[5]                    ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.810             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|CTR[2]                    ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.725             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_MESSAGE[53]                          ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.701             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[5]                               ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.701             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[2]                                        ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.701             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[1]                                        ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.701             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[3]                                        ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.701             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                        ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.701             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_READ[6]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_READ[5]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_READ[4]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_READ[3]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_READ[7]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_READ[2]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_READ[1]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_READ[0]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[0]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[1]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[2]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[3]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[4]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[6]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|CTR[7]                    ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|CTR[1]                    ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|CTR[0]                    ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_DIN[7]                               ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.568             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXS[5]                    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.567             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXS[2]                    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.567             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXS[0]                    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.567             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXS[6]                    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.567             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXS[4]                    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.565             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXS[1]                    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.565             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|IXS[3]                    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a7~porta_address_reg0 ; 0.565             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[1]     ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a0~porta_datain_reg0  ; 0.460             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[2]     ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.460             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[3]     ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.460             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[4]     ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a3~porta_datain_reg0  ; 0.460             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[5]     ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.460             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[6]     ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.460             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[8]     ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.460             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|RECEIVE_REGISTER[7]     ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit03|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.445             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[0]               ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[2]                                                                         ; 0.445             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_MESSAGE[52]                          ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.430             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|BIT_COUNTER[0]       ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|BIT_COUNTER[3]                                                                 ; 0.422             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_MESSAGE[7]                            ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.420             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_MESSAGE[6]                            ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.420             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_MESSAGE[5]                            ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.420             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_MESSAGE[3]                            ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.420             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_MESSAGE[2]                            ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.420             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_MESSAGE[0]                            ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.420             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_MESSAGE[4]                            ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.420             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|COUNTER_MESSAGE[1]                            ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|FSM[0]                                                                                                  ; 0.420             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_MESSAGE[54]                          ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.415             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|BIT_COUNTER[2]       ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|BIT_COUNTER[3]                                                                 ; 0.415             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|FSM[1]                  ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|FSM[0]                                                                            ; 0.413             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[29]                             ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.412             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[30]                             ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.412             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[31]                             ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_MEMORY:unit01|altsyncram:MEM_rtl_0|altsyncram_k3n1:auto_generated|ram_block1a4~porta_datain_reg0  ; 0.412             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|FSM[0]                  ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|FSM[2]                                                                            ; 0.411             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|BIT_COUNTER[1]       ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|BIT_COUNTER[3]                                                                 ; 0.393             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|FSM[2]                  ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|FSM[0]                                                                            ; 0.393             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|BIT_COUNTER[0]          ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|BIT_COUNTER[3]                                                                    ; 0.389             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|BIT_COUNTER[1]          ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|BIT_COUNTER[2]                                                                    ; 0.382             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[14]    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[0]                                                                         ; 0.379             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[13]    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[0]                                                                         ; 0.379             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[12]    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[0]                                                                         ; 0.379             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[11]    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[0]                                                                         ; 0.379             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|CLOCK_COUNTER[15]    ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[0]                                                                         ; 0.379             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|TRANSMIT_REGISTER[1] ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|TRANSMIT_REGISTER[0]                                                           ; 0.378             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[0]                              ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[4]                                                                                        ; 0.375             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[2]                              ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[6]                                                                                        ; 0.375             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[2]               ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[0]                                                                         ; 0.372             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[1]               ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_TRANSMITTER:unit02|FSM[0]                                                                         ; 0.372             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[22]                             ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[26]                                                                                       ; 0.369             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[7]                              ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[11]                                                                                       ; 0.369             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[11]                             ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[15]                                                                                       ; 0.369             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[15]                             ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[19]                                                                                       ; 0.369             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[23]                             ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[27]                                                                                       ; 0.369             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[8]                              ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[12]                                                                                       ; 0.368             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[16]                             ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[20]                                                                                       ; 0.368             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[5]                              ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[9]                                                                                        ; 0.368             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[13]                             ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[17]                                                                                       ; 0.368             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[21]                             ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[25]                                                                                       ; 0.368             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[25]                             ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[29]                                                                                       ; 0.368             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[10]                             ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[14]                                                                                       ; 0.368             ;
; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|BIT_COUNTER[2]          ; RS232_STANDARD_INTERFACE:unit00|RS232_INTERFACE:unit01|RS232_RECEIVER:unit04|BIT_COUNTER[3]                                                                    ; 0.367             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[3]                              ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[7]                                                                                        ; 0.363             ;
; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[1]                              ; RS232_STANDARD_INTERFACE:unit00|COMMAND_CONTROL:unit02|REGISTER_READ[5]                                                                                        ; 0.360             ;
; EXAMPLE:unit01|END_NUMBER[19]                                                                        ; EXAMPLE:unit01|STATE                                                                                                                                           ; 0.355             ;
; EXAMPLE:unit01|END_NUMBER[20]                                                                        ; EXAMPLE:unit01|STATE                                                                                                                                           ; 0.355             ;
; EXAMPLE:unit01|END_NUMBER[21]                                                                        ; EXAMPLE:unit01|STATE                                                                                                                                           ; 0.355             ;
; EXAMPLE:unit01|END_NUMBER[16]                                                                        ; EXAMPLE:unit01|STATE                                                                                                                                           ; 0.355             ;
; EXAMPLE:unit01|END_NUMBER[17]                                                                        ; EXAMPLE:unit01|STATE                                                                                                                                           ; 0.355             ;
; EXAMPLE:unit01|END_NUMBER[18]                                                                        ; EXAMPLE:unit01|STATE                                                                                                                                           ; 0.355             ;
; EXAMPLE:unit01|END_NUMBER[13]                                                                        ; EXAMPLE:unit01|STATE                                                                                                                                           ; 0.355             ;
+------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CSEBA6U23I7 for design "v2"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 3 pins of 3 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): CLK~inputCLKENA0 with 548 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'v2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:33
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X45_Y11 to location X55_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:57
Info (11888): Total time spent on timing analysis during the Fitter is 8.24 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:20
Info (144001): Generated suppressed messages file D:/intelFPGA_lite/projects/des_nowe_podejscie/FPGACOMMEXAMPLE/v2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 2148 megabytes
    Info: Processing ended: Mon Jun 04 17:20:46 2018
    Info: Elapsed time: 00:04:29
    Info: Total CPU time (on all processors): 00:07:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/intelFPGA_lite/projects/des_nowe_podejscie/FPGACOMMEXAMPLE/v2.fit.smsg.


