平成１４年（行ケ）第４９８号 審決取消請求事件
平成１５年３月１８日判決言渡，平成１５年３月４日口頭弁論終結
判 決
原 告 サン マイクロシステムズ インコーポレーテッド
訴訟代理人弁理士 山川政樹，黒川弘朗，紺野正幸，西山修，山川茂樹
被 告 特許庁長官 太田信一郎
指定代理人 吉岡浩，大橋隆夫，高橋泰史，林栄二，小曳満昭
主 文
原告の請求を棄却する。
訴訟費用は原告の負担とする。
この判決に対する上告及び上告受理申立てのための付加期間を３０日と定める。
事 実 及 び 理 由
第１ 原告の求めた裁判
特許庁が不服２００１－１４３８９号事件について平成１４年４月２２日にした
審決を取り消す。
第２ 事案の概要
本件は，後記本願発明の特許出願人である原告が，特許出願について拒絶の査定
を受け，これを不服として審判の請求をしたところ，特許庁が審判の請求は成り立
たない旨の審決をしたため，その審決の取消しを求めた事案である。
(１) 特許庁における手続の経緯
(１－１) 本願発明
出願人 原告
発明の名称 「複数の処理を実行する方法および装置」（平成１２年６月
出願番号 特願平２－１７５４８６号
出願日 平成２年７月４日（パリ条約による優先権主張１９８９年８
月３日米国）
(１－２) 本件手続
拒絶査定日 平成１３年５月１５日
審判請求日 平成１３年８月１３日（不服２００１－１４３８９号）
審決日 平成１４年４月２２日
審決の結論 「本件審判の請求は，成り立たない。」
審決謄本送達日 平成１４年６月３日（原告に対し）
(２） 本願発明の要旨（平成１３年９月１２日付け手続補正後の特許請求の範囲
請求項１に記載のもの，以下「本願発明１」という。）
「キャッシュメモリと主記憶装置を有するメモリサブシステムに結合されたパイプ
ラインプロセッサを備えているコンピュータシステムにあって，複数の処理を実行
する方法において，
前記メモリサブシステムに記憶されている第１のプログラムの少なくとも一部に
対応する第１の処理を，前記パイプラインプロセッサにおいて複数のマルチプレク
サによって実行状態とし，前記第１の処理の実行結果と状態情報を前記マルチプレ
クサによって，前記マルチプレクサに結合された前記パイプラインプロセッサの第
前記第１の処理の実行中に第１のキャッシュミスに遭遇したときに前記マルチプ
レクサによる前記第１の処理の実行を停止する過程を備え，
前記第１の処理の実行を停止した際に，前記メモリサブシステムに記憶されてい
る第２のプログラムの少なくとも一部に対応する第２の処理を前記マルチプレクサ
により実行状態に切換え，且つ，前記第２の処理の実行結果と状態情報を前記マル
チプレクサによって，前記マルチプレクサに結合された前記パイプラインプロセッ
サの第２の複数の状態素子に記憶する過程を備え，前記第１の処理の停止と前記第
ュミスを処理するため前記メモリサブシステムが平均して必要とする第２の時間間
隔よりも短く，
前記第２の処理の実行中に第２のキャッシュミスに遭遇したときに前記マルチプ
レクサによる前記第２の処理の実行を停止する過程を備え，
前記第２の処理の実行を停止した際に，前記第１のキャッシュミスの結果として
前記主記憶装置から前記キャッシュメモリへのデータフェッチが完了していたなら
ば，前に停止された前記第１の処理を前記マルチプレクサにより実行状態に切換え
る過程を備え，前記第２の処理の停止と前に停止された前記第１の処理の実行状態
への切換えの達成に必要とされる第３の時間間隔が，前記第２の時間間隔よりも短
くされている
ことを特徴とする，複数の処理を実行する方法。」
(３) 審決の理由
本件審決の理由は，【別紙】の「審決の理由」に記載のとおりである。要する
に，本願発明１は，引用例１（特開昭６３－２３８６３１号公報，甲４）及び引用
例２（特開昭６３－２５４５３０号公報，甲５）に記載された発明並びに当該分野
の技術常識に基づいて，当業者が容易に発明をすることができたものであるから，
特許法第２９条２項の規定により特許を受けることができない，というものであ
る。
本願発明１と引用例１記載の発明との相違点の認定の誤り。
(１) 原告の主張の要点
審決は，本願発明１の特徴を誤って認定した結果，相違点の認定を誤った違法が
ある。
本願発明１の特徴は，第２の処理の実行中にキャッシュミスが発生して，その実
行が中断されたときに，第１処理でフェッチが終了していれば第１処理に戻り，フ
ェッチが終了していなければ第３の処理に進むというように，中断後の進み方が２
つに分岐することである。
これに対して，引用例１は，第２の処理のキャッシュミスの後の分岐については
一切言及していない。引用例２には，キャッシュミスが生じた後の処理について説
明されていないだけでなく，第２の処理が中断したときに，第１の処理に戻るか，
さらに第３の処理に進むかというように，分岐させることに関しては全く記載され
ていない。
以上のような，第２の処理のキャッシュミス後の処理の進み方が，条件によって
分岐されるという本質的な点を相違点として認定すべきところ，審決は，相違点と
して認定しないという違法を犯し，その結果，本願発明１の進歩性を否定する誤り
に至った。
なお，発明は，請求項の文言だけで判断されるべきではなく，明細書のそのほか
の記載をも参酌すべきであると同時に当業者の常識をも考慮して合目的的に解釈す
べきである。本願明細書の特許請求の範囲請求項１には，データフェッチが完了し
ていない場合に第３の処理に進むということは明記されていないが，上記のように
解釈すべきである。
(２) 被告の主張の要点
「フェッチが終わっていなければ第３の処理に移る」点については、請求項１に
記載されていない事項であるから、この点を本願発明１の構成に含めることは認め
られない。
第３ 当裁判所の判断
本願発明１の特許請求の範囲請求項１の記載（平成１３年９月１２日付け手続補
正後のもの）は，前記のとおりである。そこには，「第２の処理の実行を停止した
際に，前記第１のキャッシュミスの結果として前記主記憶装置から前記キャッシュ
メモリーへのデータフェッチが完了していたならば，前に停止された前記第１の処
理を前記マルチプレクサにより実行状態に切換える過程を備え，」との記載，すな
わち，「第１のキャッシュメモリーへのデータフェッチが完了していた場合」につ
いての構成が特定されて明記されている。しかし，「第１のキャッシュメモリーへ
のデータフェッチが完了していない場合」に関する構成については，何らの記載も
ない。
なお，「第１のキャッシュメモリーへのデータフェッチが完了していない場合」
の構成は，請求項２に記載されている。すなわち，請求項２には，「請求項１記載
の方法において，前記第２の処理の実行を停止した際に，前記第１のキャッシュミ
スの結果として前記主記憶装置から前記キャッシュメモリーへのデータフェッチが
完了していなければ，前記メモリサブシステムに記憶されている第３のプログラム
の少なくとも一部に対応する第３の処理を前記マルチプレクサにより実行状態に切
換える過程を備え，」との記載がある。
明細書の特許請求の範囲の記載に基づいてされるべきである（最高裁第２小法廷平
成３年３月８日判決・民集４５巻３号１２３頁参照）。
そこで，上記特許請求の範囲請求項１の記載によれば，本願発明１は，「第１の
キャッシュメモリーへのデータフェッチが完了していた場合」の構成を有する発明
であって，「第１のキャッシュメモリーへのデータフェッチが完了していない場
合」の構成を有する発明ではないことを，一義的に明確に理解することができる。
したがって，審決の本願発明１と引用例１記載の発明との相違点の認定におい
て，原告主張の違法があるとはいえない。
フェッチが完了していない場合」についての記載がないとしても，当業者であれ
ば，本件特許請求の範囲請求項１の記載から，第２の処理がキャッシュミスに会
い，第１の処理のデータフェッチが完了していないならば，すぐに別のプロセス，
すなわち，（第１，第２のプロセスでない）第３の処理に移ることを当然の前提と
していることを理解するはずであり，当業者の常識をも考慮して解釈すべきである
旨主張する。
しかし，原告主張のように，第２の処理がキャッシュミスに会い，第１の処理の
データフェッチが完了していないならば，他の構成を採ることなく，すぐに第３の
処理に移るということが当業者の常識であることにつき，これを認めるに足りる証
拠がない上，原告が請求項１に記載するまでもなく常識であるとする上記の点が，
請求項２には明記されていることからすれば，本願明細書では，上記の点は意識し
て書き分けられているものと解される。
よって，原告の上記主張は，採用することができない。
べきである旨主張する。
しかし，前記２のとおり，本件においては，本願発明１の要旨は，特許請求の範
囲の記載により，一義的に明確に理解することができるのであって，特許請求の範
囲以外の記載を参酌すべき特段の事情もないから，原告の主張は，採用の限りでは
ない。
なお，念のため，原告の主張に沿って，本願明細書（甲２）の「発明の詳細な説
明」欄の記載を検討しておく。
本願明細書（甲２）には，確かに，①「第２の処理が別のキャッシュミスに遭遇
すると，必要なデータが主記憶装置から検索されているならば，プロセッサは第１
の処理の実行を終了するために１クロックサイクル以内に戻る。他の場合にはプロ
セッサは第３の処理を開始できる。」（甲２の６～７頁），②「第２のプロセスが
別のキャッシュミスに遭遇したとすると，必要なデータが主記憶装置から検索され
ているならば，プロセッサは１クロックサイクル以内に戻って実行を終了できる。
必要なデータが検索されていなければ，プロセッサは第３のプロセスを実行でき
る。」（甲２の１３頁），③「本発明の目的は，…速度を最高にすることである。
したがって，キャッシュミスが起るとパイプラインを１つのプロセスから別のプロ
セスへ切換える。」（甲２の１０頁）との記載がある。
しかし，上記の記載は，本件出願における請求項１ないし１０に係る発明につい
ての，①は〔課題を解決するための手段〕における，②，③は〔実施例〕における
各記載であり，請求項２以下の発明に関する説明である可能性もあるから，直ち
に，請求項１の本願発明１について，特定の定義づけないし説明をするものである
とはいえない。そして，「必要なデータが検索されていなければ（他の場合に
は），プロセッサは第３のプロセスを実行できる。」旨の記載は，前記のとおり，
請求項１には記載がなく，請求項２に明記された構成であるから，上記記載も請求
項２のような記載のある請求項に対応したものと理解するのが自然である。したが
って，原告が指摘する「発明の詳細な説明」欄の各記載は，特許請求の範囲の記載
から導かれる本願発明１の前記要旨認定を左右するものとはなり得ない。
原告の上記主張も採用の限りではない。
以上のとおり，原告主張の審決取消事由は理由がないので，原告の請求は棄却さ
れるべきである。
東京高等裁判所第１８民事部
裁判長裁判官 塚 原 朋 一
裁判官 塩 月 秀 平
裁判官 田 中 昌 利
【別紙】 審決の理由
不服２００１－１４３８９号事件，平成１４年４月２２日付け審決
（下記は，上記審決の理由部分について，文書の書式を変更したが，用字用語の点
を含め，その内容をそのまま掲載したものである。）
理 由
本願は、平成２年７月４日（パリ条約による優先権主張１９８９年８月３日、ア
メリカ合衆国）の出願であって、その請求項１に係る発明は、平成１３年９月１２
日付手続補正書によって補正された特許請求の範囲の請求項１に記載された次のと
おりのものである。
「キャッシュメモリと主記憶装置を有するメモリサブシステムに結合されたパイプ
ラインプロセッサを備えているコンピュータシステムにあって、複数の処理を実行
する方法において、
前記メモリサブシステムに記憶されている第１のプログラムの少なくとも一部に
対応する第１の処理を、前記パイプラインプロセッサにおいて複数のマルチプレク
サによって実行状態とし、前記第１の処理の実行結果と状態情報を前記マルチプレ
クサによって、前記マルチプレクサに結合された前記パイプラインプロセッサの第
前記第１の処理の実行中に第１のキャッシュミスに遭遇したときに前記マルチプ
レクサによる前記第１の処理の実行を停止する過程を備え、
前記第１の処理の実行を停止した際に、前記メモリサブシステムに記憶されてい
る第２のプログラムの少なくとも一部に対応する第２の処理を前記マルチプレクサ
により実行状態に切換え、且つ、前記第２の処理の実行結果と状態情報を前記マル
チプレクサによって、前記マルチプレクサに結合された前記パイプラインプロセッ
サの第２の複数の状態素子に記憶する過程を備え、前記第１の処理の停止と前記第
ュミスを処理するため前記メモリサブシステムが平均して必要とする第２の時間間
隔よりも短く、
前記第２の処理の実行中に第２のキャッシュミスに遭遇したときに前記マルチプ
レクサによる前記第２の処理の実行を停止する過程を備え、
前記第２の処理の実行を停止した際に、前記第１のキャッシュミスの結果として
前記主記憶装置から前記キャッシュメモリへのデータフェッチが完了していたなら
ば、前に停止された前記第１の処理を前記マルチプレクサにより実行状態に切換え
る過程を備え、前記第２の処理の停止と前に停止された前記第１の処理の実行状態
への切換えの達成に必要とされる第３の時間間隔が、前記第２の時間間隔よりも短
くされている
ことを特徴とする、複数の処理を実行する方法。」
これに対し、原査定の理由に引用された特開昭６３－２３８６３１号公報（以
下、引用例１という。）には、以下の記載がある。
（１）「〔目的〕
したがって、本発明の目的は、マルチタスク動作を支持する実行装置を得ることに
よりＩ／Ｏチャネルプロセッサにおける並列構成を達成することである。
〔問題を解決するための手段〕
簡単にいえば、この目的は、プロセッサで実行されているタスクの間をレジスタセ
ット記述子をメッセージの形で通すことにより、それらのタスクの間にレジスタセ
ットを割当てる手段を有するプログラムされたプロセッサを含む実行装置を設ける
ことにより本発明に従って達成される。
本発明の１つの面に従って、タスクがレジスタセット（バッファ）をサーバーの
間で通せるようにするためにレジスタセットロッキングが設けられる。サーバーは
複数のタスクまたはバスシーケンサの１つとすることができ、あるサーバーはレジ
スタセットに作用するエージェントである。
レジスタファイルをレジスタセットに区分することにより各タスクがいくつかの
セットを持つことができるという利点を本発明は有する。そうすると、あるセット
はプライベート状態のデータを含むことができ、かつある特定のタスクに常に割当
てられ、他のセットはバッファまたはメッセージとして使用でき、かつタスクの間
を通すことができる。
レジスタセットロッキングは、マルチタスクが同じレジスタセットを同時に取扱
うことができないようにしながら、タスクがレジスタセットを共用できる（たとえ
ばパイプラインされたアルゴリズムのために）という利点がある。」（公報第３頁
左上欄第１５行～右上欄第５行）
（２）「レジスタファイル〔Register File〕
ＣＰはレジスタファイルに含まれている１組のオンチップ汎用レジスタを有す
る。レジスタファイル１６は１２８個の３３ビット場所を含むＲＡＭである。それ
らの１２８個のレジスタは３２個の４語レジスタセットとして編成される。
それらのレジスタセットと、レジスタセット内のデータは各タスクのレジスタセ
ットポインタを介して間接的にアクセスされる。（中略）
レジスタセットポインタ〔Register set pointers〕
次に第２図を参照する。物理的レジスタセットアドレスをタスクのレジスタセッ
トポインタの１つにロードすることにより、レジスタセットを動的または静的にタ
スクへ割当てることができる。」（公報第４頁左下欄第１３行～右下欄第１１行）
（３）「命令キャッシュオペレーション
（中略）
タスクがキャッシュミスを有すると、命令を含んでいるラインがＣＳメモリからフ
ェッチされるまでタスクはブロックされる。この時間中に他のタスクを実行でき
る。キャッシュラインがフェッチされるとタスクのブロックは解除される。」（公
報第１０頁右下欄第１２行～１１頁左上欄第８行）
（４）第１図の実行装置とレジスタファイルおよび第２図のレジスタセットポイン
タ
以上の記載から、引用例１には、次の発明が記載されている。
命令キャッシュとＣＳメモリを有するメモリシステムに結合されたプロセッサを
備えているコンピュータシステムにあって、複数の処理をマルチタスク動作で実行
する方法において、
レジスタファイルのあるレジスタセットは特定のタスクに常に割当てられ、その
タスクのプライベート状態のデータを含み、
キャッシュミスが起こると実行中のタスクをブロックし、ＣＳメモリからキャッ
シュへフェッチを行い、このフェッチ期間中に他のタスクを実行できるようにし、
キャッシュラインがフェッチされると前記タスクのブロックは解除されるように制
御される、
複数の処理を実行する方法
また、原査定の理由に引用された特開昭６３－２５４５３０号公報（以下、引用
例２という。）には、次の記載がある。
（１）「従来、中央処理装置では、その命令処理能力を向上するために種々の工夫
がされており、その典型的な例としてパイプライン制御方式が公知である。」（公
報第１頁右下欄第１行～第４行）
（２）「本発明の目的は、複数のプロセスを実行できるようにしておき、複数の演
算機能ブロックの使用状態を保持、管理して、各プロセスの命令の実行が中断状態
となった場合には実行可能な他のプロセスの命令を選択して実行開始させ、演算結
果を格納できるようにして上記欠点を除去し、情報処理装置の遊休することがない
ように構成した情報処理装置を提供することにある。
〔問題点を解決するための手段〕
本発明による情報処理装置はレジスタ群と、状態レジスタと、選択手段と保持手段
とを具備して構成したものである。レジスタ群は複数のプロセスを実行するための
ものであり」（公報第２頁左上欄第５行～第１９行）
（３）「第１図は、本発明による情報処理装置の一実施例を示すブロック図であ
る。第１図において、10-1、10-2・・・10-ｎはそれぞれ命令レジス
タ、20-1、20-2・・・20-ｎはそれぞれ第１の形式の命令デコー
ダ、30-1、30-2・・・30-ｎはそれぞれフリップフロップ群、4はフリップフロップ
群、5は第２の形式のデコーダ、60-1、60-2・・・60-ｎはそれぞれレジスタ群、7は
セレクタ、8は第３の形式のデコーダ、90はセレクタ、11-1、11-2・・・11-ｎはそ
れぞれステージ、12-１，12-2・・・12-ｎはそれぞれレジス
タ、15-1、15-2・・・15-ｎはそれぞれ演算機能ブロック、16-1、16-2・・・16-nは
それぞれレジスタである。
第１図において、レジスタ群10-1、10-2・・・10-ｎはそれぞれ複数のプロセスに
対応するレジスタ群及び命令レジスタであり」（公報第２頁右上欄第１１行～左下
欄第９行）
本願の請求項１に係る発明（以下、前者という。）と引用例１に記載された発明
（以下、後者という。）とを比較すると、
前者の「キャッシュメモリ」「主記憶装置」「メモリサブシステム」はそれぞれ
後者における「命令キャッシュ」「ＣＳメモリ」「メモリシステム」に対応する。
また、前者における
「前記メモリサブシステムに記憶されている第１のプログラムの少なくとも一部に
対応する第１の処理をプロセッサにおいて実行状態とし」
「前記第１の処理の実行を停止する過程」
「前記第１の処理の実行を停止した際に、前記メモリサブシステムに記憶されてい
る第２のプログラムの少なくとも一部に対応する第２の処理を実行状態に切換え」
「前記第２の処理の実行を停止する過程」
は、マルチタスク処理における通常の処理過程であるから、後者における複数の処
理を実行する際のマルチタスク動作に対応する。
更に、前者における「前記第１の処理の実行中に第１のキャッシュミスに遭遇した
ときに前記第１の処理の実行を停止する過程」「前記第２の処理の実行中に第２の
キャッシュミスに遭遇したときに前記第２の処理の実行を停止する過程」は、後者
における「キャッシュミスが起こると実行中のタスクをブロックし」に対応する。
また、前者における「前記第１のキャッシュミスの結果として前記主記憶装置から
前記キャッシュメモリへのデータフェッチが完了していたならば、前に停止された
前記第１の処理を実行状態に切換える過程」は、後者における「キャッシュライン
がフェッチされると前記タスクのブロックは解除される」に対応する。
従って、両者は、
キャッシュメモリと主記憶装置を有するメモリサブシステムに結合されたプロセ
ッサを備えているコンピュータシステムにあって、複数の処理を実行する方法にお
いて、
前記メモリサブシステムに記憶されている第１のプログラムの少なくとも一部に
対応する第１の処理を、前記プロセッサにおいて実行状態とし、
前記第１の処理の実行中に第１のキャッシュミスに遭遇したときに前記第１の処
理の実行を停止する過程を備え、
前記第１の処理の実行を停止した際に、前記メモリサブシステムに記憶されてい
る第２のプログラムの少なくとも一部に対応する第２の処理を実行状態に切換え、
前記第２の処理の実行中に第２のキャッシュミスに遭遇したときに前記第２の処理
の実行を停止する過程を備え、
前記第２の処理の実行を停止した際に、前記第１のキャッシュミスの結果として
前記主記憶装置から前記キャッシュメモリへのデータフェッチが完了していたなら
ば、前に停止された前記第１の処理を実行状態に切換える過程
備えたことを特徴とする、複数の処理を実行する方法
である点で一致する。
一方、両者は、次の点で相違している。
（相違点１）
前者が、マルチプレクサによってプログラムに対応する処理を実行状態又は停止
し、また、処理結果と状態情報を状態素子に記憶するものであるのに対し、後者で
は、レジスタファイルに対する操作機構について具体的記載がない点。
（相違点２）
前者では、処理の停止と他の処理の実行状態への切り換えに必要とされる時間間
隔が、キャッシュミスを処理するために平均して必要とする時間間隔より短いこと
を規定しているのに対し、後者では切り換え時間に関する記載がない点。
（相違点３）
前者のプロセッサがパイプラインプロセッサであるのに対し、後者のプロセッサ
がパイプライン処理を行う機構を有するものとの明記がない点。
上記相違点について検討する。
（相違点１について）
マルチタスク処理において、タスク対応にレジスタ群を有し、レジスタ群を切り
換えることにより多重処理を実行する方式はコンテクストスイッチングとして周知
のものである。引用例２にはコンテクストスイッチング方式のマルチタスク処理が
示されている。引用例２では、第１図のレジスタ群１，２，・・・
ｎ（60-1、60-2・・・60-ｎ）がプロセス（タスクと同義）対応になっているから、
このレジスタ群に実行結果と状態情報が格納されることになる。そして、このレジ
スタ群からセレクタ７によって情報が選択され、タスクの実行がなされる。また、
演算機能ブロックからの実行結果は対応するレジスタ群に選択的に格納されること
になる。
なお、審判請求人は、引用例２にはレジスタセット60-1、60-ｎに格納される情報
やセレクタ７の機能について何ら記載がないと主張するので上述のように認定した
根拠について詳述する。
なるほど、引用例２には、レジスタ群60-1、60-2・・・60-ｎがプロセス対応であ
るとの明確な記載はない。しかし、引用例２第２頁右上欄第１３～１４行
の「10-1,10-2・・・10-nはそれぞれ命令レジスタ」という記載、第２頁右上欄第１
参照番号60-1,60-2・・・60-nが付されたブロックに記載されている「レジスタ群
スに対応するレジスタ群および命令レジスタであり」という記載には誤記があり、
上記箇所の記載は、命令レジスタ10-1,10-2・・・10-nとレジスタ群
スタ群であることを意味するものであることは、当業者に容易に推測されることで
ある。また、第１図を参照するとレジスタ群60-1、60-2・・・60-nから読み出され
た内容は演算機能ブロックに供給され、演算機能ブロックの出力はレジスタ群
少なくとも演算データが格納されていることは当業者にとって自明である。また、
プロセスの切り換え時には切り換え直前まで実行されていたプロセスの状態情報
（プログラムカウンタ（ＰＣ）、プログラムステータスワード（ＰＳＷ）、スタッ
クポインタ（ＳＰ）など）を保存しておくことは、後で正常にそのプロセスを再開
するために当然行うべきこと（必要ならば、特開昭５６－１６２４８号公報の第５
図の５１、５２内のＰＳＷＲや、特開昭６３５２２４１号公報の第１図の
PCA,PCB,・・・PCN、SPA，SPB，・・・SPNや、特開平１－９９１３２号公報の第２
図の2A～2D,3A～3D,4A～4D参照）であるから、引用例２においてもそれらの情報が
レジスタ群に格納されていると考えるのが自然である。また、セレクタ７の動作に
ついては、上述のように引用例２においては命令レジスタ10-1、10-2～10-nとレジ
スタ群60-1、60-2～60-nがプロセスに対応付けられているのであるから、正常動作
させるためには、あるプロセスが選択された場合に、そのプロセスに対応する命令
レジスタがセレクタ９０で選択されるのと連動して、対応するレジスタ群がセレク
タ７で選択されるように制御する必要があることも、当業者にとって明白である。
従って、相違点１はマルチタスク処理における周知の事項に基づくもので格別な
ことではない。
（相違点２について）
実行中の処理の停止と他の処理の実行への移行は、コンテクストスイッチング方
式ではレジスタをスイッチ等で切り換えることにより行うものであり、キャッシュ
ミス解消のように主記憶装置からのデータ転送を伴うものでないから、切り換えに
必要な時間はキャッシュミス解消に必要な時間より短いことは当業者にとって常識
的事項にすぎない。
（相違点３について）
引用例２にも記載されているように、命令処理能力を向上させるためにプロセッ
サがパイプライン制御方式をとることはごく普通の形態にすぎない。
したがって、本願の請求項１に係る発明は引用例１，２に記載された発明および
当該分野の技術常識に基づいて当業者が容易に発明をすることができたものである
から、特許法第２９条第２項の規定により特許を受けることができない。
よって、結論のとおり審決する。
平成１４年 ４月２２日
