{"KURSUSE_NIMI": "Digitaalne loogika", "KURSUSE_KOOD": "LOTI.05.041", "EAP": 3, "KURSUSE_TYYP": "Tavaline aine", "KURSUSE_KEELED": ["eesti keel"], "VOTA": true, "KOHUSTUSLIKUD_EELDUSAINED": [], "SOOVITUSLIKUD_EELDUSAINED": ["Programmeerimine"], "SEMESTER": "sügis", "OPPETYYP": "päevaõpe", "TUNDIDE_JAOTUS": {"lecture": 26, "practice": 0, "seminar": 0, "independent_work": 52, "individual_work": 0, "internship": 0}, "HINDAMISSKAALA": "grade", "KIRJELDUS": "Aine toimub kahel semestril. Esimese osa läbimine on eelduseks teisele osale pääsemiseks. Esimene osa on pigem teoreeriline koos tahvlipraktikumidega. Teine osa rohkem praktiline (õpitakse VHDLi ja praktiseeritakse seda FPGA riistvaral).\n\nKäsitletakse erinevaid kombinatoorseid loogikalülitusi, nende abil sooritatavaid matemaatilisi ja loogikatehteid. Tutvustatakse mitmesuguseid mäluga loogikalülitusi ja nendel baseeruvaid mäluelemente. Selgitatakse digitaalsüsteemide disainimisel ja modelleerimisel vajalikke kontseptsioone. Kirjeldatakse digitaalsignaali kodeerimist, kompressimist ja veakorrektsiooni meetodeid. \nMärksõnad: ajalooline ülevaade; digitaalsete lülituste teooria; kombinatsioonloogikaahelad ja nende modulaardisain; mäluelemendid; järjendloogikaahelad; digitaalsete süsteemide disain; modelleerimine ja simulatsioonid; formaalne kontroll; vigade mudelid ja testimine.\n\nSoovituslikud eeldusained:\n\tMTAT.05.110\tDiskreetse matemaatika elemendid (3 EAP)\n\tMTAT.03.100\tProgrammeerimine (6 EAP)\nÕppeained, millele on soovituslikuks eeldusaineks:\n\tLOFY.03.014 \tMikroprotsessorid (6EAP)\n\tLOFY.01.017 \tDigitaalelektroonika (3EAP)\n\tLOFY.03.016 \tRiistvaraprojekt (6EAP)Objectives/eesmärkid:  * Anda ülevaade mineviku mikroskeemidest ja sardsüsteemidest ning kaasaegsete projekteerimise käikudest, meetoditest ja vahenditest; * anda põhjalik ülevaade digitaalsüsteemide modelleerimisest; * anda põhjalik ülevaade riistvara kirjelduskeelest VHDL; * õpetada riistvara kirjelduskeele kasutamist erinevatel disaini- ja abstraktsioonitasemetel; * anda ülevaade digitaalsüsteemide sünteesist registersiirete ja loogika tasemel FPGA baasil; * õpetada tööstuslike simuleerimis- ja sünteesivahendite kasutamist.Learning outcomes/õpiväljund:  Aine I osa edukalt läbinud õppija: 1) Oskab opereerida erinevate numbrisüsteemide ja loogikaväratitega ning neid praktikas rakendada. 2) Suudab rakendada kuni 5 sisendiga funktsiooni teisendamist Booleani loogika, Venni diagrammide või Karnaugh kaardi abil. 3) Tunneb erinevaid puhvreid, summaatoreid, (de)koodreid, (de)multipleksereid, koodimuundajaid, lukustuvaid mäluelemente, trigereid, registreid ja komparaatoreid. Aine II osa edukalt läbinud õppija: 1) Oskab kõrvutada erinevaid mikroskeemi tüüpe (PLA, PAL, ASIC, CPLD ja FPGA) ning valida neist praktikas sobilikuma. 2) Oskab kasutada FPGA programmeerimiseks kasutatavat CAD vahendit Xilinx Vivado. 3) Suudab iseseisvalt tegeleda VHDL keeles lihtsamate ja keskmise raskusega ülesannete programmeerimisega (k.a. visuaalprogrammeerimine) FPGA riistvarale ning leida tekkinud küsimustele iseseisvalt lahendusi. Lisaks suudab kirjutada lahendusele simulatsiooni ja seda analüüsida. 4) Oskab analüüsida ja hinnata valmis VHDL koodi, suudab seda kohaseid meetodeid ja vahendeid kasutades iseseisvalt edasi arendada, teab vahendeid millega saab VHDL koodi muuta kiiremaks või energiasäästlikumaks. Tere!\n\nOlen haigestunud ja kahjuks ei saa füüsiliselt klassi tulla. Loeng toimub üle Zoomi, klassist videot üle ei kanta.\nKui klass on avatud (nagu tavaliselt), siis saate ka klassis loengu ajal olla.\n\nPalun leidke võimalus ise Zoomis osaleda:\n\n\nhttps://ut-ee.zoom.us/j/5725146160?pwd=K2dkSzV4aDZ5V2lkMjdHL0d2ZlZTZz09\n\nMeeting ID: 572 514 6160\nPasscode: 358760"}