{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "ShiftRegister_SIPO_test": [
        "ShiftRegister_SIPO_test",
        "cmWhz",
        "module",
        4
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ]
}