Fitter report for lab1
Fri Mar 11 11:25:32 2016
Quartus II Version 10.1 Build 153 11/29/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri Mar 11 11:25:32 2016    ;
; Quartus II Version                 ; 10.1 Build 153 11/29/2010 SJ Web Edition ;
; Revision Name                      ; lab1                                     ;
; Top-level Entity Name              ; lab1                                     ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C16F484C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 2,328 / 15,408 ( 15 % )                  ;
;     Total combinational functions  ; 1,677 / 15,408 ( 11 % )                  ;
;     Dedicated logic registers      ; 1,388 / 15,408 ( 9 % )                   ;
; Total registers                    ; 1388                                     ;
; Total pins                         ; 46 / 347 ( 13 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Stop After Congestion Map Generation                                       ; Off                                   ; Off                                   ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.89        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   9.5%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; seg7[31] ; Missing drive strength and slew rate ;
; seg7[30] ; Missing drive strength and slew rate ;
; seg7[29] ; Missing drive strength and slew rate ;
; seg7[28] ; Missing drive strength and slew rate ;
; seg7[27] ; Missing drive strength and slew rate ;
; seg7[26] ; Missing drive strength and slew rate ;
; seg7[25] ; Missing drive strength and slew rate ;
; seg7[24] ; Missing drive strength and slew rate ;
; seg7[23] ; Missing drive strength and slew rate ;
; seg7[22] ; Missing drive strength and slew rate ;
; seg7[21] ; Missing drive strength and slew rate ;
; seg7[20] ; Missing drive strength and slew rate ;
; seg7[19] ; Missing drive strength and slew rate ;
; seg7[18] ; Missing drive strength and slew rate ;
; seg7[17] ; Missing drive strength and slew rate ;
; seg7[16] ; Missing drive strength and slew rate ;
; seg7[15] ; Missing drive strength and slew rate ;
; seg7[14] ; Missing drive strength and slew rate ;
; seg7[13] ; Missing drive strength and slew rate ;
; seg7[12] ; Missing drive strength and slew rate ;
; seg7[11] ; Missing drive strength and slew rate ;
; seg7[10] ; Missing drive strength and slew rate ;
; seg7[9]  ; Missing drive strength and slew rate ;
; seg7[8]  ; Missing drive strength and slew rate ;
; seg7[7]  ; Missing drive strength and slew rate ;
; seg7[6]  ; Missing drive strength and slew rate ;
; seg7[5]  ; Missing drive strength and slew rate ;
; seg7[4]  ; Missing drive strength and slew rate ;
; seg7[3]  ; Missing drive strength and slew rate ;
; seg7[2]  ; Missing drive strength and slew rate ;
; seg7[1]  ; Missing drive strength and slew rate ;
; seg7[0]  ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3172 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3172 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3162    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/hw3/lab1/lab1.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,328 / 15,408 ( 15 % ) ;
;     -- Combinational with no register       ; 940                     ;
;     -- Register only                        ; 651                     ;
;     -- Combinational with a register        ; 737                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1062                    ;
;     -- 3 input functions                    ; 312                     ;
;     -- <=2 input functions                  ; 303                     ;
;     -- Register only                        ; 651                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1449                    ;
;     -- arithmetic mode                      ; 228                     ;
;                                             ;                         ;
; Total registers*                            ; 1,388 / 17,068 ( 8 % )  ;
;     -- Dedicated logic registers            ; 1,388 / 15,408 ( 9 % )  ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 189 / 963 ( 20 % )      ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 46 / 347 ( 13 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
; Global signals                              ; 4                       ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 4 / 20 ( 20 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 5% / 4% / 5%            ;
; Peak interconnect usage (total/H/V)         ; 29% / 27% / 32%         ;
; Maximum fan-out node                        ; clk~inputclkctrl        ;
; Maximum fan-out                             ; 1367                    ;
; Highest non-global fan-out signal           ; control:inst5|addr[2]   ;
; Highest non-global fan-out                  ; 317                     ;
; Total fan-out                               ; 10551                   ;
; Average fan-out                             ; 2.76                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 2328 / 15408 ( 15 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 940                   ; 0                              ;
;     -- Register only                        ; 651                   ; 0                              ;
;     -- Combinational with a register        ; 737                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1062                  ; 0                              ;
;     -- 3 input functions                    ; 312                   ; 0                              ;
;     -- <=2 input functions                  ; 303                   ; 0                              ;
;     -- Register only                        ; 651                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1449                  ; 0                              ;
;     -- arithmetic mode                      ; 228                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1388                  ; 0                              ;
;     -- Dedicated logic registers            ; 1388 / 15408 ( 9 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 189 / 963 ( 19 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 46                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 10546                 ; 5                              ;
;     -- Registered Connections               ; 3158                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 14                    ; 0                              ;
;     -- Output Ports                         ; 32                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; btn_enter ; F1    ; 1        ; 0            ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; btn_reset ; H2    ; 1        ; 0            ; 21           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; btn_stop  ; G3    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk       ; G21   ; 6        ; 41           ; 15           ; 0            ; 1368                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[0]     ; J6    ; 1        ; 0            ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[1]     ; H5    ; 1        ; 0            ; 27           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[2]     ; H6    ; 1        ; 0            ; 25           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[3]     ; G4    ; 1        ; 0            ; 23           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[4]     ; G5    ; 1        ; 0            ; 27           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[5]     ; J7    ; 1        ; 0            ; 22           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[6]     ; H7    ; 1        ; 0            ; 25           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[7]     ; E3    ; 1        ; 0            ; 26           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[8]     ; E4    ; 1        ; 0            ; 26           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sw[9]     ; D2    ; 1        ; 0            ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; seg7[0]  ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[10] ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[11] ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[12] ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[13] ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[14] ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[15] ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[16] ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[17] ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[18] ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[19] ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[1]  ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[20] ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[21] ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[22] ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[23] ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[24] ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[25] ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[26] ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[27] ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[28] ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[29] ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[2]  ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[30] ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[31] ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[3]  ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[4]  ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[5]  ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[6]  ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[7]  ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[8]  ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; seg7[9]  ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; sw[8]                   ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; seg7[24]                ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; seg7[20]                ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; seg7[21]                ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; seg7[13]                ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; seg7[6]                 ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; seg7[14]                ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; seg7[15]                ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; seg7[10]                ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; seg7[7]                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; seg7[11]                ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; seg7[12]                ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; seg7[8]                 ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; seg7[9]                 ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; seg7[0]                 ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; seg7[1]                 ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 33 ( 52 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 32 / 47 ( 68 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; seg7[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; seg7[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; seg7[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; seg7[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; seg7[20]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; seg7[23]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; seg7[26]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; seg7[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; seg7[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; seg7[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; seg7[18]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; seg7[21]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; seg7[24]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; seg7[27]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; seg7[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; seg7[28]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; sw[9]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; seg7[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; seg7[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; seg7[29]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; sw[7]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; sw[8]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; seg7[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; seg7[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; seg7[19]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; btn_enter                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; seg7[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; seg7[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; seg7[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; seg7[22]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; seg7[25]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; btn_stop                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; sw[3]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; sw[4]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; seg7[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; seg7[30]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; seg7[31]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; btn_reset                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; sw[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; sw[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; sw[6]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; seg7[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; seg7[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; sw[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; sw[5]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |lab1                                       ; 2328 (0)    ; 1388 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 46   ; 0            ; 940 (0)      ; 651 (0)           ; 737 (0)          ; |lab1                                                                                                                              ;              ;
;    |altaccumulate:inst1|                    ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |lab1|altaccumulate:inst1                                                                                                          ;              ;
;       |accum_44c:accum_cell|                ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lab1|altaccumulate:inst1|accum_44c:accum_cell                                                                                     ;              ;
;    |control:inst5|                          ; 36 (36)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 18 (18)          ; |lab1|control:inst5                                                                                                                ;              ;
;    |inputs:inst4|                           ; 58 (0)      ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 9 (0)             ; 27 (0)           ; |lab1|inputs:inst4                                                                                                                 ;              ;
;       |button_debouncer:bd_ent|             ; 41 (41)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 3 (3)             ; 23 (23)          ; |lab1|inputs:inst4|button_debouncer:bd_ent                                                                                         ;              ;
;       |button_debouncer:bd_rst|             ; 12 (12)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 2 (2)            ; |lab1|inputs:inst4|button_debouncer:bd_rst                                                                                         ;              ;
;       |button_debouncer:bd_stop|            ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 2 (2)            ; |lab1|inputs:inst4|button_debouncer:bd_stop                                                                                        ;              ;
;    |lpm_counter0:inst|                      ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |lab1|lpm_counter0:inst                                                                                                            ;              ;
;       |lpm_counter:LPM_COUNTER_component|   ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |lab1|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component                                                                          ;              ;
;          |cntr_j7i:auto_generated|          ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |lab1|lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated                                                  ;              ;
;    |memory:inst3|                           ; 1652 (1652) ; 1290 (1290)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 362 (362)    ; 640 (640)         ; 650 (650)        ; |lab1|memory:inst3                                                                                                                 ;              ;
;    |my_pll:inst2|                           ; 49 (49)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 25 (25)          ; |lab1|my_pll:inst2                                                                                                                 ;              ;
;    |outputs:inst6|                          ; 516 (31)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 516 (31)     ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6                                                                                                                ;              ;
;       |seg7view:seg_inst|                   ; 485 (62)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 485 (62)     ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst                                                                                              ;              ;
;          |lpm_divide:Div0|                  ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div0                                                                              ;              ;
;             |lpm_divide_q0p:auto_generated| ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div0|lpm_divide_q0p:auto_generated                                                ;              ;
;                |abs_divider_ucg:divider|    ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_ucg:divider                        ;              ;
;                   |alt_u_div_h8f:divider|   ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_ucg:divider|alt_u_div_h8f:divider  ;              ;
;          |lpm_divide:Div1|                  ; 121 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (0)      ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div1                                                                              ;              ;
;             |lpm_divide_gvo:auto_generated| ; 121 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (0)      ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated                                                ;              ;
;                |abs_divider_kbg:divider|    ; 121 (10)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (10)     ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider                        ;              ;
;                   |alt_u_div_t5f:divider|   ; 100 (100)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider  ;              ;
;                   |lpm_abs_6v9:my_abs_num|  ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num ;              ;
;          |lpm_divide:Div2|                  ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div2                                                                              ;              ;
;             |lpm_divide_3uo:auto_generated| ; 84 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated                                                ;              ;
;                |abs_divider_7ag:divider|    ; 84 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (11)      ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider                        ;              ;
;                   |alt_u_div_33f:divider|   ; 65 (65)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider  ;              ;
;                   |lpm_abs_st9:my_abs_num|  ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num ;              ;
;          |lpm_divide:Mod0|                  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod0                                                                              ;              ;
;             |lpm_divide_too:auto_generated| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod0|lpm_divide_too:auto_generated                                                ;              ;
;                |abs_divider_ucg:divider|    ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod0|lpm_divide_too:auto_generated|abs_divider_ucg:divider                        ;              ;
;                   |alt_u_div_h8f:divider|   ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod0|lpm_divide_too:auto_generated|abs_divider_ucg:divider|alt_u_div_h8f:divider  ;              ;
;          |lpm_divide:Mod1|                  ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1                                                                              ;              ;
;             |lpm_divide_jno:auto_generated| ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated                                                ;              ;
;                |abs_divider_kbg:divider|    ; 88 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider                        ;              ;
;                   |alt_u_div_t5f:divider|   ; 88 (88)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (88)      ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider  ;              ;
;          |lpm_divide:Mod2|                  ; 104 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2                                                                              ;              ;
;             |lpm_divide_gno:auto_generated| ; 104 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated                                                ;              ;
;                |abs_divider_hbg:divider|    ; 104 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider                        ;              ;
;                   |alt_u_div_n5f:divider|   ; 104 (104)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (104)    ; 0 (0)             ; 0 (0)            ; |lab1|outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider  ;              ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; seg7[31]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[30]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[29]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[28]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[27]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[26]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[25]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[24]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[23]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[22]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[21]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[20]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[19]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[18]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[17]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[16]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[15]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[14]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[13]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[12]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[11]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[10]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg7[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sw[9]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[8]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[7]     ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; sw[6]     ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; sw[5]     ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; sw[4]     ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; sw[3]     ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; sw[2]     ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; sw[1]     ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; sw[0]     ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
; clk       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; btn_reset ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; btn_enter ; Input    ; --            ; (6) 2223 ps   ; --                    ; --  ; --   ;
; btn_stop  ; Input    ; (6) 2223 ps   ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; sw[9]                                                    ;                   ;         ;
; sw[8]                                                    ;                   ;         ;
; sw[7]                                                    ;                   ;         ;
; sw[6]                                                    ;                   ;         ;
;      - control:inst5|Equal0~0                            ; 0                 ; 6       ;
;      - control:inst5|Add0~24                             ; 0                 ; 6       ;
; sw[5]                                                    ;                   ;         ;
;      - control:inst5|Equal0~0                            ; 0                 ; 6       ;
;      - control:inst5|Add0~21                             ; 0                 ; 6       ;
; sw[4]                                                    ;                   ;         ;
;      - control:inst5|Equal0~0                            ; 1                 ; 6       ;
;      - control:inst5|Add0~18                             ; 1                 ; 6       ;
; sw[3]                                                    ;                   ;         ;
;      - control:inst5|Equal0~0                            ; 1                 ; 6       ;
;      - control:inst5|Add0~13                             ; 1                 ; 6       ;
; sw[2]                                                    ;                   ;         ;
;      - control:inst5|Equal0~1                            ; 0                 ; 6       ;
;      - control:inst5|Add0~9                              ; 0                 ; 6       ;
; sw[1]                                                    ;                   ;         ;
;      - control:inst5|Equal0~1                            ; 0                 ; 6       ;
;      - control:inst5|Add0~14                             ; 0                 ; 6       ;
; sw[0]                                                    ;                   ;         ;
;      - control:inst5|Equal0~1                            ; 0                 ; 6       ;
;      - control:inst5|Add0~25                             ; 0                 ; 6       ;
; clk                                                      ;                   ;         ;
; btn_reset                                                ;                   ;         ;
;      - inputs:inst4|button_debouncer:bd_rst|data_in_0~0  ; 1                 ; 6       ;
; btn_enter                                                ;                   ;         ;
;      - inputs:inst4|button_debouncer:bd_ent|data_in_0~0  ; 1                 ; 6       ;
; btn_stop                                                 ;                   ;         ;
;      - inputs:inst4|button_debouncer:bd_stop|data_in_0~0 ; 0                 ; 6       ;
+----------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                            ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                           ; PIN_G21            ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                           ; PIN_G21            ; 1367    ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; control:inst5|Add0~10                         ; LCCOMB_X21_Y20_N18 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control:inst5|acc_clk                         ; FF_X21_Y20_N15     ; 10      ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; control:inst5|cnt_reset                       ; FF_X21_Y20_N1      ; 38      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; control:inst5|mem_w                           ; FF_X21_Y20_N5      ; 21      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control:inst5|out_sel~4                       ; LCCOMB_X20_Y19_N0  ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; control:inst5|sys_reset                       ; FF_X22_Y17_N5      ; 149     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; inputs:inst4|button_debouncer:bd_rst|Equal0~6 ; LCCOMB_X21_Y26_N22 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[0][4]~114                    ; LCCOMB_X21_Y12_N10 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[100][6]~21                   ; LCCOMB_X23_Y16_N14 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[101][3]~20                   ; LCCOMB_X29_Y16_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[102][9]~19                   ; LCCOMB_X23_Y16_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[103][3]~22                   ; LCCOMB_X29_Y16_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[104][8]~25                   ; LCCOMB_X27_Y12_N24 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[105][3]~23                   ; LCCOMB_X27_Y14_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[106][6]~24                   ; LCCOMB_X26_Y12_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[107][3]~26                   ; LCCOMB_X27_Y14_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[108][0]~33                   ; LCCOMB_X24_Y11_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[109][2]~32                   ; LCCOMB_X19_Y14_N10 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[10][7]~104                   ; LCCOMB_X19_Y19_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[110][9]~31                   ; LCCOMB_X20_Y15_N16 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[111][9]~34                   ; LCCOMB_X21_Y14_N10 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[112][8]~63                   ; LCCOMB_X21_Y12_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[113][7]~55                   ; LCCOMB_X27_Y12_N28 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[114][3]~59                   ; LCCOMB_X26_Y12_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[115][0]~67                   ; LCCOMB_X21_Y12_N28 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[116][4]~62                   ; LCCOMB_X20_Y15_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[117][8]~53                   ; LCCOMB_X27_Y12_N26 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[118][8]~58                   ; LCCOMB_X23_Y16_N28 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[119][2]~65                   ; LCCOMB_X29_Y13_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[11][1]~107                   ; LCCOMB_X19_Y19_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[120][5]~61                   ; LCCOMB_X27_Y12_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[121][7]~54                   ; LCCOMB_X22_Y15_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[122][3]~57                   ; LCCOMB_X26_Y12_N4  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[123][2]~66                   ; LCCOMB_X19_Y19_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[124][5]~64                   ; LCCOMB_X20_Y15_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[125][3]~56                   ; LCCOMB_X27_Y12_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[126][7]~60                   ; LCCOMB_X27_Y12_N8  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[127][7]~68                   ; LCCOMB_X30_Y18_N4  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[12][7]~118                   ; LCCOMB_X20_Y15_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[13][4]~116                   ; LCCOMB_X30_Y18_N24 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[14][5]~117                   ; LCCOMB_X20_Y15_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[15][9]~119                   ; LCCOMB_X30_Y18_N26 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[16][7]~97                    ; LCCOMB_X21_Y12_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[17][7]~93                    ; LCCOMB_X28_Y18_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[18][9]~89                    ; LCCOMB_X23_Y11_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[19][2]~101                   ; LCCOMB_X30_Y18_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[1][1]~113                    ; LCCOMB_X29_Y13_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[20][5]~95                    ; LCCOMB_X20_Y15_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[21][0]~92                    ; LCCOMB_X27_Y12_N14 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[22][6]~87                    ; LCCOMB_X23_Y16_N16 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[23][6]~100                   ; LCCOMB_X29_Y16_N4  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[24][1]~96                    ; LCCOMB_X27_Y12_N16 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[25][2]~91                    ; LCCOMB_X20_Y17_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[26][1]~88                    ; LCCOMB_X23_Y11_N28 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[27][3]~99                    ; LCCOMB_X30_Y18_N10 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[28][2]~98                    ; LCCOMB_X30_Y18_N8  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[29][2]~94                    ; LCCOMB_X30_Y18_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[2][8]~112                    ; LCCOMB_X23_Y19_N14 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[30][8]~90                    ; LCCOMB_X22_Y11_N14 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[31][2]~102                   ; LCCOMB_X30_Y18_N14 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[32][1]~80                    ; LCCOMB_X21_Y12_N14 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[33][2]~78                    ; LCCOMB_X28_Y18_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[34][1]~79                    ; LCCOMB_X26_Y12_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[35][5]~81                    ; LCCOMB_X29_Y13_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[36][0]~72                    ; LCCOMB_X20_Y15_N8  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[37][3]~71                    ; LCCOMB_X28_Y19_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[38][1]~70                    ; LCCOMB_X23_Y16_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[39][4]~73                    ; LCCOMB_X29_Y16_N26 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[3][2]~115                    ; LCCOMB_X29_Y13_N16 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[40][0]~76                    ; LCCOMB_X27_Y12_N4  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[41][2]~74                    ; LCCOMB_X20_Y17_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[42][9]~75                    ; LCCOMB_X26_Y12_N24 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[43][5]~77                    ; LCCOMB_X29_Y13_N26 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[44][9]~84                    ; LCCOMB_X19_Y14_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[45][6]~83                    ; LCCOMB_X19_Y14_N4  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[46][8]~82                    ; LCCOMB_X21_Y14_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[47][4]~85                    ; LCCOMB_X21_Y14_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[48][8]~131                   ; LCCOMB_X21_Y12_N4  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[49][2]~123                   ; LCCOMB_X20_Y17_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[4][5]~110                    ; LCCOMB_X20_Y15_N4  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[50][2]~127                   ; LCCOMB_X26_Y12_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[51][2]~135                   ; LCCOMB_X21_Y12_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[52][2]~130                   ; LCCOMB_X20_Y15_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[53][0]~121                   ; LCCOMB_X27_Y12_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[54][5]~126                   ; LCCOMB_X23_Y16_N4  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[55][0]~133                   ; LCCOMB_X29_Y13_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[56][1]~129                   ; LCCOMB_X27_Y12_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[57][0]~122                   ; LCCOMB_X20_Y17_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[58][8]~125                   ; LCCOMB_X26_Y12_N28 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[59][7]~134                   ; LCCOMB_X30_Y18_N12 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[5][6]~108                    ; LCCOMB_X27_Y12_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[60][6]~132                   ; LCCOMB_X20_Y15_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[61][1]~124                   ; LCCOMB_X21_Y19_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[62][8]~128                   ; LCCOMB_X20_Y15_N10 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[63][9]~136                   ; LCCOMB_X30_Y18_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[64][2]~46                    ; LCCOMB_X21_Y12_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[65][3]~45                    ; LCCOMB_X28_Y18_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[66][1]~44                    ; LCCOMB_X26_Y12_N10 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[67][6]~47                    ; LCCOMB_X21_Y12_N24 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[68][7]~42                    ; LCCOMB_X23_Y16_N10 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[69][5]~40                    ; LCCOMB_X29_Y16_N30 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[6][1]~109                    ; LCCOMB_X23_Y16_N26 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[70][9]~41                    ; LCCOMB_X23_Y16_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[71][0]~43                    ; LCCOMB_X29_Y16_N8  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[72][5]~38                    ; LCCOMB_X26_Y15_N14 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[73][5]~37                    ; LCCOMB_X26_Y15_N4  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[74][0]~36                    ; LCCOMB_X27_Y18_N14 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[75][4]~39                    ; LCCOMB_X27_Y14_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[76][7]~50                    ; LCCOMB_X24_Y11_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[77][5]~48                    ; LCCOMB_X30_Y18_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[78][9]~49                    ; LCCOMB_X20_Y15_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[79][4]~51                    ; LCCOMB_X30_Y18_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[7][9]~111                    ; LCCOMB_X29_Y16_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[80][6]~12                    ; LCCOMB_X21_Y12_N16 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[81][3]~8                     ; LCCOMB_X28_Y18_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[82][3]~4                     ; LCCOMB_X26_Y12_N26 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[83][8]~16                    ; LCCOMB_X21_Y12_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[84][0]~10                    ; LCCOMB_X23_Y16_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[85][8]~7                     ; LCCOMB_X29_Y16_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[86][0]~2                     ; LCCOMB_X23_Y16_N6  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[87][1]~15                    ; LCCOMB_X29_Y16_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[88][2]~11                    ; LCCOMB_X26_Y12_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[89][5]~6                     ; LCCOMB_X26_Y15_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[8][4]~106                    ; LCCOMB_X22_Y15_N14 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[90][0]~3                     ; LCCOMB_X26_Y12_N16 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[91][3]~14                    ; LCCOMB_X27_Y14_N16 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[92][1]~13                    ; LCCOMB_X24_Y11_N2  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[93][2]~9                     ; LCCOMB_X19_Y14_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[94][3]~5                     ; LCCOMB_X22_Y11_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[95][4]~17                    ; LCCOMB_X21_Y14_N8  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[96][7]~29                    ; LCCOMB_X21_Y12_N20 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[97][0]~27                    ; LCCOMB_X28_Y18_N22 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[98][0]~28                    ; LCCOMB_X26_Y12_N8  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[99][7]~30                    ; LCCOMB_X28_Y18_N0  ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; memory:inst3|mem[9][4]~105                    ; LCCOMB_X22_Y15_N28 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; my_pll:inst2|clk_out                          ; FF_X15_Y23_N3      ; 10      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; outputs:inst6|Mux1~0                          ; LCCOMB_X21_Y18_N8  ; 10      ; Latch enable ; yes    ; Global Clock         ; GCLK10           ; --                        ;
+-----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+-----------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                  ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                   ; PIN_G21           ; 1367    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; control:inst5|acc_clk ; FF_X21_Y20_N15    ; 10      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; my_pll:inst2|clk_out  ; FF_X15_Y23_N3     ; 10      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; outputs:inst6|Mux1~0  ; LCCOMB_X21_Y18_N8 ; 10      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
+-----------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; control:inst5|addr[0]                                                                                                                                    ; 317     ;
; control:inst5|addr[1]                                                                                                                                    ; 317     ;
; control:inst5|addr[3]                                                                                                                                    ; 317     ;
; control:inst5|addr[2]                                                                                                                                    ; 317     ;
; control:inst5|sys_reset                                                                                                                                  ; 149     ;
; memory:inst3|mem~145                                                                                                                                     ; 128     ;
; memory:inst3|mem~144                                                                                                                                     ; 128     ;
; memory:inst3|mem~143                                                                                                                                     ; 128     ;
; memory:inst3|mem~142                                                                                                                                     ; 128     ;
; memory:inst3|mem~141                                                                                                                                     ; 128     ;
; memory:inst3|mem~140                                                                                                                                     ; 128     ;
; memory:inst3|mem~139                                                                                                                                     ; 128     ;
; memory:inst3|mem~138                                                                                                                                     ; 128     ;
; memory:inst3|mem~137                                                                                                                                     ; 128     ;
; memory:inst3|mem~0                                                                                                                                       ; 128     ;
; control:inst5|addr[4]                                                                                                                                    ; 69      ;
; control:inst5|addr[5]                                                                                                                                    ; 39      ;
; control:inst5|cnt_reset                                                                                                                                  ; 38      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[9]~14   ; 27      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[8]~12   ; 26      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[9]~14   ; 22      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_6_result_int[7]~10   ; 22      ;
; control:inst5|mem_w                                                                                                                                      ; 21      ;
; inputs:inst4|button_debouncer:bd_rst|data_out                                                                                                            ; 21      ;
; control:inst5|out_sel[1]                                                                                                                                 ; 21      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[8]~12   ; 20      ;
; control:inst5|addr[6]                                                                                                                                    ; 19      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[9]~14   ; 18      ;
; inputs:inst4|button_debouncer:bd_ent|counter[0]                                                                                                          ; 17      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod0|lpm_divide_too:auto_generated|abs_divider_ucg:divider|alt_u_div_h8f:divider|StageOut[120]~0              ; 17      ;
; memory:inst3|mem[53][0]~120                                                                                                                              ; 16      ;
; memory:inst3|mem[10][7]~103                                                                                                                              ; 16      ;
; memory:inst3|mem[22][6]~86                                                                                                                               ; 16      ;
; memory:inst3|mem[38][1]~69                                                                                                                               ; 16      ;
; memory:inst3|mem[117][8]~52                                                                                                                              ; 16      ;
; memory:inst3|mem[74][0]~35                                                                                                                               ; 16      ;
; memory:inst3|mem[102][9]~18                                                                                                                              ; 16      ;
; memory:inst3|mem[86][0]~1                                                                                                                                ; 16      ;
; inputs:inst4|button_debouncer:bd_rst|Equal0~5                                                                                                            ; 16      ;
; inputs:inst4|button_debouncer:bd_rst|Equal0~4                                                                                                            ; 16      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_9_result_int[9]~14   ; 16      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[97]~98              ; 15      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[6]~10   ; 15      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[5]~8    ; 15      ;
; my_pll:inst2|Equal0~8                                                                                                                                    ; 14      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_8_result_int[6]~10   ; 13      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_7_result_int[6]~10   ; 13      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_6_result_int[6]~10   ; 13      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_5_result_int[6]~10   ; 13      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_6_result_int[6]~10   ; 13      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[4]~6    ; 13      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod0|lpm_divide_too:auto_generated|abs_divider_ucg:divider|alt_u_div_h8f:divider|add_sub_10_result_int[11]~16 ; 13      ;
; outputs:inst6|data[3]                                                                                                                                    ; 12      ;
; outputs:inst6|data[4]                                                                                                                                    ; 12      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_4_result_int[5]~8    ; 12      ;
; outputs:inst6|data[0]                                                                                                                                    ; 11      ;
; outputs:inst6|data[5]                                                                                                                                    ; 11      ;
; outputs:inst6|data[6]                                                                                                                                    ; 11      ;
; control:inst5|out_sel[0]                                                                                                                                 ; 11      ;
; outputs:inst6|data[7]                                                                                                                                    ; 10      ;
; outputs:inst6|data[8]                                                                                                                                    ; 10      ;
; outputs:inst6|data[9]                                                                                                                                    ; 10      ;
; memory:inst3|mem[63][9]~136                                                                                                                              ; 10      ;
; memory:inst3|mem[51][2]~135                                                                                                                              ; 10      ;
; memory:inst3|mem[59][7]~134                                                                                                                              ; 10      ;
; memory:inst3|mem[55][0]~133                                                                                                                              ; 10      ;
; memory:inst3|mem[60][6]~132                                                                                                                              ; 10      ;
; memory:inst3|mem[48][8]~131                                                                                                                              ; 10      ;
; memory:inst3|mem[52][2]~130                                                                                                                              ; 10      ;
; memory:inst3|mem[56][1]~129                                                                                                                              ; 10      ;
; memory:inst3|mem[62][8]~128                                                                                                                              ; 10      ;
; memory:inst3|mem[50][2]~127                                                                                                                              ; 10      ;
; memory:inst3|mem[54][5]~126                                                                                                                              ; 10      ;
; memory:inst3|mem[58][8]~125                                                                                                                              ; 10      ;
; memory:inst3|mem[61][1]~124                                                                                                                              ; 10      ;
; memory:inst3|mem[49][2]~123                                                                                                                              ; 10      ;
; memory:inst3|mem[57][0]~122                                                                                                                              ; 10      ;
; memory:inst3|mem[53][0]~121                                                                                                                              ; 10      ;
; memory:inst3|mem[15][9]~119                                                                                                                              ; 10      ;
; memory:inst3|mem[12][7]~118                                                                                                                              ; 10      ;
; memory:inst3|mem[14][5]~117                                                                                                                              ; 10      ;
; memory:inst3|mem[13][4]~116                                                                                                                              ; 10      ;
; memory:inst3|mem[3][2]~115                                                                                                                               ; 10      ;
; memory:inst3|mem[0][4]~114                                                                                                                               ; 10      ;
; memory:inst3|mem[1][1]~113                                                                                                                               ; 10      ;
; memory:inst3|mem[2][8]~112                                                                                                                               ; 10      ;
; memory:inst3|mem[7][9]~111                                                                                                                               ; 10      ;
; memory:inst3|mem[4][5]~110                                                                                                                               ; 10      ;
; memory:inst3|mem[6][1]~109                                                                                                                               ; 10      ;
; memory:inst3|mem[5][6]~108                                                                                                                               ; 10      ;
; memory:inst3|mem[11][1]~107                                                                                                                              ; 10      ;
; memory:inst3|mem[8][4]~106                                                                                                                               ; 10      ;
; memory:inst3|mem[9][4]~105                                                                                                                               ; 10      ;
; memory:inst3|mem[10][7]~104                                                                                                                              ; 10      ;
; memory:inst3|mem[31][2]~102                                                                                                                              ; 10      ;
; memory:inst3|mem[19][2]~101                                                                                                                              ; 10      ;
; memory:inst3|mem[23][6]~100                                                                                                                              ; 10      ;
; memory:inst3|mem[27][3]~99                                                                                                                               ; 10      ;
; memory:inst3|mem[28][2]~98                                                                                                                               ; 10      ;
; memory:inst3|mem[16][7]~97                                                                                                                               ; 10      ;
; memory:inst3|mem[24][1]~96                                                                                                                               ; 10      ;
; memory:inst3|mem[20][5]~95                                                                                                                               ; 10      ;
; memory:inst3|mem[29][2]~94                                                                                                                               ; 10      ;
; memory:inst3|mem[17][7]~93                                                                                                                               ; 10      ;
; memory:inst3|mem[21][0]~92                                                                                                                               ; 10      ;
; memory:inst3|mem[25][2]~91                                                                                                                               ; 10      ;
; memory:inst3|mem[30][8]~90                                                                                                                               ; 10      ;
; memory:inst3|mem[18][9]~89                                                                                                                               ; 10      ;
; memory:inst3|mem[26][1]~88                                                                                                                               ; 10      ;
; memory:inst3|mem[22][6]~87                                                                                                                               ; 10      ;
; memory:inst3|mem[47][4]~85                                                                                                                               ; 10      ;
; memory:inst3|mem[44][9]~84                                                                                                                               ; 10      ;
; memory:inst3|mem[45][6]~83                                                                                                                               ; 10      ;
; memory:inst3|mem[46][8]~82                                                                                                                               ; 10      ;
; memory:inst3|mem[35][5]~81                                                                                                                               ; 10      ;
; memory:inst3|mem[32][1]~80                                                                                                                               ; 10      ;
; memory:inst3|mem[34][1]~79                                                                                                                               ; 10      ;
; memory:inst3|mem[33][2]~78                                                                                                                               ; 10      ;
; memory:inst3|mem[43][5]~77                                                                                                                               ; 10      ;
; memory:inst3|mem[40][0]~76                                                                                                                               ; 10      ;
; memory:inst3|mem[42][9]~75                                                                                                                               ; 10      ;
; memory:inst3|mem[41][2]~74                                                                                                                               ; 10      ;
; memory:inst3|mem[39][4]~73                                                                                                                               ; 10      ;
; memory:inst3|mem[36][0]~72                                                                                                                               ; 10      ;
; memory:inst3|mem[37][3]~71                                                                                                                               ; 10      ;
; memory:inst3|mem[38][1]~70                                                                                                                               ; 10      ;
; memory:inst3|mem[127][7]~68                                                                                                                              ; 10      ;
; memory:inst3|mem[115][0]~67                                                                                                                              ; 10      ;
; memory:inst3|mem[123][2]~66                                                                                                                              ; 10      ;
; memory:inst3|mem[119][2]~65                                                                                                                              ; 10      ;
; memory:inst3|mem[124][5]~64                                                                                                                              ; 10      ;
; memory:inst3|mem[112][8]~63                                                                                                                              ; 10      ;
; memory:inst3|mem[116][4]~62                                                                                                                              ; 10      ;
; memory:inst3|mem[120][5]~61                                                                                                                              ; 10      ;
; memory:inst3|mem[126][7]~60                                                                                                                              ; 10      ;
; memory:inst3|mem[114][3]~59                                                                                                                              ; 10      ;
; memory:inst3|mem[118][8]~58                                                                                                                              ; 10      ;
; memory:inst3|mem[122][3]~57                                                                                                                              ; 10      ;
; memory:inst3|mem[125][3]~56                                                                                                                              ; 10      ;
; memory:inst3|mem[113][7]~55                                                                                                                              ; 10      ;
; memory:inst3|mem[121][7]~54                                                                                                                              ; 10      ;
; memory:inst3|mem[117][8]~53                                                                                                                              ; 10      ;
; memory:inst3|mem[79][4]~51                                                                                                                               ; 10      ;
; memory:inst3|mem[76][7]~50                                                                                                                               ; 10      ;
; memory:inst3|mem[78][9]~49                                                                                                                               ; 10      ;
; memory:inst3|mem[77][5]~48                                                                                                                               ; 10      ;
; memory:inst3|mem[67][6]~47                                                                                                                               ; 10      ;
; memory:inst3|mem[64][2]~46                                                                                                                               ; 10      ;
; memory:inst3|mem[65][3]~45                                                                                                                               ; 10      ;
; memory:inst3|mem[66][1]~44                                                                                                                               ; 10      ;
; memory:inst3|mem[71][0]~43                                                                                                                               ; 10      ;
; memory:inst3|mem[68][7]~42                                                                                                                               ; 10      ;
; memory:inst3|mem[70][9]~41                                                                                                                               ; 10      ;
; memory:inst3|mem[69][5]~40                                                                                                                               ; 10      ;
; memory:inst3|mem[75][4]~39                                                                                                                               ; 10      ;
; memory:inst3|mem[72][5]~38                                                                                                                               ; 10      ;
; memory:inst3|mem[73][5]~37                                                                                                                               ; 10      ;
; memory:inst3|mem[74][0]~36                                                                                                                               ; 10      ;
; memory:inst3|mem[111][9]~34                                                                                                                              ; 10      ;
; memory:inst3|mem[108][0]~33                                                                                                                              ; 10      ;
; memory:inst3|mem[109][2]~32                                                                                                                              ; 10      ;
; memory:inst3|mem[110][9]~31                                                                                                                              ; 10      ;
; memory:inst3|mem[99][7]~30                                                                                                                               ; 10      ;
; memory:inst3|mem[96][7]~29                                                                                                                               ; 10      ;
; memory:inst3|mem[98][0]~28                                                                                                                               ; 10      ;
; memory:inst3|mem[97][0]~27                                                                                                                               ; 10      ;
; memory:inst3|mem[107][3]~26                                                                                                                              ; 10      ;
; memory:inst3|mem[104][8]~25                                                                                                                              ; 10      ;
; memory:inst3|mem[106][6]~24                                                                                                                              ; 10      ;
; memory:inst3|mem[105][3]~23                                                                                                                              ; 10      ;
; memory:inst3|mem[103][3]~22                                                                                                                              ; 10      ;
; memory:inst3|mem[100][6]~21                                                                                                                              ; 10      ;
; memory:inst3|mem[101][3]~20                                                                                                                              ; 10      ;
; memory:inst3|mem[102][9]~19                                                                                                                              ; 10      ;
; memory:inst3|mem[95][4]~17                                                                                                                               ; 10      ;
; memory:inst3|mem[83][8]~16                                                                                                                               ; 10      ;
; memory:inst3|mem[87][1]~15                                                                                                                               ; 10      ;
; memory:inst3|mem[91][3]~14                                                                                                                               ; 10      ;
; memory:inst3|mem[92][1]~13                                                                                                                               ; 10      ;
; memory:inst3|mem[80][6]~12                                                                                                                               ; 10      ;
; memory:inst3|mem[88][2]~11                                                                                                                               ; 10      ;
; memory:inst3|mem[84][0]~10                                                                                                                               ; 10      ;
; memory:inst3|mem[93][2]~9                                                                                                                                ; 10      ;
; memory:inst3|mem[81][3]~8                                                                                                                                ; 10      ;
; memory:inst3|mem[85][8]~7                                                                                                                                ; 10      ;
; memory:inst3|mem[89][5]~6                                                                                                                                ; 10      ;
; memory:inst3|mem[94][3]~5                                                                                                                                ; 10      ;
; memory:inst3|mem[82][3]~4                                                                                                                                ; 10      ;
; memory:inst3|mem[90][0]~3                                                                                                                                ; 10      ;
; memory:inst3|mem[86][0]~2                                                                                                                                ; 10      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|quotient[0]~3                                      ; 10      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|quotient[1]~2                                      ; 10      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|quotient[2]~1                                      ; 10      ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_9_result_int[6]~10   ; 10      ;
; outputs:inst6|data[1]                                                                                                                                    ; 9       ;
; inputs:inst4|button_debouncer:bd_ent|data_out                                                                                                            ; 9       ;
; outputs:inst6|data[2]                                                                                                                                    ; 8       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[0]~6                                      ; 8       ;
; memory:inst3|Decoder0~15                                                                                                                                 ; 8       ;
; memory:inst3|Decoder0~14                                                                                                                                 ; 8       ;
; memory:inst3|Decoder0~13                                                                                                                                 ; 8       ;
; memory:inst3|Decoder0~12                                                                                                                                 ; 8       ;
; memory:inst3|Decoder0~11                                                                                                                                 ; 8       ;
; memory:inst3|Decoder0~10                                                                                                                                 ; 8       ;
; memory:inst3|Decoder0~9                                                                                                                                  ; 8       ;
; memory:inst3|Decoder0~8                                                                                                                                  ; 8       ;
; memory:inst3|Decoder0~7                                                                                                                                  ; 8       ;
; memory:inst3|Decoder0~6                                                                                                                                  ; 8       ;
; memory:inst3|Decoder0~5                                                                                                                                  ; 8       ;
; memory:inst3|Decoder0~4                                                                                                                                  ; 8       ;
; memory:inst3|Decoder0~3                                                                                                                                  ; 8       ;
; memory:inst3|Decoder0~2                                                                                                                                  ; 8       ;
; memory:inst3|Decoder0~1                                                                                                                                  ; 8       ;
; memory:inst3|Decoder0~0                                                                                                                                  ; 8       ;
; control:inst5|state.10                                                                                                                                   ; 8       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[61]~117             ; 8       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[62]~116             ; 8       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[1]~7                                      ; 7       ;
; control:inst5|state.01                                                                                                                                   ; 7       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[63]~119             ; 7       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|quotient[3]~0                                      ; 7       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[9]~14  ; 7       ;
; control:inst5|Add0~10                                                                                                                                    ; 6       ;
; control:inst5|Add0~8                                                                                                                                     ; 6       ;
; control:inst5|state~8                                                                                                                                    ; 6       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[64]~118             ; 6       ;
; outputs:inst6|seg7view:seg_inst|Equal28~1                                                                                                                ; 6       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod0|lpm_divide_too:auto_generated|abs_divider_ucg:divider|alt_u_div_h8f:divider|add_sub_10_result_int[10]~14 ; 6       ;
; outputs:inst6|seg7view:seg_inst|Equal28~0                                                                                                                ; 5       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_10_result_int[6]~10  ; 5       ;
; control:inst5|state~9                                                                                                                                    ; 4       ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0]                                                           ; 4       ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1]                                                           ; 4       ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2]                                                           ; 4       ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3]                                                           ; 4       ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4]                                                           ; 4       ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5]                                                           ; 4       ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[6]                                                           ; 4       ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[7]                                                           ; 4       ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8]                                                           ; 4       ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9]                                                           ; 4       ;
; outputs:inst6|seg7view:seg_inst|WideOr18~3                                                                                                               ; 4       ;
; outputs:inst6|seg7view:seg_inst|WideOr12~0                                                                                                               ; 4       ;
; outputs:inst6|seg7view:seg_inst|Equal14~0                                                                                                                ; 4       ;
; outputs:inst6|seg7view:seg_inst|WideNor1~4                                                                                                               ; 4       ;
; outputs:inst6|seg7view:seg_inst|Equal10~1                                                                                                                ; 4       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~8                   ; 4       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~6                   ; 4       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|op_1~4                                             ; 4       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~10                  ; 4       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~8                   ; 4       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~6                   ; 4       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div0|lpm_divide_q0p:auto_generated|abs_divider_ucg:divider|alt_u_div_h8f:divider|add_sub_10_result_int[11]~16 ; 4       ;
; inputs:inst4|button_debouncer:bd_rst|Equal0~6                                                                                                            ; 3       ;
; inputs:inst4|button_debouncer:bd_stop|data_out                                                                                                           ; 3       ;
; control:inst5|Selector0~2                                                                                                                                ; 3       ;
; outputs:inst6|seg7view:seg_inst|Equal32~0                                                                                                                ; 3       ;
; outputs:inst6|seg7view:seg_inst|WideNor3~0                                                                                                               ; 3       ;
; outputs:inst6|seg7view:seg_inst|Equal24~0                                                                                                                ; 3       ;
; outputs:inst6|seg7view:seg_inst|Equal28~2                                                                                                                ; 3       ;
; outputs:inst6|seg7view:seg_inst|Equal20~0                                                                                                                ; 3       ;
; outputs:inst6|seg7view:seg_inst|WideOr6~0                                                                                                                ; 3       ;
; outputs:inst6|seg7view:seg_inst|Equal10~2                                                                                                                ; 3       ;
; outputs:inst6|seg7view:seg_inst|Equal10~0                                                                                                                ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~14                  ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~12                  ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~10                  ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~4                   ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|op_1~6                                             ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|op_1~2                                             ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~20                  ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~18                  ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~16                  ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~14                  ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~12                  ; 3       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|lpm_abs_6v9:my_abs_num|cs1a[1]~4                   ; 3       ;
; sw[0]~input                                                                                                                                              ; 2       ;
; sw[1]~input                                                                                                                                              ; 2       ;
; sw[2]~input                                                                                                                                              ; 2       ;
; sw[3]~input                                                                                                                                              ; 2       ;
; sw[4]~input                                                                                                                                              ; 2       ;
; sw[5]~input                                                                                                                                              ; 2       ;
; sw[6]~input                                                                                                                                              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[56]~134             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[50]~133             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[44]~132             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[38]~131             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[32]~130             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[33]~129             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[32]~84              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[26]~83              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[27]~82              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[83]~117             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[84]~116             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[75]~115             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[76]~114             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[77]~113             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[78]~112             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[74]~140             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[75]~139             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[66]~138             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[67]~137             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[68]~136             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[69]~135             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[57]~127             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[51]~125             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[45]~123             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[39]~121             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[33]~78              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[85]~109             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[86]~108             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[87]~107             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|quotient[2]~8                                      ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[76]~128             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[77]~127             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[78]~126             ; 2       ;
; control:inst5|addr~0                                                                                                                                     ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[1]                                                                                                          ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[2]                                                                                                          ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[3]                                                                                                          ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[4]                                                                                                          ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[5]                                                                                                          ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[6]                                                                                                          ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[7]                                                                                                          ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[8]                                                                                                          ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[9]                                                                                                          ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[10]                                                                                                         ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[11]                                                                                                         ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[12]                                                                                                         ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[13]                                                                                                         ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[14]                                                                                                         ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[15]                                                                                                         ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[16]                                                                                                         ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[17]                                                                                                         ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[18]                                                                                                         ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[19]                                                                                                         ; 2       ;
; inputs:inst4|button_debouncer:bd_ent|counter[20]                                                                                                         ; 2       ;
; control:inst5|Selector0~3                                                                                                                                ; 2       ;
; control:inst5|state.00                                                                                                                                   ; 2       ;
; my_pll:inst2|cnt[24]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[23]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[22]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[21]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[20]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[19]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[18]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[17]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[16]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[15]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[14]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[13]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[12]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[11]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[10]                                                                                                                                     ; 2       ;
; my_pll:inst2|cnt[9]                                                                                                                                      ; 2       ;
; my_pll:inst2|cnt[8]                                                                                                                                      ; 2       ;
; my_pll:inst2|cnt[0]                                                                                                                                      ; 2       ;
; my_pll:inst2|cnt[1]                                                                                                                                      ; 2       ;
; my_pll:inst2|cnt[2]                                                                                                                                      ; 2       ;
; my_pll:inst2|cnt[3]                                                                                                                                      ; 2       ;
; my_pll:inst2|cnt[4]                                                                                                                                      ; 2       ;
; my_pll:inst2|cnt[5]                                                                                                                                      ; 2       ;
; my_pll:inst2|cnt[6]                                                                                                                                      ; 2       ;
; my_pll:inst2|cnt[7]                                                                                                                                      ; 2       ;
; control:inst5|out_sel~4                                                                                                                                  ; 2       ;
; control:inst5|Equal0~1                                                                                                                                   ; 2       ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                                                                                      ; 2       ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                                                                                      ; 2       ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                                                                                      ; 2       ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                                                                                      ; 2       ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                                                                                      ; 2       ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                                                                                      ; 2       ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[6]                                                                                                      ; 2       ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[7]                                                                                                      ; 2       ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                                                                                      ; 2       ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                                                                                      ; 2       ;
; outputs:inst6|seg7view:seg_inst|Equal34~0                                                                                                                ; 2       ;
; outputs:inst6|seg7view:seg_inst|Equal31~0                                                                                                                ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[56]~115             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[57]~114             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[55]~110             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[55]~109             ; 2       ;
; outputs:inst6|seg7view:seg_inst|WideNor2~3                                                                                                               ; 2       ;
; outputs:inst6|seg7view:seg_inst|Equal20~3                                                                                                                ; 2       ;
; outputs:inst6|seg7view:seg_inst|Equal20~2                                                                                                                ; 2       ;
; outputs:inst6|seg7view:seg_inst|WideNor2~2                                                                                                               ; 2       ;
; outputs:inst6|seg7view:seg_inst|WideNor2~0                                                                                                               ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[82]~96              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[82]~93              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[83]~92              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[84]~91              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[85]~90              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[86]~89              ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[87]~88              ; 2       ;
; outputs:inst6|seg7view:seg_inst|Equal18~2                                                                                                                ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_8_result_int[3]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_7_result_int[3]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_6_result_int[3]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_5_result_int[3]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_4_result_int[3]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_4_result_int[2]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|add_sub_4_result_int[1]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~12                                            ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~10                                            ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|op_1~2                                             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_7_result_int[6]~10   ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[3]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[3]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[2]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_4_result_int[1]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[3]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[2]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|add_sub_3_result_int[1]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|lpm_abs_st9:my_abs_num|cs1a[1]~2                   ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[6]~8    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[5]~6    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[4]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[3]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[2]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[6]~8    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|op_1~12                                            ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|op_1~10                                            ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|op_1~8                                             ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_10_result_int[9]~14  ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[6]~8    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[5]~6    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[4]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[3]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_8_result_int[2]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[1]~14   ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[6]~8    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[5]~6    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[4]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[3]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_7_result_int[2]~0    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_6_result_int[6]~8    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_6_result_int[5]~6    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_6_result_int[4]~4    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_6_result_int[3]~2    ; 2       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|add_sub_6_result_int[2]~0    ; 2       ;
; btn_stop~input                                                                                                                                           ; 1       ;
; btn_enter~input                                                                                                                                          ; 1       ;
; btn_reset~input                                                                                                                                          ; 1       ;
; clk~input                                                                                                                                                ; 1       ;
; inputs:inst4|button_debouncer:bd_stop|data_in_0~0                                                                                                        ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|data_in_0~0                                                                                                         ; 1       ;
; inputs:inst4|button_debouncer:bd_rst|data_in_0~0                                                                                                         ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[34]~128             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[38]~85              ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[28]~81              ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[79]~111             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[83]~141             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[70]~134             ; 1       ;
; control:inst5|Selector0~4                                                                                                                                ; 1       ;
; control:inst5|Add0~25                                                                                                                                    ; 1       ;
; control:inst5|out_sel~6                                                                                                                                  ; 1       ;
; control:inst5|out_sel~5                                                                                                                                  ; 1       ;
; outputs:inst6|seg7view:seg_inst|WideOr18~4                                                                                                               ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[58]~126             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[52]~124             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[46]~122             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod2|lpm_divide_gno:auto_generated|abs_divider_hbg:divider|alt_u_div_n5f:divider|StageOut[40]~120             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[39]~80              ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[40]~79              ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div2|lpm_divide_3uo:auto_generated|abs_divider_7ag:divider|alt_u_div_33f:divider|StageOut[34]~77              ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Mod1|lpm_divide_jno:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[88]~110             ; 1       ;
; outputs:inst6|seg7view:seg_inst|WideNor1~5                                                                                                               ; 1       ;
; outputs:inst6|seg7view:seg_inst|Equal18~4                                                                                                                ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[84]~133             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[85]~132             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[86]~131             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[87]~130             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[88]~129             ; 1       ;
; outputs:inst6|seg7view:seg_inst|lpm_divide:Div1|lpm_divide_gvo:auto_generated|abs_divider_kbg:divider|alt_u_div_t5f:divider|StageOut[79]~125             ; 1       ;
; inputs:inst4|button_debouncer:bd_stop|data_in_0                                                                                                          ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|data_in_0                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_rst|data_in_0                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_stop|data_in_1                                                                                                          ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|data_in_1                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_rst|data_in_1                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_stop|data_in_2                                                                                                          ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|data_in_2                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~14                                                                                                          ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~13                                                                                                          ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~12                                                                                                          ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~11                                                                                                          ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~10                                                                                                          ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~9                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~8                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~7                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~6                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~5                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~4                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~3                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~2                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~1                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|counter~0                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_rst|data_in_2                                                                                                           ; 1       ;
; inputs:inst4|button_debouncer:bd_stop|data_in_3                                                                                                          ; 1       ;
; my_pll:inst2|cnt~12                                                                                                                                      ; 1       ;
; my_pll:inst2|cnt~11                                                                                                                                      ; 1       ;
; my_pll:inst2|cnt~10                                                                                                                                      ; 1       ;
; my_pll:inst2|cnt~9                                                                                                                                       ; 1       ;
; my_pll:inst2|cnt~8                                                                                                                                       ; 1       ;
; my_pll:inst2|cnt~7                                                                                                                                       ; 1       ;
; my_pll:inst2|cnt~6                                                                                                                                       ; 1       ;
; my_pll:inst2|cnt~5                                                                                                                                       ; 1       ;
; my_pll:inst2|cnt~4                                                                                                                                       ; 1       ;
; my_pll:inst2|cnt~3                                                                                                                                       ; 1       ;
; my_pll:inst2|cnt~2                                                                                                                                       ; 1       ;
; my_pll:inst2|cnt~1                                                                                                                                       ; 1       ;
; my_pll:inst2|cnt~0                                                                                                                                       ; 1       ;
; control:inst5|Selector1~0                                                                                                                                ; 1       ;
; inputs:inst4|button_debouncer:bd_ent|data_in_3                                                                                                           ; 1       ;
; control:inst5|Selector3~0                                                                                                                                ; 1       ;
; control:inst5|Add0~24                                                                                                                                    ; 1       ;
; control:inst5|Add0~21                                                                                                                                    ; 1       ;
; control:inst5|Add0~18                                                                                                                                    ; 1       ;
; control:inst5|Add0~15                                                                                                                                    ; 1       ;
; control:inst5|Add0~14                                                                                                                                    ; 1       ;
; control:inst5|Add0~13                                                                                                                                    ; 1       ;
; control:inst5|Add0~9                                                                                                                                     ; 1       ;
; inputs:inst4|button_debouncer:bd_rst|Equal0~3                                                                                                            ; 1       ;
; inputs:inst4|button_debouncer:bd_rst|Equal0~2                                                                                                            ; 1       ;
; inputs:inst4|button_debouncer:bd_rst|Equal0~1                                                                                                            ; 1       ;
; inputs:inst4|button_debouncer:bd_rst|Equal0~0                                                                                                            ; 1       ;
; inputs:inst4|button_debouncer:bd_rst|data_in_3                                                                                                           ; 1       ;
; control:inst5|Selector2~1                                                                                                                                ; 1       ;
; control:inst5|Selector2~0                                                                                                                                ; 1       ;
; control:inst5|cnt_reset~0                                                                                                                                ; 1       ;
; my_pll:inst2|clk_out~0                                                                                                                                   ; 1       ;
; my_pll:inst2|Equal0~7                                                                                                                                    ; 1       ;
; my_pll:inst2|Equal0~6                                                                                                                                    ; 1       ;
; my_pll:inst2|Equal0~5                                                                                                                                    ; 1       ;
; my_pll:inst2|Equal0~4                                                                                                                                    ; 1       ;
; my_pll:inst2|Equal0~3                                                                                                                                    ; 1       ;
; my_pll:inst2|Equal0~2                                                                                                                                    ; 1       ;
; my_pll:inst2|Equal0~1                                                                                                                                    ; 1       ;
; my_pll:inst2|Equal0~0                                                                                                                                    ; 1       ;
; control:inst5|sys_reset~0                                                                                                                                ; 1       ;
; control:inst5|acc_clk~0                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~84                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~83                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~82                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~81                                                                                                                                    ; 1       ;
; memory:inst3|mem[63][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~80                                                                                                                                    ; 1       ;
; memory:inst3|mem[51][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[59][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[55][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~79                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~78                                                                                                                                    ; 1       ;
; memory:inst3|mem[60][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~77                                                                                                                                    ; 1       ;
; memory:inst3|mem[48][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[52][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[56][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~76                                                                                                                                    ; 1       ;
; memory:inst3|mem[62][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~75                                                                                                                                    ; 1       ;
; memory:inst3|mem[50][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[54][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[58][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~74                                                                                                                                    ; 1       ;
; memory:inst3|mem[61][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~73                                                                                                                                    ; 1       ;
; memory:inst3|mem[49][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[57][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[53][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~72                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~71                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~70                                                                                                                                    ; 1       ;
; memory:inst3|mem[15][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~69                                                                                                                                    ; 1       ;
; memory:inst3|mem[12][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[14][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[13][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~68                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~67                                                                                                                                    ; 1       ;
; memory:inst3|mem[3][0]                                                                                                                                   ; 1       ;
; memory:inst3|Mux12~66                                                                                                                                    ; 1       ;
; memory:inst3|mem[0][0]                                                                                                                                   ; 1       ;
; memory:inst3|mem[1][0]                                                                                                                                   ; 1       ;
; memory:inst3|mem[2][0]                                                                                                                                   ; 1       ;
; memory:inst3|Mux12~65                                                                                                                                    ; 1       ;
; memory:inst3|mem[7][0]                                                                                                                                   ; 1       ;
; memory:inst3|Mux12~64                                                                                                                                    ; 1       ;
; memory:inst3|mem[4][0]                                                                                                                                   ; 1       ;
; memory:inst3|mem[6][0]                                                                                                                                   ; 1       ;
; memory:inst3|mem[5][0]                                                                                                                                   ; 1       ;
; memory:inst3|Mux12~63                                                                                                                                    ; 1       ;
; memory:inst3|mem[11][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~62                                                                                                                                    ; 1       ;
; memory:inst3|mem[8][0]                                                                                                                                   ; 1       ;
; memory:inst3|mem[9][0]                                                                                                                                   ; 1       ;
; memory:inst3|mem[10][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~61                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~60                                                                                                                                    ; 1       ;
; memory:inst3|mem[31][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~59                                                                                                                                    ; 1       ;
; memory:inst3|mem[19][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[23][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[27][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~58                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~57                                                                                                                                    ; 1       ;
; memory:inst3|mem[28][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~56                                                                                                                                    ; 1       ;
; memory:inst3|mem[16][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[24][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[20][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~55                                                                                                                                    ; 1       ;
; memory:inst3|mem[29][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~54                                                                                                                                    ; 1       ;
; memory:inst3|mem[17][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[21][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[25][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~53                                                                                                                                    ; 1       ;
; memory:inst3|mem[30][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~52                                                                                                                                    ; 1       ;
; memory:inst3|mem[18][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[26][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[22][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~51                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~50                                                                                                                                    ; 1       ;
; memory:inst3|mem[47][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~49                                                                                                                                    ; 1       ;
; memory:inst3|mem[44][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[45][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[46][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~48                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~47                                                                                                                                    ; 1       ;
; memory:inst3|mem[35][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~46                                                                                                                                    ; 1       ;
; memory:inst3|mem[32][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[34][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[33][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~45                                                                                                                                    ; 1       ;
; memory:inst3|mem[43][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~44                                                                                                                                    ; 1       ;
; memory:inst3|mem[40][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[42][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[41][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~43                                                                                                                                    ; 1       ;
; memory:inst3|mem[39][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~42                                                                                                                                    ; 1       ;
; memory:inst3|mem[36][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[37][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[38][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~41                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~40                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~39                                                                                                                                    ; 1       ;
; memory:inst3|mem[127][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~38                                                                                                                                    ; 1       ;
; memory:inst3|mem[115][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[123][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[119][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~37                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~36                                                                                                                                    ; 1       ;
; memory:inst3|mem[124][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~35                                                                                                                                    ; 1       ;
; memory:inst3|mem[112][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[116][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[120][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~34                                                                                                                                    ; 1       ;
; memory:inst3|mem[126][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~33                                                                                                                                    ; 1       ;
; memory:inst3|mem[114][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[118][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[122][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~32                                                                                                                                    ; 1       ;
; memory:inst3|mem[125][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~31                                                                                                                                    ; 1       ;
; memory:inst3|mem[113][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[121][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[117][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~30                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~29                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~28                                                                                                                                    ; 1       ;
; memory:inst3|mem[79][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~27                                                                                                                                    ; 1       ;
; memory:inst3|mem[76][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[78][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[77][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~26                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~25                                                                                                                                    ; 1       ;
; memory:inst3|mem[67][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~24                                                                                                                                    ; 1       ;
; memory:inst3|mem[64][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[65][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[66][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~23                                                                                                                                    ; 1       ;
; memory:inst3|mem[71][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~22                                                                                                                                    ; 1       ;
; memory:inst3|mem[68][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[70][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[69][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~21                                                                                                                                    ; 1       ;
; memory:inst3|mem[75][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~20                                                                                                                                    ; 1       ;
; memory:inst3|mem[72][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[73][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[74][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~19                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~18                                                                                                                                    ; 1       ;
; memory:inst3|mem[111][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~17                                                                                                                                    ; 1       ;
; memory:inst3|mem[108][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[109][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[110][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~16                                                                                                                                    ; 1       ;
; memory:inst3|Mux12~15                                                                                                                                    ; 1       ;
; memory:inst3|mem[99][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~14                                                                                                                                    ; 1       ;
; memory:inst3|mem[96][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[98][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[97][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~13                                                                                                                                    ; 1       ;
; memory:inst3|mem[107][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~12                                                                                                                                    ; 1       ;
; memory:inst3|mem[104][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[106][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[105][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~11                                                                                                                                    ; 1       ;
; memory:inst3|mem[103][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~10                                                                                                                                    ; 1       ;
; memory:inst3|mem[100][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[101][0]                                                                                                                                 ; 1       ;
; memory:inst3|mem[102][0]                                                                                                                                 ; 1       ;
; memory:inst3|Mux12~9                                                                                                                                     ; 1       ;
; memory:inst3|Mux12~8                                                                                                                                     ; 1       ;
; memory:inst3|mem[95][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~7                                                                                                                                     ; 1       ;
; memory:inst3|mem[83][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[87][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[91][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~6                                                                                                                                     ; 1       ;
; memory:inst3|Mux12~5                                                                                                                                     ; 1       ;
; memory:inst3|mem[92][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~4                                                                                                                                     ; 1       ;
; memory:inst3|mem[80][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[88][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[84][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~3                                                                                                                                     ; 1       ;
; memory:inst3|mem[93][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~2                                                                                                                                     ; 1       ;
; memory:inst3|mem[81][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[85][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[89][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~1                                                                                                                                     ; 1       ;
; memory:inst3|mem[94][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux12~0                                                                                                                                     ; 1       ;
; memory:inst3|mem[82][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[90][0]                                                                                                                                  ; 1       ;
; memory:inst3|mem[86][0]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~84                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~83                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~82                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~81                                                                                                                                    ; 1       ;
; memory:inst3|mem[63][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~80                                                                                                                                    ; 1       ;
; memory:inst3|mem[51][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[59][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[55][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~79                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~78                                                                                                                                    ; 1       ;
; memory:inst3|mem[60][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~77                                                                                                                                    ; 1       ;
; memory:inst3|mem[48][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[52][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[56][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~76                                                                                                                                    ; 1       ;
; memory:inst3|mem[62][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~75                                                                                                                                    ; 1       ;
; memory:inst3|mem[50][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[54][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[58][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~74                                                                                                                                    ; 1       ;
; memory:inst3|mem[61][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~73                                                                                                                                    ; 1       ;
; memory:inst3|mem[49][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[57][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[53][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~72                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~71                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~70                                                                                                                                    ; 1       ;
; memory:inst3|mem[15][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~69                                                                                                                                    ; 1       ;
; memory:inst3|mem[12][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[14][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[13][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~68                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~67                                                                                                                                    ; 1       ;
; memory:inst3|mem[3][1]                                                                                                                                   ; 1       ;
; memory:inst3|Mux11~66                                                                                                                                    ; 1       ;
; memory:inst3|mem[0][1]                                                                                                                                   ; 1       ;
; memory:inst3|mem[1][1]                                                                                                                                   ; 1       ;
; memory:inst3|mem[2][1]                                                                                                                                   ; 1       ;
; memory:inst3|Mux11~65                                                                                                                                    ; 1       ;
; memory:inst3|mem[7][1]                                                                                                                                   ; 1       ;
; memory:inst3|Mux11~64                                                                                                                                    ; 1       ;
; memory:inst3|mem[4][1]                                                                                                                                   ; 1       ;
; memory:inst3|mem[6][1]                                                                                                                                   ; 1       ;
; memory:inst3|mem[5][1]                                                                                                                                   ; 1       ;
; memory:inst3|Mux11~63                                                                                                                                    ; 1       ;
; memory:inst3|mem[11][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~62                                                                                                                                    ; 1       ;
; memory:inst3|mem[8][1]                                                                                                                                   ; 1       ;
; memory:inst3|mem[9][1]                                                                                                                                   ; 1       ;
; memory:inst3|mem[10][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~61                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~60                                                                                                                                    ; 1       ;
; memory:inst3|mem[31][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~59                                                                                                                                    ; 1       ;
; memory:inst3|mem[19][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[23][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[27][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~58                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~57                                                                                                                                    ; 1       ;
; memory:inst3|mem[28][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~56                                                                                                                                    ; 1       ;
; memory:inst3|mem[16][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[24][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[20][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~55                                                                                                                                    ; 1       ;
; memory:inst3|mem[29][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~54                                                                                                                                    ; 1       ;
; memory:inst3|mem[17][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[21][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[25][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~53                                                                                                                                    ; 1       ;
; memory:inst3|mem[30][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~52                                                                                                                                    ; 1       ;
; memory:inst3|mem[18][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[26][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[22][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~51                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~50                                                                                                                                    ; 1       ;
; memory:inst3|mem[47][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~49                                                                                                                                    ; 1       ;
; memory:inst3|mem[44][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[45][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[46][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~48                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~47                                                                                                                                    ; 1       ;
; memory:inst3|mem[35][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~46                                                                                                                                    ; 1       ;
; memory:inst3|mem[32][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[34][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[33][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~45                                                                                                                                    ; 1       ;
; memory:inst3|mem[43][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~44                                                                                                                                    ; 1       ;
; memory:inst3|mem[40][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[42][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[41][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~43                                                                                                                                    ; 1       ;
; memory:inst3|mem[39][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~42                                                                                                                                    ; 1       ;
; memory:inst3|mem[36][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[37][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[38][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~41                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~40                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~39                                                                                                                                    ; 1       ;
; memory:inst3|mem[127][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~38                                                                                                                                    ; 1       ;
; memory:inst3|mem[115][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[123][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[119][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~37                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~36                                                                                                                                    ; 1       ;
; memory:inst3|mem[124][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~35                                                                                                                                    ; 1       ;
; memory:inst3|mem[112][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[116][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[120][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~34                                                                                                                                    ; 1       ;
; memory:inst3|mem[126][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~33                                                                                                                                    ; 1       ;
; memory:inst3|mem[114][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[118][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[122][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~32                                                                                                                                    ; 1       ;
; memory:inst3|mem[125][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~31                                                                                                                                    ; 1       ;
; memory:inst3|mem[113][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[121][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[117][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~30                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~29                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~28                                                                                                                                    ; 1       ;
; memory:inst3|mem[79][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~27                                                                                                                                    ; 1       ;
; memory:inst3|mem[76][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[78][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[77][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~26                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~25                                                                                                                                    ; 1       ;
; memory:inst3|mem[67][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~24                                                                                                                                    ; 1       ;
; memory:inst3|mem[64][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[65][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[66][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~23                                                                                                                                    ; 1       ;
; memory:inst3|mem[71][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~22                                                                                                                                    ; 1       ;
; memory:inst3|mem[68][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[70][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[69][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~21                                                                                                                                    ; 1       ;
; memory:inst3|mem[75][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~20                                                                                                                                    ; 1       ;
; memory:inst3|mem[72][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[73][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[74][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~19                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~18                                                                                                                                    ; 1       ;
; memory:inst3|mem[111][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~17                                                                                                                                    ; 1       ;
; memory:inst3|mem[108][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[109][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[110][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~16                                                                                                                                    ; 1       ;
; memory:inst3|Mux11~15                                                                                                                                    ; 1       ;
; memory:inst3|mem[99][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~14                                                                                                                                    ; 1       ;
; memory:inst3|mem[96][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[98][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[97][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~13                                                                                                                                    ; 1       ;
; memory:inst3|mem[107][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~12                                                                                                                                    ; 1       ;
; memory:inst3|mem[104][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[106][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[105][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~11                                                                                                                                    ; 1       ;
; memory:inst3|mem[103][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~10                                                                                                                                    ; 1       ;
; memory:inst3|mem[100][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[101][1]                                                                                                                                 ; 1       ;
; memory:inst3|mem[102][1]                                                                                                                                 ; 1       ;
; memory:inst3|Mux11~9                                                                                                                                     ; 1       ;
; memory:inst3|Mux11~8                                                                                                                                     ; 1       ;
; memory:inst3|mem[95][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~7                                                                                                                                     ; 1       ;
; memory:inst3|mem[83][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[87][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[91][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~6                                                                                                                                     ; 1       ;
; memory:inst3|Mux11~5                                                                                                                                     ; 1       ;
; memory:inst3|mem[92][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~4                                                                                                                                     ; 1       ;
; memory:inst3|mem[80][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[88][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[84][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~3                                                                                                                                     ; 1       ;
; memory:inst3|mem[93][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~2                                                                                                                                     ; 1       ;
; memory:inst3|mem[81][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[85][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[89][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~1                                                                                                                                     ; 1       ;
; memory:inst3|mem[94][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux11~0                                                                                                                                     ; 1       ;
; memory:inst3|mem[82][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[90][1]                                                                                                                                  ; 1       ;
; memory:inst3|mem[86][1]                                                                                                                                  ; 1       ;
; memory:inst3|Mux10~84                                                                                                                                    ; 1       ;
; memory:inst3|Mux10~83                                                                                                                                    ; 1       ;
; memory:inst3|Mux10~82                                                                                                                                    ; 1       ;
; memory:inst3|Mux10~81                                                                                                                                    ; 1       ;
; memory:inst3|mem[63][2]                                                                                                                                  ; 1       ;
; memory:inst3|Mux10~80                                                                                                                                    ; 1       ;
; memory:inst3|mem[51][2]                                                                                                                                  ; 1       ;
; memory:inst3|mem[59][2]                                                                                                                                  ; 1       ;
; memory:inst3|mem[55][2]                                                                                                                                  ; 1       ;
; memory:inst3|Mux10~79                                                                                                                                    ; 1       ;
; memory:inst3|Mux10~78                                                                                                                                    ; 1       ;
; memory:inst3|mem[60][2]                                                                                                                                  ; 1       ;
; memory:inst3|Mux10~77                                                                                                                                    ; 1       ;
; memory:inst3|mem[48][2]                                                                                                                                  ; 1       ;
; memory:inst3|mem[52][2]                                                                                                                                  ; 1       ;
; memory:inst3|mem[56][2]                                                                                                                                  ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 3,125 / 47,787 ( 7 % ) ;
; C16 interconnects          ; 36 / 1,804 ( 2 % )     ;
; C4 interconnects           ; 1,678 / 31,272 ( 5 % ) ;
; Direct links               ; 394 / 47,787 ( < 1 % ) ;
; Global clocks              ; 4 / 20 ( 20 % )        ;
; Local interconnects        ; 1,036 / 15,408 ( 7 % ) ;
; R24 interconnects          ; 52 / 1,775 ( 3 % )     ;
; R4 interconnects           ; 1,867 / 41,310 ( 5 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.32) ; Number of LABs  (Total = 189) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 6                             ;
; 2                                           ; 3                             ;
; 3                                           ; 3                             ;
; 4                                           ; 33                            ;
; 5                                           ; 1                             ;
; 6                                           ; 7                             ;
; 7                                           ; 0                             ;
; 8                                           ; 2                             ;
; 9                                           ; 1                             ;
; 10                                          ; 2                             ;
; 11                                          ; 1                             ;
; 12                                          ; 1                             ;
; 13                                          ; 1                             ;
; 14                                          ; 0                             ;
; 15                                          ; 1                             ;
; 16                                          ; 127                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.44) ; Number of LABs  (Total = 189) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 1                             ;
; 1 Clock                            ; 146                           ;
; 1 Clock enable                     ; 16                            ;
; 2 Clock enables                    ; 107                           ;
; 2 Clocks                           ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.46) ; Number of LABs  (Total = 189) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 0                             ;
; 8                                            ; 33                            ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 1                             ;
; 14                                           ; 6                             ;
; 15                                           ; 11                            ;
; 16                                           ; 13                            ;
; 17                                           ; 1                             ;
; 18                                           ; 7                             ;
; 19                                           ; 4                             ;
; 20                                           ; 6                             ;
; 21                                           ; 0                             ;
; 22                                           ; 1                             ;
; 23                                           ; 3                             ;
; 24                                           ; 5                             ;
; 25                                           ; 1                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 10                            ;
; 29                                           ; 4                             ;
; 30                                           ; 11                            ;
; 31                                           ; 3                             ;
; 32                                           ; 40                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.84) ; Number of LABs  (Total = 189) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 13                            ;
; 2                                               ; 37                            ;
; 3                                               ; 10                            ;
; 4                                               ; 5                             ;
; 5                                               ; 2                             ;
; 6                                               ; 11                            ;
; 7                                               ; 12                            ;
; 8                                               ; 45                            ;
; 9                                               ; 9                             ;
; 10                                              ; 10                            ;
; 11                                              ; 9                             ;
; 12                                              ; 4                             ;
; 13                                              ; 9                             ;
; 14                                              ; 8                             ;
; 15                                              ; 2                             ;
; 16                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.06) ; Number of LABs  (Total = 189) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 4                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 4                             ;
; 7                                            ; 26                            ;
; 8                                            ; 12                            ;
; 9                                            ; 4                             ;
; 10                                           ; 6                             ;
; 11                                           ; 2                             ;
; 12                                           ; 2                             ;
; 13                                           ; 26                            ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 5                             ;
; 17                                           ; 4                             ;
; 18                                           ; 5                             ;
; 19                                           ; 12                            ;
; 20                                           ; 17                            ;
; 21                                           ; 5                             ;
; 22                                           ; 1                             ;
; 23                                           ; 5                             ;
; 24                                           ; 3                             ;
; 25                                           ; 0                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
; 31                                           ; 4                             ;
; 32                                           ; 3                             ;
; 33                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 46        ; 0            ; 46        ; 0            ; 0            ; 46        ; 46        ; 0            ; 46        ; 46        ; 0            ; 32           ; 0            ; 0            ; 14           ; 0            ; 32           ; 14           ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 0            ; 46        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 46           ; 0         ; 46           ; 46           ; 0         ; 0         ; 46           ; 0         ; 0         ; 46           ; 14           ; 46           ; 46           ; 32           ; 46           ; 14           ; 32           ; 46           ; 46           ; 46           ; 14           ; 46           ; 46           ; 46           ; 46           ; 46           ; 0         ; 46           ; 46           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; seg7[31]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[30]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[29]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[28]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[27]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[26]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[25]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[24]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[23]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[22]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[21]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[20]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[19]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[18]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sw[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_reset          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_enter          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_stop           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                     ;
+------------------------------------------------+------------------------------+-------------------+
; Source Clock(s)                                ; Destination Clock(s)         ; Delay Added in ns ;
+------------------------------------------------+------------------------------+-------------------+
; clk                                            ; control:inst5|out_sel[0],clk ; 5.512             ;
; clk,control:inst5|acc_clk,my_pll:inst2|clk_out ; control:inst5|out_sel[0],clk ; 3.412             ;
+------------------------------------------------+------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                            ;
+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-------------------+
; Source Register                                                                                ; Destination Register                                ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-------------------+
; my_pll:inst2|clk_out                                                                           ; my_pll:inst2|clk_out                                ; 1.956             ;
; control:inst5|acc_clk                                                                          ; control:inst5|acc_clk                               ; 1.947             ;
; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[5]                               ; 1.683             ;
; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[8]                               ; 1.673             ;
; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[4]                               ; 1.654             ;
; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[9]                               ; 1.506             ;
; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[3]                               ; 1.450             ;
; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[1]                               ; 1.449             ;
; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[0]                               ; 1.351             ;
; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[2]                               ; 1.035             ;
; control:inst5|cnt_reset                                                                        ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[7]                                                                            ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[6]                                                                            ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[5]                                                                            ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[4]                                                                            ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[3]                                                                            ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[2]                                                                            ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[1]                                                                            ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[0]                                                                            ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[8]                                                                            ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[9]                                                                            ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[10]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[11]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[12]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[13]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[14]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[15]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[16]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[17]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[18]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[19]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[20]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[21]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[22]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[23]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; my_pll:inst2|cnt[24]                                                                           ; my_pll:inst2|clk_out                                ; 0.979             ;
; inputs:inst4|button_debouncer:bd_rst|data_out                                                  ; control:inst5|acc_clk                               ; 0.974             ;
; inputs:inst4|button_debouncer:bd_ent|data_out                                                  ; control:inst5|acc_clk                               ; 0.974             ;
; control:inst5|state.01                                                                         ; control:inst5|acc_clk                               ; 0.974             ;
; memory:inst3|out[5]                                                                            ; outputs:inst6|data[5]                               ; 0.872             ;
; memory:inst3|out[4]                                                                            ; outputs:inst6|data[4]                               ; 0.862             ;
; memory:inst3|out[8]                                                                            ; outputs:inst6|data[8]                               ; 0.858             ;
; memory:inst3|out[9]                                                                            ; outputs:inst6|data[9]                               ; 0.852             ;
; memory:inst3|out[3]                                                                            ; outputs:inst6|data[3]                               ; 0.852             ;
; memory:inst3|out[2]                                                                            ; outputs:inst6|data[2]                               ; 0.851             ;
; memory:inst3|out[0]                                                                            ; outputs:inst6|data[0]                               ; 0.850             ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9]                                            ; outputs:inst6|data[9]                               ; 0.763             ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; outputs:inst6|data[9]                               ; 0.763             ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[1]                                            ; outputs:inst6|data[1]                               ; 0.720             ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[1] ; outputs:inst6|data[1]                               ; 0.720             ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[3]                                            ; outputs:inst6|data[3]                               ; 0.707             ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[3] ; outputs:inst6|data[3]                               ; 0.707             ;
; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[6]                               ; 0.698             ;
; control:inst5|out_sel[0]                                                                       ; outputs:inst6|data[7]                               ; 0.695             ;
; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[5]                               ; 0.612             ;
; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[4]                               ; 0.610             ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[5]                                            ; outputs:inst6|data[5]                               ; 0.607             ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[5] ; outputs:inst6|data[5]                               ; 0.607             ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[4]                                            ; outputs:inst6|data[4]                               ; 0.593             ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[4] ; outputs:inst6|data[4]                               ; 0.593             ;
; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[8]                               ; 0.557             ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[8]                                            ; outputs:inst6|data[8]                               ; 0.515             ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[8] ; outputs:inst6|data[8]                               ; 0.515             ;
; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[9]                               ; 0.410             ;
; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[3]                               ; 0.410             ;
; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[1]                               ; 0.353             ;
; memory:inst3|out[1]                                                                            ; outputs:inst6|data[1]                               ; 0.353             ;
; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[0]                               ; 0.276             ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[2]                                            ; outputs:inst6|data[2]                               ; 0.161             ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[2] ; outputs:inst6|data[2]                               ; 0.161             ;
; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[0]                                            ; outputs:inst6|data[0]                               ; 0.109             ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[0] ; outputs:inst6|data[0]                               ; 0.109             ;
; control:inst5|out_sel[1]                                                                       ; outputs:inst6|data[2]                               ; 0.080             ;
; lpm_counter0:inst|lpm_counter:LPM_COUNTER_component|cntr_j7i:auto_generated|counter_reg_bit[9] ; altaccumulate:inst1|accum_44c:accum_cell|acc_ffa[9] ; 0.028             ;
+------------------------------------------------------------------------------------------------+-----------------------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 153 11/29/2010 SJ Web Edition
    Info: Processing started: Fri Mar 11 11:24:52 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off lab1 -c lab1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP3C16F484C6 for design "lab1"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F484C6 is compatible
    Info: Device EP3C55F484C6 is compatible
    Info: Device EP3C80F484C6 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
    Info: Pin ~ALTERA_nCEO~ is reserved at location K22
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst6|data[3]|combout" is a latch
    Warning: Node "inst6|data[4]|combout" is a latch
    Warning: Node "inst6|data[5]|combout" is a latch
    Warning: Node "inst6|data[6]|combout" is a latch
    Warning: Node "inst6|data[7]|combout" is a latch
    Warning: Node "inst6|data[8]|combout" is a latch
    Warning: Node "inst6|data[9]|combout" is a latch
    Warning: Node "inst6|data[0]|combout" is a latch
    Warning: Node "inst6|data[1]|combout" is a latch
    Warning: Node "inst6|data[2]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'lab1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {my_pll:inst2|clk_out}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {control:inst5|acc_clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {my_pll:inst2|clk_out}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|out_sel[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {control:inst5|acc_clk}] -hold 0.020
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node control:inst5|out_sel[1]
Info: Automatically promoted node control:inst5|acc_clk 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node control:inst5|acc_clk~0
Info: Automatically promoted node my_pll:inst2|clk_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node my_pll:inst2|clk_out~0
Info: Automatically promoted node outputs:inst6|Mux1~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 4% of the available device resources
    Info: Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X21_Y10 to location X30_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Generated suppressed messages file D:/hw3/lab1/lab1.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 457 megabytes
    Info: Processing ended: Fri Mar 11 11:25:33 2016
    Info: Elapsed time: 00:00:41
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/hw3/lab1/lab1.fit.smsg.


