Fitter Place Stage Report for altera_eth_top
Wed Mar  1 13:20:43 2023
Quartus Prime Version 18.1.0 Build 222 09/21/2018 SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Fitter Partition Statistics
  5. Non-Global High Fan-Out Signals
  6. Fitter RAM Summary
  7. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 14,342 / 80,330        ; 18 %  ;
; ALMs needed [=A-B+C]                                        ; 14,342                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 16,222 / 80,330        ; 20 %  ;
;         [a] ALMs used for LUT logic and registers           ; 5,575                  ;       ;
;         [b] ALMs used for LUT logic                         ; 7,574                  ;       ;
;         [c] ALMs used for registers                         ; 3,033                  ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 40                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 2,343 / 80,330         ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 463 / 80,330           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 5                      ;       ;
;         [c] Due to LAB input limits                         ; 455                    ;       ;
;         [d] Due to virtual I/Os                             ; 3                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 1,917 / 8,033          ; 24 %  ;
;     -- Logic LABs                                           ; 1,913                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 4                      ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 21,562                 ;       ;
;     -- 7 input functions                                    ; 168                    ;       ;
;     -- 6 input functions                                    ; 3,451                  ;       ;
;     -- 5 input functions                                    ; 4,666                  ;       ;
;     -- 4 input functions                                    ; 4,529                  ;       ;
;     -- <=3 input functions                                  ; 8,748                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 5,289                  ;       ;
; Memory ALUT usage                                           ; 64                     ;       ;
;     -- 64-address deep                                      ; 0                      ;       ;
;     -- 32-address deep                                      ; 64                     ;       ;
;                                                             ;                        ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 18,834                 ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- Primary logic registers                          ; 17,215 / 160,660       ; 11 %  ;
;         -- Secondary logic registers                        ; 1,619 / 160,660        ; 1 %   ;
;     -- By function:                                         ;                        ;       ;
;         -- Design implementation registers                  ; 18,834                 ;       ;
;         -- Routing optimization registers                   ; 0                      ;       ;
;                                                             ;                        ;       ;
; ALMs adjustment for power estimation                        ; 1,612                  ;       ;
;                                                             ;                        ;       ;
; Virtual pins                                                ; 6                      ;       ;
; I/O pins                                                    ; 25 / 340               ; 7 %   ;
;     -- Clock pins                                           ; 2 / 16                 ; 13 %  ;
;     -- Dedicated input pins                                 ; 7 / 35                 ; 20 %  ;
;                                                             ;                        ;       ;
; M20K blocks                                                 ; 70 / 587               ; 12 %  ;
; Total MLAB memory bits                                      ; 256                    ;       ;
; Total block memory bits                                     ; 703,840 / 12,021,760   ; 6 %   ;
; Total block memory implementation bits                      ; 1,433,600 / 12,021,760 ; 12 %  ;
;                                                             ;                        ;       ;
; DSP Blocks Needed [=A+B-C]                                  ; 0 / 192                ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                      ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                      ;       ;
;     [C] Estimate of DSP Blocks recoverable by dense merging ; 0                      ;       ;
;                                                             ;                        ;       ;
; IOPLLs                                                      ; 0 / 6                  ; 0 %   ;
; FPLLs                                                       ; 1 / 8                  ; 13 %  ;
; Global signals                                              ; 8                      ;       ;
;     -- Global clocks                                        ; 4 / 32                 ; 13 %  ;
;     -- Regional clocks                                      ; 0 / 8                  ; 0 %   ;
;     -- Periphery clocks                                     ; 4 / 144                ; 3 %   ;
; JTAGs                                                       ; 1 / 1                  ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                  ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                  ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                  ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                  ; 0 %   ;
; PCIe Hard IPs                                               ; 0 / 1                  ; 0 %   ;
; HSSI RX PCSs                                                ; 2 / 12                 ; 17 %  ;
; HSSI PMA RX DESERs                                          ; 2 / 12                 ; 17 %  ;
; HSSI TX PCSs                                                ; 2 / 12                 ; 17 %  ;
; HSSI PMA TX SERs                                            ; 2 / 12                 ; 17 %  ;
; HSSI CDR PLL                                                ; 12 / 12                ; 100 % ;
;     -- CDR PLLs for Unused RX Clock Workaround              ; 10 / 12                ; 83 %  ;
; HSSI ATX PLL                                                ; 1 / 4                  ; 25 %  ;
; Impedance control blocks                                    ; 0 / 7                  ; 0 %   ;
; Maximum fan-out                                             ; 18573                  ;       ;
; Highest non-global fan-out                                  ; 18573                  ;       ;
; Total fan-out                                               ; 171400                 ;       ;
; Average fan-out                                             ; 4.07                   ;       ;
+-------------------------------------------------------------+------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------------------------------------+
; Compilation Hierarchy Node                                                           ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks ; Pins ; Virtual Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                          ; Entity Name                                                                                     ; Library Name                                    ;
+--------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------------------------------------+
; |                                                                                    ; 14333.5 (64.3)       ; 16221.5 (52.9)                   ; 2342.0 (0.2)                                      ; 454.0 (11.6)                     ; 40.0 (0.0)           ; 21562 (49)          ; 18834 (133)               ; 0 (0)         ; 703840            ; 70    ; 0          ; 25   ; 6            ; 0 (0)  ; |                                                                                                                                                                                                                            ; altera_eth_top                                                                                  ; altera_work                                     ;
;    |DUT|                                                                             ; 6810.0 (0.0)         ; 8293.0 (0.0)                     ; 1762.2 (0.0)                                      ; 279.1 (0.0)                      ; 0.0 (0.0)            ; 10094 (0)           ; 13440 (0)                 ; 0 (0)         ; 22368             ; 26    ; 0          ; 0    ; 0            ; 0 (0)  ; DUT                                                                                                                                                                                                                          ; alt_mge_multi_channel                                                                           ; altera_work                                     ;
;       |CHANNEL_GEN[0].u_channel|                                                     ; 3393.1 (0.3)         ; 4142.6 (0.6)                     ; 885.4 (0.3)                                       ; 135.9 (0.0)                      ; 0.0 (0.0)            ; 5064 (2)            ; 6640 (0)                  ; 0 (0)         ; 11184             ; 13    ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel                                                                                                                                                                                                 ; alt_mge_channel                                                                                 ; altera_work                                     ;
;          |address_decoder_ch|                                                        ; 52.5 (0.0)           ; 64.7 (0.0)                       ; 15.1 (0.0)                                        ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 79 (0)              ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch                                                                                                                                                                              ; address_decoder_channel                                                                         ; address_decoder_channel                         ;
;             |mac|                                                                    ; 9.3 (0.0)            ; 11.0 (0.0)                       ; 2.3 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mac                                                                                                                                                                          ; address_decoder_channel_mac                                                                     ; address_decoder_channel_mac                     ;
;                |mac|                                                                 ; 9.3 (9.3)            ; 11.0 (11.0)                      ; 2.3 (2.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mac|mac                                                                                                                                                                      ; address_decoder_channel_mac_altera_merlin_slave_translator_181_5aswt6a                          ; altera_merlin_slave_translator_181              ;
;             |master|                                                                 ; 4.9 (0.0)            ; 4.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|master                                                                                                                                                                       ; address_decoder_channel_master                                                                  ; address_decoder_channel_master                  ;
;                |master|                                                              ; 4.9 (4.9)            ; 4.9 (4.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|master|master                                                                                                                                                                ; address_decoder_channel_master_altera_merlin_master_translator_181_mhudjri                      ; altera_merlin_master_translator_181             ;
;             |mm_interconnect_0|                                                      ; 36.1 (0.0)           ; 35.0 (0.0)                       ; 0.6 (0.0)                                         ; 1.7 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0                                                                                                                                                            ; address_decoder_channel_altera_mm_interconnect_181_ua2ricy                                      ; altera_mm_interconnect_181                      ;
;                |cmd_demux|                                                           ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|cmd_demux                                                                                                                                                  ; address_decoder_channel_altera_merlin_demultiplexer_181_y2e6rja                                 ; altera_merlin_demultiplexer_181                 ;
;                |mac_avalon_universal_slave_0_agent|                                  ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|mac_avalon_universal_slave_0_agent                                                                                                                         ; address_decoder_channel_altera_merlin_slave_agent_181_a7g37xa                                   ; altera_merlin_slave_agent_181                   ;
;                |mac_avalon_universal_slave_0_agent_rsp_fifo|                         ; 3.6 (3.6)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|mac_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                ; address_decoder_channel_altera_avalon_sc_fifo_181_hseo73i                                       ; altera_avalon_sc_fifo_181                       ;
;                |master_avalon_universal_master_0_agent|                              ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|master_avalon_universal_master_0_agent                                                                                                                     ; address_decoder_channel_altera_merlin_master_agent_181_t5eyqrq                                  ; altera_merlin_master_agent_181                  ;
;                |master_avalon_universal_master_0_limiter|                            ; 6.2 (6.2)            ; 6.7 (6.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|master_avalon_universal_master_0_limiter                                                                                                                   ; address_decoder_channel_altera_merlin_traffic_limiter_181_reppfiq                               ; altera_merlin_traffic_limiter_181               ;
;                |phy_avalon_universal_slave_0_agent_rsp_fifo|                         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|phy_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                ; address_decoder_channel_altera_avalon_sc_fifo_181_hseo73i                                       ; altera_avalon_sc_fifo_181                       ;
;                |router|                                                              ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|router                                                                                                                                                     ; address_decoder_channel_altera_merlin_router_181_4jbpu4a                                        ; altera_merlin_router_181                        ;
;                |rsp_mux|                                                             ; 11.9 (11.9)          ; 11.3 (11.3)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|rsp_mux                                                                                                                                                    ; address_decoder_channel_altera_merlin_multiplexer_181_ldjjaaa                                   ; altera_merlin_multiplexer_181                   ;
;                |xcvr_rcfg_avalon_universal_slave_0_agent_rsp_fifo|                   ; 2.0 (2.0)            ; 2.7 (2.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|mm_interconnect_0|xcvr_rcfg_avalon_universal_slave_0_agent_rsp_fifo                                                                                                          ; address_decoder_channel_altera_avalon_sc_fifo_181_hseo73i                                       ; altera_avalon_sc_fifo_181                       ;
;             |phy|                                                                    ; 1.1 (0.0)            ; 8.2 (0.0)                        ; 7.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|phy                                                                                                                                                                          ; address_decoder_channel_phy                                                                     ; address_decoder_channel_phy                     ;
;                |phy|                                                                 ; 1.1 (1.1)            ; 8.2 (8.2)                        ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|phy|phy                                                                                                                                                                      ; address_decoder_channel_phy_altera_merlin_slave_translator_181_5aswt6a                          ; altera_merlin_slave_translator_181              ;
;             |rst_controller|                                                         ; 0.4 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|rst_controller                                                                                                                                                               ; altera_reset_controller                                                                         ; altera_reset_controller_181                     ;
;                |alt_rst_sync_uq1|                                                    ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|rst_controller|alt_rst_sync_uq1                                                                                                                                              ; altera_reset_synchronizer                                                                       ; altera_reset_controller_181                     ;
;             |xcvr_rcfg|                                                              ; 0.6 (0.0)            ; 4.6 (0.0)                        ; 4.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|xcvr_rcfg                                                                                                                                                                    ; address_decoder_channel_xcvr_rcfg                                                               ; address_decoder_channel_xcvr_rcfg               ;
;                |xcvr_rcfg|                                                           ; 0.6 (0.6)            ; 4.6 (4.6)                        ; 4.1 (4.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|address_decoder_ch|xcvr_rcfg|xcvr_rcfg                                                                                                                                                          ; address_decoder_channel_xcvr_rcfg_altera_merlin_slave_translator_181_5aswt6a                    ; altera_merlin_slave_translator_181              ;
;          |mac|                                                                       ; 2626.5 (0.0)         ; 3195.0 (0.0)                     ; 652.6 (0.0)                                       ; 84.1 (0.0)                       ; 0.0 (0.0)            ; 4097 (0)            ; 4889 (0)                  ; 0 (0)         ; 7696              ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac                                                                                                                                                                                             ; alt_usxgmii_mac                                                                                 ; alt_usxgmii_mac                                 ;
;             |alt_em10g32_0|                                                          ; 2626.5 (51.8)        ; 3195.0 (49.6)                    ; 652.6 (0.0)                                       ; 84.1 (2.2)                       ; 0.0 (0.0)            ; 4097 (156)          ; 4889 (6)                  ; 0 (0)         ; 7696              ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0                                                                                                                                                                               ; alt_em10g32                                                                                     ; alt_em10g32_181                                 ;
;                |alt_em10g32unit_inst|                                                ; 2405.3 (6.1)         ; 2853.6 (6.8)                     ; 517.3 (1.8)                                       ; 68.9 (1.2)                       ; 0.0 (0.0)            ; 3751 (7)            ; 4301 (12)                 ; 0 (0)         ; 4608              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst                                                                                                                                                          ; alt_em10g32unit                                                                                 ; alt_em10g32_181                                 ;
;                   |creg_top_inst|                                                    ; 929.7 (94.5)         ; 1118.7 (106.0)                   ; 218.0 (12.8)                                      ; 29.0 (1.2)                       ; 0.0 (0.0)            ; 1472 (189)          ; 1792 (136)                ; 0 (0)         ; 4608              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst                                                                                                                                            ; alt_em10g32_creg_top                                                                            ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.clock_crosser_rx_stat_csr_to_rx_clk|            ; 4.8 (4.7)            ; 12.0 (9.7)                       ; 7.9 (5.6)                                         ; 0.8 (0.6)                        ; 0.0 (0.0)            ; 5 (5)               ; 28 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_csr_to_rx_clk                                                                                         ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_csr_to_rx_clk|synchronizer_nocut_backward_sync                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_csr_to_rx_clk|synchronizer_nocut_forward_sync                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.clock_crosser_rx_stat_rx_to_csr_clk|            ; 4.7 (4.9)            ; 28.9 (26.8)                      ; 25.9 (23.6)                                       ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 6 (6)               ; 74 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_rx_to_csr_clk                                                                                         ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_rx_to_csr_clk|synchronizer_nocut_backward_sync                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_rx_to_csr_clk|synchronizer_nocut_forward_sync                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.clock_crosser_tx_stat_csr_to_tx_clk|            ; 4.3 (4.4)            ; 13.2 (10.7)                      ; 9.3 (6.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 5 (5)               ; 28 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_csr_to_tx_clk                                                                                         ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_csr_to_tx_clk|synchronizer_nocut_backward_sync                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_csr_to_tx_clk|synchronizer_nocut_forward_sync                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.clock_crosser_tx_stat_tx_to_csr_clk|            ; 3.5 (3.7)            ; 29.9 (27.6)                      ; 26.9 (24.4)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 6 (6)               ; 74 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_tx_to_csr_clk                                                                                         ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_tx_to_csr_clk|synchronizer_nocut_backward_sync                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_tx_to_csr_clk|synchronizer_nocut_forward_sync                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.rx_stat_mem|                                    ; 257.7 (257.7)        ; 283.3 (283.3)                    ; 31.1 (31.1)                                       ; 5.4 (5.4)                        ; 0.0 (0.0)            ; 422 (422)           ; 484 (484)                 ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem                                                                                                                 ; alt_em10g32_stat_mem                                                                            ; alt_em10g32_181                                 ;
;                         |mem_count|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_count                                                                                                       ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                            |altsyncram_gen[0].altsyncram_inst|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst                                                                     ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                               |altsyncram_ecc_disable.altsyncram_component|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                         ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                                  |auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated          ; altsyncram_5042                                                                                 ; alt_em10g32_181                                 ;
;                         |mem_csr|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_csr                                                                                                         ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                            |altsyncram_gen[0].altsyncram_inst|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst                                                                       ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                               |altsyncram_ecc_disable.altsyncram_component|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                           ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                                  |auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated            ; altsyncram_5042                                                                                 ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.rx_stat_reg|                                    ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_reg                                                                                                                 ; alt_em10g32_stat_reg                                                                            ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.tx_stat_mem|                                    ; 254.7 (254.7)        ; 281.9 (281.9)                    ; 31.1 (31.1)                                       ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 420 (420)           ; 483 (483)                 ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem                                                                                                                 ; alt_em10g32_stat_mem                                                                            ; alt_em10g32_181                                 ;
;                         |mem_count|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_count                                                                                                       ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                            |altsyncram_gen[0].altsyncram_inst|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst                                                                     ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                               |altsyncram_ecc_disable.altsyncram_component|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                         ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                                  |auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated          ; altsyncram_5042                                                                                 ; alt_em10g32_181                                 ;
;                         |mem_csr|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_csr                                                                                                         ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                            |altsyncram_gen[0].altsyncram_inst|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst                                                                       ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                               |altsyncram_ecc_disable.altsyncram_component|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                           ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                                  |auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated            ; altsyncram_5042                                                                                 ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.tx_stat_reg|                                    ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_reg                                                                                                                 ; alt_em10g32_stat_reg                                                                            ; alt_em10g32_181                                 ;
;                      |alt_em10g32_creg_map_inst|                                     ; 283.0 (283.0)        ; 318.5 (318.5)                    ; 47.8 (47.8)                                       ; 12.3 (12.3)                      ; 0.0 (0.0)            ; 392 (392)           ; 387 (387)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst                                                                                                                  ; alt_em10g32_creg_map                                                                            ; alt_em10g32_181                                 ;
;                      |clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_errcnt|               ; 3.7 (3.6)            ; 6.3 (4.0)                        ; 2.6 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_errcnt                                                                                            ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_errcnt|synchronizer_nocut_backward_sync                                                           ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_errcnt|synchronizer_nocut_forward_sync                                                            ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_etherstatsdropevents| ; 3.0 (2.7)            ; 4.8 (2.7)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_etherstatsdropevents                                                                              ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_etherstatsdropevents|synchronizer_nocut_backward_sync                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.1 (1.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_etherstatsdropevents|synchronizer_nocut_forward_sync                                              ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl|                ; 3.0 (3.2)            ; 6.2 (3.9)                        ; 3.7 (1.0)                                         ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 5 (5)               ; 14 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl                                                                                             ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl|synchronizer_nocut_backward_sync                                                            ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.1 (-0.1)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl|synchronizer_nocut_forward_sync                                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl_clr|            ; 3.0 (2.8)            ; 5.0 (2.8)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl_clr                                                                                         ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl_clr|synchronizer_nocut_backward_sync                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl_clr|synchronizer_nocut_forward_sync                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |clock_crosser_tx_clk_pulse_tx_udf_errcnt|                      ; 2.6 (2.4)            ; 5.0 (2.6)                        ; 3.0 (0.4)                                         ; 0.6 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_pulse_tx_udf_errcnt                                                                                                   ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_pulse_tx_udf_errcnt|synchronizer_nocut_backward_sync                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_pulse_tx_udf_errcnt|synchronizer_nocut_forward_sync                                                                   ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_csr_clk_csr_rx_data_path_reset|                           ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_csr_rx_data_path_reset                                                                                                        ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_csr_rx_data_path_reset|std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_csr_clk_csr_tx_data_path_reset|                           ; 0.3 (0.0)            ; 1.7 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_csr_tx_data_path_reset                                                                                                        ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.3 (0.3)            ; 1.7 (1.7)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_csr_tx_data_path_reset|std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_csr_clk_status_rx_busy|                                   ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_rx_busy                                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_rx_busy|std_sync_no_cut                                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_csr_clk_status_rx_rst_sts|                                ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_rx_rst_sts                                                                                                             ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_rx_rst_sts|std_sync_no_cut                                                                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_csr_clk_status_tx_rst_sts|                                ; 0.2 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_tx_rst_sts                                                                                                             ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.2 (0.2)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_tx_rst_sts|std_sync_no_cut                                                                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_rx_clk_csr_rx_crc_chk|                                    ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 0.5 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_csr_rx_crc_chk                                                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_csr_rx_crc_chk|std_sync_no_cut                                                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_rx_clk_csr_rx_tsfr_en_n|                                  ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_csr_rx_tsfr_en_n                                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_csr_rx_tsfr_en_n|std_sync_no_cut                                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_rx_clk_status_rx_tsfr_sts|                                ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_status_rx_tsfr_sts                                                                                                             ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_status_rx_tsfr_sts|std_sync_no_cut                                                                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_tx_clk_csr_tx_tsfr_en_n|                                  ; 1.2 (0.0)            ; 1.8 (0.0)                        ; 1.1 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_csr_tx_tsfr_en_n                                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 1.2 (1.2)            ; 1.8 (1.8)                        ; 1.1 (1.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_csr_tx_tsfr_en_n|std_sync_no_cut                                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_tx_clk_status_tx_busy|                                    ; 1.0 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_status_tx_busy                                                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_status_tx_busy|std_sync_no_cut                                                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_tx_clk_status_tx_datafrm_tsfr_en_sts|                     ; 0.6 (0.0)            ; 1.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_status_tx_datafrm_tsfr_en_sts                                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.6 (0.6)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_status_tx_datafrm_tsfr_en_sts|std_sync_no_cut                                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |rx_path.rx_top_inst|                                              ; 470.0 (2.3)          ; 595.1 (3.5)                      ; 143.5 (1.5)                                       ; 18.4 (0.3)                       ; 0.0 (0.0)            ; 773 (3)             ; 905 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst                                                                                                                                      ; alt_em10g32_rx_top                                                                              ; alt_em10g32_181                                 ;
;                      |crc32_inst|                                                    ; 124.6 (70.4)         ; 130.8 (76.7)                     ; 9.8 (9.5)                                         ; 3.6 (3.3)                        ; 0.0 (0.0)            ; 211 (93)            ; 182 (182)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst                                                                                                                           ; alt_em10g32_crc32                                                                               ; alt_em10g32_181                                 ;
;                         |gf_mult32_32|                                               ; 30.5 (30.5)          ; 31.1 (31.1)                      ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 70 (70)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst|gf_mult32_32                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                         |gf_mult32_64|                                               ; 23.2 (23.2)          ; 23.0 (23.0)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 48 (48)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst|gf_mult32_64                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                      |frm_control_inst|                                              ; 59.4 (0.0)           ; 128.8 (0.0)                      ; 74.3 (0.0)                                        ; 4.9 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 268 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst                                                                                                                     ; alt_em10g32_rx_frm_control                                                                      ; alt_em10g32_181                                 ;
;                         |filter_crcpad_rem_inst|                                     ; 54.8 (39.5)          ; 123.4 (38.8)                     ; 73.4 (0.0)                                        ; 4.8 (0.7)                        ; 0.0 (0.0)            ; 86 (72)             ; 265 (36)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst                                                                                              ; alt_em10g32_rx_fctl_filter_crcpad_rem                                                           ; alt_em10g32_181                                 ;
;                            |frm_pipeline_1|                                          ; 1.6 (1.6)            ; 12.0 (12.0)                      ; 10.9 (10.9)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_1                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                            |frm_pipeline_2|                                          ; 3.4 (3.4)            ; 14.4 (14.4)                      ; 11.4 (11.4)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 3 (3)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_2                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                            |frm_pipeline_3|                                          ; 2.7 (2.7)            ; 16.8 (16.8)                      ; 14.8 (14.8)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_3                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                            |frm_pipeline_4|                                          ; 3.2 (3.2)            ; 12.2 (12.2)                      ; 9.9 (9.9)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_4                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                            |frm_pipeline_5|                                          ; 1.6 (1.6)            ; 14.7 (14.7)                      ; 13.8 (13.8)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_5                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                            |frm_pipeline_6|                                          ; 2.3 (2.3)            ; 14.5 (14.5)                      ; 13.0 (13.0)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_6                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                         |overflow_inst|                                              ; 4.6 (4.6)            ; 5.4 (5.4)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 10 (10)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|overflow_inst                                                                                                       ; alt_em10g32_rx_fctl_overflow                                                                    ; alt_em10g32_181                                 ;
;                      |frm_decoder_inst|                                              ; 204.1 (204.1)        ; 223.7 (223.7)                    ; 24.9 (24.9)                                       ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 330 (330)           ; 224 (224)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst                                                                                                                     ; alt_em10g32_frm_decoder                                                                         ; alt_em10g32_181                                 ;
;                      |rs_layer|                                                      ; 72.9 (0.2)           ; 98.8 (1.0)                       ; 29.5 (1.0)                                        ; 3.6 (0.2)                        ; 0.0 (0.0)            ; 124 (0)             ; 199 (3)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer                                                                                                                             ; alt_em10g32_rx_rs_layer                                                                         ; alt_em10g32_181                                 ;
;                         |i_rx_rs_xgmii|                                              ; 72.7 (72.7)          ; 97.8 (97.8)                      ; 28.5 (28.5)                                       ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 124 (124)           ; 196 (196)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii                                                                                                               ; alt_em10g32_rx_rs_xgmii                                                                         ; alt_em10g32_181                                 ;
;                      |status_aligner_inst|                                           ; 6.6 (6.6)            ; 9.5 (9.5)                        ; 3.5 (3.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 9 (9)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|status_aligner_inst                                                                                                                  ; alt_em10g32_rx_status_aligner                                                                   ; alt_em10g32_181                                 ;
;                   |rx_path_to_tx_path.clock_crosser_link_fault|                      ; 2.6 (2.3)            ; 5.7 (3.7)                        ; 3.5 (1.7)                                         ; 0.4 (0.3)                        ; 0.0 (0.0)            ; 4 (4)               ; 14 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_link_fault                                                                                                              ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                      |synchronizer_nocut_backward_sync|                              ; 0.2 (0.2)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_link_fault|synchronizer_nocut_backward_sync                                                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |synchronizer_nocut_forward_sync|                               ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_link_fault|synchronizer_nocut_forward_sync                                                                              ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |rx_path_to_tx_path.clock_crosser_pause_quanta|                    ; 3.0 (3.3)            ; 15.2 (13.4)                      ; 12.4 (10.3)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 5 (5)               ; 42 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta                                                                                                            ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                      |synchronizer_nocut_backward_sync|                              ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|synchronizer_nocut_backward_sync                                                                           ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |synchronizer_nocut_forward_sync|                               ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|synchronizer_nocut_forward_sync                                                                            ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |speed_sel_3bits_sync_tx|                                          ; 0.4 (0.0)            ; 4.5 (0.0)                        ; 4.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx                                                                                                                                  ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                      |sync[0].u|                                                     ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[0].u                                                                                                                        ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[0].u|std_sync_no_cut                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync[1].u|                                                     ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[1].u                                                                                                                        ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[1].u|std_sync_no_cut                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync[2].u|                                                     ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[2].u                                                                                                                        ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[2].u|std_sync_no_cut                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |tx_path.tx_top_inst|                                              ; 993.5 (0.1)          ; 1107.7 (0.6)                     ; 133.5 (0.6)                                       ; 19.4 (0.1)                       ; 0.0 (0.0)            ; 1490 (0)            ; 1527 (2)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst                                                                                                                                      ; alt_em10g32_tx_top                                                                              ; alt_em10g32_181                                 ;
;                      |crc32_inst|                                                    ; 235.5 (133.2)        ; 245.7 (140.1)                    ; 13.2 (8.5)                                        ; 3.0 (1.6)                        ; 0.0 (0.0)            ; 401 (176)           ; 231 (231)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst                                                                                                                           ; alt_em10g32_crc32                                                                               ; alt_em10g32_181                                 ;
;                         |gf_mult32_24|                                               ; 24.1 (24.1)          ; 26.3 (26.3)                      ; 2.9 (2.9)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 58 (58)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|gf_mult32_24                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                         |gf_mult32_32|                                               ; 27.2 (27.2)          ; 27.2 (27.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|gf_mult32_32                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                         |gf_mult32_64|                                               ; 27.3 (27.3)          ; 28.1 (28.1)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 63 (63)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|gf_mult32_64                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                         |gf_mult32_8|                                                ; 11.7 (11.7)          ; 12.5 (12.5)                      ; 1.5 (1.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|gf_mult32_8                                                                                                               ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                         |gf_mult32_m8|                                               ; 11.3 (11.3)          ; 11.5 (11.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|gf_mult32_m8                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                      |data_frm_gen_inst|                                             ; 83.2 (33.0)          ; 86.3 (34.0)                      ; 3.8 (1.2)                                         ; 0.7 (0.2)                        ; 0.0 (0.0)            ; 98 (71)             ; 135 (20)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst                                                                                                                    ; alt_em10g32_tx_data_frm_gen                                                                     ; alt_em10g32_181                                 ;
;                         |data_st_pl_inst|                                            ; 28.2 (28.2)          ; 29.2 (29.2)                      ; 1.4 (1.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|data_st_pl_inst                                                                                                    ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                         |tx_srcaddr_inserter|                                        ; 22.0 (8.1)           ; 23.2 (8.1)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (22)             ; 41 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|tx_srcaddr_inserter                                                                                                ; alt_em10g32_tx_srcaddr_inserter                                                                 ; alt_em10g32_181                                 ;
;                            |pream_st_pl_inst|                                        ; 13.6 (13.6)          ; 15.1 (15.1)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|tx_srcaddr_inserter|pream_st_pl_inst                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                      |frm_dec_pl_inst|                                               ; 6.9 (6.9)            ; 14.8 (14.8)                      ; 8.5 (8.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_dec_pl_inst                                                                                                                      ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                      |frm_decoder_inst|                                              ; 109.0 (109.0)        ; 120.1 (120.1)                    ; 14.7 (14.7)                                       ; 3.6 (3.6)                        ; 0.0 (0.0)            ; 182 (182)           ; 149 (149)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst                                                                                                                     ; alt_em10g32_frm_decoder                                                                         ; alt_em10g32_181                                 ;
;                      |frm_muxer_inst|                                                ; 43.1 (9.9)           ; 43.0 (9.9)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 44 (38)             ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_muxer_inst                                                                                                                       ; alt_em10g32_tx_frm_muxer                                                                        ; alt_em10g32_181                                 ;
;                         |arbiter_inst|                                               ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_muxer_inst|arbiter_inst                                                                                                          ; alt_em10g32_tx_frm_arbiter                                                                      ; alt_em10g32_181                                 ;
;                         |st_pl_inst|                                                 ; 31.5 (31.5)          ; 31.4 (31.4)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_muxer_inst|st_pl_inst                                                                                                            ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                      |pause_frm_gen_inst|                                            ; 63.6 (23.7)          ; 64.5 (24.1)                      ; 1.9 (0.8)                                         ; 1.0 (0.5)                        ; 0.0 (0.0)            ; 114 (60)            ; 94 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst                                                                                                                   ; alt_em10g32_tx_pause_frm_gen                                                                    ; alt_em10g32_181                                 ;
;                         |csr_pause_req_inst|                                         ; 4.5 (4.5)            ; 4.7 (4.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|csr_pause_req_inst                                                                                                ; alt_em10g32_tx_pause_req                                                                        ; alt_em10g32_181                                 ;
;                         |pause_st_pl_inst|                                           ; 10.4 (10.4)          ; 10.8 (10.8)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|pause_st_pl_inst                                                                                                  ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                         |st_pause_req_inst|                                          ; 25.0 (25.0)          ; 25.0 (25.0)                      ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 43 (43)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|st_pause_req_inst                                                                                                 ; alt_em10g32_tx_pause_req                                                                        ; alt_em10g32_181                                 ;
;                      |rs_layer_inst|                                                 ; 250.6 (4.2)          ; 280.7 (4.4)                      ; 37.4 (0.3)                                        ; 7.2 (0.0)                        ; 0.0 (0.0)            ; 282 (9)             ; 312 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst                                                                                                                        ; alt_em10g32_tx_rs_layer                                                                         ; alt_em10g32_181                                 ;
;                         |xgmii_rs_layer|                                             ; 246.4 (201.1)        ; 276.3 (202.8)                    ; 37.2 (7.3)                                        ; 7.2 (5.6)                        ; 0.0 (0.0)            ; 273 (264)           ; 306 (152)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer                                                                                                         ; alt_em10g32_tx_rs_xgmii_layer                                                                   ; alt_em10g32_181                                 ;
;                            |buffer_inst|                                             ; 45.3 (1.8)           ; 73.5 (1.8)                       ; 29.8 (0.0)                                        ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 9 (3)               ; 154 (2)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst                                                                                             ; alt_em10g32_rr_buffer                                                                           ; alt_em10g32_181                                 ;
;                               |clock_crosser_gen[0].pream_st_pl_inst|                ; 22.3 (22.3)          ; 35.0 (35.0)                      ; 14.3 (14.3)                                       ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 3 (3)               ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[0].pream_st_pl_inst                                                       ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                               |clock_crosser_gen[1].pream_st_pl_inst|                ; 21.2 (21.2)          ; 36.7 (36.7)                      ; 15.5 (15.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[1].pream_st_pl_inst                                                       ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                      |stat_err_aligner_inst|                                         ; 1.2 (1.2)            ; 2.5 (2.5)                        ; 1.5 (1.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|stat_err_aligner_inst                                                                                                                ; alt_em10g32_tx_err_aligner                                                                      ; alt_em10g32_181                                 ;
;                      |tx_flow_control_inst|                                          ; 199.9 (33.5)         ; 249.4 (33.4)                     ; 52.5 (0.0)                                        ; 3.0 (0.1)                        ; 0.0 (0.0)            ; 367 (62)            ; 476 (36)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst                                                                                                                 ; alt_em10g32_tx_flow_control                                                                     ; alt_em10g32_181                                 ;
;                         |pausebeat_convertion|                                       ; 165.0 (59.3)         ; 216.0 (60.3)                     ; 53.9 (1.6)                                        ; 3.0 (0.5)                        ; 0.0 (0.0)            ; 305 (124)           ; 440 (35)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion                                                                                            ; alt_em10g32_tx_pause_beat_conversion                                                            ; alt_em10g32_181                                 ;
;                            |LPM_MULT.mutiplyer000|                                   ; 4.7 (0.0)            ; 12.7 (0.0)                       ; 8.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000                                                                      ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 3.7 (3.7)            ; 4.3 (4.3)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|external_latency_ffs                                                 ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 0.9 (-1.0)           ; 8.5 (4.5)                        ; 7.6 (5.5)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core                                                            ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; 1.9 (0.0)            ; 4.0 (0.0)                        ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core|padder                                                     ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; 0.5 (0.0)            ; 2.0 (0.0)                        ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core|padder|adder[0]                                            ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 0.5 (0.5)            ; 2.0 (2.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core|padder|adder[0]|auto_generated                             ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core|padder|adder[1]                                            ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core|padder|adder[1]|auto_generated                             ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                            |mutiplyer001|                                            ; 26.0 (0.0)           ; 30.6 (0.0)                       ; 4.9 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 73 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001                                                                               ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|external_latency_ffs                                                          ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 20.7 (8.7)           ; 25.4 (11.5)                      ; 4.9 (3.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 45 (16)             ; 52 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core                                                                     ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; 12.0 (0.0)           ; 13.9 (0.0)                       ; 1.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder                                                              ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; 4.5 (0.0)            ; 5.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|adder[0]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 4.5 (4.5)            ; 5.0 (5.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|adder[0]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 4.0 (0.0)            ; 5.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|adder[1]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 4.0 (4.0)            ; 5.3 (5.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|adder[1]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |sub_par_add|                                    ; 3.5 (0.0)            ; 3.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|sub_par_add                                                  ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                        |adder[0]|                                    ; 3.5 (0.0)            ; 3.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|sub_par_add|adder[0]                                         ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                           |auto_generated|                           ; 3.5 (3.5)            ; 3.6 (3.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|sub_par_add|adder[0]|auto_generated                          ; add_sub_7s9                                                                                     ; alt_em10g32_181                                 ;
;                            |mutiplyer010|                                            ; 32.0 (0.0)           ; 37.6 (0.0)                       ; 6.3 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010                                                                               ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 5.6 (5.6)            ; 5.6 (5.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|external_latency_ffs                                                          ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 26.3 (11.8)          ; 31.9 (16.0)                      ; 6.4 (5.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 59 (24)             ; 64 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core                                                                     ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; 14.5 (0.0)           ; 15.9 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder                                                              ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; 5.5 (0.0)            ; 6.1 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|adder[0]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 5.5 (5.5)            ; 6.1 (6.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|adder[0]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 5.0 (0.0)            ; 5.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|adder[1]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 5.0 (5.0)            ; 5.9 (5.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|adder[1]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |sub_par_add|                                    ; 3.9 (0.0)            ; 3.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|sub_par_add                                                  ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                        |adder[0]|                                    ; 3.9 (0.0)            ; 3.9 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|sub_par_add|adder[0]                                         ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                           |auto_generated|                           ; 3.9 (3.9)            ; 3.9 (3.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|sub_par_add|adder[0]|auto_generated                          ; add_sub_7s9                                                                                     ; alt_em10g32_181                                 ;
;                            |mutiplyer011|                                            ; 41.3 (0.0)           ; 46.2 (0.0)                       ; 6.0 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 101 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011                                                                               ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 6.3 (6.3)            ; 6.7 (6.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|external_latency_ffs                                                          ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 35.1 (18.1)          ; 39.6 (20.9)                      ; 5.6 (3.9)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 77 (36)             ; 76 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core                                                                     ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; 17.0 (0.0)           ; 18.7 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder                                                              ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; 6.5 (0.0)            ; 6.9 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|adder[0]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 6.5 (6.5)            ; 6.9 (6.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|adder[0]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 6.0 (0.0)            ; 7.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|adder[1]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 6.0 (6.0)            ; 7.1 (7.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|adder[1]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |sub_par_add|                                    ; 4.5 (0.0)            ; 4.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|sub_par_add                                                  ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                        |adder[0]|                                    ; 4.5 (0.0)            ; 4.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|sub_par_add|adder[0]                                         ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                           |auto_generated|                           ; 4.5 (4.5)            ; 4.7 (4.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|sub_par_add|adder[0]|auto_generated                          ; add_sub_7s9                                                                                     ; alt_em10g32_181                                 ;
;                            |mutiplyer100|                                            ; -0.2 (0.0)           ; 14.9 (0.0)                       ; 15.3 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100                                                                               ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 2.1 (2.1)            ; 5.5 (5.5)                        ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|external_latency_ffs                                                          ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; -2.4 (-0.9)          ; 9.5 (4.8)                        ; 11.9 (5.8)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core                                                                     ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; -1.4 (0.0)           ; 4.6 (0.0)                        ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core|padder                                                              ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; -0.5 (0.0)           ; 2.3 (0.0)                        ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core|padder|adder[0]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; -0.5 (-0.5)          ; 2.3 (2.3)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core|padder|adder[0]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; -0.9 (0.0)           ; 2.3 (0.0)                        ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core|padder|adder[1]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; -0.9 (-0.9)          ; 2.3 (2.3)                        ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core|padder|adder[1]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                            |mutiplyer101|                                            ; 2.0 (0.0)            ; 13.6 (0.0)                       ; 11.7 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101                                                                               ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 1.0 (1.0)            ; 4.1 (4.1)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|external_latency_ffs                                                          ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 1.0 (0.5)            ; 9.6 (4.9)                        ; 8.6 (4.4)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core                                                                     ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; 0.5 (0.0)            ; 4.7 (0.0)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core|padder                                                              ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; -0.5 (0.0)           ; 2.1 (0.0)                        ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core|padder|adder[0]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; -0.5 (-0.5)          ; 2.1 (2.1)                        ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core|padder|adder[0]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 1.0 (0.0)            ; 2.6 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core|padder|adder[1]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 1.0 (1.0)            ; 2.6 (2.6)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core|padder|adder[1]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                |clk_rst_inst|                                                        ; 14.9 (0.9)           ; 39.3 (3.5)                       ; 31.3 (3.0)                                        ; 6.8 (0.4)                        ; 0.0 (0.0)            ; 15 (3)              ; 109 (10)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst                                                                                                                                                                  ; alt_em10g32_clk_rst                                                                             ; alt_em10g32_181                                 ;
;                   |csr_reset_synchronizer_inst|                                      ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_reset_synchronizer_inst                                                                                                                                      ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_rst_rx_clk_reset_sync|                                        ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rst_rx_clk_reset_sync                                                                                                                                        ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_rst_tx_clk_reset_sync|                                        ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.8 (1.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rst_tx_clk_reset_sync                                                                                                                                        ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_rx_cc_in_reset_sync|                                          ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rx_cc_in_reset_sync                                                                                                                                          ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_rx_cc_out_reset_sync|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.4 (1.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rx_cc_out_reset_sync                                                                                                                                         ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_tx_cc_in_reset_sync|                                          ; 0.4 (0.4)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_tx_cc_in_reset_sync                                                                                                                                          ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_tx_cc_out_reset_sync|                                         ; 0.5 (0.5)            ; 1.4 (1.4)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_tx_cc_out_reset_sync                                                                                                                                         ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_156_25_rst_sync_block.rx_156_25_reset_synchronizer_inst|       ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_156_25_rst_sync_block.rx_156_25_reset_synchronizer_inst                                                                                                       ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_csr_cc_in_reset_sync|                                          ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_csr_cc_in_reset_sync                                                                                                                                          ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_csr_cc_out_reset_sync|                                         ; 0.8 (0.8)            ; 1.4 (1.4)                        ; 1.0 (1.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_csr_cc_out_reset_sync                                                                                                                                         ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_reset_count_inst|                                              ; 4.0 (3.2)            ; 7.0 (5.5)                        ; 4.0 (2.5)                                         ; 1.0 (0.3)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_reset_count_inst                                                                                                                                              ; alt_em10g32_rst_cnt                                                                             ; alt_em10g32_181                                 ;
;                      |reset_synchronizer_inst|                                       ; 0.8 (0.8)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_reset_count_inst|reset_synchronizer_inst                                                                                                                      ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_tx_cc_in_reset_sync|                                           ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_tx_cc_in_reset_sync                                                                                                                                           ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_tx_cc_out_reset_sync|                                          ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_tx_cc_out_reset_sync                                                                                                                                          ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |tx_156_25_rst_sync_block.tx_156_25_reset_synchronizer_inst|       ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_156_25_rst_sync_block.tx_156_25_reset_synchronizer_inst                                                                                                       ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |tx_csr_cc_in_reset_sync|                                          ; -0.1 (-0.1)          ; 1.5 (1.5)                        ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_csr_cc_in_reset_sync                                                                                                                                          ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |tx_csr_cc_out_reset_sync|                                         ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_csr_cc_out_reset_sync                                                                                                                                         ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |tx_reset_count_inst|                                              ; 4.8 (3.3)            ; 7.0 (5.5)                        ; 4.0 (2.5)                                         ; 1.8 (0.3)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_reset_count_inst                                                                                                                                              ; alt_em10g32_rst_cnt                                                                             ; alt_em10g32_181                                 ;
;                      |reset_synchronizer_inst|                                       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_reset_count_inst|reset_synchronizer_inst                                                                                                                      ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                |gmii_rx_rst_n_status_sync|                                           ; 0.0 (0.0)            ; 0.5 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|gmii_rx_rst_n_status_sync                                                                                                                                                     ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|gmii_rx_rst_n_status_sync|std_sync_no_cut                                                                                                                                     ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |gmii_tx_rst_n_status_sync|                                           ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|gmii_tx_rst_n_status_sync                                                                                                                                                     ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|gmii_tx_rst_n_status_sync|std_sync_no_cut                                                                                                                                     ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |rx_156_25_rst_n_status_sync|                                         ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|rx_156_25_rst_n_status_sync                                                                                                                                                   ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|rx_156_25_rst_n_status_sync|std_sync_no_cut                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |rx_rst_n_status_sync|                                                ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|rx_rst_n_status_sync                                                                                                                                                          ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|rx_rst_n_status_sync|std_sync_no_cut                                                                                                                                          ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |speed_sel_2bits_sync|                                                ; 0.0 (0.0)            ; 1.8 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|speed_sel_2bits_sync                                                                                                                                                          ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                   |sync[0].u|                                                        ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|speed_sel_2bits_sync|sync[0].u                                                                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                      |std_sync_no_cut|                                               ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|speed_sel_2bits_sync|sync[0].u|std_sync_no_cut                                                                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |sync[1].u|                                                        ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|speed_sel_2bits_sync|sync[1].u                                                                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                      |std_sync_no_cut|                                               ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|speed_sel_2bits_sync|sync[1].u|std_sync_no_cut                                                                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |st_adpt.avalon_st_adpt_inst|                                         ; 151.8 (0.0)          ; 244.5 (1.0)                      ; 98.5 (1.0)                                        ; 5.8 (0.0)                        ; 0.0 (0.0)            ; 173 (0)             ; 455 (2)                   ; 0 (0)         ; 3088              ; 6     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst                                                                                                                                                   ; altera_eth_avalon_st_adapter                                                                    ; alt_em10g32_181                                 ;
;                   |RX_312_TO_156.rx_312_to_156|                                      ; 18.1 (17.5)          ; 30.3 (18.7)                      ; 12.8 (1.5)                                        ; 0.6 (0.3)                        ; 0.0 (0.0)            ; 30 (30)             ; 54 (24)                   ; 0 (0)         ; 1200              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156                                                                                                                       ; alt_em10g32_avalon_dc_fifo                                                                      ; alt_em10g32_181                                 ;
;                      |fifo_mem|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1200              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|fifo_mem                                                                                                              ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                         |altsyncram_gen[0].altsyncram_inst|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1200              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst                                                                            ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                            |altsyncram_ecc_disable.altsyncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1200              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                                ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                               |auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1200              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated                 ; altsyncram_1n42                                                                                 ; alt_em10g32_181                                 ;
;                      |read_crosser|                                                  ; 0.1 (0.0)            ; 6.4 (0.0)                        ; 6.4 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser                                                                                                          ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[0].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[0].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[1].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[1].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; 0.0 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[2].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[2].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[3].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[3].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[4].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[4].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |write_crosser|                                                 ; 0.5 (0.0)            ; 5.2 (0.0)                        ; 5.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser                                                                                                         ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[0].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[0].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.1 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[1].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[1].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; 0.3 (0.0)            ; 1.1 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[2].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[2].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[3].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[3].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; -0.2 (0.0)           ; 0.9 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[4].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; -0.2 (-0.2)          ; 0.9 (0.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[4].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |RX_STATUS_312_TO_156.rx_status_312_to_156|                        ; 18.7 (18.2)          ; 29.8 (19.1)                      ; 12.0 (1.1)                                        ; 0.8 (0.2)                        ; 0.0 (0.0)            ; 35 (35)             ; 54 (24)                   ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156                                                                                                         ; alt_em10g32_avalon_dc_fifo                                                                      ; alt_em10g32_181                                 ;
;                      |fifo_mem|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|fifo_mem                                                                                                ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                         |altsyncram_gen[0].altsyncram_inst|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst                                                              ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                            |altsyncram_ecc_disable.altsyncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                  ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                               |auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated   ; altsyncram_2n42                                                                                 ; alt_em10g32_181                                 ;
;                      |read_crosser|                                                  ; 0.4 (0.0)            ; 4.9 (0.0)                        ; 5.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser                                                                                            ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.2 (0.0)            ; 0.9 (0.0)                        ; 1.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[0].u                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.2 (0.2)            ; 0.9 (0.9)                        ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[0].u|std_sync_no_cut                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[1].u                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[1].u|std_sync_no_cut                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; 0.0 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[2].u                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[2].u|std_sync_no_cut                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; -0.2 (0.0)           ; 0.8 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[3].u                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[3].u|std_sync_no_cut                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.1 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[4].u                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[4].u|std_sync_no_cut                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |write_crosser|                                                 ; 0.1 (0.0)            ; 5.8 (0.0)                        ; 5.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser                                                                                           ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[0].u                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[0].u|std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[1].u                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[1].u|std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[2].u                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[2].u|std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[3].u                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[3].u|std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.1 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[4].u                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[4].u|std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |TX_156_TO_312.tx_156_to_312|                                      ; 34.7 (34.4)          ; 47.6 (35.4)                      ; 13.8 (1.7)                                        ; 1.0 (0.7)                        ; 0.0 (0.0)            ; 54 (54)             ; 61 (31)                   ; 0 (0)         ; 1120              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312                                                                                                                       ; alt_em10g32_avalon_dc_fifo                                                                      ; alt_em10g32_181                                 ;
;                      |fifo_mem|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1120              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|fifo_mem                                                                                                              ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                         |altsyncram_gen[0].altsyncram_inst|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1120              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|fifo_mem|altsyncram_gen[0].altsyncram_inst                                                                            ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                            |altsyncram_ecc_disable.altsyncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1120              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                                ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                               |auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1120              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated                 ; altsyncram_nm42                                                                                 ; alt_em10g32_181                                 ;
;                      |read_crosser|                                                  ; 0.1 (0.0)            ; 6.3 (0.0)                        ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser                                                                                                          ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[0].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[0].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[1].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[1].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[2].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[2].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[3].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[3].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.4 (0.0)            ; 0.9 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[4].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[4].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |write_crosser|                                                 ; 0.3 (0.0)            ; 5.9 (0.0)                        ; 5.9 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser                                                                                                         ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.0 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[0].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[0].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[1].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[1].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; 0.1 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[2].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[2].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[3].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[3].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.1 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[4].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[4].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |adapter|                                                          ; 73.1 (0.0)           ; 128.9 (0.0)                      ; 59.2 (0.0)                                        ; 3.3 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 277 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter                                                                                                                                           ; avalon_st_adapter                                                                               ; alt_em10g32_181                                 ;
;                      |avalon_st_rx|                                                  ; 46.2 (46.2)          ; 77.0 (77.0)                      ; 33.0 (33.0)                                       ; 2.2 (2.2)                        ; 0.0 (0.0)            ; 26 (26)             ; 165 (165)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx                                                                                                                              ; avalon_st_adapter_avalon_st_rx                                                                  ; alt_em10g32_181                                 ;
;                      |avalon_st_tx|                                                  ; 26.9 (26.9)          ; 51.9 (51.9)                      ; 26.2 (26.2)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 112 (112)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_tx                                                                                                                              ; avalon_st_adapter_avalon_st_tx                                                                  ; alt_em10g32_181                                 ;
;                   |tx_156_312_wait_fifo_fill|                                        ; 6.9 (6.9)            ; 6.8 (6.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|tx_156_312_wait_fifo_fill                                                                                                                         ; alt_em10g32_vldpkt_rddly                                                                        ; alt_em10g32_181                                 ;
;                |sync_tx_transfer_control|                                            ; 0.4 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|sync_tx_transfer_control                                                                                                                                                      ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|sync_tx_transfer_control|std_sync_no_cut                                                                                                                                      ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |tx_156_25_rst_n_status_sync|                                         ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|tx_156_25_rst_n_status_sync                                                                                                                                                   ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|tx_156_25_rst_n_status_sync|std_sync_no_cut                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |tx_rst_n_status_sync|                                                ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|tx_rst_n_status_sync                                                                                                                                                          ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|tx_rst_n_status_sync|std_sync_no_cut                                                                                                                                          ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;          |phy|                                                                       ; 662.4 (0.0)          ; 835.2 (0.0)                      ; 217.8 (0.0)                                       ; 45.0 (0.0)                       ; 0.0 (0.0)            ; 797 (0)             ; 1583 (0)                  ; 0 (0)         ; 3488              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy                                                                                                                                                                                             ; alt_usxgmii_phy                                                                                 ; alt_usxgmii_phy                                 ;
;             |alt_mge_phy_0|                                                          ; 662.4 (0.0)          ; 835.2 (0.0)                      ; 217.8 (0.0)                                       ; 45.0 (0.0)                       ; 0.0 (0.0)            ; 797 (0)             ; 1583 (0)                  ; 0 (0)         ; 3488              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0                                                                                                                                                                               ; alt_usxgmii_phy_alt_mge_phy_181_ofhxqti                                                         ; alt_mge_phy_181                                 ;
;                |alt_mge_xcvr_native|                                                 ; 6.9 (0.0)            ; 6.9 (0.0)                        ; 2.4 (0.0)                                         ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native                                                                                                                                                           ; alt_usxgmii_phy_altera_xcvr_native_a10_181_abaevuq                                              ; altera_xcvr_native_a10_181                      ;
;                   |g_xcvr_native_insts[0].twentynm_xcvr_native_inst|                 ; 6.9 (0.0)            ; 6.9 (0.0)                        ; 2.4 (0.0)                                         ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst                                                                                                          ; twentynm_xcvr_native                                                                            ; altera_xcvr_native_a10_181                      ;
;                      |twentynm_xcvr_native_inst|                                     ; 6.9 (0.0)            ; 6.9 (0.0)                        ; 2.4 (0.0)                                         ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                ; twentynm_xcvr_native_rev_20nm1                                                                  ; altera_xcvr_native_a10_181                      ;
;                         |inst_twentynm_pcs|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                              ; twentynm_pcs_rev_20nm1                                                                          ; altera_xcvr_native_a10_181                      ;
;                         |inst_twentynm_pma|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                              ; twentynm_pma_rev_20nm1                                                                          ; altera_xcvr_native_a10_181                      ;
;                         |inst_twentynm_xcvr_avmm|                                    ; 6.9 (6.7)            ; 6.9 (6.2)                        ; 2.4 (1.7)                                         ; 2.4 (2.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                        ; twentynm_xcvr_avmm                                                                              ; altera_xcvr_native_a10_181                      ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                 ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                ; alt_xcvr_resync                                                                                 ; altera_xcvr_native_a10_181                      ;
;                |mge_pcs|                                                             ; 606.4 (0.7)          ; 750.3 (0.5)                      ; 182.1 (0.0)                                       ; 38.2 (0.2)                       ; 0.0 (0.0)            ; 789 (1)             ; 1355 (0)                  ; 0 (0)         ; 3488              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs                                                                                                                                                                       ; alt_mge_phy_pcs                                                                                 ; alt_mge_phy_pcs_181                             ;
;                   |USXGMII_PCS.usxgmii_pcs|                                          ; 586.0 (6.4)          ; 728.8 (6.3)                      ; 171.6 (1.1)                                       ; 28.9 (1.2)                       ; 0.0 (0.0)            ; 775 (9)             ; 1309 (5)                  ; 0 (0)         ; 3488              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs                                                                                                                                               ; alt_mge_phy_usxg32_pcs                                                                          ; alt_mge_phy_pcs_181                             ;
;                      |an|                                                            ; 112.1 (100.5)        ; 125.1 (108.3)                    ; 15.6 (9.6)                                        ; 2.6 (1.8)                        ; 0.0 (0.0)            ; 152 (143)           ; 174 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an                                                                                                                                            ; alt_mge_phy_usxg32_an_top                                                                       ; alt_mge_phy_pcs_181                             ;
;                         |tx_xgmii_clock_crosser|                                     ; 11.6 (11.6)          ; 16.8 (15.3)                      ; 6.0 (4.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 9 (9)               ; 41 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|tx_xgmii_clock_crosser                                                                                                                     ; alt_mge_phy_mbow_clock_crosser                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |sync_transfer_valid|                                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|tx_xgmii_clock_crosser|sync_transfer_valid                                                                                                 ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|tx_xgmii_clock_crosser|sync_transfer_valid|std_sync_no_cut                                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                      |csr|                                                           ; 51.9 (6.5)           ; 79.2 (10.8)                      ; 34.6 (5.0)                                        ; 7.3 (0.6)                        ; 0.0 (0.0)            ; 64 (8)              ; 160 (27)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr                                                                                                                                           ; alt_mge_phy_usxg32_creg_top                                                                     ; alt_mge_phy_pcs_181                             ;
;                         |alt_mge_phy_usxg32_creg_map_inst|                           ; 28.3 (28.3)          ; 30.4 (30.4)                      ; 4.2 (4.2)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 40 (40)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|alt_mge_phy_usxg32_creg_map_inst                                                                                                          ; alt_mge_phy_usxg32_creg_map                                                                     ; alt_mge_phy_pcs_181                             ;
;                         |clock_crosser_rx_clk_csr_dev_ability_speed|                 ; 4.1 (3.5)            ; 5.4 (2.9)                        ; 3.8 (1.3)                                         ; 2.4 (1.8)                        ; 0.0 (0.0)            ; 3 (3)               ; 14 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed                                                                                                ; alt_mge16_pcs_clock_crosser                                                                     ; alt_mge_phy_pcs_181                             ;
;                            |in_to_out_synchronizer|                                  ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|in_to_out_synchronizer                                                                         ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|in_to_out_synchronizer|std_sync_no_cut                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                            |out_to_in_synchronizer|                                  ; 0.3 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|out_to_in_synchronizer                                                                         ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|out_to_in_synchronizer|std_sync_no_cut                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |clock_crosser_rx_clk_csr_usxgmii_an_link_timer|             ; 5.4 (5.1)            ; 9.7 (7.0)                        ; 5.8 (3.2)                                         ; 1.5 (1.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 20 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer                                                                                            ; alt_mge16_pcs_clock_crosser                                                                     ; alt_mge_phy_pcs_181                             ;
;                            |in_to_out_synchronizer|                                  ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|in_to_out_synchronizer                                                                     ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|in_to_out_synchronizer|std_sync_no_cut                                                     ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                            |out_to_in_synchronizer|                                  ; -0.1 (0.0)           ; 1.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|out_to_in_synchronizer                                                                     ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; -0.1 (-0.1)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|out_to_in_synchronizer|std_sync_no_cut                                                     ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|            ; 1.1 (0.9)            ; 3.4 (1.2)                        ; 2.4 (0.3)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr                                                                                           ; alt_mge16_pcs_clock_crosser                                                                     ; alt_mge_phy_pcs_181                             ;
;                            |in_to_out_synchronizer|                                  ; 0.2 (0.0)            ; 1.2 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|in_to_out_synchronizer                                                                    ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|in_to_out_synchronizer|std_sync_no_cut                                                    ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                            |out_to_in_synchronizer|                                  ; 0.1 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|out_to_in_synchronizer                                                                    ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.1 (0.1)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|out_to_in_synchronizer|std_sync_no_cut                                                    ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |clock_crosser_rx_clk_status_partner_ability|                ; 6.5 (6.5)            ; 13.6 (11.3)                      ; 7.6 (5.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 40 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability                                                                                               ; alt_mge16_pcs_clock_crosser                                                                     ; alt_mge_phy_pcs_181                             ;
;                            |in_to_out_synchronizer|                                  ; 0.2 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|in_to_out_synchronizer                                                                        ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|in_to_out_synchronizer|std_sync_no_cut                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                            |out_to_in_synchronizer|                                  ; -0.2 (0.0)           ; 1.3 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|out_to_in_synchronizer                                                                        ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|out_to_in_synchronizer|std_sync_no_cut                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |sync_rx_clk_csr_dev_ability_duplex|                         ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_csr_dev_ability_duplex                                                                                                        ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_csr_dev_ability_duplex|std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |sync_rx_clk_status_dev_ability_ack|                         ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_dev_ability_ack                                                                                                        ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_dev_ability_ack|std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |sync_rx_clk_status_link_status|                             ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_link_status                                                                                                            ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_link_status|std_sync_no_cut                                                                                            ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |sync_rx_clk_status_usxgmii_an_complete|                     ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_usxgmii_an_complete                                                                                                    ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_usxgmii_an_complete|std_sync_no_cut                                                                                    ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                      |csr_an_clock_crosser|                                          ; 7.8 (7.7)            ; 8.8 (7.3)                        ; 2.3 (0.8)                                         ; 1.3 (1.2)                        ; 0.0 (0.0)            ; 11 (11)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr_an_clock_crosser                                                                                                                          ; alt_mge_phy_mbow_clock_crosser                                                                  ; alt_mge_phy_pcs_181                             ;
;                         |sync_transfer_valid|                                        ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr_an_clock_crosser|sync_transfer_valid                                                                                                      ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr_an_clock_crosser|sync_transfer_valid|std_sync_no_cut                                                                                      ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                      |rx|                                                            ; 221.2 (0.0)          ; 279.8 (0.0)                      ; 67.2 (0.0)                                        ; 8.6 (0.0)                        ; 0.0 (0.0)            ; 303 (0)             ; 539 (0)                   ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx                                                                                                                                            ; alt_mge_phy_usxg32_rx_top                                                                       ; alt_mge_phy_pcs_181                             ;
;                         |derep|                                                      ; 27.2 (13.8)          ; 29.7 (16.7)                      ; 3.4 (3.4)                                         ; 0.8 (0.5)                        ; 0.0 (0.0)            ; 30 (9)              ; 52 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|derep                                                                                                                                      ; alt_mge_phy_usxg32_rx_data_derep                                                                ; alt_mge_phy_pcs_181                             ;
;                            |rx_data_derep_cnt|                                       ; 13.3 (13.3)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 21 (21)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|derep|rx_data_derep_cnt                                                                                                                    ; alt_mge_phy_usxg32_incr_cnt                                                                     ; alt_mge_phy_pcs_181                             ;
;                         |rm_fifo|                                                    ; 157.1 (0.0)          ; 200.1 (0.0)                      ; 48.1 (0.0)                                        ; 5.2 (0.0)                        ; 0.0 (0.0)            ; 231 (0)             ; 373 (0)                   ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo                                                                                                                                    ; alt_mge_phy_usxg32_rx_rm_fifo_top                                                               ; alt_mge_phy_pcs_181                             ;
;                            |rx_rm_fifo_cnt|                                          ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_cnt                                                                                                                     ; alt_mge_phy_usxg32_incr_cnt                                                                     ; alt_mge_phy_pcs_181                             ;
;                            |rx_rm_fifo_inst|                                         ; 146.5 (85.5)         ; 189.6 (110.9)                    ; 48.3 (28.3)                                       ; 5.2 (2.9)                        ; 0.0 (0.0)            ; 214 (120)           ; 359 (204)                 ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst                                                                                                                    ; alt_mge_phy_usxg32_rx_rm_fifo                                                                   ; alt_mge_phy_pcs_181                             ;
;                               |alt_mge_phy_usxgmii_1588_latency|                     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|alt_mge_phy_usxgmii_1588_latency                                                                                   ; alt_mge_phy_usxgmii_1588_latency                                                                ; alt_mge_phy_pcs_181                             ;
;                               |async_fifo|                                           ; 53.0 (10.0)          ; 69.8 (18.1)                      ; 19.0 (9.3)                                        ; 2.2 (1.2)                        ; 0.0 (0.0)            ; 78 (13)             ; 137 (41)                  ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo                                                                                                         ; alt_mge_phy_async_fifo_fpga                                                                     ; alt_mge_phy_pcs_181                             ;
;                                  |dcfifo_componenet|                                 ; 43.0 (0.0)           ; 51.7 (0.0)                       ; 9.7 (0.0)                                         ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 96 (0)                    ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet                                                                                       ; dcfifo                                                                                          ; alt_mge_phy_pcs_181                             ;
;                                     |auto_generated|                                 ; 43.0 (12.6)          ; 51.7 (18.0)                      ; 9.7 (5.9)                                         ; 1.0 (0.4)                        ; 0.0 (0.0)            ; 65 (16)             ; 96 (34)                   ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated                                                                        ; dcfifo_ltv1                                                                                     ; alt_mge_phy_pcs_181                             ;
;                                        |fifo_ram|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|fifo_ram                                                               ; altsyncram_gdd1                                                                                 ; altera_work                                     ;
;                                        |rdaclr|                                      ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdaclr                                                                 ; dffpipe_3dc                                                                                     ; altera_work                                     ;
;                                        |rdemp_eq_comp_lsb_mux|                       ; 1.1 (1.1)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdemp_eq_comp_lsb_mux                                                  ; mux_f28                                                                                         ; altera_work                                     ;
;                                        |rdemp_eq_comp_msb_mux|                       ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdemp_eq_comp_msb_mux                                                  ; mux_f28                                                                                         ; altera_work                                     ;
;                                        |rdptr_g1p|                                   ; 4.9 (4.9)            ; 4.9 (4.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdptr_g1p                                                              ; a_graycounter_m57                                                                               ; altera_work                                     ;
;                                        |rdptr_g_gray2bin|                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdptr_g_gray2bin                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                        |rs_brp|                                      ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rs_brp                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                        |rs_bwp|                                      ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rs_bwp                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                        |rs_dgwp|                                     ; 2.6 (0.0)            ; 3.6 (0.0)                        ; 1.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp                                                                ; alt_synch_pipe_tnl                                                                              ; altera_work                                     ;
;                                           |dffpipe9|                                 ; 2.6 (2.6)            ; 3.6 (3.6)                        ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp|dffpipe9                                                       ; dffpipe_ed9                                                                                     ; altera_work                                     ;
;                                        |rs_dgwp_gray2bin|                            ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp_gray2bin                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                        |wraclr|                                      ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wraclr                                                                 ; dffpipe_3dc                                                                                     ; altera_work                                     ;
;                                        |wrfull_eq_comp_lsb|                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_lsb                                                     ; cmpr_566                                                                                        ; altera_work                                     ;
;                                        |wrfull_eq_comp_lsb_mux|                      ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_lsb_mux                                                 ; mux_f28                                                                                         ; altera_work                                     ;
;                                        |wrfull_eq_comp_msb_mux|                      ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_msb_mux                                                 ; mux_f28                                                                                         ; altera_work                                     ;
;                                        |wrptr_g1p|                                   ; 4.8 (4.8)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wrptr_g1p                                                              ; a_graycounter_ijc                                                                               ; altera_work                                     ;
;                                        |wrptr_g_gray2bin|                            ; 1.3 (1.3)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wrptr_g_gray2bin                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                        |ws_brp|                                      ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|ws_brp                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                        |ws_bwp|                                      ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|ws_bwp                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                        |ws_dgrp|                                     ; 1.3 (0.0)            ; 3.0 (0.0)                        ; 1.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp                                                                ; alt_synch_pipe_tnl                                                                              ; altera_work                                     ;
;                                           |dffpipe9|                                 ; 1.3 (1.3)            ; 3.0 (3.0)                        ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp|dffpipe9                                                       ; dffpipe_ed9                                                                                     ; altera_work                                     ;
;                                        |ws_dgrp_gray2bin|                            ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp_gray2bin                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                               |bitsync_block_lock|                                   ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|bitsync_block_lock                                                                                                 ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                                  |std_sync_no_cut|                                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|bitsync_block_lock|std_sync_no_cut                                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |width_adpt_64_to_32|                                        ; 36.9 (36.9)          ; 50.0 (50.0)                      ; 15.7 (15.7)                                       ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 42 (42)             ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|width_adpt_64_to_32                                                                                                                        ; alt_mge_phy_usxg32_rx_64_to_32_wadpt                                                            ; alt_mge_phy_pcs_181                             ;
;                      |tx|                                                            ; 186.7 (0.0)          ; 229.6 (0.0)                      ; 50.8 (0.0)                                        ; 7.9 (0.0)                        ; 0.0 (0.0)            ; 236 (0)             ; 414 (0)                   ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx                                                                                                                                            ; alt_mge_phy_usxg32_tx_top                                                                       ; alt_mge_phy_pcs_181                             ;
;                         |data_mux|                                                   ; 36.5 (36.5)          ; 36.4 (36.4)                      ; 1.1 (1.1)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 35 (35)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|data_mux                                                                                                                                   ; alt_mge_phy_usxg32_tx_data_mux                                                                  ; alt_mge_phy_pcs_181                             ;
;                         |data_rep|                                                   ; 40.2 (40.2)          ; 43.2 (43.2)                      ; 4.9 (4.9)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 45 (45)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|data_rep                                                                                                                                   ; alt_mge_phy_usxg32_tx_data_rep                                                                  ; alt_mge_phy_pcs_181                             ;
;                         |tx_fifo|                                                    ; 75.7 (5.9)           ; 92.1 (7.0)                       ; 19.3 (1.5)                                        ; 3.0 (0.4)                        ; 0.0 (0.0)            ; 91 (8)              ; 194 (8)                   ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo                                                                                                                                    ; alt_mge_phy_usxg32_tx_clockcomp_fifo                                                            ; alt_mge_phy_pcs_181                             ;
;                            |alt_mge_phy_usxgmii_1588_latency|                        ; 8.0 (8.0)            ; 8.3 (8.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|alt_mge_phy_usxgmii_1588_latency                                                                                                   ; alt_mge_phy_usxgmii_1588_latency                                                                ; alt_mge_phy_pcs_181                             ;
;                            |async_fifo|                                              ; 61.8 (20.8)          ; 76.8 (22.2)                      ; 17.5 (2.5)                                        ; 2.6 (1.1)                        ; 0.0 (0.0)            ; 67 (3)              ; 170 (74)                  ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo                                                                                                                         ; alt_mge_phy_async_fifo_fpga                                                                     ; alt_mge_phy_pcs_181                             ;
;                               |dcfifo_componenet|                                    ; 41.0 (0.0)           ; 54.5 (0.0)                       ; 15.0 (0.0)                                        ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet                                                                                                       ; dcfifo                                                                                          ; alt_mge_phy_pcs_181                             ;
;                                  |auto_generated|                                    ; 41.0 (11.6)          ; 54.5 (19.2)                      ; 15.0 (8.0)                                        ; 1.5 (0.4)                        ; 0.0 (0.0)            ; 64 (15)             ; 96 (34)                   ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated                                                                                        ; dcfifo_jtv1                                                                                     ; alt_mge_phy_pcs_181                             ;
;                                     |fifo_ram|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|fifo_ram                                                                               ; altsyncram_edd1                                                                                 ; altera_work                                     ;
;                                     |rdaclr|                                         ; 0.4 (0.4)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdaclr                                                                                 ; dffpipe_3dc                                                                                     ; altera_work                                     ;
;                                     |rdemp_eq_comp_lsb_mux|                          ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdemp_eq_comp_lsb_mux                                                                  ; mux_f28                                                                                         ; altera_work                                     ;
;                                     |rdemp_eq_comp_msb_mux|                          ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdemp_eq_comp_msb_mux                                                                  ; mux_f28                                                                                         ; altera_work                                     ;
;                                     |rdptr_g1p|                                      ; 5.5 (5.5)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdptr_g1p                                                                              ; a_graycounter_m57                                                                               ; altera_work                                     ;
;                                     |rdptr_g_gray2bin|                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdptr_g_gray2bin                                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                     |rs_brp|                                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rs_brp                                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                     |rs_bwp|                                         ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rs_bwp                                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                     |rs_dgwp|                                        ; 0.6 (0.0)            ; 3.5 (0.0)                        ; 3.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp                                                                                ; alt_synch_pipe_tnl                                                                              ; altera_work                                     ;
;                                        |dffpipe9|                                    ; 0.6 (0.6)            ; 3.5 (3.5)                        ; 3.0 (3.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp|dffpipe9                                                                       ; dffpipe_ed9                                                                                     ; altera_work                                     ;
;                                     |rs_dgwp_gray2bin|                               ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp_gray2bin                                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                     |wraclr|                                         ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wraclr                                                                                 ; dffpipe_3dc                                                                                     ; altera_work                                     ;
;                                     |wrfull_eq_comp_lsb|                             ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_lsb                                                                     ; cmpr_566                                                                                        ; altera_work                                     ;
;                                     |wrfull_eq_comp_lsb_mux|                         ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_lsb_mux                                                                 ; mux_f28                                                                                         ; altera_work                                     ;
;                                     |wrfull_eq_comp_msb_mux|                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_msb_mux                                                                 ; mux_f28                                                                                         ; altera_work                                     ;
;                                     |wrptr_g1p|                                      ; 4.9 (4.9)            ; 5.0 (5.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wrptr_g1p                                                                              ; a_graycounter_ijc                                                                               ; altera_work                                     ;
;                                     |wrptr_g_gray2bin|                               ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wrptr_g_gray2bin                                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                     |ws_brp|                                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|ws_brp                                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                     |ws_bwp|                                         ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|ws_bwp                                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                     |ws_dgrp|                                        ; 2.4 (0.0)            ; 4.2 (0.0)                        ; 2.1 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp                                                                                ; alt_synch_pipe_tnl                                                                              ; altera_work                                     ;
;                                        |dffpipe9|                                    ; 2.4 (2.4)            ; 4.2 (4.2)                        ; 2.1 (2.1)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp|dffpipe9                                                                       ; dffpipe_ed9                                                                                     ; altera_work                                     ;
;                                     |ws_dgrp_gray2bin|                               ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp_gray2bin                                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                         |width_adpt_32_to_64|                                        ; 34.3 (34.3)          ; 57.9 (57.9)                      ; 25.4 (25.4)                                       ; 1.8 (1.8)                        ; 0.0 (0.0)            ; 65 (65)             ; 109 (109)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|width_adpt_32_to_64                                                                                                                        ; alt_mge_phy_usxg32_tx_32_to_64_wadpt                                                            ; alt_mge_phy_pcs_181                             ;
;                   |csr|                                                              ; 5.8 (5.8)            ; 6.0 (6.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|csr                                                                                                                                                                   ; alt_mge_phy_pcs_csr_top                                                                         ; alt_mge_phy_pcs_181                             ;
;                   |rst_sync|                                                         ; 13.9 (1.9)           ; 15.0 (1.3)                       ; 10.3 (0.0)                                        ; 9.1 (0.7)                        ; 0.0 (0.0)            ; 5 (5)               ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync                                                                                                                                                              ; alt_mge_phy_pcs_rst_sync                                                                        ; alt_mge_phy_pcs_181                             ;
;                      |rsync__global_reset__csr_clk|                                  ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__csr_clk                                                                                                                                 ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__global_reset__rx_pma_clk|                               ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__rx_pma_clk                                                                                                                              ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__global_reset__rx_xgmii_clk|                             ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__rx_xgmii_clk                                                                                                                            ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__global_reset__tx_pma_clk|                               ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__tx_pma_clk                                                                                                                              ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__global_reset__tx_xgmii_clk|                             ; -0.1 (-0.1)          ; 1.0 (1.0)                        ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__tx_xgmii_clk                                                                                                                            ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__grx_reset__csr_clk|                                     ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__grx_reset__csr_clk                                                                                                                                    ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__gtx_reset__rx_pma_clk|                                  ; 2.0 (2.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__rx_pma_clk                                                                                                                                 ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__gtx_reset__rx_xgmii_clk|                                ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__rx_xgmii_clk                                                                                                                               ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__gtx_reset__tx_pma_clk|                                  ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__tx_pma_clk                                                                                                                                 ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__gtx_reset__tx_xgmii_clk|                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__tx_xgmii_clk                                                                                                                               ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__rx_reset__csr_clk|                                      ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__rx_reset__csr_clk                                                                                                                                     ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__rx_reset__rx_pma_clk|                                   ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__rx_reset__rx_pma_clk                                                                                                                                  ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__rx_reset__rx_xgmii_clk|                                 ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__rx_reset__rx_xgmii_clk                                                                                                                                ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__tx_reset__tx_pma_clk|                                   ; 1.3 (1.3)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__tx_reset__tx_pma_clk                                                                                                                                  ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__tx_reset__tx_xgmii_clk|                                 ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__tx_reset__tx_xgmii_clk                                                                                                                                ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                |xcvr_term|                                                           ; 49.1 (49.1)          ; 78.0 (78.0)                      ; 33.3 (33.3)                                       ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 219 (219)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|xcvr_term                                                                                                                                                                     ; alt_mge16_phy_xcvr_term                                                                         ; alt_mge_phy_xcvr_term_181                       ;
;          |xcvr_reset_ctrl_ch|                                                        ; 51.2 (0.0)           ; 47.2 (0.0)                       ; 0.0 (0.0)                                         ; 4.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch                                                                                                                                                                              ; alt_mge_xcvr_reset_ctrl_channel                                                                 ; alt_mge_xcvr_reset_ctrl_channel                 ;
;             |xcvr_reset_control_0|                                                   ; 51.2 (1.8)           ; 47.2 (1.8)                       ; 0.0 (0.2)                                         ; 4.0 (0.2)                        ; 0.0 (0.0)            ; 89 (4)              ; 78 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0                                                                                                                                                         ; altera_xcvr_reset_control                                                                       ; altera_xcvr_reset_control_181                   ;
;                |g_reset_sync.alt_xcvr_resync_reset|                                  ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_reset_sync.alt_xcvr_resync_reset                                                                                                                      ; alt_xcvr_resync                                                                                 ; altera_xcvr_reset_control_181                   ;
;                |g_rx.g_rx[0].g_rx.counter_rx_analogreset|                            ; 12.6 (12.6)          ; 10.4 (10.4)                      ; 0.0 (0.0)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 21 (21)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                           ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                               ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_rx.g_rx[0].g_rx.counter_rx_ready|                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                                                      ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                ; 1.4 (1.4)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                    ; alt_xcvr_resync                                                                                 ; altera_xcvr_reset_control_181                   ;
;                |g_tx.g_tx[0].g_tx.counter_tx_analogreset|                            ; 10.7 (10.7)          ; 10.7 (10.7)                      ; 0.3 (0.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 21 (21)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_analogreset                                                                                                                ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                           ; 10.3 (10.3)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 20 (20)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                               ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_tx.g_tx[0].g_tx.counter_tx_ready|                                  ; 1.9 (1.9)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                      ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                ; 2.2 (2.2)            ; 2.1 (2.1)                        ; 0.1 (0.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[0].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                    ; alt_xcvr_resync                                                                                 ; altera_xcvr_reset_control_181                   ;
;       |CHANNEL_GEN[1].u_channel|                                                     ; 3309.4 (0.3)         ; 4033.6 (0.3)                     ; 865.4 (0.1)                                       ; 141.2 (0.0)                      ; 0.0 (0.0)            ; 4870 (1)            ; 6640 (0)                  ; 0 (0)         ; 11184             ; 13    ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel                                                                                                                                                                                                 ; alt_mge_channel                                                                                 ; altera_work                                     ;
;          |address_decoder_ch|                                                        ; 58.0 (0.0)           ; 72.3 (0.0)                       ; 16.6 (0.0)                                        ; 2.2 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch                                                                                                                                                                              ; address_decoder_channel                                                                         ; address_decoder_channel                         ;
;             |mac|                                                                    ; 8.6 (0.0)            ; 9.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mac                                                                                                                                                                          ; address_decoder_channel_mac                                                                     ; address_decoder_channel_mac                     ;
;                |mac|                                                                 ; 8.6 (8.6)            ; 9.8 (9.8)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mac|mac                                                                                                                                                                      ; address_decoder_channel_mac_altera_merlin_slave_translator_181_5aswt6a                          ; altera_merlin_slave_translator_181              ;
;             |master|                                                                 ; 11.3 (0.0)           ; 11.5 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|master                                                                                                                                                                       ; address_decoder_channel_master                                                                  ; address_decoder_channel_master                  ;
;                |master|                                                              ; 11.3 (11.3)          ; 11.5 (11.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|master|master                                                                                                                                                                ; address_decoder_channel_master_altera_merlin_master_translator_181_mhudjri                      ; altera_merlin_master_translator_181             ;
;             |mm_interconnect_0|                                                      ; 33.7 (0.0)           ; 34.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 67 (0)              ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0                                                                                                                                                            ; address_decoder_channel_altera_mm_interconnect_181_ua2ricy                                      ; altera_mm_interconnect_181                      ;
;                |cmd_demux|                                                           ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0|cmd_demux                                                                                                                                                  ; address_decoder_channel_altera_merlin_demultiplexer_181_y2e6rja                                 ; altera_merlin_demultiplexer_181                 ;
;                |mac_avalon_universal_slave_0_agent|                                  ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0|mac_avalon_universal_slave_0_agent                                                                                                                         ; address_decoder_channel_altera_merlin_slave_agent_181_a7g37xa                                   ; altera_merlin_slave_agent_181                   ;
;                |mac_avalon_universal_slave_0_agent_rsp_fifo|                         ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0|mac_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                ; address_decoder_channel_altera_avalon_sc_fifo_181_hseo73i                                       ; altera_avalon_sc_fifo_181                       ;
;                |master_avalon_universal_master_0_agent|                              ; 1.3 (1.3)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0|master_avalon_universal_master_0_agent                                                                                                                     ; address_decoder_channel_altera_merlin_master_agent_181_t5eyqrq                                  ; altera_merlin_master_agent_181                  ;
;                |master_avalon_universal_master_0_limiter|                            ; 5.7 (5.7)            ; 6.0 (6.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0|master_avalon_universal_master_0_limiter                                                                                                                   ; address_decoder_channel_altera_merlin_traffic_limiter_181_reppfiq                               ; altera_merlin_traffic_limiter_181               ;
;                |phy_avalon_universal_slave_0_agent_rsp_fifo|                         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0|phy_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                ; address_decoder_channel_altera_avalon_sc_fifo_181_hseo73i                                       ; altera_avalon_sc_fifo_181                       ;
;                |rsp_mux|                                                             ; 11.8 (11.8)          ; 11.4 (11.4)                      ; 0.1 (0.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0|rsp_mux                                                                                                                                                    ; address_decoder_channel_altera_merlin_multiplexer_181_ldjjaaa                                   ; altera_merlin_multiplexer_181                   ;
;                |xcvr_rcfg_avalon_universal_slave_0_agent_rsp_fifo|                   ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|mm_interconnect_0|xcvr_rcfg_avalon_universal_slave_0_agent_rsp_fifo                                                                                                          ; address_decoder_channel_altera_avalon_sc_fifo_181_hseo73i                                       ; altera_avalon_sc_fifo_181                       ;
;             |phy|                                                                    ; 2.1 (0.0)            ; 11.1 (0.0)                       ; 9.4 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|phy                                                                                                                                                                          ; address_decoder_channel_phy                                                                     ; address_decoder_channel_phy                     ;
;                |phy|                                                                 ; 2.1 (2.1)            ; 11.1 (11.1)                      ; 9.4 (9.4)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 1 (1)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|phy|phy                                                                                                                                                                      ; address_decoder_channel_phy_altera_merlin_slave_translator_181_5aswt6a                          ; altera_merlin_slave_translator_181              ;
;             |rst_controller|                                                         ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|rst_controller                                                                                                                                                               ; altera_reset_controller                                                                         ; altera_reset_controller_181                     ;
;                |alt_rst_sync_uq1|                                                    ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|rst_controller|alt_rst_sync_uq1                                                                                                                                              ; altera_reset_synchronizer                                                                       ; altera_reset_controller_181                     ;
;             |xcvr_rcfg|                                                              ; 1.9 (0.0)            ; 4.8 (0.0)                        ; 4.1 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|xcvr_rcfg                                                                                                                                                                    ; address_decoder_channel_xcvr_rcfg                                                               ; address_decoder_channel_xcvr_rcfg               ;
;                |xcvr_rcfg|                                                           ; 1.9 (1.9)            ; 4.8 (4.8)                        ; 4.1 (4.1)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|address_decoder_ch|xcvr_rcfg|xcvr_rcfg                                                                                                                                                          ; address_decoder_channel_xcvr_rcfg_altera_merlin_slave_translator_181_5aswt6a                    ; altera_merlin_slave_translator_181              ;
;          |mac|                                                                       ; 2549.6 (0.0)         ; 3082.6 (0.0)                     ; 629.8 (0.0)                                       ; 96.9 (0.0)                       ; 0.0 (0.0)            ; 3897 (0)            ; 4889 (0)                  ; 0 (0)         ; 7696              ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac                                                                                                                                                                                             ; alt_usxgmii_mac                                                                                 ; alt_usxgmii_mac                                 ;
;             |alt_em10g32_0|                                                          ; 2549.6 (27.8)        ; 3082.6 (26.8)                    ; 629.8 (0.0)                                       ; 96.9 (0.9)                       ; 0.0 (0.0)            ; 3897 (60)           ; 4889 (6)                  ; 0 (0)         ; 7696              ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0                                                                                                                                                                               ; alt_em10g32                                                                                     ; alt_em10g32_181                                 ;
;                |alt_em10g32unit_inst|                                                ; 2355.0 (6.1)         ; 2772.2 (7.0)                     ; 496.8 (2.0)                                       ; 79.6 (1.1)                       ; 0.0 (0.0)            ; 3653 (7)            ; 4301 (12)                 ; 0 (0)         ; 4608              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst                                                                                                                                                          ; alt_em10g32unit                                                                                 ; alt_em10g32_181                                 ;
;                   |creg_top_inst|                                                    ; 874.0 (89.4)         ; 1060.3 (95.0)                    ; 216.8 (6.5)                                       ; 30.5 (0.9)                       ; 0.0 (0.0)            ; 1388 (184)          ; 1792 (136)                ; 0 (0)         ; 4608              ; 4     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst                                                                                                                                            ; alt_em10g32_creg_top                                                                            ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.clock_crosser_rx_stat_csr_to_rx_clk|            ; 6.0 (6.2)            ; 12.2 (9.8)                       ; 8.5 (6.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 5 (5)               ; 28 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_csr_to_rx_clk                                                                                         ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_csr_to_rx_clk|synchronizer_nocut_backward_sync                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_csr_to_rx_clk|synchronizer_nocut_forward_sync                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.clock_crosser_rx_stat_rx_to_csr_clk|            ; 3.7 (4.1)            ; 29.5 (27.1)                      ; 26.0 (23.2)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 6 (6)               ; 74 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_rx_to_csr_clk                                                                                         ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_rx_to_csr_clk|synchronizer_nocut_backward_sync                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_rx_stat_rx_to_csr_clk|synchronizer_nocut_forward_sync                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.clock_crosser_tx_stat_csr_to_tx_clk|            ; 4.7 (4.7)            ; 12.8 (10.6)                      ; 9.5 (7.2)                                         ; 1.4 (1.3)                        ; 0.0 (0.0)            ; 5 (5)               ; 28 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_csr_to_tx_clk                                                                                         ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_csr_to_tx_clk|synchronizer_nocut_backward_sync                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.1 (-0.1)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_csr_to_tx_clk|synchronizer_nocut_forward_sync                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.clock_crosser_tx_stat_tx_to_csr_clk|            ; 3.1 (3.0)            ; 28.8 (26.5)                      ; 26.3 (24.1)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 6 (6)               ; 74 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_tx_to_csr_clk                                                                                         ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_tx_to_csr_clk|synchronizer_nocut_backward_sync                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.clock_crosser_tx_stat_tx_to_csr_clk|synchronizer_nocut_forward_sync                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.rx_stat_mem|                                    ; 256.4 (256.4)        ; 284.7 (284.7)                    ; 32.1 (32.1)                                       ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 422 (422)           ; 484 (484)                 ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem                                                                                                                 ; alt_em10g32_stat_mem                                                                            ; alt_em10g32_181                                 ;
;                         |mem_count|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_count                                                                                                       ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                            |altsyncram_gen[0].altsyncram_inst|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst                                                                     ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                               |altsyncram_ecc_disable.altsyncram_component|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                         ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                                  |auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated          ; altsyncram_5042                                                                                 ; alt_em10g32_181                                 ;
;                         |mem_csr|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_csr                                                                                                         ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                            |altsyncram_gen[0].altsyncram_inst|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst                                                                       ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                               |altsyncram_ecc_disable.altsyncram_component|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                           ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                                  |auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated            ; altsyncram_5042                                                                                 ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.rx_stat_reg|                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_reg                                                                                                                 ; alt_em10g32_stat_reg                                                                            ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.tx_stat_mem|                                    ; 256.7 (256.7)        ; 278.3 (278.3)                    ; 29.0 (29.0)                                       ; 7.3 (7.3)                        ; 0.0 (0.0)            ; 419 (419)           ; 483 (483)                 ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem                                                                                                                 ; alt_em10g32_stat_mem                                                                            ; alt_em10g32_181                                 ;
;                         |mem_count|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_count                                                                                                       ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                            |altsyncram_gen[0].altsyncram_inst|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst                                                                     ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                               |altsyncram_ecc_disable.altsyncram_component|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                         ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                                  |auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated          ; altsyncram_5042                                                                                 ; alt_em10g32_181                                 ;
;                         |mem_csr|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_csr                                                                                                         ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                            |altsyncram_gen[0].altsyncram_inst|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst                                                                       ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                               |altsyncram_ecc_disable.altsyncram_component|          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                           ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                                  |auto_generated|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated            ; altsyncram_5042                                                                                 ; alt_em10g32_181                                 ;
;                      |STAT_TX_RX_CLK.tx_stat_reg|                                    ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_reg                                                                                                                 ; alt_em10g32_stat_reg                                                                            ; alt_em10g32_181                                 ;
;                      |alt_em10g32_creg_map_inst|                                     ; 233.6 (233.6)        ; 273.1 (273.1)                    ; 51.2 (51.2)                                       ; 11.7 (11.7)                      ; 0.0 (0.0)            ; 314 (314)           ; 387 (387)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|alt_em10g32_creg_map_inst                                                                                                                  ; alt_em10g32_creg_map                                                                            ; alt_em10g32_181                                 ;
;                      |clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_errcnt|               ; 3.9 (3.7)            ; 6.2 (3.9)                        ; 2.5 (0.3)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_errcnt                                                                                            ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_errcnt|synchronizer_nocut_backward_sync                                                           ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.1 (-0.1)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_errcnt|synchronizer_nocut_forward_sync                                                            ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_etherstatsdropevents| ; 3.0 (2.8)            ; 5.3 (3.1)                        ; 2.6 (0.4)                                         ; 0.2 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_etherstatsdropevents                                                                              ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.3 (0.3)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_etherstatsdropevents|synchronizer_nocut_backward_sync                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.1 (-0.1)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_rx_clk_pulse_rx_pkt_ovrflw_etherstatsdropevents|synchronizer_nocut_forward_sync                                              ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl|                ; 3.0 (2.8)            ; 6.0 (4.1)                        ; 3.5 (1.6)                                         ; 0.5 (0.3)                        ; 0.0 (0.0)            ; 5 (5)               ; 14 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl                                                                                             ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.1 (0.1)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl|synchronizer_nocut_backward_sync                                                            ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl|synchronizer_nocut_forward_sync                                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl_clr|            ; 2.3 (2.7)            ; 5.1 (2.8)                        ; 2.8 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl_clr                                                                                         ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; -0.3 (-0.3)          ; 1.1 (1.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl_clr|synchronizer_nocut_backward_sync                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_csr_tx_pause_xonxoff_ctrl_clr|synchronizer_nocut_forward_sync                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |clock_crosser_tx_clk_pulse_tx_udf_errcnt|                      ; 2.0 (1.6)            ; 3.7 (1.6)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 10 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_pulse_tx_udf_errcnt                                                                                                   ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_backward_sync|                           ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_pulse_tx_udf_errcnt|synchronizer_nocut_backward_sync                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |synchronizer_nocut_forward_sync|                            ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|clock_crosser_tx_clk_pulse_tx_udf_errcnt|synchronizer_nocut_forward_sync                                                                   ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_csr_clk_csr_rx_data_path_reset|                           ; 0.3 (0.0)            ; 1.7 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_csr_rx_data_path_reset                                                                                                        ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.3 (0.3)            ; 1.7 (1.7)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_csr_rx_data_path_reset|std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_csr_clk_csr_tx_data_path_reset|                           ; 0.3 (0.0)            ; 1.7 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_csr_tx_data_path_reset                                                                                                        ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.3 (0.3)            ; 1.7 (1.7)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_csr_tx_data_path_reset|std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_csr_clk_status_rx_busy|                                   ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_rx_busy                                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_rx_busy|std_sync_no_cut                                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_csr_clk_status_rx_rst_sts|                                ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_rx_rst_sts                                                                                                             ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_rx_rst_sts|std_sync_no_cut                                                                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_csr_clk_status_tx_rst_sts|                                ; 0.2 (0.0)            ; 1.7 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_tx_rst_sts                                                                                                             ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.2 (0.2)            ; 1.7 (1.7)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_csr_clk_status_tx_rst_sts|std_sync_no_cut                                                                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_rx_clk_csr_rx_crc_chk|                                    ; 0.4 (0.0)            ; 2.0 (0.0)                        ; 1.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_csr_rx_crc_chk                                                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.4 (0.4)            ; 2.0 (2.0)                        ; 1.7 (1.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_csr_rx_crc_chk|std_sync_no_cut                                                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_rx_clk_csr_rx_tsfr_en_n|                                  ; 0.3 (0.0)            ; 1.8 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_csr_rx_tsfr_en_n                                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.3 (0.3)            ; 1.8 (1.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_csr_rx_tsfr_en_n|std_sync_no_cut                                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_rx_clk_status_rx_tsfr_sts|                                ; 0.5 (0.0)            ; 1.5 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_status_rx_tsfr_sts                                                                                                             ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_rx_clk_status_rx_tsfr_sts|std_sync_no_cut                                                                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_tx_clk_csr_tx_tsfr_en_n|                                  ; 0.9 (0.0)            ; 2.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_csr_tx_tsfr_en_n                                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.9 (0.9)            ; 2.0 (2.0)                        ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_csr_tx_tsfr_en_n|std_sync_no_cut                                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_tx_clk_status_tx_busy|                                    ; 1.0 (0.0)            ; 1.3 (0.0)                        ; 1.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_status_tx_busy                                                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_status_tx_busy|std_sync_no_cut                                                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync_tx_clk_status_tx_datafrm_tsfr_en_sts|                     ; 0.2 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_status_tx_datafrm_tsfr_en_sts                                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.2 (0.2)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|sync_tx_clk_status_tx_datafrm_tsfr_en_sts|std_sync_no_cut                                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |rx_path.rx_top_inst|                                              ; 463.6 (2.1)          ; 587.9 (2.5)                      ; 138.9 (0.5)                                       ; 14.6 (0.1)                       ; 0.0 (0.0)            ; 769 (3)             ; 905 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst                                                                                                                                      ; alt_em10g32_rx_top                                                                              ; alt_em10g32_181                                 ;
;                      |crc32_inst|                                                    ; 119.0 (67.3)         ; 129.9 (78.1)                     ; 11.7 (11.3)                                       ; 0.7 (0.6)                        ; 0.0 (0.0)            ; 211 (93)            ; 182 (182)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst                                                                                                                           ; alt_em10g32_crc32                                                                               ; alt_em10g32_181                                 ;
;                         |gf_mult32_32|                                               ; 31.6 (31.6)          ; 31.4 (31.4)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 74 (74)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst|gf_mult32_32                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                         |gf_mult32_64|                                               ; 19.9 (19.9)          ; 20.4 (20.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|crc32_inst|gf_mult32_64                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                      |frm_control_inst|                                              ; 59.2 (0.0)           ; 129.0 (0.0)                      ; 74.2 (0.0)                                        ; 4.3 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 268 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst                                                                                                                     ; alt_em10g32_rx_frm_control                                                                      ; alt_em10g32_181                                 ;
;                         |filter_crcpad_rem_inst|                                     ; 54.7 (40.9)          ; 123.8 (40.2)                     ; 73.4 (0.3)                                        ; 4.3 (1.1)                        ; 0.0 (0.0)            ; 86 (72)             ; 265 (36)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst                                                                                              ; alt_em10g32_rx_fctl_filter_crcpad_rem                                                           ; alt_em10g32_181                                 ;
;                            |frm_pipeline_1|                                          ; 1.3 (1.3)            ; 11.1 (11.1)                      ; 9.9 (9.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_1                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                            |frm_pipeline_2|                                          ; 2.7 (2.7)            ; 11.9 (11.9)                      ; 9.5 (9.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_2                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                            |frm_pipeline_3|                                          ; 2.7 (2.7)            ; 17.2 (17.2)                      ; 14.8 (14.8)                                       ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_3                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                            |frm_pipeline_4|                                          ; 2.7 (2.7)            ; 15.2 (15.2)                      ; 13.4 (13.4)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 3 (3)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_4                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                            |frm_pipeline_5|                                          ; 2.0 (2.0)            ; 14.3 (14.3)                      ; 13.3 (13.3)                                       ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_5                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                            |frm_pipeline_6|                                          ; 2.4 (2.4)            ; 13.9 (13.9)                      ; 12.1 (12.1)                                       ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 2 (2)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|filter_crcpad_rem_inst|frm_pipeline_6                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                         |overflow_inst|                                              ; 4.5 (4.5)            ; 5.3 (5.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_control_inst|overflow_inst                                                                                                       ; alt_em10g32_rx_fctl_overflow                                                                    ; alt_em10g32_181                                 ;
;                      |frm_decoder_inst|                                              ; 206.8 (206.8)        ; 223.0 (223.0)                    ; 22.1 (22.1)                                       ; 5.9 (5.9)                        ; 0.0 (0.0)            ; 329 (329)           ; 224 (224)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|frm_decoder_inst                                                                                                                     ; alt_em10g32_frm_decoder                                                                         ; alt_em10g32_181                                 ;
;                      |rs_layer|                                                      ; 72.0 (-0.3)          ; 94.8 (1.1)                       ; 25.8 (1.3)                                        ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 124 (0)             ; 199 (3)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer                                                                                                                             ; alt_em10g32_rx_rs_layer                                                                         ; alt_em10g32_181                                 ;
;                         |i_rx_rs_xgmii|                                              ; 72.2 (72.2)          ; 93.7 (93.7)                      ; 24.5 (24.5)                                       ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 124 (124)           ; 196 (196)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|rs_layer|i_rx_rs_xgmii                                                                                                               ; alt_em10g32_rx_rs_xgmii                                                                         ; alt_em10g32_181                                 ;
;                      |status_aligner_inst|                                           ; 4.4 (4.4)            ; 8.7 (8.7)                        ; 4.7 (4.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 6 (6)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path.rx_top_inst|status_aligner_inst                                                                                                                  ; alt_em10g32_rx_status_aligner                                                                   ; alt_em10g32_181                                 ;
;                   |rx_path_to_tx_path.clock_crosser_link_fault|                      ; 2.6 (2.3)            ; 5.7 (3.7)                        ; 3.5 (1.7)                                         ; 0.4 (0.3)                        ; 0.0 (0.0)            ; 4 (4)               ; 14 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_link_fault                                                                                                              ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                      |synchronizer_nocut_backward_sync|                              ; 0.2 (0.2)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_link_fault|synchronizer_nocut_backward_sync                                                                             ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |synchronizer_nocut_forward_sync|                               ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_link_fault|synchronizer_nocut_forward_sync                                                                              ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |rx_path_to_tx_path.clock_crosser_pause_quanta|                    ; 3.7 (3.7)            ; 15.8 (13.6)                      ; 13.5 (11.2)                                       ; 1.5 (1.3)                        ; 0.0 (0.0)            ; 6 (6)               ; 42 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta                                                                                                            ; alt_em10g32_clock_crosser                                                                       ; alt_em10g32_181                                 ;
;                      |synchronizer_nocut_backward_sync|                              ; 0.1 (0.1)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|synchronizer_nocut_backward_sync                                                                           ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |synchronizer_nocut_forward_sync|                               ; -0.1 (-0.1)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|rx_path_to_tx_path.clock_crosser_pause_quanta|synchronizer_nocut_forward_sync                                                                            ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |speed_sel_3bits_sync_tx|                                          ; 0.4 (0.0)            ; 4.5 (0.0)                        ; 4.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx                                                                                                                                  ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                      |sync[0].u|                                                     ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[0].u                                                                                                                        ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[0].u|std_sync_no_cut                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync[1].u|                                                     ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[1].u                                                                                                                        ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[1].u|std_sync_no_cut                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |sync[2].u|                                                     ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[2].u                                                                                                                        ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                         |std_sync_no_cut|                                            ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|speed_sel_3bits_sync_tx|sync[2].u|std_sync_no_cut                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |tx_path.tx_top_inst|                                              ; 1004.7 (0.6)         ; 1091.0 (0.6)                     ; 117.6 (0.0)                                       ; 31.3 (0.0)                       ; 0.0 (0.0)            ; 1479 (0)            ; 1527 (2)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst                                                                                                                                      ; alt_em10g32_tx_top                                                                              ; alt_em10g32_181                                 ;
;                      |crc32_inst|                                                    ; 233.6 (131.0)        ; 239.3 (136.0)                    ; 10.3 (8.4)                                        ; 4.6 (3.4)                        ; 0.0 (0.0)            ; 393 (168)           ; 231 (231)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst                                                                                                                           ; alt_em10g32_crc32                                                                               ; alt_em10g32_181                                 ;
;                         |gf_mult32_24|                                               ; 23.5 (23.5)          ; 24.1 (24.1)                      ; 1.2 (1.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 58 (58)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|gf_mult32_24                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                         |gf_mult32_32|                                               ; 27.5 (27.5)          ; 27.5 (27.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|gf_mult32_32                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                         |gf_mult32_64|                                               ; 28.4 (28.4)          ; 29.9 (29.9)                      ; 1.8 (1.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 63 (63)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|gf_mult32_64                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                         |gf_mult32_8|                                                ; 10.9 (10.9)          ; 11.5 (11.5)                      ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|gf_mult32_8                                                                                                               ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                         |gf_mult32_m8|                                               ; 10.4 (10.4)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|crc32_inst|gf_mult32_m8                                                                                                              ; alt_em10g32_crc32_gf_mult32_kc                                                                  ; alt_em10g32_181                                 ;
;                      |data_frm_gen_inst|                                             ; 82.8 (33.3)          ; 83.6 (32.1)                      ; 3.0 (0.6)                                         ; 2.2 (1.8)                        ; 0.0 (0.0)            ; 96 (69)             ; 135 (20)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst                                                                                                                    ; alt_em10g32_tx_data_frm_gen                                                                     ; alt_em10g32_181                                 ;
;                         |data_st_pl_inst|                                            ; 28.1 (28.1)          ; 29.2 (29.2)                      ; 1.4 (1.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 3 (3)               ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|data_st_pl_inst                                                                                                    ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                         |tx_srcaddr_inserter|                                        ; 21.4 (7.7)           ; 22.3 (7.7)                       ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 24 (22)             ; 41 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|tx_srcaddr_inserter                                                                                                ; alt_em10g32_tx_srcaddr_inserter                                                                 ; alt_em10g32_181                                 ;
;                            |pream_st_pl_inst|                                        ; 13.8 (13.8)          ; 14.7 (14.7)                      ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|data_frm_gen_inst|tx_srcaddr_inserter|pream_st_pl_inst                                                                               ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                      |frm_dec_pl_inst|                                               ; 7.4 (7.4)            ; 15.1 (15.1)                      ; 8.8 (8.8)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 40 (40)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_dec_pl_inst                                                                                                                      ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                      |frm_decoder_inst|                                              ; 112.5 (112.5)        ; 120.6 (120.6)                    ; 12.3 (12.3)                                       ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 181 (181)           ; 149 (149)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_decoder_inst                                                                                                                     ; alt_em10g32_frm_decoder                                                                         ; alt_em10g32_181                                 ;
;                      |frm_muxer_inst|                                                ; 44.5 (10.2)          ; 44.8 (10.7)                      ; 1.2 (0.8)                                         ; 1.0 (0.3)                        ; 0.0 (0.0)            ; 44 (38)             ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_muxer_inst                                                                                                                       ; alt_em10g32_tx_frm_muxer                                                                        ; alt_em10g32_181                                 ;
;                         |arbiter_inst|                                               ; 1.8 (1.8)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_muxer_inst|arbiter_inst                                                                                                          ; alt_em10g32_tx_frm_arbiter                                                                      ; alt_em10g32_181                                 ;
;                         |st_pl_inst|                                                 ; 32.2 (32.2)          ; 32.4 (32.4)                      ; 0.8 (0.8)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 3 (3)               ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|frm_muxer_inst|st_pl_inst                                                                                                            ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                      |pause_frm_gen_inst|                                            ; 64.3 (24.6)          ; 65.7 (25.9)                      ; 3.2 (2.2)                                         ; 1.8 (0.8)                        ; 0.0 (0.0)            ; 114 (60)            ; 94 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst                                                                                                                   ; alt_em10g32_tx_pause_frm_gen                                                                    ; alt_em10g32_181                                 ;
;                         |csr_pause_req_inst|                                         ; 4.1 (4.1)            ; 4.1 (4.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|csr_pause_req_inst                                                                                                ; alt_em10g32_tx_pause_req                                                                        ; alt_em10g32_181                                 ;
;                         |pause_st_pl_inst|                                           ; 10.6 (10.6)          ; 11.0 (11.0)                      ; 0.8 (0.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 4 (4)               ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|pause_st_pl_inst                                                                                                  ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                         |st_pause_req_inst|                                          ; 24.8 (24.8)          ; 24.7 (24.7)                      ; 0.4 (0.4)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 43 (43)             ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|pause_frm_gen_inst|st_pause_req_inst                                                                                                 ; alt_em10g32_tx_pause_req                                                                        ; alt_em10g32_181                                 ;
;                      |rs_layer_inst|                                                 ; 254.2 (4.8)          ; 276.1 (4.4)                      ; 30.8 (0.0)                                        ; 8.9 (0.4)                        ; 0.0 (0.0)            ; 282 (9)             ; 312 (6)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst                                                                                                                        ; alt_em10g32_tx_rs_layer                                                                         ; alt_em10g32_181                                 ;
;                         |xgmii_rs_layer|                                             ; 249.3 (202.4)        ; 271.7 (198.0)                    ; 30.8 (1.5)                                        ; 8.5 (5.9)                        ; 0.0 (0.0)            ; 273 (264)           ; 306 (152)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer                                                                                                         ; alt_em10g32_tx_rs_xgmii_layer                                                                   ; alt_em10g32_181                                 ;
;                            |buffer_inst|                                             ; 46.9 (1.9)           ; 73.7 (1.8)                       ; 29.3 (0.0)                                        ; 2.5 (0.1)                        ; 0.0 (0.0)            ; 9 (3)               ; 154 (2)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst                                                                                             ; alt_em10g32_rr_buffer                                                                           ; alt_em10g32_181                                 ;
;                               |clock_crosser_gen[0].pream_st_pl_inst|                ; 23.3 (23.3)          ; 35.2 (35.2)                      ; 13.8 (13.8)                                       ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[0].pream_st_pl_inst                                                       ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                               |clock_crosser_gen[1].pream_st_pl_inst|                ; 21.5 (21.5)          ; 36.7 (36.7)                      ; 15.7 (15.7)                                       ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|rs_layer_inst|xgmii_rs_layer|buffer_inst|clock_crosser_gen[1].pream_st_pl_inst                                                       ; alt_em10g32_pipeline_base                                                                       ; alt_em10g32_181                                 ;
;                      |stat_err_aligner_inst|                                         ; 0.9 (0.9)            ; 1.9 (1.9)                        ; 1.1 (1.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|stat_err_aligner_inst                                                                                                                ; alt_em10g32_tx_err_aligner                                                                      ; alt_em10g32_181                                 ;
;                      |tx_flow_control_inst|                                          ; 203.8 (35.8)         ; 243.4 (33.7)                     ; 46.9 (0.0)                                        ; 7.3 (2.2)                        ; 0.0 (0.0)            ; 367 (62)            ; 476 (36)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst                                                                                                                 ; alt_em10g32_tx_flow_control                                                                     ; alt_em10g32_181                                 ;
;                         |pausebeat_convertion|                                       ; 167.4 (60.6)         ; 209.7 (58.3)                     ; 47.5 (0.0)                                        ; 5.1 (2.3)                        ; 0.0 (0.0)            ; 305 (124)           ; 440 (35)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion                                                                                            ; alt_em10g32_tx_pause_beat_conversion                                                            ; alt_em10g32_181                                 ;
;                            |LPM_MULT.mutiplyer000|                                   ; 5.2 (0.0)            ; 12.7 (0.0)                       ; 8.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000                                                                      ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 4.4 (4.4)            ; 4.3 (4.3)                        ; 0.1 (0.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|external_latency_ffs                                                 ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 0.8 (0.9)            ; 8.4 (4.3)                        ; 7.9 (3.5)                                         ; 0.3 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core                                                            ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; -0.1 (0.0)           ; 4.1 (0.0)                        ; 4.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core|padder                                                     ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; -1.0 (0.0)           ; 1.9 (0.0)                        ; 3.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core|padder|adder[0]                                            ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; -1.0 (-1.0)          ; 1.9 (1.9)                        ; 3.1 (3.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core|padder|adder[0]|auto_generated                             ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 0.9 (0.0)            ; 2.1 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core|padder|adder[1]                                            ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 0.9 (0.9)            ; 2.1 (2.1)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|LPM_MULT.mutiplyer000|mult_core|padder|adder[1]|auto_generated                             ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                            |mutiplyer001|                                            ; 25.6 (0.0)           ; 30.2 (0.0)                       ; 5.2 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 45 (0)              ; 73 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001                                                                               ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|external_latency_ffs                                                          ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 20.3 (8.6)           ; 25.0 (11.7)                      ; 5.2 (3.4)                                         ; 0.6 (0.4)                        ; 0.0 (0.0)            ; 45 (16)             ; 52 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core                                                                     ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; 11.7 (0.0)           ; 13.3 (0.0)                       ; 1.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder                                                              ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; 4.7 (0.0)            ; 4.8 (0.0)                        ; 0.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|adder[0]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 4.7 (4.7)            ; 4.8 (4.8)                        ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|adder[0]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 3.5 (0.0)            ; 5.0 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|adder[1]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 3.5 (3.5)            ; 5.0 (5.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|adder[1]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |sub_par_add|                                    ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|sub_par_add                                                  ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                        |adder[0]|                                    ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|sub_par_add|adder[0]                                         ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                           |auto_generated|                           ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer001|mult_core|padder|sub_par_add|adder[0]|auto_generated                          ; add_sub_7s9                                                                                     ; alt_em10g32_181                                 ;
;                            |mutiplyer010|                                            ; 31.9 (0.0)           ; 36.9 (0.0)                       ; 5.2 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 87 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010                                                                               ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 5.6 (5.6)            ; 5.6 (5.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|external_latency_ffs                                                          ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 26.1 (12.0)          ; 31.3 (15.7)                      ; 5.4 (3.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 59 (24)             ; 64 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core                                                                     ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; 14.1 (0.0)           ; 15.5 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder                                                              ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; 5.1 (0.0)            ; 5.9 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|adder[0]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 5.1 (5.1)            ; 5.9 (5.9)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|adder[0]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 5.0 (0.0)            ; 5.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|adder[1]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 5.0 (5.0)            ; 5.8 (5.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|adder[1]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |sub_par_add|                                    ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|sub_par_add                                                  ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                        |adder[0]|                                    ; 3.8 (0.0)            ; 3.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|sub_par_add|adder[0]                                         ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                           |auto_generated|                           ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer010|mult_core|padder|sub_par_add|adder[0]|auto_generated                          ; add_sub_7s9                                                                                     ; alt_em10g32_181                                 ;
;                            |mutiplyer011|                                            ; 41.2 (0.0)           ; 45.5 (0.0)                       ; 5.2 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 77 (0)              ; 101 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011                                                                               ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 6.2 (6.2)            ; 6.2 (6.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|external_latency_ffs                                                          ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 34.9 (18.8)          ; 39.3 (20.9)                      ; 5.2 (2.9)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 77 (36)             ; 76 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core                                                                     ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; 16.1 (0.0)           ; 18.4 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder                                                              ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; 5.5 (0.0)            ; 6.8 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|adder[0]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 5.5 (5.5)            ; 6.8 (6.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|adder[0]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 6.1 (0.0)            ; 7.0 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|adder[1]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 6.1 (6.1)            ; 7.0 (7.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|adder[1]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |sub_par_add|                                    ; 4.5 (0.0)            ; 4.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|sub_par_add                                                  ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                        |adder[0]|                                    ; 4.5 (0.0)            ; 4.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|sub_par_add|adder[0]                                         ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                           |auto_generated|                           ; 4.5 (4.5)            ; 4.6 (4.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer011|mult_core|padder|sub_par_add|adder[0]|auto_generated                          ; add_sub_7s9                                                                                     ; alt_em10g32_181                                 ;
;                            |mutiplyer100|                                            ; 1.4 (0.0)            ; 13.2 (0.0)                       ; 12.4 (0.0)                                        ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100                                                                               ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; 0.6 (0.6)            ; 4.2 (4.2)                        ; 3.8 (3.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|external_latency_ffs                                                          ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 0.7 (0.6)            ; 9.0 (4.7)                        ; 8.7 (4.3)                                         ; 0.4 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core                                                                     ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; 0.1 (0.0)            ; 4.4 (0.0)                        ; 4.4 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core|padder                                                              ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; 0.1 (0.0)            ; 2.2 (0.0)                        ; 2.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core|padder|adder[0]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 0.1 (0.1)            ; 2.2 (2.2)                        ; 2.3 (2.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core|padder|adder[0]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 0.0 (0.0)            ; 2.2 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core|padder|adder[1]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 0.0 (0.0)            ; 2.2 (2.2)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer100|mult_core|padder|adder[1]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                            |mutiplyer101|                                            ; 0.4 (0.0)            ; 12.9 (0.0)                       ; 12.6 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101                                                                               ; lpm_mult                                                                                        ; alt_em10g32_181                                 ;
;                               |external_latency_ffs|                                 ; -1.0 (-1.0)          ; 4.0 (4.0)                        ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|external_latency_ffs                                                          ; altshift                                                                                        ; alt_em10g32_181                                 ;
;                               |mult_core|                                            ; 1.4 (0.9)            ; 8.9 (4.8)                        ; 7.6 (3.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core                                                                     ; multcore                                                                                        ; alt_em10g32_181                                 ;
;                                  |padder|                                            ; 0.5 (0.0)            ; 4.1 (0.0)                        ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core|padder                                                              ; mpar_add                                                                                        ; alt_em10g32_181                                 ;
;                                     |adder[0]|                                       ; -0.5 (0.0)           ; 2.2 (0.0)                        ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core|padder|adder[0]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; -0.5 (-0.5)          ; 2.2 (2.2)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core|padder|adder[0]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                                     |adder[1]|                                       ; 1.0 (0.0)            ; 1.9 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core|padder|adder[1]                                                     ; lpm_add_sub                                                                                     ; alt_em10g32_181                                 ;
;                                        |auto_generated|                              ; 1.0 (1.0)            ; 1.9 (1.9)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|tx_path.tx_top_inst|tx_flow_control_inst|pausebeat_convertion|mutiplyer101|mult_core|padder|adder[1]|auto_generated                                      ; add_sub_ira                                                                                     ; alt_em10g32_181                                 ;
;                |clk_rst_inst|                                                        ; 16.2 (1.6)           ; 37.0 (3.4)                       ; 28.8 (2.0)                                        ; 8.1 (0.2)                        ; 0.0 (0.0)            ; 15 (3)              ; 109 (10)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst                                                                                                                                                                  ; alt_em10g32_clk_rst                                                                             ; alt_em10g32_181                                 ;
;                   |csr_reset_synchronizer_inst|                                      ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_reset_synchronizer_inst                                                                                                                                      ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_rst_rx_clk_reset_sync|                                        ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rst_rx_clk_reset_sync                                                                                                                                        ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_rst_tx_clk_reset_sync|                                        ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.8 (1.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rst_tx_clk_reset_sync                                                                                                                                        ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_rx_cc_in_reset_sync|                                          ; 0.4 (0.4)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rx_cc_in_reset_sync                                                                                                                                          ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_rx_cc_out_reset_sync|                                         ; -0.3 (-0.3)          ; 1.4 (1.4)                        ; 1.8 (1.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_rx_cc_out_reset_sync                                                                                                                                         ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_tx_cc_in_reset_sync|                                          ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_tx_cc_in_reset_sync                                                                                                                                          ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |csr_tx_cc_out_reset_sync|                                         ; 0.4 (0.4)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_tx_cc_out_reset_sync                                                                                                                                         ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_156_25_rst_sync_block.rx_156_25_reset_synchronizer_inst|       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_156_25_rst_sync_block.rx_156_25_reset_synchronizer_inst                                                                                                       ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_csr_cc_in_reset_sync|                                          ; 0.4 (0.4)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_csr_cc_in_reset_sync                                                                                                                                          ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_csr_cc_out_reset_sync|                                         ; -0.1 (-0.1)          ; 1.3 (1.3)                        ; 1.4 (1.4)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_csr_cc_out_reset_sync                                                                                                                                         ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_reset_count_inst|                                              ; 3.3 (3.2)            ; 7.0 (5.5)                        ; 4.0 (2.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_reset_count_inst                                                                                                                                              ; alt_em10g32_rst_cnt                                                                             ; alt_em10g32_181                                 ;
;                      |reset_synchronizer_inst|                                       ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_reset_count_inst|reset_synchronizer_inst                                                                                                                      ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_tx_cc_in_reset_sync|                                           ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_tx_cc_in_reset_sync                                                                                                                                           ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |rx_tx_cc_out_reset_sync|                                          ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|rx_tx_cc_out_reset_sync                                                                                                                                          ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |tx_156_25_rst_sync_block.tx_156_25_reset_synchronizer_inst|       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_156_25_rst_sync_block.tx_156_25_reset_synchronizer_inst                                                                                                       ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |tx_csr_cc_in_reset_sync|                                          ; -0.3 (-0.3)          ; 1.5 (1.5)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_csr_cc_in_reset_sync                                                                                                                                          ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |tx_csr_cc_out_reset_sync|                                         ; -0.1 (-0.1)          ; 1.4 (1.4)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_csr_cc_out_reset_sync                                                                                                                                         ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                   |tx_reset_count_inst|                                              ; 6.1 (4.6)            ; 5.2 (3.7)                        ; 2.2 (0.7)                                         ; 3.1 (1.6)                        ; 0.0 (0.0)            ; 6 (6)               ; 12 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_reset_count_inst                                                                                                                                              ; alt_em10g32_rst_cnt                                                                             ; alt_em10g32_181                                 ;
;                      |reset_synchronizer_inst|                                       ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|tx_reset_count_inst|reset_synchronizer_inst                                                                                                                      ; alt_em10g32_reset_synchronizer                                                                  ; alt_em10g32_181                                 ;
;                |gmii_rx_rst_n_status_sync|                                           ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|gmii_rx_rst_n_status_sync                                                                                                                                                     ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|gmii_rx_rst_n_status_sync|std_sync_no_cut                                                                                                                                     ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |gmii_tx_rst_n_status_sync|                                           ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|gmii_tx_rst_n_status_sync                                                                                                                                                     ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|gmii_tx_rst_n_status_sync|std_sync_no_cut                                                                                                                                     ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |rx_156_25_rst_n_status_sync|                                         ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|rx_156_25_rst_n_status_sync                                                                                                                                                   ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|rx_156_25_rst_n_status_sync|std_sync_no_cut                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |rx_rst_n_status_sync|                                                ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|rx_rst_n_status_sync                                                                                                                                                          ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|rx_rst_n_status_sync|std_sync_no_cut                                                                                                                                          ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |speed_sel_2bits_sync|                                                ; 0.0 (0.0)            ; 1.8 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|speed_sel_2bits_sync                                                                                                                                                          ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                   |sync[0].u|                                                        ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|speed_sel_2bits_sync|sync[0].u                                                                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                      |std_sync_no_cut|                                               ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|speed_sel_2bits_sync|sync[0].u|std_sync_no_cut                                                                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |sync[1].u|                                                        ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|speed_sel_2bits_sync|sync[1].u                                                                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                      |std_sync_no_cut|                                               ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|speed_sel_2bits_sync|sync[1].u|std_sync_no_cut                                                                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |st_adpt.avalon_st_adpt_inst|                                         ; 148.5 (2.3)          ; 238.8 (1.5)                      ; 98.5 (1.2)                                        ; 8.2 (2.0)                        ; 0.0 (0.0)            ; 167 (1)             ; 455 (2)                   ; 0 (0)         ; 3088              ; 6     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst                                                                                                                                                   ; altera_eth_avalon_st_adapter                                                                    ; alt_em10g32_181                                 ;
;                   |RX_312_TO_156.rx_312_to_156|                                      ; 18.4 (18.2)          ; 31.6 (19.5)                      ; 13.8 (1.5)                                        ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 30 (30)             ; 54 (24)                   ; 0 (0)         ; 1200              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156                                                                                                                       ; alt_em10g32_avalon_dc_fifo                                                                      ; alt_em10g32_181                                 ;
;                      |fifo_mem|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1200              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|fifo_mem                                                                                                              ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                         |altsyncram_gen[0].altsyncram_inst|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1200              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst                                                                            ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                            |altsyncram_ecc_disable.altsyncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1200              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                                ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                               |auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1200              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated                 ; altsyncram_1n42                                                                                 ; alt_em10g32_181                                 ;
;                      |read_crosser|                                                  ; 0.1 (0.0)            ; 5.2 (0.0)                        ; 5.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser                                                                                                          ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.1 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[0].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[0].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.0 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[1].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[1].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[2].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[2].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[3].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[3].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[4].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|read_crosser|sync[4].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |write_crosser|                                                 ; 0.0 (0.0)            ; 6.9 (0.0)                        ; 7.1 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser                                                                                                         ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[0].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[0].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.1 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[1].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[1].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; -0.1 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[2].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; -0.1 (-0.1)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[2].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; -0.3 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[3].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; -0.3 (-0.3)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[3].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.3 (0.0)            ; 1.3 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[4].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|write_crosser|sync[4].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |RX_STATUS_312_TO_156.rx_status_312_to_156|                        ; 18.3 (17.8)          ; 31.7 (20.3)                      ; 13.8 (2.7)                                        ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 35 (35)             ; 54 (24)                   ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156                                                                                                         ; alt_em10g32_avalon_dc_fifo                                                                      ; alt_em10g32_181                                 ;
;                      |fifo_mem|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|fifo_mem                                                                                                ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                         |altsyncram_gen[0].altsyncram_inst|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst                                                              ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                            |altsyncram_ecc_disable.altsyncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                  ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                               |auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 768               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated   ; altsyncram_2n42                                                                                 ; alt_em10g32_181                                 ;
;                      |read_crosser|                                                  ; 0.0 (0.0)            ; 6.2 (0.0)                        ; 6.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser                                                                                            ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[0].u                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[0].u|std_sync_no_cut                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.0 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[1].u                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[1].u|std_sync_no_cut                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[2].u                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[2].u|std_sync_no_cut                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[3].u                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[3].u|std_sync_no_cut                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.0 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[4].u                                                                                  ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|read_crosser|sync[4].u|std_sync_no_cut                                                                  ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |write_crosser|                                                 ; 0.5 (0.0)            ; 5.2 (0.0)                        ; 5.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser                                                                                           ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.1 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[0].u                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[0].u|std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.1 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[1].u                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[1].u|std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; 0.1 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[2].u                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[2].u|std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[3].u                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[3].u|std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.3 (0.0)            ; 0.9 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[4].u                                                                                 ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|write_crosser|sync[4].u|std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |TX_156_TO_312.tx_156_to_312|                                      ; 30.5 (29.3)          ; 40.3 (28.1)                      ; 11.4 (0.0)                                        ; 1.7 (1.3)                        ; 0.0 (0.0)            ; 48 (48)             ; 61 (31)                   ; 0 (0)         ; 1120              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312                                                                                                                       ; alt_em10g32_avalon_dc_fifo                                                                      ; alt_em10g32_181                                 ;
;                      |fifo_mem|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1120              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|fifo_mem                                                                                                              ; alt_em10g32_altsyncram_bundle                                                                   ; alt_em10g32_181                                 ;
;                         |altsyncram_gen[0].altsyncram_inst|                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1120              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|fifo_mem|altsyncram_gen[0].altsyncram_inst                                                                            ; alt_em10g32_altsyncram                                                                          ; alt_em10g32_181                                 ;
;                            |altsyncram_ecc_disable.altsyncram_component|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1120              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component                                ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                               |auto_generated|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1120              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated                 ; altsyncram_nm42                                                                                 ; alt_em10g32_181                                 ;
;                      |read_crosser|                                                  ; 0.0 (0.0)            ; 6.9 (0.0)                        ; 6.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser                                                                                                          ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[0].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[0].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.0 (0.0)            ; 1.1 (0.0)                        ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[1].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.1 (1.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[1].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[2].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[2].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[3].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[3].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[4].u                                                                                                ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|read_crosser|sync[4].u|std_sync_no_cut                                                                                ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                      |write_crosser|                                                 ; 0.2 (0.0)            ; 5.3 (0.0)                        ; 5.4 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser                                                                                                         ; alt_em10g32_dcfifo_synchronizer_bundle                                                          ; alt_em10g32_181                                 ;
;                         |sync[0].u|                                                  ; 0.1 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[0].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[0].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[1].u|                                                  ; 0.1 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[1].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[1].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[2].u|                                                  ; 0.1 (0.0)            ; 0.9 (0.0)                        ; 0.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[2].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[2].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[3].u|                                                  ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[3].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[3].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                         |sync[4].u|                                                  ; 0.1 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[4].u                                                                                               ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|write_crosser|sync[4].u|std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                   |adapter|                                                          ; 73.3 (0.0)           ; 127.1 (0.0)                      ; 57.3 (0.0)                                        ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 42 (0)              ; 277 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter                                                                                                                                           ; avalon_st_adapter                                                                               ; alt_em10g32_181                                 ;
;                      |avalon_st_rx|                                                  ; 46.4 (46.4)          ; 77.9 (77.9)                      ; 34.3 (34.3)                                       ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 26 (26)             ; 165 (165)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_rx                                                                                                                              ; avalon_st_adapter_avalon_st_rx                                                                  ; alt_em10g32_181                                 ;
;                      |avalon_st_tx|                                                  ; 26.9 (26.9)          ; 49.2 (49.2)                      ; 23.1 (23.1)                                       ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 16 (16)             ; 112 (112)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|adapter|avalon_st_tx                                                                                                                              ; avalon_st_adapter_avalon_st_tx                                                                  ; alt_em10g32_181                                 ;
;                   |tx_156_312_wait_fifo_fill|                                        ; 5.7 (5.7)            ; 6.7 (6.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|tx_156_312_wait_fifo_fill                                                                                                                         ; alt_em10g32_vldpkt_rddly                                                                        ; alt_em10g32_181                                 ;
;                |sync_tx_transfer_control|                                            ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|sync_tx_transfer_control                                                                                                                                                      ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|sync_tx_transfer_control|std_sync_no_cut                                                                                                                                      ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |tx_156_25_rst_n_status_sync|                                         ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|tx_156_25_rst_n_status_sync                                                                                                                                                   ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|tx_156_25_rst_n_status_sync|std_sync_no_cut                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;                |tx_rst_n_status_sync|                                                ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|tx_rst_n_status_sync                                                                                                                                                          ; alt_em10g32_std_synchronizer                                                                    ; alt_em10g32_181                                 ;
;                   |std_sync_no_cut|                                                  ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|tx_rst_n_status_sync|std_sync_no_cut                                                                                                                                          ; altera_std_synchronizer_nocut                                                                   ; alt_em10g32_181                                 ;
;          |phy|                                                                       ; 650.0 (0.0)          ; 828.4 (0.0)                      ; 217.0 (0.0)                                       ; 38.6 (0.0)                       ; 0.0 (0.0)            ; 797 (0)             ; 1583 (0)                  ; 0 (0)         ; 3488              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy                                                                                                                                                                                             ; alt_usxgmii_phy                                                                                 ; alt_usxgmii_phy                                 ;
;             |alt_mge_phy_0|                                                          ; 650.0 (0.0)          ; 828.4 (0.0)                      ; 217.0 (0.0)                                       ; 38.6 (0.0)                       ; 0.0 (0.0)            ; 797 (0)             ; 1583 (0)                  ; 0 (0)         ; 3488              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0                                                                                                                                                                               ; alt_usxgmii_phy_alt_mge_phy_181_ofhxqti                                                         ; alt_mge_phy_181                                 ;
;                |alt_mge_xcvr_native|                                                 ; 5.8 (0.0)            ; 6.3 (0.0)                        ; 1.7 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native                                                                                                                                                           ; alt_usxgmii_phy_altera_xcvr_native_a10_181_abaevuq                                              ; altera_xcvr_native_a10_181                      ;
;                   |g_xcvr_native_insts[0].twentynm_xcvr_native_inst|                 ; 5.8 (0.0)            ; 6.3 (0.0)                        ; 1.7 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst                                                                                                          ; twentynm_xcvr_native                                                                            ; altera_xcvr_native_a10_181                      ;
;                      |twentynm_xcvr_native_inst|                                     ; 5.8 (0.0)            ; 6.3 (0.0)                        ; 1.7 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst                                                                                ; twentynm_xcvr_native_rev_20nm1                                                                  ; altera_xcvr_native_a10_181                      ;
;                         |inst_twentynm_pcs|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs                                                              ; twentynm_pcs_rev_20nm1                                                                          ; altera_xcvr_native_a10_181                      ;
;                         |inst_twentynm_pma|                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma                                                              ; twentynm_pma_rev_20nm1                                                                          ; altera_xcvr_native_a10_181                      ;
;                         |inst_twentynm_xcvr_avmm|                                    ; 5.8 (5.7)            ; 6.3 (5.8)                        ; 1.7 (1.2)                                         ; 1.2 (1.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm                                                        ; twentynm_xcvr_avmm                                                                              ; altera_xcvr_native_a10_181                      ;
;                            |avmm_atom_insts[0].avmm_reset_sync_inst|                 ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|alt_mge_xcvr_native|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst                ; alt_xcvr_resync                                                                                 ; altera_xcvr_native_a10_181                      ;
;                |mge_pcs|                                                             ; 595.8 (0.3)          ; 741.8 (0.3)                      ; 179.8 (0.0)                                       ; 33.8 (0.0)                       ; 0.0 (0.0)            ; 790 (1)             ; 1355 (0)                  ; 0 (0)         ; 3488              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs                                                                                                                                                                       ; alt_mge_phy_pcs                                                                                 ; alt_mge_phy_pcs_181                             ;
;                   |USXGMII_PCS.usxgmii_pcs|                                          ; 575.7 (6.0)          ; 723.7 (5.7)                      ; 173.5 (0.4)                                       ; 25.5 (0.8)                       ; 0.0 (0.0)            ; 779 (9)             ; 1309 (5)                  ; 0 (0)         ; 3488              ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs                                                                                                                                               ; alt_mge_phy_usxg32_pcs                                                                          ; alt_mge_phy_pcs_181                             ;
;                      |an|                                                            ; 109.2 (100.6)        ; 123.4 (104.9)                    ; 20.0 (7.6)                                        ; 5.7 (3.2)                        ; 0.0 (0.0)            ; 152 (143)           ; 174 (133)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an                                                                                                                                            ; alt_mge_phy_usxg32_an_top                                                                       ; alt_mge_phy_pcs_181                             ;
;                         |tx_xgmii_clock_crosser|                                     ; 8.6 (8.5)            ; 18.5 (17.3)                      ; 12.4 (11.2)                                       ; 2.5 (2.4)                        ; 0.0 (0.0)            ; 9 (9)               ; 41 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|tx_xgmii_clock_crosser                                                                                                                     ; alt_mge_phy_mbow_clock_crosser                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |sync_transfer_valid|                                     ; 0.1 (0.0)            ; 1.2 (0.0)                        ; 1.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|tx_xgmii_clock_crosser|sync_transfer_valid                                                                                                 ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.1 (0.1)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|an|tx_xgmii_clock_crosser|sync_transfer_valid|std_sync_no_cut                                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                      |csr|                                                           ; 54.2 (6.2)           ; 87.3 (10.2)                      ; 41.7 (5.3)                                        ; 8.5 (1.3)                        ; 0.0 (0.0)            ; 66 (8)              ; 160 (27)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr                                                                                                                                           ; alt_mge_phy_usxg32_creg_top                                                                     ; alt_mge_phy_pcs_181                             ;
;                         |alt_mge_phy_usxg32_creg_map_inst|                           ; 24.1 (24.1)          ; 28.7 (28.7)                      ; 6.1 (6.1)                                         ; 1.6 (1.6)                        ; 0.0 (0.0)            ; 34 (34)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|alt_mge_phy_usxg32_creg_map_inst                                                                                                          ; alt_mge_phy_usxg32_creg_map                                                                     ; alt_mge_phy_pcs_181                             ;
;                         |clock_crosser_rx_clk_csr_dev_ability_speed|                 ; 4.3 (3.8)            ; 5.7 (3.0)                        ; 4.2 (1.3)                                         ; 2.8 (2.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 14 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed                                                                                                ; alt_mge16_pcs_clock_crosser                                                                     ; alt_mge_phy_pcs_181                             ;
;                            |in_to_out_synchronizer|                                  ; 0.3 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|in_to_out_synchronizer                                                                         ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|in_to_out_synchronizer|std_sync_no_cut                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                            |out_to_in_synchronizer|                                  ; 0.2 (0.0)            ; 1.2 (0.0)                        ; 1.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|out_to_in_synchronizer                                                                         ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.3 (1.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_dev_ability_speed|out_to_in_synchronizer|std_sync_no_cut                                                         ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |clock_crosser_rx_clk_csr_usxgmii_an_link_timer|             ; 4.6 (4.6)            ; 9.9 (7.1)                        ; 6.1 (3.1)                                         ; 0.7 (0.6)                        ; 0.0 (0.0)            ; 8 (8)               ; 20 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer                                                                                            ; alt_mge16_pcs_clock_crosser                                                                     ; alt_mge_phy_pcs_181                             ;
;                            |in_to_out_synchronizer|                                  ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|in_to_out_synchronizer                                                                     ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|in_to_out_synchronizer|std_sync_no_cut                                                     ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                            |out_to_in_synchronizer|                                  ; -0.1 (0.0)           ; 1.3 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|out_to_in_synchronizer                                                                     ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; -0.1 (-0.1)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_link_timer|out_to_in_synchronizer|std_sync_no_cut                                                     ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|            ; 1.2 (1.2)            ; 4.2 (1.2)                        ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr                                                                                           ; alt_mge16_pcs_clock_crosser                                                                     ; alt_mge_phy_pcs_181                             ;
;                            |in_to_out_synchronizer|                                  ; 0.2 (0.0)            ; 1.5 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|in_to_out_synchronizer                                                                    ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.2 (0.2)            ; 1.5 (1.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|in_to_out_synchronizer|std_sync_no_cut                                                    ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                            |out_to_in_synchronizer|                                  ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|out_to_in_synchronizer                                                                    ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_csr_usxgmii_an_restart_clr|out_to_in_synchronizer|std_sync_no_cut                                                    ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |clock_crosser_rx_clk_status_partner_ability|                ; 13.8 (13.8)          ; 22.7 (20.6)                      ; 10.9 (8.8)                                        ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 40 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability                                                                                               ; alt_mge16_pcs_clock_crosser                                                                     ; alt_mge_phy_pcs_181                             ;
;                            |in_to_out_synchronizer|                                  ; 0.0 (0.0)            ; 1.3 (0.0)                        ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|in_to_out_synchronizer                                                                        ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|in_to_out_synchronizer|std_sync_no_cut                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                            |out_to_in_synchronizer|                                  ; 0.0 (0.0)            ; 0.8 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|out_to_in_synchronizer                                                                        ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                               |std_sync_no_cut|                                      ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|clock_crosser_rx_clk_status_partner_ability|out_to_in_synchronizer|std_sync_no_cut                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |sync_rx_clk_csr_dev_ability_duplex|                         ; -0.2 (0.0)           ; 1.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_csr_dev_ability_duplex                                                                                                        ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |std_sync_no_cut|                                         ; -0.2 (-0.2)          ; 1.5 (1.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_csr_dev_ability_duplex|std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |sync_rx_clk_status_dev_ability_ack|                         ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_dev_ability_ack                                                                                                        ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_dev_ability_ack|std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |sync_rx_clk_status_link_status|                             ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_link_status                                                                                                            ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_link_status|std_sync_no_cut                                                                                            ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |sync_rx_clk_status_usxgmii_an_complete|                     ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_usxgmii_an_complete                                                                                                    ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr|sync_rx_clk_status_usxgmii_an_complete|std_sync_no_cut                                                                                    ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                      |csr_an_clock_crosser|                                          ; 7.6 (7.6)            ; 9.3 (7.8)                        ; 3.5 (2.0)                                         ; 1.8 (1.7)                        ; 0.0 (0.0)            ; 11 (11)             ; 17 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr_an_clock_crosser                                                                                                                          ; alt_mge_phy_mbow_clock_crosser                                                                  ; alt_mge_phy_pcs_181                             ;
;                         |sync_transfer_valid|                                        ; 0.1 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr_an_clock_crosser|sync_transfer_valid                                                                                                      ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                            |std_sync_no_cut|                                         ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|csr_an_clock_crosser|sync_transfer_valid|std_sync_no_cut                                                                                      ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                      |rx|                                                            ; 217.4 (0.0)          ; 270.0 (0.0)                      ; 56.7 (0.0)                                        ; 4.1 (0.0)                        ; 0.0 (0.0)            ; 305 (0)             ; 539 (0)                   ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx                                                                                                                                            ; alt_mge_phy_usxg32_rx_top                                                                       ; alt_mge_phy_pcs_181                             ;
;                         |derep|                                                      ; 26.5 (13.5)          ; 30.7 (18.7)                      ; 4.6 (5.3)                                         ; 0.4 (0.1)                        ; 0.0 (0.0)            ; 30 (9)              ; 52 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|derep                                                                                                                                      ; alt_mge_phy_usxg32_rx_data_derep                                                                ; alt_mge_phy_pcs_181                             ;
;                            |rx_data_derep_cnt|                                       ; 12.2 (12.2)          ; 11.9 (11.9)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 21 (21)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|derep|rx_data_derep_cnt                                                                                                                    ; alt_mge_phy_usxg32_incr_cnt                                                                     ; alt_mge_phy_pcs_181                             ;
;                         |rm_fifo|                                                    ; 151.8 (0.0)          ; 196.3 (0.0)                      ; 47.4 (0.0)                                        ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 232 (0)             ; 373 (0)                   ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo                                                                                                                                    ; alt_mge_phy_usxg32_rx_rm_fifo_top                                                               ; alt_mge_phy_pcs_181                             ;
;                            |rx_rm_fifo_cnt|                                          ; 10.0 (10.0)          ; 10.5 (10.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_cnt                                                                                                                     ; alt_mge_phy_usxg32_incr_cnt                                                                     ; alt_mge_phy_pcs_181                             ;
;                            |rx_rm_fifo_inst|                                         ; 141.8 (81.4)         ; 185.8 (104.3)                    ; 46.9 (23.9)                                       ; 2.9 (1.0)                        ; 0.0 (0.0)            ; 215 (121)           ; 359 (204)                 ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst                                                                                                                    ; alt_mge_phy_usxg32_rx_rm_fifo                                                                   ; alt_mge_phy_pcs_181                             ;
;                               |alt_mge_phy_usxgmii_1588_latency|                     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|alt_mge_phy_usxgmii_1588_latency                                                                                   ; alt_mge_phy_usxgmii_1588_latency                                                                ; alt_mge_phy_pcs_181                             ;
;                               |async_fifo|                                           ; 52.4 (8.8)           ; 72.5 (16.5)                      ; 22.0 (8.0)                                        ; 1.9 (0.3)                        ; 0.0 (0.0)            ; 78 (13)             ; 137 (41)                  ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo                                                                                                         ; alt_mge_phy_async_fifo_fpga                                                                     ; alt_mge_phy_pcs_181                             ;
;                                  |dcfifo_componenet|                                 ; 43.6 (0.0)           ; 56.0 (0.0)                       ; 14.0 (0.0)                                        ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 65 (0)              ; 96 (0)                    ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet                                                                                       ; dcfifo                                                                                          ; alt_mge_phy_pcs_181                             ;
;                                     |auto_generated|                                 ; 43.6 (14.0)          ; 56.0 (19.3)                      ; 14.0 (6.3)                                        ; 1.6 (1.0)                        ; 0.0 (0.0)            ; 65 (16)             ; 96 (34)                   ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated                                                                        ; dcfifo_ltv1                                                                                     ; alt_mge_phy_pcs_181                             ;
;                                        |fifo_ram|                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1184              ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|fifo_ram                                                               ; altsyncram_gdd1                                                                                 ; altera_work                                     ;
;                                        |rdaclr|                                      ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdaclr                                                                 ; dffpipe_3dc                                                                                     ; altera_work                                     ;
;                                        |rdemp_eq_comp_lsb_mux|                       ; 1.2 (1.2)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdemp_eq_comp_lsb_mux                                                  ; mux_f28                                                                                         ; altera_work                                     ;
;                                        |rdemp_eq_comp_msb_mux|                       ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdemp_eq_comp_msb_mux                                                  ; mux_f28                                                                                         ; altera_work                                     ;
;                                        |rdptr_g1p|                                   ; 5.1 (5.1)            ; 5.1 (5.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdptr_g1p                                                              ; a_graycounter_m57                                                                               ; altera_work                                     ;
;                                        |rdptr_g_gray2bin|                            ; 1.3 (1.3)            ; 1.8 (1.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rdptr_g_gray2bin                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                        |rs_brp|                                      ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rs_brp                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                        |rs_bwp|                                      ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rs_bwp                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                        |rs_dgwp|                                     ; 1.6 (0.0)            ; 3.6 (0.0)                        ; 2.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp                                                                ; alt_synch_pipe_tnl                                                                              ; altera_work                                     ;
;                                           |dffpipe9|                                 ; 1.6 (1.6)            ; 3.6 (3.6)                        ; 2.1 (2.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp|dffpipe9                                                       ; dffpipe_ed9                                                                                     ; altera_work                                     ;
;                                        |rs_dgwp_gray2bin|                            ; 1.3 (1.3)            ; 1.4 (1.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp_gray2bin                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                        |wraclr|                                      ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wraclr                                                                 ; dffpipe_3dc                                                                                     ; altera_work                                     ;
;                                        |wrfull_eq_comp_lsb|                          ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_lsb                                                     ; cmpr_566                                                                                        ; altera_work                                     ;
;                                        |wrfull_eq_comp_lsb_mux|                      ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_lsb_mux                                                 ; mux_f28                                                                                         ; altera_work                                     ;
;                                        |wrfull_eq_comp_msb_mux|                      ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_msb_mux                                                 ; mux_f28                                                                                         ; altera_work                                     ;
;                                        |wrptr_g1p|                                   ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wrptr_g1p                                                              ; a_graycounter_ijc                                                                               ; altera_work                                     ;
;                                        |wrptr_g_gray2bin|                            ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|wrptr_g_gray2bin                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                        |ws_brp|                                      ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|ws_brp                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                        |ws_bwp|                                      ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|ws_bwp                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                        |ws_dgrp|                                     ; 0.6 (0.0)            ; 3.6 (0.0)                        ; 3.1 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp                                                                ; alt_synch_pipe_tnl                                                                              ; altera_work                                     ;
;                                           |dffpipe9|                                 ; 0.6 (0.6)            ; 3.6 (3.6)                        ; 3.1 (3.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp|dffpipe9                                                       ; dffpipe_ed9                                                                                     ; altera_work                                     ;
;                                        |ws_dgrp_gray2bin|                            ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp_gray2bin                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                               |bitsync_block_lock|                                   ; 0.0 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|bitsync_block_lock                                                                                                 ; alt_mge16_pcs_std_synchronizer                                                                  ; alt_mge_phy_pcs_181                             ;
;                                  |std_sync_no_cut|                                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|bitsync_block_lock|std_sync_no_cut                                                                                 ; altera_std_synchronizer_nocut                                                                   ; alt_mge_phy_pcs_181                             ;
;                         |width_adpt_64_to_32|                                        ; 39.1 (39.1)          ; 43.0 (43.0)                      ; 4.8 (4.8)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 43 (43)             ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|width_adpt_64_to_32                                                                                                                        ; alt_mge_phy_usxg32_rx_64_to_32_wadpt                                                            ; alt_mge_phy_pcs_181                             ;
;                      |tx|                                                            ; 181.3 (0.0)          ; 227.9 (0.0)                      ; 51.2 (0.0)                                        ; 4.6 (0.0)                        ; 0.0 (0.0)            ; 236 (0)             ; 414 (0)                   ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx                                                                                                                                            ; alt_mge_phy_usxg32_tx_top                                                                       ; alt_mge_phy_pcs_181                             ;
;                         |data_mux|                                                   ; 34.3 (34.3)          ; 34.4 (34.4)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 37 (37)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|data_mux                                                                                                                                   ; alt_mge_phy_usxg32_tx_data_mux                                                                  ; alt_mge_phy_pcs_181                             ;
;                         |data_rep|                                                   ; 38.4 (38.4)          ; 44.9 (44.9)                      ; 6.8 (6.8)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 45 (45)             ; 74 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|data_rep                                                                                                                                   ; alt_mge_phy_usxg32_tx_data_rep                                                                  ; alt_mge_phy_pcs_181                             ;
;                         |tx_fifo|                                                    ; 73.4 (6.6)           ; 89.8 (7.5)                       ; 18.1 (1.5)                                        ; 1.7 (0.6)                        ; 0.0 (0.0)            ; 91 (8)              ; 194 (8)                   ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo                                                                                                                                    ; alt_mge_phy_usxg32_tx_clockcomp_fifo                                                            ; alt_mge_phy_pcs_181                             ;
;                            |alt_mge_phy_usxgmii_1588_latency|                        ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|alt_mge_phy_usxgmii_1588_latency                                                                                                   ; alt_mge_phy_usxgmii_1588_latency                                                                ; alt_mge_phy_pcs_181                             ;
;                            |async_fifo|                                              ; 58.9 (18.9)          ; 74.3 (22.5)                      ; 16.6 (3.8)                                        ; 1.1 (0.2)                        ; 0.0 (0.0)            ; 67 (3)              ; 170 (74)                  ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo                                                                                                                         ; alt_mge_phy_async_fifo_fpga                                                                     ; alt_mge_phy_pcs_181                             ;
;                               |dcfifo_componenet|                                    ; 39.9 (0.0)           ; 51.8 (0.0)                       ; 12.8 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet                                                                                                       ; dcfifo                                                                                          ; alt_mge_phy_pcs_181                             ;
;                                  |auto_generated|                                    ; 39.9 (10.4)          ; 51.8 (16.1)                      ; 12.8 (5.9)                                        ; 0.9 (0.2)                        ; 0.0 (0.0)            ; 64 (15)             ; 96 (34)                   ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated                                                                                        ; dcfifo_jtv1                                                                                     ; alt_mge_phy_pcs_181                             ;
;                                     |fifo_ram|                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2304              ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|fifo_ram                                                                               ; altsyncram_edd1                                                                                 ; altera_work                                     ;
;                                     |rdaclr|                                         ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdaclr                                                                                 ; dffpipe_3dc                                                                                     ; altera_work                                     ;
;                                     |rdemp_eq_comp_lsb_mux|                          ; 1.0 (1.0)            ; 1.4 (1.4)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdemp_eq_comp_lsb_mux                                                                  ; mux_f28                                                                                         ; altera_work                                     ;
;                                     |rdemp_eq_comp_msb_mux|                          ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdemp_eq_comp_msb_mux                                                                  ; mux_f28                                                                                         ; altera_work                                     ;
;                                     |rdptr_g1p|                                      ; 5.9 (5.9)            ; 5.9 (5.9)                        ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdptr_g1p                                                                              ; a_graycounter_m57                                                                               ; altera_work                                     ;
;                                     |rdptr_g_gray2bin|                               ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rdptr_g_gray2bin                                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                     |rs_brp|                                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rs_brp                                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                     |rs_bwp|                                         ; 1.1 (1.1)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rs_bwp                                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                     |rs_dgwp|                                        ; 1.0 (0.0)            ; 4.1 (0.0)                        ; 3.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp                                                                                ; alt_synch_pipe_tnl                                                                              ; altera_work                                     ;
;                                        |dffpipe9|                                    ; 1.0 (1.0)            ; 4.1 (4.1)                        ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp|dffpipe9                                                                       ; dffpipe_ed9                                                                                     ; altera_work                                     ;
;                                     |rs_dgwp_gray2bin|                               ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|rs_dgwp_gray2bin                                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                     |wraclr|                                         ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wraclr                                                                                 ; dffpipe_3dc                                                                                     ; altera_work                                     ;
;                                     |wrfull_eq_comp_lsb_mux|                         ; 1.0 (1.0)            ; 1.1 (1.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_lsb_mux                                                                 ; mux_f28                                                                                         ; altera_work                                     ;
;                                     |wrfull_eq_comp_msb_mux|                         ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wrfull_eq_comp_msb_mux                                                                 ; mux_f28                                                                                         ; altera_work                                     ;
;                                     |wrptr_g1p|                                      ; 5.6 (5.6)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 8 (8)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wrptr_g1p                                                                              ; a_graycounter_ijc                                                                               ; altera_work                                     ;
;                                     |wrptr_g_gray2bin|                               ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|wrptr_g_gray2bin                                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                                     |ws_brp|                                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|ws_brp                                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                     |ws_bwp|                                         ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|ws_bwp                                                                                 ; dffpipe_dd9                                                                                     ; altera_work                                     ;
;                                     |ws_dgrp|                                        ; 2.1 (0.0)            ; 3.3 (0.0)                        ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp                                                                                ; alt_synch_pipe_tnl                                                                              ; altera_work                                     ;
;                                        |dffpipe9|                                    ; 2.1 (2.1)            ; 3.3 (3.3)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp|dffpipe9                                                                       ; dffpipe_ed9                                                                                     ; altera_work                                     ;
;                                     |ws_dgrp_gray2bin|                               ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|ws_dgrp_gray2bin                                                                       ; a_gray2bin_ut6                                                                                  ; altera_work                                     ;
;                         |width_adpt_32_to_64|                                        ; 35.2 (35.2)          ; 58.7 (58.7)                      ; 26.1 (26.1)                                       ; 2.5 (2.5)                        ; 0.0 (0.0)            ; 65 (65)             ; 109 (109)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|width_adpt_32_to_64                                                                                                                        ; alt_mge_phy_usxg32_tx_32_to_64_wadpt                                                            ; alt_mge_phy_pcs_181                             ;
;                   |csr|                                                              ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|csr                                                                                                                                                                   ; alt_mge_phy_pcs_csr_top                                                                         ; alt_mge_phy_pcs_181                             ;
;                   |rst_sync|                                                         ; 16.6 (2.0)           ; 14.8 (1.3)                       ; 6.3 (0.0)                                         ; 8.2 (0.8)                        ; 0.0 (0.0)            ; 5 (5)               ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync                                                                                                                                                              ; alt_mge_phy_pcs_rst_sync                                                                        ; alt_mge_phy_pcs_181                             ;
;                      |rsync__global_reset__csr_clk|                                  ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__csr_clk                                                                                                                                 ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__global_reset__rx_pma_clk|                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__rx_pma_clk                                                                                                                              ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__global_reset__rx_xgmii_clk|                             ; 1.3 (1.3)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__rx_xgmii_clk                                                                                                                            ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__global_reset__tx_pma_clk|                               ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__tx_pma_clk                                                                                                                              ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__global_reset__tx_xgmii_clk|                             ; 1.3 (1.3)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__global_reset__tx_xgmii_clk                                                                                                                            ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__grx_reset__csr_clk|                                     ; 1.5 (1.5)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__grx_reset__csr_clk                                                                                                                                    ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__gtx_reset__rx_pma_clk|                                  ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__rx_pma_clk                                                                                                                                 ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__gtx_reset__rx_xgmii_clk|                                ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__rx_xgmii_clk                                                                                                                               ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__gtx_reset__tx_pma_clk|                                  ; 1.3 (1.3)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__tx_pma_clk                                                                                                                                 ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__gtx_reset__tx_xgmii_clk|                                ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__gtx_reset__tx_xgmii_clk                                                                                                                               ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__rx_reset__csr_clk|                                      ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__rx_reset__csr_clk                                                                                                                                     ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__rx_reset__rx_pma_clk|                                   ; 1.4 (1.4)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__rx_reset__rx_pma_clk                                                                                                                                  ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__rx_reset__rx_xgmii_clk|                                 ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__rx_reset__rx_xgmii_clk                                                                                                                                ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__tx_reset__tx_pma_clk|                                   ; 1.3 (1.3)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__tx_reset__tx_pma_clk                                                                                                                                  ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                      |rsync__tx_reset__tx_xgmii_clk|                                 ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|rst_sync|rsync__tx_reset__tx_xgmii_clk                                                                                                                                ; alt_mge16_pcs_reset_synchronizer                                                                ; alt_mge_phy_pcs_181                             ;
;                |xcvr_term|                                                           ; 48.4 (48.4)          ; 80.3 (80.3)                      ; 35.6 (35.6)                                       ; 3.7 (3.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 219 (219)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|xcvr_term                                                                                                                                                                     ; alt_mge16_phy_xcvr_term                                                                         ; alt_mge_phy_xcvr_term_181                       ;
;          |xcvr_reset_ctrl_ch|                                                        ; 51.5 (0.0)           ; 49.9 (0.0)                       ; 1.9 (0.0)                                         ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch                                                                                                                                                                              ; alt_mge_xcvr_reset_ctrl_channel                                                                 ; alt_mge_xcvr_reset_ctrl_channel                 ;
;             |xcvr_reset_control_0|                                                   ; 51.5 (1.6)           ; 49.9 (1.8)                       ; 1.9 (0.2)                                         ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 89 (4)              ; 78 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0                                                                                                                                                         ; altera_xcvr_reset_control                                                                       ; altera_xcvr_reset_control_181                   ;
;                |g_reset_sync.alt_xcvr_resync_reset|                                  ; 2.0 (2.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_reset_sync.alt_xcvr_resync_reset                                                                                                                      ; alt_xcvr_resync                                                                                 ; altera_xcvr_reset_control_181                   ;
;                |g_rx.g_rx[0].g_rx.counter_rx_analogreset|                            ; 11.9 (11.9)          ; 11.7 (11.7)                      ; 0.5 (0.5)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 21 (21)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_analogreset                                                                                                                ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_rx.g_rx[0].g_rx.counter_rx_digitalreset|                           ; 7.5 (7.5)            ; 7.5 (7.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_digitalreset                                                                                                               ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_rx.g_rx[0].g_rx.counter_rx_ready|                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.counter_rx_ready                                                                                                                      ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_rx.g_rx[0].g_rx.resync_rx_cal_busy|                                ; 1.1 (1.1)            ; 1.7 (1.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_rx.g_rx[0].g_rx.resync_rx_cal_busy                                                                                                                    ; alt_xcvr_resync                                                                                 ; altera_xcvr_reset_control_181                   ;
;                |g_tx.g_tx[0].g_tx.counter_tx_analogreset|                            ; 11.2 (11.2)          ; 10.7 (10.7)                      ; 0.2 (0.2)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 21 (21)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_analogreset                                                                                                                ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_tx.g_tx[0].g_tx.counter_tx_digitalreset|                           ; 11.0 (11.0)          ; 11.0 (11.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_digitalreset                                                                                                               ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_tx.g_tx[0].g_tx.counter_tx_ready|                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.counter_tx_ready                                                                                                                      ; alt_xcvr_reset_counter                                                                          ; altera_xcvr_reset_control_181                   ;
;                |g_tx.g_tx[0].g_tx.resync_tx_cal_busy|                                ; 2.2 (2.2)            ; 2.2 (2.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|CHANNEL_GEN[1].u_channel|xcvr_reset_ctrl_ch|xcvr_reset_control_0|g_tx.g_tx[0].g_tx.resync_tx_cal_busy                                                                                                                    ; alt_xcvr_resync                                                                                 ; altera_xcvr_reset_control_181                   ;
;       |address_decoder_mch|                                                          ; 107.5 (0.0)          ; 116.8 (0.0)                      ; 11.3 (0.0)                                        ; 2.0 (0.0)                        ; 0.0 (0.0)            ; 160 (0)             ; 160 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch                                                                                                                                                                                                      ; address_decoder_multi_channel                                                                   ; address_decoder_multi_channel                   ;
;          |channel_0|                                                                 ; 10.1 (0.0)           ; 10.2 (0.0)                       ; 0.7 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_0                                                                                                                                                                                            ; address_decoder_multi_channel_channel_0                                                         ; address_decoder_multi_channel_channel_0         ;
;             |channel_0|                                                              ; 10.1 (10.1)          ; 10.2 (10.2)                      ; 0.7 (0.7)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_0|channel_0                                                                                                                                                                                  ; address_decoder_multi_channel_channel_0_altera_merlin_slave_translator_181_5aswt6a              ; altera_merlin_slave_translator_181              ;
;          |channel_1|                                                                 ; 10.1 (0.0)           ; 10.3 (0.0)                       ; 0.6 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_1                                                                                                                                                                                            ; address_decoder_multi_channel_channel_1                                                         ; address_decoder_multi_channel_channel_1         ;
;             |channel_1|                                                              ; 10.1 (10.1)          ; 10.3 (10.3)                      ; 0.6 (0.6)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_1|channel_1                                                                                                                                                                                  ; address_decoder_multi_channel_channel_1_altera_merlin_slave_translator_181_5aswt6a              ; altera_merlin_slave_translator_181              ;
;          |channel_10|                                                                ; 0.2 (0.0)            ; 0.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_10                                                                                                                                                                                           ; address_decoder_multi_channel_channel_10                                                        ; address_decoder_multi_channel_channel_10        ;
;             |channel_10|                                                             ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_10|channel_10                                                                                                                                                                                ; address_decoder_multi_channel_channel_10_altera_merlin_slave_translator_181_5aswt6a             ; altera_merlin_slave_translator_181              ;
;          |channel_11|                                                                ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_11                                                                                                                                                                                           ; address_decoder_multi_channel_channel_11                                                        ; address_decoder_multi_channel_channel_11        ;
;             |channel_11|                                                             ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_11|channel_11                                                                                                                                                                                ; address_decoder_multi_channel_channel_11_altera_merlin_slave_translator_181_5aswt6a             ; altera_merlin_slave_translator_181              ;
;          |channel_2|                                                                 ; 0.3 (0.0)            ; 0.8 (0.0)                        ; 0.7 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_2                                                                                                                                                                                            ; address_decoder_multi_channel_channel_2                                                         ; address_decoder_multi_channel_channel_2         ;
;             |channel_2|                                                              ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_2|channel_2                                                                                                                                                                                  ; address_decoder_multi_channel_channel_2_altera_merlin_slave_translator_181_5aswt6a              ; altera_merlin_slave_translator_181              ;
;          |channel_3|                                                                 ; 0.6 (0.0)            ; 0.7 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_3                                                                                                                                                                                            ; address_decoder_multi_channel_channel_3                                                         ; address_decoder_multi_channel_channel_3         ;
;             |channel_3|                                                              ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_3|channel_3                                                                                                                                                                                  ; address_decoder_multi_channel_channel_3_altera_merlin_slave_translator_181_5aswt6a              ; altera_merlin_slave_translator_181              ;
;          |channel_4|                                                                 ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_4                                                                                                                                                                                            ; address_decoder_multi_channel_channel_4                                                         ; address_decoder_multi_channel_channel_4         ;
;             |channel_4|                                                              ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_4|channel_4                                                                                                                                                                                  ; address_decoder_multi_channel_channel_4_altera_merlin_slave_translator_181_5aswt6a              ; altera_merlin_slave_translator_181              ;
;          |channel_5|                                                                 ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_5                                                                                                                                                                                            ; address_decoder_multi_channel_channel_5                                                         ; address_decoder_multi_channel_channel_5         ;
;             |channel_5|                                                              ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_5|channel_5                                                                                                                                                                                  ; address_decoder_multi_channel_channel_5_altera_merlin_slave_translator_181_5aswt6a              ; altera_merlin_slave_translator_181              ;
;          |channel_6|                                                                 ; 0.1 (0.0)            ; 0.7 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_6                                                                                                                                                                                            ; address_decoder_multi_channel_channel_6                                                         ; address_decoder_multi_channel_channel_6         ;
;             |channel_6|                                                              ; 0.1 (0.1)            ; 0.7 (0.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_6|channel_6                                                                                                                                                                                  ; address_decoder_multi_channel_channel_6_altera_merlin_slave_translator_181_5aswt6a              ; altera_merlin_slave_translator_181              ;
;          |channel_7|                                                                 ; 0.6 (0.0)            ; 0.6 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_7                                                                                                                                                                                            ; address_decoder_multi_channel_channel_7                                                         ; address_decoder_multi_channel_channel_7         ;
;             |channel_7|                                                              ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_7|channel_7                                                                                                                                                                                  ; address_decoder_multi_channel_channel_7_altera_merlin_slave_translator_181_5aswt6a              ; altera_merlin_slave_translator_181              ;
;          |channel_8|                                                                 ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_8                                                                                                                                                                                            ; address_decoder_multi_channel_channel_8                                                         ; address_decoder_multi_channel_channel_8         ;
;             |channel_8|                                                              ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_8|channel_8                                                                                                                                                                                  ; address_decoder_multi_channel_channel_8_altera_merlin_slave_translator_181_5aswt6a              ; altera_merlin_slave_translator_181              ;
;          |channel_9|                                                                 ; 0.2 (0.0)            ; 0.6 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_9                                                                                                                                                                                            ; address_decoder_multi_channel_channel_9                                                         ; address_decoder_multi_channel_channel_9         ;
;             |channel_9|                                                              ; 0.2 (0.2)            ; 0.6 (0.6)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|channel_9|channel_9                                                                                                                                                                                  ; address_decoder_multi_channel_channel_9_altera_merlin_slave_translator_181_5aswt6a              ; altera_merlin_slave_translator_181              ;
;          |master|                                                                    ; 4.2 (0.0)            ; 4.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|master                                                                                                                                                                                               ; address_decoder_multi_channel_master                                                            ; address_decoder_multi_channel_master            ;
;             |master|                                                                 ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|master|master                                                                                                                                                                                        ; address_decoder_multi_channel_master_altera_merlin_master_translator_181_mhudjri                ; altera_merlin_master_translator_181             ;
;          |mm_interconnect_0|                                                         ; 80.3 (0.0)           ; 84.4 (0.0)                       ; 4.9 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 152 (0)             ; 68 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0                                                                                                                                                                                    ; address_decoder_multi_channel_altera_mm_interconnect_181_2yhwuoa                                ; altera_mm_interconnect_181                      ;
;             |channel_0_avalon_universal_slave_0_agent|                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_0_avalon_universal_slave_0_agent                                                                                                                                           ; address_decoder_multi_channel_altera_merlin_slave_agent_181_a7g37xa                             ; altera_merlin_slave_agent_181                   ;
;             |channel_0_avalon_universal_slave_0_agent_rsp_fifo|                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_0_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_10_avalon_universal_slave_0_agent_rsp_fifo|                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_10_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                 ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_11_avalon_universal_slave_0_agent_rsp_fifo|                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_11_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                 ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_1_avalon_universal_slave_0_agent|                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_1_avalon_universal_slave_0_agent                                                                                                                                           ; address_decoder_multi_channel_altera_merlin_slave_agent_181_a7g37xa                             ; altera_merlin_slave_agent_181                   ;
;             |channel_1_avalon_universal_slave_0_agent_rsp_fifo|                      ; 10.4 (10.4)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_1_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_2_avalon_universal_slave_0_agent_rsp_fifo|                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_2_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_3_avalon_universal_slave_0_agent_rsp_fifo|                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_3_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_4_avalon_universal_slave_0_agent_rsp_fifo|                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_4_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_5_avalon_universal_slave_0_agent_rsp_fifo|                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_5_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_6_avalon_universal_slave_0_agent_rsp_fifo|                      ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_6_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_7_avalon_universal_slave_0_agent_rsp_fifo|                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_7_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_8_avalon_universal_slave_0_agent_rsp_fifo|                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_8_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |channel_9_avalon_universal_slave_0_agent_rsp_fifo|                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|channel_9_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_multi_channel_altera_avalon_sc_fifo_181_hseo73i                                 ; altera_avalon_sc_fifo_181                       ;
;             |cmd_demux|                                                              ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|cmd_demux                                                                                                                                                                          ; address_decoder_multi_channel_altera_merlin_demultiplexer_181_5j5bexa                           ; altera_merlin_demultiplexer_181                 ;
;             |cmd_mux_011|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|cmd_mux_011                                                                                                                                                                        ; address_decoder_multi_channel_altera_merlin_multiplexer_181_grdugky                             ; altera_merlin_multiplexer_181                   ;
;             |master_avalon_universal_master_0_agent|                                 ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|master_avalon_universal_master_0_agent                                                                                                                                             ; address_decoder_multi_channel_altera_merlin_master_agent_181_t5eyqrq                            ; altera_merlin_master_agent_181                  ;
;             |master_avalon_universal_master_0_limiter|                               ; 10.2 (10.2)          ; 14.3 (14.3)                      ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|master_avalon_universal_master_0_limiter                                                                                                                                           ; address_decoder_multi_channel_altera_merlin_traffic_limiter_181_reppfiq                         ; altera_merlin_traffic_limiter_181               ;
;             |router|                                                                 ; 4.4 (4.4)            ; 5.5 (5.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|router                                                                                                                                                                             ; address_decoder_multi_channel_altera_merlin_router_181_2r62dfa                                  ; altera_merlin_router_181                        ;
;             |rsp_mux|                                                                ; 14.9 (14.9)          ; 14.4 (14.4)                      ; 0.1 (0.1)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 41 (41)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|mm_interconnect_0|rsp_mux                                                                                                                                                                            ; address_decoder_multi_channel_altera_merlin_multiplexer_181_txx6epa                             ; altera_merlin_multiplexer_181                   ;
;          |rst_controller|                                                            ; 0.2 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|rst_controller                                                                                                                                                                                       ; altera_reset_controller                                                                         ; altera_reset_controller_181                     ;
;             |alt_rst_sync_uq1|                                                       ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|address_decoder_mch|rst_controller|alt_rst_sync_uq1                                                                                                                                                                      ; altera_reset_synchronizer                                                                       ; altera_reset_controller_181                     ;
;       |core_pll|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|core_pll                                                                                                                                                                                                                 ; alt_mge_core_pll                                                                                ; alt_mge_core_pll                                ;
;          |xcvr_fpll_a10_0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|core_pll|xcvr_fpll_a10_0                                                                                                                                                                                                 ; altera_xcvr_fpll_a10                                                                            ; altera_xcvr_fpll_a10_181                        ;
;             |xcvr_avmm_inst|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|core_pll|xcvr_fpll_a10_0|xcvr_avmm_inst                                                                                                                                                                                  ; twentynm_xcvr_avmm                                                                              ; altera_xcvr_fpll_a10_181                        ;
;       |u_xcvr_atx_pll_10g|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|u_xcvr_atx_pll_10g                                                                                                                                                                                                       ; alt_mge_xcvr_atx_pll_10g                                                                        ; alt_mge_xcvr_atx_pll_10g                        ;
;          |xcvr_atx_pll_a10_0|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0                                                                                                                                                                                    ; alt_mge_xcvr_atx_pll_10g_altera_xcvr_atx_pll_a10_181_lszmxda                                    ; altera_xcvr_atx_pll_a10_181                     ;
;             |a10_xcvr_atx_pll_inst|                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0|a10_xcvr_atx_pll_inst                                                                                                                                                              ; a10_xcvr_atx_pll                                                                                ; altera_xcvr_atx_pll_a10_181                     ;
;             |a10_xcvr_avmm_inst|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; DUT|u_xcvr_atx_pll_10g|xcvr_atx_pll_a10_0|a10_xcvr_avmm_inst                                                                                                                                                                 ; twentynm_xcvr_avmm                                                                              ; altera_xcvr_atx_pll_a10_181                     ;
;    |ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|                         ; 6759.7 (40.4)        ; 7094.7 (45.5)                    ; 458.9 (6.4)                                       ; 123.9 (1.3)                      ; 40.0 (0.0)           ; 10372 (65)          ; 4336 (0)                  ; 0 (0)         ; 680636            ; 40    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller                                                                                                                                                                      ; eth_traffic_controller_top                                                                      ; eth_traffic_controller                          ;
;       |ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|                  ; 3230.5 (7.1)         ; 3397.4 (6.9)                     ; 221.7 (0.0)                                       ; 54.8 (0.2)                       ; 20.0 (0.0)           ; 4932 (13)           ; 2081 (0)                  ; 0 (0)         ; 143710            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0                                                                                                          ; eth_std_traffic_controller_top                                                                  ; eth_traffic_controller                          ;
;          |GEN|                                                                       ; 1422.8 (566.8)       ; 1501.3 (617.9)                   ; 107.1 (66.2)                                      ; 28.6 (15.0)                      ; 20.0 (0.0)           ; 2125 (939)          ; 1053 (828)                ; 0 (0)         ; 350               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN                                                                                                      ; avalon_st_gen                                                                                   ; eth_traffic_controller                          ;
;             |crc32_gen_inst|                                                         ; 779.1 (0.0)          ; 809.5 (0.0)                      ; 39.9 (0.0)                                        ; 9.6 (0.0)                        ; 20.0 (0.0)           ; 1055 (0)            ; 119 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst                                                                                       ; crc32_gen                                                                                       ; eth_traffic_controller                          ;
;                |crc32_calculator_u0|                                                 ; 779.2 (0.0)          ; 808.7 (0.0)                      ; 39.0 (0.0)                                        ; 9.6 (0.0)                        ; 20.0 (0.0)           ; 1055 (0)            ; 116 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0                                                                   ; crc32_calculator                                                                                ; eth_traffic_controller                          ;
;                   |crc32_u0|                                                         ; 754.0 (0.0)          ; 780.2 (0.0)                      ; 34.9 (0.0)                                        ; 8.7 (0.0)                        ; 20.0 (0.0)           ; 1048 (0)            ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0                                                          ; crc_ethernet                                                                                    ; eth_traffic_controller                          ;
;                      |cr|                                                            ; 710.7 (99.1)         ; 741.0 (99.7)                     ; 35.6 (0.7)                                        ; 5.2 (0.1)                        ; 0.0 (0.0)            ; 1009 (117)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr                                                       ; crc32_dat64_any_byte                                                                            ; eth_traffic_controller                          ;
;                         |a|                                                          ; 14.1 (0.0)           ; 14.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a                                                     ; crc32_dat8                                                                                      ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 14.1 (0.0)           ; 14.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc                                                  ; crc32_dat8_factor                                                                               ; eth_traffic_controller                          ;
;                               |x0i|                                                  ; 9.8 (9.8)            ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x0i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |b|                                                          ; 18.9 (0.0)           ; 18.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b                                                     ; crc32_dat16                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 18.9 (0.0)           ; 18.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc                                                  ; crc32_dat16_factor                                                                              ; eth_traffic_controller                          ;
;                               |x0i|                                                  ; 13.2 (13.2)          ; 13.3 (13.3)                      ; 0.3 (0.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x0i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x38i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x38i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x45i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x45i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x49i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x49i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x53i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x53i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |c|                                                          ; 16.0 (0.0)           ; 15.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c                                                     ; crc32_dat24                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 16.0 (0.0)           ; 15.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc                                                  ; crc32_dat24_factor                                                                              ; eth_traffic_controller                          ;
;                               |x0i|                                                  ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x0i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x100i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x100i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x104i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x104i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x109i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x109i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x112i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x112i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x118i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x118i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x89i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x89i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x90i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x90i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x91i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x91i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x92i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x92i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x93i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x93i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x94i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x94i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x95i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x95i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x96i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x96i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x97i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x97i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x98i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x98i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x99i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x99i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |d|                                                          ; 21.9 (0.0)           ; 21.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d                                                     ; crc32_dat32                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 21.9 (0.0)           ; 21.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc                                                  ; crc32_dat32_factor                                                                              ; eth_traffic_controller                          ;
;                               |x0i|                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x0i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x556i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x556i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x557i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x557i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x558i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x558i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x559i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x559i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x560i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x560i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x561i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x561i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x562i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x562i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x563i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x563i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x565i|                                                ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x565i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x566i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x566i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x568i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x568i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x570i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x570i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x571i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x571i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x572i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x572i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x573i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x573i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x574i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x574i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x576i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x576i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x580i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x580i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x582i|                                                ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x582i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x583i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x583i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x586i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x586i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x588i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x588i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x599i|                                                ; 2.1 (2.1)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x599i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x607i|                                                ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x607i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |e|                                                          ; 14.1 (0.0)           ; 16.5 (0.0)                       ; 3.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e                                                     ; crc32_dat40                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 14.1 (0.0)           ; 16.5 (0.0)                       ; 3.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc                                                  ; crc32_dat40_factor                                                                              ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x38i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x38i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x39i|                                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x39i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x41i|                                                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x41i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x43i|                                                 ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x43i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x45i|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x45i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x46i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x46i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x47i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x47i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x49i|                                                 ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x49i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x51i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x51i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x57i|                                                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x57i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x66i|                                                 ; 5.2 (5.2)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x66i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |f|                                                          ; 437.3 (0.0)          ; 458.5 (0.0)                      ; 23.6 (0.0)                                        ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 643 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f                                                     ; crc32_dat48                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 437.3 (0.0)          ; 458.5 (0.0)                      ; 23.6 (0.0)                                        ; 2.4 (0.0)                        ; 0.0 (0.0)            ; 643 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc                                                  ; crc32_dat48_factor                                                                              ; eth_traffic_controller                          ;
;                               |x141i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x141i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x142i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x142i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x143i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x143i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x144i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x144i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x145i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x145i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x147i|                                                ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x147i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x148i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x148i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x149i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x149i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x150i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x150i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x151i|                                                ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x151i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x152i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x152i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x153i|                                                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x153i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x154i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x154i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x155i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x155i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x156i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x156i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x157i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x157i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x159i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x159i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x161i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x161i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x162i|                                                ; 4.9 (4.9)            ; 4.8 (4.8)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x162i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x163i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x163i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x165i|                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x165i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x166i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x166i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x167i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x167i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x169i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x169i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x170i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x170i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x172i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x172i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x173i|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x173i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x174i|                                                ; 402.4 (402.4)        ; 419.7 (419.7)                    ; 19.3 (19.3)                                       ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 592 (592)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x174i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x177i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x177i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x178i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x178i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x179i|                                                ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x179i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x181i|                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x181i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x185i|                                                ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x185i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x188i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x188i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x193i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x193i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x195i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x195i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x196i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x196i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x199i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x199i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x212i|                                                ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x212i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x220i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x220i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |g|                                                          ; 52.7 (0.0)           ; 58.2 (0.0)                       ; 6.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g                                                     ; crc32_dat56                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 52.7 (0.0)           ; 58.2 (0.0)                       ; 6.0 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc                                                  ; crc32_dat56_factor                                                                              ; eth_traffic_controller                          ;
;                               |x0i|                                                  ; 5.2 (5.2)            ; 6.0 (6.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x0i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x585i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x585i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x586i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x586i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x587i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x587i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x588i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x588i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x589i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x589i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x590i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x590i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x591i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x591i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x592i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x592i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x593i|                                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x593i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x594i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x594i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x595i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x595i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x596i|                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x596i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x597i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x597i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x598i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x598i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x599i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x599i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x600i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x600i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x601i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x601i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x602i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x602i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x603i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x603i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x604i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x604i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x605i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x605i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x606i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x606i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x607i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x607i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x608i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x608i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x611i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x611i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x612i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x612i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x615i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x615i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x616i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x616i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x617i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x617i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x619i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x619i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x620i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x620i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x621i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x621i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x622i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x622i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x623i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x623i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x624i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x624i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x625i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x625i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x627i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x627i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x628i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x628i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x630i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x630i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x631i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x631i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x635i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x635i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x638i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x638i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x643i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x643i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x647i|                                                ; 4.7 (4.7)            ; 5.5 (5.5)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x647i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x659i|                                                ; 5.1 (5.1)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x659i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |h|                                                          ; 33.6 (0.0)           ; 37.7 (0.0)                       ; 4.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h                                                     ; crc32_dat64                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 33.6 (0.0)           ; 37.7 (0.0)                       ; 4.5 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc                                                  ; crc32_dat64_factor                                                                              ; eth_traffic_controller                          ;
;                               |x644i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x644i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x645i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x645i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x646i|                                                ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x646i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x647i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x647i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x648i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x648i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x649i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x649i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x650i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x650i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x651i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x651i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x654i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x654i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x655i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x655i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x656i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x656i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x657i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x657i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x658i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x658i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x659i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x659i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x660i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x660i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x661i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x661i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x662i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x662i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x663i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x663i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x664i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x664i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x665i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x665i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x666i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x666i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x667i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x667i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x668i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x668i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x669i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x669i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x673i|                                                ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x673i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x674i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x674i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x675i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x675i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x676i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x676i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x678i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x678i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x679i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x679i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x681i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x681i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x683i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x683i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x684i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x684i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x685i|                                                ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x685i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x686i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x686i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x688i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x688i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x689i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x689i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x691i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x691i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x695i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x695i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x697i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x697i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x737i|                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x737i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                      |crc_out_rtl_0|                                                 ; 27.3 (0.0)           ; 24.5 (0.0)                       ; 0.7 (0.0)                                         ; 3.5 (0.0)                        ; 20.0 (0.0)           ; 7 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0                                            ; altshift_taps                                                                                   ; eth_traffic_controller                          ;
;                         |auto_generated|                                             ; 27.3 (1.7)           ; 24.5 (1.2)                       ; 0.7 (0.0)                                         ; 3.5 (0.5)                        ; 20.0 (0.0)           ; 7 (2)               ; 12 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated                             ; shift_taps_rit                                                                                  ; eth_traffic_controller                          ;
;                            |altera_syncram4|                                         ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|altera_syncram4             ; altera_syncram_ll91                                                                             ; altera_work                                     ;
;                               |altsyncram7|                                          ; 21.0 (21.0)          ; 21.0 (21.0)                      ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 20.0 (20.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|altera_syncram4|altsyncram7 ; altsyncram_ed74                                                                                 ; altera_work                                     ;
;                            |altshift_taps_counter1|                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|altshift_taps_counter1      ; altshift_taps_counter                                                                           ; altera_work                                     ;
;                            |altshift_taps_counter5|                                  ; 3.3 (3.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|altshift_taps_counter5      ; altshift_taps_counter                                                                           ; altera_work                                     ;
;                      |rg|                                                            ; 14.7 (14.7)          ; 14.7 (14.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|rg                                                       ; crc_register                                                                                    ; eth_traffic_controller                          ;
;                   |crc_bridge_u0|                                                    ; 25.2 (25.2)          ; 28.5 (28.5)                      ; 4.1 (4.1)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 7 (7)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc_bridge_u0                                                     ; avalon_st_to_crc_if_bridge                                                                      ; eth_traffic_controller                          ;
;                |crc_checksum_aligner_u0|                                             ; -0.1 (-0.1)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc_checksum_aligner_u0                                                               ; crc_checksum_aligner                                                                            ; eth_traffic_controller                          ;
;             |mod_0_rtl_0|                                                            ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|mod_0_rtl_0                                                                                          ; lpm_divide                                                                                      ; work                                            ;
;                |auto_generated|                                                      ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|mod_0_rtl_0|auto_generated                                                                           ; lpm_divide_hph                                                                                  ; work                                            ;
;                   |divider|                                                          ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|mod_0_rtl_0|auto_generated|divider                                                                   ; sign_div_unsign_3nh                                                                             ; altera_work                                     ;
;                      |divider|                                                       ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|mod_0_rtl_0|auto_generated|divider|divider                                                           ; alt_u_div_m9f                                                                                   ; altera_work                                     ;
;             |prbs_tx0|                                                               ; 13.3 (13.3)          ; 13.3 (13.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|prbs_tx0                                                                                             ; prbs23                                                                                          ; eth_traffic_controller                          ;
;             |prbs_tx1|                                                               ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|prbs_tx1                                                                                             ; prbs23                                                                                          ; eth_traffic_controller                          ;
;             |prbs_tx2|                                                               ; 13.6 (13.6)          ; 14.5 (14.5)                      ; 1.5 (1.5)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 23 (23)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|prbs_tx2                                                                                             ; prbs23                                                                                          ; eth_traffic_controller                          ;
;             |prbs_tx3|                                                               ; 14.8 (14.8)          ; 14.0 (14.0)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 23 (23)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|prbs_tx3                                                                                             ; prbs23                                                                                          ; eth_traffic_controller                          ;
;             |shiftreg_ctrl_inst|                                                     ; 6.3 (0.0)            ; 6.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 30                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst                                                                                   ; shiftreg_ctrl                                                                                   ; eth_traffic_controller                          ;
;                |ALTSHIFT_TAPS_component|                                             ; 6.3 (0.0)            ; 6.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 30                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component                                                           ; altshift_taps                                                                                   ; eth_traffic_controller                          ;
;                   |auto_generated|                                                   ; 6.3 (0.7)            ; 6.5 (0.7)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (1)              ; 7 (1)                     ; 0 (0)         ; 30                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated                                            ; shift_taps_ke41                                                                                 ; eth_traffic_controller                          ;
;                      |altsyncram2|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|altsyncram2                                ; altsyncram_mch1                                                                                 ; altera_work                                     ;
;                      |cntr1|                                                         ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|cntr1                                      ; cntr_5pf                                                                                        ; altera_work                                     ;
;                      |cntr3|                                                         ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|cntr3                                      ; cntr_r8h                                                                                        ; altera_work                                     ;
;             |shiftreg_data_inst|                                                     ; 9.2 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 320               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst                                                                                   ; shiftreg_data                                                                                   ; eth_traffic_controller                          ;
;                |ALTSHIFT_TAPS_component|                                             ; 9.2 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 320               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component                                                           ; altshift_taps                                                                                   ; eth_traffic_controller                          ;
;                   |auto_generated|                                                   ; 9.2 (0.7)            ; 6.5 (0.5)                        ; 0.0 (0.0)                                         ; 2.7 (0.2)                        ; 0.0 (0.0)            ; 13 (1)              ; 7 (1)                     ; 0 (0)         ; 320               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated                                            ; shift_taps_8g41                                                                                 ; eth_traffic_controller                          ;
;                      |altsyncram2|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|altsyncram2                                ; altsyncram_ufh1                                                                                 ; altera_work                                     ;
;                      |cntr1|                                                         ; 4.0 (4.0)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|cntr1                                      ; cntr_5pf                                                                                        ; altera_work                                     ;
;                      |cntr3|                                                         ; 4.5 (4.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|cntr3                                      ; cntr_r8h                                                                                        ; altera_work                                     ;
;          |MON|                                                                       ; 1613.4 (849.0)       ; 1695.2 (898.7)                   ; 100.2 (65.0)                                      ; 18.5 (15.3)                      ; 0.0 (0.0)            ; 2508 (1431)         ; 839 (667)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON                                                                                                      ; avalon_st_mon                                                                                   ; eth_traffic_controller                          ;
;             |crc32_chk_inst|                                                         ; 764.4 (0.0)          ; 796.4 (0.0)                      ; 35.3 (0.0)                                        ; 3.2 (0.0)                        ; 0.0 (0.0)            ; 1077 (0)            ; 172 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst                                                                                       ; crc32_chk                                                                                       ; eth_traffic_controller                          ;
;                |crc32_calculator_u0|                                                 ; 759.1 (0.0)          ; 784.2 (0.0)                      ; 27.8 (0.0)                                        ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 1068 (0)            ; 136 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0                                                                   ; crc32_calculator                                                                                ; eth_traffic_controller                          ;
;                   |crc32_u0|                                                         ; 739.4 (8.3)          ; 754.8 (8.3)                      ; 17.9 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 1061 (0)            ; 64 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0                                                          ; crc_ethernet                                                                                    ; eth_traffic_controller                          ;
;                      |cr|                                                            ; 711.0 (93.4)         ; 726.2 (92.2)                     ; 17.6 (0.0)                                        ; 2.5 (1.2)                        ; 0.0 (0.0)            ; 1029 (135)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr                                                       ; crc32_dat64_any_byte                                                                            ; eth_traffic_controller                          ;
;                         |a|                                                          ; 12.0 (0.0)           ; 12.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a                                                     ; crc32_dat8                                                                                      ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 12.0 (0.0)           ; 12.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc                                                  ; crc32_dat8_factor                                                                               ; eth_traffic_controller                          ;
;                               |x10i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x10i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |b|                                                          ; 18.2 (0.0)           ; 18.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b                                                     ; crc32_dat16                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 18.2 (0.0)           ; 18.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc                                                  ; crc32_dat16_factor                                                                              ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x38i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x38i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x40i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x40i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x45i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x45i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x49i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x49i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x53i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x53i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 12.7 (12.7)          ; 13.2 (13.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |c|                                                          ; 16.5 (0.0)           ; 19.2 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c                                                     ; crc32_dat24                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 16.5 (0.0)           ; 19.2 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc                                                  ; crc32_dat24_factor                                                                              ; eth_traffic_controller                          ;
;                               |x100i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x100i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x104i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x104i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x109i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x109i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x112i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x112i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x118i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x118i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x31i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x31i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 5.2 (5.2)            ; 5.7 (5.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x89i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x89i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x90i|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x90i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x91i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x91i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x92i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x92i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x93i|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x93i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x94i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x94i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x95i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x95i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x96i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x96i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x97i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x97i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x98i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x98i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x99i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x99i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |d|                                                          ; 27.5 (0.0)           ; 29.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d                                                     ; crc32_dat32                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 27.5 (0.0)           ; 29.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc                                                  ; crc32_dat32_factor                                                                              ; eth_traffic_controller                          ;
;                               |x556i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x556i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x557i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x557i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x558i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x558i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x559i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x559i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x560i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x560i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x561i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x561i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x562i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x562i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x563i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x563i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x565i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x565i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x566i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x566i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x567i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x567i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x568i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x568i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x570i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x570i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x571i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x571i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x572i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x572i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x573i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x573i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x574i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x574i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x582i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x582i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x583i|                                                ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x583i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x586i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x586i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x587i|                                                ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x587i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x588i|                                                ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x588i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x592i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x592i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x599i|                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x599i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x601i|                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x601i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |e|                                                          ; 63.0 (0.0)           ; 68.1 (0.0)                       ; 5.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 117 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e                                                     ; crc32_dat40                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 63.0 (0.0)           ; 68.1 (0.0)                       ; 5.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 117 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc                                                  ; crc32_dat40_factor                                                                              ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x38i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x38i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x39i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x39i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x41i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x41i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x43i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x43i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x45i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x45i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x47i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x47i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x49i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x49i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x51i|                                                 ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x51i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x66i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x66i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x78i|                                                 ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x78i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x80i|                                                 ; 51.8 (51.8)          ; 56.3 (56.3)                      ; 4.6 (4.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 98 (98)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x80i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |f|                                                          ; 390.4 (0.0)          ; 399.7 (0.0)                      ; 10.2 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 560 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f                                                     ; crc32_dat48                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 390.4 (0.0)          ; 399.7 (0.0)                      ; 10.2 (0.0)                                        ; 0.9 (0.0)                        ; 0.0 (0.0)            ; 560 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc                                                  ; crc32_dat48_factor                                                                              ; eth_traffic_controller                          ;
;                               |x141i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x141i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x142i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x142i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x143i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x143i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x145i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x145i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x147i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x147i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x148i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x148i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x149i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x149i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x150i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x150i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x151i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x151i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x152i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x152i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x153i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x153i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x154i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x154i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x155i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x155i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x156i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x156i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x157i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x157i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x158i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x158i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x159i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x159i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x161i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x161i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x163i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x163i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x166i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x166i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x167i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x167i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x168i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x168i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x172i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x172i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x173i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x173i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x174i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x174i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x177i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x177i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x179i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x179i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x181i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x181i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x184i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x184i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x186i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x186i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x189i|                                                ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x189i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x193i|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x193i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x196i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x196i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x199i|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x199i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x201i|                                                ; 4.2 (4.2)            ; 5.5 (5.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x201i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x207i|                                                ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x207i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x218i|                                                ; 353.1 (353.1)        ; 360.2 (360.2)                    ; 7.8 (7.8)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 501 (501)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x218i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x221i|                                                ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x221i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |g|                                                          ; 47.8 (0.0)           ; 47.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g                                                     ; crc32_dat56                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 47.8 (0.0)           ; 47.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 54 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc                                                  ; crc32_dat56_factor                                                                              ; eth_traffic_controller                          ;
;                               |x585i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x585i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x586i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x586i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x587i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x587i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x588i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x588i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x589i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x589i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x590i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x590i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x591i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x591i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x592i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x592i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x593i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x593i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x594i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x594i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x595i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x595i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x596i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x596i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x597i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x597i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x598i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x598i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x599i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x599i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x600i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x600i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x601i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x601i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x602i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x602i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x603i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x603i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x604i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x604i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x605i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x605i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x606i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x606i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x607i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x607i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x608i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x608i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x610i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x610i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x611i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x611i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x612i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x612i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x614i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x614i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x615i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x615i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x616i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x616i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x617i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x617i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x619i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x619i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x620i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x620i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x621i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x621i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x622i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x622i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x623i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x623i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x624i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x624i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x625i|                                                ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x625i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x627i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x627i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x628i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x628i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x630i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x630i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x631i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x631i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x635i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x635i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x638i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x638i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x649i|                                                ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x649i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x654i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x654i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |h|                                                          ; 39.7 (0.0)           ; 40.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h                                                     ; crc32_dat64                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 39.7 (0.0)           ; 40.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 46 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc                                                  ; crc32_dat64_factor                                                                              ; eth_traffic_controller                          ;
;                               |x644i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x644i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x645i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x645i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x646i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x646i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x647i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x647i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x648i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x648i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x649i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x649i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x650i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x650i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x651i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x651i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x652i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x652i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x654i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x654i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x655i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x655i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x656i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x656i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x657i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x657i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x658i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x658i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x659i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x659i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x660i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x660i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x661i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x661i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x662i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x662i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x663i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x663i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x664i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x664i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x665i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x665i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x666i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x666i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x667i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x667i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x668i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x668i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x673i|                                                ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x673i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x674i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x674i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x675i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x675i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x676i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x676i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x678i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x678i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x679i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x679i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x683i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x683i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x684i|                                                ; 0.9 (0.9)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x684i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x685i|                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x685i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x686i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x686i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x688i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x688i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x689i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x689i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x691i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x691i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x695i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x695i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x697i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x697i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x709i|                                                ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x709i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                      |rg|                                                            ; 20.0 (20.0)          ; 20.3 (20.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|rg                                                       ; crc_register                                                                                    ; eth_traffic_controller                          ;
;                   |crc_bridge_u0|                                                    ; 19.7 (19.7)          ; 29.4 (29.4)                      ; 9.9 (9.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 7 (7)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc_bridge_u0                                                     ; avalon_st_to_crc_if_bridge                                                                      ; eth_traffic_controller                          ;
;                |crc_comparator_u0|                                                   ; 5.2 (5.2)            ; 12.2 (12.2)                      ; 7.5 (7.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 9 (9)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc_comparator_u0                                                                     ; crc_comparator                                                                                  ; eth_traffic_controller                          ;
;          |avalon_st_loopback_u0|                                                     ; 186.4 (7.8)          ; 193.4 (6.1)                      ; 14.4 (0.4)                                        ; 7.4 (2.1)                        ; 0.0 (0.0)            ; 286 (13)            ; 187 (0)                   ; 0 (0)         ; 143360            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0                                                                                    ; avalon_st_loopback                                                                              ; eth_traffic_controller                          ;
;             |avalon_st_loopback_ena_csr_inst|                                        ; 7.6 (7.6)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 12 (12)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|avalon_st_loopback_ena_csr_inst                                                    ; avalon_st_loopback_csr                                                                          ; eth_traffic_controller                          ;
;             |tx_sc_fifo|                                                             ; 170.4 (170.4)        ; 180.1 (180.1)                    ; 14.6 (14.6)                                       ; 4.9 (4.9)                        ; 0.0 (0.0)            ; 261 (261)           ; 182 (182)                 ; 0 (0)         ; 143360            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo                                                                         ; altera_avalon_sc_fifo                                                                           ; eth_traffic_controller                          ;
;                |infer_mem_rtl_0|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 143360            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|infer_mem_rtl_0                                                         ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                   |auto_generated|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 143360            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|infer_mem_rtl_0|auto_generated                                          ; altsyncram_bil1                                                                                 ; alt_em10g32_181                                 ;
;          |reset_sync|                                                                ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|reset_sync                                                                                               ; traffic_reset_sync                                                                              ; eth_traffic_controller                          ;
;       |ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|                  ; 3192.6 (5.9)         ; 3372.9 (6.1)                     ; 229.3 (0.3)                                       ; 49.0 (0.2)                       ; 20.0 (0.0)           ; 4896 (10)           ; 2081 (0)                  ; 0 (0)         ; 143710            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0                                                                                                          ; eth_std_traffic_controller_top                                                                  ; eth_traffic_controller                          ;
;          |GEN|                                                                       ; 1410.3 (560.7)       ; 1499.4 (619.1)                   ; 117.2 (71.1)                                      ; 28.1 (12.7)                      ; 20.0 (0.0)           ; 2124 (932)          ; 1053 (828)                ; 0 (0)         ; 350               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN                                                                                                      ; avalon_st_gen                                                                                   ; eth_traffic_controller                          ;
;             |crc32_gen_inst|                                                         ; 772.4 (0.0)          ; 806.0 (0.0)                      ; 45.0 (0.0)                                        ; 11.4 (0.0)                       ; 20.0 (0.0)           ; 1060 (0)            ; 119 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst                                                                                       ; crc32_gen                                                                                       ; eth_traffic_controller                          ;
;                |crc32_calculator_u0|                                                 ; 772.6 (0.0)          ; 805.0 (0.0)                      ; 43.7 (0.0)                                        ; 11.2 (0.0)                       ; 20.0 (0.0)           ; 1060 (0)            ; 116 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0                                                                   ; crc32_calculator                                                                                ; eth_traffic_controller                          ;
;                   |crc32_u0|                                                         ; 746.9 (0.0)          ; 777.7 (0.0)                      ; 40.7 (0.0)                                        ; 9.9 (0.0)                        ; 20.0 (0.0)           ; 1053 (0)            ; 44 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0                                                          ; crc_ethernet                                                                                    ; eth_traffic_controller                          ;
;                      |cr|                                                            ; 704.4 (95.1)         ; 738.8 (98.0)                     ; 41.3 (3.0)                                        ; 6.9 (0.1)                        ; 0.0 (0.0)            ; 1014 (116)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr                                                       ; crc32_dat64_any_byte                                                                            ; eth_traffic_controller                          ;
;                         |a|                                                          ; 13.5 (0.0)           ; 14.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a                                                     ; crc32_dat8                                                                                      ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 13.5 (0.0)           ; 14.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc                                                  ; crc32_dat8_factor                                                                               ; eth_traffic_controller                          ;
;                               |x0i|                                                  ; 9.0 (9.0)            ; 10.0 (10.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x0i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |b|                                                          ; 16.8 (0.0)           ; 18.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b                                                     ; crc32_dat16                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 16.8 (0.0)           ; 18.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 33 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc                                                  ; crc32_dat16_factor                                                                              ; eth_traffic_controller                          ;
;                               |x0i|                                                  ; 13.6 (13.6)          ; 14.0 (14.0)                      ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x0i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x38i|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x38i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x45i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x45i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x49i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x49i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x53i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x53i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |c|                                                          ; 18.0 (0.0)           ; 18.2 (0.0)                       ; 1.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c                                                     ; crc32_dat24                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 18.0 (0.0)           ; 18.2 (0.0)                       ; 1.0 (0.0)                                         ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc                                                  ; crc32_dat24_factor                                                                              ; eth_traffic_controller                          ;
;                               |x0i|                                                  ; 5.8 (5.8)            ; 6.7 (6.7)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x0i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x100i|                                                ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x100i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x104i|                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x104i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x109i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x109i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x112i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x112i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x118i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x118i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x89i|                                                 ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x89i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x90i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x90i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x91i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x91i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x92i|                                                 ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x92i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x93i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x93i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x94i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x94i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x95i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x95i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x96i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x96i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x97i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x97i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x98i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x98i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x99i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x99i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |d|                                                          ; 22.6 (0.0)           ; 24.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d                                                     ; crc32_dat32                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 22.6 (0.0)           ; 24.0 (0.0)                       ; 2.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 30 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc                                                  ; crc32_dat32_factor                                                                              ; eth_traffic_controller                          ;
;                               |x0i|                                                  ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x0i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x556i|                                                ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x556i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x557i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x557i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x558i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x558i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x559i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x559i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x560i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x560i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x561i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x561i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x562i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x562i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x563i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x563i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x565i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x565i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x566i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x566i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x568i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x568i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x570i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x570i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x571i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x571i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x572i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x572i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x573i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x573i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x574i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x574i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x576i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x576i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x580i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x580i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x582i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x582i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x583i|                                                ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x583i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x586i|                                                ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x586i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x588i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x588i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x599i|                                                ; 1.6 (1.6)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x599i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x607i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x607i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |e|                                                          ; 14.1 (0.0)           ; 16.0 (0.0)                       ; 2.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e                                                     ; crc32_dat40                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 14.1 (0.0)           ; 16.0 (0.0)                       ; 2.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc                                                  ; crc32_dat40_factor                                                                              ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.3 (0.3)            ; 0.7 (0.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x38i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x38i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x39i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x39i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x41i|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x41i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x43i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x43i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x45i|                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x45i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x46i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x46i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x47i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x47i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x49i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x49i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x51i|                                                 ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x51i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x57i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x57i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x66i|                                                 ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x66i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |f|                                                          ; 441.6 (0.0)          ; 459.7 (0.0)                      ; 21.4 (0.0)                                        ; 3.3 (0.0)                        ; 0.0 (0.0)            ; 650 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f                                                     ; crc32_dat48                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 441.6 (0.0)          ; 459.7 (0.0)                      ; 21.4 (0.0)                                        ; 3.3 (0.0)                        ; 0.0 (0.0)            ; 650 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc                                                  ; crc32_dat48_factor                                                                              ; eth_traffic_controller                          ;
;                               |x141i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x141i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x142i|                                                ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x142i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x143i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x143i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x144i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x144i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x145i|                                                ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x145i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x147i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x147i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x148i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x148i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x149i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x149i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x150i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x150i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x151i|                                                ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x151i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x152i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x152i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x153i|                                                ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x153i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x154i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x154i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x155i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x155i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x156i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x156i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x157i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x157i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x159i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x159i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x161i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x161i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x162i|                                                ; 5.0 (5.0)            ; 5.5 (5.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x162i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x163i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x163i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x165i|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x165i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x166i|                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x166i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x167i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x167i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x169i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x169i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x170i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x170i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x172i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x172i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x173i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x173i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x174i|                                                ; 409.8 (409.8)        ; 423.5 (423.5)                    ; 16.7 (16.7)                                       ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 599 (599)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x174i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x177i|                                                ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x177i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x178i|                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x178i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x179i|                                                ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x179i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x181i|                                                ; 1.3 (1.3)            ; 1.7 (1.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x181i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x185i|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x185i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x188i|                                                ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x188i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x193i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x193i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x195i|                                                ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x195i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x196i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x196i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x199i|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x199i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x212i|                                                ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x212i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x220i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x220i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |g|                                                          ; 50.8 (0.0)           ; 52.8 (0.0)                       ; 3.2 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g                                                     ; crc32_dat56                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 50.8 (0.0)           ; 52.8 (0.0)                       ; 3.2 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 68 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc                                                  ; crc32_dat56_factor                                                                              ; eth_traffic_controller                          ;
;                               |x0i|                                                  ; 4.8 (4.8)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x0i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x585i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x585i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x586i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x586i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x587i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x587i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x588i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x588i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x589i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x589i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x590i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x590i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x591i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x591i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x592i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x592i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x593i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x593i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x594i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x594i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x595i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x595i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x596i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x596i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x597i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x597i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x598i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x598i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x599i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x599i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x600i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x600i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x601i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x601i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x602i|                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x602i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x603i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x603i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x604i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x604i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x605i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x605i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x606i|                                                ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x606i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x607i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x607i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x608i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x608i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x611i|                                                ; 1.1 (1.1)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x611i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x612i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x612i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x615i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x615i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x616i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x616i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x619i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x619i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x620i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x620i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x621i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x621i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x622i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x622i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x623i|                                                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x623i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x624i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x624i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x625i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x625i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x627i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x627i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x628i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x628i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x630i|                                                ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x630i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x631i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x631i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x635i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x635i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x638i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x638i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x643i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x643i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x647i|                                                ; 4.7 (4.7)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x647i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x659i|                                                ; 4.1 (4.1)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x659i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |h|                                                          ; 32.1 (0.0)           ; 37.7 (0.0)                       ; 6.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h                                                     ; crc32_dat64                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 32.1 (0.0)           ; 37.7 (0.0)                       ; 6.0 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc                                                  ; crc32_dat64_factor                                                                              ; eth_traffic_controller                          ;
;                               |x644i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x644i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x645i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x645i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x646i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x646i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x647i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x647i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x648i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x648i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x649i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x649i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x650i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x650i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x651i|                                                ; 0.3 (0.3)            ; 1.0 (1.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x651i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x654i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x654i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x655i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x655i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x656i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x656i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x657i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x657i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x658i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x658i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x659i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x659i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x660i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x660i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x661i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x661i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x662i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x662i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x663i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x663i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x664i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x664i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x665i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x665i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x666i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x666i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x667i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x667i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x668i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x668i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x669i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x669i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x673i|                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x673i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x674i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x674i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x675i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x675i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x676i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x676i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x679i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x679i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x681i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x681i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x683i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x683i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x684i|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x684i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x685i|                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x685i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x686i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x686i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x688i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x688i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x689i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x689i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x691i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x691i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x695i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x695i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x697i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x697i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x737i|                                                ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x737i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                      |crc_out_rtl_0|                                                 ; 26.5 (0.0)           ; 24.5 (0.0)                       ; 1.0 (0.0)                                         ; 3.0 (0.0)                        ; 20.0 (0.0)           ; 7 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0                                            ; altshift_taps                                                                                   ; eth_traffic_controller                          ;
;                         |auto_generated|                                             ; 26.5 (1.5)           ; 24.5 (1.2)                       ; 1.0 (0.4)                                         ; 3.0 (0.7)                        ; 20.0 (0.0)           ; 7 (2)               ; 12 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated                             ; shift_taps_rit                                                                                  ; eth_traffic_controller                          ;
;                            |altera_syncram4|                                         ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 20.0 (0.0)           ; 0 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|altera_syncram4             ; altera_syncram_ll91                                                                             ; altera_work                                     ;
;                               |altsyncram7|                                          ; 21.0 (21.0)          ; 21.0 (21.0)                      ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 20.0 (20.0)          ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|altera_syncram4|altsyncram7 ; altsyncram_ed74                                                                                 ; altera_work                                     ;
;                            |altshift_taps_counter1|                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|altshift_taps_counter1      ; altshift_taps_counter                                                                           ; altera_work                                     ;
;                            |altshift_taps_counter5|                                  ; 2.6 (2.6)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|altshift_taps_counter5      ; altshift_taps_counter                                                                           ; altera_work                                     ;
;                      |rg|                                                            ; 14.3 (14.3)          ; 14.3 (14.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|rg                                                       ; crc_register                                                                                    ; eth_traffic_controller                          ;
;                   |crc_bridge_u0|                                                    ; 25.7 (25.7)          ; 27.3 (27.3)                      ; 3.0 (3.0)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 7 (7)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc_bridge_u0                                                     ; avalon_st_to_crc_if_bridge                                                                      ; eth_traffic_controller                          ;
;                |crc_checksum_aligner_u0|                                             ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc_checksum_aligner_u0                                                               ; crc_checksum_aligner                                                                            ; eth_traffic_controller                          ;
;             |mod_0_rtl_0|                                                            ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|mod_0_rtl_0                                                                                          ; lpm_divide                                                                                      ; work                                            ;
;                |auto_generated|                                                      ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|mod_0_rtl_0|auto_generated                                                                           ; lpm_divide_hph                                                                                  ; work                                            ;
;                   |divider|                                                          ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|mod_0_rtl_0|auto_generated|divider                                                                   ; sign_div_unsign_3nh                                                                             ; altera_work                                     ;
;                      |divider|                                                       ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|mod_0_rtl_0|auto_generated|divider|divider                                                           ; alt_u_div_m9f                                                                                   ; altera_work                                     ;
;             |prbs_tx0|                                                               ; 13.0 (13.0)          ; 13.0 (13.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|prbs_tx0                                                                                             ; prbs23                                                                                          ; eth_traffic_controller                          ;
;             |prbs_tx1|                                                               ; 14.0 (14.0)          ; 14.2 (14.2)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|prbs_tx1                                                                                             ; prbs23                                                                                          ; eth_traffic_controller                          ;
;             |prbs_tx2|                                                               ; 14.0 (14.0)          ; 14.7 (14.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|prbs_tx2                                                                                             ; prbs23                                                                                          ; eth_traffic_controller                          ;
;             |prbs_tx3|                                                               ; 13.4 (13.4)          ; 13.5 (13.5)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|prbs_tx3                                                                                             ; prbs23                                                                                          ; eth_traffic_controller                          ;
;             |shiftreg_ctrl_inst|                                                     ; 9.0 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 30                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst                                                                                   ; shiftreg_ctrl                                                                                   ; eth_traffic_controller                          ;
;                |ALTSHIFT_TAPS_component|                                             ; 9.0 (0.0)            ; 6.5 (0.0)                        ; 0.0 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 30                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component                                                           ; altshift_taps                                                                                   ; eth_traffic_controller                          ;
;                   |auto_generated|                                                   ; 9.0 (0.7)            ; 6.5 (0.5)                        ; 0.0 (0.0)                                         ; 2.5 (0.2)                        ; 0.0 (0.0)            ; 13 (1)              ; 7 (1)                     ; 0 (0)         ; 30                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated                                            ; shift_taps_ke41                                                                                 ; eth_traffic_controller                          ;
;                      |altsyncram2|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 30                ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|altsyncram2                                ; altsyncram_mch1                                                                                 ; altera_work                                     ;
;                      |cntr1|                                                         ; 4.0 (4.0)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|cntr1                                      ; cntr_5pf                                                                                        ; altera_work                                     ;
;                      |cntr3|                                                         ; 4.3 (4.3)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|cntr3                                      ; cntr_r8h                                                                                        ; altera_work                                     ;
;             |shiftreg_data_inst|                                                     ; 7.8 (0.0)            ; 6.5 (0.0)                        ; 0.2 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 320               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst                                                                                   ; shiftreg_data                                                                                   ; eth_traffic_controller                          ;
;                |ALTSHIFT_TAPS_component|                                             ; 7.8 (0.0)            ; 6.5 (0.0)                        ; 0.2 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 13 (0)              ; 7 (0)                     ; 0 (0)         ; 320               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component                                                           ; altshift_taps                                                                                   ; eth_traffic_controller                          ;
;                   |auto_generated|                                                   ; 7.8 (0.3)            ; 6.5 (0.5)                        ; 0.2 (0.2)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 13 (1)              ; 7 (1)                     ; 0 (0)         ; 320               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated                                            ; shift_taps_8g41                                                                                 ; eth_traffic_controller                          ;
;                      |altsyncram2|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 320               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|altsyncram2                                ; altsyncram_ufh1                                                                                 ; altera_work                                     ;
;                      |cntr1|                                                         ; 4.0 (4.0)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|cntr1                                      ; cntr_5pf                                                                                        ; altera_work                                     ;
;                      |cntr3|                                                         ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|cntr3                                      ; cntr_r8h                                                                                        ; altera_work                                     ;
;          |MON|                                                                       ; 1599.8 (826.8)       ; 1678.9 (870.7)                   ; 96.0 (54.3)                                       ; 16.9 (10.4)                      ; 0.0 (0.0)            ; 2489 (1399)         ; 839 (667)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON                                                                                                      ; avalon_st_mon                                                                                   ; eth_traffic_controller                          ;
;             |crc32_chk_inst|                                                         ; 773.1 (0.0)          ; 808.3 (0.0)                      ; 41.7 (0.0)                                        ; 6.5 (0.0)                        ; 0.0 (0.0)            ; 1090 (0)            ; 172 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst                                                                                       ; crc32_chk                                                                                       ; eth_traffic_controller                          ;
;                |crc32_calculator_u0|                                                 ; 766.2 (0.0)          ; 795.3 (0.0)                      ; 34.0 (0.0)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 1080 (0)            ; 136 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0                                                                   ; crc32_calculator                                                                                ; eth_traffic_controller                          ;
;                   |crc32_u0|                                                         ; 746.0 (8.2)          ; 766.3 (8.1)                      ; 24.3 (0.0)                                        ; 4.0 (0.1)                        ; 0.0 (0.0)            ; 1073 (0)            ; 64 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0                                                          ; crc_ethernet                                                                                    ; eth_traffic_controller                          ;
;                      |cr|                                                            ; 718.4 (96.3)         ; 739.1 (96.3)                     ; 24.3 (0.5)                                        ; 3.6 (0.6)                        ; 0.0 (0.0)            ; 1041 (140)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr                                                       ; crc32_dat64_any_byte                                                                            ; eth_traffic_controller                          ;
;                         |a|                                                          ; 10.5 (0.0)           ; 12.5 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a                                                     ; crc32_dat8                                                                                      ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 10.5 (0.0)           ; 12.5 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc                                                  ; crc32_dat8_factor                                                                               ; eth_traffic_controller                          ;
;                               |x10i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x10i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 7.0 (7.0)            ; 8.5 (8.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|a|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |b|                                                          ; 17.6 (0.0)           ; 18.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b                                                     ; crc32_dat16                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 17.6 (0.0)           ; 18.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc                                                  ; crc32_dat16_factor                                                                              ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x40i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x40i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x45i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x45i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x49i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x49i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x53i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x53i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 12.5 (12.5)          ; 13.0 (13.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|b|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |c|                                                          ; 14.1 (0.0)           ; 15.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c                                                     ; crc32_dat24                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 14.1 (0.0)           ; 15.2 (0.0)                       ; 1.2 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc                                                  ; crc32_dat24_factor                                                                              ; eth_traffic_controller                          ;
;                               |x100i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x100i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x104i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x104i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x109i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x109i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x112i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x112i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x118i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x118i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x31i|                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x31i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x89i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x89i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x90i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x90i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x91i|                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x91i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x92i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x92i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x93i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x93i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x94i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x94i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x95i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x95i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x96i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x96i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x97i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x97i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x98i|                                                 ; 0.0 (0.0)            ; 0.5 (0.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x98i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x99i|                                                 ; 0.6 (0.6)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|c|cc|x99i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |d|                                                          ; 28.7 (0.0)           ; 28.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d                                                     ; crc32_dat32                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 28.7 (0.0)           ; 28.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc                                                  ; crc32_dat32_factor                                                                              ; eth_traffic_controller                          ;
;                               |x556i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x556i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x557i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x557i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x558i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x558i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x559i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x559i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x560i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x560i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x561i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x561i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x562i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x562i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x563i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x563i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x565i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x565i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x566i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x566i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x567i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x567i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x568i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x568i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x570i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x570i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x571i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x571i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x572i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x572i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x573i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x573i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x574i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x574i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x582i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x582i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x583i|                                                ; 2.8 (2.8)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x583i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x586i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x586i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x587i|                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x587i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x588i|                                                ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x588i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x592i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x592i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x599i|                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x599i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x601i|                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x601i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|d|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |e|                                                          ; 66.2 (0.0)           ; 72.7 (0.0)                       ; 7.2 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e                                                     ; crc32_dat40                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 66.2 (0.0)           ; 72.7 (0.0)                       ; 7.2 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 119 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc                                                  ; crc32_dat40_factor                                                                              ; eth_traffic_controller                          ;
;                               |x32i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x32i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x33i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x33i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x34i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x34i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x35i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x35i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x36i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x36i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x37i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x37i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x38i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x38i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x39i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x39i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x41i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x41i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x43i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x43i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x45i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x45i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x47i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x47i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x49i|                                                 ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x49i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x51i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x51i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x66i|                                                 ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x66i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x78i|                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x78i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x80i|                                                 ; 55.1 (55.1)          ; 59.7 (59.7)                      ; 5.2 (5.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 100 (100)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|e|cc|x80i                                             ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |f|                                                          ; 394.7 (0.0)          ; 403.7 (0.0)                      ; 10.3 (0.0)                                        ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 560 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f                                                     ; crc32_dat48                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 394.7 (0.0)          ; 403.7 (0.0)                      ; 10.3 (0.0)                                        ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 560 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc                                                  ; crc32_dat48_factor                                                                              ; eth_traffic_controller                          ;
;                               |x141i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x141i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x142i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x142i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x143i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x143i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x145i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x145i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x147i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x147i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x148i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x148i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x149i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x149i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x150i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x150i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x151i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x151i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x152i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x152i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x153i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x153i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x154i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x154i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x155i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x155i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x156i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x156i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x157i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x157i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x158i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x158i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x159i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x159i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x161i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x161i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x163i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x163i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x166i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x166i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x167i|                                                ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x167i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x168i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x168i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x172i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x172i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x173i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x173i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x174i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x174i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x177i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x177i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x179i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x179i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x181i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x181i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x184i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x184i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x186i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x186i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x189i|                                                ; 5.5 (5.5)            ; 5.5 (5.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x189i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x193i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x193i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x196i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x196i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x199i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x199i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x201i|                                                ; 4.0 (4.0)            ; 4.5 (4.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x201i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x207i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x207i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x218i|                                                ; 357.3 (357.3)        ; 363.3 (363.3)                    ; 7.2 (7.2)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 502 (502)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x218i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x221i|                                                ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x221i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x7i|                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|f|cc|x7i                                              ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |g|                                                          ; 46.6 (0.0)           ; 48.3 (0.0)                       ; 1.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g                                                     ; crc32_dat56                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 46.6 (0.0)           ; 48.3 (0.0)                       ; 1.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 59 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc                                                  ; crc32_dat56_factor                                                                              ; eth_traffic_controller                          ;
;                               |x585i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x585i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x586i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x586i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x587i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x587i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x588i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x588i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x589i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x589i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x590i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x590i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x591i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x591i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x592i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x592i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x593i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x593i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x594i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x594i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x595i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x595i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x596i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x596i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x597i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x597i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x598i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x598i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x599i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x599i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x600i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x600i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x601i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x601i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x602i|                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x602i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x603i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x603i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x604i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x604i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x605i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x605i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x606i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x606i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x607i|                                                ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x607i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x608i|                                                ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x608i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x610i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x610i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x611i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x611i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x612i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x612i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x614i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x614i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x615i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x615i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x616i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x616i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x619i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x619i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x620i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x620i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x621i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x621i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x622i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x622i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x623i|                                                ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x623i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x624i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x624i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x625i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x625i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x627i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x627i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x628i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x628i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x630i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x630i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x631i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x631i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x635i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x635i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x638i|                                                ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x638i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x649i|                                                ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x649i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x654i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|g|cc|x654i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                         |h|                                                          ; 43.6 (0.0)           ; 44.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h                                                     ; crc32_dat64                                                                                     ; eth_traffic_controller                          ;
;                            |cc|                                                      ; 43.6 (0.0)           ; 44.0 (0.0)                       ; 0.8 (0.0)                                         ; 0.4 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc                                                  ; crc32_dat64_factor                                                                              ; eth_traffic_controller                          ;
;                               |x644i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x644i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x645i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x645i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x646i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x646i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x647i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x647i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x648i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x648i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x649i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x649i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x650i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x650i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x651i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x651i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x652i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x652i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x653i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x653i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x654i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x654i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x655i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x655i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x656i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x656i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x657i|                                                ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x657i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x658i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x658i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x659i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x659i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x660i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x660i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x661i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x661i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x662i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x662i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x663i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x663i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x664i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x664i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x665i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x665i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x666i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x666i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x667i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x667i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x668i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x668i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x671i|                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x671i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x673i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x673i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x674i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x674i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x675i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x675i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x676i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x676i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x679i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x679i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x683i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x683i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x684i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x684i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x685i|                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x685i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x686i|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x686i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x688i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x688i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x689i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x689i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x691i|                                                ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x691i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x695i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x695i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x697i|                                                ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x697i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                               |x709i|                                                ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|cr|h|cc|x709i                                            ; xor6                                                                                            ; eth_traffic_controller                          ;
;                      |rg|                                                            ; 19.4 (19.4)          ; 19.2 (19.2)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 32 (32)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc32_u0|rg                                                       ; crc_register                                                                                    ; eth_traffic_controller                          ;
;                   |crc_bridge_u0|                                                    ; 20.3 (20.3)          ; 28.9 (28.9)                      ; 9.7 (9.7)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 72 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc32_calculator_u0|crc_bridge_u0                                                     ; avalon_st_to_crc_if_bridge                                                                      ; eth_traffic_controller                          ;
;                |crc_comparator_u0|                                                   ; 6.8 (6.8)            ; 13.0 (13.0)                      ; 7.7 (7.7)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|MON|crc32_chk_inst|crc_comparator_u0                                                                     ; crc_comparator                                                                                  ; eth_traffic_controller                          ;
;          |avalon_st_loopback_u0|                                                     ; 176.3 (4.9)          ; 187.8 (4.8)                      ; 15.2 (0.0)                                        ; 3.7 (0.2)                        ; 0.0 (0.0)            ; 273 (11)            ; 187 (0)                   ; 0 (0)         ; 143360            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0                                                                                    ; avalon_st_loopback                                                                              ; eth_traffic_controller                          ;
;             |avalon_st_loopback_ena_csr_inst|                                        ; 6.9 (6.9)            ; 7.3 (7.3)                        ; 0.6 (0.6)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 11 (11)             ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|avalon_st_loopback_ena_csr_inst                                                    ; avalon_st_loopback_csr                                                                          ; eth_traffic_controller                          ;
;             |tx_sc_fifo|                                                             ; 164.1 (164.1)        ; 175.8 (175.8)                    ; 15.1 (15.1)                                       ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 251 (251)           ; 182 (182)                 ; 0 (0)         ; 143360            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo                                                                         ; altera_avalon_sc_fifo                                                                           ; eth_traffic_controller                          ;
;                |infer_mem_rtl_0|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 143360            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|infer_mem_rtl_0                                                         ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                   |auto_generated|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 143360            ; 7     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|infer_mem_rtl_0|auto_generated                                          ; altsyncram_bil1                                                                                 ; alt_em10g32_181                                 ;
;          |reset_sync|                                                                ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|reset_sync                                                                                               ; traffic_reset_sync                                                                              ; eth_traffic_controller                          ;
;       |avl_st_mux_for_ch0_u0|                                                        ; 68.1 (66.9)          ; 61.8 (60.7)                      ; 0.0 (0.0)                                         ; 6.3 (6.3)                        ; 0.0 (0.0)            ; 147 (146)           ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|avl_st_mux_for_ch0_u0                                                                                                                                                ; avl_st_mux                                                                                      ; eth_traffic_controller                          ;
;          |sync_u0|                                                                   ; 0.3 (0.3)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|avl_st_mux_for_ch0_u0|sync_u0                                                                                                                                        ; altera_std_synchronizer                                                                         ; altera_jtag_dc_streaming_181                    ;
;       |avl_st_mux_for_ch1_u1|                                                        ; 68.5 (65.4)          ; 62.1 (61.1)                      ; 0.0 (0.0)                                         ; 6.4 (4.3)                        ; 0.0 (0.0)            ; 147 (146)           ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|avl_st_mux_for_ch1_u1                                                                                                                                                ; avl_st_mux                                                                                      ; eth_traffic_controller                          ;
;          |sync_u0|                                                                   ; 2.6 (2.6)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|avl_st_mux_for_ch1_u1|sync_u0                                                                                                                                        ; altera_std_synchronizer                                                                         ; altera_jtag_dc_streaming_181                    ;
;       |eth_1588_traffic_controller_u0|                                               ; 151.0 (0.0)          ; 152.5 (0.0)                      ; 7.1 (0.0)                                         ; 5.6 (0.0)                        ; 0.0 (0.0)            ; 182 (0)             ; 166 (0)                   ; 0 (0)         ; 393216            ; 20    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0                                                                                                                                       ; eth_1588_traffic_controller                                                                     ; eth_traffic_controller                          ;
;          |ram_delay|                                                                 ; 59.1 (0.0)           ; 58.0 (0.0)                       ; 2.0 (0.0)                                         ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 83 (0)                    ; 0 (0)         ; 196608            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay                                                                                                                             ; char10g1588_ram                                                                                 ; eth_traffic_controller                          ;
;             |altera_syncram_component|                                               ; 59.1 (0.0)           ; 58.0 (0.0)                       ; 2.0 (0.0)                                         ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 83 (0)                    ; 0 (0)         ; 196608            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component                                                                                                    ; altera_syncram                                                                                  ; eth_traffic_controller                          ;
;                |auto_generated|                                                      ; 59.1 (0.0)           ; 58.0 (0.0)                       ; 2.0 (0.0)                                         ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 83 (0)                    ; 0 (0)         ; 196608            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated                                                                                     ; altera_syncram_65o1                                                                             ; eth_traffic_controller                          ;
;                   |altsyncram1|                                                      ; 59.1 (0.0)           ; 58.0 (0.0)                       ; 2.0 (0.0)                                         ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 53 (0)              ; 83 (0)                    ; 0 (0)         ; 196608            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1                                                                         ; altsyncram_8n74                                                                                 ; altera_work                                     ;
;                      |altsyncram2|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 196608            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|altsyncram2                                                             ; altsyncram_9ae3                                                                                 ; altera_work                                     ;
;                      |mgl_prim3|                                                     ; 59.1 (46.0)          ; 58.0 (47.3)                      ; 2.0 (3.8)                                         ; 3.1 (2.5)                        ; 0.0 (0.0)            ; 53 (33)             ; 83 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3                                                               ; sld_mod_ram_rom                                                                                 ; altera_work                                     ;
;                         |\ram_rom_logic_gen:name_gen:info_rom_sr|                    ; 11.2 (11.2)          ; 10.7 (10.7)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 20 (20)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|\ram_rom_logic_gen:name_gen:info_rom_sr                       ; sld_rom_sr                                                                                      ; altera_work                                     ;
;          |ram_offset|                                                                ; 91.0 (0.0)           ; 93.3 (0.0)                       ; 4.9 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 83 (0)                    ; 0 (0)         ; 196608            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset                                                                                                                            ; char10g1588_ram                                                                                 ; eth_traffic_controller                          ;
;             |altera_syncram_component|                                               ; 91.0 (0.0)           ; 93.3 (0.0)                       ; 4.9 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 83 (0)                    ; 0 (0)         ; 196608            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component                                                                                                   ; altera_syncram                                                                                  ; eth_traffic_controller                          ;
;                |auto_generated|                                                      ; 91.0 (0.0)           ; 93.3 (0.0)                       ; 4.9 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 83 (0)                    ; 0 (0)         ; 196608            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated                                                                                    ; altera_syncram_u8o1                                                                             ; eth_traffic_controller                          ;
;                   |altsyncram1|                                                      ; 91.0 (0.0)           ; 93.3 (0.0)                       ; 4.9 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 83 (0)                    ; 0 (0)         ; 196608            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1                                                                        ; altsyncram_0r74                                                                                 ; altera_work                                     ;
;                      |altsyncram2|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 196608            ; 10    ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|altsyncram2                                                            ; altsyncram_9ae3                                                                                 ; altera_work                                     ;
;                      |mgl_prim3|                                                     ; 91.0 (46.0)          ; 93.3 (46.6)                      ; 4.9 (2.6)                                         ; 2.5 (2.0)                        ; 0.0 (0.0)            ; 126 (33)            ; 83 (74)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3                                                              ; sld_mod_ram_rom                                                                                 ; altera_work                                     ;
;                         |\ram_rom_logic_gen:name_gen:info_rom_sr|                    ; 45.0 (45.0)          ; 46.7 (46.7)                      ; 2.3 (2.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 93 (93)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|mgl_prim3|\ram_rom_logic_gen:name_gen:info_rom_sr                      ; sld_rom_sr                                                                                      ; altera_work                                     ;
;          |traffic_controller_1588_inst|                                              ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|traffic_controller_1588_inst                                                                                                          ; traffic_controller_1588                                                                         ; eth_traffic_controller                          ;
;       |mux_sel_csr_u0|                                                               ; 2.8 (2.8)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|mux_sel_csr_u0                                                                                                                                                       ; avl_st_sel_csr                                                                                  ; eth_traffic_controller                          ;
;    |address_decoder_top|                                                             ; 131.1 (0.0)          ; 155.4 (0.0)                      ; 33.2 (0.0)                                        ; 8.9 (0.0)                        ; 0.0 (0.0)            ; 184 (0)             ; 257 (0)                   ; 0 (0)         ; 324               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top                                                                                                                                                                                                          ; address_decoder_top                                                                             ; address_decoder_top                             ;
;       |mm_clock_crossing_bridge|                                                     ; 36.9 (0.0)           ; 59.5 (0.0)                       ; 27.7 (0.0)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 124 (0)                   ; 0 (0)         ; 324               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge                                                                                                                                                                                 ; address_decoder_top_mm_clock_crossing_bridge                                                    ; address_decoder_top_mm_clock_crossing_bridge    ;
;          |mm_clock_crossing_bridge|                                                  ; 36.9 (5.3)           ; 59.5 (4.7)                       ; 27.7 (0.0)                                        ; 5.0 (0.7)                        ; 0.0 (0.0)            ; 41 (9)              ; 124 (5)                   ; 0 (0)         ; 324               ; 3     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge                                                                                                                                                        ; address_decoder_top_mm_clock_crossing_bridge_altera_avalon_mm_clock_crossing_bridge_181_kqxyhsq ; altera_avalon_mm_clock_crossing_bridge_181      ;
;             |cmd_fifo|                                                               ; 20.6 (20.0)          ; 35.9 (28.2)                      ; 18.8 (11.3)                                       ; 3.4 (3.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 83 (65)                   ; 0 (0)         ; 196               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo                                                                                                                                               ; altera_avalon_dc_fifo                                                                           ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                |mem_rtl_0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 196               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|mem_rtl_0                                                                                                                                     ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                   |auto_generated|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 196               ; 2     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|mem_rtl_0|auto_generated                                                                                                                      ; altsyncram_p8h1                                                                                 ; alt_em10g32_181                                 ;
;                |read_crosser|                                                        ; 0.3 (0.0)            ; 3.9 (0.0)                        ; 3.9 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|read_crosser                                                                                                                                  ; altera_dcfifo_synchronizer_bundle                                                               ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[0].u|                                                        ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[0].u                                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[1].u|                                                        ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[1].u                                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[2].u|                                                        ; 0.1 (0.1)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|read_crosser|sync[2].u                                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                |write_crosser|                                                       ; 0.3 (0.0)            ; 3.8 (0.0)                        ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|write_crosser                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                               ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[0].u|                                                        ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[0].u                                                                                                                       ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[1].u|                                                        ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[1].u                                                                                                                       ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[2].u|                                                        ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|write_crosser|sync[2].u                                                                                                                       ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;             |rsp_fifo|                                                               ; 10.6 (9.6)           ; 18.9 (12.0)                      ; 9.3 (2.9)                                         ; 1.0 (0.5)                        ; 0.0 (0.0)            ; 16 (16)             ; 36 (18)                   ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo                                                                                                                                               ; altera_avalon_dc_fifo                                                                           ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                |mem_rtl_0|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|mem_rtl_0                                                                                                                                     ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                   |auto_generated|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|mem_rtl_0|auto_generated                                                                                                                      ; altsyncram_q8h1                                                                                 ; alt_em10g32_181                                 ;
;                |read_crosser|                                                        ; 0.4 (0.0)            ; 2.8 (0.0)                        ; 2.6 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|read_crosser                                                                                                                                  ; altera_dcfifo_synchronizer_bundle                                                               ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[0].u|                                                        ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[0].u                                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[1].u|                                                        ; 0.1 (0.1)            ; 0.9 (0.9)                        ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[1].u                                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[2].u|                                                        ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|read_crosser|sync[2].u                                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                |write_crosser|                                                       ; 0.5 (0.0)            ; 4.1 (0.0)                        ; 3.8 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|write_crosser                                                                                                                                 ; altera_dcfifo_synchronizer_bundle                                                               ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[0].u|                                                        ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[0].u                                                                                                                       ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[1].u|                                                        ; 0.1 (0.1)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[1].u                                                                                                                       ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;                   |sync[2].u|                                                        ; 0.1 (0.1)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|write_crosser|sync[2].u                                                                                                                       ; altera_std_synchronizer_nocut                                                                   ; altera_avalon_mm_clock_crossing_bridge_181      ;
;       |mm_interconnect_0|                                                            ; 22.3 (0.0)           ; 21.8 (0.0)                       ; 0.7 (0.0)                                         ; 1.1 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_0                                                                                                                                                                                        ; address_decoder_top_altera_mm_interconnect_181_hhyhgxq                                          ; altera_mm_interconnect_181                      ;
;          |cmd_demux|                                                                 ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_0|cmd_demux                                                                                                                                                                              ; address_decoder_top_altera_merlin_demultiplexer_181_un3nz3q                                     ; altera_merlin_demultiplexer_181                 ;
;          |master_avalon_universal_master_0_agent|                                    ; 1.2 (1.2)            ; 2.0 (2.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_0|master_avalon_universal_master_0_agent                                                                                                                                                 ; address_decoder_top_altera_merlin_master_agent_181_t5eyqrq                                      ; altera_merlin_master_agent_181                  ;
;          |mm_clock_crossing_bridge_s0_agent|                                         ; 1.1 (1.1)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_0|mm_clock_crossing_bridge_s0_agent                                                                                                                                                      ; address_decoder_top_altera_merlin_slave_agent_181_a7g37xa                                       ; altera_merlin_slave_agent_181                   ;
;          |mm_clock_crossing_bridge_s0_agent_rsp_fifo|                                ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_0|mm_clock_crossing_bridge_s0_agent_rsp_fifo                                                                                                                                             ; address_decoder_top_altera_avalon_sc_fifo_181_hseo73i                                           ; altera_avalon_sc_fifo_181                       ;
;          |multi_channel_avalon_universal_slave_0_agent|                              ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_0|multi_channel_avalon_universal_slave_0_agent                                                                                                                                           ; address_decoder_top_altera_merlin_slave_agent_181_a7g37xa                                       ; altera_merlin_slave_agent_181                   ;
;          |multi_channel_avalon_universal_slave_0_agent_rsp_fifo|                     ; 3.3 (3.3)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_0|multi_channel_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                  ; address_decoder_top_altera_avalon_sc_fifo_181_hseo73i                                           ; altera_avalon_sc_fifo_181                       ;
;          |router|                                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_0|router                                                                                                                                                                                 ; address_decoder_top_altera_merlin_router_181_2teq4gq                                            ; altera_merlin_router_181                        ;
;          |rsp_mux|                                                                   ; 6.7 (6.7)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_0|rsp_mux                                                                                                                                                                                ; address_decoder_top_altera_merlin_multiplexer_181_ckol5lq                                       ; altera_merlin_multiplexer_181                   ;
;       |mm_interconnect_1|                                                            ; 47.5 (0.0)           ; 46.0 (0.0)                       ; 0.0 (0.0)                                         ; 1.5 (0.0)                        ; 0.0 (0.0)            ; 88 (0)              ; 37 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1                                                                                                                                                                                        ; address_decoder_top_altera_mm_interconnect_181_mvzerxq                                          ; altera_mm_interconnect_181                      ;
;          |cmd_demux|                                                                 ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|cmd_demux                                                                                                                                                                              ; address_decoder_top_altera_merlin_demultiplexer_181_sejibda                                     ; altera_merlin_demultiplexer_181                 ;
;          |cmd_mux_005|                                                               ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|cmd_mux_005                                                                                                                                                                            ; address_decoder_top_altera_merlin_multiplexer_181_igrmv7i                                       ; altera_merlin_multiplexer_181                   ;
;          |mm_clock_crossing_bridge_m0_agent|                                         ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|mm_clock_crossing_bridge_m0_agent                                                                                                                                                      ; address_decoder_top_altera_merlin_master_agent_181_t5eyqrq                                      ; altera_merlin_master_agent_181                  ;
;          |mm_clock_crossing_bridge_m0_limiter|                                       ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|mm_clock_crossing_bridge_m0_limiter                                                                                                                                                    ; address_decoder_top_altera_merlin_traffic_limiter_181_reppfiq                                   ; altera_merlin_traffic_limiter_181               ;
;          |router|                                                                    ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|router                                                                                                                                                                                 ; address_decoder_top_altera_merlin_router_181_qvlxg5i                                            ; altera_merlin_router_181                        ;
;          |rsp_mux|                                                                   ; 18.3 (18.3)          ; 16.8 (16.8)                      ; 0.0 (0.0)                                         ; 1.5 (1.5)                        ; 0.0 (0.0)            ; 33 (33)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|rsp_mux                                                                                                                                                                                ; address_decoder_top_altera_merlin_multiplexer_181_qmou4ia                                       ; altera_merlin_multiplexer_181                   ;
;          |traffic_controller_ch_0_1_avalon_universal_slave_0_agent|                  ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|traffic_controller_ch_0_1_avalon_universal_slave_0_agent                                                                                                                               ; address_decoder_top_altera_merlin_slave_agent_181_a7g37xa                                       ; altera_merlin_slave_agent_181                   ;
;          |traffic_controller_ch_0_1_avalon_universal_slave_0_agent_rsp_fifo|         ; 4.9 (4.9)            ; 4.9 (4.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|traffic_controller_ch_0_1_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                      ; address_decoder_top_altera_avalon_sc_fifo_181_hseo73i                                           ; altera_avalon_sc_fifo_181                       ;
;          |traffic_controller_ch_10_11_avalon_universal_slave_0_agent_rsp_fifo|       ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|traffic_controller_ch_10_11_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                    ; address_decoder_top_altera_avalon_sc_fifo_181_hseo73i                                           ; altera_avalon_sc_fifo_181                       ;
;          |traffic_controller_ch_2_3_avalon_universal_slave_0_agent_rsp_fifo|         ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|traffic_controller_ch_2_3_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                      ; address_decoder_top_altera_avalon_sc_fifo_181_hseo73i                                           ; altera_avalon_sc_fifo_181                       ;
;          |traffic_controller_ch_4_5_avalon_universal_slave_0_agent_rsp_fifo|         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|traffic_controller_ch_4_5_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                      ; address_decoder_top_altera_avalon_sc_fifo_181_hseo73i                                           ; altera_avalon_sc_fifo_181                       ;
;          |traffic_controller_ch_6_7_avalon_universal_slave_0_agent_rsp_fifo|         ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|traffic_controller_ch_6_7_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                      ; address_decoder_top_altera_avalon_sc_fifo_181_hseo73i                                           ; altera_avalon_sc_fifo_181                       ;
;          |traffic_controller_ch_8_9_avalon_universal_slave_0_agent_rsp_fifo|         ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|mm_interconnect_1|traffic_controller_ch_8_9_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                      ; address_decoder_top_altera_avalon_sc_fifo_181_hseo73i                                           ; altera_avalon_sc_fifo_181                       ;
;       |multi_channel|                                                                ; 9.2 (0.0)            ; 9.3 (0.0)                        ; 0.8 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|multi_channel                                                                                                                                                                                            ; address_decoder_top_multi_channel                                                               ; address_decoder_top_multi_channel               ;
;          |multi_channel|                                                             ; 9.2 (9.2)            ; 9.3 (9.3)                        ; 0.8 (0.8)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 1 (1)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|multi_channel|multi_channel                                                                                                                                                                              ; address_decoder_top_multi_channel_altera_merlin_slave_translator_181_5aswt6a                    ; altera_merlin_slave_translator_181              ;
;       |rst_controller|                                                               ; 0.5 (0.0)            ; 1.0 (0.0)                        ; 0.8 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|rst_controller                                                                                                                                                                                           ; altera_reset_controller                                                                         ; altera_reset_controller_181                     ;
;          |alt_rst_sync_uq1|                                                          ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|rst_controller|alt_rst_sync_uq1                                                                                                                                                                          ; altera_reset_synchronizer                                                                       ; altera_reset_controller_181                     ;
;       |rst_controller_001|                                                           ; 0.2 (0.0)            ; 1.0 (0.0)                        ; 1.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|rst_controller_001                                                                                                                                                                                       ; altera_reset_controller                                                                         ; altera_reset_controller_181                     ;
;          |alt_rst_sync_uq1|                                                          ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                      ; altera_reset_synchronizer                                                                       ; altera_reset_controller_181                     ;
;       |traffic_controller_ch_0_1|                                                    ; 13.3 (0.0)           ; 13.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_0_1                                                                                                                                                                                ; address_decoder_top_traffic_controller_ch_0_1                                                   ; address_decoder_top_traffic_controller_ch_0_1   ;
;          |traffic_controller_ch_0_1|                                                 ; 13.3 (13.3)          ; 13.5 (13.5)                      ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_0_1|traffic_controller_ch_0_1                                                                                                                                                      ; address_decoder_top_traffic_controller_ch_0_1_altera_merlin_slave_translator_181_5aswt6a        ; altera_merlin_slave_translator_181              ;
;       |traffic_controller_ch_10_11|                                                  ; 0.0 (0.0)            ; 0.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_10_11                                                                                                                                                                              ; address_decoder_top_traffic_controller_ch_10_11                                                 ; address_decoder_top_traffic_controller_ch_10_11 ;
;          |traffic_controller_ch_10_11|                                               ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_10_11|traffic_controller_ch_10_11                                                                                                                                                  ; address_decoder_top_traffic_controller_ch_10_11_altera_merlin_slave_translator_181_5aswt6a      ; altera_merlin_slave_translator_181              ;
;       |traffic_controller_ch_2_3|                                                    ; 0.2 (0.0)            ; 0.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_2_3                                                                                                                                                                                ; address_decoder_top_traffic_controller_ch_2_3                                                   ; address_decoder_top_traffic_controller_ch_2_3   ;
;          |traffic_controller_ch_2_3|                                                 ; 0.2 (0.2)            ; 0.7 (0.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_2_3|traffic_controller_ch_2_3                                                                                                                                                      ; address_decoder_top_traffic_controller_ch_2_3_altera_merlin_slave_translator_181_5aswt6a        ; altera_merlin_slave_translator_181              ;
;       |traffic_controller_ch_4_5|                                                    ; 0.5 (0.0)            ; 0.7 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_4_5                                                                                                                                                                                ; address_decoder_top_traffic_controller_ch_4_5                                                   ; address_decoder_top_traffic_controller_ch_4_5   ;
;          |traffic_controller_ch_4_5|                                                 ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_4_5|traffic_controller_ch_4_5                                                                                                                                                      ; address_decoder_top_traffic_controller_ch_4_5_altera_merlin_slave_translator_181_5aswt6a        ; altera_merlin_slave_translator_181              ;
;       |traffic_controller_ch_6_7|                                                    ; 0.0 (0.0)            ; 0.7 (0.0)                        ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_6_7                                                                                                                                                                                ; address_decoder_top_traffic_controller_ch_6_7                                                   ; address_decoder_top_traffic_controller_ch_6_7   ;
;          |traffic_controller_ch_6_7|                                                 ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_6_7|traffic_controller_ch_6_7                                                                                                                                                      ; address_decoder_top_traffic_controller_ch_6_7_altera_merlin_slave_translator_181_5aswt6a        ; altera_merlin_slave_translator_181              ;
;       |traffic_controller_ch_8_9|                                                    ; 0.5 (0.0)            ; 0.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_8_9                                                                                                                                                                                ; address_decoder_top_traffic_controller_ch_8_9                                                   ; address_decoder_top_traffic_controller_ch_8_9   ;
;          |traffic_controller_ch_8_9|                                                 ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; address_decoder_top|traffic_controller_ch_8_9|traffic_controller_ch_8_9                                                                                                                                                      ; address_decoder_top_traffic_controller_ch_8_9_altera_merlin_slave_translator_181_5aswt6a        ; altera_merlin_slave_translator_181              ;
;    |auto_fab_0|                                                                      ; 188.5 (5.0)          ; 188.5 (1.0)                      ; 15.5 (0.0)                                        ; 15.5 (4.0)                       ; 0.0 (0.0)            ; 274 (2)             ; 223 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                                   ; alt_sld_fab_0                                                                                   ;                                                 ;
;       |alt_sld_fab_0|                                                                ; 183.5 (0.0)          ; 187.5 (0.0)                      ; 15.5 (0.0)                                        ; 11.5 (0.0)                       ; 0.0 (0.0)            ; 272 (0)             ; 223 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                                     ; alt_sld_fab_0_alt_sld_fab_0_10_mgvf7lq                                                          ;                                                 ;
;          |alt_sld_fab_0|                                                             ; 183.5 (0.0)          ; 187.5 (0.0)                      ; 15.5 (0.0)                                        ; 11.5 (0.0)                       ; 0.0 (0.0)            ; 272 (0)             ; 223 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                                       ; alt_sld_fab_0_alt_sld_fab_181_pa34ryi                                                           ;                                                 ;
;             |a10xcvrfabric|                                                          ; 14.0 (0.0)           ; 16.0 (0.0)                       ; 5.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric                                                                                                                                                                         ; alt_sld_fab_0_altera_a10_xcvr_reset_sequencer_181_2w4xi5i                                       ;                                                 ;
;                |altera_reset_sequencer|                                              ; 14.0 (12.5)          ; 16.0 (11.7)                      ; 5.0 (1.2)                                         ; 3.0 (2.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 30 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer                                                                                                                                                  ; altera_xcvr_reset_sequencer                                                                     ;                                                 ;
;                   |reset_n_generator|                                                ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer|reset_n_generator                                                                                                                                ; alt_xcvr_resync                                                                                 ;                                                 ;
;                   |reset_req_synchronizers|                                          ; 1.0 (1.0)            ; 3.3 (3.3)                        ; 3.0 (3.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer|reset_req_synchronizers                                                                                                                          ; alt_xcvr_resync                                                                                 ;                                                 ;
;             |jtagpins|                                                               ; 0.4 (0.4)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                                                              ; altera_jtag_wys_atom                                                                            ;                                                 ;
;                |atom_inst|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                                                    ; altera_jtag_wys_atom_bare                                                                       ;                                                 ;
;             |ocpfabric|                                                              ; 67.6 (0.0)           ; 62.0 (0.0)                       ; 0.0 (0.0)                                         ; 5.6 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric                                                                                                                                                                             ; altera_ocp_fabric                                                                               ;                                                 ;
;                |sld_ocp_timeout_inst|                                                ; 67.6 (0.0)           ; 62.0 (0.0)                       ; 0.0 (0.0)                                         ; 5.6 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst                                                                                                                                                        ; pzdyqx                                                                                          ;                                                 ;
;                   |pzdyqx_impl_inst|                                                 ; 67.6 (6.9)           ; 62.0 (6.6)                       ; 0.0 (0.3)                                         ; 5.6 (0.6)                        ; 0.0 (0.0)            ; 93 (13)             ; 72 (9)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst                                                                                                                                       ; pzdyqx_impl                                                                                     ;                                                 ;
;                      |MMMV8756|                                                      ; 11.3 (11.3)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|MMMV8756                                                                                                                              ; YMSB9588                                                                                        ;                                                 ;
;                      |TXTL3573|                                                      ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|TXTL3573                                                                                                                              ; FLAU0828                                                                                        ;                                                 ;
;                      |WGSH7730|                                                      ; 10.0 (10.0)          ; 9.8 (9.8)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 17 (17)             ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|WGSH7730                                                                                                                              ; ZNZS8187                                                                                        ;                                                 ;
;                      |\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|          ; 32.0 (15.8)          ; 28.5 (11.8)                      ; 1.0 (0.5)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 50 (24)             ; 28 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1                                                                                  ; YPHP7743                                                                                        ;                                                 ;
;                         |LSFF6823|                                                   ; 16.2 (16.2)          ; 16.7 (16.7)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|ocpfabric|sld_ocp_timeout_inst|pzdyqx_impl_inst|\stratixiii_BVXN3148_gen_0:stratixiii_BVXN3148_gen_1|LSFF6823                                                                         ; ZNZS8187                                                                                        ;                                                 ;
;             |sldfabric|                                                              ; 101.5 (0.0)          ; 109.2 (0.0)                      ; 10.5 (0.0)                                        ; 2.9 (0.0)                        ; 0.0 (0.0)            ; 163 (0)             ; 120 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                                                             ; alt_sld_fab_0_altera_sld_jtag_hub_181_pevcwri                                                   ;                                                 ;
;                |\jtag_hub_gen:real_sld_jtag_hub|                                     ; 101.5 (80.5)         ; 109.2 (87.8)                     ; 10.5 (9.7)                                        ; 2.9 (2.4)                        ; 0.0 (0.0)            ; 163 (128)           ; 120 (91)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                             ; sld_jtag_hub                                                                                    ;                                                 ;
;                   |hub_info_reg|                                                     ; 11.1 (11.1)          ; 11.5 (11.5)                      ; 0.5 (0.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 17 (17)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg                                                                                                                                ; sld_rom_sr                                                                                      ;                                                 ;
;                   |shadow_jsm|                                                       ; 10.0 (10.0)          ; 9.8 (9.8)                        ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm                                                                                                                                  ; sld_shadow_jsm                                                                                  ;                                                 ;
;    |jtag_master|                                                                     ; 377.9 (0.0)          ; 436.0 (0.0)                      ; 71.0 (0.0)                                        ; 12.9 (0.0)                       ; 0.0 (0.0)            ; 589 (0)             ; 442 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master                                                                                                                                                                                                                  ; alt_jtag_csr_master                                                                             ; alt_jtag_csr_master                             ;
;       |master_0|                                                                     ; 377.9 (0.0)          ; 436.0 (0.0)                      ; 71.0 (0.0)                                        ; 12.9 (0.0)                       ; 0.0 (0.0)            ; 589 (0)             ; 442 (0)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0                                                                                                                                                                                                         ; alt_jtag_csr_master_altera_jtag_avalon_master_181_2tlssti                                       ; altera_jtag_avalon_master_181                   ;
;          |b2p|                                                                       ; 25.3 (25.3)          ; 26.1 (26.1)                      ; 1.0 (1.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 55 (55)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|b2p                                                                                                                                                                                                     ; altera_avalon_st_bytes_to_packets                                                               ; altera_avalon_st_bytes_to_packets_181           ;
;          |b2p_adapter|                                                               ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|b2p_adapter                                                                                                                                                                                             ; alt_jtag_csr_master_channel_adapter_181_brosi3y                                                 ; channel_adapter_181                             ;
;          |fifo|                                                                      ; 15.6 (15.6)          ; 16.5 (16.5)                      ; 1.8 (1.8)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 26 (26)             ; 16 (16)                   ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|fifo                                                                                                                                                                                                    ; alt_jtag_csr_master_altera_avalon_sc_fifo_181_hseo73i                                           ; altera_avalon_sc_fifo_181                       ;
;             |infer_mem_rtl_0|                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|fifo|infer_mem_rtl_0                                                                                                                                                                                    ; altsyncram                                                                                      ; alt_em10g32_181                                 ;
;                |auto_generated|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|fifo|infer_mem_rtl_0|auto_generated                                                                                                                                                                     ; altsyncram_d6l1                                                                                 ; alt_em10g32_181                                 ;
;          |jtag_phy_embedded_in_jtag_master|                                          ; 189.6 (0.0)          ; 222.2 (0.0)                      ; 39.6 (0.0)                                        ; 6.9 (0.0)                        ; 0.0 (0.0)            ; 282 (0)             ; 263 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master                                                                                                                                                                        ; altera_avalon_st_jtag_interface                                                                 ; altera_jtag_dc_streaming_181                    ;
;             |node|                                                                   ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                   ; altera_jtag_sld_node                                                                            ; altera_jtag_dc_streaming_181                    ;
;                |sld_virtual_jtag_component|                                          ; 0.7 (0.0)            ; 1.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component                                                                                                                                        ; sld_virtual_jtag_basic                                                                          ; altera_jtag_dc_streaming_181                    ;
;                   |sld_virtual_jtag_impl_inst|                                       ; 0.7 (0.7)            ; 1.2 (1.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst                                                                                                             ; sld_virtual_jtag_impl                                                                           ; altera_jtag_dc_streaming_181                    ;
;             |normal.jtag_dc_streaming|                                               ; 188.9 (0.0)          ; 221.1 (0.0)                      ; 39.1 (0.0)                                        ; 6.9 (0.0)                        ; 0.0 (0.0)            ; 279 (0)             ; 263 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                               ; altera_jtag_dc_streaming                                                                        ; altera_jtag_dc_streaming_181                    ;
;                |jtag_streaming|                                                      ; 175.0 (169.8)        ; 186.0 (176.8)                    ; 15.4 (9.6)                                        ; 4.3 (2.5)                        ; 0.0 (0.0)            ; 268 (262)           ; 186 (167)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                ; altera_jtag_streaming                                                                           ; altera_jtag_dc_streaming_181                    ;
;                   |clock_sense_reset_n_synchronizer|                                 ; 0.6 (0.6)            ; 3.0 (3.0)                        ; 3.0 (3.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                                                                                               ; altera_std_synchronizer                                                                         ; altera_jtag_dc_streaming_181                    ;
;                   |clock_sensor_synchronizer|                                        ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                                                                                      ; altera_std_synchronizer                                                                         ; altera_jtag_dc_streaming_181                    ;
;                   |clock_to_sample_div2_synchronizer|                                ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                                                                                              ; altera_std_synchronizer                                                                         ; altera_jtag_dc_streaming_181                    ;
;                   |idle_inserter|                                                    ; 1.3 (1.3)            ; 1.1 (1.1)                        ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                  ; altera_avalon_st_idle_inserter                                                                  ; altera_jtag_dc_streaming_181                    ;
;                   |idle_remover|                                                     ; 2.4 (2.4)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                   ; altera_avalon_st_idle_remover                                                                   ; altera_jtag_dc_streaming_181                    ;
;                   |reset_to_sample_synchronizer|                                     ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 1.2 (1.2)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                                                                                   ; altera_std_synchronizer                                                                         ; altera_jtag_dc_streaming_181                    ;
;                |sink_crosser|                                                        ; 11.7 (3.1)           ; 23.2 (7.6)                       ; 12.9 (5.2)                                        ; 1.4 (0.7)                        ; 0.0 (0.0)            ; 10 (4)              ; 47 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                  ; altera_avalon_st_clock_crosser                                                                  ; altera_jtag_dc_streaming_181                    ;
;                   |in_to_out_synchronizer|                                           ; -0.1 (-0.1)          ; 0.9 (0.9)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                           ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_181                    ;
;                   |out_to_in_synchronizer|                                           ; 0.5 (0.5)            ; 3.0 (3.0)                        ; 2.7 (2.7)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                           ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_181                    ;
;                   |output_stage|                                                     ; 8.2 (8.2)            ; 11.7 (11.7)                      ; 4.0 (4.0)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 6 (6)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                     ; altera_avalon_st_pipeline_base                                                                  ; altera_jtag_dc_streaming_181                    ;
;                |source_crosser|                                                      ; 1.8 (1.3)            ; 10.4 (6.9)                       ; 9.3 (6.1)                                         ; 0.7 (0.4)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                ; altera_jtag_src_crosser                                                                         ; altera_jtag_dc_streaming_181                    ;
;                   |crosser|                                                          ; 0.5 (0.6)            ; 3.5 (0.6)                        ; 3.3 (0.1)                                         ; 0.3 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                        ; altera_jtag_control_signal_crosser                                                              ; altera_jtag_dc_streaming_181                    ;
;                      |synchronizer|                                                  ; -0.0 (-0.0)          ; 2.9 (2.9)                        ; 3.2 (3.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                                                                                           ; altera_std_synchronizer                                                                         ; altera_jtag_dc_streaming_181                    ;
;                |synchronizer|                                                        ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer                                                                                                                                  ; altera_std_synchronizer                                                                         ; altera_jtag_dc_streaming_181                    ;
;          |p2b|                                                                       ; 13.4 (13.4)          ; 16.0 (16.0)                      ; 2.7 (2.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 25 (25)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|p2b                                                                                                                                                                                                     ; altera_avalon_st_packets_to_bytes                                                               ; altera_avalon_st_packets_to_bytes_181           ;
;          |p2b_adapter|                                                               ; 7.5 (7.5)            ; 7.9 (7.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|p2b_adapter                                                                                                                                                                                             ; alt_jtag_csr_master_channel_adapter_181_imsynky                                                 ; channel_adapter_181                             ;
;          |rst_controller|                                                            ; -0.0 (0.0)           ; 1.0 (0.0)                        ; 1.3 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|rst_controller                                                                                                                                                                                          ; altera_reset_controller                                                                         ; altera_reset_controller_181                     ;
;             |alt_rst_sync_uq1|                                                       ; -0.0 (-0.0)          ; 1.0 (1.0)                        ; 1.3 (1.3)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                         ; altera_reset_synchronizer                                                                       ; altera_reset_controller_181                     ;
;          |transacto|                                                                 ; 126.0 (0.0)          ; 145.6 (0.0)                      ; 24.0 (0.0)                                        ; 4.5 (0.0)                        ; 0.0 (0.0)            ; 196 (0)             ; 122 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|transacto                                                                                                                                                                                               ; altera_avalon_packets_to_master                                                                 ; altera_avalon_packets_to_master_181             ;
;             |p2m|                                                                    ; 126.0 (126.0)        ; 145.6 (145.6)                    ; 24.0 (24.0)                                       ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 196 (196)           ; 122 (122)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; jtag_master|master_0|transacto|p2m                                                                                                                                                                                           ; packets_to_master                                                                               ; altera_avalon_packets_to_master_181             ;
;    |lb_fifo_reset_sync|                                                              ; 2.0 (2.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 2.0 (2.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; 0 (0)  ; lb_fifo_reset_sync                                                                                                                                                                                                           ; alt_mge_reset_synchronizer                                                                      ; altera_work                                     ;
+--------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+--------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+-------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                ;
+-------------------------------------------------------+--------------------------+-------------------------+
; Statistic                                             ; |                        ; auto_fab_0              ;
+-------------------------------------------------------+--------------------------+-------------------------+
; ALMs needed [=A-B+C]                                  ; 14333.5 / 80330 ( 17 % ) ; 188.5 / 80330 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 16221.5 / 80330 ( 20 % ) ; 188.5 / 80330 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 2342.0 / 80330 ( 2 % )   ; 15.5 / 80330 ( < 1 % )  ;
;     [C] Estimate of ALMs unavailable                  ; 454.0 / 80330 ( < 1 % )  ; 15.5 / 80330 ( < 1 % )  ;
; ALMs used for memory                                  ; 40.0                     ; 0.0                     ;
; Combinational ALUTs                                   ; 21562                    ; 274                     ;
; Dedicated Logic Registers                             ; 18834 / 321320 ( 5 % )   ; 223 / 321320 ( < 1 % )  ;
; I/O Registers                                         ; 0                        ; 0                       ;
; Block Memory Bits                                     ; 703840                   ; 0                       ;
; M20Ks                                                 ; 70 / 587 ( 11 % )        ; 0 / 587 ( 0 % )         ;
; DSP Blocks                                            ; 0 / 192 ( 0 % )          ; 0 / 192 ( 0 % )         ;
; Pins                                                  ; 25                       ; 0                       ;
; Virtual Pins                                          ; 6                        ; 0                       ;
; IOPLLs                                                ; 0                        ; 0                       ;
;                                                       ;                          ;                         ;
; Region Placement                                      ; -                        ; -                       ;
;                                                       ;                          ;                         ;
; Connections                                           ;                          ;                         ;
;     -- Input Connections                              ; 74                       ; 1217                    ;
;     -- Registered Input Connections                   ; 17                       ; 677                     ;
;     -- Output Connections                             ; 1217                     ; 74                      ;
;     -- Registered Output Connections                  ; 431                      ; 34                      ;
;                                                       ;                          ;                         ;
; Internal Connections                                  ;                          ;                         ;
;     -- Total Connections                              ; 200270                   ; 3027                    ;
;     -- Registered Connections                         ; 86348                    ; 1755                    ;
;                                                       ;                          ;                         ;
; External Connections                                  ;                          ;                         ;
;     -- |                                              ; 0                        ; 1291                    ;
;     -- auto_fab_0                                     ; 1291                     ; 0                       ;
+-------------------------------------------------------+--------------------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                                    ; Fan-Out ; Physical Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; ~GND                                                                                                                                    ; 18573   ; 1061             ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|reset_sync|data_out ; 2072    ; 229              ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|reset_sync|data_out ; 2072    ; 228              ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                      ; 628     ; 70               ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out         ; 564     ; 60               ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|clk_rst_inst|csr_reset_synchronizer_inst|altera_reset_synchronizer_int_chain_out         ; 564     ; 57               ;
+-----------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                    ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF  ; Location                                                                                                                                                          ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM          ; M20K block ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 1152   ; --                          ; --                          ; 32                          ; 36                          ; 1152                ; 1           ; 0     ; None ; M20K_X8_Y82_N0                                                                                                                                                    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM            ; M20K block ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 1152   ; --                          ; --                          ; 32                          ; 36                          ; 1152                ; 1           ; 0     ; None ; M20K_X8_Y83_N0                                                                                                                                                    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM          ; M20K block ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 1152   ; --                          ; --                          ; 32                          ; 36                          ; 1152                ; 1           ; 0     ; None ; M20K_X8_Y86_N0                                                                                                                                                    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM            ; M20K block ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 1152   ; --                          ; --                          ; 32                          ; 36                          ; 1152                ; 1           ; 0     ; None ; M20K_X8_Y87_N0                                                                                                                                                    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM                 ; M20K block ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 16           ; 75           ; yes                    ; no                      ; yes                    ; yes                     ; 1200   ; --                          ; --                          ; 16                          ; 75                          ; 1200                ; 2           ; 0     ; None ; M20K_X20_Y54_N0, M20K_X20_Y53_N0                                                                                                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM   ; M20K block ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 16           ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; --                          ; --                          ; 16                          ; 48                          ; 768                 ; 2           ; 0     ; None ; M20K_X8_Y62_N0, M20K_X8_Y63_N0                                                                                                                                    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[0].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM                 ; M20K block ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 16           ; 70           ; yes                    ; no                      ; yes                    ; yes                     ; 1120   ; --                          ; --                          ; 16                          ; 70                          ; 1120                ; 2           ; 0     ; None ; M20K_X8_Y60_N0, M20K_X8_Y59_N0                                                                                                                                    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|fifo_ram|ALTSYNCRAM                                                               ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 32           ; 37           ; yes                    ; no                      ; yes                    ; yes                     ; 1184   ; --                          ; --                          ; 32                          ; 37                          ; 1184                ; 1           ; 0     ; None ; M20K_X20_Y58_N0                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; DUT|CHANNEL_GEN[0].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|fifo_ram|ALTSYNCRAM                                                                               ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 32           ; 72           ; yes                    ; no                      ; yes                    ; yes                     ; 2304   ; --                          ; --                          ; 32                          ; 72                          ; 2304                ; 2           ; 0     ; None ; M20K_X20_Y56_N0, M20K_X20_Y57_N0                                                                                                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM          ; M20K block ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 1152   ; --                          ; --                          ; 32                          ; 36                          ; 1152                ; 1           ; 0     ; None ; M20K_X20_Y84_N0                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.rx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM            ; M20K block ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 1152   ; --                          ; --                          ; 32                          ; 36                          ; 1152                ; 1           ; 0     ; None ; M20K_X20_Y83_N0                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_count|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM          ; M20K block ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 1152   ; --                          ; --                          ; 32                          ; 36                          ; 1152                ; 1           ; 0     ; None ; M20K_X30_Y88_N0                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|alt_em10g32unit_inst|creg_top_inst|STAT_TX_RX_CLK.tx_stat_mem|mem_csr|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM            ; M20K block ; Simple Dual Port ; Single Clock ; --           ; --           ; 32           ; 36           ; yes                    ; no                      ; yes                    ; yes                     ; 1152   ; --                          ; --                          ; 32                          ; 36                          ; 1152                ; 1           ; 0     ; None ; M20K_X30_Y87_N0                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_312_TO_156.rx_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM                 ; M20K block ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 16           ; 75           ; yes                    ; no                      ; yes                    ; yes                     ; 1200   ; --                          ; --                          ; 16                          ; 75                          ; 1200                ; 2           ; 0     ; None ; M20K_X30_Y66_N0, M20K_X30_Y67_N0                                                                                                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|RX_STATUS_312_TO_156.rx_status_312_to_156|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM   ; M20K block ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 16           ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 768    ; --                          ; --                          ; 16                          ; 48                          ; 768                 ; 2           ; 0     ; None ; M20K_X30_Y72_N0, M20K_X30_Y76_N0                                                                                                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[1].u_channel|mac|alt_em10g32_0|st_adpt.avalon_st_adpt_inst|TX_156_TO_312.tx_156_to_312|fifo_mem|altsyncram_gen[0].altsyncram_inst|altsyncram_ecc_disable.altsyncram_component|auto_generated|ALTSYNCRAM                 ; M20K block ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 16           ; 70           ; yes                    ; no                      ; yes                    ; yes                     ; 1120   ; --                          ; --                          ; 16                          ; 70                          ; 1120                ; 2           ; 0     ; None ; M20K_X30_Y65_N0, M20K_X30_Y64_N0                                                                                                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Block Type Set to Block RAM                                    ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|rx|rm_fifo|rx_rm_fifo_inst|async_fifo|dcfifo_componenet|auto_generated|fifo_ram|ALTSYNCRAM                                                               ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 32           ; 37           ; yes                    ; no                      ; yes                    ; yes                     ; 1184   ; --                          ; --                          ; 32                          ; 37                          ; 1184                ; 1           ; 0     ; None ; M20K_X20_Y55_N0                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; DUT|CHANNEL_GEN[1].u_channel|phy|alt_mge_phy_0|mge_pcs|USXGMII_PCS.usxgmii_pcs|tx|tx_fifo|async_fifo|dcfifo_componenet|auto_generated|fifo_ram|ALTSYNCRAM                                                                               ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 32           ; 72           ; yes                    ; no                      ; yes                    ; yes                     ; 2304   ; --                          ; --                          ; 32                          ; 72                          ; 2304                ; 2           ; 0     ; None ; M20K_X20_Y51_N0, M20K_X20_Y52_N0                                                                                                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|altera_syncram4|altsyncram7|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 32           ; 4            ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 128    ; 4                           ; 32                          ; 4                           ; 32                          ; 128                 ; 0           ; 2     ; None ; LAB_X15_Y22_N0, LAB_X15_Y21_N0                                                                                                                                    ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|altsyncram2|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 5            ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 30     ; --                          ; --                          ; 5                           ; 6                           ; 30                  ; 1           ; 0     ; None ; M20K_X20_Y31_N0                                                                                                                                                   ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|altsyncram2|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 5            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 320    ; --                          ; --                          ; 5                           ; 64                          ; 320                 ; 2           ; 0     ; None ; M20K_X20_Y30_N0, M20K_X20_Y29_N0                                                                                                                                  ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[0].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                          ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 2048         ; 70           ; yes                    ; no                      ; yes                    ; yes                     ; 143360 ; --                          ; --                          ; 2048                        ; 70                          ; 143360              ; 7           ; 0     ; None ; M20K_X20_Y42_N0, M20K_X20_Y40_N0, M20K_X20_Y44_N0, M20K_X20_Y45_N0, M20K_X20_Y43_N0, M20K_X20_Y46_N0, M20K_X20_Y41_N0                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|crc32_gen_inst|crc32_calculator_u0|crc32_u0|crc_out_rtl_0|auto_generated|altera_syncram4|altsyncram7|ALTSYNCRAM ; AUTO       ; Simple Dual Port ; Single Clock ; 4            ; 32           ; 4            ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 128    ; 4                           ; 32                          ; 4                           ; 32                          ; 128                 ; 0           ; 2     ; None ; LAB_X28_Y29_N0, LAB_X28_Y30_N0                                                                                                                                    ; Don't care          ;                 ;                 ;          ;                        ;                                                                     ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_ctrl_inst|ALTSHIFT_TAPS_component|auto_generated|altsyncram2|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 5            ; 6            ; yes                    ; no                      ; yes                    ; yes                     ; 30     ; --                          ; --                          ; 5                           ; 6                           ; 30                  ; 1           ; 0     ; None ; M20K_X30_Y49_N0                                                                                                                                                   ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|GEN|shiftreg_data_inst|ALTSHIFT_TAPS_component|auto_generated|altsyncram2|ALTSYNCRAM                                ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 5            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 320    ; --                          ; --                          ; 5                           ; 64                          ; 320                 ; 2           ; 0     ; None ; M20K_X30_Y41_N0, M20K_X30_Y40_N0                                                                                                                                  ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|ETH_STD_TRAFFIC_CONTROLLER[1].eth_std_traffic_controller_u0|avalon_st_loopback_u0|tx_sc_fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                          ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 2048         ; 70           ; yes                    ; no                      ; yes                    ; yes                     ; 143360 ; --                          ; --                          ; 2048                        ; 70                          ; 143360              ; 7           ; 0     ; None ; M20K_X30_Y58_N0, M20K_X30_Y63_N0, M20K_X30_Y60_N0, M20K_X30_Y61_N0, M20K_X30_Y59_N0, M20K_X30_Y62_N0, M20K_X30_Y57_N0                                             ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                                               ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_delay|altera_syncram_component|auto_generated|altsyncram1|altsyncram2|ALTSYNCRAM                                                             ; AUTO       ; True Dual Port   ; Dual Clocks  ; --           ; --           ; 4096         ; 48           ; yes                    ; yes                     ; yes                    ; no                      ; 196608 ; --                          ; --                          ; 4096                        ; 48                          ; 196608              ; 10          ; 0     ; None ; M20K_X58_Y5_N0, M20K_X58_Y2_N0, M20K_X64_Y3_N0, M20K_X58_Y3_N0, M20K_X64_Y2_N0, M20K_X64_Y4_N0, M20K_X64_Y5_N0, M20K_X64_Y1_N0, M20K_X58_Y4_N0, M20K_X58_Y1_N0    ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                                               ;
; ETH_TRAFFIC_CTRL_PAIR_CHANNEL[0].eth_traffic_controller|eth_1588_traffic_controller_u0|ram_offset|altera_syncram_component|auto_generated|altsyncram1|altsyncram2|ALTSYNCRAM                                                            ; AUTO       ; True Dual Port   ; Dual Clocks  ; --           ; --           ; 4096         ; 48           ; yes                    ; yes                     ; yes                    ; no                      ; 196608 ; --                          ; --                          ; 4096                        ; 48                          ; 196608              ; 10          ; 0     ; None ; M20K_X64_Y9_N0, M20K_X64_Y6_N0, M20K_X64_Y7_N0, M20K_X64_Y11_N0, M20K_X58_Y6_N0, M20K_X64_Y12_N0, M20K_X58_Y8_N0, M20K_X64_Y8_N0, M20K_X64_Y10_N0, M20K_X58_Y7_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                                               ;
; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|cmd_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                      ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 50           ; yes                    ; no                      ; yes                    ; no                      ; 200    ; --                          ; --                          ; 4                           ; 49                          ; 196                 ; 2           ; 0     ; None ; M20K_X20_Y59_N0, M20K_X20_Y63_N0                                                                                                                                  ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; address_decoder_top|mm_clock_crossing_bridge|mm_clock_crossing_bridge|rsp_fifo|mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                      ; AUTO       ; Simple Dual Port ; Dual Clocks  ; --           ; --           ; 4            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 128    ; --                          ; --                          ; 4                           ; 32                          ; 128                 ; 1           ; 0     ; None ; M20K_X30_Y46_N0                                                                                                                                                   ; Don't care          ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B                           ;
; jtag_master|master_0|fifo|infer_mem_rtl_0|auto_generated|ALTSYNCRAM                                                                                                                                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; --           ; --           ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; --                          ; --                          ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None ; M20K_X20_Y64_N0                                                                                                                                                   ; Old data            ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting in Auto MLAB Conversion ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------+
; Place Messages ;
+----------------+
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 18.1.0 Build 222 09/21/2018 SJ Pro Edition
    Info: Processing started: Wed Mar  1 13:15:36 2023
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off altera_eth_top -c altera_eth_top
Info: qfit2_default_script.tcl version: #1
Info: Project  = altera_eth_top
Info: Revision = altera_eth_top
Info (11165): Fitter preparation operations ending: elapsed time is 00:00:50
Info (170189): Fitter placement preparation operations beginning
Info (20288): The Fitter could not convert one or more RAM instances into MLABs automatically because auto MLAB conversion requires the Read-During-Write mode set to Don't Care. Change the Read-During-Write mode to Don't Care in the affected RAMS. Alternatively, to keep the current Read-During-Write mode, change the RAM type to MLAB instead of AUTO. For information on which RAM instances are affected, refer to the 'Fitter RAM Summary' table in the Fitter Report.
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (19702): Fitter has implemented the following 64 RAMs using MLAB locations, which can behave differently during power up than dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170056): Fitter has implemented the following 64 RAMs using MLAB locations, which will have the same paused read capabilities as dedicated RAM locations
    Info (170241): For more information about RAMs, refer to the Fitter RAM Summary report.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:58
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:58
Info (11888): Total time spent on timing analysis during Placement is 34.26 seconds.


