<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xcu280-fsvh2892-2L-e-es1" LaunchTime="1731925975" LaunchIncrCheckpoint="$PSRCDIR/utils_1/imports/synth_1/xilinx_dma_pcie_ep.dcp">
  <File Type="PA-TCL" Name="xilinx_dma_pcie_ep.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="xilinx_dma_pcie_ep_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="xilinx_dma_pcie_ep_reports.tcl"/>
  <File Type="RDS-RDS" Name="xilinx_dma_pcie_ep.vds"/>
  <File Type="RDS-UTIL" Name="xilinx_dma_pcie_ep_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="xilinx_dma_pcie_ep_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="xilinx_dma_pcie_ep.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="xilinx_dma_pcie_ep_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="xilinx_dma_pcie_ep_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/njuphy_xpu/hdl/csma_ca.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../csma_test_ori/csma_test_ori.srcs/sources_1/imports/njuphy_xpu/hdl/csma_ca.v"/>
        <Attr Name="ImportTime" Val="1728894640"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/njuphy_xpu/hdl/cw_exp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../csma_test_ori/csma_test_ori.srcs/sources_1/imports/njuphy_xpu/hdl/cw_exp.v"/>
        <Attr Name="ImportTime" Val="1693809787"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/delay_T.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/info_parser.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/njuphy_xpu/hdl/n_sym_len14_pkt.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../csma_test_ori/csma_test_ori.srcs/sources_1/imports/njuphy_xpu/hdl/n_sym_len14_pkt.v"/>
        <Attr Name="ImportTime" Val="1699412817"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/njuphy_xpu/src/phy_rx_parse.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../csma_test_ori/csma_test_ori.srcs/sources_1/imports/njuphy_xpu/src/phy_rx_parse.v"/>
        <Attr Name="ImportTime" Val="1720595933"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/njuphy_xpu/hdl/clock_speed.v">
      <FileInfo SFType="VHeader">
        <Attr Name="ImportPath" Val="$PPRDIR/../../csma_test_ori/csma_test_ori.srcs/sources_1/imports/njuphy_xpu/hdl/clock_speed.v"/>
        <Attr Name="ImportTime" Val="1693812898"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/njuphy_xpu/hdl/board_def.v">
      <FileInfo SFType="VHeader">
        <Attr Name="ImportPath" Val="$PPRDIR/../../csma_test_ori/csma_test_ori.srcs/sources_1/imports/njuphy_xpu/hdl/board_def.v"/>
        <Attr Name="ImportTime" Val="1693812805"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
        <Attr Name="IsVisible" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/njuphy_xpu/hdl/tsf_timer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../csma_test_ori/csma_test_ori.srcs/sources_1/imports/njuphy_xpu/hdl/tsf_timer.v"/>
        <Attr Name="ImportTime" Val="1693812948"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/njuphy_xpu/hdl/tx_control.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../csma_test_ori/csma_test_ori.srcs/sources_1/imports/njuphy_xpu/hdl/tx_control.v"/>
        <Attr Name="ImportTime" Val="1717658754"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/xdma_app.v">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/njuphy_xpu/hdl/xpu_v1_0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../csma_test_ori/csma_test_ori.srcs/sources_1/imports/njuphy_xpu/hdl/xpu_v1_0.v"/>
        <Attr Name="ImportTime" Val="1720352104"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/imports/xilinx_dma_pcie_ep.sv">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/clk_wiz_0/clk_wiz_0.xci">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/pcie4c_uscale_plus_0/pcie4c_uscale_plus_0.xci">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="xilinx_dma_pcie_ep"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1" RelGenDir="$PGENDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/imports/xilinx_pcie_xdma_ref_board.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/imports/xilinx_pcie_xdma_ref_board.xdc"/>
        <Attr Name="ImportTime" Val="1728658494"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1" RelGenDir="$PGENDIR/utils_1">
    <Filter Type="Utils"/>
    <File Path="$PSRCDIR/utils_1/imports/synth_1/xilinx_dma_pcie_ep.dcp">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedInSteps" Val="synth_1"/>
        <Attr Name="UsedInSteps" Val="synth_1_copy_1"/>
        <Attr Name="AutoDcp" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="runtime" Flow="Vivado Synthesis 2023"/>
    <Step Id="synth_design">
      <Option Id="FsmExtraction">0</Option>
      <Option Id="FlattenHierarchy">1</Option>
      <Option Id="Directive">0</Option>
    </Step>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="xdma_u280_official"/>
  <BlockFileSet Type="BlockSrcs" Name="fifo_generator_0"/>
  <BlockFileSet Type="BlockSrcs" Name="ila_1"/>
  <BlockFileSet Type="BlockSrcs" Name="ila_0"/>
</GenRun>
