5 8 1 * 0
8 /ptmp/cvs/covered/diags/verilog -t main -o generate11.1.cdd -v generate11.1.v
3 0 main main generate11.1.v 1 26
3 1 main.U[0] main.U[0] generate11.1.v 7 9
1 i 0 0 80007 32 0 0 0 0 0 0 0 0 0
1 x 0 8 30010 2 16 a
3 1 main.U[1] main.U[1] generate11.1.v 7 9
1 i 0 0 80007 32 0 101 0 0 0 0 0 0 0
1 x 0 8 30010 2 16 10a
3 1 main.U[2] main.U[2] generate11.1.v 7 9
1 i 0 0 80007 32 0 1304 0 0 0 0 0 0 0
1 x 0 8 30010 2 16 20a
3 1 main.U[3] main.U[3] generate11.1.v 7 9
1 i 0 0 80007 32 0 1305 0 0 0 0 0 0 0
1 x 0 8 30010 2 16 30a
3 1 main.V[0] main.V[0] generate11.1.v 11 16
2 1 13 e0015 0 1 400 0 0 U[0].x
2 2 13 19001c 1 0 20004 0 0 2 1 0
2 3 13 e001c 1 37 1006 2 1
2 4 14 e0015 0 1 400 0 0 U[0].x
2 5 14 190019 1 1 4 0 0 i
2 6 14 e0019 1 37 6 5 4
1 i 0 0 80007 32 0 7700 0 0 0 0 0 0 0
4 6 0 0
4 3 6 6
3 1 main.V[1] main.V[1] generate11.1.v 11 16
2 7 13 e0015 0 1 400 0 0 U[1].x
2 8 13 19001c 1 0 20004 0 0 2 1 0
2 9 13 e001c 1 37 1006 8 7
2 10 14 e0015 0 1 400 0 0 U[1].x
2 11 14 190019 1 1 8 0 0 i
2 12 14 e0019 1 37 a 11 10
1 i 0 0 80007 32 0 7701 0 0 0 0 0 0 0
4 12 0 0
4 9 12 12
3 1 main.V[2] main.V[2] generate11.1.v 11 16
2 13 13 e0015 0 1 400 0 0 U[2].x
2 14 13 19001c 1 0 20004 0 0 2 1 0
2 15 13 e001c 1 37 1006 14 13
2 16 14 e0015 0 1 400 0 0 U[2].x
2 17 14 190019 1 1 8 0 0 i
2 18 14 e0019 1 37 a 17 16
1 i 0 0 80007 32 0 7704 0 0 0 0 0 0 0
4 18 0 0
4 15 18 18
3 1 main.V[3] main.V[3] generate11.1.v 11 16
2 19 13 e0015 0 1 400 0 0 U[3].x
2 20 13 19001c 1 0 20004 0 0 2 1 0
2 21 13 e001c 1 37 1006 20 19
2 22 14 e0015 0 1 400 0 0 U[3].x
2 23 14 190019 1 1 8 0 0 i
2 24 14 e0019 1 37 a 23 22
1 i 0 0 80007 32 0 7705 0 0 0 0 0 0 0
4 24 0 0
4 21 24 24
