---
layout: post
title: "佳能高管：纳米压印技术有望造2纳米半导体"
date: 2023-12-24T20:00:55.000Z
author: 秦醒驪
from: https://cn.nikkei.com/columnviewpoint/column/54351-2023-12-25-05-00-55.html
tags: [ 日本経済新聞 ]
comments: True
categories: [ 日本経済新聞 ]
---
<!--1703448055000-->
[佳能高管：纳米压印技术有望造2纳米半导体](https://cn.nikkei.com/columnviewpoint/column/54351-2023-12-25-05-00-55.html)
------

<div>
<p>　　佳能面向绘制半导体电路不可或缺的光刻工序，推出了搭载自主 “纳米压印（Nano-imprint）”技术的设备。跟利用强光在晶圆上烧刻电路的普通方法不同，纳米压印的原理是像印章一样压印原版。由于可以降低成本和耗电量，因此备受半导体厂商期待。日本经济新闻（中文版：日经中文网）记者采访了佳能的半导体机器业务部长岩本和德，请他介绍了技术优势、课题及业务预期。</p><p> 　</p><table border="0" style="border-collapse: collapse; width: 450px; margin-left: auto; margin-right: auto; height: 38px;"><tbody><tr style="height: 20px;"><td style="width: 99.6154%; height: 20px;"><img src="https://cn.nikkei.com/images/2023/12/1215/1216-A-1-M.jpg" loading="lazy" width="450" height="445" data-path="local-images:/2023/12/1215/1216-A-1-M.jpg" referrerpolicy="no-referrer"></td></tr><tr style="height: 18px;"><td style="width: 99.6154%; height: 18px; text-align: center;"><span style="font-size: 8pt;"><strong>岩本和德</strong></span></td></tr></tbody></table><p>　　　</p><p>　　<strong>记者：纳米压印是什么样的技术？</strong></p><p>　　</p><p>　　<strong>岩本和德：</strong>就是把刻有半导体电路图的掩膜压印到晶圆上。在晶圆上只压印1次，就可以在合适的位置形成复杂的二维或三维电路。如果改进掩膜，甚至可以生产电路线宽为2纳米的产品。</p><p> 　　</p><p>　　特点是设备构造简单。与使用很多透镜，一边照射光一边烧刻电路的传统方法相比，耗电量降至10分之1。设备价格也相对便宜，可以低成本实现半导体微细化。</p><p>　　</p><p>　　由于可以1次形成三维电路，还可以用于生产需要微细化到几十纳米的XR（虚拟现实·增强现实·混合现实等的总称）用超透镜（Metalens）等。</p><p>　　</p><p>　　<strong>记者：客户的成本实际降低多少？</strong></p><p> 　</p><p>　　<strong>岩本和德：</strong>（客户的成本）因条件而异，据估算1次光刻工序需要的成本有时降至传统光刻设备的一半。（纳米压印）设备的规模减小，在研发等用途也方便引进。</p><p> </p><table border="0" style="border-collapse: collapse; width: 600px; margin-left: auto; margin-right: auto;"><tbody><tr><td style="width: 99.6154%;"><img src="https://cn.nikkei.com/images/2023/12/1215/1216-A-2-L.jpg" loading="lazy" width="600" height="401" data-path="local-images:/2023/12/1215/1216-A-2-L.jpg" referrerpolicy="no-referrer"></td></tr><tr><td style="width: 99.6154%; text-align: center;"><span style="font-size: 8pt;"><strong>佳能推出的纳米压印半导体生产设备</strong></span></td></tr></tbody></table><p>　</p><p>　　<strong>记者：此次发售的经过是什么样的？</strong></p><p> 　</p><p>　　<strong>岩本和德：</strong>从2017年左右开始，我们与铠侠（Kioxia，当时是东芝存储器）和大日本印刷3家公司持续进行合作开发。大日本印刷负责生产掩膜，铠侠在四日市工厂等验证把设备用于生产闪存。</p><p>   　</p><p>　　量产用途的实用化已有眉目，我认为可以面向客户销售。在3家公司以外，也将增加从事纳米压印开发和生产的合作伙伴，希望扩大生态系统。</p><p>  　　</p><p>　　<strong>记者：纳米压印光刻设备有其他竞争公司吗？</strong></p><p> 　　</p><p>　　<strong>岩本和德：</strong>面向半导体光刻，开展纳米压印设备业务的在全世界只有我们公司，准入门槛很高。我认为纳米压印的难度在于重叠精度。需要在晶圆上定位以准确重叠掩膜，本公司通过以往的光刻设备培育的测量技术发挥了作用。</p><p>  </p><br><p>  　 </p><p>　　<strong>记者：有客户来咨询吗？</strong></p><p>　　</p><p>　　<strong>岩本和德：</strong>收到了半导体厂商、大学、研究所的很多咨询。这些机构为了早日实现微细化而进行研发，但引进EUV（极紫外线）光刻设备需要庞大成本，作为替代措施纳米压印备受期待。不仅是闪存，还有（用于个人电脑等的）DRAM及逻辑等多种半导体用途的需求。</p><p> 　　</p><p>　　<strong>记者：纳米压印实现普及面临的课题是什么？</strong></p><p>  　　</p><p>　　<strong>岩本和德：</strong>压印时容易产生叫做粒子的垃圾。需要提高去除微小粒子垃圾的技术。将通过高精度过滤器和空气幕控制垃圾。</p><p>  　　</p><p>　　能在多大程度上延长掩膜寿命也很重要。制作微细掩膜的工作最难，生产掩膜需要时间和成本成为课题。另外，使用时如果有垃圾进入，掩膜就会破损。因此，我们公司也开发了制作量产用途使用的复制品掩膜的设备。</p><p> 　　</p><p>　　<strong>记者：今后如何进行技术革新？</strong></p><p>　　</p><p>　　<strong>岩本和德：</strong>将使用客户半导体工厂引入的演示机，在现场持续改善掩膜和材料。为了能在量产中高效使用，需要与客户协调一致。在得到结果反馈的同时，提高水平。</p><p>  　</p><p>　　<span style="font-size: 14pt;"><strong>记者点评 量产实用化仍存在课题</strong></span></p><p>  　　</p><p>　　佳能的纳米压印技术在半导体生产的核心“光刻工序”中刮起新风。半导体的历史可以说是电路图微细化的历史，决定电路线宽的光刻设备也反复改变“游戏规则”。</p><p>  　</p><p>　　透镜和光学技术出色的日本佳能和尼康在2000年代曾是占世界光刻设备市场大部分的豪强。但荷兰ASML开发出利用名为“极紫外线”的短波长的EUV光刻设备，EUV成为尖端半导体光刻的主流。设备厂商也自然分化，佳能主要面向功率半导体等成熟产品。</p><p>  　</p><p>　　纳米压印有将技术实力提高到EUV线宽水平的余地，佳能有可能在“成熟和尖端”半导体设备领域都扩大市场。与使用强光的传统光刻相比，纳米压印理论上可以实现低成本、低能量的微细加工。</p><p> 　　</p><p>　　佳能押注其他公司没有的纳米压印的优势，持续进行投资。经过10年终于上市销售，刚刚打开了实用化的大门。但现场的质疑声也很强烈，比如有半导体厂商高管说：“掩膜的垃圾容易进入，实现量产实用化还有障碍”等。佳能需要对整个供应链进行研发并实现突破。</p><p>  　　</p><p>　　<strong>记者为日本经济新闻（中文版：日经中文网）松浦奈美</strong></p><p><strong>　　</strong></p><strong>版权声明：日本经济新闻社版权所有，未经授权不得转载或部分复制，违者必究。</strong>
</div>
