<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>üëäüèª üéûÔ∏è üñêüèø Designstandards in der Mikroelektronik: Wo gibt es wirklich 7 Nanometer in der 7-nm-Technologie? üë©üèø‚Äçü§ù‚Äçüë©üèæ üöæ üë©üèª‚Äçüé§</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Moderne mikroelektronische Technologien - wie ‚ÄûTen Little Indians‚Äú. Die Kosten f√ºr Entwicklung und Ausr√ºstung sind so hoch, dass bei jedem neuen Schri...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Designstandards in der Mikroelektronik: Wo gibt es wirklich 7 Nanometer in der 7-nm-Technologie?</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/423575/">  Moderne mikroelektronische Technologien - wie ‚ÄûTen Little Indians‚Äú.  Die Kosten f√ºr Entwicklung und Ausr√ºstung sind so hoch, dass bei jedem neuen Schritt jemand abf√§llt.  Nach den Nachrichten √ºber GlobalFoundries, die sich weigerten, 7 nm zu entwickeln, waren noch drei √ºbrig: TSMC, Intel und Samsung.  Und was genau sind ‚ÄûDesignstandards‚Äú und wo ist diese sehr gesch√§tzte Gr√∂√üe von 7 nm?  Und ist er √ºberhaupt da? <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/9w/0y/5z/9w0y5znav9galzxr47yeuzcjv40.jpeg"></div><br>  <i>Abbildung 1. Transistor Fairchild FI-100, 1964.</i> <br><br>  Die allerersten seriellen MOS-Transistoren kamen 1964 auf den Markt und unterschieden sich, wie anspruchsvolle Leser aus der Zeichnung ersehen k√∂nnen, <i>fast</i> nicht von mehr oder weniger modernen - abgesehen von der Gr√∂√üe (siehe Draht f√ºr Ma√üstab). <a name="habracut"></a><br><br>  Warum die Gr√∂√üe von Transistoren reduzieren?  Die naheliegendste Antwort auf diese Frage hei√üt Moores Gesetz und besagt, dass alle zwei Jahre die Anzahl der Transistoren auf einem Chip verdoppelt werden sollte, was bedeutet, dass die linearen Abmessungen der Transistoren um den Faktor zwei abnehmen sollten.  "Muss" - nach den Beobachtungen von Gordon Moore (und einigen anderen Ingenieuren) in den siebziger Jahren.  Nach dem Mooreschen Gesetz gibt es viele andere Faktoren, die die Roadmap f√ºr die ITRS-Mikroelektronik ausmachen.  Die einfachste und gr√∂bste Formulierung von Methoden zur Umsetzung des Moore'schen Gesetzes (auch als Dennard'sches Miniaturisierungsgesetz bekannt) ist, dass eine Erh√∂hung der Anzahl der Transistoren auf einem Chip nicht zu einer Erh√∂hung der Dichte des Stromverbrauchs f√ºhren sollte, dh bei einer Verringerung der Gr√∂√üe der Transistoren sollten die Versorgungsspannung und der Betriebsstrom proportional verringert werden. <br>  Der Strom durch den MOS-Transistor ist proportional zum Verh√§ltnis seiner Breite zu L√§nge, was bedeutet, dass wir den gleichen Strom aufrechterhalten k√∂nnen, wobei beide Parameter proportional reduziert werden.  Dar√ºber hinaus reduzieren wir durch Verringern der Gr√∂√üe des Transistors auch die Gatekapazit√§t (proportional zum Produkt aus Kanall√§nge und -breite), wodurch die Schaltung noch schneller wird.  Im Allgemeinen gibt es in einer digitalen Schaltung praktisch keinen Grund, Transistoren gr√∂√üer als die Mindestgr√∂√üe zu machen.  Als n√§chstes beginnen die Nuancen, dass in logischen p-Kanal-Transistoren normalerweise etwas breiter als n-Kanal-Transistoren sind, um den Unterschied in der Mobilit√§t von Ladungstr√§gern zu kompensieren, und im Speicher im Gegensatz dazu sind n-Kanal-Transistoren breiter, so dass der Speicher normal √ºber einen nicht komplement√§ren Schl√ºssel geschrieben werden kann, aber es ist wirklich so Nuancen und global - je kleiner der Transistor - desto besser f√ºr digitale Schaltungen. <br><br>  Aus diesem Grund war die Kanall√§nge in der Topologie der Mikroschaltung immer die kleinste Gr√∂√üe und die logischste Bezeichnung. <br><br>  <i>Es ist hier zu beachten, dass die obigen √úberlegungen zur Gr√∂√üe f√ºr analoge Schaltungen nicht gelten.</i>  <i>Zum Beispiel befindet sich derzeit auf dem zweiten Monitor meines Computers ein abgestimmtes Transistorpaar mit 150-nm-Technologie, 32 St√ºck mit einer Gr√∂√üe von jeweils 8/1 Mikrometern.</i>  <i>Dies geschieht, um die Identit√§t dieser beiden Transistoren trotz der technologischen Variation der Parameter sicherzustellen.</i>  <i>Das Gebiet ist von untergeordneter Bedeutung.</i> <br><br>  Technologen und Topologen haben das sogenannte Lambda-System mit typischen Topologiegr√∂√üen.  Es ist sehr praktisch, um Design zu studieren (und wurde an der Universit√§t von Berkeley erfunden, wenn ich mich nicht irre) und um Designs von Fabrik zu Fabrik zu √ºbertragen.  In der Tat ist dies eine Verallgemeinerung typischer Gr√∂√üen und technologischer Einschr√§nkungen, aber ein wenig aufgeraut, so dass es in jeder Fabrik genau funktioniert.  In ihrem Beispiel ist es zweckm√§√üig, die typischen Gr√∂√üen der Elemente im Chip zu betrachten.  Die Prinzipien im Kern des Lambda-Systems sind sehr einfach: <br><br><ol><li>  Wenn die Verschiebung von Elementen auf zwei verschiedenen photolithografischen Masken katastrophale Folgen hat (z. B. ein Kurzschluss), sollte der Gr√∂√üenbereich zur Vermeidung von Inkonsistenzen mindestens zwei Lambdas betragen. </li><li>  Wenn die Verschiebung von Elementen unerw√ºnschte, aber keine katastrophalen Folgen hat, muss der Gr√∂√üenabstand mindestens ein Lambda betragen. </li><li>  Die minimal zul√§ssige Gr√∂√üe der Fotomaskenfenster betr√§gt zwei Lambdas. </li></ol><br>  Aus dem dritten Absatz folgt insbesondere, dass Lambda in alten Technologien die H√§lfte der Entwurfsnorm ist (genauer gesagt, die Transistorkanall√§nge und die Entwurfsnormen sind zwei Lambdas). <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/id/tq/pi/idtqpitb-jk3ta4k6an8inn_kfq.png"></div><br>  <i>Abbildung 2. Ein Beispiel f√ºr eine Topologie, die von einem Lambda-System ausgef√ºhrt wird.</i> <br><br>  Das Lambda-System funktionierte perfekt nach den alten Designstandards und erm√∂glichte es Ihnen, die Produktion bequem von Fabrik zu Fabrik zu verlagern, Lieferanten von Zweitchips zu organisieren und viel n√ºtzlichere Dinge zu tun.  Mit zunehmender Konkurrenz und der Anzahl der Transistoren auf einem Chip bem√ºhten sich die Fabriken jedoch, die Topologie etwas kompakter zu gestalten. Daher k√∂nnen Sie die Konstruktionsregeln f√ºr ein ‚Äûsauberes‚Äú Lambda-System nur noch in Situationen erf√ºllen, in denen Entwickler sie unter Ber√ºcksichtigung der Wahrscheinlichkeit der Produktion unabh√§ngig aufrauen Chip in verschiedenen Fabriken.  Im Laufe der Jahre hat die Industrie jedoch eine direkte Verbindung ‚ÄûDesignstandards = Transistorkanall√§nge‚Äú entwickelt, die erfolgreich bestand, bis die Transistoren mehrere zehn Nanometer erreichten. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/3h/va/9k/3hva9kdmdz3oq28g7nmv3uqifh0.png"></div><br>  <i>Abbildung 3. Schematischer Ausschnitt des Transistors.</i> <br><br>  Diese Abbildung zeigt einen SEHR vereinfachten Abschnitt eines herk√∂mmlichen planaren (flachen) Transistors, der den Unterschied zwischen der topologischen Kanall√§nge (Ldrawn) und der effektiven Kanall√§nge (Leff) zeigt.  Woher kommt der Unterschied? <br><br>  In Bezug auf die Mikroelektronik wird die Photolithographie fast immer erw√§hnt, aber viel seltener sind andere, nicht weniger wichtige technologische Operationen: √Ñtzen, Ionenimplantation, Diffusion usw.  usw.  F√ºr unser Gespr√§ch mit Ihnen ist eine Erinnerung daran, wie Diffusion und Ionenimplantation funktionieren, nicht √ºberfl√ºssig. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/ay/bq/rk/aybqrkelhb46dgkmdohxtpeoues.png"></div><br>  <i>Abbildung 4. Vergleich von Diffusion und Ionenimplantation.</i> <br><br>  Mit der Diffusion ist alles einfach.  Sie nehmen einen Siliziumwafer, auf den im Voraus (mit Hilfe der Fotolithografie) eine Zeichnung aufgebracht wird, die die Stellen, an denen die Verunreinigung nicht ben√∂tigt wird, mit Siliziumoxid bedeckt und die Stellen √∂ffnet, an denen sie ben√∂tigt wird.  Als n√§chstes m√ºssen Sie die gasf√∂rmige Verunreinigung in dieselbe Kammer mit dem Kristall legen und auf eine Temperatur erw√§rmen, bei der die Verunreinigung beginnt, in Silizium einzudringen.  Durch Einstellen der Temperatur und Dauer des Prozesses ist es m√∂glich, die gew√ºnschte Menge und Tiefe an Verunreinigungen zu erreichen. <br><br>  Das offensichtliche Minus der Diffusion ist, dass die Verunreinigung in alle Richtungen auf die gleiche Weise in das Silizium eindringt, auf dieser Seite nach unten, wodurch die effektive Kanall√§nge verringert wird.  Und wir sprechen jetzt √ºber Hunderte von Nanometern!  W√§hrend die Designstandards in zehn Mikrometern gemessen wurden, war alles in Ordnung, aber nat√ºrlich konnte dieser Zustand nicht lange anhalten, und die Diffusion wurde durch Ionenimplantation ersetzt. <br><br>  W√§hrend der Ionenimplantation beschleunigt sich ein Verunreinigungsionenstrahl und wird auf einen Siliziumwafer gerichtet.  In diesem Fall bewegen sich alle Ionen in eine Richtung, wodurch ihre Ausbreitung zu den Seiten praktisch ausgeschlossen ist.  Theoretisch nat√ºrlich.  In der Praxis breiten sich die Ionen dennoch etwas auseinander aus, wenn auch in viel k√ºrzeren Abst√§nden als w√§hrend der Diffusion. <br><br>  Wenn wir jedoch zum Transistormuster zur√ºckkehren, werden wir sehen, dass der Unterschied zwischen der topologischen und der effektiven Kanall√§nge genau aufgrund dieses kleinen Kriechens beginnt.  Sie k√∂nnte im Prinzip vernachl√§ssigt werden, aber sie ist nicht der einzige Grund f√ºr den Unterschied.  Es gibt immer noch kurze Kanaleffekte.  Es gibt f√ºnf davon, und auf verschiedene Weise √§ndern sie die Parameter des Transistors, wenn sich die Kanall√§nge verschiedenen physikalischen Einschr√§nkungen n√§hert.  Ich werde nicht alle beschreiben, sondern auf das f√ºr uns relevanteste eingehen - DIBL (Drain-Induced Barrier Lowering, Drain-induzierte Abnahme der potenziellen Barriere). <br><br>  Um in die Senke zu gelangen, muss ein Elektron (oder Loch) die Potentialbarriere des Senken-pn-√úbergangs √ºberwinden.  Die Gate-Spannung reduziert diese Barriere und steuert so den Strom durch den Transistor. Wir m√∂chten, dass die Gate-Spannung die einzige Steuerspannung ist.  Wenn der Transistorkanal zu kurz ist, beginnt der Drain-pn-√úbergang leider, den Transistor zu beeinflussen, was zum einen die Porenspannung verringert (siehe Abbildung unten), und zum anderen wirkt sich die Spannung am Transistor nicht nur auf die Gate-Spannung aus , aber auch am Drain, weil die Dicke des Drain-pn-√úbergangs proportional zur Spannung am Drain zunimmt und dementsprechend den Kanal verk√ºrzt. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/getpro/habr/post_images/3de/b25/a6e/3deb25a6efa7af1eed64af8fe529de07.png"></div><br>  <i>Abbildung 5. DIBL-Effekt (Drain-Induced Barrier Lowering).</i> <i><br></i>  <i>Quelle - Wikipedia.</i> <br><br>  Dar√ºber hinaus f√ºhrt eine Verringerung der Kanall√§nge dazu, dass Ladungstr√§ger beginnen, frei von der Source zum Drain zu gelangen, den Kanal zu umgehen und einen Leckstrom (in der folgenden Abbildung schlechter Strom) zu erzeugen, der auch ein statischer Stromverbrauch ist, dessen Fehlen einer der wichtigen Gr√ºnde f√ºr den fr√ºhen Erfolg von CMOS war -Technologien, eher hemmend im Vergleich zu den bipolaren Konkurrenten dieser Zeit.  Tats√§chlich steht jedem Transistor in der modernen Technologie ein parallel stehender Widerstand, dessen Wert umso kleiner ist, je kleiner die Kanall√§nge ist. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/v4/o_/zy/v4o_zy0wzajt7bdrbsrsnjaudvo.png"></div><br>  <i>Abbildung 6. Der Anstieg des statischen Verbrauchs aufgrund von Lecks in Kurzkanaltechnologien.</i> <i><br></i>  <i>Quelle - Synopsys.</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/0a/sw/cu/0aswcuju3qms3wjvdgu3vhupd1i.jpeg"></div><br>  <i>Abbildung 7. Der Anteil des statischen Stromverbrauchs von Mikroprozessoren bei verschiedenen Entwurfsstandards.</i> <i><br><br></i>  <i>Quelle - B. Dieny et.</i>  <i>al., "Spin-Transfer-Effekt und seine Verwendung in Spintronic-Komponenten", International Journal of Nanotechnology, 2010</i> <br><br>  Wie Sie in der obigen Abbildung sehen k√∂nnen, √ºbersteigt der statische Verbrauch die Dynamik erheblich und ist ein wichtiges Hindernis f√ºr die Erstellung von Stromkreisen mit geringem Stromverbrauch, beispielsweise f√ºr tragbare Elektronik und das Internet der Dinge.  Tats√§chlich begann ungef√§hr zu der Zeit, als dies zu einem wichtigen Problem wurde, die Vermarktung von Muhlezh mit Designstandards, weil die Fortschritte in der Lithographie die Fortschritte in der Physik zu √ºbertreffen begannen. <br><br>  Um den unerw√ºnschten Effekten des Kurzkanals bei Designstandards von 800 bis 32 Nanometern entgegenzuwirken, wurden viele verschiedene technologische L√∂sungen erfunden, und ich werde sie nicht alle beschreiben, da der Artikel sonst sehr unanst√§ndig wird, aber mit jedem neuen Schritt musste ich neue L√∂sungen einf√ºhren - zus√§tzliche Dotierung von Bereichen neben pn-√úberg√§ngen, Tiefen-Dotierung zur Vermeidung von Lecks, lokale Umwandlung von Silizium in Transistoren in Silizium-Germanium ... Es wurde kein einziger Schritt zur Reduzierung der Gr√∂√üe von Transistoren unternommen.  ach so. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/bo/jt/-o/bojt-o-zixpduhin_ajqqy2ismk.png"></div><br>  <i>Figure 8. Die effektive Kanall√§nge in Technologien von 90 nm und 32 nm.</i>  <i>Die Transistoren werden im gleichen Ma√üstab aufgenommen.</i>  <i>Die Halbkreise in den Figuren sind eine Form der zus√§tzlichen schwachen Anpassung der Abfl√ºsse (LDD, leicht dotierter Abfluss), um die Breite der pn-√úberg√§nge zu verringern.</i> <i><br><br></i>  <i>Quelle - Synopsys.</i> <br><br>  Typische Metallisierungsgr√∂√üen und die Abst√§nde zwischen Elementen w√§hrend des √úbergangs von 90 nm auf etwa 28 nm nahmen proportional zu einer Verringerung des Konstruktionscodes ab, dh die typische Gr√∂√üe der n√§chsten Generation betrug 0,7 gegen√ºber der vorherigen (so dass nach dem Moore'schen Gesetz eine zweifache Fl√§chenverringerung vorliegt).  Gleichzeitig verringerte sich die Kanall√§nge bestenfalls um 0,9 gegen√ºber der vorherigen Generation, und die effektive Kanall√§nge √§nderte sich praktisch √ºberhaupt nicht.  Aus der obigen Abbildung ist klar ersichtlich, dass sich die linearen Abmessungen der Transistoren von 90 nm auf 32 nm √ºberhaupt nicht dreimal ge√§ndert haben, und alle Spiele der Technologen befassten sich mit der Verringerung der Verschluss√ºberlappung und der dotierten Bereiche sowie mit der Kontrolle statischer Lecks, die nicht durchgef√ºhrt werden durften Der Kanal ist k√ºrzer. <br><br>  Infolgedessen wurden zwei Dinge klar: <br><br><ol><li>  unter 25-20 nm zu gehen, ohne dass ein technologischer Durchbruch nicht funktioniert; </li><li>  F√ºr Vermarkter ist es zunehmend schwieriger geworden, ein Bild des technologischen Fortschritts mit dem Moore'schen Gesetz zu zeichnen. </li></ol><br>  <i>Das Mooresche Gesetz ist im Allgemeinen ein kontroverses Thema, da es kein Naturgesetz ist, sondern eine empirische Beobachtung einiger Fakten aus der Geschichte eines bestimmten Unternehmens, die auf den zuk√ºnftigen Fortschritt der gesamten Branche hochgerechnet werden.</i>  <i>Tats√§chlich ist die Popularit√§t von Moores Gesetz untrennbar mit Intel-Vermarktern verbunden, die es zu ihrem Banner gemacht und die Branche viele Jahre lang vorangetrieben haben und sie gezwungen haben, Moores Gesetz einzuhalten, wo es sich vielleicht ein wenig lohnen w√ºrde, darauf zu warten.</i> <br><br>  Wie haben Vermarkter aus der Situation herausgefunden?  Sehr elegant. <br><br>  Die L√§nge des Transistorkanals ist gut, aber wie k√∂nnen Sie die Verst√§rkung in der Fl√§che daraus absch√§tzen, die den √úbergang zu neuen Designstandards erm√∂glicht?  Vor langer Zeit nutzte die Industrie den Bereich einer Sechs-Transistor-Speicherzelle, dem beliebtesten Mikroprozessor-Baustein.  Es sind diese Zellen, die normalerweise aus einem Cache-Speicher und einer Registerdatei bestehen, die einen halben Kristall belegen k√∂nnen, und deshalb werden das Schema und die Topologie einer Sechs-Transistor-Zelle immer sorgf√§ltig bis an die Grenzen geleckt (oft spezielle Leute, die genau das tun), also ist dies eine wirklich gute Ma√ünahme Packungsdichte. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/da/6q/aq/da6qaqikedlois8-bb-n1norcpa.png"></div><br>  <i>Figure 9. Schema einer statischen Speicherzelle mit sechs Transistoren.</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/g-/fd/ut/g-fdutt-oiypc_wexthqy3gaasq.jpeg"></div><br>  <i>Abbildung 10. Verschiedene Topologieoptionen f√ºr eine statische Speicherzelle mit sechs Transistoren.</i>  <i><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Quelle</a> - G. Apostolidis et.</i>  <i>al., ‚ÄûEntwurf und Simulation von 6T-SRAM-Zellarchitekturen in 32-nm-Technologie‚Äú, Journal of Engineering Science and Technology Review, 2016</i> <br><br>  Bei der Beschreibung von Technologien wurde die Anzahl der Entwurfsstandards lange Zeit von der zweiten Zahl begleitet - dem Bereich der Speicherzelle, der theoretisch aus der Kanall√§nge abgeleitet werden sollte.  Und dann gab es eine interessante Substitution von Konzepten.  Zu einer Zeit, als die direkte Skalierung nicht mehr funktionierte und die Kanall√§nge nach dem Moore'schen Gesetz nicht mehr alle zwei Jahre abnahm, vermuteten Vermarkter, dass es nicht m√∂glich war, den Speicherzellenbereich aus den Entwurfsnormen abzuleiten, sondern die Anzahl der Entwurfsnormen aus dem Speicherzellenbereich abzuleiten! <br><br>  Das hei√üt nat√ºrlich: ‚ÄûFr√ºher hatten wir eine Kanall√§nge von 65 nm und eine Speicherzellenfl√§che von X, und jetzt betr√§gt die Kanall√§nge 54 nm, aber wir haben die Metallisierung zusammengedr√ºckt, und jetzt ist die Zellfl√§che X / 5 geworden, was ungef√§hr einem √úbergang von 65 auf 28 nm entspricht.  Sagen wir also allen, dass wir Designstandards von 28 nm haben und wir niemandem von der Kanall√§nge von 54 nm erz√§hlen werden. "  Fairerweise ist auch die "stechende Metallisierung" eine wichtige Errungenschaft, und f√ºr einige Zeit nach dem Beginn von Problemen mit der Miniaturisierung der Transistoren selbst entsprachen die minimale Metallisierungsbreite, die Gr√∂√üe des Kontakts zum Transistor oder eine andere Zahl in der Topologie den angegebenen Entwurfsstandards.  Aber dann begannen die T√§nze mit FinFET-Transistoren, bei denen die Schl√ºsseldimensionen nichts mit der Aufl√∂sung der Lithographie, den Miniaturisierungsraten der Transistoren und allem anderen zu tun hatten, und der Speicherzellenbereich blieb die einzige normale Zahl, auf deren Grundlage wir jetzt √ºber ‚Äû10‚Äú informiert sind. 7 "und" 5 "Nanometer. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/hw/tf/fo/hwtffoedcyhaxm0kyg0q_qew6oq.jpeg"></div><br>  <i>Abbildung 11. Vergleich der Intel 14-nm- und 10-nm-Technologien.</i> <i><br></i>  <i>Quelle - Intel.</i> <br><br>  Hier ist ein gutes Beispiel f√ºr diese ‚Äûneue Skalierung‚Äú.  Es wird gezeigt, wie sich die charakteristischen Gr√∂√üen in der Speicherzelle ge√§ndert haben.  Viele Parameter, aber kein Wort √ºber die L√§nge und Breite des Transistorkanals! <br><br>  Wie haben sie das Problem der Unm√∂glichkeit gel√∂st, die L√§nge des Kanals zu reduzieren und die Leckage der Technologie zu kontrollieren? <br><br>  Sie fanden zwei Wege.  Die erste ist in der Stirn: Wenn die Ursache f√ºr Undichtigkeiten eine gro√üe Implantationstiefe ist, reduzieren wir sie, vorzugsweise radikal.  Die SIC-Technologie (Silicon on a Insulator) ist seit langem bekannt (und wurde in all den Jahren aktiv eingesetzt, z. B. in 130-32-nm-AMD-Prozessoren, 90-nm-Sony Playstation 3-Set-Top-Box-Prozessoren sowie in der Hochfrequenz-, Leistungs- oder Weltraumelektronik) Mit einem R√ºckgang der Designstandards bekam sie einen zweiten Wind. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/di/60/e9/di60e99py_kfghxaxb8no85yng0.jpeg"></div><br>  <i>Abbildung 12. Vergleich von Transistoren, die mit herk√∂mmlichen volumetrischen und FDSOI-Technologien (Full Depleted SOI) hergestellt wurden.</i> <i><br></i>  <i>Quelle - <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">ST Mikroelektronik</a> .</i> <br><br>  Wie Sie sehen k√∂nnen, ist die Idee mehr als elegant - Oxid befindet sich unter einer sehr d√ºnnen aktiven Schicht, wodurch der sch√§dliche Leckstrom an der Rebe beseitigt wird!  Gleichzeitig nimmt aufgrund einer Verringerung der Kapazit√§t von pn-√úberg√§ngen (vier der f√ºnf Seiten des Abflussw√ºrfels wurden entfernt) die Geschwindigkeit zu und der Stromverbrauch ab.  Aus diesem Grund wird die FDSOI 28-22-20 nm-Technologie jetzt aktiv als Plattform f√ºr das Internet der Dinge beworben - Mikrochips werden tats√§chlich um ein Vielfaches, wenn nicht sogar um eine Gr√∂√üenordnung reduziert.  Und doch erlaubt dieser Ansatz in Zukunft, den herk√∂mmlichen Flachtransistor auf ein Niveau von 14-16 nm zu skalieren, was die volumetrische Technologie nicht mehr zul√§sst. <br><br>  Trotzdem f√§llt FDSOI nicht besonders unter 14 nm, und die Technologie weist auch andere Probleme auf (zum Beispiel die schrecklich hohen Kosten von SOI-Substraten), mit denen die Industrie zu einer anderen L√∂sung kam - FinFET-Transistoren.  Die Idee eines FinFET-Transistors ist auch ziemlich elegant.  Wollen wir, dass der gr√∂√üte Teil des Raums zwischen Drain und Source vom Verschluss gesteuert wird?  Lassen Sie uns diesen Raum also von allen Seiten mit einem Verschluss umgeben!  Nun, nicht alle, drei werden ausreichen. <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/l8/fg/vt/l8fgvtnmpsxxsuiziu2cubn49e8.jpeg"></div><br>  <i>Abbildung 13. FinFET-Struktur.</i> <i><br></i>  <i>Quelle - A. Tahrim et al., ‚ÄûDesign und Leistungsanalyse von 1-Bit-FinFET-Volladdiererzellen f√ºr den Unterschwellenbereich bei 16 nm Prozesstechnologie‚Äú, Journal of Nanomaterials, 2015</i> <br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/zi/s6/pv/zis6pvbn8ang4zfeiq3wqhxtkfa.jpeg"></div><br>  <i>Abbildung 14. Vergleich des Stromverbrauchs verschiedener Addiereroptionen f√ºr planare Transistoren und f√ºr FinFET.</i> <i><br></i>  <i>Quelle - A. Tahrim et al., ‚ÄûDesign und Leistungsanalyse von 1-Bit-FinFET-Volladdiererzellen f√ºr den Unterschwellenbereich bei 16 nm Prozesstechnologie‚Äú, Journal of Nanomaterials, 2015</i> <br><br>  Beim FinFET ist der Kanal nicht flach und befindet sich direkt unter der Oberfl√§che des Substrats, sondern bildet eine vertikale Rippe (Fin ist die Rippe), die √ºber die Oberfl√§che hinausragt und an drei Seiten von einem Verschluss umgeben ist.  Somit wird der gesamte Raum zwischen dem Drain und der Source durch einen Verschluss gesteuert, und statische Lecks werden stark reduziert.  Die ersten FinFETs, die in Massenproduktion hergestellt wurden, waren Intel mit Designstandards von 22 nm, der Rest wurde von anderen Top-Herstellern herangezogen, darunter ein KNI-Apologet wie Global Foundries (ehemals AMD). <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Die Vertikalit√§t des Kanals in FinFET erm√∂glicht es Ihnen unter anderem, Zellenfl√§che einzusparen, da FinFET mit einem breiten Kanal in der Projektion ziemlich eng ist, was wiederum den Vermarktern bei ihren Geschichten √ºber die Fl√§che der Speicherzelle und deren zweifache Abnahme mit jeder neuen half Schritt "Designstandards", nicht mehr an die physikalischen Abmessungen des Transistors gebunden.</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/8v/m5/4q/8vm54q0igy8wk3h3fp9ym8qkdim.jpeg"></div><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Abbildung 15. Topologien verschiedener Optionen f√ºr Speicherzellen (5T-9T) in der Technologie mit FinFET. Quelle - M. Ansari et. al., "Eine 7T-SRAM-Zelle nahe der Schwelle mit hohen Schreib- und Lesespannen und geringer Schreibzeit f√ºr FinFET-Technologien unter 20 nm", VLSI Journal on Integration, Band 50, Juni 2015.</font></font></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Hier sind Beispiele f√ºr verschiedene Optionen f√ºr Speicherzellen in der Technologie mit FinFET. Sehen Sie, wie die geometrische Breite des Kanals viel kleiner als die L√§nge ist? Sie k√∂nnen auch sehen, dass trotz aller St√∂rungen das Lambda-System unter Topologen immer noch f√ºr quantitative Sch√§tzungen verwendet wird. Und was ist mit den absoluten Zahlen?</font></font><br><br><div style="text-align:center;"><img src="https://habrastorage.org/webt/sz/kq/ue/szkquevxnndybtez1cx8nawvk5m.png"></div><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Abbildung 16. Einige Gr√∂√üen von Transistoren in 14-16-nm-Technologien. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Quelle - das Konferenzprotokoll der ConFab 2016.</font></font></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> Wie aus der Figur ersichtlich ist, ist die topologische Kanall√§nge in 16 nm FinFET-Technologien immer noch gr√∂√üer als 20-25 nm, die oben erw√§hnt wurden. Und das ist logisch, weil sich die Physik nicht t√§uschen l√§sst. Eine andere, interessantere Schlussfolgerung kann aus derselben Abbildung gezogen werden: Wenn Sie genau hinschauen, wird klar, dass die in Transistoren verf√ºgbare Mindestgr√∂√üe nicht die Kanall√§nge, sondern die Rippenbreite ist. Und hier erwartet uns eine lustige Entdeckung: Die Lamellenbreite in der Intel-Prozesstechnologie von 16 nm betr√§gt (Trommelwirbel!) ACHT Nanometer. </font></font><br><br><img src="https://habrastorage.org/webt/_b/vj/6x/_bvj6xbb4sef90_qd2qpq2gfh1y.png"><br> <i><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Abbildung 17. Lamellenabmessungen in der 14-nm-Intel-Prozesstechnologie. </font></font><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Quelle - </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">wikichip.org</font></font></a></i> <br><br><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Wie Sie sehen k√∂nnen, haben sich hier Vermarkter, die an die Gr√∂√üe der Speicherzelle gebunden sind, get√§uscht und sind nun gezwungen, die Zahl mehr auszusprechen, als sie k√∂nnten. Unter den Bedingungen einer grundlegenden √Ñnderung der Struktur des Transistors und der Erwartung der Benutzer, eine Art Metrik zu h√∂ren, war die Verwendung einer Metrik, die die Packungsdichte widerspiegelt, wahrscheinlich die einzig richtige Entscheidung, und die Vermarkter hatten letztendlich Recht, obwohl dies manchmal dazu f√ºhrt lustige Situationen, in denen die gleichen Designstandards in verschiedenen Unternehmen unterschiedlich genannt werden. Wenn Sie beispielsweise die Nachricht lesen, dass TSMC bereits 7 nm auf den Markt gebracht hat und Intel den Produktionsstart von 10 nm erneut verz√∂gert, sollten Sie bedenken, dass 7 nm TSMC und 10 nm Intel tats√§chlich dieselben Designstandards in Bezug auf haben und Packungsdichte und die Gr√∂√üe der einzelnen Transistoren.</font></font><br><br>  Was weiter?<font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Tats√§chlich wei√ü es niemand. Moores Gesetz hat sich vor einiger Zeit ersch√∂pft, und wenn vor zehn Jahren die Antwort auf die Frage "Was kommt als n√§chstes?" In den Berichten der Forschungszentren wurde zunehmend festgestellt, dass vielversprechende Entwicklungen aufgegeben werden m√ºssen, da sie sich als √§u√üerst schwierig umzusetzen erweisen. Dies ist bereits bei Wafern mit einem Durchmesser von 450 Millimetern geschehen, dies ist teilweise bei der EUV-Lithographie der Fall (die Wissenschaftler zwanzig Jahre lang betrieben haben), und dies wird wahrscheinlich bei Transistoren auf Graphen- und Kohlenstoffnanor√∂hren der Fall sein. Ein weiterer technologischer Durchbruch ist erforderlich, aber der Weg dorthin ist leider noch nicht sichtbar. Es kam zu dem Punkt, dass der neue Direktor von TSMC Mark Liu </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">anrief</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">Die vielversprechendste Richtung bei der Entwicklung der mikroelektronischen Technologie ist nicht die Verringerung der Gr√∂√üe von Transistoren, sondern die 3D-Integration. </font><font style="vertical-align: inherit;">Die ‚Äûechte‚Äú 3D-Integration, anstatt </font></font><a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u="><font style="vertical-align: inherit;"><font style="vertical-align: inherit;">mehrere Chips in einem Paket zu kombinieren,</font></font></a><font style="vertical-align: inherit;"><font style="vertical-align: inherit;"> wird in der Tat ein gro√üer Meilenstein in der Entwicklung der Mikroelektronik sein, aber Moores Gesetz als Gesetz zur Reduzierung der Gr√∂√üe von Transistoren scheint vollst√§ndig gestorben zu sein.</font></font></div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de423575/">https://habr.com/ru/post/de423575/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de423565/index.html">Gamepad von Sega Mega Drive und Raspberry Pi Part 1 (vorbereitend und mit drei Tasten)</a></li>
<li><a href="../de423567/index.html">Noch einmal √ºber k√ºnstliche Intelligenz</a></li>
<li><a href="../de423569/index.html">Wir definieren einfach und genau die Sprache der Nachrichten</a></li>
<li><a href="../de423571/index.html">Alle m√∂glichen Dinge in MetaPost</a></li>
<li><a href="../de423573/index.html">Synchronizit√§t ist ein Mythos</a></li>
<li><a href="../de423577/index.html">Erstellen eines Logikspiels f√ºr eine Spieleplattform</a></li>
<li><a href="../de423579/index.html">Cloud Services f√ºr WebGL? Nein danke</a></li>
<li><a href="../de423583/index.html">Erhalten von Unf√§llen durch NotificationIRP in OSS</a></li>
<li><a href="../de423585/index.html">Live: CI / CD unter iOS und Android</a></li>
<li><a href="../de423587/index.html">Erstellen eines InnoDB-Clusters aus MySQL 5.7 auf Centos 7</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>