Fitter report for Lock
Sun Dec 20 16:42:57 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 20 16:42:57 2020       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; Lock                                        ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6E22C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 999 / 6,272 ( 16 % )                        ;
;     Total combinational functions  ; 997 / 6,272 ( 16 % )                        ;
;     Dedicated logic registers      ; 204 / 6,272 ( 3 % )                         ;
; Total registers                    ; 204                                         ;
; Total pins                         ; 33 / 92 ( 36 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE6E22C8                           ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+----------+----------------+--------------+-----------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To      ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-----------------+---------------+----------------+
; Location ;                ;              ; button_next_alt ; PIN_90        ; QSF Assignment ;
+----------+----------------+--------------+-----------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1286 ) ; 0.00 % ( 0 / 1286 )        ; 0.00 % ( 0 / 1286 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1286 ) ; 0.00 % ( 0 / 1286 )        ; 0.00 % ( 0 / 1286 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1276 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/Lock.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 999 / 6,272 ( 16 % ) ;
;     -- Combinational with no register       ; 795                  ;
;     -- Register only                        ; 2                    ;
;     -- Combinational with a register        ; 202                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 267                  ;
;     -- 3 input functions                    ; 425                  ;
;     -- <=2 input functions                  ; 305                  ;
;     -- Register only                        ; 2                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 753                  ;
;     -- arithmetic mode                      ; 244                  ;
;                                             ;                      ;
; Total registers*                            ; 204 / 6,684 ( 3 % )  ;
;     -- Dedicated logic registers            ; 204 / 6,272 ( 3 % )  ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )      ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 80 / 392 ( 20 % )    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 33 / 92 ( 36 % )     ;
;     -- Clock pins                           ; 2 / 3 ( 67 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; M9Ks                                        ; 0 / 30 ( 0 % )       ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global signals                              ; 8                    ;
;     -- Global clocks                        ; 8 / 10 ( 80 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2.4% / 2.6% / 2.1%   ;
; Peak interconnect usage (total/H/V)         ; 6.0% / 6.1% / 5.8%   ;
; Maximum fan-out                             ; 96                   ;
; Highest non-global fan-out                  ; 49                   ;
; Total fan-out                               ; 3448                 ;
; Average fan-out                             ; 2.68                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 999 / 6272 ( 16 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 795                 ; 0                              ;
;     -- Register only                        ; 2                   ; 0                              ;
;     -- Combinational with a register        ; 202                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 267                 ; 0                              ;
;     -- 3 input functions                    ; 425                 ; 0                              ;
;     -- <=2 input functions                  ; 305                 ; 0                              ;
;     -- Register only                        ; 2                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 753                 ; 0                              ;
;     -- arithmetic mode                      ; 244                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 204                 ; 0                              ;
;     -- Dedicated logic registers            ; 204 / 6272 ( 3 % )  ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 80 / 392 ( 20 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 33                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )      ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 8 / 12 ( 66 % )     ; 0 / 12 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 3443                ; 5                              ;
;     -- Registered Connections               ; 1018                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 12                  ; 0                              ;
;     -- Output Ports                         ; 21                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; button_increase ; 86    ; 5        ; 34           ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; button_left     ; 87    ; 5        ; 34           ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; button_next     ; 91    ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; clk             ; 23    ; 1        ; 0            ; 11           ; 7            ; 93                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; switch[0]       ; 58    ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; switch[1]       ; 59    ; 4        ; 23           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; switch[2]       ; 60    ; 4        ; 23           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; switch[3]       ; 64    ; 4        ; 25           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; switch[4]       ; 65    ; 4        ; 28           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; switch[5]       ; 66    ; 4        ; 28           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; switch[6]       ; 67    ; 4        ; 30           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; switch[7]       ; 68    ; 4        ; 30           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; anode[0]   ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; anode[1]   ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; anode[2]   ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; anode[3]   ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; anode[4]   ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; anode[5]   ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; anode[6]   ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; anode[7]   ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cathode[0] ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cathode[1] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cathode[2] ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cathode[3] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cathode[4] ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cathode[5] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cathode[6] ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; cathode[7] ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lights[0]  ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lights[1]  ; 83    ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lights[2]  ; 84    ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lights[3]  ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; lights[4]  ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; button_increase         ; Dual Purpose Pin          ;
; 87       ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; button_left             ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; anode[2]                ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; anode[3]                ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; anode[6]                ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; anode[7]                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 9 / 14 ( 64 % ) ; 2.5V          ; --           ;
; 5        ; 6 / 13 ( 46 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 10 ( 20 % ) ; 2.5V          ; --           ;
; 7        ; 8 / 13 ( 62 % ) ; 2.5V          ; --           ;
; 8        ; 8 / 12 ( 67 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; switch[0]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; switch[1]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; switch[2]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; switch[3]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; switch[4]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; switch[5]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; switch[6]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; switch[7]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; lights[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 102        ; 5        ; lights[0]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; lights[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; lights[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; lights[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; button_increase                                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; button_left                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; button_next                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 99       ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 100      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 114      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 115      ; 158        ; 7        ; cathode[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; cathode[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; cathode[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; cathode[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; cathode[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; cathode[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; cathode[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; cathode[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; anode[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; anode[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; anode[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; anode[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; anode[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; anode[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; anode[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; anode[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; switch[0]       ; Incomplete set of assignments ;
; switch[1]       ; Incomplete set of assignments ;
; switch[2]       ; Incomplete set of assignments ;
; switch[3]       ; Incomplete set of assignments ;
; switch[4]       ; Incomplete set of assignments ;
; switch[5]       ; Incomplete set of assignments ;
; switch[6]       ; Incomplete set of assignments ;
; switch[7]       ; Incomplete set of assignments ;
; anode[0]        ; Incomplete set of assignments ;
; anode[1]        ; Incomplete set of assignments ;
; anode[2]        ; Incomplete set of assignments ;
; anode[3]        ; Incomplete set of assignments ;
; anode[4]        ; Incomplete set of assignments ;
; anode[5]        ; Incomplete set of assignments ;
; anode[6]        ; Incomplete set of assignments ;
; anode[7]        ; Incomplete set of assignments ;
; cathode[0]      ; Incomplete set of assignments ;
; cathode[1]      ; Incomplete set of assignments ;
; cathode[2]      ; Incomplete set of assignments ;
; cathode[3]      ; Incomplete set of assignments ;
; cathode[4]      ; Incomplete set of assignments ;
; cathode[5]      ; Incomplete set of assignments ;
; cathode[6]      ; Incomplete set of assignments ;
; cathode[7]      ; Incomplete set of assignments ;
; lights[0]       ; Incomplete set of assignments ;
; lights[1]       ; Incomplete set of assignments ;
; lights[2]       ; Incomplete set of assignments ;
; lights[3]       ; Incomplete set of assignments ;
; lights[4]       ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; button_next     ; Incomplete set of assignments ;
; button_increase ; Incomplete set of assignments ;
; button_left     ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                      ; Entity Name         ; Library Name ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |top                                                     ; 999 (0)     ; 204 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 33   ; 0            ; 795 (0)      ; 2 (0)             ; 202 (0)          ; |top                                                                                                                                                     ; top                 ; work         ;
;    |anode_control:anode_control_wrapper|                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top|anode_control:anode_control_wrapper                                                                                                                 ; anode_control       ; work         ;
;    |bcd_control:bcd_control_wrapper|                     ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |top|bcd_control:bcd_control_wrapper                                                                                                                     ; bcd_control         ; work         ;
;    |bcd_to_cathodes:bcd_to_cathodes_wrapper|             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |top|bcd_to_cathodes:bcd_to_cathodes_wrapper                                                                                                             ; bcd_to_cathodes     ; work         ;
;    |button_debouncer:button_debouncer_button_increase|   ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 20 (20)          ; |top|button_debouncer:button_debouncer_button_increase                                                                                                   ; button_debouncer    ; work         ;
;    |button_debouncer:button_debouncer_button_left|       ; 25 (25)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 20 (20)          ; |top|button_debouncer:button_debouncer_button_left                                                                                                       ; button_debouncer    ; work         ;
;    |button_debouncer:button_debouncer_button_next|       ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 19 (19)          ; |top|button_debouncer:button_debouncer_button_next                                                                                                       ; button_debouncer    ; work         ;
;    |clock_divider:refreshclock_generator|                ; 50 (50)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 32 (32)          ; |top|clock_divider:refreshclock_generator                                                                                                                ; clock_divider       ; work         ;
;    |data_saver:data_saver_wrapper_data|                  ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |top|data_saver:data_saver_wrapper_data                                                                                                                  ; data_saver          ; work         ;
;    |data_saver:data_saver_wrapper_password|              ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; |top|data_saver:data_saver_wrapper_password                                                                                                              ; data_saver          ; work         ;
;    |increase_digit:increase_digit_wrapper_insertdata|    ; 206 (56)    ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (25)     ; 0 (0)             ; 32 (1)           ; |top|increase_digit:increase_digit_wrapper_insertdata                                                                                                    ; increase_digit      ; work         ;
;       |lpm_divide:Mod0|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod0                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod0|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod0|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod0|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod1|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod1                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod1|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod1|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod1|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod2|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod2                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod2|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod2|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod2|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod3|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod3                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod3|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod3|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod3|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod4|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod4                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod4|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod4|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod4|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod5|                                  ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod5                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod5|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod5|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod5|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod6|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod6                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod6|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod6|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod6|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod7|                                  ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod7                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod7|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod7|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertdata|lpm_divide:Mod7|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;    |increase_digit:increase_digit_wrapper_insertnewpass| ; 207 (57)    ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (26)     ; 0 (0)             ; 32 (1)           ; |top|increase_digit:increase_digit_wrapper_insertnewpass                                                                                                 ; increase_digit      ; work         ;
;       |lpm_divide:Mod0|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod0|lpm_divide_j9m:auto_generated                                                   ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod0|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                       ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod0|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod1|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod1                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod1|lpm_divide_j9m:auto_generated                                                   ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod1|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                       ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod1|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod2|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod2                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod2|lpm_divide_j9m:auto_generated                                                   ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod2|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                       ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod2|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod3|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod3                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod3|lpm_divide_j9m:auto_generated                                                   ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod3|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                       ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod3|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod4|                                  ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod4                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod4|lpm_divide_j9m:auto_generated                                                   ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod4|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                       ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod4|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod5|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod5                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod5|lpm_divide_j9m:auto_generated                                                   ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod5|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                       ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod5|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod6|                                  ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod6                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod6|lpm_divide_j9m:auto_generated                                                   ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod6|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                       ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod6|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod7|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod7                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod7|lpm_divide_j9m:auto_generated                                                   ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod7|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                       ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertnewpass|lpm_divide:Mod7|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; alt_u_div_44f       ; work         ;
;    |increase_digit:increase_digit_wrapper_insertpass|    ; 207 (56)    ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (24)     ; 0 (0)             ; 32 (1)           ; |top|increase_digit:increase_digit_wrapper_insertpass                                                                                                    ; increase_digit      ; work         ;
;       |lpm_divide:Mod0|                                  ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod0                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod0|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 3 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod0|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 3 (3)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod0|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod1|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod1                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod1|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod1|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod1|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod2|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod2                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod2|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod2|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod2|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod3|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod3                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod3|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod3|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod3|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod4|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod4                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod4|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod4|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod4|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod5|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod5                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod5|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod5|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod5|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod6|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod6                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod6|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod6|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod6|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod7|                                  ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod7                                                                                    ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|                 ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod7|lpm_divide_j9m:auto_generated                                                      ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider|                ; 23 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 4 (0)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod7|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                          ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|                   ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 4 (4)            ; |top|increase_digit:increase_digit_wrapper_insertpass|lpm_divide:Mod7|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider    ; alt_u_div_44f       ; work         ;
;    |refresh_counter:Refreshcounter_wrapper|              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top|refresh_counter:Refreshcounter_wrapper                                                                                                              ; refresh_counter     ; work         ;
;    |shift_anode:shift_anode_wrapper_insertdata|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top|shift_anode:shift_anode_wrapper_insertdata                                                                                                          ; shift_anode         ; work         ;
;    |shift_anode:shift_anode_wrapper_insertnewpass|       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top|shift_anode:shift_anode_wrapper_insertnewpass                                                                                                       ; shift_anode         ; work         ;
;    |shift_anode:shift_anode_wrapper_insertpass|          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top|shift_anode:shift_anode_wrapper_insertpass                                                                                                          ; shift_anode         ; work         ;
;    |show_manager:comb_3|                                 ; 109 (109)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 1 (1)            ; |top|show_manager:comb_3                                                                                                                                 ; show_manager        ; work         ;
;    |state_indicator:state_indicator_wrapper|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |top|state_indicator:state_indicator_wrapper                                                                                                             ; state_indicator     ; work         ;
;    |state_manager:comb_4|                                ; 27 (27)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 3 (3)            ; |top|state_manager:comb_4                                                                                                                                ; state_manager       ; work         ;
+----------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; switch[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switch[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switch[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switch[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switch[4]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switch[5]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switch[6]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; switch[7]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; anode[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; anode[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; anode[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; anode[3]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; anode[4]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; anode[5]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; anode[6]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; anode[7]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cathode[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cathode[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cathode[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cathode[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cathode[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cathode[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cathode[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; cathode[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lights[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lights[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lights[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lights[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; lights[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; button_next     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; button_increase ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; button_left     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; switch[0]                                                          ;                   ;         ;
; switch[1]                                                          ;                   ;         ;
; switch[2]                                                          ;                   ;         ;
; switch[3]                                                          ;                   ;         ;
; switch[4]                                                          ;                   ;         ;
; switch[5]                                                          ;                   ;         ;
; switch[6]                                                          ;                   ;         ;
; switch[7]                                                          ;                   ;         ;
; clk                                                                ;                   ;         ;
; button_next                                                        ;                   ;         ;
; button_increase                                                    ;                   ;         ;
;      - button_debouncer:button_debouncer_button_increase|sw_r[0]~0 ; 0                 ; 6       ;
; button_left                                                        ;                   ;         ;
;      - button_debouncer:button_debouncer_button_left|sw_r[0]~0     ; 1                 ; 6       ;
+--------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; button_debouncer:button_debouncer_button_increase|sw_change_f  ; LCCOMB_X33_Y9_N30  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; button_debouncer:button_debouncer_button_increase|sw_down_o    ; FF_X33_Y9_N15      ; 96      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; button_debouncer:button_debouncer_button_left|sw_change_f      ; LCCOMB_X4_Y10_N14  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; button_debouncer:button_debouncer_button_left|sw_down_o        ; FF_X4_Y10_N1       ; 9       ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; button_debouncer:button_debouncer_button_next|sw_change_f      ; LCCOMB_X21_Y11_N6  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; button_debouncer:button_debouncer_button_next|sw_down_o        ; FF_X21_Y11_N23     ; 3       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                            ; PIN_23             ; 93      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clock_divider:refreshclock_generator|divided_clk               ; FF_X1_Y7_N29       ; 3       ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; increase_digit:increase_digit_wrapper_insertdata|Decoder0~0    ; LCCOMB_X23_Y10_N24 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertdata|Decoder0~1    ; LCCOMB_X24_Y9_N24  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertdata|Decoder0~2    ; LCCOMB_X24_Y11_N28 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertdata|Decoder0~3    ; LCCOMB_X22_Y10_N2  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertdata|Decoder0~4    ; LCCOMB_X21_Y15_N28 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertdata|Decoder0~5    ; LCCOMB_X14_Y11_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertdata|Decoder0~6    ; LCCOMB_X19_Y17_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertdata|Decoder0~7    ; LCCOMB_X19_Y11_N28 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~1 ; LCCOMB_X18_Y14_N2  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~2 ; LCCOMB_X17_Y13_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~3 ; LCCOMB_X22_Y13_N12 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~4 ; LCCOMB_X22_Y13_N18 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~5 ; LCCOMB_X22_Y13_N6  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~6 ; LCCOMB_X19_Y12_N20 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~7 ; LCCOMB_X22_Y13_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~8 ; LCCOMB_X22_Y13_N20 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertpass|Decoder0~0    ; LCCOMB_X19_Y9_N12  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertpass|Decoder0~1    ; LCCOMB_X17_Y9_N18  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertpass|Decoder0~2    ; LCCOMB_X25_Y14_N20 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertpass|Decoder0~3    ; LCCOMB_X23_Y14_N4  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertpass|Decoder0~4    ; LCCOMB_X30_Y10_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertpass|Decoder0~5    ; LCCOMB_X28_Y10_N2  ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertpass|Decoder0~6    ; LCCOMB_X18_Y10_N28 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; increase_digit:increase_digit_wrapper_insertpass|Decoder0~7    ; LCCOMB_X14_Y15_N10 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; show_manager:comb_3|Mux36~0                                    ; LCCOMB_X21_Y12_N6  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; show_manager:comb_3|Mux3~0                                     ; LCCOMB_X22_Y12_N28 ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; state_indicator:state_indicator_wrapper|Decoder0~1             ; LCCOMB_X22_Y13_N4  ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; state_indicator:state_indicator_wrapper|Decoder0~2             ; LCCOMB_X22_Y12_N10 ; 32      ; Latch enable ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; state_manager:comb_4|state[0]                                  ; FF_X21_Y12_N7      ; 19      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                             ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; button_debouncer:button_debouncer_button_increase|sw_down_o ; FF_X33_Y9_N15      ; 96      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; button_debouncer:button_debouncer_button_left|sw_down_o     ; FF_X4_Y10_N1       ; 9       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk                                                         ; PIN_23             ; 93      ; 1                                    ; Global Clock         ; GCLK2            ; --                        ;
; clock_divider:refreshclock_generator|divided_clk            ; FF_X1_Y7_N29       ; 3       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; show_manager:comb_3|Mux36~0                                 ; LCCOMB_X21_Y12_N6  ; 32      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; show_manager:comb_3|Mux3~0                                  ; LCCOMB_X22_Y12_N28 ; 3       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; state_indicator:state_indicator_wrapper|Decoder0~1          ; LCCOMB_X22_Y13_N4  ; 32      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; state_indicator:state_indicator_wrapper|Decoder0~2          ; LCCOMB_X22_Y12_N10 ; 32      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,148 / 32,401 ( 4 % ) ;
; C16 interconnects     ; 7 / 1,326 ( < 1 % )    ;
; C4 interconnects      ; 460 / 21,816 ( 2 % )   ;
; Direct links          ; 461 / 32,401 ( 1 % )   ;
; Global clocks         ; 8 / 10 ( 80 % )        ;
; Local interconnects   ; 637 / 10,320 ( 6 % )   ;
; R24 interconnects     ; 17 / 1,289 ( 1 % )     ;
; R4 interconnects      ; 712 / 28,186 ( 3 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.49) ; Number of LABs  (Total = 80) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 3                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 2                            ;
; 9                                           ; 6                            ;
; 10                                          ; 12                           ;
; 11                                          ; 3                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 4                            ;
; 15                                          ; 7                            ;
; 16                                          ; 33                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.84) ; Number of LABs  (Total = 80) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 47                           ;
; 1 Clock enable                     ; 16                           ;
; 1 Sync. clear                      ; 3                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.74) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 10                           ;
; 11                                           ; 4                            ;
; 12                                           ; 1                            ;
; 13                                           ; 4                            ;
; 14                                           ; 4                            ;
; 15                                           ; 6                            ;
; 16                                           ; 7                            ;
; 17                                           ; 2                            ;
; 18                                           ; 10                           ;
; 19                                           ; 13                           ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.55) ; Number of LABs  (Total = 80) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 6                            ;
; 3                                               ; 3                            ;
; 4                                               ; 9                            ;
; 5                                               ; 13                           ;
; 6                                               ; 8                            ;
; 7                                               ; 11                           ;
; 8                                               ; 3                            ;
; 9                                               ; 3                            ;
; 10                                              ; 9                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 10.57) ; Number of LABs  (Total = 80) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 5                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 5                            ;
; 6                                            ; 11                           ;
; 7                                            ; 5                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 10                           ;
; 11                                           ; 9                            ;
; 12                                           ; 7                            ;
; 13                                           ; 3                            ;
; 14                                           ; 4                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 33        ; 0            ; 33        ; 0            ; 0            ; 33        ; 33        ; 0            ; 33        ; 33        ; 0            ; 21           ; 0            ; 0            ; 12           ; 0            ; 21           ; 12           ; 0            ; 0            ; 0            ; 21           ; 0            ; 0            ; 0            ; 0            ; 0            ; 33        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 33           ; 0         ; 33           ; 33           ; 0         ; 0         ; 33           ; 0         ; 0         ; 33           ; 12           ; 33           ; 33           ; 21           ; 33           ; 12           ; 21           ; 33           ; 33           ; 33           ; 12           ; 33           ; 33           ; 33           ; 33           ; 33           ; 0         ; 33           ; 33           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; switch[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switch[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; anode[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; anode[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; anode[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; anode[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; anode[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; anode[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; anode[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; anode[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cathode[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cathode[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cathode[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cathode[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cathode[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cathode[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cathode[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; cathode[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lights[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lights[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lights[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lights[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; lights[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button_next        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button_increase    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button_left        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                   ; Destination Clock(s)                                        ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; button_debouncer:button_debouncer_button_next|sw_down_o                                                                                           ; state_manager:comb_4|state[0]                               ; 102.5             ;
; button_debouncer:button_debouncer_button_increase|sw_down_o                                                                                       ; state_manager:comb_4|state[0]                               ; 63.2              ;
; button_debouncer:button_debouncer_button_next|sw_down_o                                                                                           ; button_debouncer:button_debouncer_button_left|sw_down_o     ; 29.7              ;
; button_debouncer:button_debouncer_button_next|sw_down_o,button_debouncer:button_debouncer_button_increase|sw_down_o,state_manager:comb_4|state[0] ; state_manager:comb_4|state[0]                               ; 29.5              ;
; button_debouncer:button_debouncer_button_next|sw_down_o,button_debouncer:button_debouncer_button_left|sw_down_o                                   ; button_debouncer:button_debouncer_button_increase|sw_down_o ; 19.8              ;
; button_debouncer:button_debouncer_button_next|sw_down_o,button_debouncer:button_debouncer_button_increase|sw_down_o                               ; state_manager:comb_4|state[0]                               ; 17.3              ;
; button_debouncer:button_debouncer_button_next|sw_down_o                                                                                           ; button_debouncer:button_debouncer_button_increase|sw_down_o ; 6.5               ;
; button_debouncer:button_debouncer_button_next|sw_down_o,button_debouncer:button_debouncer_button_left|sw_down_o                                   ; state_manager:comb_4|state[0]                               ; 6.1               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                 ;
+-------------------------------------------------------------------+-------------------------------------------------------+-------------------+
; Source Register                                                   ; Destination Register                                  ; Delay Added in ns ;
+-------------------------------------------------------------------+-------------------------------------------------------+-------------------+
; state_manager:comb_4|state[0]                                     ; show_manager:comb_3|position_pointer[1]               ; 4.309             ;
; clock_divider:refreshclock_generator|divided_clk                  ; clock_divider:refreshclock_generator|divided_clk      ; 3.614             ;
; state_manager:comb_4|state[2]                                     ; show_manager:comb_3|digit6[0]                         ; 2.665             ;
; state_manager:comb_4|state[1]                                     ; show_manager:comb_3|digit6[0]                         ; 2.665             ;
; shift_anode:shift_anode_wrapper_insertdata|position_pointer[1]    ; show_manager:comb_3|position_pointer[1]               ; 2.350             ;
; shift_anode:shift_anode_wrapper_insertnewpass|position_pointer[1] ; show_manager:comb_3|position_pointer[1]               ; 2.350             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit8reg[2]  ; data_saver:data_saver_wrapper_password|digit8_data[2] ; 2.102             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit8reg[3]  ; data_saver:data_saver_wrapper_password|digit8_data[3] ; 2.102             ;
; shift_anode:shift_anode_wrapper_insertdata|position_pointer[2]    ; show_manager:comb_3|position_pointer[2]               ; 1.886             ;
; shift_anode:shift_anode_wrapper_insertnewpass|position_pointer[2] ; show_manager:comb_3|position_pointer[2]               ; 1.886             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit7reg[1]  ; data_saver:data_saver_wrapper_password|digit7_data[1] ; 1.849             ;
; shift_anode:shift_anode_wrapper_insertdata|position_pointer[0]    ; show_manager:comb_3|position_pointer[0]               ; 1.843             ;
; shift_anode:shift_anode_wrapper_insertnewpass|position_pointer[0] ; show_manager:comb_3|position_pointer[0]               ; 1.843             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit7reg[0]  ; data_saver:data_saver_wrapper_password|digit7_data[0] ; 1.798             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit2reg[0]  ; data_saver:data_saver_wrapper_password|digit2_data[0] ; 1.775             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit2reg[1]  ; data_saver:data_saver_wrapper_password|digit2_data[1] ; 1.767             ;
; clock_divider:refreshclock_generator|counter_value[30]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[29]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[28]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[27]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[26]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[25]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[24]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[23]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[22]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[21]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[20]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[19]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[18]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[17]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[16]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[12]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[11]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[10]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[9]             ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[8]             ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[7]             ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[6]             ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[13]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[14]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[15]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[5]             ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[4]             ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[31]            ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[3]             ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[2]             ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[1]             ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; clock_divider:refreshclock_generator|counter_value[0]             ; clock_divider:refreshclock_generator|divided_clk      ; 1.653             ;
; increase_digit:increase_digit_wrapper_insertdata|digit8reg[1]     ; show_manager:comb_3|digit8[1]                         ; 1.596             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit8reg[1]  ; show_manager:comb_3|digit8[1]                         ; 1.596             ;
; increase_digit:increase_digit_wrapper_insertdata|digit8reg[3]     ; show_manager:comb_3|digit8[3]                         ; 1.581             ;
; increase_digit:increase_digit_wrapper_insertdata|digit8reg[0]     ; show_manager:comb_3|digit8[0]                         ; 1.575             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit8reg[0]  ; show_manager:comb_3|digit8[0]                         ; 1.575             ;
; increase_digit:increase_digit_wrapper_insertdata|digit8reg[2]     ; show_manager:comb_3|digit8[2]                         ; 1.565             ;
; increase_digit:increase_digit_wrapper_insertdata|digit4reg[0]     ; show_manager:comb_3|digit4[0]                         ; 1.557             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit4reg[0]  ; show_manager:comb_3|digit4[0]                         ; 1.557             ;
; increase_digit:increase_digit_wrapper_insertpass|digit5reg[0]     ; show_manager:comb_3|digit5[0]                         ; 1.536             ;
; increase_digit:increase_digit_wrapper_insertpass|digit5reg[1]     ; show_manager:comb_3|digit5[1]                         ; 1.536             ;
; increase_digit:increase_digit_wrapper_insertdata|digit5reg[0]     ; show_manager:comb_3|digit5[0]                         ; 1.536             ;
; increase_digit:increase_digit_wrapper_insertdata|digit5reg[1]     ; show_manager:comb_3|digit5[1]                         ; 1.536             ;
; increase_digit:increase_digit_wrapper_insertpass|digit7reg[2]     ; show_manager:comb_3|digit7[2]                         ; 1.535             ;
; increase_digit:increase_digit_wrapper_insertpass|digit7reg[3]     ; show_manager:comb_3|digit7[3]                         ; 1.535             ;
; increase_digit:increase_digit_wrapper_insertdata|digit7reg[2]     ; show_manager:comb_3|digit7[2]                         ; 1.535             ;
; increase_digit:increase_digit_wrapper_insertdata|digit7reg[3]     ; show_manager:comb_3|digit7[3]                         ; 1.535             ;
; increase_digit:increase_digit_wrapper_insertdata|digit4reg[2]     ; show_manager:comb_3|digit4[2]                         ; 1.533             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit4reg[2]  ; show_manager:comb_3|digit4[2]                         ; 1.533             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit5reg[2]  ; data_saver:data_saver_wrapper_password|digit5_data[2] ; 1.532             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit5reg[3]  ; data_saver:data_saver_wrapper_password|digit5_data[3] ; 1.532             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit6reg[2]  ; show_manager:comb_3|digit6[2]                         ; 1.526             ;
; data_saver:data_saver_wrapper_data|digit6_data[2]                 ; show_manager:comb_3|digit6[2]                         ; 1.526             ;
; increase_digit:increase_digit_wrapper_insertdata|digit4reg[1]     ; show_manager:comb_3|digit4[1]                         ; 1.509             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit4reg[1]  ; show_manager:comb_3|digit4[1]                         ; 1.509             ;
; increase_digit:increase_digit_wrapper_insertdata|digit6reg[0]     ; show_manager:comb_3|digit6[0]                         ; 1.508             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit6reg[0]  ; show_manager:comb_3|digit6[0]                         ; 1.508             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit3reg[3]  ; data_saver:data_saver_wrapper_password|digit3_data[3] ; 1.501             ;
; increase_digit:increase_digit_wrapper_insertdata|digit6reg[3]     ; show_manager:comb_3|digit6[3]                         ; 1.490             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit6reg[3]  ; show_manager:comb_3|digit6[3]                         ; 1.490             ;
; increase_digit:increase_digit_wrapper_insertpass|digit1reg[1]     ; show_manager:comb_3|digit1[1]                         ; 1.489             ;
; increase_digit:increase_digit_wrapper_insertdata|digit1reg[1]     ; show_manager:comb_3|digit1[1]                         ; 1.489             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit5reg[1]  ; data_saver:data_saver_wrapper_password|digit5_data[1] ; 1.487             ;
; increase_digit:increase_digit_wrapper_insertpass|digit3reg[0]     ; show_manager:comb_3|digit3[0]                         ; 1.480             ;
; increase_digit:increase_digit_wrapper_insertpass|digit3reg[1]     ; show_manager:comb_3|digit3[1]                         ; 1.480             ;
; increase_digit:increase_digit_wrapper_insertdata|digit3reg[0]     ; show_manager:comb_3|digit3[0]                         ; 1.480             ;
; increase_digit:increase_digit_wrapper_insertdata|digit3reg[1]     ; show_manager:comb_3|digit3[1]                         ; 1.480             ;
; increase_digit:increase_digit_wrapper_insertpass|digit1reg[2]     ; show_manager:comb_3|digit1[2]                         ; 1.477             ;
; increase_digit:increase_digit_wrapper_insertdata|digit1reg[2]     ; show_manager:comb_3|digit1[2]                         ; 1.477             ;
; increase_digit:increase_digit_wrapper_insertdata|digit4reg[3]     ; show_manager:comb_3|digit4[3]                         ; 1.474             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit4reg[3]  ; show_manager:comb_3|digit4[3]                         ; 1.474             ;
; increase_digit:increase_digit_wrapper_insertdata|digit6reg[1]     ; show_manager:comb_3|digit6[1]                         ; 1.473             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit6reg[1]  ; show_manager:comb_3|digit6[1]                         ; 1.473             ;
; increase_digit:increase_digit_wrapper_insertpass|digit7reg[1]     ; show_manager:comb_3|digit7[1]                         ; 1.470             ;
; increase_digit:increase_digit_wrapper_insertdata|digit7reg[1]     ; show_manager:comb_3|digit7[1]                         ; 1.470             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit2reg[3]  ; data_saver:data_saver_wrapper_password|digit2_data[3] ; 1.467             ;
; increase_digit:increase_digit_wrapper_insertpass|digit3reg[2]     ; show_manager:comb_3|digit3[2]                         ; 1.465             ;
; data_saver:data_saver_wrapper_data|digit3_data[2]                 ; show_manager:comb_3|digit3[2]                         ; 1.465             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit2reg[2]  ; data_saver:data_saver_wrapper_password|digit2_data[2] ; 1.463             ;
; increase_digit:increase_digit_wrapper_insertpass|digit5reg[2]     ; show_manager:comb_3|digit5[2]                         ; 1.448             ;
; increase_digit:increase_digit_wrapper_insertdata|digit5reg[2]     ; show_manager:comb_3|digit5[2]                         ; 1.448             ;
; increase_digit:increase_digit_wrapper_insertnewpass|digit5reg[0]  ; data_saver:data_saver_wrapper_password|digit5_data[0] ; 1.436             ;
; increase_digit:increase_digit_wrapper_insertdata|digit2reg[0]     ; show_manager:comb_3|digit2[0]                         ; 1.374             ;
+-------------------------------------------------------------------+-------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "Lock"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 99 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lock.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN 23 (CLK1, DIFFCLK_0n)) File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/top.v Line: 3
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node button_debouncer:button_debouncer_button_increase|sw_down_o  File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/button_debouncer.v Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node show_manager:comb_3|Mux36~0  File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/show_manager.v Line: 57
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node state_indicator:state_indicator_wrapper|Decoder0~1  File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/state_indicator.v Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~2 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/increase_digit.v Line: 21
        Info (176357): Destination node increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~3 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/increase_digit.v Line: 21
        Info (176357): Destination node increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~4 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/increase_digit.v Line: 21
        Info (176357): Destination node increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~5 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/increase_digit.v Line: 21
        Info (176357): Destination node increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~6 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/increase_digit.v Line: 21
        Info (176357): Destination node increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~7 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/increase_digit.v Line: 21
        Info (176357): Destination node increase_digit:increase_digit_wrapper_insertnewpass|Decoder0~8 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/increase_digit.v Line: 21
        Info (176357): Destination node shift_anode:shift_anode_wrapper_insertnewpass|position_pointer[1]~0 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/shift_anode.v Line: 9
        Info (176357): Destination node shift_anode:shift_anode_wrapper_insertnewpass|position_pointer[2]~2 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/shift_anode.v Line: 9
        Info (176357): Destination node lights[1]~output File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/top.v Line: 11
Info (176353): Automatically promoted node state_indicator:state_indicator_wrapper|Decoder0~2  File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/state_indicator.v Line: 8
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lights[2]~output File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/top.v Line: 11
Info (176353): Automatically promoted node button_debouncer:button_debouncer_button_left|sw_down_o  File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/button_debouncer.v Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node clock_divider:refreshclock_generator|divided_clk  File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/clock_divider.v Line: 5
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clock_divider:refreshclock_generator|divided_clk~0 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/clock_divider.v Line: 5
Info (176353): Automatically promoted node show_manager:comb_3|Mux3~0  File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/show_manager.v Line: 57
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node bcd_control:bcd_control_wrapper|position_pointer_now~1 File: C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/bcd_control.v Line: 16
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "button_next_alt" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X11_Y12 to location X22_Y24
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (11888): Total time spent on timing analysis during the Fitter is 2.31 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/Lock.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 5231 megabytes
    Info: Processing ended: Sun Dec 20 16:42:59 2020
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/P2P/Documents/code/Quartus Prime Light/ZamokV3FPGAProject/output_files/Lock.fit.smsg.


