<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 17:55:27.5527</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.11</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0004679</applicationNumber><claimCount>19</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND PACKAGE SUBSTRATE HAVING THE SAME</inventionTitleEng><openDate>2025.07.18</openDate><openNumber>10-2025-0109923</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/46</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 실시예는 일면과 타면을 포함한 코어층; 상기 코어층의 일면 상에 배치된 제1 빌드업층; 상기 코어층의 타면 상에 배치된 제2 빌드업층을 포함하고, 상기 코어층은, 일면과 타면을 포함한 제1 절연층; 상기 제1 절연층의 일면 상에 배치된 제2 절연층; 상기 제1 절연층의 타면 상에 배치된 제3 절연층; 및 상기 제1 절연층, 상기 제2 절연층, 및 상기 제3 절연층을 일체로 관통하는 비아전극을 포함하고, 상기 비아전극은 상기 제1 절연층 내에 배치된 제1 부, 상기 제2 절연층 내에 배치된 제2 부, 및 상기 제3 절연층 내에 배치된 제3 부를 포함하고, 상기 제1 부는 제1 경사각을 포함하고, 상기 제2 부 및 상기 제3 부는 각각 제2 경사각을 포함하고, 상기 제1 경사각은 상기 제1 절연층의 일면과 상기 제1 부의 외측면이 이루는 경사각이고, 상기 제2 경사각은 상기 제2 부의 외측면과 상기 제1 절연층의 일면이 이루는 경사각이고, 상기 제1 경사각은 상기 제2 경사각보다 큰 회로 기판을 개시한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 일면과 타면을 포함한 코어층;상기 코어층의 일면 상에 배치된 제1 빌드업층; 및상기 코어층의 타면 상에 배치된 제2 빌드업층을 포함하고,상기 코어층은,일면과 타면을 포함한 제1 절연층;상기 제1 절연층의 일면 상에 배치된 제2 절연층;상기 제1 절연층의 타면 상에 배치된 제3 절연층; 및상기 제1 절연층, 상기 제2 절연층, 및 상기 제3 절연층을 일체로 관통하는 비아전극을 포함하고,상기 비아전극은 상기 제1 절연층 내에 배치된 제1 부, 상기 제2 절연층 내에 배치된 제2 부, 및 상기 제3 절연층 내에 배치된 제3 부를 포함하고,상기 제1 부는 제1 경사각을 포함하고,상기 제2 부 및 상기 제3 부는 각각 제2 경사각을 포함하고,상기 제1 경사각은 상기 제1 절연층의 일면과 상기 제1 부의 외측면이 이루는 경사각이고,상기 제2 경사각은 상기 제2 부의 외측면과 상기 제1 절연층의 일면이 이루는 경사각이고,상기 제1 경사각은 상기 제2 경사각보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 부는 상기 제1 절연층의 일면에서 상기 타면을 향하여 제1 경사각을 갖고 폭이 점진적으로 작아지는 제1 서브부, 상기 제1 절연층의 타면에서 상기 일면을 향하여 상기 제1 경사각을 갖고 폭이 점진적으로 작아지는 제1-2부를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 부는 중심을 기준으로 대칭인 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 부의 제1 중심축은 상기 제2 부의 제2 중심축은 동일한 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 부의 두께는 상기 제1 빌드업층 또는 제2 빌드업층의 두께보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 부의 외측면에 배치되는 제1 비전도층;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제2 부의 외측면에 배치되는 제2 비전도층;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 부의 상면은 상기 제2 부의 저면과 접하고,상기 제1 부의 상면의 폭은 상기 제2 부의 저면의 폭보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제1 빌드업층 상에 배치되는 제3 빌드업층;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 빌드업층에 배치되는 제1 전극부;상기 제2 빌드업층에 배치되는 제2 전극부; 및상기 제3 빌드업층에 배치되는 제3 전극부;를 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제2 부의 제2 중심축은 상기 제3 부의 제3 중심축과 동일한 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제1 전극부의 제1 비아전극의 제3 경사각은 상기 제1 경사각과 상이한 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1 경사각은 상기 제3 경사각보다 큰 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,제3 전극부의 제3 비아전극의 제4 경사각은 상기 제3 경사각과 동일한 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서,상기 제2 부 및 상기 제3 부는 상기 제1 부로부터 멀어지는 방향으로 폭이 증가하는 회로 기판.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 제2 절연층은 상기 제3 절연층과 두께가 동일한 회로 기판.</claim></claimInfo><claimInfo><claim>17. 제10항에 있어서,상기 제1 부의 최대 폭은 상기 제2 부의 최대 폭보다 작은 회로 기판.</claim></claimInfo><claimInfo><claim>18. 제10항에 있어서,상기 제1 전극부의 제1 비아전극의 외측면에 배치되는 제3 비전도층;을 포함하는 회로 기판.</claim></claimInfo><claimInfo><claim>19. 제10항에 있어서,상기 비아전극은 복수 개이고,복수 개의 비아전극 중 인접한 비아전극 간의 간격(spacing)은 상기 비아전극의 최대 반경보다 작은 회로 기판.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SON, Young Joon</engName><name>손영준</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>PARK, Jae Man</engName><name>박재만</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>HWANG, Jung Ho</engName><name>황정호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 역삼로 *길 **, 신관 *층~*층, **층(역삼동, 광성빌딩)</address><code>920081001218</code><country>대한민국</country><engName>DANA PATENT LAW FIRM</engName><name>특허법인다나</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.01.11</receiptDate><receiptNumber>1-1-2024-0040035-46</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240004679.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9355a8d8d923929267524c093e2970191a230c635f8428596a9a6015d83bafdb7e4f8f5c171f6b9f0ef706f521b7c41d8e02d0efca2c3bba4d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf42217d4eb41729bf9b618d3c2f8edb9158eae17eac1261080f5b512582aa8067ad437034aaf4d017c5ad0516e0d5cbeffcd0aaa239d0cd67</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>