//-- Source file: C:\Datos\UNAL\Materias\2022-1\Electronica_Digital_II\Laboratorios\Lab2-Digital-II\Assembler\cont22.asm
//-- Output file format: verilog

//mcode    addr nemonic
//-----    ---- -------
218   //-- [000] LD /018
019   //-- [001] ST /019
A00   //-- [002] CLR
016   //-- [003] ST /016
216   //-- [004] LD /016
1FB   //-- [005] ST /1FB
F00   //-- [006] WAIT
F00   //-- [007] WAIT
F00   //-- [008] WAIT
F00   //-- [009] WAIT
216   //-- [00A] LD /016
417   //-- [00B] ADD /017
1FB   //-- [00C] ST /1FB
016   //-- [00D] ST /016
219   //-- [00E] LD /019
C00   //-- [00F] DEC
813   //-- [010] BZ /013
019   //-- [011] ST /019
606   //-- [012] BR /006
216   //-- [013] LD /016
1FB   //-- [014] ST /1FB
E00   //-- [015] HALT
000   //-- [016] DATA 0
002   //-- [017] DATA 2
00A   //-- [018] DATA 10
00A   //-- [019] DATA 10

@1FB   //--       ORG 1FB
000   //-- [1FB] DATA 0
