TimeQuest Timing Analyzer report for HardwareInvaders
Sun Apr 15 18:25:44 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 13. Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 14. Slow Model Setup: 'CLOCK_50'
 15. Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 16. Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 17. Slow Model Hold: 'CLOCK_50'
 18. Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 19. Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 20. Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 21. Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 22. Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 23. Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 24. Slow Model Minimum Pulse Width: 'CLOCK_50'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Fast Model Setup Summary
 34. Fast Model Hold Summary
 35. Fast Model Recovery Summary
 36. Fast Model Removal Summary
 37. Fast Model Minimum Pulse Width Summary
 38. Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'
 39. Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'
 40. Fast Model Setup: 'CLOCK_50'
 41. Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'
 42. Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'
 43. Fast Model Hold: 'CLOCK_50'
 44. Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'
 45. Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'
 46. Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'
 47. Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'
 48. Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'
 49. Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'
 50. Fast Model Minimum Pulse Width: 'CLOCK_50'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Output Enable Times
 56. Minimum Output Enable Times
 57. Output Disable Times
 58. Minimum Output Disable Times
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Setup Transfers
 65. Hold Transfers
 66. Recovery Transfers
 67. Removal Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; HardwareInvaders                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------+
; SDC File List                                            ;
+----------------------+--------+--------------------------+
; SDC File Path        ; Status ; Read at                  ;
+----------------------+--------+--------------------------+
; HardwareInvaders.sdc ; OK     ; Sun Apr 15 18:25:41 2018 ;
+----------------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                   ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                            ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                              ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; PLL:pll|altpll:altpll_component|_clk0 ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
; PLL:pll|altpll:altpll_component|_clk1 ; Generated ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[1] } ;
+---------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                               ;
+-------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                            ; Note                                                          ;
+-------------+-----------------+---------------------------------------+---------------------------------------------------------------+
; 14.91 MHz   ; 14.91 MHz       ; PLL:pll|altpll:altpll_component|_clk1 ;                                                               ;
; 144.51 MHz  ; 144.51 MHz      ; PLL:pll|altpll:altpll_component|_clk0 ;                                                               ;
; 1158.75 MHz ; 380.08 MHz      ; CLOCK_50                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+---------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+---------------------------------------+---------+---------------+
; Clock                                 ; Slack   ; End Point TNS ;
+---------------------------------------+---------+---------------+
; PLL:pll|altpll:altpll_component|_clk1 ; -47.089 ; -723.306      ;
; PLL:pll|altpll:altpll_component|_clk0 ; 3.035   ; 0.000         ;
; CLOCK_50                              ; 19.137  ; 0.000         ;
+---------------------------------------+---------+---------------+


+---------------------------------------------------------------+
; Slow Model Hold Summary                                       ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.445 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.445 ; 0.000         ;
; CLOCK_50                              ; 0.615 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Slow Model Recovery Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.955  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 13.290 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Slow Model Removal Summary                                    ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 5.778 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 5.779 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                        ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.889 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 7.693 ; 0.000         ;
; CLOCK_50                              ; 8.889 ; 0.000         ;
+---------------------------------------+-------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                              ;
+---------+----------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                              ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -47.089 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_x[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.001      ; 67.128     ;
; -46.993 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_x[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 67.029     ;
; -46.828 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]   ; HI_View:view|pixel_scale_factor_x[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 66.864     ;
; -46.810 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]   ; HI_View:view|pixel_scale_factor_x[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 66.846     ;
; -46.580 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5] ; HI_View:view|pixel_scale_factor_x[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 66.616     ;
; -44.762 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_y[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 64.787     ;
; -43.032 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_y[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 63.054     ;
; -42.720 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 62.754     ;
; -42.624 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 62.655     ;
; -42.459 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]   ; HI_View:view|pixel_scale_factor_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 62.490     ;
; -42.441 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]   ; HI_View:view|pixel_scale_factor_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 62.472     ;
; -42.211 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5] ; HI_View:view|pixel_scale_factor_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 62.242     ;
; -40.518 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_y[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.011     ; 60.545     ;
; -38.788 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_y[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.014     ; 58.812     ;
; -37.529 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 57.563     ;
; -37.433 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 57.464     ;
; -37.268 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]   ; HI_View:view|pixel_scale_factor_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 57.299     ;
; -37.250 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]   ; HI_View:view|pixel_scale_factor_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 57.281     ;
; -37.020 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5] ; HI_View:view|pixel_scale_factor_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 57.051     ;
; -35.390 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_y[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 55.427     ;
; -33.660 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_y[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 53.694     ;
; -31.740 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 51.774     ;
; -31.644 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 51.675     ;
; -31.479 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]   ; HI_View:view|pixel_scale_factor_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 51.510     ;
; -31.461 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]   ; HI_View:view|pixel_scale_factor_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 51.492     ;
; -31.231 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5] ; HI_View:view|pixel_scale_factor_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 51.262     ;
; -30.201 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_y[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 50.238     ;
; -28.471 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_y[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 48.505     ;
; -26.382 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 46.416     ;
; -26.286 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 46.317     ;
; -26.121 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]   ; HI_View:view|pixel_scale_factor_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 46.152     ;
; -26.103 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]   ; HI_View:view|pixel_scale_factor_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 46.134     ;
; -25.873 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5] ; HI_View:view|pixel_scale_factor_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 45.904     ;
; -24.902 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_y[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 44.939     ;
; -23.172 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_y[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 43.206     ;
; -20.981 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 41.015     ;
; -20.885 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 40.916     ;
; -20.720 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]   ; HI_View:view|pixel_scale_factor_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 40.751     ;
; -20.702 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]   ; HI_View:view|pixel_scale_factor_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 40.733     ;
; -20.472 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5] ; HI_View:view|pixel_scale_factor_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 40.503     ;
; -19.446 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_y[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 39.483     ;
; -17.716 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_y[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 37.750     ;
; -15.207 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 35.241     ;
; -15.111 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 35.142     ;
; -14.946 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]   ; HI_View:view|pixel_scale_factor_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 34.977     ;
; -14.928 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]   ; HI_View:view|pixel_scale_factor_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 34.959     ;
; -14.698 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5] ; HI_View:view|pixel_scale_factor_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 34.729     ;
; -14.337 ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_y[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.001     ; 34.374     ;
; -12.607 ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_y[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 32.641     ;
; -9.722  ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 29.757     ;
; -9.626  ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 29.658     ;
; -9.465  ; HI_Datapath:datapath|HITBOX.size_x[5]        ; HI_View:view|pixel_scale_factor_y[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.011     ; 29.492     ;
; -9.461  ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]   ; HI_View:view|pixel_scale_factor_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 29.493     ;
; -9.443  ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]   ; HI_View:view|pixel_scale_factor_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 29.475     ;
; -9.213  ; HI_Datapath:datapath|SPRITE.img_pixels[0][5] ; HI_View:view|pixel_scale_factor_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 29.245     ;
; -7.923  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.945     ;
; -7.808  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.830     ;
; -7.795  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_Y1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.817     ;
; -7.795  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_Y1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.817     ;
; -7.793  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.815     ;
; -7.755  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 27.791     ;
; -7.754  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_X1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 27.790     ;
; -7.735  ; HI_Datapath:datapath|HITBOX.size_x[4]        ; HI_View:view|pixel_scale_factor_y[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.014     ; 27.759     ;
; -7.680  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_Y1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.702     ;
; -7.680  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_Y1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.702     ;
; -7.678  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.700     ;
; -7.640  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 27.676     ;
; -7.639  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_X1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 27.675     ;
; -7.507  ; HI_View:view|column[5]~_Duplicate_2          ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.529     ;
; -7.484  ; HI_View:view|column[0]~_Duplicate_2          ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.014     ; 27.508     ;
; -7.453  ; HI_View:view|column[2]~_Duplicate_2          ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.017     ; 27.474     ;
; -7.449  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_Y1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.471     ;
; -7.423  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_X1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 27.457     ;
; -7.422  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_X1[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 27.456     ;
; -7.422  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_X1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 27.456     ;
; -7.422  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_X1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 27.456     ;
; -7.422  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_X1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 27.456     ;
; -7.417  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_Y1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.018     ; 27.437     ;
; -7.416  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_Y1[3]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.018     ; 27.436     ;
; -7.415  ; HI_View:view|column[4]~_Duplicate_2          ; HI_View:view|FB_Y1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.018     ; 27.435     ;
; -7.379  ; HI_View:view|column[5]~_Duplicate_2          ; HI_View:view|FB_Y1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.401     ;
; -7.379  ; HI_View:view|column[5]~_Duplicate_2          ; HI_View:view|FB_Y1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.401     ;
; -7.377  ; HI_View:view|column[5]~_Duplicate_2          ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.399     ;
; -7.356  ; HI_View:view|column[0]~_Duplicate_2          ; HI_View:view|FB_Y1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.014     ; 27.380     ;
; -7.356  ; HI_View:view|column[0]~_Duplicate_2          ; HI_View:view|FB_Y1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.014     ; 27.380     ;
; -7.354  ; HI_View:view|column[0]~_Duplicate_2          ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.014     ; 27.378     ;
; -7.339  ; HI_View:view|column[5]~_Duplicate_2          ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 27.375     ;
; -7.338  ; HI_View:view|column[5]~_Duplicate_2          ; HI_View:view|FB_X1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 27.374     ;
; -7.334  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_Y1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.356     ;
; -7.325  ; HI_View:view|column[2]~_Duplicate_2          ; HI_View:view|FB_Y1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.017     ; 27.346     ;
; -7.325  ; HI_View:view|column[2]~_Duplicate_2          ; HI_View:view|FB_Y1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.017     ; 27.346     ;
; -7.323  ; HI_View:view|column[2]~_Duplicate_2          ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.017     ; 27.344     ;
; -7.316  ; HI_View:view|column[0]~_Duplicate_2          ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 27.354     ;
; -7.315  ; HI_View:view|column[0]~_Duplicate_2          ; HI_View:view|FB_X1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 27.353     ;
; -7.308  ; HI_View:view|column[7]~_Duplicate_2          ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.016     ; 27.330     ;
; -7.308  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_X1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 27.342     ;
; -7.307  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_X1[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 27.341     ;
; -7.307  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_X1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 27.341     ;
; -7.307  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_X1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 27.341     ;
; -7.307  ; HI_View:view|column[1]~_Duplicate_2          ; HI_View:view|FB_X1[5]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 27.341     ;
+---------+----------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                ;
+-------+---------------------------------+---------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                               ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 3.035 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[10] ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.766     ; 4.237      ;
; 3.035 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[1]  ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.766     ; 4.237      ;
; 3.038 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[2]       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.246      ;
; 3.038 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[4]       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.246      ;
; 3.038 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[5]       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.246      ;
; 3.038 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[6]       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.246      ;
; 3.038 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[7]       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.246      ;
; 3.038 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[8]       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.246      ;
; 3.038 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[9]       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.246      ;
; 3.038 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[3]       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.246      ;
; 3.038 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[1]       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.246      ;
; 3.038 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[0]       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 4.246      ;
; 3.080 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[2]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.958      ;
; 3.080 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[4]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.958      ;
; 3.080 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[5]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.958      ;
; 3.080 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[6]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.958      ;
; 3.080 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[7]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.958      ;
; 3.080 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[8]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.958      ;
; 3.080 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[9]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.958      ;
; 3.080 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[3]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.958      ;
; 3.080 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[1]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.958      ;
; 3.080 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[0]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.958      ;
; 3.085 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[2]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.953      ;
; 3.085 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[4]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.953      ;
; 3.085 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[5]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.953      ;
; 3.085 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[6]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.953      ;
; 3.085 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[7]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.953      ;
; 3.085 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[8]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.953      ;
; 3.085 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[9]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.953      ;
; 3.085 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[3]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.953      ;
; 3.085 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[1]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.953      ;
; 3.085 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[0]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.953      ;
; 3.318 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[2]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.720      ;
; 3.318 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[4]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.720      ;
; 3.318 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[5]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.720      ;
; 3.318 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[6]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.720      ;
; 3.318 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[7]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.720      ;
; 3.318 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[8]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.720      ;
; 3.318 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[9]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.720      ;
; 3.318 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[3]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.720      ;
; 3.318 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[1]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.720      ;
; 3.318 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[0]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.720      ;
; 3.345 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[2]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.693      ;
; 3.345 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[4]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.693      ;
; 3.345 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[5]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.693      ;
; 3.345 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[6]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.693      ;
; 3.345 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[7]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.693      ;
; 3.345 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[8]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.693      ;
; 3.345 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[9]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.693      ;
; 3.345 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[3]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.693      ;
; 3.345 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[1]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.693      ;
; 3.345 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[0]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 6.693      ;
; 3.453 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[0]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.586      ;
; 3.453 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[1]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.586      ;
; 3.453 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[2]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.586      ;
; 3.453 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[3]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.586      ;
; 3.453 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[5]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.586      ;
; 3.453 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[6]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.586      ;
; 3.453 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[7]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.586      ;
; 3.453 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[8]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.586      ;
; 3.453 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|y_cursor[4]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.586      ;
; 3.458 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[0]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.581      ;
; 3.458 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[1]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.581      ;
; 3.458 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[2]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.581      ;
; 3.458 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[3]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.581      ;
; 3.458 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[5]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.581      ;
; 3.458 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[6]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.581      ;
; 3.458 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[7]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.581      ;
; 3.458 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[8]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.581      ;
; 3.458 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|y_cursor[4]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.581      ;
; 3.464 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[0]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.575      ;
; 3.464 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[1]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.575      ;
; 3.464 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[2]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.575      ;
; 3.464 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[3]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.575      ;
; 3.464 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[5]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.575      ;
; 3.464 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[6]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.575      ;
; 3.464 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[7]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.575      ;
; 3.464 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[8]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.575      ;
; 3.464 ; VGA_Framebuffer:vga|x_cursor[2] ; VGA_Framebuffer:vga|y_cursor[4]       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.001      ; 6.575      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[9]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[8]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[2]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[4]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[5]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[6]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[7]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[9]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[8]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[3]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[5]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[1]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.468 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[0]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.754     ; 3.816      ;
; 3.478 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[0]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 3.812      ;
; 3.478 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[1]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 3.812      ;
; 3.494 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 3.795      ;
; 3.494 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[7]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.749     ; 3.795      ;
; 3.530 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[0]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 3.755      ;
; 3.530 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[4]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 3.755      ;
; 3.530 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[6]        ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 3.755      ;
+-------+---------------------------------+---------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 19.137 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 0.901      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.624 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.910      ;
; 0.638 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.924      ;
; 0.639 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.925      ;
; 0.645 ; HI_View:view|FB_COLOR[1]                                 ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.931      ;
; 0.646 ; HI_View:view|FB_DRAW_RECT                                ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.932      ;
; 0.649 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.935      ;
; 0.653 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.939      ;
; 0.654 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.940      ;
; 0.788 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.074      ;
; 0.804 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.090      ;
; 0.808 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.094      ;
; 0.816 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.102      ;
; 0.816 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.102      ;
; 0.817 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.103      ;
; 0.817 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.103      ;
; 0.847 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.132      ;
; 0.860 ; HI_View:view|FB_X1[3]                                    ; VGA_Framebuffer:vga|x_end[3]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.147      ;
; 0.902 ; HI_View:view|FB_X1[6]                                    ; VGA_Framebuffer:vga|x_end[6]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.189      ;
; 0.914 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.200      ;
; 0.915 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.201      ;
; 0.949 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.235      ;
; 0.956 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.242      ;
; 0.967 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.258      ;
; 0.976 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.267      ;
; 0.983 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.269      ;
; 0.984 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.270      ;
; 0.986 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.986 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.272      ;
; 0.987 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.987 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.273      ;
; 0.990 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.276      ;
; 0.992 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.278      ;
; 0.995 ; VGA_Framebuffer:vga|y_cursor[3]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.281      ;
; 0.996 ; VGA_Framebuffer:vga|y_cursor[7]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.282      ;
; 1.006 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.292      ;
; 1.009 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.295      ;
; 1.014 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.301      ;
; 1.018 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.306      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.309      ;
; 1.023 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.309      ;
; 1.024 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.310      ;
; 1.026 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.312      ;
; 1.028 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.314      ;
; 1.030 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.317      ;
; 1.032 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.318      ;
; 1.036 ; HI_View:view|FB_DRAW_RECT                                ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.322      ;
; 1.079 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.364      ;
; 1.131 ; HI_View:view|FB_COLOR[10]                                ; VGA_Framebuffer:vga|latched_color[10]                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.002     ; 1.415      ;
; 1.148 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.433      ;
; 1.165 ; HI_View:view|FB_Y1[4]                                    ; VGA_Framebuffer:vga|y_end[4]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.008      ; 1.459      ;
; 1.169 ; HI_View:view|FB_Y1[6]                                    ; VGA_Framebuffer:vga|y_end[6]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.008      ; 1.463      ;
; 1.171 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.457      ;
; 1.179 ; HI_View:view|FB_Y1[8]                                    ; VGA_Framebuffer:vga|y_end[8]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.009      ; 1.474      ;
; 1.198 ; HI_View:view|FB_Y1[0]                                    ; VGA_Framebuffer:vga|y_end[0]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.008      ; 1.492      ;
; 1.200 ; HI_View:view|FB_X0[8]                                    ; VGA_Framebuffer:vga|x_start[8]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 1.487      ;
; 1.210 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.496      ;
; 1.215 ; HI_View:view|FB_X0[3]                                    ; VGA_Framebuffer:vga|x_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.006     ; 1.495      ;
; 1.225 ; HI_View:view|FB_X0[9]                                    ; VGA_Framebuffer:vga|x_start[9]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.006     ; 1.505      ;
; 1.226 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|fb_wr_req                            ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.512      ;
; 1.231 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.517      ;
; 1.263 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.549      ;
; 1.267 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.553      ;
; 1.275 ; HI_View:view|FB_X0[4]                                    ; VGA_Framebuffer:vga|x_start[4]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.006     ; 1.555      ;
; 1.303 ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; VGA_Framebuffer:vga|fb_wr_req                            ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.589      ;
; 1.320 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.605      ;
; 1.362 ; HI_View:view|FB_COLOR[1]                                 ; VGA_Framebuffer:vga|state.IDLE                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.648      ;
; 1.369 ; HI_View:view|FB_X0[7]                                    ; VGA_Framebuffer:vga|x_start[7]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.006     ; 1.649      ;
; 1.370 ; HI_View:view|FB_COLOR[1]                                 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 1.656      ;
; 1.382 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 1.667      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.445 ; Hi_View_Control_Unit:view_control_unit|render_asap                                                  ; Hi_View_Control_Unit:view_control_unit|render_asap                                                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|state.WAITING                                                ; Hi_View_Control_Unit:view_control_unit|state.WAITING                                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES                                           ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|show_asap                                                                              ; HI_View:view|show_asap                                                                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.entity_type.ALIEN~reg0                 ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.entity_type.ALIEN~reg0                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[0]                    ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[0]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[1]                    ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[1]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[0]                     ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[0]                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.INIT                                                                        ; HI_View:view|next_state.INIT                                                                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.CLEARING                                                                    ; HI_View:view|next_state.CLEARING                                                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|next_state.SHOWING                                                                     ; HI_View:view|next_state.SHOWING                                                                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_View:view|state.SHOWING                                                                          ; HI_View:view|state.SHOWING                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_x[1]                                          ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_x[1]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_DOWN~reg0                    ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_DOWN~reg0                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[0][1].hitbox.up_left_y[2]                                           ; HI_Datapath:datapath|alien_grid[0][1].hitbox.up_left_y[2]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:grid_movement.DIR_LEFT ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:grid_movement.DIR_LEFT      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_RIGHT~reg0                   ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_RIGHT~reg0                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_LEFT~reg0                    ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_LEFT~reg0                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]                                              ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]                                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.731      ;
; 0.625 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[31]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[31]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.911      ;
; 0.625 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[31]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[31]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.911      ;
; 0.628 ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES                                      ; Hi_View_Control_Unit:view_control_unit|state.RENDER                                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[31]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[31]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; HI_Datapath:datapath|BORDER_REACHED.DIR_UP~reg0                                                     ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:last_wall_reached.DIR_UP    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; HI_Datapath:datapath|alien_grid[0][2].hitbox.up_left_y[9]                                           ; HI_Datapath:datapath|alien_grid[0][2].hitbox.up_left_y[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_y[9]                                          ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_y[9]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.915      ;
; 0.632 ; HI_Datapath:datapath|BORDER_REACHED.DIR_NONE~reg0                                                   ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:last_wall_reached.DIR_NONE  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.918      ;
; 0.634 ; HI_Datapath:datapath|alien_grid[0][1].hitbox.up_left_y[9]                                           ; HI_Datapath:datapath|alien_grid[0][1].hitbox.up_left_y[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.920      ;
; 0.638 ; HI_Datapath:datapath|BORDER_REACHED.DIR_RIGHT~reg0                                                  ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:last_wall_reached.DIR_RIGHT ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.924      ;
; 0.647 ; HI_Datapath:datapath|BORDER_REACHED.DIR_LEFT~reg0                                                   ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:last_wall_reached.DIR_LEFT  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.933      ;
; 0.655 ; Hi_View_Control_Unit:view_control_unit|render_asap                                                  ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.941      ;
; 0.656 ; HI_View:view|state.SHOWING                                                                          ; HI_View:view|next_state.CLEARING                                                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.942      ;
; 0.663 ; HI_View:view|state.DRAWING                                                                          ; HI_View:view|next_state.DRAWING                                                                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.949      ;
; 0.664 ; HI_View:view|state.SHOWING                                                                          ; HI_View:view|FB_FLIP                                                                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.950      ;
; 0.664 ; HI_View:view|state.DRAWING                                                                          ; HI_View:view|next_state.IDLE                                                                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.950      ;
; 0.690 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[1]                     ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_2[1]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.976      ;
; 0.781 ; HI_Datapath:datapath|BORDER_REACHED.DIR_DOWN~reg0                                                   ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:last_wall_reached.DIR_DOWN  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.067      ;
; 0.782 ; HI_View:view|next_state.CLEARING                                                                    ; HI_View:view|state.CLEARING                                                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.068      ;
; 0.788 ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_1[2]                             ; HI_Datapath:datapath|HITBOX.up_left_x[1]                                                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.074      ;
; 0.795 ; HI_View:view|show_asap                                                                              ; HI_View:view|READY                                                                                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.081      ;
; 0.797 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[2]                     ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_2[2]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.084      ;
; 0.802 ; HI_View:view|next_state.DRAWING                                                                     ; HI_View:view|state.DRAWING                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.088      ;
; 0.806 ; Hi_View_Control_Unit:view_control_unit|state.RENDER                                                 ; Hi_View_Control_Unit:view_control_unit|REQ_NEXT_SPRITE                                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.092      ;
; 0.855 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[0]                    ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_1[0]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.142      ;
; 0.856 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[0]                     ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_2[0]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.143      ;
; 0.860 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[3]                    ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_1[3]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.147      ;
; 0.863 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[1]                    ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_1[1]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.150      ;
; 0.941 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[2]                    ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_1[2]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 1.228      ;
; 0.963 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[16]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[16]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.249      ;
; 0.963 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]                                           ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.249      ;
; 0.965 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES                                           ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2                                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.251      ;
; 0.967 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[17]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[17]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.253      ;
; 0.968 ; \frame_time_gen:counter[7]                                                                          ; \frame_time_gen:counter[7]                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[23]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[23]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[23]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[23]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.254      ;
; 0.970 ; HI_View:view|next_state.IDLE                                                                        ; HI_View:view|state.IDLE                                                                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.256      ;
; 0.971 ; \frame_time_gen:counter[11]                                                                         ; \frame_time_gen:counter[11]                                                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[17]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[17]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[6]                                           ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[6]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.257      ;
; 0.971 ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_y[4]                                          ; HI_Datapath:datapath|HITBOX.up_left_y[4]                                                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[9]                                          ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[9]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[11]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[11]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[13]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[13]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[15]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[15]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[30]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[30]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[11]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[11]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[25]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[25]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[27]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[27]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[30]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[30]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[5]                                           ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[5]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[8]                                           ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[8]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[30]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[30]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[10]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[10]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[12]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[12]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[14]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[14]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[16]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[16]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[30]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[30]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7]                                           ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[8]                                           ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[8]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8]                                           ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; \game_tick_gen:counter[12]                                                                          ; \game_tick_gen:counter[12]                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[17]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[17]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[10]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[10]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[18]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[18]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[18]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[18]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; \frame_time_gen:counter[1]                                                                          ; \frame_time_gen:counter[1]                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; \game_tick_gen:counter[10]                                                                          ; \game_tick_gen:counter[10]                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; \game_tick_gen:counter[13]                                                                          ; \game_tick_gen:counter[13]                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; \game_tick_gen:counter[15]                                                                          ; \game_tick_gen:counter[15]                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; \game_tick_gen:counter[20]                                                                          ; \game_tick_gen:counter[20]                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[25]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[25]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[13]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[13]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[14]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[14]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[12]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[12]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[19]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[19]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 1.262      ;
+-------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.615 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.901      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 3.323      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 3.323      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 3.323      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 3.323      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 3.323      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 3.323      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 3.323      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 3.323      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 3.323      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.760     ; 3.323      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.955 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.761     ; 3.322      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 3.328      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 3.328      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 3.329      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 3.329      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 3.329      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 3.329      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 3.329      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 3.329      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 3.329      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 3.329      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 3.329      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.752     ; 3.329      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 3.328      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 3.328      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 3.333      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 3.333      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 3.333      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 3.333      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 3.333      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 3.333      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 3.333      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.748     ; 3.333      ;
; 3.957 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.753     ; 3.328      ;
; 3.973 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.755     ; 3.310      ;
; 3.973 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.755     ; 3.310      ;
; 3.974 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.755     ; 3.309      ;
; 3.974 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.755     ; 3.309      ;
; 3.974 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.755     ; 3.309      ;
; 3.974 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.755     ; 3.309      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                              ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 13.290 ; RESET_N   ; HI_View:view|row[0]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[1]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[2]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[3]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[4]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[5]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[6]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[7]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[8]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[9]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[10]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[11]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[12]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[13]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[14]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[15]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[16]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.290 ; RESET_N   ; HI_View:view|row[17]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.557     ; 4.099      ;
; 13.307 ; RESET_N   ; HI_View:view|column[0]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[1]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[2]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[3]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[4]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[5]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[6]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[7]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[8]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[9]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[10]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[11]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[12]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[13]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[14]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[15]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[16]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.307 ; RESET_N   ; HI_View:view|column[17]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 4.107      ;
; 13.308 ; RESET_N   ; HI_View:view|row[0]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[1]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[2]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[3]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[4]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[5]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[6]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[7]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[8]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[9]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[10]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[11]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[12]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[13]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[14]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[15]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[16]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|row[17]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 4.089      ;
; 13.308 ; RESET_N   ; HI_View:view|column[0]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[1]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[2]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[3]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[4]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[5]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[6]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[7]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[8]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[9]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[10]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[11]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[12]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[13]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[14]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[15]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[16]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.308 ; RESET_N   ; HI_View:view|column[17]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.534     ; 4.104      ;
; 13.440 ; RESET_N   ; HI_View:view|row[18]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[19]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[20]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[21]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[22]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[23]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[24]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[25]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[26]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[27]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[28]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[29]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[30]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.440 ; RESET_N   ; HI_View:view|row[31]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.549     ; 3.957      ;
; 13.456 ; RESET_N   ; HI_View:view|column[18]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[19]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[20]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[21]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[22]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[23]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[24]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[25]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[26]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[27]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[28]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[29]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[30]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
; 13.456 ; RESET_N   ; HI_View:view|column[31]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.532     ; 3.958      ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 5.778 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.755     ; 3.309      ;
; 5.778 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.755     ; 3.309      ;
; 5.778 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.755     ; 3.309      ;
; 5.778 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.755     ; 3.309      ;
; 5.779 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.755     ; 3.310      ;
; 5.779 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.755     ; 3.310      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 3.328      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 3.328      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 3.329      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 3.329      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 3.329      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 3.329      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 3.329      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 3.329      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 3.329      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 3.329      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 3.329      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.752     ; 3.329      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 3.328      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 3.328      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 3.333      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 3.333      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 3.333      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 3.333      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 3.333      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 3.333      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 3.333      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.748     ; 3.333      ;
; 5.795 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.753     ; 3.328      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 3.323      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 3.323      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 3.323      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 3.323      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 3.323      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 3.323      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 3.323      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 3.323      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 3.323      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.760     ; 3.323      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
; 5.797 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.761     ; 3.322      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                          ;
+-------+-----------+----------------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                          ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 5.779 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 3.326      ;
; 5.779 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 3.326      ;
; 5.779 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[2] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 3.326      ;
; 5.779 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[3] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 3.326      ;
; 5.779 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[1]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 3.326      ;
; 5.779 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[2]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 3.326      ;
; 5.779 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[0]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.739     ; 3.326      ;
; 5.779 ; RESET_N   ; HI_View:view|column[2]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.745     ; 3.320      ;
; 5.779 ; RESET_N   ; HI_View:view|FB_DRAW_RECT                                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.755     ; 3.310      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[11]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[12]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 3.322      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[13]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 3.322      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[14]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[15]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 3.322      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[16]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 3.322      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[17]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 3.322      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[18]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[19]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[20]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 3.322      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[21]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.743     ; 3.322      ;
; 5.779 ; RESET_N   ; \game_tick_gen:counter[22]                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; game_tick                                                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_x[1]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[16]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[17]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[18]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[19]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[20]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[21]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[22]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[23]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[24]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[25]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[26]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[27]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[28]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[29]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[30]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[31]                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[3]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.327      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[4]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[5]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[6]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[7]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[8]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[10]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[11]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[12]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[13]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[14]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[15]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[3]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[4]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 3.324      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[5]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[6]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.741     ; 3.324      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[7]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[8]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[9]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[10]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[11]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[12]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[13]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[14]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[15]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[16]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.742     ; 3.323      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[17]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[18]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[19]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[20]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[21]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[22]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[23]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[24]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[25]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[26]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[27]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[28]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[29]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[30]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[31]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.740     ; 3.325      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[1]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[1]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.327      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[2]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.327      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[4]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[4]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[4]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.327      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[5]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[5]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[5]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.327      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[6]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[6]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[6]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.327      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_x[7]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.327      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[8][0].hitbox.up_left_x[7]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[7]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|HITBOX.up_left_x[7]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.327      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[9][0].hitbox.up_left_x[8]                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.737     ; 3.328      ;
; 5.779 ; RESET_N   ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_x[8]                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.738     ; 3.327      ;
+-------+-----------+----------------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 3.889 ; 5.000        ; 1.111          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 3.889 ; 5.000        ; 1.111          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                              ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]~_Duplicate_1 ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[18]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[18]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[19]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[19]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[20]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[20]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[21]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[21]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[22]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[22]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[23]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[23]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[24]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[24]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[25]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[25]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[26]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[26]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[27]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[27]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[28]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[28]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[29]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[29]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[30]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[30]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[31]              ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[31]              ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]               ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]               ;
; 7.693 ; 10.000       ; 2.307          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]~_Duplicate_1  ;
; 7.693 ; 10.000       ; 2.307          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]~_Duplicate_1  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 8.889  ; 10.000       ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 8.889  ; 10.000       ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+--------------+------------+-------+-------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+-------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.682 ; 0.682 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.682 ; 0.682 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.199 ; 7.199 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.933 ; 6.933 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.967 ; 6.967 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.864 ; 6.864 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.675 ; 6.675 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.586 ; 6.586 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.621 ; 6.621 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.903 ; 6.903 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.907 ; 6.907 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.848 ; 6.848 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.884 ; 6.884 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.895 ; 6.895 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.629 ; 6.629 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.411 ; 6.411 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.908 ; 6.908 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.916 ; 6.916 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.199 ; 7.199 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.434 ; -0.434 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.434 ; -0.434 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -6.163 ; -6.163 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -6.685 ; -6.685 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -6.719 ; -6.719 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -6.616 ; -6.616 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -6.427 ; -6.427 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -6.338 ; -6.338 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -6.373 ; -6.373 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -6.655 ; -6.655 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -6.659 ; -6.659 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -6.600 ; -6.600 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -6.636 ; -6.636 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -6.647 ; -6.647 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -6.381 ; -6.381 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -6.163 ; -6.163 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -6.660 ; -6.660 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -6.668 ; -6.668 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -6.951 ; -6.951 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+----------------+------------+--------+--------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+----------------+------------+--------+--------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.562  ; 8.562  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.339  ; 7.339  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.498  ; 8.498  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.546  ; 8.546  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.766  ; 7.766  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.713  ; 7.713  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.924  ; 6.924  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.924  ; 6.924  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 7.116  ; 7.116  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.889  ; 6.889  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.298  ; 7.298  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 7.295  ; 7.295  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.352  ; 7.352  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.543  ; 7.543  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.969  ; 7.969  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.044  ; 8.044  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.153  ; 8.153  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.673  ; 7.673  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.562  ; 8.562  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.284  ; 6.284  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.188  ; 6.188  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.198  ; 6.198  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.199  ; 6.199  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.209  ; 6.209  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.455  ; 5.455  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.795  ; 5.795  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.414  ; 5.414  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.425  ; 5.425  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.836  ; 5.836  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.836  ; 5.836  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.169  ; 6.169  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.826  ; 5.826  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.883  ; 5.883  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.008  ; 6.008  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.284  ; 6.284  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.274  ; 6.274  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 7.876  ; 7.876  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 8.121  ; 8.121  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 7.577  ; 7.577  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.678  ; 6.678  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 10.116 ; 10.116 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 9.484  ; 9.484  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 10.072 ; 10.072 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 10.116 ; 10.116 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 9.949  ; 9.949  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 10.171 ; 10.171 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 10.171 ; 10.171 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 9.834  ; 9.834  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 10.162 ; 10.162 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 8.908  ; 8.908  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 6.794  ; 6.794  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 9.811  ; 9.811  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 9.569  ; 9.569  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 9.242  ; 9.242  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 9.811  ; 9.811  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 8.878  ; 8.878  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 7.088  ; 7.088  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.587  ; 5.587  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.587  ; 5.587  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 6.120 ; 6.120 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 6.898 ; 6.898 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.081 ; 8.081 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 7.687 ; 7.687 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 6.669 ; 6.669 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 6.942 ; 6.942 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.120 ; 6.120 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.151 ; 6.151 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 6.258 ; 6.258 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.388 ; 6.388 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 6.687 ; 6.687 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 6.666 ; 6.666 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 6.257 ; 6.257 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.129 ; 7.129 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 6.964 ; 6.964 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 7.275 ; 7.275 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 6.646 ; 6.646 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 7.438 ; 7.438 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 5.414 ; 5.414 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.188 ; 6.188 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.198 ; 6.198 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.199 ; 6.199 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.209 ; 6.209 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.455 ; 5.455 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.795 ; 5.795 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.414 ; 5.414 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.425 ; 5.425 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.836 ; 5.836 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.836 ; 5.836 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.169 ; 6.169 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.826 ; 5.826 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.883 ; 5.883 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.008 ; 6.008 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.284 ; 6.284 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.274 ; 6.274 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 7.306 ; 7.306 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 7.152 ; 7.152 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 7.006 ; 7.006 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.023 ; 6.023 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 7.124 ; 7.124 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 7.124 ; 7.124 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 7.712 ; 7.712 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 7.952 ; 7.952 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 7.432 ; 7.432 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 6.548 ; 6.548 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 7.852 ; 7.852 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 7.515 ; 7.515 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 7.843 ; 7.843 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 6.548 ; 6.548 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 6.794 ; 6.794 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 6.352 ; 6.352 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 7.458 ; 7.458 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 7.131 ; 7.131 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 7.512 ; 7.512 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 6.352 ; 6.352 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 7.088 ; 7.088 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.587 ; 5.587 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.587 ; 5.587 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.901 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.130 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.140 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.853 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.863 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.521 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.588 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.901 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.911 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.833 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.833 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.084 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.820 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.840 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.094 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.094 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.103 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.246 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.475 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.485 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.198 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.208 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.866 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.933 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.246 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.256 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.178 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.178 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.429 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.165 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.185 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.439 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.439 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.448 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.901     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.130     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.140     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.853     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.863     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.521     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.588     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.901     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.911     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.833     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.833     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.084     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.820     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.840     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 8.094     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.094     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 8.103     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.246     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.475     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.485     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.198     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.208     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.866     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.933     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.246     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.256     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.178     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.178     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.429     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.165     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.185     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.439     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.439     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.448     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+----------------------------------------------------------------+
; Fast Model Setup Summary                                       ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk1 ; -7.090 ; -28.422       ;
; PLL:pll|altpll:altpll_component|_clk0 ; 6.242  ; 0.000         ;
; CLOCK_50                              ; 19.643 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Hold Summary                                       ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 0.215 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 0.215 ; 0.000         ;
; CLOCK_50                              ; 0.237 ; 0.000         ;
+---------------------------------------+-------+---------------+


+----------------------------------------------------------------+
; Fast Model Recovery Summary                                    ;
+---------------------------------------+--------+---------------+
; Clock                                 ; Slack  ; End Point TNS ;
+---------------------------------------+--------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 6.051  ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 15.821 ; 0.000         ;
+---------------------------------------+--------+---------------+


+---------------------------------------------------------------+
; Fast Model Removal Summary                                    ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 3.814 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 3.815 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                        ;
+---------------------------------------+-------+---------------+
; Clock                                 ; Slack ; End Point TNS ;
+---------------------------------------+-------+---------------+
; PLL:pll|altpll:altpll_component|_clk0 ; 4.000 ; 0.000         ;
; PLL:pll|altpll:altpll_component|_clk1 ; 7.981 ; 0.000         ;
; CLOCK_50                              ; 9.000 ; 0.000         ;
+---------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                       ;
+--------+--------------------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                              ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; -7.090 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_x[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 27.122     ;
; -7.074 ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_x[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 27.103     ;
; -7.027 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]             ; HI_View:view|pixel_scale_factor_x[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 27.056     ;
; -7.007 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]             ; HI_View:view|pixel_scale_factor_x[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 27.036     ;
; -6.902 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5]           ; HI_View:view|pixel_scale_factor_x[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 26.931     ;
; -5.904 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.012     ; 25.924     ;
; -5.223 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 25.251     ;
; -5.207 ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.232     ;
; -5.160 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]             ; HI_View:view|pixel_scale_factor_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.185     ;
; -5.156 ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_y[0] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.015     ; 25.173     ;
; -5.140 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]             ; HI_View:view|pixel_scale_factor_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.165     ;
; -5.035 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5]           ; HI_View:view|pixel_scale_factor_x[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 25.060     ;
; -4.152 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 24.174     ;
; -3.404 ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_y[1] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 23.423     ;
; -3.165 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 23.193     ;
; -3.149 ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 23.174     ;
; -3.102 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]             ; HI_View:view|pixel_scale_factor_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 23.127     ;
; -3.082 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]             ; HI_View:view|pixel_scale_factor_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 23.107     ;
; -2.977 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5]           ; HI_View:view|pixel_scale_factor_x[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 23.002     ;
; -2.092 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 22.124     ;
; -1.344 ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_y[2] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 21.373     ;
; -0.780 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 20.808     ;
; -0.764 ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 20.789     ;
; -0.717 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]             ; HI_View:view|pixel_scale_factor_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 20.742     ;
; -0.697 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]             ; HI_View:view|pixel_scale_factor_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 20.722     ;
; -0.592 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5]           ; HI_View:view|pixel_scale_factor_x[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 20.617     ;
; -0.016 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 20.048     ;
; 0.732  ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_y[3] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 19.297     ;
; 1.430  ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 18.598     ;
; 1.446  ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 18.579     ;
; 1.493  ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]             ; HI_View:view|pixel_scale_factor_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 18.532     ;
; 1.513  ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]             ; HI_View:view|pixel_scale_factor_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 18.512     ;
; 1.618  ; HI_Datapath:datapath|SPRITE.img_pixels[0][5]           ; HI_View:view|pixel_scale_factor_x[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 18.407     ;
; 2.092  ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 17.940     ;
; 2.840  ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_y[4] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 17.189     ;
; 3.621  ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 16.407     ;
; 3.637  ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 16.388     ;
; 3.684  ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]             ; HI_View:view|pixel_scale_factor_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 16.341     ;
; 3.704  ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]             ; HI_View:view|pixel_scale_factor_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 16.321     ;
; 3.809  ; HI_Datapath:datapath|SPRITE.img_pixels[0][5]           ; HI_View:view|pixel_scale_factor_x[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 16.216     ;
; 4.271  ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 15.761     ;
; 5.019  ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_y[5] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 15.010     ;
; 5.963  ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 14.065     ;
; 5.979  ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 14.046     ;
; 6.026  ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]             ; HI_View:view|pixel_scale_factor_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 13.999     ;
; 6.046  ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]             ; HI_View:view|pixel_scale_factor_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 13.979     ;
; 6.151  ; HI_Datapath:datapath|SPRITE.img_pixels[0][5]           ; HI_View:view|pixel_scale_factor_x[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 13.874     ;
; 6.299  ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; 0.000      ; 13.733     ;
; 7.047  ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_y[6] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 12.982     ;
; 8.125  ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.003     ; 11.904     ;
; 8.141  ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 11.885     ;
; 8.188  ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]             ; HI_View:view|pixel_scale_factor_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 11.838     ;
; 8.208  ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]             ; HI_View:view|pixel_scale_factor_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 11.818     ;
; 8.245  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.IDLE         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.005      ; 1.792      ;
; 8.268  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.DRAWING      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.005      ; 1.769      ;
; 8.274  ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 11.748     ;
; 8.313  ; HI_Datapath:datapath|SPRITE.img_pixels[0][5]           ; HI_View:view|pixel_scale_factor_x[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.006     ; 11.713     ;
; 8.438  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.SHOWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.003      ; 1.597      ;
; 8.444  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.DRAWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 1.590      ;
; 8.445  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.INIT              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 1.589      ;
; 8.447  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.003      ; 1.588      ;
; 8.449  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.CLEARING          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.003      ; 1.586      ;
; 8.514  ; VGA_Framebuffer:vga|state.IDLE                         ; HI_View:view|state.IDLE              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.002      ; 1.520      ;
; 8.691  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.DRAWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.005      ; 1.346      ;
; 8.692  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.INIT              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.005      ; 1.345      ;
; 8.693  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.IDLE              ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.005      ; 1.344      ;
; 8.768  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.SHOWING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.006      ; 1.270      ;
; 8.768  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.WAITING           ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.006      ; 1.270      ;
; 8.769  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|state.CLEARING          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.006      ; 1.269      ;
; 8.870  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.CLEARING     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.006      ; 1.168      ;
; 8.976  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.SHOWING      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.006      ; 1.062      ;
; 8.977  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|next_state.INIT         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.006      ; 1.061      ;
; 9.022  ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_y[7] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 10.997     ;
; 9.129  ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC ; HI_View:view|FB_FLIP                 ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 10.000       ; 0.006      ; 0.909      ;
; 10.187 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_y[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 9.835      ;
; 10.352 ; HI_Datapath:datapath|HITBOX.size_x[5]                  ; HI_View:view|pixel_scale_factor_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.007     ; 9.673      ;
; 10.368 ; HI_Datapath:datapath|HITBOX.size_x[4]                  ; HI_View:view|pixel_scale_factor_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 9.654      ;
; 10.415 ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]             ; HI_View:view|pixel_scale_factor_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 9.607      ;
; 10.435 ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]             ; HI_View:view|pixel_scale_factor_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 9.587      ;
; 10.540 ; HI_Datapath:datapath|SPRITE.img_pixels[0][5]           ; HI_View:view|pixel_scale_factor_x[8] ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.010     ; 9.482      ;
; 10.552 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.467      ;
; 10.591 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.428      ;
; 10.634 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_Y1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.385      ;
; 10.634 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_Y1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.385      ;
; 10.635 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.384      ;
; 10.641 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 9.389      ;
; 10.641 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 9.389      ;
; 10.673 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.346      ;
; 10.673 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.346      ;
; 10.674 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_Y1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.345      ;
; 10.680 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[0]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 9.350      ;
; 10.680 ; HI_View:view|column[1]~_Duplicate_2                    ; HI_View:view|FB_X1[7]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.002     ; 9.350      ;
; 10.700 ; HI_View:view|column[0]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.011     ; 9.321      ;
; 10.726 ; HI_View:view|column[2]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.293      ;
; 10.730 ; HI_View:view|column[5]~_Duplicate_2                    ; HI_View:view|FB_X1[4]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.289      ;
; 10.751 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_Y1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.013     ; 9.268      ;
; 10.767 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[2]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.261      ;
; 10.768 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[8]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.260      ;
; 10.768 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[1]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.260      ;
; 10.768 ; HI_View:view|column[4]~_Duplicate_2                    ; HI_View:view|FB_X1[6]                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -0.004     ; 9.260      ;
+--------+--------------------------------------------------------+--------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                  ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                                 ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 6.242 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[10]   ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.067     ; 1.723      ;
; 6.242 ; RESET_N                         ; VGA_Framebuffer:vga|latched_color[1]    ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.067     ; 1.723      ;
; 6.267 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.707      ;
; 6.267 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.707      ;
; 6.267 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.707      ;
; 6.267 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.707      ;
; 6.267 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.707      ;
; 6.267 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.707      ;
; 6.267 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[9]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.707      ;
; 6.267 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.707      ;
; 6.267 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.707      ;
; 6.267 ; RESET_N                         ; VGA_Framebuffer:vga|x_cursor[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.707      ;
; 6.353 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[8]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.621      ;
; 6.353 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[8]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.621      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[9]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[2]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[5]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[7]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[9]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[3]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[5]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[4]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[1]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.354 ; RESET_N                         ; VGA_Framebuffer:vga|x_start[0]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.620      ;
; 6.365 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[0]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.614      ;
; 6.365 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[1]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.053     ; 1.614      ;
; 6.374 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[6]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.604      ;
; 6.374 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[7]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.054     ; 1.604      ;
; 6.383 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[0]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.592      ;
; 6.383 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[4]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.592      ;
; 6.383 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[6]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.592      ;
; 6.383 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[7]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.592      ;
; 6.390 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[5]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.585      ;
; 6.390 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[1]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.585      ;
; 6.390 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[2]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.585      ;
; 6.390 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[3]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.585      ;
; 6.390 ; RESET_N                         ; VGA_Framebuffer:vga|y_start[8]          ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.585      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[4]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[5]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[0]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[1]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[2]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[3]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[7]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[6]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|y_end[8]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[2]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.391 ; RESET_N                         ; VGA_Framebuffer:vga|x_end[3]            ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.058     ; 1.583      ;
; 6.560 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[0]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.415      ;
; 6.560 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[1]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.415      ;
; 6.560 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[2]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.415      ;
; 6.560 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[3]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.415      ;
; 6.560 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[5]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.415      ;
; 6.560 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[6]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.415      ;
; 6.560 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[7]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.415      ;
; 6.560 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[8]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.415      ;
; 6.560 ; RESET_N                         ; VGA_Framebuffer:vga|y_cursor[4]         ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.415      ;
; 6.585 ; RESET_N                         ; VGA_Framebuffer:vga|substate.DRAWING_R2 ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.388      ;
; 6.941 ; RESET_N                         ; VGA_Framebuffer:vga|substate.INIT       ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.032      ;
; 6.941 ; RESET_N                         ; VGA_Framebuffer:vga|substate.DRAWING_R1 ; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.032      ;
; 7.300 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.732      ;
; 7.300 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.732      ;
; 7.300 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.732      ;
; 7.300 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.732      ;
; 7.300 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.732      ;
; 7.300 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.732      ;
; 7.300 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[9]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.732      ;
; 7.300 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.732      ;
; 7.300 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.732      ;
; 7.300 ; VGA_Framebuffer:vga|x_cursor[6] ; VGA_Framebuffer:vga|x_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.732      ;
; 7.309 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.723      ;
; 7.309 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.723      ;
; 7.309 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.723      ;
; 7.309 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.723      ;
; 7.309 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.723      ;
; 7.309 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.723      ;
; 7.309 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[9]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.723      ;
; 7.309 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.723      ;
; 7.309 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.723      ;
; 7.309 ; VGA_Framebuffer:vga|x_cursor[7] ; VGA_Framebuffer:vga|x_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.723      ;
; 7.382 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.650      ;
; 7.382 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.650      ;
; 7.382 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.650      ;
; 7.382 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.650      ;
; 7.382 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.650      ;
; 7.382 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.650      ;
; 7.382 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[9]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.650      ;
; 7.382 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.650      ;
; 7.382 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[1]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.650      ;
; 7.382 ; VGA_Framebuffer:vga|x_cursor[1] ; VGA_Framebuffer:vga|x_cursor[0]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.650      ;
; 7.418 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[2]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.614      ;
; 7.418 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[4]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.614      ;
; 7.418 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[5]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.614      ;
; 7.418 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[6]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.614      ;
; 7.418 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[7]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.614      ;
; 7.418 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[8]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.614      ;
; 7.418 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[9]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.614      ;
; 7.418 ; VGA_Framebuffer:vga|x_cursor[5] ; VGA_Framebuffer:vga|x_cursor[3]         ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; 0.000      ; 2.614      ;
+-------+---------------------------------+-----------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                            ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 19.643 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 20.000       ; 0.000      ; 0.389      ;
+--------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|flip_on_next_vs                      ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Framebuffer:vga|fb_buffer_idx                        ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.246 ; VGA_Framebuffer:vga|y_cursor[8]                          ; VGA_Framebuffer:vga|y_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; VGA_Framebuffer:vga|x_cursor[9]                          ; VGA_Framebuffer:vga|x_cursor[9]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.400      ;
; 0.252 ; HI_View:view|FB_DRAW_RECT                                ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.405      ;
; 0.253 ; HI_View:view|FB_COLOR[1]                                 ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.406      ;
; 0.256 ; VGA_Framebuffer:vga|substate.INIT                        ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.410      ;
; 0.306 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.458      ;
; 0.309 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.461      ;
; 0.312 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.464      ;
; 0.312 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.464      ;
; 0.313 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.465      ;
; 0.314 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.466      ;
; 0.326 ; HI_View:view|FB_X1[3]                                    ; VGA_Framebuffer:vga|x_end[3]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.480      ;
; 0.328 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.480      ;
; 0.339 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.491      ;
; 0.350 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|substate.INIT                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.502      ;
; 0.354 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.506      ;
; 0.356 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; VGA_Framebuffer:vga|flip_on_next_vs                      ; VGA_Framebuffer:vga|fb_buffer_idx                        ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Framebuffer:vga|y_cursor[6]                          ; VGA_Framebuffer:vga|y_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Framebuffer:vga|y_cursor[4]                          ; VGA_Framebuffer:vga|y_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; HI_View:view|FB_X1[6]                                    ; VGA_Framebuffer:vga|x_end[6]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.517      ;
; 0.364 ; VGA_Framebuffer:vga|x_cursor[4]                          ; VGA_Framebuffer:vga|x_cursor[4]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; VGA_Framebuffer:vga|x_cursor[7]                          ; VGA_Framebuffer:vga|x_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; VGA_Framebuffer:vga|y_cursor[2]                          ; VGA_Framebuffer:vga|y_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; VGA_Framebuffer:vga|y_cursor[0]                          ; VGA_Framebuffer:vga|y_cursor[0]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Framebuffer:vga|y_cursor[5]                          ; VGA_Framebuffer:vga|y_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Framebuffer:vga|x_cursor[3]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|y_cursor[1]                          ; VGA_Framebuffer:vga|y_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|x_cursor[5]                          ; VGA_Framebuffer:vga|x_cursor[5]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|y_cursor[3]                          ; VGA_Framebuffer:vga|y_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|y_cursor[7]                          ; VGA_Framebuffer:vga|y_cursor[7]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; VGA_Framebuffer:vga|x_cursor[6]                          ; VGA_Framebuffer:vga|x_cursor[6]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; VGA_Framebuffer:vga|x_cursor[8]                          ; VGA_Framebuffer:vga|x_cursor[8]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; HI_View:view|FB_DRAW_RECT                                ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.001      ; 0.535      ;
; 0.426 ; HI_View:view|FB_COLOR[10]                                ; VGA_Framebuffer:vga|latched_color[10]                    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.001     ; 0.577      ;
; 0.434 ; HI_View:view|FB_Y1[4]                                    ; VGA_Framebuffer:vga|y_end[4]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.007      ; 0.593      ;
; 0.436 ; HI_View:view|FB_Y1[6]                                    ; VGA_Framebuffer:vga|y_end[6]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.007      ; 0.595      ;
; 0.442 ; HI_View:view|FB_Y1[8]                                    ; VGA_Framebuffer:vga|y_end[8]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.008      ; 0.602      ;
; 0.450 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; HI_View:view|FB_Y1[0]                                    ; VGA_Framebuffer:vga|y_end[0]                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.007      ; 0.609      ;
; 0.456 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|fb_wr_req                            ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.608      ;
; 0.456 ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; VGA_Framebuffer:vga|substate.DRAWING_R1                  ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.608      ;
; 0.459 ; HI_View:view|FB_X0[8]                                    ; VGA_Framebuffer:vga|x_start[8]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.002      ; 0.613      ;
; 0.461 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.613      ;
; 0.466 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.618      ;
; 0.466 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.618      ;
; 0.472 ; HI_View:view|FB_X0[3]                                    ; VGA_Framebuffer:vga|x_start[3]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.004     ; 0.620      ;
; 0.478 ; HI_View:view|FB_X0[9]                                    ; VGA_Framebuffer:vga|x_start[9]                           ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -0.004     ; 0.626      ;
; 0.485 ; VGA_Framebuffer:vga|state.IDLE                           ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.637      ;
; 0.488 ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; VGA_Framebuffer:vga|fb_wr_req                            ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.640      ;
; 0.494 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; VGA_Framebuffer:vga|x_cursor[0]                          ; VGA_Framebuffer:vga|x_cursor[1]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; VGA_Framebuffer:vga|x_cursor[2]                          ; VGA_Framebuffer:vga|x_cursor[3]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; VGA_Framebuffer:vga|x_cursor[1]                          ; VGA_Framebuffer:vga|x_cursor[2]                          ; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; 0.000      ; 0.651      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                                                                                                                                                                        ;
+-------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node                                                                                                  ; Launch Clock                          ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+
; 0.215 ; Hi_View_Control_Unit:view_control_unit|render_asap                                                  ; Hi_View_Control_Unit:view_control_unit|render_asap                                                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|state.WAITING                                                ; Hi_View_Control_Unit:view_control_unit|state.WAITING                                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES                                           ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|show_asap                                                                              ; HI_View:view|show_asap                                                                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.entity_type.ALIEN~reg0                 ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.entity_type.ALIEN~reg0                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[0]                    ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[0]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[1]                    ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[1]                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[0]                     ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[0]                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.INIT                                                                        ; HI_View:view|next_state.INIT                                                                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.CLEARING                                                                    ; HI_View:view|next_state.CLEARING                                                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|next_state.SHOWING                                                                     ; HI_View:view|next_state.SHOWING                                                                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_View:view|state.SHOWING                                                                          ; HI_View:view|state.SHOWING                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_x[1]                                          ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_x[1]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_DOWN~reg0                    ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_DOWN~reg0                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[0][1].hitbox.up_left_y[2]                                           ; HI_Datapath:datapath|alien_grid[0][1].hitbox.up_left_y[2]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:grid_movement.DIR_LEFT ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:grid_movement.DIR_LEFT      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_RIGHT~reg0                   ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_RIGHT~reg0                        ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_LEFT~reg0                    ; Hi_Datapath_Control_Unit:datapath_control_unit|ALIEN_GRID_MOVEMENT.DIR_LEFT~reg0                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]                                              ; HI_Datapath:datapath|alien_grid[0][0].current_index[0]                                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[31]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[31]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[31]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[31]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_y[9]                                          ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_y[9]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[31]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[31]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES                                      ; Hi_View_Control_Unit:view_control_unit|state.RENDER                                                      ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; HI_Datapath:datapath|BORDER_REACHED.DIR_UP~reg0                                                     ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:last_wall_reached.DIR_UP    ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; HI_Datapath:datapath|alien_grid[0][2].hitbox.up_left_y[9]                                           ; HI_Datapath:datapath|alien_grid[0][2].hitbox.up_left_y[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; HI_Datapath:datapath|alien_grid[0][1].hitbox.up_left_y[9]                                           ; HI_Datapath:datapath|alien_grid[0][1].hitbox.up_left_y[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.397      ;
; 0.251 ; HI_Datapath:datapath|BORDER_REACHED.DIR_RIGHT~reg0                                                  ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:last_wall_reached.DIR_RIGHT ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.403      ;
; 0.257 ; HI_View:view|state.SHOWING                                                                          ; HI_View:view|next_state.CLEARING                                                                         ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; Hi_View_Control_Unit:view_control_unit|render_asap                                                  ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.410      ;
; 0.261 ; HI_View:view|state.DRAWING                                                                          ; HI_View:view|next_state.DRAWING                                                                          ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.413      ;
; 0.261 ; HI_View:view|state.DRAWING                                                                          ; HI_View:view|next_state.IDLE                                                                             ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.413      ;
; 0.267 ; HI_View:view|state.SHOWING                                                                          ; HI_View:view|FB_FLIP                                                                                     ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.419      ;
; 0.268 ; HI_Datapath:datapath|BORDER_REACHED.DIR_NONE~reg0                                                   ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:last_wall_reached.DIR_NONE  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.420      ;
; 0.275 ; HI_Datapath:datapath|BORDER_REACHED.DIR_LEFT~reg0                                                   ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:last_wall_reached.DIR_LEFT  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.427      ;
; 0.281 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[1]                     ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_2[1]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.433      ;
; 0.300 ; HI_View:view|next_state.CLEARING                                                                    ; HI_View:view|state.CLEARING                                                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.452      ;
; 0.300 ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_1[2]                             ; HI_Datapath:datapath|HITBOX.up_left_x[1]                                                                 ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.452      ;
; 0.302 ; HI_View:view|show_asap                                                                              ; HI_View:view|READY                                                                                       ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.454      ;
; 0.311 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[2]                     ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_2[2]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 0.464      ;
; 0.322 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[0]                     ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_2[0]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 0.475      ;
; 0.323 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[3]                    ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_1[3]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 0.476      ;
; 0.324 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[0]                    ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_1[0]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 0.477      ;
; 0.327 ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[1]                    ; Hi_View_Control_Unit:view_control_unit|REQUEST_ENTITY_SPRITE.index_1[1]                                  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.001      ; 0.480      ;
; 0.335 ; HI_View:view|next_state.DRAWING                                                                     ; HI_View:view|state.DRAWING                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.487      ;
; 0.335 ; HI_Datapath:datapath|BORDER_REACHED.DIR_DOWN~reg0                                                   ; Hi_Datapath_Control_Unit:datapath_control_unit|\alien_grid_movement_handling:last_wall_reached.DIR_DOWN  ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.487      ;
; 0.348 ; Hi_View_Control_Unit:view_control_unit|state.RENDER                                                 ; Hi_View_Control_Unit:view_control_unit|REQ_NEXT_SPRITE                                                   ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.500      ;
; 0.355 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[16]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[16]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[23]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[23]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]                                           ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[2]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[23]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[23]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[6][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; \frame_time_gen:counter[7]                                                                          ; \frame_time_gen:counter[7]                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; \frame_time_gen:counter[11]                                                                         ; \frame_time_gen:counter[11]                                                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[17]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[17]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[17]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[17]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[1][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[9]                                          ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[9]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[11]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[11]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[13]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[13]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[15]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[15]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[25]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[25]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[27]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[27]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[5]                                           ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[5]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[8]                                           ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[8]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[30]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[30]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[10]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[10]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[12]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[12]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[14]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[14]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[16]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[16]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[30]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[30]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7]                                           ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[7]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[4][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[3][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[7]                                          ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[7]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[17]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[17]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[8]                                           ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[8]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[18]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[18]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[25]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[25]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[27]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[27]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[11]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[11]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_y[2]                                          ; HI_Datapath:datapath|alien_grid[10][4].hitbox.up_left_y[2]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[19]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[19]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[26]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[26]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[28]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[28]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[6]                                           ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[6]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[8]                                           ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[8]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8]                                           ; HI_Datapath:datapath|alien_grid[5][0].hitbox.up_left_x[8]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; \game_tick_gen:counter[2]                                                                           ; \game_tick_gen:counter[2]                                                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; \game_tick_gen:counter[12]                                                                          ; \game_tick_gen:counter[12]                                                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[29]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[29]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[30]                                         ; HI_Datapath:datapath|alien_grid[10][0].hitbox.up_left_x[30]                                              ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[29]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[29]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[30]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[30]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[31]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_x[31]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[18]                                          ; HI_Datapath:datapath|alien_grid[0][0].hitbox.up_left_y[18]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[21]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[21]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[24]                                          ; HI_Datapath:datapath|alien_grid[0][4].hitbox.up_left_y[24]                                               ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9]                                           ; HI_Datapath:datapath|alien_grid[7][0].hitbox.up_left_x[9]                                                ; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; 0.000      ; 0.513      ;
+-------+-----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------+---------------------------------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                            ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+
; 0.237 ; reset_sync_reg ; RESET_N ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.389      ;
+-------+----------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                 ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.918      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.918      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.918      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.918      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.918      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.918      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.918      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.918      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.918      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.929      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.929      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.929      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.929      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.929      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.929      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.929      ;
; 6.051 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.052     ; 1.929      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.917      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.062     ; 1.918      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.917      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.917      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.917      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.917      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.917      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.917      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.917      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.063     ; 1.917      ;
; 6.052 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.057     ; 1.923      ;
; 6.065 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.908      ;
; 6.065 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.908      ;
; 6.066 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.907      ;
; 6.066 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.907      ;
; 6.066 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.907      ;
; 6.066 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 10.000       ; -2.059     ; 1.907      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                              ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 15.821 ; RESET_N   ; HI_View:view|row[0]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[1]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[2]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[3]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[4]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[5]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[6]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[7]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[8]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[9]~_Duplicate_1     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[10]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[11]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[12]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[13]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[14]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[15]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[16]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.821 ; RESET_N   ; HI_View:view|row[17]~_Duplicate_1    ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.018     ; 2.136      ;
; 15.834 ; RESET_N   ; HI_View:view|column[0]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[1]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[2]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[3]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[4]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[5]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[6]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[7]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[8]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[9]               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[10]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[11]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[12]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[13]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[14]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[15]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[16]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|column[17]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.144      ;
; 15.834 ; RESET_N   ; HI_View:view|row[0]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[1]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[2]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[3]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[4]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[5]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[6]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[7]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[8]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[9]                  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[10]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[11]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[12]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[13]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[14]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[15]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[16]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|row[17]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.129      ;
; 15.834 ; RESET_N   ; HI_View:view|column[0]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[1]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[2]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[3]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[4]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[5]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[6]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[7]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[8]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[9]~_Duplicate_1  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[10]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[11]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[12]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[13]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[14]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[15]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[16]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.834 ; RESET_N   ; HI_View:view|column[17]~_Duplicate_1 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.999     ; 2.142      ;
; 15.900 ; RESET_N   ; HI_View:view|row[18]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[19]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[20]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[21]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[22]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[23]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[24]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[25]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[26]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[27]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[28]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[29]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[30]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.900 ; RESET_N   ; HI_View:view|row[31]                 ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -2.012     ; 2.063      ;
; 15.913 ; RESET_N   ; HI_View:view|column[18]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[19]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[20]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[21]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[22]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[23]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[24]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[25]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[26]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[27]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[28]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[29]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[30]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
; 15.913 ; RESET_N   ; HI_View:view|column[31]              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 20.000       ; -1.997     ; 2.065      ;
+--------+-----------+--------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                                  ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                  ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.814 ; RESET_N   ; VGA_Framebuffer:vga|fb_wr_req                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.059     ; 1.907      ;
; 3.814 ; RESET_N   ; VGA_Framebuffer:vga|state.IDLE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.059     ; 1.907      ;
; 3.814 ; RESET_N   ; VGA_Framebuffer:vga|flip_on_next_vs                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.059     ; 1.907      ;
; 3.814 ; RESET_N   ; VGA_Framebuffer:vga|fb_buffer_idx                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.059     ; 1.907      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|state.DRAWING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.059     ; 1.908      ;
; 3.815 ; RESET_N   ; VGA_Framebuffer:vga|state.FILLING_RECT                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.059     ; 1.908      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.917      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_state.DATA   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.062     ; 1.918      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.917      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.917      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.917      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.917      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.917      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.917      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.917      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.917      ;
; 3.828 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.057     ; 1.923      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.918      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.918      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.918      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.918      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.918      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.918      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.918      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.918      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[8]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.063     ; 1.918      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.052     ; 1.929      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.052     ; 1.929      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.052     ; 1.929      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.052     ; 1.929      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.052     ; 1.929      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.052     ; 1.929      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.052     ; 1.929      ;
; 3.829 ; RESET_N   ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk0 ; 0.000        ; -2.052     ; 1.929      ;
+-------+-----------+----------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'PLL:pll|altpll:altpll_component|_clk1'                                                                                                                                          ;
+-------+-----------+----------------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                          ; Launch Clock ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+
; 3.815 ; RESET_N   ; HI_View:view|column[17]~_Duplicate_2                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.911      ;
; 3.815 ; RESET_N   ; HI_View:view|column[18]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.053     ; 1.914      ;
; 3.815 ; RESET_N   ; HI_View:view|column[19]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.053     ; 1.914      ;
; 3.815 ; RESET_N   ; HI_View:view|column[20]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.911      ;
; 3.815 ; RESET_N   ; HI_View:view|column[21]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.911      ;
; 3.815 ; RESET_N   ; HI_View:view|column[22]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.053     ; 1.914      ;
; 3.815 ; RESET_N   ; HI_View:view|column[23]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.911      ;
; 3.815 ; RESET_N   ; HI_View:view|column[24]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.053     ; 1.914      ;
; 3.815 ; RESET_N   ; HI_View:view|column[25]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.911      ;
; 3.815 ; RESET_N   ; HI_View:view|column[26]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.911      ;
; 3.815 ; RESET_N   ; HI_View:view|column[27]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.911      ;
; 3.815 ; RESET_N   ; HI_View:view|column[28]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.053     ; 1.914      ;
; 3.815 ; RESET_N   ; HI_View:view|column[29]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.053     ; 1.914      ;
; 3.815 ; RESET_N   ; HI_View:view|column[30]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.053     ; 1.914      ;
; 3.815 ; RESET_N   ; HI_View:view|column[31]~_Duplicate_1                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.911      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|render_asap                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.RENDER                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|REQ_NEXT_SPRITE                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|DRAW_SPRITE                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 1.911      ;
; 3.816 ; RESET_N   ; HI_View:view|READY                                                               ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.912      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING_2                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.WAITING                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[0]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[1]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[2]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[3]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[4]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[5]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[6]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.045     ; 1.923      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[7]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.045     ; 1.923      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[8]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.045     ; 1.923      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[9]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.045     ; 1.923      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[10] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.045     ; 1.923      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[11] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.045     ; 1.923      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[12] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.045     ; 1.923      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[13] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.045     ; 1.923      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[14] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.045     ; 1.923      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[15] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[16] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[17] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[18] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[19] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[20] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[21] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[22] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[23] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[24] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[25] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[26] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[27] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[28] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[29] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[30] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.050     ; 1.918      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:render_counter[31] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.045     ; 1.923      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|next_state.SHOW_SPRITES                   ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|state.SHOW_SPRITES                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|SHOW                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; HI_View:view|show_asap                                                           ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.912      ;
; 3.816 ; RESET_N   ; HI_View:view|FB_FLIP                                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.912      ;
; 3.816 ; RESET_N   ; HI_View:view|column[0]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[0] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[1] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[2] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_column[3] ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[1]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[2]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; Hi_View_Control_Unit:view_control_unit|\datapath_entity_query:rendered_alien[0]  ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; HI_Datapath:datapath|SPRITE.logic_dim_x[0]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; HI_View:view|reg_sprite.img_pixels[1][4]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 1.921      ;
; 3.816 ; RESET_N   ; HI_Datapath:datapath|SPRITE.logic_dim_x[1]                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; HI_View:view|reg_sprite.img_pixels[0][2]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 1.921      ;
; 3.816 ; RESET_N   ; HI_View:view|column[1]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; HI_Datapath:datapath|SPRITE.img_pixels[0][5]                                     ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; HI_View:view|reg_sprite.img_pixels[0][5]                                         ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.047     ; 1.921      ;
; 3.816 ; RESET_N   ; HI_View:view|column[2]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; HI_View:view|column[3]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|column[4]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; HI_View:view|column[5]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; HI_View:view|column[6]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|column[7]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.052     ; 1.916      ;
; 3.816 ; RESET_N   ; HI_View:view|column[8]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|column[9]~_Duplicate_2                                              ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|column[10]~_Duplicate_2                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|column[11]~_Duplicate_2                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|column[12]~_Duplicate_2                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|column[13]~_Duplicate_2                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|column[14]~_Duplicate_2                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|column[15]~_Duplicate_2                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|column[16]~_Duplicate_2                                             ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.054     ; 1.914      ;
; 3.816 ; RESET_N   ; HI_View:view|state.DRAWING                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 1.911      ;
; 3.816 ; RESET_N   ; HI_View:view|state.INIT                                                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 1.911      ;
; 3.816 ; RESET_N   ; HI_View:view|state.CLEARING                                                      ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.912      ;
; 3.816 ; RESET_N   ; HI_View:view|FB_CLEAR                                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.912      ;
; 3.816 ; RESET_N   ; HI_View:view|FB_DRAW_RECT                                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.060     ; 1.908      ;
; 3.816 ; RESET_N   ; HI_View:view|state.WAITING                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.912      ;
; 3.816 ; RESET_N   ; HI_View:view|state.SHOWING                                                       ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.056     ; 1.912      ;
; 3.816 ; RESET_N   ; HI_View:view|state.IDLE                                                          ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.057     ; 1.911      ;
; 3.816 ; RESET_N   ; HI_Datapath:datapath|HITBOX.size_x[4]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.046     ; 1.922      ;
; 3.816 ; RESET_N   ; HI_Datapath:datapath|HITBOX.size_x[5]                                            ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 1.919      ;
; 3.816 ; RESET_N   ; \game_tick_gen:counter[0]                                                        ; CLOCK_50     ; PLL:pll|altpll:altpll_component|_clk1 ; 0.000        ; -2.049     ; 1.919      ;
+-------+-----------+----------------------------------------------------------------------------------+--------------+---------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk0'                                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_RAMDAC:vga_fb|latched_ram[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[0] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|clock_count[1] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_pixel[8]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.DATA   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|h_state.SYNC   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|new_line       ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[0]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[1]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[2]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[3]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[4]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[5]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[6]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[7]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[8]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_counter[9]   ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[2]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[3]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[4]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[5]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[6]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk0 ; Rise       ; VGA_Framebuffer:vga|VGA_Timing:vga_timing|v_pixel[7]     ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL:pll|altpll:altpll_component|_clk1'                                                                              ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[0]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[10]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[11]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[12]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[13]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[14]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[15]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[16]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[17]~_Duplicate_1 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[18]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[18]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[19]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[19]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[1]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[20]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[20]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[21]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[21]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[22]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[22]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[23]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[23]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[24]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[24]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[25]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[25]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[26]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[26]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[27]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[27]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[28]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[28]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[29]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[29]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[2]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[30]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[30]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[31]              ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[31]              ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[3]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[4]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[5]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[6]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[7]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[8]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; PLL:pll|altpll:altpll_component|_clk1 ; Rise       ; HI_View:view|column[9]~_Duplicate_1  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N                           ;
; 9.000  ; 10.000       ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 9.000  ; 10.000       ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg                    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; RESET_N|clk                       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; reset_sync_reg|clk                ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; -0.169 ; -0.169 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; -0.169 ; -0.169 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 4.020  ; 4.020  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.894  ; 3.894  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.918  ; 3.918  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.885  ; 3.885  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.806  ; 3.806  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 3.760  ; 3.760  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.778  ; 3.778  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 3.885  ; 3.885  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 3.917  ; 3.917  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.851  ; 3.851  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.872  ; 3.872  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.864  ; 3.864  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.780  ; 3.780  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.711  ; 3.711  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.874  ; 3.874  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.897  ; 3.897  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.020  ; 4.020  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.289  ; 0.289  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.289  ; 0.289  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.591 ; -3.591 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.774 ; -3.774 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.798 ; -3.798 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.765 ; -3.765 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.686 ; -3.686 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.640 ; -3.640 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.658 ; -3.658 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.765 ; -3.765 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.797 ; -3.797 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.731 ; -3.731 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.752 ; -3.752 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.744 ; -3.744 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.660 ; -3.660 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.591 ; -3.591 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.754 ; -3.754 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.777 ; -3.777 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.900 ; -3.900 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 3.396 ; 3.396 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.968 ; 2.968 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 3.350 ; 3.350 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 3.396 ; 3.396 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 3.169 ; 3.169 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 3.134 ; 3.134 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.773 ; 2.773 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.795 ; 2.795 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.839 ; 2.839 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.743 ; 2.743 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.876 ; 2.876 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.910 ; 2.910 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.912 ; 2.912 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 3.021 ; 3.021 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 3.163 ; 3.163 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 3.216 ; 3.216 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 3.257 ; 3.257 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 3.103 ; 3.103 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 3.379 ; 3.379 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.583 ; 2.583 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.566 ; 2.566 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.576 ; 2.576 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.573 ; 2.573 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.583 ; 2.583 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.250 ; 2.250 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.394 ; 2.394 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 2.217 ; 2.217 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 2.228 ; 2.228 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.411 ; 2.411 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.411 ; 2.411 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.543 ; 2.543 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.401 ; 2.401 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.441 ; 2.441 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.445 ; 2.445 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.549 ; 2.549 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.540 ; 2.540 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 3.170 ; 3.170 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 3.253 ; 3.253 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 3.051 ; 3.051 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.696 ; 2.696 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 4.125 ; 4.125 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 3.875 ; 3.875 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 4.093 ; 4.093 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 4.125 ; 4.125 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 4.014 ; 4.014 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 4.164 ; 4.164 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 4.164 ; 4.164 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 4.020 ; 4.020 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 4.156 ; 4.156 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 3.671 ; 3.671 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.783 ; 2.783 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 4.012 ; 4.012 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 3.926 ; 3.926 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 3.792 ; 3.792 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 4.012 ; 4.012 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 3.637 ; 3.637 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.884 ; 2.884 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.241 ; 2.241 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.241 ; 2.241 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.467 ; 2.467 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.829 ; 2.829 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 3.210 ; 3.210 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 3.058 ; 3.058 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.749 ; 2.749 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.856 ; 2.856 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.467 ; 2.467 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.516 ; 2.516 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.508 ; 2.508 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.544 ; 2.544 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.667 ; 2.667 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.696 ; 2.696 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.499 ; 2.499 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.765 ; 2.765 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.836 ; 2.836 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.808 ; 2.808 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.910 ; 2.910 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.706 ; 2.706 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.966 ; 2.966 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.217 ; 2.217 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.566 ; 2.566 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.576 ; 2.576 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.573 ; 2.573 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.583 ; 2.583 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.250 ; 2.250 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.394 ; 2.394 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 2.217 ; 2.217 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 2.228 ; 2.228 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.411 ; 2.411 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.411 ; 2.411 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.543 ; 2.543 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.401 ; 2.401 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.441 ; 2.441 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.445 ; 2.445 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.549 ; 2.549 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.540 ; 2.540 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.959 ; 2.959 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 2.940 ; 2.940 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.840 ; 2.840 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.445 ; 2.445 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 2.925 ; 2.925 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.925 ; 2.925 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 3.143 ; 3.143 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 3.233 ; 3.233 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 3.023 ; 3.023 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.721 ; 2.721 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 3.231 ; 3.231 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 3.087 ; 3.087 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 3.223 ; 3.223 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.721 ; 2.721 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.783 ; 2.783 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 2.638 ; 2.638 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 3.069 ; 3.069 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.935 ; 2.935 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 3.092 ; 3.092 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.638 ; 2.638 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.884 ; 2.884 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.241 ; 2.241 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.241 ; 2.241 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Output Enable Times                                                                           ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.759 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.233 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.243 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.129 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.139 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.993 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.037 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.759 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.769 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.109 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.109 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.193 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.096 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.116 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.203 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.203 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.205 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                   ;
+--------------+------------+-------+------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.508 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.982 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.992 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.878 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.888 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.742 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.786 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.508 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.518 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.858 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.858 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.942 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.845 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.865 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.952 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.952 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.954 ;      ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.759     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 3.233     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 3.243     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 3.129     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 3.139     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.993     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 3.037     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.759     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.769     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 3.109     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 3.109     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 3.193     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 3.096     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 3.116     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.203     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 3.203     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.205     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                           ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 2.508     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 2.982     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 2.992     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 2.878     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 2.888     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 2.742     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 2.786     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 2.508     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 2.518     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 2.858     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.858     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.942     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 2.845     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 2.865     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 2.952     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.952     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 2.954     ;           ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-----------+-----------+------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+----------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                  ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                       ; -47.089  ; 0.215 ; 3.955    ; 3.814   ; 3.889               ;
;  CLOCK_50                              ; 19.137   ; 0.237 ; N/A      ; N/A     ; 8.889               ;
;  PLL:pll|altpll:altpll_component|_clk0 ; 3.035    ; 0.215 ; 3.955    ; 3.814   ; 3.889               ;
;  PLL:pll|altpll:altpll_component|_clk1 ; -47.089  ; 0.215 ; 13.290   ; 3.815   ; 7.693               ;
; Design-wide TNS                        ; -723.306 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                              ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  PLL:pll|altpll:altpll_component|_clk0 ; 0.000    ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  PLL:pll|altpll:altpll_component|_clk1 ; -723.306 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+--------------+------------+-------+-------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+--------------+------------+-------+-------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.682 ; 0.682 ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.682 ; 0.682 ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; 7.199 ; 7.199 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.933 ; 6.933 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.967 ; 6.967 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 6.864 ; 6.864 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 6.675 ; 6.675 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 6.586 ; 6.586 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 6.621 ; 6.621 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 6.903 ; 6.903 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 6.907 ; 6.907 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 6.848 ; 6.848 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 6.884 ; 6.884 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.895 ; 6.895 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.629 ; 6.629 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.411 ; 6.411 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.908 ; 6.908 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; 6.916 ; 6.916 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.199 ; 7.199 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+-------+-------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+--------------+------------+--------+--------+------------+---------------------------------------+
; SW[*]        ; CLOCK_50   ; 0.289  ; 0.289  ; Rise       ; CLOCK_50                              ;
;  SW[9]       ; CLOCK_50   ; 0.289  ; 0.289  ; Rise       ; CLOCK_50                              ;
; SRAM_DQ[*]   ; CLOCK_50   ; -3.591 ; -3.591 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -3.774 ; -3.774 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -3.798 ; -3.798 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -3.765 ; -3.765 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -3.686 ; -3.686 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -3.640 ; -3.640 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -3.658 ; -3.658 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -3.765 ; -3.765 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -3.797 ; -3.797 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -3.731 ; -3.731 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -3.752 ; -3.752 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10] ; CLOCK_50   ; -3.744 ; -3.744 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11] ; CLOCK_50   ; -3.660 ; -3.660 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12] ; CLOCK_50   ; -3.591 ; -3.591 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13] ; CLOCK_50   ; -3.754 ; -3.754 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14] ; CLOCK_50   ; -3.777 ; -3.777 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15] ; CLOCK_50   ; -3.900 ; -3.900 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
+--------------+------------+--------+--------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+----------------+------------+--------+--------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                       ;
+----------------+------------+--------+--------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 8.562  ; 8.562  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 7.339  ; 7.339  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 8.498  ; 8.498  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 8.546  ; 8.546  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 7.766  ; 7.766  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 7.713  ; 7.713  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 6.924  ; 6.924  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 6.924  ; 6.924  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 7.116  ; 7.116  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 6.889  ; 6.889  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 7.298  ; 7.298  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 7.295  ; 7.295  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 7.352  ; 7.352  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 7.543  ; 7.543  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 7.969  ; 7.969  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 8.044  ; 8.044  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 8.153  ; 8.153  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 7.673  ; 7.673  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 8.562  ; 8.562  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 6.284  ; 6.284  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 6.188  ; 6.188  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 6.198  ; 6.198  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 6.199  ; 6.199  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 6.209  ; 6.209  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 5.455  ; 5.455  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 5.795  ; 5.795  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 5.414  ; 5.414  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 5.425  ; 5.425  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 5.836  ; 5.836  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 5.836  ; 5.836  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 6.169  ; 6.169  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 5.826  ; 5.826  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 5.883  ; 5.883  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 6.008  ; 6.008  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 6.284  ; 6.284  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 6.274  ; 6.274  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 7.876  ; 7.876  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 8.121  ; 8.121  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 7.577  ; 7.577  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 6.678  ; 6.678  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 10.116 ; 10.116 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 9.484  ; 9.484  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 10.072 ; 10.072 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 10.116 ; 10.116 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 9.949  ; 9.949  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 10.171 ; 10.171 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 10.171 ; 10.171 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 9.834  ; 9.834  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 10.162 ; 10.162 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 8.908  ; 8.908  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 6.794  ; 6.794  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 9.811  ; 9.811  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 9.569  ; 9.569  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 9.242  ; 9.242  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 9.811  ; 9.811  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 8.878  ; 8.878  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 7.088  ; 7.088  ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 5.587  ; 5.587  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 5.587  ; 5.587  ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+--------+--------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                       ;
+----------------+------------+-------+-------+------------+---------------------------------------+
; SRAM_ADDR[*]   ; CLOCK_50   ; 2.467 ; 2.467 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[0]  ; CLOCK_50   ; 2.829 ; 2.829 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[1]  ; CLOCK_50   ; 3.210 ; 3.210 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[2]  ; CLOCK_50   ; 3.058 ; 3.058 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[3]  ; CLOCK_50   ; 2.749 ; 2.749 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[4]  ; CLOCK_50   ; 2.856 ; 2.856 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[5]  ; CLOCK_50   ; 2.467 ; 2.467 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[6]  ; CLOCK_50   ; 2.516 ; 2.516 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[7]  ; CLOCK_50   ; 2.508 ; 2.508 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[8]  ; CLOCK_50   ; 2.544 ; 2.544 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[9]  ; CLOCK_50   ; 2.667 ; 2.667 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[10] ; CLOCK_50   ; 2.696 ; 2.696 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[11] ; CLOCK_50   ; 2.499 ; 2.499 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[12] ; CLOCK_50   ; 2.765 ; 2.765 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[13] ; CLOCK_50   ; 2.836 ; 2.836 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[14] ; CLOCK_50   ; 2.808 ; 2.808 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[15] ; CLOCK_50   ; 2.910 ; 2.910 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[16] ; CLOCK_50   ; 2.706 ; 2.706 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_ADDR[17] ; CLOCK_50   ; 2.966 ; 2.966 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_DQ[*]     ; CLOCK_50   ; 2.217 ; 2.217 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[0]    ; CLOCK_50   ; 2.566 ; 2.566 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[1]    ; CLOCK_50   ; 2.576 ; 2.576 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[2]    ; CLOCK_50   ; 2.573 ; 2.573 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[3]    ; CLOCK_50   ; 2.583 ; 2.583 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[4]    ; CLOCK_50   ; 2.250 ; 2.250 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[5]    ; CLOCK_50   ; 2.394 ; 2.394 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[6]    ; CLOCK_50   ; 2.217 ; 2.217 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[7]    ; CLOCK_50   ; 2.228 ; 2.228 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[8]    ; CLOCK_50   ; 2.411 ; 2.411 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[9]    ; CLOCK_50   ; 2.411 ; 2.411 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[10]   ; CLOCK_50   ; 2.543 ; 2.543 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[11]   ; CLOCK_50   ; 2.401 ; 2.401 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[12]   ; CLOCK_50   ; 2.441 ; 2.441 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[13]   ; CLOCK_50   ; 2.445 ; 2.445 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[14]   ; CLOCK_50   ; 2.549 ; 2.549 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  SRAM_DQ[15]   ; CLOCK_50   ; 2.540 ; 2.540 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_LB_N      ; CLOCK_50   ; 2.959 ; 2.959 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_OE_N      ; CLOCK_50   ; 2.940 ; 2.940 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_UB_N      ; CLOCK_50   ; 2.840 ; 2.840 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; SRAM_WE_N      ; CLOCK_50   ; 2.445 ; 2.445 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_B[*]       ; CLOCK_50   ; 2.925 ; 2.925 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[0]      ; CLOCK_50   ; 2.925 ; 2.925 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[1]      ; CLOCK_50   ; 3.143 ; 3.143 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[2]      ; CLOCK_50   ; 3.233 ; 3.233 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_B[3]      ; CLOCK_50   ; 3.023 ; 3.023 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_G[*]       ; CLOCK_50   ; 2.721 ; 2.721 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[0]      ; CLOCK_50   ; 3.231 ; 3.231 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[1]      ; CLOCK_50   ; 3.087 ; 3.087 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[2]      ; CLOCK_50   ; 3.223 ; 3.223 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_G[3]      ; CLOCK_50   ; 2.721 ; 2.721 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_HS         ; CLOCK_50   ; 2.783 ; 2.783 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_R[*]       ; CLOCK_50   ; 2.638 ; 2.638 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[0]      ; CLOCK_50   ; 3.069 ; 3.069 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[1]      ; CLOCK_50   ; 2.935 ; 2.935 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[2]      ; CLOCK_50   ; 3.092 ; 3.092 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
;  VGA_R[3]      ; CLOCK_50   ; 2.638 ; 2.638 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; VGA_VS         ; CLOCK_50   ; 2.884 ; 2.884 ; Rise       ; PLL:pll|altpll:altpll_component|_clk0 ;
; LEDG[*]        ; CLOCK_50   ; 2.241 ; 2.241 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
;  LEDG[7]       ; CLOCK_50   ; 2.241 ; 2.241 ; Rise       ; PLL:pll|altpll:altpll_component|_clk1 ;
+----------------+------------+-------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1            ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 63           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 3501         ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 219          ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 44           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 18           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; > 2147483647 ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
; From Clock                            ; To Clock                              ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
; CLOCK_50                              ; CLOCK_50                              ; 1            ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk0 ; 63           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk0 ; 3501         ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk0 ; 219          ; 0        ; 0        ; 0        ;
; CLOCK_50                              ; PLL:pll|altpll:altpll_component|_clk1 ; 44           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk0 ; PLL:pll|altpll:altpll_component|_clk1 ; 18           ; 0        ; 0        ; 0        ;
; PLL:pll|altpll:altpll_component|_clk1 ; PLL:pll|altpll:altpll_component|_clk1 ; > 2147483647 ; 0        ; 0        ; 0        ;
+---------------------------------------+---------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                             ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 59       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 622      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                              ;
+------------+---------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk0 ; 59       ; 0        ; 0        ; 0        ;
; CLOCK_50   ; PLL:pll|altpll:altpll_component|_clk1 ; 622      ; 0        ; 0        ; 0        ;
+------------+---------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 53    ; 53   ;
; Unconstrained Output Port Paths ; 188   ; 188  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 15 18:25:40 2018
Info: Command: quartus_sta HardwareInvaders -c HardwareInvaders
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'HardwareInvaders.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk0} {pll|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {PLL:pll|altpll:altpll_component|_clk1} {pll|altpll_component|pll|clk[1]}
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -47.089
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -47.089      -723.306 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     3.035         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    19.137         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.445         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     0.615         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 3.955
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.955         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    13.290         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 5.778
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.778         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     5.779         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 3.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.889         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     7.693         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     8.889         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.090       -28.422 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     6.242         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    19.643         0.000 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     0.215         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     0.237         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is 6.051
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.051         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):    15.821         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case removal slack is 3.814
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.814         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     3.815         0.000 PLL:pll|altpll:altpll_component|_clk1 
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 PLL:pll|altpll:altpll_component|_clk0 
    Info (332119):     7.981         0.000 PLL:pll|altpll:altpll_component|_clk1 
    Info (332119):     9.000         0.000 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 531 megabytes
    Info: Processing ended: Sun Apr 15 18:25:44 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


