## 목차
- [VCS](#vcs)
  - [VCS flow: Analyze](#vcs-flow-analyze)
  - [VCS option](#vcs-option)
  - [simv 옵션](#simv-옵션)
  - [Gate level Simulation](#gate-level-simulation)
  - [Simulation Mode](#simulation-mode)
- [Coverage](#coverage)
  - [VCS에서 coverage](#vcs에서-coverage)
  - [Coverage 옵션](#coverage-옵션)
- [Partition Compile](#partition-compile)
  - [FGP(Fine Grained Parallelism)](#fgpfine-grained-parallelism)
    - [FGP option](#fgp-option)
- [X-propagation](#x-propagation)
  - [X-merge \& T-merge](#x-merge--t-merge)
  - [⭐⭐⭐$test$plusargs("save")](#testplusargssave)
- [실습](#실습)
  - [VCS Coverage](#vcs-coverage)
  - [VCS FGP: EPC](#vcs-fgp-epc)
  - [$test$plusargs](#testplusargs)
    - [결과](#결과)
- [Review](#review)

# VCS
## VCS flow: Analyze
- IP를 사왔는데 VHDL로 돼있는경우
- 이러한 경우에 Analyze process를 따로 거쳐서 컴파일한다

## VCS option
- kdb: verdi를 쓰기위한 옵션
- -o <simname> : 컴파일 결과물인 simv의 이름을 바꿔줌
- -debug_access(+option)
  - debug를 dump함
  - +reverse
    - 시뮬레이션을 역방향으로 돌릴 수 있음
    - 내가 보고자하는 신호를 빼먹거나, 코드를 수정한 경우
    - 다시 리셋해서 시뮬을 돌릴 필요 없음
    - 편의성 증가
- -cm <options>
  - coverage
  - 랜덤 테스트의 coverage와 다름
  - 코드의 라인바이 라인으로 분석해줌
- fsdb: verdi에서 사용할 waveform 정보
- fsdbDumpvars 숫자
  - 0: DUT의 모든 hierarchy를 저장
  - 1: testbech 레벨만 저장
  - 2: tb와 DUT의 Top까지만 저장
  - 3: tb부터 하위 instance까지 저장


## simv 옵션
- -gui
  - 원래는 -gui=verdi임
  - 근데 그냥 -verdi로 사용가능

## Gate level Simulation
- .sdf: standard delay format
  - timing정보들이 들어있는 파일
  - pre-layout sim: gate 레벨에서 시뮬
    - fuction만 검증
    - timing은 검증 안함
  - post-layout sim: gate 레벨에서 시뮬
    - fuction이랑 timing같이 검증
- Inertial & Transport Mode
  - Transport Mode
    - Glitch까지 시뮬레이션에서 확인
  - Inertial Mode
    - Glitch를 따로 확인하지 않음

> Clock skew
> > PVT나, wire의 물리적 길이에 의한 Clock간 시간 차이

> Glitch
> > CMOS switching에 의한 흔들림

## Simulation Mode
1. simv
   - 그냥 batch(text)로 돌림
2. simv -ucli -i
   - tcl환경에서 돌림
3. simv -gui=verdi
   - 그래픽 환경에서 시뮬레이션을 돌림
   - waveform확인 가능

# Coverage
> System Verilog의 Coverage: fuction에 대한 coverage

## VCS에서 coverage
- Code coverage를 보여줌

## Coverage 옵션
- -cm line
  - 코드를 라인바이 라인 coverage를 확인
- -cm cond
  - 조건 하에, coverage
- -cm tgl(toggle)
  - toggle: ⭐toggle을 말하면 바로 **Power**를 떠올려야 함
  - Power = Dynamic_power + Static_power + Leakage_power
    - static, leakage는 설계자가 조정 불가(공정 레벨)
    - **Dynamic Power**: == rcv^2f
      - C: cap == area
      - v: 공정이 낮아지면 많이 줄어듬(제곱 베이스)
      - f: clk frequency가 높으면 power소모 큼
      - r: transition ratio(Max 1)
        - data의 transition양
        - ⭐Sequential 회로에서 else를 안쓰면 gated clock으로 r이 줄어듦

# Partition Compile
> compile 시간을 줄이기 위해 사용

## FGP(Fine Grained Parallelism)
- FGP 옵션을 주어서 여러개의 Thread를 CPU의 Multi core로 처리가능

### FGP option
- num_threads: cpu thread 수
- auto_affinity
  - 남는 cpu core 수를 알아서 계산해서 할당함
- -Xdprof=timeline
  - EPC: Event Per Cycle
  - EPC를 띄우는 명령
  - EPC가 높을수록 Multi Thread의 수가 많음
  - FPG를 사용하면 속도가 빨라질 확률이 높음

# X-propagation
> state X를 해결하기 위한 과정

## X-merge & T-merge
> X-merge를 사용하는 것을 권장함

![alt text](image-109.png)<br>
- Tmerge: 모든 입력값이 다를 때만 X를 출력함
- Xmerge: 입력값중에 X가 있으면 항상 X를 출력함

## ⭐⭐⭐$test$plusargs("save")
- 현업에서 굉장히 많이 쓰임
- 컴파일안하고 바로 시뮬레이션을 돌릴 수 있음
  - 회로 사이즈가 클수록 컴파일 시간을 줄일 수 있어서 굉장히 좋음

# 실습
## VCS Coverage
![alt text](image-110.png)<br>
- VCS의 coverage를 설정함
  - score, line, cond, branch 확인함
  
## VCS FGP: EPC
![alt text](image-111.png)<br>
- EPC가 100k보다 큰 경우가 없음
- 멀티 쓰레드가 매우 적어
  - fgp 옵션을 쓸 필요가 없음
  - 멀티코어까지 사용할 필요없음

## $test$plusargs
![alt text](image-112.png)<br>
- four까지 display하고 시뮬레이션 끝남
- 이후에 simv +save 옵션을 주면, $test$plusargs("save")부터 다시 시뮬레이션 시작
  - 컴파일을 처음부터 안해도 되니, 시뮬레이션 속도가 올라감
- $restart에서 다시 시뮬레이션을 시작할 시점으로 돌아감
  - ⭐restart를 하면 save시점으로 오는데, 그 시점은 three까지 끝난 시점임
  - 그래서 Saving~부터 디스플레이 안되고 four만 나옴

### 결과
- ![alt text](image-113.png)<br>

> simv log 파일 만드는 이유
> > Error났을 때 콘솔은 보기힘드니까 텍스트 파일로 봄

# Review
- fsdb
  - 이거 나오면 verdi 떠올리기
  - 웨이브폼을 띄우기위한 파일