clk 1 std_logic bool
rst 1 std_logic sc_logic
image_rsc_radr 11 std_logic_vector sc_lv
image_rsc_q 16 std_logic_vector sc_lv
image_rsc_re 1 std_logic sc_logic
image_rsc_triosy_lz 1 std_logic sc_logic
F_1_rsc_radr 11 std_logic_vector sc_lv
F_1_rsc_q 16 std_logic_vector sc_lv
F_1_rsc_re 1 std_logic sc_logic
F_1_rsc_triosy_lz 1 std_logic sc_logic
B_1_rsc_radr 6 std_logic_vector sc_lv
B_1_rsc_q 16 std_logic_vector sc_lv
B_1_rsc_re 1 std_logic sc_logic
B_1_rsc_triosy_lz 1 std_logic sc_logic
F_2_rsc_radr 15 std_logic_vector sc_lv
F_2_rsc_q 16 std_logic_vector sc_lv
F_2_rsc_re 1 std_logic sc_logic
F_2_rsc_triosy_lz 1 std_logic sc_logic
B_2_rsc_radr 5 std_logic_vector sc_lv
B_2_rsc_q 16 std_logic_vector sc_lv
B_2_rsc_re 1 std_logic sc_logic
B_2_rsc_triosy_lz 1 std_logic sc_logic
F_3_rsc_radr 13 std_logic_vector sc_lv
F_3_rsc_q 16 std_logic_vector sc_lv
F_3_rsc_re 1 std_logic sc_logic
F_3_rsc_triosy_lz 1 std_logic sc_logic
B_3_rsc_radr 5 std_logic_vector sc_lv
B_3_rsc_q 16 std_logic_vector sc_lv
B_3_rsc_re 1 std_logic sc_logic
B_3_rsc_triosy_lz 1 std_logic sc_logic
P_W_rsc_radr 11 std_logic_vector sc_lv
P_W_rsc_q 16 std_logic_vector sc_lv
P_W_rsc_re 1 std_logic sc_logic
P_W_rsc_triosy_lz 1 std_logic sc_logic
P_B_rsc_radr 4 std_logic_vector sc_lv
P_B_rsc_q 16 std_logic_vector sc_lv
P_B_rsc_re 1 std_logic sc_logic
P_B_rsc_triosy_lz 1 std_logic sc_logic
index_rsc_dat 4 std_logic_vector sc_lv
index_rsc_triosy_lz 1 std_logic sc_logic
