# 📘 Appendix 2.1：2.5D/3Dパッケージ関連用語集  
# 📘 Appendix 2.1: Glossary of Terms for 2.5D/3D Packaging

---

本補足資料では、チップレット技術や先端パッケージ実装で頻出する**専門用語・略語の意味と背景**を簡潔に解説します。  
This appendix provides concise explanations of key **terms and abbreviations** commonly used in chiplet and advanced packaging technologies.

---

## 🔤 用語一覧（アルファベット順）  
## 🔤 Glossary (Alphabetical Order)

| 用語 / Term | 意味・説明 / Definition |
|-------------|--------------------------|
| **2.5D** | インターポーザやRDL上に複数ダイを水平配置する方式。<br>Horizontal die arrangement using interposer or RDL. |
| **3D IC** | TSVやHybrid Bondingで垂直積層されたIC構造。<br>ICs stacked vertically via TSV or hybrid bonding. |
| **Bump** | チップ間の小型金属突起による電気接続部。<br>Metal protrusions for inter-die electrical connections. |
| **CoWoS** | TSMCの2.5D技術「Chip-on-Wafer-on-Substrate」。<br>TSMC's 2.5D tech for wafer-level chip integration. |
| **DBI** | バンプ不要の接合方式「Direct Bond Interconnect」。<br>Bumpless bonding technology by Xperi. |
| **EMIB** | Intelの部分インターポーザ接続技術。<br>Intel’s Embedded Multi-die Interconnect Bridge. |
| **FOWLP** | 再配線層を活用した薄型パッケージ技術。<br>Thin-package tech using redistribution layers. |
| **Foveros** | TSVを用いたIntelの3Dロジック積層技術。<br>Intel’s TSV-based 3D logic stacking. |
| **GGD** | Known-Good Die：良品チップのみを用いる手法。<br>Packaging method using pre-tested dies. |
| **HBM** | 高帯域幅DRAM。2.5D/3D実装で活用。<br>High Bandwidth Memory, stacked DRAM. |
| **Hybrid Bonding** | 金属-絶縁体の直接接合による3D接続技術。<br>Direct bonding of metal and dielectric layers. |
| **Interposer** | 高密度配線を担う中間基板。<br>Intermediate layer for die-to-die connections. |
| **μ-bump** | マイクロバンプ。小型のチップ接続バンプ。<br>Micron-scale bumps for inter-chip links. |
| **RDL** | Redistribution Layer：再配線用薄膜層。<br>Thin-film metal layers for pad re-routing. |
| **SoIC** | TSMCのダイレクト3D積層技術（System on Integrated Chips）。<br>TSMC’s 3D stacking with direct die bonding. |
| **TSV** | シリコン貫通ビア。垂直接続に用いられる。<br>Vertical via through silicon for 3D interconnects. |
| **UBM** | バンプ下に形成される金属層（Under Bump Metallization）。<br>Metal layer under bumps for adhesion and conduction. |
| **UCIe** | Universal Chiplet Interconnect Express。<br>Open standard for chiplet-to-chiplet interfaces. |

---

## 📝 備考 / Notes

- 本用語集は今後の技術進展にあわせて**随時拡張可能**です。  
  This glossary can be **expanded or updated** as technology evolves.
- 詳細な技術背景については、**各節や別の補足資料**を参照してください。  
  For technical depth, refer to **relevant sections or supplementary appendices**.

---
