# 제 2장 성능 문제

## 성능을 위한 설계

- 해마다 가격은 하락하는데 성능과 용량이 크게 상승함.
- 각종 비즈니스들은 트랜잭션 및 데이터베이스의 처리를 대규모 클라이언트-서버 네트워크들을 지원하느 강력한 서버에 의존.
- 클라우드 서비스 제공 회사들은 대규모의 고성능 서버 뱅크들을 이용.

<br/>
<br/>

## 마이크로프로세서의 속도

- `파이프라이닝`: 여러 개의 명령어들을 동시에 서로 다른 단계를 수행함으로써 다수의 명령어를 동시에 실행.
- `분기 예측`: 프로세서는 기억장치로부터 인출된 명령어 코드를 미리 살펴보고, 어떤 분기 혹은 명령어가 다음에 처리될 것인지 미리 예측.
- `슈퍼스칼라 실행`: 매 프로세서 클록 사이클마다 한 개 이상의 명령어 발송하는 능력. 결과적으로 여러 파이프라인들이 사용됨.
- `데이터 흐름 분석`: 프로세서는 명령어들 간의 결과값 혹은 데이터에 대한 의존성을 분석함으로써 명령어들의 최적 실행 스케쥴을 찾아낸다.
- `추정 실행`: 분기 예측과 데이터 흐름 분석을 이용하는 어떤 프로세서들은 명령어들이 프로그램 실행 과정에서 나타나기 전에 미리 명령어 실행, 이 때 결과값은 임시 장소에 저장됨.

<br/>
<br/>

## 성능 균형

- 다양한 구성 요소들의 능력 간의 불일치를 보완하기 위해서 조직과 구조(Organization & Architecture)를 적절히 조절하고 튜닝함.

<br/>

### 칩 조직과 구조의 개선

- 프로세서의 하드웨어 속도를 증가시킨다.
  - 근본적으로 프로세서 칩 상의 논리 게이트의 크기를 줄임.
  - 더 많은 게이트를 조밈랗게 넣고 클록 속도를 높인다.
  - 게이트들이 더 밀도 높게 위치하면 신호들의 전파 시간이 크게 줄어든다.
- 캐시의 크기와 속도를 증가시킨다.
  - 캐시 액세스 시간이 크게 줄어든다.
- 프로세서 조직과 구조를 바꾼다.
  - 병렬성을 이용하여 명령어 실행 속도를 높인다. 

<br/>

## 클록 속도와 회로 밀도가 증가함에 따른 문제점들

- `전력`:
  - 칩 내부 회로의 밀도와 클록 속도가 높아짐에 따라, 전력 밀도 또한 높아지고, 열 발산이 많아짐.
- `RC 지연`:
  - 칩 상에서 트랜지스터들 간에 흐르는 전자들의 속도는 금속선들의 저항과 캐퍼시턴스에 의해 제한.
  - RC 곱의 값이 증가함에 따라 지연도 길어짐.
  - 칩 상의 부품 크기가 작아질수록 연결선들은 더 가늘어져서 저항이 증가함.
  - 선들이 더 가까이 위치하면 캐퍼시턴스 증가.
- `기억장치 지연`:
  - 기억장치 액세스 속도는 프로세서 속도보다 뒤떨어진다.
 
<br/>
<br/>

## 멀티코어(Multicore)

