TimeQuest Timing Analyzer report for MedianFilter
Mon Jan 12 20:58:20 2026
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MedianFilter                                                      ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 30.41 MHz ; 30.41 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -31.880 ; -1014.840         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.368 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -367.639                         ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                            ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -31.880 ; p3[0]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.339      ; 33.217     ;
; -31.829 ; p3[0]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.368      ; 33.195     ;
; -31.828 ; p3[0]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.368      ; 33.194     ;
; -31.827 ; p3[0]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.368      ; 33.193     ;
; -31.825 ; p3[0]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.368      ; 33.191     ;
; -31.825 ; p3[0]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.368      ; 33.191     ;
; -31.825 ; p3[0]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.368      ; 33.191     ;
; -31.824 ; p3[0]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.368      ; 33.190     ;
; -31.632 ; p3[4]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.326      ; 32.956     ;
; -31.581 ; p3[4]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.355      ; 32.934     ;
; -31.580 ; p3[4]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.355      ; 32.933     ;
; -31.579 ; p3[4]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.355      ; 32.932     ;
; -31.577 ; p3[4]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.355      ; 32.930     ;
; -31.577 ; p3[4]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.355      ; 32.930     ;
; -31.577 ; p3[4]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.355      ; 32.930     ;
; -31.576 ; p3[4]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.355      ; 32.929     ;
; -31.491 ; p4[0]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.340      ; 32.829     ;
; -31.440 ; p4[0]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.807     ;
; -31.439 ; p4[0]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.806     ;
; -31.438 ; p4[0]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.805     ;
; -31.436 ; p4[0]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.803     ;
; -31.436 ; p4[0]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.803     ;
; -31.436 ; p4[0]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.803     ;
; -31.435 ; p4[0]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.802     ;
; -31.420 ; p3[2]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.334      ; 32.752     ;
; -31.369 ; p3[2]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.363      ; 32.730     ;
; -31.368 ; p3[2]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.363      ; 32.729     ;
; -31.367 ; p3[2]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.363      ; 32.728     ;
; -31.365 ; p3[2]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.363      ; 32.726     ;
; -31.365 ; p3[2]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.363      ; 32.726     ;
; -31.365 ; p3[2]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.363      ; 32.726     ;
; -31.364 ; p3[2]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.363      ; 32.725     ;
; -31.356 ; p4[2]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.340      ; 32.694     ;
; -31.314 ; p3[1]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.340      ; 32.652     ;
; -31.306 ; p4[3]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.340      ; 32.644     ;
; -31.305 ; p4[2]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.672     ;
; -31.304 ; p4[2]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.671     ;
; -31.303 ; p4[2]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.670     ;
; -31.301 ; p4[2]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.668     ;
; -31.301 ; p4[2]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.668     ;
; -31.301 ; p4[2]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.668     ;
; -31.300 ; p4[2]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.667     ;
; -31.293 ; p4[1]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.340      ; 32.631     ;
; -31.263 ; p3[1]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.630     ;
; -31.262 ; p3[1]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.629     ;
; -31.261 ; p3[1]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.628     ;
; -31.259 ; p3[1]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.626     ;
; -31.259 ; p3[1]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.626     ;
; -31.259 ; p3[1]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.626     ;
; -31.258 ; p3[1]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.625     ;
; -31.255 ; p4[3]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.622     ;
; -31.254 ; p4[3]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.621     ;
; -31.253 ; p4[3]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.620     ;
; -31.251 ; p4[3]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.618     ;
; -31.251 ; p4[3]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.618     ;
; -31.251 ; p4[3]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.618     ;
; -31.250 ; p4[3]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.617     ;
; -31.242 ; p4[1]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.609     ;
; -31.241 ; p4[1]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.608     ;
; -31.240 ; p4[1]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.607     ;
; -31.238 ; p4[4]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.340      ; 32.576     ;
; -31.238 ; p4[1]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.605     ;
; -31.238 ; p4[1]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.605     ;
; -31.238 ; p4[1]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.605     ;
; -31.237 ; p4[1]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.604     ;
; -31.214 ; p3[5]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.340      ; 32.552     ;
; -31.187 ; p4[4]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.554     ;
; -31.186 ; p4[4]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.553     ;
; -31.185 ; p4[4]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.552     ;
; -31.184 ; p3[3]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.340      ; 32.522     ;
; -31.183 ; p4[4]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.550     ;
; -31.183 ; p4[4]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.550     ;
; -31.183 ; p4[4]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.550     ;
; -31.182 ; p4[4]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.549     ;
; -31.163 ; p3[5]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.530     ;
; -31.162 ; p3[5]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.529     ;
; -31.161 ; p3[5]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.528     ;
; -31.159 ; p3[5]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.526     ;
; -31.159 ; p3[5]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.526     ;
; -31.159 ; p3[5]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.526     ;
; -31.158 ; p3[5]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.525     ;
; -31.139 ; p3[6]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.340      ; 32.477     ;
; -31.133 ; p3[3]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.500     ;
; -31.132 ; p3[3]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.499     ;
; -31.131 ; p3[3]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.498     ;
; -31.129 ; p3[3]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.496     ;
; -31.129 ; p3[3]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.496     ;
; -31.129 ; p3[3]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.496     ;
; -31.128 ; p3[3]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.495     ;
; -31.111 ; p4[6]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.340      ; 32.449     ;
; -31.088 ; p3[6]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.455     ;
; -31.087 ; p3[6]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.454     ;
; -31.086 ; p3[6]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.453     ;
; -31.084 ; p3[6]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.451     ;
; -31.084 ; p3[6]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.451     ;
; -31.084 ; p3[6]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.451     ;
; -31.083 ; p3[6]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.450     ;
; -31.060 ; p4[6]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.427     ;
; -31.059 ; p4[6]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.426     ;
; -31.058 ; p4[6]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.369      ; 32.425     ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                            ;
+-------+------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.368 ; x_wr[2]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.446      ; 1.036      ;
; 0.380 ; x_wr[6]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 1.049      ;
; 0.393 ; x_wr[8]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.055      ;
; 0.405 ; x_wr[4]                ; x_wr[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; process_en             ; process_en                                                                            ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; x_rd[6]                ; x_rd[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; pixel_out_valid~reg0   ; pixel_out_valid~reg0                                                                  ; clk          ; clk         ; 0.000        ; 0.078      ; 0.669      ;
; 0.429 ; x_wr[3]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.091      ;
; 0.430 ; x_wr[0]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.452      ; 1.104      ;
; 0.430 ; w20[3]                 ; p6[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.695      ;
; 0.437 ; w21[6]                 ; w20[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.702      ;
; 0.438 ; w21[1]                 ; w20[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.701      ;
; 0.439 ; x_wr[7]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.447      ; 1.108      ;
; 0.439 ; w01[1]                 ; w00[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.703      ;
; 0.439 ; w01[6]                 ; w00[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.094      ; 0.719      ;
; 0.439 ; w22[3]                 ; p8[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.703      ;
; 0.440 ; w01[4]                 ; w00[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.704      ;
; 0.440 ; w22[3]                 ; w21[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.704      ;
; 0.444 ; x_wr[9]                ; x_wr[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.078      ; 0.708      ;
; 0.451 ; w22[6]                 ; w21[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.716      ;
; 0.453 ; y_rd[9]                ; y_rd[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.716      ;
; 0.455 ; x_wr[2]                ; line1_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.720      ;
; 0.455 ; x_wr[3]                ; line1_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.720      ;
; 0.455 ; w02[2]                 ; w01[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.719      ;
; 0.467 ; w12[6]                 ; w11[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.732      ;
; 0.468 ; w12[6]                 ; p8[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.733      ;
; 0.487 ; w21[2]                 ; w20[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.471      ; 1.144      ;
; 0.489 ; x_wr[0]                ; line1_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.753      ;
; 0.493 ; x_wr[0]                ; line0_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.757      ;
; 0.494 ; x_wr[0]                ; line1_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.758      ;
; 0.555 ; line1_rtl_1_bypass[19] ; w12[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.819      ;
; 0.555 ; line1_rtl_1_bypass[23] ; w12[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.819      ;
; 0.555 ; line0_rtl_0_bypass[22] ; w02[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.819      ;
; 0.555 ; line0_rtl_0_bypass[26] ; w02[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.819      ;
; 0.556 ; line1_rtl_1_bypass[20] ; w12[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.819      ;
; 0.556 ; line1_rtl_1_bypass[26] ; w12[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.820      ;
; 0.556 ; line0_rtl_0_bypass[21] ; w02[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.820      ;
; 0.556 ; line0_rtl_0_bypass[23] ; w02[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.820      ;
; 0.557 ; line1_rtl_1_bypass[22] ; w12[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.820      ;
; 0.557 ; line0_rtl_0_bypass[25] ; w02[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.821      ;
; 0.576 ; w21[0]                 ; w20[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.841      ;
; 0.577 ; w02[1]                 ; w01[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.841      ;
; 0.588 ; w12[0]                 ; w11[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.852      ;
; 0.604 ; line0_rtl_0_bypass[20] ; w02[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.860      ;
; 0.607 ; w21[4]                 ; w20[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.872      ;
; 0.609 ; w01[2]                 ; w00[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.874      ;
; 0.612 ; w22[5]                 ; w21[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.876      ;
; 0.613 ; w01[5]                 ; w00[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.877      ;
; 0.614 ; line1_rtl_1_bypass[21] ; w12[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.878      ;
; 0.615 ; x_wr[1]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.446      ; 1.283      ;
; 0.623 ; x_wr[7]                ; line1_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.887      ;
; 0.625 ; w12[1]                 ; w11[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.888      ;
; 0.626 ; w22[1]                 ; w21[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.077      ; 0.889      ;
; 0.626 ; w22[2]                 ; w21[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.890      ;
; 0.627 ; w02[5]                 ; w01[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.891      ;
; 0.629 ; x_wr[1]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.452      ; 1.303      ;
; 0.630 ; w21[3]                 ; w20[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.895      ;
; 0.633 ; x_wr[3]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.446      ; 1.301      ;
; 0.639 ; x_wr[2]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.301      ;
; 0.639 ; line1_rtl_0_bypass[20] ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.458      ; 1.319      ;
; 0.639 ; line1_rtl_1_bypass[25] ; w12[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.904      ;
; 0.640 ; w12[5]                 ; w11[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 0.904      ;
; 0.644 ; y_wr[1]                ; y_wr[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.907      ;
; 0.646 ; x_wr[8]                ; line1_rtl_0_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.911      ;
; 0.646 ; x_wr[1]                ; line1_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.910      ;
; 0.647 ; y_rd[2]                ; y_rd[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.910      ;
; 0.647 ; y_rd[8]                ; y_rd[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.910      ;
; 0.648 ; y_rd[1]                ; y_rd[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.911      ;
; 0.648 ; y_rd[7]                ; y_rd[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.911      ;
; 0.648 ; x_wr[1]                ; line0_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.912      ;
; 0.649 ; y_wr[7]                ; y_wr[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.912      ;
; 0.649 ; x_wr[1]                ; line1_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.913      ;
; 0.650 ; y_wr[2]                ; y_wr[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.913      ;
; 0.651 ; y_rd[6]                ; y_rd[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.914      ;
; 0.652 ; y_wr[6]                ; y_wr[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.915      ;
; 0.655 ; y_wr[9]                ; y_wr[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.918      ;
; 0.655 ; y_wr[4]                ; y_wr[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.918      ;
; 0.657 ; y_wr[5]                ; y_wr[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.920      ;
; 0.658 ; w20[0]                 ; p6[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.923      ;
; 0.659 ; w00[2]                 ; p0[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.923      ;
; 0.659 ; w00[3]                 ; p0[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.923      ;
; 0.659 ; w12[2]                 ; p8[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.924      ;
; 0.660 ; w00[7]                 ; p0[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.924      ;
; 0.661 ; y_rd[3]                ; y_rd[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.924      ;
; 0.664 ; line1_rtl_0_bypass[23] ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.452      ; 1.338      ;
; 0.665 ; y_rd[5]                ; y_rd[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.928      ;
; 0.666 ; y_wr[8]                ; y_wr[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.929      ;
; 0.668 ; y_wr[3]                ; y_wr[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.931      ;
; 0.672 ; y_wr[0]                ; y_wr[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.935      ;
; 0.674 ; y_rd[4]                ; y_rd[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.937      ;
; 0.678 ; x_rd[0]                ; line1_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.078      ; 0.942      ;
; 0.681 ; y_rd[0]                ; y_rd[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.077      ; 0.944      ;
; 0.689 ; w20[4]                 ; p6[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.954      ;
; 0.694 ; line1_rtl_0_bypass[25] ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.452      ; 1.368      ;
; 0.704 ; x_wr[0]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.446      ; 1.372      ;
; 0.716 ; x_wr[4]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.444      ; 1.382      ;
; 0.747 ; x_wr[7]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.410      ;
; 0.752 ; x_wr[0]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.453      ; 1.427      ;
; 0.764 ; w01[3]                 ; w00[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 1.029      ;
; 0.766 ; line1_rtl_0_bypass[23] ; line0_rtl_0_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.078      ; 1.030      ;
+-------+------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[21]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[22]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[23]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[24]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[25]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[26]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[21]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[22]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[23]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[24]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[25]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[26]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[21]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[22]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[23]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[24]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[25]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[26]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p1[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p1[1]                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; pixel_in[*]  ; clk        ; 3.035 ; 3.414 ; Rise       ; clk             ;
;  pixel_in[0] ; clk        ; 1.692 ; 2.044 ; Rise       ; clk             ;
;  pixel_in[1] ; clk        ; 2.598 ; 3.011 ; Rise       ; clk             ;
;  pixel_in[2] ; clk        ; 2.894 ; 3.321 ; Rise       ; clk             ;
;  pixel_in[3] ; clk        ; 1.995 ; 2.380 ; Rise       ; clk             ;
;  pixel_in[4] ; clk        ; 2.235 ; 2.666 ; Rise       ; clk             ;
;  pixel_in[5] ; clk        ; 3.035 ; 3.414 ; Rise       ; clk             ;
;  pixel_in[6] ; clk        ; 2.148 ; 2.543 ; Rise       ; clk             ;
;  pixel_in[7] ; clk        ; 2.574 ; 2.963 ; Rise       ; clk             ;
; pixel_valid  ; clk        ; 6.023 ; 6.535 ; Rise       ; clk             ;
; rst          ; clk        ; 4.737 ; 5.037 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; pixel_in[*]  ; clk        ; -0.642 ; -1.021 ; Rise       ; clk             ;
;  pixel_in[0] ; clk        ; -0.642 ; -1.021 ; Rise       ; clk             ;
;  pixel_in[1] ; clk        ; -0.705 ; -1.126 ; Rise       ; clk             ;
;  pixel_in[2] ; clk        ; -1.086 ; -1.526 ; Rise       ; clk             ;
;  pixel_in[3] ; clk        ; -0.700 ; -1.095 ; Rise       ; clk             ;
;  pixel_in[4] ; clk        ; -0.752 ; -1.176 ; Rise       ; clk             ;
;  pixel_in[5] ; clk        ; -0.849 ; -1.209 ; Rise       ; clk             ;
;  pixel_in[6] ; clk        ; -1.038 ; -1.463 ; Rise       ; clk             ;
;  pixel_in[7] ; clk        ; -0.723 ; -1.124 ; Rise       ; clk             ;
; pixel_valid  ; clk        ; -1.463 ; -1.998 ; Rise       ; clk             ;
; rst          ; clk        ; -1.335 ; -1.711 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; pixel_out[*]    ; clk        ; 11.403 ; 11.309 ; Rise       ; clk             ;
;  pixel_out[0]   ; clk        ; 9.559  ; 9.653  ; Rise       ; clk             ;
;  pixel_out[1]   ; clk        ; 8.792  ; 8.876  ; Rise       ; clk             ;
;  pixel_out[2]   ; clk        ; 8.544  ; 8.493  ; Rise       ; clk             ;
;  pixel_out[3]   ; clk        ; 11.403 ; 11.309 ; Rise       ; clk             ;
;  pixel_out[4]   ; clk        ; 8.602  ; 8.561  ; Rise       ; clk             ;
;  pixel_out[5]   ; clk        ; 9.770  ; 9.811  ; Rise       ; clk             ;
;  pixel_out[6]   ; clk        ; 8.459  ; 8.401  ; Rise       ; clk             ;
;  pixel_out[7]   ; clk        ; 8.457  ; 8.400  ; Rise       ; clk             ;
; pixel_out_valid ; clk        ; 8.202  ; 8.081  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; pixel_out[*]    ; clk        ; 8.165  ; 8.109  ; Rise       ; clk             ;
;  pixel_out[0]   ; clk        ; 9.277  ; 9.370  ; Rise       ; clk             ;
;  pixel_out[1]   ; clk        ; 8.485  ; 8.564  ; Rise       ; clk             ;
;  pixel_out[2]   ; clk        ; 8.249  ; 8.198  ; Rise       ; clk             ;
;  pixel_out[3]   ; clk        ; 10.992 ; 10.901 ; Rise       ; clk             ;
;  pixel_out[4]   ; clk        ; 8.305  ; 8.264  ; Rise       ; clk             ;
;  pixel_out[5]   ; clk        ; 9.426  ; 9.463  ; Rise       ; clk             ;
;  pixel_out[6]   ; clk        ; 8.167  ; 8.110  ; Rise       ; clk             ;
;  pixel_out[7]   ; clk        ; 8.165  ; 8.109  ; Rise       ; clk             ;
; pixel_out_valid ; clk        ; 7.914  ; 7.797  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 33.53 MHz ; 33.53 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -28.826 ; -906.874         ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.356 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -367.287                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                             ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -28.826 ; p3[0]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.313      ; 30.138     ;
; -28.765 ; p3[0]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.341      ; 30.105     ;
; -28.764 ; p3[0]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.341      ; 30.104     ;
; -28.763 ; p3[0]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.341      ; 30.103     ;
; -28.761 ; p3[0]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.341      ; 30.101     ;
; -28.761 ; p3[0]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.341      ; 30.101     ;
; -28.761 ; p3[0]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.341      ; 30.101     ;
; -28.761 ; p3[0]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.341      ; 30.101     ;
; -28.612 ; p3[4]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.298      ; 29.909     ;
; -28.551 ; p3[4]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.326      ; 29.876     ;
; -28.550 ; p3[4]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.326      ; 29.875     ;
; -28.549 ; p3[4]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.326      ; 29.874     ;
; -28.547 ; p3[4]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.326      ; 29.872     ;
; -28.547 ; p3[4]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.326      ; 29.872     ;
; -28.547 ; p3[4]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.326      ; 29.872     ;
; -28.547 ; p3[4]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.326      ; 29.872     ;
; -28.442 ; p4[0]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.314      ; 29.755     ;
; -28.406 ; p3[2]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.306      ; 29.711     ;
; -28.381 ; p4[0]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.722     ;
; -28.380 ; p4[0]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.721     ;
; -28.379 ; p4[0]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.720     ;
; -28.377 ; p4[0]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.718     ;
; -28.377 ; p4[0]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.718     ;
; -28.377 ; p4[0]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.718     ;
; -28.377 ; p4[0]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.718     ;
; -28.345 ; p3[2]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.334      ; 29.678     ;
; -28.344 ; p3[2]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.334      ; 29.677     ;
; -28.343 ; p3[2]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.334      ; 29.676     ;
; -28.341 ; p3[2]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.334      ; 29.674     ;
; -28.341 ; p3[2]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.334      ; 29.674     ;
; -28.341 ; p3[2]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.334      ; 29.674     ;
; -28.341 ; p3[2]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.334      ; 29.674     ;
; -28.322 ; p4[2]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.314      ; 29.635     ;
; -28.279 ; p4[3]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.314      ; 29.592     ;
; -28.267 ; p4[1]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.314      ; 29.580     ;
; -28.261 ; p4[2]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.602     ;
; -28.260 ; p4[2]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.601     ;
; -28.259 ; p4[2]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.600     ;
; -28.257 ; p4[2]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.598     ;
; -28.257 ; p4[2]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.598     ;
; -28.257 ; p4[2]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.598     ;
; -28.257 ; p4[2]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.598     ;
; -28.240 ; p3[1]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.314      ; 29.553     ;
; -28.219 ; p4[4]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.314      ; 29.532     ;
; -28.218 ; p4[3]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.559     ;
; -28.217 ; p4[3]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.558     ;
; -28.216 ; p4[3]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.557     ;
; -28.214 ; p4[3]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.555     ;
; -28.214 ; p4[3]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.555     ;
; -28.214 ; p4[3]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.555     ;
; -28.214 ; p4[3]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.555     ;
; -28.206 ; p4[1]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.547     ;
; -28.205 ; p4[1]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.546     ;
; -28.204 ; p4[1]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.545     ;
; -28.202 ; p4[1]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.543     ;
; -28.202 ; p4[1]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.543     ;
; -28.202 ; p4[1]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.543     ;
; -28.202 ; p4[1]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.543     ;
; -28.179 ; p3[1]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.520     ;
; -28.178 ; p3[1]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.519     ;
; -28.177 ; p3[1]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.518     ;
; -28.175 ; p3[1]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.516     ;
; -28.175 ; p3[1]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.516     ;
; -28.175 ; p3[1]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.516     ;
; -28.175 ; p3[1]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.516     ;
; -28.160 ; p3[6]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.314      ; 29.473     ;
; -28.158 ; p4[4]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.499     ;
; -28.157 ; p4[4]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.498     ;
; -28.156 ; p4[4]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.497     ;
; -28.154 ; p4[4]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.495     ;
; -28.154 ; p4[4]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.495     ;
; -28.154 ; p4[4]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.495     ;
; -28.154 ; p4[4]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.495     ;
; -28.150 ; p3[5]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.314      ; 29.463     ;
; -28.124 ; p3[3]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.314      ; 29.437     ;
; -28.107 ; p4[6]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.314      ; 29.420     ;
; -28.099 ; p3[6]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.440     ;
; -28.098 ; p3[6]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.439     ;
; -28.097 ; p3[6]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.438     ;
; -28.095 ; p3[6]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.436     ;
; -28.095 ; p3[6]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.436     ;
; -28.095 ; p3[6]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.436     ;
; -28.095 ; p3[6]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.436     ;
; -28.089 ; p3[5]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.430     ;
; -28.088 ; p3[5]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.429     ;
; -28.087 ; p3[5]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.428     ;
; -28.085 ; p3[5]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.426     ;
; -28.085 ; p3[5]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.426     ;
; -28.085 ; p3[5]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.426     ;
; -28.085 ; p3[5]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.426     ;
; -28.063 ; p3[3]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.404     ;
; -28.062 ; p3[3]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.403     ;
; -28.061 ; p3[3]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.402     ;
; -28.059 ; p3[3]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.400     ;
; -28.059 ; p3[3]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.400     ;
; -28.059 ; p3[3]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.400     ;
; -28.059 ; p3[3]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.400     ;
; -28.046 ; p4[6]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.387     ;
; -28.045 ; p4[6]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.386     ;
; -28.044 ; p4[6]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.342      ; 29.385     ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                             ;
+-------+------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; x_wr[4]                ; x_wr[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.597      ;
; 0.357 ; process_en             ; process_en                                                                            ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; x_rd[6]                ; x_rd[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.357 ; pixel_out_valid~reg0   ; pixel_out_valid~reg0                                                                  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.597      ;
; 0.369 ; x_wr[2]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.401      ; 0.971      ;
; 0.383 ; x_wr[6]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.403      ; 0.987      ;
; 0.388 ; x_wr[8]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.394      ; 0.983      ;
; 0.398 ; w20[3]                 ; p6[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.639      ;
; 0.401 ; x_wr[9]                ; x_wr[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.642      ;
; 0.404 ; w21[1]                 ; w20[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.644      ;
; 0.404 ; w21[6]                 ; w20[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.645      ;
; 0.405 ; w01[1]                 ; w00[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.645      ;
; 0.405 ; w01[6]                 ; w00[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.084      ; 0.660      ;
; 0.405 ; w22[3]                 ; p8[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.646      ;
; 0.406 ; w01[4]                 ; w00[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.646      ;
; 0.406 ; w22[3]                 ; w21[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.647      ;
; 0.410 ; y_rd[9]                ; y_rd[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.650      ;
; 0.417 ; w22[6]                 ; w21[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.658      ;
; 0.419 ; x_wr[3]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.014      ;
; 0.420 ; x_wr[3]                ; line1_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.661      ;
; 0.420 ; w02[2]                 ; w01[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.660      ;
; 0.421 ; x_wr[2]                ; line1_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.662      ;
; 0.425 ; x_wr[0]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.407      ; 1.033      ;
; 0.428 ; w21[2]                 ; w20[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.425      ; 1.024      ;
; 0.431 ; w12[6]                 ; w11[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.672      ;
; 0.431 ; w12[6]                 ; p8[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.672      ;
; 0.436 ; x_wr[7]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.403      ; 1.040      ;
; 0.448 ; x_wr[0]                ; line1_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.689      ;
; 0.452 ; x_wr[0]                ; line0_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.693      ;
; 0.453 ; x_wr[0]                ; line1_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.694      ;
; 0.509 ; line1_rtl_1_bypass[19] ; w12[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.750      ;
; 0.510 ; line1_rtl_1_bypass[20] ; w12[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.750      ;
; 0.510 ; line1_rtl_1_bypass[23] ; w12[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.750      ;
; 0.510 ; line0_rtl_0_bypass[22] ; w02[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.750      ;
; 0.510 ; line0_rtl_0_bypass[26] ; w02[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.750      ;
; 0.511 ; line1_rtl_1_bypass[22] ; w12[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.751      ;
; 0.511 ; line1_rtl_1_bypass[26] ; w12[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.751      ;
; 0.511 ; line0_rtl_0_bypass[21] ; w02[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.751      ;
; 0.511 ; line0_rtl_0_bypass[23] ; w02[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.751      ;
; 0.511 ; line0_rtl_0_bypass[25] ; w02[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.751      ;
; 0.529 ; w21[0]                 ; w20[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.770      ;
; 0.530 ; w02[1]                 ; w01[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.770      ;
; 0.538 ; w12[0]                 ; w11[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.779      ;
; 0.557 ; line0_rtl_0_bypass[20] ; w02[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.559 ; w22[5]                 ; w21[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.800      ;
; 0.561 ; w01[5]                 ; w00[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.802      ;
; 0.565 ; line1_rtl_1_bypass[21] ; w12[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.805      ;
; 0.565 ; w21[4]                 ; w20[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.807      ;
; 0.568 ; w01[2]                 ; w00[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.809      ;
; 0.569 ; x_wr[7]                ; line1_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.810      ;
; 0.571 ; w12[1]                 ; w11[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.811      ;
; 0.572 ; w22[1]                 ; w21[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.812      ;
; 0.573 ; w02[5]                 ; w01[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.814      ;
; 0.577 ; w22[2]                 ; w21[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.817      ;
; 0.579 ; line1_rtl_0_bypass[20] ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.413      ; 1.193      ;
; 0.584 ; w12[5]                 ; w11[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.825      ;
; 0.584 ; line1_rtl_1_bypass[25] ; w12[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.825      ;
; 0.584 ; w21[3]                 ; w20[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.826      ;
; 0.586 ; x_wr[1]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.400      ; 1.187      ;
; 0.588 ; y_wr[1]                ; y_wr[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.828      ;
; 0.589 ; x_wr[8]                ; line1_rtl_0_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.830      ;
; 0.590 ; y_rd[2]                ; y_rd[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.830      ;
; 0.590 ; y_rd[8]                ; y_rd[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.830      ;
; 0.590 ; x_wr[1]                ; line1_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.831      ;
; 0.591 ; x_wr[3]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.401      ; 1.193      ;
; 0.592 ; x_wr[1]                ; line0_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.833      ;
; 0.593 ; y_rd[1]                ; y_rd[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.833      ;
; 0.593 ; y_rd[7]                ; y_rd[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.833      ;
; 0.593 ; x_wr[1]                ; line1_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.834      ;
; 0.594 ; y_wr[2]                ; y_wr[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.834      ;
; 0.594 ; y_wr[7]                ; y_wr[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.834      ;
; 0.595 ; y_wr[6]                ; y_wr[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.835      ;
; 0.595 ; y_rd[6]                ; y_rd[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.835      ;
; 0.596 ; x_wr[1]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.407      ; 1.204      ;
; 0.598 ; y_wr[4]                ; y_wr[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.838      ;
; 0.598 ; x_wr[2]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.193      ;
; 0.599 ; y_wr[9]                ; y_wr[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.839      ;
; 0.601 ; y_wr[5]                ; y_wr[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.841      ;
; 0.602 ; line1_rtl_0_bypass[23] ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.405      ; 1.208      ;
; 0.603 ; w12[2]                 ; p8[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.844      ;
; 0.604 ; y_rd[3]                ; y_rd[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.844      ;
; 0.604 ; w20[0]                 ; p6[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.845      ;
; 0.607 ; y_rd[5]                ; y_rd[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.847      ;
; 0.607 ; w00[2]                 ; p0[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.847      ;
; 0.607 ; w00[3]                 ; p0[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.847      ;
; 0.608 ; w00[7]                 ; p0[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.069      ; 0.848      ;
; 0.609 ; y_wr[8]                ; y_wr[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.849      ;
; 0.610 ; y_wr[3]                ; y_wr[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.850      ;
; 0.614 ; y_wr[0]                ; y_wr[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.854      ;
; 0.615 ; y_rd[4]                ; y_rd[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.855      ;
; 0.623 ; x_rd[0]                ; line1_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.864      ;
; 0.624 ; y_rd[0]                ; y_rd[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.069      ; 0.864      ;
; 0.626 ; line1_rtl_0_bypass[25] ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.405      ; 1.232      ;
; 0.629 ; w20[4]                 ; p6[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.070      ; 0.870      ;
; 0.676 ; x_wr[0]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.400      ; 1.277      ;
; 0.682 ; line1_rtl_0_bypass[23] ; line0_rtl_0_bypass[23]                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.922      ;
; 0.682 ; line1_rtl_0_bypass[25] ; line0_rtl_0_bypass[25]                                                                ; clk          ; clk         ; 0.000        ; 0.069      ; 0.922      ;
; 0.691 ; x_wr[4]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.398      ; 1.290      ;
; 0.716 ; w01[3]                 ; w00[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.070      ; 0.957      ;
; 0.719 ; x_wr[7]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.396      ; 1.316      ;
+-------+------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[21]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[22]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[23]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[24]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[25]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[26]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[21]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[22]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[23]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[24]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[25]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[26]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[0]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[10]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[11]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[12]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[13]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[14]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[15]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[16]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[17]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[18]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[19]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[1]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[20]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[21]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[22]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[23]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[24]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[25]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[26]                                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[2]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[3]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[4]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[5]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[6]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[7]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[8]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[9]                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[1]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[2]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[3]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[4]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[5]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[6]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p0[7]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p1[0]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; p1[1]                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; pixel_in[*]  ; clk        ; 2.716 ; 2.930 ; Rise       ; clk             ;
;  pixel_in[0] ; clk        ; 1.515 ; 1.729 ; Rise       ; clk             ;
;  pixel_in[1] ; clk        ; 2.311 ; 2.583 ; Rise       ; clk             ;
;  pixel_in[2] ; clk        ; 2.600 ; 2.854 ; Rise       ; clk             ;
;  pixel_in[3] ; clk        ; 1.761 ; 2.001 ; Rise       ; clk             ;
;  pixel_in[4] ; clk        ; 1.976 ; 2.274 ; Rise       ; clk             ;
;  pixel_in[5] ; clk        ; 2.716 ; 2.930 ; Rise       ; clk             ;
;  pixel_in[6] ; clk        ; 1.899 ; 2.162 ; Rise       ; clk             ;
;  pixel_in[7] ; clk        ; 2.285 ; 2.535 ; Rise       ; clk             ;
; pixel_valid  ; clk        ; 5.495 ; 5.749 ; Rise       ; clk             ;
; rst          ; clk        ; 4.350 ; 4.373 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; pixel_in[*]  ; clk        ; -0.550 ; -0.805 ; Rise       ; clk             ;
;  pixel_in[0] ; clk        ; -0.550 ; -0.805 ; Rise       ; clk             ;
;  pixel_in[1] ; clk        ; -0.600 ; -0.902 ; Rise       ; clk             ;
;  pixel_in[2] ; clk        ; -0.961 ; -1.246 ; Rise       ; clk             ;
;  pixel_in[3] ; clk        ; -0.594 ; -0.871 ; Rise       ; clk             ;
;  pixel_in[4] ; clk        ; -0.642 ; -0.946 ; Rise       ; clk             ;
;  pixel_in[5] ; clk        ; -0.739 ; -0.970 ; Rise       ; clk             ;
;  pixel_in[6] ; clk        ; -0.913 ; -1.205 ; Rise       ; clk             ;
;  pixel_in[7] ; clk        ; -0.615 ; -0.902 ; Rise       ; clk             ;
; pixel_valid  ; clk        ; -1.301 ; -1.675 ; Rise       ; clk             ;
; rst          ; clk        ; -1.161 ; -1.423 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; pixel_out[*]    ; clk        ; 10.420 ; 10.187 ; Rise       ; clk             ;
;  pixel_out[0]   ; clk        ; 8.609  ; 8.606  ; Rise       ; clk             ;
;  pixel_out[1]   ; clk        ; 7.968  ; 7.976  ; Rise       ; clk             ;
;  pixel_out[2]   ; clk        ; 7.741  ; 7.640  ; Rise       ; clk             ;
;  pixel_out[3]   ; clk        ; 10.420 ; 10.187 ; Rise       ; clk             ;
;  pixel_out[4]   ; clk        ; 7.786  ; 7.705  ; Rise       ; clk             ;
;  pixel_out[5]   ; clk        ; 8.884  ; 8.829  ; Rise       ; clk             ;
;  pixel_out[6]   ; clk        ; 7.662  ; 7.556  ; Rise       ; clk             ;
;  pixel_out[7]   ; clk        ; 7.660  ; 7.557  ; Rise       ; clk             ;
; pixel_out_valid ; clk        ; 7.432  ; 7.233  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------------+------------+--------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+-------+------------+-----------------+
; pixel_out[*]    ; clk        ; 7.379  ; 7.279 ; Rise       ; clk             ;
;  pixel_out[0]   ; clk        ; 8.336  ; 8.335 ; Rise       ; clk             ;
;  pixel_out[1]   ; clk        ; 7.673  ; 7.680 ; Rise       ; clk             ;
;  pixel_out[2]   ; clk        ; 7.457  ; 7.358 ; Rise       ; clk             ;
;  pixel_out[3]   ; clk        ; 10.028 ; 9.804 ; Rise       ; clk             ;
;  pixel_out[4]   ; clk        ; 7.501  ; 7.421 ; Rise       ; clk             ;
;  pixel_out[5]   ; clk        ; 8.555  ; 8.501 ; Rise       ; clk             ;
;  pixel_out[6]   ; clk        ; 7.381  ; 7.279 ; Rise       ; clk             ;
;  pixel_out[7]   ; clk        ; 7.379  ; 7.280 ; Rise       ; clk             ;
; pixel_out_valid ; clk        ; 7.158  ; 6.966 ; Rise       ; clk             ;
+-----------------+------------+--------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -14.962 ; -382.704         ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.153 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -295.714                        ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                             ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -14.962 ; p3[0]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.163      ; 16.112     ;
; -14.957 ; p3[0]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.173      ; 16.117     ;
; -14.956 ; p3[0]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.173      ; 16.116     ;
; -14.955 ; p3[0]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.173      ; 16.115     ;
; -14.953 ; p3[0]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.173      ; 16.113     ;
; -14.952 ; p3[0]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.173      ; 16.112     ;
; -14.952 ; p3[0]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.173      ; 16.112     ;
; -14.952 ; p3[0]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.173      ; 16.112     ;
; -14.843 ; p3[4]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.149      ; 15.979     ;
; -14.838 ; p3[4]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.159      ; 15.984     ;
; -14.837 ; p3[4]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.159      ; 15.983     ;
; -14.836 ; p3[4]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.159      ; 15.982     ;
; -14.834 ; p3[4]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.159      ; 15.980     ;
; -14.833 ; p3[4]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.159      ; 15.979     ;
; -14.833 ; p3[4]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.159      ; 15.979     ;
; -14.833 ; p3[4]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.159      ; 15.979     ;
; -14.750 ; p4[0]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.164      ; 15.901     ;
; -14.749 ; p3[1]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.164      ; 15.900     ;
; -14.745 ; p4[0]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.906     ;
; -14.744 ; p3[1]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.905     ;
; -14.744 ; p4[0]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.905     ;
; -14.743 ; p3[1]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.904     ;
; -14.743 ; p4[0]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.904     ;
; -14.742 ; p3[1]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.903     ;
; -14.741 ; p4[0]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.902     ;
; -14.740 ; p3[1]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.901     ;
; -14.740 ; p4[0]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.901     ;
; -14.740 ; p4[0]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.901     ;
; -14.740 ; p4[0]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.901     ;
; -14.739 ; p3[1]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.900     ;
; -14.739 ; p3[1]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.900     ;
; -14.739 ; p3[1]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.900     ;
; -14.721 ; p3[2]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.158      ; 15.866     ;
; -14.716 ; p3[2]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.168      ; 15.871     ;
; -14.715 ; p3[2]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.168      ; 15.870     ;
; -14.714 ; p3[2]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.168      ; 15.869     ;
; -14.712 ; p3[2]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.168      ; 15.867     ;
; -14.711 ; p3[2]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.168      ; 15.866     ;
; -14.711 ; p3[2]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.168      ; 15.866     ;
; -14.711 ; p3[2]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.168      ; 15.866     ;
; -14.700 ; p3[5]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.164      ; 15.851     ;
; -14.695 ; p3[5]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.856     ;
; -14.694 ; p3[5]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.855     ;
; -14.693 ; p3[5]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.854     ;
; -14.691 ; p3[5]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.852     ;
; -14.690 ; p3[5]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.851     ;
; -14.690 ; p3[5]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.851     ;
; -14.690 ; p3[5]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.851     ;
; -14.682 ; p4[3]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.164      ; 15.833     ;
; -14.680 ; p4[1]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.164      ; 15.831     ;
; -14.679 ; p3[3]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.164      ; 15.830     ;
; -14.679 ; p4[2]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.164      ; 15.830     ;
; -14.677 ; p4[3]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.838     ;
; -14.676 ; p4[3]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.837     ;
; -14.675 ; p4[1]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.836     ;
; -14.675 ; p4[3]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.836     ;
; -14.674 ; p3[3]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.835     ;
; -14.674 ; p4[1]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.835     ;
; -14.674 ; p4[2]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.835     ;
; -14.673 ; p3[3]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.834     ;
; -14.673 ; p4[1]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.834     ;
; -14.673 ; p4[3]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.834     ;
; -14.673 ; p4[2]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.834     ;
; -14.672 ; p3[3]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.833     ;
; -14.672 ; p4[3]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.833     ;
; -14.672 ; p4[3]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.833     ;
; -14.672 ; p4[3]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.833     ;
; -14.672 ; p4[2]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.833     ;
; -14.671 ; p4[1]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.832     ;
; -14.670 ; p3[3]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.831     ;
; -14.670 ; p4[1]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.831     ;
; -14.670 ; p4[1]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.831     ;
; -14.670 ; p4[1]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.831     ;
; -14.670 ; p4[2]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.831     ;
; -14.669 ; p3[3]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.830     ;
; -14.669 ; p3[3]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.830     ;
; -14.669 ; p3[3]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.830     ;
; -14.669 ; p4[2]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.830     ;
; -14.669 ; p4[2]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.830     ;
; -14.669 ; p4[2]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.830     ;
; -14.619 ; p4[4]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.164      ; 15.770     ;
; -14.614 ; p4[4]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.775     ;
; -14.613 ; p4[4]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.774     ;
; -14.612 ; p4[4]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.773     ;
; -14.610 ; p4[4]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.771     ;
; -14.609 ; p4[4]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.770     ;
; -14.609 ; p4[4]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.770     ;
; -14.609 ; p4[4]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.770     ;
; -14.608 ; p0[5]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.159      ; 15.754     ;
; -14.603 ; p0[5]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.169      ; 15.759     ;
; -14.602 ; p0[5]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.169      ; 15.758     ;
; -14.601 ; p0[5]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.169      ; 15.757     ;
; -14.599 ; p0[5]     ; pixel_out[5]~reg0 ; clk          ; clk         ; 1.000        ; 0.169      ; 15.755     ;
; -14.598 ; p0[5]     ; pixel_out[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.169      ; 15.754     ;
; -14.598 ; p0[5]     ; pixel_out[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.169      ; 15.754     ;
; -14.598 ; p0[5]     ; pixel_out[4]~reg0 ; clk          ; clk         ; 1.000        ; 0.169      ; 15.754     ;
; -14.583 ; p3[6]     ; pixel_out[0]~reg0 ; clk          ; clk         ; 1.000        ; 0.164      ; 15.734     ;
; -14.578 ; p3[6]     ; pixel_out[6]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.739     ;
; -14.577 ; p3[6]     ; pixel_out[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.738     ;
; -14.576 ; p3[6]     ; pixel_out[7]~reg0 ; clk          ; clk         ; 1.000        ; 0.174      ; 15.737     ;
+---------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                             ;
+-------+------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.153 ; x_wr[6]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.492      ;
; 0.154 ; x_wr[2]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.491      ;
; 0.162 ; x_wr[8]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.492      ;
; 0.176 ; x_wr[3]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.506      ;
; 0.177 ; x_wr[0]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.520      ;
; 0.181 ; x_wr[7]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.235      ; 0.520      ;
; 0.184 ; x_wr[4]                ; x_wr[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; process_en             ; process_en                                                                            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; x_rd[6]                ; x_rd[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; pixel_out_valid~reg0   ; pixel_out_valid~reg0                                                                  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.190 ; w20[3]                 ; p6[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.193 ; w21[6]                 ; w20[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.317      ;
; 0.194 ; w22[3]                 ; p8[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.317      ;
; 0.195 ; w21[1]                 ; w20[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.317      ;
; 0.196 ; w01[1]                 ; w00[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; w01[4]                 ; w00[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; w01[6]                 ; w00[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.046      ; 0.326      ;
; 0.196 ; w22[3]                 ; w21[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.319      ;
; 0.200 ; w22[6]                 ; w21[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.324      ;
; 0.201 ; x_wr[9]                ; x_wr[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.039      ; 0.324      ;
; 0.204 ; w02[2]                 ; w01[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.326      ;
; 0.205 ; x_wr[2]                ; line1_rtl_0_bypass[5]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.328      ;
; 0.205 ; x_wr[3]                ; line1_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.328      ;
; 0.206 ; w21[2]                 ; w20[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.220      ; 0.510      ;
; 0.208 ; y_rd[9]                ; y_rd[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.330      ;
; 0.209 ; w12[6]                 ; w11[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.333      ;
; 0.209 ; w12[6]                 ; p8[6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.333      ;
; 0.221 ; x_wr[0]                ; line1_rtl_0_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.344      ;
; 0.224 ; x_wr[0]                ; line1_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.347      ;
; 0.224 ; x_wr[0]                ; line0_rtl_0_bypass[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.347      ;
; 0.250 ; line1_rtl_1_bypass[19] ; w12[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.373      ;
; 0.251 ; line1_rtl_1_bypass[20] ; w12[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.373      ;
; 0.251 ; line1_rtl_1_bypass[23] ; w12[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.373      ;
; 0.251 ; line0_rtl_0_bypass[21] ; w02[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.373      ;
; 0.251 ; line0_rtl_0_bypass[22] ; w02[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.373      ;
; 0.251 ; line0_rtl_0_bypass[26] ; w02[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.373      ;
; 0.252 ; line1_rtl_1_bypass[22] ; w12[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.374      ;
; 0.252 ; line1_rtl_1_bypass[26] ; w12[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.374      ;
; 0.252 ; line0_rtl_0_bypass[23] ; w02[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.374      ;
; 0.253 ; line0_rtl_0_bypass[25] ; w02[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.375      ;
; 0.260 ; x_wr[3]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.233      ; 0.597      ;
; 0.261 ; x_wr[1]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.239      ; 0.604      ;
; 0.261 ; w21[0]                 ; w20[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.385      ;
; 0.262 ; w02[1]                 ; w01[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.384      ;
; 0.263 ; w21[4]                 ; w20[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.388      ;
; 0.265 ; x_wr[1]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.601      ;
; 0.266 ; line1_rtl_1_bypass[21] ; w12[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.389      ;
; 0.267 ; w01[2]                 ; w00[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.390      ;
; 0.268 ; line0_rtl_0_bypass[20] ; w02[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.031      ; 0.383      ;
; 0.269 ; x_wr[2]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.226      ; 0.599      ;
; 0.269 ; w12[0]                 ; w11[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.392      ;
; 0.271 ; w22[5]                 ; w21[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.394      ;
; 0.272 ; w22[2]                 ; w21[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.395      ;
; 0.273 ; w01[5]                 ; w00[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.396      ;
; 0.273 ; w21[3]                 ; w20[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.275 ; x_wr[7]                ; line1_rtl_0_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.398      ;
; 0.276 ; line1_rtl_0_bypass[20] ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.241      ; 0.621      ;
; 0.277 ; w12[1]                 ; w11[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.399      ;
; 0.277 ; w22[1]                 ; w21[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.399      ;
; 0.278 ; w02[5]                 ; w01[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.401      ;
; 0.285 ; w12[5]                 ; w11[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.408      ;
; 0.287 ; x_wr[8]                ; line1_rtl_0_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.039      ; 0.410      ;
; 0.288 ; x_wr[1]                ; line1_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.411      ;
; 0.290 ; line1_rtl_0_bypass[23] ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.629      ;
; 0.290 ; line1_rtl_1_bypass[25] ; w12[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.292 ; x_wr[1]                ; line1_rtl_1_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; x_wr[1]                ; line0_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.295 ; y_wr[1]                ; y_wr[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.417      ;
; 0.297 ; y_rd[2]                ; y_rd[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; y_rd[8]                ; y_rd[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; w20[0]                 ; p6[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.421      ;
; 0.298 ; y_wr[2]                ; y_wr[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; y_wr[6]                ; y_wr[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; y_wr[7]                ; y_wr[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; y_rd[1]                ; y_rd[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; y_rd[6]                ; y_rd[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.298 ; y_rd[7]                ; y_rd[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.300 ; w00[2]                 ; p0[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.422      ;
; 0.301 ; line1_rtl_0_bypass[25] ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.640      ;
; 0.301 ; w00[3]                 ; p0[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.423      ;
; 0.301 ; w00[7]                 ; p0[7]                                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.423      ;
; 0.301 ; w12[2]                 ; p8[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; y_wr[5]                ; y_wr[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; y_wr[9]                ; y_wr[9]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; y_wr[4]                ; y_wr[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.424      ;
; 0.305 ; y_rd[3]                ; y_rd[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; y_wr[8]                ; y_wr[8]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; y_rd[5]                ; y_rd[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.428      ;
; 0.307 ; y_wr[3]                ; y_wr[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.429      ;
; 0.308 ; y_wr[0]                ; y_wr[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.430      ;
; 0.310 ; y_rd[4]                ; y_rd[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.432      ;
; 0.310 ; x_rd[0]                ; line1_rtl_1_bypass[2]                                                                 ; clk          ; clk         ; 0.000        ; 0.039      ; 0.433      ;
; 0.314 ; x_wr[0]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.232      ; 0.650      ;
; 0.315 ; y_rd[0]                ; y_rd[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.038      ; 0.437      ;
; 0.316 ; x_wr[4]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.230      ; 0.650      ;
; 0.316 ; w20[4]                 ; p6[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.440      ;
; 0.318 ; x_wr[0]                ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.241      ; 0.663      ;
; 0.338 ; x_wr[7]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.670      ;
; 0.338 ; w02[3]                 ; w01[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.038      ; 0.460      ;
; 0.340 ; x_wr[6]                ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.228      ; 0.672      ;
+-------+------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; altsyncram:line0_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; altsyncram:line1_rtl_0|altsyncram_0tg1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line0_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_0_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[0]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[10]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[11]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[12]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[13]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[14]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[15]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[16]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[17]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[18]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[19]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[1]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[20]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[21]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[22]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[23]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[24]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[25]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[26]                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[2]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[3]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[4]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[5]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[6]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[7]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[8]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; line1_rtl_1_bypass[9]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p0[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p0[1]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p0[2]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p0[3]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p0[4]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p0[5]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p0[6]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p0[7]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p1[0]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; p1[1]                                                                                 ;
+--------+--------------+----------------+------------+-------+------------+---------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; pixel_in[*]  ; clk        ; 1.428 ; 2.153 ; Rise       ; clk             ;
;  pixel_in[0] ; clk        ; 0.837 ; 1.487 ; Rise       ; clk             ;
;  pixel_in[1] ; clk        ; 1.256 ; 1.941 ; Rise       ; clk             ;
;  pixel_in[2] ; clk        ; 1.410 ; 2.153 ; Rise       ; clk             ;
;  pixel_in[3] ; clk        ; 0.958 ; 1.618 ; Rise       ; clk             ;
;  pixel_in[4] ; clk        ; 1.097 ; 1.762 ; Rise       ; clk             ;
;  pixel_in[5] ; clk        ; 1.428 ; 2.132 ; Rise       ; clk             ;
;  pixel_in[6] ; clk        ; 1.044 ; 1.689 ; Rise       ; clk             ;
;  pixel_in[7] ; clk        ; 1.242 ; 1.916 ; Rise       ; clk             ;
; pixel_valid  ; clk        ; 2.957 ; 3.760 ; Rise       ; clk             ;
; rst          ; clk        ; 2.289 ; 3.024 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; pixel_in[*]  ; clk        ; -0.313 ; -0.926 ; Rise       ; clk             ;
;  pixel_in[0] ; clk        ; -0.313 ; -0.926 ; Rise       ; clk             ;
;  pixel_in[1] ; clk        ; -0.344 ; -0.982 ; Rise       ; clk             ;
;  pixel_in[2] ; clk        ; -0.537 ; -1.166 ; Rise       ; clk             ;
;  pixel_in[3] ; clk        ; -0.325 ; -0.957 ; Rise       ; clk             ;
;  pixel_in[4] ; clk        ; -0.366 ; -1.010 ; Rise       ; clk             ;
;  pixel_in[5] ; clk        ; -0.390 ; -1.013 ; Rise       ; clk             ;
;  pixel_in[6] ; clk        ; -0.515 ; -1.168 ; Rise       ; clk             ;
;  pixel_in[7] ; clk        ; -0.367 ; -0.993 ; Rise       ; clk             ;
; pixel_valid  ; clk        ; -0.684 ; -1.381 ; Rise       ; clk             ;
; rst          ; clk        ; -0.658 ; -1.262 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; pixel_out[*]    ; clk        ; 5.900 ; 6.208 ; Rise       ; clk             ;
;  pixel_out[0]   ; clk        ; 5.209 ; 5.389 ; Rise       ; clk             ;
;  pixel_out[1]   ; clk        ; 4.598 ; 4.791 ; Rise       ; clk             ;
;  pixel_out[2]   ; clk        ; 4.454 ; 4.582 ; Rise       ; clk             ;
;  pixel_out[3]   ; clk        ; 5.900 ; 6.208 ; Rise       ; clk             ;
;  pixel_out[4]   ; clk        ; 4.497 ; 4.633 ; Rise       ; clk             ;
;  pixel_out[5]   ; clk        ; 5.111 ; 5.354 ; Rise       ; clk             ;
;  pixel_out[6]   ; clk        ; 4.412 ; 4.535 ; Rise       ; clk             ;
;  pixel_out[7]   ; clk        ; 4.413 ; 4.534 ; Rise       ; clk             ;
; pixel_out_valid ; clk        ; 4.221 ; 4.343 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; pixel_out[*]    ; clk        ; 4.263 ; 4.380 ; Rise       ; clk             ;
;  pixel_out[0]   ; clk        ; 5.065 ; 5.239 ; Rise       ; clk             ;
;  pixel_out[1]   ; clk        ; 4.440 ; 4.625 ; Rise       ; clk             ;
;  pixel_out[2]   ; clk        ; 4.303 ; 4.426 ; Rise       ; clk             ;
;  pixel_out[3]   ; clk        ; 5.691 ; 5.986 ; Rise       ; clk             ;
;  pixel_out[4]   ; clk        ; 4.345 ; 4.476 ; Rise       ; clk             ;
;  pixel_out[5]   ; clk        ; 4.934 ; 5.168 ; Rise       ; clk             ;
;  pixel_out[6]   ; clk        ; 4.263 ; 4.381 ; Rise       ; clk             ;
;  pixel_out[7]   ; clk        ; 4.263 ; 4.380 ; Rise       ; clk             ;
; pixel_out_valid ; clk        ; 4.081 ; 4.198 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -31.880   ; 0.153 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -31.880   ; 0.153 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -1014.84  ; 0.0   ; 0.0      ; 0.0     ; -367.639            ;
;  clk             ; -1014.840 ; 0.000 ; N/A      ; N/A     ; -367.639            ;
+------------------+-----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; pixel_in[*]  ; clk        ; 3.035 ; 3.414 ; Rise       ; clk             ;
;  pixel_in[0] ; clk        ; 1.692 ; 2.044 ; Rise       ; clk             ;
;  pixel_in[1] ; clk        ; 2.598 ; 3.011 ; Rise       ; clk             ;
;  pixel_in[2] ; clk        ; 2.894 ; 3.321 ; Rise       ; clk             ;
;  pixel_in[3] ; clk        ; 1.995 ; 2.380 ; Rise       ; clk             ;
;  pixel_in[4] ; clk        ; 2.235 ; 2.666 ; Rise       ; clk             ;
;  pixel_in[5] ; clk        ; 3.035 ; 3.414 ; Rise       ; clk             ;
;  pixel_in[6] ; clk        ; 2.148 ; 2.543 ; Rise       ; clk             ;
;  pixel_in[7] ; clk        ; 2.574 ; 2.963 ; Rise       ; clk             ;
; pixel_valid  ; clk        ; 6.023 ; 6.535 ; Rise       ; clk             ;
; rst          ; clk        ; 4.737 ; 5.037 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; pixel_in[*]  ; clk        ; -0.313 ; -0.805 ; Rise       ; clk             ;
;  pixel_in[0] ; clk        ; -0.313 ; -0.805 ; Rise       ; clk             ;
;  pixel_in[1] ; clk        ; -0.344 ; -0.902 ; Rise       ; clk             ;
;  pixel_in[2] ; clk        ; -0.537 ; -1.166 ; Rise       ; clk             ;
;  pixel_in[3] ; clk        ; -0.325 ; -0.871 ; Rise       ; clk             ;
;  pixel_in[4] ; clk        ; -0.366 ; -0.946 ; Rise       ; clk             ;
;  pixel_in[5] ; clk        ; -0.390 ; -0.970 ; Rise       ; clk             ;
;  pixel_in[6] ; clk        ; -0.515 ; -1.168 ; Rise       ; clk             ;
;  pixel_in[7] ; clk        ; -0.367 ; -0.902 ; Rise       ; clk             ;
; pixel_valid  ; clk        ; -0.684 ; -1.381 ; Rise       ; clk             ;
; rst          ; clk        ; -0.658 ; -1.262 ; Rise       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; pixel_out[*]    ; clk        ; 11.403 ; 11.309 ; Rise       ; clk             ;
;  pixel_out[0]   ; clk        ; 9.559  ; 9.653  ; Rise       ; clk             ;
;  pixel_out[1]   ; clk        ; 8.792  ; 8.876  ; Rise       ; clk             ;
;  pixel_out[2]   ; clk        ; 8.544  ; 8.493  ; Rise       ; clk             ;
;  pixel_out[3]   ; clk        ; 11.403 ; 11.309 ; Rise       ; clk             ;
;  pixel_out[4]   ; clk        ; 8.602  ; 8.561  ; Rise       ; clk             ;
;  pixel_out[5]   ; clk        ; 9.770  ; 9.811  ; Rise       ; clk             ;
;  pixel_out[6]   ; clk        ; 8.459  ; 8.401  ; Rise       ; clk             ;
;  pixel_out[7]   ; clk        ; 8.457  ; 8.400  ; Rise       ; clk             ;
; pixel_out_valid ; clk        ; 8.202  ; 8.081  ; Rise       ; clk             ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; pixel_out[*]    ; clk        ; 4.263 ; 4.380 ; Rise       ; clk             ;
;  pixel_out[0]   ; clk        ; 5.065 ; 5.239 ; Rise       ; clk             ;
;  pixel_out[1]   ; clk        ; 4.440 ; 4.625 ; Rise       ; clk             ;
;  pixel_out[2]   ; clk        ; 4.303 ; 4.426 ; Rise       ; clk             ;
;  pixel_out[3]   ; clk        ; 5.691 ; 5.986 ; Rise       ; clk             ;
;  pixel_out[4]   ; clk        ; 4.345 ; 4.476 ; Rise       ; clk             ;
;  pixel_out[5]   ; clk        ; 4.934 ; 5.168 ; Rise       ; clk             ;
;  pixel_out[6]   ; clk        ; 4.263 ; 4.381 ; Rise       ; clk             ;
;  pixel_out[7]   ; clk        ; 4.263 ; 4.380 ; Rise       ; clk             ;
; pixel_out_valid ; clk        ; 4.081 ; 4.198 ; Rise       ; clk             ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_out_valid ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pixel_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pixel_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pixel_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pixel_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pixel_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pixel_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pixel_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pixel_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pixel_valid             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pixel_in[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pixel_in[7]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pixel_in[6]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pixel_in[5]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pixel_in[4]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pixel_in[3]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pixel_in[2]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pixel_in[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_out_valid ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; pixel_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; pixel_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; pixel_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; pixel_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; pixel_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; pixel_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; pixel_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_out_valid ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; pixel_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_out_valid ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; pixel_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pixel_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 480   ; 480  ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jan 12 20:58:17 2026
Info: Command: quartus_sta MedianFilter -c MedianFilter
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MedianFilter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -31.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -31.880     -1014.840 clk 
Info (332146): Worst-case hold slack is 0.368
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.368         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -367.639 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -28.826
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -28.826      -906.874 clk 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.356         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -367.287 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.962
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -14.962      -382.704 clk 
Info (332146): Worst-case hold slack is 0.153
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.153         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -295.714 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4678 megabytes
    Info: Processing ended: Mon Jan 12 20:58:20 2026
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


