# 为什么我们需要对分析报告

在FPGA设计中，经常有生成分析报告的功能及流程，那么我们为什么需要对电路进行分析呢。在我看来，

* 其一，是为了检查所设计电路是否达到了设计要求，如是否满足在设定周期下正常工作，资源的使用情况是否满足要求等等

* 其二，是为了设计者可以清晰了解所设计电路的不足及瓶颈，可以说是为下一步的工作指导方向

# 需要哪些分析报告

在数字电路设计中，我们主要关注三个指标：性能（performance），功耗（power）以及面积（area）， 简称PPA。因此从这个三个指标入手我们就能很清晰的知道需要哪些分析报告， 分别是时序分析报告（timing analysis report）， 资源使用率报告（utilization report）以及功耗报告（power report），在Vivado中生成对应报告的方式如下：
![各分析报告位置](.\Vivado分析报告示意图.png)
标号1生成时序分析报告， 标号2表示生成资源使用率报告， 标号3表示生成功耗报告。

* 时序分析报告结果如下显示:
![时序分析报告](.\Vivado分析报告示意图3.png)
可以看出时序报告中会包含最大延时分析，最小延时分析，以及脉冲宽度分析结果，这些结果显示着电路设计是否满足设定的时钟要求。除了总结外，时序分析报告还包含对时序的检查（check timing）， 各个时钟下路径的具体信息等等。如果哪部分有问题可以具体点开看。

* 资源使用率报告结果如下：
![资源使用报告](.\Vivado分析报告示意图4.png)
此报告会显示在电路中使用到的FPGA资源的使用情况，如LUT，FF等，可以很直接的看出电路哪部分的资源使用多，以及可以往哪方向去优化。

* 功耗报告结果如下：
![功耗报告](.\Vivado分析报告示意图5.png)

功耗报告中包含总的的功耗估计，以及动态功耗及静态功耗，可以让设计者对电路的功耗情况有大致掌握，为了更准确的估计，在生成功耗估计时有一些选项，可以自己根据具体情况进行设定。

# 分析报告的深入使用

此处，我只是简单的对Vivado内的分析报告进行了简单的介绍，相当于一个入门建立概念，更多是要建立起根据指标分析电路的意识，而分析报告就是一种工具，为了让我们设计者更好的设计电路的工具。分析报告的深入使用更多是要能根据具体情况使用报告，看懂报告，以及借助报告分析电路情况。Vivado中还有一些更仔细的分析功能未介绍，大家根据具体需求学习使用即可，但是通用的分析内容就包含以上。
