// `define INLEN 1
// `define OUTLEN 23

// `include "src/main.v"
// jclock localclk(sclk, reset, CLK_clk, CLK_clkd, CLK_clke, CLK_clks) ;
// jstepper STP(CLK_clk, reset, STP_bus) ;
// myRAM ram(bus, ram_mar_s, bus, ram_s, ram_e, bus) ;

// jCU x(
//   .CLK_clk(CLK_clk), .CLK_clkd(CLK_clkd), .CLK_clke(CLK_clke), .CLK_clks(CLK_clks), .STP_bus(STP_bus),
//   .flags_co(flags_co), .flags_eqo(flags_eqo), .flags_alo(flags_alo), .flags_z(flags_z),
//   .ir_bus(ir_bus), 
//   .alu_op(alu_op),
//   .alu_ena_ci(alu_ena_ci), .flags_s(flags_s), .tmp_s(tmp_s), .bus1_bit1(bus1_bit1), .acc_s(acc_s), .acc_e(acc_e),
//   .r0_s(r0_s), .r0_e(r0_e), .r1_s(r1_s), .r1_e(r1_e), .r2_s(r2_s), .r2_e(r2_e), .r3_s(r3_s), .r3_e(r3_e),
//   .ram_mar_s(ram_mar_s), .ram_s(ram_s), .ram_e(ram_e),
//   .iar_s(iar_s), .iar_e(iar_e), .ir_s(ir_s)
//   ) ;

// assign out[0:`OUTLEN-1] = CU_state ;


/* INST 0 */
/*** STEP 1 */
0_000_000100_00000000_000_010
0_000_000110_00000000_100_010
0_000_000100_00000000_000_010
0_000_000100_00000000_000_000
/*** STEP 2 */
0_000_000000_00000000_001_000
0_000_000000_00000000_001_001
0_000_000000_00000000_001_000
0_000_000000_00000000_000_000
/*** STEP 3 */
0_000_000001_00000000_000_000
0_000_000001_00000000_000_100
0_000_000001_00000000_000_000
0_000_000000_00000000_000_000
/*** STEP 4 */
0_000_000100_00000000_000_010
0_000_000110_00000000_100_010
0_000_000100_00000000_000_010
0_000_000100_00000000_000_000
/*** STEP 5 */
0_000_000000_00000000_001_000
0_000_000000_10000000_001_000
0_000_000000_00000000_001_000
0_000_000000_00000000_000_000
/*** STEP 6 */
0_000_000001_00000000_000_000
0_000_000001_00000000_000_100
0_000_000001_00000000_000_000
0_000_000000_00000000_000_000

/* INST 1 */
/*** STEP 1 */
0_000_000100_00000000_000_010
0_000_000110_00000000_100_010
0_000_000100_00000000_000_010
0_000_000100_00000000_000_000
/*** STEP 2 */
0_000_000000_00000000_001_000
0_000_000000_00000000_001_001
0_000_000000_00000000_001_000
0_000_000000_00000000_000_000
/*** STEP 3 */
0_000_000001_00000000_000_000
0_000_000001_00000000_000_100
0_000_000001_00000000_000_000
0_000_000000_00000000_000_000
/*** STEP 4 */
0_000_000100_00000000_000_010
0_000_000110_00000000_100_010
0_000_000100_00000000_000_010
0_000_000100_00000000_000_000
/*** STEP 5 */
0_000_000000_00000000_001_000
0_000_000000_00100000_001_000
0_000_000000_00000000_001_000
0_000_000000_00000000_000_000
/*** STEP 6 */
0_000_000001_00000000_000_000
0_000_000001_00000000_000_100
0_000_000001_00000000_000_000
0_000_000000_00000000_000_000

/* INST 2 */
/*** STEP 1 */
0_000_000100_00000000_000_010
0_000_000110_00000000_100_010
0_000_000100_00000000_000_010
0_000_000100_00000000_000_000
/*** STEP 2 */
0_000_000000_00000000_001_000
0_000_000000_00000000_001_001
0_000_000000_00000000_001_000
0_000_000000_00000000_000_000
/*** STEP 3 */
0_000_000001_00000000_000_000
0_000_000001_00000000_000_100
0_000_000001_00000000_000_000
0_000_000000_00000000_000_000
/*** STEP 4 */
0_000_000000_00010000_000_000
0_000_001000_00010000_000_000
0_000_000000_00010000_000_000
0_000_000000_00000000_000_000
/*** STEP 5 */
0_000_000000_01000000_000_000
0_000_010010_01000000_000_000
0_000_000000_01000000_000_000
0_000_000000_00000000_000_000
/*** STEP 6 */
0_000_000001_00000000_000_000
0_000_000001_00100000_000_000
0_000_000001_00000000_000_000
0_000_000000_00000000_000_000
