Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Wed Jan 12 22:17:38 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/diffeq2/post_route_timing.rpt
| Design       : diffeq_f_systemC
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
temp__0/CLK                    uport_reg[26]/D                -2.797        
temp__0/CLK                    psdsp_6/D                      -2.777        
temp__0/CLK                    psdsp_3/D                      -2.775        
temp__0/CLK                    uport_reg[29]/D                -2.763        
temp__0/CLK                    psdsp_5/D                      -2.757        
temp__0/CLK                    psdsp_2/D                      -2.757        
temp__0/CLK                    uport_reg[27]/D                -2.711        
temp__0/CLK                    uport_reg[25]/D                -2.710        
temp__0/CLK                    psdsp_4/D                      -2.676        
temp__0/CLK                    uport_reg[31]/D                -2.675        
temp__0/CLK                    uport_reg[28]/D                -2.674        
temp__0/CLK                    psdsp/D                        -2.671        
temp__0/CLK                    psdsp_1/D                      -2.632        
temp__0/CLK                    uport_reg[30]/D                -2.631        
temp__0/CLK                    uport_reg[23]/D                -2.618        
temp__0/CLK                    uport_reg[22]/D                -2.542        
temp__0/CLK                    psdsp_7/D                      -2.497        
temp__0/CLK                    uport_reg[24]/D                -2.497        
temp__0/CLK                    psdsp_9/D                      -2.450        
temp__0/CLK                    psdsp_8/D                      -2.424        
temp__0/CLK                    psdsp_10/D                     -2.410        
temp__0/CLK                    uport_reg[21]/D                -2.402        
temp__0/CLK                    psdsp_11/D                     -2.242        
temp__0/CLK                    uport_reg[20]/D                -2.242        
temp__0/CLK                    psdsp_12/D                     -2.054        
temp__0/CLK                    psdsp_13/D                     -1.975        
temp__0/CLK                    uport_reg[18]/D                -1.963        
temp__0/CLK                    uport_reg[19]/D                -1.948        
temp__0/CLK                    psdsp_14/D                     -1.283        
temp__0/CLK                    uport_reg[17]/D                -1.047        
temp__0/CLK                    temp__0/A[13]                  -0.873        
temp__0/CLK                    temp__0/A[16]                  -0.825        
temp__0/CLK                    temp__1/A[13]                  -0.804        
temp__0/CLK                    temp__0/A[14]                  -0.770        
temp__0/CLK                    temp__0/A[15]                  -0.752        
temp__0/CLK                    temp__0/A[12]                  -0.742        
temp__0/CLK                    temp__1/A[14]                  -0.710        
temp__0/CLK                    temp__0/A[9]                   -0.674        
temp__0/CLK                    temp__1/A[9]                   -0.674        
temp__0/CLK                    temp__0/A[11]                  -0.660        
temp__0/CLK                    temp__1/A[11]                  -0.660        
temp__0/CLK                    temp__0/A[10]                  -0.636        
temp__0/CLK                    temp__1/A[10]                  -0.636        
temp__0/CLK                    temp__1/A[12]                  -0.622        
temp__0/CLK                    temp__0/A[5]                   -0.585        
temp__0/CLK                    temp__1/A[5]                   -0.585        
temp__0/CLK                    temp__0/A[7]                   -0.571        
temp__0/CLK                    temp__1/A[7]                   -0.571        
temp__0/CLK                    temp__0/A[6]                   -0.547        
temp__0/CLK                    temp__1/A[6]                   -0.547        
temp__0/CLK                    temp__0/A[8]                   -0.533        
temp__0/CLK                    temp__1/A[8]                   -0.533        
temp__0/CLK                    temp__0/A[4]                   -0.444        
temp__0/CLK                    temp__1/A[4]                   -0.444        
temp__0/CLK                    temp__0/A[3]                   -0.402        
temp__0/CLK                    temp__1/A[3]                   -0.402        
temp__0/CLK                    temp__0/A[2]                   -0.386        
temp__0/CLK                    temp__1/A[2]                   -0.386        
temp__0/CLK                    uport_reg[5]/D                 -0.262        
temp__0/CLK                    uport_reg[16]/D                -0.232        
temp__0/CLK                    uport_reg[14]/D                -0.227        
temp__0/CLK                    uport_reg[13]/D                -0.205        
temp__0/CLK                    uport_reg[15]/D                -0.113        
temp__0/CLK                    temp__0/A[1]                   -0.112        
temp__0/CLK                    temp__1/A[1]                   -0.112        
temp__0/CLK                    uport_reg[4]/D                 -0.082        
temp__0/CLK                    uport_reg[9]/D                 -0.066        
temp__0/CLK                    uport_reg[6]/D                 -0.061        
temp__0/CLK                    uport_reg[11]/D                -0.022        
temp__0/CLK                    uport_reg[3]/D                 -0.016        
temp__0/CLK                    uport_reg[10]/D                -0.014        
temp__0/CLK                    uport_reg[8]/D                 -0.012        
temp__0/CLK                    uport_reg[7]/D                 0.007         
temp__0/CLK                    uport_reg[12]/D                0.024         
temp__0/CLK                    uport_reg[2]/D                 0.066         
temp__0/CLK                    uport_reg[1]/D                 0.347         
temp__0/CLK                    temp__0/A[0]                   0.474         
temp__0/CLK                    temp__1/A[0]                   0.474         
temp__0/CLK                    uport_reg[0]/D                 1.022         
temp__0/CLK                    yport_reg[31]/D                2.388         
temp__0/CLK                    yport_reg[30]/D                2.437         
temp__0/CLK                    yport_reg[29]/D                2.546         
temp__0/CLK                    yport_reg[28]/D                2.612         
temp__0/CLK                    yport_reg[27]/D                2.624         
temp__0/CLK                    yport_reg[25]/D                2.638         
temp__0/CLK                    yport_reg[26]/D                2.681         
temp__0/CLK                    yport_reg[24]/D                2.704         
temp__0/CLK                    yport_reg[23]/D                2.786         
temp__0/CLK                    yport_reg[22]/D                2.834         
temp__0/CLK                    yport_reg[21]/D                2.937         
temp__0/CLK                    yport_reg[20]/D                3.050         
temp__0/CLK                    yport_reg[19]/D                3.321         
temp__0/CLK                    yport_reg[18]/D                3.399         
temp__0/CLK                    yport_reg[17]/D                3.676         
temp__0/CLK                    yport_reg[5]/D                 4.324         
temp__0/CLK                    yport_reg[3]/D                 4.443         
temp__0/CLK                    yport_reg[7]/D                 4.501         
temp__0/CLK                    yport_reg[4]/D                 4.548         
temp__0/CLK                    yport_reg[2]/D                 4.748         
temp__0/CLK                    yport_reg[16]/D                4.971         



